AD8320: ラインドライバ、可変ゲイン、シリアル・デジタル制御 (Rev. 0) PDF

シリアル・デジタル・コントロール
可変ゲイン・ライン・ドライバ
AD8320
特長
機能ブロック図
8ビット・シリアル・ゲイン・コントロール
VCC
V/V/LSB で直線利得応答
GND
パワー・アンプ
ゲイン範囲:36 dB
精度±0.20 dB
上限帯域幅:150 MHz
1 dB 圧縮ポイント:22 dBm(75 Ω)
AD8320
リファレンス
VOUT
VREF
INV.
VIN
逆方向アンプ
アッテネータ・コア
75 Ω負荷低ひずみ信号ドライブ:
BUF.
周波数 42 MHz、出力レベル 12 dBm における SFDR:−57 dBc
データ・ラッチ
周波数 42 MHz、出力レベル 18 dBm における SFDR:−46 dBc
パワー
ダウン/
スイッチ・
ロジック
単電源動作:5 V ∼ 12 V
データ・シフト・レジスタ
パワーアップおよびパワーダウン状態でも 75 Ω の出力インピーダ
PD
ンスを維持
SPI 入力コントロール標準をサポート
DATEN CLK
SDATA
アプリケーション
同軸ケーブル・ドライバ
HFC ケーブル電話システム
HFC 高速データ・モデム
双方向・セット‐トップ・ボックス
PC プラグイン・モデム
AD9853 I2C コントロール・ディジタル・モジュレータ
高性能デジタル・コントロール可変ゲイン・ブロック
が不必要になり、標準のオペアンプに比較すると、有効出力電圧が
2 倍になります。さらに、オンチップの 75 Ω 終端抵抗は、パワー
アップの間およびパワーダウンの間の出力グリッチを低く抑えるの
概要
で、外部スイッチが必要ありません。
AD8320 は、同軸ライン・ドライバ・アプリケーション用に最適
AD8320 は、20 ピンの SOIC でパッケージ化され、+5 V から+12
化されたディジタル・コントロール可変ゲイン・アンプです。その
V までの単電源を用いて、
−40 ℃ から+85 ℃ までの温度範囲で動
出力ゲインは、8 ビットのシリアル・ワードを使用して、36 dB の範
作させることができます。
囲(256ゲイン・レベル)で設定することができます。AD8320 から
–20
は、直線的なゲイン応答が得られます。
AD8320 は、0 dB から−36 dB までの範囲で減衰率がデジタル・
–30
コントロールされる可変アッテネータを核として、
その前段を低ノ
PO = 18dBm
イズ固定ゲイン・バッファ、その後段を低ノイズ高出力アンプとし
大で 0.310 V p-p までの仕様アナログ入力レベルのシングルエンド
信号を入力させることができます。出力仕様は、同軸ケーブル等の
75 Ω 負荷のドライブ用に規定されていますが、これ以外の負荷を
ひずみ – dBc
て構成されます。AD8320 は、入力インピーダンスが 220 Ωあり、最
–40
–50
PO = 12dBm
PO = 8dBm
–60
AD8320 を用いてドライブすることも可能です。ひずみ特性は、周
波数 42 MHz 、出力レベル 12 dBm(3.1 V p-p)において −57 dBc が、
出力レベル 18 dBm(6.2 V p-p)において−46 dBc が達成されます。
性能面ならびにコスト面における AD8320 の主な利点は、
パワー
–70
PO = 4dBm
–80
1
アップおよびパワーダウン間も出力インピーダンスが一定の 75 Ω
に維持されることにあります。
これによって、外部75 Ω逆方向終端
10
周波数 – MHz
100
図 1. VCC = 12 V の各種出力レベルにおける周波数と最悪高調波ひ
ずみの関係
アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、
当社はその情報の利用、また利用したことにより引き起こされる第3者の特許または権
利の侵害に関して一切の責任を負いません。さらにアナログ・デバイセズ社の特許また
は特許の権利の使用を許諾するものでもありません。
REV.0
アナログ・デバイセズ株式会社
本 社/東京都港区海岸1 - 1 6 - 1 電話03(5402)8200 〒105−6891
ニューピア竹芝サウスタワービル
大阪営業所/大阪市淀川区宮原3 - 5 - 3 6 電話06(6350)6868㈹ 〒532−0003
新大阪第2森ビル
AD8320― 仕様
(特に指定のない限り、VCC = 12 V,TA = + 25 ℃,VIN = 0.310 V p-p,RL = 75 ΩCRS = 75 Ω)
パラメータ
条件
Min
Typ
Max
単位
入力特性
フルスケール入力電圧
最大ゲイン,
POUT = 18 dBm,
VCC = 12 V
最大ゲイン,
POUT = 12 dBm,
VCC = 5 V
入力抵抗
0.310
0.155
220
V p-p
V p-p
Ω
入力キャパシタンス
2.0
pF
36
26
(20)
−10.0
(0.316)
0.077
dB
dB
(V/V)
dB
(V/V)
V/V/LSB
ゲイン・コントロール・インターフェース
ゲイン範囲
フルスケール(最大)ゲイン
ゲイン・オフセット(最小)ゲイン
ゲイン・スケーリング・ファクタ
出力特性
帯域幅(−3 dB)
全ゲイン・コード
150
MHz
帯域幅のロール‐オフ
帯域幅のピーキング
出力オフセット電圧
出力オフセット・ドリフト
出力ノイズ・スペクトル密度
F = 65 MHz
F = 65 MHz
全ゲイン・コード
温度範囲全域
最大ゲイン,周波数 = 10 MHz
最小ゲイン,周波数 = 10 MHz
PD= 0,周波数 = 10 MHz
VCC = 12 V
VCC = 5 V
パワーアップおよびパワーダウン
最大ゲイン,
VIN = 500 mV p-p
0.7
0
±40
±0.25
73
53
4.5
22.5
16
75
40
dB
dB
mV
mV/℃
nV/√Hz
nV/√Hz
nV/√Hz
dBm
dBm
Ω
ns
1 dB 圧縮ポイント
出力インピーダンス
過負荷復帰時間
全般性能
最悪高調波ひずみ
3 次インターセプト
F = 42 MHz,POUT = 12 dBm,VCC = 12 V
F = 42 MHz,POUT = 12 dBm,VCC = 5 V
F = 42 MHz,POUT = 18 dBm,VCC = 12 V
F = 65 MHz,POUT = 12 dBm,VCC = 12 V
F = 65 MHz,POUT = 12 dBm,VCC = 5 V
F = 65 MHz,POUT = 18 dBm,VCC = 12 V
F = 42 MHz,POUT = 18 dBm,VCC = 12 V
F = 42 MHz,POUT = 12 dBm,VCC = 5 V
F = 65 MHz,POUT = 18 dBm,VCC = 12 V
F = 65 MHz,POUT = 12 dBm,VCC = 5 V
F = 10 MHz
F = 10 MHz
F = 10 MHz,全ゲイン・コード
温度範囲全域
VCC = +5 V ∼ 12 V
65
−57.0
−43.0
−46.0
−57.0
−42.5
−43.0
34
32
32.5
28.5
±0.1
±0.2
−0.75 ±0.2
±0.5
35
85
−52.0
−39.0
−42.0
−52.0
−39.0
−40.0
dBc
dBc
dBc
dBc
dBc
dBc
dBm
dBm
dBm
dBm
dB
dB
dB
mdB/℃
mdB/V
フルスケール(最大ゲイン)精度
ゲイン・オフセット(最小ゲイン)精度
ゲイン精度
ゲイン・ドリフト
電源によるゲイン変動
1 mV までの出力安定時間
ゲイン変化 @ T DATEN = 1
入力変化
最小ゲインから最大ゲイン,
VIN = 0.31 V p-p
最大ゲイン,
VIN = 0 V ∼ 0.31 V p-p
30
25
消費電力コントロール
1 mV までのパワーダウン・安定時間
1 mV までのパワーアップ・安定時間
パワーダウン・ペデスタル・オフセット
スペクトル出力リーク
最大ゲイン,
VIN = 0
最大ゲイン,
VIN = 0
最大ゲイン,
VIN = 0
F(PD) = 400 Hz @ 15 % デューティ・サイクル 45
65
±30
−70
ns
ns
mV
dBm
5
dBm
0.75
ns
ns
5 MHz ≤ F≤ 65 MHz
最大逆方向電力
PD = 0
電源
仕様動作範囲
+12
V
無負荷電流
PD = 1,
VCC = +5 V
+5
80
85
mA
パワーダウン
PD = 0,
VCC = +5 V
25
30
mA
パワーアップ,VCC = +12 V
PD = 1,
VCC = +12 V
97
105
mA
パワーダウン,VCC = +12 V
PD = 0,
VCC = +12 V
32
37
mA
−2−
Rev.0
AD8320
ロジック入力(TTL/CMOS ロジック)(DATEN,CLK,SDATA,5 V ≤ VCC ≤ 12 V;全温度範囲)
パラメータ
Min
Typ
Max
単位
ロジック "1" 電圧
2.1
5.0
V
ロジック "0" 電圧
0
0.8
V
ロジック "1" 電流(VINH = 5 V)CLK,SDATA,
0
20
nA
ロジック "0" 電流(VINL = 0 V)CLK,SDATA,
−450
−75
nA
ロジック "1" 電流(VINH = 5 V)PD
0
190
μA
ロジック "0" 電流(VINL = 0 V)PD
−320
−70
μA
タイミング条件(特に指定のない限り、全温度範囲,VCC 電源範囲,TR = TF = 4 ns,FCLK = 8 MHz )
パラメータ
Min
Typ
Max
単位
クロック・パルス幅(TWH)
12.0
ns
クロック周期(TC)
32.0
ns
クロックに対する SDATA のセットアップ時間(TDS)
6.5
ns
クロックに対する DATEN のセットアップ時間(TES)
17.0
ns
クロックに対する SDATA のホールド時間(TDH)
5.0
ns
クロックに対する DATEN のホールド時間(TEH)
3.0
ns
入力立ち上がり、立ち下がり時間,SDATA,DATEN,クロック(TR,TF)
10
TDS
有効データ・ワードG1
MSB. . . .LSB
SDATA
有効データ・ワードG2
TC
TWH
CLK
TES
TEH
8クロック・サイクル
DATEN
ゲインの転送 (G1)
ゲインの転送 (G2)
TOFF
PD
TGS
TON
アナログ出力
信号の振幅 (p-p)
ペデスタル
図 2. シリアル・インターフェースのタイミング
有効データ・ビット
MSB
MSB-1
TDS
MSB-2
TDH
CLK
図 3. Rev.0
−3−
ns
AD8320
最大絶対定格*
ピン構成
電源電圧+VS
ピン 7, 8, 9, 17, 20 ……………………………… −0.8 V ∼ +13 V
20 VCC
SDATA 1
入力電圧
ピン 19 ……………………………………………………… ±3 V
ピン1, 2, 3, 6 ……………………………………… −0.8 V ∼ +5 V
内部消費電力
CLK 2
19 VIN
18 VREF
DATEN 3
17 VCC
GND 4
VOCM 5
スモール・アウトライン(RP)…………………………… 1.3 W
PD 6
AD8320
16 GND
上面図
15 GND
(実寸ではありません)
動作温度範囲
…………………………………… −40 ℃ ∼ +85 ℃
VCC 7
14 BYP
保管温度範囲
………………………………… −65 ℃ ∼ +150 ℃
VCC 8
13 GND
リード温度,ハンダ付け 60 秒 …………………………… +300 ℃
VCC 9
12 GND
VOUT 10
11 GND
*
上記の絶対最大定格を超えるストレスは、デバイスに永久的なダメージを与えることがあり
ます。このリストはストレス定格を示すことだけを目的とし、これらの条件もしくは、本仕
様書の動作に関するセクションに示した以外の条件におけるこのデバイスの機能的な動作を
意味するものではありません。長時間にわたって絶対最大定格条件で使用すると、デバイス
の信頼性に影響が現れることがあります。
オーダー・ガイド
モデル
温度範囲
パッケージ説明
QJA
パッケージ・オプション
AD8320ARP
−40 ℃ ∼ +85 ℃
20 ピン熱強化パワー SOIC*
53 ℃/W
RP-20
AD8320-EB
評価ボード
*
J-STD-020 に準じてドライ・パックされ、チューブ(1 チューブは38 個入り)により出荷されます。
注意
ESD(静電放電)の影響を受けやすいデバイスです。4000 Vもの高圧の静電気が人体やテスト装置に容易に帯電し、検知される
ことなく放電されることもあります。このAD8320には当社独自のESD保護回路を備えていますが、高エネルギーの静電放電に
さらされたデバイスには回復不能な損傷が残ることもあります。したがって、
性能低下や機能喪失を避けるために、適切なESD
予防措置をとるようお奨めします。
WARNING!
ESD SENSITIVE DEVICE
ピン機能の説明
ピン
機能
説明
1
SDATA
2
CLK
3
DATEN
4, 11, 12, 13, 15, 16
5
GND
VOCM
6
PD
7, 8, 9, 17, 20
10
14
VCC
VOUT
BYP
シリアル・データ入力。このディジタル入力により、8 ビットのシリアル(ゲイン)ワードを内蔵レジスタに
ロードします。読み込みは、MSB(最上位ビット)が最初になります。
クロック入力。このクロック・ポートは、8 ビットのマスタ‐スレーブ・レジスタに対するシリアル・アッテ
ネータ・データの伝送レートをコントロールします。ロジック「0」から「1」への遷移においてデータ・ビット
がラッチされ、
「1」から「0」への遷移においてデータ・ビットがスレーブに転送されます。このため、クロッ
クの遷移の前およびその時点でシリアル・データ・ワードが有効になっている必要があります。
データ・イネーブル・ロー入力。このポートは、8 ビットのパラレル・データ・ラッチとシフト・レジスタを
コントロールします。ロジック「0」から「1」への遷移においては、ラッチしたデータがアッテネータ・コアに
転送され(ゲインの更新)
、同時に、レジスタへのシリアル・データの転送が禁止されます。
「1」から「0」への
遷移においては、
データのラッチが禁止され(直前のゲイン状態のホールド)
、同時に、レジスタへのシリアル・
データのロードをイネーブルします。
共通外部基準グラウンド。
VCC/2 リファレンス・ピン。電源電圧(VCC)の 1/2 に等しい DC 出力リファレンス・レベルです。このポー
トは、外部で AC 減結合(0.1 μF のキャパシタ)を行う必要があります。
パワーダウン・ロー・ロジック入力。ロジック「0」においては、パワーアンプがパワーダウン(シャット・オ
フ)し、出力信号がディセーブル、逆方向アンプがイネーブルになります。また、ロジック「1」においては、出
力パワー・アンプがイネーブル、逆方向アンプがディセーブルになります。
正の共通外部電源電圧。
出力信号ポート。約 VCC/2 に DC バイアスされています。
内部バイパス。外部でこのピンに対する AC デカップル(0.1 μF のキャパシタ)を行わなければなりません。
18
VREF
入力リファレンス電圧(標準値は、27 ℃ において 1.9 V)
。このポートは、外部で AC デカップル(0.1 μF のキャ
19
VIN
アナログ電圧入力信号ポート。
VREF 電圧に DC バイアスされています。
パシタ)を行う必要があります。
−4−
Rev.0
代表的性能特性― AD8320
0.6
0.3
VCC = 12V
F = 10MHz
0.2
0.45
VCC = 12V
T = +25°C
0.3
F = 10MHz
T = +25°C
0.30
0
T = –40°C
T = +85°C
–0.1
10MHz
–0.3
42MHz
–0.6
0
–1.2
256
64
128
192
ゲイン・コントロール – 10 進数
図 4. 各温度におけるゲイン・コント
VCC = 12V
0
–0.15
–0.30
–0.45
0
64
128
192
ゲイン・コントロール – 10 進数
256
図 5. 各周波数におけるゲイン・コント
ロールとゲイン誤差の関係
30
64
128
192
ゲイン・コントロール – 10 進数
ントロールとゲイン誤差の関係
VCC = 12V
最大ゲイン
PD = 0V
–30
170D
20
170D
20
–40
ゲイン – dB
ゲイン – dB
10
0
10
0
01D
01D
–10
–10
10M
周波数 – Hz
100M
1G
–50
–60
–70
–20
100k
図 7. AC リスポンス
1M
VCC = 5V, PIN = –14dBm
–80
00D
00D
1M
フィードスルー – dB
85D
85D
–20
100k
256
–20
255D
VCC = 5V
0
図 6. 異なる電源電圧におけるゲイン・コ
ロールとゲイン誤差の関係
30
255D
0.15
VCC = 5V
65MHz
–0.9
–0.2
–0.3
0
ゲイン誤差 – dB
ゲイン誤差 – dB
ゲイン誤差 – dB
T = +25°C
0.1
–90
10M
周波数 – Hz
100M
1G
図 8. AC 特性
VCC = 12V, PIN = –8dBm
–100
100k
1M
10M
周波数 – Hz
100M
1G
図 9. 周波数と入力信号フィードスルー
の関係
80
80
F = 10MHz
VCC = 12V
80
+85°C
65
+25°C
60
–40°C
55
70
出力ノイズ – nV/√
70
F = 10MHz
75
出力ノイズ – nV/√
出力ノイズ – nV/√
75
90
VCC = 12V
65
60
VCC = 5V
55
70
最大ゲイン, VCC = 5V
60
最小ゲイン, VCC = 5V
40
45
45
40
0
128
192
64
ゲイン・コントロール – 10 進数
256
図 10. 各温度におけるゲイン・コント
ロールと出力ノイズの関係
40
0
128
192
64
ゲイン・コントロール – 10 進数
256
図 11. 異なる電源電圧におけるゲイ
ン・コントロールと出力ノイ
ズの関係
Rev.0
最小ゲイン, VCC = 12V
50
50
50
最大ゲイン, VCC = 12V
−5−
30
100k
1M
10M
周波数 – Hz
100M
図 12. 周波数と出力ノイズの関係
AD8320
–20
–30
–20
VCC = 12V
F = 65MHz, P O = 18dBm
–30
–30
PO = 12dBm
–50
ひずみ – dBc
–60
–40
PO = 10dBm
–50
–60
–70
–80
–90
PO = 8dBm
1
10
周波数 – MHz
100
1
10
周波数 – MHz
図 15. VCC = 6 V 動作時の各出力レベルに
おける周波数と最悪高調波ひずみ
おける周波数と最悪高調波ひずみ
の関係
の関係
–20
40
–20
VCC = 12V
PO = 18dBm
F = 42MHz
N = 30
–30
–30
ひずみ – dBc
PO = 12dBm
–50
30
PO = 18dBm
PO = 18dBm
PO = 8dBm
100
図 14. VCC = 5 V 動作時の各出力レベルに
波ひずみの関係
–40
PO = 4dBm
–80
256
図 13. ゲイン・コントロールと最悪高調
ひずみ – dBc
–50
–70
PO = 4dBm
–80
64
128
192
ゲイン・コントロール – 10 進数
PO = 10dBm
–60
–70
F = 65MHz, P O = 12dBm
0
PO = 12dBm
–40
PO = 8dBm
F = 42MHz, P O = 12dBm
パーセンテージ
ひずみ – dBc
F = 42MHz, P O = 18dBm
ひずみ – dBc
–40
–40
PO = 12dBm
–50
PO = 8dBm
–60
–60
–70
–70
20
10
PO = 4dBm
PO = 4dBm
–80
0
–80
1
10
周波数 – MHz
10
周波数 – MHz
1
100
100
図 16. VCC = 10 V 動作時の各出力レベル
図 17. VCC = 12 V 動作時の各出力レベル
における周波数と最悪高調波ひず
における周波数と最悪高調波
みの関係
ひずみの関係
VCC = 12V
PO = 18dBm
F = 65MHz
N = 30
10
10
5
–45
–44
–43
–42
高調波ひずみ – dBc
図 19. 最悪高調波ひずみの分布
–41
15.0
7.5
0
0
–43
VCC = 5V
PO = 12dBm
F = 65MHz
N = 30
22.5
パーセンテージ
20
–45
–44
高調波ひずみ – dBc
30.0
VCC = 12V
PO = 12dBm
F = 42MHz
N = 30
15
パーセンテージ
30
–46
図 18. 最悪高調波ひずみの分布
20
40
パーセンテージ
–47
0
–59
–58
–57
–56
高調波ひずみ – dBc
図 20. 最悪高調波ひずみの分布
−6−
–55
–44
–43
–42
–41
高調波ひずみ – dBc
–40
図 21. 最悪高調波ひずみの分布
Rev.0
AD8320
45
20
–35
F = 42MHz, VCC = 5V, PO = 12dBm
–45
–50
F = 65MHz
VCC = 12V
PO = 18dBm
F = 42MHz
VCC = 12V
PO = 18dBm
–55
40
3 次切片 – dBm
0
POUT – dBm
ひずみ–dBc
–40
VCC = 12V
PO = 18dBm
最大ゲイン
VCC = 12V
–20
–40
35
PO = 18dBm
30
25
–60
–60
PO = 12dBm
F = 65MHz, VCC = 12V, PO = 12dBm
–65
–50
20
–80
–25
0
25
50
75
41.2
100
41.6
温度–°C
図 22. 温度と高調波ひずみの関係
42.0
42.4
周波数 – MHz
42.8
図 23. 2周波相互変調ひずみ
1
10
周波数 – MHz
100
図 24. 周波数と 3 次妨害波の関係
30
VCC = 5V
最大ゲイン
VCC = 12V
VIN = 310mV p-p
最小ゲイン
F = 10MHz
27
ゲイン – dB
VCC = 12V
VIN = 310mV p-p
最大ゲイン
F = 10MHz
CL = 0pF
24
CL = 22pF
21
CL = 100pF
CL = 150pF
18
12.5nsec
20mV
1.2V
12.5nsec
15
100k
図 25. 過渡特性
図 26. 過渡特性
1M
10M
100M
周波数 – Hz
図 27. 各容量性負荷における AC 特性
30
CL = 0pF
27
CL = 22pF
CL = 100pF
CL = 150pF
ゲイン – dB
出力電圧 – Volts
VCC = 12V
最大ゲイン
VCC = 5V
最大ゲイン
F = 1MHz
CL = 0pF
CL = 22pF
CL = 0pF
CL = 150pF
CL = 150pF
5nsec
時間 – Seconds
図 28. 各容量性負荷における過渡特性
1V
15
100k
1M
10M
100M
周波数 – Hz
図 29. 各容量性負荷における AC 特性
−7−
5nsec
1G
図 30. 各容量性負荷における過渡
特性
Rev.0
CL = 22pF
CL = 100pF
CL = 100pF
18
500mV
VCC = 12V
最大ゲイン
F = 1MHz
24
21
1G
AD8320
100mV
VCC = 12V
最大ゲイン
VIN = 0V p-p
5mV
VCC = 12V
最大ゲイン
VIN = 0V p-p
VOUT
VCC = 5V
F = 40MHz
最大ゲイン
1.25V
VOUT
VOUT
CLK
VIN
PD
5V
DATEN
5V
75nsec
図 31. パワーアップ/パワーダウンの
500mV
5V
250nsec
図 32. クロックのフィードスルー
20nsec
図 33. 過負荷復帰
グリッチ
2.50V
VCC = 12V, F = 40MHz
最大ゲイン
2.00V
VCC = 12V
F = 40MHz
最大ゲイン
VOUT
VIN = .310V p-p
VOUT
VIN
VCC = 12V, F = 40MHz
最小ゲインから最大ゲインまで
2.50V
VOUT
VIN
DATEN
1V
5V
250mV
20nsec
図 34. 過負荷復帰
図 35. 入力の変化と出力安定時間
80
100
VCC = 5V, PD = 1
VCC = 12V, PD = 1
80
70
電源電流 – mA
60
120
VCC = 5V, PD = 0
出力インピーダンス – Ω
70
20nsec
図 36. ゲインの変化と出力安定時間
90
VCC = 5V
RT = 115Ω
入力インピーダンス –Ω
5V
20nsec
VCC = 12V, PD = 1
VCC = 12V, PD = 0
80
VCC = 5V, PD = 1
60
VCC = 12V, PD = 0
40
60
50
20
40
100k
1M
10M
100M
周波数 – Hz
1G
図 37. 周波数と入力インピーダンスの
関係
50
100k
1M
10M
周波数 – Hz
100M
図 38. 周波数と出力インピーダンスの
0
–50
VCC = 5V, PD = 0
–25
0
25
50
温度 – °C
75
100
図 39. 温度と電源電流の関係
関係
−8−
Rev.0
AD8320
動作説明
32
24
16
ゲイン – dB
AD8320 は、
75 Ω ケーブルのドライブ用に最適化されたディジタ
ル・コントロールの可変ゲイン・パワー・アンプです。シングル・
チップに実装したマルチファンクションのこのバイポーラ・デバイ
スには、リバース・パス(アップストリーム)用の高速(5 MHz ∼
65 MHz)ケーブル・データ・モデムおよびケーブル電話に求められ
る条件を満たすために必要となる、
すべてのアナログ機能が備わっ
ています。
AD8320 の総合的なゲイン範囲は 36 dB
(−10 dB ∼ 26 dB)
であり、100 MHz を超える周波数で動作し、18 dBm を超える出力
信号レベルを提供します。総合的に見てこのデバイスは、広いゲイ
ン幅、低いひずみ、広帯域特性および可変負荷ドライブを有するこ
とから、多くの可変ゲイン・ブロック・アプリケーションに適用す
ることができます。
ゲインのディジタル・プログラムは、3 線式の“SPI”互換入力に
よってコントロールされます。それぞれの入力は、SDATA(シリア
ル・データ入力ポート)
、DATEN(データ・イネーブル・ロー入力
ポート)および CLK(クロック入力ポート)と呼ばれます。詳しく
は、
ピン機能の説明と機能ブロック図を参照してください。
AD8320
をプログラムするときは、8 ビットの“アッテネータ”ワードを使
用します。この 8 ビットのワードで、256 とおりのプログラマブル・
ゲイン・セッティングを決定します。このアッテネータ・コアにつ
いて次に説明します。ゲインは、V/V/LSB において直線性があり、
次の式を用いて表わすことができます。
(RL = 75 Ω)
AV = 0.316 +0.077 × コード
ここで、コード は、8 ビットのワードの等価 10 進数です。たと
えば、8 ビットすべてがロジック“1”のとき、等価 10 進数が 255 に
なるので、AV は 19.95 V/V、つまり 26 dB になります。ゲインのス
ケーリング・ファクタは 0.077 V/V/LSB、
オフセットは 0.316 V/V
(−
10dB)です。図 40 に 10 進数のコードとリニア・ゲインの関係を、
図 41 に 10 進数のコードと dB で表わしたゲインの関係をそれぞれ
示します。dB を用いてコードとの関係を表わすと非直線的になる
点に注意してください。dB ステップ・サイズは、減衰の増加(つま
りゲインの低下)に伴って増加し、最大で約 1.9 dB(ゲインが 10 進
数 00 と 01 の間で変化)に達します。
8
0
AV = 20 X LOG10 (0.316 + 0.077 X CODE)
–8
–16
0
64
32
96
128
160
192
224
256
ゲイン – コード – 10 進数
図 41. ゲイン・コントロール・コードとリニア・ゲインの関係
アッテネータ・コアは、それぞれに対応する差動負荷抵抗(図示
していません)と並列に接続された 8 つの段すべてに "同相" 電流
出力のある、8 つのバイナリ重みづけ(差動入力 ― 差動出力)トラ
ンスコンダクタンス(gm)段と考えることができます。このコアの
差動出力信号においても 180 度の位相差と均一な振幅が維持されま
す。同様に入力段は、図示したように、反転入力アンプおよびバッ
ファの出力と並列に接続されます。このようにして仕様周波数、電
源電圧、および温度範囲にわたり、すべてのゲイン・セッティング
において 9 ビット強の精度が達成されています。実際の総合コア
GM×RL 減衰は、データ・ラッチにより選択されたバイナリに重み
づけられた gm 段の組み合わせによって決定されます。8 ビットの
場合、
256 とおりのレベルの減衰をプログラムすることができます。
この結果、36 dB の減衰範囲(0 dB から−36 dB まで)が得られます。
前述した式を参照してください。
VCC
GND
パワー・アンプ
リファレンス
AD8320
VOUT
22
20
VREF
VIN
18
16
逆方向
アンプ
アッテネータ・コア
BUF.
14
ゲイン – V/V
INV.
AV = 0.316 + 0.077 X CODE
パワーアップ
データ・ラッチ
パワー
ダウン
/
スイッチ・
ロジック
12
10
データ・シフト・レジスタ
8
PD
6
4
DATEN CLK
2
パワーダウン
0
–2
0
32
64
96
128
160
192
224
256
ゲイン – コード – 10 進数
図 40. ゲイン・コントロール・コードとリニア・ゲインの関係
AD8320 は、パワーアップ・モードつまり順方向モードにおいて
機能する、3 つのアナログ機能を備えています(図 42)。入力イン
バータ/バッファ・アンプは、シングルエンドから差動出力への変
換を行います。その出力信号は、定格で位相が 180 度異なり、振幅
においては均一な差動電圧ゲイン 2(6 dB)が得られます。仕様動
作周波数にわたって、
このように 180 度に近い位相差と均一な振幅
を維持することは、適正な精度のアッテネータ・コアを実現する上
で欠かせません。また、入力インバータ/バッファ・アンプは、内
部リファレンスを通じて、
等しい DC 電圧をコア入力に提供します。
これは、仕様電源電圧の全範囲(5 V ∼ 12 V)にわたり適正なコア
の直線性を確保する上で必要になります。
Rev.0
SDATA
図 42. 機能ブロック図
AD8320 のゲインを更新するときは、次のようなディジタル・
ロード・シーケンスが必要になります。減衰セッティングは、デー
タ・ラッチ内の 8‐ビット・ワードによって決定されます。この 8‐
ビット・ワードは、クロックの各立ち上がりエッジでシフト・レジ
スタにシリアルにロード(MSB が先頭)されます。図 43 を参照し
てください。このデータ・ロード時間(T)の間は、DATEN がロー
となり、データ・ラッチがホールディング・モードにラッチされる
ので、直前(T - 1)のデータ・ワードが保持され、減衰レベルは変更
されません。8 つ目のクロック・サイクルが到来した時点で新しい
データ・ワードが完全にロードされ、DATEN がハイに切り替わり
ます。これによってデータ・ラッチがイネーブルになり(トランス
ペアレントになり)
、ロードされたレジスタ・データがアッテネー
タに渡されてゲイン値の更新が行われます。さらに、このDATEN
の遷移では、内部クロックがディセーブルになって、新しいシリア
ル入力データの取り込みが禁止されます。
−9−
AD8320
TDS
SDATA
有効データ・ワード G1
MSB. . . .LSB
TC
有効データ・ワード G2
TWH
CLK
TES
DATEN
TEH
8 クロック・サイクル
ゲインの転送 (G2)
ゲインの転送 (G1)
TOFF
PD
TGS
TON
アナログ出力
信号の振幅 (p-p)
ペデスタル
図 43. シリアル・インターフェースのタイミング
パワー・アンプは、2 つの基本モード、つまり順方向すなわちパ
ワーアップ・モードと、逆方向すなわちパワーダウン・モードで動
作します。パワーアップ・モード( PD= 1)においては、パワー・ア
ンプ段がイネーブルになり、
差動出力コアの信号が 20 dB 増幅され
ます。AD8320 の全体的なゲイン範囲は、0 dB から−36 dB に至る
コアの減衰範囲と、6 dB の入力ゲインによって、26 dB から−10 dB
になります。このモードでは、シングルエンドの出力信号が大きさ
VCC/2 の DC 電圧を保持します。この DC 出力レベルは、最適な大
信号の直線性をもたらし、
必要であれば出力の DC 結合を可能にし
ます。出力段は、動的出力インピーダンスを 75 Ω に維持するとい
う他に見られない特長を持っています。これによって、75 Ω ケー
ブルとのダイレクトな接続が可能になり、75 Ω の直列逆方向終端
抵抗を必要とする従来の低出力インピーダンス・アンプに比べて 6
dB 高い負荷電力が得られます。このパワー・アンプにより、これ
よりも低い負荷、
あるいはこれよりも高い負荷をドライブすること
ができますが、それに応じてデバイスのゲイン(ゲイン範囲ではあ
りません)が変化します(
「アプリケーション」のセクションを参照
してください)
。
パワーダウン・モード( PD= 0)においては、パワー・アンプが
オフになり、
“逆方向”アンプ(図 42 に示した内側の三角形)がイ
ネーブルになります。 PD が「1」から「0」に遷移する間に、出力パ
ワー・アンプの入力段もディセーブルになり、その結果、順方向出
力信号がなくなりますが
(S21 = 0)
、入力アンプ/バッファ信号は影
響を受けません(S11 ≈ 0)
。逆方向アンプの機能は、パワーダウンの
間、出力ポート(VOUT)を 75 Ω、VCC/2 に保持することです。こ
れは、反射を最小に抑え(S22 ≈ 0)
、同一のバスを共有する(つまり、
多重化構成)
順方向モードのデバイスの適正なフィルタ動作を確保
するために必要な機能です
(
「アプリケーション」
のセクションを参
照してください)
。
時間領域においては、PD の状態を変化させると、
遷移グリッチとペデスタル・オフセットを生じます(図 31 および
図 43 を参照してください)。なお、パワーダウン・モードでは、パ
ワーアップ・モードで 97 mA(VCC = 12 V)あった電源電流が 32 mA
まで下がります。
通常は、このアクティブ・ローのパワーダウン入力(PD)を切り
替えに使用すると、スプリッタを用いた複数デバイスの多重化(N
- 1 個をオフ、1 個をオン)が可能になり、ケーブル・データ・アプ
リケーションに必要となる合計消費電力を抑えることができます。
ケーブル電話の場合、一般に、スリープ・モードあるいはスタンバ
イ・モードと呼ばれている間のパワーダウン電流をさらに低く抑え
る必要があり、
「アプリケーション」のセクションで説明するよう
に、PFETS もしくはこれと等価な手段を用いた VCC 電源の切り替
えが必要になります。
アプリケーション
AD8320 は、基本的にケーブル・モデム・アプリケーションやケー
ブル電話アプリケーションのリターン・パス(アップストリーム・
パスと呼ばれることもあります)のライン・ドライバを意図して設
計されています。この場合、送信されるデータが QPSK フォーマッ
トもしくは QAM フォーマットのいずれかによって変調されます。
この変調が DSP 内で行われることもあれば、AD9853 等の専用の
QPSK/QAM 変調器が用いられることもあります。
アンプは、専用 QPSK/QAM 変調器もしくは DAC から入力信号
を受け取ります。いずれの場合でも、ロー・パス・フィルタを通し
てから信号をライン・ドライバ・アンプに印加する必要がありま
す。
加入者側
局側
モデムの受信回路へ
ダイプレクサ
75Ω
AD9853
7 次の楕円
ロー・パス・
フィルタ
AD8320
図 44. ケーブル・モデムの上り方向・ドライバ・セクションのブ
ロック図
このアンプは、ダイプレクサを経由してラインをドライブしま
す。ダイプレクサの挿入損失は、通常 −3 dB です。つまり、ライン・
ドライバは、対応するケーブル・モデム標準から求められる電力レ
ベルより、
約 3 dB 高い電力を出力して、
ダイプレクサの損失を相殺
しなければなりません。
加入者ごとに中央局までの距離が異なることから、
各加入者から
中央局に届く信号が受ける減衰は、それぞれ異なります。このた
め、すべての信号が等しい振幅で中央局に届くように、ラインドラ
イバのゲインをそれぞれ調整する必要があります。
− 10 −
Rev.0
AD8320
基本接続
図 45 は、AD8320 の基本回路図です。このアンプが単電源で動作
することから、
0.1 μF のキャパシタを使用して入力信号を AC 結合
する必要があります。入力ピンには、約 1.9 V のバイアス・レベル
があります。このバイアス・レベルは、VREF ピン(ピン 18)にお
いて得られ、DC 結合が望ましいときには、これを使用して外部で
信号をバイアスすることができます。ただし、どのような条件を用
いた場合でも、VREF ピンに 0.1 μF のデカップルキャパシタを接
続しなければなりません。なお、VREF 電圧を外部で使用する場合
には、まずバッファを行う必要があります。
AD8320 の VIN ピン(ピン 19)は、入力インピーダンスが 220 Ω
あります。一般に、ビデオ・アプリケーションにおいては 75 Ω の
終端抵抗がよく使用されます。このため、グラウンドとの間に 115
Ω のシャント抵抗(R1)を接続して、全体としての入力インピーダ
ンスを 75 Ω に下げる必要があります。50 Ω で終端する必要があ
るときは、これに代えて、64.9 Ω のシャント抵抗を使用します。な
お、VIN ピンへの DC 負荷を避けるために、図 45 に示したように、
入力ピンとシャント抵抗の間に AC 結合キャパシタを挿入します。
出力側においても、VOUT ピンが DC バイアス・レベルを有して
います。この場合のバイアス・レベは、電源電圧とグラウンドの中
点になります。このため、負荷に印加する前に出力信号を AC 結合
する必要があります。この DC バイアス電圧は、VOCM ピン(ピン
5)から引き出すことが可能で、DC 結合アプリケーションにおいて
使用することができます。このノードは、0.1 μF のキャパシタを使
用して減結合しなければなりません。なお、この VOCM 電圧を外
部で使用する場合には、バッファが必要です。
AD8320 は、75 Ω の動的出力インピーダンスを有することから、
逆方向終端抵抗が必要ありません。ただし、入力インピーダンスが
50 Ω のスペクトル・アナライザ等のテスト装置を用いて出力信号
の評価を行うときは、75 Ω を 50 Ω に変換するアダプタ(一般に
「パッド」
と呼ばれています)
を使用して適切な整合を確保する必要
があります。
ゲインの変更
AD8320 のゲインは、8 ビットのゲイン・セッティング・ワードを
変えることによって、
−10 dB から+26 dB までの 36 dB の範囲で変
化させることができます。
ここで、図 43 に示した AD8320 のシリアル・インターフェース
のタイミング図を参照してください。
書き込みサイクルは、DATENN の立ち下がりエッジから開始さ
れます。コントロール・ワードは、これに続く 8 つのクロック・パ
ルスによって読み込まれます。このクロック信号がレベル・トリガ
であることから、CLK の立ち下がりエッジでデータを効果的にク
ロックすることができます。
コントロール・ワードが読み込まれると、 DATENN がハイに戻
り、ゲインの更新が可能になります(これに要する時間は、約 30 ns
です)
。
コントロール・ワードとゲインの関係は、次式を用いて表すこと
ができます。
ゲイン(V/V)= 0.077 × コード+0.316
これにおいて、コード は、コントロール・ワードの等価 10 進数
です(0 ∼ 255)
。
ゲインを dB で表わす場合には、次式を使用します。
ゲイン(dB)= 20 log10 (0.077 × コード+0.316)
ディジタル・インターフェースにも非同期パワーダウン・モー
ドがあります。ノーマル・ハイの PD ラインは、随時ローに引き込
むことができます。このラインをローに引き込むと、その 45 ns 後
に出力信号がオフになり、無負荷電流が 25 mA ないし 32 mA(具体
的な値は電源電圧に応じて異なります)まで抑えられます。この
モードにおいても、プログラムしたゲインは保持されます。
クロック・ラインのフィードスルー
クロックのフィードスルーは、
出力信号に重畳された 5 mV p-p の
信号として現れます(図 32 を参照してください)。これがアプリ
ケーションのダイナミック・レンジに影響を及ぼす場合は、クロッ
ク信号を不連続、
つまりゲインのプログラムを行う間の 8 クロック
分だけオンにします。
VCC
+5V TO +12V
C7
10µF
C5
0.1µ F
C6
0.1µ F
VCC
C4
0.1µ F
VCC
リファレンス
C12
0.1µ F
C1
0.1µ F
INPUT
C2
0.1µ F
VCC
VCC
VCC
GND
BYP
VOUT
AD8320
VREF
VOCM
アッテネータ・コア
パワー
ダウン
/
スイッチ・
ロジック
データ・ラッチ
*FOR A 75Ω 入力
インピーダンス用
PD
データ・シフト・レジスタ
DATEN
SDATA GND GND GND GND GND
CLK
CLK
SDATA
DATEN
PD
図 45. 基本接続
− 11 −
C10
0.1µ F
ダイプレクサへ
RIN = 75Ω
C8
0.1µ F
VIN
R1*
115Ω
Rev.0
C3
0.1µ F
C11
0.1µ F
AD8320
電源とデカップリング
AD8320 には、+5 V から +12 V までの品質の良い(すなわち低
ノイズの)単電源を使用します。75 Ω の負荷を +18 dBm(6.2 V pp)
の出力電力レベルでドライブするために必要な最低電源電圧は、
+10 V になります。また、75 Ω の負荷を +12 dBm(3.1 V p-p)の出
力電力レベルでドライブするときには、少なくとも +5 V の電源レ
ベルが必要です。しかしながら、ひずみを可能なかぎり低くするた
めには、電源電圧を可能な限り高くする必要があります。なお電源
電圧を+5 V から+12 V まで変化させると、
無負荷電流が 80 mA か
ら 97 mA に増加します。
ところで、電源ピンのデカップリングには充分な注意が必要で
す。つまり、デバイスの直近で 10 μF のキャパシタを使用し、低周
波信号に対する良好なデカップリングを確保します。さらに、
0.1 μ
F のデカップリングキャパシタを 5 つ用意して、
5 つの電源ピン
(7、
8、9、17 および 20)のそれぞれの直近で接続します。BYP というラ
ベルのついたピン(ピン 14)にも 0.1 μF のキャパシタを接続し、デ
バイスの内部ノードに対するデカップリングを確保する必要があり
ます。6 つのグラウンド・ピンは、すべてロー・インピーダンスの
グラウンド面に接続します。
代替パワーダウン・モード
すでに述べたように、PD ピンをローに引き込むことによって
AD8320 を低消費電力のスリープ・モードに設定することができま
す。パワーダウン・モードの間の消費電力をこれよりもさらに抑え
る必要がある場合には、図 46 に示したような代替方法の使用も可
能です。
VCC+12V
パワー
ダウン
S
G
IRLML5103
0.1µF
D
VOUT
J1
PD
VDD
VCC
PD
DATEN
AD8320*
CLK
SDATA
75Ω VOUT
GND
0.1µF
AS103
(本文参照)
+5V
0.1µF
AD8320 の電源ピンに対する電流のオン/オフ切り替えには、
HEXFET パワー MOSFET (International Rectifier 社部品番号
IRLML5103)を使用します。通常の動作条件においては、ゲート(ラ
ベル:POWER-DOWN)をグラウンドに接続します。このゲート電
圧を電源電圧から 2 V 以内の範囲まで引き上げると、スイッチが開
き、アンプに流れる電流がゼロになります。
ところで、ケーブル・モデムやケーブル電話のアプリケーション
においては、
ラインに対するモデムの出力インピーダンスが常に 75
Ω にならなければなりません。このことは、ダイプレクサに対し
て、ライン・ドライバが、常に 75 Ω のインピーダンスを示さなけ
ればならないことを意味します。このアプリケーションにおいて
は、シングル・ポールの両投式 RF スイッチ(AS103:Alpha
Semiconductor)を使用して、AD8320 がオフのとき、外部の 75 Ω の
インピーダンスに切り替え接続します。この切り替え接続後は、こ
の抵抗が AD8320 の動的出力インピーダンスに代わって作用します。
なお、2 レベルの電圧(V1 および V2)による RF スイッチのドライ
ブには、TTL または CMOS ロジックを使用することができます。
AD8320 を再度オンに戻す前に、ゲインを既知のレベルにセット
する必要があります。これは、POWER-DOWN がハイになった後
に、AD8320 の PD ピンをローにホールドすることによって得られ
ます。PD ピンをローにホールドしている間は、8 ビットのシリア
ル・データ・ストリームを AD8320 に読み込むことができます。こ
の間に、無負荷電流は、32 mA まで上昇します。しかし、この期間
は、約 1 μs まで短縮することが可能です。このモードにおいては、
PD の立ち上がりエッジから約 45 ns で出力が安定します。
これに代えて、AD8320 をパワーアップするとき DATEN をロー
にホールドすると、最小のゲインでデバイスがパワーアップしま
す。このモードにおいては、約 200 μs 後に出力が安定します。い
ずれの場合でも、VOCM に接続するキャパシタを 0.1 μF から 0.01
μF に下げて、ターン・オン時間の短縮を図っています。回路内の
このほかのキャパシタの接続については、図 45 に示したとおりで
す。
J3
J2
0.1µF
VOCM
75Ω
14
0.1µF
0.01µF
V2
V1
V2
V1
*簡略化のため、一部のピンおよびデカップリングキャパシタを省略しています。
10–12V
パワーダウン
0V
3–5V
V1
0V
3–5V
V2
0V
PD
DATEN
CLK
0V
SDATA
出力
97mA
97mA
0mA
32mA
無負荷電流
図 46. 代替パワーダウン・モードおよびタイミング図
− 12 −
Rev.0
AD8320
モデムの受信回路へ
58dBmV
ダイプレクサ
+5V
VIN
VIN
11dBmV
AD603*
VPOS
VOUT
220Ω
AD8320*
0.1µ F
75Ω
100V
FBDK
41dBmV
VNEG
COMM
GNEG
GPOS
+5V
REFIN
PD
VDD
75Ω
+12V
20pF
61dBmV
220Ω
–5V
CLR
1.5Ω
AD7801*
+0.5V
*簡略化のため、一部のピンおよび
デカップリングキャパシタを省略しています。
1kΩ
AGND DGND CS WR LDAC D0–D7
8
D0–D7
CLK
74HCT164*
A B
DATA
CLK
ENABLE
PD
図 47. 拡張ダイナミック・レンジ回路
拡張ダイナミック・レンジ・アプリケーション
図 47 に示すように、AD8320 と AD603 を組み合わせてさらにダ
イナミック・レンジを得ることができます。AD603 は、電圧制御可
変ゲイン・アンプです。AD603 のゲインは、GPOS ピンと GNEG ピ
ンの間の電位差によって決定されます。この例においては、GNEG
の電圧を+0.5 V に固定しています。
GPOS の電圧を 0 V から 1 V ま
で変化させると、AD603 のゲインが−10 dB から+30 dB まで変化
し、その勾配は 25 mV/dB(つまり dB に対して直線)になります。
ゲイン・コントロール電圧は、AD7801 DAC から供給します。この
DAC の出力電圧は、0 V から+2.5 V までの範囲となるので、AD603
の電圧範囲、0 V から 1 V までに適合するように、抵抗アッテネー
タ回路を用いて分圧します。
AD603 と AD8320 に同一のゲイン・コントロール・ワードを使え
るようにするため、シリアル‐パラレル・シフト・レジスタを用い
て、シリアル・データ・ストリームを AD7801 DAC のパラレル・
フォーマットに変換します。データの更新は、イネーブル・パルス
の立ち上がりエッジで両方のアンプに対して同時に行われます。
コントロール・ワードが 10 進数 00 から 10 進数 255 まで変化す
るとき、この信号路のゲインは、−26 dB から+50 dB まで(AD603
図 48. 拡張ダイナミック・レンジ回路の出力スペクトル(出力レ
ベル = 61 dBmV,
周波数 = 42 MHz)
60
50
AD8320/AD603
と AD8320 の間には 6 dB の減衰があります)変化します。実際に
40
は、小さい入力信号(11 dBmV または約 10 mV p-p)に起因してこの
30
42 MHz、出力レベルを 61 dBmV(3.1 V p-p,最大ゲイン)としたとき
20
の出力信号スペクトルを図示します。
図 49 は、2 つのアンプを組み合わせた総合的なゲイン対コード
ゲイン
回路のゲイン範囲の下限付近は使用できません。図 48 に周波数を
AD8320
10
AD603
0
の伝達関数と、それぞれのアンプの伝達関数を示したグラフです。
総合的なゲイン伝達関数は、
dB に関して直線的な伝達関数と、
V/V
–10
に関して直線的な伝達関数の組み合わせです。図 49 を参照すると、
–20
総合的なゲイン伝達関数は、
高い側から 50 dB の範囲でほぼ直線的
–30
と見なすことができます。
0
21
41
61
81 101 121 141 161 181 201 221 241
ゲイン・コントロール・ワード – 10 進数
図 49. 拡張ダイナミック・レンジ回路のゲイン伝達関数
Rev.0
− 13 −
AD8320
評価ボード
AD8320 には、2 層の評価ボード(部品番号:AD8320-EB)が用意
されています。このボードは、慎重なレイアウトが施されており、
テストにより、
このデバイスの仕様にある高速性能が立証されてい
ます。図 51 は、この評価ボードの回路図です。図 52 は、コンポー
ネント・サイドのレイヤのシルクスクリーンを示しています。ま
た、このボードのレイアウトを図 53 および図 54 に示します。
評価ボードのパッケージには、BNC タイプのコネクタを全部取
り付けたボードを始め、標準プリンタ・ケーブルを経由して PC の
プリンタ・ポートからボードをコントロールする Windows ベース
のソフトウェアが含まれています。
ボード上に設けられたプロトタイピング・エリアでは、回路の追
加を行うことができます。ボードへの単電源およびグラウンドは、
このエリアを通過しており、2 本のストリップからアクセスが得ら
れます。また、プロトタイピング・エリアに追加された別の 2 本の
ストリップは、追加の電源に利用できます。
ボードには、
+5 V から+12 V までの品質の良い(低ノイズの)
単
電源を使用します。このボードは、各種のデカップリングを備えて
います。デバイスの極めて近くに備えられた 10 μF のキャパシタ
は、低周波信号に対する良好なデカップリングをもたらします。さ
らに、より重要なことですが、5 つの電源ピン(7、8、9、17 および 20)
のそれぞれの近くに 0.1 μF のデカップリングキャパシタ(合計 5
つ)が備えられています。
PC を用いた評価ボードのコントロール
評価ボードには、
Windows ベースのソフトウェアが付属していま
す。この評価ボードと PC のプリンタ・ポート(パラレル・ポート
と呼ばれることもあります)との接続には、標準のプリンタ・ケー
ブルが使用できます。ただし、ケーブルの長さは、5 フィートを超
えないようにしてください。図 55 に、信号ラインに関するプリン
タ・ケーブルの結線図を示しました。ソフトウェアのコントロール
は、PC のパラレル・ポートを経由して行われますが、AD8320 の
ディジタル・インターフェースは、シリアルです。パラレル・ポー
トの 8 つのビットのうちの 3 つ(およびディジタル・グラウンド・
ライン×1 )を、このシリアル・インターフェースに使用していま
す。4 番目のビットは、PDのコントロールに使用します。
負荷インピーダンスの変化によるゲインの変化
前述したように、AD8320 の動的出力インピーダンスは、75 Ω で
す。このため、仕様ゲイン範囲も、出力が 75 Ω の負荷インピーダ
ンスによって終端されていることを前提としています。しかし、負
荷インピーダンスを変化させると、最大で仕様ゲインの 2 倍(RL =
∞ の場合)までゲインを変化させることができます。
負荷インピー
ダンスによるゲインの変化を、ゲイン・コントロール・ワードが 10
進数 255 の場合(つまり最大ゲイン)を例にして図 50 に示します。
32
30
ゲイン – dB
28
26
24
22
20
0
1000
100
10000
RLOAD – Ω
図 50. ゲイン対 RLOAD(ゲイン・コントロール・ワード = 10 進数
255)
この場合のゲインは、次の式を用いて表わすことができます。

AV = 20 log10 

2RLOAD 
(0.316 + 0.077×コード)]
RLOAD + 75 

ここで、コード は、8 ビットのワードの等価 10 進数です。
VCC
TP2
C7
10µF
C6
0.1µF
C5
0.1µF
C4
0.1µF
C2
0.1µF
C3
0.1µF
C11
0.1µF
TP4
VCC
VCC
VREF
C12
0.1µ F
TP1 C1
0.1µ F
R1
115Ω
VCC
リファレンス
VCC
VCC
GND
BYP
VOUT
AD8320
C10
0.1µF
出力
TP3
VREF
VOCM
アッテネータ・コア
VOCM
VIN
入力
パワー
ダウン
/
スイッチ・
ロジック
データ・ラッチ
C8
0.1µF
PD
データ・シフト・レジスタ
SDATA
CLK
DATEN GND GND GND GND GND
R4
0
C9
OPTIONAL
6
5
2
16, 19-30, 33
3
36‐ピン・セントロニクス・コネクタ
図 51. 評価ボードの回路図
− 14 −
Rev.0
AD8320
コントロール・ソフトウェアの動作には、Windows 3.1 以降が必
要です。ソフトウェアのインストールは、まず、"Disk #1 of 2" とい
うラベルの貼られたディスクを P C のスロットに挿入し、
SETUP.EXE ファイルを起動します。以下は、
スクリーンに現れるイ
ンストール・プログラムの指示に従って、インストールを行ってく
ださい。なお、インストールを異常なく完了するためには、動作中
の他の Windows アプリケーションがあれば、
インストールの開始前
にすべて終了しておくことが重要です。
インストールしたコントロール・ソフトウェアを Windows から
起動すると、使用するプリンタ・ポートの選択を求められます。最
近の PC のほとんどは、通常はLPT1 と呼ばれるプリンタ・ポートが
1 つしかありません。しかし、一部のラップトップ・コンピュータ
には、PRN ポートを使用するものもあります。
コントロール・ソフトウェアのメイン・スクリーンを図 56 に示
します。スライダをドラッグすれば、36 dB の範囲内で AD8320 の
ゲインを任意に設定することができます。ゲインは、dB および V/
V を単位とする 2 とおりの表示でスクリーン上に表示されます。ま
た、それに対応する 8 ビットのゲイン・セッティングについても、
2 進数(binary code)、16 進数(HEX code)および 10 進数(decimal
code)を用いた表示が行われます。
スライダをドラッグするごとに、
ソフトウェアから AD8320 に自
動的に 8 ビットのデータ・ストリームが送られ、ラッチされます。
また、デバイスのパワーダウンまたはリセットは、対応するボタン
をクリックするだけで得られます。さらにこのソフトウェアには、
特定のゲインをストアすることができる揮発性メモリ・ロケーショ
ンが 1 つ用意されています。このメモリは、電卓のメモリ機能と
まったく同じに機能します。
PC プリンタ・ポートのデータ・ラインにおけるオーバーシュート
ある種のプリンタ・ポートのデータ・ラインには、過剰なオー
バーシュートが見られます。シリアル・クロックとして使用するピ
ン(D-Sub-25 コネクタのピン 6)にオーバーシュートがあると、通信
に問題を生じることがあります。このオーバーシュートは、評価
ボード上で CLK ラインに適度なフィルタリングを施すことによっ
て除去することができます。フィルタリングにおいては、CLK ライ
ンと直列に値の小さい抵抗を挿入し、さらにキャパシタを介して
CLK ラインをグラウンドに接続します。評価ボードのコンポーネ
ント・サイドには、パッド(C9、R4)が備わっており、これらのデバ
イスの挿入が容易になっています。
使用する抵抗およびキャパシタ
の値は、何らかの実験を通じて決定します。プリンタ・ポートから
のオーバーシュートによって異なりますが、通常は、キャパシタが
0.01 μF 程度、抵抗が 50 Ω から 100 Ω 程度の大きさとなります。
図 52. 評価ボードのシルクスクリーン(部品実装側)
Rev.0
− 15 −
AD8320
図 53. 評価ボードのレイアウト(部品実装側)
− 16 −
Rev.0
AD8320
図 54. 評価ボードのレイアウト(半田側)
36 PIN CENTRONICS
1
19
D-SUB 25 PIN (MALE)
14
1
DATEN
PD
SDATA
CLK
GND
25
13
SIGNAL
D-SUB-25
DATEN
2
36-PIN CENTRONICS
3
PD
3
1
DATA
CLK
DGND
5
6
25
5
2
16, 19–30, 33
36
18
EVALUATION BOARD
PC
図 55. AD8320EB と PC のプリンタ・ポートとの間の結線図
Rev.0
− 17 −
AD8320
図 56. Windows ベースのコントロール・ソフトウェアのスクリーン表示
− 18 −
Rev.0
AD8320
外形寸法
サイズはインチと(mm)で示します。
20ピン・温度特性強化・スモール・アウトライン・パッケージ
(RP-20)
0.5118 (13.00)
0.4961 (12.60)
20
11
0.1890 (4.80) 0.4193 (10.65)
0.1791 (4.55) 0.3937 (10.00)
HEAT
SINK
0.2992 (7.60)
0.2914 (7.40)
1
10
ピン 1
0.3340 (8.61)
0.3287 (8.35)
0.1043 (2.65)
0.0926 (2.35)
8°
0°
0.0118 (0.30) 0.0500
(1.27)
0.0040 (0.10)
BSC
STANDOFF
Rev.0
0.0201 (0.51)
0.0130 (0.33)
実装面
− 19 −
0.0500 (1.27)
0.0057 (0.40)
0.0295 (0.75)
x 45°
0.0098 (0.25)
うにやさ
ゅ
い
し
ちき
PRINTED IN JAPAN
D6100-2.7-6/99,1A
AD8320
み
る
「この取扱説明書はエコマーク認定の再生紙を使用しています。」
ど
りをまも
− 20 −
REV.0
Similar pages