CY7C6431x, CY7C6434x, CY7C6435x enCoRe™ V Full Speed USB Controller Datasheet(Japanese).pdf

CY7C6431x
CY7C6434x、CY7C6435x
enCoRe™ フルスピード
USB コントローラ
特長
n プログラム可能なピン構成
n 強力なハーバード アーキテクチャ プロセッサ
p 最大 36 個の GPIO（個数はパッケージ依存）
p 最大 24 MHz で動作する M8C プロセッサ
p すべての GPIO で 25 mA のシンク電流に対応
･ 偶数ポートピンで 60mA の総合シンク電流に対応、奇数ポート
ピンで 60mA の総合シンク電流に対応
p 高速動作でも低消費電力
p 割り込みコントローラ
･ すべての GPIO で 120 mA の総合シンク電流に対応
p USB を使用しない場合の動作電圧は 3.0 V ∼ 5.5 V
p すべての GPIO でプルアップ、High-Z、オープン ドレイン、CMOS
p USB イネーブル時の動作電圧 :
の各駆動モードが可能
･ 3.3 V を中心とした電源電圧は 3.15 V ∼ 3.45 V
p CMOS 駆動モード A ‒ ソース電流 5 mA（ポート 0 とポート 1）
、1
･ 5.0 V を中心とした電源電圧は 4.35 V ∼ 5.25 V
mA（ポート 2、ポート 3、ポート 4）
p 民生用温度範囲 : 0 °C ∼ +70 °C
･ すべての GPIO で 20 mA の合計ソース電流に対応
p 工業用温度範囲 : ‒40 °C ∼ +85 °C
p ポート 1 ピンの低ドロップアウト電圧レギュレータ
n 柔軟性のあるオンチップ メモリ
･ 出力を 3.0V、2.5V、または 1.8V にプログラム可能
p 最大 32 KB のフラッシュ プログラム領域：
p ポート 1 の選択可能な安定化デジタル I/O
･ 5 万回の消去と書き込みが可能
p ポート 1 のコンフィグレーション可能な入力閾値
･ 柔軟性のある保護モード
p ポート 1 のホットスワップ機能
p 最大 2,048 バイトの SRAM データ領域
n フルスピード USB（12 Mbps）
p 8 個の単方向エンドポイント
p システム内シリアル プログラミング（ISSP）対応
p 1 個の双方向制御エンドポイント
n すべてを備えた開発ツール
p 無償の開発ツール（PSoC Designer ™）
p USB 2.0 準拠 : TID# 40000893
p 必要な機能を網羅したインサーキット エミュレータおよびイン
p 512 バイトの専用バッファ
サーキット プログラマ
p 外部水晶振動子は不要
p フルスピードのエミュレーション
n その他のシステム リソース
p 複雑なブレークポイント構造に対応
p コンフィグレーション可能な通信速度
p 128 KB のトレース メモリ
p I2C スレーブ :
･ 50 kHz、100 kHz、または 400 kHz を選択可能
n プログラム可能な高精度クロック供給
p 水晶振動子または発振子を外付けとした発振回路
p 6 MHz、12 MHz、または 24 MHz の内部メイン発振器（精度
±5.0%）
･ 実装でのクロック ストレッチは不要
･ 消費電力 100μA 未満のスリープモード中の実装が可能
･ ハードウェア アドレスの検出
p SPI マスタおよび SPI スレーブ :
･
外部部品を必要とせずに、USB データに発振器をロックするこ
とで 0.25% の精度を実現
･ ウォッチドッグおよびスリープ タイマ用の 32 kHz 内部低速発振
器。周波数範囲は 19 ∼ 50 kHz（標準値 32 kHz）
･ 46.9 kHz ∼ 12 MHz の範囲でコンフィグレーション可能
p 3 個の 16 ビット タイマ
p 外部部品を追加することでバッテリ電圧などの各種信号を監視で
きる 10 ビット ADC
p ウォッチドッグ タイマおよびスリープ タイマ
p 内蔵の監視回路
Cypress Semiconductor Corporation
文書番号 : 001-63302、リビジョン *A
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
改訂日 2011 年 07 月 01 日
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
enCoRe V のブロック図
Port 4
Port 3
Port 2
Port 1
Port 0
Prog. LDO
enCoRe V
CORE
System Bus
SRAM
2048 Bytes
SROM
8K/16K/32K Flash
Sleep and
Watchdog
CPU Core (M8C)
Interrupt
Controller
6/12/24 MHz Internal Main Oscillator
ADC
3 16-Bit
Timers
I2C Slave/SPI
Master-Slave
POR and LVD
System Resets
Full
Speed
USB
SYSTEM RESOURCES
文書番号 : 001-63302、リビジョン *A
2/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
目次
機能の概要 ........................................................................................... 3
enCoRe V コア ................................................................................................ 3
フルスピード USB ......................................................................................... 3
10 ビット ADC ............................................................................................... 4
SPI ....................................................................................................................... 4
I2C スレーブ ................................................................................................... 5
その他のシステム リソース ..................................................................... 6
はじめに .............................................................................................. 6
アプリケーション ノート .......................................................................... 6
開発キット ...................................................................................................... 6
トレーニング .................................................................................................. 6
CYPros コンサルタント .............................................................................. 6
ソリューションズ ライブラリ ................................................................. 6
テクニカル サポート ................................................................................... 6
開発ツール ........................................................................................... 7
PSoC Designer ソフトウェア サブシステム ...................................... 7
PSoC Designer を使用したデザイン .................................................. 8
ユーザ モジュール名の選択 ..................................................................... 8
ユーザ モジュールの設定 .......................................................................... 8
構成と接続 ...................................................................................................... 8
生成、検証、およびデバッグ .................................................................. 8
ピン配置 .............................................................................................. 9
16 ピン製品のピン配置 .............................................................................. 9
32 ピン製品のピン配置 ............................................................................10
48 ピン製品のピン配置 ............................................................................11
レジスタ リファレンス ..................................................................... 13
文書番号 : 001-63302、リビジョン *A
レジスタの表記法 ..............................................................................13
レジスタ マッピング テーブル ..........................................................13
電気的仕様 .........................................................................................16
絶対最大定格 ............................................................................................... 17
動作温度 ........................................................................................................ 17
DC 特性 .......................................................................................................... 18
AC 特性 .......................................................................................................... 22
パッケージ図 .....................................................................................29
パッケージの寸法 ...................................................................................... 29
パッケージの取り扱い ............................................................................. 31
熱インピーダンス ...................................................................................... 31
水晶振動子ピンの静電容量 ................................................................... 31
はんだリフロ ピーク温度 ..................................................................31
オーダ情報 .........................................................................................32
注文コードの定義 ...................................................................................... 33
略号 ....................................................................................................34
本書の表記法 .....................................................................................34
測定単位 ........................................................................................................ 34
数値の表記法 ............................................................................................... 34
改訂履歴 .............................................................................................35
販売、ソリューション、および法律情報 .........................................37
ワールドワイドな販売と設計サポート ............................................. 37
製品 ................................................................................................................. 37
PSoC ソリューション ............................................................................... 37
3/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
機能の概要
図 1. USB トランシーバのレギュレータ
enCoRe V デバイス ファミリは、フルスピード USB マイクロコントロー
ラのシステム コンポーネントを複数使用した従来の構成を、低コスト
でプログラマブルな 1 個のシングルチップ デバイスに置き換えること
を目的としています。周辺通信回路（I2C/SPI）、高速 CPU、フラッシュ
プログラム メモリ、SRAM データ メモリ、およびコンフィグレーショ
ン可能な I/O が、使いやすいピン配列でまとめられています。
このデバイス ファミリのアーキテクチャは、2 ページの enCoRe V のブ
ロック図に示すように、CPU コアとシステムリソースの 2 つの主要領
域で構成されています。また、enCoRe V パッケージによっては、最大
36 個の 汎用 I/O（GPIO）を持つものがあります。
1.5K
TEN
TD
この製品は、サイプレスの実績あるフルスピード USB 周辺コントロー
ラを拡張した製品です。この拡張の内容として、低電圧動作での CPU 速
度の向上、消費電流の削減、RAM およびフラッシュの容量倍増、ホッ
トスワップ可能な I/O、I2C によるハードウェア アドレス認識、新しい
超低消費電流スリープモード、
新しいパッケージオプションなどがあり
ます。
RECEIVERS
enCoRe V コア
RSE0
enCoRe V コアは、豊富な命令セットをサポートする高性能エンジンで
す。このコアは、データ記憶用の SRAM、割り込みコントローラ、ス
リープ タイマとウォッチドッグ タイマ、および内部メイン発振器
（IMO）と内部低速発振器（ILO）で構成されています。CPU コアには、
最大 24 MHz で動作する高性能プロセッサ M8C を使用しています。
M8C は、4 MIPS の 8 ビット ハーバード アーキテクチャ マイクロプロ
セッサです。
システム リソースは、コンフィグレーション可能な I2C スレーブおよ
び SPI マスタ スレーブの通信インタフェース、M8C がサポートするさ
まざまなシステム リセットなどの追加機能を提供します。
フルスピード USB
enCoRe V の USB システム リソースは、1 個のアップストリーム ポー
トと 1 個の USB アドレスによって 12 Mb/s で動作するフルスピード デ
バイスの USB 2.0 仕様に準拠しています。enCoRe V の USB は以下のコ
ンポーネントで構成されています。
n ? シリアル インタフェース エンジン（SIE）ブロック
n ?PSoC メモリ アービタ（PMA）ブロック
n ?512 バイトの専用 SRAM
n ? 内部レギュレータおよび 2 個の専用 USB ピンを備えるフルスピード
USB トランシーバ
PS2 Pull Up
VOLTAGE
REGULATOR
5V 3.3V
5K
DP
DM
TRANSMITTER
PDN
RD
DPO
DMO
enCoRe V のシステム レベルで、このフルスピード USB システム リソー
スは、M8C のレジスタ アクセス命令を使用して enCoRe V のシステム
リソース以外の部分とインタフェースし、2 個の USB ピンを使用して
外部環境とインタフェースします。SIE では、1 個の双方向制御エンド
ポイント（エンドポイント 0）と 8 個の単方向データ エンドポイント
（エンドポイント 1 ∼ 8）の合計 9 個のエンドポイントをサポートして
います。この単方向データ エンドポイントのそれぞれは、IN または
OUT として個別にコンフィグレーションできます。
USB シリアル インタフェース エンジン（SIE）を使用すると、enCoRe
V デバイスはフルスピードのデータ転送速度（12 Mb/s）で USB ホスト
と通信できます。SIE によって、ファームウェアの介入なしに以下の
USB 処理タスクを自動的に実行することで USB トラフィックへのイン
タフェースが簡単になります。
n ? エンコードされた受信データを変換し、バス上に送信するデータに
フォーマットする。
n ? 巡回冗長検査（CRC）を生成し、チェックする。チェックサム検証
に不合格となった着信パケットは無視されます。
n ? アドレスをチェックする。そのデバイスに対しアドレス指定されて
いないすべてのトランザクションを無視します。
n ?ACK、NAK、およびストールのうち、適切なハンドシェークを送信
する。
n ? トークンの種類（SETUP、IN、OUT）を識別し、有効なトークンを
受信すると該当のトークン ビットを送信する。
n ? フレームの開始（SOF）を識別し、フレーム カウントを保存する。
n ?PSoC メモリ アービタ（PMA）を使用し、USB SRAM との間でデー
タを送受信する。
文書番号 : 001-63302、リビジョン *A
4/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
ファームウェアは、USB インタフェースのさまざまな部分の処理を要
求されます。SIE は、重要な USB イベントの後、割り込みを発行し、以
下の適切なタスクの実行をファームウェアに指示します。
n ?USB SRAM の USB データ バッファを満たす、または空にする。
n ?PMA チャネルを適切にイネーブルにする。
n ?USB デバイス要求をデコードすることにより、エニュメレーション
の整合性を確保する。
ADC のみのコンフィグレーション（デフォルトの温度センサではなく、
アナログ多重化バスとの接続を ADC マルチプレクサで選択したコン
フィグレーション）では、外部電圧を変調器入力に接続して電圧を変換
できます。ADC は、ADC で必要とする分解能に応じ、タイマで設定さ
れた回数で実行されます。カウンタによって、コンパレータで発生した
トリップ数がカウントされます。この値は入力電圧に比例します。温度
センサ ブロックのクロック速度は 36 MHz ですが、ADC 処理では 1 ∼
12 MHz に分周されます。
n ? 整合処理を一時停止または再開する。
SPI
n ? データ トグル値を検証し、選択する。
SPI（シリアル周辺装置相互接続）の 3 線式プロトコルでは、クロック
の両方のエッジを使用することで、厳密なセットアップ アンド ホール
ドを必要とせずに同期通信を実現できます。
10 ビット ADC
enCoRe V デバイスの ADC は独立したブロックであり、このブロックへ
のアクセスを制御するステート マシン インタフェースを備えていま
す。ADC は温度センサ コアとともにパッケージ化されていて、温度セ
ンサ コアまたはアナログ多重化バスに接続できます。デフォルトの動
作では、ADC は温度センサ ダイオードに接続され、その温度のデジタ
ル値を提供します。
図 2. ADC システム パフォーマンスのブロック図
VIN
図 3. 基本的な SPI コンフィグレーション
SPI Master
Data is output by
both the Master
and Slave on
one edge of the
clock.
SCLK
SPI Slave
Data is registered at the
input of both devices on the
opposite edge of the clock.
MOSI
MISO
TEMP SENSOR/ ADC
TEMP
DIODES
ADC
SYSTEM BUS
デバイスはマスタまたはスレーブとすることができます。マスタは、ク
ロックとデータをスレーブ デバイスに出力し、スレーブからのデータ
を入力とします。スレーブ デバイスは、マスタ デバイスからのクロッ
クとデータを入力とし、マスタへの入力となるデータを出力します。マ
スタとスレーブの組み合わせは基本的に巡回シフト レジスタであり、
マスタがクロックを生成し、データ転送を開始します。
8 回のクロックに同期して 8 ビットのデータをマスタから送信するこ
とで基本的なデータ転送となります。どの転送でも、マスタとスレーブ
の両方で送受信が同時に発生します。マスタがデータの送信のみ行う
場合は、スレーブからの受信データは無視されます。スレーブからマス
タにデータを渡す場合は、マスタからスレーブにダミー バイトを送信
してクロックを生成し、それに同期してスレーブからデータを送信でき
るようにする必要があります。
図 4. SPI ブロック図
INTERFACE BLOCK
COMMAND/ STATUS
SPI Block
MOSI,
MISO
SCLK
DATA_IN DATA_OUT
CLK_IN
CLK_OUT
MOSI,
MISO
SCLK
INT
SYSCLK
SS_
Interface to the M8 C
( Processor ) Core
Registers
CONFIGURATION[7:0]
CONTROL[7:0]
TRANSMIT[7:0]
RECEIVE[7:0]
ADC ユーザ モジュールには、積分器ブロックと、マルチプレクサで設
定された正と負の電圧を入力とする 1 個のコンパレータがあります。
積分器段への入力は、0V ∼ VREFADC の入力電圧範囲で、アナログ グ
ローバル入力マルチプレクサまたは温度センサから得られます。
文書番号 : 001-63302、リビジョン *A
5/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
SPI コンフィグレーション レジスタ（SPI_CFG）は、マスタ／スレーブ
機能、クロック速度、および割り込み選択を設定します。SPI 制御レジ
スタ（SPI_CR）には、デバイスとのインタフェースと同期に使用する
4 個の制御ビットと 4 個のステータス ビットがあります。
SPIM ハードウェアは Slave Select（SS_）信号の駆動をサポートしてい
ません。この信号の動作と使用はアプリケーションと enCoRe V デバイ
スに依存しているので、
必要な場合はファームウェアで実装する必要が
あります。
SPIS には追加のデータ入力として Slave Select（SS_）があります。こ
れはアクティブ LOW 信号です。SPIS で送受信を可能にするには、SS_
をアサートする必要があります。SS_ は次の 2 つの高レベル機能を備え
ています。
n マルチスレーブ環境で特定のスレーブを選択できるようにする。
n SPI モード 0 および SPI モード 1 で送信データのキュー処理に使用す
る追加クロックを提供する。
I2C スレーブ
I2C スレーブ拡張通信ブロックは、enCoRe V デバイスと 2 線式 I2C シリ
アル通信バスとのインタフェースを実現するシリアル - パラレル プロ
セッサです。CPU の過剰な介入とオーバーヘッドを不要とするために、
このブロックはステータス検出およびフレーミング ビット生成のため
の I2C 固有のサポートを提供します。I2C スレーブ拡張モジュールは、前
世代のI2Cスレーブ機能との間でファームウェアの互換性をデフォルト
で維持しています。同時に、このモジュールは、内部および外部両方の
インタフェース処理で大きな柔軟性を実現する、コンフィグレーション
可能な新しい機能も備えています。I2C の基本的な機能は以下のとおり
です。
n ? スレーブ、トランスミッタ、およびレシーバの各動作
n ?CPU オーバーヘッド低減のためのバイト処理
n ? 割り込みまたはポーリングによる CPU インタフェース
n ? 最大 400 kHz のクロック速度のサポート
n ? ファームウェアのサポートによる 7 ビットまたは 10 ビットのアド
レス指定
n ファームウェアのサポートによる SMBus 動作
I2C スレーブ拡張モジュールの拡張機能は以下のとおりです。
n ?7 ビット ハードウェア アドレス比較のサポート
n ? 柔軟なデータ バッファ方式
n ?「バス ストールなし」の動作モード
n 低消費電力のバス監視モード
I2C ブロックは、2 つの専用 GPIO ピンへの直接接続を通じて、外部の
I2C インタフェースとの間でデータ（SDA）とクロック（SCL）を制御
します。I2C がイネーブルになっているときには、これらの GPIO ピンを
汎用用途には使用できません。enCoRe V CPU ファームウェアは、I/O レ
ジスタの読み取りおよび書き込みを通じてこのブロックと対話し、ポー
リングまたは割り込み、あるいはその両方を使用してファームウェアの
同期を実現します。
旧バージョンの I2C スレーブ モジュールとの間でファームウェアの互
換性を維持するデフォルトの動作モードでは、アドレスまたはバイトを
受信するたびに I2C バスがストールします。I2C バスでの処理を続行す
るには、必要なデータの読み込みまたはデータの供給を CPU 側で実行
する必要があります。一方、この I2C スレーブ拡張モジュールは、拡張
機能として新しいデータ バッファリング機能を備えています。 この
EZI2C バッファリング モードでは、外部の I2C マスタに対して I2C ス
レーブ インタフェースが 32 バイトの RAM バッファとして機能しま
す。この外部マスタは、事前定義済みの単純なプロトコルを使用して、
この RAM の読み取りポインタと書き込みポインタを制御します。この
方法をイネーブルにすると、
スレーブによってバスがストールしなくな
ります。このプロトコルでは、この RAM に存在するデータ（CPU で管
理）が有効になります。
図 5. I2C ブロック図
I2C Plus
Slave
I2C Core
To/From
GPIO
Pins
SCL_IN
CPU Port
I2C Basic
Configuration
I2C_BUF
I2C_CFG
SDA_OUT
SCL_OUT
I2C_EN
I2C_SCR
32 Byte RAM
I2C_DR
HW Addr Cmp
I2C_ADDR
Buffer Ctl
I2C_BP
Plus Features
文書番号 : 001-63302、リビジョン *A
System Bus
SDA_IN
Buffer Module
SYSCLK
I2C_CP
I2C_XCFG
MCU_BP
I2C_XSTAT
MCU_CP
STANDBY
6/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
その他のシステム リソース
システム リソースは、システムの構築に効果的な追加機能を提供しま
す。一部のシステム リソースについてはすでに説明しました。この他の
追加リソースとして、低電圧検出やパワーオン リセットなどがありま
す。これらのシステム リソースの利点は次のとおりです。
n 低電圧検出（LVD）割り込みは、電圧レベルの低下を通知する信号
をアプリケーションに送信します。同時に、高度な POR（パワーオ
ン リセット）回路を使用することでシステム監視が不要になりま
す。
n 最大入力 5V で、出力電圧を 1.8V、2.5V、または 3V から選択可能な
LDO レギュレータは、I/O の安定化を実現します。レジスタ制御バイ
パス モードを使用すると、LDO をディスエーブル状態にすることが
できます。
n enCoRe V 部品ファミリのデバッグには、
標準のサイプレス PSoC IDE
ツール群を利用できます。
はじめに
enCoRe V の半導体デバイスを効率的に理解するには、このデータ シー
トの内容を把握して、PSoC Designer による統合開発環境（IDE）を使
用してみることをお勧めします。このデータ シートは PSoC 集積回路の
概要を紹介するもので、
特定のピンおよびレジスタの仕様と電気的仕様
を示します。詳細情報やプログラミングの詳細情報については、この
PSoC デバイスの『PSoC®、CY8C20x24、CY8C20x34 Technical Reference
Manual（TRM）』を参照してください。
オーダ、パッケージ、および電気的仕様の最新情報については、Web
上で PSoC デバイスの最新データ シート（http://www.cypress.com）を
参照してください。
開発キット
PSoC
開 発キ ッ トは サ イプ レ スの オ ンラ イ ン
ス トア
（http://www.cypress.com）で入手できます。また、各地域や世界規模
で広がる Arrow、Avnet、Digi-Key、Farnell、Future Electronics、Newark
などの販売代理店でお求めいただくこともできます。
トレーニング
http://www.cypress.com では、無料の PSoC テクニカル トレーニング
（オン デマンド、Web セミナー、ワークショップ）をオンラインでご
利用になれます。さまざまなトピックとスキル レベルのトレーニング
がお客様のデザイン作業を支援します。
CYPros コンサルタント
認定された PSoC コンサルタントが、技術支援から完成した PSoC 設計
までのあらゆるニーズに対応します。CYPros 認定コンサルタントの検
索、ま た は PSoC コ ンサ ル タン ト とし て の認 定 申請 に つい て は、
http://www.cypress.com をご覧ください。
ソリューションズ ライブラリ
ソリューションに特化した設計についてライブラリを拡充しています。
http://www.cypress.com をご覧ください。 ライブラリには、設計を
素早く完成するうえで役立つ、ファームウェアおよびハードウェア設計
ファイルを含むさまざまなアプリケーション設計が用意されています。
テクニカル サポート
技術的な問題について支援が必要な場合は、KnowledgeBase および
フォーラム（http://www.cypress.com）で検索できます。解決策が見つ
からない場合は、テクニカル サポート（1-800-541-4736）までご連絡
ください。
アプリケーション ノート
アプリケーション ノートは、PSoC を使用したさまざまなデザインを行
う う えで 優 れた ガ イド に なり ま す。ア プ リケ ー ショ ン ノ ート は
http://www.cypress.com で入手できます。
文書番号 : 001-63302、リビジョン *A
7/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
開発ツール
画期的な統合設計環境（IDE）である PSoC Designer ™ を使うと、ユー
ザが必要とするアプリケーション要件を満たすよう PSoC をカスタマ
イズすることが可能になります。PSoC Designer ソフトウェアは、シス
テム設計や製品化までの時間をスピードアップするお手伝いをいたし
ます。ユーザ モジュールと呼ばれる予め特徴付けされたデジタル周辺
回路とアナログ周辺回路のライブラリを使って、ドラッグ ＆ ドロップ
の設計環境で独自のアプリケーションを開発できます。また、動的に生
成されるアプリケーション プログラミング インタフェース（API）の
コードライブラリを活用しながら、設計をカスタマイズすることも可能
です。そして設計のデバッグおよびテストは、回路内エミュレーション
や一般的なソフトウェア デバッグ機能などを備えた、統合デバッグ環
境で行います。PSoC Designer には以下が含まれます。
n デバイス、ユーザ モジュール コンフィグレーションおよびダイナ
ミック再コンフィグレーション向けのアプリケーション エディタ グ
ラフィカル ユーザ インタフェース（GUI）
コード生成ツール
コード生成ツールは、PSoC Designer のインタフェースでシームレス
に動作し、さまざまなデバッギング ツールでテスト済みです。C、アセ
ンブリ、または両方の組み合わせで設計を開発できます。
アセンブラ アセンブラでは、アセンブリ コードを C コードとシームレ
スにマージできます。リンク ライブラリでは、自動的に絶対アドレス指
定を使用できるほか、相対モードでコンパイルしたうえで他のソフト
ウェア モジュールとリンクし、絶対アドレス指定を取得することもで
きます。
C 言語コンパイラ PSoC ファミリのデバイスをサポートする C 言語コン
パイラを利用できます。これらの製品を使用することで、PSoC ファミ
リ デバイス向けに完成した C プログラムを作成できます。これらの最
適化 C コンパイラは、PSoC のアーキテクチャに合わせて設定した C 言
語のすべての機能を提供します。これらのコンパイラには、ポートとバ
スの操作、標準のキーパッドとディスプレイのサポート、および拡張計
算機能を提供する組み込みライブラリが付属しています。
n 広範なユーザ モジュール カタログ
デバッガ
n 統合ソース コード エディタ（C およびアセンブリ）
PSoC Designer はハードウェアによるインサーキット エミュレーショ
ン機能を提供するデバッグ環境を備えているため、物理システムでプロ
グラムをテストでき、同時に PSoC デバイスの内部ビューを参照できま
す。デバッガ コマンドを使用して、読み取りとプログラム、データ メ
モリの読み取りと書き込み、I/O レジスタの読み取りと書き込みが可能
です。また、CPU レジスタの読み取りと書き込み、ブレークポイントの
設定と消去、プログラムの実行、停止、およびステップ制御が可能で
す。また、調査対象のレジスタとメモリ位置のトレース バッファをデ
バッガで作成することもできます。
n サイズや使用時間の制限がない C コンパイラを無料で添付
n ビルトイン デバッガ
n インサーキット エミュレータ
n 通信インタフェースの組み込みサポート機能は以下のとおりです。
p ハードウェアおよびソフトウェアの I2C スレーブおよびマスタ
p フルスピード USB 2.0
p 最大 4 個の全二重汎用非同期レシーバ / トランスミッタ（UART）
、
SPI マスタおよび SPI スレーブ、ワイヤレス
PSoC Designer は、PSoC 1 デバイスの全ライブラリをサポートしてい
ます。また、Windows XP、Windows Vista、Windows 7 上で動作します。
PSoC Designer ソフトウェア サブシステム
デザイン エントリ
チップレベル ビューでは、まず目的の基本デバイスを選択します。次
に、PSoC ブロックを使用するアナログおよびデジタルの各種オンボー
ド コンポーネント（ユーザ モジュール）を選択します。ユーザ モジュー
ルの例として、アナログ - デジタル変換器（ADC）、デジタル - アナロ
グ変換器（DAC）、アンプ、フィルタがあります。選択したアプリケー
ションに適したユーザ モジュールをコンフィグレーションし、他の
ユーザ モジュールや適切な各ピンに接続します。その後、プロジェクト
を生成します。それにより、アプリケーションのプログラミングに使用
できる API とライブラリがプロジェクトに事前設定されます。
またこのツールを使用すると、マルチ コンフィグレーションやダイナ
ミック再コンフィグレーションにより容易に開発できます。ダイナ
ミック再コンフィグレーションにより、ランタイム中にコンフィグレー
ションを変更できます。基本的に、既存のアプリケーションの 100 パー
セント以上の PSoC's リソースを利用することができます。
文書番号 : 001-63302、リビジョン *A
オンライン ヘルプ システム
ユーザは、オンライン ヘルプ システムを使用して、コンテキスト依存
型のオンライン ヘルプを表示できます。機能のサブシステムごとに固
有のコンテキスト依存ヘルプがあり、手順のヘルプとクイック リファ
レンスとして使用できます。また、このヘルプ システムは設計者を支援
するためのチュートリアル、FAQ とオンライン サポート フォーラム
へのリンクを提供しています。
インサーキット エミュレータ
システムへの負担が少なく、機能性の高いインサーキット エミュレー
タが用意されており、開発作業の効率化に効果的です。このハードウェ
アは単独のデバイスをプログラムできます。
このエミュレータは、USB ポートを介して PC に接続する 1 つの基本ユ
ニットで構成されています。この基本ユニットは汎用型で、すべての
PSoC デバイスで動作します。各デバイス ファミリのエミュレーション
ポッドは、それぞれ独立して利用できます。エミュレーション ポッド
は、作業対象のボード上で PSoC デバイスに代わり、フルスピード（24
MHz）で動作します。
8/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
PSoC Designer を使用したデザイン
PSoC デバイスの開発プロセスは、従来の固定機能マイクロプロセッサ
の開発プロセスとは異なります。コンフィグレーション可能なアナロ
グおよびデジタル ハードウェア ブロックにより、PSoC アーキテクチャ
に独自の柔軟性がもたらされ、
開発時の仕様変更の管理や在庫費用の低
減に役立ちます。これらのコンフィグレーション可能なリソースは
PSoC ブロックと呼ばれ、ユーザが選択可能なさまざまな機能を実装で
きます。PSoC 開発プロセスは次のとおりです。
構成と接続
1. ユーザ モジュールの選択
ハードウェアのコンフィグレーションのテスト、
またはプロジェクトの
コード開発への移行の準備ができたら、
「コンフィグレーション ファイ
ルを生成する」手順を実行します。この手順で PSoC Designer によって
生成されるソース コードは、仕様に合わせてデバイスを自動的にコン
フィグレーションし、システム用のソフトウェアを提供します。生成さ
れたコードは、ランタイムで発生するハードウェア イベントの制御と
それに対する応答を実現する API、および必要に応じて修正して使用で
きる割り込みサービス ルーチンを提供します。
2. ユーザ モジュールの設定
3. 構成と接続
4. 生成、検証、およびデバッグ
ユーザ モジュールの選択
PSoC Designer は、あらかじめ構築され、テスト済みのハードウェア周
辺コンポーネント群のライブラリを備えています。ユーザ モジュール
と呼ばれるこれらのコンポーネントにより、
アナログとデジタル両方の
周辺デバイスの選択と実装を簡素化できます。
ユーザ モジュールの設定
選択した各ユーザ モジュールによって、選択した機能を実装する基本
的なレジスタ設定が確立されます。また、特定のアプリケーションに合
わせて、コンポーネントの適格なコンフィグレーションを設定できるパ
ラメータおよびプロパティも各種提供されます。たとえば、パルス幅変
調器（PWM）ユーザ モジュールでは、8 ビットの分解能ごとにデジタ
ル PSoC ブロックを 1 つ使用し、分解能を 8 ビット増すごとにより多く
のデジタル PSoC ブロックがコンフィグレーションされます。これらの
パラメータを使って、パルス幅とデューティ比を設定できます。選択し
たアプリケーションに対応するように、パラメータとプロパティをコン
フィグレーションします。値は直接入力することも、ドロップダウンメ
ニューから選択することもできます。すべてのユーザ モジュールは
データ シートに文書化され、PSoC Designer またはサイプレスのウェ
ブサイトで直接確認できます。これらのユーザ モジュール データ シー
トには、ユーザ モジュールの内部動作に関する説明と性能仕様が記載
されています。また、各データシートにはユーザ モジュールの各パラ
メータの使用方法や、設計を適切に実装するために必要なその他の情報
もまとめられています。
文書番号 : 001-63302、リビジョン *A
ユーザ モジュールを他のモジュールおよび I/O ピンに相互接続するこ
とによって、チップ レベルでシグナルチェーンを構築することができ
ます。すべてのオンチップ リソースを完全に制御できるように、選択、
コンフィグレーション、およびルーティングを行います。
生成、検証、およびデバッグ
高い完成度のコード開発環境により、C、アセンブリ言語、またはその
両方を使用したアプリケーションの開発とカスタマイズが可能です。
開発プロセスの最後のステップは、PSoC Designer のデバッガ内で進め
ます（接続のアイコンをクリックしてアクセスします）
。PSoC Designer
によって HEX イメージが ICE にダウンロードされ、フルスピードで実
行されます。PSoC Designer のデバッグ機能は、PSoC Designer よりも
はるかに高価なシステムの機能に匹敵します。デバッグ インタフェー
スは、シングルステップ実行、ブレークポイントまでの実行、変数値の
追跡などの従来からの機能のほか、大容量のトレース バッファを備え
ており、アドレスとデータ バス値の監視、メモリ位置の監視、外部信号
の監視などの複雑なブレークポイント イベントを定義できます。
9/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
ピン配置
enCoRe V USB デバイスは、以下の図に示すさまざまなパッケージで提供されています。
16 ピン製品のピン配置
P2[5]
P0[1]
P0[3]
P0[7]
15
14
13
6
7
8
D+
D–
VDD
QFN
(Top View)
12
11
10
9
5
P1[5]
P1[1]
1
2
3
4
VSS
P2[3]
P1[7]
16
図 6. CY7C64315/CY7C64316 16 ピン enCoRe V USB デバイス
P0[4]
XRES
P1[4]
P1[0]
表 1. 16 ピン製品（QFN パッケージ）のピン配置
ピン番号
種類
1
I/O
P2[3]
デジタル I/O、水晶振動子入力（Xin）
2
I/OHR
P1[7]
デジタル I/O、SPI SS、I2C SCL
3
I/OHR
P1[5]
デジタル I/O、SPI MISO、I2C SDA
4
I/OHR
ピン名
[1、2]
P1[1]
説明
デジタル I/O、ISSP CLK、I2C SCL、SPI MOSI
5
電源
VSS
グラウンド接続
6
USB ライン
D+
USB PHY
7
USB ライン
D‒
USB PHY
8
電源
VDD
電源
9
I/OHR
P1[0][1、2]
デジタル I/O、ISSP DATA、I2C SDA、SPI CLK
10
I/OHR
P1[4]
デジタル I/O、オプションの外部クロック入力（EXTCLK）
11
入力
XRES
チップ内部でプルダウンされているアクティブ HIGH の外部リセット ピン
12
I/OH
P0[4]
デジタル I/O
13
I/OH
P0[7]
デジタル I/O
14
I/OH
P0[3]
デジタル I/O
15
I/OH
P0[1]
デジタル I/O
16
I/O
P2[5]
デジタル I/O、水晶振動子出力（Xout）
凡例 I = 入力、O = 出力、OH = 5 mA 高出力駆動、R = 安定化出力
1. 電源オンイベントまたはリセットイベント中、デバイスの P1[0] および P1[1] が I2C バスに干渉する場合があります。問題が発生する場合は別のピンを使用
してください。
文書番号 : 001-63302、リビジョン *A
10/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
32 ピン製品のピン配置
P0[3]
P0[5]
P0[7]
VDD
P0[6]
P0[4]
P0[2]
30
29
28
27
26
25
VSS
32
31
図 7. CY7C64343/CY7C64345 32 ピン enCoRe V USB デバイス
P2[0]
19
P3[2]
P1[3]
P1[1]
7
8
18
P3[0]
17
XRES
P1[0]
D+
16
20
15
( Top View)
6
P1[6]
5
P1[5]
P1[4]
P2[4]
P2[2]
P1[2]
QFN
13
14
P2[1]
P1[7]
22
21
12
P2[6]
3
4
11
P0[0]
23
D–
VDD
24
2
9
10
1
P2[5]
P2[3]
VSS
P0[1]
表 2. 32 ピン製品（QFN パッケージ）のピン配置
ピン番号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
CP
種類
I/OH
I/O
I/O
I/O
I/OHR
I/OHR
I/OHR
I/OHR
電源
I/O
I/O
電源
I/OHR
I/OHR
I/OHR
I/OHR
リセット
I/O
I/O
I/O
I/O
I/O
I/O
I/OH
I/OH
I/OH
I/OH
電源
I/OH
I/OH
I/OH
電源
電源
ピン名
P0[1]
P2[5]
P2[3]
P2[1]
P1[7]
P1[5]
P1[3]
P1[1][3、4]
VSS
D+
D‒
VDD
P1[0][3、4]
P1[2]
P1[4]
P1[6]
XRES
P3[0]
P3[2]
P2[0]
P2[2]
P2[4]
P2[6]
P0[0]
P0[2]
P0[4]
P0[6]
VDD
P0[7]
P0[5]
P0[3]
VSS
VSS
説明
デジタル I/O
デジタル I/O、水晶振動子出力（Xout）
デジタル I/O、水晶振動子入力（Xin）
デジタル I/O
デジタル I/O、I2C SCL、SPI SS
デジタル I/O、I2C SDA、SPI MISO
デジタル I/O、SPI CLK
デジタル I/O、ISSP CLK、I2C SCL、SPI MOSI
グラウンド
USB PHY
USB PHY
電源電圧
デジタル I/O、ISSP DATA、I2C SDA、SPI CLK
デジタル I/O
デジタル I/O、オプションの外部クロック入力（EXTCLK）
デジタル I/O
チップ内部でプルダウンされているアクティブ HIGH の外部リセット ピン
デジタル I/O
デジタル I/O
デジタル I/O
デジタル I/O
デジタル I/O
デジタル I/O
デジタル I/O
デジタル I/O
デジタル I/O
デジタル I/O
電源電圧
デジタル I/O
デジタル I/O
デジタル I/O
グラウンド
パッケージ中央のパッドは必ずグラウンドに接続してください。
凡例 I = 入力、O = 出力、OH = 5 mA 高出力駆動、R = 安定化出力
3. 電源オンイベントまたはリセットイベント中、デバイスの P1[0] および P1[1] が I2C バスに干渉する場合があります。問題が発生する場合は別のピンを使用
してください。
文書番号 : 001-63302、リビジョン *A
11/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
48 ピン製品のピン配置
P0[0]
38
37
VDD
P0[6]
P0[4]
P0[2]
NC
NC
43
42
41
40
39
P0[5]
P0[7]
45
44
46
QFN
19
20
21
22
23
24
VSS
D+
DVDD
P1[0]
P1[2]
36
35
34
33
32
31
30
29
28
27
26
25
P2[6]
P2[4]
P2[2]
P2[0]
P4[2]
P4[0]
P3[6]
P3[4]
P3[2]
P3[0]
XRES
P1[6]
P1[4]
17
18
P1[1]
P1[3]
NC
NC
15
16
(Top View)
13
14
3
4
5
6
7
8
9
10
11
12
47
1
2
P1[5]
NC
P2[7]
P2[5]
P2[3]
P2[1]
P4[3]
P4[1]
P3[7]
P3[5]
P3[3]
P3[1]
P1[7]
48
P0[1]
VSS
P0[3]
図 8. CY7C64355/CY7C64356 48 ピン enCoRe V USB デバイス
表 3. 48 ピン製品（QFN パッケージ）のピン配置
ピン番号
種類
ピン名
説明
1
NC
NC
接続なし
2
I/O
P2[7]
デジタル I/O
3
I/O
P2[5]
デジタル I/O、水晶振動子出力（Xout）
4
I/O
P2[3]
デジタル I/O、水晶振動子入力（Xin）
5
I/O
P2[1]
デジタル I/O
6
I/O
P4[3]
デジタル I/O
7
I/O
P4[1]
デジタル I/O
8
I/O
P3[7]
デジタル I/O
9
I/O
P3[5]
デジタル I/O
10
I/O
P3[3]
デジタル I/O
11
I/O
P3[1]
デジタル I/O
12
I/OHR
P1[7]
デジタル I/O、I2C SCL、SPI SS
13
I/OHR
P1[5]
デジタル I/O、I2C SDA、SPI MISO
14
NC
NC
接続なし
15
NC
NC
接続なし
16
I/OHR
P1[3]
デジタル I/O、SPI CLK
17
I/OHR
P1[1][5、6]
デジタル I/O、ISSP CLK、I2C SCL、SPI MOSI
18
電源
VSS
電源グラウンド
19
I/O
D+
USB
20
I/O
D‒
USB
VDD
電源電圧
P1[0][5、6]
デジタル I/O、ISSP DATA、I2C SDA、SPI CLK
21
電源
22
I/OHR
23
I/OHR
P1[2]
デジタル I/O
24
I/OHR
P1[4]
デジタル I/O、オプションの外部クロック入力（EXTCLK）
25
I/OHR
P1[6]
デジタル I/O
5. 電源オンイベントまたはリセットイベント中、デバイスの P1[0] および P1[1] が I2C バスに干渉する場合があります。問題が発生する場合は別のピンを使用
してください。
文書番号 : 001-63302、リビジョン *A
12/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
表 3. 48 ピン製品（QFN パッケージ）のピン配置 ÅiǬÇÐÇ´Åj
ピン番号
種類
ピン名
26
XRES
外部リセット
チップ内部でプルダウンされているアクティブ HIGH の外部リセット ピン
説明
27
I/O
P3[0]
デジタル I/O
28
I/O
P3[2]
デジタル I/O
29
I/O
P3[4]
デジタル I/O
30
I/O
P3[6]
デジタル I/O
31
I/O
P4[0]
デジタル I/O
32
I/O
P4[2]
デジタル I/O
33
I/O
P2[0]
デジタル I/O
34
I/O
P2[2]
デジタル I/O
35
I/O
P2[4]
デジタル I/O
36
I/O
P2[6]
デジタル I/O
37
I/OH
P0[0]
デジタル I/O
38
I/OH
P0[2]
デジタル I/O
39
I/OH
P0[4]
デジタル I/O
40
I/OH
P0[6]
デジタル I/O
41
電源
VDD
電源電圧
42
NC
NC
接続なし
43
NC
NC
接続なし
44
I/OH
P0[7]
デジタル I/O
45
I/OH
P0[5]
デジタル I/O
46
I/OH
P0[3]
デジタル I/O
電源グラウンド
47
電源
VSS
48
I/OH
P0[1]
デジタル I/O
CP
電源
VSS
パッケージ中央のパッドは必ずグラウンドに接続してください。
凡例 I = 入力、O = 出力、OH = 5 mA 高出力駆動、R = 安定化出力
文書番号 : 001-63302、リビジョン *A
13/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
レジスタ リファレンス
このセクションでは、enCoRe V デバイスのレジスタについて説明します。すべてのレジスタをアドレス順にマッピング テーブルに示します。
レジスタの表記法
レジスタ マッピング テーブル
次の表に、このセクションで使用しているレジスタの表記法を示しま
す。
enCoRe V デバイスには、合計 512 バイトのレジスタ アドレス空間があ
ります。このレジスタ空間は I/O 空間とも呼ばれ、バンク 0（ユーザ空
間）とバンク 1（コンフィグレーション空間）の 2 つの部分で構成され
ています。フラグ レジスタ（CPU_F）内の XIO ビットは、ユーザが現在
どのバンクに存在しているかを示します。XIO ビットが設定されている
場合は、ユーザが「拡張」アドレス空間または「コンフィグレーショ
ン」レジスタに存在するとみなされます。
表 4. レジスタの表記法
表記
説明
R
読み取りレジスタまたは読み取りビット
W
書き込みレジスタまたは書き込みビット
L
論理レジスタまたは論理ビット
C
消去可能なレジスタまたはビット
#
アクセスはビット固有です。
文書番号 : 001-63302、リビジョン *A
14/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
表 5. レジスタ マップ バンク 0 テーブル：ユーザ空間
名前
PRT0DR
PRT0IE
PRT1DR
PRT1IE
PRT2DR
PRT2IE
PRT3DR
PRT3IE
PRT4DR
PRT4IE
SPI_TXR
SPI_RXR
SPI_CR
USB_SOF0
USB_SOF1
USB_CR0
USBIO_CR0
USBIO_CR1
EP0_CR
EP0_CNT0
EP0_DR0
EP0_DR1
EP0_DR2
EP0_DR3
EP0_DR4
EP0_DR5
EP0_DR6
アドレス（0、
アクセス
名前
16 進）
00
RW
EP1_CNT0
01
RW
EP1_CNT1
02
EP2_CNT0
03
EP2_CNT1
04
RW
EP3_CNT0
05
RW
EP3_CNT1
06
EP4_CNT0
07
EP4_CNT1
08
RW
EP5_CNT0
09
RW
EP5_CNT1
0A
EP6_CNT0
0B
EP6_CNT1
0C
RW
EP7_CNT0
0D
RW
EP7_CNT1
0E
EP8_CNT0
0F
EP8_CNT1
10
RW
11
RW
12
13
14
15
16
17
18
PMA0_DR
19
PMA1_DR
1A
PMA2_DR
1B
PMA3_DR
1C
PMA4_DR
1D
PMA5_DR
1E
PMA6_DR
1F
PMA7_DR
20
21
22
23
24
PMA8_DR
25
PMA9_DR
26
PMA10_DR
27
PMA11_DR
28
PMA12_DR
29
W
PMA13_DR
2A
R
PMA14_DR
2B
#
PMA15_DR
2C
TMP_DR0
2D
TMP_DR1
2E
TMP_DR2
2F
TMP_DR3
30
31
R
32
R
33
RW
34
#
35
#
36
#
37
#
38
RW
39
RW
3A
RW
3B
RW
3C
RW
3D
RW
3E
RW
アドレス
アクセス
名前
（0、16 進）
40
#
41
RW
42
#
43
RW
44
#
45
RW
46
#
47
RW
48
#
49
RW
4A
#
4B
RW
4C
#
4D
RW
4E
#
4F
RW
50
51
52
53
54
55
56
57
58
RW
59
RW
5A
RW
5B
RW
5C
RW
5D
RW
5E
RW
5F
RW
60
61
62
63
64
RW
65
RW
66
RW
67
RW
68
RW
69
RW
6A
RW
6B
RW
6C
RW
6D
RW
6E
RW
6F
RW
70
PT0_CFG
71
PT0_DATA1
72
PT0_DATA0
73
PT1_CFG
74
PT1_DATA1
75
PT1_DATA0
76
PT2_CFG
77
PT2_DATA1
78
PT2_DATA0
79
7A
7B
7C
7D
7E
アドレス
アクセス
名前
（0、16 進）
80
81
82
83
84
85
86
87
88
I2C_XCFG
89
I2C_XSTAT
8A
I2C_ADDR
8B
I2C_BP
8C
I2C_CP
8D
CPU_BP
8E
CPU_CP
8F
I2C_BUF
90
CUR_PP
91
STK_PP
92
93
IDX_PP
94
MVR_PP
95
MVW_PP
96
I2C_CFG
97
I2C_SCR
98
I2C_DR
99
9A
INT_CLR0
9B
INT_CLR1
9C
INT_CLR2
9D
9E
INT_MSK2
9F
INT_MSK1
A0
INT_MSK0
A1
INT_SW_EN
A2
INT_VC
A3
RES_WDT
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
B0
RW
B1
RW
B2
RW
B3
RW
B4
RW
B5
RW
B6
RW
B7
RW
CPU_F
B8
RW
B9
BA
BB
BC
BD
BE
CPU_SCR1
アドレス（0、
アクセス
16 進）
C0
C1
C2
C3
C4
C5
C6
C7
C8
RW
C9
R
CA
RW
CB
R
CC
R
CD
RW
CE
R
CF
RW
D0
RW
D1
RW
D2
D3
RW
D4
RW
D5
RW
D6
RW
D7
#
D8
RW
D9
DA
RW
dB
RW
DC
RW
DD
de
RW
DF
RW
E0
RW
E1
RW
E2
RC
E3
W
E4
E5
E6
E7
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
F7
RL
F8
F9
FA
FB
FC
FD
FE
#
灰色のフィールドは予約されています。これらのフィールドにはアクセスしないでください。# アクセスはビット固有です。
文書番号 : 001-63302、リビジョン *A
15/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
表 5. レジスタ マップ バンク 0 テーブル：ユーザ空間 ÅiǬÇÐÇ´Åj
名前
EP0_DR7
アドレス（0、
アクセス
16 進）
3F
RW
名前
アドレス
アクセス
（0、16 進）
7F
名前
アドレス
アクセス
名前
（0、16 進）
BF
CPU_SCR0
アドレス（0、
アクセス
16 進）
FF
#
灰色のフィールドは予約されています。これらのフィールドにはアクセスしないでください。# アクセスはビット固有です。
文書番号 : 001-63302、リビジョン *A
16/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
表 6. レジスタ マップ バンク 1 テーブル：コンフィグレーション空間
アドレス（1、
アドレス
アドレス
アクセ
アクセス
名前
アクセス
名前
16 進）
（1、16 進）
（1、16 進）
ス
PRT0DM0
00
RW
PMA4_RA
40
RW
80
PRT0DM1
01
RW
PMA5_RA
41
RW
81
02
PMA6_RA
42
RW
82
03
PMA7_RA
43
RW
83
PRT1DM0
04
RW
PMA8_WA
44
RW
84
PRT1DM1
05
RW
PMA9_WA
45
RW
85
06
PMA10_WA
46
RW
86
07
PMA11_WA
47
RW
87
PRT2DM0
08
RW
PMA12_WA
48
RW
88
PRT2DM1
09
RW
PMA13_WA
49
RW
89
0A
PMA14_WA
4A
RW
8A
0B
PMA15_WA
4B
RW
8B
PRT3DM0
0C
RW
PMA8_RA
4C
RW
8C
PRT3DM1
0D
RW
PMA9_RA
4D
RW
8D
0E
PMA10_RA
4E
RW
8E
0F
PMA11_RA
4F
RW
8F
PRT4DM0
10
RW
PMA12_RA
50
RW
90
PRT4DM1
11
RW
PMA13_RA
51
RW
91
12
PMA14_RA
52
RW
92
13
PMA15_RA
53
RW
93
14
EP1_CR0
54
#
94
15
EP2_CR0
55
#
95
16
EP3_CR0
56
#
96
17
EP4_CR0
57
#
97
18
EP5_CR0
58
#
98
19
EP6_CRO
59
#
99
1A
EP7_CR0
5A
#
9A
1B
EP8_CR0
5B
#
9B
1C
5C
9C
1D
5D
9D
1E
5E
9E
1F
5F
9F
20
60
A0
21
61
A1
22
62
A2
23
63
A3
24
64
A4
25
65
A5
26
66
A6
27
67
A7
28
68
A8
SPI_CFG
29
RW
69
A9
2A
6A
AA
2B
6B
AB
2C
TMP_DR0
6C
RW
AC
2D
TMP_DR1
6D
RW
AD
2E
TMP_DR2
6E
RW
AE
2F
TMP_DR3
6F
RW
AF
USB_CR1
30
#
70
B0
31
71
B1
32
72
B2
33
73
B3
PMA0_WA
34
RW
74
B4
PMA1_WA
35
RW
75
B5
PMA2_WA
36
RW
76
B6
PMA3_WA
37
RW
77
B7
PMA4_WA
38
RW
78
B8
PMA5_WA
39
RW
79
B9
PMA6_WA
3A
RW
7A
BA
PMA7_WA
3B
RW
7B
BB
PMA0_RA
3C
RW
7C
BC
PMA1_RA
3D
RW
7D
USB_MISC_CR
BD
RW
PMA2_RA
3E
RW
7E
BE
灰色のフィールドは予約されています。これらのフィールドにはアクセスしないでください。# アクセスはビット固有です。
名前
文書番号 : 001-63302、リビジョン *A
名前
EC0_ENBUS
EC0_TRIM
MUX_CR0
MUX_CR1
MUX_CR2
MUX_CR3
IO_CFG1
OUT_P1
IO_CFG2
MUX_CR4
OSC_CR0
ECO_CFG
OSC_CR2
VLT_CR
VLT_CMP
IMO_TR
ILO_TR
SLP_CFG
SLP_CFG2
SLP_CFG3
CPU_F
IMO_TR1
アドレス
（1、16 進）
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
dB
DC
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
E7
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
FA
FB
FC
FD
FE
アクセ
ス
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
#
RW
RW
R
W
W
RW
RW
RW
RL
RW
17/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
表 6. レジスタ マップ バンク 1 テーブル：コンフィグレーション空間 ÅiǬÇÐÇ´Åj
アドレス（1、
アドレス
アドレス
アクセ
アクセス
名前
アクセス
名前
16 進）
（1、16 進）
（1、16 進）
ス
PMA3_RA
3F
RW
7F
BF
灰色のフィールドは予約されています。これらのフィールドにはアクセスしないでください。# アクセスはビット固有です。
名前
文書番号 : 001-63302、リビジョン *A
名前
アドレス
（1、16 進）
FF
アクセ
ス
18/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
電気的仕様
このセクションでは、enCoRe V USB デバイスの電気的仕様（DC および AC）について説明します。弊社の Web サイト（http://www.cypress.com)
にアクセスして、お持ちのデータ シートが最新のものかどうかを確認し、常に最新の電気的仕様を参照するようにしてください。
図 9. 電圧と CPU のクロック周波数の関係
図 10. IMO 周波数のトリム オプション
5.5V
5.5V
Vdd Voltage
Vdd Voltage
lid ng
Va rati n
e io
Op eg
R
SLIMO
Mode
= 01
SLIMO
Mode
= 00
SLIMO
Mode
= 10
3.0V
3.0V
5.7 MHz
24 MHz
CPU Frequency
文書番号 : 001-63302、リビジョン *A
750 kHz
3 MHz
6 MHz 12 MHz 24 MHz
IMO Frequency
19/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
絶対最大定格
最大定格を超えると、デバイスの耐用寿命が短くなる可能性があります。ユーザ ガイドラインは未テストです。
表 7. 絶対最大定格
記号
説明
条件
最小値
標準値
最大値
単位
保管温度が高いと、データ保存期間が短くなり
ます。推奨保管温度は +25 °C ± 25 °C です。
85°C を超える温度で長期間保管すると、信頼性
が低下します。
‒55
+25
+125
°C
‒0.5
‒
+6.0
V
DC 入力電圧
VSS ‒ 0.5
‒
VDD + 0.5
V
トライステート DC 電圧
VSS ‒ 0.5
‒
VDD + 0.5
V
‒25
‒
+50
mA
人体モデルでの ESD
2000
‒
‒
V
JESD78 標準による
‒
‒
200
mA
最小値
標準
値
最大値
単位
TSTG
保存温度 [7]
VDD
VSS を基準にした電源電圧
VIO
VIOZ
IMIO
ポートピン最大電流
ESD
静電放電電圧
LU
ラッチアップ電流
動作温度
表 8. 動作温度
記号
説明
条件
TAI
工業用周囲温度
‒40
‒
+85
°C
TAC
民生用周囲温度
0
‒
+70
°C
TJI
ダイの工業用動作
温度 [8]
周囲温度に対する接合部の温度上昇はパッケージ
により異なります。34 ページのパッケージ別の熱
インピーダンスの表を参照してください。この要
件を満たすように、消費電力を制限する必要があ
ります。
‒40
‒
+100
°C
ダイの民生用動作
温度
周囲温度に対する接合部の温度上昇はパッケージ
により異なります。34 ページのパッケージ別の熱
インピーダンスの表を参照してください。この要
件を満たすように、消費電力を制限する必要があ
ります。
0
‒
+85
°C
TJC
7. 保管温度が高いと、データ保存期間が短くなります。推奨保管温度は +25 °C ± 25 °C です。85 °C を超える温度で長期間保管すると、信頼性が低下します。
8. 周囲温度に対する接合部の温度上昇はパッケージにより異なります。34 ページのパッケージの取り扱いを参照してください。この要件を満たすように、消費電力
を制限する必要があります。
文書番号 : 001-63302、リビジョン *A
20/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
DC 特性
チップ レベルの DC 仕様
ï 9 に、すべての電圧範囲および温度範囲で保証されている最大値と最小値の仕様を示します。
表 9. チップ レベルの DC 仕様
記号
説明
条件
最小値
標準値
最大値
単位
3.0
‒
5.5
V
条件：VDD = 3.0 V、TA = 25 °C、CPU = 24
MHz、
USB/I2C/SPI なし
‒
2.9
4.0
mA
供給電流、CPU = 12 MHz
条件：VDD = 3.0 V、TA = 25 °C、CPU = 12
MHz、
USB/I2C/SPI なし
‒
1.7
2.6
mA
IDD6 + 3
供給電流、CPU = 6 MHz
条件：VDD = 3.0 V、TA = 25 °C、CPU = 6
MHz、
USB/I2C/SPI なし
‒
1.2
1.8
mA
ISB1,3
POR、LVD、およびスリープ タイマを使用し
た場合のスタンバイ電流
VDD = 3.0 V、TA = 25 °C、I/O レギュレータ
はオフ
‒
1.1
1.5
μA
ISB0,3
ディープ スリープ電流
VDD = 3.0 V、TA = 25 °C、I/O レギュレータ
はオフ
‒
0.1
‒
μA
VDDUSB
動作電圧
USB アクティビティあり、USB レギュレー
タはイネーブル
4.35
‒
5.25
V
IDD24,5
供給電流、CPU = 24 MHz
条件：VDD = 5.0 V、TA = 25 °C、CPU = 24
MHz、IMO = 24 MHz
USB アクティブ、I2C/SPI なし
‒
7.1
‒
mA
IDD12,5
供給電流、CPU = 12 MHz
条件：VDD = 5.0 V、TA = 25 °C、CPU = 12
MHz、IMO = 24 MHz
USB アクティブ、I2C/SPI なし
‒
6.2
‒
mA
IDD6,5
供給電流、CPU = 6 MHz
条件：VDD = 5.0 V、TA = 25 °C、CPU = 6
MHz、IMO = 24 MHz
USB アクティブ、I2C/SPI なし
‒
5.8
‒
mA
ISB1,5
POR、LVD、およびスリープ タイマを使用し
た場合のスタンバイ電流
VDD = 5.0 V、TA = 25 °C、I/O レギュレータ
はオフ
‒
1.1
‒
μA
ISB0,5
ディープ スリープ電流
VDD = 5.0 V、TA = 25 °C、I/O レギュレータ
はオフ
‒
0.1
‒
μA
VDDUSB
動作電圧
USB アクティビティあり、USB レギュレー
タはバイパス
3.15
3.3
3.60
V
VDD
動作電圧 [9、10]
USB アクティビティなし
IDD24,3
供給電流、CPU = 24 MHz
IDD12,3
9. VDD が 1.71 V ∼ 1.9 V の範囲にある時間が 50 µsec を超えている場合、1.71 V ∼ 1.9 V の範囲から 2 V を超える電圧まで VDD が上昇するときに POR をトリガされ
ないようにするには、スルー レートを 1 V/500 µsec 未満にする必要があります。これ以外の電圧範囲や電圧の移行の際のスルー レートについては、
SRPOWER_UP パラメータが唯一の制限です。
10. スタンバイ スリープ モードで電源を遮断する場合、VDD の電圧低下状態を適切に検出し、この状態から回復できるようにするには、次のいずれかの措置をとる
必要があります。
･ 電源を遮断する前にデバイスをスリープ状態から復帰させる。
･ 電源を再びオンにする前に、VDD が 100 mV を下回っているようにする。
･ OSC_CR0 レジスタで No Buzz（ブザーなし）ビットを設定して、スリープ中でも電圧監視回路への電源供給を維持する。
･ ブザー レートを上げて、VDD の立ち下がりエッジを確実にキャプチャできるようにする。このレートは SLP_CFG レジスタで PSSDC ビットを使用してコンフィ
グレーションします
文書番号 : 001-63302、リビジョン *A
21/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
表 10. DC の特性 - USB インタフェース
記号
最小値
標準値
最大値
単位
USB D+ プルアップ抵抗
アイドル バスあり
0.900
‒
1.575
kΩ
Rusba
USB D+ プルアップ抵抗
トラフィック受信中
1.425
‒
3.090
kΩ
Vohusb
スタティック出力 High
2.8
‒
3.6
V
Volusb
スタティック出力 Low
‒
‒
0.3
V
Vdi
差動入力感度
0.2
‒
‒
V
Vcm
差動入力同相モード範囲
0.8
‒
2.5
V
VSE
シングル エンドのレシーバ閾値
0.8
‒
2.0
V
‒
50
pF
‒10
‒
+10
μA
kΩ
Ω
Rusbi
説明
Cin
トランシーバ静電容量
Iio
High-Z 状態でのデータ ライン漏れ電流
Rps2
PS/2 プルアップ抵抗
Rext
外部 USB 直列抵抗
条件
D+ ラインまたは D- ライン
各 USB ピンと直列
3
5
7
21.78
22.0
22.22
ADC の電気的仕様
表 11. ADC ユーザ モジュールの電気的仕様
記号
説明
条件
最小値
標準値
最大値
単位
0
‒
VREFADC
V
入力
VIN
入力電圧範囲
CIIN
入力容量
RIN
入力抵抗
8 ビット、9 ビット、または 10
ビットの分解能に相当するスイッ
チド キャパシタ入力抵抗
‒
‒
5
pF
1/（500fF*
データ ク
ロック）
1/（400fF*
データ ク
ロック）
1/（300fF*
データ クロッ
ク）
Ω
1.14
‒
1.26
V
リファレンス
VREFADC
ADC リファレンス電圧
変換速度
FCLK
データ クロック
ソースはチップの内部メイン発振
器です。精度については、チップ
レベルの AC 仕様を参照してくだ
さい。
2.25
‒
6
MHz
S8
8 ビット サンプリング速度
データ クロックを 6 MHz に設定。
サンプリング速度 = 0.001/（2^ 分
解能 / データ クロック）
‒
23.4375
‒
ksps
S10
10 ビット サンプリング速度
データ クロックを 6 MHz に設定。
サンプリング速度 = 0.001/（2^ 分
解能 / データ クロック）
‒
5.859
‒
ksps
RES
分解能
8 ビット、9 ビット、または 10
ビットに設定可能
8
‒
10
ビット
DNL
微分非直線性
‒1
‒
+2
LSB
INL
積分非直線性
‒2
‒
+2
LSB
EOffset
オフセット誤差
DC 精度
E ゲイン
ゲイン誤差
8 ビット分解能
0
3.2
19.2
LSB
10 ビット分解能
0
12.8
76.8
LSB
任意の分解能
‒5
‒
+5
% FSR
電源
IADC
動作電流
PSRR
電源電圧変動除去比
文書番号 : 001-63302、リビジョン *A
‒
2.1
2.6
mA
PSRR（VDD > 3.0 V）
‒
24
‒
dB
PSRR（VDD < 3.0 V）
‒
30
‒
dB
22/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
汎用 I/O の DC 仕様
ï 12 に、3.0V ∼ 5.5V の電圧範囲と パッケージごとの温度範囲で保証されている最大値と最小値の仕様を示します。 標準のパラメータは、温度
25°C、電圧 5V および 3.3V の場合の値です。これはデザインの参考データにすぎません。
表 12. 3.0 V および 5.5 V での GPIO の DC 仕様
記号
説明
最小値
標準値
最大値
単位
4
5.6
8
kΩ
IOH < 10 µA、すべての I/O でソース電流が
最大 10 mA
VDD ‒ 0.2
‒
‒
V
HIGH 出力電圧
ポート 2 またはポート 3 の各ピン
IOH = 1 mA、すべての I/O でソース電流が最
大 20 mA
VDD ‒ 0.9
‒
‒
V
VOH3
HIGH 出力電圧
ポート 0 またはポート 1 の各ピン（LDO レ
ギュレータはディスエーブル）
IOH < 10 µA、すべての I/O でソース電流が
最大 10 mA
VDD ‒ 0.2
‒
‒
V
VOH4
HIGH 出力電圧
ポート 0 またはポート 1 の各ピン（LDO レ
ギュレータはディスエーブル）
IOH = 5 mA、すべての I/O でソース電流が最
大 20 mA
VDD ‒ 0.9
‒
‒
V
VOH5
HIGH 出力電圧
ポート 1 の各ピン（出力 3 V で LDO レギュ
レータはイネーブル）
IOH < 10 μA、VDD > 3.1 V、最大 4 個の I/O で
すべてのソース電流が 5 mA
2.85
3.00
3.3
V
VOH6
HIGH 出力電圧
ポート 1 の各ピン（出力 3 V で LDO レギュ
レータはイネーブル）
IOH = 5 mA、VDD > 3.1 V、すべての I/O で
ソース電流が最大 20 mA
2.20
‒
‒
V
VOH7
HIGH 出力電圧
ポート 1 の各ピン（出力 2.5 V で LDO はイ
ネーブル）
IOH < 10 μA、VDD > 3.0 V、すべての I/O で
ソース電流が最大 20 mA
2.35
2.50
2.75
V
VOH8
HIGH 出力電圧
ポート 1 の各ピン（出力 2.5 V で LDO はイ
ネーブル）
IOH = 2 mA、VDD > 3.0 V、すべての I/O で
ソース電流が最大 20 mA
1.90
‒
‒
V
VOH9
HIGH 出力電圧
ポート 1 の各ピン（出力 1.8 V で LDO はイ
ネーブル）
IOH < 10 μA、VDD > 3.0 V、すべての I/O で
ソース電流が最大 20 mA
1.60
1.80
2.1
V
VOH10
HIGH 出力電圧
ポート 1 の各ピン（出力 1.8 V で LDO はイ
ネーブル）
IOH = 1 mA、VDD > 3.0 V、すべての I/O で
ソース電流が最大 20 mA
1.20
‒
‒
V
VOL
LOW 出力電圧
IOL = 25 mA、VDD > 3.3 V、偶数ポート ピン
（P0[2]、P1[4] など）の最大シンク電流 60
mA および奇数ポート ピン（P0[3]、P1[5]
など）の最大シンク電流 60 mA
‒
‒
0.75
V
RPU
プルアップ抵抗
VOH1
HIGH 出力電圧
ポート 2 またはポート 3 の各ピン
VOH2
条件
VIL
入力 LOW 電圧
‒
‒
0.8
V
VIH
入力 HIGH 電圧
2.0
‒
‒
V
VH
入力ヒステリシス電圧
‒
80
‒
mV
IIL
入力漏れ電流（絶対値）
‒
0.001
1
µA
CPIN
ピン静電容量
0.5
1.7
5
pF
文書番号 : 001-63302、リビジョン *A
パッケージとピンによって異なります。
温度 = 25 °C
23/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
POR および LVD の DC 仕様
ï 13 に、すべての電圧範囲および温度範囲で保証されている最大値と最小値の仕様を示します。
表 13. POR および LVD の DC 仕様
記号
VPPOR
VLVD0
VLVD1
VLVD2
VLVD3
VLVD4
VLVD5
VLVD6
VLVD7
説明
条件
PPOR がトリップするための VDD 値 [11]
PORLEV[1:0] = 10b
LVD がトリップするための VDD 値
VM[2:0] = 000b
VM[2:0] = 001b
VM[2:0] = 010b
VM[2:0] = 011b
VM[2:0] = 100b
VM[2:0] = 101b
VM[2:0] = 110b
VM[2:0] = 111b
最小値
標準値
最大値
単位
‒
2.82
2.95
V
‒
‒
2.85
2.95
3.06
‒‒
4.62
‒
‒
2.92
3.02
3.13
‒
‒
4.73
‒
‒
2.99
3.09
3.20
‒
‒
4.83
V
V
V
V
V
V
V
V
プログラミングの DC 仕様
ï 14 に、すべての電圧範囲および温度範囲で保証されている最大値と最小値の仕様を示します。
表 14. プログラミングの DC 仕様
記号
説明
条件
最小値
標準
値
最大値
1.71
‒
5.25
V
‒
5
25
mA
‒
‒
VIL
V
1.71
‒
VDDIWRITE + 0.3
V
単位
VDDIWRITE
フラッシュ書き込み動作の電源電圧
IDDP
プログラミングまたは検証時の電源電流
VILP
プログラミングまたは検証時の入力
LOW 電圧
VIHP
プログラミングまたは検証時の入力
HIGH 電圧
IILP
プログラミングまたは検証時に P1[0] ま
たは P1[1] に Vilp を入力したときの入力
電流 [12]
‒
‒
0.2
mA
IIHP
プログラミングまたは検証時に P1[0] ま
たは P1[1] に Vihp を入力したときの入力
電流 [12]
‒
‒
1.5
mA
VOLP
プログラミングまたは検証時の出力
LOW 電圧
プログラミングまたは検証時の出力
HIGH 電圧
‒
‒
VSS+ 0.75
V
VDDIWRITE ‒ 0.9
‒
VDDIWRITE
V
50,000
‒
‒
サイク
ル
10
20
‒
年
VOHP
FlashENPB
フラッシュ書き込み耐久性 [13]
FlashDR
フラッシュのデータ保存期間 [14]
該当する汎用 I/O の DC 仕様
の表を参照してください。
11. 電源電圧低下に備え、必ず VPPOR（PORLEV = 10）+50 mV を上回る値とします。
12. 内部プルダウン抵抗を駆動する電流。
13. ブロックあたりの消去／書き込みの回数。
14. Tamb = 55 ℃ および Tj = 70 ℃ でのフラッシュ書き込み最大回数に従います。
文書番号 : 001-63302、リビジョン *A
24/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
AC 電気的特性
チップ レベルの AC 仕様
以下の表に、電圧範囲および温度範囲全体で保証されている最大値と最小値の仕様を示します。
表 15. チップ レベルの AC 仕様
記号
説明
最小値
標準値
最大値
単位
5.7
‒
25.2
MHz
19
32
50
kHz
13
32
82
kHz
13
32
82
kHz
24 MHz ± 5% での内部メイン発振器（IMO）安定
性（12）
22.8
24
25.2
MHz
FIMO12
12 MHz での内部メイン発振器（IMO）安定性 [16]
11.4
12
12.6
MHz
FIMO6
6 MHz での内部メイン発振器（IMO）安定性 [16]
5.7
6.0
6.3
MHz
DCIMO
IMO のデューティ比
40
50
60
%
DCILO
ILO のデューティ比
40
50
60
%
SRPOWER_UP
電源電圧スルー レート
‒
‒
250
V/ms
TXRST
電源オン時の外部リセット パルス幅
電源電圧が有効に
なった後
1
‒
‒
ms
TXRST2
電源オン後の外部リセット パルス幅 [17]
製品のブート後
10
‒
‒
μs
FCPU
処理周波数 [15]
F32K1
内部低速発振器（ILO）周波数
F32K_U
内部低速発振器（ILO）のトリムなし周波数
F32K2
内部低速発振器（ILO）周波数
FIMO24
条件
トリムあり [16]
トリムなし
表 16. AC 特性 - USB データ タイミング
最小値
標準値
最大値
単位
Tdrate
記号
フルスピード データ転送速度
説明
平均ビット レート
条件
11.97
12
12.03
MHz
Tdjr1
レシーバ データ ジッタ許容範囲
次の遷移まで
‒18.5
‒
18.5
ns
Tdjr2
レシーバ データ ジッタ許容範囲
ペアの遷移まで
‒9
‒
9
ns
Tudj1
ドライバ差分ジッタ
次の遷移まで
‒3.5
‒
3.5
ns
Tudj2
ドライバ差分ジッタ
ペアの遷移まで
‒4.0
‒
4.0
ns
Tfdeop
差分遷移のソース ジッタ
SE0 遷移まで
‒2
‒
5
ns
Tfeopt
EOP のソース SE0 間隔
160
‒
175
ns
Tfeopr
EOP のレシーバ SE0 間隔
82
‒
‒
ns
Tfst
差分遷移中の SE0 間隔の幅
‒
‒
14
ns
最小値
標準値
最大値
単位
4
‒
20
ns
表 17. AC 特性 - USB ドライバ
記号
説明
条件
Tr
立ち上がり遷移時間
50 pF
Tf
立ち下がり遷移時間
50 pF
TR
立ち上がり／立ち下がり時間の一致
Vcrs
出力信号交差電圧
4
‒
20
ns
90.00
‒
111.1
%
1.3
‒
2.0
V
15. VDD = 3.0V および TJ = 85°C での CPU 速度。
16. 工場出荷時のトリム値を使用して、3.3V 動作向けにトリム。
17. デバイスのプログラミングで必要な最小 XRES パルス長は、この値より長くなります（27ÉyÅ[ÉWÇÃï 20 を参照）。
文書番号 : 001-63302、リビジョン *A
25/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
汎用 I/O の AC 仕様
ï 18 に、すべての電圧範囲および温度範囲で保証されている最大値と最小値の仕様を示します。
表 18. GPIO の AC 仕様
記号
FGPIO
GPIO 動作周波数
説明
条件
通常の Strong（ストロン
グ）モード、ポート 0、
ポート 1
最小値
‒
標準値
‒
最大値
12
単位
MHz
TRise23
立ち上がり時間、Strong（ストロング）モード
ポート 2、ポート 3
VDD = 3.0 ∼ 3.6 V、
10% ∼ 90%
15
‒
80
ns
TRise01
立ち上がり時間、Strong（ストロング）モード
ポート 0、ポート 1
VDD = 3.0 ∼ 3.6 V、
10% ∼ 90%
10
‒
50
ns
TFall
立ち下がり時間、Strong（ストロング）モード
全ポート
VDD = 3.0 ∼ 3.6 V、
10% ∼ 90%
10
‒
50
ns
最小値
標準値
最大値
単位
0.750
‒
25.2
MHz
図 11. GPIO タイミング図
90%
GPIO
Pin
Output
Voltage
10%
TFall
TRise23
TRise01
外部クロックの AC 仕様
ï 19 に、すべての電圧範囲および温度範囲で保証されている最大値と最小値の仕様を示します。
表 19. 外部クロックの AC 仕様
記号
FOSCEXT
説明
周波数
条件
‒
HIGH 期間
20.6
‒
5300
ns
‒
LOW 期間
20.6
‒
‒
ns
‒
IMO への切り替え時間
150
‒
‒
μs
文書番号 : 001-63302、リビジョン *A
26/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
プログラミングの AC 仕様
ï 20 に、すべての電圧範囲および温度範囲で保証されている最大値と最小値の仕様を示します。
表 20. プログラミングの AC 仕様
記号
説明
最小値
標準値
最大値
単位
1
‒
20
ns
SCLK の立ち下がり時間
1
‒
20
ns
SCLK の立ち下がりエッジまでのデータ セット
アップ時間
40
‒
‒
ns
THSCLK
SCLK の立ち下がりエッジからのデータ ホールド
時間
40
‒
‒
ns
FSCLK
SCLK の周波数
0
‒
8
MHz
TERASEB
フラッシュ消去時間（ブロック）
‒
‒
18
ms
TWRITE
フラッシュ ブロック書き込み時間
‒
‒
25
ms
TDSCLK1
SCLK の立ち下がりエッジからのデータ出力遅延
VDD > 3.6 V
‒
‒
60
ns
TDSCLK2
SCLK の立ち下がりエッジからのデータ出力遅延
3.0 V < VDD < 3.6 V
‒
‒
85
ns
TXRST3
電源オン後の外部リセット パルス幅
スリープから復帰してプログラミ
ング モードに入るために必要
263
‒
‒
μs
TRSCLK
SCLK の立ち上がり時間
TFSCLK
TSSCLK
条件
図 12. タイミング図 - AC プログラミング サイクル
文書番号 : 001-63302、リビジョン *A
27/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
I2C の AC 仕様
ï 21 に、すべての電圧範囲および温度範囲で保証されている最大値と最小値の仕様を示します。
表 21. I2C の SDA ピンおよび SCL ピンの AC 特性
記号
標準モード
説明
高速モード
単位
最小値
最大値
最小値
最大値
0
100
0
400
kHz
FSCLI2C
SCL クロック周波数
THDSTAI2C
ホールド時間（繰り返し）の START 条件。この時間が経過した後、最初の
クロック パルスが生成されます。
4.0
‒
0.6
‒
μs
TLOWI2C
SCL クロックの LOW 期間
4.7
‒
1.3
‒
μs
THIGHI2C
SCL クロックの HIGH 期間
4.0
‒
0.6
‒
μs
TSUSTAI2C
繰り返す START 条件のセットアップ時間
4.7
‒
0.6
‒
μs
THDDATI2C
データ ホールド時間
TSUDATI2C
データ セットアップ時間
TSUSTOI2C
TBUFI2C
TSPI2C
スパイクのパルス幅は入力フィルタによって抑制されます。
0
‒
0
‒
μs
250
‒
100[18]
‒
ns
STOP 条件のセットアップ時間
4.0
‒
0.6
‒
μs
STOP 条件と START 条件との間のバス空き時間
4.7
‒
1.3
‒
μs
‒
‒
0
50
ns
図 13. 高速モードおよび標準モードの I2C バスのタイミング
SDA
TLOWI2C
TSUDATI2C
THDSTAI2C
TSPI2C
TBUFI2C
SCL
S THDSTAI2C THDDATI2C THIGHI2C
TSUSTAI2C
Sr
TSUSTOI2C
P
S
18. 標準モードの I2C バスシステムでも高速モードの I2C バスデバイスを使用できますが、tSUDAT ≥ 250 ns の要件を満たしている必要があります。SCL 信号の LOW 期
間をデバイスでストレッチしなければ、この要件を自動的に満足できます。SCL 信号の LOW 期間をデバイスでストレッチする場合は、SCL ラインを解放する時点
より trmax + tSUDAT = 1000 + 250 = 1250 ns の時間以上前の時点で、標準モード I2C バス仕様に従って次のデータ ビットを SDA ライン に出力する必要があります。
文書番号 : 001-63302、リビジョン *A
28/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
Table 22. SPI マスタ の AC 仕様
記号
説明
最小値
標準値
最大値
単位
‒
‒
6
MHz
SCLK デューティ比
‒
50
‒
%
MISO から SCLK までのセットアップ時間
60
‒
‒
ns
THOLD
SCLK から MISO までのホールド時間
40
‒
‒
ns
TOUT_VAL
SCLK から MOSI までの有効時間
‒
‒
40
ns
TOUT_H
SCLK から MOSI までのホールド時間
40
‒
‒
ns
FSCLK
SCLK クロック周波数
DC
TSETUP
条件
図 14. SPI マスタのモード 0 およびモード 2
SPI Master, modes 0 and 2
1/FSCLK
THIGH
TLOW
SCLK
(mode 0)
SCLK
(mode 2)
TSETUP
MISO
(input)
THOLD
LSb
MSb
TOUT_SU
TOUT_H
MOSI
(output)
図 15. SPI マスタのモード 1 およびモード 3
SPI Master, modes 1 and 3
1/FSCLK
THIGH
TLOW
SCLK
(mode 1)
SCLK
(mode 3)
TSETUP
MISO
(input)
THOLD
TOUT_SU
MOSI
(output)
文書番号 : 001-63302、リビジョン *A
LSb
MSb
TOUT_H
MSb
LSb
29/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
表 23. SPI スレーブの AC 仕様
記号
説明
条件
最小値
標準値
最大値
単位
FSCLK
SCLK クロック周波数
0.0469
‒
12
MHz
TLOW
SCLK LOW 時間
41.67
‒
‒
ns
THIGH
SCLK HIGH 時間
41.67
‒
‒
ns
TSETUP
MOSI から SCLK までのセットアップ時間
30
‒
‒
ns
THOLD
SCLK から MOSI までのホールド時間
50
‒
‒
ns
TSS_MISO
SS LOW から MISO 有効まで
‒
‒
153
ns
TSCLK_MISO
SCLK から MISO 有効まで
‒
‒
125
ns
TSS_HIGH
SS HIGH 時間
50
‒
‒
ns
TSS_CLK
SS LOW から最初の SCLK までの時間
2/FSCLK
‒
‒
ns
TCLK_SS
最後の SCLK から SS HIGH までの時間
2/FSCLK
‒
‒
ns
図 16. SPI スレーブのモード 0 およびモード 2
SPI Slave, modes 0 and 2
TCLK_SS
TSS_CLK
TSS_HIGH
/SS
1/FSCLK
THIGH
TLOW
SCLK
(mode 0)
SCLK
(mode 2)
TOUT_H
TSS_MISO
MISO
(output)
TSETUP
MOSI
(input)
文書番号 : 001-63302、リビジョン *A
THOLD
MSb
LSb
30/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
図 17. SPI スレーブのモード 1 およびモード 3
SPI Slave, modes 1 and 3
TSS_CLK
TCLK_SS
/SS
1/FSCLK
THIGH
TLOW
SCLK
(mode 1)
SCLK
(mode 3)
TOUT_H
TSCLK_MISO
TSS_MISO
MISO
(output)
MSb
TSETUP
MOSI
(input)
文書番号 : 001-63302、リビジョン *A
LSb
THOLD
MSb
LSb
31/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
パッケージ図
このセクションでは、enCoRe V USB デバイスのパッケージ仕様と、各パッケージの熱インピーダンスを示します。
重要 エミュレーション ツールでは、対象のプリント基板上でチップの実装面積よりも広い面積が必要になる場合があります。enCoRe V エミュレー
ション ツールの詳細な説明およびツールの寸法については、開発キットを参照してください。
パッケージの寸法
図 18. 16 ピン（3 x 3 mm）QFN（001-09116）
2.9
3.1
0.20 min
1
1
2
2.9
3.1
0.20 DIA TYP.
2
1.5 (NOM)
0.45
0.55
PIN #1 ID
0.152 REF.
0.30
0.18
0.05 MAX
0.50
0.60 MAX
1.5
SEATING PLANE
TOP VIEW
SIDE VIEW
BOTTOM VIEW
NOTES:
PART NO.
DESCRIPTION
LG16A
LEAD-FREE
LD16A
STANDARD
1. JEDEC # MO-220
2. Package Weight: 0.014g
3. DIMENSIONS IN MM, MIN
MAX
001-09116 *E
文書番号 : 001-63302、リビジョン *A
32/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
図 19. 32 ピン（5 x 5 x 0.55 mm）QFN（001-42168）
001-42168 *D
図 20. 48 ピン QFN（7 x 7x 0.90 mm）Sawn（001-13191）
001-13191 *E
文書番号 : 001-63302、リビジョン *A
33/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
パッケージの取り扱い
IC パッケージによっては、プリント基板にはんだ付けする前にベーキング処理が必要なものがあります。これにより、工場出荷後に吸収された水
分を除去します。パッケージ貼付のラベルに、水分の除去に必要な実際のベーキング温度と最小ベーキング時間が詳しく記載されています。最大
ベーキング時間は、製品をベーキング温度に置く時間の合計です。この時間よりも長くベーキング温度に置くと、デバイスの信頼性が低下する可能
性があります。
表 24. パッケージの取り扱い
パラメータ
説明
最小値
標準値
最大値
TBAKETEMP
ベーキング温度
‒
125
パッケージのラベルを参照
単位
°C
TBAKETIME
ベーキング時間
パッケージのラベルを参照
‒
72
時間
熱インピーダンス
表 25. パッケージ別の熱インピーダンス
パッケージ
標準 θJA[19]
16 ピン QFN
32.69 °C / W
32 ピン QFN[20]
19.51 °C / W
48 ピン QFN[20]
17.68 °C / W
水晶振動子ピンの静電容量
Table 26. パッケージの水晶振動子ピンの標準的な静電容量
パッケージ
パッケージ静電容量
32 ピン QFN
3.2 pF
48 ピン QFN
3.3 pF
はんだリフロのピーク温度
以下に、良好なはんだ付け強度を得るためにはんだリフロに必要な最低ピーク温度を示します。
表 27. はんだリフロのピーク温度
パッケージ
最低ピーク温度 [21]
最高ピーク温度
16 ピン QFN
240 °C
260 °C
32 ピン QFN
240 °C
260 °C
48 ピン QFN
240 °C
260 °C
19. TJ = TA + 消費電力 x θJA
20. 各パッケージに指定されている熱インピーダンスを得るには、プリント基板のグランド プレーンに中央のサーマルパッドをはんだ付けします。
21. はんだの溶融点に応じて、より高い温度が必要になる場合があります。はんだの標準的な温度は、220 ± 5°C（Sn-Pb クリームはんだ）または 245 ± 5°C
（Sn-Ag-Cu クリームはんだ）です。お使いのはんだ製品の仕様を参照してください。
文書番号 : 001-63302、リビジョン *A
34/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
オーダ情報
表 28. 注文コード - 民生用製品
パッケージ
情報
注文コード
フラッ
SRAM
シュ
（KB） （KB）
GPIO の数
対象用途
CY7C64315-16LKXC
16 ピン QFN
（3x3 mm）
16
1
11
中級フルスピード USB ドングル、リモー
ト コントロール ホスト モジュールなど
CY7C64315-16LKXCT
16 ピン QFN
（テープおよびリール）、（3x3
mm）
16
1
11
中級フルスピード USB ドングル、リモー
ト コントロール ホスト モジュールなど
CY7C64316-16LKXC
16 ピン QFN
（3x3 mm）
32
2
11
多機能フルスピード USB ドングル、リ
モート コントロール ホスト モジュールな
ど
CY7C64316-16LKXCT
16 ピン QFN
（テープおよびリール）、（3x3
mm）
32
2
11
多機能フルスピード USB ドングル、リ
モート コントロール ホスト モジュールな
ど
CY7C64343-32LQXC
32 ピン QFN
（5x5x0.55 mm）
8
1
25
フルスピード USB マウスなど
CY7C64343-32LQXCT
32 ピン QFN
（テープおよびリール）、（5X5
mm）
8
1
25
フルスピード USB マウスなど
CY7C64345-32LQXC
32 ピン QFN
（5x5x mm）
16
1
25
フルスピード USB マウスなど
CY7C64345-32LQXCT
32 ピン QFN
（テープおよびリール）、（5x5x
mm）
16
1
25
フルスピード USB マウスなど
CY7C64355-48LTXC
48 ピン QFN
（7x7 mm）
16
1
36
フルスピード USB キーボードなど
CY7C64355-48LTXCT
48 ピン QFN
（テープおよびリール）、（7x7
mm）
16
1
36
フルスピード USB キーボードなど
CY7C64356-48LTXC
48 ピン QFN
（7x7 mm）
32
2
36
多機能フルスピード USB キーボードなど
CY7C64356-48LTXCT
48 ピン QFN
（テープおよびリール）、（7x7
mm）
32
2
36
多機能フルスピード USB キーボードなど
GPIO の数
対象用途
表 29. 注文コード - 工業用製品
パッケージ
情報
注文コード
フラッ SRAM
シュ
（KB） （KB）
CY7C64315-16LKXI
16 ピン QFN、工業用
（3x3 mm）
16
1
11
中級フルスピード USB ドングル、リモー
ト コントロール ホスト モジュールなど
CY7C64315-16LKXIT
16 ピン QFN、工業用
（テープおよびリール）、（3x3
mm）
16
1
11
中級フルスピード USB ドングル、リモー
ト コントロール ホスト モジュールなど
CY7C64343-32LQXI
32 ピン QFN、工業用
（5x5x0.55 mm）
8
1
25
フルスピード USB マウスなど
CY7C64343-32LQXIT
32 ピン QFN、工業用
（テープおよびリール）、（5X5
mm）
8
1
25
フルスピード USB マウスなど
文書番号 : 001-63302、リビジョン *A
35/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
表 29. 注文コード - 工業用製品
パッケージ
情報
注文コード
フラッ SRAM
シュ
（KB） （KB）
GPIO の数
対象用途
CY7C64345-32LQXI
32 ピン QFN、工業用
（5x5x mm）
16
1
25
フルスピード USB マウスなど
CY7C64345-32LQXIT
32 ピン QFN、工業用
（テープおよびリール）、（5x5x
mm）
16
1
25
フルスピード USB マウスなど
CY7C64356-48LTXI
48 ピン QFN、工業用
（7x7 mm）
32
2
36
多機能フルスピード USB キーボードなど
CY7C64356-48LTXIT
48 ピン QFN、工業用
（テープおよびリール）、（7x7
mm）
32
2
36
多機能フルスピード USB キーボードなど
文書番号 : 001-63302、リビジョン *A
36/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
注文コードの定義
CY 7C64 XXX- XX XXX C/I (T)
Tape and reel
Temperature range:
Commercial/Industrial
Package type:
LK/LQ/LT: QFN Pb-free
Pin count:
16 = 16 pins,
32 = 32 pins,
48 = 48 pins
Base part number
Marketing Code: 7C64 = enCoRe Full-Speed USB Controller
Company ID: CY = Cypress
文書番号 : 001-63302、リビジョン *A
37/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
略号
本書の表記法
略号
説明
測定単位
API
application programming interface（アプリケー
ション プログラミング インタフェース）
CPU
central processing unit（中央演算処理装置）
°C
摂氏温度
GPIO
general purpose I/O（汎用 I/O）
dB
デシベル
ICE
in-circuit emulator（インサーキット エミュレータ）
fF
フェムト ファラッド
internal low speed oscillator（内部低速発振器）
Hz
ヘルツ
IMO
internal main oscillator（内部メイン発振器）
KB
1024 バイト
I/O
input/output（入出力）
Kbit
1024 ビット
LSb
least significant bit（最下位ビット）
kHz
キロヘルツ
LVD
low voltage detect（低電圧検出）
kΩ
キロオーム
MSb
most significant bit（最上位ビット）
MHz
メガヘルツ
MΩ
メガオーム
POR
power on reset（パワーオン リセット）
PPOR
precision power on reset（高精度パワーオン リセッ
ト）
μA
μF
マイクロアンペア
マイクロファラッド
PSoC
Programmable System-on-Chip（プログラマブル
システム オンチップ
μH
マイクロヘンリ
μs
マイクロ秒
μV
マイクロボルト
ILO
SLIMO
slow IMO（低速 IMO）
SRAM
static random access memory（スタティック ラン
ダム アクセス メモリ）
記号
μVrms
測定単位
マイクロボルト（実効値）
μW
マイクロワット
mA
ミリアンペア
ms
ミリ秒
mV
ミリボルト
nA
ナノアンペア
ns
ナノ秒
nV
Ω
ナノボルト
pA
ピコアンペア
pF
ピコファラッド
pp
ppm
オーム
ピークピーク
100 万分の 1
ps
ピコ秒
sps
σ
1 秒あたりのサンプル数
V
シグマ：標準偏差値を 1 単位とした表記
ボルト
数値の表記法
16 進数はすべて大文字で表記し、小文字の「h」を付記しています（例：
「14h」
、
「3Ah」）。C のコーディング規則に基づき、接頭語「0x」を使用
して 16 進数を表現している場合もあります。2 進数には小文字の「b」
を付記しています（例：「01010100b」、「01000011b」）。「h」、「b」、
「0x」のいずれも付いていない数は 10 進数です。
文書番号 : 001-63302、リビジョン *A
38/39 ページ
[+] Feedback
CY7C6431x
CY7C6434x、CY7C6435x
改訂履歴
文書番号：CY7C6431x、CY7C6434x、CY7C6435x enCoRe™ フルスピード
USB コントローラ
文書番号：001-63302
リビジョン
ECN No.
複製
変更
日付
**
2966784
VED
07/30/2010
New document
*A
3299266
MOTMP
07/01/2011
HPOR ビットの参照元が削除されました。POR および LVD の DC 仕様
開発ツール および PSoC Designer を使用したデザインが更新されました。
が追加されました。注文コードの定義
略号 および 本書の表記法 が文書の最後に移動しました。
変更内容
特長 セクションが CDT 74890 での提供に伴い更新されました。
データシートが新しいテンプレートに沿って更新されました。
脚注のすべてが順次更新されました。
販売、ソリューション、および法律情報
ワールドワイドな販売と設計サポート
サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持しています。お客様の最寄
りの事業所については、サイプレスの Web サイト サイプレスのロケーションをご覧ください。
製品
自動車
PSoC Solutions
cypress.com/go/automotive
クロック & バッファ
psoc.cypress.com/solutions
cypress.com/go/clocks
インタフェース
cypress.com/go/interface
照明 & 電源管理
cypress.com/go/powerpsoc
PSoC 1 ¦ PSoC 3 ¦ PSoC 5
cypress.com/go/plc
メモリ
cypress.com/go/memory
光学 & イメージ センサ
cypress.com/go/image
PSoC
cypress.com/go/psoc
タッチセンサ
cypress.com/go/touch
USB コントローラ
ワイヤレス /RF
cypress.com/go/USB
cypress.com/go/wireless
© Cypress Semiconductor Corporation（サイプレス セミコンダクタ コーポレーション）、2010-2011。本文書に記載される情報は、事前の予告なく変更されることがあります。サイ
プレス セミコンダクタ コーポレーションは、サイプレス製品に組み込まれた回路以外のいかなる回路を使用することに対しても一切の責任を負いません。かつ、サイプレス セミコ
ンダクタ コーポレーションは、特許またはその他の権利に基づくライセンスを譲渡することも、又は含意することもありません。サイプレス製品は、サイプレスとの書面による明
示的な合意に基づくものではない限り、医療、生命維持、救命、重要な管理、または安全の用途のために使用することを保証するものではなく、また使用することを意図したもの
でもありません。さらにサイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される、生命維持システムの重要なコンポーネンツとしてサイプ
レス製品を使用することを許可していません。生命維持システムの用途にサイプレス 製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、
その結果サイプレスはあらゆる責任を免除されることを意味します。
PSoC Designer™、Programmable System-on-Chip™、および PSoC Creator™ はサイプレス セミコンダクタ コーポレーションの商標であり、PSoC® は、サイプレス セミコンダクタ
コーポレーションの登録商標です。本文書で言及するその他全ての商標または登録商標は、各社の所有物です。
全てのソース コード ( ソフトウェアおよび / またはファームウェア ) はサイプレス セミコンダクタ コーポレーション ( 以下サイプレス ) が所有し、全世界の特許権保護 ( 米国および
その他の国 )、米国の著作権法ならびに国際協定の条項により保護され、かつそれらに従います。サイプレスが本書面によりライセンシーに付与するライセンスは、個人的、非独占
的かつ譲渡不能のライセンスであって、適用される契約で指定されたサイプレスの集積回路と併用されるライセンシーの製品のみをサポートするカスタムソフトウェアおよび / ま
たはカスタムファームウェアを作成する目的に限って、サイプレスのソース コードの派生著作物をコピー、使用、変更そして作成するためのライセンス、ならびにサイプレスのソー
ス コードおよび派生著作物をコンパイルするためのライセンスです。上記で指定された場合を除き、サイプレス の書面による明示的な許可なくして本ソース コードを複製、変更、
変換、コンパイル、または表示することは全て禁止されます。
免責条項 : サイプレス は、明示的または黙示的を問わず、本資料に関するいかなる種類の保証も行いません。これには、商品性または特定目的への適合性の黙示的な保証が含まれ
ますが、これに限定されません。サイプレス は、本文書に記載される資料に対して今後予告なく変更を加える権利を留保します。サイプレス は、本文書に記載されるいかなる製品
または回路を適用または使用したことによって生ずるいかなる責任も負いません。サイプレス は、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される
生命維持システムの重要なコンポーネンツとしてサイプレス製品を使用することを許可していません。生命維持システムの用途にサイプレス 製品を供することは、製造者がそのよ
うな使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を免除されることを意味します。
ソフトウェアの使用は、適用されるサイプレス ソフトウェア ライセンス契約によって制限され、かつ制約される場合があります。
文書番号 : 001-63302、リビジョン *A
改定日 2011 年 07 月 01 日
39/39 ページ
[+] Feedback