CY7C65632, CY7C65634 HX2VL Very Low Power USB 2.0 Hub Controller Datasheet (Japanese).pdf


CY7C65632, CY7C65634
HX2VL™ Very Low Power USB 2.0
Hub Controller
HX2VL ™ 超低消費電力 USB 2.0 ハブ コントローラ
特長
n
最少限の部品(BOM)による低コスト設計を実現した高性能、
低消費電力 USB 2.0 ハブ。
n
USB 2.0 ハブ コントローラ
p USB 2.0 仕様に準拠
p 最大 4 つのダウンストリーム ポートをサポート
p ダウンストリーム ポートは FS、LS と下位互換性あり
p 低コスト用のシングルトランザクション・トランスレータ
(TT)
n
12 MHz +/-500 ppm 外部水晶振動子(駆動レベル 600 mW
の PLL な内蔵)が入力クロック、オプションとして 27/48
MHz 振動子クロック入力が可能。
p ESD 損傷を防ぐためのパワーフェイル検知機能を搭載
p
超低消費電力
バスパワーおよびセルフパワー モードをサポート
p バスパワーとセルフパワーを自動切り替え
p 2K ROM および 64 バイト RAM による単一 MCU 搭載
p 世界最小の低消費電力
n
ダウンストリーム ポートマネジメント
p 個別およびギャングモードのパワー
マネージメントをサ
ポート
p 過電流検出
p ダウンストリーム ポートごとに 2 つのポートステータス イ
ンジケータ
p EMI 対策用のスルー レート制御
n
コンフィグレーションの多様性
p VID および PID は外部 EEPROM により構成可能
p ポート数、リムーバル / ノンリムーバルポートは、EEPROM
および I/O ピン設定により構成が可能です。
p ギャング / 個別モードの電源切り替え、
リファレンス クロッ
ク ソースおよび電源切り替え有効設定ピンの極性をは I/O
ピンで構成可能
p コンフィグのオプションはマスク ROM を通しても利用可能
p
n
高度に統合したソリューションにより BOM コストを削減
内部レギュレータ - 単一電源電圧 5 V のみが必要
p 外部レギュレータと 3.3 V 接続も提供
p アップストリーム プルアップ抵抗を内蔵
p すべてのダウンストリームポート用のプルダウン抵抗を内蔵
p アップストリーム / ダウンストリーム終端抵抗を内蔵
p ポート ステータス インジケータコントローラを内蔵
p
省スペースの 48 ピン(7 × 7 mm)TQFP および 28 ピン
(5 × 5 mm)QFN パッケージが利用可能
n
n
温度範囲 0 °C ∼ 70 °C をサポート
ブロック図 ‒ CY7C6563X
D+
12/27/48
MHz
OSC-in
OR 12
MHz
Crystal
I2C /
SPI
MCU
D-
RAM
USB 2.0 PHY
Serial
Interface
Engine
PLL
ROM
HS USB
Control Logic
USB Upstream Port
5V i/p (for internal regulator)
NC (for external regulator)
Transaction Translator
1.8V
Regulator
Hub Repeater
3.3V
3.3V i/p (with ext. reg. & 28 QFN)
NC (with ext. reg. & 48 TQFP)
3.3V o/p (for int. reg.)
Routing Logic
USB Downstream Port 2
USB Downstream Port 3
USB Downstream Port 4
USB 2.0
PHY
USB 2.0
PHY
USB 2.0
PHY
USB 2.0
PHY
Cypress Semiconductor Corporation
Document Number: 001-79537 Rev**
•
198 Champion Court
LED
D+ D-
•
Port
Control
O V R # [4]
D+ D-
O V R # [3]
LED
Port
Control
P W R # [3]
D+ D-
O V R # [2]
LED
Port
Control
P W R # [2]
O V R # [1]
P W R # [1]
D+ D-
Port
Control
P W R # [4]
USB Downstream Port 1
For two port version, USB Downstream
ports 3 and 4 are to be No connect from
the Chip I/O perspective.
LED
San Jose, CA 95134-1709
•
408-943-2600
Revised May 25, 2012
CY7C65632, CY7C65634
目次
序論 .......................................................................................3
HX2VL アーキテクチャ ........................................................3
USB シリアル インタフェース エンジン ............................3
HS USB 制御ロジック .................................................................3
ハブ リピータ ................................................................................3
MCU ..................................................................................................3
トランザクション トランスレータ .......................................3
ポート制御 .....................................................................................3
アプリケーション .................................................................3
機能の概要 ............................................................................4
システムの初期化 ........................................................................4
エニュメレーション ...................................................................4
アップストリーム ポート .........................................................4
ダウンストリーム ポート .........................................................4
電源切り替え .................................................................................4
過電流検出 .....................................................................................4
ポート インジケータ ..................................................................4
電源レギュレータ ........................................................................5
外部レギュレータ使用の場合 .................................................5
内蔵レギュレータ使用の場合 .................................................5
端子配置 ‒ CY7C65632 ‒ 48 ピン TQFP ...............................6
端子配置 ‒ CY7C65634 ‒ 48 ピン TQFP ...............................7
48 ピン パッケージの端子説明 ..........................................10
端子の割り当て ......................................................................... 10
28 ピン パッケージの端子説明 ..........................................12
端子の割り当て ......................................................................... 12
Document Number: 001-79537 Rev**
EEPROM 構成オプション ...................................................13
ピン構成オプション ...........................................................14
パワーオン リセット ...............................................................14
Gang/ 個別電源切り替えモード .........................................14
48 ピンおよび
28 ピン パッケージでサポートする機能 ..................................15
電源切り替え有効ピン極性 ..................................................15
ポート番号構成 .........................................................................15
ノンリムーバルポート構成 ..................................................15
リファレンス クロック構成 .................................................15
電気的特性 ..........................................................................16
絶対最大定格 ..............................................................................16
動作条件 .......................................................................................16
DC 電気的特性 ...........................................................................16
AC 電気的特性 ............................................................................17
製品名(発注)情報 ...........................................................18
注文コードの定義 .....................................................................18
パッケージ図 ......................................................................19
略号 .....................................................................................20
本書の表記法 ......................................................................20
測定単位 .......................................................................................20
改訂履歴 ..............................................................................21
販売、ソリューション、および法律情報 ..........................21
ワールドワイドな販売と設計サポート ............................21
製品 ................................................................................................21
PSoC ソリューション ..............................................................21
Page 2 of 21
CY7C65632, CY7C65634
序論
MCU
HX2VL ™ は、サイプレスのハイパフォーマンス、低消費電力 USB
2.0 ハブコントローラの次世代ファミリです。HX2VL は、アップ
ストリームおよびダウンストリーム トランシーバ、USB シリア
ル インタフェース エンジン(SIE)、トランザクション トラン
スレータ(TT)ロジックに加え、USB ハブ コントロールおよび
リピータ ロジックを内蔵しています。さらに、電圧レギュレー
タやプルアップ / プルダウン抵抗などの外付け部品も内蔵して
おり、USB ハブシステムの実装に必要とされる全体的な部品点
数は少なくて済みます。
HX2VL は、2 K ROM および 64 バイト RAM を備えた MCU を搭
載しています。MCU は 12 MHz クロックで動作し、ホストから
の USB コマンドをデコードし、ホストに応答します。また MCU
は、GPIO 設定を処理してお客様への柔軟性を最大に高め、拡張
コンフィグオプションを持つ EEPROM からの読み取りを制御
します。MCU はプログラミングが可能で、顧客のニーズに合わ
せて工場で製造されます。
CY7C6563X は HX2VL ポートフォリオの一部です。このデバイ
スは超低消費電力ですが、高性能な最大 4 つのダウンストリー
ム ポートが必要なアプリケーションに対応します。すべてのダ
ウンストリーム ポートは一つの トランザクション トランス
レータを共有します。CY7C6563X は 48 ピン TQFP および 28 ピ
ン QFN パッケージ オプションで利用可能です。
すべてのデバイス オプションは、サイプレスの世界クラスのリ
ファレンスデザインキットによりサポートされています。この
キットには、ボード回線図、部品表、ガーバー ファイル、Orcad
ファイル、および完全な設計関連資料が含まれています。
HX2VL アーキテクチャ
1 ページのブロック図 ‒ CY7C6563X は HX2VL シングル TT ハブ
アーキテクチャを示します。
USB シリアル インタフェース エンジン
シリアル インタフェース エンジン(SIE)により、HX2VL は USB
ホストと通信することができます。SIE はハブ制御ブロックか
ら独立した以下の USB 動作を処理します。
トランザクション トランスレータ
トランザクション トランスレータはある速度から別の速度へ
データを変換します。ハブがハイスピードで動作していて
(アップストリーム ポートがハイ・スピードでホスト コント
ローラに接続されている)、フル・スピードまたはロー・スピー
ドのデバイスが取り付けられている場合に、TT は、フル・また
はロー・スピードのトランザクションをハイ・スピードのスプ
リットトランザクションに変換します。ダウンストリーム ポー
トに取り付けたデバイスの動作スピードにより、ルーティング
ロジックがポートを TT またはハブ リピータに接続するかどう
かを決めます。アップストリーム ホストとダウンストリーム デ
バイスが異なるスピードで機能している場合、データは TT を
通してルーティングされます。その他すべての場合には、デー
タはリピータを通してルーティングされます。例えば、フル・
スピードまたはロー・スピードのデバイスがハイ・スピードで
ホスト アップストリームにハブを介して接続される場合、デー
タ転送ルートには TT が含まれます。ハイ・スピードのデバイス
がハブを通ってハイ・スピードのホスト アップストリームに接
続される場合は、データ転送ルートにはリピータが含まれます。
ハブがフル・スピードのホスト コントローラ アップストリーム
に接続される場合、ハイ・スピードのペリフェラルはその性能
を完全に発揮することはできません。これらのデバイスはフ
ル・スピードでのみ動作します。このハブに接続したフル・ス
ピードおよびロー・スピードのデバイスは、通常の速度で動作
します。
n
ビット スタッフィングおよびアンスタッフィング
n
チェックサムの生成と確認
n
トークン タイプの識別
ポート制御
n
アドレスのチェック
ダウンストリーム「ポート制御」ブロックは、パワーイネーブ
ルと LED 制御と同様に、接続 / ディスコネクト、および過電流
検出を処理します。また、ダウンストリーム トランシーバの制
御信号も生成します。
HS USB 制御ロジック
「ハブ制御」ブロックはエニュメレーション、サスペンド、およ
びレジュームを処理します。ホストがハブへアクセスするため
に、ステータスとコントロール信号を生成します。また、ハブ
をホストに同期させるフレーム タイマも内蔵しています。
MCU のファームウェアへのインタフェースとして機能するス
テータス / コントロールレジスタを備えています。
アプリケーション
HX2VL デバイス ファミリの標準アプリケーション :
n
ドッキング ステーション
ハブ リピータ
n
スタンドアロン ハブ
ハブ リピータは、同じスピードで動作している互いに対応した
アップストリームとダウンストリーム間の接続性を調整しま
す。フルスピードとハイスピードの接続をサポートします。
USB 2.0 仕様に従って、ハブ リピータは以下の機能を備えてい
ます :
n
モニタ ハブ
n
多機能プリンタ
n
デジタル テレビ
n
高機能ポート レプリケータ
n
キーボード ハブ
n
ゲーム コンソール
n
パケット境界での接続をセットアップしたり解除します
n
適切なリモート ウェイクアップの処理を含めて、「サスペン
ド」状態への出入りのエントリーを確実に処理します。
Document Number: 001-79537 Rev**
Page 3 of 21
CY7C65632, CY7C65634
機能の概要
サイプレス CY7C6563X USB 2.0 ハブは、USB 用の低消費電力の
ハブソリューションであり、ダウンストリーム ポート間で TT
のマルチプレクシングなしに最大の転送効率を実現します。
CY7C6563X USB 2.0 ハブは、フルスピード動作のための 1.5 キ
ロオーム アップストリーム プルアップ抵抗、およびすべてのダ
ウンストリーム 15 キロオーム プルダウン抵抗とすべてのアッ
プストリームおよびダウンストリームの D+ および D- ピンの
直列終端抵抗を内蔵しています。このように、USB 2.0 仕様に対
するビルトインサポートを提供することで、システム コストを
最適にすることができます。
システムの初期化
電源オン時に、CY7C6563X にはマスク ROM の CY7C6563X デ
フォルト設定、かまたは外部 EEPROM からの読み込みによるコ
ンフィグ情報によってエニュメレートするオプションがありま
す。最も基本的なレベルでは、この EEPROM にはお客様のアプ
リケーション用のベンダ ID(VID)と製品 ID(PID)を格納しま
す。さらに専用化したアプリケーションでは、その他のコン
フィグオプションを指定することができます。詳細について
は、13 ページの EEPROM 構成オプション をご覧ください。
CY7C6563X は、EEPROM コンテンツをディスクリプタとして
ロードする前にチェックサムを確認します。
エニュメレーション
CY7C6563X は D+ にあるプルアップ抵抗を有効にしてアップ
ストリーム ハブに対しその存在を表示します。そのあとに USB
バス リセットが予測されます。USB バス リセットのあとで、
CY7C6563X はアドレス指定がない、未構成の状態になります
(構成値は 0 に設定)。エニュメレーション プロセス中に、ホス
トはハブのアドレスとコンフィグを設定します。ハブの構成が
済むと、ハブの全機能を利用することができます。
アップストリーム ポート
アップストリーム ポートにはトランミッタおよびレシーバ ス
テート マシンが含まれます。トランミッタとレシーバは、現在の
ハブ構成に応じてハイ・スピードおよびフル・スピードで動作し
ます。トランミッタ ステート マシンは、アップストリームの対
向ポートをモニタし、同時にハブ リピータがアップストリーム
方向に接続します。このステートマシンは、このハブのダウンス
トリームの対向ポートでのバブルやディスコネクトの発生が原
因となって、ハブがディセーブルになったり接続されているハブ
によってディスコネクトの状態になったりすることを防ぎます。
ダウンストリーム ポート
CY7C6563X は最大4つのダウンストリーム ポートをサポート
し、その各ポートには EEPROM 構成で使用可能またはリムーバ
ルのマークが付きます。13 ページの EEPROM 構成オプション を
ご覧ください。さらに、ピン ストラッピングによって構成するこ
とも可能です。14 ページのピン構成オプション をご覧ください。
ダウン ス ト リ ー ム の D+ お よ び D‒ プ ル ダ ウ ン 抵抗は
CY7C6563X の各ポートに内蔵されています。ハブをがコンフィ
グ設定される前に、ポートは SE0 で駆動され(シングルエンド
ゼロ、ここで D+ と D‒ の双方を LOW で駆動)
、無電源状態に
設定されます。ハブのコンフィグが設定されると、ポートは駆
動されず、ホストは各ポートに SetPortPower コマンドを送信
してポートに電源を供給します。ポートが電源供給されると、
接続またはディスコネクトのイベントはすべてハブが検知しま
Document Number: 001-79537 Rev**
す。ポート状態の変化はすべて、ステータスチェンジエンドポ
イント(エンドポイント 1)を通してハブからホストにレポー
トされます。デバイスを接続したポートに対して SetPortReset
要求を受信すると、ハブは以下を実行します :
n
該当するポートで USB リセットを実行します
n
ポートをイネーブルされた状態にします
n
ポートをイネーブルにしたあとバブル検知を有効にします。
バブルは、EOF2 後のポートでの非アイドル状態から成ってい
ます。イネーブルにしたポートでバブルが検知された場合、そ
のポートは無効になります。ホストからの ClearPortEnable 要
求によっても、指定されたポートが無効になります。
ダウンストリーム ポートは、SetPortSuspend 要求により、ホ
ストが個別にサスペンドすることができます。ハブがサスペン
ドされていない場合、ポートでのリモート ウェイクアップ イベ
ントは、ハブ ステータスチェンジエンドポイントのポート変更
表示によりホストに反映されます。ハブをサスペンドした場
合、このポートでのリモート ウェイクアップ イベントがホスト
に転送されます。ホストは ClearPortSuspend コマンドを送信
し、ポートをレシュームします。
電源切り替え
CY7C6563X には、外部ポート電源切り替え用のインタフェース
信号を持っています。Gang および個別(ポートごと)構成はど
ちらもピン ストラッピングでサポートされます。14 ページの
ピン構成オプション をご覧ください。
エニュメレーションのあと、ホストはポートの SetPortPower 要
求を送信し、そのポートに電源を供給します。電源切り替えお
よび過電流検出は、外部電源スイッチ デバイスに接続された各
制御信号(PWR#[n] および OVR#[n])を使用して、制御されま
す。HIGH/LOW イネーブルした電源スイッチのサポートと、極
性の構成は GPIO 設定によって実行します。14 ページのピン構
成オプション をご覧ください。
過電流検出
CY7C6563X シリーズの OVR#[n] ピンは各外部電源スイッチの
ポート過電流表示(出力)信号に接続されます。過電流状態を
検出したあと、ハブは過電流状態をホストにレポートし、外部
電源デバイスへの PWR#[n] 出力を無効にします。OVR#[n] の
セットアップ時間は 20ns です。過電流検出から PWR#[n] のデ
アサートまでには 3 ∼ 4ms かかります。
ポート インジケータ
USB 2.0 ポートインジケータも CY7C6563X により直接サポート
されています。仕様に従って、ハブのダウンストリーム ポート
はオプションとしてステータス インジケータをサポートして
います。ダウンストリームの対向ポートのインジケータの存在
は、ハブ クラス ディスクリプタの wHub Characteristics フィー
ルドのビット 7 によって指定されます。 デフォルトの
CY7C6563X ディスクリプタは、ポート インジケータがサポー
トされることを指定しています。CY7C6563X ポート インジ
ケータには、自動と手動の 2 つの動作モードがあります。
電源をオンにすると、CY7C6563X はデフォルトで自動モードに
なり、ポート インジケータの 色(緑、アンバー、オフ)が
CY7C6563X ポートの機能ステータスを示します。LED は、デバ
イスをサスペンドするとオフになります。
Page 4 of 21
CY7C65632, CY7C65634
内蔵レギュレータ使用の場合
PORT STATUS
INDICATOR
内蔵レギュレータを選択した場合、VCC ピンは 48 ピンと 28 ピ
ン パッケージの双方で 5 V に接続する必要があります。さらに、
内蔵されたレギュレータによりチップの内部使用のために 3.3
V および 1.8 V を生成します。また、3.3 V 出力を VREG ピンで利
用することもできます。このピンは外部で VCC_A および
VCC_D に接続する必要があります。
LED
注 ピンストラッピング GREEN#[1] および GREEN#[2] により、
HX2VL の通常の機能に影響を及ぼす可能性がある専用機能を
有効にします。ピンストラッピングによってポート #1 および
#2 をノンリムーバルポート構成にしてはいけません。
5V
3.3V
3.3V
5V
電源レギュレータ
CY7C6563X は、
内部コア ロジックおよび USB 物理レイヤ(PHY)
の動作に 3.3 V ソース電源を必要とします。内蔵の低ドロップ
電源レギュレータは、USB ケーブル(Vbus)からの 5 V 電源入
力を 3.3 V ソース電源に変換します。3.3 V 電源出力は、入力電
圧が 4.75 V ∼ 5.25 V の範囲内にある場合、内部電圧リファレン
ス回路によって保証されています。レギュレータの最大電流負
荷は 150 mA です。通常消費電力は 100 mA 未満であるため、
これはCY7C6563X 十分なマージンがあると言えます。オンチッ
プ レギュレータの静止状態での自己消費電流は 28 uA です。
VCC
VREG
CY7C65632
48 Pin
VCC_A
VREG
VCC
CY7C65632
28 Pin
VCC_D
VCC_A
VCC_D
Internal Regulation Scheme
外部レギュレータ使用の場合
CY7C6563X は、外部レギュレータ使用と内蔵レギュレータ使用
の双方をサポートしています。外部レギュレータを選択した場
合、48 ピン パッケージでは、VCC、および VREG は接続せずに
オープンな状態のままとします。外部レギュレータ出力 3.3 V
は VCC_A および VCC_D ピンに接続されます。これは PCB ボー
ド上でチップの外側で接続されます。28 ピン パッケージでは、
外部レギュレータからの 3.3 V 出力は VREG、VCC_A、および
VCC_D に接続する必要があります。VCC ピンは接続せずにオー
プンな状態のままにする必要があります チップの内部ロジッ
クへ使用するために、外部 3.3 V 入力から 1.8 V がチップ内部で
生成されます。
5V to 3.3V
Regulator
5V to 3.3V
Regulator
NC
NC
VCC
VREG
NC
VREG
CY7C65632
48 Pin
VCC_A
VCC
CY7C65632
28 Pin
VCC_D
VCC_A
VCC_D
External Regulation Scheme
Document Number: 001-79537 Rev**
Page 5 of 21
CY7C65632, CY7C65634
端子配置 ‒ CY7C65632 ‒ 48 ピン TQFP
VREG
VCC
AMBER[1] /
SPI_CS
GREEN[1] / SPI_SK /
FIXED_PORT1
SEL27
PWR#[1] /
I2C_SDA
OVR#[1]
PWR#[2]
OVR#[2]
GANG
VCC_D
SELFPWR
48
47
46
45
44
43
42
41
40
39
38
37
VCC_A
1
36
AMBER[2] / SPI_MOSI /
PWR_PIN_POL
GND
2
35
GREEN[2] /
SPI_MISO / FIXED_PORT2
D-
3
34
VCC_D
D+
4
33
AMBER[3] /
SET_PORT_NUM2
DD-[1]
5
32
GREEN[3] /
FIXED_PORT3
DD+[1]
6
31
PWR#[3]
VCC_A
7
30
OVR#[3]
GND
8
29
PWR#[4]
DD-[2]
9
28
OVR#[4]
DD+[2]
10
27
TEST / SCL
RREF
11
26
RESET#
VCC_A
12
25
SEL48
CY7C65632
48-pin TQFP
13
14
15
16
17
18
19
20
21
22
23
24
GND
XIN
XOUT
VCC_A
DD-[3]
DD+[3]
VCC_A
GND
DD-[4]
DD+[4]
GREEN[4] /
FIXED_PORT4
AMBER[4] /
SET_PORT_NUM1
Document Number: 001-79537 Rev**
Page 6 of 21
CY7C65632, CY7C65634
端子配置 ‒ CY7C65634 ‒ 48 ピン TQFP
VREG
VCC
AMBER[1] /
SPI_CS
GREEN[1] / SPI_SK /
FIXED_PORT1
SEL27
PWR#[1] /
I2C_SDA
OVR#[1]
PWR#[2]
OVR#[2]
GANG
VCC_D
SELF_PWR
48
47
46
45
44
43
42
41
40
39
38
37
Two Port
VCC_A
1
36
AMBER[2] / SPI_MOSI /
PWR_PIN_POL
GND
2
35
GREEN[2] /
SPI_MISO/ FIXED_PORT2
D-
3
34
VCC_D
D+
4
33
NC
DD-[1]
5
32
NC
DD+[1]
6
31
NC
VCC_A
7
30
NC
GND
8
29
NC
DD-[2]
9
28
NC
DD+[2]
10
27
TEST / SCL
RREF
11
26
RESET#
VCC_A
12
25
SEL48
CY7C65634
48-pin TQFP
13
14
15
16
17
18
19
20
21
22
23
24
GND
XIN
XOUT
VCC_A
NC
NC
NC
GND
NC
NC
NC
NC
Document Number: 001-79537 Rev**
Page 7 of 21
CY7C65632, CY7C65634
端子配置 ‒ CY7C65632 ‒ 28 ピン QFN
VREG
VCC
PWR#/
I2C_SDA
OVR # [1]
OVR # [2]
GANG
SELFPWR
28
27
26
25
24
23
22
1
21
VCC_ D
D+
2
20
OVR # [3]
DD - [1]
3
19
OVR # [4]
DD + [1]
4
18
TEST/
I2C_SCL
VCC_ A
5
17
RESET#
DD - [2]
6
16
DD + [4]
15
DD - [4]
DD + [2]
CY7C65632
28-pin QFN
7
8
9
10
11
12
13
14
RREF
VCC_ A
XIN
XOUT
DD - [3]
DD + [3]
VCC_A
Document Number: 001-79537 Rev**
-
D-
Page 8 of 21
CY7C65632, CY7C65634
端子配置 ‒ CY7C65634 ‒ 28 ピン QFN
VREG
VCC
PWR#/
I2C_SDA
OVR # [1]
OVR # [2]
GANG
SELFPWR
28
27
26
25
24
23
22
Two Port
VCC_ D
1
21
D+
2
20
NC
DD - [1]
3
19
NC
DD + [1]
4
18
TEST/
I2C_SCL
VCC_ A
5
17
RESET#
DD - [2]
6
16
NC
15
NC
DD + [2]
CY7C65634
28-pin QFN
7
8
9
10
11
12
13
14
RREF
VCC_ A
XIN
XOUT
NC
NC
VCC_A
Document Number: 001-79537 Rev**
-
D-
Page 9 of 21
CY7C65632, CY7C65634
48 ピン パッケージのピン説明
端子の割り当て
48 ピン TQFP
ピン番号
電源およびクロック
VCC_A
1
VCC_A
7
VCC_A
12
VCC_A
16
VCC_A
19
VCC_D
34
VCC_D
38
VCC
47
VREG
48
名前
種類 [1]
項目
P
P
P
P
P
P
P
P
P
VCC_A。チップへの 3.3 V アナログ入力。
VCC_A。チップへの 3.3 V アナログ入力。
VCC_A。チップへの 3.3 V アナログ入力。
VCC_A。チップへの 3.3 V アナログ入力。
VCC_A。チップへの 3.3 V アナログ入力。CY7C65634 の NC。
VCC_D。チップへの 3.3 V アナログ入力。
VCC_D。チップへの 3.3 V アナログ入力。
VCC。内部レギュレータへの 5 V 入力、外部レギュレータを使用する場合には NC
VREG。内部レギュレータ使用時には 5 ∼ 3.3 V レギュレータオペレーション(出
力)、外部レギュレータを使用する場合には NC。
GND。できる限り短いパスでグランドに接続します。
GND。できる限り短いパスでグランドに接続します。
GND。できる限り短いパスでグランドに接続します。
GND。できる限り短いパスでグランドに接続します。
12 MHz 水晶クロック入力、または 12/27/48 MHz クロック入力。
12 MHz 水晶出力
クロックソースの選択オプション入力
00: 予約
01: 48 MHz OSC-in
10: 27 MHz OSC-in
11: 12 MHz 水晶または OSC-in
アクティブ LOW リセット。外部リセット入力、デフォルト プルアップ 10 k、
RESET = low の場合、チップ全体を初期状態にリセット
セルフ パワー。セルフ / バス パワーを選択するための入力 0 はバス パワー、1 は
セルフ パワー。
GANG デフォルトは電源オン リセット後の入力モード。
Gang モード : 入力 :1 -> 通常動作で出力は 0、サスペンドで 1
個別モード : 入力 :0 -> 通常動作で出力は 1、サスペンドで 0
詳細は、「ピン構成オプション」セクションの Gang/ 個別電源切り替えモードを
ご覧ください
650 オーム抵抗は RREF とグランドの間に接続する必要があります
GND
GND
GND
GND
XIN
XOUT
SEL48/SEL27
2
8
13
20
14
15
25/44
P
P
P
P
I
O
I
RESET#
26
I
SELFPWR
37
I
GANG
39
I/O
RREF
11
システム インタフェース
テスト
27
I2C_SCL
アップストリーム ポート
D‒
3
D+
4
ダウンストリーム ポート 1
DD‒[1]
5
DD+[1]
6
AMBER[1]
46
SPI_CS
I/O
I(RDN) テスト : 0: 通常動作および 1: チップはテスト モードになります。
I/O(RDN)I2C_SCL: I2C クロック ピンとして使用し、I2C EEPROM にアクセスが可能。
I/O/Z
I/O/Z
アップストリーム D‒ 信号。
アップストリーム D+ 信号。
I/O/Z
ダウンストリーム D‒ 信号。ポート 1 のダウンストリーム D- 信号。
I/O/Z
ダウンストリーム D+ 信号。ポート 1 のダウンストリーム D+ 信号。
O(RDN) LED。アンバーの LED 用のドライバ出力。ポート インジケータ サポート。デフォル
O(RDN) トはアクティブ LOW です。
SPI_CS。チップ選択として使用し、外部 SPI EEPROM にアクセスできます。
注
1. ピンの種類 : I = 入力、O = 出力、P = 電源 / グランド、Z = ハイインピーダンス、RDN = 内部プルダウン抵抗パッド、RUP = 内部プルアップ抵抗パッド。
Document Number: 001-79537 Rev**
Page 10 of 21
CY7C65632, CY7C65634
端子の割り当て ( つづき )
48 ピン TQFP 種類 [1]
項目
ピン番号
GREEN[1]
45
O(RDN) LED。緑の LED 用のドライバ出力。ポート インジケータ サポート。デフォルトはア
SPI_SK
O(RDN) クティブ LOW です。
FIXED_PORT1
I(RDN) SPI_SK。SPI クロックとして使用し、外部 SPI EEPROM にアクセスできます。
FIXED_PORT1。POR で、Port1 を取り外し不能ポートとして設定するために使用
されます。「ピン構成」セクションをご覧ください。
OVR#[1]
42
I(RUP) アクティブ LOW 過電流 条件検出入力。ポート 1 の過電流条件検出入力。
PWR#[1]
43
O/Z
電源スイッチ ドライバ出力。デフォルトはアクティブ LOW です。
I2C_SDA
I/O
I2C_SDA。I2C データ ピンとして使用し、I2C EEPROM と接続します。
ダウンストリーム ポート 2
DD‒[2]
9
I/O/Z
ダウンストリーム D‒ 信号。ポート 2 のダウンストリーム D- 信号。
DD+[2]
10
I/O/Z
ダウンストリーム D+ 信号。ポート 2 のダウンストリーム D+ 信号。
AMBER[2]
36
O(RDN) LED。アンバーの LED 用のドライバ出力。ポート インジケータ サポート。デフォル
SPI_MOSI
O(RDN) トはアクティブ LOW です。
PWR_PIN_POL
I(RDN) SPI_MOSI。データ出力として使用し、外部 SPI EEPROM にアクセスできます。
PWR_PIN_POL。電源切り替え有効端子の極性設定に使用します。
「構成」セクショ
ンをご覧ください。
GREEN[2]
35
O(RDN) LED。緑の LED 用のドライバ出力。ポート インジケータ サポート。デフォルトはア
SPI_MISO
I(RDN) クティブ LOW です。
FIXED_PORT2
I(RDN) SPI_MISO。データ入力として使用し、外部 SPI EEPROM にアクセスが可能です。
FIXED_PORT2。POR で、Port2 をノンリムーバルポートとして設定するために使
用されます。「構成」セクションをご覧ください。
OVR#[2]
40
I(RUP) アクティブ LOW 過電流 条件検出入力。ポート 2 の過電流条件検出入力。
PWR#[2]
41
O/Z
電源スイッチ ドライバ出力。デフォルトはアクティブ LOW です。
ダウンストリーム ポート 3
DD‒[3]
17
I/O/Z
ダウンストリーム D‒ 信号。CY7C65634 の NC。
DD+[3]
18
I/O/Z
ダウンストリーム D+ 信号。CY7C65634 の NC。
AMBER[3]
33
O(RDN) LED。アンバーの LED 用のドライバ出力。ポート インジケータ サポート。デフォル
SET_PORT_NU
I(RDN) トはアクティブ LOW です。
M2
SET_PORT_NUM2。SET_PORT_NUM1 と共に、ポート番号の設定に使用します。
「ピン構成」セクションをご覧ください。
CY7C65634 の NC。
GREEN[3]
32
O(RDN) LED。緑の LED 用のドライバ出力。ポート インジケータ サポート。デフォルトはア
FIXED_PORT3
I(RDN) クティブ LOW です。
FIXED_PORT3。POR で、Port3 をノンリムーバルポートとして設定するために使
用されます。「ピン構成」セクションをご覧ください。
CY7C65634 の NC。
OVR#[3]
30
I(RUP) アクティブ LOW 過電流 条件検出入力。ポート 3 の過電流条件検出入力。
CY7C65634 の NC。
PWR#[3]
31
O/Z
電源スイッチ ドライバ出力。デフォルトはアクティブ LOW です。
CY7C65634 の NC。
ダウンストリーム ポート 4
DD‒[4]
21
I/O/Z
ダウンストリーム D‒ 信号。CY7C65634 の NC。
DD+[4]
22
I/O/Z
ダウンストリーム D+ 信号。CY7C65634 の NC。
AMBER[4]
24
O(RDN) LED。アンバーの LED 用のドライバ出力。ポート インジケータ サポート。デフォル
SET_PORT_NU
I(RDN) トはアクティブ LOW です。
M1
SET_PORT_NUM1。SET_PORT_NUM2 と共に、ポート番号の設定に使用します。
「構成」セクションをご覧ください。
CY7C65634 の NC。
名前
Document Number: 001-79537 Rev**
Page 11 of 21
CY7C65632, CY7C65634
端子の割り当て ( つづき )
名前
GREEN[4]
FIXED_PORT4
OVR#[4]
PWR#[4]
48 ピン TQFP 種類 [1]
項目
ピン番号
23
O(RDN) LED。緑の LED 用のドライバ出力。ポート インジケータ サポート。デフォルトはア
I(RDN) クティブ LOW です。
FIXED_PORT4。POR で、Port4 をノンリムーバルポートとして設定するために使
用されます。「構成」セクションをご覧ください。
CY7C65634 の NC。
28
I(RUP) アクティブ LOW 過電流 条件検出入力。ポート 4 の過電流条件検出入力。
CY7C65634 の NC。
29
O/Z
電源スイッチ ドライバ出力。デフォルトはアクティブ LOW です。
CY7C65634 の NC。
28 ピン パッケージのピン説明
ピンの割り当て
28 ピン QFN
ピン番号
電源およびクロック
VCC_A
5
VCC_A
9
VCC_A
14
VCC_D
21
VCC
27
VREG
28
名前
種類 [2]
項目
P
P
P
P
P
P
VCC_A。チップへの 3.3 V アナログ入力。
VCC_A。チップへの 3.3 V アナログ入力。
VCC_A。チップへの 3.3 V アナログ入力。
VCC_D。チップへの 3.3 V アナログ入力。
VCC。内部レギュレータへの 5 V 入力、外部レギュレータを使用する場合には NC
VCC。内部レギュレータ使用時には 5 ∼ 3.3 V レギュレータオペレーション(出力)、
外部レギュレータを使用する場合には 3.3 V i/p(入力)
。
12 MHz 水晶クロック入力、または 12 MHz クロック入力
12 MHz 水晶出力
アクティブ LOW リセット。外部リセット入力、デフォルト プルアップ 10 k、
RESET = low の場合、チップ全体を初期状態にリセット
セルフパワー。セルフ / バス パワーを選択するための入力。0 はバス パワー、1 は
セルフ パワー。
GANG デフォルトはパワーオン リセット後の入力モード。
Gang モード : 入力 :1 -> 通常動作で出力は 0、サスペンドで 1
個別モード : 入力 :0 -> 通常動作で出力は 1、サスペンドで 0
詳細は、「ピン構成オプション」セクションの Gang/ 個別電源切り替えモードをご
覧ください
650 オーム抵抗は RREF とグランドの間に接続する必要があります
XIN
XOUT
RESET#
10
11
17
I
O
I
SELFPWR
22
I
GANG
23
I/O
RREF
8
システム インタフェース
テスト
18
I2C_SCL
26
PWR# [3]
I2C_SDA
アップストリーム ポート
D‒
1
D+
2
ダウンストリーム ポート 2
DD‒[2]
6
DD+[2]
7
I/O
I(RDN) テスト : 0: 通常動作および 1: チップはテスト モードになります
I/O(RDN)I2C_SCL: I2C クロック ピン。
I/O
電源スイッチ ドライバ出力。デフォルトはアクティブ LOW です。
I2C_SDA: I2C データ ピン。
I/O/Z
I/O/Z
アップストリーム D‒ 信号。
アップストリーム D+ 信号。
I/O/Z
I/O/Z
ダウンストリーム D‒ 信号。
ダウンストリーム D+ 信号。
注
2. ピンの種類 : I = 入力、O = 出力、P = 電源 / グランド、Z = ハイインピーダンス、RDN = 内部プルダウン抵抗パッド、RUP = 内部プルアップ抵抗パッド。
3. PWR#/I2C_SDA は、PWR# または I2C_SDA のどちらかとして使用できますが、両機能としては使用できません。EEPROM が接続されている場合、ピンは
I2C_SDA として機能し、PWR# モードには切り替わりません(48 ピン TQFP パッケージ同様)。
Document Number: 001-79537 Rev**
Page 12 of 21
CY7C65632, CY7C65634
ピンの割り当て ( つづき )
28 ピン QFN
ピン番号
ダウンストリーム ポート 1
DD‒[1]
3
DD+[1]
4
OVR#[1]
25
OVR#[2]
24
ダウンストリーム ポート 3
DD‒[3]
12
DD+[3]
13
OVR#[3]
20
名前
ダウンストリーム ポート 4
DD‒[4]
15
DD+[4]
16
OVR#[4]
19
GND
PAD
種類 [2]
I/O/Z
I/O/Z
I(RUP)
I(RUP)
項目
ダウンストリーム D‒ 信号。
ダウンストリーム D+ 信号。
アクティブ LOW 過電流 条件検出入力。ポート 1 の過電流条件検出入力。
アクティブ LOW 過電流 条件検出入力。ポート 2 の過電流条件検出入力。
I/O/Z
ダウンストリーム D‒ 信号。CY7C65634 の NC。
I/O/Z
ダウンストリーム D+ 信号。CY7C65634 の NC。
I(RUP) 過電流条件検出入力。デフォルトはアクティブ LOW です。
CY7C65634 の NC。
I/O/Z
ダウンストリーム D‒ 信号。CY7C65634 の NC。
I/O/Z
ダウンストリーム D+ 信号。CY7C65634 の NC。
I(RUP) 過電流条件検出入力。デフォルトはアクティブ LOW です。
CY7C65634 の NC。
P
チップ用のグランド ピン。GND はチップの下にある、ボードにはんだ付けできる
エクスポーズドパッドです。19 ページの図 2 を参照。
EEPROM 構成オプション
CY7C6563X を使用するシステムには、デフォルトのディスクリ
プタを使用してハブをコンフィグするオプションがあります。
これを実行しない場合、デバイスが固有の VID および PID を設定
するために、外部 EEPROM を使う必要があります。CY7C6563X
は、93C46 のような SPI(マイクロワイヤ)EEPROM、または
24C02 のような I2C EEPROM と通信可能です。EEPROM 接続の例
を以下の図に示します。
S P I E E P R O M C o n n e ctio n
A M B E R # [1 ]
CS
VCC
G R E E N # [1 ]
SK
NC1
A M B E R # [2 ]
DI
NC2
G R E E N # [2 ]
DO
GND
VDD
AT93C 46
I2 C E E P R O M C o n n e ctio n
A0
VDD
VCC
A1
WP
A2
SCL
TEST
GND
SDA
P W R # [1 ]
AT24C 02
注 28 ピン QFN パッケージには、ATMEL/24C02N_SU27 D、
MICROCHIP/4LC028 SN0509、SEIKO/S24CS02AVH9 などの I2C
EEPROM へのサポートのみが含まれます。48 ピン TQFP パッケー
ジには、I2C と SPI EEPROM の接続オプションがどちらも含まれ
ています。この場合、ユーザは、EEPROM と通信するときに、SPI
Document Number: 001-79537 Rev**
または I2C 接続のどちらかを使用することができます。48 ピン
パ ッ ケ ー ジ は、上 記 の フ ァ ミ リ に 加 え て、ATMEL/
AT93C46DN-SH-T をサポートしています。HX2VL は SPI EEPROM
のみから読み取ることができます。このため EEPROM のフィール
ド プログラミングは I2C EEPROM でしかサポートしていません。
CY7C6563X は、パワーオン リセットのあとでチェック サムを
確認し、有効であれば EEPROM から構成をロードします。この
構成が上書きされることを防ぐため、SPI EEPROM が存在する
場合、AMBER[1] を無効にします。
バイト
00h
01h
02h
03h
04h
05h
06h
07h
08h
09h‒0Fh
10h
11h‒3Fh
40h
41h‒6Fh
70h
71h ∼ 80h 以降
値
VID_LSB
VID_MSB
PID_LSB
PID_MSB
ChkSum
予約済み - FEh
リムーバルポート
ポート番号
最大出力
予約済み ‒ FFh(FEh である 0Bh を除く)
ベンダ文字列長さ
ベンダ文字列(ASCII コード)
製品文字列長さ
製品文字列(ASCII コード)
シリアル番号長さ
シリアル番号文字列
デフォルトの VID は 0x04B4、PID は 0x6570 です。
Page 13 of 21
CY7C65632, CY7C65634
バイト 0: VID(LSB)
ベンダ ID の最下位バイト
バイト 1: VID(MSB)
ベンダ ID の最上位バイト
バイト 2: PID(LSB)
製品 ID の最下位バイト
バイト 3: PID(MSB)]
製品 ID の最上位バイト
バイト 4: ChkSum
CY7C6563X は、ChkSum が VID_LSB + VID_MSB + PID_LSB +
PID_MSB +1 に等しくない場合、EEPROM 設定を無視します。
ピン構成オプション
パワーオン リセット
パワーオン リセットは外部リセットまたは内部リセットによりト
リガされます。内部リセットは、チップ内部のコア電源(3.3 V ±
10%)に対して電源が不安定な状態になった場合に実行されます。
内部リセットは、電源がパワーグッド電圧(2.5V ∼ 2.8V)に達し
たあと、2.7 μs ± 1.2% でリリースされます。外部リセット ピン
は、図で示すようにアップストリーム 側の VBUS で電圧レベル(5
V)を連続的に検知します。USB のプラグ / アンプラグ、または電
圧降下が生じた場合、リセットがトリガされます。このリセット
トリガは、抵抗 R1 と R2 を使用して構成できます。サイプレスで
は、外部リセット回路に適用されたリセット時間は、内部リセッ
ト時間のリセット時間よりも長くするよう推奨しています。
バイト 5: 予約済み
FFh に設定
バイト 6: リムーバルポート
RemovablePorts[4:1] は、該当するダウンストリーム ポート
に接続されたデバイスがリムーバルか(0 に設定)またはノ
ンリムーバルか(1 に設定)を示すビットです。ビット 1 は
ポート 1 に、ビット 2 はポート 2 に、などのように対応し
ます。デフォルト値は 0 です(リムーバル)。これらのビット
値は、HubDescriptor:DeviceRemovable フィールドで適切に
レポートされます。
PCB
VBUS
(External 5V)
Silicon
Ext. VBUS power-good
detection circuit input
(Pin"RESET#")
R1
EXT
Global
Reset#
INT
R2
Int. 3.3V power-good
detection circuit input
(USB PHY reset)
ビット 0、5、6、7 は 0 に設定されます。
バイト 7: ポート番号
ポート番号は、ダウンストリーム ポートの数を示します。値
は 1 ∼ 4 である必要があります。デフォルト値は 4 です。
バイト 8: 最大出力
この値は、コンフィグレーションディスクリプタ内 : bMax-Power
フィールドで定義され、ハブのアップストリーム側から要求され
る 2 mA 単位でインクリメントする電流です。許容範囲は 00(0
mA)∼ FAh(500 mA)です。デフォルト値は 32h(100mA)です。
バイト 9 ∼ 15: 予約済み
FFh に設定(FEh である 0Bh を除く )
バイト 16: ベンダ文字列長さ
ベンダ文字列の長さ
バイト 17 ∼ 63: ベンダ文字列
Gang/ 個別電源切り替えモード
一つのピンを使用し、個別 / Gang モードを設定し、サスペンド フ
ラグを出力します。これにより、ピン カウントを減らすことができ
ました。個別または Gang モードは、パワーオン リセット後 20 us
以内に決定します。そのセットアップ時間は 1 ns です。リセットし
てから 50 ∼ 60 ms 後に、このピンは出力モードに変更されます。
CY7C6563X は、グローバルにサスペンドされた後、サスペンド フ
ラグを出力します。個別モードでは 100K よりも大きなプルダウン
抵抗が必要で、Gang モードでは 100K よりも大きなプルアップ抵
抗が必要です。下の図はサスペンド LED インジケータの回路図を示
します。LED の極性に従う必要があります。これに従わない場合、
サスペンド電流は仕様限度(2.5 mA)を超えてしまいます。
ベンダ文字列の値。
バイト 64: 製品文字列長さ
VDD (3.3V)
VDD (3.3V)
製品文字列の長さ
PCB
Silicon
GANG MODE
バイト 65 ∼ 111: 製品文字列
100K
GANG/SUSPEND
製品文字列の値。
バイト 112: シリアル番号長さ
シリアル番号の長さ
バイト 113 以上 : シリアル番号文字列
シリアル番号文字列。
Document Number: 001-79537 Rev**
SUSPEND OUT
SUSPEND
INDICATOR
100K
INDIVIDUAL MODE
0 : INDIVIDUAL MODE
1: GANG MODE
Page 14 of 21
CY7C65632, CY7C65634
48 ピンおよび 28 ピン パッケージでサポートする機能
サポートしている機能
48 ピン
28 ピン
ポート番号構成
あり
不可
ノンリムーバルポート構成
あり
不可
リファレンス クロック構成
あり
不可
電源切り替え有効端子の極性
あり
不可
LED インジケータ
あり
不可
電源切り替え有効端子の極性
ピンの極性をアクティブ HIGH に設定するには PWR_PIN_POL
ピンを 1 にピンストラッピングし、アクティブ LOW に設定す
るには PWR_PIN_POL ピンを 0 にピンストラッピングします。
これにより、双方のタイプの切り替えをサポートしています。
この機能は、28 ピン QFN パッケージではサポートしていま
せん。
ポート番号構成
EEPROM 構成に加えて、上記の説明のように、2/3/4 ポート
の ハ ブ 構 成 に つ い て も、以 下 の 表 で 示 す よ う に
SET_PORT_NUM1 および SET_PORT_NUM2 のピンストラッ
ピングを使用します。ピン ストラッピング オプションは 28
QFN パッケージではサポートされていません。
SET_PORT_NUM2 SET_PORT_NUM1
組み込みシステムで、常にシステム内部で接続するダウンスト
リーム ポートを、ノンリムーバル(常時接続)ポートとして設
定するには、パワーオン リセットの前に、該当する FIXED_PORT#
ピン 1 ∼ 4 を HIGH にピンストラッピングします。POR 時に、ピ
ンがプルアップした場合、該当するポートはノンリムーバルに設
定されます。これは 28 ピン QFN パッケージではサポートしてい
ません。
リファレンス クロック構成
このハブは、オプションの 27/48 MHz クロック ソースをサポー
トすることができます。オンボード 27/48 MHz クロックが存在
する場合、システム インテグレータはこの機能を使用し、外部
水晶を除去することで BOM コストをさらに削減することがで
きます。これを実行するには、以下に示す GPIO ピン構成を利用
します。これは 28 ピン QFN パッケージではサポートしていま
せん。
SEL48
SEL27
クロック ソース
0
1
48 MHz OSC-in
1
0
27 MHz OSC-in
1
1
12 MHz X tal/OSC-in
# ポート
1
1
1(ポート 1)
1
0
2(ポート 1/2)
0
1
3(ポート 1/2/3)
0
0
4(すべてのポート)
Document Number: 001-79537 Rev**
ノンリムーバルポート構成
Page 15 of 21
CY7C65632, CY7C65634
電気的特性
動作条件
周囲温度 .........................................................................0 °C ∼ +70 °C
絶対最大定格
最大定格を超えると、デバイスの寿命が短くなる可能性があり
ます。ユーザ ガイドラインは未テストです。
周囲最大ジャンクション温度 ............................. 0 °C ∼ +125 °C
グランド電位への 5V 電源電圧 ....................... 4.75 V ∼ +5.25 V
保存温度 ................................................................. ‒55 °C ∼ +100 °C
グランド電位への 3.3 V 電源電圧 ......................3.15 V ∼ +3.6 V
周囲温度 .........................................................................0 °C ∼ +70 °C
USB 信号ピンの入力電源 ........................................ 0.5 V ∼ +3.6 V
グランド電位への 5V 電源電圧 ..........................‒0.5 V ∼ +6.0 V
オープンドレイン入力ピンでの電圧 ...............‒0.5 V ∼ +5.0 V
グランド電位への 3.3 V 電源電圧 .....................‒0.5 V ∼ +3.6 V
温度特性 48 ピン TQFP ..................................................... 75.8 °C/W
オープンドレイン入力ピンでの電圧
(OVR#1-4、SELFPWR、RESET#)........................‒0.5 V ∼ +5.5 V
温度特性 28 ピン TQFP ..................................................... 32.4 °C/W
デジタル I/O の 3.3 V 入力電圧 ...........................‒0.5 V ∼ +3.6 V
FOSC(発振器または水晶振動子周波数).... 12 MHz ± 0.05%
DC 電気的特性
記号
項目
条件
PD
消費電力
VIH
入力 HIGH 電圧
VIL
入力 LOW 電圧
Il
入力リーク電流
ハイ・スピードモード(0 < VIN < VCC)
VOH
High レベル出力電圧
IOH = 8 mA
VOL
出力 LOW 電圧
IOL= 8 mA
RDN
内部プルダウン抵抗パッド
RUP
内部プルダウン抵抗パッド
CIN
入力ピン容量
ISUSP
サスペンド電流
ICC
電源電流
4 アクティブ ポート
3 アクティブ ポート
2 アクティブ ポート
1 アクティブ ポート
アクティブ ポートなし
USB 信号を除く
フル・スピード / ロー・スピード(0 < VIN < VCC)
Min
Typ
Max
単位
366.5
–
426.5
MW
2
–
–
V
–
–
0.8
V
‒10
–
+10
A
‒5
0
+5
A
2.4
–
–
V
–
–
0.4
V
81
103
181
k
81
103
181
k
フル・スピード / ロー・スピードモード
–
–
20
pF
ハイ・スピードモード
4
4.5
5
pF
–
786
903
A
フル・スピード ホスト、フル・スピード デバイス
–
88.7
99.78
mA
ハイ・スピードホスト、ハイ・スピードデバイス
–
81.9
91.44
mA
ハイ・スピードホスト、フル・スピード デバイス
–
88.2
97.23
mA
フル・スピード ホスト、フル・スピード デバイス
–
79.1
94.6
mA
ハイ・スピードホスト、ハイ・スピードデバイス
–
72.9
80.92
mA
ハイ・スピードホスト、フル・スピード デバイス
–
75.9
92.02
mA
フル・スピード ホスト、フル・スピード デバイス
–
68.1
80.53
mA
ハイ・スピードホスト、ハイ・スピードデバイス
–
61.9
70.55
mA
ハイ・スピードホスト、フル・スピード デバイス
–
64.9
77.46
mA
フル・スピード ホスト、フル・スピード デバイス
–
57.1
66.66
mA
ハイ・スピードホスト、ハイ・スピードデバイス
–
51.9
60.32
mA
ハイ・スピードホスト、フル・スピード デバイス
–
54.7
63.81
mA
フル・スピード ホスト
–
42.8
49.02
mA
ハイ・スピードホスト
–
44.2
49.78
mA
USB トランシーバは、ロー・スピード、フル・スピード、ハイ・スピードモードで USB 2.0 認可を受けています。
Document Number: 001-79537 Rev**
Page 16 of 21
CY7C65632, CY7C65634
AC 電気的特性
アップストリーム USB トランシーバと 4 つすべてのダウンストリーム トランシーバは、どちらも USB-IF USB 2.0 電気認可試験に合
格しています。
48 ピン TQFP パッケージは、
I2C または SPI を使用し、EEPROM への通信をサポートしています。28 ピン QFN パッケージは、EEPROM
への I2C 通信のみをサポートしています。EEPROM とのこれら 2 つのインタフェースの AC 特性について、以下で要約を示していま
す。
表 1. SPI EEPROM インタフェースの AC 特性
Symbol Parameter
tCSS
CS Setup Time
Min
3.0
Typ
Max
tCSH
CS Hold Time
3.0
tSKH
SK High Time
1.0
tSKL
SK Low Time
2.2
tDIS
DI Setup Time
1.8
tDIH
DI Hold Time
2.4
tPD1
Output Delay to '1'
1.8
tPD0
Output Delay to '0'
1.8
Units
us
表 2. I2C EEPROM インタフェースの AC 特性
fSCL
Parameter
SCL Clock Frequency
1.8V - 5.5V
Min
Max
0.0
100
2.5V - 5.5V
Min
Max
0.0
400
tLOW
Clock LOW Period
4.7
-
1.2
-
us
tHIGH
Clock HIGH Period
4.0
-
0.6
-
us
tSU:STA
Start Condition Setup Time
4.7
-
0.6
-
us
tSU:STO
Stop Condition Setup Time
4.7
-
0.6
-
us
tHD:STA
Start Condition Hold Time
4.0
-
0.6
-
us
tHD:STO
Stop Condition Hold Time
4.0
-
0.6
-
us
tSU:DAT
Data In Setup Time
200.0
-
100.0
-
ns
tHD:DAT
Data In Hold Time
0
-
0
-
ns
tDH
Data Out Hold Time
100
-
50
-
ns
tAA
Clock to Output
0.1
4.5
0.1
0.9
us
tWR
Write Cycle Time
-
10
-
5
ns
Symbol
Document Number: 001-79537 Rev**
Units
KHz
Page 17 of 21
CY7C65632, CY7C65634
製品名 ( 発注)情報
注文コード
デバイス
パッケージ タイプ
CY7C65632-48AXC
4 ポート シングル TT ハブ (GPIO および 48 ピン TQFP バルク
EEPROM で構成可能)
CY7C65632-28LTXC
4 ポート シングル TT ハブ (GPIO および 28 ピン QFN バルク
EEPROM で構成可能)
CY7C65632-48AXCT
4 ポート シングル TT ハブ (GPIO および 48 ピン TQFP テープおよびリール
EEPROM で構成可能)
CY7C65632-28LTXCT
4 ポート シングル TT ハブ (GPIO および 28 ピン QFN テープおよびリール
EEPROM で構成可能)
CY7C65634-48AXC
2 ポート シングル TT ハブ (GPIO および 48 ピン TQFP バルク
EEPROM で構成可能)
CY7C65634-28LTXC
2 ポート シングル TT ハブ (GPIO および 28 ピン QFN バルク
EEPROM で構成可能)
CY7C65634-48AXCT
2 ポート シングル TT ハブ (GPIO および 48 ピン TQFP テープおよびリール
EEPROM で構成可能)
CY7C65634-28LTXCT
2 ポート シングル TT ハブ (GPIO および 28 ピン QFN テープおよびリール
EEPROM で構成可能)
注文コードの定義
CY
7
C 656 3X
XX XX
X
C
X
X = T または空白
T = テープおよびリール、空白 = バルク
温度グレード : C: 民生用
鉛フリー
パッケージ タイプ : XX = A または LT
A = TQFP
LT = QFN
ピン数 : XX = 48 または 28
48 = 48 ピン、28 = 28 ピン
特定の製品の識別子 : 3X = 32 または 34
基本部品番号
技術コード : C = CMOS
マーケティング コード
会社 ID:CY = サイプレス
Document Number: 001-79537 Rev**
Page 18 of 21
CY7C65632, CY7C65634
パッケージ図
CY7C6563X は、以下のパッケージで入手できます。
図 1. 48 ピン TQFP (7 × 7 × 1.4 mm) A48
51-85135 *B
図 2. 28 ピン QFN (5 × 5 × 0.8 mm)、LT28A、3.5 × 3.5 EPAD、Sawn
TOP VIEW
SIDE VIEW
BOTTOM VIEW
SEE NOTE 1
NOTES:
1.
HATCH AREA IS SOLDERABLE EXPOSED PAD
2. BASED ON REF JEDEC # MO-220
3. PACKAGE WEIGHT: ~0.05gr
4. DIMENSIONS ARE IN MILLIMETERS
0.05
0.025
MLA
10/06/10
BOVS
10/06/10
001-64621 **
PACKAGE OUTLINE, 28L QFN 5X5X0.8MM, LT2
3.5X3.5 EPAD, SAWN
SEE NOTES
LT28A
Document Number: 001-79537 Rev**
001-64621
Page 19 of 21
CY7C65632, CY7C65634
略号
本書の表記法
略号
項目
AC
交流
ASCII
米国規格協会情報交換標準コード(ASCII)
EEPROM
電気的消去書き込み可能な読み出し専用メモリ
EMI
電磁干渉
ESD
静電放電電圧
GPIO
汎用 I/O
I/O
入出力
LED
発光ダイオード
LSB
最下位ビット
MSB
最上位ビット
PCB
プリント基板
PLL
位相同期回路
POR
パワーオン リセット
PSoC®
Programmable System-on-Chip ™
QFN
クアッド フラット ( リードなし ) パッケージ
RAM
ランダム アクセス メモリ
ROM
読み取り専用メモリ
SIE
シリアル インタフェース エンジン
TQFP
薄型クワッド フラット パック
TT
トランザクション トランスレータ
USB
ユニバーサル シリアル バス
Document Number: 001-79537 Rev**
測定単位
記号
測定単位
°C
摂氏温度
kHz
キロヘルツ
k
キロオーム
MHz
メガヘルツ
A
マイクロアンペア
s
マイクロ秒
W
マイクロワット
mA
ミリアンペア
mm
ミリメートル
ms
ミリ秒
MW
ミリワット
ns
ナノ秒

オーム
%
パーセント
pF
ピコファラッド
ppm
100 万分の 1
V
ボルト
W
ワット
Page 20 of 21
CY7C65632, CY7C65634
改訂履歴
ドキュメントのタイトル:CY7C65632/CY7C65634, HX2VL ™ Very Low Power USB 2.0 Hub Controller
文書番号 : 001-79537
版
ECN
変更起源
提出日
変更内容
3625404
HZEN
2012-05-23
こ れは英語版001-67568 Rev *E を翻訳 し た日本語版Rev. **です。
販売、ソリューション、および法律情報
ワールドワイドな販売と設計サポート
サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持しています。
お客様の最寄りのオフィスについては、サイプレスのロケーション。
製品
自動車
クロック & バッファ
インタフェース
光 & 電源制御
PSoC ソリューション
cypress.com/go/automotive
cypress.com/go/clocks
psoc.cypress.com/solutions
cypress.com/go/interface
PSoC 1 ¦ PSoC 3 ¦ PSoC 5
cypress.com/go/powerpsoc
cypress.com/go/plc
メモリ
光学 & イメージ センサ
cypress.com/go/memory
cypress.com/go/image
PSoC
cypress.com/go/psoc
タッチセンサ
cypress.com/go/touch
USB コントローラ
ワイヤレス /RF
cypress.com/go/USB
cypress.com/go/wireless
Copyright © 2005-2012 Cypress Semiconductor Corporation 本文書に記載される情報は、予告なく変更される場合があります。Cypress Semiconductor Corporation は、サイプレス製品に組み込
まれた回路以外のいかなる回路を使用することに対しても一切の責任を負いません。特許又はその他の権限下で、ライセンスを譲渡又は暗示することもありません。サイプレス製品は、サイプレ
スとの書面による合意に基づくものでない限り、医療、生命維持、救命、重要な管理、又は安全の用途のために仕様することを保証するものではなく、また使用することを意図したものでもあり
ません。さらにサイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことを合理的に予想される、生命維持システムの重要なコンポーネンツとしてサイプレス製品を使用すること
を許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を免
除されることを意味します。
PSoC Designer ™及び Programmable System-on-Chip™は、Cypress Semiconductor Corp. の商標、PSoC® は同社の登録商標です。本文書で言及するその他全ての商標又は登録商標は各社の所有物です。
全てのソースコード ( ソフトウェア及び / 又はファームウェア ) は Cypress Semiconductor Corporation ( 以下「サイプレス」) が所有し、全世界 ( 米国及びその他の国 ) の特許権保護、米国の著作
権法並びに国際協定の条項により保護され、かつそれらに従います。サイプレスが本書面によるライセンシーに付与するライセンスは、個人的、非独占的かつ譲渡不能のライセンスであって、適
用される契約で指定されたサイプレスの集積回路と併用されるライセンシーの製品のみをサポートするカスタムソフトウェア及び / 又はカスタムファームウェアを作成する目的に限って、サイプ
レスのソースコードの派生著作物を複製、使用、変更、そして作成するためのライセンス、並びにサイプレスのソースコード及び派生著作物をコンパイルするためのライセンスです。上記で指定
された場合を除き、サイプレスの書面による明示的な許可なくして本ソースコードを複製、変更、変換、コンパイル、又は表示することは全て禁止されます。
免責条項:サイプレスは、明示的又は黙示的を問わず、本資料に関するいかなる種類の保証も行いません。これには、商品性又は特定目的への適合性の黙示的な保証が含まれますが、これに限定
されません。サイプレスは、本文書に記載される資料に対して今後予告なく変更を加える権利を留保します。サイプレスは、本文書に記載されるいかなる製品又は回路を適用又は使用したことに
よって生ずるいかなる責任も負いません。サイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネンツとしてサイプ
レス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプ
レスはあらゆる責任を免除されることを意味します。
ソフトウェアの使用は、適用されるサイプレスソフトウェアライセンス契約によって制限され、かつ制約される場合があります。
Document Number: 001-79537 Rev**
Revised May 25, 2012
本書で言及するすべての製品名および会社名は、それぞれの所有者の商標である場合があります。
Page 21 of 21
Similar pages