EZ-PD™ CCG2 数据手册 USB Type-C 型端口控制器 概述 EZ-PD™ CCG2 是 USB Type-C 型控制器，它符合最新 USB Type-C 型和 PD 标准。 EZ-PD CCG2 为无源线缆、主动线缆和电源配 件提供了一个完整的 USB Type-C 和 USB 供电端口控制解决方案。另外，还将它使用在许多上行和下行方向端口的应用中。 EZ-PD CCG2 使用赛普拉斯的专用 M0S8 技术，该技术使用了带有 32 KB 闪存的 32 位 48 MHz ARM® Cortex®-M0 处理器；该处理器集成 了一个包括 RP、 RD 和 RAType-C 型电阻的完整的 Type-C 型收发器。 应用 支持 Type-C 型 USB Type-C 型的 EMCA 线缆 ■ USB Type-C 型供电配件 ■ USB Type-C 型上行方向端口 ■ USB Type-C 型下行方向端口 ■ 集成收发器 （基带 PHY） 集成了 UFP（RD）和 EMCA（RA）终端电阻，并集成了 DFP （RP）的电流源 ■ 支持一个 USB Type-C 型端口 ■ ■ 低功耗操作 特性 ■ 32 位 MCU 子系统 ■ ■ ■ 48 MHz ARM Cortex-M0 CPU 32 KB 闪存 ■ 4 KB SRAM ■ ■ ■ CC 和 VCONN 引脚上的系统级 ESD 系统内可重复编程 ■ 集成数字模块 集成定时器和计数器，从而符合 USB-PD 协议所要求的响应时 间 ■ 运行时可重新配置的串行通信模块 （SCB）可重新配置为 I2C、 SPI 或 UART ■ 时钟和振荡器 ■ 工作电压范围：2.7 V ~ 5.5 V 两个 VCONN 轨相互独立，从而形成隔离 GPIO 的独立供电电压引脚允许在 1.71 V 至 5.5 V 电压范围内在 I/O 上发出信号 复位：1.0 µA ；深度睡眠：2.5 µA ；睡眠：2.0 mA 使用集成振荡器时，则不需要外部时钟 基于IEC61000-4-2的4C级标准的±8 kV接触放电和±15 kV空气 放电 封装 1.63 mm × 2.03 mm， 20 球型焊盘晶圆级 CSP （WLCSP） （球型引脚间距为 0.4 mm） ■ 2.5 mm × 3.5 mm × 0.6 mm 14-DFN ■ 4.0 mm × 4.0 mm × 0.55 mm 24-QFN ■ ■ 支持工业级温度范围 （-40 °C ~ +85 °C） 逻辑框图 CCG2: USB Type-C Cable Controller MCU Subsystem I/O Subsystem Integrated Digital Blocks CC5 TCPWM1 Flash (32 KB) SRAM (4 KB) SCB2 (I2C, SPI, UART) VCONN2 SCB2 (I2C, SPI, UART) Programmable IO Matrix 48 MHz Advanced High-Performance Bus (AHB) VCONN1 CORTEX-M0 Profiles and Configurations Baseband MAC Baseband PHY VDDIO GPIO6 Port Integrated Rd3, Ra4, and Rp7 Serial Wire Debug 1 Timer, counter, pulse-width modulation block Serial communication block configurable as UART, SPI, or I2C Termination resistor denoting a UFP 4 Termination resistor denoting an EMCA 5 Configuration Channel 6 General-purpose input/output 7 Current Sources to indicate a DFP 2 3 赛普拉斯半导体公司 文档编号：001-97028 版本 *A • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 修订日期：June 15, 2015 EZ-PD™ CCG2 数据手册 目录 功能概述 ............................................................................. 3 CPU 和存储器子系统 ................................................... 3 USB-PD 子系统 （SS） ............................................... 4 系统资源 ...................................................................... 4 外设 ............................................................................. 5 GPIO ........................................................................... 5 引脚分布 ............................................................................. 6 电源 .................................................................................... 8 应用框图 ............................................................................. 9 电气规范 ........................................................................... 13 最大绝对额定值 ........................................................ 13 器件级规范 ................................................................ 13 数字外设 .................................................................... 16 存储器 ........................................................................ 18 文档编号：001-97028 版本 *A 系统资源 .................................................................... 18 订购信息 ........................................................................... 21 订购代码定义 ............................................................. 21 封装 .................................................................................. 22 缩略语 ............................................................................... 24 文档规范 ........................................................................... 25 测量单位 .................................................................... 25 文档修订记录 .................................................................... 26 销售、解决方案和法律信息 .............................................. 27 全球销售和设计支持 .................................................. 27 产品 ........................................................................... 27 PSoC® 解决方案 ....................................................... 27 赛普拉斯开发者社区 .................................................. 27 技术支持 .................................................................... 27 页 2/27 EZ-PD™ CCG2 数据手册 图 1. EZ-PD CCG2 框图 CPU Subsystem AHB-Lite SPCIF FLASH 32 KB SRAM 4 KB ROM 8 KB FAST MUL NVIC, IRQMX Read Accelerator SRAM Controller ROM Controller System Resources Lite Power Sleep Control WIC POR REF PWRSYS System Interconnect (Single Layer AHB) Peripherals Peripheral Interconnect (MMIO) PCLK Clock Clock Control WDT IMO ILO 6 x TCPWM CC BB PHY Test DFT Logic DFT Analog IOSS GPIO (3 x ports) Reset Reset Control XRES USB-PD SS 2 X VCONN 32-bit SWD/TC Cortex M0 48 MHz 2 x SCB CCG2 Pads, ESD Power Modes Active/Sleep Deep Sleep High Speed I/O Matrix 12 x GPIOs, 2 x OVTs IO Subsystem 功能概述 CPU 和存储器子系统 CPU EZ-PD CCG2 中的 Cortex-M0 CPU 是 32 位 MCU 子系统的部 分，通过扩展的时钟门控来优化该子系统，从而得到低功耗。它 通常使用 16 位指令并可以执行 Thumb-2 指令子集。这样能够 将完全兼容的二进制代码导入更高性能的处理器，如 Cortex M3 和 M4。赛普拉斯实现了一个能在一个周期内计算出 32 位结果 的硬件乘法器。它包括一个带有 32 个中断输入的嵌套向量中断 控制器 （NVIC）模块和一个唤醒中断控制器 （WIC）。通过 WIC 将处理器从深度睡眠模式唤醒，以便芯片处于深度睡眠模 式时，可以关闭主处理器的电源。 Cortex-M0 CPU 提供一个不 可屏蔽中断 （NMI）输入，该输入未被系统功能使用时可以提 供给用户使用。 闪存 EZ-PD CCG2 器件包含一个闪存模块，该模块的闪存加速器与 CPU 紧密耦合在一起，以降低闪存模块的平均访问时间。闪存 模块可在工作频率为 48 MHz 的情况下提供一个等待状态 （WS）的访问时间，并在工作频率为 24 MHz 的情况下提供零 等待状态的访问时间。闪存加速器的单周期访问平均占 SRAM 的 85%。如果需要，闪存模块的部分空间可以用于模拟 EEPROM 操作。 SROM 此外，提供的监控 ROM 还包含引导和配置子程序。 CPU 还包含一个串行连线调试 （SWD）接口 — JTAG 的两连 线模式。 EZ-PD CCG2 的调试配置有四个断点 （地址）比较器 和两个观察点 （数据）比较器。 文档编号：001-97028 版本 *A 页 3/27 EZ-PD™ CCG2 数据手册 USB-PD 子系统 （SS） 有 USB-PD 通信。可配置 EZ-PD CCG2 USB-PD 子系统来响应 SOP、 SOP' 或 SOP” 信息。 EZ-PD CCG2 具有一个 USB-PD 子系统，该子系统包含一个 USB Type-C 型基带收发器和物理层逻辑。该收发器执行了 BMC 和 4b/5b 编码、解码功能以及 1.2 V 前端。这种子系统集 成了所需的终端电阻，可用来识别 EZ-PD CCG2 解决方案的作 用。RA 用于识别 EZ-PD CCG2 是作为一个配件还是作为一个电 子标识的线缆。 RD 用于识别 EZ-PD CCG2 被作为一根混合线 缆还是软件狗中的 UFP。被配置为 DFP 时，集成的电流源会作 为 RP 或上拉电阻。可以编程这些电流源，以便表示 Type-C 型 规范所定义的 VBUS 上电流的完整范围。 EZ-PD CCG2 响应所 USB-PD 子系统包含一个 8 位 SAR （逐次逼近寄存器） ADC， 用于实现模数转换。 ADC 包含一个 8 位的 DAC 和一个比较器。 DAC 输出作为比较器的正输入，而一个 4 输入的复用器作为比 较器的负输入。复用器的四个输入是一对全局模拟复用的总线、 内部带隙电压和与绝对温度成比例的内部电压。通过每个 GPIO 上的开关，可以将所有 GPIO 输入连接到全局模拟复用总线上； 该开关可以使能复用总线上连接的 GPIO，以供 ADC 使用。不 能将 CC1、 CC2 和 RD1 引脚连接到复用总线。 图 2. USB-PD 子系统 To/From system Resources vref iref VDDD VCONN power logic To/ from AHB 8-bit ADC VDDD Enable Logic From AMUX Ra Enable VConn1 detect VConn2 detect VCONN1 Ra VCONN Detect Ra VCONN2 TxRx Enable 8kV IEC ESD Digital Baseband PHY Tx_data from AHB Analog Baseband PHY Enable Logic Tx SRAM 4b5b Encoder SOP Insert BMC Encoder Rp TX CC1 CRC Rx_data to AHB RX Rx SRAM 4b5b Decoder SOP Detect RD1 BMC Decoder CC2 Ref Comp CC control CC detect Deep Sleep Reference Enable Deep Sleep Vref & Iref Gen Active Rd DB Rd 8kV IEC ESD vref, iref Functional, Wakeup Interrupts 系统资源 时钟系统 电源系统 EZ-PD CCG2 的时钟系统包含内部主振荡器 （IMO）和内部低 功耗振荡器 （ILO）。 有关电源系统的详细信息，请参考第 8 页上的电源章节中所介 绍的内容。它确保通过以下两种方法中的一种能使电压电平满足 相应模式的要求：延迟模式输入 （例如，上电复位 （POR）） 直到电压电平满足正常功能为止，或生成各复位 （欠压检测 （BOD））或中断 （低电压检测 （LVD））。 EZ-PD CCG2 可以 在电压范围为 2.7 到 5.5 V 的三个电源中进行操作，并且它具有 三个不同的功耗模式，在电源系统管理的各个功耗模式间切换。 EZ-PD CCG2 提供睡眠低功耗模式和深度睡眠低功耗模式。 文档编号：001-97028 版本 *A 页 4/27 EZ-PD™ CCG2 数据手册 外设 GPIO 串行通信模块 （SCB） I2C、 EZ-PD CCG2 共有两个 SCB，可以配置 SCB 来执行 SPI 或 UART 接口。硬件 I2C 模块实现了一个完整的多主设备和从 设备接口 （它具有多主设备的校准功能）。在 SPI 模式下， SCB 模块可被配置为主设备或从设备。 在 I2C 模式下， SCB 模块的工作速度高达 1 Mbps （增强型快速 模式），另外它还提供各种灵活的缓冲选项，以降低 CPU 的中 断开销和延迟。这些模块还支持在 EZ-PD CCG2 存储器中创建 缓冲存储器地址范围的 I2C，并且对存储器中的阵列进行读写操 作时可以大量降低 I2C 通信。此外，这些模块支持一个深度为 8 字节的 FIFO，用于接收和传送数据。这些模块延长了 CPU 读 取数据的时间，从而减少了时钟延展的发生 （由于 CPU 没有及 时读取数据，因此才导致时钟延展）。 2 2 I C 外设与 I C 标准模式、快速模式和增强型快速模式器件相兼 容，如 NXP I2C 总线规范和用户手册 （UM10204）中所定义。 在开漏模式下，可以使用 GPIO 引脚实现 I2C 总线 I/O。 在以下几方面， EZ-PD CCG2 的 SCB 1 模块上 I2C 端口与 I2C 规范不完全兼容： ■ SCB 1 的 I2C 端口的 GPIO 单元没有过压容差功能，因此不能热 插拔它或者由其它 I2C 系统单独供电。 ■ 增强型快速模式在 VOL 为 0.4 V 下有 20 mA 的 IOL 规范。但是 GPIO 单元只能在最大 0.6 V 的 VOL 下支持最大 8 mA 的 IOL 灌 电流。 ■ 快速模式与增强型快速模式指定了不符合 GPIO 单元的最小下 降时间。根据总线负载，慢速强驱动模式能够满足该要求。 除了可作为 GPIO 使用的 I2C 和 SWD 引脚外，EZ-PD CCG2 还 有 10 个 GPIO。 SCB 0 的 I2C 引脚具备过压容差功能。不同的 封装会有不同的可用 GPIO 数量。 GPIO 模块实现下列功能： ■ 七种强驱动模式： ❐ 仅输入 ❐ 弱上拉和强下拉 ❐ 强上拉和弱下拉 ❐ 开漏和强下拉 ❐ 开漏和强上拉 ❐ 强上拉和强下拉 ❐ 弱上拉和弱下拉 ■ 选择输入阈值 （CMOS 或 LVTTL） ■ 除了各种强驱动模式外，还允许使能/禁用输入和输出缓冲区的 单独控制 ■ 保持模式，用于锁存前一状态（即保持 I/O 状态处于深度睡眠模 式） ■ dV/dt 相关噪声控制的可选转换速率，用以降低 EMI 加电和复位期间， I/O 引脚被强制为禁用状态，从而禁止通电任 何输入和 / 或造成启用时的过电流现象。称为高速度 I/O 矩阵的 复用网络用于复用连接至一个 I/O 引脚的多个信号。 定时器 / 计数器 /PWM 模块 （TCPWM） EZ-PD CCG2 具有六个 TCPWM 模块。每个 EZ-PD CCG2 能够 实现 16 位定时器、计数器、脉冲宽度调制器 （PWM）和正交 解码器等功能。该模块用于测量输入信号的周期和脉冲宽度 （定时器），捕获特定事件发生的次数 （计数器），生成 PWM 信号或解码正交信号。 文档编号：001-97028 版本 *A 页 5/27 EZ-PD™ CCG2 数据手册 引脚分布 组 名称 引脚映射 24-QFN 球形焊盘映射 20-CSP 引脚映射 14-DFN USB Type-C 型 端口 CC1 2 B4 3 USB PD 连接器检测 / 配置通道 1 CC2 1 A4 N/A USB PD 连接器检测 / 配置通道 2 RD1 3 B3 N/A GPIO 22 C3 N/A 用于 CC1 的专用 Rd 电阻引脚 对于线缆应用必须保留不连接状态，并且对于 UFP 或 DFP 电池没电的应用，必须连接到 CC1 球型焊盘。 GPIO / SPI_0_CLK / UART_0_ RX GPIO 18 D3 13 GPIO / SPI_0_MOSI / UART_0_TX GPIO 13 C2 10 GPIO / I2C_1_SDA / SPI_1_MISO / UART_1_RX GPIO 10 D2 N/A GPIO / I2C_1_SCL / SPI_1_CLK / UART_1_TX GPIO 15 B2 11 GPIO 14 N/A N/A GPIO GPIO 17 N/A N/A GPIO GPIO 21 N/A N/A GPIO GPIO 23 N/A N/A GPIO GPIO GPIO 和串行接口 说明 GPIO / SPI_1_SEL / UART_1_RTS GPIO 24 N/A N/A I2C_0_SCL 20 A3 1 I2C_0_SDA 19 A2 14 GPIO / I2C_0_SDA / SPI_0_SEL / UART_0_CTS SWD _IO 11 E2 8 SWD IO / GPIO / UART_1_CTS / SPI_1_MOSI SWD_CLK 12 D1 9 SWD 时钟 /GPIO 复位 XRES 16 B1 12 复位输入 电源 VCONN1 5 E4 5 VCONN 1 输入 （4.0 V ~ 5.5 V） VCONN2 4 C4 4 VCONN 2 输入 （4.0 V ~ 5.5 V） VDDIO 8 E1 N/A VCCD 7 A1 6 VDDD 9 VDDD 6 E3 7 N/A EPAD VSS VSS VSS 文档编号：001-97028 版本 *A EPAD D4 C1 2 GPIO / I2C_0_SCL / SPI_0_MISO / UART_0_RTS 给各 I/O 提供的电源电压范围为 1.71 V ~ 5.5 V 1.8 V 的电压调节器输出，通过滤波电容 VDDD 电源输入 / 输出 （2.7 V ~ 5.5 V） VDDD 电源输入 / 输出 （2.7 V ~ 5.5 V） 接地电源 接地电源 接地电源 页 6/27 EZ-PD™ CCG2 数据手册 图 3. 20 球型焊盘 WLCSP EZ-PD CCG2 球型焊盘图 （底视图 （芯片下面的球型焊盘）） 4 3 2 1 I2C_0_SCL I2C_0_SDA VCCD A CC1 RD1 GPIO XRES B VCONN2 GPIO GPIO VSS C VSS GPIO GPIO SWD_CLK D VCONN1 VDDD SWD_IO VDDIO E CC2 图 4. 14-DFN 引脚映射 （顶视图） I2C_0_SCL 1 14 I2C_0_SDA VSS 2 GPIO CC1 3 13 12 VCONN2 VCONN1 4 5 11 10 GPIO GPIO VCCD 6 9 SWD_CLK VDDD 7 8 SWD_IO XRES 文档编号：001-97028 版本 *A GPIO GPIO GPIO GPIO I2C_0_SCL I2C_0_SDA 24 23 22 21 20 19 图 5. 24-QFN 引脚映射 （顶视图） VDDD 6 13 GPIO 12 GPIO GPIO SWD_CLK 15 14 10 11 4 5 9 VCONN2 VCONN1 GPIO SWD_IO GPIO RD1 VDDD CC1 8 GPIO 17 16 7 18 2 3 VCCD 1 VDDIO CC2 XRES 页 7/27 EZ-PD™ CCG2 数据手册 电源 用中，由于需要支持高达 2.7 V 的断连检测阈值，因此 CCG2 支持的最低 VDDD 电压级别为 3.0 V。 下面的电源系统框图显示了在 EZ-PD CCG2 中实现的电源引脚 集。 三个不同电源可以给 EZ-PD CCG2 供电从而进行工作。 VCONN1 和 VCONN2 引脚能够连接到 Type-C 型线缆上的 VCONN 引脚或者作为 VCONN 供电配件使用。每个输入支持工 作电压范围为 4.0 到 5.5 V。 VCONN1 和 VCONN2 引脚间的内 部隔离使这俩个引脚能够同时在不同的电压电平下进行操作。可 以在 EMCA 应用 （一个或两个 VCONN 引脚都可作为电源）中 使用 CCG2。应用章节中详细介绍了该内容。除了可以作为电 源输入外，每个 VCONN 引脚还可以内部连接至 EMCA 和 VCONNR 供电配件所需要的 A 终端电阻。 一个单独的 I/O 电源引脚 （VDDIO）允许 GPIO 的工作电压范 围为 1.71 到 to 5.5 V。 VDDIO 引脚的电压可等于或小于连接至 VCONN1、 VCONN2、和 VDDD 引脚的电压。 14-DFN 封装中 没有提供单独的 VDDIO 电源。在该封装中， VDDIO 轨被内部 与 VDDD 轨相连。 必须通过一个外部电容 （范围为 1 到 1.6 µF ； X5R 陶瓷电容 或性能更好的电容）将 EZ-PD CCG2 的 VCCD 输出旁路接地。 当 VDDD 电源引脚给 EZ-PD CCG2 供电时， EZ-PD CCG2 的 电压工作范围为 2.7 到 5.5 V。 VCONN 供电配件应用要求该 CCG2 以 2.7 V 的电压工作。在这些应用中，应该将 VDDD 和 VCONN 引脚连接至配件中 Type-C 型插头上的 VCONN 引脚。 VDDD 和 VCONN 引脚必须通过旁路电容接地，通常选用 0.1 µF 的电容。请注意，这只是简单的经验法则。对于重要的应 用， PCB 布局、走线间的电感和旁路电容寄生需要通过仿真以 获得最佳的旁路。 在 UFP、 DFP 和 DRP 应用中，只有 VDDD 电源引脚给 CCG2 供电。在这些应用中， VCONN 引脚保持开路状态。在 DFP 应 图 6 显示了电源旁路电容的示例。 图 6. EZ-PD CCG2 电源和旁路方案示例 VCONN1 0.1uF VCONN2 RA 0.1uF RA VDDD 1uF Core Regulator (srsslt) VCCD VDDIO 1uF GPIO Core CC Tx/Rx VSS 文档编号：001-97028 版本 *A 页 8/27 EZ-PD™ CCG2 数据手册 应用框图 图 7. 被动 EMCA 应用 — 每个线缆的单 EZ-PD CCG2 Type-C Plug Type-C Plug VBUS VCONN 2 VCONN 1 1uF E4 E3 E1 VDDD VDDIO VCONN2 VCONN1 0.1uF GPIO C3 A1 VDDIO 4.7 k GPIO GPIO VCCD 1uF B1 GPIO CCG2 20-CSP XRES CC2 D3 0.1uF C2 D2 B2 A4 CC1 B4 D4 VSS C1 VSS I2C_0 I2C_0 _SCL _SDA A2 A3 GPIO C4 RD1 B3 SWD_ SWD_ IO CLK D1 E2 CC SuperSpeed and HighSpeed Lines GND 文档编号：001-97028 版本 *A 页 9/27 EZ-PD™ CCG2 数据手册 图 8. 被动 EMCA 应用 — 每个插头上的单 EZ-PD CCG2 Type-C Plug Type-C Plug VBUS VCONN2 VCONN1 1uF 1uF E4 E3 E1 VDDD VDDIO VCONN2 VCONN1 0.1uF GPIO C3 A1 VDDIO 4.7 k GPIO GPIO VCCD GPIO 1uF GPIO CCG2 B1 20-CSP CC2 XRES D4 VSS C1 VSS E3 E1 VDDD VDDIO VCONN2 VCONN1 GPIO D3 C3 C2 GPIO GPIO VCCD GPIO A1 D2 VDDIO B2 1uF 4.7 k A4 B1 CCG2 GPIO 20-CSP CC2 XRES CC1 B4 D4 VSS B3 C1 VSS RD1 I2C_0 I2C_0 _SCL _SDA A2 A3 E4 C4 0.1uF C2 D2 B2 A4 CC1 B4 RD1 I2C_0 I2C_0 _SCL _SDA A2 A3 SWD_ SWD_ IO CLK D1 E2 C4 D3 B3 SWD_ SWD_ IO CLK D1 E2 CC SuperSpeed and HighSpeed Lines GND 图 9. 上行方向端口 （UFP）应用 — 带有 Type-C 型端口的平板电脑 Charger VBUS 5.0V 1.8V 1uF 1uF E3 C4 E4 1.8V E2 4.7 k 4.7 k INT Application Processor D1 VCONN2 E1 VDDD VDDIO GPIO VCONN1 GPIO SWD_IO GPIO SWD_CLK CCG2 GPIO D3 C2 D2 B2 CC2 A3 I2C_0_SCL CC1 B4 A2 I2C_0_SDA RD1 VSS D4 VSS C1 VCCD A1 1uF Type-C Receptacle A4 C3 GPIO B3 XRES B1 400pF 400pF 1.8V 4.7 k HighSpeed Lines SuperSpeed Lines Graphics 文档编号：001-97028 版本 *A 页 10/27 EZ-PD™ CCG2 数据手册 图 10. 双功能端口 （DRP）应用 OPTIONAL FET for DFPs SINKING VBUS. ENABLED FOR DEAD BATTERY VBUS_SINK CHARGER VBUS_C_CTRL VBUS (5-20V) VBUS_SOURCE DC/DC 3.3V VDDIO VBUS_P_CTRL 11 12 Embedded Controller I2C_INT 14 20 19 VDDIO 16 EPAD HPD ALT_MODE_MUX_CTRL 7 VCCD 8 VDDIO VDDD VDDD 20-CSP GPIO VCONN2 GPIO SWD_IO GPIO SWD_CLK GPIO CCG2 24-QFN GPIO GPIO I2C_0_SCL CC2 I2C_0_SDA CC1 XRES RD1 VSS HPD 13 GPIO 4 10 GPIO VDDIO VCONN1 23 GPIO 5 9 1uF 6 1uF GPIO 15 VBUS_P_CTRL 18 VBUS_C_CTRL 22 VBUS_DISCHARGE 21 CC2_VCONN_CTRL 24 CC1_VCONN_CTRL VBUS_DISCHARGE 5.0V OPTIONAL FETS for DFPs SUPPORTING VCONN Type-C Receptacle 1 2 3 VBUS 400pF 400pF 17 VBUS_MON I2C_SDA_MSTR_1 I2C_SCL_MSTR_1 Display Mux 5.0V I2C MASTER FOR ALT MODE MUX CONTROL HighSpeed Lines SuperSpeed Lines SBU Lines 文档编号：001-97028 版本 *A 页 11/27 EZ-PD™ CCG2 数据手册 图 11. 上行方向端口 （UFP）应用 — 带有 Type-C 型端口的平板电脑 VSEL_1 VSEL_0 DC/DC OR AC-DC SECONDARY (5-20V) VBUS (5-20V) VBUS_IN OPTIONAL VDDIO SUPPLY. CAN SHORT VDDIO TO VDDD IN SINGLE SUPPLY SYSTEMS 3.3V VBUS_P_CTRL 11 VBUS_IN 5V 12V 20V 12 14 VSEL_1 20 VSEL_0 19 VDDIO 16 EPAD 文档编号：001-97028 版本 *A 7 VCCD 8 VDDIO VDDD VDDD GPIO VCONN2 GPIO SWD_IO GPIO SWD_CLK GPIO CCG2 24-QFN GPIO GPIO GPIO CC2 GPIO CC1 XRES RD1 VSS 13 GPIO VSEL_0 0 1 1 4 VCONN1 10 GPIO VSEL_1 0 0 1 5 23 GPIO VSEL_1 and VSEL_0 CONTROL THE SECONDARY SIDE OF AN AC-DC OR A DCDC TO SELECT THE VOLTAGE ON VBUS_IN AN EXAMPLE IS SHOWN BELOW: 9 1uF 6 1uF GPIO 15 VBUS_P_CTRL 5.0V 18 22 VBUS_DISCHARGE 21 CC2_VCONN_CTRL 24 CC1_VCONN_CTRL VBUS_DISCHARGE Type-C Receptacle 5.0V OPTIONAL FETS for DFPs SUPPORTING VCONN 1 2 3 VBUS 400pF 400pF 17 VBUS_MON 页 12/27 EZ-PD™ CCG2 数据手册 电气规范 最大绝对额定值 表 1. 最大绝对额定值 [1] 参数 说明 最小值 典型值 最大值 单位 –0.5 – 详情 / 条件 VDDD_MAX 相对于 VSS 的数字供电电压 6 V 最大绝对值 VCONN1_MAX 相对于 VSS 的最大供电电压 6 V 最大绝对值 VCONN2_MAX 相对于 VSS 的最大供电电压 6 V 最大绝对值 VDDIO_MAX 相对于 VSS 的最大供电电压 6 V 最大绝对值 VGPIO_ABS GPIO 电压 –0.5 – VDDIO+ 0.5 V 最大绝对值 IGPIO_ABS 每个 GPIO 上最大的电流 –25 – 25 mA 最大绝对值 IGPIO_injection GPIO 注入电流， VIH > VDDD 时， 该值最大； VIL < VSS 时，该值最小 –0.5 – 0.5 mA ESD_HBM 人体静电放电模型 2200 – – V 最大绝对值，每个引脚上 注入的电流 – ESD_CDM 静电放电的带电器件模型 500 – – V – LU 栓锁的引脚电流 –200 – 200 mA – ESD_IEC_CON 静电放电 IEC61000-4-2 8000 – – V 在 CC1、 CC2、 VCONN1 以及 VCONN2 引脚上进行接触放电 ESD_IEC_AIR 静电放电 IEC61000-4-2 15000 – – V 在 CC1、 CC2、 VCONN1 以及 VCONN2 引脚上进行空气放电 器件级规范 除非另有说明，否则规范的适用温度是 –40 °C TA 85 °C 且 TJ 100 °C。除非另有说明，否则这些规范的适用范围为 3.0 V 到 5.5 V。 表 2. 直流规范 规范 ID 编号 参数 说明 最小值 典型值 最大值 单位 详情 / 条件 SID.PWR#1 VDDD 供电输入电压 2.7 – 5.5 V UFP 应用 SID.PWR#1_A VDDD 电源输入电压 3.0 – 5.5 V DFP/DRP 应用 SID.PWR#23 VCONN1 供电输入电压 4.0 – 5.5 V – SID.PWR#23_A VCONN2 供电输入电压 4.0 – 5.5 V – SID.PWR#13 VDDIO GPIO 供电电源 1.71 – 5.5 V – SID.PWR#24 VCCD 输出电压 （供给内核逻辑） – 1.8 – V – SID.PWR#15 CEFC VCCD 引脚上的外部电压调节器 旁路 1 1.3 1.6 µF X5R 陶瓷电容或更好的电容 SID.PWR#16 CEXC VDDD 引脚上的电源去耦电容 – 1 – µF X5R 陶瓷电容或更好的电容 在 VCONN1 和 VCONN2 引脚上的 电源去耦电容 – 0.1 – µF X5R 陶瓷电容或更好的电容 SID.PWR#25 活动模式， VDDD = 2.7 ~ 5.5 V。典型值在 VDD = 3.3 V 时测量。 注释： 1. 器件在高于表 1 中所列出的最大绝对值工作可能会造成永久性的损害。长期使用最大绝对值可能会影响器件的可靠性。最大存放温度是 150°C，符合 JEDEC 标准 JESD22-A103 — 高温度存放使用寿命标准。如果采用的值低于最大绝对值但高于正常值，则器件不能正常工作。 文档编号：001-97028 版本 *A 页 13/27 EZ-PD™ CCG2 数据手册 表 2. 直流规范 （续） 规范 ID 编号 SID.PWR#12 参数 IDD12 说明 最小值 供电电流 – 典型值 最大值 7.5 – 单位 详情 / 条件 mA VCONN1 或 VCONN2 = 5 V， TA = 25 °C，CC I/O IN 传输 或接收， RA 已断开，无 I/O 源电流， CPU 频率为 12 MHz 睡眠模式， VDDD = 2.7 ~ 5.5 V SID25A IDD20A – 2.0 3.0 mA VDDD = 3.3 V，TA = 25 °C， 所有模块 （CPU 除外）使 能， CC I/O 使能，无 I/O 源 电流 VCONN1 = 5.0，使能 RA 开关 – 100 – µA 在 VCONN1 和 VCONN2 引脚 上使能 RA 开关 VCONN / VCONN2 = 5 V， TA = 25 °C I2C 唤醒。打开 WDT。 IMO 的频率为 48 MHz 深度睡眠模式， VDDD = 2.7 ~ 3.6 V （使能电压调节器） SID_DS_RA IDD_DS_ RA SID34 IDD29 VDDD = 2.7 ~ 3.6 V。 I2C 唤醒和打开 WDT – 50 – µA 在 VCONN1 和 VCONN2 引脚 上禁用 RA 开关。 VDDD = 3.3 V， TA = 25 °C SID_DS IDD_DS VDDD = 2.7 ~ 3.6 V。 CC 唤醒被使能 – 2.5 – µA 电源 = VDDD，不附加 Type-C 型，使能 CC 进行 唤醒，禁用 RP IDD_XR 触发 XRES 时的供电电流 – 1 10 µA XRES 电流 SID307 – 表 3. 交流规范 规范 ID 编号 SID.CLK#4 参数 FCPU SID.PWR#20 SID.XRES#5 从睡眠模式唤醒的时间 TDEEPSLEEP 从深度睡眠模式唤醒的时间 TXRES 外部复位脉冲宽度 SYS.FES#1 T_PWR_RDY SID.PWR#21 说明 最小值 典型值 最大值 DC – 48 CPU 频率 TSLEEP 从启动 （加电）到 “ 接收 I2C/CC 指令 ” 的时间 单位 MHz 详情 / 条件 3.0 V VDDD 5.5 V – 0 – µs 由特性决定 – – 35 µs 24 MHz IMO。由特性决定 5 – – µs 由特性决定 – 5 25 ms 由特性决定 I/O 表 4. 直流 I/O 的规范 规范 ID 编号 SID.GIO#37 参数 VIH[2] 输入电压为高时的阈值 说明 SID.GIO#38 VIL 输入电压为低时的阈值 SID.GIO#39 VIH[2] LVTTL 输入， VDDIO < 2.7 V 最小值 0.7 × VDDIO 典型值 – 最大值 – 单位 V – – 0.3 × VDDIO V 0.7× VDDIO – – V 详情 / 条件 CMOS 输入 CMOS 输入 – SID.GIO#40 VIL LVTTL 输入， VDDIO < 2.7 V – – 0.3 × VDDIO V – SID.GIO#41 VIH[2] LVTTL 输入， VDDIO 2.7 V 2.0 – – V – SID.GIO#42 VIL LVTTL 输入， VDDIO 2.7 V – – 0.8 V – V 当 VDDIO 为 3 V 时， IOH = 4 mA SID.GIO#33 VOH 输出为高电平时的输出电压 VDDIO –0.6 – – 注释： 2. VIH 必须不超过 VDDIO + 0.2 V。 文档编号：001-97028 版本 *A 页 14/27 EZ-PD™ CCG2 数据手册 表 4. 直流 I/O 的规范 （续） 规范 ID 编号 参数 说明 最小值 典型值 最大值 单位 详情 / 条件 VDDIO –0.5 – – V VDDIO 为 1.8 V 时， IOH = 1 mA 输出低电平时的电压 – – 0.6 V VDDIO 为 1.8 V 时， IOL = 4 mA 输出低电平时的电压 – – 0.6 V VDDIO 为 3 V 时， IOL = 8 mA 3.5 5.6 8.5 kΩ – 3.5 5.6 8.5 kΩ – – – 2 nA – 7 pF 25 °C，VDDIO = 3.0 V – SID.GIO#34 VOH 输出为高电平时的输出电压 SID.GIO#35 VOL SID.GIO#36 VOL SID.GIO#5 SID.GIO#16 上拉电阻 RPULLDOWN 下拉电阻 IIL 输入漏电流 （绝对值） SID.GIO#17 CIN 输入电容 – SID.GIO#43 VHYSTTL 输入迟滞 LVTTL 电平 25 40 – mV VDDIO 2.7 V。 由特性决定 SID.GPIO#44 VHYSCMOS 输入迟滞 CMOS 电平 0.05 × VDDIO – – mV 由特性决定 SID69 IDIODE 通过保护二极管到达 VDDIO/Vss 的电流 – – 100 µA 由特性决定 SID.GIO#45 ITOT_GPIO 芯片的最大源电流或灌电流 – – 200 mA 由特性决定 SID.GIO#6 RPULLUP 表 5. 交流 I/O 规范 （由特性保证） 规范 ID 编号 SID70 参数 TRISEF 上升时间 说明 SID71 TFALLF 下降时间 最小值 典型值 最大值 2 – 12 2 – 12 单位 详情 / 条件 ns 3.3 V VDDIO， Cload = 25 pF ns 3.3 V VDDIO， Cload = 25 pF XRES 表 6. XRES 直流规范 规范 ID 编号 SID.XRES#1 VIH 参数 说明 输入电压为高时的阈值 SID.XRES#2 VIL 输入电压为低时的阈值 – – 0.3 × VDDIO SID.XRES#3 CIN 输入电容 – – SID.XRES#4 VHYSXRES 输入电压迟滞 – – 7 0.05 × VDDIO 文档编号：001-97028 版本 *A 最小值 典型值 – 0.7 × VDDIO 最大值 – 单位 详情 / 条件 V CMOS 输入 V CMOS 输入 pF mV – 由特性决定 页 15/27 EZ-PD™ CCG2 数据手册 数字外设 下列规范适用于定时器模式下的定时器 / 计数器 /PWM 外设。 GPIO 引脚的脉冲宽度调制 （PWM） 表 7. PWM 交流规范 （由特性保证） 规范 ID 参数 说明 最小值 典型值 最大值 SID.TCPWM.3 TCPWMFREQ 工作频率 – Fc – SID.TCPWM.4 TPWMENEXT 输入触发脉冲宽度 – 2/Fc – SID.TCPWM.5 TPWMEXT 输出触发脉冲宽度 – 2/Fc – SID.TCPWM.5A TCRES 计数器的分辨率 – 1/Fc – SID.TCPWM.5B PWMRES PMW 分辨率 – 1/Fc – SID.TCPWM.5C QRES 正交输入分辨率 – 1/Fc – 单位 详情 / 条件 Fc 最大值 = CLK_SYS。 MHz 最大值 = 48 MHz ns 用于所有触发事件 上溢、下溢和 CC ns （计数值等于比较值）输出 的最小宽度 ns 连续计数间的最短时间 ns PWM 输出的最小脉冲宽度 ns 正交相位输入间的最小脉冲 宽度 I2C 表 8. 固定 I2C 直流规范 （由特性决定） 规范 ID SID149 II2C1 参数 说明 SID150 II2C2 最小值 典型值 最大值 – – 60 速度为 100 kbps 时的模块电流消耗 – – 185 速度为 400 kbps 时的模块电流消耗 SID151 II2C3 速度为 1 Mbps 时的模块电流消耗 SID152 II2C4 在深度睡眠模式下使能 I2C 单位 µA 详情 / 条件 – µA – – – 390 µA – – – 1.4 µA – 表 9. 固定 I2C 交流规范 （由特性保证） 规范 ID SID153 参数 FI2C1 说明 最小值 典型值 最大值 单位 – – 1 Mbps 比特率 详情 / 条件 – 表 10. 固定 UART 直流规范 （由特性保证） 规范 ID 编号 SID160 参数 IUART1 说明 在速度为 100 Kbits/ 秒下的模块电流消耗 SID161 IUART2 在速度为 1000 Kbits/ 秒下的模块电流消耗 最小值 典型值 最大值 – – 125 – – 312 单位 µA 详情 / 条件 – µA – 表 11. 固定 UART 交流规范 （由特性保证） 规范 ID 编号 SID162 参数 FUART 说明 最小值 典型值 最大值 单位 – – 1 Mbps 比特率 详情 / 条件 – 表 12. 固定 SPI 直流规范 （由特性保证） 规范 ID 编号 参数 说明 最小值 典型值 最大值 单位 详情 / 条件 SID163 ISPI1 速度为 1 Mbits/ 秒时的模块 电流消耗 – – 360 µA – 文档编号：001-97028 版本 *A 页 16/27 EZ-PD™ CCG2 数据手册 表 12. 固定 SPI 直流规范 （由特性保证）（续） SID164 ISPI2 速度为 4 Mbps 时的模块电 流消耗 – – 560 µA – SID165 ISPI3 速度为 8 Mbits/ 秒时的模块 电流消耗 – – 600 µA – 说明 最小值 典型值 最大值 单位 详情 / 条件 – – 8 MHz – 最小值 典型值 最大值 单位 详情 / 条件 – 表 13. 固定 SPI 交流规范 （由特性保证） 规范 ID 编号 SID166 参数 FSPI SPI 工作频率 （主设备； 6X 过采样） 表 14. SPI 主设备模式的固定交流规范 （由特性保证） 规范 ID 编号 参数 说明 SID167 TDMO SClock 驱动沿后的 MOSI 有效时间 – – 15 ns SID168 TDSI SClock 捕获沿前 MISO 有 效的时间 20 – – ns 全时钟、 MISO 推迟采样 SID169 THMO 先前的 MOSI 数据保持时间 0 – – ns 请参考从设备捕获边沿 最小值 典型值 最大值 单位 详情 / 条件 – 表 15. SPI 从设备模式的固定交流规范 （由特性保证） 规范 ID 编号 参数 SID170 TDMI SClock 捕获沿前的 MOSI 有 效时间 40 – – ns SID171 TDSO SClock 驱动沿后的 MISO 有 效时间 – – 42 + 3*TCPU ns 48 ns – – ns – ns – SID171A SID172 SID172A 说明 TDSO_EXT 在外部时钟模式下 SClock 驱 动沿后 MISO 的有效时间。 THSO 先前的 MISO 数据保持时间 TSSELSCK 从 SSEL 有效到第一个 SCK 沿有效的时间 文档编号：001-97028 版本 *A 0 100 – TCPU = 1/FCPU 页 17/27 EZ-PD™ CCG2 数据手册 存储器 表 16. 闪存交流规范 规范 ID 参数 最小值 典型值 最大值 单位 详情 / 条件 – – 20 ms 行（模块）= 128 个字节 – – 13 ms – – – 7 ms – SID178 行擦除时间 TROWPROGRAM[3] 擦除后的行编程时间 TBULKERASE[3] 批量擦除时间 （32 KB） – – 35 ms – SID180 TDEVPROG[3] 器件总编程时间 – – 7.5 秒 由特性保证 SID181 FEND 闪存耐久性 100 K – – 周期 由特性保证 SID182 FRET1 闪存数据保持时间。TA 55 °C， 100 K 个编程 / 擦除周期 20 – – 年 由特性保证 SID182A FRET2 闪存数据保持时间。TA 85 °C， 10 K 个编程 / 擦除周期 10 – – 年 由特性保证 SID.MEM#4 TROWWRITE[3] SID.MEM#3 TROWERASE[3] SID.MEM#8 说明 行 （模块）编写时间 （擦除和编程） 系统资源 欠压时的上电复位 （POR） 表 17. 非精密上电复位 （PRES） 规范 ID SID185 参数 VRISEIPOR 上升触发电压 说明 最小值 0.80 典型值 – 最大值 1.50 单位 V 由特性保证 详情 / 条件 SID186 VFALLIPOR 下降触发电压 0.75 – 1.4 V 由特性决定 表 18. 精密上电复位 （POR） 规范 ID 参数 说明 SID190 VFALLPPOR 活动模式和睡眠模式下的 BOD 触 发电压 SID192 VFALLDPSLP 深度睡眠模式下的 BOD 触发电压 最小值 典型值 1.48 1.1 最大值 单位 详情 / 条件 – 1.62 V 由特性保证 – 1.5 V 由特性决定 注释： 3. 它可能需要最多 20 毫秒来写入到闪存。在这段时间内请勿复位器件，否则会中断闪存操作并且不能保证该操作的完成。复位源包括 XRES 引脚、软件复位、CPU 锁 存状态和特权冲突、不合适的电源电平以及看门狗。需要确保这些复位源不会无意被触发。 文档编号：001-97028 版本 *A 页 18/27 EZ-PD™ CCG2 数据手册 SWD 接口 表 19. SWD 接口规范 规范 ID 参数 说明 最小值 典型值 最大值 单位 详情 / 条件 SID.SWD#1 F_SWDCLK1 3.3 V VDDIO 5.5 V – – 14 MHz SWDCLK CPU 时钟频 率的 1/3 SID.SWD#2 F_SWDCLK2 1.8 V VDDIO 3.3 V – – 7 MHz SWDCLK CPU 时钟频 率的 1/3 SID.SWD#3 T_SWDI_SETUP T = 1/f SWDCLK 0.25*T – – ns 由特性决定 SID.SWD#4 T_SWDI_HOLD T = 1/f SWDCLK 0.25*T – – ns 由特性决定 SID.SWD#5 T_SWDO_VALID T = 1/f SWDCLK – – 0.5*T ns 由特性决定 SID.SWD#6 T_SWDO_HOLD T = 1/f SWDCLK 1 – – ns 由特性决定 最小值 典型值 最大值 单位 详情 / 条件 – – 1000 µA – 说明 最小值 典型值 最大值 单位 详情 / 条件 SID.CLK#13 FIMOTOL 在频率为 24、 36 或 48 MHz 时 测量频率差异 （出厂调整后） – – ±2 % – SID226 TSTARTIMO IMO 启动时间 – – 7 µs – SID229 TJITRMSIMO 频率为 48 MHz 时的 RMS 抖动 – 145 – ps – IMO 频率 24 – 48 MHz – 内部主振荡器 表 20. IMO 直流规范 （由设计保证） 规范 ID SID218 说明 频率为 48 MHz 时的 IMO 工作 电流 IIMO 表 21. IMO 交流规范 规范 ID 参数 FIMO – 内部低速振荡器 表 22. ILO 直流规范 （由设计保证） 规范 ID 参数 说明 最小值 典型值 最大值 单位 详情 / 条件 SID231 IILO 频率为 32 kHz 时的 ILO 工作电 流 – 0.3 1.05 µA 由特性决定 SID233 IILOLEAK ILO 漏电流 – 2 15 nA 由设计保证 单位 ms 由特性保证 表 23. ILO 交流规范 规范 ID SID234 参数 TSTARTILO ILO 启动时间 SID236 TILODUTY ILO 占空比 40 50 60 % ILO 频率 20 40 80 kHz SID.CLK#5 FILO 文档编号：001-97028 版本 *A 说明 最小值 典型值 – – 最大值 2 详情 / 条件 由特性决定 – 页 19/27 EZ-PD™ CCG2 数据手册 断电 表 24. PD 直流规范 规范 ID SID.PD.1 参数 Rp_std 说明 默认 USB 电源时的 DFP CC 终端电阻 SID.PD.2 Rp_1.5A 1.5 A 电源时的 DFP CC 终端电阻 SID.PD.3 Rp_3.0A SID.PD.4 Rd SID.PD.5 最小值 典型值 最大值 单位 64 80 96 µA 194 详情 / 条件 – 166 180 µA – 3.0 A 电源时的 DFP CC 终端电阻 304 330 UFP CC 终端电阻 4.59 5.1 356 µA – 5.61 kΩ – Rd_DB RD1 和 CC2 上的 UFP Dead Battery CC 终端电阻 4.08 5.1 6.12 kΩ 所有电源被强制为 0 V，并 RD1 或 CC2 上采用 0.6 V SID.PD.6 RA 电源线缆终端电阻 0.8 1.0 1.2 kΩ 所有电源被强制为 0 V，并 VCONN1 或 VCONN2 上采用 0.2 V SID.PD.7 Ra_OFF 电源线缆终端电阻 — 禁用 0.4 0.75 – SID.PD.8 Rleak_1 负载电容为 0.1 µF 时的 VCONN 漏电阻 – – 216 MΩ RA 被禁用时， VCONN1 或 VCONN2 的电压为 2.7 V kΩ SID.PD.9 Rleak_2 负载电容为 0.5 µF 时的 VCONN 漏电阻 – – 41.2 kΩ SID.PD.10 Rleak_3 负载电容为 1.0 µF 时的 VCONN 漏电阻 – – 19.6 kΩ SID.PD.11 Rleak_4 负载电容为 2.0 µF 时的 VCONN 漏电阻 – – 9.8 kΩ SID.PD.12 Rleak_5 负载电容为 5.0 µF 时的 VCONN 漏电阻 – – 4.1 kΩ SID.PD.13 Rleak_6 负载电容为 10 µF 时的 VCONN 漏电阻 – – 2.0 kΩ SID.PD.14 Ileak 拔掉线缆时放电引起的 VCONN1 和 VCONN2 上的漏电流 150 – – µA 受管理的有效线缆 （ MAC ）放 电 – 模数转换器 表 25. ADC 直流规范 规范 ID 参数 SID.ADC.1 分辨率 SID.ADC.2 INL ADC 分辨率 说明 SID.ADC.3 DNL 微分非线性 –2.5 – 2.5 LSB – SID.ADC.4 增益误差 增益误差 –0.5 – 0.5 LSB – 积分非线性 最小值 典型值 最大值 单位 – 8 – 位 –1.5 – 1.5 LSB 详情 / 条件 – – 表 26. ADC 交流规范 规范 ID 参数 说明 SID.ADC.5 SLEW_Max 采样电压信号变化率 文档编号：001-97028 版本 *A 最小值 典型值 最大值 单位 – – 3 V/ms 详情 / 条件 – 页 20/27 EZ-PD™ CCG2 数据手册 订购信息 表 27 中列出了 EZ-PD CCG2 器件的型号和特性。 表 27. EZ-PD CCG2 订购信息 器件型号 应用 Type-C 型端口 终端电阻 角色 封装 线缆 20 球型焊盘 CSP 线缆 14-DFN 有效线缆 20 球型焊盘 CSP CYPD2103-20FNXIT 线缆 1 CYPD2103-14LHXIT 线缆 1 CYPD2105-20FNXIT 有效线缆 1 CYPD2104-20FNXIT 配件 1 RA[4] RA[4] RA[4] RD[5] 配件 20 球型焊盘 CSP CYPD2122-20FNXIT 平板电脑 1 RP[6]、RD[5] DRP 20 球型焊盘 CSP RP[6]、 RD[5] RP[6] DRP 24-QFN DFP 24-QFN CYPD2122-24LQXIT 笔记本电脑 1 CYPD2134-24LQXIT DFP 1 订购代码定义 CY PD 2 1 0 X - XX XX X I T T = 盘带包装 温度范围： I = 工业级 无铅 封装类型：XX = FN、 LH 或 LQ FN = CSP ； LH = DFN ； LQ = QFN 封装中引脚的数量：XX = 14、 20 或 24 器件功能：表示作用和终端位置的独特组合编号： X=2或3或4或5 特性：独特应用 Type-C 型端口数量：1 表示一个端口 产品类型：2 表示第二代产品系列 （CCG2） 市场代码：PD 表示电源供应产品系列 公司 ID：CY = 赛普拉斯 注释： 4. 终端电阻表示一个 EMCA。 5. 终端电阻表示一个配件或 UFP。 6. 终端电阻表示一个 DFP。 文档编号：001-97028 版本 *A 页 21/27 EZ-PD™ CCG2 数据手册 封装 表 28. 封装特性 参数 说明 条件 – 最小值 -40 典型值 25 最大值 85 单位 °C 工作结温 – -40 – 100 °C TJA 封装 JA （20 球型焊盘 WLCSP） – – 66 – °C/W TJC 封装 JC （20 球型焊盘 WLCSP） – – 0.7 – °C/W TJA 封装 JA （14 引脚 DFN） – – 31 – °C/W TJC 封装 JC （14-DFN） – – 59 – °C/W TJA 封装 JA （24-QFN） – – 22 – °C/W TJC 封装 JC （24-QFN） – – 29 – °C/W TA 工作环境温度 TJ 表 29. 回流焊峰值温度 封装 20 球型焊盘 WLCSP 14-DFN 24-QFN 最高峰值温度 260 °C 峰值温度为 5 °C 的最长时间 260 °C 30 秒 260 °C 30 秒 30 秒 封装潮敏等级 （MSL）， IPC/JEDEC J-STD-2 封装 MSL 20 球型焊盘 WLCSP 14-DFN MSL 1 24-QFN MSL 3 MSL 3 图 12. 20 球型焊盘 WLCSP （1.63 × 2.03 × 0.55 mm） FN20B 封装外形， 001-95010 TOP VIEW 1 2 3 SIDE VIEW BOTTOM VIEW 4 4 3 2 1 A A B B C C D D E E 001-95010 *A NOTES: 1. REFERENCE JEDEC PUBLICATION 95, DESIGN GUIDE 4.18 2. ALL DIMENSIONS ARE IN MILLIMETERS 文档编号：001-97028 版本 *A 页 22/27 EZ-PD™ CCG2 数据手册 图 13. 14-DFN （2.5 × 3.5 × 0.6 mm）， LH14A， 0.95 × 3.00 E-Pad （Sawn 版本）封装外形， 001-96312 001-96312 ** 图 14. 24-QFN （4 × 4 × 0.55 mm）， LQ24A， 2.65 × 2.65 E-Pad （Sawn 版本）封装外形， 001-13937 001-13937 *F 文档编号：001-97028 版本 *A 页 23/27 EZ-PD™ CCG2 数据手册 缩略语 表 30. 本文档中使用的缩略语 （续） 缩略语 表 30. 本文档中使用的缩略语 缩略语 说明 ADC 模数转换器 API 应用编程接口 ARM® 高级 RISC 机器，即为一种 CPU 架构 配置通道 CC CCG2 第二代线缆控制器 CPU 中央处理器 CRC 循环冗余校验，即为一种错误校验协议 电流感应 CS 说明 opamp 运算放大器 OCP 过流保护 OVP 过压保护 PCB 印刷电路板 PD 电源供应 PGA 可编程增益放大器 PHY 物理层 POR 上电复位 PRES 精密上电复位 Programmable System-on-Chip™ （可编程片上系统） DFP 下行方向端口 PSoC® DIO 数字输入 / 输出， GPIO 只具有数字功能，无模拟 功能。请参见 GPIO。 PWM 脉冲宽度调制器 RAM 随机存取存储器 RISC 精简指令集计算 RMS 均方根 RTC 实时时钟 DRP 双功能端口 EEPROM 电可擦除可编程只读存储器 EMCA 是一种 USB 线缆，它包含一个可将线缆特性 （如电流比率）报告给 Type-C 型接口的 IC。 EMI 电磁干扰 RX 接收 ESD 静电放电 SAR 逐次逼近寄存器 FPB 闪存修补和断点 SCL I2C 串行时钟 FS 全速 SDA I2C 串行数据 GPIO 通用输入 / 输出 S/H 采样和保持 IC 集成电路 SPI 串行外设接口，即为一种通信协议 IDE 集成开发环境 SRAM 静态随机存取存储器 串行线调试，即为一种测试协议 I2C 内部集成电路，即为一种通信协议 SWD ILO 或 IIC 内部低速振荡器，另请参见 IMO TX 发送 IMO 内部主振荡器，另请参见 ILO Type-C I/O 输入 / 输出，另请参见 GPIO USB 连接器更细长，并且线缆可反向的新标准， 能够提供高达 100 W 的电源 LVD 低压检测 UART 通用异步发送器接收器，它是一种通信协议 LVTTL 低压晶体管 — 晶体管逻辑 USB 通用串行总线 MCU 微控制器 USBIO USB 输入 / 输出，用于连接至 USB 端口的 CCG2 引脚 NC 无连接 XRES 外部复位 I/O 引脚 NMI 不可屏蔽的中断 NVIC 嵌套向量中断控制器 文档编号：001-97028 版本 *A 页 24/27 EZ-PD™ CCG2 数据手册 文档规范 测量单位 表 31. 测量单位 符号 测量单位 °C 摄氏度 Hz 赫兹 KB 1024 字节 kHz 千赫兹 k 千欧 Mbps 每秒兆比特 MHz 兆赫 M 兆欧姆 Msps 每秒兆次采样 µA 微安 µF 微法 µs 微秒 µV 微伏 µW 微瓦 mA 毫安 ms 毫秒 mV 毫伏 nA 纳安 ns 纳秒 欧姆 pF 皮法 ppm 百万分率 ps 皮秒 s 秒 sps 每秒采样数 V 伏特 文档编号：001-97028 版本 *A 页 25/27 EZ-PD™ CCG2 数据手册 文档修订记录 说明标题： EZ-PD™ CCG2 数据手册 USB Type-C 型端口控制器 文档编号：001-97028 ECN 版本 变更者 提交日期 变更说明 ** 4722821 WEIZ 04/15/2015 本文档版本号为 Rev**，译自英文版 001-93912 Rev*E。 *A 4791639 WEIZ 文档编号：001-97028 版本 *A 06/15/2015 本文档版本号为 Rev*A，译自英文版 001-93912 Rev*G。 页 26/27 EZ-PD™ CCG2 数据手册 销售、解决方案和法律信息 全球销售和设计支持 赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问赛普拉斯 所在地。 PSoC® 解决方案 产品 汽车级产品 cypress.com/go/automotive 时钟与缓冲区 接口 照明与电源控制 存储器 PSoC cypress.com/go/clocks cypress.com/go/interface cypress.com/go/powerpsoc cypress.com/go/memory cypress.com/go/psoc 触摸感应产品 cypress.com/go/touch USB 控制器 无线 / 射频 psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP 赛普拉斯开发者社区 社区 | 论坛 | 博客 | 视频 | 培训 技术支持 cypress.com/go/support cypress.com/go/USB cypress.com/go/wireless © 赛普拉斯半导体公司， 2014-2015。此处所包含的信息可随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会根据专利权 或其他权利以明示或暗示方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯产品不保证能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能发 生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风 险，并确保赛普拉斯免于因此而受到任何指控。 所有源代码 （软件和 / 或固件）均归赛普拉斯半导体公司 （赛普拉斯）所有，并受全球专利法规 （美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可 者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支 持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演 示。 免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括 （但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的权 利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于合理预计可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的 关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 产品使用可能受适用于赛普拉斯软件许可协议的限制。 文档编号：001-97028 版本 *A 本文件中介绍的所有产品和公司名称均为其各自所有者的商标。 修订日期：June 15, 2015 页 27/27