EZ-PD™ CCG2 デー タ シー ト USB Type-C ポー ト コ ン ト ロー ラ ー 概要説明 EZ-PD™ CCG2 は最新の USB Type-C と PD 規格に準拠 し た USB Type-C コ ン ト ロー ラ ーです。 EZ-PD CCG2 は、 パ ッ シ ブ ケー ブル、 ア ク テ ィ ブ ケーブル と 電源供給 さ れる ア ク セサ リ の完全な USB Type-C と USB 電源供給ポー ト 制御ソ リ ュ ーシ ョ ン を提供 し ます。 こ れはまた、 多 く のア ッ プ ス ト リ ームお よびダウン ス ト リ ーム対向ポー ト のア プ リ ケーシ ョ ンに も 使用する こ と がで き ま す。 EZ-PD CCG2 は、 32KB フ ラ ッ シ ュ メ モ リ を内蔵 し た、 32 ビ ッ ト で 48MHz ARM® Cortex®-M0 プ ロ セ ッ サにサイ プ レ ス独自 の M0S8 技術を採用 し て、 RP、 RD、 RA と い う Type-C 終了抵抗を含む完全な Type-C ト ラ ン シーバー も 統合 し ます。 ア プ リ ケーシ ョ ン Type-C サポー ト USB Type-C EMCA ケーブル ■ USB Type-C 電源供給ア ク セサ リ ■ USB Type-C ア ッ プ ス ト リ ーム対向ポー ト ■ USB Type-C ダウン ス ト リ ーム対向ポー ト ■ ■ ■ ■ 低消費電力動作 ■ 特長 ■ ■ 32 ビ ッ ト MCU サブ シ ス テム 48MHz ARM Cortex-M0 CPU ■ 32KB フ ラ ッ シ ュ ■ 4KB SRAM ■ シ ス テム内で再プ ロ グ ラ ム可能 ■ ■ 動作電圧 2.7V ～ 5.5V 互いに分離 さ れた 2 本の独立 し た VCONN レール I/O上の1.71V～5.5V信号方式を可能にする GPIO用の独立 し た電源電圧ピ ン リ セ ッ ト : 1.0µA、 デ ィ ープ ス リ ープ : 2.5µA、 ス リ ープ : 2.0mA CC と VCONN ピ ン上のシ ス テム レ ベル ESD ■ 統合デジ タ ル ブ ロ ッ ク USB-PD プ ロ ト コ ルが必要 と する応答時間の要件を満たすた めに統合 さ れた タ イ マー と カ ウン タ ー 2 ■ 再コ ン フ ィ ギ ュ レーシ ョ ン可能な I C や SPI、UART 機能を備 えた、 実行時に再 コ ン フ ィ ギ ュ レーシ ョ ン で き る シ リ アル通 信ブ ロ ッ ク (SCB) ■ ク ロ ッ ク と 発振器 ■ 内蔵 ト ラ ン シーバー ( ベースバン ド PHY) 内蔵 UFP (RD)、 EMCA (RA) 終端抵抗、 DFP 用の電流源 (RP) 1 個の USB Type-C ポー ト に対応 パ ッ ケージ ■ ■ ■ 発振器を内蔵、 外部ク ロ ッ ク を不要にする IEC61000-4-2 レ ベル 4C によ る ±8kV 接触放電 と ±15kV エ ア ギ ャ ッ プ放電 1.63mm × 2.03mm、 20 ボール ウ ェ ハー レ ベル CSP (WLCSP) 、 0.4mm ボール ピ ッ チ 2.5mm × 3.5mm × 0.6mm 14 ピ ン DFN 産業用温度範囲 (-40°C ～ +85°C) 論理ブ ロ ッ ク図 CCG2: USB Type-C Cable Controller MCU Subsystem Integrated Digital Blocks I/O Subsystem CC5 TCPWM1 Flash (32 KB) SRAM (4 KB) SCB2 (I2C, SPI, UART) (I2C, SCB2 SPI, UART) Profiles and Configurations Baseband MAC Baseband PHY VCONN2 Programmable IO Matrix 48 MHz Advanced High-Performance Bus (AHB) VCONN1 CORTEX-M0 VDDIO GPIO6 Port Integrated Rd3, Ra4, and Rp7 Serial Wire Debug 1 Timer, counter, pulse-width modulation block Serial communication block configurable as UART, SPI, or I2C Termination resistor denoting a UFP 4 Termination resistor denoting an EMCA 5 Configuration Channel 6 General-purpose input/output 7 Current Sources to indicate a DFP 2 3 Cypress Semiconductor Corporation 文書番号 : 001-97029 Rev. *A • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 改訂日 2015 年 6 月 15 日 EZ-PD™ CCG2 デー タ シー ト 目次 機能の概要 .......................................................................... 3 CPU および メ モ リ サブ シ ス テム ................................ 3 USB-PD サブ シ ス テム (SS) ........................................ 4 シ ス テム リ ソ ース ....................................................... 4 ペ リ フ ェ ラル ............................................................... 5 GPIO ........................................................................... 5 ピ ン配置 ............................................................................. 6 電源 .................................................................................... 8 ア プ リ ケーシ ョ ン図 ........................................................... 9 電気的仕様 ........................................................................ 13 絶対最大定格 ............................................................ 13 デバイ ス レ ベルの仕様 ............................................. 13 デジ タ ル ペ リ フ ェ ラル ............................................. 16 メ モ リ ........................................................................ 18 文書番号 : 001-97029 Rev. *A シ ス テム リ ソ ース ..................................................... 18 注文情報 ........................................................................... 21 注文コ ー ド の定義 ...................................................... 21 パ ッ ケージ ........................................................................ 22 略語 .................................................................................. 24 本書の表記法 .................................................................... 25 測定単位 .................................................................... 25 改訂履歴 ........................................................................... 26 セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ..................... 27 ワール ド ワ イ ド な販売 と 設計サポー ト ..................... 27 製品 ........................................................................... 27 PSoC® ソ リ ュ ーシ ョ ン ............................................ 27 サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 27 テ ク ニ カル サポー ト ................................................. 27 ページ 2/27 EZ-PD™ CCG2 デー タ シー ト 図 1. EZ-PD CCG2 ブ ロ ッ ク 図 CPU Subsystem AHB-Lite SPCIF FLASH 32 KB SRAM 4 KB ROM 8 KB FAST MUL NVIC, IRQMX Read Accelerator SRAM Controller ROM Controller System Resources Lite Power Sleep Control WIC POR REF PWRSYS System Interconnect (Single Layer AHB) Peripherals Peripheral Interconnect (MMIO) PCLK Clock Clock Control WDT IMO ILO Power Modes Active/Sleep Deep Sleep 6 x TCPWM CC BB PHY Test DFT Logic DFT Analog IOSS GPIO (3 x ports) Reset Reset Control XRES USB-PD SS High Speed I/O Matrix 2 X VCONN 32-bit SWD/TC Cortex M0 48 MHz 2 x SCB CCG2 Pads, ESD 12 x GPIOs, 2 x OVTs IO Subsystem 機能の概要 CPU および メ モ リ サブ シ ス テム CPU EZ-PD CCG2 内の Cortex-M0 CPU は 32 ビ ッ ト MCU サブ シ ス テムの一部であ り 、広範な ク ロ ッ ク ゲーテ ィ ングに対応 し た低 消費電力動作に最適化 さ れています。 ほ と んどの場合、 これは 16 ビ ッ ト 命令を使用 し 、Thumb-2 命令セ ッ ト を実行 し ます。 こ れによ り 、 Cortex-M3 と M4 な ど よ り 高性能プ ロ セ ッ サへのバ イ ナ リ コ ー ド の完全互換 と 前方移行が可能にな る ため、前方互 換が可能にな り ます。 サイ プ レ スによ る実装は、 1 サイ クル内 で 32 ビ ッ ト の結果を出すハー ド ウ ェ ア乗算器を含んでいます。 こ れは、32 の割 り 込み入力を持つネス ト 型ベ ク タ 割 り 込み コ ン ト ロー ラ ー (NVIC) ブ ロ ッ ク およびウ ェ イ ク ア ッ プ割 り 込み コ ン ト ロー ラ ー (WIC) を含んでいます。WIC はデ ィ ープ ス リ ープ モー ド か ら プ ロ セ ッ サを復帰 さ せる こ と が可能です。 これによ り 、 チ ッ プがデ ィ ープ ス リ ープ モー ド にあ る時に メ イ ン プ ロ セ ッ サへの電源を切る こ と がで き ます。Cortex-M0 CPU はマス ク不可能割 り 込み (NMI) 入力を提供 し ています。 こ れは、 ユー ザーが要求 し た シ ス テ ム機能用に使用 さ れて い な い時、 ユー ザーによ っ て使用で き ます。 文書番号 : 001-97029 Rev. *A また、 CPU は 2 線式の JTAG である シ リ アル ワ イヤ デバ ッ グ (SWD) イ ン タ ー フ ェ ース も 備えています。 EZ-PD CCG2 に使 用するデバ ッ グ コ ン フ ィ ギ ュ レーシ ョ ン には、 4 個のブ レー ク ポ イ ン ト ( ア ド レ ス ) コ ンパレー タ と 2 個のウ ォ ッ チポ イ ン ト ( デー タ ) コ ンパレー タ があ り ます。 フ ラ ッ シュ メ モリ EZ-PD CCG2 デバイ スは、 フ ラ ッ シ ュ ブ ロ ッ ク から の平均ア ク セス時間を改善する ために CPU に密結合 さ れた、フ ラ ッ シ ュ ア ク セ ラ レ ー タ を備え た フ ラ ッ シ ュ モ ジ ュ ールを内蔵 し てい ます。 フ ラ ッ シ ュ ブ ロ ッ クは、 48MHz では 1 ウ ェ イ ト ス テー ト (WS) ア ク セス時間、 24MHz では 0 WS ア ク セス時間に対応 し ています。 フ ラ ッ シ ュ ア ク セ ラ レ ー タ はシ ン グル サイ ク ル SRAM のア ク セス性能の平均 85% を達成 し ます。 必要に応 じ て、 EEPROM 動作 を エ ミ ュ レ ー ト す る ために フ ラ ッ シ ュ モ ジ ュ ールの一部を使用する こ と がで き ます。 SROM ブ ー ト お よ び コ ン フ ィ ギ ュ レ ーシ ョ ン ルーチ ン を格納す る監 視 ROM が提供 さ れています。 ページ 3/27 EZ-PD™ CCG2 デー タ シー ト USB-PD サブ シス テムは SOP、 SOP'、 SOP” メ ッ セージに応答 する よ う プ ログ ラ ム こ と がで き ます。 USB-PD サブ シ ス テム (SS) EZ-PD CCG2 は、USB Type-C ベースバン ド ト ラ ン シーバー と 物理層ロ ジ ッ ク で構成 さ れた USB-PD サブ シ ス テムを内蔵 し て います。 この ト ラ ン シーバーは BMC や 4b/5b 符号化 と 復号化 関数を実行 し 、 1.2V フ ロ ン ト エ ン ド を備えています。 こ のサブ シ ス テムは、EZ-PD CCG2 ソ リ ュ ーシ ョ ンの役割を確定する た めに必要な終端抵抗を統合 し ています。 RA は、 EZ-PD CCG2 を ア ク セサ リ または電気的にマー ク さ れたケーブル と 確定 し ま す。 RD は、 EZ-PD CCG2 をハイ ブ リ ッ ド ケーブルや ド ングル 内の UFP と 確定 し ます。 DFP に コ ン フ ィ ギ ュ レーシ ョ ン さ れ た場合、 搭載電流源は RP またはプルア ッ プ抵抗の役割を果た し ます。 こ れ らの電流源は、 Type-C で定義 さ れた電流容量の全 範囲 を 指定す る よ う プ ロ グ ラ ムす る こ と がで き ま す。 EZ-PD CCG2 はすべての USB-PD 通信に応答 し ます。EZ-PD CCG2 の USB-PD サブ シ ス テムは、 アナログ - デジ タ ル変換用の 8 ビ ッ ト SAR ( 逐次比較レ ジ ス タ ) ADC を含んでいます。 ADC には 8 ビ ッ ト DAC お よび コ ンパレー タ があ り ます。 DAC 出力はコ ンパレー タ の正の入力 と な り ます。 コ ンパレー タ の負の入力は 4 入力マルチ プ レ クサから派生 し ます。 マルチ プ レ クサの 4 入 力は、 一対のグローバル アナログ マルチ プ レ ク サ バス、 内部 バン ド ギ ャ ッ プ電圧、および絶対温度に比例する内部電圧です。 すべての GPIO 入力は、 ADC 用に GPIO がマルチ プ レ ク サ バ スに接続する よ う にする そのGPIOに付いたス イ ッ チ を介 し て、 グ ロ ーバル ア ナ ロ グ マ ルチ プ レ ク サ バス に接続で き ま す。 CC1、 CC2 お よび RD1 ピ ンはマルチ プ レ クサ バスに接続する こ と がで き ません。 図 2. USB-PD サブ シ ス テム To/From system Resources vref iref VDDD VCONN power logic To/ from AHB 8-bit ADC VDDD Enable Logic From AMUX Ra Enable VConn1 detect VConn2 detect VCONN1 Ra VCONN Detect Ra VCONN2 TxRx Enable 8kV IEC ESD Digital Baseband PHY Tx_data from AHB Analog Baseband PHY Enable Logic Tx SRAM 4b5b Encoder SOP Insert BMC Encoder Rx_data to AHB Rp TX CRC CC1 RD1 RX Rx SRAM 4b5b Decoder SOP Detect BMC Decoder CC2 Comp CC control CC detect Deep Sleep Reference Enable Deep Sleep Vref & Iref Gen Ref Active Rd DB Rd 8kV IEC ESD vref, iref Functional, Wakeup Interrupts シ ス テム リ ソ ース ク ロ ッ ク シ ス テム 電源シ ス テム EZ-PD CCG2 のク ロ ッ ク シ ス テムは内蔵主発振器 (IMO) およ び内部低消費電力発振器 (ILO) から な り ます。 電源シ ス テムは 8 ページの電源の節で詳 し く 説明 さ れます。 電 源シ ス テムは各モー ド に応 じ た電圧レ ベルを保証 し ます。 こ れ を実現する ために、 機能の正常な動作に必要な電圧レ ベルに達 する ま でモー ド への移行を遅延 さ せる ( 例えば、パワー オン リ セ ッ ト (POR) の時 )、または リ セ ッ ト ( 電圧低下検出 (BOD)) か 割 り 込み ( 低電圧検出 (LVD)) を生成 し ます。 EZ-PD CCG2 は 2.7 ～ 5.5V の範囲で 3 つの異な る電源から 動作で き、 3 つの電 力モー ド があ り ます。 これ らの電力モー ド 間の遷移は電源シ ス テムで管理 さ れます。EZ-PD CCG2 はス リ ープおよびデ ィ ープ ス リ ープの低消費電力モー ド に対応 し ています。 文書番号 : 001-97029 Rev. *A ページ 4/27 EZ-PD™ CCG2 デー タ シー ト ペ リ フ ェ ラル GPIO シ リ アル通信ブ ロ ッ ク (SCB) I2C、 EZ-PD CCG2 は、 SPI または UART イ ン タ ー フ ェ ース を 実装する よ う コ ン フ ィ ギ ュ レーシ ョ ン で き る 2 個の SCB を内 蔵 し ています。 ハー ド ウ ェ ア I2C ブ ロ ッ ク は、 マルチマス タ ー のアービ ト レーシ ョ ンが可能な、 完全マルチマス タ ー と ス レー ブ イ ン タ ー フ ェ ース を実装 し ます。 SPI モー ド では、 SCB ブ ロ ッ クはマス タ ーかス レーブ と し て機能する よ う コ ン フ ィ ギ ュ レーシ ョ ン で き ます。 I2C モー ド では、 SCB ブ ロ ッ クは最大 1bps ( フ ァ ース ト モー ド プ ラ ス ) で動作で き、CPU の割 り 込みオーバヘ ッ ド と レ イ テ ン シ を削減す る ためにバ ッ フ ァ リ ン グ オ プ シ ョ ン を柔軟に選 択で き ます。 こ れ らのブ ロ ッ クはまた、 EZ-PD CCG2 の メ モ リ で メ ールボ ッ ク ス ア ド レ ス範囲を作 っ る I2C に対応 し てお り 、 メ モ リ ア レ イへの読み書きの I2C 通信を効果的に削減 し ます。 更に、 これ らのブ ロ ッ クは送受信用の深 さ 8 の FIFO に も 対応 し ています。 こ れは、 CPU がデー タ を読み出す一定の時間を増 加する こ と で、 時間通 り に読み出 し デー タ がない こ と に起因 し た ク ロ ッ ク ス ト レ ッ チの必要性を大幅に低減 し ます。 I2C ペ リ フ ェ ラルは、 NXP I2C バス仕様 と ユーザー マニ ュ アル (UM10204) で定義 さ れた よ う に I2C 標準モー ド 、 フ ァ ース ト モー ド 、 フ ァ ース ト モー ド プ ラ スのデバイ ス と 互換性があ り ます。 I2C バス I/O は、 オープ ン ド レ イ ン モー ド にある GPIO を使っ て実装 さ れます。 以下の点では、 EZ-PD CCG2 内の SCB 1 ブ ロ ッ クの I2C ポー ト は I2C 仕様に完全に準拠 し ていません。 ■ SCB 1のI2C ポー ト のGPIO セルは過電圧耐性がないため、I2C シ ス テムの残 り の部分か ら 独立 し て ホ ッ ト ス ワ ッ プ す るか、 電源を投入する こ と がで き ません。 ■ フ ァ ース ト モー ド プ ラ スは、0.4VのVOL で 20mAのIOL 仕様が あ り ます。GPIO セルは、最大 0.6V の VOL で最大 8mA の IOL を吸い込む こ と がで き ます。 ■ フ ァ ース ト モー ド と フ ァ ース ト モー ド プ ラ スは、GPIO セル で満たせない最小立ち下が り 時間を指定 し ています。 低速ス ト ロ ング モー ド は、 バス負荷によ っ て こ の仕様を満たす こ と があ り ます。 EZ-PD CCG2 は、 GPIO と し て使用可能な I2C と SWD ピ ンの 他には、 最大 10 の GPIO を備えています。 SCB 0 から の I2C ピ ンは過電圧耐性があ り ます。 備えている GPIO 数はパ ッ ケー ジによ っ て異な り ます。 GPIO ブ ロ ッ ク は以下のも のを実装 し ます。 ■ ７ つの駆動能力モー ド : 入力のみ ❐ 弱プルア ッ プ、 強プルダウン ❐ 強プルア ッ プ、 弱プルダウン ❐ オープ ン ド レ イ ン、 強プルダウン ❐ オープ ン ド レ イ ン、 強プルア ッ プ ❐ 強プルア ッ プ、 強プルダウン ❐ 弱プルア ッ プ、 弱プルダウン ❐ ■ 入力閾値選択 (CMOS または LVTTL) ■ 駆動能力モー ド 以外に、 入力 と 出力バ ッ フ ァ のイ ネーブル／ デ ィ ス エーブルの個別制御 ■ 前の状態を ラ ッ チする ための保持モー ド ( デ ィ ープ ス リ ープ モー ド で I/O 状態を維持する ため ) ■ EMIを改善する ためのdV/dt関連の ノ イ ズ制御用に選択可能な スルー レー ト 電源投入 と リ セ ッ ト の時、 入力への過電圧を防ぐ ため、 および ／ま たは電源投入時に過電流を発生 さ せないために、 I/O ピ ン は無効状態に移行 さ せら れます。 高速 I/O マ ト リ ッ ク ス と し て 知ら れてい る多重化ネ ッ ト ワー ク は、 I/O ピ ン に接続で き る複 数の信号間を多重化するのに使用 さ れます。 タ イ マー／カ ウン タ ー／ PMW ブ ロ ッ ク (TCPWM) EZ-PD CCG2 は TCPWM ブ ロ ッ クが 6 つあ り ます。 それぞれ は 16 ビ ッ ト の タ イ マー、 カ ウン タ ー、 パルス幅変調器 (PWM) と 直交デ コ ーダ機能を実装 し ています。 各ブ ロ ッ ク は、 入力信 号 ( タ イ マー ) の周期 と パルス幅を測定 し 、 特定のイ ベン ト の 発生回数を調べ ( カ ウン タ ー )、 PWM 信号を生成 し 、 または直 交信号をデ コ ー ド する こ と がで き ます。 文書番号 : 001-97029 Rev. *A ページ 5/27 EZ-PD™ CCG2 デー タ シー ト ピ ン配置 グループ ピ ン名 USB Type-C ポー ト CC1 GPIO および シ リ アル イ ン タ ー フ ェ ース リセッ ト 電源 ピ ン マ ッ プ ボール位置 ピ ン マ ッ プ 24-QFN 14-DFN 20-CSP 2 説明 B4 3 USB PD コ ネ ク タ 検出／ コ ン フ ィ ギ ュ レーシ ョ ン チ ャ ネル1 CC2 1 A4 N/A USB PD コ ネ ク タ 検出／ コ ン フ ィ ギ ュ レーシ ョ ン チ ャ ネル2 RD1 3 B3 N/A CC1 専用の Rd 抵抗ピ ン ケーブル ア プ リ ケーシ ョ ン では開放のま まに し 、 UFP また はデ ッ ド バ ッ テ リ を伴 う ( 外部から電源供給を必要 と する ) DFP のア プ リ ケーシ ョ ン では CC1 信号 と 一緒に接続する こ と が必要 GPIO 22 C3 N/A GPIO ／ SPI_0_CLK ／ UART_0_ RX GPIO 18 D3 13 GPIO ／ SPI_0_MOSI ／ UART_0_TX GPIO 13 C2 10 GPIO ／ I2C_1_SDA ／ SPI_1_MISO ／ UART_1_RX GPIO 10 D2 N/A GPIO ／ I2C_1_SCL ／ SPI_1_CLK ／ UART_1_TX GPIO 15 B2 11 GPIO 14 N/A N/A GPIO GPIO 17 N/A N/A GPIO GPIO 21 N/A N/A GPIO GPIO 23 N/A N/A GPIO GPIO ／ SPI_1_SEL ／ UART_1_RTS GPIO 24 N/A N/A I2C_0_SCL 20 A3 1 GPIO ／ I2C_0_SCL ／ SPI_0_MISO ／ UART_0_RTS I2C_0_SDA 19 A2 14 GPIO ／ I2C_0_SDA ／ SPI_0_SEL ／ UART_0_CTS GPIO SWD _IO 11 E2 8 SWD IO ／ GPIO ／ UART_1_CTS ／ SPI_1_MOSI SWD_CLK 12 D1 9 SWD ク ロ ッ ク／ GPIO XRES 16 B1 12 リ セ ッ ト 入力 VCONN1 5 E4 5 VCONN 1 入力 (4.0V ～ 5.5V) VCONN2 4 C4 4 VCONN 2 入力 (4.0V ～ 5.5V) VDDIO 8 E1 N/A VCCD 7 A1 6 VDDD 9 VDDD 6 E3 7 N/A EPAD VSS VSS VSS 文書番号 : 001-97029 Rev. *A EPAD D4 C1 2 I/O 用の 1.71V ～ 5.5V 電源 フ ィ ル タ ー コ ンデンサ用の 1.8V レギ ュ レー タ 出力 VDDD 電源入力／出力 (2.7V ～ 5.5V) VDDD 電源入力／出力 (2.7V ～ 5.5V) グ ラ ン ド 電源 グ ラ ン ド 電源 グ ラ ン ド 電源 ページ 6/27 EZ-PD™ CCG2 デー タ シー ト 図 3. 20 ボール WLCSP EZ-PD CCG2 ボール マ ッ プ ( 下面 ( ボール ) 図 ) 4 3 2 1 I2C_0_SCL I2C_0_SDA VCCD A CC1 RD1 GPIO XRES B VCONN2 GPIO GPIO VSS C VSS GPIO GPIO SWD_CLK D VCONN1 VDDD SWD_IO VDDIO E CC2 図 4. 14 ピ ン DFN ピ ン マ ッ プ ( 上面図 ) 14 13 I2C_0_SDA 3 4 5 12 XRES GPIO GPIO 6 9 SWD_CLK 7 8 SWD_IO I2C_0_SCL 1 VSS CC1 2 VCONN2 VCONN1 VCCD VDDD 11 10 GPIO 文書番号 : 001-97029 Rev. *A GPIO GPIO GPIO GPIO I2C_0_SCL I2C_0_SDA 24 23 22 21 20 19 図 5. 24 ピ ン QFN ピ ン マ ッ プ ( 上面図 ) VDDD 6 13 GPIO 12 XRES GPIO GPIO SWD_CLK 15 14 10 11 4 5 9 16 GPIO SWD_IO 3 VDDD GPIO RD1 VCONN2 VCONN1 8 GPIO 17 7 18 2 VCCD 1 CC1 VDDIO CC2 ページ 7/27 EZ-PD™ CCG2 デー タ シー ト 電源 以下の電源シス テム図は EZ-PD CCG2 に実装 さ れている電源 ピ ンの一式を示 し ます。 EZ-PD CCG2 は 3 つの異な る電源か ら動作で き ます。VCONN1 と VCONN2 ピ ンは、ケーブルの Type-C プ ラ グで VCONN ピ ン への接続、 または VCONN 電源を使用する ア ク セスサ リ と し て 使用する こ と がで き ます。 それぞれの入力は 4.0V ～ 5.5V での 動作に対応 し ています。 VCONN1 と VCONN2 ピ ンは内部的に 分離 さ れてお り 、 同時に異な る レ ベルにあ る こ と が可能です。 CCG2 は、 VCONN ピ ンの 1 本または両方が電源 と し て使用す る EMCA ア プ リ ケーシ ョ ン で使用する こ と がで き ます。こ れは 後で ア プ リ ケーシ ョ ン についての節の図に示 さ れます。 電源入 力 と し て使用 さ れる他、 各 VCONN は EMCA と VCONN 電源 を使用する ア ク セスサ リ に必要 と さ れる RA 終了抵抗に も内部 で接続 し ます。 EZ-PD CCG2 は VDDD 電源ピ ンか ら動作する時、 2.7V ～ 5.5V での動作に も 対応 し ています。 VCONN 電源を使用する ア ク セスサ リ ア プ リ ケーシ ョ ン では CCG2 が 2.7V で動作す る必要があ り ます。 そのよ う な ア プ リ ケーシ ョ ン では、 VDDD と VCONN ピ ンはア ク セスサ リ 内の Type-C プ ラ グの VCONN ピ ンに接続する必要があ り ます。 UFP、 DFP と DRP ア プ リ ケーシ ョ ン では、 CCG2 は VDDD の 唯一の電源入力か ら動作する こ と がで き ます。 そのよ う なア プ リ ケーシ ョ ン では、VCONN ピ ンは開放の状態に さ れます。DFP ア プ リ ケーシ ョ ン では、 最大 2.7V の断続検出閾値を対応する ために、CCG2 が動作で き る最低の VDDD レ ベルは 3.0V です。 個別の I/O 電源ピ ン である VDDIO は、 GPIO が 1.71V ～ 5.5V のレ ベルで動作で き る よ う に し ます。VDDIO ピ ンは VCONN1、 VCONN2 および VDDD ピ ンに接続 し た電圧に等 し いか、 それ よ り 小 さ いです。 個別の VDDIO 電源は 14-DFN パ ッ ケージ で 使用で き ません。 このパ ッ ケージ では、 VDDIO レールは内部的 に VDDD レールに接続 し ます。 EZ-PD CCG2 の VCCD 出力は外付けバイパス コ ンデンサ (1 ～ 1.6µF ； X5R セ ラ ミ ッ ク またはこ れよ り 良質のも の ) を介 し て グ ラ ン ド に接続する必要があ り ます。 バイパス コ ンデンサは VDDD、 VCONN ピ ン と グ ラ ン ド 間を接 続する必要があ り ます。 こ の周波数範囲でのシ ス テムの標準的 な実践 と し ては、 0.1µF コ ンデンサを使用 し ます。 これらが単 に経験則であ り 、 重要なア プ リ ケーシ ョ ンに対 し ては、 最適な バイパス を得る ために設計の際には PCB レ イ アウ ト 、 リ ー ド イ ン ダ ク タ ン ス、寄生バイパス キ ャパシ タ を シ ミ ュ レーシ ョ ン する必要がある こ と に注意 し て く だ さ い。 図 6 には電源のバイパス コ ンデンサの一例を示 し ます。 図 6. EZ-PD CCG2 の電源 と バイパス スキーム例 VCONN1 0.1uF VCONN2 RA 0.1uF RA VDDD 1uF Core Regulator (srsslt) VCCD VDDIO 1uF GPIO Core CC Tx/Rx VSS 文書番号 : 001-97029 Rev. *A ページ 8/27 EZ-PD™ CCG2 デー タ シー ト ア プ リ ケーシ ョ ン図 図 7. パ ッ シ ブ EMCA ア プ リ ケーシ ョ ン – ケーブルご と に単一の EZ-PD CCG2 Type-C Plug Type-C Plug VBUS VCONN 2 VCONN 1 1uF E4 E3 E1 VDDD VDDIO VCONN2 VCONN1 0.1uF C3 A1 VDDIO 4.7 k 1uF GPIO GPIO GPIO GPIO VCCD CCG2 B1 CC2 XRES D3 0.1uF C2 D2 B2 A4 CC1 B4 D4 VSS C1 VSS I2C_0 I2C_0 _SCL _SDA A2 A3 GPIO C4 RD1 B3 SWD_ SWD_ IO CLK D1 E2 CC SuperSpeed and HighSpeed Lines GND 文書番号 : 001-97029 Rev. *A ページ 9/27 EZ-PD™ CCG2 デー タ シー ト 図 8. パ ッ シ ブ EMCA ア プ リ ケーシ ョ ン – プ ラ グご と に単一の EZ-PD CCG2 Type-C Plug Type-C Plug VBUS VCONN2 VCONN1 1uF 1uF E4 E3 E1 VDDD VDDIO VCONN2 VCONN1 0.1uF C3 A1 VDDIO 4.7 k GPIO GPIO GPIO VCCD GPIO 1uF GPIO CCG2 B1 CC2 XRES D4 VSS C1 VSS D3 C3 C2 A1 D2 VDDIO B2 E1 VDDIO VCONN2 GPIO GPIO GPIO VCCD 1uF 4.7 k A4 E3 VDDD VCONN1 GPIO CCG2 B1 D4 VSS B3 C1 VSS C4 D3 0.1uF C2 D2 B2 A4 CC1 B4 RD1 I2C_0 I2C_0 _SCL _SDA A2 A3 SWD_ SWD_ IO CLK D1 E2 GPIO CC2 XRES CC1 B4 RD1 I2C_0 I2C_0 _SCL _SDA A2 A3 E4 C4 B3 SWD_ SWD_ IO CLK D1 E2 CC SuperSpeed and HighSpeed Lines GND 図 9. ア ッ プ ス ト リ ーム対向ポー ト (UFP) ア プ リ ケーシ ョ ン – Type-C ポー ト 搭載の タ ブ レ ッ ト Charger VBUS 5.0V 1.8V 1uF 1uF E3 C4 E4 1.8V E2 4.7 k 4.7 k INT Application Processor D1 VCONN2 E1 VDDD VDDIO GPIO VCONN1 GPIO SWD_IO GPIO SWD_CLK CCG2 GPIO D3 C2 D2 B2 CC2 A3 I2C_0_SCL CC1 B4 A2 I2C_0_SDA RD1 VSS D4 VSS C1 VCCD A1 1uF Type-C Receptacle A4 C3 GPIO B3 XRES B1 400pF 400pF 1.8V 4.7 k HighSpeed Lines SuperSpeed Lines Graphics 文書番号 : 001-97029 Rev. *A ページ 10/27 EZ-PD™ CCG2 デー タ シー ト 図 10. デ ュ アル ロール ポー ト (DRP) ア プ リ ケーシ ョ ン VBUS_SINK CHARGER OPTIONAL FET for DFPs SINKING VBUS. ENABLED FOR DEAD BATTERY VBUS (5-20V) VBUS_C_CTRL VBUS_SOURCE DC/DC 3.3V VDDIO VBUS_P_CTRL 11 12 Embedded Controller I2C_INT 14 20 19 VDDIO 16 EPAD HPD ALT_MODE_MUX_CTRL Display Mux 7 VCCD 8 VDDIO VDDD VDDD GPIO VCONN2 GPIO SWD_IO GPIO SWD_CLK GPIO CCG2 24-QFN GPIO GPIO I2C_0_SCL CC2 I2C_0_SDA CC1 XRES RD1 VSS HPD 13 GPIO 4 10 GPIO VDDIO VCONN1 23 GPIO 5 9 1uF 6 1uF GPIO 15 VBUS_P_CTRL 18 VBUS_C_CTRL 22 VBUS_DISCHARGE 21 CC2_VCONN_CTRL 24 CC1_VCONN_CTRL 5.0V VBUS_DISCHARGE 5.0V OPTIONAL FETS for DFPs SUPPORTING VCONN Type-C Receptacle 1 2 3 VBUS 400pF 400pF 17 VBUS_MON I2C_SDA_MSTR_1 I2C_SCL_MSTR_1 I2C MASTER FOR ALT MODE MUX CONTROL HighSpeed Lines SuperSpeed Lines SBU Lines 文書番号 : 001-97029 Rev. *A ページ 11/27 EZ-PD™ CCG2 デー タ シー ト 図 11. ダウン ス ト リ ーム対向ポー ト (DFP) ア プ リ ケーシ ョ ン VSEL_1 VSEL_0 DC/DC OR AC-DC SECONDARY (5-20V) VBUS (5-20V) VBUS_IN OPTIONAL VDDIO SUPPLY. CAN SHORT VDDIO TO VDDD IN SINGLE SUPPLY SYSTEMS 3.3V VBUS_P_CTRL 11 VBUS_IN 5V 12V 20V 12 14 VSEL_1 20 VSEL_0 19 VDDIO 16 EPAD 文書番号 : 001-97029 Rev. *A 7 VCCD 8 VDDIO 9 VDDD VDDD GPIO VCONN2 GPIO SWD_IO GPIO SWD_CLK GPIO CCG2 24-QFN GPIO GPIO GPIO CC2 GPIO CC1 XRES RD1 VSS 13 GPIO 4 VCONN1 10 GPIO VSEL_0 0 1 1 5 23 GPIO VSEL_1 and VSEL_0 CONTROL THE SECONDARY SIDE OF AN AC-DC OR A DCDC TO SELECT THE VOLTAGE ON VBUS_IN AN EXAMPLE IS SHOWN BELOW: VSEL_1 0 0 1 1uF 6 1uF GPIO 15 VBUS_P_CTRL 5.0V 18 22 VBUS_DISCHARGE 21 CC2_VCONN_CTRL 24 CC1_VCONN_CTRL VBUS_DISCHARGE Type-C Receptacle 5.0V OPTIONAL FETS for DFPs SUPPORTING VCONN 1 2 3 VBUS 400pF 400pF 17 VBUS_MON ページ 12/27 EZ-PD™ CCG2 デー タ シー ト 電気的仕様 絶対最大定格 表 1. 絶対最大定格 [1] パラ メ ー タ ー 説明 Min Typ Max 単位 –0.5 – 詳細／条件 VDDD_MAX VSS を基準 と し たデジ タ ル電源電圧 6 V 絶対最大値 VCONN1_MAX VSS を基準に し た最大電源電圧 6 V 絶対最大値 VCONN2_MAX VSS を基準に し た最大電源電圧 6 V 絶対最大値 VDDIO_MAX VSS を基準に し た最大電源電圧 6 V 絶対最大値 VGPIO_ABS GPIO 電圧 –0.5 – 絶対最大値 GPIO 毎の最大電流 –25 – VDDIO ＋ 0.5 25 V IGPIO_ABS mA 絶対最大値 IGPIO_injection GPIO 注入電流、 VIH > VDDD の場合 は Max、 VIL < VSS の場合は Min –0.5 – 0.5 mA ESD_HBM 静電気放電 ( 人体モデル ) 2200 – – V 絶対最大値、 1 ピ ン当た り の注入 さ れた電流 – ESD_CDM 静電気放電 ( デバイ ス帯電モデル ) 500 – – V LU ラ ッ チア ッ プ時のピ ン電流 –200 – 200 mA – – ESD_IEC_CON 静電気放電 IEC61000-4-2 8000 – – V CC1、 CC2、 VCONN1、 VCONN2 ピ ン上の接触放電 ESD_IEC_AIR 静電気放電 IEC61000-4-2 15000 – – V CC1、 CC2、 VCONN1、 VCONN2 ピ ンの空中放電 デバイ ス レ ベルの仕様 特記 さ れていない限 り 、 すべての仕様は、 –40°C TA 85°C および TJ 100°C の条件で有効です。 仕様は、 特に注記 し た場合を 除いて、 3.0V ～ 5.5V において有効です。 表 2. DC 仕様 仕様 ID# パラ メ ー タ ー 説明 Min Typ Max 単位 詳細／条件 SID.PWR#1 VDDD 電源入力電圧 2.7 – 5.5 V UFP ア プ リ ケーシ ョ ン SID.PWR#1_A VDDD 電源入力電圧 3.0 – 5.5 V DFP/DRP ア プ リ ケーシ ョ ン SID.PWR#23 VCONN1 電源入力電圧 4.0 – 5.5 V – SID.PWR#23_A VCONN2 SID.PWR#13 VDDIO 電源入力電圧 4.0 – 5.5 V – GPIO 電源 1.71 – 5.5 V – SID.PWR#24 VCCD 出力電圧 ( コ ア ロ ジ ッ ク用 ) – 1.8 – V – SID.PWR#15 CEFC VCCD 上のレギ ュ レー タ 電圧用の 外付けバイパス コ ンデンサ 1 1.3 1.6 µF X5R セ ラ ミ ッ ク またはこ れよ り 良質のもの SID.PWR#16 CEXC VDDD 上の電源デ カ ッ プ リ ン グ コ ンデンサ – 1 – µF X5R セ ラ ミ ッ ク またはこ れよ り 良質のもの VCONN1 と VCONN2 上の電源デ カ ッ プ リ ング コ ンデンサ – 0.1 – µF X5R セ ラ ミ ッ ク またはこ れよ り 良質のもの 7.5 – mA VCONN1 または VCONN2 = 5V、 TA = 25°C、 CC I/O IN 送信／受 信、 RA 切断、 I/O ソ ース電流な し 、 CPU 速度 12MHz SID.PWR#25 – ア ク テ ィ ブ モー ド 、 VDDD = 2.7 ～ 5.5V。 標準値は VDD = 3.3V での測定結果 SID.PWR#12 IDD12 供給電流 – 注 1. 表 1 に記載 さ れている絶対最大条件を超えて使用する と 、 デバイ スに恒久的なダ メ ージ を与え る可能性があ り ます。 長時間にわた っ て絶対最大条件下に置 く と 、 デバイ スの信頼性に影響する可能性があ り ます。 最大保管温度は JEDEC 標準 「JESD22-A103、 High Temperature Storage Life」 に準拠 し た 150°C です。 絶対最 大条件以下で使用 し てい る場合で も 、 標準的な動作条件を超え る と 、 デバイ スが仕様に従 っ て動作 し ない こ と があ り ます。 文書番号 : 001-97029 Rev. *A ページ 13/27 EZ-PD™ CCG2 デー タ シー ト 表 2. DC 仕様 ( 続き ) 仕様 ID# パラ メ ー タ ー 説明 Min Typ Max 単位 詳細／条件 ス リ ープ モー ド 、 VDDD = 2.7 ～ 5.5V SID25A I2C ウ ェ イ ク ア ッ プ。 ウ ォ ッ チ ド ッ グがオ ン。 IMO が 48MHz IDD20A – 2.0 3.0 mA VDDD = 3.3V、 TA = 25°C、 CPU 以外のすべてのブ ロ ッ クがオ ン、 CC I/O がオ ン、 I/O ソ ース電流 なし デ ィ ープ ス リ ープ モー ド 、 VDDD = 2.7 ～ 3.6V ( レギ ュ レー タ がオン ) SID_DS_RA IDD_DS_RA VCONN1 = 5.0、 RA ス イ ッ チが有効 – 100 – µA VCONN1 と VCONN2 上で RA ス イ ッ チが有効。 VCONN ／ VCONN2 = 5V、 TA = 25°C SID34 IDD29 VDDD = 2.7 ～ 3.6V。 I2C ウ ェ イ ク ア ッ プ と ウ ォ ッ チ ド ッ グがオ ン – 50 – µA VCONN1 と VCONN2 上で RA ス イ ッ チが無効。 VDDD = 3.3V、 TA = 25°C SID_DS IDD_DS VDDD = 2.7 ～ 3.6V。 CC ウ ェ イ ク ア ッ プがオ ン – 2.5 – µA 電源 = VDDD、 Type-C が差 し 込 まず、 ウ ェ イ ク ア ッ プ用に CC が有効、 RP が無効 IDD_XR XRES がアサー ト さ れている時の 供給電流 – 1 10 µA XRES 電流 SID307 – 表 3. AC 仕様 仕様 ID# SID.CLK#4 パラ メ ー タ ー 説明 FCPU CPU の周波数 SID.PWR#20 TSLEEP ス リ ープ モー ド から の復帰時間 単位 詳細／条件 MHz 3.0V VDDD 5.5V Min Typ Max DC – 48 – 0 – µs 特性上保証 デ ィ ープ ス リ ープ モー ド からの復帰時間 – – 35 µs 24MHz の IMO。 特性上保証 SID.XRES#5 TXRES 外部 リ セ ッ ト パルス幅 5 – – µs 特性上保証 SYS.FES#1 電源投入から 「I2C ／ CC コ マ ン ド の受 信が準備で き る」 ま で – 5 25 ms 特性上保証 SID.PWR#21 TDEEPSLEEP T_PWR_RDY I/O 表 4. I/O の DC 仕様 仕様 ID# SID.GIO#37 パラ メ ー タ ー VIH[2] 説明 入力電圧の HIGH 閾値 0.7 × VDDIO – – 単位 V SID.GIO#38 VIL 入力電圧の LOW 閾値 – – 0.3 × VDDIO V SID.GIO#39 VIH[2] LVTTL 入力、 VDDIO < 2.7V 0.7 × VDDIO – – V CMOS 入力 – SID.GIO#40 VIL LVTTL 入力、 VDDIO < 2.7V – – 0.3 × VDDIO V – Min Typ Max 詳細／条件 CMOS 入力 SID.GIO#41 VIH[2] LVTTL 入力、 VDDIO 2.7V 2.0 – – V – SID.GIO#42 VIL LVTTL 入力、 VDDIO 2.7V – – 0.8 V – SID.GIO#33 VOH 出力 HIGH 電圧 VDDIO – 0.6 – – V VDDIO が 3V 時の IOH = 4mA SID.GIO#34 VOH 出力 HIGH 電圧 VDDIO – 0.5 – – V VDDIO が 1.8V 時の IOH = 1mA SID.GIO#35 VOL 出力 LOW 電圧 – – 0.6 V VDDIO が 1.8V 時の IOL = 4mA 注 2. VIH は VDDIO + 0.2V を超え てはいけません。 文書番号 : 001-97029 Rev. *A ページ 14/27 EZ-PD™ CCG2 デー タ シー ト 表 4. I/O の DC 仕様 ( 続き ) 仕様 ID# SID.GIO#36 パラ メ ー タ ー 説明 Min Typ Max 単位 詳細／条件 VOL 出力 LOW 電圧 – – 0.6 V VDDIO が 3V 時の IOL = 8mA SID.GIO#5 RPULLUP プルア ッ プ抵抗 3.5 5.6 8.5 kΩ – SID.GIO#6 RPULLDOWN プルダウン抵抗 3.5 5.6 8.5 kΩ – SID.GIO#16 IIL 入力 リ ー ク電流 ( 絶対値 ) – – 2 nA SID.GIO#17 CIN 入力容量 – – 7 pF SID.GIO#43 VHYSTTL 入力 ヒ ス テ リ シス LVTTL 25 40 – mV VDDIO 2.7V 特性上保証 SID.GPIO#44 VHYSCMOS 入力 ヒ ス テ リ シス CMOS 0.05 × VDDIO – – mV 特性上保証 SID69 IDIODE 保護ダ イ オー ド か ら VDDIO ／ Vss への電流 – – 100 µA 特性上保証 SID.GIO#45 ITOT_GPIO チ ッ プの最大合計 ソ ース ま たはシ ン ク電流 – – 200 mA 特性上保証 25°C、 VDDIO = 3.0V – 表 5. I/O AC 仕様 ( 特性上保証 ) 仕様 ID# SID70 SID71 パラ メ ー タ ー 説明 TRISEF 立ち上が り 時間 TFALLF 立ち下が り 時間 Min Typ Max 2 – 12 単位 ns 3.3V VDDIO、 Cload = 25pF 詳細／条件 2 – 12 ns 3.3V VDDIO、 Cload = 25pF XRES 表 6. XRES の DC 仕様 仕様 ID# SID.XRES#1 パラ メ ー タ ー VIH SID.XRES#2 VIL SID.XRES#3 SID.XRES#4 Min Typ Max 入力電圧の HIGH 閾値 0.7 × VDDIO – – 単位 V 入力電圧の LOW 閾値 – – 0.3 × VDDIO V CIN 入力容量 – – 7 pF CMOS 入力 – VHYSXRES 入力 ヒ ス テ リ シ ス電圧 – – 0.05 × VDDIO mV 特性上保証 文書番号 : 001-97029 Rev. *A 説明 詳細／条件 CMOS 入力 ページ 15/27 EZ-PD™ CCG2 デー タ シー ト デジ タ ル ペ リ フ ェ ラ ル 次の仕様は、 タ イ マー モー ド での タ イ マー／カ ウン タ ー／ PWM ペ リ フ ェ ラルに適用 さ れます。 GPIO ピ ン用パルス幅変調 (PWM) 表 7. PWM の AC 仕様 ( 特性上保証 ) 仕様 ID SID.TCPWM.3 パラ メ ー タ ー 説明 TCPWMFREQ 動作周波数 SID.TCPWM.4 TPWMENEXT SID.TCPWM.5 TPWMEXT SID.TCPWM.5A TCRES SID.TCPWM.5B PWMRES SID.TCPWM.5C QRES 単位 詳細／条件 MHz Fc max = CLK_SYS。 最大値 = 48MHz ns すべての ト リ ガー イ ベン ト Min – Typ Fc Max – 入力 ト リ ガーのパルス幅 – 2/Fc – 出力 ト リ ガーのパルス幅 – 2/Fc – ns カ ウン タ ーの分解能 – 1/Fc – ns オーバー フ ロー、 ア ン ダー フ ローお よび CC ( カ ウン タ ー = 比較値 ) 出力の最小パ ルス幅 逐次カ ウン ト 間の最小時間 PWM 分解能 – 1/Fc – ns PWM 出力の最小パルス幅 直交位相入力分解能 – 1/Fc – ns 直角位相入力同士間の最小パルス幅 I2C 表 8. 固定 I2C の DC 仕様 ( 特性上保証 ) 仕様 ID SID149 SID150 パラ メ ー タ ー 説明 II2C1 100kbps 時のブ ロ ッ ク消費電流 II2C2 400kbps 時のブ ロ ッ ク消費電流 SID151 II2C3 SID152 II2C4 1Mbps 時のブ ロ ッ ク消費電流 デ ィ ープ ス リ ープ モー ド で有効に さ れる I2C Min Typ Max – – 60 単位 µA 詳細／条件 – – – 185 µA – – – 390 µA – – – 1.4 µA – 表 9. 固定 I2C の AC 仕様 ( 特性上保証 ) 仕様 ID SID153 パラ メ ー タ ー FI2C1 説明 Min – ビ ッ ト レー ト Typ – Max 1 単位 Mbps 詳細／条件 – 表 10. 固定 UART の DC 仕様 ( 特性上保証 ) 仕様 ID# SID160 SID161 パラ メ ー タ ー 説明 IUART1 100K ビ ッ ト / 秒時のブ ロ ッ ク消費電流 IUART2 1000K ビ ッ ト / 秒時のブ ロ ッ ク 消費電流 – – 125 単位 µA – – 312 µA Min Typ Max 詳細／条件 – – 表 11. 固定 UART の AC 仕様 ( 特性上保証 ) 仕様 ID# SID162 パラ メ ー タ ー 説明 FUART ビ ッ ト レー ト 文書番号 : 001-97029 Rev. *A Min Typ Max – – 1 単位 Mbps 詳細／条件 – ページ 16/27 EZ-PD™ CCG2 デー タ シー ト 表 12. 固定 SPI の DC 仕様 ( 特性上保証 ) 仕様 ID# SID163 SID164 SID165 パラ メ ー タ ー 説明 ISPI1 1M ビ ッ ト / 秒でのブ ロ ッ ク消費電流 ISPI2 4M ビ ッ ト / 秒でのブ ロ ッ ク消費電流 ISPI3 8M ビ ッ ト / 秒でのブ ロ ッ ク消費電流 Min Typ Max – – 360 単位 µA 詳細／条件 – – – 560 µA – – – 600 µA – 表 13. 固定 SPI の AC 仕様 ( 特性上保証 ) 仕様 ID# SID166 パラ メ ー タ ー FSPI 説明 Min Typ Max 単位 詳細／条件 – – 8 MHz – SPI 動作周波数 ( マス タ ー ； 6 倍 のオーバー サン プ リ ング ) 表 14. 固定 SPI マス タ ー モー ド の AC 仕様 ( 特性上保証 ) 仕様 ID# パラ メ ー タ ー SID167 TDMO SID168 SID169 説明 Min Typ Max 単位 詳細／条件 SClock 駆動エ ッ ジから の MOSI 有効期間 – – 15 ns – TDSI SClock キ ャ プ チ ャ エ ッ ジ ま での MISO 有効期間 20 – – ns フ ル ク ロ ッ ク、 MISO の遅 いサン プ リ ング THMO 前の MOSI デー タ ホール ド 時間 0 – – ns ス レーブ キ ャ プ チ ャ エ ッ ジ を基準にする Min Typ Max 単位 詳細／条件 – 表 15. 固定 SPI ス レーブ モー ド の AC 仕様 ( 特性上保証 ) 仕様 ID# パラ メ ー タ ー SID170 TDMI Sclock キ ャ プ チ ャ エ ッ ジ ま での MOSI 有効期間 40 – – ns SID171 TDSO Sclock 駆動エ ッ ジから の MISO 有効 期間 – – 42 + 3*TCPU ns SID171A TDSO_EXT 外部 ク ロ ッ ク モー ド での Sclock 駆 動エ ッ ジか らの MISO 有効期間 48 ns – SID172 THSO - ns – SID172A TSSELSCK ns – 文書番号 : 001-97029 Rev. *A 説明 前の MISO デー タ ホール ド 時間 SSEL 有効から 最初の SCK 有効エ ッ ジ ま での時間 0 100 - TCPU= 1/FCPU ページ 17/27 EZ-PD™ CCG2 デー タ シー ト メモリ 表 16. フ ラ ッ シ ュの AC 仕様 仕様 ID パラ メ ー タ ー 説明 Min Typ Max 単位 詳細／条件 – – 20 ms – – 13 ms – – 7 ms – SID178 行消去時間 TROWPROGRAM[3] 消去後の行プ ログ ラ ム時間 TBULKERASE[3] バル ク消去時間 (32KB) 行 ( ブ ロ ッ ク ) = 128 バイ ト – – – 35 ms – SID180 TDEVPROG[3] デバイ ス プ ログ ラ ム合計時間 – – 7.5 s SID181 FEND フ ラ ッ シ ュへのア ク セス可能回数 100K – – SID182 FRET1 フ ラ ッ シ ュのデー タ 保持期間。 TA 55°C、 プ ロ グ ラ ム／消去サ イ クル = 10 万回 20 – – 年 特性上保証 SID182A FRET2 フ ラ ッ シ ュのデー タ 保存期間。 TA 85°C、 プ ロ グ ラ ム／消去サ イ クル = 1 万回 10 – – 年 特性上保証 SID.MEM#4 TROWWRITE[3] SID.MEM#3 TROWERASE[3] SID.MEM#8 行 ( ブ ロ ッ ク ) 書き込み時間 ( 消 去＋書き込み ) 特性上保証 サイ ク ル 特性上保証 シ ス テム リ ソ ース 電圧低下時のパワーオ ン リ セ ッ ト (POR) 表 17. 低精度パワーオ ン リ セ ッ ト (PRES) 仕様 ID SID185 パラ メ ー タ ー VRISEIPOR SID186 VFALLIPOR 説明 単位 詳細／条件 V 特性上保証 V 特性上保証 Min Typ Max 立ち上が り ト リ ッ プ電圧 0.80 – 1.50 立ち下が り ト リ ッ プ電圧 0.75 – 1.4 Min Typ Max 単位 表 18. 高精度パワーオ ン リ セ ッ ト (POR) 仕様 ID パラ メ ー タ ー 説明 詳細／条件 SID190 VFALLPPOR ア ク テ ィ ブ モー ド と ス リ ープ モー ド での BOD ト リ ッ プ電圧 1.48 – 1.62 V 特性上保証 SID192 VFALLDPSLP デ ィ ープ ス リ ープ モー ド での BOD ト リ ッ プ電圧 1.1 – 1.5 V 特性上保証 SWD イ ン タ ー フ ェ ース 表 19. SWD イ ン タ ー フ ェ ース仕様 仕様 ID パラ メ ー タ ー SID.SWD#1 F_SWDCLK1 説明 3.3V VDDIO 5.5V SID.SWD#2 F_SWDCLK2 1.8V VDDIO 3.3V SID.SWD#3 T_SWDI_SETUP T = 1/f SWDCLK SID.SWD#4 T_SWDI_HOLD T = 1/f SWDCLK 0.25*T – SID.SWD#5 T_SWDO_VALID T = 1/f SWDCLK – – SID.SWD#6 T_SWDO_HOLD T = 1/f SWDCLK 1 – – Min Typ Max – – 14 – – 7 0.25*T – – 単位 詳細／条件 MHz SWDCLK ≤ 1/3 CPU ク ロ ッ ク 周波数 MHz SWDCLK ≤ 1/3 CPU ク ロ ッ ク 周波数 ns 特性上保証 – ns 特性上保証 0.5*T ns 特性上保証 ns 特性上保証 注 3. フ ラ ッ シ ュ メ モ リ に書き込むには最大 20 ミ リ 秒かか り ます。 こ の間、 デバイ ス を リ セ ッ ト し ないで く だ さ い。 デバイ ス を リ セ ッ ト する と 、 フ ラ ッ シ ュ メ モ リ の 動作は中断 さ れ、 正常に完了 し た こ と を保証 さ れません。 リ セ ッ ト ソ ースは XRES ピ ン、 ソ フ ト ウ ェ ア リ セ ッ ト 、 CPU のロ ッ ク ア ッ プ状態 と 特権違反、 不適切 な電源レ ベル、 ウ ォ ッ チ ド ッ グ を含みます。 こ れ ら が誤 っ て ア ク テ ィ ブに さ れない こ と を確認 し て く だ さ い。 文書番号 : 001-97029 Rev. *A ページ 18/27 EZ-PD™ CCG2 デー タ シー ト 内部主発振器 表 20. IMO の DC 仕様 ( 設計上保証 ) 仕様 ID SID218 説明 Min Typ Max – – 1000 単位 µA 詳細／条件 – 説明 Min Typ Max 単位 詳細／条件 SID.CLK#13 FIMOTOL 24MHz、 36MHz、 48MHz での 周波数誤差 ( ト リ ム済み ) – – ±2 % – SID226 TSTARTIMO IMO 起動時間 – – 7 µs – SID229 TJITRMSIMO 48MHz での RMS ジ ッ タ – 145 – ps – IMO 周波数 24 – 48 MHz – IIMO 48MHz での IMO 動作電流 表 21. IMO の AC 仕様 仕様 ID パラ メ ー タ ー – FIMO 内部低速発振器 表 22. ILO の DC 仕様 ( 設計上保証 ) 仕様 ID SID231 Min Typ Max IILO パラ メ ー タ ー 32kHz での ILO 動作電流 説明 – 0.3 1.05 単位 µA 特性上保証 詳細／条件 SID233 IILOLEAK ILO リ ー ク電流 – 2 15 nA 設計上保証 表 23. ILO の AC 仕様 仕様 ID SID234 パラ メ ー タ ー TSTARTILO SID236 TILODUTY SID.CLK#5 FILO 説明 Min Typ Max ILO 起動時間 – – 2 単位 ms 特性上保証 詳細／条件 ILO のデ ュ ーテ ィ 比 40 50 60 % 特性上保証 ILO 周波数 20 40 80 kHz – 電源切断 表 24. PD の DC 仕様 仕様 ID パラ メ ー タ ー 説明 Min Typ Max 単位 詳細／条件 SID.PD.1 Rp_std 初期設定の USB 供給電流での DFP CC 終端 64 80 96 µA – SID.PD.2 Rp_1.5A 1.5A の供給電流での DFP CC 終端 166 180 194 µA – SID.PD.3 Rp_3.0A 3.0A の供給電流での DFP CC 終端 304 330 356 µA – SID.PD.4 Rd UFP CC 終端 4.59 5.1 5.61 kΩ – SID.PD.5 Rd_DB UFP か ら電源供給、 CC を RD1 と CC2 に終端 4.08 5.1 6.12 kΩ すべての電源を切る。 RD1 また は CC2 に 0.6V を印加 SID.PD.6 Ra 電力ケーブル終端 0.8 1.0 1.2 kΩ すべての電源を切る。 VCONN1 または VCONN2 に 0.2V を印加 SID.PD.7 Ra_OFF 電力ケーブル終端 - 無効 0.4 0.75 – MΩ VCONN1 または VCONN2 に 2.7V を印加。 RA が無効 文書番号 : 001-97029 Rev. *A ページ 19/27 EZ-PD™ CCG2 デー タ シー ト 表 24. PD の DC 仕様 ( 続き ) 仕様 ID SID.PD.8 パラ メ ー タ ー 説明 Rleak_1 0.1µF 負荷使用時の VCONN リ ー ク 抵抗 SID.PD.9 Rleak_2 0.5µF 負荷使用時の VCONN リ ー ク 抵抗 SID.PD.10 Rleak_3 1.0µF 負荷使用時の VCONN リ ー ク 抵抗 Min Typ Max – – 216 単位 kΩ – – 41.2 kΩ – – 19.6 kΩ – 9.8 kΩ SID.PD.11 Rleak_4 2.0µF 負荷使用時の VCONN リ ー ク 抵抗 – SID.PD.12 Rleak_5 5.0µF 負荷使用時の VCONN リ ー ク 抵抗 – – 4.1 kΩ SID.PD.13 Rleak_6 10µF 負荷使用時の VCONN リ ー ク抵抗 – – 2.0 kΩ SID.PD.14 Ileak ケーブル取 り 外 し 時の放電によ る VCONN1 と VCONN2 の リ ー ク電流 150 – – µA 詳細／条件 管理 さ れる ア ク テ ィ ブ ケーブル (MAC) 放電 – アナログ - デジ タ ル変換器 表 25. ADC の DC 仕様 仕様 ID パラ メ ー タ ー SID.ADC.1 分解能 SID.ADC.2 INL ADC 分解能 SID.ADC.3 DNL SID.ADC.4 ゲ イ ン誤差 説明 Min Typ Max 単位 – 8 – 積分非直線性 -1.5 – 1.5 ビッ ト LSB 詳細／条件 – 微分非直線性 -2.5 – 2.5 LSB – ゲ イ ン誤差 -0.5 – 0.5 LSB – – 表 26. ADC の AC 仕様 仕様 ID パラ メ ー タ ー SID.ADC.5 SLEW_Max 文書番号 : 001-97029 Rev. *A 説明 Min Typ Max サン プル さ れた電圧信号の変化率 – – 3 単位 V/ms 詳細／条件 – ページ 20/27 EZ-PD™ CCG2 デー タ シー ト 注文情報 EZ-PD CCG2 の製品番号 と 機能は表 27 に リ ス ト ア ッ プ し ます。 表 27. EZ-PD CCG2 の注文情報 製品番号 ア プ リ ケーシ ョ ン CYPD2103-20FNXIT CYPD2103-14LHXIT CYPD2105-20FNXIT Type-C ポー ト 終端抵抗 役割 パ ッ ケージ ケーブル 1 ケーブル 20 ボール CSP ケーブル 1 RA[4] RA[4] RA[4] RD[5] RP[6]、RD[5] RP[6]、RD[5] RP[6] ケーブル 14 ピ ン DFN ア ク テ ィ ブ ケーブル 20 ボール CSP ア ク セサ リ 20 ボール CSP DRP 20 ボール CSP DRP 24 ピ ン QFN DFP 24 ピ ン QFN ア ク テ ィ ブ ケーブル 1 CYPD2104-20FNXIT ア ク セサ リ 1 CYPD2122-20FNXIT タ ブレ ッ ト 1 CYPD2122-24LQXIT ノ ー ト PC 1 CYPD2134-24LQXIT DFP 1 注文 コ ー ド の定義 CY PD 2 1 0 X - XX XX X I T T = テープおよび リ ール 温度範囲 : I = 産業用 鉛フ リ ー パ ッ ケージ タ イ プ : XX = FN、 LH または LQ FN = CSP ； LH = DFN ； LQ = QFN パ ッ ケージのピ ン数 : XX = 14、 20 または 24 デバイ スの役割 : 役割 と 終端の唯一の組み合わせ : X = 2 または 3 または 4 または 5 機能 : 唯一のア プ リ ケーシ ョ ン Type-C ポー ト 数 : 1 = 1 ポー ト 製品 タ イ プ : 2 = 第二世代製品フ ァ ミ リ 、 CCG2 マーケテ ィ ング コ ー ド : PD = 電源供給製品フ ァ ミ リ 会社 ID: CY = サイ プ レ ス 注 4. 終端抵抗は EMCA を意味 し ます。 5. 終端抵抗はア ク セサ リ ま たはア ッ プ ス ト リ ーム対向ポー ト を意味 し ます。 6. 終端抵抗はダウ ン ス ト リ ーム対向ポー ト を意味 し ます。 文書番号 : 001-97029 Rev. *A ページ 21/27 EZ-PD™ CCG2 デー タ シー ト パ ッ ケージ 表 28. パ ッ ケージの特性 パラ メ ー タ ー 説明 TA 動作周囲温度 TJ 動作接合部温度 TJA 条件 – Min Typ Max -40 25 85 単位 °C – -40 – 100 °C パ ッ ケージの JA (20 ボール WLCSP) – – 66 – °C/W TJC パ ッ ケージの JC (20 ボール WLCSP) – – 0.7 – °C/W TJA パ ッ ケージの JA (14 ピ ン DFN) – – 31 – °C/W – 59 – °C/W TJA パ ッ ケージの JC (14 ピ ン DFN) パ ッ ケージの JA (24 ピ ン QFN) – TJC パ ッ ケージの JC (24 ピ ン QFN) TJC 表 29. はんだ リ フ ロー ピー ク温度 パ ッ ケージ 最高ピー ク温度 260°C ピー ク 温度 5°C での最長時間 14 ピ ン DFN 260°C 30 秒 24 ピ ン QFN 260°C 30 秒 20 ボール WLCSP 30 秒 表 30. パ ッ ケージの湿度感度レ ベル (MSL)、 IPC/JEDEC J-STD-2 パ ッ ケージ MSL 20 ボール WLCSP MSL 1 14 ピ ン DFN MSL 3 24 ピ ン QFN MSL 3 図 12. 20 ボール WLCSP (1.63 × 2.03 × 0.55mm) FN20B パ ッ ケージ図、 001-95010 TOP VIEW 1 2 3 SIDE VIEW BOTTOM VIEW 4 4 3 2 1 A A B B C C D D E E NOTES: 1. REFERENCE JEDEC PUBLICATION 95, DESIGN GUIDE 4.18 001-95010 *A 2. ALL DIMENSIONS ARE IN MILLIMETERS 文書番号 : 001-97029 Rev. *A ページ 22/27 EZ-PD™ CCG2 デー タ シー ト 図 13. 14 ピ ン DFN (2.5 × 3.5 × 0.6mm)、 LH14A、 0.95 × 3.00 E パ ッ ド (Sawn) パ ッ ケージ図、 001-96312 001-96312 ** 図 14. 24 ピ ン QFN (4 × 4 × 0.55mm)、 LQ24A、 2.65 × 2.65 E-Pad (Sawn) パ ッ ケージ図、 001-13937 001-13937 *F 文書番号 : 001-97029 Rev. *A ページ 23/27 EZ-PD™ CCG2 デー タ シー ト 表 31. 本書で使用する略語 ( 続き ) 略語 略語 表 31. 本書で使用する略語 略語 ADC API ARM® 説明 analog-to-digital converter ( アナログ - デジ タ ル変換器 ) application programming interface ( ア プ リ ケー シ ョ ン プ ロ グ ラ ミ ング イ ン タ ー フ ェ ース ) advanced RISC machine ( 高度な RISC マシ ン ； CPU アーキテ ク チ ャ の一種 ) NVIC 説明 nested vectored interrupt controller ( ネス ト 可能なベ ク タ 割 り 込み コ ン ト ロー ラ ー ) オペア ン プ operational amplifier ( 演算増幅器 ) OCP Overcurrent protection ( 過電流防止 ) OVP Overvoltage protection ( 過電圧防止 ) PCB printed circuit board ( プ リ ン ト 回路基板 ) PD power delivery ( パワー デ リ バ リ ー ) PGA programmable gain amplifier ( プ ログ ラ マ ブル ゲ イ ン ア ン プ ) physical layer ( 物理レ イヤー ) CC Configuration Channel ( コ ン フ ィ ギ ュ レーシ ョ ン チ ャ ネル ) CCG2 Cable Controller Generation 2 ( ケーブル コ ン ト ロー ラ ー第 2 世代 ) PHY CPU central processing unit ( 中央演算処理装置 ) POR power-on reset ( パワーオ ン リ セ ッ ト ) PRES precise power-on reset ( 高精度パワーオ ン リ セ ッ ト ) PSoC® Programmable System-on-Chip™ PWM pulse-width modulator ( パルス幅変調器 ) RAM random-access memory ( ラ ン ダム ア ク セス メ モ リ ) CRC cyclic redundancy check ( 巡回冗長検査 ； エ ラ ー チ ェ ッ ク プ ロ ト コ ルの一種 ) CS Current Sense ( 電流検出 ) DIO digital input/output ( デジ タ ル入出力 ； アナロ グな し 、 デジ タ ル機能のみを持つ GPIO) GPIO を参照 し て く だ さ い。 EEPROM electrically erasable programmable read-only memory ( 電気的消去書き込み可能な読み出 し 専用 メモリ ) RISC reduced-instruction-set computing ( 縮小命令セ ッ ト コ ン ピ ュ ーテ ィ ン グ ) EMCA ケーブルの特性 ( 電流電流な ど ) を Type-C ポー ト に報告する IC を内蔵 し た USB ケーブル RMS root-mean-square ( 二乗平均平方根 ) RTC real-time clock ( リ アル タ イ ム ク ロ ッ ク ) EMI electromagnetic interference ( 電磁妨害 ) RX receive ( 受信 ) ESD electrostatic discharge ( 静電気放電 ) SAR FPB flash patch and breakpoint ( フ ラ ッ シ ュ パ ッ チおよびブ レ ー ク ポ イ ン ト ) successive approximation register ( 逐次比較レ ジ ス タ ) SCL I2C serial clock (I2C シ リ アル ク ロ ッ ク ) FS full-speed ( フ ルス ピー ド ) SDA I2C serial data (I2C シ リ アル デー タ ) GPIO general-purpose input/output ( 汎用入出力 ) S/H sample and hold ( サン プル／ホール ド ) IC integrated circuit ( 集積回路 ) SPI IDE integrated development environment ( 統合開発環境 ) Serial Peripheral Interface ( シ リ アル ペ リ フ ェ ラル イ ン タ フ ェ ース ； 通信プ ロ ト コ ルの一種 ) SRAM static random access memory ( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ ) SWD serial wire debug ( シ リ アル ワ イ ヤー デバ ッ グ ； テ ス ト プ ロ ト コ ルの一種 ) I2C Inter-Integrated Circuit ( イ ン タ ー イ ン テグ レー ( 別名 : IIC) テ ッ ド サーキ ッ ト ； 通信プ ロ ト コ ルの一種 ) ILO internal low-speed oscillator ( 内部低速発振器 )。 IMO も 参照 TX transmit ( 送信 ) IMO internal main oscillator ( 内部主発振器 )。 ILO も 参 照 Type-C I/O input/output ( 入出力 )。 GPIO も 参照 薄型 USB コ ネ ク タ と リ バーシ ブルなケーブルの 新規格。 最大 100W ま での電力を提供する こ と が 可能 LVD low-voltage detect ( 低電圧検出 ) UART LVTTL low-voltage transistor-transistor logic ( 低電圧 ト ラ ン ジ ス タ - ト ラ ン ジ ス タ ロ ジ ッ ク ) Universal Asynchronous Transmitter Receiver ( 汎用非同期 ト ラ ン ス ミ ッ タ レ シーバ ； 通信プ ロ ト コ ルの一種 ) USB MCU microcontroller unit ( マ イ ク ロ コ ン ト ロー ラ ー ユニ ッ ト ) Universal Serial Bus ( ユニバーサル シ リ アル バス ) NC no connect ( 未接続 ) USBIO USB input/output (USB 入力／出力 ； USB ポー ト への接続に使用 さ れる CCG2 ピ ン ) NMI nonmaskable interrupt ( マ ス ク 不可能な割 り 込み ) XRES external reset I/O pin ( 外部 リ セ ッ ト I/O ピ ン ) 文書番号 : 001-97029 Rev. *A ページ 24/27 EZ-PD™ CCG2 デー タ シー ト 本書の表記法 測定単位 表 32. 測定単位 記号 °C 測定単位 摂氏温度 Hz ヘルツ KB 1024 バイ ト kHz キロヘルツ k キロ オーム Mbps メ ガ ビ ッ ト 毎秒 MHz メ ガヘルツ M メ ガオーム Msps メ ガサン プル毎秒 µA マ イ ク ロ ア ンペア µF マイ クロフ ァ ラ ッ ド µs マ イ ク ロ秒 µV マ イ ク ロボル ト µW マ イ ク ロワ ッ ト mA ミ リ ア ンペア ms ミ リ秒 mV ミ リ ボル ト nA ナ ノ ア ンペア ns ナノ秒 オーム pF ピコファラ ッ ド ppm 100 万分の 1 ps ピ コ秒 s 秒 sps サン プル数毎秒 V ボル ト 文書番号 : 001-97029 Rev. *A ページ 25/27 EZ-PD™ CCG2 デー タ シー ト 改訂履歴 文書番号 : EZ-PD™ CCG2 デー タ シー ト USB Type-C ポー ト コ ン ト ロー ラ ー 文書番号 : 001-97029 ECN 版 変更者 発行日 変更内容 ** 4722828 YYOS 04/14/2015 こ れは英語版 001-93912 Rev. *E を翻訳 し た日本語版 001-97029 Rev. ** です。 *A 4788512 HZEN 06/15/2015 こ れは英語版 001-93912 Rev. *G を翻訳 し た日本語版 001-97029 Rev. *A です。 文書番号 : 001-97029 Rev. *A ページ 26/27 EZ-PD™ CCG2 デー タ シー ト セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ワール ド ワ イ ド な販売 と 設計サポー ト サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を保持 し ています。 お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。 PSoC® ソ リ ュ ーシ ョ ン 製品 車載用 クロ ッ ク & バッ フ ァ イ ン タ ー フ ェ ース 照明 & 電力制御 メモリ PSoC タ ッ チ セ ン シ ング USB コ ン ト ロー ラ ー ワ イヤレ ス／ RF psoc.cypress.com/solutions cypress.com/go/automotive PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP cypress.com/go/clocks cypress.com/go/interface サイ プ レ ス開発者 コ ミ ュ ニ テ ィ cypress.com/go/powerpsoc コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ cypress.com/go/memory cypress.com/go/psoc テ ク ニ カル サポー ト cypress.com/go/support cypress.com/go/touch cypress.com/go/USB cypress.com/go/wireless 本ア プ リ ケーシ ョ ン ノ ー ト に記載 さ れる暫定的な情報は予告な く 変更 さ れる場合があ り ます。 © Cypress Semiconductor Corporation, 2014-2015. 本文書に記載 さ れる情報は予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サイ プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する こ と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用する こ と を保証する も のではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持 シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆ る リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。 すべてのソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著 作権法な ら びに国際協定の条項に よ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面に よ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン ス であ り 、 適用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、 サイ プ レ スの ソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。 上記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本 ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と は全て禁止 し ます。 免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに 限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結 果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。 ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。 文書番号 : 001-97029 Rev. *A 改訂日 2015 年 6 月 15 日 本書で言及するすべての製品名および会社名は、 それぞれの所有者の商標である場合があ り ます。 ページ 27/27