CCG1 USB Type-C Port Controller with Power Delivery Datasheet (Japanese).pdf

CCG1 デー タ シー ト
パワーデ リ バ リ ー対応の
USB Type-C ポー ト コ ン ト ロー ラ ー
概要説明
CCG1 は完全な USB Type-C と USB 電源供給ポー ト 制御ソ リ ュ ーシ ョ ン を提供 し ます。 CCG1 の コ ア アーキテ ク チ ャ は、 マルチ
プ レ ク ス代替モー ド のサポー ト で最大 100W の USB 給電を実現で き るベースの Type-C ソ リ ュ ーシ ョ ン を提供 し ます。また、CCG1
はア ク テ ィ ブ ケーブル と パ ッ シ ブ ケーブル用の Type-C ケーブル ID IC です。 CCG1 コ ン ト ロー ラ ーはコ ネ ク タ 挿入信号、 プ ラ グ
方向信号お よび VCONN ス イ ッ チ ング信号を検出 し ます。 CCG1 は、 外部 VBUS と VCONN 電源管理ソ リ ュ ーシ ョ ン を管理する制
御信号、 お よび殆どのシ ングル ケーブル ク ロ ッ ク 供給ソ リ ュ ーシ ョ ン用の外部マルチ プ レ クサ制御を提供する ため、 USB パワー
デ リ バ リ ー機能を あ ら ゆる アーキテ ク チ ャ に容易に組み込める よ う に し ます。
CCG1 フ ァ ミ リ のデバイ スはコ ン フ ィ ギ ュ レーシ ョ ン テーブルを使用 し て異な る ア プ リ ケーシ ョ ン での動作を制御する固定機能製
品です。 その機能は フ ァ ームウ ェ ア で実現 さ れ、 USB 実装者フ ォ ー ラ ム (USB-IF) コ ン プ ラ イ ア ン ス テ ス ト が使用可能にな る時、
認証 さ れます。 プ ログ ラ マ ビ リ テ ィ によ り 、 CCG1 デバイ スは USB 仕様の変更に追随する こ と がで き ます。 ソ ース コ ー ド へのア
ク セスについては、 サイ プ レ ス サポー ト ま で ご連絡 く だ さ い。
ア プ リ ケーシ ョ ン
Type-C サポー ト
■
ノ ー ト PC、 タ ブ レ ッ ト 、 モニ タ ー、 ド ッ キン グ ス テーシ ョ
ン
■
■
電源アダプ タ 、 USB Type-C ケーブル
■
内蔵 ト ラ ン シーバー (BB PHY)
最大2個のパワーデ リ バ リ ー (PD) が可能なUSBポー ト に対応
すべてのプ ロ ト コ ルの外部 MUX への配線に対応
PD サポー ト
特長
■
32 ビ ッ ト MCU サブ シ ス テム
■
■
■
32KB フ ラ ッ シ ュ と 4KB SRAM を備えた 48MHz ARM
Cortex-M0 CPU
内蔵アナ ロ グ ブ ロ ッ ク
VBUS 電圧 と 電流監視用の 12 ビ ッ ト 、 1Msps ADC
■ ダ イ ナ ミ ッ ク な過電流 と 過電圧保護
低消費電力動作
■
■
■
3.2V ~ 5.5V の動作電圧
ス リ ープ モー ド 時 : 1.3mA
デ ィ ープ ス リ ープ モー ド 時 : 1.3 A[1]
パ ッ ケージ
内蔵デジ タ ル ブ ロ ッ ク
■
2 個の設定可能な 16 ビ ッ ト TCPWM ブ ロ ッ ク
2
■ 1 個の I C マス タ ーまたはス レーブ
■
■
プ ロバイ ダ と コ ン シ ュ ーマ役割に対応
すべての電源プ ロ フ ァ イルに対応
■
40 ピ ン QFN
16 ピ ン SOIC
35 ボール ウ ェ ハー レ ベル CSP (WLCSP)
表 1. CCG1 ブ ロ ッ ク 図 [2、 3、 4、 5、 6、 7]
注
1.
2.
3.
4.
5.
6.
7.
CCG1 チ ッ プのみで測定 さ れた値です。 特定のア プ リ ケーシ ョ ン での電源はよ り 高い場合があ り ます。
タ イ マー、 カ ウ ン タ ー、 パルス幅変調ブ ロ ッ ク 。
I2C と し て構成可能な シ リ アル通信ブ ロ ッ ク 。
ベースバン ド 。
ダウ ン ス ト リ ーム側のポー ト (DFP) を示す終端抵抗。
ア ッ プ ス ト リ ーム側のポー ト (UFP) を示す終端抵抗。
Electronically Marked Cable Assembly (EMCA) を示す終端抵抗。
Cypress Semiconductor Corporation
文書番号 : 001-97745 Rev. **
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
改訂日 2015 年 7 月 10 日
CCG1 デー タ シー ト
目次
機能の詳細 .......................................................................... 3
CPU および メ モ リ サブ シ ス テム ................................ 3
シ ス テム リ ソ ース ....................................................... 3
GPIO ........................................................................... 3
ピ ンの機能 .......................................................................... 4
ピ ン配置 ........................................................................... 10
電源 .................................................................................. 11
電気的仕様 ........................................................................ 12
絶対最大定格 ............................................................ 12
デバイ ス レ ベルの仕様 ............................................. 12
デジ タ ル ペ リ フ ェ ラル ............................................. 14
メ モ リ ........................................................................ 15
シ ス テム リ ソ ース ..................................................... 16
ア プ リ ケーシ ョ ンの詳細 .................................................. 18
文書番号 : 001-97745 Rev. **
注文情報 ........................................................................... 23
注文コ ー ド の定義 ...................................................... 23
パ ッ ケージ ........................................................................ 24
略語 .................................................................................. 27
本書の表記法 .................................................................... 28
測定単位 .................................................................... 28
改訂履歴 ........................................................................... 29
セールス、 ソ リ ュ ーシ ョ ンおよび リ ーガル情報 .............. 30
ワール ド ワ イ ド 販売 と 設計サポー ト ......................... 30
製品 ........................................................................... 30
PSoC® ソ リ ュ ーシ ョ ン ............................................ 30
サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 30
テ ク ニ カル サポー ト ................................................. 30
ページ 2/30
CCG1 デー タ シー ト
機能の詳細
CPU および メ モ リ サブ シ ス テム
CPU
CCG1 内の Cortex-M0 CPU は 32 ビ ッ ト MCU サブ シ ス テムの
一部であ り 、広範な ク ロ ッ ク ゲーテ ィ ングに対応 し た低消費電
力動作に最適化 さ れています。ほ と んどの場合、 こ れは 16 ビ ッ
ト 命令を使用 し 、 Thumb-2 命令セ ッ ト を実行 し ます。 これによ
り 、 Cortex-M3 と M4 な ど よ り 高性能プ ロ セ ッ サへのバイ ナ リ
コ ー ド の完全互換 と 前方移行が可能にな る ため、 前方互換が可
能にな り ます。 サイ プ レ スには、 1 サイ ク ル内で 32 ビ ッ ト の結
果を出すハー ド ウ ェ ア乗算器を含めて実装 し ています。これは、
32 の割 り 込み入力を持つネス ト 型ベ ク タ 割 り 込み コ ン ト ロ ー
ラ ー (NVIC) ブ ロ ッ ク と ウ ェ イ ク ア ッ プ 割 り 込み コ ン ト ロ ー
ラ ー (WIC) を含んでいます。 WIC はデ ィ ープ ス リ ープ モー ド
から プ ロ セ ッ サを復帰 さ せる こ と が可能です。これによ り 、チ ッ
プがデ ィ ープ ス リ ープ モー ド にあ る時に メ イ ン プ ロ セ ッ サへ
の電源を切る こ と がで き ます。Cortex-M0 CPU はマス ク不可能
割 り 込み (NMI) 入力を提供 し ています。 こ れは、 ユーザーが要
求 し たシ ス テム機能用に使用 さ れていない時、 ユーザーによ っ
て使用で き ます。
また CPU は、 2 線式の JTAG である シ リ アル ワ イヤ デバ ッ グ
(SWD) イ ン タ ー フ ェ ース も備えています。CCG1 用のデバ ッ グ
コ ン フ ィ ギ ュ レーシ ョ ンには、 4 個のブ レー ク ポ イ ン ト ( ア ド
レ ス ) コ ンパレー タ と 2 個のウ ォ ッ チポ イ ン ト ( デー タ ) コ ン
パレー タ があ り ます。
フ ラ ッ シュ
CCG1 デバイ スは、 フ ラ ッ シ ュ ブ ロ ッ クか らの平均ア ク セス時
間を改善する ために CPU に密結合 さ れた、 フ ラ ッ シ ュ ア ク セ
ラ レー タ を備えた フ ラ ッ シ ュ モ ジ ュ ールを内蔵 し ています。 フ
ラ ッ シ ュ ブ ロ ッ クは、 48MHz では 1 ウ ェ イ ト ス テー ト (WS)
ア ク セス時間、24MHz では 0 WS ア ク セス時間に対応 し ていま
す。 フ ラ ッ シ ュ ア ク セ ラ レー タ はシ ングル サイ ク ル SRAM の
ア ク セ ス 性 能 の 平 均 85% を 達成 し ま す。 必要 に 応 じ て、
EEPROM 動作を エ ミ ュ レー ト する ために フ ラ ッ シ ュ モ ジ ュ ー
ルの一部を使用する こ と がで き ます。
SROM
ブー ト お よ び コ ン フ ィ ギ ュ レ ーシ ョ ン ルーチ ン を含んでい る
監視 ROM が提供 さ れます。
シ ス テム リ ソ ース
電源シ ス テム
電源シ ス テムは 11 ページの電源の節で詳 し く 説明 さ れます。電
源シ ス テムは各モー ド に応 じ た電圧レ ベルを保証 し ます。 これ
を実現する ために、 機能の正常な動作に必要な電圧レ ベルに達
する ま でモー ド への移行を遅延 さ せる ( 例えば、パワー オン リ
セ ッ ト (POR) の時 )、または リ セ ッ ト ( 電圧低下検出 (BOD)) か
割 り 込み ( 低電圧検出 (LVD)) を生成 し ます。 CCG1 は、 3.2 ~
5.5V の範囲において単一の外部電源で動作 し 、 ア ク テ ィ ブ、 ス
リ ープ と デ ィ ープ ス リ ープ と い う 3 つの異な る電力モー ド に対
応 し 、 モー ド 間の遷移が電力シ ス テムによ っ て管理 さ れます。
シ リ アル通信ブ ロ ッ ク (SCB)
CCG1 は I2C イ ン タ ー フ ェ ース を実装で き る 1 個の SCB を備
えています。ハー ド ウ ェ アI2Cブ ロ ッ クは完全なマルチマス タ ー
と ス レーブ イ ン タ ー フ ェ ース を実装 し ます ( マルチマス タ ーの
アービ ト レーシ ョ ンが可能 )。 こ のブ ロ ッ クは、 最大 1Mbps (
フ ァ ース ト モー ド プ ラ ス ) で動作で き、CPU 用の割 り 込みオー
バヘ ッ ド と レ イ テ ン シ を削減す る ためにバ ッ フ ァ リ ン グ オ プ
シ ョ ン を柔軟に選択で き ます。 また、 CCG1 の メ モ リ で メ ール
ボ ッ ク ス範囲を作っ て メ モ リ ア レ イへの読み書きの I2C 通信を
効果的に削減する EZ-I2C に も対応 し ています。 また、 ブ ロ ッ
クは送受信用に深 さ 8 の FIFO に も対応 し ています。 これは、
CPU がデー タ を読み出す一定の時間を増加する こ と で、時間通
文書番号 : 001-97745 Rev. **
り に CPU が読み出すデー タ がない こ と に起因 し た ク ロ ッ ク ス
ト レ ッ チの必要性を大幅に低減する こ と がで き ます。
I2C ペ リ フ ェ ラルは、 NXP I2C バス仕様 と ユーザー マニ ュ アル
(UM10204) で定義 さ れた通 り に I2C 標準モー ド 、 フ ァ ース ト
モー ド 、 フ ァ ース ト モー ド プ ラ スのデバイ ス と 互換性があ り
ます。 I2C バス I/O は、 オープ ン ド レ イ ン モー ド にある GPIO
を使っ て実装 さ れます。
CCG1 は、 以下の点では、 I2C 仕様に完全に準拠 し ません。
■
GPIO セルは過電圧耐性がないため、 ホ ッ ト スワ ッ プや、 I2C
シ ス テムの残 り の部分から 独立 し て電源を投入する こ と がで
き ません。
■
フ ァ ース ト モー ド プ ラ スは、0.4VのVOL で 20mAのIOL 仕様が
あ り ます。GPIO セルは、最大 0.6V の VOL で最大 8mA の IOL
を吸い込む こ と がで き ます。
■
フ ァ ース ト モー ド と フ ァ ース ト モー ド プ ラ スは、GPIO セル
で満たせない最小立ち下が り 時間を指定 し ています。 低速ス
ト ロ ング モー ド は、 バス負荷によ っ て こ の仕様を満たす こ と
があ り ます。
■
■
SCBがI2Cマス タ ーである時、NACK と 反復STARTの間にア イ
ド ル状態を介入 さ せます。 I2C 仕様では、 バス フ リ ー状態が
STOP 条件の後に続 く もの と し て定義 さ れる ため、 他のア ク
テ ィ ブ マス タ ーは介入 し ません。 し か し 、 ア ク テ ィ ブにな っ
たばか り のマ ス タ ーはアー ビ ト レ ーシ ョ ン サ イ ク ルを開始
する こ と があ り ます。
SCB が I2C ス レーブ モー ド にあ っ て、外部ク ロ ッ ク 上のア ド
レ ス マ ッ チが有効に さ れ (EC_AM = 1)、 内部 ク ロ ッ ク 供給
モー ド で動作する (EC_OP = 0) 時、 その I2C ア ド レ スは偶数
でなければな り ません。
GPIO
CCG1には様々な機能に コ ン フ ィ ギ ュ レーシ ョ ン さ れる最大34
個の GPIO があ り ます。 詳細については、 ピ ン配置テーブルを
参照 し て く だ さ い。GPIO ブ ロ ッ クは以下のも のを実装 し ます。
■ 8 つの ド ラ イ ブ能力モー ド :
❐ アナロ グ入力モー ド ( 入力 と 出力バ ッ フ ァ が無効 )
❐ 入力のみ
❐ 軽プルア ッ プ、 重プルダウン
❐ 重プルア ッ プ、 軽プルダウン
❐ オープ ン ド レ イ ン、 重プルダウン
❐ オープ ン ド レ イ ン、 重プルア ッ プ
❐ 重プルア ッ プ、 重プルダウン
❐ 弱プルア ッ プ、 弱プルダウン
■ 入力閾値セ レ ク ト (CMOS あるいは LVTTL)
■ 駆動能力モー ド 以外に、 入力 と 出力バ ッ フ ァ のイ ネーブル/
デ ィ ス エーブルの個別制御
■ 前の状態を ラ ッ チする ための保持モー ド ( デ ィ ープ ス リ ープ
モー ド で I/O 状態を維持する ため )
■ EMI を改善する ために、dV/dt に起因する ノ イ ズを制御する た
めに選択可能なスルー レー ト
電源投入 と リ セ ッ ト の時、 入力への過電圧を防ぐ ため、 および
/または電源投入時に過電流を発生 さ せないために、 I/O ピ ン
は無効状態に移行 さ せられます。 高速 I/O マ ト リ ッ ク ス と し て
知 ら れてい る多重化ネ ッ ト ワー ク は、 I/O ピ ン に接続で き る複
数の信号間を多重化するのに使用 さ れます。
ページ 3/30
CCG1 デー タ シー ト
ピ ンの機能
表 1 には、 ケーブル/ EMCA ア プ リ ケーシ ョ ン用の 35 ボール WLCSP のピ ン定義を記載 し ます。 製品番号 と パ ッ ケージのマ ッ ピ
ングについては、 表 23 を参照 し て く だ さ い。
表 1. EMCA ケーブル ア プ リ ケーシ ョ ンの 35 ボール WLCSP のピ ン定義
CYPD110335FNXIT
ボール
タ イプ
CC1_RX
C4
I
CC1_TX
D7
O
SWD_IO
D1
I/O
SWD_CLK
C1
I
I2C_SCL
B1
I/O
I2C ク ロ ッ ク信号
I2C_SDA
B2
I/O
I2C デー タ 信号
XRES
B6
I
機能的ピ ン名
VCCD
A7
電源
VDDD
C7
説明
CC1 制御
0: TX 有効
z: RX 検知
コ ン フ ィ ギ ュ レーシ ョ ン チ ャ ネル 1
SWD I/O
SWD ク ロ ッ ク
リセッ ト
安定化デジ タ ル電源出力。 1μF ~ 1.6μF コ ンデンサに接続。 外部ソ ー
スに接続すべき でない。
VSSA
B7
電源
GND
CC_VREF
C5
I
CC ラ イ ン用のデー タ 基準信号
TX_U
B3
O
内部専用の信号。 TX_U 出力信号を TX_M 信号に接続すべき。
TX_M
B5
I
TX_REF_IN
D3
I
内部使用の基準信号。 2.4KΩ±1% 抵抗を介 し て TX_REF 出力に接続
TX_GND
A3
I
2K 1% 抵抗介 し て GND に接続
TX_REF_OUT
D4
O
内部電流を 2 個の 1KΩ の外部抵抗に接続する こ と によ り 生成 さ れる
基準信号
RA_DISCONNECT
E4
O
VCONN 挿入後に RA を取 り 外すための任意の制御信号
0: RA 切断
1: RA 接続
VCONN_DET
C6
I
ロー カル VCONN 検出信号
0: VCONN がロー カルで適用 さ れない
1: VCONN がロー カルで適用 さ れる
CC1_LPREF
A5
I
内部使用の基準信号。 VDDD から抵抗分周器の出力に接続
RA_FAR_DISCONNECT
E5
O
VCONN 挿入後に RA を取 り 外すための任意の制御信号 ( ケーブル毎
に 2 チ ッ プの場合は未接続 )
0: RA 切断
1: RA 接続
BYPASS
D5
I
内部アナロ グ回路用のバイパス コ ンデンサ
CC1_LPRX
C3
I
低消費電力の状態用のコ ン フ ィ ギ ュ レーシ ョ ン チ ャ ネル 1 の RX 信号
A1、 A2、 A4、
A6、 B4、 C2、
D2、 D6、 E1、
E2、 E3、 E6、 E7
–
汎用 I/O
GPIO
文書番号 : 001-97745 Rev. **
アナロ グ と デジ タ ル セ ク シ ョ ン用の電源供給
アナロ グ グ ラ ン ド
–
ページ 4/30
CCG1 デー タ シー ト
表 2 には、 ノ ー ト PC、 タ ブ レ ッ ト 、 スマー ト フ ォ ンおよびモニ タ ー ア プ リ ケーシ ョ ン用の 40 ピ ン QFN、 35 ボール WLCSP 用
のピ ン定義を記載 し ます。 製品番号 と パ ッ ケージのマ ッ ピ ングについては、 23 ページの表 23 を参照 し て く だ さ い。
表 2. ノ ー ト PC、 タ ブ レ ッ ト 、 スマー ト フ ォ ンお よびモニ タ ー ア プ リ ケーシ ョ ンの 40-QFN と 35 ボール WLCSP パ ッ ケージの
ピ ン定義
CYPD
CYPD
CYPD
1122-40LQXI 1121-40LQXI 1131-35FNXIT
機能的ピ ン
タ イプ
説明
[8]
[9]
ピン
ピン
ボール [10]
MUXSEL_1
1
1
D5
O
外部デー タ マルチ プ レ クサ選択信号 1
MUXSEL_2
2
2
D6
O
CC1_CTRL
3
3
D3
I/O
CC2_CTRL
4
4
E4
I/O
MUXSEL_3
5
5
E5
O
外部デー タ マルチ プ レ クサ選択信号 3
MUXSEL_4
6
6
E6
O
外部デー タ マルチ プ レ クサ選択信号 4
CS_P
7
7
E3
I
電流検出+入力
CS_M
8
8
E2
I
電流検出 ー 入力 I
外部デー タ マルチ プ レ クサ選択信号 2
CC1 制御
0: TX 有効
z: RX 検知
CC2 制御
0: TX 有効
z: RX 検知
VSS
9
9
–
GND
CC1
10
10
-
I/O
コ ン フ ィ ギ ュ レーシ ョ ン チ ャ ネル 1
CC_SEL_REF_1
11
11
E1
O
SWD_IO
12
12
D1
I/O
CC リ フ ァ レ ン ス選択信号
SWD IO
SWD_CLK
13
13
C1
I
HOTPLUG_DET
14
14
C2
I/O
デ ィ ス プ レ イ ポー ト 代替モー ド 用のホ ッ ト プ ラ グ
検出
GPIO1
15
–
–
I/O
汎用 I/O
VSEL2
–
15
–
O
出力電圧選択用の電圧選択信号 2
GPIO2
16
–
–
I/O
汎用 I/O
GPIO3
17
–
–
I/O
汎用 I/O
IFAULT
–
17
–
I
I2C_SCL
18
18
B1
I/O
I2C ク ロ ッ ク信号
I2C_SDA
19
19
B2
I/O
I2C デー タ 信号
I2C_INT
20
20
A2
O
I2C 割 り 込み
CC_SEL_REF_2
21
21
A1
O
CC リ フ ァ レ ン ス選択信号
グラ ン ド
SWD ク ロ ッ ク
電流フ ォル ト 表示
0: フ ォル ト な し
1: 電流フ ォル ト あ り
CC1_RD
22
22
C3
O
RD を CC 1 ラ イ ンに接続する オープ ン ド レ イ ン信
号
z: RD 切断
0: モニ タ ー ア プ リ ケーシ ョ ン用に RD が接続
1: ノ ー ト PC ア プ リ ケーシ ョ ン用に RD が接続
CC1_RP
23
23
A5
O
RP を CC 1 ラ イ ンに接続する オープ ン ソ ース信号
z: RP 切断
1: RP 接続
注
8. ノ ー ト PC DRP ア プ リ ケーシ ョ ンの 40 ピ ン CSP パ ッ ケージのピ ン配置
9. モ ニ タ ー DRP ア プ リ ケーシ ョ ンの 40 ピ ン QFN パ ッ ケージのピ ン配置
10. ノ ー ト PC DRP ア プ リ ケーシ ョ ンの 35 ピ ン CSP パ ッ ケージのピ ン配置
文書番号 : 001-97745 Rev. **
ページ 5/30
CCG1 デー タ シー ト
表 2. ノ ー ト PC、 タ ブ レ ッ ト 、 スマー ト フ ォ ンお よびモニ タ ー ア プ リ ケーシ ョ ンの 40-QFN と 35 ボール WLCSP パ ッ ケージの
ピ ン定義 ( 続き )
CYPD
CYPD
CYPD
1122-40LQXI 1121-40LQXI 1131-35FNXIT
機能的ピ ン
タ イプ
説明
ピ ン [8]
ピ ン [9]
ボール [10]
CC1_VCONN_CTRL
24
24
A4
O
CC 1 ラ イ ン上の VCONN 用の PFET 電源ス イ ッ チ
を制御する オープ ン ド レ イ ン信号
0: VCONN ス イ ッ チが閉位置にある
z: VCONN ス イ ッ チが開位置にある
VBUS_DISCHARGE
25
25
A3
O
電圧変更時に VBUS ラ イ ンの放電に使用する信号
CC2
26
26
B3
O
コ ン フ ィ ギ ュ レーシ ョ ン チ ャ ネル 2
CC2_RD
27
27
A6
O
RD を CC 2 ラ イ ンに接続する オープ ン ド レ イ ン信
号
z: RD 切断
0: モニ タ ー ア プ リ ケーシ ョ ン用に RD が接続
1: ノ ー ト PC ア プ リ ケーシ ョ ン用に RD が接続
CC2_RP
28
28
B4
O
RP を CC 2 ラ イ ンに接続する オープ ン ソ ース信号
z: RP 切断
1: RP 接続
CC2_VCONN_CTRL
29
29
B5
O
CC 2 ラ イ ン上の VCONN 用の PFET 電源ス イ ッ チ
を制御する オープ ン ド レ イ ン信号
0: VCONN ス イ ッ チが閉位置にある
z: VCONN ス イ ッ チが開位置にある
XRES
30
30
B6
I
リセッ ト
VCCD
31
31
A7
電源
安定化デジ タ ル電源出力。 1 ~ 1.6μF コ ンデンサ
に接続。 外部ソ ースに接続すべき でない。
VDDD
32
32
C7
電源
デジ タ ル セ ク シ ョ ン用の電源供給
VDDA
33
33
C7
アナログ セ ク シ ョ ン用の電源供給
VSSA
34
34
B7
電源
GND
VBUS_VMON
35
35
C4
I
VBUS 過電圧保護監視信号
VBUS_VREF
36
36
C5
I
過電圧保護検出用の VBUS 基準信号
VSEL1
–
37
–
O
出力電圧選択用の電圧選択信号 1
CC_SEL_REF_3
37
16
C6
O
CC リ フ ァ レ ン ス選択信号
VBUS_C_CTRL
38
–
D7
VBUS_OK
–
38
–
CC_VREF
39
39
D4
I
CC ラ イ ン用のデー タ 基準信号
VBUS_P_CTRL
40
40
E7
O
プ ロバイ ダ ロー ド FET の有効化/無効化用のフル
レール制御信号
O
アナログ グ ラ ン ド ピ ン
コ ン シ ュ ーマ ロー ド FET の有効化/無効化用のフ
ルレール制御信号
VBUS_OK=1 - VBUS 電圧は問題ない
VBUS_OK=0 - VBUS 過電圧が検出
注
8. ノ ー ト PC DRP ア プ リ ケーシ ョ ンの 40 ピ ン CSP パ ッ ケージのピ ン配置
9. モ ニ タ ー DRP ア プ リ ケーシ ョ ンの 40 ピ ン QFN パ ッ ケージのピ ン配置
10. ノ ー ト PC DRP ア プ リ ケーシ ョ ンの 35 ピ ン CSP パ ッ ケージのピ ン配置
文書番号 : 001-97745 Rev. **
ページ 6/30
CCG1 デー タ シー ト
表 3 には、 ノ ー ト PC (DFP) ア プ リ ケーシ ョ ンの 40 ピ ン QFN パ ッ ケージのピ ン定義を記載 し ます。 製品番号 と パ ッ ケージのマ ッ
ピ ングについては、 表 23 を参照 し て く だ さ い。
表 3. ノ ー ト PC (DFP) の 40 ピ ン QFN パ ッ ケージのピ ン定義
CYPD
1134-40LQXI タ イ プ
ピン
機能的ピ ン名
アクテ ィ ブ
HIGH/ LOW
ド ラ イ ブ モー ド
MUXSEL_1
–
オープ ン ド レ イ ン、 LOW に駆動
1
O
外部デー タ マルチ プ レ ク サ選択信号 1
MUXSEL_2
–
オープ ン ド レ イ ン、 LOW に駆動
2
O
外部デー タ マルチ プ レ ク サ選択信号 2
CC1_CTRL
–
アナログ入力/ス ト ロ ング駆動
( プ ッ シ ュ プル )
3
IO
CC1 制御
0:Tx 有効
z: RX 検知
CC2_CTRL
–
アナログ入力/ス ト ロ ング駆動
( プ ッ シ ュ プル )
4
IO
CC2 制御
0: TX 有効
z: RX 検知
MUXSEL_3
–
オープ ン ド レ イ ン、 LOW に駆動
5
O
外部デー タ マルチ プ レ ク サ選択信号 3
MUXSEL_4
–
オープ ン ド レ イ ン、 LOW に駆動
6
O
外部デー タ マルチ プ レ ク サ選択信号 4
CS_P
–
アナログ入力
7
I
電流検出+入力
CS_M
–
アナログ入力
8
I
電流検出 ー 入力
VSS
–
–
9
GND
CC1
–
ス ト ロ ング駆動 ( プ ッ シ ュ プル )
10
O
コ ン フ ィ ギ ュ レーシ ョ ン チ ャ ネル 1
11
O
RP を CC1 ラ イ ン に接続する オープ ン
ド レ イ ン信号 (1.5A の電流 )
z: RP 切断
1: RP 接続
SWD IO
CC1_RP_1.5
アクテ ィ ブ
オープ ン ド レ イ ン、 HIGH に駆動
HIGH
説明
グラ ン ド
SWD_IO
–
–
12
IO
SWD_CLK
–
–
13
I
SWD ク ロ ッ ク
O
RP を CC1 ラ イ ン に接続する オープ ン
ソ ース信号 (3A の電流 )
z: RP 切断
1: RP 接続
O
RP を CC1 ラ イ ン に接続する オープ ン
ド レ イ ン信号 ( デ フ ォル ト の電流 )
z: RP 切断
1: RP 接続
O
RP を CC2 ラ イ ン に接続する オープ ン
ド レ イ ン信号 ( デ フ ォル ト の電流 )
z: RP 切断
1: RP 接続
CC1_RP_3.0
アクテ ィ ブ
オープ ン ド レ イ ン、 HIGH に駆動
HIGH
CC1_RP_DEF
アクテ ィ ブ
オープ ン ド レ イ ン、 HIGH に駆動
HIGH
CC2_RP_DEF
アクテ ィ ブ
オープ ン ド レ イ ン、 HIGH に駆動
HIGH
CC2_RP_1.5
アクテ ィ ブ
オープ ン ド レ イ ン、 HIGH に駆動
HIGH
17
O
RP を CC2 ラ イ ン に接続する オープ ン
ド レ イ ン信号 (1.5A の電流 )
z: RP 切断
1: RP 接続
I2C_SCL
アクテ ィ ブ
オープ ン ド レ イ ン、 LOW に駆動
LOW
18
IO
I2C ク ロ ッ ク 信号
I2C_SDA
アクテ ィ ブ
オープ ン ド レ イ ン、 LOW に駆動
LOW
19
IO
I2C デー タ 信号
I2C_INT
アクテ ィ ブ
オープ ン ド レ イ ン、 LOW に駆動
LOW
20
O
I2C 割 り 込み
文書番号 : 001-97745 Rev. **
14
15
16
ページ 7/30
CCG1 デー タ シー ト
表 3. ノ ー ト PC (DFP) の 40 ピ ン QFN パ ッ ケージのピ ン定義 ( 続き )
機能的ピ ン名
アクテ ィ ブ
HIGH/ LOW
CC2_RP_3.0
アクテ ィ ブ
オープ ン ド レ イ ン、 HIGH に駆動
HIGH
ド ラ イ ブ モー ド
CYPD
1134-40LQXI タ イ プ
ピン
説明
21
O
RP を CC2 ラ イ ン に接続する オープ ン
ソ ース信号 (3A の電流 )
z: RP 切断
1: RP 接続
CC1_LPRX
–
アナログ入力
22
I
低消費電力状態用のコ ン フ ィ ギ ュ レー
シ ョ ン チ ャ ネル 1 RX 信号
CC1_LPREF
–
アナログ入力
23
I
内部使用の基準信号。
CC2_LPRX
–
アナログ入力
24
I
低消費電力状態用のコ ン フ ィ ギ ュ レー
シ ョ ン チ ャ ネル 2 RX 信号
CC2_LPREF
–
アナログ入力
25
I
内部使用の基準信号。
CC2
–
ス ト ロ ング駆動 ( プ ッ シ ュ プル )
26
O
コ ン フ ィ ギ ュ レーシ ョ ン チ ャ ネル 2
O
CC1 ラ イ ン上の VCONN 用の PFET 電
源ス イ ッ チ を制御する オープ ン ド レ イ
ン信号
0: VCONN ス イ ッ チが閉位置にある
z: VCONN ス イ ッ チが開位置にある
CC1_VCONN
_CTRL
アクテ ィ ブ
オープ ン ド レ イ ン、 LOW に駆動
LOW
27
アクテ ィ ブ
オープ ン ド レ イ ン、 LOW に駆動
LOW
28
O
CC2 ラ イ ン上の VCONN 用の PFET 電
源ス イ ッ チ を制御する オープ ン ド レ イ
ン信号
0: VCONN ス イ ッ チが閉位置にある
z: VCONN ス イ ッ チが開位置にある
IFAULT
アクテ ィ ブ
デジ タ ル入力
HIGH
29
I
VBUS 上の電流フ ォル ト 表示
0: フ ォル ト な し
1: 過電流フ ォル ト
XRES
アクテ ィ ブ
アナログ入力
LOW
30
I
リセッ ト
CC2_VCONN
_CTRL
VCCD
–
–
31
電源
VCCD と グ ラ ン ド 間に 1uF のコ ンデン
サを接続
VDDD
–
–
32
電源
5V の電源
VDDA
–
–
33
電源
5V の電源
VSSA
–
–
34
GND
–
E-PAD
–
–
E-PAD
GND
–
VBUS_VMON
–
アナログ入力
35
I
VBUS 過電圧保護監視信号
VBUS_VREF
–
アナログ入力
36
I
過電圧保護検出用の VBUS 基準信号
VBUS_P_CT
RL
アクテ ィ ブ
ス ト ロ ング駆動 ( プ ッ シ ュ プル )
HIGH
37
O
プ ロバイ ダ ロー ド FET の有効化/無
効化用のフルレール制御信号
HOTPLUG_D
ET
アクテ ィ ブ
オープ ン ド レ イ ン、 LOW に駆動
HIGH
38
IO
デ ィ ス プ レ イ ポー ト 代替モー ド 用の
ホ ッ ト プ ラ グ検出
CC_VREF/
VBUS_DISCH
ARGE
-/
アナログ入力/ス ト ロ ング駆動
ア ク テ ィ ブ ( プ ッ シ ュ プル )
HIGH
39
IO
CC ラ イ ン用のデー タ 基準信号/電圧
変更時に VBUS ラ イ ンの放電に使用す
る信号
40
O
外部デー タ マルチ プ レ ク サ選択信号 5
MUXSEL_5
–
文書番号 : 001-97745 Rev. **
オープ ン ド レ イ ン、 LOW に駆動
ページ 8/30
CCG1 デー タ シー ト
表 4 には、 電源アダプ タ ア プ リ ケーシ ョ ンの 16 ピ ン SOIC パ ッ ケージのピ ン定義を記載 し ます。 製品番号 と パ ッ ケージのマ ッ ピ
ングについては、 23 ページの表 23 を参照 し て く だ さ い。
表 4. 電源アダプ タ ア プ リ ケーシ ョ ンの 16 ピ ン SOIC パ ッ ケージのピ ン定義
機能的ピ ン名
SWD_CLK
CYPD
1132-16SXI
ピン
1
タ イプ
I
説明
SWD ク ロ ッ ク
VBUS_P_CTRL
2
O
プ ロバイ ダ ロー ド FET の有効化/無効化用のフルレール制御信号
VBUS_VMON
3
I
VBUS 過電圧保護監視信号
VBUS_VREF
4
I
過電圧保護検出用の VBUS 基準信号
XRES
5
–
ア ク テ ィ ブ LOW リ セ ッ ト
VCCD
6
–
VCCD と グ ラ ン ド 間に 1µF の コ ンデンサを接続
VSSD
7
–
グラ ン ド
VDDD
8
–
3.3V/5V の電源
VSSA
9
–
グラ ン ド
CC_VREF/VBUS_DISCHARGE
10
I/O
CC ラ イ ン用のデー タ 基準信号 (0.55V) /電圧低下時に VBUS ラ イ
ンの放電に使用する信号
CC_CTRL
11
I/O
CC1 制御
0: TX 有効
z: RX 検知
CS
12
I
ロー サイ ド 電流検知
VSEL1
13
O
5V/12V/20V の出力電圧選択用の電圧選択信号
VSEL2
14
O
5V/12V/20V の出力電圧選択用の電圧選択信号
CC
15
I/O
SWD_IO
16
I/O
コ ン フ ィ ギ ュ レーシ ョ ン チ ャ ネル TX/RX
SWD I/O
文書番号 : 001-97745 Rev. **
ページ 9/30
CCG1 デー タ シー ト
ピ ン配置
40
39
38
37
36
35
34
33
32
31
VBUS_P_CTRL
CC_VREF
VBUS_C_CTRL/VBUS_OK
CC_SEL_REF_3/VSEL1
VBUS_VREF
VBUS_VMON
VSSA
VDDA
VDDD
VCCD
表 2. CYPD1122-40LQXI/CYPD1121-40LQXI のピ ン配置
1
2
3
4
5
6
7
8
9
10
30
29
28
27
26
25
24
23
22
21
QFN
16
17
18
19
20
GPIO2/CC_SEL_REF_3
GPIO3/iFAULT
I2C_SCL
I2C_SDA
I2C_INT
13
14
15
12
SWD_CLK
HOTPLUG_DET
GPIO1/VSEL2
11
SWD_IO
(Top View )
CC_SEL_REF_1
MUXSEL _1
MUXSEL _2
CC1_CTRL
CC2_CTRL
MUXSEL _3
MUXSEL _4
CS _P
CS_M
VSS
CC1
XRES
CC2_VCONN _CTRL
CC2_RP
CC2_RD
CC2
VBUS _DISCHARGE
CC1_VCONN _CTRL
CC1_RP
CC1_RD
CC_SEL_REF_2
40
39
38
37
36
35
34
33
32
31
MUXSEL_5
CC_VREF/VBUS_DISCHARGE
HOTPLUG_DET
VBUS_P_CTRL
VBUS_VREF
VBUS_VMON
VSSA
VDDA
VDDD
VCCD
表 3. CYPD1134-40LQXI のピ ン配置
1
2
3
4
5
6
7
8
9
10
30
29
28
27
26
25
24
23
22
QFN
(Top View)
16
17
18
19
20
CC2_RP_DEF
CC2_RP_1.5
I2C_SCL
I2C_SDA
I2C_INT
13
SWD_CLK
CC1_RP_3.0
14
15
12
CC1_RP_DEF
11
SWD_IO
21
CC1_RP_1.5
MUXSEL _1
MUXSEL _2
CC1_CTRL
CC2_CTRL
MUXSEL _3
MUXSEL _4
CS _P
CS_M
VSS
CC1
XRES
IFAULT
CC2_VCONN _CTRL
CC1_VCONN _CTRL
CC2
CC2_LPREF
CC2_LPRX
CC1_LPREF
CC1_LPRX
CC2_RP _3.0
表 4. CYPD1132-16SXI のピ ン配置
文書番号 : 001-97745 Rev. **
SWD_CLK
1
16
SWD_IO
VBUS_P_CTRL
2
15
CC
VBUS_VMON
3
14
VSEL2
VBUS_VREF
4
13
VSEL1
XRES
5
12
CS
VCCD
6
11
CC_CTRL
VSSD
7
10
CC_VREF/VBUS_DISCHARGE
VDDD
8
9
SOIC
(Top View)
VSSA
ページ 10/30
CCG1 デー タ シー ト
表 5. CYPD1103-35FNXIT/CYPD1131-FNXIT のピ ン配置
7
6
5
4
3
2
1
VCCD
GPIO/
CC2_RD
CC1_LPRE
F/CC1_RP
GPIO/
CC1_VCO
NN_CTRL
TX_GND/
VBUS_DIS
CHARGE
GPIO/
I2C_INT
GPIO/
CC_SEL_R
EF_2
A
VSSA
XRES
TX_M/
CC2_VCON
N_CTRL
GPIO/
CC2_RP
TX_U/
CC2
I2C_SDA
I2C_SCL
B
VDDD/
VDDA
VCONN_D
ET/
CC_SEL_R
EF_3
CC_VREF/
VBUS_VRE
F
CC1_RX/
VBUS_VMO
N
CC1_LPRX/
CC1_RD
GPIO/
HOTPLUG_
DET
SWD_CLK
C
CC1_TX/
VBUS_C_C
TRL
GPIO/
MUXSEL_2
BYPASS/
MUXSEL_1
TX_REF_O
UT/
CC_VREF
TX_REF_IN
/CC1_CTRL
GPIO
SWD_IO
D
GPIO/
VBUS_P_C
TRL
GPIO/
MUXSEL_4
RA_FAR_D
ISCONNEC
T/
MUXSEL_3
RA_DISCO
NNECT/
CC2_CTRL
GPIO/
CS_P
GPIO/
CS_M
GPIO/
CC_SEL_R
EF_1
E
電源
以下の電源シ ス テム図は CCG1 に実装 さ れる電源ピ ンの最小
セ ッ ト を示 し ます。 シ ス テムには、 デジ タ ル回路用のア ク テ ィ
ブ モー ド にある レギ ュ レー タ があ り ます。アナログ レギ ュ レー
タ はあ り ません。 アナログ回路は VDDA 入力から 直接電源供給
さ れます。 デ ィ ープ ス リ ープ モー ド 用の個別レギ ュ レ ー タ が
あ り ます。 バン ド ギ ャ ッ プ用の低 ノ イ ズの個別レギ ュ レー タ が
あ り ます。 電源電圧範囲は 3.2V ~ 5.5V であ り 、 すべての機能
および回路はその範囲内で動作 し ます。
VDDA と VDDD は互いに短絡 さ せる必要があ り 、 グ ラ ン ド 、
VSSA および VSS は互いに短絡 さ せる必要も あ り ます。バイパ
ス コ ンデンサは、VDDD と グ ラ ン ド 間に接続する必要があ り ま
す。 こ の周波数範囲でのシ ス テムの典型的な実践 と し ては、 互
いに平行に配置 さ れた 1µF レ ン ジのコ ンデンサ と それよ り 小 さ
い コ ンデンサ ( 例えば、 0.1µF) を使用 し ます。 こ れら は単に経
験則であ り 、 重要なア プ リ ケーシ ョ ンに対 し ては、 最適なバイ
パス を得る ために、 設計の際に PCB レ イ アウ ト 、 リ ー ド イ ン
ダ ク タ ン ス、寄生バイパス コ ンデンサを シ ミ ュ レー ト する必要
があ り ます。
バイパス方式については、 ア プ リ ケーシ ョ ン図を参照 し て く だ
さ い。
文書番号 : 001-97745 Rev. **
ページ 11/30
CCG1 デー タ シー ト
電気的仕様
絶対最大定格
表 5. 絶対最大定格 [11]
仕様 ID
パラ メ ー タ ー
SID1
SID2
説明
Min
Typ
Max
単位
備考/条件
VDDD_ABS
VSSD を基準 と し たデジ タ ル電源電圧
–0.50
–
6.00
V
絶対最大値
VCCD_ABS
VSSD を基準 と し た直接デジ タ ル コ ア
電圧入力
–0.50
–
1.95
V
絶対最大値
SID3
VGPIO_ABS
GPIO 電圧
–0.50
–
VDDD+0.50
V
絶対最大値
SID4
IGPIO_ABS
GPIO 毎の最大電流
–25.00
–
25.00
mA
絶対最大値
SID5
IGPIO_injection
GPIO 注入電流。 VIH > VDDD の場合は
Max、 VIL < VSS の場合は Min
–0.50
–
0.50
mA
BID44
ESD_HBM
静電気放電 ( 人体モデル )
2200.00
–
–
V
絶対最大値、 1 ピ ン当た
り に注入 さ れる電流
–
BID45
ESD_CDM
静電気放電 ( デバイ ス帯電モデル )
500.00
–
–
V
–
BID46
LU
ラ ッ チ ア ッ プ時のピ ン電流
–200.00
–
200.00
mA
–
デバイ ス レ ベルの仕様
35-CSP と 40-QFN パ ッ ケージ オプ シ ョ ンの場合、 すべての仕様は –40°C < TA < 85°C と TJ > 100°C において有効です。 16 ピ ン
SOIC パ ッ ケージ オプ シ ョ ンの場合、 仕様は –40°C < TA < 105°C と TJ > 120°C において有効です。 仕様は、 ア プ リ ケーシ ョ ンの
タ イ プに応 じ て、 3.2V ~ max 値の VDD 範囲において有効です。
表 6. DC 仕様
仕様 ID
パラ メ ー タ ー
説明
Min
Max
単位
備考/条件
–
5.20
V
ノ ー ト PC、 タ ブ レ ッ ト 、 モ ニ タ ーお よび
電源アダ プ タ のア プ リ ケーシ ョ ン
3.20
–
5.50
V
EMCA ア プ リ ケーシ ョ ン
–
1.80
–
V
–
VDDD
電源入力電圧
3.20
SID53_A VDDD
電源入力電圧
SID53
Typ
SID54
VCCD
出力電圧 ( コ ア ロ ジ ッ ク用 )
SID55
CEFC
外部レギ ュ レー タ 電圧バイパス
1.00
1.30
1.60
μF
X5R セ ラ ミ ッ ク または こ れよ り 良質の もの
SID56
CEXC
電源デ カ ッ プ リ ン グ コ ンデンサ
–
1.00
–
μF
X5R セ ラ ミ ッ ク または こ れよ り 良質の もの
T = 25°C
ア ク テ ィ ブ モー ド 、 VDDD = 3.2 ~ 5.5V。 標準値は VDD = 3.3V での測定結果
SID19
IDD14
フ ラ ッ シ ュ から 実行 ; CPU 速度が
48MHz
–
12.80
–
mA
SID20
IDD15
フ ラ ッ シ ュ から 実行 ; CPU 速度が
48MHz
–
–
13.80
mA
–
–
ス リ ープ モー ド 、 VDDD = 3.2 ~ 5.5V
SID25A
IDD20A
2
I C ウ ェ イ ク ア ッ プ と コ ンパレー タ
がオ ン
–
1.70
2.2 0
mA
–
デ ィ ープ ス リ ープ モー ド 、 VDDD = 3.2 ~ 3.6 ( レギ ュ レー タ がオ ン )
SID31
SID32
IDD26
I2C ウ ェ イ ク ア ッ プがオ ン
–
1.30
–
μA
T = 25°C、 3.6V
IDD27
I 2C
–
–
50.00
μA
T = 85°C
I 2C ウ ェ イ ク ア ッ プ
–
15.00
–
μA
T = 25°C、 5V
XRES がアサー ト さ れている時の
供給電流
–
2.00
5.00
mA
ウ ェ イ ク ア ッ プがオ ン
デ ィ ープ ス リ ープ モー ド 、 VDDD = 3.6 ~ 5.5V
SID34
IDD29
XRES 電流
SID307
IDD_XR
–
注
11. 表 5 に記載 さ れている絶対最大条件を超えて使用する と 、 デバイ スに恒久的なダ メ ージ を与え る可能性があ り ます。 長時間にわた っ て絶対最大条件下に置 く と 、
デバイ スの信頼性に影響する可能性があ り ます。 最大保管温度は JEDEC 標準 「JESD22-A103、 High Temperature Storage Life」 に準拠 し た 150°C です。 絶対最
大条件以下で使用 し てい る場合で も 、 標準的な動作条件を超え る と 、 デバイ スが仕様に従 っ て動作 し ない こ と があ り ます。
文書番号 : 001-97745 Rev. **
ページ 12/30
CCG1 デー タ シー ト
表 7. AC 仕様
仕様 ID パ ラ メ ー タ ー
SID48 FCPU
説明
CPU 周波数
SID49
TSLEEP
SID50
SID52
単位
備考/条件
MHz 3.2 < VDD < 5.5
Min
Typ
Max
DC
–
48.00
ス リ ープ モー ド から の復帰時間
–
0.00
–
µs
特性評価で保証
TDEEPSLEEP
デ ィ ープ ス リ ープ モー ド からの復帰時間
–
–
25.00
µs
24MHz IMO。
特性評価で保証
TRESETWIDTH
外部 リ セ ッ ト パルス幅
1.00
–
–
µs
特性評価で保証
I/O
表 8. I/O の DC 仕様
仕様 ID パラ メ ー タ ー
SID57
VIH
SID58
VIL
[12]
説明
Min
Typ
Max
単位
入力電圧の HIGH 閾値
0.70 ×
VDDD
備考/条件
–
–
V
CMOS 入力
入力電圧の LOW 閾値
–
–
0.30 × VDDD
V
CMOS 入力
0.70 ×
VDDD
–
–
V
–
SID241 VIH[12]
LVTTL 入力、 VDDD < 2.7V
SID242 VIL
LVTTL 入力、 VDDD < 2.7V
–
–
0.30 × VDDD
V
–
LVTTL 入力、 VDDD > 2.7V
2.00
–
–
V
–
–
–
0.80
V
SID243 VIH[12]
SID244 VIL
LVTTL 入力、 VDDD > 2.7V
–
SID59
VOH
出力 HIGH 電圧
VDDD
–0.60
SID62
VOL
出力 LOW 電圧
–
–
0.60
V
VDDD = 3V の時、
IOL = 8mA
SID62A VOL
出力 LOW 電圧
–
–
0.40
V
VDDD= 3V の時、
IOL = 3mA
–
–
V
VDDD = 3V の時、
IOH = 4mA
SID63
RPULLUP
プルア ッ プ抵抗
3.50
5.60
8.50
kΩ
–
SID64
RPULLDOWN
プルダウン抵抗
3.50
5.60
8.50
kΩ
–
SID65
IIL
入力 リ ー ク電流 ( 絶対値 )
–
–
2.00
nA
SID65A IIL_CTBM
アナログ ピ ン用の入力 リ ー ク 電流
( 絶対値 )
–
–
4.00
nA
–
SID66
CIN
入力容量
–
–
7.00
pF
–
SID67
VHYSTTL
入力 ヒ ス テ リ シス LVTTL
15.00
40.00
–
mV
VDDD > 2.7V。
特性評価で保証
SID68
VHYSCMOS
入力 ヒ ス テ リ シス CMOS
200.00
–
–
mV
VDDD > 4.5V。
特性評価で保証
SID69
IDIODE
保護ダ イ オー ド か ら VDD/VSS への電
流
–
–
100.00
μA
特性評価で保証
チ ッ プの最大合計 ソ ース またはシ ン ク
電流
–
–
200.00
mA
特性評価で保証
SID69A ITOT_GPIO
25°C、 VDDD = 3.0V
表 9. I/O の AC 仕様
( 特性評価で保証 )
仕様 ID パ ラ メ ー タ ー
説明
SID70
TRISEF
立ち上が り 時間
SID71
TFALLF
立ち下が り 時間
Min
Typ
Max
2.00
–
12.00
単位
ns
3.3V VDDD、 Cload = 25pF
備考/条件
2.00
–
12.00
ns
3.3V VDDD、 Cload = 25pF
注
12. VIH は VDDD +0.2V を超え てはな り ません。
文書番号 : 001-97745 Rev. **
ページ 13/30
CCG1 デー タ シー ト
XRES
表 10. XRES の DC 仕様
仕様 ID
SID77
SID78
パラ メ ー タ ー
説明
VIH
入力電圧の HIGH 閾値
VIL
入力電圧の LOW 閾値
0.70 × VDDD
–
–
単位
V
–
–
0.30 × VDDD
V
Min
Typ
Max
詳細/条件
CMOS 入力
CMOS 入力
–
SID79
RPULLUP
プルア ッ プ抵抗
3.50
5.60
8.50
kΩ
SID80
CIN
入力容量
–
3.00
–
pF
SID81
VHYSXRES
入力 ヒ ス テ リ シ ス電圧
–
100.00
–
mV
特性評価で保証
IDIODE
保護ダ イ オー ド から VDDD/VSS へ
流れる電流
–
–
100.00
µA
特性評価で保証
SID82
–
デジ タ ル ペ リ フ ェ ラ ル
次の仕様は、 タ イ マー モー ド での タ イ マー/カ ウン タ ー/ PWM ペ リ フ ェ ラルに適用 さ れます。
VSEL と CUR_LIM ピ ン用パルス幅変調 (PWM)
表 11. PWM の AC 仕様
( 特性評価で保証 )
仕様 ID
パラ メ ー タ ー
説明
SID140
TPWMFREQ
動作周波数
Min
Typ
Max
単位
備考/条件
–
–
48.00
MHz
–
SID141
TPWMPWINT
パルス幅 ( 内部 )
42.00
–
–
ns
–
SID142
TPWMEXT
パルス幅 ( 外部 )
42.00
–
–
ns
–
SID143
TPWMKILLINT
キル パルス幅 ( 内部 )
42.00
–
–
ns
–
SID144
TPWMKILLEXT
キル パルス幅 ( 外部 )
42.00
–
–
ns
–
SID145
TPWMEINT
イ ネーブル パルス幅 ( 内部 )
42.00
–
–
ns
–
–
–
ns
–
SID146
TPWMENEXT
イ ネーブル パルス幅 ( 外部 )
42.00
SID147
TPWMRESWINT
リ セ ッ ト パルス幅 ( 内部 )
42.00
–
–
ns
–
SID148
TPWMRESWEXT
リ セ ッ ト パルス幅 ( 外部 )
42.00
–
–
ns
–
文書番号 : 001-97745 Rev. **
ページ 14/30
CCG1 デー タ シー ト
I2C
表 12. 固定 I2C の DC 仕様
( 特性評価で保証 )
仕様 ID
パラ メ ー タ ー
説明
Min
Typ
Max
単位
備考/条件
SID149
II2C1
100kHz でのブ ロ ッ ク消費電流
–
–
10.50
µA
–
SID150
II2C2
400kHz でのブ ロ ッ ク消費電流
–
–
135.00
µA
–
SID151
II2C3
1Mbps でのブ ロ ッ ク 消費電流
–
–
310.00
µA
–
–
–
1.40
µA
–
Min
Typ
Max
–
–
1.00
単位
Mbps
備考/条件
–
SID152
2
II2C4
I C がデ ィ ープ ス リ ープ モー ド で有効の場合
表 13. 固定 I2C の AC 仕様
( 特性評価で保証 )
仕様 ID
SID153
パラ メ ー タ ー
FI2C1
説明
ビ ッ ト レー ト
メモリ
表 14. フ ラ ッ シ ュの DC 仕様
仕様 ID
SID173
パラ メ ー タ ー
VPE
説明
消去およびプ ログ ラ ム電圧
Min
Typ
Max
3.20
–
5.50
単位
V
備考/条件
–
備考/条件
表 15. フ ラ ッ シ ュ AC 仕様
仕様 ID
パラ メ ー タ ー
SID174
TROWWRITE[13]
SID175
TROWERASE[13]
[13]
説明
Min
Typ
Max
単位
Row ( ブ ロ ッ ク ) 書き込み時間
( 消去+書き込み )
–
–
20.00
ms
Row 消去時間
–
–
13.00
ms
–
Row ( ブ ロ ッ ク ) = 128 バイ ト
SID176
TROWPROGRAM
消去後の Row プ ログ ラ ム時間
–
–
7.00
ms
–
SID178
TBULKERASE[13]
バル ク消去時間 (32KB)
–
–
35.00
ms
–
SID180
TDEVPROG[13]
デバイ ス プ ログ ラ ム合計時間
–
–
7.00
秒
SID181
FEND
フ ラ ッ シ ュ ア ク セス可能回数
100K
–
–
FRET[14]
フ ラ ッ シ ュのデー タ 保持期間。
TA  55°C、 プ ログ ラ ム/消去
サイ クル = 10 万回
20
–
–
年
特性評価で保証
SID182
特性評価で保証
サイ クル 特性評価で保証
SID182A
–
フ ラ ッ シ ュのデー タ 保持期間。
TA  85°C、 プ ログ ラ ム/消去
サイ クル = 1 万回
10
–
–
年
特性評価で保証
SID182B
–
フ ラ ッ シ ュのデー タ 保持期間。
85°C < TA < 105°C、 プ ログ ラ
ム/消去サイ クル = 1 万回
3
–
–
年
特性評価で保証
注
13. フ ラ ッ シ ュ メ モ リ に書き込むには最大 20 ミ リ 秒かか り ます。 こ の間デバイ ス を リ セ ッ ト し ないで く だ さ い。 リ セ ッ ト する と フ ラ ッ シ ュ メ モ リ の動作が中断 さ
れ、 正常に完了 し た こ と が保証 さ れません。 リ セ ッ ト ソ ースは XRES ピ ン、 ソ フ ト ウ ェ ア リ セ ッ ト 、 CPU のロ ッ ク ア ッ プ状態 と 特権違反、 不適切な電源レ ベ
ル、 ウ ォ ッ チ ド ッ グ を含みます。 こ れ ら が誤 っ て ア ク テ ィ ブに さ れない こ と を確認 し て く だ さ い。
14. サイ プ レ スは、 –40°C ~ +105°C の周囲温度範囲にわた っ て個々のカ ス タ マの温度プ ロ フ ァ イルに応 じ て保持ラ イ フ タ イ ムを計算する ための保持期間計算器を
提供 し ています。 [email protected] ま でお問い合わせ く だ さ い。
文書番号 : 001-97745 Rev. **
ページ 15/30
CCG1 デー タ シー ト
シ ス テム リ ソ ース
電圧低下時のパワーオ ン リ セ ッ ト (POR)
表 16. 低精度パワーオ ン リ セ ッ ト (PRES)
仕様 ID
SID185
パラ メ ー タ ー
VRISEIPOR
SID186
VFALLIPOR
SID187
VIPORHYST
説明
Min
Typ
Max
立ち上が り ト リ ッ プ電圧
0.80
–
1.45
単位
V
備考/条件
特性評価で保証
立ち下が り ト リ ッ プ電圧
0.75
–
1.40
V
特性評価で保証
ヒ ステ リ シス
15.0
–
200.0
mV
特性評価で保証
説明
Min
Typ
Max
単位
1.64
–
–
V
特性評価で保証
1.40
–
–
V
特性評価で保証
Min
Typ
Max
単位
備考/条件
–
–
14.00
MHz
SWDCLK ≤1/3 CPU ク ロ ッ ク周
波数
表 17. 高精度パワーオ ン リ セ ッ ト (POR)
仕様 ID
パラ メ ー タ ー
SID190
VFALLPPOR
ア ク テ ィ ブ モー ド と ス リ ープ
モー ド での BOD ト リ ッ プ電圧
SID192
VFALLDPSLP
デ ィ ープ ス リ ープ モー ド での
BOD ト リ ッ プ電圧
備考/条件
SWD イ ン タ ー フ ェ ース
表 18. SWD イ ン タ ー フ ェ ース仕様
仕様 ID
パラ メ ー タ ー
説明
3.2V < VDDD < 5.5V
SID213
F_SWDCLK1
SID215
T_SWDI_SETUP T = 1/f SWDCLK
0.25 × T
–
–
ns
特性評価で保証
SID216
T_SWDI_HOLD
0.25 × T
–
–
ns
特性評価で保証
SID217
T_SWDO_VALID T = 1/f SWDCLK
–
–
0.50 × T
ns
特性評価で保証
1
–
–
ns
特性評価で保証
Min
Typ
Max
–
–
1000.00
単位
µA
Min
Typ
Max
SID217A T_SWDO_HOLD
T = 1/f SWDCLK
T = 1/f SWDCLK
内部主発振器
表 19. IMO の DC 仕様
( 設計上保証 )
仕様 ID
SID218
パラ メ ー タ ー
IIMO1
説明
48MHz での IMO 動作電流
備考/条件
–
表 20. IMO の AC 仕様
仕様 ID
SID223
パラ メ ー タ ー
FIMOTOL1
周波数変動
–
–
±2.00
単位
%
SID226
TSTARTIMO
IMO 起動時間
–
–
12.00
µs
API 呼び出 し によ る校正を使用
–
SID229
TJITRMSIMO3
48MHz での RMS ジ ッ タ
–
139.00
–
ps
–
文書番号 : 001-97745 Rev. **
説明
備考/条件
ページ 16/30
CCG1 デー タ シー ト
内部低速発振器
表 21. ILO の DC 仕様
( 設計上保証 )
仕様 ID パラ メ ー タ ー
説明
SID231 IILO1
32kHz での ILO 動作電流
SID233 IILOLEAK
ILO リ ー ク電流
Min
Typ
Max
–
0.30
1.05
単位
µA
備考/条件
–
2.00
15.00
nA
Min
Typ
Max
–
–
2.00
単位
ms
特性評価で保証
40.00
50.00
60.00
%
特性評価で保証
15.00
32.00
50.00
kHz
特性評価で保証
設計上保証
表 22. ILO の AC 仕様
仕様 ID パラ メ ー タ ー
説明
SID234 TSTARTILO1
ILO 起動時間
SID236 TILODUTY
ILO のデ ュ ーテ ィ 比
SID237 FILOTRIM1
32kHz の調整後周波数
文書番号 : 001-97745 Rev. **
備考/条件
±60% ( 調整あ り )
ページ 17/30
CCG1 デー タ シー ト
ア プ リ ケーシ ョ ンの詳細
表 6. 単一チ ッ プ/ケーブル、 コ ンポーネ ン ト 数 = 19
Type-C Plug
Type-C Plug
VBUS
VCONN 1
BAT54V-7
A1
100k
10%
C2
VCONN 2
A2
100k
10%
12.4k 1%100k 1%
D
TF412S
G
BAT54V-7
C1
806
1%
D
TF412S
G
S
S
806
Ra_Far
1%
1uF
Ra
A5
CC1_LPREF
C7
VDDD
GPIO
C6 VCONN_DET
E4
TX_REF_OUT
RA_DISCONNECT
E5 RA_FAR_DISCONNECT
B6
47pF
D5
1uF A7
B7
BYPASS
D4
CC_VREF C5
TX_GND
XRES
A1, A2, A4, A6, B4, C2, D2,
D6, E1, E2, E3, E6, E7
A3 2k 1%
CYPD1103-35FNXI
D3
35CSP
TX_REF_IN
B5
TX_M
TX_U B3
VCCD
CC1_TX
VSSA
I2C_ I2C_ SWD_ SWD_
IO
CLK
SCL SDA
B2
D1
C1
B1
D7

2.2nf
2.4k 1%
2k 1%
22 1%
C4
CC1_RX
C3
CC1_LPRX
S
G
NTNS3164NZ
D
CC
CC
SuperSpeed and HighSpeed Lines
GND
文書番号 : 001-97745 Rev. **
ページ 18/30
CCG1 デー タ シー ト
表 7. 2 つのチ ッ プ/ケーブル、 コ ンポーネ ン ト 数 = 15 /パ ド ル
Type-C Plug
Type-C Plug
VBUS
VBUS
VCONN 1
100k
10%
VCONN 2
D
12.4k 1% 100k 1%
TF412S
G
100k
10%
12.4k 1% 100k 1%
D
TF412S
G
S
S

Ra
1%
1uF
A5
CC1_LPREF
1uF
C7
VDDD
GPIO
TX_REF_OUT
RA_DISCONNECT
E5 RA_FAR_DISCONNECT
B6
47pF
D5
1uF
A7
B7
CC_VREF
TX_GND
XRES
BYPASS
VCCD
A5
CC1_LPREF
A1, A2, A4, A6, B4, C2, D2,
D6, E1, E2, E3, E6, E7
C6
C6 VCONN_DET
E4
D4
E4
C5

A3 2k 1%
2k 1%
CYPD1103-35FNXI
D3
35CSP
TX_REF_IN
B5
TX_M
B3
TX_U
D7
CC1_TX
2.2nf
2.4k 1%
B6
47pF
D5
1uF A7
22 1%
C4
CC1_RX
C3
CC1_LPRX
I2C_ I2C_ SWD_ SWD_
SCL SDA
IO
CLK
B2
D1
C1
B1
C7
VDDD
GPIO
VCONN_DET
TX_REF_OUT
RA_DISCONNECT
XRES
S
G

TX_U B3
CC1_TX D7
VCCD
VSSA
I2C_ I2C_ SWD_ SWD_
SCL SDA
IO
CLK
B1
B2
D1
C1
CC
D4
A3 2k 1%
CYPD1103-35FNXI TX_GND
D3
35CSP
TX_REF_IN
TX_M B5
BYPASS
Ra
A1, A2, A4, A6, B4, C2, D2,
D6, E1, E2, E3, E6, E7
CC_VREF C5
E5 RA_FAR_DISCONNECT
B7
VSSA
806
1%
2.2nf
2.4k 1%
2k 1%
22 1%
CC1_RX C4
CC1_LPRX C3
S
NTNS3164NZ
NTNS3164NZ
G
D
D
CC
SuperSpeed and HighSpeed Lines
SuperSpeed and HighSpeed Lines
GND
GND
表 8. 16 ピ ン SOIC 電源アダプ タ ア プ リ ケーシ ョ ン図
PFET
5-20 Volts
From
Secondary
Side
DMG7401SFG-7
49.9k
1%
S
VBUS
D
G
100
1%
NFET
MGSF1N03L
G
3.9k1%
5V
0
0
12V
0
1
19.6V
1
0
To
Primary
Side
13
14
CS
VSEL1
VSEL2
3
2
3.3V
21.5k1%
VBUS_DISCHARGE/
CC_VREF
10
5.6K 1%
CYPD1132-16SXI
16SOIC
3.3v
16
SWD_IO
1
SWD_CLK
Rp
CC
5 XRES
15
VSSD
7
VSSA
9
CC_CTRL
11
4.7k 1%
3.3v
84.51%
51.11%
0.1uF
文書番号 : 001-97745 Rev. **
VBUS_DISCHARGE
4
VBUS_VREF
8
VDDD
VCCD
12
VSEL2
MGSF1N03LT1G
1uF
6
VSEL1
0.1uF
100k
1uF
VBUS
10k1%
S
VBUS_VMON
0.1uF
D
VBUS_P_CTRL
Rsense
10 m
10uF
3.3v
NFET
MGSF1N03L
Select
NFET
with Vth
> 1V
VBUS_DISCHARGE
Sense Resistor on the
return path of Secondary
100k1%
1k1%
4.7nF
330pF
NTS3164NZ
CC
CCG1 supports up to 2.2kV ESD
protection. If higher protection is
required, add external ESD.
ページ 19/30
CCG1 デー タ シー ト
表 9. ノ ー ト PC (DRP) ア プ リ ケーシ ョ ン図
To System
PFET
D
S
From
System
S
D
50k
5%
G
G
VBUS
PFET
5V
D
S
S
D
50k
5%
G
G
100k 1%
5 Volts
100 1% 1W
10k 1%
CS_P
NFET
D
D
VBUS_DISCHARGE
S
10k 1%
VDDD = 5V
0.1uF
NFET
G
CS_M
S
S
D
0.2 1%
3.9k 1%
G
G
Select
NFET
with Vth
> 1V
S
1uF
PFET
G
D
VBUS_DISCHARGE
1 MUXSEL_1
2 MUXSEL_2
5 MUXSEL_3
6 MUXSEL_4
24
VBU S_VREF
NFET
S
CC1_RP
CC1_RD
CC1_CTRL
S
10
USB
Chipset
HPD
DP0/1/2/3
文書番号 : 001-97745 Rev. **
S
VDDD
CC1
Type C
Receptacle
3
10k 1%
S
CC2_VCONN_CTRL
29
D
287 1%
PFET
NFET
S
D
G
2.2nF
VDDD
330pF
1M, 5%
CC2_CTRL 4
5.1k
10%
Rd
D
NFET
34
11
21
CC_VREF
CC_SEL_REF_3
CC_SEL_REF_2
VSSA
VSS
9
CC_SEL_REF_1
G
SS
AUX+/-
NFET
G
D
G
40QFN
4.1k
1%
DisplayPort
Chipset
G
2.2nF
80.6 1%
I2C_SDA
20 I2C_INT
XRES
5.1k
10%
Rd
CC2
19
0.1uF
NFET
287 1%
CYPD1122 -40LQXI
18 I2C_SCL
HS
1M, 5%
D
22
CC2 26
30
330pF
VDDD
10k 1%
CC1
12
SWD_IO
13
SWD_CLK
Embedded
Controller
D
G
Rp
23
80.6 1%
14 HOTPLUG_DET
HPD
VBUS_VMON
VBUS_C_CTRL/VBUS_OK
7 CS_P
8
CS_M
15 GPIO1
16 GPIO2
17 GPIO3
25 VBUS_DISCHARGE
CS_P
CS_M
35 36
CC1_VCONN_CTRL
38
40
VBUS_P_CTRL
VDD A
32
VDDD
33
VCCD
31
1uF
37
CC2_RP
CC2_RD
28
Rp
27
S
NFET
S
D
G
39
5 Volts
3.16k
1%
10k
1%
VDDD
HS
MUXSEL_x
2.32k
1%
21.5k 1%
SS/DP0/1
DP2/3
HS/SS/
DP/SBU
Lines
HS/SS/DP
Mux
AUX+/-
ページ 20/30
CCG1 デー タ シー ト
表 10. ノ ー ト PC (DFP) ア プ リ ケーシ ョ ン図
From
System
VBUS
PFET
5V
D
S
S
D
50k
5%
G
0.02 1%
G
100k 1%
Current Monitor
+ Comparator
5 Volts
10k 1%
100 1% 1W
iFAULT
CS_P
NFET
D
D
0.2 1%
3.9k 1%
G
VBUS_DISCHARGE
CS_M
S
10k 1%
VDDD = 5V
0.1uF
NFET
G
S
Select
NFET
with Vth
> 1V
S
1uF
PFET
G
D
VBUS_VREF
27
CC1_VCONN_CTRL
7 CS_P
8
CS_M
CS_P
CS_M
35 36
37
VBUS_VMON
VDDD
32
VBUS_P_CTRL
VCCD
VDDA
31 33
1uF
iFAULT
CC1_CTRL
1 MUXSEL_1
2 MUXSEL_2
5 MUXSEL_3
6 MUXSEL_4
40 MUXSEL_5
CC2_VCONN_CTRL
40QFN
USB
Chipset
23 25
9
34
CC_VREF/
VBUS_DISCHARGE
VSSA
VSS
CC2_LPREF
XRES
D
287 1%
NFET
S
2.2nF
G
D
390pF
VDDD
CC2_CTRL 4
CC1_LPREF
30
0.1uF
PFET
G
80.6 1%
19
HS
CC2
S
CC2 26
18 I2C_SCL
I2C_SDA
20 I2C_INT
Type C
Receptacle
10k 1%
28
24
CC2_LPRX
12
SWD_IO
13
SWD_CLK
Embedded
Controller
CC1
2.2nF
3
CYPD1134 -40LQXI
38 HOTPLUG_DET
HPD
390pF
287 1%
80.6 1%
iFAULT
D
G
VDDD
10k 1%
CC1_RP_3.0 14
22
CC1_LPRX
10
S
22k 1%
CC1_RP_1.5 11
CC1
29
NFET
56k 1%
CC1_RP_DEF 15
CC2_RP_DEF
16
CC2_RP_1.5 17
CC2_RP_3.0
21
56k 1%
22k 1%
10k 1%
39
HS
5 Volts
SS
MUXSEL_x
21.5k 1%
DisplayPort
Chipset
HPD
DP0/1/2/3
AUX+/-
文書番号 : 001-97745 Rev. **
VBUS_DISCHARGE
3.42k 1%
SS/DP0/1
DP2/3
HS/SS/
DP/SBU
Lines
HS/SS/DP
Mux
AUX+/-
ページ 21/30
CCG1 デー タ シー ト
表 11. モニ タ ー ア プ リ ケーシ ョ ンのブ ロ ッ ク 図
DC Input
5/12/20V
DC/DC
VBUS
PFET
D
S
S
D
50k
5%
G
G
100k 1%
5 Volts
100 1%, 1W
10k 1%
D
D
NFET
G
VBUS_DISCHARGE
3.9k 1%
CS_P
0.2 1%
S
CS_M
REG
12V
0
0
0
1
0
0V
1
1
1
2
5
6
14
HPD
HS
USB
Chipset
DisplayPort
Chipset
SS
HPD
DP0/1/2/3
AUX+/-
文書番号 : 001-97745 Rev. **
10
G
D
330pF
VDDD
VDDA
VDDD
VBUS_VREF
80.6 1%
CC1
2.2nF
Type C
Receptacle
3
CYPD1121-40LQXI
CC2
S
40QFN
CC2_VCONN_CTRL
HOTPLUG_DET
29
26
PFET
G
D
287 1%
NFET
S
80.6 1%
D
G
2.2nF
330pF
VDDD
9
34
4.1k
1%
11
21
CC_VREF
CC_SEL_REF_3
CC_SEL_REF_2
VSSA
CC_SEL_REF_1
CC2_CTRL 4
VSS
XRES
NFET
287 1%
10k
18
I2C_SCL
19
I2C_SDA
20 I2C_INT
30
5.1k
1%
S
CC1
12
SWD_IO
13
SWD_CLK
0.1uF
Rd
22
CC1_RD
CC2
Embedded
Controller
Rp 10k
1%
23
CC1_RP
CC1_CTRL
MUXSEL_1
MUXSEL_2
MUXSEL_3
MUXSEL_4
PFET
D
24
17
iFAULT
38
VBUS_C_CTRL/VBUS_OK
1
19.6V
7
CS_P
8 CS_M
37 VSEL1
15 VSEL2
35 36
25
CC1_VCONN_CTRL
5V
NFET
Select
NFET
with Vth
> 1V
S
G
VBUS_VMON
CS_P
CS_M
40
VBUS_DISCHARGE
VSEL2
32
VBUS_P_CTRL
VSEL1
33
VCCD
1uF
VBUS
VBUS_
DISCHARGE
1uF
31
S
10k 1%
VDDD = 5V
0.1uF
G
16
CC2_RP
CC2_RD
28
Rp 10k
1%
27
Rd 5.1k
1%
HS
39
5 Volts
3.16k
1%
MUXSEL_x
2.32k
1%
21.50k 1%
SS/DP0/1
DP2/3
HS/SS/
DP/SBU
Lines
HS/SS/DP
Mux
AUX+/-
ページ 22/30
CCG1 デー タ シー ト
注文情報
CCG1 の製品番号 と 特長は下表の通 り です。
表 23. CCG1 注文情報
Type-C
ポー ト [16]
過電流
保護
過電圧
保護
終端抵抗 [17]
CYPD1103-35FNXIT ケーブル、 EMCA
1
無
無
Ra[19]
CYPD1131-35FNXIT ノ ー ト PC、 タ ブ レ ッ ト 、
スマー ト フ ォ ン
1
有
有
[24]
35-WLCSP[22] 0491
Rp[23]、 Rd[21] DRP
CYPD1121-40LQXI
1
有
有
[24]
40-QFN
Rp[23]、 Rd[21] DRP
製品番号 [15]
ア プ リ ケーシ ョ ン
モニ タ ー
[23]
CYPD1122-40LQXI
ノ ー ト PC
1
有
有
CYPD1134-40LQXI
ノ ー ト PC、
デス ク ト ッ プ PC
1
有
有
Rp[23]
CYPD1132-16SXI
電源アダプ タ
1
有
有
有
CYPD1132-16SXQ
電源アダプ タ
1
有
Rp
役割 [18]
パ ッ ケージ
Si ID
[20]
0490
ケーブル 35-WLCSP
[21]
0489
40-QFN
048A
DFP
40-QFN
048B
Rp[23]
DFP
16-SOIC
0498
Rp[23]
DFP
16-SOIC
0498
、 Rd
DRP
[24]
注文 コ ー ド の定義
CY PD X X XX- XX XX X X X
T = CSPパッケージの場合はテープおよびリール、
他のパッケージの場合は該当無し
温度範囲: I = 工業用、Q = 拡張工業用
鉛: X = 鉛フリー
パッケージ タイプ: LQ = QFN、FN = CSP、S = SOIC
パッケージ内のピン数
0X: OCPとOVPが対応されない、1X: 予約済み、
2X、3X: OCPとOVPが対応される
Type-Cポート数: 1 = 1個のポート, 2 = 2個のポート
製品タイプ: 1 = 第1世代製品ファミリ、CCG1
マーケティング コー: PD = パワー デリバリ製品ファミリ
会社ID: CY = サイプレス
注
15. すべての製品は 3.2V ~ 5.5V の入力電圧範囲に対応 し ます。 産業用製品は -40°C ~ +85°C に、 拡大 さ れた産業用製品は -40°C ~ 105°C に対応 し ます。
16. サポー ト さ れる USB Type-C ポー ト の数。
17. デ フ ォ ル ト の VCONN 終端。
18. PD の役割。
19. Type-C ケーブル終端。
20. 35 ピ ン WLCSP の第 1 ピ ン配置。
21. USB デバイ ス終端。
22. 35 ピ ン WLCSP の第 2 ピ ン配置。
23. USB ホス ト 終端。
24. デ ュ アルロール ポー ト 。
文書番号 : 001-97745 Rev. **
ページ 23/30
CCG1 デー タ シー ト
パ ッ ケージ
表 24. パ ッ ケージの特性
パラ メ ー タ ー
説明
条件
–
TA (40-QFN、 35-CSP)
動作周囲 温度
TJ (40-QFN、 35-CSP)
TA (16-SOIC)
動作 接合部温度
–
動作周囲 温度
–
TJ (16-SOIC)
動作 接合部温度
–
TJA
パ ッ ケージ JA (40 ピ ン QFN)
–
単位
°C
Min
Typ
Max
–40
25.00
85.00
–40
–
100.00
°C
–40
25.00
105.00
°C
–40
–
120.00
°C
–
15.34
–
°C/W
TJA
パ ッ ケージ JA (35 ボール CSP)
–
–
28.00
–
°C/W
TJA
パ ッ ケージ JA (16 ピ ン SOIC)
–
–
85.00
–
°C/W
TJC
パ ッ ケージ JC (40 ピ ン QFN)
–
–
02.50
–
°C/W
TJC
パ ッ ケージ JC (35 ボール CSP)
–
–
00.40
–
°C/W
TJC
パ ッ ケージ JC (16 ピ ン SOIC)
–
–
49.00
–
°C/W
表 25. はんだ リ フ ロー ピー ク温度
パ ッ ケージ
ピー ク 温度での最長時間
16 ピ ン SOIC
最高ピー ク温度
260°C
40 ピ ン QFN
260°C
30 秒
35 ボール WLCSP
260°C
30 秒
30 秒
表 26. パ ッ ケージの湿度感度レ ベル (MSL)、 IPC/JEDEC J-STD-2
パ ッ ケージ
MSL
16 ピ ン SOIC
MSL 3
40 ピ ン QFN
MSL 3
35 ボール WLCSP
MSL 1
文書番号 : 001-97745 Rev. **
ページ 24/30
CCG1 デー タ シー ト
表 12. 40 ピ ン QFN パ ッ ケージ図、 001-80659
001-80659 **
機械的、 熱的、 および電気的に最適な性能を得る ために、 QFN パ ッ ケージ中央のパ ッ ド を必ずグ ラ ン ド (VSS) に接続 し て く だ さ
い。 グ ラ ン ド に接続 し ない と 、 パ ッ ド は電気的に開放 さ れ、 どの信号に も 接続 さ れていない状態にな り ます。
表 13. 35 ボール WLCSP パ ッ ケージ図、 001-93741
SIDE VIEW
TOP VIEW
1
2
3
4
5
6
7
BOTTOM VIEW
7
6
5
4
3
2
1
A
A
B
B
C
C
D
D
E
E
NOTES:
1. REFERENCE JEDEC PUBLICATION 95, DESIGN GUIDE 4.18
2. ALL DIMENSIONS ARE IN MILLIMETERS
文書番号 : 001-97745 Rev. **
001-93741 **
ページ 25/30
CCG1 デー タ シー ト
表 14. 16 ピ ン SOIC (150Mil) S16.15/SZ16.15 パ ッ ケージ図、 51-85068
51-85068 *E
文書番号 : 001-97745 Rev. **
ページ 26/30
CCG1 デー タ シー ト
略語
表 27. 本書で使用する略語
表 27. 本書で使用する略語
略語
略語
説明
NVIC
説明
nested vectored interrupt controller
( ネス ト 可能なベ ク タ 割 り 込み コ ン ト ロー ラ )
ADC
analog-to-digital converter
( アナロ グ - デジ タ ル変換器 )
API
application programming interface ( ア プ リ ケーシ ョ
ン プ ロ グ ラ ミ ン グ イ ン タ ー フ ェ ース )
ARM®
advanced RISC machine ( 高度な RISC マ シ ン ;
CPU アーキテ ク チ ャの一種 )
PCB
Configuration Channel
( コ ン フ ィ ギ ュ レ ーシ ョ ン チ ャ ネル )
printed circuit board ( プ リ ン ト 回路基板 )
CC
PGA
CPU
programmable gain amplifier
( プ ロ グ ラ マ ブル ゲ イ ン ア ン プ )
central processing unit ( 中央演算処理装置 )
PHY
physical layer ( 物理レ イ ヤー )
CRC
cyclic redundancy check ( 巡回冗長検査 ; エ ラ ー
チ ェ ッ ク プ ロ ト コ ルの一種 )
POR
power-on reset ( パワーオ ン リ セ ッ ト )
CS
Current Sense ( 電流検出 )
PRES
precise power-on reset
( 高精度パワーオ ン リ セ ッ ト )
DFP
downstream facing port ( ダウ ン ス ト リ ーム側の
ポー ト )
PSoC®
Programmable System-on-Chip™
( プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プ ™)
DIO
digital input/output ( デジ タ ル入出力 )、 アナ ロ グな
し 、 デジ タ ル機能のみを持つ GPIO。 GPIO を参照
し て く だ さ い。
PWM
pulse-width modulator ( パルス幅変調器 )
RAM
random-access memory
( ラ ン ダム ア ク セス メ モ リ )
EEPROM
electrically erasable programmable read-only
memory ( 電気的消去書き込み可能な読み出 し 専用
メモリ )
RISC
reduced-instruction-set computing
( 縮小命令セ ッ ト コ ン ピ ュ ーテ ィ ン グ )
オペア ン プ operational amplifier ( 演算増幅器 )
OCP
Overcurrent protection ( 過電流防止 )
OVP
Overvoltage protection ( 過電圧保護 )
EMI
electromagnetic interference ( 電磁妨害 )
RMS
root-mean-square ( 二乗平均平方根 )
ESD
electrostatic discharge ( 静電気放電 )
RTC
real-time clock ( リ アル タ イ ム ク ロ ッ ク )
FPB
flash patch and breakpoint
( フ ラ ッ シ ュ パ ッ チお よびブ レー ク ポ イ ン ト )
RX
receive ( 受信 )
FS
full-speed ( フルス ピー ド )
SAR
successive approximation register
( 逐次比較レ ジ ス タ )
GPIO
general-purpose input/output
( 汎用入出力 ; PSoC ピ ン に適用 )
SCL
I2C serial clock (I2C シ リ アル ク ロ ッ ク )
IC
integrated circuit ( 集積回路 )
SDA
I2C serial data (I2C シ リ アル デー タ )
IDE
integrated development environment
( 統合開発環境 )
I2C ( 別名 : Inter-Integrated Circuit ( イ ン タ ー イ ン テグ レーテ ッ
IIC)
ド サーキ ッ ト ; 通信プ ロ ト コ ルの一種 )
S/H
sample and hold ( サン プル/ホール ド )
SPI
Serial Peripheral Interface ( シ リ アル ペ リ フ ェ ラ ル
イ ン タ フ ェ ース ; 通信プ ロ ト コ ルの一種 )
SRAM
static random access memory
( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ )
ILO
internal low-speed oscillator ( 内部低速発振器 )。
IMO を参照
SWD
IMO
internal main oscillator ( 内部主振動子 )。 ILO も 参
照
serial wire debug ( シ リ アル ワ イ ヤー デバ ッ グ ; テ
ス ト プ ロ ト コ ルの一種 )
TX
transmit ( 送信 )
I/O
input/output ( 入出力 )。 GPIO、 DIO、 SIO、 USBIO
も参照
UART
LVD
low-voltage detect ( 低電圧検出 )
Universal Asynchronous Transmitter Receiver ( 汎用
非同期 ト ラ ン ス ミ ッ タ レ シーバ ; 通信プ ロ ト コ ル
の一種 )
LVTTL
low-voltage transistor-transistor logic
( 低電圧 ト ラ ン ジ ス タ - ト ラ ン ジ ス タ ロ ジ ッ ク )
UFP
upstream facing port
( ア ッ プ ス ト リ ーム側のポー ト )
microcontroller unit
( マ イ ク ロ コ ン ト ロー ラ ー ユニ ッ ト )
USB
universal serial bus ( ユニバーサル シ リ アル バス )
MCU
USBIO
NC
no connect ( 未接続 )
USB input/output (USB 入力/出力 ; USB ポー ト へ
の接続に使用 さ れる PSoC ピ ン )
NMI
nonmaskable interrupt ( マ ス ク不可能な割 り 込み )
XRES
external reset I/O pin ( 外部 リ セ ッ ト I/O ピ ン )
文書番号 : 001-97745 Rev. **
ページ 27/30
CCG1 デー タ シー ト
本書の表記法
測定単位
表 28. 測定単位
記号
°C
測定単位
摂氏温度
Hz
ヘルツ
KB
1024 バイ ト
kHz
キロヘルツ
kΩ
キロ オーム
Mbps
メ ガ ビ ッ ト 毎秒
MHz
メ ガヘルツ
MΩ
メ ガオーム
Msps
メ ガサン プル毎秒
µA
マ イ ク ロ ア ンペア
µF
マイ クロフ ァ ラ ッ ド
µs
マ イ ク ロ秒
µV
マ イ ク ロボル ト
µW
マ イ ク ロワ ッ ト
mA
ミ リ ア ンペア
ms
ミ リ秒
mV
ミ リ ボル ト
nA
ナ ノ ア ンペア
ns
ナノ秒
Ω
オーム
pF
ピコファラ ッ ド
ppm
100 万分の 1
ps
ピ コ秒
s
秒
sps
サン プル数毎秒
V
ボル ト
文書番号 : 001-97745 Rev. **
ページ 28/30
CCG1 デー タ シー ト
改訂履歴
文書名 : CCG1 デー タ シー ト -パワーデ リ バ リ ー対応の USB Type-C ポー ト コ ン ト ロー ラ ー
文書番号 : 001-97745
ECN
版
変更者
発行日
変更内容
**
4829247
HZEN
文書番号 : 001-97745 Rev. **
07/10/2015 こ れは英語版 001-93639 Rev. *G を翻訳 し た日本語版 001-97745 Rev. ** です。
ページ 29/30
CCG1 デー タ シー ト
セールス、 ソ リ ュ ーシ ョ ンおよび リ ーガル情報
ワール ド ワ イ ド 販売 と 設計サポー ト
サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を保持 し ています。
お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。
PSoC® ソ リ ュ ーシ ョ ン
製品
車載用
クロ ッ ク & バッ フ ァ
イ ン タ ー フ ェ ース
電力制御
メモリ
PSoC
タ ッ チ セ ン シ ング
USB コ ン ト ロー ラ ー
ワ イヤレ ス/ RF
psoc.cypress.com/solutions
cypress.com/go/automotive
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
cypress.com/go/clocks
cypress.com/go/interface
サイ プ レ ス開発者 コ ミ ュ ニ テ ィ
cypress.com/go/powerpsoc
コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ
cypress.com/go/memory
cypress.com/go/psoc
テ ク ニ カル サポー ト
cypress.com/go/support
cypress.com/go/touch
cypress.com/go/USB
cypress.com/go/wireless
© Cypress Semiconductor Corporation, 2014-2015. 本文書に記載 さ れる情報は予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サイ
プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する こ
と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用する
こ と を保証する も のではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤作動や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持
シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆ
る リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
すべてのソ ース コ ー ド ( ソ フ ト ウ ェ アおよび/またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著
作権法な ら びに国際協定の条項に よ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面に よ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン ス であ り 、
適用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび/またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、
サイ プ レ スの ソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。
上記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本 ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と はすべて禁止 し ます。
免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに
限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し
た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤作動や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し
てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結
果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。
文書番号 : 001-97745 Rev. **
改訂日 2015 年 7 月 10 日
本書で言及する全ての製品名お よび会社名は、 それぞれの所有者の商標である場合があ り ます。
ページ 30/30
Similar pages