AN58815 与 90 nm 技术 QDR® SRAM 系列相比 65 nm 技术的优势 作者：Jayasree Nayar 相关项目：无 相关器件系列：CY7C13xxKV18、CY7C14xxKV18 CY7C15xxKV18、CY7C25xxKV18、CY7C16xxKV18、CY7C26xxKV18 软件版本：无 相关应用笔记：AN42468、AN54908 本应用笔记概述了从 90 nm 技术 QDR® SRAM 器件移植到 65 nm 技术 QDR® SRAM 器件的好处。 简介 概述 与 90 nm 技术系列相比，65 nm 技术 QDR 器件系列的优点 很显著。本应用笔记介绍的是从 90 nm 器件移植到 65 nm 器件的指南及其优点。 表 1 加亮部分显示的是 65 nm 和 90 nm QDR 器件系列的 各特性，以及这两种器件系列之间的区别。 表 1. 65 nm 和 90 nm QDR 器件系列各自的特性 QDR II DDRII DDRII SIO QDRII+ QDRII+ DDRII+ DDRII+ DDRII+ SIO DDRII+ SIO 读延迟 — 90 nm 和 65 nm 1.5 1.5 1.5 2 2.5 2 2.5 2 2.5 写延迟 — 90 nm 和 65 nm 1 1 1 1 1 1 1 1 1 65 nm 333 MHz 333 MHz N/A 450 MHz 550 MHz 450 MHz 550 MHz N/A N/A 90 nm 300 MHz 300 MHz N/A 400 MHz 450 MHz 400 MHz 450 MHz N/A N/A 65 nm 48 Gbps 24 Gbps N/A 64 Gbps 80 Gbps 32 Gbps 40 Gbps N/A N/A 90 nm 44 Gbps 22 Gbps N/A 58 Gbps 64 Gbps 29 Gbps 32 Gbps N/A N/A Idd — 有效电流[2 4] （突发长度 为 4） 65 nm 850 mA 510 mA N/A 1100 mA 1310 mA 630 mA 740 mA N/A N/A 90 nm 1040 mA 900 mA N/A 1300 mA 1475 mA 950 mA 1050 mA N/A N/A Iddq — I/O 切换 ， 电流[3 4] （突发长度为 4） 65 nm 90 mA 90 mA N/A 120 mA 150 mA 120 mA 150 mA N/A N/A 90 nm 80 mA 80 mA N/A 110 mA 120 mA 110 mA 120 mA N/A N/A 65 nm 90 nm 频率（突发长度为 4） 带宽[1]（突发长度为 4） ， 1 65 nm 和 90 nm 最大带宽 = 最大频率 x 数据速率 x 最大总线宽度 x 端口数量 2 上面指定的有效电流（以用于比较目的）是 72M QDRII/DDRII/QDRII+/DDRII+ SRAM 的值。请访问下面的链接，参考其他密度 SRAM 的有效电流（Idd）相关产品数据手册： http://www.cypress.com/?id=95 3 上面指定的 I/O 切换电流用于进行比较。这些值都是根据 1.5 V Vddq、5 pF 加载电容、36 个开关 I/O 以及上面所述的最高频率得到。 4 要想计算 SRAM 的总功耗，请参考下面路径中介绍的工具：http://www.cypress.com/?docID=23984 www.cypress.com 文档编号：001-92153 版本*A 1 与 90 nm 技术 QDR® SRAM 系列相比 65 nm 技术的优势 表 1. 65 nm 和 90 nm QDR 器件系列各自的特性 QDR II DDRII DDRII SIO QDRII+ QDRII+ DDRII+ DDRII+ DDRII+ SIO DDRII+ SIO 65 nm 333 MHz 333 MHz 333 MHz 333 MHz 333 MHz 450 MHz 550 MHz 450 MHz 550 MHz 90 nm 300 MHz 300 MHz 300 MHz 300 MHz 300 MHz 400 MHz 450 MHz N/A N/A 65 nm 48 Gbps 24 Gbps 24 Gbps 48 Gbps 48 Gbps 32 Gbps 40 Gbps 64 Gbps 80 Gbps 90 nm 44 Gbps 22 Gbps 22 Gbps 44 Gbps 44 Gbps 29 Gbps 32 Gbps N/A N/A 65 nm 990 mA 640 mA 640 mA 990 mA 990 mA 820 mA 970 mA 820 mA 970 mA 90 nm 1215 mA 1020 mA 980 mA N/A 1150 mA 1420 mA 1420 mA N/A N/A 65 nm 90 mA 90 mA 90 mA 90 mA 90 mA 120 mA 150 mA 120 mA 150 mA 90 nm 80 mA 80 mA 80 mA N/A 80 mA 110 mA 120 mA N/A N/A 65 nm 4 pF/4 pF 4 pF/4 pF 4 pF/4 pF 4 pF/4 pF 4 pF/4 pF 4 pF/4 pF 4 pF/4 pF 4pF/4 pF 4 pF/4 pF 90 nm 5.5 pF/6 pF 5.5 pF/6 pF 5.5 pF/6 pF 5 pF/7 pF 5 pF/7 pF 5 pF/8 pF 5 pF/8 pF N/A N/A 频率（突发长度为 2） 带宽[1]（突发长度为 2） [2， 4] Idd — 有效电流 （突发长度 为 2） ， 4] Iddq — I/O 开关电流[3 长度为 2） （突发 输入/输出电容[5] 输出数据（C，C#） — 90 nm 和 65 nm 有 无 QVLD（有效输出数据指示器） — 90 nm 和 65 nm 无 有 ODT （片内终端） — 仅适用于 65 nm。不可用于 90 nm。 无 有 65 nm 18 Mb、36 Mb、72 Mb 和 144 Mb 90 nm 18 Mb、36 Mb、72 Mb 容量 组织（总线宽度） — 90 nm 和 65 nm x9、x18、x36 VDD （内核） — 90 nm 和 65 nm 1.8 V ± 0.1 V VDDQ （I/O） — 90 nm and 65 nm 1.8 V ± 0.1 V 或 1.5 V ± 0.1 V SER （FIT/Mb）[6] 单比特逻辑错误 （LSBU）— 65 nm 单比特逻辑错误 （LSBU）— 90 nm 多比特逻辑错误 （LMBU） — 90 nm 和 65 nm 85 °C 时为 216 85 °C 时为 368 85 °C 时为 0.01 SEL（ FIT/Dev） — 90 nm 和 65 nm 时钟生成和锁定时间 85 °C 时为 0.1 锁相环（PLL） — 65 nm[7] 延迟锁定回路（DLL） — 90 nm 有（PLL 锁定时间）：20 µs [8] 有（DLL 锁定时间）：QDRII/DDRII 为 1024 个时钟周期和 QDRII+/DDRII+为 2048 个时钟周期 随路时钟（CQ、CQ#） 有 PKG — 90 nm 和 65 nm 165 球形焊盘 FBGA 65 nm 90 nm 65 nm 和 90 nm 5 上面指定的各电容值（以用于比较目的）是 72M QDRII/DDRII/QDRII+/DDRII+ SRAM 的值。 请访问下面的链接，参考其他密度 SRAM 的电容的相关产品的数据手册：http://www.cypress.com/?id=95 6 欲了解更多详细信息，请参考应用笔记 AN54908“加速中子 SER 测试和地面故障率的计算”的内容 7 PLL 锁定时间为 20 µs 是 QDR 联盟定义的规范。赛普拉斯的 65 nm QDR 器件系列与 90 nm QDR 器件系列向后兼容。这是因为这两种器件系列的 PLL 锁定时间都满足 QDRII 或 DDRII 器件 （1024 个时钟周期）和 QDRII+或 DDRII+器件（2048 个时钟周期）的要求 8 时钟周期数量 = 频率 x 20 µs www.cypress.com 文档编号：001-92153 版本*A 2 与 90 nm 技术 QDR® SRAM 系列相比 65 nm 技术的优势 改进有效数据窗口 65 nm 计数器件的优点 更高的工作频率 65 nm 技术器件能够以更高的工作频率（550 MHz）运 行，并且总数据速率可达 80 Gbps1。与 90 nm QDR 器件 系列（最大频率可达 450 MHz）相比，65 nm 器件系列显 著提高了带宽（~25%）。这样能够满足网络应用要求的更 高带宽。 功耗更低 与同等的 90 nm 技术 QDR 器件相比，65 nm 技术 QDR 器 件的功耗更低。情况最差时，仍可以节省~30%的功耗。 与 90 nm QDR 器件相比，65 nm QDR 器件将输出的有效 数 据 窗 口 宽 度 提 高 了 21% 。 此 改 进 通 过 使 用 锁 相 环 （PLL）生成的低抖动时钟实现，而不是通过使用 90 nm 技术器件中的延迟锁定回路（DLL）实现。PLL 对输入滤波 器进行滤波，并纠正各输入的所有占空比失真。通过改进后 的有效数据窗口可以得到 65 nm 技术器件的时序容限的最 佳状态。 图 1 显示的是工作频率为 500 MHz 时，90 nm QDRII+和 65 nm QDRII+器件的有效数据窗口的比较情况。如该图所 示，65 nm QDRII+器件显著提高了它的数据窗口的宽度 （~21%）。 图 1. 有效数据窗口的比较（从实验中获取） 提高信号完整性 低输入/输出电容 65 nm 技术 QDRII+或 DDRII+器件具有一个片内终端，用 于各输入，如数据输入、字节写信号和输入时钟 （K/Kb）。但 90 nm 技术的 QDRII+或 DDRII+器件中没有 该特性。由于片内终端不需要使用外部终端电阻，因此它能 够提高信号的完整性，从而简化电路板的布线，并降低成 本、电路板面积和外部电阻的功耗。更多有关片内终端的详 细 信 息 ， 请 查 看 应 用 笔 记 AN42468—QDRII+/DDRII+ SRAM 的片内终端。 与 90 nm 器件系列相比，65 nm QDR 器件系列的输入和输 出电容降低了~50%。这样能够降低回波损耗，从而降低输 入的反射或中断。更小的电容也会使输入的交流功耗变低。 www.cypress.com 文档编号：001-92153 版本*A 3 与 90 nm 技术 QDR® SRAM 系列相比 65 nm 技术的优势 更低功耗和结温计算 功耗（Pd） 使用下面的公式计算功耗： Pd = 内核功耗 + I/O 开关功耗 Pd = VDD IDD + α f CL VDDQ2 N 其中： VDD = 内核电压 IDD = 工作电流 α = 活动因子，或者是输出的切换频率与时钟频率之间的比例 f = 工作频率 CL= 外部负载电容 VDDQ = I/O 电压 N = 正在切换的 I/O 的数量 表 2 显示了与 90 nm 器件相比 65 nm 器件所具有的优质额定功率。 表 2. 65 nm 与 90 nm QDR-II+器件之间的功耗比较 65 nm QDR-II+ SRAM （18 Mb） 90 nm QDR-II+ SRAM （18 Mb） CY7C1165KV18-400BZC CY7C1165V18-400BZC VDD = 1.8 V VDD = 1.8 V IDD = 850 mA IDD = 1080 mA α=1 α=1 f = 400 MHz f = 400 MHz CL= 5 pF CL= 5 pF VDDQ = 1.5 V VDDQ = 1.5 V N = 36 N = 36 因此： 因此： Pd = VDD IDD + α f CL VDDQ N Pd = VDD IDD + α f CL VDDQ2 N Pd = 1.8 V x 850 mA + 1 x 400 MHz x 5 pF x (1.5 V) 2 x 36 Pd = 1.8 V x 1080 mA + 1 x 400 MHz x 5 pF x (1.5 V )2 x 36 总功耗 = 1692 mW 总功耗 = 2106 mW 2 结温（TJ） 使用下面的公式计算结温： TJ = Pd θJA + TA 其中： θJA 为结温热阻抗 TA 为环境温度 Pd 为功耗 www.cypress.com 文档编号：001-92153 版本*A 4 与 90 nm 技术 QDR® SRAM 系列相比 65 nm 技术的优势 表 3 显示与 90 nm 器件相比，65 nm 器件具有更低的结温。 表 3. 65 nm 与 90 nm QDR-II+器件间的结温（TJ）比较 65 nm QDR-II+ SRAM （18 Mb） 90 nm QDR-II+ SRAM （18 Mb） CY7C1165KV18-400BZC （165 BGA） CY7C1165V18-400BZC （165 BGA） θJA = 18.96 °C/W θJA = 17.2 °C/W TA = 60 °C TA = 60 °C Pd = 1692 mW Pd = 2106 mW 因此： 因此： TJ = Pd θJA + TA TJ = Pd θJA + TA TJ = (1692m x 18.96) + 60 TJ = (2106m x 17.2) + 60 结温 = 92.08 °C 结温 = 96.22 °C 总结 65 nm 技术 QDR 器件系列提供的性能更好和带宽更大，几乎不需要对现有的电路板进行任何修改。与 90 nm 技术器件相比，它 降低了功耗、输入/输出电容，改进了有效数据窗口，并通过使用片内终端器件提供了更好的信号完整性。 www.cypress.com 文档编号：001-92153 版本*A 5 与 90 nm 技术 QDR® SRAM 系列相比 65 nm 技术的优势 文档修订记录 文档标题：AN58815 — 与 90 nm 技术 QDR® SRAM 系列相比 65 nm 技术的优势 文档编号：001-92153 版本 ECN 变更者 提交日期 变更说明 ** 4346093 YLIU 04/26/2014 本文档版本号为 Rev**，译自英文版 001-58815 Rev*D。 *A 4722950 LISZ 04/30/2015 本文档版本号为 Rev*A，译自英文版 001-58815 Rev*E。 www.cypress.com 文档编号：001-92153 版本*A 6 与 90 nm 技术 QDR® SRAM 系列相比 65 nm 技术的优势 销售和设计支持 赛普拉斯公司拥有一个由办事处、解决方案中心、工厂代表和经销商组成的全球性网络。如果想要查找离您最近的办事处，请访 问赛普拉斯所在地。 产品 PSoC®解决方案 汽车级 cypress.com/go/automotive psoc.cypress.com/solutions 时钟与缓冲区 cypress.com/go/clocks PSoC 1 | PSoC 3 | PSoC 5 接口 cypress.com/go/interface 赛普拉斯开发者社区 照明与电源控制 cypress.com/go/powerpsoc 存储器 cypress.com/go/memory 光学导航传感器 cypress.com/go/ons 技术支持 PSoC cypress.com/go/psoc cypress.com/go/support 触摸感应 cypress.com/go/touch USB 控制器 cypress.com/go/usb 无线/射频 cypress.com/go/wireless 社区 | 论坛| 博客 | 视频 | 培训 QDR 是赛普拉斯半导体公司的注册商标。此处引用的所有其他商标或注册商标归其各自所有者所有。 赛普拉斯半导体 198 Champion Court San Jose, CA 95134-1709 电话 ：408-943-2600 传真 ：408-943-4730 网站地址 ：www.cypress.com © 赛普拉斯半导体公司，2010-2015。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何 其他电路的使用承担任何责任。也不根据专利或其他权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证 产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统， 赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保 赛普拉斯免于因此而受到任何指控。 该源代码（软件和/或固件）均归赛普拉斯半导体公司（赛普拉斯）所有，并受全球专利法规（美国和美国以外的专利法规）、美国版权法以及国际条约 规定的保护和约束。赛普拉斯据此向获许可者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作 品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和/或固件，以支持获许可者仅将其获得的产品依照适用协议规定的方式与赛普 拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演示。 免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括（但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做 出通知的情况下对此处所述材料进行更改的权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于可能发生运转异常和故障， 并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承 担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 产品使用可能适用于赛普拉斯软件许可协议的限制。 www.cypress.com 文档编号：001-92153 版本*A 7