CY8C27143, CY8C27243, CY8C27443, CY8C27543, CY8C27643 PSoC Programmable System-on-Chip Datasheet (Chinese).pdf

CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
®
PSoC 可编程片上系统
PSoC®Programmable System-on-Chip™
特性
■
强大的哈佛架构处理器
M8C 处理器的速度最高可达 24 MHz
❐ 8 × 8 乘法、 32 位累加运算能力
❐ 高速低功耗
❐ 工作电压范围:3.0 V 到 5.25 V
❐ 利用片上开关电压泵 (SMP),工作电压可低至 1.0V
❐ 工业温度范围:–40 °C 到 +85°C
■
其它系统资源
2
❐ I C 从设备、主设备和多主设备的频率可达 400 kHz
❐ 看门狗和睡眠定时器
❐ 用户可配置的低压检测功能 (LVD)
❐ 集成监控电路
❐ 片上高精度电压参考
■
完整的开发工具
❐ 免费的开发软件 (PSoC Designer™)
❐ 功能齐全的在线仿真器 (ICE)和编程器
❐ 全速仿真
❐ 复合断点结构
❐ 128 KB 的跟踪存储器
❐
■
■
高级外设 (PSoC® 模块)
❐ 12 个轨至轨模拟 PSoC 模块,能够提供:
• 高达 14 位的模数转换器 (ADC)
• 高达 9 位的数模转换器 (DAC)
• 可编程增益放大器 (PGA)
• 可编程滤波器和比较器
❐ 8 个数字 PSoC 模块,能够提供:
• 8 位到 32 位定时器和计数器, 8 位和 16 位脉宽调制器
(PWM)
• 循环冗余校验 (CRC)和伪随机序列 (PRS)模块
• 多达两个全双工通用异步发射器接收器 (UART)
• 多个串行外设接口 (SPI)主设备或从设备
• 可连接到所有通用 I/O (GPIO)引脚
❐ 通过多个模块组合,能够构建复杂外设
逻辑框图
Port 5 Port 4 Port 3 Port 2 Port 1 Port 0 Analog
Drivers
PSoC
CORE
System Bus
高精度、可编程时钟
内部 2.5% 24 MHz/48MHz 主振荡器
❐ 24 MHz/48 MHz,带可选 32 kHz 晶振
❐ 可选外部振荡器,最高频率可达 24 MHz
❐ 内部振荡器,能够实现看门狗和睡眠功能
Global Digital Interconnect
❐
■
SRAM
256 Bytes
可编程引脚配置
所有GPIO均具有25 mA的灌电流能力和10 mA的驱动电流能
力
❐ 所有 GPIO 均可选择上拉驱动、下拉驱动、高阻态驱动、强驱
动或开漏驱动模式
❐ GPIO 上有 8 个标准模拟输入外加 4 个路由受限的模拟输入
❐ 4 个具有 30 mA 的模拟输出能力的 GPIO
❐ 所有 GPIO 都能生成可配置中断
Flash 16 KB
Sleep and
Watchdog
Multiple Clock Sources
(Includes IMO, ILO, PLL, and ECO)
❐
■
SROM
CPU Core (M8C)
Interrupt
Controller
灵活的片上存储器
16 KB 的闪存程序存储器, 50,000 次擦 / 写循环
❐ 256 字节的 SRAM 数据存储器
❐ 系统内串行编程 (ISSP)
❐ 局部闪存更新
❐ 灵活的保护模式
❐ 闪存内仿真电擦除可编程只读存储器 (EEPROM)
Global Analog Interconnect
DIGITAL SYSTEM
ANALOG SYSTEM
Analog
Ref.
Digital
Block
Array
Analog
Block
Array
❐
Digital
Clocks
Multiply
Accum.
POR and LVD
Decimator
I2 C
System Resets
Analog
Input
Muxing
Internal
Voltage
Ref.
Switch
Mode
Pump
SYSTEM RESOURCES
勘误表:有关芯片勘误表的信息,请查看第 61 页上的勘误表。具体内容包括触发条件、受影响器件以及推荐的解决方案。
赛普拉斯半导体公司
文档编号:001-63470 版本 *E
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
修订日期 November 5, 2014
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
目录
PSoC 功能概述 ................................................................... 3
PSoC 内核 ................................................................... 3
数字系统 ...................................................................... 3
模拟系统 ...................................................................... 4
其它系统资源 ............................................................... 5
PSoC 器件特性 ............................................................ 5
入门 .................................................................................... 6
应用笔记 ...................................................................... 6
开发套件 ...................................................................... 6
培训 ............................................................................. 6
CYPros 顾问 ................................................................ 6
解决方案库 .................................................................. 6
技术支持 ...................................................................... 6
开发工具 ............................................................................. 7
PSoC Designer 软件子系统 ......................................... 7
使用 PSoC Designer 进行设计 .......................................... 8
选择用户模块 ............................................................... 8
配置用户模块 ............................................................... 8
组织和连接 .................................................................. 8
生成、验证和调试 ........................................................ 8
引脚分布 ............................................................................. 9
8 引脚器件的引脚分布 ................................................ 9
20 引脚器件的引脚分布 .............................................. 9
28 引脚器件的引脚分布 ............................................ 10
44 引脚器件的引脚分布 ............................................ 11
48 引脚器件的引脚分布 ............................................. 12
56 引脚器件的引脚分布 ............................................. 14
寄存器参考 ........................................................................ 16
寄存器规定 ................................................................ 16
寄存器映射表 ............................................................. 16
电气规范 ........................................................................... 19
最大绝对额定值 ......................................................... 19
工作温度 .................................................................... 20
文档编号:001-63470 版本 *E
直流电气特性 ............................................................. 20
交流电气特性 ............................................................. 36
封装信息 ........................................................................... 45
封装尺寸 .................................................................... 45
热阻 .......................................................................... 51
晶振引脚上的电容 ..................................................... 51
回流焊规范 ............................................................... 51
开发工具选择 .................................................................... 52
软件 ........................................................................... 52
开发套件 .................................................................... 52
评估工具 .................................................................... 52
器件编程器 ................................................................ 53
附件 (仿真和编程) ......................................................... 53
订购信息 ........................................................................... 54
订购代码定义 ............................................................ 55
缩略语 ............................................................................... 56
参考文档 ........................................................................... 56
文档规范 ........................................................................... 57
测量单位 .................................................................... 57
数字规范 .................................................................... 57
术语表 ............................................................................... 57
勘误表............................................................................... 61
正在生产 .................................................................... 61
不在生产过程中 ......................................................... 62
文档修订记录页 ................................................................ 65
销售、解决方案和法律信息 .............................................. 66
全球销售和设计支持 .................................................. 66
产品 ........................................................................... 66
PSoC® 解决方案 ........................................................ 66
赛普拉斯开发者社区 .................................................. 66
技术支持 .................................................................... 66
页 2/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
PSoC 功能概述
图 1. 数字系统框图
Port 5
PSoC 系列包含许多可编程片上系统控制器器件。这些器件旨在
使用一个低成本的单芯片可编程器件取代多个基于 MCU 的传统
系统组件。 PSoC 器件包含多个可配置的模拟和数字逻辑模块,
以及可编程互连。这种架构使得用户能够根据每个应用的要求,
来创建定制的外设配置。此外,在一系列方便易用的引脚布局和
封装中还包含快速 CPU、闪存程序存储器、SRAM 数据存储器和
可配置的 I/O。
Port 1
Port 2
Digital Clocks
FromCore
To System Bus
Port 0
ToAnalog
System
DIGITAL SYSTEM
如 第 1 页上的逻辑框图中所示,PSoC 架构由以下 4 个主要部分
组成:PSoC 内核、数字系统、模拟系统和系统资源。利用可配
置的全局总线系统,可将所有器件资源整合到一个完全定制的系
统中。PSoCCY8C27x43 系列具有多达 5 个连接到全局数字和模
拟互连的 I/O 端口,能够访问 8 个数字模块和 12 个模拟模块。
Row 0
DBB00
DBB01
DCB02
4
DCB03
4
Row Output
Configuration
Row Input
Configuration
Digital PSoC Block Array
PSoC 内核
8
8
Row Input
Configuration
8
M8C CPU 内核是一个速度高达 24 MHz 的强大处理器,能够提
供一个 4 MIPS 的 8 位哈佛架构微处理器。 CPU 使用具有 17 个
向量的中断控制器,能够简化实时嵌入式事件的编程。程序执行
流程由附带的睡眠定时器和看门狗定时器 (WDT)提供定时和
保护功能。
Row 1
DBB10
DBB11
DCB12
4
DCB13
4
GIE[7:0]
GIO[7:0]
Global Digital
Interconnect
8
Row Output
Configuration
PSoC 内核是一个强大的引擎,支持丰富的功能集。内核包括
CPU、存储器、时钟和可配置的 GPIO。
存储器包括 16 KB 的闪存(用于存储程序)和 256 字节的 SRAM
(用于存储数据),以及使用闪存模拟的 2K EEPROM。程序闪
存在 64 字节的模块上采用四个保护级别,能够提供定制的软件
IP 保护。
Port 3
Port 4
GOE[7:0]
GOO[7:0]
数字外设配置包括:
PSoC 器件采用了多个非常灵活的内部时钟发生器,其中包括在
有效工作温度和电压下精度高达 2.5% 的 24 MHz 内部主振荡器
(IMO)。 24 MHz IMO 的频率还可以倍增至 48 MHz,以便供数
字系统使用。 PSoC 器件为睡眠定时器和 WDT 提供了一个低功
耗 32 kHz 内部低速振荡器 (ILO)。如果需要晶振级精度,可将
32.768 kHz 外部晶振 (ECO)用作实时时钟 (RTC),并可以
使用 PLL 选择性地生成具有晶振级精度的 24 MH 系统时钟。时
钟以及可编程时钟分频器 (属于系统资源)具有高度的灵活性,
能够使 PSoC 器件满足几乎任何时序要求。
■
PWM (8 位和 16 位)
■
带死区的 PWM (8 位和 16 位)
■
计数器 (8 到 32 位)
■
定时器 (8 位到 32 位) [1、 2]
■
带可选奇偶校验位的 8 位 UART (最多 2 个)
■
SPI 从设备和主设备 (最多两个) [3]
PSoC GPIO能够提供与器件CPU、数字资源和模拟资源的连接。
每个引脚都有 8 种驱动模式可供选择,在进行外部连接方面具有
极大的灵活性。每个引脚还能够在处于高电平、处于低电平以及
自上次读取后发生变化时生成系统中断。
■
I2C 从设备和多主设备 (其中一个属于系统资源)
■
CRC/ 发生器 (8 位到 32 位)
■
IrDA (最多 2 个)
数字系统
■
伪随机序列 (PRS) 发生器 (8 位到 32 位)
数字系统由 个数字 PSoC 模块组成。每个模块都是一个 8 位资
源,既可以单独使用,也可以与其他模块一起组成 8 位、16 位、
24 位和 32 位外设 (称为用户模块)。
注释:
1. 勘误表:当工作电压为 4.75 V 到 5.25 V 时,输入捕获信号不可由行输出信号或广播时钟信号提供。该问题在芯片版本 B 中解决。更多有关信息,请参考第 61 页上的勘
误表。
2. 勘误表:当工作电压范围在 3.0 V 到 4.75 V 时,输入捕获信号仅由已重新同步的行输出信号提供。该问题在芯片版本 B 中解决。更多有关信息,请参考第 61 页上的勘误
表。
3. 勘误表:在 PSoC 中,当某个 SPI 从设备模块的其中一个输出连接到另一个 SPI 从设备模块的输入时,数据会正确转移,但最后一位会被错误读取。更多有关解决方案
的详细信息,请参考第 61 页上的勘误表。
文档编号:001-63470 版本 *E
页 3/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
图 2. 模拟系统框图
通过一系列能够将任何信号路由至任何引脚的全局总线,数字模
块可以连接到任何 GPIO。此外,通过总线还可以实现信号复用
和执行逻辑运算。这种可配置性使设计不再受固定外设控制器的
限制。
P0[7]
P0[6]
P0[5]
P0[4]
数字模块采用四个一行的排列方式,具体的模块数量因 PSoC 器
件系列不同而异。这有助于根据应用选择最佳的系统资源。有关
系列资源,请参见 第 5 页上的 PSoC 器件特性。
P0[3]
P0[2]
P0[1]
P0[0]
模拟系统由 12 个可配置的模块组成,其中每个模块都包含一个
能够创建复杂模拟信号流的运算放大器电路。模拟外设非常灵
活,并能够根据具体的应用要求进行定制。一些更常用的 PSoC
模拟功能 (大部分都以用户模块的方式提供)包括:
■
ADC(最多 4 个,具有 6 位到 14 位分辨率,可选择转换为增量、
Delta Sigma 和 SAR 式的 ADC)
■
滤波器 (2、 4、 6 和 8 极带通、低通和陷波滤波器)
■
放大器 (最多 4 个,可选增益达 48x)
■
仪表放大器 (最多 2 个,可选增益达 93x)
■
比较器 (最多 4 个,有 16 个可选阈值)
■
DAC (最多 4 个,有 6 到 9 位分辨率)
■
乘法 DAC (最多 4 个,有 6 位到 9 位分辨率)
■
高电流输出驱动器 (4 个,驱动能力为 30 mA,可作为内核资
源)
■
1.3 V 参考 (属于系统资源)
■
DTMF 拨号器
■
调制器
■
相关器
■
峰值检测器
■
可以使用许多其他拓扑
如下图所示,模拟模块都采用三个一列的排列方式,其中包括一
个连续时间 (CT)和两个开关电容 (SC)模块。
文档编号:001-63470 版本 *E
AGNDIn RefIn
模拟系统
P2[3]
P2[1]
P2[6]
P2[4]
P2[2]
P2[0]
Array Input Configuration
ACI0[1:0]
ACI1[1:0]
ACI2[1:0]
ACI3[1:0]
Block Array
ACB00
ACB01
ACB02
ACB03
ASC10
ASD11
ASC12
ASD13
ASD20
ASC21
ASD22
ASC23
Analog Reference
Interface to
Digital System
RefHi
RefLo
AGND
Reference
Generators
AGNDIn
RefIn
Bandgap
M8C Interface (Address Bus, Data Bus, Etc.)
页 4/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
其它系统资源
系统资源能够提供对整个系统非常有用的附加功能。有些系统资
源已在前面章节中列出。除此之外还包括乘法器、抽取滤波器、
开关电压泵、低压检测和加电复位。
■
■
数字时钟分频器能够提供三个可定制的时钟频率,以便在应用
中使用。这些时钟既可以路由到数字系统,又可以路由到模拟
系统。通过将数字 PSoC 模块作为时钟分频器使用,可以生成
更多时钟。
乘累加(MAC)资源能够提供具有 32 位累加运算能力的 8 位快
速乘法器,以便协助通用数学和数字滤波器。
■
抽取滤波器能够针对数字信号处理应用(包括创建Delta Sigma
ADC)提供定制硬件滤波器。
■
通过两条线路,I2C 模块能够提供 100 kHz 和 400 kHz 的通信速
率。支持从设备、主设备和多主设备模式。
■
LVD 中断可以在电压下降时向应用程序发出信号,而高级上电
复位 (POR)电路却无需系统监控。
■
内部 1.3 V 电压参考为 ADC、DAC 等模拟系统提供了一个绝对
电压参考。
■
集成开关电压泵 (SMP)能够利用单个 1.2 V 的电池生成正常
工作电压,从而提供了一个低成本的升压转换器。
PSoC 器件特性
根据 PSoC 器件的特性,数字和模拟系统可以有 16、 8 或 4 个数字模块和 12、 6 或 4 个模拟模块。下表列出了特定 PSoC 器件系列
可使用的资源。本数据手册中介绍的 PSoC 器件在表 1 中加亮显示。
表 1. PSoC 器件特性
PSoC 器件型号
CY8C29x66
多达 64 个
数字 I/O
CY8C28xxx
多达 44 个
数字行
4
数字模块 模拟输入 模拟输出
16
4
多达 12 个
多达 3 个 多达 12 个 多达 44 个 多达 4 个
模拟列
4
模拟模块
12
SRAM 大小
2K
闪存大小
32K
多达 6 个
多达
12 + 4[4]
1K
16K
CY8C27x43
多达 44 个
2
8
多达 12 个
4
4
12
256
16K
CY8C24x94
多达 56 个
1
4
多达 48 个
2
2
6
1K
16K
CY8C24x23A
多达 24 个
1
4
多达 12 个
2
2
6
256
4K
CY8C23x33
多达 26 个
1
4
多达 12 个
2
2
4
256
8K
CY8C22x45
多达 38 个
2
8
多达 38 个
0
4
6[4]
1K
16K
CY8C21x45
多达 24 个
1
4
多达 24 个
0
4
6[4]
512
8K
CY8C21x34
多达 28 个
1
4
多达 28 个
0
2
4[4]
512
8K
CY8C21x23
多达 16 个
1
4
多达 8 个
0
2
4[4]
256
4K
512
8K
最高达 2K
最高达 32K
CY8C20x34
多达 28 个
0
0
多达 28 个
0
0
3[4、 5]
CY8C20xx6
多达 36 个
0
0
多达 36 个
0
0
3[4、 5]
注释:
4. 有限的模拟功能。
5. 两个模拟模块和一个 CapSense®。
文档编号:001-63470 版本 *E
页 5/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
入门
解决方案库
更多信息以及有关编程的详情,请参见 PSoC® 技术参考手册。
访问我们 以解决方案为中心且内容不断增加的设计库。在这里,
您可以找到各种应用设计,其中包括可帮助您快速完成设计的固
件和硬件设计文件。
如需最新的订购、封装和电气规范信息,请参见网站上最新的
PSoC 器件数据手册。
应用笔记
赛普拉斯应用笔记是对众多 PSoC 设计方案的绝佳介绍。
开发套件
技术支持
技术支持(包括可搜索到的知识库文章和技术论坛)也可在线获
取。如果找不到问题的答案,请致电 1-800-541-4736 联系技术
支持。
PSoC 开发套件可在线获得,也可以通过不断增加的地区和全球
分销商 (包 括
Arrow、 Avnet、 Digi-Key、 Farnell、 Future
Electronics 和 Newark)获得。
培训
网址 www.cypress.com 下所在的在线免费 PSoC 技术培训 (按
需提供的培训、在线研讨会和专题讨论会)涵盖有助于您进行设
计的大量主题和技能。
CYPros 顾问
从技术协助到完整的 PSoC 设计,经过认证的 PSoC 顾问能够提
供一切支持。要联系或成为 PSoC 顾问,请访问 CYPros 顾问网
站。
文档编号:001-63470 版本 *E
页 6/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
开发工具
PSoC Designer™ 是革新的集成设计环境 (IDE),你可以用来
定制 PSoC 以满足特定的应用需求。PSoC Designer 软件可加快
系统的设计和上市进程。在拖放式设计环境中使用预先设定的模
拟和数字外设库 (也称用户模块)来开发您的应用程序。然后,
利用动态生成的应用程序编程接口 (API)代码库来自定义您的
设计。最后,在集成调试环境中调试并测试您的设计,包括在线
仿真和标准的软件调试功能。 PSoC Designer 包括:
■
应用程序编辑器图形用户界面 (GUI),用于器件和用户模块
配置和动态重配置
■
广泛的用户模块目录
■
集成的源码编辑器 (C 和汇编)
■
免费的 C 编译器 (无大小限制或时间限制)
■
内置调试器
■
在线仿真
通信接口内置支持:
2
❐ 硬件和软件 I C 主设备和从设备
❐ 全速 USB 2.0
❐ 最多四个全双工通用异步收发器(UART)、SPI 主设备和从
设备及无线
PSoC Designer 支持 PSoC 1 器件的整个库,并可在 Windows
XP、 Windows Vista 和 Windows 7 系统上运行。
■
代码生成工具
这些代码生成工具能够在 PSoC Designer 界面内无缝工作,并
已采用一整套调试工具进行测试。您可使用 C 语言、汇编语言或
两者进行开发设计。
汇编器。汇编器可让汇编代码与 C 语言代码无缝合并。链接库会
自动使用绝对寻址,或在相对模式下进行编译,然后与其他软件
模块链接,以实现绝对寻址。
C 语言编译器。C 语言编译器支持 PSoC 系列器件。这些产品允
许您为 PSoC 系列器件创建完整的 C 语言程序。C 语言优化编译
器能够提供针对 PSoC 架构定制的所有 C 语言功能,并随附有嵌
入式库。这些库能够提供端口和总线操作、标准键盘和显示器支
持,以及扩展的数学功能。
调试器
PSoC Designer 提供的调试环境具有硬件在线仿真功能,不仅能
够提供 PSoC 器件的内部视图,而且可让您在物理系统中测试程
序。借助调试器命令,可进行读、编程操作,并且对数据存储器
和 I/O 寄存器进行读写操作。可对 CPU 寄存器进行读写操作、设
置和清除断点,以及提供程序运行、暂停和步进控制。调试器还
可让您创建相关寄存器和存储器位置的跟踪缓冲区。
在线帮助系统
PSoC Designer 软件子系统
在线帮助系统可提供上下文关联的在线帮助。每个功能子系统都
有上下文关联的帮助,以便提供程式化的快速参考。此外,该系
统还提供相关教程及指向常见问题和在线支持论坛的链接,以帮
助设计人员入门。
设计输入
在线仿真器
在芯片级视图中,选择要使用的基本器件。然后选择不同的板上
模拟和数字组件。这些组件称为用户模块,并采用 PSoC 模块。
例如,用户模块有模数转换器 (ADC)、数模转换器 (DAC)、
放大器和滤波器。为所选应用配置用户模块,将它们互连并连接
至适当的引脚,然后生成项目。这会在项目中加入 API 和库,您
可以使用它们来对应用进行编程。
功能强大的低成本在线仿真器 (ICE)可用于提供开发支持。该
硬件可编程单个器件。
仿真器包含一个通过 USB 端口连接到 PC 的基本装置。该基本装
置是通用的,能够用于所有 PSoC 器件。每个器件系列的仿真转
接板 (Emulation Pod)都可单独购买。仿真转接板取代了目标
电路板中的 PSoC 器件并执行全速 (24 MHz)操作。
通过此工具,用户还可以轻松开发多个配置和动态重配置。利用
动态重配置,可在运行时更改配置。本质上,这样可以让您使用
超过 100% 的 PSoC 特定应用资源。
文档编号:001-63470 版本 *E
页 7/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
使用 PSoC Designer 进行设计
PSoC 器件的开发过程与传统的固定功能微处理器不同。可配置
的模拟和数字硬件模块赋予 PSoC 架构独特的灵活性,有助于在
开发期间管理规范变更,并降低库存成本。这些可配置的资源
(称为 PSoC 模块)能够实现众多可供用户选择的功能。 PSoC
开发过程可概括为以下四个步骤:
1. 选择用户模块。
2. 配置用户模块。
3. 组织和连接。
4. 生成、验证和调试。
选择用户模块
PSoC Designer 提供了一个预建且预测试的硬件外设组件库,称
为 “ 用户模块 ”。用户模块使选择和实现外设器件,包括模拟
和数字器件,变得简单。
配置用户模块
所选的每个用户模块均可建立用于实现所选功能的基本寄存器设
置。此外,它们还提供参数和属性,以便您针对特定应用定制精
确配置。例如,脉冲宽度调制器 (PWM)用户模块需要配置一
个或多个数字 PSoC 模块 (每 8 位分辨率一个模块)。借助用户
模块参数,您可以确定脉冲宽度和占空比。请根据所选应用配置
参数和属性。您可以直接输入值或从下拉菜单中选择值。所有用
户模块都记录在数据手册中,可在 PSoC Designer 中或赛普拉斯
网站上直接查看。这些用户模块数据手册介绍了用户模块的内部
操作并提供了性能规范。每个数据手册都介绍了每个用户模块参
数的使用,以及成功实现设计可能需要的其他信息。
文档编号:001-63470 版本 *E
组织和连接
你可以通过将用户模块互连并连接到与 I/O 引脚来构建芯片级的
信号链。通过进行选择、配置和布线操作,可完全控制所有片上
资源的使用。
生成、验证和调试
当测试硬件配置准备就绪或接下来要开发项目代码时,请执行 “
生成配置文件 ” 这一步骤。这会使 PSoC Designer 生成源代码,
而该源代码会自动按照您的规范配置器件,并为系统提供软件。
生成的代码提供具有高级功能的应用编程接口 (API) ,以便在
运行时控制与响应硬件事件,并中断可根据需要调整的服务例
程。
完善的代码开发环境可让您使用 C 语言和 / 或汇编语言来开发和
定制应用程序。
开发过程的最后一步是在 PSoC Designer 的调试器 (单击 “ 连
接 ” 图标以进行访问)中完成的。PSoC Designer 会将 HEX 图
像下载到 ICE 中并全速运行。PSoC Designer 的调试功能可以与
成本高出数倍的系统相媲美。除了传统的单步执行、运行到断点
和监视变量功能外,调试接口还提供大型跟踪缓冲区,允许您定
义包括监控地址和数据总线值、存储器位置和外部信号的复杂断
点事件。
页 8/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
引脚分布
CY8C27x43PSoC 器件在多种封装中提供,后续表格分别列出和阐释了这些封装。(带 P 标签的)任何端口引脚均能用作数字 I/O
(Vss、 VDD、 SMP 和 XRES 引脚除外)。
8 引脚器件的引脚分布
表 2. 引脚定义 — 8 引脚 PDIP
引脚
编号
类型
1
数字
I/O
模拟
I/O
2
I/O
I/O
3
I/O
引脚名称
电源
4
5
I/O
6
I/O
7
I/O
P0[5]
模拟列复用器输入和列输出
P0[3]
模拟列复用器输入和列输出
P1[1]
晶振输入 (XTALin)
, I2C 串行时钟 (SCL),
ISSP-SCLK[6]
Vss
图 3. CY8C27143 8 引脚 PSoC 器件
A, IO, P0[5]
A, IO, P0[3]
I2CSCL, XTALin, P1[1]
VSS
1
8 VDD
2 PDIP 7 P0[4], A, IO
3
6 P0[2], A, IO
4
5 P1[0], XTALout, I2CSDA
接地。
P1[0]
晶振输出 (XTALout)
, I2C 串行数据 (SDA),
ISSP-SDATA[6]
I/O
P0[2]
模拟列复用器输入和列输出
I/O
P0[4]
模拟列复用器输入和列输出
VDD
供电电压
电源
8
说明
注意:A = 模拟, I = 输入和 O = 输出。
20 引脚器件的引脚分布
表 3. 引脚定义 — 20 引脚 SSOP、 SOIC
类型
引脚
编号
数字
模拟
1
I/O
I
P0[7]
模拟列复用器输入
2
I/O
I/O
P0[5]
模拟列复用器输入和列输出
3
I/O
I/O
P0[3]
模拟列复用器输入和列输出
4
I/O
I
P0[1]
模拟列复用器输入
SMP
开关模式升压泵 (SMP)连接至所需的外部组件
电源
5
引脚名称
说明
6
I/O
P1[7]
I2C 串行时钟 (SCL)
7
I/O
P1[5]
I2C 串行数据 (SDA)
8
I/O
P1[3]
9
I/O
P1[1]
电源
10
Vss
11
I/O
P1[0]
12
I/O
P1[2]
13
I/O
P1[4]
14
I/O
P1[6]
输入
15
XRES
1
2
3
4
5
6
7
8
9
10
SSOP
SOIC
20
19
18
17
16
15
14
13
12
11
VDD
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
XRES
P1[6]
P1[4], EXTCLK
P1[2]
P1[0], XTALout, I2C
SDA
接地。
晶振输出 (XTALout), I2C SDA, ISSP-SDATA[6]
可选外部时钟输入 (EXTCLK)
采用内部下拉的高电平有效外部复位
I/O
I
P0[0]
模拟列复用器输入
17
I/O
I/O
P0[2]
模拟列复用器输入和列输出
18
I/O
I/O
P0[4]
模拟列复用器输入和列输出
19
I/O
I
P0[6]
模拟列复用器输入
VDD
供电电压
电源
A, I, P0[7]
A, IO, P0[5]
A, IO, P0[3]
A, I, P0[1]
SMP
I2CSCL, P1[7]
I2CSDA, P1[5]
P1[3]
I2CSCL, XTALin, P1[1]
VSS
晶振输入 (XTALin), I2C SCL, ISSP-SCLK[6]
16
20
图 4. CY8C27243 20 引脚 PSoC 器件
注意:A = 模拟, I = 输入和 O = 输出。
注释:
6. 这些是 ISSP 引脚,在 POR (上电复位)时不处于高阻态。有关详细信息,请参考 PSoC 可编程片上系统技术参考手册 。
文档编号:001-63470 版本 *E
页 9/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
28 引脚器件的引脚分布
表 4. 引脚定义 — 28 引脚 PDIP、 SSOP、 SOIC
引脚
编号
类型
引脚名称
说明
1
数字
I/O
模拟
I
2
I/O
I/O
3
I/O
4
I/O
5
I/O
P2[7]
6
I/O
P2[5]
7
I/O
I
P2[3]
直接开关电容模块输入
8
I/O
I
P2[1]
直接开关电容模块输入
SMP
P0[7]
模拟列复用器输入
P0[5]
模拟列复用器输入和列输出
I/O
P0[3]
模拟列复用器输入和列输出
I
P0[1]
模拟列复用器输入
电源
10
I/O
P1[7]
开关模式升压泵 (SMP)连接至所需的外部组件
I2C SCL
11
I/O
P1[5]
I2C SDA
12
I/O
P1[3]
13
I/O
P1[1]
9
电源
14
Vss
15
I/O
P1[0]
16
I/O
P1[2]
17
I/O
P1[4]
18
I/O
P1[6]
输入
PDIP
SSOP
SOIC
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
P2[6], External VRef
P2[4], External AGND
P2[2], A, I
P2[0], A, I
XRES
P1[6]
P1[4], EXTCLK
P1[2]
P1[0], XTALout, I2CSDA
接地。
可选外部时钟输入 (EXTCLK)
XRES
采用内部下拉的高电平有效外部复位
I
P2[0]
直接开关电容模块输入
21
I/O
I
P2[2]
直接开关电容模块输入
22
I/O
P2[4]
外部模拟接地 (AGND)
23
I/O
P2[6]
外部电压参考 (VREF)
24
I/O
I
P0[0]
模拟列复用器输入
25
I/O
I/O
P0[2]
模拟列复用器输入和列输出
26
I/O
I/O
P0[4]
模拟列复用器输入和列输出
27
I/O
I
P0[6]
模拟列复用器输入
VDD
供电电压
电源
1
2
3
4
5
6
7
8
9
10
11
12
13
14
晶振输出 (XTALout)
, I2C SDA,
ISSP-SDATA[7]
I/O
28
A, I, P0[7]
A, IO, P0[5]
A, IO, P0[3]
A, I, P0[1]
P2[7]
P2[5]
A, I, P2[3]
A, I, P2[1]
SMP
I2C SCL, P1[7]
I2C SDA, P1[5]
P1[3]
I2C SCL, XTALin, P1[1]
VSS
晶振输入 (XTALin), I2C SCL, ISSP-SCLK[7]
20
19
图 5. CY8C27443 28 引脚 PSoC 器件
注意:A = 模拟, I = 输入和 O = 输出。
注释:
7. 这些是 ISSP 引脚,在 POR (上电复位)时不处于高阻态。有关详细信息,请参考 PSoC 可编程片上系统技术参考手册 。
文档编号:001-63470 版本 *E
页 10/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
44 引脚器件的引脚分布
表 5. 引脚定义 — 44 引脚 TQFP
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
电源
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
电源
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
输入
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I
I
I
I/O
I/O
I
电源
I/O
I/O
I/O
I/O
I/O
I
I/O
I/O
I
P2[5]
P2[3]
P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
SMP
P3[7]
P3[5]
P3[3]
P3[1]
P1[7]
P1[5]
P1[3]
P1[1]
Vss
P1[0]
P1[2]
P1[4]
P1[6]
P3[0]
P3[2]
P3[4]
P3[6]
XRES
P4[0]
P4[2]
P4[4]
P4[6]
P2[0]
P2[2]
P2[4]
P2[6]
P0[0]
P0[2]
P0[4]
P0[6]
VDD
P0[7]
P0[5]
P0[3]
P0[1]
P2[7]
说明
图 6. CY8C27543 44 引脚 PSoC 器件
直接开关电容模块输入
直接开关电容模块输入
与所需外部组件相连的 SMP 连接
I2C SCL
I2C SDA
晶振输入 (XTALin), I2C SCL, ISSP-SCLK[8]
接地。
晶振输出 (XTALout)
, I2C SDA,
ISSP-SDATA[8]
可选外部时钟输入 (EXTCLK)
P2[7]
P0[1], A, I
P0[3], A, IO
P0[5], A, IO
P0[7], A, I
VDD
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
P2[6], External VRef
I
I
引脚名称
44
43
42
41
40
39
38
37
36
35
34
模拟
P2[5]
A, I, P2[3]
A, I, P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
SMP
P3[7]
P3[5]
P3[3]
1
2
3
4
5
6
7
8
9
10
11
TQFP
12
13
14
15
16
17
18
19
20
21
22
类型
数字
I/O
I/O
I/O
I/O
I/O
I/O
I/O
33
32
31
30
29
28
27
26
25
24
23
P2[4], External AGND
P2[2], A, I
P2[0], A, I
P4[6]
P4[4]
P4[2]
P4[0]
XRES
P3[6]
P3[4]
P3[2]
P3[1]
I2C SCL, P1[7]
I2C SDA, P1[5]
P1[3]
I2C SCL, XTALin, P1[1]
VSS
I2C SDA, XTALout, P1[0]
P1[2]
EXTCLK, P1[4]
P1[6]
P3[0]
引脚
编号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
采用内部下拉的高电平有效外部复位
直接开关电容模块输入
直接开关电容模块输入
外部模拟接地 (AGND)
外部电压参考 (VRef)
模拟列复用器输入
模拟列复用器输入和列输出
模拟列复用器输入和列输出
模拟列复用器输入
供电电压
模拟列复用器输入
模拟列复用器输入和列输出
模拟列复用器输入和列输出
模拟列复用器输入
注意:A = 模拟, I = 输入和 O = 输出。
注释:
8. 这些是 ISSP 引脚,在 POR (上电复位)时不处于高阻态。有关详细信息,请参考 PSoC 可编程片上系统技术参考手册 。
文档编号:001-63470 版本 *E
页 11/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
48 引脚器件的引脚分布
表 6. 引脚定义 — 48 引脚器件的引脚分布 (SSOP)
引脚
编号
类型
数字
模拟
引脚
名称
说明
1
I/O
I
P0[7]
模拟列复用器输入
2
I/O
I/O
P0[5]
模拟列复用器输入和列输出
3
I/O
I/O
P0[3]
模拟列复用器输入和列输出
4
I/O
I
P0[1]
模拟列复用器输入
5
I/O
6
I/O
7
I/O
I
P2[3]
直接开关电容模块输入
8
I/O
I
P2[1]
直接开关电容模块输入
9
I/O
P4[7]
10
I/O
P4[5]
11
I/O
P4[3]
12
I/O
P2[7]
P2[5]
P4[1]
电源
13
SMP
与所需外部组件相连的 SMP 连接
14
I/O
P3[7]
15
I/O
P3[5]
16
I/O
P3[3]
17
I/O
P3[1]
18
I/O
P5[3]
19
I/O
P5[1]
20
I/O
P1[7]
I2C SCL
21
I/O
P1[5]
I2C SDA
22
I/O
P1[3]
23
I/O
P1[1]
晶振输入 (XTALin)
, I2C SCL,
ISSP-SCLK[9]
Vss
接地
25
I/O
电源
P1[0]
晶振输出 (XTALout), I2C SDA,
ISSP-SDATA。 [9]
26
I/O
P1[2]
27
I/O
P1[4]
28
I/O
P1[6]
29
I/O
P5[0]
30
I/O
P5[2]
31
I/O
P3[0]
32
I/O
P3[2]
33
I/O
P3[4]
34
I/O
24
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
SSOP
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDD
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
P2[6], External VRef
P2[4], External AGND
P2[2], A, I
P2[0], A, I
P4[6]
P4[4]
P4[2]
P4[0]
XRES
P3[6]
P3[4]
P3[2]
P3[0]
P5[2]
P5[0]
P1[6]
P1[4], EXTCLK
P1[2]
P1[0], XTALout, I2C SDA
可选外部时钟输入 (EXTCLK)
XRES
采用内部下拉的高电平有效外部复位
36
I/O
P4[0]
37
I/O
P4[2]
38
I/O
P4[4]
39
I/O
40
I/O
I
P2[0]
41
I/O
I
P2[2]
直接开关电容模块输入
42
I/O
P2[4]
外部模拟接地 (AGND)
43
I/O
P2[6]
外部电压参考 (VRef)
44
I/O
I
P0[0]
模拟列复用器输入
45
I/O
I/O
P0[2]
模拟列复用器输入和列输出
46
I/O
I/O
P0[4]
模拟列复用器输入和列输出
47
I/O
I
P0[6]
模拟列复用器输入
VDD
供电电压
48
A, I, P0[7]
A, IO, P0[5]
A, IO, P0[3]
A, I, P0[1]
P2[7]
P2[5]
A, I, P2[3]
A, I, P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
SMP
P3[7]
P3[5]
P3[3]
P3[1]
P5[3]
P5[1]
I2C SCL, P1[7]
I2C SDA, P1[5]
P1[3]
I2C SCL, XTALin, P1[1]
VSS
P3[6]
输入
35
图 7. CY8C27643 48 引脚 PSoC 器件
P4[6]
电源
直接开关电容模块输入
注意:A = 模拟, I = 输入和 O = 输出。
注释:
9. 这些是 ISSP 引脚,在 POR (上电复位)时不处于高阻态。有关详细信息,请参考 PSoC 可编程片上系统技术参考手册。
文档编号:001-63470 版本 *E
页 12/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 7. 引脚定义 — 48 引脚器件的引脚分布 (QFN)
P2[3]
直接开关电容模块输入
2
I/O
I
P2[1]
直接开关电容模块输入
3
I/O
P4[7]
4
I/O
P4[5]
5
I/O
P4[3]
6
I/O
P2[5]
P2[7]
P0[1], A, I
P0[3], A, IO
P0[5], A, IO
P0[7], A, I
1
P4[1]
电源
7
SMP
与所需外部组件相连的 SMP 连接
8
I/O
P3[7]
9
I/O
P3[5]
10
I/O
P3[3]
11
I/O
P3[1]
12
I/O
P5[3]
13
I/O
P5[1]
14
I/O
P1[7]
I2C SCL
15
I/O
P1[5]
I2C SDA
16
I/O
P1[3]
17
I/O
P1[1]
电源
晶振输入 (XTALin), I2C SCL,
ISSP-SCLK[11]
Vss
接地。
19
I/O
P1[0]
晶振输出 (XTALout)
, I2C SDA,
ISSP-SDATA[11]
20
I/O
P1[2]
21
I/O
P1[4]
22
I/O
P1[6]
23
I/O
P5[0]
24
I/O
P5[2]
25
I/O
P3[0]
26
I/O
P3[2]
27
I/O
P3[4]
28
I/O
18
可选外部时钟输入 (EXTCLK)
XRES
1
2
3
4
5
6
7
8
9
10
11
12
QFN
(Top View)
36
35
34
33
32
31
30
29
28
27
26
25
P2[4], External AGND
P2[2], A, I
P2[0], A, I
P4[6]
P4[4]
P4[2]
P4[0]
XRES
P3[6]
P3[4]
P3[2]
P3[0]
采用内部下拉的高电平有效外部复位
30
I/O
P4[0]
31
I/O
P4[2]
32
I/O
P4[4]
33
I/O
34
I/O
I
P2[0]
35
I/O
I
P2[2]
直接开关电容模块输入
36
I/O
P2[4]
外部模拟接地 (AGND)
37
I/O
P2[6]
外部电压参考 (VREF)
38
I/O
I
P0[0]
模拟列复用器输入
39
I/O
I/O
P0[2]
模拟列复用器输入和列输出
40
I/O
I/O
P0[4]
模拟列复用器输入和列输出
41
I/O
I
P0[6]
模拟列复用器输入
VDD
供电电压
P4[6]
电源
42
A, I, P2[3]
A, I, P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
SMP
P3[7]
P3[5]
P3[3]
P3[1]
P5[3]
P3[6]
输入
29
图 8. CY8C2764348 引脚 PSoC 器件 [10]
说明
VDD
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
P2[6], External VRef
引脚名
称
模拟
I
48
47
46
45
44
43
42
41
40
39
38
37
类型
数字
I/O
P5[1] 13
I2C SCL, P1[7] 14
I2C SDA, P1[5] 15
P1[3] 16
I2C SCL, XTALin, P1[1] 17
VSS
18
I2C SDA, XTALout, P1[0] 19
P1[2] 20
EXTCLK, P1[4] 21
P1[6] 22
P5[0] 23
P5[2] 24
引脚
编号
直接开关电容模块输入
43
I/O
I
P0[7]
模拟列复用器输入
44
I/O
I/O
P0[5]
模拟列复用器输入和列输出
45
I/O
I/O
P0[3]
模拟列复用器输入和列输出
46
I/O
I
P0[1]
模拟列复用器输入
47
I/O
P2[7]
48
I/O
P2[5]
注意:A = 模拟, I = 输入和 O = 输出。
注释:
10. QFN 封装具有一个中心焊盘,该焊盘必须连接至接地引脚 (Vss)。
11. 这些是 ISSP 引脚,在 POR (上电复位)时不处于高阻态。有关详细信息,请参考 PSoC 技术参考手册。
文档编号:001-63470 版本 *E
页 13/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
56 引脚器件的引脚分布
56 引脚 SSOP 器件适用于 CY8C27002 片上调试 (OCD) PSoC 器件。
注意:此器件仅用于进行在线调试。不能用于生产。
表 8. 引脚定义 — 56 引脚部件的引脚分布 (SSOP)
引脚
编号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
数字
类型
模拟
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
OCD
OCD
I
I
I
I
I
I
I
I
电源
I/O
I/O
I/O
I/O
引脚
名称
NC
P0[7]
P0[5]
P0[3]
P0[1]
P2[7]
P2[5]
P2[3]
P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
OCDE
OCDO
SMP
P3[7]
P3[5]
P3[3]
P3[1]
说明
无连接。引脚必须处于悬空状态
模拟列复用器输入
模拟列复用器输入和列输出
模拟列复用器输入和列输出
模拟列复用器输入
直接开关电容模块输入
直接开关电容模块输入
OCD 偶数据 I/O
OCD 奇数据输出
与所需外部组件相连的 SMP 连接
图 9. CY8C27002 56 引脚 PSoC 器件
NC
AI, P0[7]
AIO, P0[5]
AIO, P0[3]
AI, P0[1]
P2[7]
P2[5]
AI, P2[3]
AI, P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
OCDE
OCDO
SMP
P3[7]
P3[5]
P3[3]
P3[1]
P5[3]
P5[1]
I2C SCL, P1[7]
I2C SDA, P1[5]
NC
P1[3]
SCLK, I2C SCL, XTALIn, P1[1]
VSS
56
55
54
53
52
51
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
SSOP
18
19
20
21
22
23
24
25
26
27
28
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VDD
P0[6], AI
P0[4], AIO
P0[2], AIO
P0[0], AI
P2[6], External VRef
P2[4], External AGND
P2[2], AI
P2[0], AI
P4[6]
P4[4]
P4[2]
P4[0]
CCLK
HCLK
XRES
P3[6]
P3[4]
P3[2]
P3[0]
P5[2]
P5[0]
P1[6]
P1[4], EXTCLK
P1[2]
P1[0], XTALOut, I2C SDA, S
NC
NC
不能用于生产目的
21
I/O
P5[3]
22
23
24
25
26
27
I/O
I/O
I/O
P5[1]
P1[7]
P1[5]
NC
P1[3]
P1[1]
I/O
I/O
电源
28
29
30
31
I/O
VDD
NC
NC
P1[0]
32
33
34
35
36
37
38
39
40
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
P1[2]
P1[4]
P1[6]
P5[0]
P5[2]
P3[0]
P3[2]
P3[4]
P3[6]
I2C SCL
I2C SDA
无连接。引脚必须处于悬空状态
晶振输入 (XTALin)
, I2C SCL,
ISSP-SCLK[12]
供电电压
无连接。引脚必须处于悬空状态
无连接。引脚必须处于悬空状态
晶振输出 (XTALout)
, I2C SDA,
ISSP-SDATA[12]
可选外部时钟输入 (EXTCLK)
注释:
12. 这些是 ISSP 引脚,在 POR (上电复位)时不处于高阻态。有关详细信息,请参考 PSoC 可编程片上系统技术参考手册 。
文档编号:001-63470 版本 *E
页 14/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 8. 引脚定义 — 56 引脚部件的引脚分布 (SSOP)(续)
引脚
编号
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
数字
OCD
OCD
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
类型
模拟
I
I
I
I
I
I
电源
引脚名
称
HCLK
CCLK
P4[0]
P4[2]
P4[4]
P4[6]
P2[0]
P2[2]
P2[4]
P2[6]
P0[0]
P0[2]
P0[4]
P0[6]
VDD
说明
OCD 高速时钟输出
OCD CPU 时钟输出
直接开关电容模块输入
直接开关电容模块输入
外部模拟接地 (AGND)
外部电压参考 (VRef)
模拟列复用器输入
模拟列复用器输入和列输出
模拟列复用器输入和列输出
模拟列复用器输入
供电电压
注释:A = 模拟, I = 输出, O = 输出和 OCD = 片上调试。
文档编号:001-63470 版本 *E
页 15/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
寄存器参考
寄存器映射表
本节列出了 CY8C27x43PSoC 器件的寄存器。有关寄存器的详细
信息,请参考 PSoC 可编程片上系统技术参考手册。
PSoC 器件共有 512 个字节的寄存器地址空间。该寄存器空间也
称为 I/O 空间,分为两个组。标志寄存器(CPU_F)中的 XOI 位
用于确定用户当前位于哪个组中。设置 XOI 位时,用户位于组 1
中。
寄存器规定
下表列出了针对本节的寄存器规定。
注意:在以下寄存器映射表中,空白字段为保留字段,请勿访问
这些字段。
表 9. 寄存器规范
规范
说明
R
读寄存器或位
W
写寄存器或位
L
逻辑寄存器或位
C
可清除寄存器或位
#
访问是针对位进行访问
表 10. 寄存器映射组 0 表:用户空间
INT_CLR3
INT_MSK3
INT_MSK0
INT_MSK1
INT_VC
RES_WDT
DEC_DH
DEC_DL
DEC_CR0
DEC_CR1
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
E7
访问
I2C_CFG
I2C_SCR
I2C_DR
I2C_MSCR
INT_CLR0
INT_CLR1
地址
(0,十
六进制)
RW
#
#
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
名称
RW
80
81
82
83
84
85
86
87
88
89
8A
8B
8C
8D
8E
8F
90
91
92
93
94
95
96
97
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
# 访问是针对位进行访问。
访问
ASC10CR0
ASC10CR1
ASC10CR2
ASC10CR3
ASD11CR0
ASD11CR1
ASD11CR2
ASD11CR3
ASC12CR0
ASC12CR1
ASC12CR2
ASC12CR3
ASD13CR0
ASD13CR1
ASD13CR2
ASD13CR3
ASD20CR0
ASD20CR1
ASD20CR2
ASD20CR3
ASC21CR0
ASC21CR1
ASC21CR2
ASC21CR3
ASD22CR0
ASD22CR1
ASD22CR2
ASD22CR3
ASC23CR0
ASC23CR1
ASC23CR2
ASC23CR3
地址
(0,十
六进制)
名称
ARF_CR
CMP_CR0
ASY_CR
CMP_CR1
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
60
61
62
63
64
65
66
67
访问
文档编号:001-63470 版本 *E
AMX_IN
地址
(0,十
六进制)
00
RW
01
RW
02
RW
03
RW
04
RW
05
RW
06
RW
07
RW
08
RW
09
RW
0A
RW
0B
RW
0C
RW
0D
RW
0E
RW
0F
RW
10
RW
11
RW
12
RW
13
RW
14
RW
15
RW
16
RW
17
RW
18
19
1A
1B
1C
1D
1E
1F
DBB00DR0
20
#
DBB00DR1
21
W
DBB00DR2
22
RW
DBB00CR0
23
#
DBB01DR0
24
#
DBB01DR1
25
W
DBB01DR2
26
RW
DBB01CR0
27
#
空白字段为保留字段,请勿访问这些字段。
名称
访问
地址
(0,十
六进制)
名称
PRT0DR
PRT0IE
PRT0GS
PRT0DM2
PRT1DR
PRT1IE
PRT1GS
PRT1DM2
PRT2DR
PRT2IE
PRT2GS
PRT2DM2
PRT3DR
PRT3IE
PRT3GS
PRT3DM2
PRT4DR
PRT4IE
PRT4GS
PRT4DM2
PRT5DR
PRT5IE
PRT5GS
PRT5DM2
RW
#
RW
#
RW
RW
RW
RW
RW
RW
RC
W
RC
RC
RW
RW
页 16/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 10. 寄存器映射组 0 表:用户空间 (续)
RW
RW
RW
RW
RW
RW
RW
CPU_F
RW
RW
RW
RW
RW
RW
RW
CPU_SCR1
CPU_SCR0
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
FA
FB
FC
FD
FE
FF
访问
MUL_X
MUL_Y
MUL_DH
MUL_DL
ACC_DR1
ACC_DR0
ACC_DR3
ACC_DR2
地址
(0,十
六进制)
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
名称
A8
A9
AA
AB
AC
AD
AE
AF
RDI0RI
B0
RDI0SYN
B1
RDI0IS
B2
RDI0LT0
B3
RDI0LT1
B4
RDI0RO0
B5
RDI0RO1
B6
B7
RDI1RI
B8
RDI1SYN
B9
RDI1IS
BA
RDI1LT0
BB
RDI1LT1
BC
RDI1RO0
BD
RDI1RO1
BE
BF
# 访问是针对位进行访问。
访问
地址
(0,十
六进制)
名称
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
7E
7F
访问
ACB00CR3
ACB00CR0
ACB00CR1
ACB00CR2
ACB01CR3
ACB01CR0
ACB01CR1
ACB01CR2
ACB02CR3
ACB02CR0
ACB02CR1
ACB02CR2
ACB03CR3
ACB03CR0
ACB03CR1
ACB03CR2
地址
(0,十
六进制)
名称
访问
地址
(0,十
六进制)
名称
DCB02DR0
28
#
DCB02DR1
29
W
DCB02DR2
2A
RW
DCB02CR0
2B
#
DCB03DR0
2C
#
DCB03DR1
2D
W
DCB03DR2
2E
RW
DCB03CR0
2F
#
DBB10DR0
30
#
DBB10DR1
31
W
DBB10DR2
32
RW
DBB10CR0
33
#
DBB11DR0
34
#
DBB11DR1
35
W
DBB11DR2
36
RW
DBB11CR0
37
#
DCB12DR0
38
#
DCB12DR1
39
W
DCB12DR2
3A
RW
DCB12CR0
3B
#
DCB13DR0
3C
#
DCB13DR1
3D
W
DCB13DR2
3E
RW
DCB13CR0
3F
#
空白字段为保留字段,请勿访问这些字段。
W
W
R
R
RW
RW
RW
RW
RL
#
#
表 11. 寄存器映射组 1 表:配置空间
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
访问
GDI_O_IN
GDI_E_IN
GDI_O_OU
GDI_E_OU
地址
(1,十
六进制)
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
名称
ASC10CR0
80
ASC10CR1
81
ASC10CR2
82
ASC10CR3
83
ASD11CR0
84
ASD11CR1
85
ASD11CR2
86
ASD11CR3
87
ASC12CR0
88
ASC12CR1
89
ASC12CR2
8A
ASC12CR3
8B
ASD13CR0
8C
ASD13CR1
8D
ASD13CR2
8E
ASD13CR3
8F
ASD20CR0
90
ASD20CR1
91
ASD20CR2
92
ASD20CR3
93
ASC21CR0
94
ASC21CR1
95
ASC21CR2
96
ASC21CR3
97
ASD22CR0
98
ASD22CR1
99
ASD22CR2
9A
ASD22CR3
9B
ASC23CR0
9C
# 访问是针对位进行访问。
访问
地址
(1,十
六进制)
名称
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
访问
文档编号:001-63470 版本 *E
地址
(1,十
六进制)
00
RW
01
RW
02
RW
03
RW
04
RW
05
RW
06
RW
07
RW
08
RW
09
RW
0A
RW
0B
RW
0C
RW
0D
RW
0E
RW
0F
RW
10
RW
11
RW
12
RW
13
RW
14
RW
15
RW
16
RW
17
RW
18
19
1A
1B
1C
空白字段为保留字段,请勿访问这些字段。
名称
访问
地址
(1,十
六进制)
名称
PRT0DM0
PRT0DM1
PRT0IC0
PRT0IC1
PRT1DM0
PRT1DM1
PRT1IC0
PRT1IC1
PRT2DM0
PRT2DM1
PRT2IC0
PRT2IC1
PRT3DM0
PRT3DM1
PRT3IC0
PRT3IC1
PRT4DM0
PRT4DM1
PRT4IC0
PRT4IC1
PRT5DM0
PRT5DM1
PRT5IC0
PRT5IC1
RW
RW
RW
RW
页 17/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 11. 寄存器映射组 1 表:配置空间 (续)
IMO_TR
ILO_TR
BDG_TR
ECO_TR
RW
RW
RW
RW
RW
RW
RW
CPU_F
RW
RW
RW
RW
RW
RW
RW
CPU_SCR1
CPU_SCR0
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
E7
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
FA
FB
FC
FD
FE
FF
访问
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
OSC_GO_EN
OSC_CR4
OSC_CR3
OSC_CR0
OSC_CR1
OSC_CR2
VLT_CR
VLT_CMP
地址
(1,十
六进制)
RW
RW
RW
RW
RW
RW
RW
名称
RW
RW
RW
RW
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
RDI0RI
B0
RDI0SYN
B1
RDI0IS
B2
RDI0LT0
B3
RDI0LT1
B4
RDI0RO0
B5
RDI0RO1
B6
B7
RDI1RI
B8
RDI1SYN
B9
RDI1IS
BA
RDI1LT0
BB
RDI1LT1
BC
RDI1RO0
BD
RDI1RO1
BE
BF
# 访问是针对位进行访问。
访问
ASC23CR1
ASC23CR2
ASC23CR3
地址
(1,十
六进制)
ACB00CR3
ACB00CR0
ACB00CR1
ACB00CR2
ACB01CR3
ACB01CR0
ACB01CR1
ACB01CR2
ACB02CR3
ACB02CR0
ACB02CR1
ACB02CR2
ACB03CR3
ACB03CR0
ACB03CR1
ACB03CR2
名称
AMD_CR1
ALT_CR0
ALT_CR1
CLK_CR2
5D
5E
5F
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
7E
7F
访问
CLK_CR0
CLK_CR1
ABF_CR0
AMD_CR0
地址
(1,十
六进制)
文档编号:001-63470 版本 *E
名称
访问
地址
(1,十
六进制)
名称
1D
1E
1F
DBB00FN
20
RW
DBB00IN
21
RW
DBB00OU
22
RW
23
DBB01FN
24
RW
DBB01IN
25
RW
DBB01OU
26
RW
27
DCB02FN
28
RW
DCB02IN
29
RW
DCB02OU
2A
RW
2B
DCB03FN
2C
RW
DCB03IN
2D
RW
DCB03OU
2E
RW
2F
DBB10FN
30
RW
DBB10IN
31
RW
DBB10OU
32
RW
33
DBB11FN
34
RW
DBB11IN
35
RW
DBB11OU
36
RW
37
DCB12FN
38
RW
DCB12IN
39
RW
DCB12OU
3A
RW
3B
DCB13FN
3C
RW
DCB13IN
3D
RW
DCB13OU
3E
RW
3F
空白字段为保留字段,请勿访问这些字段。
RW
RW
RW
RW
RW
RW
RW
R
W
W
RW
W
RL
#
序号
页 18/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
电气规范
本节提供 CY8C27x43 PSoC 器件的直流和交流电气规范。有关最新的电气规范,请通过访问 http://www.cypress.com 网站确保您拥
有最新的数据手册。
除非另有说明,否则规范的适用温度是 –40 °C  TA  85 °C 且 TJ  100 °C。对于工作频率超过 12 MHz 的器件,此规范为:–40 °C
 TA  70 °C 且 TJ  82 °C。
图 10. 电压与 CPU 频率
5.25
O
Vdd Voltage
l id g
Va atin
n
r
pe gio
Re
4.75
3.00
93 kHz
12 MHz
CPU Fre que ncy
24 MHz
最大绝对额定值
超过最大额定值可能会缩短器件的使用寿命。用户指导未经过测试。
表 12. 最大绝对额定值
符号
TSTG
存放温度
说明
最小值
–55
典型值
25
最大值
+100
TBAKETEMP
烘烤温度
–
125
tBAKETIME
烘烤时间
–
TA
处于上电时的环境温度
请参见封
装标签
–40
请参见
封装标签
72
–
+85
°C
VDD
相对于 Vss 的 VDD 供电电压
–0.5
–
+6.0
V
VIO
直流输入电压
Vss – 0.5
–
VDD + 0.5
V
VIOZ
应用于三态的直流电压
Vss – 0.5
–
VDD + 0.5
V
IMIO
任意端口引脚的最大输入电流
–25
–
+50
mA
IMAIO
被配置为模拟驱动器的任意端口引脚的最大电流
–50
–
+50
mA
ESD
静电放电电压
2000
–
–
V
LU
栓锁电流
–
–
200
mA
文档编号:001-63470 版本 *E
单位
注意
°C 存放温度越高,数据保留时间就
越短。推荐的存放温度为 +25 °C
± 25 °C。存放温度长期保持在 65
°C 以上会降低可靠性。
°C
小时
人体模型 ESD。
页 19/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
工作温度
表 13. 工作温度
符号
TA
TJ
说明
环境温度
结温
最小值
–40
–40
典型值
–
–
最大值
+85
+100
单位
°C
°C
注意
从环境温度到结温的升高情况因封
装不同而有所变化。请参见 第 51
页上的热阻。用户必须限制功耗,
以便满足此要求。
直流电气特性
直流芯片级规范
表 14 分别列出了以下电压和温度范围内允许的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40
°C  TA  85 °8C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
表 14. 直流芯片级规范
符号
VDD
IDD
供电电压
供电电流
说明
最小值
3.00
–
典型值
–
5
最大值
5.25
8
单位
V
mA
IDD3
供电电流
–
3.3
6.0
mA
ISB
使用 POR、 LVD、睡眠定时器和 WDT 时的睡眠
(模式)电流。 [13]
–
3
6.5
A
ISBH
在高温条件下使用 POR、 LVD、睡眠定时器和
WDT 时的睡眠 (模式)电流。 [13]
–
4
25
A
ISBXTL
使用 POR、 LVD、睡眠定时器、 WDT 和外部晶
振时的睡眠 (模式)电流。 [13]
–
4
7.5
A
ISBXTLH
在高温条件下使用 POR、 LVD、睡眠定时器、
WDT 和外部晶振时的睡眠 (模式)电流。 [13]
–
5
26
A
VREF
VREF
芯片 A[14] 的参考电压 (基准)
芯片 B [14] 的参考电压 (带隙)
1.275
1.280
1.300
1.300
1.325
1.320
V
V
注意
条件为 VDD = 5.0 V,
TA = 25 °C, CPU = 3 MHz, SYSCLK
倍频器处于禁用状态。VC1 = 1.5 MHz,
VC2 = 93.75 kHz, VC3 = 93.75 kHz。
条件为 VDD = 3.3 V,
TA = 25 °C, CPU = 3 MHz, SYSCLK
倍频器处于禁用状态。VC1 = 1.5 MHz,
VC2 = 93.75 kHz, VC3 = 93.75 kHz。
条件为使用内部低速振荡器,VDD = 3.3
V,
–40 °C  TA  55 °C。
条件为使用内部低速振荡器,VDD = 3.3
V,
55 °C < TA  85 °C。
条件为使用适当负载且最大功耗为 1
µW 的 32.768 kHz 晶振。
VDD = 3.3 V, –40 °C  TA  55 °C。
条件为使用适当负载且最大功耗为
1 mW 的 32.768 kHz 晶振。
VDD = 3.3 V, 55 °C < TA  85 °C。
已针对相应的 VDD 进行调整。
已针对相应的 VDD 进行调整。
注释:
13. 待机电流包括实现可靠系统操作所需的所有功能 (POR、 LVD、 WDT、睡眠定时器)。这必须与具有类似功能处于使能状态的器件进行比较。
14. 请参考 第 54 页上的订购信息。
文档编号:001-63470 版本 *E
页 20/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
直流 GPIO 规范
表 15 分别列出了以下电压和温度范围内允许的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导使用。
表 15. 直流 GPIO 规范
符号
RPU
RPD
VOH
上拉电阻
下拉电阻
高输出电平
说明
最小值
4
4
VDD – 1.0
典型值
5.6
5.6
–
最大值
8
8
–
单位
k
k
V
VOL
低输出电平
–
–
0.75
V
IOH
高电平拉电流
10
–
–
mA
IOL
低电平灌电流
25
–
–
mA
VIL
VIH
VH
IIL
CIN
输入低电平
输入高电平
输入迟滞
输入漏电流 (绝对值)
输入引脚上的电容负载
–
2.1
–
–
–
–
–
60
1
3.5
0.8
–
–
10
V
V
mV
nA
pF
COUT
输入引脚上的电容负载
–
3.5
10
pF
注意
IOH = 10 mA, VDD = 4.75 - 5.25 V
(8 个总负载,其中 4 个在偶数端口引脚
上 (如 P0[2]、 P1[4]),另外 4 个在奇
数端口引脚上 (如 P0[3]、 P1[5]))。
IOL = 25 mA,VDD = 4.75 - 5.25 V(共 8
个负载,其中 4 个在偶数端口引脚上
(如 P0[2]、 P1[4]),另外 4 个在奇数端
口引脚上 (如 P0[3]、 P1[5]))。
VOH = VDD – 1.0 V,请参见 VOH 注释中
的总电流限制
VOL = 0.75 V,请参见 VOL 注释中的总电
流限制
VDD = 3.0 至 5.25
VDD = 3.0 至 5.25
粗略测试结果为 1 A。
取决于封装和引脚。
温度 = 25 °C。
取决于封装和引脚。
温度 = 25 °C。
直流运算放大器规范
表 16 和表 17 分别列出了以下电压和温度范围内允许的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V
和 –40 °C  TA  85 °C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
运算放大器既是模拟连续时间 PSoC 模块的组件,又是模拟开关电容 PSoC 模块的组件。许可的规范是在模拟连续时间 PSoC 模块
中测得的。典型参数适用于 25°C 且电压为 5 V 的情况,仅供设计指导使用。
表 16. 5 V 直流运算放大器规范
符号
VOSOA
说明
最小值
典型值
最大值
单位
输入偏移电压 (绝对值)
功耗 = 低,运算放大器偏压 = 低
功耗 = 低,运算放大器偏压 = 高
功耗 = 中,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 低
功耗 = 高,运算放大器偏压 = 高
–
–
–
–
–
–
1.6
1.6
1.6
1.6
1.6
1.6
10
10
10
10
10
10
mV
mV
mV
mV
mV
mV
TCVOSOA
平均输入偏移电压漂移
–
4
20
µV/°C
注意
IEBOA
输入漏电流 (端口 0 模拟引脚)
–
20
–
pA
粗略测试结果为 1 µA。
CINOA
输入电容 (端口 0 模拟引脚)
–
4.5
9.5
pF
取决于封装和引脚。温度 = 25 °C
VCMOA
共模电压范围
0
–
VDD
V
共模输入电压范围是通过模拟输出缓冲区测
得的。该规范包含了模拟输出缓冲区特性所
造成的限制。
0.5
–
VDD –
0.5
V
60
60
60
–
–
–
–
–
–
dB
dB
dB
共模电压范围 (高功率或高运算放大器
偏压)
CMRROA
共模抑制比
功耗 = 低,运算放大器偏压 = 高
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 高
文档编号:001-63470 版本 *E
规范同时适用于高和低运算放大器偏压。
页 21/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 16. 5 V 直流运算放大器规范
符号
GOLOA
说明
开环增益
功耗 = 低,运算放大器偏压 = 高
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 高
VOHIGHOA 高输出电压摆幅 (内部信号)
功耗 = 低,运算放大器偏压 = 高
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 高
VOLOWOA
ISOA
PSRROA
低输出电压摆幅 (内部信号)
功耗 = 低,运算放大器偏压 = 高
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 高
供电电流 (含相关的 AGND 缓冲区)
功耗 = 低,运算放大器偏压 = 低
功耗 = 低,运算放大器偏压 = 高
功耗 = 中,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 低
功耗 = 高,运算放大器偏压 = 高
供电电压抑制比
最小值
典型值
最大值
单位
60
60
80
–
–
–
–
–
–
dB
dB
dB
VDD –
0.2
VDD –
0.2
VDD –
0.5
–
–
–
–
–
–
V
V
V
–
–
–
–
–
–
0.2
0.2
0.5
V
V
V
–
–
–
–
–
–
150
300
600
1200
2400
4600
200
400
800
1600
3200
6400
µA
µA
µA
µA
µA
µA
60
–
–
dB
注意
规范适用于高运算放大器偏压。对于低运算
放大器偏压模式,最小值为 60 dB。
Vss  VIN  (VDD – 2.25 V)或 (VDD –
1.25 V)  VIN  VDD。
表 17. 3.3 V 直流运算放大器规范
符号
VOSOA
说明
最小值
典型值
最大值
单位
输入偏移电压 (绝对值)
功耗 = 低,运算放大器偏压 = 低
功耗 = 低,运算放大器偏压 = 高
功耗 = 中,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 低
功耗 = 高,运算放大器偏压 = 高
–
–
–
–
–
–
1.4
1.4
1.4
1.4
1.4
–
10
10
10
10
10
–
mV
mV
mV
mV
mV
mV
TCVOSOA
平均输入偏移电压漂移
–
7
40
µV/°C
IEBOA
输入漏电流 (端口 0 模拟引脚)
–
20
–
pA
CINOA
输入电容 (端口 0 模拟引脚)
–
4.5
9.5
pF
取决于封装和引脚。温度 = 25 °C。
VCMOA
共模电压范围
0.2
–
VDD – 0.2
V
共模输入电压范围是通过模拟输出缓
冲区测得的。该规范包含了因受模拟
输出缓冲区特性的影响而订的限制。
CMRROA
共模抑制比
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 低
功耗 = 高,运算放大器偏压 = 低
50
50
50
–
–
–
–
–
–
dB
dB
dB
GOLOA
开环增益
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 低
功耗 = 高,运算放大器偏压 = 低
60
60
80
–
–
–
–
–
–
dB
dB
dB
VOHIGHOA
高输出电压摆幅 (内部信号)
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 低
功耗 = 高,运算放大器偏压 = 低
VDD – 0.2
VDD – 0.2
VDD – 0.2
–
–
–
–
–
–
V
V
V
VOLOWOA
低输出电压摆幅 (内部信号)
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 低
功耗 = 高,运算放大器偏压 = 低
–
–
–
–
–
–
0.2
0.2
0.2
V
V
V
文档编号:001-63470 版本 *E
注意
功耗 = 高和运算放大器偏压 = 高的设
置不适用于 3.3 V VDD 操作。
粗略测试结果为 1 µA。
规范适用于低运算放大器偏压。对于
高偏压模式 (高功耗、高运算放大器
偏压除外),最小值为 60 dB。
规范适用于低运算放大器偏压。对于
高运算放大器偏压模式 (高功耗、高
运算放大器偏压除外),最小值为 60
dB。
功耗 = 高,运算放大器偏压 = 高设置
不允许 3.3 V VDD 操作。
功耗 = 高,运算放大器偏压 = 高设置
不允许 3.3 V VDD 操作。
页 22/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 17. 3.3 V 直流运算放大器规范 (续)
符号
ISOA
PSRROA
说明
最小值
供电电流 (含相关的 AGND 缓冲区)
功耗 = 低,运算放大器偏压 = 低
功耗 = 低,运算放大器偏压 = 高
功耗 = 中,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 低
功耗 = 高,运算放大器偏压 = 高
供电电压抑制比
典型值
最大值
单位
–
–
–
–
–
–
150
300
600
1200
2400
–
200
400
800
1600
3200
–
µA
µA
µA
µA
µA
µA
50
80
–
dB
注意
功耗 = 高,运算放大器偏压 = 高设置
不允许 3.3 V VDD 操作。
VSS  VIN  (VDD – 2.25 V)或
(VDD – 1.25 V)  VIN  VDD。
直流低功耗电压比较器规范
表 18 分别列出了以下电压和温度范围内允许的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C、 3.0 V 至 3.6 V 和 –40
°C  TA  85 °C 或 2.4 V 至 3.0 V 和 –40 °C  TA  85 °C。典型参数适用于 25°°C 且电压为 5 V 的情况,仅供设计指导之用。
表 18. 直流低功耗比较器规范
符号
VREFLPC
ISLPC
VOSLPC
说明
最小值
0.2
–
–
低功耗比较器 (LPC)参考电压范围
LPC 供电电流
LPC 电压偏移
典型值
–
10
2.5
最大值
VDD – 1
40
30
单位
V
A
mV
直流模拟输出缓冲区规范
表 19 和第 24 页上的表 20 分别列出了以下电压和温度范围内允许的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或
3.0 V 到 3.6 V 和 –40 °C  TA  85 °C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
表 19. 5 V 直流模拟输出缓冲区规范
符号
VOSOB
TCVOSOB
VCMOB
ROUTOB
VOHIGHOB
VOLOWOB
ISOB
PSRROB
IOMAX
CL
说明
输入偏移电压 (绝对值)
功耗 = 低,运算放大器偏压 = 低
功耗 = 低,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 低
功耗 = 高,运算放大器偏压 = 高
平均输入偏移电压漂移
共模输入电压范围
输出电阻
功耗 = 低
功耗 = 高
高输出电压摆幅(负载 = 32 欧姆 VDD/2)
功耗 = 低
功耗 = 高
低输出电压摆幅(负载 = 32 欧姆 VDD/2)
功耗 = 低
功耗 = 高
供电电流 (包含运算放大器偏压单
元 (无负载))
功耗 = 低
功耗 = 高
供电电压抑制比
最大输出电流
负载电容
文档编号:001-63470 版本 *E
最小值
典型值
最大值
单位
–
–
–
–
–
0.5
3
3
3
3
5
–
19
19
19
19
30
VDD – 1.0
mV
mV
mV
mV
µV/°C
V
–
–
1
1
–
–
W
W
0.5 × VDD + 1.3
0.5 × VDD + 1.3
–
–
–
–
–
–
–
V
V
–
–
–
–
0.5 × VDD – 1.3
0.5 × VDD – 1.3
V
V
–
–
60
–
–
1.1
2.6
64
40
–
5.1
8.8
–
–
200
mA
mA
dB
mA
pF
注意
本规范适用于由模拟输出缓冲区
驱动的外部电路。
页 23/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 20. 3.3 V 直流模拟输出缓冲区规范
符号
VOSOB
说明
输入偏移电压 (绝对值)
功耗 = 低,运算放大器偏压 = 低
功耗 = 低,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 低
功耗 = 高,运算放大器偏压 = 高
TCVOSOB 平均输入偏移电压漂移
功耗 = 低,运算放大器偏压 = 低
功耗 = 低,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 低
功耗 = 高,运算放大器偏压 = 高
VCMOB
共模输入电压范围
ROUTOB
输出电阻
功耗 = 低
功耗 = 高
VOHIGHOB 高输出电压摆幅
(负载 = 32 欧姆 - VDD/2)
功耗 = 低
功耗 = 高
VOLOWOB 低输出电压摆幅
(负载 = 32 欧姆 - VDD/2)
功耗 = 低
功耗 = 高
ISOB
供电电流 (包含运算放大器偏压单
元 (无负载))
功耗 = 低
功耗 = 高
PSRROB
供电电压抑制比
CL
负载电容
文档编号:001-63470 版本 *E
最小值
典型值
最大值
单位
–
–
–
–
3.2
3.2
6
6
20
20
25
25
mV
mV
mV
mV
–
–
–
–
0.5
9
9
12
12
–
55
55
70
70
VDD – 1.0
µV/°C
µV/°C
µV/°C
µV/°C
V
–
–
1
1
–
–


0.5 × VDD + 1.0
0.5 × VDD + 1.0
–
–
–
–
V
V
–
–
–
–
0.5 × VDD – 1.0
0.5 × VDD – 1.0
V
V
–
–
60
–
0.8
2.0
64
–
2
4.3
–
200
mA
mA
dB
pF
注意
不建议高功耗设置。
不建议高功耗设置。
本规范适用于由模拟输出缓冲区
驱动的外部电路。
页 24/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
直流开关电压泵规范
表 21 分别列出了以下电压和温度范围内允许的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40
°C  TA 85 °C。典型参数适用于 25 °C 且电压为 5V 和 3.3V 的情况,这些参数仅供设计指导之用。
表 21. 直流开关模式升压泵 (SMP)规范
符号
VPUMP 5 V
说明
5 V 输出电压
最小值
4.75
典型值
5.0
最大值
5.25
单位
V
注意
VPUMP 3 V
3 V 输出电压
3.00
3.25
3.60
V
IPUMP
可用输出电流
VBAT = 1.5 V, VPUMP = 3.25 V
VBAT = 1.8 V, VPUMP = 5.0 V
8
5
–
–
–
–
mA
mA
VBAT5 V
来自电池的输入电压范围
1.8
–
5.0
V
根据注释 15 配置。 SMP 激发电压设
置为 5.0 V。
VBAT3 V
来自电池的输入电压范围
1.0
–
3.3
V
根据注释 15 配置。 SMP 激发电压设
置为 3.25 V。
VBATSTART
来自电池的最低输入电压 , 用于启动泵
1.1
–
–
V
DVPUMP_Line
线路调节 (超出 VBAT 范围)
–
5
–
%VO
根据注释 15 配置。 VO 是 DC POR
和 LVD 规范中通过 VM[2:0] 设置指
定的 “ 泵激发的 VDD 值 ”,第 34
页上的表 25。
DVPUMP_Load
负载调节
–
5
–
%VO
根据注释 15 配置。 VO 是 DC POR
和 LVD 规范中通过 VM[2:0] 设置指
定的 “ 泵激发的 VDD 值 ”,第 34
页上的表 25。
DVPUMP_Ripple
输出电压纹波 (取决于电容 / 负载)
–
100
–
mVpp
根据注释 15 配置。负载为 5 mA。
E3
效率
35
50
–
%
FPUMP
开关频率
–
1.3
–
MHz
DCPUMP
开关占空比
–
50
–
%
根据注释 15 配置。平均值,忽略纹
波。 SMP 激发电压设置为 5.0 V。
根据注释 15 配置。平均值,忽略纹
波。 SMP 激发电压设置为 3.25 V。
根据注释 15 配置。 SMP 激发电压设
置为 3.25 V。
SMP 激发电压设置为 5.0 V。
根据注释 15 配置。
根据注释 15 配置。负载为 5 mA。将
SMP 激发电压设置为
3.25 V。
图 11. 基本开关电压泵电路
D1
Vdd
L1
V BAT
+
V PUMP
C1
SMP
Battery
PSoC TM
Vss
注释:
15. L1 = 2 mH 电感, C1 = 10 mF 电容, D1 = 肖特基二极管。请参考图 11。
文档编号:001-63470 版本 *E
页 25/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
直流模拟参考规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40 °C
 TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
许可的规范是通过模拟连续时间 PSoC 模块测得的。AGND 的功耗水平指模拟连续时间 PSoC 模块的功耗。RefHi 和 RefLo 的功耗水
平指模拟参考控制寄存器的功耗。所注明的 AGND 限制包括模拟连续时间 PSoC 模块与本地 AGND 缓冲区的偏移误差。参考控制功
耗为高。
注意:当使用由模拟参考决定的模拟源时,避免使用 P2[4] 数字信号。数字信号的某些耦合可能出现在 AGND 上。
表 22. 5 V 直流模拟参考规范
参考
ARF_CR
[5:3]
参考功耗设置
符号
参考功耗 = 高
运算放大器偏压 = 高
VREFHI
参考功耗 = 高
运算放大器偏压 = 低
0b000
参考功耗 = 中
运算放大器偏压 = 高
参考功耗 = 中
运算放大器偏压 = 低
参考电压
说明
最小值
典型值
最大值
单位
VDD/2 + 1.228
VDD/2 + 1.290
VDD/2 + 1.352
V
VAGND
参考电压为高 VDD/2 + 带隙
AGND
VDD/2
VDD/2 – 0.078
VDD/2 – 0.007
VDD/2 + 0.063
V
VREFLO
参考电压为低 VDD/2 – 带隙
VDD/2 – 1.336
VDD/2 – 1.295
VDD/2 – 1.250
V
VREFHI
参考电压为高 VDD/2 + 带隙
AGND
VDD/2
VDD/2 + 1.224
VDD/2 + 1.293
VDD/2 + 1.356
V
VAGND
VDD/2 – 0.056
VDD/2 – 0.005
VDD/2 + 0.043
V
VREFLO
参考电压为低 VDD/2 – 带隙
VDD/2 – 1.338
VDD/2 – 1.298
VDD/2 – 1.255
V
VREFHI
参考电压为高 VDD/2 + 带隙
AGND
VDD/2
VDD/2 + 1.226
VDD/2 + 1.293
VDD/2 + 1.356
V
VAGND
VDD/2 – 0.057
VDD/2 – 0.006
VDD/2 + 0.044
V
VREFLO
参考电压为低 VDD/2 – 带隙
VDD/2 – 1.337
VDD/2 – 1.298
VDD/2 – 1.256
V
VREFHI
参考电压为高 VDD/2 + 带隙
AGND
VDD/2
VDD/2 + 1.226
VDD/2 + 1.294
VDD/2 + 1.359
V
VAGND
VDD/2 – 0.047
VDD/2 – 0.004
VDD/2 + 0.035
V
VREFLO
参考电压为低 VDD/2 – 带隙
VDD/2 – 1.338
VDD/2 – 1.299
VDD/2 – 1.258
V
注释:
16. AGND 容差包括 PSoC 模块本地缓冲区的偏移。
文档编号:001-63470 版本 *E
页 26/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 22. 5 V 直流模拟参考规范 (续)
参考
ARF_CR
[5:3]
参考功耗设置
符号
参考功耗 = 高
运算放大器偏压 = 高
VREFHI
VAGND
VREFLO
参考功耗 = 高
运算放大器偏压 = 低
VREFHI
VAGND
VREFLO
0b001
参考功耗 = 中
运算放大器偏压 = 高
VREFHI
VAGND
VREFLO
参考功耗 = 中
运算放大器偏压 = 低
VREFHI
VAGND
VREFLO
参考功耗 = 高
运算放大器偏压 = 高
VREFHI
VAGND
VREFLO
参考功耗 = 高
运算放大器偏压 = 低
0b010
VREFHI
VAGND
VREFLO
参考功耗 = 中
运算放大器偏压 = 高
VREFHI
VAGND
VREFLO
参考功耗 = 中
运算放大器偏压 = 低
VREFHI
VAGND
VREFLO
文档编号:001-63470 版本 *E
参考电压
说明
最小值
典型值
最大值
单位
参考电压为高 P2[4] + P2[6]
(P2[4] =
VDD/2, P2[6] =
1.3 V)
AGND
P2[4]
P2[4] + P2[6] –
0.085
参考电压为低 P2[4] – P2[6]
(P2[4] =
VDD/2, P2[6] =
1.3 V)
参考电压为高 P2[4] + P2[6]
(P2[4] =
VDD/2, P2[6] =
1.3 V)
AGND
P2[4]
P2[4] – P2[6] –
0.022
P2[4] – P2[6] + P2[4] – P2[6] +
0.010
0.055
V
P2[4] + P2[6] –
0.077
P2[4] + P2[6] – P2[4] + P2[6] +
0.010
0.051
V
参考电压为低 P2[4] – P2[6]
(P2[4] =
VDD/2, P2[6] =
1.3 V)
参考电压为高 P2[4] + P2[6]
(P2[4] =
VDD/2, P2[6] =
1.3 V)
AGND
P2[4]
参考电压为低 P2[4] – P2[6]
(P2[4] =
VDD/2, P2[6] =
1.3 V)
参考电压为高 P2[4] + P2[6]
(P2[4] =
VDD/2, P2[6] =
1.3 V)
AGND
P2[4]
参考电压为低 P2[4] – P2[6]
(P2[4] =
VDD/2, P2[6] =
1.3 V)
参考电压为高 VDD
AGND
VDD/2
参考电压为低 VSS
参考电压为高 VDD
AGND
VDD/2
参考电压为低 VSS
参考电压为高 VDD
AGND
VDD/2
参考电压为低 VSS
参考电压为高 VDD
AGND
VDD/2
参考电压为低 VSS
P2[4]
P2[4]
P2[4] + P2[6] – P2[4] + P2[6] +
0.016
0.044
P2[4]
P2[4]
P2[4]
V
–
P2[4]
–
P2[4] – P2[6] –
0.022
P2[4] – P2[6] + P2[4] – P2[6] +
0.005
0.039
V
P2[4] + P2[6] –
0.070
P2[4] + P2[6] – P2[4] + P2[6] +
0.010
0.050
V
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6] –
0.022
P2[4] – P2[6] + P2[4] – P2[6] +
0.005
0.039
V
P2[4] + P2[6] –
0.070
P2[4] + P2[6] – P2[4] + P2[6] +
0.007
0.054
V
P2[4]
P2[4] – P2[6] –
0.022
P2[4]
P2[4]
–
P2[4] – P2[6] + P2[4] – P2[6] +
0.002
0.032
V
VDD – 0.037
VDD – 0.009
VDD
V
VDD/2 – 0.061
VDD/2 – 0.006
VDD/2 + 0.047
V
VSS
VSS + 0.007
VSS + 0.028
V
VDD – 0.039
VDD – 0.006
VDD
V
VDD/2 – 0.049
VDD/2 – 0.005
VDD/2 + 0.036
V
VSS
VSS + 0.005
VSS + 0.019
V
VDD – 0.037
VDD – 0.007
VDD
V
VDD/2 – 0.054
VDD/2 – 0.005
VDD/2 + 0.041
V
VSS
VSS + 0.006
VSS + 0.024
V
VDD – 0.042
VDD – 0.005
VDD
V
VDD/2 – 0.046
VDD/2 – 0.004
VDD/2 + 0.034
V
VSS
VSS + 0.004
VSS + 0.017
V
页 27/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 22. 5 V 直流模拟参考规范 (续)
参考
ARF_CR
[5:3]
参考功耗设置
符号
参考功耗 = 高
运算放大器偏压 = 高
VREFHI
参考功耗 = 高
运算放大器偏压 = 低
0b011
参考功耗 = 中
运算放大器偏压 = 高
参考功耗 = 中
运算放大器偏压 = 低
参考功耗 = 高
运算放大器偏压 = 高
参考功耗 = 中
运算放大器偏压 = 高
最大值
单位
3.986
V
VAGND
2.500
2.604
3.699
V
VREFLO
参考电压为低 带隙
1.257
1.306
1.359
V
VREFHI
参考电压为高 3 × 带隙
AGND
2 × 带隙
3.792
3.893
3.982
V
VAGND
2.518
2.602
2.692
V
VREFLO
参考电压为低 带隙
1.256
1.302
1.354
V
VREFHI
参考电压为高 3 × 带隙
AGND
2 × 带隙
3.795
3.894
3.993
V
VAGND
2.516
2.603
2.698
V
VREFLO
参考电压为低 带隙
1.256
1.303
1.353
V
VREFHI
参考电压为高 3 × 带隙
AGND
2 × 带隙
3.792
3.895
3.986
V
VAGND
2.522
2.602
2.685
V
VREFLO
参考电压为低 带隙
1.255
1.301
1.350
V
VREFHI
参考电压为高 2 × 带隙 + P2[6]
(P2[6] = 1.3 V)
AGND
2 × 带隙
2.495 – P2[6]
2.586 – P2[6]
2.657 – P2[6]
V
2.502
2.604
2.719
V
VREFLO
参考电压为低 2 × 带隙 – P2[6]
(P2[6] = 1.3 V)
2.531 – P2[6]
2.611 – P2[6]
2.681 – P2[6]
V
VREFHI
参考电压为高 2 × 带隙 + P2[6]
(P2[6] = 1.3 V)
AGND
2 × 带隙
2.500 – P2[6]
2.591 – P2[6]
2.662 – P2[6]
V
2.519
2.602
2.693
V
VREFLO
参考电压为低 2 × 带隙 – P2[6]
(P2[6] = 1.3 V)
2.530 – P2[6]
2.605 – P2[6]
2.666 – P2[6]
V
VREFHI
参考电压为高 2 × 带隙 + P2[6]
(P2[6] = 1.3 V)
AGND
2 × 带隙
2.503 – P2[6]
2.592 – P2[6]
2.662 – P2[6]
V
2.517
2.603
2.698
V
VREFLO
参考电压为低 2 × 带隙 – P2[6]
(P2[6] = 1.3 V)
2.529 – P2[6]
2.606 – P2[6]
2.665 – P2[6]
V
VREFHI
参考电压为高 2 × 带隙 + P2[6]
(P2[6] = 1.3 V)
AGND
2 × 带隙
2.505 – P2[6]
2.594 – P2[6]
2.665 – P2[6]
V
2.525
2.602
2.685
V
参考电压为低 2 × 带隙 – P2[6]
(P2[6] = 1.3 V)
2.528 – P2[6]
2.603 – P2[6]
2.661 – P2[6]
V
VAGND
VREFLO
文档编号:001-63470 版本 *E
典型值
3.891
VAGND
参考功耗 = 中
运算放大器偏压 = 低
最小值
3.788
VAGND
0b100
说明
参考电压为高 3 × 带隙
AGND
2 × 带隙
VAGND
参考功耗 = 高
运算放大器偏压 = 低
参考电压
页 28/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 22. 5 V 直流模拟参考规范 (续)
参考
ARF_CR
[5:3]
参考功耗设置
符号
参考功耗 = 高
运算放大器偏压 = 高
VREFHI
最小值
典型值
最大值
单位
参考电压为高 P2[4] + 带隙
(P2[4] =
VDD/2)
AGND
P2[4]
P2[4] + 1.222
P2[4] + 1.290
P2[4] + 1.343
V
P2[4]
P2[4]
P2[4]
–
VREFLO
参考电压为低 P2[4] – 带隙
(P2[4] =
VDD/2)
P2[4] – 1.331
P2[4] – 1.295
P2[4] – 1.254
V
VREFHI
参考电压为高 P2[4] + 带隙
(P2[4] =
VDD/2)
AGND
P2[4]
P2[4] + 1.226
P2[4] + 1.293
P2[4] + 1.347
V
P2[4]
P2[4]
P2[4]
–
VREFLO
参考电压为低 P2[4] – 带隙
(P2[4] =
VDD/2)
P2[4] – 1.331
P2[4] – 1.298
P2[4] – 1.259
V
VREFHI
参考电压为高 P2[4] + 带隙
(P2[4] =
VDD/2)
AGND
P2[4]
P2[4] + 1.227
P2[4] + 1.294
P2[4] + 1.347
V
P2[4]
P2[4]
P2[4]
–
VREFLO
参考电压为低 P2[4] – 带隙
(P2[4] =
VDD/2)
P2[4] – 1.331
P2[4] – 1.298
P2[4] – 1.259
V
VREFHI
参考功耗为高 P2[4] + 带隙
(P2[4] =
VDD/2)
AGND
P2[4]
P2[4] + 1.228
P2[4] + 1.295
P2[4] + 1.349
V
P2[4]
P2[4]
P2[4]
–
VREFLO
参考电压为低 P2[4] – 带隙
(P2[4] =
VDD/2)
P2[4] – 1.332
P2[4] – 1.299
P2[4] – 1.260
V
VREFHI
参考电压为高 2 × 带隙
AGND
带隙
参考电压为低 VSS
2.535
2.598
2.644
V
1.227
1.305
1.398
V
VSS
VSS + 0.009
VSS + 0.038
V
参考电压为高 2 × 带隙
AGND
带隙
参考电压为低 VSS
2.530
2.598
2.643
V
1.244
1.303
1.370
V
VSS
VSS + 0.005
VSS + 0.024
V
参考电压为高 2 × 带隙
AGND
带隙
参考电压为低 VSS
2.532
2.598
2.644
V
1.239
1.304
1.380
V
VSS
VSS + 0.006
VSS + 0.026
V
参考电压为高 2 × 带隙
AGND
带隙
参考电压为低 VSS
2.528
2.598
2.645
V
VAGND
参考功耗 = 高
运算放大器偏压 = 低
VAGND
0b101
参考功耗 = 中
运算放大器偏压 = 高
VAGND
参考功耗 = 中
运算放大器偏压 = 低
VAGND
参考功耗 = 高
运算放大器偏压 = 高
VAGND
VREFLO
参考功耗 = 高
运算放大器偏压 = 低
0b110
VREFHI
VAGND
VREFLO
参考功耗 = 中
运算放大器偏压 = 高
VREFHI
VAGND
VREFLO
参考功耗 = 中
运算放大器偏压 = 低
VREFHI
VAGND
VREFLO
文档编号:001-63470 版本 *E
参考电压
说明
1.249
1.302
1.362
V
VSS
VSS + 0.004
VSS + 0.018
V
页 29/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 22. 5 V 直流模拟参考规范 (续)
参考
ARF_CR
[5:3]
参考功耗设置
符号
参考功耗 = 高
运算放大器偏压 = 高
VREFHI
VAGND
VREFLO
参考功耗 = 高
运算放大器偏压 = 低
0b111
VREFHI
VAGND
VREFLO
参考功耗 = 中
运算放大器偏压 = 高
VREFHI
VAGND
VREFLO
参考功耗 = 中
运算放大器偏压 = 低
VREFHI
VAGND
VREFLO
文档编号:001-63470 版本 *E
参考电压
说明
最小值
典型值
最大值
单位
参考电压为高 3.2 × 带隙
AGND
1.6 × 带隙
参考电压为低 VSS
4.041
4.155
4.234
V
1.998
2.083
2.183
V
VSS
VSS + 0.010
VSS + 0.038
V
参考电压为高 3.2 × 带隙
AGND
1.6 × 带隙
参考电压为低 VSS
4.047
4.153
4.236
V
2.012
2.082
2.157
V
VSS
VSS + 0.006
VSS + 0.024
V
参考电压为高 3.2 × 带隙
AGND
1.6 × 带隙
参考电压为低 VSS
4.049
4.154
4.238
V
2.008
2.083
2.165
V
VSS
VSS + 0.006
VSS + 0.026
V
参考电压为高 3.2 × 带隙
AGND
1.6 × 带隙
参考电压为低 VSS
4.047
4.154
4.238
V
2.016
2.081
2.150
V
VSS
VSS + 0.004
VSS + 0.018
V
页 30/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 23. 3.3 V 直流模拟参考规范
参考
ARF_CR
[5:3]
参考功耗设置
参考功耗 = 高
运算放大器偏压 =
高
参考功耗 = 高
运算放大器偏压 =
低
0b000
参考功耗 = 中
运算放大器偏压 =
高
参考功耗 = 中
运算放大器偏压 =
低
符号
VREFHI
VAGND
0b001
文档编号:001-63470 版本 *E
VDD/2
单
位
最大值
VDD/2 + 1.225
VDD/2 + 1.292 VDD/2 + 1.361
V
VDD/2 – 0.067
VDD/2 – 0.002 VDD/2 + 0.063
V
V
VDD/2 + 1.218
VDD/2 + 1.294 VDD/2 + 1.370
V
VAGND
VDD/2 – 0.038
VDD/2 – 0.001 VDD/2 + 0.035
V
AGND
VDD/2
VREFLO 参考电压为低 VDD/2 – 带隙
VREFHI 参考电压为高 VDD/2 + 带隙
VDD/2 – 1.329
VDD/2 – 1.296 VDD/2 – 1.259
V
VDD/2 + 1.221
VDD/2 + 1.294 VDD/2 + 1.366
V
VAGND
VDD/2 – 0.050
VDD/2 – 0.002 VDD/2 + 0.046
V
AGND
VDD/2
VREFLO 参考电压为低 VDD/2 – 带隙
VREFHI 参考电压为高 VDD/2 + 带隙
VDD/2 – 1.331
VDD/2 – 1.296 VDD/2 – 1.260
V
VDD/2 + 1.226
VDD/2 + 1.295 VDD/2 + 1.365
V
VAGND
VDD/2 – 0.028
VDD/2 – 0.001 VDD/2 + 0.025
V
VDD/2 – 1.329
VDD/2 – 1.297 VDD/2 – 1.262
V
P2[4] + P2[6] –
0.098
P2[4] + P2[6]
– 0.018
V
AGND
VDD/2
VREFLO 参考电压为低 VDD/2 – 带隙
VAGND
参考电压为高 P2[4]+P2[6] (P2[4] =
VDD/2, P2[6] = 0.5 V)
AGND
P2[4] + P2[6]
+ 0.055
P2[4]
VREFLO 参考电压为低 P2[4] – P2[6] (P2[4] =
VDD/2, P2[6] = 0.5 V)
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6] –
0.055
P2[4] – P2[6]
+ 0.013
P2[4] – P2[6]
+ 0.086
V
参考电压为高 P2[4] + P2[6] (P2[4] =
VDD/2, P2[6] = 0.5 V)
P2[4] + P2[6] –
0.082
P2[4] + P2[6]
– 0.011
P2[4] + P2[6]
+ 0.050
V
VAGND
AGND
P2[4]
VREFLO 参考电压为低 P2[4] – P2[6] (P2[4] =
VDD/2, P2[6] = 0.5 V)
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6] –
0.037
P2[4] – P2[6]
+ 0.006
P2[4] – P2[6]
+ 0.054
V
参考电压为高 P2[4] + P2[6] (P2[4] =
VDD/2, P2[6] = 0.5 V)
P2[4] + P2[6] –
0.079
P2[4] + P2[6]
– 0.012
P2[4] + P2[6]
+ 0.047
V
VAGND
AGND
P2[4]
VREFLO 参考电压为低 P2[4]–P2[6] (P2[4] =
VDD/2, P2[6] = 0.5 V)
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6] –
0.038
P2[4] – P2[6]
+ 0.006
P2[4] – P2[6]
+ 0.057
V
参考电压为高 P2[4]+P2[6] (P2[4] =
VDD/2, P2[6] = 0.5 V)
P2[4] + P2[6] –
0.080
P2[4] + P2[6]
– 0.008
P2[4] + P2[6]
+ 0.055
V
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6] –
0.032
P2[4] – P2[6]
+ 0.003
P2[4] – P2[6]
+ 0.042
V
VREFHI
参考功耗 = 中
运算放大器偏压 =
低
AGND
典型值
VDD/2 – 1.293 VDD/2 – 1.210
VREFHI
参考功耗 = 中
运算放大器偏压 =
高
参考电压为高 VDD/2 + 带隙
最小值
VDD/2 – 1.35
VREFHI
参考功耗 = 高
运算放大器偏压 =
低
说明
VREFLO 参考电压为低 VDD/2 – 带隙
VREFHI 参考电压为高 VDD/2 + 带隙
VREFHI
参考功耗 = 高
运算放大器偏压 =
高
参考电压
VAGND
AGND
P2[4]
VREFLO 参考电压为低 P2[4]–P2[6] (P2[4] =
VDD/2, P2[6] = 0.5 V)
页 31/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 23. 3.3 V 直流模拟参考规范
参考
ARF_CR
[5:3]
参考功耗设置
参考功耗 = 高
运算放大器偏压 =
高
参考功耗 = 高
运算放大器偏压 =
低
0b010
参考功耗 = 中
运算放大器偏压 =
高
参考功耗 = 中
运算放大器偏压 =
低
0b011
所有功耗设置。
禁止使用 3.3 V
0b100
所有功耗设置。
禁止使用 3.3 V
符号
VREFHI
VAGND
VAGND
0b101
VAGND
VAGND
文档编号:001-63470 版本 *E
VDD/2
AGND
AGND
AGND
–
VAGND
–
典型值
最大值
单
位
VDD – 0.06
VDD – 0.010
VDD
V
VDD/2
V
Vss + 0.009
Vss + 0.056
V
VDD – 0.060
VDD – 0.006
VDD
V
VDD/2 – 0.001 VDD/2 + 0.025
V
Vss
Vss + 0.005
Vss + 0.034
V
VDD – 0.058
VDD – 0.008
VDD
V
VDD/2 – 0.037
VDD/2
VDD/2 – 0.002 VDD/2 + 0.040
Vss
VDD/2 – 0.028
VDD/2 – 0.002 VDD/2 + 0.033
V
Vss
Vss + 0.007
Vss + 0.046
V
VDD – 0.057
VDD – 0.006
VDD
V
VDD/2 – 0.025
VDD/2 – 0.001 VDD/2 + 0.022
V
–
Vss
–
Vss + 0.004
–
Vss + 0.030
–
V
–
–
–
–
–
–
P2[4] + 1.213
P2[4] + 1.291
P2[4] + 1.367
V
参考电压为高 P2[4] + 带隙 (P2[4] =
VDD/2)
AGND
P2[4]
VREFLO 参考电压为低 P2[4] – 带隙 (P2[4] =
VDD/2)
参考电压为高 P2[4] + 带隙 (P2[4] =
VDD/2)
VAGND
AGND
P2[4]
VREFLO 参考电压为低 P2[4] – 带隙 (P2[4] =
VDD/2)
VAGND
最小值
VDD/2 – 0.05
VDD/2
VREFLO 参考电压为低 Vss
–
–
参考电压为高 P2[4] + 带隙 (P2[4] =
VDD/2)
AGND
P2[4]
VREFLO 参考电压为低 P2[4] – 带隙 (P2[4] =
VDD/2)
VREFHI
参考功耗 = 中
运算放大器偏压 =
低
AGND
VREFLO 参考功耗为低 Vss
VREFHI 参考电压为高 VDD
VREFHI
参考功耗 = 中
运算放大器偏压 =
高
参考电压为高 VDD
VREFLO 参考电压为低 Vss
VREFHI 参考电压为高 VDD
VREFHI
参考功耗 = 高
运算放大器偏压 =
低
说明
VREFLO 参考电压为低 Vss
VREFHI 参考电压为高 VDD
VREFHI
参考功耗 = 高
运算放大器偏压 =
高
参考电压
参考电压为高 P2[4] + 带隙 (P2[4] =
VDD/2)
VAGND
AGND
P2[4]
VREFLO 参考电压为低 P2[4] – 带隙 (P2[4] =
VDD/2)
P2[4]
P2[4]
P2[4]
V
P2[4] – 1.333
P2[4] – 1.294
P2[4] – 1.208
V
P2[4] + 1.217
P2[4] + 1.294
P2[4] + 1.368
V
P2[4]
P2[4]
P2[4]
V
P2[4] – 1.320
P2[4] – 1.296
P2[4] – 1.261
V
P2[4] + 1.217
P2[4] + 1.294
P2[4] + 1.369
V
P2[4]
P2[4]
P2[4]
V
P2[4] – 1.322
P2[4] – 1.297
P2[4] – 1.262
V
P2[4] + 1.219
P2[4] + 1.295
P2[4] + 1.37
V
P2[4]
P2[4]
P2[4]
V
P2[4] – 1.324
P2[4] – 1.297
P2[4] – 1.262
V
页 32/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 23. 3.3 V 直流模拟参考规范
参考
ARF_CR
[5:3]
参考功耗设置
参考功耗 = 高
运算放大器偏压 =
高
参考功耗 = 高
运算放大器偏压 =
低
0b110
参考功耗 = 中
运算放大器偏压 =
高
参考功耗 = 中
运算放大器偏压 =
低
0b111
所有功耗设置。
禁止使用 3.3 V
符号
VREFHI
VAGND
参考电压
说明
参考电压为高 2 × 带隙
AGND
带隙
VREFLO 参考电压为低 Vss
VREFHI 参考电压为高 2 × 带隙
VAGND
AGND
带隙
最小值
典型值
最大值
单
位
2.507
2.598
2.698
V
1.203
1.307
1.424
V
Vss
Vss + 0.012
Vss + 0.067
V
2.516
2.598
2.683
V
1.241
1.303
1.376
V
VREFLO 参考电压为低 Vss
VREFHI 参考电压为高 2 × 带隙
Vss
Vss + 0.007
Vss + 0.040
V
2.510
2.599
2.693
V
VAGND
1.240
1.305
1.374
V
AGND
带隙
VREFLO 参考电压为低 Vss
VREFHI 参考电压为高 2 × 带隙
Vss
Vss + 0.008
Vss + 0.048
V
2.515
2.598
2.683
V
VAGND
1.258
1.302
1.355
V
Vss
–
Vss + 0.005
–
Vss + 0.03
–
V
–
AGND
带隙
VREFLO 参考电压为低 Vss
–
–
–
直流模拟 PSoC 模块规范
表 24 分别列出了以下电压和温度范围内允许的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40
°C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
表 24. 直流模拟 PSoC 模块规范
符号
RCT
CSC
说明
电阻元件值 (连续时间)
电容元件值 (开关电容)
文档编号:001-63470 版本 *E
最小值
–
–
典型值
12.2
80
最大值
–
–
单位
k
fF
页 33/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
直流 POR 和 LVD 规范
表 25 分别列出了以下电压和温度范围内允许的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40
°C  TA  85 °C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
注意:下表中的 PORLEV 和 VM 位数是指 VLT_CR 寄存器中的位数。有关 VLT_CR 寄存器的详细信息,请参见 PSoC 可编程片上
系统技术参考手册 。
表 25. 直流 POR 和 LVD 规范
符号
说明
最小值
典型值
最大值
单位
VPPOR0R
VPPOR1R
VPPOR2R
PPOR 被激发时的 VDD 值 (上升供电)
PORLEV[1:0] = 00b
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
–
–
–
2.91
4.39
4.55
–
–
–
V
V
V
VPPOR0
VPPOR1
VPPOR2
PPOR 被激发时的 VDD 值 (下降供电)
PORLEV[1:0] = 00b
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
–
–
–
2.82
4.39
4.55
–
–
–
V
V
V
VPH0
VPH1
VPH2
PPOR 迟滞
PORLEV[1:0] = 00b
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
–
–
–
92
0
0
–
–
–
mV
mV
mV
VLVD0
VLVD1
VLVD2
VLVD3
VLVD4
VLVD5
VLVD6
VLVD7
LVD 被激发时的 VDD 值
VM[2:0] = 000b
VM[2:0] = 001b
VM[2:0] = 010b
VM[2:0] = 011b
VM[2:0] = 100b
VM[2:0] = 101b
VM[2:0] = 110b
VM[2:0] = 111b
2.86
2.96
3.07
3.92
4.39
4.55
4.63
4.72
2.92
3.02
3.13
4.00
4.48
4.64
4.73
4.81
2.98[17]
3.08
3.20
4.08
4.57
4.74[18]
4.82
4.91
V
V
V
V
V
V
V
VPUMP0
VPUMP1
VPUMP2
VPUMP3
VPUMP4
VPUMP5
VPUMP6
VPUMP7
PUMP 被激发时的 VDD 值
VM[2:0] = 000b
VM[2:0] = 001b
VM[2:0] = 010b
VM[2:0] = 011b
VM[2:0] = 100b
VM[2:0] = 101b
VM[2:0] = 110b
VM[2:0] = 111b
2.96
3.03
3.18
4.11
4.55
4.63
4.72
4.90
3.02
3.10
3.25
4.19
4.64
4.73
4.82
5.00
3.08
3.16
3.32
4.28
4.74
4.82
4.91
5.10
V
V
V
V
V
V
V
V
注意
在启动期间,或者从 XRES 引脚或
看门狗复位期间, VDD 电压必须大
于或等于 2.5 V。
V
注释:
17. 对于下降供电,始终比 PPOR (PORLEV = 00)高 50 mV。
18. 对于下降供电,始终比 PPOR (PORLEV = 10)高 50 mV。
文档编号:001-63470 版本 *E
页 34/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
直流编程规范
表 26 分别列出了以下电压和温度范围内允许的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40
°C  TA  85 °C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
表 26. 直流编程规范
符号
VDDP
说明
用于编程和清除的 VDD
最小值
4.5
典型值
5
最大值
5.5
单位
V
VDDLV
用于验证的低电平 VDD
3
3.1
3.2
V
VDDHV
用于验证的高电平 VDD
5.1
5.2
5.3
V
VDDIWRITE
闪存写入操作的供电电压
5.25
V
IDDP
VILP
VIHP
IILP
VOLV
VOHV
FlashENPB
编程或验证期间供电电流
编程或验证期间输入低电平电压
编程或验证期间输入高电平电压
编程或验证期间为 P1[0] 或 P1[1] 采取 VILP 电压
时的输入电流
编程或验证期间中为 P1[0] 或 P1[1] 采取 VIHP 电
压时的输入电流
编程或验证期间输出低电平电压
编程或验证期间输出高电平电压
(每个模块的)闪存擦写次数
FlashENT
FlashDR
闪存擦写次数 (总计) [20]
闪存数据保留时间
IIHP
3
注意
本规范适用于外部编程工
具的功能要求。
本规范适用于外部编程工
具的功能要求。
本规范适用于外部编程工
具的功能要求。
执行内部闪存写入时,本
规范适用于此器件。
–
–
2.2
–
5
–
–
–
25
0.8
–
0.2
mA
V
V
mA
驱动内部下拉电阻。
–
–
1.5
mA
驱动内部下拉电阻。
–
VDD – 1.0
50,000[19]
–
–
–
Vss + 0.75
VDD
–
V
V
周期
1,800,000
10
–
–
–
–
周期
年
每个模块的擦除 / 写循环
次数。
擦除 / 写循环次数。
I2C 直流规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40 °C
 TA  85 °C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
表 27. I2C 直流规范
参数
VILI2C[21]
VIHI2C[21]
说明
最小值
典型值
最大值
单位
注释
输入低电平
–
–
0.3 × VDD
V
–
–
0.25 × VDD
V
4.75 V VDD 5.25 V
输入高电平
0.7 × VDD
–
–
V
3.0 V VDD 5.25 V
3.0 V  VDD 3.6 V
注释:
19. 仅当闪存在一个电压范围内工作时,才能保证每个模块均有 50,000 次擦 / 写循环的闪存耐久性。电压范围为 3.0 V 至 3.6 V 和 4.75 V 至 5.25 V。
20. 允许的最高模块耐久性擦 / 写循环为 36 x 50,000 次。可以选用下面的模块组织方式的其中一个:36 x 1 模块,每个模块最多有 50,000 次擦 / 写循环; 36 x 2 模块,
每个模块最多有 25,000 次擦 / 写循环; 36 x 4 模块,每个模块最多有 12,500 次擦 / 写循环 ( 这样,可将总擦 / 写周期数限制为 36 x 50,000 次,从而单个模块的擦
/ 写周期数将不超过 50,000 次)。
对于整个工业级范围,您必须利用温度传感器用户模块 (FlashTemp),并在写入之前将结果提供给温度参数。
更多有关信息,请参考闪存 API 应用笔记 设计辅助 – 读取和写入 PSoC® 闪存 — AN2015。
21. 所有 GPIO 符合 DC GPIO 规范章节中所示的 DC GPIO VIL 和 VIH 规范。此外, I2C GPIO 引脚也满足上述的规范。
文档编号:001-63470 版本 *E
页 35/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
交流电气特性
交流芯片级规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40 °C
 TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
表 28. 交流芯片级规范
FIMO
符号
内部主振荡器 (IMO)频率
说明
最小值
23.4
典型值
24
最大值
24.6[22]
单位
MHz
注意
FCPU1
CPU 频率 (5 V 额定值)
0.0914
24
24.6[22]
MHz
经出厂调整后。使用出厂预设
值。 SLIMO 模式 = 0。
FCPU2
CPU 频率 (3.3 V 额定值)
0.0914
12
12.3[23]
MHz
经出厂调整后。使用出厂预设
值。 SLIMO 模式 = 0。
F48M
PSoC 数字模块频率
0
48
49.2[22、 24]
MHz
请参考 第 41 页上的交流数字模
块规范。
F24M
PSoC 数字模块频率
0
24
24.6[24]
MHz
F32K1
内部低速振荡器 (ILO)频率
15
32
64
kHz
F32K2
外部晶振
–
32.768
–
kHz
精度取决于电容和晶振。50% 占
空比。
F32K_U
ILO 的未调整频率
5
–
100
kHz
在复位之后以及 m8c 开始运行
之前,未对 ILO 进行调整。请参
见 PSoC 技术参考手册的 “ 系
统复位 ” 一节,以便了解有关
此调整的详细信息
FPLL
PLL 频率
–
23.986
–
MHz
晶振频率的倍数 (x732)。
tPLLSLEW
PLL 锁定时间
0.5
–
10
ms
tPLLSLEWSLOW
低增益设置的 PLL 锁定时间
0.5
–
50
ms
tOS
外部晶振从启动到频率达到最终频率的
1% 所用的时间
–
1700
2620
ms
tOSACC
外部晶振启动频率达到
100 ppm 的时间
–
2800
3800
ms
tXRST
外部复位脉冲宽度
10
–
–
µs
DC24M
24 MHz 占空比
40
50
60
%
DCILO
ILO 的占空比
20
50
80
%
Step24M
24 MHz 设置步长大小
–
50
–
kHz
tPOWERUP
从 POR 结束到 CPU 执行代码时的时间
–
16
100
ms
Fout48M
48 MHz 输出频率
46.8
48.0
49.2[22、 23]
MHz
FMAX
行输入或行输出上信号的最大频率。
–
–
12.3
MHz
SRPOWER_UP
电源转换速率
–
–
250
V/ms
经出厂调整后。使用出厂预设
值。
在 Tosacc 时间段结束后,晶振的
频率在其最终频率的 100 ppm
之内。实现正确操作的条件是使
用具有适当负载且最大驱动能力
为 1 µW 的 32.768 kHz 晶振。
3.0 V  VDD  5.5 V,
–40 °C  TA  85 °C。
从 0 V 开始加电。请参考 PSoC
技术参考手册的 “ 系统复位 ”
一节。
经出厂调整后。使用出厂预设
值。
加电期间 VDD 的转换速率。
注释
22. 4.75 V < VDD < 5.25 V。
23. 3.0 V <VDD < 3.6 V。有关在工作电压为 3.3 V 时进行调整的信息,请参考应用笔记针对 工作电压 2.7 V 和 3.3 V 时调节 PSoC®Trims — AN2012。
24. 有关用户模块最大频率的信息,请参考独立用户模块数据手册。
文档编号:001-63470 版本 *E
页 36/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 28. 交流芯片级规范 (续)
符号
tjit_IMO[25]
tjit_PLL
说明
最小值
–
典型值
200
最大值
700
24 MHz IMO 长期 N 周期间抖动 (RMS)
–
300
900
24 MHz IMO 期间抖动 (RMS)
–
100
400
24 MHz IMO 周期间抖动 (RMS)
–
200
800
24 MHz IMO 长期 N 周期间抖动 (RMS)
–
300
1200
24 MHz IMO 期间抖动 (RMS)
–
100
700
24 MHz IMO 周期间抖动 (RMS)
[25]
单位
ps
N = 32
注意
ps
N = 32
图 12. PLL 锁定时序图
PLL
Enable
TPLLSLEW
24 MHz
FPLL
PLL
Gain
0
图 13. 低增益设置的 PLL 锁定时序图
PLL
Enable
TPLLSLEWLOW
24 MHz
FPLL
PLL
Gain
1
图 14. 外部晶振启动时序图
32K
Select
32 kHz
TOS
F32K2
交流 GPIO 规范
表 29 分别列出了以下电压和温度范围内允许的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40
°C  TA  85 °C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
表 29. 交流 GPIO 规范
符号
FGPIO
tRiseF
tFallF
tRiseS
tFallS
说明
GPIO 工作频率
上升时间,常规强模式, Cload = 50 pF
下降时间,常规强模式, Cload = 50 pF
上升时间,慢速强模式, Cload = 50 pF
下降时间,慢速强模式, Cload = 50 pF
最小值
0
3
2
10
10
典型值
–
–
–
27
22
最大值
12
18
18
–
–
单位
MHz
ns
ns
ns
ns
注意
常规强模式
VDD = 4.5 V 到 5.25 V, 10% 到 90%
VDD = 4.5 V 到 5.25 V, 10% 到 90%
VDD = 3 V 到 5.25 V, 10% 到 90%
VDD = 3 V 到 5.25 V, 10% 到 90%
注释
25. 更多有关信息,请参考赛普拉斯抖动规范 应用笔记, 了解赛普拉斯时序产品数据手册的抖动规范 — AN5054。
文档编号:001-63470 版本 *E
页 37/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
图 15. GPIO 时序图
90%
GPIO
Pin
Output
Voltage
10%
TRiseF
TRiseS
TFallF
TFallS
交流运算放大器规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40 °C
 TA  85 °C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
建立时间、斜率和增益带宽均基于模拟连续时间 PSoC 模块。
在 3.3 V 下不支持功耗为高且运算放大器偏压为高的情况。
表 30. 5 V 交流运算放大器规范
符号
tROA
tSOA
SRROA
SRFOA
BWOA
ENOA
说明
从 DV 为 80% 到 DV 为 0.1% 的上升建立时间 (10 pF 负载,单位增益)
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 高
从 DV 为 20% 到 DV 为 0.1% 的下降建立时间 (10 pF 负载,单位增益)
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 高
上升斜率 (20% - 80%)(10 pF 负载,单位增益)
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 高
下降转换速率 (20% - 80%)(10 pF 负载,单位增益)
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 高
增益带宽积
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
功耗 = 高,运算放大器偏压 = 高
在频率为 1 kHz 时的噪声 (功耗 = 中,运算放大器偏压 = 高)
文档编号:001-63470 版本 *E
最小值
典型值
最大值
单位
–
–
–
–
–
–
3.9
0.72
0.62
s
s
s
–
–
–
–
–
–
5.9
0.92
0.72
s
s
s
0.15
1.7
6.5
–
–
–
–
–
–
V/s
V/s
V/s
0.01
0.5
4.0
–
–
–
–
–
–
V/s
V/s
V/s
0.75
3.1
5.4
–
–
–
–
100
–
–
–
–
MHz
MHz
MHz
nV/rt-Hz
页 38/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
表 31. 3.3 V 交流运算放大器规范
符号
tROA
tSOA
SRROA
SRFOA
BWOA
ENOA
说明
从 DV 为 80% 到 DV 为 0.1% 的上升建立时间 (10 pF 负载,单位增益)
功耗 = 低,运算放大器偏压 = 低
功耗 = 低,运算放大器偏压 = 高
从 DV 为 20% 到 DV 为 0.1% 的下降建立时间 (10 pF 负载,单位增益)
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
上升转换速率 (20% - 80%)(10 pF 负载,单位增益)
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
下降转换速率 (20% - 80%)(10 pF 负载,单位增益)
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
增益带宽积
功耗 = 低,运算放大器偏压 = 低
功耗 = 中,运算放大器偏压 = 高
在频率为 1 kHz 时的噪声 (功耗 = 中,运算放大器偏压 = 高)
最小值
典型值
最大值
单位
–
–
–
–
3.92
0.72
s
s
–
–
–
–
5.41
0.72
s
s
0.31
2.7
–
–
–
–
V/s
V/s
0.24
1.8
–
–
–
–
V/s
V/s
0.67
2.8
–
–
–
100
–
–
–
MHz
MHz
nV/rt-Hz
P2[4] 上的电容旁路时,分布到每个模块的模拟接地信号的噪声最多可降至原来的 1/5 (14 dB)。这种情况所采用的频率高于通过片
上 8.1 K 电阻和外部电容定义的转折频率。
图 16. 采用 P2[4] 旁路时的典型 AGND 噪声
nV/rtHz
10000
0
0.01
0.1
1.0
10
1000
100
0.001
文档编号:001-63470 版本 *E
0.01
0.1 Freq (kHz)
1
10
100
页 39/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
在较低频率下,运算放大器的噪声与 1/f 成正比,与功率无关,并且取决于器件的形状。在较高频率下,功率提高会使噪声谱级下降。
图 17. 典型的运算放大器噪声
nV/rtHz
10000
PH_BH
PH_BL
PM_BL
PL_BL
1000
100
10
0.001
0.01
0.1
Freq (kHz)
1
10
100
交流低功耗电压比较器规范
下表分别列出了以下电压和温度范围内允许的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C、3.0 V 至 3.6 V 和 –40 °C 
TA  85 °C 或 2.4 V 至 3.0 V 和 –40 °C  TA  85 °C。典型参数适用于 25°°C 且电压为 5 V 的情况,仅供设计指导之用。
表 32. 交流低功耗比较器规范
符号
tRLPC
说明
LPC 响应时间
文档编号:001-63470 版本 *E
最小值
–
典型值
–
最大值
50
单位
s
注释
 50 mV 过驱动比较器参考设置 (在
VREFLPC 中)。
页 40/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
交流数字模块规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40 °C
 TA  85 °C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
表 33. 交流数字模块规范
函数
所有函数
最小值
典型值
最大值
单位
模块输入时钟频率
VDD  4.75 V
说明
–
–
49.2
MHz
VDD < 4.75 V
–
–
24.6
MHz
aa 无捕获, VDD  4.75 V
–
–
49.2
MHz
aa 无捕获, VDD < 4.75 V
–
–
24.6
MHz
注意
定时器 [26、 27] 输入时钟频率
aa 有捕获
–
–
24.6
MHz
50[28]
–
–
ns
aa 无使能输入, VDD  4.75 V
–
–
49.2
MHz
aa 无使能输入, VDD < 4.75 V
–
–
24.6
MHz
aa 有使能输入
–
–
24.6
MHz
50[28]
–
–
ns
aa 异步重启模式
20
–
–
ns
aa 同步重启模式
50[28]
–
–
ns
aa 禁用模式
50[28]
–
–
ns
输入时钟频率
VDD  4.75 V
–
–
49.2
MHz
VDD < 4.75 V
–
–
24.6
MHz
CRCPRS
(PRS 模式)
输入时钟频率
VDD  4.75 V
–
–
49.2
MHz
–
–
24.6
MHz
CRCPRS
(CRC 模式)
SPIM
输入时钟频率
–
–
24.6
MHz
输入时钟频率
–
–
8.2
MHz
SPI 串行时钟 (SCLK)频率等于输入时钟二分
频时的频率。
SPIS [29]
输入时钟 (SCLK)频率
–
–
4.1
MHz
输入时钟在 SPIS 模式下为 SPI SCLK。
相邻传输之间的 SS_ Negated 宽
度
[28]
–
–
ns
aaaVDD  4.75 V, 2 个停止位
–
–
49.2
MHz
aaaVDD  4.75 V, 1 个停止位
aaaVDD < 4.75 V
–
–
24.6
MHz
–
–
24.6
MHz
aaaVDD  4.75 V, 2 个停止位
–
–
49.2
MHz
aaaVDD  4.75 V, 1 个停止位
aaaVDD < 4.75 V
–
–
24.6
MHz
–
–
24.6
MHz
捕获脉冲宽度
计数器
输入时钟频率
使能输入脉冲宽度
死区
Kill 脉冲宽度
VDD < 4.75 V
发送器
接收器
50
输入时钟频率
波特率等于输入时钟 8 分频时的频率。
输入时钟频率
波特率等于输入时钟 8 分频时的频率。
注释 :
26. 勘误表:当工作电压处于 4.75 V 到 5.25 V 的范围内时,行输出信号或广播时钟信号不能提供输入捕获信号。该问题在芯片版本 B 中得到解决。更多有关信息,请参考
第 61 页上的勘误表。
27. 勘误表:当工作电压处于 3.0 V 到 4.75 V 的范围内时,只有已重新同步的行输出信号提供输入捕获信号。该问题在芯片版本 B 中得到解决。更多有关信息,请参考第 61
页上的勘误表。
28. 50 ns 的最小输入脉冲宽度基于在 24 MHz (42 ns 标称周期)下运行的输入同步器。
29. 勘误表:在 PSoC 中,当某个 SPI 从设备模块上某个输出被连接到另一个 SPI 从设备模块的输入端时,可正确传输数据,但最后一位会被错误读取。更多有关解决方案
的详细信息,请参考第 61 页上的勘误表。
文档编号:001-63470 版本 *E
页 41/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
交流模拟输出缓冲区规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40 °C
 TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
表 34. 5 V 交流模拟输出缓冲区规范
符号
tROB
tSOB
SRROB
SRFOB
BWOB
BWOB
说明
到 0.1% 的上升建立时间, 1 V 步长, 100 pF 负载
a 功耗 = 低
a 功耗 = 高
到 0.1% 的下降建立时间, 1 V 步长, 100 pF 负载
a 功耗 = 低
a 功耗 = 高
上升转换速率 (20% - 80%), 1 V 步长, 100 pF 负载
a 功耗 = 低
a 功耗 = 高
下降转换速率 (80% - 20%), 1 V 步长, 100 pF 负载
a 功耗 = 低
a 功耗 = 高
小信号带宽, 20 mVpp, 3 dB BW, 100 pF 负载
a 功耗 = 低
a 功耗 = 高
大信号带宽, 1 Vpp, 3 dB BW, 100 pF 负载
a 功耗 = 低
a 功耗 = 高
最小值
典型值
最大值
单位
–
–
–
–
2.5
2.5
s
s
–
–
–
–
2.2
2.2
s
s
0.65
0.65
–
–
–
–
V/s
V/s
0.65
0.65
–
–
–
–
V/s
V/s
0.8
0.8
–
–
–
–
MHz
MHz
300
300
–
–
–
–
kHz
kHz
最小值
典型值
最大值
单位
–
–
–
–
3.8
3.8
s
s
–
–
–
–
2.6
2.6
s
s
0.5
0.5
–
–
–
–
V/s
V/s
0.5
0.5
–
–
–
–
V/s
V/s
0.7
0.7
–
–
–
–
MHz
MHz
200
200
–
–
–
–
kHz
kHz
表 35. 3.3 V 交流模拟输出缓冲区规范
符号
tROB
tSOB
SRROB
SRFOB
BWOB
BWOB
说明
到 0.1% 的上升建立时间, 1 V 步长, 100 pF 负载
a 功耗 = 低
a 功耗 = 高
到 0.1% 的下降建立时间, 1 V 步长, 100 pF 负载
a 功耗 = 低
a 功耗 = 高
上升转换速率 (20% - 80%), 1 V 步长, 100 pF 负载
a 功耗 = 低
a 功耗 = 高
下降转换速率 (80% - 20%), 1 V 步长, 100 pF 负载
a 功耗 = 低
a 功耗 = 高
小信号带宽, 20m Vpp, 3 dB BW, 100 pF 负载
a 功耗 = 低
a 功耗 = 高
大信号带宽, 1 Vpp, 3 dB BW, 100 pF 负载
a 功耗 = 低
a 功耗 = 高
文档编号:001-63470 版本 *E
页 42/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
交流外部时钟规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40 °C
 TA  85 °C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
表 36. 5 V 交流外部时钟规范
符号
FOSCEXT
频率
说明
最小值
0.093
典型值
–
最大值
24.6
单位
MHz
–
高电平周期
20.6
–
5300
ns
–
低电平周期
20.6
–
–
ns
–
从给 IMO 上电到切换的时间
150
–
–
s
最大值
12.3
单位
MHz
表 37. 3.3 V 交流外部时钟规范
符号
FOSCEXT
CPU 时钟一分频时的频率 [30]
说明
最小值
0.093
典型值
–
FOSCEXT
CPU 时钟二分频或更高分频时的频率 [31]
0.186
–
24.6
MHz
–
CPU 时钟一分频时的高电平周期
41.7
–
5300
ns
–
CPU 时钟一分频时的低电平周期
41.7
–
–
ns
–
从给 IMO 上电到切换的时间
150
–
–
s
交流编程规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40 °C
 TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
表 38. 交流编程规范
符号
tRSCLK
tFSCLK
tSSCLK
tHSCLK
FSCLK
tERASEB
tWRITE
tDSCLK
tDSCLK3
tERASEALL
说明
SCLK 的上升时间
SCLK 的下降时间
从数据建立时间到 SCLK 下降沿的时间
SCLK 下降沿开始后的数据保持时间
SCLK 的频率
闪存擦除时间 (模块)
闪存模块写时间
从 SCLK 下降沿开始后的数据输出延迟时间
从 SCLK 下降沿开始后的数据输出延迟时间
闪存擦除时间 (批量)
tPROGRAM_HOT
tPROGRAM_COLD
闪存模块擦除 + 闪存模块写时间
闪存模块擦除 + 闪存模块写时间
最小值
1
1
40
40
0
–
–
–
–
–
典型值
–
–
–
–
–
30
10
–
–
95
最大值
20
20
–
–
8
–
–
45
50
–
单位
ns
ns
ns
ns
MHz
ms
ms
ns
ns
ms
–
–
–
–
80[32]
160[32]
ms
ms
注释
VDD > 3.6
3.0  VDD  3.6
一次性擦除所有模块
和保护字段
0 °C  Tj  100 °C
–40 °C  Tj  0 °C
注释
30. 工作电压为 3.3 V 时, CPU 最大频率为 12 MHz。当 CPU 时钟分频器设为 1 时,外部时钟必须符合最大频率和占空比的要求。
31. 如果外部时钟的频率大于 12 MHz,必须将 CPU 时钟分频器设为 2 或更大。在这种情况下, CPU 时钟分频器可确保满足百分之五十占空比的要求。
32. 对于整个工业级范围,您必须利用温度传感器用户模块 (FlashTemp),并在写入之前将结果提供给温度参数。
更多有关信息,请参考闪存 API 应用笔记设计辅助 — 读取和写入 PSoC® 闪存 — AN2015。
文档编号:001-63470 版本 *E
页 43/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
I2C 交流规范
表 39 分别列出了以下电压和温度范围内允许的最大和最小规范:4.75 V 至 5.25 V 和 –40 °C  TA  85 °C,或 3.0 V 到 3.6 V 和 –40
°C  TA  85 °C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况,这些参数仅供设计指导之用。
表 39. I2C SDA 和 SCL 引脚的交流特性
符号
FSCLI2C
tHDSTAI2C
tLOWI2C
tHIGHI2C
tSUSTAI2C
tHDDATI2C
tSUDATI2C
tSUSTOI2C
tBUFI2C
tSPI2C
说明
SCL 时钟频率
(重复)启动条件的保持时间。经过这段时间后,会生成第一个时钟
脉冲。
SCL 时钟的低电平周期
SCL 时钟的高电平周期
重复启动条件的建立时间
数据保持时间
数据建立时间
停止条件的建立时间
开始和停止条件之间的总线空闲时间
输入滤波器抑制了尖峰脉冲宽度。
标准模式
最小值
最大值
0
100
4.0
–
4.7
4.0
4.7
0
250
4.0
4.7
–
–
–
–
–
–
–
–
–
快速模式
最小值
最大值
0
400
0.6
–
1.3
0.6
0.6
0
100[33]
0.6
1.3
0
–
–
–
–
–
–
–
50
单位
kHz
s
s
s
s
s
ns
s
s
ns
图 18. I2C 总线上快速 / 标准模式的时序定义
I2C_SDA
TSUDATI2C
THDSTAI2C
TSPI2C
THDDATI2CTSUSTAI2C
TBUFI2C
I2C_SCL
THIGHI2C TLOWI2C
S
START Condition
TSUSTOI2C
Sr
Repeated START Condition
P
S
STOP Condition
注释
33. 快速模式 I2C 总线器件可以用于标准模式 I2C 总线系统,但必须满足 tSU;DAT  250 ns 的要求。如果器件不延长 SCL 信号的低电平周期,这种情况会自动发生。如
果此类器件延长 SCL 信号的低电平周期,则它必须在 SCL 线被释放之前将下一个数据位输出到 SDA 线 trmax + tSU;DAT = 1000 + 250 = 1250 ns(根据标准模式 I2C
总线规范)。
文档编号:001-63470 版本 *E
页 44/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
封装信息
本节介绍了 CY8C27x43 PSoC 器件的封装规范、每种封装的热阻以及晶振引脚上的典型封装电容。
重要注意:仿真工具在目标 PCB 上可能需要比芯片空间更大的面积。有关仿真工具尺寸的详细说明,请参见
http://www.cypress.com/design/MR10161 网站上的仿真器转接板尺寸图。
封装尺寸
图 19. 8 引脚 (300 Mil) PDIP
51-85075 *C
文档编号:001-63470 版本 *E
页 45/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
图 20. 20 引脚 (210 Mil) SSOP
51-85077 *E
文档编号:001-63470 版本 *E
页 46/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
图 21. 20 引脚 (300 Mil)模压 SOIC
51-85024 *E
图 22. 28 引脚 (300 Mil)模压 DIP
51-85014 *G
文档编号:001-63470 版本 *E
页 47/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
图 23. 28 引脚 (210 Mil) SSOP
51-85079 *E
图 24. 28 引脚 (300 Mil)模压 SOIC
51-85026 *G
文档编号:001-63470 版本 *E
页 48/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
图 25. 44 引脚 TQFP
51-85064 *E
图 26. 48 引脚 (300 Mil) SSOP
51-85061 *F
文档编号:001-63470 版本 *E
页 49/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
图 27. 48 引脚 QFN 7 × 7 × 1 mm (Sawn 类型)
001-13191 *G
图 28. 56 引脚 (300 Mil) SSOP
51-85062 *F
重要说明:有关安装 QFN 封装的首选尺寸信息,请参见 http://www.amkor.com 网站上提供的以下应用笔记:Amkor MicroLeadFrame
(MLF)封装的表面贴装汇编应用笔记。
文档编号:001-63470 版本 *E
页 50/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
热阻
晶振引脚上的电容
表 40. 基于封装的热阻
封装
表 41. 晶振引脚上的典型封装容值
典型 JA
[34]
封装
封装容值
8 引脚 PDIP
120 °C/W
8 引脚 PDIP
2.8 pF
20 引脚 SSOP
116 °C/W
20 引脚 SSOP
2.6 pF
20 引脚 SOIC
79 °C/W
20 引脚 SOIC
2.5 pF
28 引脚 PDIP
67 °C/W
28 引脚 PDIP
3.5 pF
28 引脚 SSOP
95 °C/W
28 引脚 SSOP
2.8 pF
28 引脚 SOIC
68 °C/W
28 引脚 SOIC
2.7 pF
44 引脚 TQFP
61 °C/W
44 引脚 TQFP
2.6 pF
48 引脚 SSOP
69 °C/W
48 引脚 SSOP
3.3 pF
48 引脚 QFN[35]
18 °C/W
48 引脚 QFN
2.3 pF
56 引脚 SSOP
47 °C/W
56 引脚 SSOP
3.3 pF
回流焊规范
下表显示不得超出的回流焊温度限制。 Thermap 升降速率应为 3 °C 或更低。
表 42. 回流焊规范
最大峰值温度 (TC) [36]
超过 ‘TC – 5 °C’ 的最长时间
8 引脚 PDIP
260 °C
30 秒
20 引脚 SSOP
260 °C
30 秒
20 引脚 SOIC
260 °C
30 秒
28 引脚 PDIP
260 °C
30 秒
28 引脚 SSOP
260 °C
30 秒
28 引脚 SOIC
260 °C
30 秒
44 引脚 TQFP
260 °C
30 秒
48 引脚 SSOP
260 °C
30 秒
48 引脚 QFN
260 °C
30 秒
56 引脚 SSOP
260 °C
30 秒
封装
注释
34. TJ = TA + POWER × JA。
35. 要达到 QFN 封装的指定热阻,请参考 http://www.amkor.com 网站上所提供的 “Amkor MicroLeadFrame (MLF)封装的表面贴装汇编应用笔记 ”。
36.请参考第 54 页上的表 44。
文档编号:001-63470 版本 *E
页 51/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
开发工具选择
本章介绍当前所有 PSoC 器件系列(包括 CY8C27x43 系列)可
用的开发工具。
软件
PSoC Designerä
PSoC Designer 是 PSoC 开发软件套装的核心,用于生成 PSoC
固件应 用 程 序。在 http://www.cypress.com 网 站 上免费提供
PSoC Designer,并附带免费的 C 语言编译器。
评估工具
所有评估工具都可从赛普拉斯在线商店购买。
CY3210-MiniProg1
CY3210-MiniProg1 套件可让您通过 MiniProg1 编程单元对 PSoC
器件进行编程。MiniProg 是一种紧凑的小型原型设计编程器,通
过随附的 USB 2.0 线缆连接到 PC。该套件包括:
■
MiniProg 编程单元
PSoC Programmer
■
MiniEval Socket 编程和评估板
PSoC Programmer 非常灵活,它不仅可用于开发,而且适用于
工厂编程,既可以作为 独立的 编程应用 程序运 行,也可以从
PSoC Designer 或 PSoC Express 直接运行。PSoC Programmer
软件同 PSoC ICE-Cube 在线仿真器和 PSoC MiniProg 均兼容。
PSoC Programmer 在 http://www.cypress.com 网站上是免费提
供的。
■
28 引脚 CY8C29466-24PXI PDIP PSoC 器件样品
■
28 引脚 CY8C27443-24PXI PDIP PSoC 器件样品
■
PSoC Designer 软件 CD
■
入门指南
开发套件
■
USB 2.0 线缆
所有开发工具包都可从赛普拉斯在线商店购买。
CY3210-PSoCEval1
CY3215-DK 基本开发套件
CY3210-PSoCEval1 套件包含一个评估板和一个 MiniProg1 编程
单元。评估板包括 LCD 模块、电位器、LED 和大量实验板空间,
可满足您所有的评估需要。该套件包括:
CY3215-DK 用于通过 PSoC Designer 进行原型设计和开发。此
套件支持在线仿真功能,其软件界面可以让用户运行、暂停和单
步执行处理器,并查看特定存储器位置的内容。 PSoC Designer
也支持高级仿真功能。该套件包括:
■
PSoC Designer 软件 CD
■
ICE-Cube 在线仿真器
■
CY8C29x66 系列的 ICE Flex-Pod
■
Cat-5 适配器
■
Mini-Eval 编程板
■
110 ~ 240 V 电源, Euro-Plug 适配器
■
iMAGEcraft C 语言编译器
■
ISSP 线缆
■
USB 2.0 线缆和蓝色 Cat-5 线缆
■
2 个 CY8C29466-24PXI 28-PDIP 芯片样品
文档编号:001-63470 版本 *E
■
带 LCD 模块的评估板
■
MiniProg 编程单元
■
28 引脚 CY8C29466-24PXI PDIP PSoC 器件样品 (2)
■
PSoC Designer 软件 CD
■
入门指南
■
USB 2.0 线缆
CY3214-PSoCEvalUSB
CY3214-PSoCEvalUSB 评估套件主要用作 CY8C24794-24LFXI
PSoC 器件的开发电路板。电路板的特殊功能包括 USB 和电容式
感应开发和调试支持。此评估板还包括 LCD 模块、电位器、LED、
报警器和大量实验板空间,可满足您的所有评估需要。该套件包
括:
■
PSoCEvalUSB 板
■
LCD 模块
■
MiniProg 编程单元
■
Mini USB 线缆
■
PSoC Designer 和示例工程 CD
■
入门指南
■
线包
页 52/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
器件编程器
所有器件编程器都可从赛普拉斯在线商店购买。
CY3207ISSP 系统内串行编程器 (ISSP)
CY3216 模块化编程器
CY3207ISSP 是一个生产用的编程器。它包括保护电路和一个工
业级外壳,该工业外壳在生产编程环境中比 MiniProg 更强大。
CY3216 模块编程器 (MP)套件主要用作模块编程器和
MiniProg1 编程单元。模块化编程器包括三个编程模块卡,并支
持多个赛普拉斯产品。该套件包括:
注意 :CY3207ISSP 需要特殊软件,它与 PSoC 编程器不兼容。
该套件包括:
■
模块化编程器基础
■
CY3207 编程器单元
■
3 张编程模块卡
■
PSoC ISSP 软件 CD
■
MiniProg 编程单元
■
110 ~ 240 V 电源, Euro-Plug 适配器
■
PSoC Designer 软件 CD
■
USB 2.0 线缆
■
入门指南
■
USB 2.0 线缆
附件 (仿真和编程)
表 43. 仿真和编程附件
8 引脚 PDIP
Flex-Pod 套件 [37]
CY3250-27XXX
支脚套件 [38]
CY3250-8PDIP-FK
20 引脚 SSOP
CY3250-27XXX
CY3250-20SSOP-FK
20 引脚 SOIC
CY3250-27XXX
CY3250-20SOIC-FK
CY8C27443-24PXI
28 引脚 PDIP
CY3250-27XXX
CY3250-28PDIP-FK
CY8C27443-24PVXI
28 引脚 SSOP
CY3250-27XXX
CY3250-28SSOP-FK
器件编号
CY8C27143-24PXI
CY8C27243-24PVXI
CY8C27243-24SXI
引脚封装
CY8C27443-24SXI
28 引脚 SOIC
CY3250-27XXX
CY3250-28SOIC-FK
CY8C27543-24AXI
44 引脚 TQFP
CY3250-27XXX
CY3250-44TQFP-FK
CY8C27643-24PVXI
48 引脚 SSOP
CY3250-27XXX
CY3250-48SSOP-FK
CY8C27643-24LTXI
48 引脚 QFN
CY3250-27XXXQFN
CY3250-48QFN-FK
适配器 [39]
适配器可以在
http://www.emulation.com
网站上找到。
注释
37. Flex-Pod 套件包含一个练习 flex-pod 和一个练习 PCB,另外附带两个 flex-pod。
38. 支脚套件包括可焊接到目标 PCB 上的表面安装支脚。
39. 编程适配器用于将非 DIP 封装转换成 DIP 封装。有关每种适配器的详细信息和订购信息,
请访问 http://www.emulation.com 网站。
文档编号:001-63470 版本 *E
页 53/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
订购信息
下表列出了 CY8C27x43 PSoC 器件的关键封装特征和订购代码。
RAM
(字节)
开关
电压泵
温度
范围
数字模块
(共 4 行)
模拟模块
(共 3 列)
数字 I/O
引脚
模拟
输入
模拟
输出
XRES 引脚
CY8C27143-24PXI
16K
256
无
–40°C 至 +85°C
8
12
6
4
4
无
20 引脚 (210 Mil) SSOP
CY8C27243-24PVXI
16K
256
有
–40°C 至 +85°C
8
12
16
8
4
有
20 引脚 (210 Mil) SSOP
(盘带封装)
CY8C27243-24PVXIT
16K
256
有
–40°C 至 +85°C
8
12
16
8
4
有
20 引脚 (300 Mil) SOIC
CY8C27243-24SXI
16K
256
有
–40°C 至 +85°C
8
12
16
8
4
有
20 引脚 (300 Mil) SOIC
(盘带封装)
CY8C27243-24SXIT
16 K
256
有
–40°C 至 +85°C
8
12
16
8
4
有
28 引脚 (300 Mil) DIP
CY8C27443-24PXI
16K
256
有
–40°C 至 +85°C
8
12
24
12
4
有
28 引脚 (210 Mil) SSOP
CY8C27443-24PVXI
16K
256
有
–40°C 至 +85°C
8
12
24
12
4
有
28 引脚 (210 Mil) SSOP
(盘带封装)
CY8C27443-24PVXIT
16 K
256
有
–40°C 至 +85°C
8
12
24
12
4
有
28 引脚 (300 Mil) SOIC
CY8C27443-24SXI
16K
256
有
–40°C 至 +85°C
8
12
24
12
4
有
28 引脚 (300 Mil) SOIC
(盘带封装)
CY8C27443-24SXIT
16 K
256
有
–40°C 至 +85°C
8
12
24
12
4
有
44 引脚 TQFP
CY8C27543-24AXI
16K
256
有
–40°C 至 +85°C
8
12
40
12
4
有
44 引脚 TQFP
(盘带封装)
CY8C27543-24AXIT
16K
256
有
–40°C 至 +85°C
8
12
40
12
4
有
48 引脚 (300 Mil) SSOP
CY8C27643-24PVXI
16K
256
有
–40°C 至 +85°C
8
12
44
12
4
有
48 引脚 (300 Mil) SSOP
(盘带封装)
CY8C27643-24PVXIT
16K
256
有
–40°C 至 +85°C
8
12
44
12
4
有
16 K
48 引脚 (7 × 7 × 1 mm) QFN CY8C27643-24LTXI
(Sawn)
16K
48 引脚 (7 × 7 × 1 mm) QFN CY8C27643-24LTXIT
(Sawn)
CY8C27002-24PVXI[40] 16K
56 引脚 OCD SSOP
256
有
–40°C 至 +85°C
8
12
44
12
4
有
256
有
–40°C 至 +85°C
8
12
44
12
4
有
256
有
–40°C 至 +85°C
8
12
44
14
4
有
订购
代码
8 引脚 (300 Mil) DIP
封装
闪存
(字节)
表 44. CY8C27x43 PSoC 器件的主要功能和订购信息
注意:有关 Die 的销售信息,请与当地的赛普拉斯销售办事处或现场应用工程师 (FAE)联系。
注释
40. 此器件也可用于进行在线调试。不能用于生产。
文档编号:001-63470 版本 *E
页 54/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
订购代码定义
CY 8 C 27 xxx-24xx
封装类型:
PX = PDIP 无铅
SX = SOIC 无铅
PVX = SSOP 无铅
LFX/LKX/LTX/LQX/LCX = QFN 无铅
AX = TQFP 无铅
热额定值:
C = 商业级
I = 工业级
E = 扩展型
速度:24 MHz
器件型号
系列代码
技术代码:C = CMOS
销售代码:8 = 赛普拉斯 PSoC
文档编号:001-63470 版本 *E
页 55/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
缩略语
表 45 列出了本文档中使用的缩略语。
表 45. 本数据手册中使用的缩略语
缩略语
说明
缩略语
说明
交流
MIPS
ADC
模数转换器
OCD
片上调试
API
应用编程接口
PCB
印刷电路板
互补金属氧化物半导体
PDIP
塑料双列直插式封装
CPU
中央处理单元
PGA
可编程增益放大器
CRC
循环冗余校验
PLL
锁相环
连续时间
POR
上电复位
AC
CMOS
CT
DAC
数模转换器
PPOR
每秒百万条指令
精密上电复位
直流电
PRS
DTMF
双音多频
PSoC
可编程片上系统
ECO
外部晶振
PWM
脉冲宽度调制器
电可擦除可编程只读存储器
QFN
四方扁平无引脚器件
实时时钟
DC
EEPROM
伪随机序列
通用输入 / 输出
RTC
ICE
在线仿真器
SAR
逐次逼近
IDE
集成开发环境
SC
开关电容
ILO
内部低速振荡器
SMP
开关模式升压泵
IMO
内部主振荡器
SOIC
小外形集成电路
I/O
输入 / 输出
GPIO
SPI
串行外设接口
红外数据关联性
SRAM
静态随机存取存储器
系统内串行编程
SROM
监控只读存储器
LCD
液晶显示器
SSOP
紧缩小外形封装
LED
发光二极管
TQFP
薄型四方扁平封装
LPC
低功耗比较器
UART
通用异步接收器 / 发送器
LVD
低电压检测
USB
通用串行总线
MAC
乘累加
WDT
看门狗定时器
MCU
微控制器单元
XRES
外部复位
IrDA
ISSP
参考文档
CY8CPLC20、 CY8CLED16P01、CY8C29X66、 CY8C27X43、 CY8C24X94、 CY8C24X23、 CY8C24X23A、 CY8C22X13、
CY8C21X34、 CY8C21X34B、 CY8C21X23、 CY7C64215、CY7C603XX、 CY8CNP1XX 和 CYWUSB6953 PSoC (R)可编程片
上系统技术参考手册 (TRM)(001-14463)
PSoC®1 — 读取和写入闪存 — AN2015 (001-40459)
在 3.3 V 和 2.7 V 下运行时调整 PSoC® — AN2012 (001-17397)
了解赛普拉斯定时产品的数据手册抖动规范 — AN5054 (001-14503)
Amkor MicroLeadFrame (MLF)封装的表面贴装汇编应用笔记 — 可通过 http://www.amkor.com 网站获取。
文档编号:001-63470 版本 *E
页 56/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
文档规范
测量单位
表 46 列出了测量单位。
表 46. 测量单位
符号
dB
°C
fF
pF
kHz
MHz
rt-Hz
k

µA
mA
nA
pA
µs
测量单位
分贝
摄氏度
飞法
皮法
千赫兹
兆赫兹
根赫兹
千欧
欧姆
微安
毫安
纳安
皮安
微秒
符号
ms
ns
ps
µV
mV
mVpp
nV
V
µW
W
mm
ppm
%
测量单位
毫秒
纳秒
皮秒
微伏
毫伏
毫伏峰峰值
纳伏
伏特
微瓦
瓦特
毫米
百万分率
百分比
数字规范
十六进制数字中的所有字母均为大写,结尾带小写的 ‘h’ (例如,‘14h’ 或 ‘3Ah’)。十六进制数字还可以通过前缀 ‘0x’ 来
表示(C 编码规范)。二进制数字在结尾带小写的 ‘b’(例如,‘01010100b’ 或 ‘01000011b’)。不用 ‘h’、‘b’ 或 ‘0x’
来表示的数字是十进制数字。
术语表
高电平有效
1. 一种逻辑信号,它的激活状态为逻辑 1 状态。
2. 一种逻辑信号,它的逻辑 1 状态作为两个状态中较高电压的状态。
模拟模块
基本的可编程运算放大器电路。它们是 SC (开关电容)和 CT (连续时间)模块。这些模块内部互联,提供
ADC、 DAC、多极滤波器、增益级等。
模数转换器
(ADC)
将模拟信号转换为相应量级的数字信号的器件。通常, ADC 可以将电压转换为数字量。数模 (DAC)转换器可
用于执行逆向操作。
应用编程接口
(API)
一系列的软件程序,包括计算机应用与底层服务和函数 (例如,用户模块和库)之间的接口。应用编程接口
(API)用作程序员在创建软件应用时使用的基本模块。
异步
其数据被立即承认或作出响应的信号,与任何时钟信号无关。
带隙参考
将 VT 的正温度系数与 VBE 的负温度系数相互匹配的稳定电压参考设计,用于生成零温度系数 (理想的)参
考。
带宽
1. 消息或信息处理系统的频率范围 (单位为赫兹)。
2. 放大器 (或吸收器)在其频谱区会有大量增益 (或损益);有时,它表示更为具体,例如,半峰全宽。
偏置
1. 数值与参考值之间的系统偏差。
2. 一组值的平均值偏离参考值的幅度。
3. 针对器件建立运行该器件所需的参考电平所适用的电力、机械力、磁场或其他力 (场)。
文档编号:001-63470 版本 *E
页 57/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
术语表 (续)
模块
1. 用于执行单项功能的功能单元,例如振荡器。
2. 用于执行某个功能而配置的功能单位,例如,数字 PSoC 模块或模拟 PSoC 模块。
缓冲器
1. 数据存储区,当将数据从一个器件传输至另一个器件时,用于补偿速度之差。通常是指针对 IO 操作保留的区
域,可以对该区进行读写操作。
2. 一部分专门用于存储数据的储存器空间,通常在数据发送到外部器件之前或从外部器件接受到数据时使用。
3. 用于降低系统输出阻抗的放大器。
总线
1. 网络的命名连接。将网络捆绑到总线中,便于使用类似的布线模式来布线网络。
2. 用于执行常用函数和携带类似数据的一组信号。通常使用矢量符号来表示;例如,地址 [7:0]。
3. 作为一组相关器件的通用连接的一个或多个导体。
时钟
生成具有固定频率和占空比的周期性信号的器件。有时,时钟可以用来同步化各个不同的逻辑模块。
比较器
两个输入电平同时满足预定振幅要求时,生成输出电压或电流的电气电路。
编译器
将高级语言 (例如 C 语言)转换成机器语言的程序。
配置空间
在 PSoC 器件中,当 CPU_F 寄存器中的 XIO 位设置为 ‘1’ 时,可以访问寄存器空间。
晶体振荡器
由压电晶体控制频率的振荡器。 通常情况下,压电晶体对环境温度的敏感度低于其他电路组件。
循环冗余校验
(CRC)
检测数据通迅中的错误时使用的计算方法,通常采用线性反馈移位寄存器来执行。相似计算法可用于其他多种用
途,例如,数据压缩。
数据总线
计算机使用以将信息从存储器位置传输到中央处理单元 (CPU)或反向传输信息的双向信号组。更为普遍的
是,用来传送数字功能之间数据的信息组。
调试器
允许您用来分析正在开发系统操作的软件和硬件系统。调试器通常允许开发人员单步执行固件,一次执行一步,
设置断点和分析存储器。
死区
两个或多个信号都不处于有效状态或切换状态时的一段时间。
数字模块
可用作计数器、计时器、串行接收器、串行发送器、 CRC 发生器、伪随机数发生器或 SPI 的 8 位逻辑模块。
数模转换器
(DAC)
可将数字信号转换为对应量级的模拟信号的器件。模数 (ADC)转换器可以用来执行逆向运算。
占空比
时钟周期高电平时间与其低电平时间的关系,表示为一个百分比。
仿真器
将某个系统的功能复制 (仿真)到另一个系统,从而第二个系统便可以显示类似于第一个系统的操作。
外部复位
传入 PSoC 器件的有效高电平信号。这导致 CPU 上所有操作和模块停止,并返回到预定义状态。
闪存
提供可编程功能、 EPROM 数据存储及系统内可擦除功能的电可擦可编程、非易失性技术。非易失性意味着断电
时,数据被保留。
闪存模块
可一次性程序化的闪存 ROM 最小空间及受保护的闪存最小空间。闪存模块容量为 64 个字节。
频率
是指周期函数中每个时间单位内的周期数或事件数。
增益
输出电流、电压或功率与相应的输入电流、电压或功率之间的比率。增益的单位通常使用分贝 (dB)。
文档编号:001-63470 版本 *E
页 58/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
术语表 (续)
I2C
由飞利浦半导体 (现更名为 NXP 半导体)生产的两线串行计算机总线。 I2C 是内部集成的电路。它用于连接嵌
入式系统中的低速外设。原始系统创建于 20 世纪 80 年代初期,当时只作为电池控制接口,但后来被用作为构
建控制电子器件的简单的内部总线系统。 I2C 仅使用两个双向引脚,即时钟和数据,二者均以 +5 V 的电压运行,
并采用电阻上拉。在标准模式下,总线每秒运行 100 KB,而在快速模式下,总线每秒运行 400 KB。
ICE
在线仿真器允许您在硬件环境下测试项目,而在软件环境 (PSoC Designer)下查看调试器件的活动。
输入 / 输出
将数据引入系统或从系统中提取数据的器件。
中断
流程暂停 (例如,执行计算机程序),由流程外事件导致的、且在暂停后可以恢复流程。
中断服务子程序
(ISR)
M8C 收到硬件中断时常规代码执行转入的代码模块。许多中断源均有各自的优先级和单个 ISR 代码模块。各个
ISR 代码模块均以 RETI 指令结束,并将器件返回到离开常规程序执行的程序点。
抖动
1. 从其理想位置转换的时序错位。在串行数据流中出现的典型损坏。
2. 一个或多个信号特性的突发和无必要变化,例如连续脉冲之间的间隔、连续周期的振幅或连续周期的频率或
相位。
低压检测 (LVD) 在 VDD 降低并低于选定阈值时可检测 VDD 并实现系统中断的电路。
M8C
8 位哈佛架构微处理器。通过连接到闪存、 SRAM 和寄存器空间,该微处理器来协调 PSoC 内部的所有活动。
主设备
用于控制两个器件间数据交换时序的器件。或者,以脉冲宽度级联器件时,主设备是用来控制级联器件与外部接
口之间数据交换时序的器件。受控制的器件称为从设备。
微控制器
主要用于控制系统和产品的集成电路芯片。除 CPU 外,微控制器通常还包含存储器、定时电路和 IO 电路。这
样做的原因是允许实现包含最小芯片数量的控制器,从而达到最大程度的微型化。相反,这又降低了控制器的体
积和成本。当微控制器是一个微处理器时,它通常不用于通用计算。
混合信号
是指包含模拟和数字技术及组件的电路参考。
调制器
在载波上附加信号的器件。
噪声
1. 会影响信号,且可使信号携带的信息失真的干扰。
2. 电压、电流或数据等任何实体的其中一种或多种特性的随机变化。
振荡器
可受晶控,并用于生成时钟频率的电路。
奇偶校验
用于测试传输数据的技术。通常,将一个二进制数字添加到数据中,以便使所有二进制数据之和始终为奇数
(奇校验)或偶数 (偶校验)。
锁相环 (PLL)
用来控制振荡器以使其与相关的参考信号保持常数相位角的电气电路。
引脚分布
引脚号分配:PSoC 器件的逻辑输入和输出与其在印刷电路板 (PCB)封装中的物理相应器件之间的关系。引
脚分布涉及引脚号 (如原理图与 PCB 设计 (两者均为计算机生成的文件)之间的链接),也涉及引脚名称。
端口
一组引脚,通常有八个。
上电复位
当电压下降至预设电压时强迫 PSoC 器件复位的电路。这属于硬件复位类型。
PSoC®
PSoC® 是赛普拉斯半导体公司的注册商标, Programmable System-on-Chip™ 是赛普拉斯公司的商标。
PSoC Designer™ 赛普拉斯的可编程片上系统技术的软件。
文档编号:001-63470 版本 *E
页 59/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
术语表 (续)
脉冲宽度调制器
以占空比形式表示的输出,随着应用测量对象的不同而变化
RAM
随机存取存储器的缩略语。数据存储器件,可以对该器件进行读写操作。
寄存器
具有特定容量 (例如一位或字节)的存储器件。
复位
使系统返回已知状态的方法。请参见硬件复位和软件复位。
ROM
只读存储器的缩略语。数据存储器件,可以对该器件进行读操作但无法进行写操作。
串行
1. 表示所有事件在其中相继发生的流程。
2. 表示在单个器件或通道中两个或多个相关活动的连续发生。
建立时间
输入从一个值改为另一个值后,输出信号或值进入稳定状态需要的时长。
移位寄存器
按顺序向左或向右转移一个文字以便输出串行数据流的存储器存储器件。
从器件
允许另一个器件控制两个器件之间数据交换的时序的器件。或者,以脉冲宽度级联器件时,从设备是允许另一个
器件控制级联器件与外部接口之间数据交换的时序的器件。控制器件被称为主设备。
SRAM
静态随机存取存储器的缩略语。可以高速存储和检索数据的存储器器件。使用术语 “ 静态 ” 是因为在将值加载
到 SRAM 单元之后,该值保持不变,直到其被明确更改,或直到器件断电为止。
SROM
监控只读存储器的缩略语。 SROM 保留用以引导器件、校准电路和执行闪存操作的代码。使用常规用户代码访
问 SROM 功能,并从闪存中运行。
停止位
是字符或模块带有的信号,用于准备接收器来接收下一个字符或模块。
同步
1. 是指其数据未被确认或做出响应,直到时钟信号的下一个边沿有效为止的信号。
2. 其操作根据时钟信号进行同步的系统。
三态
其输出可采用 0、 1 和 Z (高阻抗)等三种状态的功能 。该功能不在 Z 状态下驱动任何值,在许多方面,它可以
被视为从其余电路断开,允许另一次输出以驱动相同网络。
UART
UART 或通用异步接收器 - 发送器在数据并行位和串行位之间转换。
用户模块
负责全面管理和配置低级模拟和数字 PSoC 模块的预构建、预测试硬件 / 固件外围功能。此外,用户模块还针对
外围功能提供高级 API (应用编程接口)。
用户空间
寄存器映射的组 0 空间。执行常规程序期间和初始化期间,很可能对该组中的寄存器进行了修改。在程序初始
化阶段,很可能对组 1 中的寄存器进行了修改。
VDD
电力网名称,意为 “ 电压漏极 ”。最正极的电源信号。电压通常为 5 V 或 3.3 V。
VSS
电力网名称,意为 “ 电压源 ”。最负极的电源信号。
看门狗定时器
必须定期处理的定时器。如果未定期处理,则 CPU 会在指定时间期间后复位。
文档编号:001-63470 版本 *E
页 60/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
勘误表
本章节对 CY8C27143、CY8C27243、CY8C27443、CY8C27543 和 CY8C27643 器件的勘误表进行了相关介绍。勘误表中包括勘误
触发条件、影响范围、可用解决方案和芯片修订适用性。若有任何问题,请联系您本地赛普拉斯销售代表。
正在生产
受影响的器件型号
器件型号
CY8C27143
CY8C27243
CY8C27443
CY8C27543
CY8C27643
合格状态
CY8C27XXX 版本 B — 生产过程中
勘误表汇总
下表定义了可用器件系列的勘误表适用性。
项目
器件型号
[1] 读取链式 SPI 从设备不能获得正确的结果。 所有器件均受影响
芯片版本
修复状态
B
未计划纠正芯片。需要相应的解
决方案。
1. 从链式 SPI 从设备进行读取不会获得正确结果
■
问题定义
如果多个数字通信模块被配置为 SPI 从设备,并且一个 SPI 的输出端 (MISO)被连接到另一个 SPI 的输入端 (MOSI),那么能够
正确传输串行数据,但如果读取第二个 SPI 器件中 DCBxxDR2 寄存器的结果,则会在移位最后一位时发生错误。
受影响的参数
NA
■
■
触发条件
某个 PSoC SPI 从设备输出与另一个 PSoC SPI 从设备输入相连。
■
影响范围
PSoC 终端用户设计包含了 SPI 配置和配置为 SPI 从设备的多个数字通信模块 (某个 SPI 的输出 (MISO)以及另一个 SPI 的输入
(MOSI)相连)。
■
解决方案
该解决方案需要使用一个额外的数字模块,该模块被配置为一组占空比为 50% 的 PWM8。被路由到 PWM8 的时钟也连接了两个 SPI
从设备。 PWM8 用户模块被参数化,这样可以使周期值为 15 (从而进行 16 分频)、脉冲宽度值为 8 (将 CompType 设置为 “ 小于
或等于 ”,这样 “1” 脉冲的宽度可包含 8 个时钟,“0” 脉冲的宽度也会包含 8 个时钟)。PWM8 的输出被连接到每个 SPI 从设备
的从设备选择(/SS)端。这些连接中的一个是直接被连接的。其它连接使用了行输出 LUT 进行反转。此配置会将这两个 SPI 进行 “
交替 ”,因此每个 SPI 均能收到交替字节。使用这两个 SPI 从设备实现 16 位移位寄存器时,此解决方法非常有效。
■
修复状态
没有计划修正。应当使用上面列出的解决方案。
文档编号:001-63470 版本 *E
页 61/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
不在生产过程中
受影响的器件型号
器件型号
CY8C27143
CY8C27243
CY8C27443
CY8C27543
CY8C27643
合格状态
CY8C27X43 版本 A — 不在生产过程中
勘误表汇总
下表定义了可用器件系列的勘误表适用性。
项目
器件型号
芯片版本
修复状态
[1]. 当工作电压超过 4.75 V 时,定时器捕获的输 所有器件均受影响
入信号限定于重新同步行输入或模拟比较器总线
输入
A
在芯片版本 B 中确认的修复
[2]. 当工作电压低于 4.75 V 时,定时器捕获输入 所有器件均受影响
限定于重新同步行输入
A
在芯片版本 B 中确认的修复
[3]. 对 I2C_CFG、I2C_SCR 和 I2C_MSCR 寄存 所有器件均受影响
器有一些限制,如 CPU 的频率,当对这些寄存
器进行写入操作时,该频率必须有效
A
在芯片版本 B 中确认的修复
1. 当工作电压超过 4.75V 时,定时器捕获输入信号被限于重新同步行输入或模拟比较器总线输入
■
问题定义
当该器件的工作电压位于 4.75 V 到 5.25 V 的范围内时,在定时器模式下运行的数字模块的输入捕获信号源被限定为已重新同步的
行输入信号或模拟比较器总线输入。不能将行输出信号或广播时钟信号作为定时器捕获信号的信号源。
■
受影响的参数
NA
■
触发条件 (S)
器件的 VCC 范围为 4.75 V 到 5.25 V。
■
影响范围
在定时器模式下运行的数字模块和依赖于定时器输出的用户模块均受该勘误表元素的影响。
■
解决方案
要想将输入捕获信号连接到同一行中另一个模块的输出端,需要将该模块的输出连接到行输出,然后将其连接到全局输出,再返回
全局输入,最后连接到可重新同步信号的行输入。将输入捕获信号连接到另一行中模块的输出端时,该连接会自动沿着全局输出的
路径,经过全局输入到达行输入。
■
修复状态
在芯片版本 B 修复
2. 当工作电压低于 4.75 V 时,定时器捕获输入被限制为重新同步的行输入。
■
问题定义
当该器件的工作电压为 3.0 V 到 4.75 V 时,在定时器模式下运行的数字模块的输入捕获信号源被限制为已重新同步的行输入信号。
定时器捕获输入的最大带宽为 16 位,工作电压小于 4.75 V。 不能将行输出信号、模拟比较器输入信号或广播时钟信号作为定时器
捕获信号的信号源。
文档编号:001-63470 版本 *E
页 62/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
■
受影响的参数
NA
■
触发条件 (S)
器件的 VCC 为 3.0 V 到 4.75 V。
■
影响范围
在定时器模式下运行的数字模块和依赖于定时器输出的用户模块均受此勘误表元素的影响。
■
解决方案
要想将输入捕获信号连接到另一个模块的输出,需要将该模块的输出运行到行输出,然后将其运行到全局输出,再返回全局输入,
然后到可重新同步信号的行输入。
要想将模拟比较器总线信号连接到输入捕获,则必须通过重新同步将该信号路由到这个输入捕获。实现该操作的唯一方法是在模拟
输出总线上路由模拟比较器,实现连接到 I/O 引脚。该操作会占用完模拟输出总线的资源,另外,即使该总线设计针对的是模拟信
号,但在该总线上进行传输时,模拟比较器中的数字信号也能正确传输。将该信号连接到 I/O 引脚后,它会重新转换为数字信号,
并使用该引脚的全局输入总线与数字阵列进行通信。要想建立该连接,需要使用已使能的全局输入总线设置端口引脚。要想在
PSoC Designer™ 中使能该配置,先要打开模拟输出,然后使能全局输入。
图 29. 重新同步
■
修复状态
在芯片版本 B 修复
3. I2C_CFG、 I2C_SCR 和 I2C_MSCR 寄存器有一些限制,如 CPU 频率,当这些寄存器被写入时,该频率必须有效
■
问题定义
对这些寄存器进行写操作前,必须将 CPU 频率设置为建议值中的某一个,并且可以使用后面该写操作的指令将其重新设置为原始
工作频率。如果使用非建议的 CPU 频率对该寄存器进行写操作,将会导致不可预测的结果。下表列出的是 CPU 储存器在写入到
I2C_CFG、I2C_SCR 和 I2C_MSCR 寄存器时可以选择的各种选项,另外它也加亮显示了建议(Rec)和不建议(NR)的特殊设置。
写入 I2C_SCR 和 I2C_MSCR 的频率
12 MHz
24 MHz
NR
NR
NR
NR
12 MHz
NR
NR
Rec
Rec
6 MHz
NR
Rec
Rec
NR
NR
Rec
NR
NR
3 MHz
NR
Rec
NR
Rec
Rec
Rec
Rec
Rec
1.5 MHz
NR
Rec
NR
Rec
Rec
Rec
Rec
Rec
375 K
NR
Rec
NR
Rec
Rec
Rec
Rec
Rec
文档编号:001-63470 版本 *E
6 MHz
写入 I2C_CFG 的频率
3 MHz
1.5 MHz
24 MHz
375 K
180 K
93 K
NR
NR
NR
NR
Rec
Rec
NR
NR
页 63/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
写入 I2C_SCR 和 I2C_MSCR 的频率
写入 I2C_CFG 的频率
3 MHz
1.5 MHz
24 MHz
12 MHz
6 MHz
375 K
180 K
93 K
180 K
NR
Rec
NR
Rec
Rec
Rec
Rec
Rec
93 K
NR
Rec
NR
Rec
Rec
Rec
Rec
Rec
■
受影响的参数
NA
■
触发条件 (S)
有关触发错误写指令的 CPU 设置的详细信息,请参考涉及到的表格。
■
影响范围
I2C 操作受此勘误表元素的影响。
■
解决方案
设计 I2CHW 用户模块用于实现寄存器写频率的建议结合。该用户模块上有一个参数必须由 CY8C27x43 芯片版本 A 器件的用户设
置。设置好该参数时,如果要对受影响的寄存器进行写操作,则用户模块代码会暂时将 CPU 的频率修正为建议值。PSoC Designer
用户需要下载并安装 http://www.cypress.com/psoc 网站上所提供的 PSoC Designer 4.1 Service Pack 1。
■
修复状态
在芯片版本 B 中修复。
文档编号:001-63470 版本 *E
页 64/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
文档修订记录页
文档标题:CY8C27143、 CY8C27243、 CY8C27443、 CY8C27543、 CY8C27643、 PSoC® 可编程片上系统
文档编号:001-63470
ECN
版本
变更者
提交日期
变更说明
**
3002415
VLX
*A
3296518
VLX
*B
3319439
VLX
*C
3566834
VLX
*D
4483158
ASRI
*E
4521454
ROWA
文档编号:001-63470 版本 *E
08/06/2010 新数据手册
06/29/2011 更新为 38-12012*T
07/25/2011 译自 38-12012*T
03/30/2012 译自 38-12012*T
08/26/2014 更新封装信息:
规范 51-85024 – 将版本号从 *E 改为 *F。
规范 51-85014 – 将版本号从 *F 改为 *G。
规范 51-85026 – 将版本号从 *F 改为 *H。
规范 51-85064 – 将版本号从 *E 改为 *F。
规范 51-85061 – 将版本号从 *E 改为 *F。
规范 001-13191 – 将版本号从 *F 改为 *G。
规范 51-85062 – 将版本号从 *E 改为 *F。
完成了到期复审。
11/05/2014 本文档版本号为 Rev*E,译自英文版 38-12012 Rev*Z。
页 65/66
CY8C27143、 CY8C27243
CY8C27443、 CY8C27543
CY8C27643
销售、解决方案和法律信息
全球销售和设计支持
赛普拉斯公司拥有一个由办事处、解决方案中心、工厂代表和经销商组成的全球性网络。要找到离您最近的办事处,请访问赛普拉斯
所在地。
PSoC® 解决方案
产品
汽车用产品
cypress.com/go/automotive
时钟与缓冲器
接口
照明与电源控制
存储器
PSoC
cypress.com/go/clocks
cypress.com/go/interface
cypress.com/go/powerpsoc
cypress.com/go/plc
cypress.com/go/memory
cypress.com/go/psoc
触摸感应产品
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
赛普拉斯开发者社区
社区 | 论坛 | 博客 | 视频 | 训练
技术支持
cypress.com/go/support
cypress.com/go/touch
USB 控制器
无线 /RF
psoc.cypress.com/solutions
cypress.com/go/USB
cypress.com/go/wireless
© 赛普拉斯半导体公司, 2003-2014。此处所包含的信息可能会随时更改,恕不另行通知。除赛普拉斯产品内嵌的电路外,赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会根据专
利权或其他权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议,否则赛普拉斯产品不保证能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外,对于
可能发生运转异常和故障并对用户造成严重伤害的生命支持系统,赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中,则表示制造商将承担因此类使用而招致
的所有风险,并确保赛普拉斯免于因此而受到任何指控。
所有源代码 (软件和 / 或固件)均归赛普拉斯半导体公司 (赛普拉斯)所有,并受全球专利法规 (美国和美国以外的专利法规)、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可
者授予适用于个人的、非独占性、不可转让的许可,用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品,并且其目的只能是创建自定义软件和 / 或固件,以支
持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外,未经赛普拉斯的明确书面许可,不得对此类源代码进行任何复制、修改、转换、编译或演
示。
免责声明:赛普拉斯不针对此材料提供任何类型的明示或暗示保证,包括 (但不仅限于)针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的
权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于合理预计可能发生运转异常和故障,并对用户造成严重伤害的生命支持系统,赛普拉斯不授权将其产品用作此类系统
的关键组件。若将赛普拉斯产品用于生命支持系统中,则表示制造商将承担因此类使用而招致的所有风险,并确保赛普拉斯免于因此而受到任何指控。
产品使用可能受适用于赛普拉斯软件许可协议的限制。
文档编号:001-63470 版本 *E
修订日期 November 5, 2014
页 66/66
PSoC Designer™ 和 Programmable System-on-Chip™ 是赛普拉斯半导体公司的商标,且 PSoC® 和 CapSense® 是赛普拉斯半导体公司的注册商标。
从赛普拉斯或某个获得赛普拉斯授权的联营公司处购买的 I2C 组件,即可根据飞利浦 I2C 专利权获得一份许可,以便在 I2C 系统中使用这些组件,但前提要保证该系统符合飞利浦定义的 I2C 标准规范。
自 2006 年 10 月 1 日起,飞利浦半导体就采用一个新的商标名称 — NXP 半导体。
本文件中介绍的所有产品和公司名称均为其各自所有者的商标。