CY7C1568KV18, CY7C1570KV18 72-Mbit DDR II+ SRAM Two-Word Burst Architecture (2.5 Cycle Read Latency) Datasheet (Chinese).pdf

CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
72-Mbit DDR II+ SRAM 2- 字突发架构
(2.5 周期读延迟)
72-Mbit DDR II+ SRAM 2 字突发架构 (2.5 周期读延迟)
特性
配置
■
72-Mbit 容量 (8 M × 8、8 M × 9、4 M × 18、2 M × 36)
具有 2.5 周期的读周期延迟:
■
550 MHz 时钟实现高带宽
CY7C1566KV18 – 8 M × 8
■
2 字突发降低地址总线频率
CY7C1577KV18 – 8 M × 9
■
双数据速率 (DDR) 接口 (数据传输速率
1100 MHz),工作频率 550 MHz
CY7C1570KV18 – 2 M × 36
■
可提供 2.5 个时钟周期延迟
■
CY7C1568KV18 – 4 M × 18
功能描述
两个输入时钟 (K 和 K),能够实现精确的 DDR 时序
SRAM 仅使用上升沿
❐
■
随路时钟 (CQ 和 CQ),能够简化高速系统中的数据捕获
■
数据有效引脚 (QVLD) 表示输出上的有效数据
■
同步内部自定时写入
■
当 DOFF 置为高电平时,DDR II+ 会有 2.5 个周期的读延迟
■
当 DOFF 置为低电平时,其工作方式与 QDR I 器件类似,会有
1 个周期的读延迟
■
内核 VDD = 1.8 V ± 0.1 V ; I/O VDDQ = 1.4 V 至 VDD[1]
❐ 支持 1.5V 和 1.8 V I/O 电源
■
HSTL 输入和驱动能力可调的 HSTL 输出缓冲器
■
可提供 165 脚小间距 BGA (FBGA) 封装 (13 × 15 × 1.4 mm)
■
有含铅和不含铅封装可供选择
■
JTAG 1149.1 兼容测试端口
■
锁相环 (PLL),能够实现精确的数据放置
CY7C1566KV18、CY7C1577KV18、CY7C1568KV18
和
CY7C1570KV18 都是包含 DDR II+ 架构的 1.8 V 同步流水线
SRAM。 DDR II+ 包含一个带有先进同步外围电路的 SRAM 内
核。 用于读和写的地址被锁止在输入 (K) 时钟的备选上升沿。 写
数据同时在 K 和 K 的上升沿被寄存。读数据同时在 K 和 K 的上
升沿被驱动。每个地址都与两个 8 位字 (CY7C1566KV18)、9 位
字 (CY7C1577KV18)、18 位字 (CY7C1568KV18) 或 36 位字
(CY7C1570KV18) 相关联,这些字以突发模式按顺序传入或传出
器件。
异步输入包含输出阻抗匹配输入 (ZQ)。 同步数据输出 (Q,与数
据输入 D 共享相同的物理引脚)与两个输出随路时钟 CQ/CQ 紧
密匹配,消除了系统设计中从单个 DDR SRAM 单独捕获数据的
需要。
所有同步输入都会通过由 K 或 K 控制的输入寄存器。 所有数据
输出都会通过由 K 或 K 输入时钟控制的输出寄存器。 写操作通
过片上同步自定时写电路进行。
产品选择指南
说明
最大工作频率
最大工作电流
×8
550 MHz
500 MHz
450 MHz
400 MHz
单位
550
500
450
400
MHz
740
690
630
580
mA
×9
740
690
630
580
×18
760
700
650
590
×36
970
890
820
750
注:
1. 赛普拉斯 QDR II+ 器件超过了 QDR 联盟规范,可支持 VDDQ = 1.4 V 到 VDD。
赛普拉斯半导体公司
文档编号:001-63674 修订版 *B
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
修订时间 2014 年 5 月 22 日
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
逻辑框图 (CY7C1566KV18)
时钟
发生器
K
写地址 解码
K
4M x 8 阵列
LD
4M x 8 阵列
Address
寄存器
写
寄存器
8
读地址 解码
写
寄存器
22
A(21:0)
输出
逻辑
控制
读数据寄存器
DOFF
R/W
16
VREF
R/W
NWS[1:0]
8
控制
逻辑
寄存器
8
???
CQ
8
CQ
8
寄存器
DQ[7:0]
8
QVLD
逻辑框图 (CY7C1577KV18)
时钟
发生器
R/W
BWS[0]
9
输出
逻辑
控制
读数据寄存器
DOFF
VREF
写地址 解码
K
4M x 9 阵列
K
4M x 9 阵列
LD
Address
寄存器
写
寄存器
读地址 解码
写
寄存器
22
A(21:0)
R/W
18
控制
逻辑
9
9
寄存器
寄存器
寄存器
CQ
9
CQ
9
9
DQ[8:0]
QVLD
文档编号:001-63674 修订版 *B
第 2 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
逻辑框图 (CY7C1568KV18)
时钟
发生器
写地址 解码
K
DOFF
2M x 18 阵列
K
2M x 18 阵列
LD
Address
寄存器
R/W
BWS[1:0]
18
输出
逻辑
控制
读数据寄存器
36
VREF
写
寄存器
读地址 解码
写
寄存器
21
A(20:0)
控制
逻辑
18
寄存器
18
寄存器
寄存器
R/W
CQ
18
18
CQ
18
DQ[17:0]
QVLD
逻辑框图 (CY7C1570KV18)
写
寄存器
时钟
发生器
DOFF
VREF
R/W
BWS[3:0]
写地址 解码
K
1M x 36 阵列
K
1M x 36 阵列
LD
Address
寄存器
写
寄存器
36
读地址 解码
20
A(19:0)
输出
逻辑
控制
R/W
读数据寄存器
72
控制
逻辑
36
36
寄存器
寄存器
寄存器
CQ
36
CQ
36
36
DQ[35:0]
QVLD
文档编号:001-63674 修订版 *B
第 3 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
目录
72-Mbit DDR II+ SRAM 2 字突发架构 (2.5 周期读延迟) .1
特性 ....................................................................................1
配置 ....................................................................................1
功能描述 .............................................................................1
产品选择指南 ......................................................................1
逻辑框图 (CY7C1566KV18) ................................................2
逻辑框图 (CY7C1577KV18) ................................................2
逻辑框图 (CY7C1568KV18) ................................................3
逻辑框图 (CY7C1570KV18) ................................................3
引脚配置 .............................................................................5
165 脚 Ball FBGA (13 × 15 × 1.4 mm) 引脚分布 ......... 5
引脚定义 .............................................................................7
功能概述 .............................................................................9
读操作 .......................................................................... 9
写操作 .......................................................................... 9
字节写操作 .................................................................. 9
DDR 操作 .................................................................... 9
深度扩展 (Depth Expansion) ....................................... 9
可编程阻抗 .................................................................. 9
随路时钟 ...................................................................... 9
有效数据指示器 (QVLD) .............................................. 9
PLL .............................................................................. 9
应用示例 ...........................................................................10
真值表 ...............................................................................11
写周期说明 ........................................................................11
写周期说明 ........................................................................12
写周期说明 ........................................................................12
IEEE 1149.1 串行边界扫描 (JTAG) ..................................13
禁用 JTAG 特性 ......................................................... 13
测试端口 - 测试时钟 ................................................ 13
测试模式选择 (TMS) .................................................. 13
测试数据输入 (TDI) .................................................... 13
测试数据输出 (TDO) .................................................. 13
执行 TAP 复位 ........................................................... 13
TAP 寄存器 ................................................................ 13
TAP 指令集 ................................................................ 13
TAP 控制器状态图 ............................................................15
TAP 控制器框图 ................................................................16
文档编号:001-63674 修订版 *B
TAP 电气特性 ................................................................... 16
TAP 交流开关特性 ........................................................... 17
TAP 时序和测试条件 ........................................................ 17
标识寄存器定义 ................................................................ 18
扫描寄存器大小 ................................................................ 18
指令代码 ........................................................................... 18
边界扫描顺序 ................................................................... 19
DDR II+ SRAM 中的加电顺序 .......................................... 20
加电顺序 .................................................................... 20
PLL 限制 .................................................................... 20
最大额定值 ....................................................................... 21
工作范围 ........................................................................... 21
抗中子软失效 ................................................................... 21
电气特性 ........................................................................... 21
DC Electrical Characteristics ..................................... 21
交流电气特性 ............................................................. 22
电容 .................................................................................. 23
热阻 .................................................................................. 23
开关特性 ........................................................................... 24
开关波形 ........................................................................... 25
读 / 写 / 取消选中操作过程 [35, 36, 37] .......................... 25
订购代码定义 ............................................................. 26
订购信息 ........................................................................... 26
封装图 .............................................................................. 27
缩略语 ........................................................................................28
文档规范 ........................................................................... 28
测量单位 .................................................................... 28
文档修订记录页 ................................................................ 29
销售、解决方案和法律信息 .............................................. 29
全球销售和设计支持 .................................................. 29
产品 ........................................................................... 29
PSoC 解决方案 .......................................................... 29
第 4 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
引脚配置
The pin configurations for CY7C1566KV18, CY7C1577KV18, CY7C1568KV18, and CY7C1570KV18 follow. [2]
165 脚 Ball FBGA (13 × 15 × 1.4 mm) 引脚分布
CY7C1566KV18 (8 M × 8)
1
2
3
4
5
6
7
8
9
10
11
A
CQ
A
A
R/W
NWS1
K
NC/144M
LD
A
A
CQ
B
NC
NC
NC
A
NC/288M
K
NWS0
A
NC
NC
DQ3
C
NC
NC
NC
VSS
A
A
A
VSS
NC
NC
NC
D
NC
NC
NC
VSS
VSS
VSS
VSS
VSS
NC
NC
NC
E
NC
NC
DQ4
VDDQ
VSS
VSS
VSS
VDDQ
NC
NC
DQ2
F
NC
NC
NC
VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
NC
G
NC
NC
DQ5
VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
NC
H
DOFF
VREF
VDDQ
VDDQ
VDD
VSS
VDD
VDDQ
VDDQ
VREF
ZQ
J
NC
NC
NC
VDDQ
VDD
VSS
VDD
VDDQ
NC
DQ1
NC
K
NC
NC
NC
VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
NC
L
NC
DQ6
NC
VDDQ
VSS
VSS
VSS
VDDQ
NC
NC
DQ0
M
NC
NC
NC
VSS
VSS
VSS
VSS
VSS
NC
NC
NC
N
NC
NC
NC
VSS
A
A
A
VSS
NC
NC
NC
P
NC
NC
DQ7
A
A
QVLD
A
A
NC
NC
NC
R
TDO
TCK
A
A
A
NC
A
A
A
TMS
TDI
6
7
8
9
10
11
CY7C1577KV18 (8 M × 9)
1
2
3
4
5
A
CQ
A
A
R/W
NC
K
NC/144M
LD
A
A
CQ
B
NC
NC
NC
A
NC/288M
K
BWS0
A
NC
NC
DQ3
C
NC
NC
NC
VSS
A
A
A
VSS
NC
NC
NC
D
NC
NC
NC
VSS
VSS
VSS
VSS
VSS
NC
NC
NC
E
NC
NC
DQ4
VDDQ
VSS
VSS
VSS
VDDQ
NC
NC
DQ2
F
NC
NC
NC
VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
NC
G
NC
NC
DQ5
VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
NC
H
DOFF
VREF
VDDQ
VDDQ
VDD
VSS
VDD
VDDQ
VDDQ
VREF
ZQ
J
NC
NC
NC
VDDQ
VDD
VSS
VDD
VDDQ
NC
DQ1
NC
K
NC
NC
NC
VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
NC
L
NC
DQ6
NC
VDDQ
VSS
VSS
VSS
VDDQ
NC
NC
DQ0
M
NC
NC
NC
VSS
VSS
VSS
VSS
VSS
NC
NC
NC
N
NC
NC
NC
VSS
A
A
A
VSS
NC
NC
NC
P
NC
NC
DQ7
A
A
QVLD
A
A
NC
NC
DQ8
R
TDO
TCK
A
A
A
NC
A
A
A
TMS
TDI
注:
2. NC/144M 和 NC/288M 未连接到 Die,可连接到任何电压电平。
文档编号:001-63674 修订版 *B
第 5 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
引脚配置 (continued)
The pin configurations for CY7C1566KV18, CY7C1577KV18, CY7C1568KV18, and CY7C1570KV18 follow. [2]
165 脚 Ball FBGA (13 × 15 × 1.4 mm) 引脚分布
CY7C1568KV18 (4 M × 18)
1
2
3
4
5
6
7
8
9
10
11
A
CQ
A
A
R/W
BWS1
K
NC/144M
LD
A
A
CQ
B
NC
DQ9
NC
A
NC/288M
K
BWS0
A
NC
NC
DQ8
C
NC
NC
NC
VSS
A
NC
A
VSS
NC
DQ7
NC
D
NC
NC
DQ10
VSS
VSS
VSS
VSS
VSS
NC
NC
NC
E
NC
NC
DQ11
VDDQ
VSS
VSS
VSS
VDDQ
NC
NC
DQ6
F
NC
DQ12
NC
VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
DQ5
G
NC
NC
DQ13
VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
NC
H
DOFF
VREF
VDDQ
VDDQ
VDD
VSS
VDD
VDDQ
VDDQ
VREF
ZQ
J
NC
NC
NC
VDDQ
VDD
VSS
VDD
VDDQ
NC
DQ4
NC
K
NC
NC
DQ14
VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
DQ3
L
NC
DQ15
NC
VDDQ
VSS
VSS
VSS
VDDQ
NC
NC
DQ2
M
NC
NC
NC
VSS
VSS
VSS
VSS
VSS
NC
DQ1
NC
N
NC
NC
DQ16
VSS
A
A
A
VSS
NC
NC
NC
P
NC
NC
DQ17
A
A
QVLD
A
A
NC
NC
DQ0
R
TDO
TCK
A
A
A
NC
A
A
A
TMS
TDI
1
2
3
4
5
6
7
8
9
10
11
A
CQ
NC/144M
A
R/W
BWS2
K
BWS1
LD
A
A
CQ
B
NC
DQ27
DQ18
A
BWS3
K
BWS0
A
NC
NC
DQ8
C
NC
NC
DQ28
VSS
A
NC
A
VSS
NC
DQ17
DQ7
D
NC
DQ29
DQ19
VSS
VSS
VSS
VSS
VSS
NC
NC
DQ16
E
NC
NC
DQ20
VDDQ
VSS
VSS
VSS
VDDQ
NC
DQ15
DQ6
F
NC
DQ30
DQ21
VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
DQ5
G
NC
DQ31
DQ22
VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
DQ14
H
DOFF
VREF
VDDQ
VDDQ
VDD
VSS
VDD
VDDQ
VDDQ
VREF
ZQ
J
NC
NC
DQ32
VDDQ
VDD
VSS
VDD
VDDQ
NC
DQ13
DQ4
K
NC
NC
DQ23
VDDQ
VDD
VSS
VDD
VDDQ
NC
DQ12
DQ3
CY7C1570KV18 (2 M × 36)
L
NC
DQ33
DQ24
VDDQ
VSS
VSS
VSS
VDDQ
NC
NC
DQ2
M
NC
NC
DQ34
VSS
VSS
VSS
VSS
VSS
NC
DQ11
DQ1
N
NC
DQ35
DQ25
VSS
A
A
A
VSS
NC
NC
DQ10
P
NC
NC
DQ26
A
A
QVLD
A
A
NC
DQ9
DQ0
R
TDO
TCK
A
A
A
NC
A
A
A
TMS
TDI
文档编号:001-63674 修订版 *B
第 6 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
引脚定义
引脚名称
I/O
引脚说明
输入输出
同步
数据输入输出信号。 在有效的写操作期间,在 K 和 K 时钟的上升沿被采样。在有效的读操作期间,这些
引脚会输出所请求的数据。 在读操作期间,在 K 和 K 时钟的上升沿输出有效数据。未选中读端口时,
Q[x:0] 会自动进入三态。
CY7C1566KV18  DQ[7:0]
CY7C1577KV18  DQ[8:0]
CY7C1568KV18  DQ[17:0]
CY7C1570KV18  DQ[35:0]
LD
输入
同步
同步负载。在 K 时钟的上升沿被采样。定义总线周期序列时,该输入为低电平。该定义包括地址和读 / 写
方向。 所有数据操作在 2 数据突发上运行。LD 必须满足 K 边沿周围的建立和保持时间。
NWS0、
NWS1
输入
同步
半字节写选择 0、1  低电平有效 (仅限 CY7C1566KV18)。 在写操作期间,在 K 和 K 时钟的上升沿被
采样。 用于选择在写操作的当前部分,将哪个半字节写入到器件中。 不写入的半字节将保持不变。
NWS0 控制 D[3:0] 和 NWS1 控制 D[7:4]。
所有 “ 半字节写选择 (Nibble Write Select)” 均在数据采样的相同沿被采样。 取消选中 “ 半字节写选择
(Nibble Write Select)” 会忽略相应的数据半字节,并且不会将其写入到器件中。
BWS0、
BWS1、
BWS2、
BWS3
输入
同步
字节写选择 0、1、2 和 3  低电平有效。在写操作期间,在 K 和 K 时钟的上升沿被采样。 用于选择在写
操作的当前部分,将哪个字节写入到器件中。 不写入的字节将保持不变。
CY7C1577KV18  BWS0 控制 D[8:0]
CY7C1568KV18 BWS0 控制 D[8:0] 和 BWS1 控制 D[17:9]。
CY7C1570KV18 BWS0 控制 D[8:0],BWS1 控制 D[17:9],BWS2 控制 D[26:18] 以及 BWS3 控制 D[35:27]。
所有 “ 字节写选择 (Byte Write Select)” 均在数据采样的相同沿被采样。取消选中 “ 字节写选择 (Byte Write
Select)” 会忽略相应的数据字节,并且不会将其写入到器件中。
A
输入
同步
地址输入。 在有效的读操作和写操作期间,在 K 时钟的上升沿被采样。这些地址输入复用于读操作和写
操作。 在器件内部,CY7C1566KV18 采取的是 8M × 8 (2 个阵列,每个阵列均为 4M × 8)的组织方式,
CY7C1577KV18 采取的是 8M × 9 (2 个阵列,每个阵列均为 4M × 9)的组织方式,CY7C1568KV18 采
取 4M × 18 (2 个阵列,每个阵列均为 2M × 18)的组织方式,CY7C1570KV18 采取 2M × 36 (2 个阵
列,每个阵列均为 1M × 36)的组织方式。
R/W
输入
同步
同步读或写输入。 当 LD 为低电平时,该输入指定加载的地址的访问类型 (当 R/W 为高电平时读取,当
R/W 为低电平时写入)。 R/W 必须满足 K 边沿周围的建立和保持时间。
DQ[x:0]
QVLD
有效输出指示 有效输出指示器。 Q 有效表示有效输出数据。 QVLD 与 CQ 和 CQ 的边沿对齐。
器
K
输入时钟
正向输入时钟输入。 K 的上升沿用于捕获器件的同步输入,并通过 Q[x:0] 输出数据。所有访问都在 K 的上
升沿启动。
K
输入时钟
负向输入时钟输入。 K 用于捕获器件的同步输入,并通过 Q[x:0] 输出数据。
CQ
随路时钟
同步随路时钟输出。这是一个自由运行的时钟,与 QDR II+ 的输入时钟 (K) 保持同步。随路时钟的时序如
第 24 页的 开关特性所示。
CQ
随路时钟
同步随路时钟输出。这是一个自由运行的时钟,与 QDR II+ 的输入时钟 (K) 保持同步。随路时钟的时序如
第 24 页的 开关特性所示。
ZQ
输入
输出阻抗匹配输入。 此输入用于调整器件输出相对于系统数据总线的阻抗。 CQ、CQ 和 Q[x:0] 输出阻抗
为 0.2 x RQ。其中,RQ 是位于 ZQ 与接地之间的电阻。也可以将此引脚直接连接到 VDDQ,这样会启用
最小阻抗模式。 此引脚不能直接连接到 GND,也不能保持未连接状态。
DOFF
输入
PLL 关闭  低电平有效。将此引脚接地会关闭器件内部的 PLL。 PLL 处于关闭状态时,工作时序会与本
数据表中列出的时序有所不同。 在正常工作时,请将此引脚通过一个 10 K 或更小的电阻上拉。PLL 处
于关闭状态时,器件会以 DDR I 模式工作。 在此模式下,器件能够以高达 167 MHz 的频率工作,同时满
足 DDR I 时序要求。
文档编号:001-63674 修订版 *B
第 7 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
引脚定义 (continued)
引脚名称
I/O
引脚说明
TDO
输出
JTAG 的测试数据输出 (TDO)
TCK
输入
JTAG 的测试时钟 (TCK) 引脚
TDI
输入
JTAG 的测试数据输入 (TDI) 引脚
TMS
输入
JTAG 的测试模式选择 (TMS) 引脚
NC
不可用
未连接到 die。可连接到任何电压电平。
NC/144M
输入
未连接到 die。可连接到任何电压电平。
NC/288M
输入
未连接到 die。可连接到任何电压电平。
VREF
输入 参考
参考电压输入。 静态输入,用于设置 HSTL 输入、输出和 AC 测量点的参考电平。
VDD
电源
器件内核的电源输入
VSS
接地
器件的接地
VDDQ
电源
器件输出的电源输入
文档编号:001-63674 修订版 *B
第 8 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
功能概述
CY7C1566KV18、CY7C1577KV18、CY7C1568KV18
和
CY7C1570KV18 同步的流水线突发 SRAM,包含一个 DDR 接
口,当 DOFF 引脚连接到高电平时,会有 2.5 个周期的读延迟。
当 DOFF 引脚置为低电平或连接到 VSS 时,器件会以 DDR I 模
式工作,并有 1 个时钟周期的读延迟。
访问都在正向输入时钟 (K) 的上升沿启动。 所有同步的输入和输
出时序都参照输入时钟 (K 和 K)的上升沿。
所有同步数据输入 (D[x:0]) 都会通过由输入时钟 (K 和 K)控制
的输入寄存器。 所有同步数据输出 (Q[x:0]) 都会通过由输入时钟
(K 和 K)控制的输出寄存器。
所有同步控制 (RPS、WPS、NWS[x:0]、BWS[x:0])输入都会通
过由输入时钟 (K 和 K)的上升沿控制的输入寄存器。
CY7C1568KV18 在以下章节中进行了说明。 这些基本说明同样
适用于
CY7C1566KV18、CY7C1577KV18
和
CY7C1570KV18。
读操作
CY7C1568KV18 在器件内部采取的是 2 M × 18 的两个阵列的组
织方式。 访问在 2 个连续的 18 位数据字的突发中完成。 通过在
正向输入时钟 (K) 的上升沿将 R/W 置为高电平并将 LD 置为低电
平,即可启动读操作。 输入的地址会存储在读地址寄存器中。 在
K 时钟的下两个上升沿,会使用 K 作为输出时序参考,将相应的
18 位数据字写入到 Q[17:0]。在接下来的 K 上升沿,下一个 18 位
数据字会写入到 Q[17:0]。所请求的数据在输入时钟 (K 或 K)上
升沿后的 0.45 ns 内有效。 若要保持内部逻辑,必须完成每次读
访问。 读访问都在正向输入时钟 (K) 的上升沿启动。
DDR 操作
CY7C1568KV18 可通过高时钟频率实现高性能操作 (通过流水
线实现)和 DDR 模式操作。CY7C1568KV18 在从读周期到写周
期跃变期间需要两个无操作 (NOP) 周期。在较高的频率,某些应
用需要第三个 NOP 周期才能避免竞争
如果读取发生在写周期之后,则写入的地址和数据存储在寄存器
中。 由于 SRAM 不能在不与读取冲突的情况下将最后一个字写
入到阵列,所以写信息被存储。 数据停留在该寄存器中,直到下
一个写周期发生为止。在读操作之后的第一个写周期,由之前的
写操作存储的数据将被写入到 SRAM 阵列。 这称为已发布的写
入。
如果读操作在上一个周期执行写操作的地址上执行,则 SRAM
读出最新数据。 SRAM 通过绕过存储器阵列并读取寄存器的数
据实现这一操作。
深度扩展 (Depth Expansion)
深度扩展需要复制每一组的 LD 控制信号。 根据情况,组之间的
所有其他控制信号可以共用。
可编程阻抗
SRAM 上的 ZQ 引脚与 VSS 之间必须连接一个外部电阻 RQ,
以便 SRAM 能够调整其输出驱动器阻抗。RQ 的值必须相当于由
SRAM 控制的目标线路阻抗的 5 倍。 当 VDDQ = 1.5 V 时,保证
阻抗容错性不超过 ±15% 的 RQ 允许范围为 175  and 350 。
输出阻抗在加电后每 1024 个周期调整一次,以补偿电源电压漂移和温度
漂移。
随路时钟
未选中读端口时,CY7C1568KV18 首先完成待处理的读数据操
作。 内部同步电路会在负向输入时钟 (K) 的下一个上升沿自动使
输出进入三态。 这样一来,在深度扩展的情况下,无需插入等待
状态,即可在器件之间实现切换。
DDR II+ 上提供了随路时钟,能够简化高速系统中的数据捕获。
两个随路时钟由 DDR II+ 生成。 CQ 参照 K,CQ 参照 K。它们
是自由运行时钟,与 DDR II+ 的输入时钟保持同步。 随路时钟的
时序如第 24 页的 开关特性所示。
写操作
有效数据指示器 (QVLD)
通过在正向输入时钟 (K) 的上升沿将 R/W 置为低电平并将 LD 置
为低电平,即可启动写操作。 呈现给地址输入的地址会存储在写
地址寄存器中。 如果 BWS[1:0] 均置为有效,则在以下 K 时钟上
升沿,呈现给 D[17:0] 的数据会被锁存,并会存储到 18 位写数据
寄存器中。如果 BWS[1:0] 均置为有效,则在接下来的负向输入时
钟 (K) 上升沿,呈现给 D[17:0] 的信息将被存储到写数据寄存器
中。 36 位数据随后会写入到内存阵列的指定位置。 写访问在每
一个正向输入时钟 (K) 的上升沿启动。 这样做即可传输数据流,
从而在每个输入时钟(K 和 K)的上升沿将 18 位数据传入器件。
未选中写端口时,器件会在待定写操作完成之后忽略所有输入。
字节写操作
CY7C1568KV18 支持字节写操作。 关于写操作的启动,请参见
写操作 一节。 写入哪些字节由 BWS0 和 BWS1 决定,并且字节
会以每组 18 位数据字的方式被采样。 在写操作的数据部分,如
果将相应的 “ 字节写选择 ” 置为输入,则会锁存当前呈现的数据
并将其写入到器件中。 否则,器件中存储的该字节的数据将保持
不变。 此特性用于将读操作、修改操作或写操作简化为字节写操
作。
文档编号:001-63674 修订版 *B
DDR II+ 上提供了 QVLD,能够简化高速系统中的数据捕获。
QVLD 由 DDR II+ 器件和数据输出一起生成。该信号与随路时钟
边沿对齐,并遵循任何数据引脚的时序。 有效数据返回之前的半
个周期,该信号被激活。
PLL
这些芯片使用了一个 PLL,其工作频率介于 120 MHz 与指定的
最大时钟频率之间。 在加电期间,当 DOFF 连接到高电平时,
PLL 在时钟稳定 20 s 后被锁定。 通过使输入时钟 K 和 K 减慢
或停止至少 30 ns,可以将 PLL 复位。不过,无需复位 PLL,即
可将其锁定至所需的频率。在时钟稳定 20 s 后,PLL 会自动锁
定。 通过将 DOFF 引脚接地,可禁用 PLL。 当 PLL 处于关闭状
态时,器件会以 DDR I 模式工作 (具有 1 个周期的延迟,并且
访问时间更长) 。
有关信息请参考应用笔记,PLL
Considerations
in
QDRII/DDRII/QDRII+/DDRII+
(QDRII/DDRII/QDRII+/DDRII+ 中的 PLL 注意事项)。
第 9 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
应用示例
图 1 显示两个 DDR II+ 在一个应用程序中运行。.
表 1. 应用示例
DQ
A
SRAM#1
LD R/W BWS
ZQ
CQ/CQ
K K
R = 250ohms
DQ
A
SRAM#2
LD R/W BWS
ZQ
CQ/CQ
K K
R = 250ohms
DQ
Addresses
BUS
LD
MASTER
R/W
(CPU or ASIC)
BWS
Source CLK
Source CLK
Echo Clock1/Echo Clock1
Echo Clock2/Echo Clock2
文档编号:001-63674 修订版 *B
第 10 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
真值表
以下是 CY7C1561KV18、CY7C1576KV18 和 CY7C1565KV18 的真值表。 [3, 4, 5, 6, 7, 8]
操作
K
LD
R/W
DQ
DQ
写周期:
加载地址;等待一个周期;
在连续 K 和 K 上升沿输入写数据。
L–H
L
L
在 K(t + 1) 在 K(t + 1)

读周期: (2.5 周期延迟)
加载地址;等待 2.5 个周期;
在连续 K 和 K 上升沿读取数据。
L–H
L
H
在 K(t + 2) 在 K(t + 3)

NOP:无操作
L–H
H
X
High-Z
High-Z
待机:时钟停止
停止
X
X
前一个状态
前一个状态
写周期说明
CY7C1577KV18 的写周期说明表如下所示。[3, 9]
BWS0/ BWS1/
K
K
L
L–H
–
L
L
–
L
H
L–H
L
H
–
H
L
L–H
H
L
–
H
H
L–H
H
H
–
NWS0
NWS1
L
注释
在写过程的数据部分 :
CY7C1566KV18 两个半字节 (D[7:0]) 均写入到器件中。
CY7C1568KV18 两个字节 (D[17:0]) 均写入到器件中。
L–H 在写过程的数据部分 :
CY7C1566KV18 两个半字节 (D[7:0]) 均写入到器件中。
CY7C1568KV18 两个字节 (D[17:0]) 均写入到器件中。
–
在写过程的数据部分 :
CY7C1566KV18 仅低位半字节 (D[3:0]) 写入到器件中,D[7:4] 将保持不变。
CY7C1568KV18 仅低位字节 (D[8:0]) 写入到器件中,D[17:9] 将保持不变。
L–H 在写过程的数据部分 :
CY7C1566KV18 仅低位半字节 (D[3:0]) 写入到器件中,D[7:4] 将保持不变。
CY7C1568KV18 仅低位字节 (D[8:0]) 写入到器件中,D[17:9] 将保持不变。
–
在写过程的数据部分 :
CY7C1566KV18 仅高位半字节 (D[7:4]) 写入到器件中,D[3:0] 将保持不变。
CY7C1568KV18 仅高位字节 (D[17:9]) 写入到器件中,D[8:0] 将保持不变。
L–H 在写过程的数据部分 :
CY7C1566KV18 仅高位半字节 (D[7:4]) 写入到器件中,D[3:0] 将保持不变。
CY7C1568KV18 仅高位字节 (D[17:9]) 写入到器件中,D[8:0] 将保持不变。
–
在写操作的这一部分,不会有任何数据写入到器件中。
L–H 在写操作的这一部分,不会有任何数据写入到器件中。
注:注
3. X = “ 无需关注 ”,H = 逻辑高电平,L = 逻辑低电平、 代表上升沿。
4. 器件加电时将处于非选中状态,并且输出处于三态。
5. “A” 代表在启动数据操作时,由器件锁存的地址。 A + 1 代表突发 (Burst) 中的内部地址序列。
6. “t” 代表开始读 / 写操作的周期。t + 1 和 t + 2 分别代表 “t” 时钟周期之后的第一个和第二个时钟周期。
7. 数据输入会在 K 和 K 上升沿被寄存。 数据输出也在 K 和 K 上升沿提供。
8. 确保当时钟停止时,K = K 且 C = C = 高电平。 虽然这并不是必须的,但可以通过对称地克服传输线路充电,帮助实现最快的重启。
9. 基于根据写周期说明 表启动的写周期。 可以在写周期的不同部分更改 NWS0、NWS1、BWS0、BWS1、BWS2 和 BWS3 ,只要满足建立和保持要求即可。
文档编号:001-63674 修订版 *B
第 11 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
写周期说明
CY7C1577KV18 的写周期说明表如下所示。[10, 11]
BWS0
K
K
注释
L
L–H
–
在写过程的数据部分,单个字节 (D[8:0]) 写入到器件中。
L
–
L–H
在写过程的数据部分,单个字节 (D[8:0]) 写入到器件中。
H
L–H
–
在写操作的这一部分,不会有任何数据写入到器件中。
H
–
L–H
在写操作的这一部分,不会有任何数据写入到器件中。
写周期说明
CY7C1577KV18 的写周期说明表如下所示。[10, 11]
BWS0
BWS1
BWS2
BWS3
K
K
L
L
L
L
L–H
–
L
L
L
L
–
L
H
H
H
L–H
L
H
H
H
–
H
L
H
H
L–H
H
L
H
H
–
H
H
L
H
L–H
H
H
L
H
–
H
H
H
L
L–H
H
H
H
L
–
H
H
H
H
L–H
H
H
H
H
–
注释
在写过程的数据部分,全部四个字节 (D[35:0]) 都写入到器件中。
L–H 在写过程的数据部分,全部四个字节 (D[35:0]) 都写入到器件中。
–
在写过程的数据部分,仅低位字节 (D[8:0]) 写入到器件中。 D[35:9] 将保持不变。
L–H 在写过程的数据部分,仅低位字节 (D[8:0]) 写入到器件中。 D[35:9] 将保持不变。
–
在写过程的数据部分,仅字节 (D[17:9]) 写入到器件中。D[8:0] 和 D[35:18] 将保持不
变。
L–H 在写过程的数据部分,仅字节 (D[17:9]) 写入到器件中。D[8:0] 和 D[35:18] 将保持不
变。
–
在写过程的数据部分,仅字节 (D[26:18]) 写入到器件中。 D[17:0] 和 D[35:27] 将保持
不变。
L–H 在写过程的数据部分,仅字节 (D[26:18]) 写入到器件中。 D[17:0] 和 D[35:27] 将保持
不变。
–
在写过程的数据部分,仅字节 (D[35:27]) 写入到器件中。 D[26:0] 将保持不变。
L–H 在写过程的数据部分,仅字节 (D[35:27]) 写入到器件中。 D[26:0] 将保持不变。
–
在写操作的这一部分,不会有任何数据写入到器件中。
L–H 在写操作的这一部分,不会有任何数据写入到器件中。
注:
10. X = “ 无需关注 ”,H = 逻辑高电平,L = 逻辑低电平、­ 代表上升沿。
11. 基于根据写周期说明 表启动的写周期。 可以在写周期的不同部分更改 NWS0、NWS1、BWS0、BWS1、BWS2 和 BWS3 ,只要满足建立和保持要求即可。
文档编号:001-63674 修订版 *B
第 12 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
IEEE 1149.1 串行边界扫描 (JTAG)
这些 SRAM 在 FBGA 封装中加入了串行边界扫描测试端口
(TAP)。此部件完全符合 IEEE 标准 #1149.1-2001。TAP 在工作
时采用 JEDEC 标准 1.8 V I/O 逻辑电平。
禁用 JTAG 特性
可以在不使用 JTAG 特性的情况下运行 SRAM。 要禁用 TAP 控
制器,必须将 TCK 连接到低电平 (VSS),以防止额外的时钟输入
到器件中。 TDI 和 TMS 在内部上拉,并可处于未连接状态。 它
们也可以通过电阻上拉到 VDD。 TDO 必须保持未连接状态。 在
加电时,器件会复位,这不会干扰器件的工作。
器。 在 TCK 的上升沿,数据会以串行方式加载到 TDI 引脚。 在
TCK 的下降沿,数据会从 TDO 引脚输出。
指令寄存器
三位指令会以串行方式加载到指令寄存器中。 此寄存器在置于
TDI 和 TDO 引脚之间时被加载,如第 16 页的 TAP 控制器框图
所示。在加电时,指令寄存器会加载 IDCODE 指令。即使控制器
处于复位状态,也会加载 IDCODE 指令,如上一节所述。
当 TAP 控制器处于 Capture-IR 状态时,两个最低有效位会加载
二进制 “01” 样本,以便实现模块级别串行测试路径的故障隔离。
旁路寄存器
测试时钟仅能与 TAP 控制器配合使用。所有输入都在 TCK 的上
升沿被捕获。 所有输出都从 TCK 的下降沿被输出。
当数据以串行方式写入寄存器时,跳过某些芯片可能会有助于节
省时间。 旁路寄存器为单比特寄存器,可置于 TDI 和 TDO 引脚
之间, 从而使数据在写入 SRAM 时具有较小的延迟。 执行
BYPASS 指令时,旁路寄存器会置为低电平 (VSS)。
测试模式选择 (TMS)
边界扫描寄存器
TMS 输入用于向 TAP 控制器提供指令,并在 TCK 的上升沿被采
样。如果未使用 TAP,此引脚可以保持未连接状态。此引脚在内
部上拉,从而产生逻辑高电平。
边界扫描寄存器连接到 SRAM 上的所有输入和输出引脚。 扫描
寄存器中还包含一些无连接 (NC) 引脚,以便供更高密度的器件
使用。
测试数据输入 (TDI)
当 TAP 控制器处于 Capture-DR 状态时,边界扫描寄存器会加载
RAM 输入和输出环的内容。当控制器转入 Shift-DR 状态后,该
寄存器会被置于 TDI 和 TDO 引脚之间。 EXTEST、
SAMPLE/PRELOAD 和 SAMPLE Z 指令用于捕获输入和输出环
的内容。
测试端口 - 测试时钟
TDI 引脚用于以串行方式将信息输入到寄存器中,并可以连接到
任何寄存器的输入。TDI 和 TDO 之间的寄存器由加载到 TAP 指
令寄存器中的指令进行选择。 有关加载指令寄存器的信息,请参
见第 15 页的 TAP 控制器状态图。TDI 在内部上拉。如果未使用
TAP,此引脚可以保持未连接状态。 TDI 连接到任何寄存器的最
高有效位 (MSB)。
测试数据输出 (TDO)
TDO 输出引脚用于以串行方式从寄存器输出时钟数据。 输出有
效,取决于 TAP 状态机的当前状态 (请参见第 18 页的 指令代
码)。 输出会在 TCK 的下降沿改变。 TDO 连接到任何寄存器的
最低有效位 (LSB)。
执行 TAP 复位
通过将 TMS 强制置为高电平 (VDD) 达 5 个 TCK 上升沿,即可进
行复位。 此复位不会影响 SRAM 的工作,并且在 SRAM 工作期
间执行。 在加电时,TAP 会在内部复位,以确保 TDO 处于 High
Z 状态。
TAP 寄存器
此类寄存器位于 TDI 和 TDO 引脚之间,用于扫描 SRAM 测试电
路的数据输入和输出。 一次只能通过指令寄存器选择一个寄存
文档编号:001-63674 修订版 *B
第 19 页的 边界扫描顺序显示了各个位的连接顺序。 每个位都对
应于 SRAM 封装上的一个管脚。 寄存器的 MSB 连接到 TDI,
LSB 连接到 TDO。
标识 (ID) 寄存器
当指令寄存器中加载了 IDCODE 指令时,ID 寄存器会在
Capture-DR 状态期间加载供货商特定的 32 位代码。 IDCODE
已硬连线到 SRAM 中,当 TAP 控制器处于 Shift-DR 状态时,可
以将其读出。ID 寄存器具有供货商代码和第 18 页的 标识寄存器
定义中所述的其他信息。
TAP 指令集
三位指令寄存器可实现八个不同的指令。 第 18 页的 指令代码中
列出了所有组合。 其中三个指令列为了 RESERVED,请勿使用
这些指令。 本节将详细说明其他五个指令。
当指令寄存器置于 TDI 和 TDO 之间时,这些指令会在 Shift-IR
状态期间加载到 TAP 控制器中。在此状态期间,指令会通过 TDI
和 TDO 引脚被写入指令寄存器。 要在写入指令后执行指令,必
须使 TAP 控制器转入 Update-IR 状态。
第 13 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
IDCODE
IDCODE 指令用于将供货商特定的 32 位代码加载到指令寄存器
中。 它还会将指令寄存器置于 TDI 和 TDO 引脚之间,并会在
TAP 控制器进入 Shift-DR 状态后,将 IDCODE 移出器件。 在加
电时,或 每 当 TAP 控 制 器 处 于 Test-Logic-Reset 状态时,
IDCODE 指令都会加载到指令寄存器中。
SAMPLE Z
当 TAP 控制器处于 Shift-DR 状态时,SAMPLE Z 指令会将边界
扫描寄存器置于 TDI 和 TDO 引脚之间。SAMPLE Z 指令会将输
出总线置于 High Z 状态,直到在 Update-IR 状态期间提供了下
一条指令为止。
SAMPLE/PRELOAD
SAMPLE/PRELOAD
是
1149.1
强 制 指 令。
当
SAMPLE/PRELOAD 指令加载到指令寄存器中并且 TAP 控制器
处于 Capture-DR 状态时,边界扫描寄存器中会捕获输入和输出
引脚上数据的快照。
用户必须注意 TAP 控制器时钟的最高工作频率仅为 20 MHz,而
SRAM 时钟的工作频率要比它高一个数量级。 由于在时钟频率
方面存在较大差距,因此在 Capture-DR 状态期间,输入或输出
可能会出现跃变。 TAP 则可能会在跃变(半稳态)期间尝试捕获
信号。 虽然这并不会损坏器件,但无法保证捕获到的值是正确
的, 并且结果可能无法重复。
为了确保边界扫描寄存器捕获到正确的信号值,SRAM 信号必须
在足够长的时间内保持稳定,以达到 TAP 控制器的捕获建立加
保持时 间 (tCS
和
tCH)要 求。 如 果 在 设 计上无法在
SAMPLE/PRELOAD 指令期间停止 (或减慢)时钟,则可能无
法正确捕获 SRAM 时钟输入。即使存在这一问题,仍可以捕获所
有其他信号,只要忽略边界扫描寄存器中捕获的 CK 和 CK 的值
即可。
捕获数据后,通过将 TAP 置于 Shift-DR 状态,可以读出数据。
这会将边界扫描寄存器置于 TDI 和 TDO 引脚之间。
在选择另一个边界扫描测试操作之前,PRELOAD 用于在边界扫
描寄存器单元的已锁存并行输出处放置一个初始数据样本。
必要时,SAMPLE 和 PRELOAD 阶段的数据读写可以并发执行,
即可以在读出所捕获数据的同时,读入预加载的数据。
BYPASS
当 BYPASS 指令加载到指令寄存器中并且 TAP 处于 Shift-DR 状
态时,旁路寄存器会被置于 TDI 和 TDO 引脚之间。 BYPASS 指
令的优势是当模块上有多个器件连接在一起时,可以缩短边界扫
描路径。
EXTEST
EXTEST 指令用于通过系统输出引脚输出预加载的数据。 在
Shift-DR 控制器状态下,此指令还会将用于串行访问的边界扫描
寄存器置于 TDI 和 TDO 之间。
EXTEST OUTPUT BUS TRISTATE
IEEE 标准 1149.1 强制规定,TAP 控制器需要能够将输出总线置
于三态模式。
边界扫描寄存器在 108 位有一个特殊位。当此扫描单元 (称为 “
外测试输出总线三态 ”)在 TAP 控制器处于 Update-DR 状态期
间被锁存到预加载寄存器中时,如果输入 EXTEST 作为当前指
令,则该单元会直接控制输出(Q 总线)引脚的状态。 在置于高
电平时,它将允许输出缓冲器控制输出总线。 在置于低电平时,
此位会将输出总线置于 High Z 状态。
通过输入 SAMPLE/PRELOAD 或 EXTEST 指令,然后在
Shift-DR 状态期间将所需的位读入到该单元中,即可设置该位。
在 Update-DR 期间,加载到该移位寄存器单元中的值会被锁存
到预加载寄存器中。输入 EXTEST 指令后,此位会直接控制输出
Q 总线引脚。 请注意,此位会预置为高电平,以便在器件加电
时,以及当 TAP 控制器处于 Test-Logic-Reset 状态时,启动输
出。
Reserved
这些指令尚未实现,但可以留作日后使用。请勿使用这些指令。
文档编号:001-63674 修订版 *B
第 14 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
TAP 控制器状态图
The state diagram for the TAP controller follows. [12]
1
TEST-LOGIC
RESET
??
0
0
TEST-LOGIC/
IDLE
1
SELECT
DR-SCAN
1
1
SELECT
IR-SCAN
0
0
1
1
CAPTURE-DR
CAPTURE-IR
0
0
SHIFT-DR
0
SHIFT-IR
1
1
EXIT1-DR
1
EXIT1-IR
0
1
0
PAUSE-DR
0
PAUSE-IR
1
0
1
0
EXIT2-DR
0
EXIT2-IR
1
1
UPDATE-IR
UPDATE-DR
1
0
0
1
0
注:注
12. 每个状态旁边的 0/1 代表 TCK 上升沿上对应的 TMS 的值。
文档编号:001-63674 修订版 *B
第 15 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
TAP 控制器框图
0
旁路寄存器
2
选择
电路
TDI
1
0
选择
电路
指令寄存器
31
30
29
.
.
2
1
0
.
2
1
0
TDO
标识寄存器
108
.
.
.
边界扫描寄存器
TCK
TAP 控制器
TMS
TAP 电气特性
Over the Operating Range [13, 14, 15]
参数
说明
测试条件
最小值
最大值
单位
VOH1
输出高电平电压
IOH =2.0 mA
1.4
–
V
VOH2
输出高电平电压
IOH =100 A
1.6
–
V
VOL1
输出低电平电压
IOL = 2.0 mA
–
0.4
V
VOL2
输出低电平电压
IOL = 100 A
–
0.2
V
VIH
输入高电平电压
VIL
输入低电平电压
IX
输入和输出负载电流
0.65 VDD VDD + 0.3
GND  VI  VDD
V
–0.3
0.35 VDD
V
–5
5
A
注:
13. 这些特性为 TAP 输入 (TMS、TCK、TDI 和 TDO)的特性。 并行负载电平在电气特性表中指定。
14. 过冲:VIH (交流) < VDDQ + 0.3 V (脉冲宽度小于 tCYC/2),下冲: VIL (交流)>0.3 V (脉冲宽度小于 tCYC/2)。
15. 所有电压都是相对于接地的电压。
文档编号:001-63674 修订版 *B
第 16 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
TAP 交流开关特性
Over the Operating Range [16, 17]
参数
说明
最小值
最大值
单位
50
–
ns
–
20
MHz
20
–
ns
–
ns
tTCYC
TCK 时钟周期时间
tTF
TCK 时钟频率
tTH
TCK 时钟高电平
tTL
TCK 时钟低电平
20
建立时间
tTMSS
从 TMS 建立到 TCK 时钟上升沿的时间
5
–
ns
tTDIS
从 TDI 建立到 TCK 时钟上升沿的时间
5
–
ns
tCS
从捕获建立到 TCK 上升沿的时间
5
–
ns
tTMSH
TCK 时钟上升沿之后的 TMS 保持时间
5
–
ns
tTDIH
时钟上升沿之后的 TDI 保持时间
5
–
ns
tCH
时钟上升沿之后的捕获保持时间
5
–
ns
保持时间
输出时间
tTDOV
从 TCK 时钟为低到 TDO 有效的时间
–
10
ns
tTDOX
从 TCK 时钟为低到 TDO 无效的时间
0
–
ns
TAP 时序和测试条件
图 2 shows the TAP timing and test conditions. [17]
表 2. TAP 时序和测试条件
0.9V
1.8V
50W
TDO
0V
Z0 = 50W
(a)
所有输入脉冲
0.9V
CL = 20 pF
tTH
GND
tTL
测试时钟
TCK
tTMSH
tTMSS
tTCYC
测试模式选择
TMS
tTDIS
tTDIH
测试数据输入
TDI
测试数据输出
TDO
tTDOV
tTDOX
注:
16. tCS and tCH 指从边界扫描寄存器锁存数据的建立和保持时间要求。
17. 测试条件是使用 TAP 交流测试条件中的负载确定的。tR/tF = 1 ns。
文档编号:001-63674 修订版 *B
第 17 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
标识寄存器定义
值
指令字段
版本号 (31:29)
赛普拉斯公司器件
ID (28:12)
CY7C1566KV18
CY7C1577KV18
CY7C1568KV18
CY7C1570KV18
000
000
000
000
说明
版本号。
11010111000000100 11010111000001100 11010111000010100 11010111000100100 定义 SRAM 的类
型。
赛普拉斯公司
JEDEC ID (11:1)
ID 寄存器存在情况
(0)
00000110100
00000110100
00000110100
00000110100
允许对 SRAM 供货
商使用唯一标识。
1
1
1
1
指示是否存在 ID 寄
存器。
扫描寄存器大小
寄存器名称
位大小
指令
3
绕过
1
ID
32
边界扫描
109
指令代码
指令
代码
说明
EXTEST
000
捕获输入和输出环的内容。
IDCODE
001
在 ID 寄存器中加载供货商 ID 代码,并将该寄存器置于 TDI 和 TDO 之间。此操作不会影
响 SRAM 的工作。
SAMPLE Z
010
捕获输入和输出内容。 将边界扫描寄存器置于 TDI 和 TDO 之间。强制使所有 SRAM 输
出驱动器均进入 High Z 状态。
RESERVED
011
请勿使用: 此指令留作日后使用。
SAMPLE/PRELOAD
100
捕获输入和输出环的内容。 将边界扫描寄存器置于 TDI 和 TDO 之间。不会影响 SRAM
的工作。
RESERVED
101
请勿使用: 此指令留作日后使用。
RESERVED
110
请勿使用: 此指令留作日后使用。
BYPASS
111
将旁路寄存器置于 TDI 和 TDO 之间。 此操作不会影响 SRAM 的工作。
文档编号:001-63674 修订版 *B
第 18 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
边界扫描顺序
位编号
管脚 ID
位编号
管脚 ID
位编号
管脚 ID
位编号
管脚 ID
0
6R
28
10G
56
6A
84
1J
1
6P
29
9G
57
5B
85
2J
2
6N
30
11F
58
5A
86
3K
3
7P
31
11G
59
4A
87
3J
4
7N
32
9F
60
5C
88
2K
5
7R
33
10F
61
4B
89
1K
6
8R
34
11E
62
3A
90
2L
7
8P
35
10E
63
2A
91
3L
8
9R
36
10D
64
1A
92
1M
9
11P
37
9E
65
2B
93
1L
10
10P
38
10C
66
3B
94
3N
11
10N
39
11D
67
1C
95
3M
12
9P
40
9C
68
1B
96
1N
13
10M
41
9D
69
3D
97
2M
14
11N
42
11B
70
3C
98
3P
15
9M
43
11C
71
1D
99
2N
16
9N
44
9B
72
2C
100
2P
17
11L
45
10B
73
3E
101
1P
18
11M
46
11A
74
2D
102
3R
19
9L
47
10A
75
2E
103
4R
20
10L
48
9A
76
1E
104
4P
21
11K
49
8B
77
2F
105
5P
22
10K
50
7C
78
3F
106
5N
23
9J
51
6C
79
1G
107
5R
108
内部
24
9K
52
8A
80
1F
25
10J
53
7A
81
3G
26
11J
54
7B
82
2G
27
11H
55
6B
83
1H
文档编号:001-63674 修订版 *B
第 19 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
DDR II+ SRAM 中的加电顺序
PLL 限制
DDR II+ SRAM 必须按预定义的方式加电并初始化,以免执行未
定义的操作。
■
PLL 使用 K 时钟作为其同步输入。输入必须具有较低的相位抖
动 (以 tKC Var 表示)。
加电顺序
■
PLL 能够正常工作的最低频率为 120 MHz。
■
如果输入时钟不稳定并且启用了 PLL,则 PLL 可能会锁定到不
正确的频率,从而导致 SRAM 工作不稳定。 为了避免这种情
况,请提供 20 s 的稳定时钟,以便重新锁定到所需的时钟频
率。
■
通电并将 DOFF 置为高电平或低电平(所有其他输入都可以是
高电平或低电平)。
❐ 在施加 VDDQ 之前施加 VDD。
❐ 在施加 VREF 之前或与 VREF 同时施加 VDDQ。
❐ 将 DOFF 置为高电平。
■
提供连续 20 s 的稳定 DOFF (高电平)、电源和时钟 (K、
K),以便锁定 PLL。
~
~
表 3. 加电波形
K
K
~
~
Unstable Clock
> 20μs Stable clock
Start Normal
Operation
Clock Start (Clock Starts after V DD / V DDQ Stable)
VDD / VDDQ
DOFF
文档编号:001-63674 修订版 *B
V DD / V DDQ Stable (< +/- 0.1V DC per 50ns )
Fix HIGH (or tie to VDDQ)
第 20 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
最大额定值
超过最大额定值可能会缩短器件的使用寿命。用户指导未经过测
试。
存放温度 .................................................. –65 °C 到 +150 °C
通电状态下的环境温度 ............................. –55 °C 到 +125 °C
VDD 上相对于 GND 的供电电压......................-0.5V 到 +2.9V
抗中子软失效
说明
测试
条件
典型
值
最大
值*
单位
LSBU
逻辑单比特
错误
25 °C
197
216
FIT/
Mb
LMBU
逻辑多比特
错误
25 °C
0
0.01
FIT/
Mb
软栓锁
85 °C
0
0.1
FIT/
Dev
参数
VDDQ 上相对于 GND 的供电电压 GND ......... –0.5 V 到 +VDD
High Z 状态下为输出施加的直流电压 –0.5 V 到 VDDQ + 0.3 V
直流输入电压 [18] .................................–0.5 V 到 VDD + 0.3 V
输出电流 (低电平).................................................... 20 mA
静电放电电压 (MIL-STD-883、M 3015).............. > 2,001V
栓锁电流 ................................................................ > 200 mA
SEL
* 测试期间未出现 LMBU 或 SEL 事件;此列为统计得出的 2,按
95% 置信区间计算。 如需详细信息,请参考应用笔记 AN 54908
“Accelerated Neutron SER Testing and Calculation of Terrestrial
Failure Rates”。
工作范围
环境
温度 (TA)
VDD [19]
VDDQ [19]
商用
0 °C 到 +70 °C
1.8 ± 0.1 V
工业
–40 °C 至 +85 °C
1.4 V 至
VDD
范围
电气特性
DC Electrical Characteristics
Over the Operating Range [20]
参数
说明
测试条件
最小值
典型
值
最大值
单位
VDD
电源电压
1.7
1.8
1.9
V
VDDQ
I/O 供电电压
1.4
1.5
VDD
V
VOH
输出高电平电压
注 21
VDDQ/2 – 0.12
–
VDDQ/2 + 0.12
V
VOL
输出低电平电压
注 22
VDDQ/2 – 0.12
–
VDDQ/2 + 0.12
V
VOH(LOW)
输出高电平电压
IOH =0.1 mA,额定阻抗
VDDQ – 0.2
–
VDDQ
V
VOL(LOW)
输出低电平电压
IOL = 0.1 mA,额定阻抗
VSS
–
0.2
V
VIH
输入高电平电压
VREF + 0.1
–
VDDQ + 0.15
V
VIL
输入低电平电压
–0.15
–
VREF – 0.1
V
IX
输入漏电流
GND  VI  VDDQ
2
–
2
A
IOZ
输出漏电流
GND  VI  VDDQ, 输出被禁用
2
–
2
A
VREF
输入参考电压
0.68
0.75
0.95
V
[23]
典型值 = 0.75V
注:注
18. 过冲: VIH (交流) < VDDQ + 0.3 V (脉冲宽度小于 tCYC/2),下冲:VIL (交流)>0.3 V (脉冲宽度小于 tCYC/2)。
19. 加电:假设在 200 ms 内从 0 V 线性上升到 VDD(min)。 在此期间,VIH < VDD 且 VDDQ < VDD。
20. 所有电压都是相对于接地的电压。
21. 输出受阻抗控制。 对于 175  < RQ < 350  的值,IOH = –(VDDQ/2)/(RQ/5)。
22. 输出受阻抗控制。 对于 175  < RQ < 350  的值,IOL = (VDDQ/2)/(RQ/5)。
23. VREF (min) = 0.68V 或 0.46VDDQ 中的较大者; VREF (max) = 0.95V 或 0.54VDDQ 中的较小者。
文档编号:001-63674 修订版 *B
第 21 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
电气特性
(continued)
DC Electrical Characteristics
Over the Operating Range [20]
参数
IDD [24]
说明
VDD 的工作电流
最小值
典型
值
最大值
单位
(×8)
–
–
740
mA
(×9)
–
–
740
(×18)
–
–
760
(×36)
–
–
970
(×8)
–
–
690
(×9)
–
–
690
(×18)
–
–
700
(×36)
–
–
890
(×8)
–
–
630
(×9)
–
–
630
(×18)
–
–
650
(×36)
–
–
820
(×8)
–
–
580
(×9)
–
–
580
(×18)
–
–
590
(×36)
–
–
750
(×8)
–
–
380
(×9)
–
–
380
(×18)
–
–
380
(×36)
–
–
380
(×8)
–
–
360
(×9)
–
–
360
(×18)
–
–
360
(×36)
–
–
360
(×8)
–
–
340
(×9)
–
–
340
(×18)
–
–
340
(×36)
–
–
340
(×8)
–
–
320
(×9)
–
–
320
(×18)
–
–
320
(×36)
–
–
320
测试条件
VDD = 最大值,IOUT = 0
mA,
f = fMAX = 1/tCYC
550 MHz
500 MHz
450 MHz
400 MHz
ISB1
自动断电
电流
最大 VDD,
两个端口均未选中,VIN
 VIH 或 VIN  VIL
f = fMAX = 1/tCYC,
输入静态
550 MHz
500 MHz
450 MHz
400 MHz
mA
mA
mA
mA
mA
mA
mA
交流电气特性
超出工作范围 [25]
参数
说明
测试条件
最小值
典型值
最大值
单位
VIH
输入高电平电压
VREF + 0.2
–
VDDQ + 0.24
V
VIL
输入低电平电压
–0.24
–
VREF – 0.2
V
注:
24. 工作电流根据 50% 读周期和 50% 写周期计算得出。
25. 过冲: VIH (交流) < VDDQ + 0.3 V (脉冲宽度小于 tCYC/2),下冲:VIL (交流)>0.3 V (脉冲宽度小于 tCYC/2)。
文档编号:001-63674 修订版 *B
第 22 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
电容
在进行可能会影响这些参数的任何设计或工艺更改之前和之后测试。
参数
说明
CIN
输入电容
CO
输出电容
测试条件
TA = 25 C,f = 1 MHz,VDD = 1.8 V,VDDQ = 1.5 V
最大值
单位
4
pF
4
pF
热阻
在进行可能会影响这些参数的任何设计或工艺更改之前和之后测试。
参数
说明
JA
热电阻
(结温)
JC
热电阻
(壳温)
测试条件
165 FBGA 封装
单位
13.7
°C/W
3.73
°C/W
根据 EIA/JESD51 的要求,测试条件遵循测试热阻的标准测
试方法和过程。
表 4. 交流测试负载和波形
VREF = 0.75 V
VREF
0.75 V
VREF
输出
Z0 = 50 W
器件
以下
测试
ZQ
(a)
RL = 50 W
R = 50 W
输出
器件
以下
VREF = 0.75 V 测试
RQ =
250 W
0.75 V
ZQ
包括
JIG 和
SCOPE
5 pF
RQ =
250 W
0.25 V
所有输入脉冲
1.25 V
0.75 V
[26]
斜率 = 2 V/ns
(b)
注:
26. 除非另行指定,否则测试条件基于 2V/ns 的信号跃变时间、0.75V 的时序参考电平、V REF= 0.75 V、RQ = 250 、VDDQ = 1.5 V、0.25V 至 1.25V 的输入脉冲电平以
及具有指定 IOL/IOH 和负载电容的输出负载,如 图 4 的 (a) 所示。
文档编号:001-63674 修订版 *B
第 23 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
开关特性
超出工作范围 [27, 28]
赛普拉斯
参数
tPOWER
tCYC
tKH
tKL
tKHKH
建立时间
tSA
tSC
tSCDDR
tSD
保持时间
tHA
tHC
tHCDDR
联盟参数
说明
tKHKH
tKHKL
tKLKH
tKHKH
从 VDD (典型值)到第一次访问的时间 [29]
K 时钟周期时间
输入时钟 (K/K) 高电平
输入时钟 (K/K) 低电平
从 K 时钟上升沿到 K 时钟上升沿
的时间 (从上升沿到上升沿)
tAVKH
从地址建立到 K 时钟上升沿的时间
tIVKH
tIVKH
tDVKH
tKHAX
tKHIX
tKHIX
从控制建立到 K 时钟上升沿的时间 (LD、R/W)
双倍数据速率控制建立到时钟 (K/K) 上升沿
(BWS0、BWS1、BWS2、BWS3)的时间
从 D[X:0] 建立到时钟 (K/K) 上升沿的时间
K 时钟上升沿之后的地址保持时间
K 时钟上升沿之后的控制保持时间 (LD、R/W)
时钟 (K/K) 上升沿 (BWS0、BWS1、 BWS2、
BWS3)之后的双倍数据速率控制保持时间
时钟 (K/K) 上升沿之后的 D[X:0] 保持时间
tHD
输出时间
tCO
tDOH
tKHDX
tCCQO
tCQOH
tCQD
tCQDOH
tCQH
tCQHCQH
tCHCQV
tCHCQX
tCQHQV
tCQHQX
tCQHCQL
tCQHCQH
tCHZ
tCHQZ
tCLZ
tCHQX1
tCQHQVLD
从时钟 (K/K) 上升沿到 Low Z 的时间 [31, 32]
从随路时钟为高到 QVLD 有效的时间 [33]
tKC Var
tKC 时钟
tKC 复位
时钟相位抖动
PLL 锁定时间 (K)
从 K 为静态到 PLL 复位的时间 [34]
tQVLD
PLL 时序
tKC Var
tKC 时钟
tKC 复位
tCHQV
tCHQX
550 MHz
500 MHz
450 MHz
400 MHz
单
最小 最大 最小 最大 最小 最大 最小 最大 位
值
值
值
值
值
值
值
值
1
–
1
–
1
–
1
–
ms
1.81 8.4 2.0 8.4 2.2 8.4 2.5 8.4 ns
0.4
–
0.4
–
0.4
–
0.4
–
ns
0.4
–
0.4
–
0.4
–
0.4
–
ns
0.77
–
0.85
–
0.94
–
1.06
–
ns
0.23
–
0.25
–
0.275
–
0.4
–
ns
0.23
–
0.25
–
0.275
–
0.4
–
ns
0.18
–
0.20
–
0.22
–
0.28
–
ns
0.18
–
0.20
–
0.22
–
0.28
–
ns
0.23
0.23
–
–
0.25
0.25
–
–
0.275
0.275
–
–
0.4
0.4
–
–
ns
ns
0.18
–
0.20
–
0.22
–
0.28
–
ns
0.18
–
0.20
–
0.22
–
0.28
–
ns
K/K 时钟上升沿到数据有效的时间
–
输出 K/K 时钟上升沿之后的数据输出保持时间(从 –0.45
有效到有效)
从 K/K 时钟上升沿到随路时钟有效的时间
–
K/K 时钟上升沿之后的随路时钟保持时间
–0.45
从随路时钟为高到数据有效的时间
–
从随路时钟为高到数据无效的时间
–0.15
输出时钟 (CQ/CQ) 高电平 [30]
0.655
从 CQ 时钟上升沿到 CQ 时钟上升沿的时间
0.655
(上升沿到上升沿)[30]
时钟 (K/K) 上升沿到 high Z 的时间(从有效到 high
–
Z) [31, 32]
0.45
–
0.45
–
0.45
–
0.45 ns
– –0.45 – –0.45 – –0.45 –
ns
0.45
–
0.15
–
–
–
0.45
–
0.45
–
0.45
–
0.45 ns
–0.45 – –0.45 – –0.45 –
ns
–
0.15
–
0.15
–
0.20 ns
–0.15 – –0.15 – –0.20 –
ns
0.75
–
0.85
–
1.00
–
ns
0.75
–
0.85
–
1.00
–
ns
–
0.45
–
0.45
–
0.45 ns
–0.45 – –0.45 – –0.45 – –0.45 –
ns
–0.15 0.15 –0.15 0.15 –0.15 0.15 –0.20 0.20 ns
–
20
30
0.15
–
–
–
20
30
0.15
–
–
–
20
30
0.15
–
–
–
20
30
0.20 ns
–
s
–
ns
注:
27. 注除非另行指定,否则测试条件基于 2V/ns 的信号跃变时间、0.75V 的时序参考电平、V REF= 0.75 V、RQ = 250 、VDDQ = 1.5 V、0.25V 至 1.25V 的输入脉冲电平
以及具有指定 IOL/IOH 和负载电容的输出负载,如 图 4 的 (a) 所示。
28. 当最大频率高于 400 MHz 的部件在较低时钟频率下工作时,它需要工作频率范围的输入时序,并会以该频率范围的输出时序来输出数据。
29. 此部件拥有内部电压调节器; tPOWER 为要启动读操作或写操作,开始提供的电源必须高于 VDD 最小值的时间。
30. 这些参数是根据输入时序参数 (tCYC/2 - 250 ps,其中 250 ps 是内部抖动)推导出来的。 这些参数仅由设计保证,未在生产中进行过测试。
31. 如图 4 的 (b) 部分所示,tCHZ、tCLZ 是用一个 5 pF 的负载电容确定的。 跃变在稳定状态电压  100 mV 的条件下测量。
32. 在任何电压和温度下,tCHZ 均小于 tCLZ,且 tCHZ 均小于 tCO。
33. tQVLD 规范适用于 QVLD 信号的上升沿和下降沿。
34. 保持为 >VIH 或 <VIL。
文档编号:001-63674 修订版 *B
第 24 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
开关波形
读 / 写 / 取消选中操作过程 [35, 36, 37]
表 5. 2.5 个周期读取延迟的波形
NOP
1
READ
2
READ
3
NOP
5
NOP
4
WRITE
7
NOP
6
WRITE
8
READ
9
NOP
10
NOP
11
12
K
t KH
t KHKH
tCYC
t KL
K
LD
tSC t HC
R/W
A
A0
A1
t SA t HA
A2
t QVLD
t QVLD
A3
A4
t QVLD
QVLD
tHD
t HD
tSD
Q00
DQ
tCLZ
(Read Latency = 2.5 Cycles)
Q01 Q10 Q11
t DOH
tCO
t CCQO
tSD
D20 D21
D30
D31
Q40
tCHZ
t CQD
t CQDOH
t CQOH
CQ
t CQOH
t CCQO
tCQH
tCQHCQH
CQ
DON’T CARE
UNDEFINED
注:注
35. Q00 指地址 A0 的输出。 Q01 指 A0 后的下一个内部突发 (Burst) 地址 (即 A0+1)的输出。
36. 在 NOP 后的一个时钟周期内会禁用输出 (High Z)。
37. 在此示例中,如果地址 A4 = A3,则数据 Q40 = D30 且 Q41 = D31。写数据会立即作为读结果往前传。 此注解适用于整个示意图。
文档编号:001-63674 修订版 *B
第 25 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
订购信息
下表仅包含目前可以供应的部件。如果您没有看到自己需要的部件,请与当地销售代表联系。如需更多信息,请访问赛普拉斯公司网
站 www.cypress.com,并参考 http://www.cypress.com/products 上的产品汇总页。
赛普拉斯公司拥有一个由办事处、解决方案中心、工厂和经销商组成的全球性网络。要查找距您最近的办事处,请访问
http://www.cypress.com/go/datasheet/offices?
速度
(MHz)
550
订购代码
CY7C1568KV18-550BZXI
封装
框图
部件和封装类型
工作
范围
51-85180 165 脚 Ball FBGA (13 × 15 × 1.4 mm) 不含铅
工业
51-85180 165 脚 Ball FBGA (13 × 15 × 1.4 mm)
商用
CY7C1570KV18-550BZXI
500
CY7C1568KV18-500BZC
CY7C1570KV18-500BZC
CY7C1568KV18-500BZXC
51-85180 165 脚 Ball FBGA (13 × 15 × 1.4 mm) 不含铅
CY7C1570KV18-500BZXC
CY7C1568KV18-500BZXI
51-85180 165 脚 Ball FBGA (13 × 15 × 1.4 mm) 不含铅
工业
51-85180 165 脚 Ball FBGA (13 × 15 × 1.4 mm)
商用
CY7C1570KV18-500BZXI
450
CY7C1568KV18-450BZC
CY7C1570KV18-450BZC
CY7C1568KV18-450BZXC
51-85180 165 脚 Ball FBGA (13 × 15 × 1.4 mm) 不含铅
CY7C1570KV18-450BZXC
CY7C1568KV18-450BZXI
51-85180 165 脚 Ball FBGA (13 × 15 × 1.4 mm) 不含铅
工业
51-85180 165 脚 Ball FBGA (13 × 15 × 1.4 mm)
商用
CY7C1570KV18-450BZXI
400
CY7C1568KV18-400BZC
CY7C1570KV18-400BZC
CY7C1568KV18-400BZXC
51-85180 165 脚 Ball FBGA (13 × 15 × 1.4 mm) 不含铅
CY7C1570KV18-400BZXC
CY7C1568KV18-400BZXI
51-85180 165 脚 Ball FBGA (13 × 15 × 1.4 mm) 不含铅
工业
CY7C1570KV18-400BZXI
订购代码定义
CY 7C 15XX K V18
XXX XXX X
温度范围: X = C 或 I
C = 商业级; I = 工业级
封装类型: XXX = BZ 或 BZX
BZ = 165 脚 Ball FBGA
BZX = 165 脚 Ball FPBGA (不含铅)
频率范围:550 MHz 或 500 MHz 或 450 MHz 或 400 MHz
V18 = 1.8 V
Die 修订版
部件标识符
15XX = 1566 或 1577 或 1568 或 1570
销售代码: 7C = SRAM
公司 ID:CY = 赛普拉斯
文档编号:001-63674 修订版 *B
第 26 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
封装图
Figure 6. 165 脚 Ball FBGA (13 × 15 × 1.4 mm)
51-85180 *F
文档编号:001-63674 修订版 *B
第 27 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
缩略语
文档规范
缩略语
说明
测量单位
DDR
双倍数据速率
FPBGA
小间距 BGA
ns
纳秒
HSTL
高速收发器逻辑
V
伏特
I/O
输入 / 输出
µA
微安
JTAG
联合测试行动小组
µs
微秒
LSB
最低有效位
mV
毫伏
MSB
最高有效位
mA
毫安
PLL
锁相环
ms
毫秒
SRAM
静态随机存取存储器
毫米
毫米
TAP
测试端口
MHz
兆赫兹
TCK
测试时钟
pF
皮法
TMS
测试模式选择
W
瓦特
TDI
测试数据输入
%
百分比
TDO
测试数据输出
kW
千欧
W
欧姆
°C
摄氏度
文档编号:001-63674 修订版 *B
符号
测量单位
第 28 页,共 页
CY7C1566KV18/CY7C1577KV18
CY7C1568KV18/CY7C1570KV18
文档修订记录页
文档标题:CY7C1566KV18/CY7C1577KV18/CY7C1568KV18/CY7C1570KV18, 72-Mbit DDR II+ SRAM 2- 字突发架构(2.5 周期
读延迟)
文档编号:001-63674
修订版 ECN 编号
本
**
3010516
变更人
提交日期
变更说明
VLX
08/18/2010
Translation of spec 001-15880 *G
*A
3379011
VLX
09/21/2011
从订购信息表中删除了无效部件。
在订购信息表中加入了下列部件:
CY7C1568KV18-550BZC、CY7C1570KV18-550BZC、
CY7C1568KV18-550BZXC 和 CY7C1570KV18-550BZXC。
删除了中的无效部件并增加了 CY7C1568KV18-550BZXI 和
CY7C1570KV18-550BZXI 第 26 页的 订购信息。增加了 第 26 页的 订购代码
定义。
增加了 缩略语 和 测量单位。
未进行技术方面的更新。更新了表格格式以保证一致性。
*B
4387111
SCHC
05/22/2014
Updated 封装图 :
spec 51-85180 – Changed revision from *C to *F.
销售、解决方案和法律信息
全球销售和设计支持
赛普拉斯公司拥有一个由办事处、解决方案中心、工厂和经销商组成的全球性网络。 要找到距您最近的办事处,请访问赛普拉斯所在
地。
产品
汽车用产品
接口
照明与电源控制
PSoC 解决方案
cypress.com/go/automotive
时钟与缓冲器
cypress.com/go/clocks
psoc.cypress.com/solutions
cypress.com/go/interface
PSoC 1 | PSoC 3 | PSoC 5
cypress.com/go/powerpsoc
cypress.com/go/plc
存储器
cypress.com/go/memory
光学与图像传感器
cypress.com/go/image
PSoC
cypress.com/go/psoc
触摸感应产品
cypress.com/go/touch
USB 控制器
无线 /RF 产品
cypress.com/go/USB
cypress.com/go/wireless
© 赛普拉斯半导体公司,2010-2014。此处所包含的信息可能会随时更改,恕不另行通知。 除赛普拉斯产品内嵌电路之外,赛普拉斯半导体公司不对其他任何电路的使用承担任何责任, 也不根据专利
或其他权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议,否则赛普拉斯产品不保证能够用于或适用于医疗、生命支持、救生、关键控制或安全应用等用途。此外,对于可
能发生运转异常和故障并对用户造成严重伤害的生命支持系统,赛普拉斯不授权将其产品用作此类系统的关键组件。 若将赛普拉斯产品用于生命支持系统中,则表示制造商将承担因此类使用而招致的
所有风险,并确保赛普拉斯免于因此而受到任何指控。
所有源代码 (软件和 / 或固件)均归赛普拉斯半导体公司 (赛普拉斯)所有,并受到全球专利法规 (美国和美国以外的专利法规)、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许
可者授予适用于个人的、非独占性、不可转让的许可,用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品,并且其目的只能是创建自定义软件和 / 或固件,以
支持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途之外,未经赛普拉斯的明确书面许可,不得对此源代码进行任何复制、修改、转换或演示。
免责声明: 赛普拉斯不针对此材料提供任何类型的明示或暗示保证,包括 (但不仅限于)针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的
权利。 赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。 对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统,赛普拉斯不授权将其产品用作此类系统的关键组
件。若将赛普拉斯产品用于生命支持系统中,则表示制造商将承担因此类使用而招致的所有风险,并确保赛普拉斯免于因此而受到任何指控。
产品使用可能受到适用的赛普拉斯软件许可协议限制。
文档编号:001-63674 修订版 *B
修订时间 2014 年 5 月 22 日
第 29 页,共 页
QDR RAM 和四倍数据速率 RAM 构成了由赛普拉斯、IDT、NEC、Renesas 和 Samsung 开发的新产品系列。 本文件中提及的所有产品和公司名称均为其各自所有者的商标。