CY14C101PA, CY14B101PA, CY14E101PA 1-Mbit (128 K × 8) Serial (SPI) nvSRAM with Real Time Clock Datasheet (Chinese).pdf

CY14C101PA
CY14B101PA
CY14E101PA
具有实时时钟功能的 1-Mbit (128 K × 8)
串行 (SPI) nvSRAM
具有实时时钟功能的 1-Mbit (128K x 8) 串行 (SPI) nvSRAM
特性
„ 1 Mbit 非易失性静态随机存取存储器 (nvSRAM)
ˆ 内部采用 128K x 8 的组织方式
ˆ 在断电时自动启动 (自动存储)或者由用户使用 SPI 指令
(软件存储)或 HSB 引脚(硬件存储)启动到 QuantumTrap
非易失性元件的存储
ˆ 在加电时触发回读至 SRAM(加电回读)或通过 SPI 指令触
发回读至 SRAM (软件回读)
ˆ 只需一个小电容,即可在断电时实现自动存储
„ 可靠性高
ˆ 无限次读、写和回读循环
ˆ 一百万次 QuantumTrap 存储循环
ˆ 数据保留时间:20 年 (85°C)
„ 实时时钟 (RTC)
ˆ 功能齐全的 RTC
ˆ 看门狗定时器
ˆ 带可编程中断的时钟警报
ˆ 备用电源失败指示
ˆ 可编程频率(1 Hz、512 Hz、4096 Hz、32.768 kHz)方波
输出
ˆ RTC 备用电容或电池
ˆ 备用电流为 0.45 µA (典型值)
„ 40 MHz 和 104 MHz 高速串行外设接口 (SPI)
ˆ 40 MHz 时钟频率 SPI 读写,循环延迟为零
ˆ 104 MHz 时钟频率 SPI 读写 (使用特殊快速读取指令)
ˆ 支持 SPI 模式 0 (0,0) 和模式 3 (1,1)
„ 对特殊功能的 SPI 访问
ˆ 非易失性存储 / 回读
ˆ 8 字节序列号
ˆ 制造商 ID 和产品 ID
ˆ 睡眠模式
逻辑框图
VCC
„ 写保护
ˆ 使用写保护 (WP) 引脚提供硬件保护
ˆ 使用写禁用指令提供软件保护
ˆ 可为 1/4、 1/2 或整个阵列提供软件模块保护
„ 低功耗
ˆ 频率为 40 MHz 时,平均有功电流为 3 mA
ˆ 待机模式下的平均电流为 250 µA
ˆ 睡眠模式下的电流为 8 µA
„ 行业标准配置
ˆ 工作电压:
• CY14C101PA:VCC = 2.4 V 至 2.6 V
• CY14B101PA:VCC = 2.7 V 至 3.6 V
• CY14E101PA:VCC = 4.5 V 至 5.5 V
ˆ 工业级温度
ˆ 16 引脚小外形集成电路 (SOIC) 封装
ˆ 符合有害物质限制 (RoHS)
概述
赛普拉斯 CY14X101PA 将 1 Mbit 的 nvSRAM[1] 和功能齐全的
RTC 通过串行 SPI 接口整合在了一个单片集成电路中。该存储器
采用 “128 K 字,每字 8 位 ” 的组织方式。嵌入式非易失性元件通
过采用 QuantumTrap 技术,打造出了世界上最可靠的非易失性
存储器。 SRAM 能够实现无限次读写循环,而 QuantumTrap 单
元则能够提供高度可靠的非易失性数据存储空间。断电时,数据
会从 SRAM 自动转移到非易失性元件中 (“ 存储 ” 操作)。加电
时,数据会从非易失性存储器回读到 SRAM(“ 回读 ” 操作)。也
可通过 SPI 指令触发 “ 存储 ” 和 “ 回读 ” 操作。
VCAP VRTCcap VRTCbat
Serial Number
8x8
Power Control
Block
Manufacturer ID /
Product ID
Quantum Trap
128 K x 8
SLEEP
SI
RDSN/WRSN/RDID
CS
READ/WRITE
SPI Control Logic
Write Protection
Instruction decoder
SCK
WP
SO
RDRTC/WRTC
Xin
STORE/RECALL/ASENB/ASDISB
WRSR/RDSR/WREN
Memory Data
&
Address Control
SRAM
128 K x 8
STORE
RECALL
Status Register
RTC Control Logic
Registers
Counters
INT/SQW
Xout
注
1. 在整个文档中该组件称为 nvSRAM。
Cypress Semiconductor Corporation
Document Number: 001-87306 Rev. **
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
Revised April 24, 2013
CY14C101PA
CY14B101PA
CY14E101PA
目录
引脚分布 ............................................................................. 3
引脚定义 ............................................................................. 3
组件操作 ............................................................................. 4
SRAM 写入 .................................................................. 4
SRAM 读取 .................................................................. 4
存储操作 ...................................................................... 4
自动存储操作 ............................................................... 4
软件存储操作 ............................................................... 5
硬件存储和 HSB 引脚操作 ........................................... 5
回读操作 ...................................................................... 5
硬件回读 (加电)......................................................... 5
软件回读 ...................................................................... 5
禁用和启用自动存储 .................................................... 5
串行外设接口 ...................................................................... 6
SPI 概述 ...................................................................... 6
SPI 模式 .............................................................................. 7
SPI 操作功能 ...................................................................... 8
加电 ............................................................................. 8
断电 ............................................................................. 8
有功功率模式和待机功率模式 ...................................... 8
SPI 功能说明 ...................................................................... 9
状态寄存器 ........................................................................ 10
读取状态寄存器 (RDSR) 指令 ................................... 10
快速读取状态寄存器
(FAST_RDSR) 指令 .......................................................... 10
写入状态寄存器 (WRSR) 指令 ................................... 10
写入保护和模块保护 ......................................................... 11
写入启用 (WREN) 指令 ............................................. 11
写入禁用 (WRDI) 指令 ............................................... 12
模块保护 .................................................................... 12
硬件写入保护 (WP 引脚)......................................... 12
存储器访问 ........................................................................ 12
读取序列 (READ) 指令 .............................................. 12
快速读取序列 (FAST_READ) 指令 ............................ 12
写入序列 (WRITE) 指令 ............................................. 13
RTC 访问 .......................................................................... 15
读取 RTC (RDRTC) 指令 ........................................... 15
快速读取序列
(FAST_RDRTC) 指令 ....................................................... 15
写入 RTC (WRTC) 指令 ............................................ 16
nvSRAM 特殊指令 ........................................................... 16
软件存储 (STORE) 指令 ............................................ 16
软件回读 (RECALL) 指令 .......................................... 16
自动存储启用 (ASENB) 指令 ..................................... 16
自动存储禁用 (ASDISB) 指令 .................................... 17
特殊指令 ........................................................................... 17
睡眠指令 .................................................................... 17
序列号 ............................................................................... 17
WRSN (序列号写入)指令 ...................................... 17
RDSN (序列号读取)指令 ....................................... 18
Document Number: 001-87306 Rev. **
FAST_RDSN
(序列号快速读取)指令 ................................................... 18
组件 ID .............................................................................. 19
RDID (组件 ID 读取)指令 ...................................... 19
FAST_RDID (组件 ID 快速读取)指令 .................... 20
保持引脚操作 .................................................................... 20
实时时钟操作 .................................................................... 21
nvTIME 操作 .............................................................. 21
时钟操作 .................................................................... 21
读取时钟 .................................................................... 21
设置时钟 .................................................................... 21
备用电源 .................................................................... 21
停止和启动振荡器 ...................................................... 21
校准时钟 .................................................................... 22
警报 ........................................................................... 22
看门狗定时器 ............................................................. 22
可编程方波发生器 ...................................................... 23
功耗监控器 ................................................................ 23
备用电源监控器 ......................................................... 23
中断 ........................................................................... 23
中断寄存器 ................................................................ 23
标志寄存器 ................................................................ 24
最大额定值 ........................................................................ 30
工作范围 ........................................................................... 30
直流电气特性 .................................................................... 30
数据保留与耐久性 ............................................................. 31
电容 .................................................................................. 31
热阻 .................................................................................. 32
交流测试负载和波形 ......................................................... 32
交流测试条件 .................................................................... 32
RTC 特性 .......................................................................... 33
交流开关特性 .................................................................... 33
开关波形 ........................................................................... 34
自动存储或加电回读 ......................................................... 35
开关波形 ........................................................................... 35
软件控制的存储 / 回读循环 ............................................... 36
开关波形 ........................................................................... 36
硬件存储循环 .................................................................... 37
开关波形 ........................................................................... 37
订购信息 ........................................................................... 38
订购代码定义 ............................................................. 38
封装图 ............................................................................... 39
缩略语 ............................................................................... 40
文档规范 ........................................................................... 40
测量单位 .................................................................... 40
文档修订记录页 ................................................................ 41
销售、解决方案和法律信息 .............................................. 42
全球销售和设计支持 .................................................. 42
产品 ........................................................................... 42
PSoC 解决方案 .......................................................... 42
Page 2 of 42
CY14C101PA
CY14B101PA
CY14E101PA
引脚分布
图 1. 16 引脚 SOIC 的引脚分布
NC
1
16
VCC
VRTCbat
2
15
INT/SQW
Xout
3
14
VCAP
Xin
4
13
SO
Top View
not to scale
WP
5
12
SI
HOLD
6
11
SCK
VRTCcap
7
10
CS
VSS
8
9
HSB
引脚定义
引脚名称
I/O 类型
说明
CS
输入
芯片选择:当置于低电平状态时,激活该组件。驱动该引脚至高电平可以将组件置于低功耗待机模式。
SCK
输入
串行时钟:以 fSCK 的最大速度运行。串行输入被锁存在本时钟的上升沿。串行输出被锁存在本时钟的
下降沿。
SI
输入
串行输入:用于输入所有 SPI 指令和数据的引脚。
SO
输出
串行输出:用于通过 SPI 输出数据的引脚。
WP
输入
写保护:在 SPI 中实现硬件写入保护。
HOLD
输入
HOLD 引脚:暂停串行操作
HSB
输入 / 输出
硬件存储繁忙:
输出:低电平时指示 nvSRAM 繁忙状态。在每次硬件和软件存储操作之后, HSB 通过标准输出高电流
变为高电平一小段时间 (tHHHD),然后通过内部弱上拉电阻一直保持高电平(外部上拉电阻连接可选)。
输入:通过从外部将引脚置于低电平状态实现硬件存储。
VCAP
电源
自动存储电容。在将数据从 SRAM 存储到非易失性元件的过程中断电时为 nvSRAM 提供电源。如果不
需要自动存储,则必须将该引脚置于 “ 无连接 ” 状态。该引脚绝对不可以接地。
VRTCcap [2]
电源
VRTCbat [2]
RTC 备用电容:如果使用 VRTCbat,则必须保持未连接状态。
电源
RTC 备用电池:如果使用 VRTCcap,则必须保持未连接状态。
输出
晶振输出连接
输入
晶振输入连接
输出
中断输出 / 校准 / 方波。可编程,以响应时钟警报、看门狗定时器和功耗监控器。还可通过编程设置为
高电平 (推或拉)或低电平 (开漏)有效。在校准模式下,可输出 512 Hz 方波。在方波模式下,用户
可选择 1 Hz、 512 Hz、 4096 Hz 或 32768 Hz 频率做为连续输出。
Xout
[2]
Xin [2]
INT/SQW
[2]
NC
无连接
VSS
电源
接地
VCC
电源
电源
无连接。该引脚未连接到 die。
注
2. 如果不使用 RTC 功能,则必须让其保持未连接状态。
Document Number: 001-87306 Rev. **
Page 3 of 42
CY14C101PA
CY14B101PA
CY14E101PA
组件运行
SRAM 读取
CY14X101PA 是 1 Mbit nvSRAM 存储器,带集成 RTC 和 SPI 接
口。对 nvSRAM 的所有读取和写入操作都发生在 SRAM 上,它
为 nvSRAM 提供独一无二的处理无限次存储器写入操作的能
力。SRAM 中的数据由存储序列保护,该序列将数据并行传输到
非易失性 QuantumTrap 单元中。小电容 (VCAP) 用于在断电时将
SRAM 数据自动存储到非易失性单元中,从而在断电时保障数据
安全。通过可靠的 SONOS 技术制造的 QuantumTrap 非易失性
元件使 nvSRAM 成为保护数据存储安全的最理想选择。
读取循环以 SPI 总线速度执行。在执行 READ 指令之后,可在零
循环延迟的情况下读出数据。可用最大 40 MHz 的时钟速度使用
READ 指令。READ 指令通过 nvSRAM 的 SI 引脚发出,由 READ
操作码和三个字节的地址组成。该数据在 SO 引脚上读出。
在 CY14X101PA 中, 1 Mbit 存储器阵列采用 “128 K 字,每字 8
位 ” 的组织方式。该存储器可以通过标准 SPI 接口访问,该接口
可以实现高达 40 MHz 的高时钟速度,且具有零循环延迟的读取
和写入循环。nvSRAM 芯片支持 104 MHz 的 SPI 访问速度并通
过特殊指令进行读取操作。 CY14X101PA 支持 SPI 模式 0 和模
式 3 (CPOL, CPHA = 0, 0 和 1, 1),并做为 SPI 从组件工作。
组件使用芯片选择 (CS) 引脚启用,通过串行输入 (SI)、串行输出
(SO) 和串行时钟 (SCK) 引脚访问。
CY14X101PA 通过 WP 引脚和 WRDI 指令提供硬件和软件写保
护功能。CY14X101PA 还使用状态寄存器中的 BP0 和 BP1 引脚
提供模块写保护机制(1/4、1/2 或全阵列)。而且,HOLD 引脚
可用于在未复位串行序列的情况下暂停任何串行通信。
CY14X101PA 使用标准 SPI 操作码进行存储器访问。除了用于
读和写的通用 SPI 指令,CY14X101PA 还提供四个特殊指令,通
过这四个特殊指令可以使用四个 nvSRAM 特定功能:存储、回
读、自动存储禁用 (ASDISB) 和自动存储启用 (ASENB)。
nvSRAM 与串行 EEPROM 相比的主要优点是对 nvSRAM 的所
有读和写操作都以 SPI 总线的速度执行,且循环延迟为零。因
此,在任何存储器访问之后不需要等待时间。存储和回读操作需
要有限时间来完成,在此期间将禁止所有存储器访问。当存储或
回读操作进行时,组件的繁忙状态将由硬件存储繁忙 (HSB) 引脚
指示,并且在状态寄存器的 RDY 位上反映出来。
SRAM 写入
对 nvSRAM 的所有写操作都在 SRAM 上执行,不会用完非易失
性存储器的任何耐久性循环。这允许您执行无限次的写入操作。
通过 WRITE 指令执行写循环。WRITE 指令通过 nvSRAM 的 SI
引脚发出,由 WRITE 操作码、三个字节的地址和一个字节的数
据组成。对 nvSRAM 的写操作以 SPI 总线速度完成,并且循环
延迟为零。
CY14X101PA 可以通过 SPI 执行突发模式写操作。这可以在不
发出新的 WRITE 指令的情况下在连续的地址上启用写操作。当
在 突 发 模 式 到 达 存 储 器 的 最 后 一 个 地 址 时,地 址 翻 转 为
0x00000,该组件继续写入。
SPI 写循环序列在 SPI 协议说明的 “ 存储器访问 ” 一节中定义。
Document Number: 001-87306 Rev. **
如果速度超过 40 MHz (最大 104 MHz),要求使用 FAST_READ
指令。 FAST_READ 指 令通 过 nvSRAM 的 SI 引脚发 出,由
FAST_READ 操作码和三个字节的地址和一个虚拟字节组成。该数
据在 SO 引脚上读出。
CY14X101PA 可以通过 SPI 执行突发模式读操作。这可以在不
发出新的 READE 指令的情况下在连续的地址上启用写操作。当
在突发模式读取中到达存储器的最后一个地址时,地址翻转为
0x00000,该组件继续读取。
SPI 读循环序列在 SPI 协议说明的 “ 存储器访问 ” 一节中定义。
存储操作
存储操作将 SRAM 中的数据传输到非易失性 QuantumTrap 单
元。CY14X101PA 使用三个存储操作之一将数据存储到非易失性
单元:自动存储,组件断电时激活;软件存储,通过 STORE 指
令激活;和硬件存储,通过 HSB 激活。在存储循环期间,首先擦
除上一个非易失性数据,接下来执行非易失性元件程序。启动存
储循环后,将禁止对 CY14X101PA 的读 / 写操作,直到循环完成。
系统可以监控状态寄存器中的 HSB 信号或 RDY 位以检测存储或
软件回读循环是否在进行中。nvSRAM 的繁忙状态由被拉为低电
平的 HSB 或被设置为 “1” 的 RDY 位指示。为了避免不必要的非
易失性存储,将忽略自动存储和硬件存储操作,除非在最新的存
储或回读循环之后发生了至少一次写操作。但是,无论是否发生
写操作,都会执行软件触发的存储循环。
自动存储操作
自动存储操作是 nvSRAM 的独有特性,可在断电期间自动将
SRAM 数据存储到 QuantumTrap 单元中。该存储利用外部电容
(VCAP),在断电时,让组件可以安全地将数据存储到非易失性存
储器中。
在正常工作时,组件从 VCC 得到电流以对与 VCAP 引脚连接的电
容充电。在断电期间,当 VCC 引脚上的电压降到 VSWITCH 以下
时,组件将禁止对 nvSRAM 的所有存储器访问,并使用来自
VCAP 电容的电荷自动执行有条件的存储操作。如果在上一次回
读之后未执行写入循环,则不触发自动存储操作。
注意:如果电容未连接至 VCAP 引脚,则必须通过发出自动存储
禁用指令 ( 第 17 页上的自动存储禁用 (ASDISB) 指令 ) 对自动存
储进行禁用。如果在没有 VCAP 引脚上的电容的情况下启用自动
存储,则组件将在没有足够电荷的情况下尝试自动存储操作以完
成存储。这将破坏 nvSRAM 中存储的数据、状态寄存器和序列
号,并使 SNL 位解锁。若要恢复正常功能,必须发出 WRSR 指
令以更新状态寄存器中的非易失性位 BP0、 BP1 和 WPEN。
Page 4 of 42
CY14C101PA
CY14B101PA
CY14E101PA
图 2 显示自动存储操作之存储电容 (VCAP) 的正确连接。请参考
第 30 页上的直流电气特性了解 VCAP 的大小。
注意:要成功进行上一个数据字节存储,硬件存储必须在收到上一
个数据位 D0 之后的至少一个时钟周期时启动。
图 2. 自动存储模式
存储操作完成后,在 HSB 引脚变回高电平后, nvSRAM 存储器
访问将被禁止 tLZHSB 的时间。如果不使用 HSB 引脚,则必须让
其保持未连接状态。
VCC
回读操作
0.1uF
回读操作将存储在非易失性 QuantumTrap 元件中存储的数据传
输到 SRAM。在 CY14X101PA 中,回读可通过两种方式启动:
硬件回读,在加电时启动;软件回读,通过 SPI 回读指令启动。
10kOhm
VCC
CS
在内部,回读是两步程序。首先,清除 SRAM 数据。然后,将非
易失性信息传输到 SRAM 单元。在进行回读循环时,所有存储器
访问都将被禁止。回读操作不会更改非易失性元件中数据。
VCAP
VSS
VCAP
软件存储操作
软件存储可让用户通过特殊 SPI 指令触发存储操作。无论在上一
次 NV 操作之后是否执行了写操作,都通过执行 STORE 指令启
动存储操作。
硬件回读 (加电)
加电期间,当 VCC 超过 VSWITCH 时,将启动自动回读序列,将
非易失性存储器的内容传输到 SRAM。数据之前已通过存储序列
存储在非易失性存储器中。
加电回读循环需要 tFA 的时间才能完成,在此期间,存储器访问
将被禁用。 HSB 引脚用于检测组件的就绪状态。
软件回读
软件回读可让您启动回读操作以将非易失性存储器上的内容重新
存储到 SRAM 上。在 CY14X101PA 中,这可以通过在 SPI 中发
出 RECALL 指令来完成。
存储 循 环 需 要 tSTORE 的 时 间 才 能 完 成,在 此 期 间,所有对
nvSRAM 的存储器访问都被禁止。可以轮询状态寄存器的 RDY
位或 HSB 引脚以查找 nvSRAM 的就绪 / 繁忙状态。完成 tSTORE
循环时间后, SRAM 再次被激活以进行读和写操作。
软件回读需要 tRECALL 时间才能完成,在此期间,对 nvSRAM 的
所有存储器访问都被禁止。控制器必须在发出任何存储器访问指
令之前提供完成回读操作所需的足够延迟。
硬件存储和 HSB 引脚操作
禁用和启用自动存储
CY14X101PA 中的 HSB 引脚用于控制和确认存储操作。如果没
有进行中的存储 / 回读操作,该引脚可以用于请求硬件存储循环。
当 HSB 引脚被置为低电平时,CY14X101PA 在 tDELAY 时间之后
有条件地启动存储操作。存储循环仅在上一个存储或回读循环之
后已经执行对 SRAM 写操作时开始。对存储器的读和写操作将
被禁止 tSTORE 时间或在 HSB 引脚为低电平时都被禁止。HSB 引
脚还起到开漏驱动器 (内部 100 kΩ 弱上拉电阻)的作用,它在
进行(通过任何手段触发的)存储时在内部变为低电平以指示繁
忙状态。
如果应用不需要自动存储功能,可通过 ASDISB 指令在
CY14X101PA 中禁用该功能。这样做之后, nvSRAM 在断电时
将不会执行存储操作。
注意:在每次硬件和软件存储操作之后, HSB 通过标准输出高
电流变为高电平一小段时间 (tHHHD),然后通过内部 100 kΩ 上拉
电阻一直保持高电平。
Document Number: 001-87306 Rev. **
使用 ASENB 指令可以重新启用自动存储。但是,这些操作不是
非易失性操作。如果您需要该设置来保持电源循环,则必须在自
动存储禁用或启用操作之后执行存储操作。
注意:CY14X101PA 出厂时已启用自动存储。
Note:如果禁用自动存储,且不需要 VCAP,则必须让 VCAP 引
脚保持开路状态。 VCAP 引脚绝对不可以接地。在任何情况下都
不能禁用加电回读操作。
Page 5 of 42
CY14C101PA
CY14B101PA
CY14E101PA
串行外设接口
串行时钟 (SCK)
SPI 概述
串行时钟由 SPI 主组件生成,在 CS 变为低电平后通信与该时钟
同步。
SPI 是带有芯片选择 (CS)、串行输入 (SI)、串行输出 (SO) 和串
行时钟 (SCK) 引脚的四引脚接口, CY14X101PA 通过 SPI 接口
提供对 nvSRAM 的串行访问。除 RDRTC 和 READ 指令外,
CY14X101PA 的 SPI 总线可在最大 104 MHz 的速度下运行。
SPI 是同步的串行接口,使用时钟和数据引脚进行存储器访问并支
持数据总线上的多个组件。使用 CS 引脚可激活 SPI 总线组件。
芯片选 择、时 钟 和 数 据 之 间 的 关 系 是 由 SPI 模 式 决定的。
CY14X101PA 支持 SPI 模式 0 和模式 3。在两种模式下,数据都
将在 SCK 上升沿时钟脉冲打入 nvSRAM (从 CS 变为有效之后
的第一个上升沿)。
SPI 协议由操作码控制。这些操作码规定了从总线主组件到从组
件的所有命令。激活 CS 后,总线主组件传输的第一个字节便是
操作码。在操作码之后,可以传输地址和数据。在完成某个操作
并发出新的操作码之前, CS 必须变为有效。
以下是 SPI 协议中常用的术语:
SPI 主组件
CY14X101PA 运行采用 SPI 模式 0 和模式 3 进行数据通信。在
两种模式下,输入被从组件在 SCK 的上升沿锁存,输出在下降
沿发出。因此,SCK 的第一个上升沿代表 SI 引脚上 SPI 指令的
第一位 (MSB) 的到达。此外,所以数据输入和输出均与串行时钟
同步。
数据传输 SI/SO
SPI 数据总线由 SI 和 SO 两条线组成,可用于串行数据通信。SI
也称为主出从入 (MOSI), SO 也称为主入从出 (MISO)。主组件
通过 SI 引脚发出指令到从组件,从组件通过 SO 引脚进行响应。
如上所述,多个从组件可共享 SI 和 SO 线。
CY14X101PA 为 SI 和 SO 提供两个独立的引脚,可连接至主组
件,如第 7 页上的图 3 所示。
最高有效位 (MSB)
SPI 协议要求发送的第一位为最高有效位 (MSB)。该条件对地址
和数据传输均有效。
SPI 主组件控制 SPI 总线上的操作。 SPI 总线上仅有一个主组
件,但可有一个或多个从组件。所有从组件共享同一 SPI 总线。
主组件可通过 CS 引脚选择任一从组件。要启动操作,必须由主
组件将从组件的 CS 引脚置于低电平状态来激活从组件。主组件
生成串行时钟,SI 和 SO 线上的所有数据传输均与此时钟同步。
CY14X101PA 要进行任何读或写操作,要求使用 3 字节地址。由
于地址只有 17 位,所以组件会忽略载入的前七位。虽然无需关
注前七位,但赛普拉斯建议将这些位当做 0,以通过无缝切换实
现更高存储密度。
SPI 从组件
通过将 CS 置于低电平选择从组件后,可将收到的第一个字节做
为操作码进行期望的操作。
SPI 从组件由主组件通过芯片选择线激活。从组件将串行时钟做
为经由 SPI 主组件的输入,所有通信均与此时钟同步。SPI 从组
件不会在 SPI 总线上启动通信,也不会执行主组件发出的指令。
CY14X101PA 作为从组件工作,并与多个 CY14X101PA 组件或
其他 SPI 组件共享 SPI 总线。
芯片选择 (CS)
要选择任一从组件,主组件须下拉相应 CS 引脚。仅当 CS 引脚
被置于低电平状态时,可发出任何指令到从组件。
当 CS 引脚被置于低电平状态时,可选择 CY14X101PA。未选择
组件时,通过 SI 引脚数据被忽略,串行输出引脚 (SO) 保持高阻
抗状态。
注意:新指令必须从 CS 的下降沿开始。因此,对每个活动的芯
片选择循环只可发出一个操作码。
Document Number: 001-87306 Rev. **
串行操作码
CY14X101PA 使用标准操作码进行存储器访问。除存储器访问
外,CY14X101PA 提供额外的操作码用于 nvSRAM 的特定功能:
存储、回读、自动存储启用和自动存储禁用。有关操作码的详细
信息,请参见第 9 页上的表 1。
无效的操作码
如果收到无效的操作码,操作码将被忽略。组件将忽略在 SI 引脚
上的任何额外串行数据,直到 CS 的下一个下降沿, SO 引脚保
持三态。
状态寄存器
CY14X101PA 有一个 8 位的状态寄存器 状态寄存器中的位用于
配置 SPI 总线。第 10 页上的表 3 对这些位进行了说明。
Page 6 of 42
CY14C101PA
CY14B101PA
CY14E101PA
图 3. 采用 SPI nvSRAM 进行系统配置
SCK
M OSI
M IS O
SCK
SI
SO
SCK
SI
SO
u C o n tro lle r
C Y 1 4 X 1 0 1 PA
CS
C Y14X 101P A
HO LD
CS
HO LD
CS1
HO LD 1
CS2
HO LD 2
SPI 模式
两种 SPI 模式如图 4 和图 5 所示。当总线主组件处于待机模式且
不传输数据时,时钟的状态为:
CY14X101PA 要驱动组件,可通过微控制器及 SPI 外设在以下
两种模式中任一模式下运行:
„ 模式 0 下,串行时钟保持为 0。
„ SPI 模式 0 (CPOL = 0, CPHA = 0)
„ SPI 模式 3 (CPOL = 1, CPHA = 1)
在两种模式下,输入数据在 SCK 的上升沿被锁存 (从 CS 变为
有效之后的第一个上升沿开始) 。如果时钟从高电平状态启动
(在模式 3 中),第一个上升沿即为时钟触发后的第一个上升沿。
输出数据在 SCK 的下降沿可用。
„ 模式 3 下,串行时钟保持为 1。
模式 0 或模式 3 下,应在 SPI 控制器中设置 CPOL 和 CPHA 位。
当通过将 CS 引脚变为低电平选择组件后, CY14X101PA 从
SCK 引脚的状态检测 SPI 模式。选择组件时如果 SCK 引脚处于
低电平状态,则采用 SPI 模式 0。如果 SCK 引脚处于高电平状
态, CY14X101PA 在 SPI 模式 3 下工作。
图 5. SPI 模式 3
CS
图 4. SPI 模式 0
0
CS
1
2
3
4
5
6
7
SCK
0
1
2
3
4
5
6
7
SCK
SI
7
MSB
SI
7
6
5
4
3
2
MSB
Document Number: 001-87306 Rev. **
1
6
5
4
3
2
1
0
LSB
0
LSB
Page 7 of 42
CY14C101PA
CY14B101PA
CY14E101PA
SPI 操作功能
断电
„ 如果 CS 引脚处于低电平状态,则组件被选中(有效功耗模式)
断电时(VCC 连续减小),当 VCC 上的电压从正常工作电压开始
下降直至低于 VSWITCH 的阀值电压时,组件对收到的任何指令停
止响应。断电时,如果当前正在进行写循环且已经接收到最后一
个数据位 D0,还有 tDELAY 可完成写入。此后,将禁止所有存储
器访问并进行有条件地自动存储操作(如果在上一次回读循环之
后未执行写入,则不进行自动存储操作)。该功能用于在断电期
间防止意外对 nvSRAM 进行写入。无论如何,为防止在断电期间
意外写入发生,须确保组件处于未选中状态及待机功耗模式。CS
遵循应用于 VCC 上的电压。
„ 如果 CS 引脚处于高电平状态,则组件未选中(待机功耗模式)
有功功耗模式和待机功耗模式
„ 不处于保持条件
当 CS 处于低电平状态时,组件被选中且处于有功功耗模式。组
件会消耗第 30 页上的直流电气特性中指定的 ICC 电流。当 CS 处
于高电平状态时,组件未选中。在 tSB 后 如果未进行存储或回读
循环,则组件进入待机功耗模式。如果正在进行存储或回读循
环,组件在完成存储或回读循环后进入待机功耗模式。在待机功
耗模式中,由组件抽取的电流将下降至 ISB。
加电
当开启电源后 VCC 超过 Vswitch 电压时即为加电。
如上所述,在加电时, nvSRAM 进行加电回读操作,持续 tFA 的
时间。在此期间,所有存储器访问将被禁用。加电后,可检测
HSB 引脚以确定 nvSRAM 的就绪 / 繁忙状态。
以下为加电后的组件状态:
„ 状态寄存器的状态:
ˆ 写入启用 (WEN) 位被复位为 “0”。
ˆ WPEN、 BP1 和 BP0 位从上一次存储操作后保持不变。
状态寄存器的 WPEN、 BP1 和 BP0 位为非易失性位且从上一次
存储操作后保持不变。
Document Number: 001-87306 Rev. **
Page 8 of 42
CY14C101PA
CY14B101PA
CY14E101PA
SPI 功能说明
CY14X101PA 采用 8 位指令寄存器。表 1 中列出了指令及对应操作代码。所有的指令、地址和数据都将首先传输 MSB,且从 CS 较
高的电平向较低的电平过渡。共有 21 条 SPI 指令,用于提供对 nvSRAM 中大多数功能的访问。此外, WP、 HOLD 和 HSB 引脚提
供附加的通过硬件驱动的功能。
表 1. 指令集
指令类别
指令名
操作码
操作
状态寄存器控制指令
RDSR
FAST_RDSR
WRSR
WREN
WRDI
0000 0101
0000 1001
0000 0001
0000 0110
0000 0100
读取状态寄存器
状态寄存器快速读取- SPI 时钟 > 40 MHz
写入状态寄存器
设置写入启用锁存
复位写入启用锁存
读
FAST_READ
写
0000 0011
0000 1011
0000 0010
从存储器阵列读取数据
快速读取- SPI 时钟 > 40 MHz
将数据写入存储器阵列
RDRTC
FAST_RDRTC
WRTC
0001 0011
0001 1101
0001 0010
读取 RTC 寄存器
RTC 寄存器快速读取- SPI 时钟 > 25 MHz
写入 RTC 寄存器
STORE
RECALL
ASENB
ASDISB
0011 1100
0110 0000
0101 1001
0001 1001
软件存储
软件回读
自动存储启用
自动存储禁用
组件 ID 读取
SLEEP
WRSN
RDSN
FAST_RDSN
RDID
FAST_RDID
1011 1001
1100 0010
1100 0011
1100 1001
1001 1111
1001 1001
睡眠模式启用
写入序列号
读取序列号
序列号快速读取- SPI 时钟 > 40 MHz
读取制造商 JEDEC ID 和产品 ID
制造商 JEDEC ID 和产品 ID 快速读取- SPI
时钟 > 40 MHz
保留
- 保留 -
0001 1110
状态寄存器访问
写入保护和模块保护
SRAM 读 / 写指令
存储器访问
RTC 读 / 写指令
RTC 访问
特殊 NV 指令
nvSRAM 特殊功能
特殊指令
睡眠
序列号
CY14X101PA 中的 SPI 指令根据功能被分为以下几类:
„ 状态寄存器控制指令:
ˆ 状态寄存器访问:RDSR、 FAST_RDSR 和 WRSR 指令
ˆ 写入保护和模块保护:与 WP 引脚和 WEN、BP0 和 BP1 位
一起使用的 WREN 和 WRDI 指令
„ SRAM 读 / 写指令
ˆ 存储器访问:READ、 FAST_READ 和 WRITE 指令
Document Number: 001-87306 Rev. **
„ RTC 读 / 写指令
ˆ RTC 访问:RDRTC、 FAST_RDRTC 和 WRTC 指令
„ 特殊 NV 指令
ˆ nvSRAM 特殊指令:STORE、RECALL、ASENB 和 ASDISB
„ 特殊指令:SLEEP、WRSN、RDSN、FAST_RDSN、RDID 和
FAST_RDID 指令
Page 9 of 42
CY14C101PA
CY14B101PA
CY14E101PA
状态寄存器
表 2 列出了状态寄存器的位。状态寄存器由就绪位 (RDY) 和数据
保护位 BP1、 BP0、 WEN 和 WPEN 组成。可以在 nvSRAM 存
储或软件回读循环进行的同时轮询 RDY 位以检查就绪 / 繁忙状
态。状态寄存器可以通过 WRSR 指令进行修改,并通过 RDSR
或 FAST_RDSR 指令进行读取。但是,通过 WRSR 指令只能修
改状态寄存器的 WPEN、BP1 和 BP0 位。WRSR 指令对 WEN
和 RDY 位没有任何效果。WEN、BP0、BP1、4–5 位、SNL 和
WPEN 的默认出厂设置值为 “0”。
状态寄存器的 SNL (位 6)用于锁定使用 WRSN 指令写入的序
列号。可使用 WRSN 指令多次写入序列号,而该位仍然为 “0”。
当该位设置为 “1” 时,可防止对序列号进行任何修改。该位在出
厂时设置为 “0”,并且只能写入一次。当该位设置为 “1” 时,不能
恢复到 “0”。
表 2. 状态寄存器格式
位7
WPEN (0)
位6
SNL (0)
位5
X (0)
位4
X (0)
位3
BP1 (0)
位2
BP0 (0)
位1
WEN (0)
位0
RDY
表 3. 状态寄存器位定义
位
定义
说明
位 0 (RDY)
就绪
只读位指示组件执行存储器访问的就绪状态。组件在存储或软件回读循环过程的同时将该
位设置为 “1”。
位 1 (WEN)
写入启用
WEN 指示组件是否启用写入 加电时该位默认为 “0” (禁用)。
WEN =“1”--> 写入启用
WEN =“0”--> 写入禁用
位 2 (BP0)
模块保护位 “0”
用于模块保护 有关详细信息,请参见第 12 页上的表 4。
位 3 (BP1)
模块保护位 “1”
用于模块保护 有关详细信息,请参见第 12 页上的表 4。
位 4–5
无需关注
这些位都是不可写的且读取时始终返回 “0”。
位 6 (SNL)
序列号锁定
为锁定序列号将其设置成 “1”
位 7 (WPEN) 写保护启用位
用于启用写保护引脚 (WP) 功能。有关详细信息,请参见第 12 页上的表 5。
读取状态寄存器 (RDSR) 指令
写入状态寄存器 (WRSR) 指令
读取状态寄存器指令可提供以最大 40 MHz 的 SPI 频率对状态寄
存器进行访问。该指令用于检测组件的写入启用状态或组件的就
绪状态。只要存储或软件回读循环在进行,组件就会将 RDY 位
设置为 “1”。模块保护和 WPEN 位指示保护所覆盖的范围。
用户可通过 WRSR 指令对状态寄存器进行写入。但是,该指令
不可用于修改位 0 (RDY)、位 1 (WEN) 和 位 4–5。 BP0 和 BP1
位可用于选择模块保护的四个级别中的一个。此外,必须将
WPEN 位设置成 “1” 以启用写入保护 (WP) 引脚。
该指令是使用 RDSR 操作码在 CS 的下降沿之后发出的。
WRSR 指令是写入指令,需要在发出之前通过 WREN 指令进行
启用 (WEN 位设置成 “1”)。通过使用 WRSR 操作码在 CS 下
降沿发 出该指 令,然后将 数据的 八位存 储到状 态 寄 存器中。
WRSR 指令只可用于修改状态寄存器的位 2、位 3、位 6 和位 7。
快速读取状态寄存器 (FAST_RDSR) 指令
利用 FAST_RDSR 指令可以高于 40 MHz 且不大于 104 MHz 的
SPI 频率读取状态寄存器。该指令用于检测组件的读或写启用状
态。只要存储或软件回读循环在进行,组件就会将 RDY 位设置
为 “1”。模块保护和 WPEN 位指示保护所覆盖的范围。
注意:在 CY14X101PA 中,写入状态寄存器的有效值都将在存
储操作之后被保存至非易失性存储器。如果自动存储已禁用,必
须进行软件存储操作以保存对状态寄存器所做的修改。
该指令是使用 RDSR 操作码后跟一个虚拟字节在 CS 的下降沿之
后发出的。
Document Number: 001-87306 Rev. **
Page 10 of 42
CY14C101PA
CY14B101PA
CY14E101PA
图 6. 读取状态寄存器 (RDSR) 指令时序
CS
0
1
2
3
4
5
6
7
0
1
0
1
2
3
4
5
6
7
SCK
Op-Code
SI
0
0
0
0
0
1
0
HI-Z
SO
D7 D6 D5 D4 D3 D2 D1 D0
MSB
LSB
Data
图 7. 快速读取状态寄存器 (FAST_RDSR) 指令时序
CS
0
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15
0
1
2
3
4
5
6
7
SCK
Dummy Byte
Op-Code
SI
0
0
0
0
1
0
0
X
1
X
X
X
X
X
X
0
X
HI-Z
SO
D7 D6 D5 D4 D3 D2 D1 D0
MSB
Data
LSB
图 8. 写入状态寄存器 (WRSR) 指令时序
CS
0
1
2
3
4
5
6
7
0
1
2
3
4
5
6
7
SCK
Data in
Opcode
SI
SO
0
0
0
0
0
0
0
X
X D3 D2 X
X
LSB
HI-Z
写入保护和模块保护
CY14X101PA 通过 WRDI 指令和 WP 提供软件和硬件写保护功
能。此外,该组件还通过状态寄存器的 BP0 和 BP1 引脚提供模
块保护机制。
状态寄存器的 WEN 位指示组件的写启用和禁用状态。写入指令
(WRSR、WRITE、WRTC 和 WRSN)以及 nvSRAM 特殊指令
(STORE、 RECALL、 ASENB 和 ASDISB)都需要启用写入
(WEN 位 =“1”)才能发出。
Document Number: 001-87306 Rev. **
1 D7 X
MSB
写入启用 (WREN) 指令
加电时,组件保持写入禁用状态。 WRITE、 WRSR、 WRTC、
WRSN 或 nvSRAM 特殊指令前面必须为写入启用指令。如果组
件不是处于写入启用状态 (WEN = “0”),则会忽视写入指令并
在 CS 处于高电平状态时返回至待机状态。要重新启动串行通
信,需要一个新的 CS 下降沿。指令在 CS 的下降沿发出。使用
该指令时,状态寄存器的 WEN 位设置为 “1”。加电时, WEN 位
默认为 “0”。
注意:在完成写入指令 (WRSR、 WRITE、 WRTC 或 WRSN)
或 nvSRAM 特殊指令 (存储、回读、 ASENB 和 ASDISB)之
后, WEN 位将清除至 “0”。这样可以防止意外写入。因此,使用
WREN 指令后才能发出新的写入指令。
Page 11 of 42
CY14C101PA
CY14B101PA
CY14E101PA
为 “0” 时,硬件写保护功能被禁用。这允许您在 WP 引脚接地的
系统内安装组件,并且仍对状态寄存器进行写入操作。
图 9. WREN 指令
CS
0
1
2
3
4
5
6
7
SCK
SI
0
0
0
0
0
1
1
0
HI-Z
SO
表 5. 写入保护操作
写入禁用指令通过将 WEN 位清除至 “0” 防止意外写入的方法来
禁用写入功能。该指令在 CS 的下降沿发出,后跟 WRDI 指令的
操作码。在发出 WRDI 指令以后,在 CS 的上升沿清除 WEN 位。
图 10. WRDI 指令
CS
0
1
2
3
4
5
6
7
SCK
0
0
0
0
0
1
0
0
模块保护
通过状态寄存器的 BP0 和 BP1 引脚提供模块保护。可通过
WRSR 指 令 设 置 这 些 位 并 通 过 RDSR 指 令 检 测这些位。
nvSRAM 被分为四个阵列段。存储器段的四分之一、一半或者全
部都将受到保护。受保护 段内的任何数据都是只读的。表 4 显示
了模块保护位的功能。
表 4. 模块写保护位
0
1 (1/4)
2 (1/2)
3 (所有)
状态寄存器位
BP1
BP0
0
0
0
1
1
0
1
1
WPEN
WP
WEN
受保护
模块
不受保护模块
状态寄
存器
X
X
0
受保护
受保护
受保护
0
X
1
受保护
可写
可写
1
低电平
1
受保护
可写
受保护
1
高电平
1
受保护
可写
可写
存储器访问
所有存储器访问都是通过使用 READ 和 WRITE 指令完成的。在
进行存储或回读循环过程中无法使用这些指令。可通过 HSB 引
脚和状态寄存器的 RDY 位表示正在进行存储循环。
读取序列 (READ) 指令
HI-Z
SO
电平
注意:当 CS 处于低电平状态时, WP 变为低电平,对任何写入
状态寄存器的操作都没有影响。
表 5 汇总了 CY14X101PA 中提供的所有保护功能。
写入禁用 (WRDI) 指令
SI
WP 引脚及状态寄存器的 WPEN 和 模块保护位 (BP1 和 BP0) 可
用于禁止写入到存储器。当 WP 引脚被置于低电平且 WPEN 位
为 “1” 时,禁止对状态寄存器做任何修改。因此,可通过设置 BP0
和 BP1 位保护存储器。WP 引脚禁止对状态寄存器位做任何修改
并提供硬件写入保护。
保护阵列地址
None
0x18000–0x1FFFF
0x10000–0x1FFFF
0x00000–0x1FFFF
硬件写保护 (WP 引脚)
写保护引脚 (WP) 用于提供硬件写保护。当 WP 引脚保持高电平
时,启用所有正常读写操作。当 WP 引脚被置于低电平且 WPEN
位为 “1” 时,所有写入到状态寄存器的操作被禁止。当 WPEN 位
Document Number: 001-87306 Rev. **
CY14X101PA 上的读取操作是通过在 SI 引脚发出指令并在 SO
引脚读取输出完成的。需根据以下序列进行读取操作:将 CS 线
置于低电平并选取组件后,通过 SI 线发送读取操作码,后跟三个
字节的地址。最高有效地址字节在位 0 中包含 A16,无需关注其
他位。地址位 A15 至 A0 在以下两地址字节中发送。在 SI 引脚
发送地址最后位后,指定地址数据 (D7–D0) 在以 D7 开头的 SCK
下降沿移出 SO 线。忽略地址最后位后在 SI 线的任何数据。
CY14X101PA 允许通过 SPI 进行突发读取操作。SPI 可以在不发
出新的读取指令的情况下读取连续的地址。如果只读取一个字
节,读取完毕后应将 CS 线置于高电平。可通过将 CS 线保持在
低电平状态延伸读取序列,地址自动递增,数据继续在 SO 引脚
移出。当到达存储器的最后一个数据存储器地址时,地址翻转为
0x00000,该组件继续读取。
注意:读取指令工作的最高 SPI 频率为 40 MHz。
快速读取序列 (FAST_READ) 指令
利用 FAST_READ 指令可以高于 40 MHz 且不大于 104 MHz 的
SPI 频率读取存储器。主机系统首先要通过将 CS 变为低电平选
中组件,然后 FAST_READ 指令被写入到 SI,后跟三个地址字
节,其中包含 17 位地址 (A16–A0) 和一个虚拟字节。
Page 12 of 42
CY14C101PA
CY14B101PA
CY14E101PA
从随后的 SCK 下降沿,SO 线上特定地址的数据从最高有效位开
始以串行方式被移出。指定的第一个字节可处于任何位置。输出
每一个数据字节后,组件自动递增至下一个更高地址。只通过单
一 FAST_READ 指令就可读取整个存储器阵列。当到达存储器阵
列的最高地址时,地址计数器翻转为起始地址 0x00000,因此允
许读取序列无限期继续。在数据输出时可以随时将 CS 置于高电
平终止 FAST_READ 指令。
位 0 中包含 A16,无需关注其他位。地址位 A15 至 A0 在以下两
地址字节中发送。
CY14X101PA 允许通过 SPI 进行突发写入操作。SPI 可以在不发
出新的写入指令的情况下写入连续的地址。如果只写入一个字
节,发送 D0 (数据的 LSB)后应将 CS 线置于高电平。但是,
如果要写入多个字节,应使 CS 线必须保持低电平状态,地址自
动递增。以下字节在 SI 线被视为数据字节并写入连续地址中。当
到达最后一个数据存储器地址 (0x1FFFF) 时,地址翻转为
0x00000,该组件继续写入。
注意:FAST_READ 指令工作的最高 SPI 频率为 104 MHz。
写入序列 (WRITE) 指令
在完成写入序列后, WEN 位复位为 0。
CY14X101PA 上的写入操作通过 SI 引脚完成。进行写入操作
时,如果组件处于写入禁用状态,首先通过 WREN 指令在组件
上启用写入功能。启用写入功能 (WEN =“1”)后,在 CS 的下
降沿发出写入指令。写入指令继续在 SI 线传输写入操作码,后跟
三个字节的地址和要写入的数据 (D7-D0)。最高有效地址字节在
注意:当突发写入到达受保护的模块地址,地址在受保护空间保
持地址,但是不写入任何数据到受保护的存储器。如果地址翻转
采用突发写入到不受保护的空间,可恢复写入。如果在写入受保
护的模块启用突发写入,则同一操作为真。
图 11. 读取指令时序
CS
1
2
3
4
5
6
7
1
0
2
3
4
5
6
SCK
Op-Code
SI
0
0
0
0
0
7
~
~ ~
~
0
20 21 22 23 0
1
2
3
4
5
6
7
17-bit Address
0
1
1
0 0
MSB
0
0
0
0
0 A16
A3 A2 A1 A0
LSB
HI-Z
SO
D7 D6 D5 D4 D3 D2 D1 D0
LSB
Data
MSB
图 12. 突发模式读取指令时序
1
2
3
4
5
6
7
0
1
2
3
4
5
6
7
Op-Code
0
0
0
0
0
1
2
3
4
5
6
7
0
7
0
0
1
1
0
0
MSB
0
0
0
0
0
A16
2
3
4
5
6
7
A3 A2 A1 A0
LSB
Data Byte N
~
~
Data Byte 1
SO
1
17-bit Address
~
~
SI
20 21 22 23 0
~
~
0
SCK
~
~
CS
HI-Z
D7 D6 D5 D4 D3 D2 D1 D0 D7 D0 D7 D6 D5 D4 D3 D2 D1 D0
MSB
Document Number: 001-87306 Rev. **
LSB
MSB
LSB
Page 13 of 42
CY14C101PA
CY14B101PA
CY14E101PA
图 13. 快速读取指令时序
CS
1
2
3
4
5
6
1
0
7
2
3
4
5
6
Op-Code
SI
0
0
0
0
1
20 21 22 23 24 25 26 27 28 29 30 31 0
7
~
~ ~
~
0
SCK
1 1
0 0
MSB
0
0
0
0
0 A16
A3 A2 A1 A0 X X
LSB
X
X X
X X
3
4
5
6
7
X
HI-Z
SO
2
Dummy Byte
17-bit Address
0
1
D7 D6 D5 D4 D3 D2 D1 D0
LSB
Data
MSB
图 14. 写入指令时序
CS
1
2
3
4
5
0
7
6
1
2
3
4
5
6
Op-Code
SI
0
0
0
0
0
7
~
~ ~
~
0
SCK
20 21
22 23
0
1
2
3
4
5
6
7
17-bit Address
0
1
0
0
0
0
0
0
0
A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
A16
0
MSB
LSB MSB
LSB
Data
HI-Z
SO
图 15. 突发模式写入指令时序
CS
2
3
4
5
6
7
0
1
2
3
4
5
6
7
20 21 22 23 0
1
2
3
4
5
6
7
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
A16
Document Number: 001-87306 Rev. **
2
3
4
5
6
7
A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D0 D7 D6 D5 D4 D3 D2 D1 D0
LSB MSB
MSB
SO
1
~
~
0
~
~
SI
17-bit Address
0
Data Byte N
Data Byte 1
Op-Code
7
~
~
1
~
~
0
SCK
LSB
HI-Z
Page 14 of 42
CY14C101PA
CY14B101PA
CY14E101PA
RTC 访问
读取 RTC 计时寄存器前须将 RTC 标志寄存器中的 “R” 位设为 “1”
以避免读取过渡数据。要修改 RTC 标志寄存器,需写入 RTC 循
环。在完成读取操作后, R 位将清除至 “0”。
CY14X101PA 为 RTC 提供 16 个寄存器。通过在突发模式下访
问所有寄存或分别访问每个寄存器,可对寄存器进行读取或写
入。 RDRTC、 FAST_RDRTC 和 WRTC 指令用于访问 RTC。
读取 RTC 寄存器最简单的方法是在突发模式中执行 RDRTC。从
第一个 RTC 寄存器 (0x00) 开始读取,使 CS 保持低电平状态,
这样数据才能通过 SO 引脚从 16 个 RTC 寄存器开始传输。
通过发出 RDRTC 和 FAST_RDRTC 指令可在突发模式下读取所有
RTC 寄存器,读取 16 个字节而不将 CS 引脚变为高电平。读取
RTC 计时寄存器时必须设置 “R” 位以确保时间的过渡值不被读取。
注意:RDRTC 指令工作的最高时钟频率为 25 MHz。操作码循
环、地址循环和数据输出循环要以 25 MHz 频率运行才能使指令
正常工作。
通过 WRTC 指令对 RTC 寄存器进行写入。写入 RTC 计时寄存
器和控制寄存器时,只有标志寄存器的 “W” 位需要设置为 “1”。当
“W” 位清除为 “0” 时,内部计数器的日期和时间设置被更新。通
过 WRTC 指令可在突发模式下对所有 RTC 寄存器进行写入。
快速读取序列 (FAST_RDRTC) 指令
利用 FAST_READ 指令可高于 25 MHz 且不大于 104 MHz 的 SPI
频率读取存储器。主机系统首先要通过将 CS 变为低电平选中组
件,然后 FAST_READ 指令被写入到 SI,后跟八位地址和一个虚
拟字节。
读取 RTC (RDRTC) 指令
利用读取 RTC 指令可以最高 25 MHz 的 SPI 频率读取 RTC 寄存
器的内容。要通过 SO 引脚读取 RTC 寄存器,须按照以下读取
序列:将 CS 线 置 于 低 电 平 并 选 取 组 件 后,通 过 SI 线发送
RDRTC 操作码,后跟八个用于选取寄存器的地址位。SI 线上地
址位后的任何数据均被忽略。位于指定地址的数据 (D7–D0) 被移
出 SO 线。RDRTC 运行在突发模式下进行读取操作。从 RTC 寄
存器中 读 取 多 个 字 节 时,在 到 达 最 后 一 个 RTC 寄存器地址
(0x0F) 后地址翻转为 0x00。
从随后的 SCK 下降沿,SO 线上特定地址的数据从最高有效位开
始以串行方式被移出。指定的第一个字节可处于任何位置。输出
每一个数据字节后,组件自动递增至下一个更高地址。只通过
单一 FAST_RDRTC 指令就可读取整个存储器阵列。当存储器阵
列中的最高地址 (0x0F) 被锁存时,地址计数器翻转为起始地址
0x00,读取序列无限期继续。在数据输出时可以随时将 CS 置于
高电平终止 FAST_RDRTC 指令。
注意:FAST_READ 指令工作的最高 SPI 频率为 104 MHz。
图 16. 读取 RTC (RDRTC) 指令时序
CS
0
1
2
3
4
5
6
1
7
0
1
0 0
MSB
2
4
3
5
6
7
0
1
2
3
4
5
6
7
SCK
Op-Code
0
SI
0
0
1
0
0
1
0
0 A3 A2 A1 A0
LSB
HI-Z
SO
D7 D6 D5 D4 D3 D2 D1 D0
MSB
Data
LSB
图 17. 快速读取 RTC (FAST_RDRTC) 指令时序
CS
0
1
2
3
4
5
6
1
7
0
1
0 0
MSB
2
3
4
5
6
7
8
10 11 12 13 14 15 16 17 18 19 20 21 22 23
9
SCK
Op-Code
SI
0
0
0
1
1
1
Dummy Byte
0
SO
0
0 A3 A2 A1 A0 X X
LSB
HI-Z
X
X X
X
X
X
D7 D6 D5 D4 D3 D2 D1 D0
MSB
Document Number: 001-87306 Rev. **
Data
LSB
Page 15 of 42
CY14C101PA
CY14B101PA
CY14E101PA
写入 RTC (WRTC) 指令
突发模式中写入多个寄存器时,在到达最后一个 RTC 地址
(0x0F) 后地址翻转为 0x00。
通过写入 RTC (WRTC) 指令可修改 RTC 寄存器的内容。发出
WRTC 指令前要将 WEN 位设置为 “1”。如果 WEN 位为 “0”,要
发出 WREN 指令才能使用 WRTC。要写入 RTC 寄存器,须按照
以下写入序列:将 CS 线置于低电平并选取组件后,通过 SI 线发
送 WRTC 操作码,后跟八个用于标识待写入寄存器的地址位及一
个或更多数据字节。WRTC 允许在突发模式下进行写入操作。在
注意:要写入 RTC 计时寄存器和控制寄存器,需要将 WEN 位
设置为 “1”。只有将 “W” 位清除为 “0” 后, RTC 寄存器中的值才
开始生效。在完成 WRTC 指令后,写入启用位 (WEN) 自动清除
为 “0”。
图 18. 写入 RTC (WRTC) 指令时序
CS
0
1
2
3
4
5
6
1
0
7
2
3
4
5
6
7
0
1
2
3
4
5
6
7
SCK
Op-Code
SI
0
0
0
1
0
4-bit Address
0
0
1
0
0
0
0
A3 A2 A1 A0
MSB
nvSRAM 特殊指令
CY14X101PA 提供四条允许访问 nvSRAM 特定功能的特殊指
令:STORE、RECALL、ASDISB 和 ASENB。表 6 列出了这些
指令。
表 6. nvSRAM 特殊指令
函数名称
STORE
操作码
0011 1100
操作
软件存储
RECALL
0110 0000
软件回读
ASENB
0101 1001
自动存储启用
ASDISB
0001 1001
自动存储禁用
要发出该指令,组件必须启用写入功能 (WEN 位 =“1”)。指令通
过在 CS 下降沿之后在 SI 引脚上传输存储操作码来执行。在发出
存储指令后,在 CS 的正向沿清除 WEN 位。
软件回读 (RECALL) 指令
执行回读指令后,CY14X101PA 进行软件回读操作。要发出该指
令,组件必须启用写入功能 (WEN 位 =“1”)。
指令通过在 CS 下降沿之后在 SI 引脚上传输回读操作码来执行。
在发出回读指令以后,在 CS 的正向沿清除 WEN 位。
图 20. 软件回读操作
CS
0
软件存储 (STORE) 指令
1
2
3
4
5
6
7
SCK
执行存储指令后,CY14X101PA 执行软件存储操作。不论自上一
次存储或回读操作后是否写入,均执行存储操作。
图 19. 软件存储操作
SI
SO
CS
0
1
1
0
0
0
0
0
HI-Z
自动存储启用 (ASENB)指令
0
1
2
3
4
5
6
7
SCK
SO
LSB
Data
HI-Z
SO
SI
D7 D6 D5 D4 D3 D2 D1 D0
LSB MSB
0
0
1
1
1
1
HI-Z
Document Number: 001-87306 Rev. **
0
0
可通过自动存储启用指令在 CY14X101PA 上启用自动存储功
能。该设置不是非易失性的,要后跟存储序列 (如果在电源循环
后不发生改变需要此操作)。
要发出该指令,组件必须启用写入功能 (WEN = “1”)。指令通
过在 CS 下降沿之后在 SI 引脚上传输 ASENB 操作码来执行。在
发出 ASENB 指令以后,在 CS 的正向沿清除 WEN 位。
Page 16 of 42
CY14C101PA
CY14B101PA
CY14E101PA
注意:只要进入睡眠模式, nvSRAM 就会启动非易失性存储循
环,在每次执行睡眠命令后都会产生耐久性循环。存储循环仅在
上一个存储或回读循环之后已经执行对 SRAM 写操作时开始。
图 21. 自动存储启用操作
CS
0
1
2
3
4
5
6
7
图 23. 进入睡眠模式
SCK
SI
t
SLEEP
0
1
0
1
1
0
0
1
CS
0
HI-Z
SO
1
2
3
4
5
6
7
SCK
自动存储禁用 (ASDISB) 指令
CY14X101PA 中默认启用自动存储功能。自动存储禁用指令禁
用 CY14X101PA 中的自动存储功能。该设置不是非易失性的,
要后跟存储序列 (如果在电源循环后不发生改变需要此操作)。
要发出该指令,组件必须启用写入功能 (WEN 位 =“1”)。指令
通过在 CS 下降沿之后在 SI 引脚上传输 ASDISB 操作码来执行。
在发出 ASDISB 指令以后,在 CS 的正向沿清除 WEN 位。
图 22. 自动存储禁用操作
CS
0
1
2
3
4
5
6
7
SCK
SI
SO
SI
SO
1
0
1
1
1
0
0
1
HI-Z
序列号
序列号为提供给用户以对该组件进行唯一标识的 8 字节可编程存
储空间。它通常由两个字节的客户 ID 、五个字节的唯一序列号
及一个字节的循环冗余校验组成。 nvSRAM 不计算循环冗余校
验,系统设计者可通过任何方式利用八个字节的存储空间。八个
字节位置的默认值设置为 “0x00”。
WRSN (序列号写入)指令
0
0
0
1
1
0
0
1
HI-Z
特殊指令
睡眠指令
可通过睡眠指令使 nvSRAM 进入睡眠模式。发出睡眠指令后,
nvSRAM 需要花费 tSS 的时间来处理睡眠请求。在成功寄存和处
理 SLEEP 命令后, nvSRAM 将 HSB 切换为低电平,执行存储
操作将数据保存到非易失性存储器中,然后进入睡眠模式。从睡
眠指令被寄存起来的这一刻起,组件在 tSLEEP 后开始消耗 IZZ 电
流。发出睡眠指令后,组件无法通过正常操作访问。一旦处于睡
眠模式,SCK 和 SI 引脚将被忽略,SO 引脚将被置于 High-Z 状
态,但是组件继续监控 CS 引脚。
序列号可通过 WRSN 指令写入。要写入序列号,必须通过
WRSN 指令启用写入功能。可在突发模式下采用 WRSN 指令写
入 8 字节的序列号。
可使用状态寄存器的 SNL 位锁定序列号。将该位设置为 “1” 后,
无法对序列号进行任何修改。在将 SNL 位设置为 “1” 后,使用
WRSN 指令对序列号不产生任何影响。
需要通过存储操作(自动存储或软件存储)将序列号存储到非易
失性存储器。如果自动存储已禁用,必须执行软件存储操作来保
存和锁定序列号。如将 SNL 位设置为 “1”,而且不保存 (自动存
储禁用),在下次电源循环中, SNL 位和序列号默认为 0。如将
SNL 位设置为 “1” 并保存, SNL 位无法清除为 “0”。执行该指令
前需要设置 WEN 位。完成该指令后, WEN 位复位为 “0”。
要将 nvSRAM 从睡眠模式唤醒,必须通过将 CS 引脚从高电平跳
转至低电平状态选择组件。在检测到 CS 引脚的下降沿后,持续
tWAKE 后,组件被唤醒并可通过正常操作访问。
Document Number: 001-87306 Rev. **
Page 17 of 42
CY14C101PA
CY14B101PA
CY14E101PA
图 24. WRSN 指令
1
2
3
4
5
6
0
7
1
2
3
4
5
6
7
SI
1
1
0
0
0
56 57 58 59 60 61 62 63
Byte - 1
Byte - 8
Op-Code
0
1
D7 D6 D5 D4 D3 D2 D1 D0
0
MSB
~
~
0
SCK
~
~
CS
D7 D6 D5 D4 D3 D2 D1 D0
LSB
8-Byte Serial Number
HI-Z
SO
RDSN (序列号读取)指令
序列号通过 RDSN 指令以最高 40 MHz 的 SPI 频率进行读取。可在突发模式下一次性读取序列号以一次性读取全部八个字节。在读
取序列号最后的字节后,组件不进行回环。 RDSN 指令可在 CS 变低后通过 nvSRAM 的 SI 引脚移入 RDSN 的操作码发出。此后
nvSRAM 通过 SO 引脚移出八字节序列号。
图 25. RDSN 指令
0
1
2
1
1
0
3
4
5
6
7
0
1
2
3
4
5
6
7
SCK
~
~
CS
56 57 58 59 60 61 62 63
Op-Code
SI
0
0
0
1
0
Byte - 1
SO
D7 D6 D5 D4 D3 D2 D1 D0
MSB
~
~
Byte - 8
HI-Z
D7 D6 D5 D4 D3 D2 D1 D0
LSB
8-Byte Serial Number
FAST_RDSN (序列号快速读取)指令
FAST_RDSN 指令用于以高于 40 MHz 且不大于 104 MHz 的 SPI 频率读取序列号。可在突发模式下一次性读取序列号以一次性读取
全部八个字节。在读取序列号最后的字节后,组件不进行回环。 FAST_RDSN 指令可在 CS 变低后通过 nvSRAM 的 SI 引脚移入
FAST_RDSN 的操作码并后跟虚拟字节发出。此后 nvSRAM 通过 SO 引脚移出八字节序列号。
图 26. FAST_RDSN 指令
0
1
2
3
4
5
7
6
8
9
10 11 12 13
14 15
0
1
2
3
4
5
6
7
SCK
Op-Code
SI
1
1
0
0
1
0
~
~
CS
56 57 58 59 60 61 62 63
Dummy Byte
0
1
X
X
X
X
X
X X
X
Byte - 1
SO
D7 D6 D5 D4 D3 D2 D1 D0
MSB
Document Number: 001-87306 Rev. **
~
~
Byte - 8
HI-Z
D7 D6 D5 D4 D3 D2 D1 D0
8-Byte Serial Number
LSB
Page 18 of 42
CY14C101PA
CY14B101PA
CY14E101PA
组件 ID
组件 ID 为 4 字节的只读代码,用于唯一标识某类产品。组件 ID 包括产品系列代码、产品配置和密度。
表 7. 组件 ID
组件
组件 ID
(4 字节)
31–21
(11 位)
CY14C101PA
0x0681C0A0
制造商 ID
00000110100
CY14B101PA
0x0681C8A0
CY14E101PA
0x0681D0A0
组件 ID 描述
20–7
(14 位)
6–3
(4 位)
2–0
(3 位)
产品 ID
00001110000001
密度 ID
0100
Die 修订版
000
00000110100
00001110010001
0100
000
00000110100
00001110100001
0100
000
组件 ID 分为四部分,如表 7 中所示:
3. 密度 ID (4 位)
1. 制造商 ID (11 位)
4 位密度 ID 用法如表 7 所示,代表产品的密度为 1 Mb。
这是由 JEDEC 为赛普拉斯分配的制造商 ID。 JEDEC 将制造商
ID 分配至不同组。制造商 ID 前三位代表 ID 所在组。后八位代表
制造商 ID。
4. Die 修订版 (3 位)
赛普拉斯制造商 ID 为 0x34,所属的组为 0。因此,所有赛普拉
斯 nvSRAM 产品的制造商 ID 如下所示:
RDID (组件 ID 读取)指令
赛普拉斯 ID - 000_0011_0100
2. 产品 ID (14 位)
组件的产品 ID 如表 7 所示。
表示产品设计的任何重大变更。其初始设置始终为 0x0。
该指令用于以最高 40 MHz 的频率读取 JEDEC 为组件分配的制
造商 ID 和产品 ID。该指令可用于识别总线上组件。 RDID 指令
可在 CS 变低后通过 nvSRAM 的 SI 引脚移入 RDID 的操作码发
出。此后 nvSRAM 通过 SO 引脚移出四个字节的组件 ID。
图 27. RDID 指令
CS
0 1
2
3 4
5
6
7 0 1
2
3 4
5
6
7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
SCK
Op-Code
SI
1 0 0 1 1 1 1
1
Byte - 4
SO
HI-Z
Byte - 3
Byte - 2
Byte - 1
D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0
LSB
MSB
4-Byte Device ID
Document Number: 001-87306 Rev. **
Page 19 of 42
CY14C101PA
CY14B101PA
CY14E101PA
FAST_RDID (组件 ID 快速读取)指令
利用 FAST_RDID 指令,用户可以高于 40 MHz 且不大于 104 MHz 的 SPI 频率读取 JEDEC 分配的制造商 ID 和产品 ID。
FAST_RDID 指令可在 CS 变低后通过 nvSRAM 的 SI 引脚移入 FAST_RDID 的操作码并后跟虚拟字节发出。此后 nvSRAM
通过 SO 引脚移出四个字节的组件 ID。
图 28. FAST_RDID 指令
CS
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1 2 3 4 5
6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
SCK
Op-Code
SI
1 0 0 1 1
Dummy Byte
0 0
1 X X X X X X X X
Byte - 4
SO
HI-Z
Byte - 3
Byte - 2
Byte - 1
D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0
MSB
LSB
4-Byte Device ID
HOLD 引脚操作
CS
SCK
~
~
~ ~
HOLD 引脚用于暂停串行通信。在已选取组件且串行序列正在运
行时,HOLD 引脚可通过主控组件在未复位串行序列的情况下暂
停串行通信。要暂停,必须在 SCK 引脚为低电平时将 HOLD 引
脚置于低电平。要恢复串行通信,必须在 SCK 引脚为低电平时
将 HOLD 引脚置于高电平 (SCK 可能会在 HOLD 的过程中切
换)。当组件串行通信暂停后,SI 引脚输入被忽略且 SO 引脚处
于高阻抗状态。
图 29. HOLD 操作
HOLD
SO
主组件可将该引脚与 CS 引脚一起使用来暂停串行通信,方法是
通过将引脚 HOLD 置于低电平并取消选中 SPI 从组件以建立与
另一个从组件的通信,而不复位串行通信。稍后可通过选择组件
并将 HOLD 引脚置为高电平恢复串行通信。
Document Number: 001-87306 Rev. **
Page 20 of 42
CY14C101PA
CY14B101PA
CY14E101PA
实时时钟操作
nvTIME 操作
CY14X101PA 提供了具有时钟、警报、看门狗、中断和控制功能
的内部寄存器。 RTC 寄存器占用单独的 nvSRAM 地址空间,可
通过寄存器地址为 0x00 至 0x0F 的 RTC 寄存器读和写序列进行
访问。计时寄存器采用双缓冲技术防止在读或写操作期间访问内
部过渡时钟数据。双缓冲技术还避免了在访问时钟数据期间影响
正常的定时计数或内部时钟的准确性。时钟和警报寄存器以
BCD 格式存储数据。
时钟操作
时钟寄存器以一秒的增量保存时间,最长达 9,999 年。时间可被
设置为任何日历时间;时钟自动记录某月某日、某周某日、闰年
及世纪转换。共有八个专用于时钟功能的寄存器,用于基于写周
期设置时间以及基于读周期读取时间。这些寄存器包含 BCD 格
式的时间。定义为 “0” 的位目前不可用,这些位被保留以供赛普
拉斯将来使用。
读取时钟
双缓冲 RTC 寄存器结构降低了从时钟读取错误数据的可能性。
当读取位 “R”(位于标志寄存器 0x00 位置)设置为 “1” 时,在读
取时钟数据之前对 CY14X101PA 计时寄存器的内部更新将停
止,以防止读取过渡数据。停止寄存器更新不影响时钟精度。
当 RTC 组件读取序列启动后,用户计时寄存器更新将停止,直
到向读取位 “R”(在位于 0x00 的标志寄存器中)写入 “0” 后才重
新开始更新。读取序列完成后,所有 RTC 寄存器在 20 ms 内同
时更新。
设置时钟
对 RTC 组件进行写访问将使计时寄存器更新停止,而当写入位
“W”(位于标志寄存器 0x00 位置)设置为 “1” 时允许用户设置时
间。然后,正确的星期、日期和时间被写入寄存器 (必须为 24
小时 BCD 格式)。写入的时间称为 “ 基准时间 ”。该值保存在非
易失性寄存器中,用于计算当前时间。当通过写入 “0” 清除写入
位 “W” 时,计时寄存器的值被传输到实际的时钟计数器,然后该
时钟恢复正常运行。
如果写入 RTC 寄存器的时间不是正确的 BCD 格式,则 RTC 寄
存器中每个无效的半字节在翻滚至 0x0 前继续计数至 0xF,然后
RTC 寄存器恢复正常运行。
注意:“W” 位设置为 “0” 后,写入计时、警报、校准和中断寄存
器的值在 tRTCp 时间后被传输到 RTC 计时计数器中。这些计数器
值必须通过启动软件 / 硬件存储或自动存储操作保存在非易失性
存储器中。在自动存储禁用模式下, tRTCp 时间后执行存储操
作,同时写入 RTC 寄存器以正确记录所做的修改。
备用电源
CY14X101PA 中的 RTC 用于永久带电操作。在实际应用中,根
据是选择了电容还是电池来连接 VRTCcap 或 VRTCbat 引脚。当主
电源 VCC 断电并下降至 VSWITCH 以下时,组件切换至备用电源。
时钟振荡器消耗的电流非常少,因此最大程度地延长了备用电源
的 供 电 时 间。主 电 源 移 除 后,无 论 时 钟 操 作 如 何,存 储 在
nvSRAM 中的数据都是安全的,因为断电后这些数据被存储在非
易失性元件中。
在备用电源操作期间,室温下 CY14X101PA 消耗 0.45 µA (Typ)
的电流。用户必须根据实际应用选择电容或电池值。
下面的表 8 显示了基于最大电流规格的备用时间。额定备用时间
大约比这些时间长两倍。
表 8. RTC 备用时间
电容值
备用时间
(CY14B101PA)
0.1 F
0.47 F
1.0 F
60 小时
12 天
25 天
使用电容具有明显的优势,即每次系统加电时可对备用电源充
电。当主电源移除时,如果使用电池,推荐使用 3V 锂电池,
CY14X101PA 仅使用该电池产生的电流。然而, CY14X101PA
在任何时候不会对电池进行充电。必须根据系统生命周期期间总
的预期累计断电时间选择电池容量。
停止和启动振荡器
位于 0x08 的校准寄存器中的 OSCEN 位控制振荡器的启用的禁
用。该位是非易失性的,交付给客户时处于 “ 启用 ”(设置为 “0”)
状态。系统存放不用时,为了保持电池寿命, OSCEN 必须设置
为 “1”。这样将关闭振荡器电路,从而延长电池寿命。如果
OSCEN 位从 “ 禁用 ” 变为 “ 启用 ”,振荡器大约需要一秒钟 (最
多两秒)时间进行启动。
当系统电源关闭时,如果备用电源 (VRTCcap 或 VRTCbat)的电
压降至各自最低水平以下,振荡器可能掉电。当系统电源恢复
时, CY14X101PA 能够检测振荡器是否掉电。这记录在位于
0x00 的标志寄存器的振荡器掉电标志 (OSCF) 中。当系统通电时
(VCC 大于 VSWITCH),检查 OSCEN 位是否为 “ 启用 ” 状态。如
果 OSCEN 位为 “ 启用 ” 状态,振荡器在 5 ms 内未激活,会将
OSCF 位设置为 “1”。系统必须检查该条件,然后写入 “0” 以清除
标志。
注意:除设置 OSCF 标志位之外,时间寄存器重置为 “ 基准时
间 ”,这是上次写入计时寄存器的值。控制寄存器或校准寄存器
与 OSCEN 位不受 “ 振荡器失败 ” 条件影响。
首次对时间寄存器进行写入时, OSCF 值必须重置为 “0”。这将
初始化该位的状态 (系统首次加电时可能已设置)。
要重置 OSCF,需要将写位 “W”(在位于 0x00 的标志寄存器中)
设置为 “1” 以便启用对标志寄存器的写入。对 OSCF 位写入 “0”,
然后将写位重置为 “0” 以禁用写操作。
Document Number: 001-87306 Rev. **
Page 21 of 42
CY14C101PA
CY14B101PA
CY14E101PA
校准时钟
RTC 由一个石英控制的晶振以 32.768 kHz 的额定频率驱动。时
钟精度取决于晶振和校准的质量。市场中的晶振通常有 +20 ppm
到 +35 ppm 的误差。然而, CY14X101PA 应用一种在 25°C 可
将精度提高至 +1/–2 ppm 的校准电路。这表示每月有 +2.5 秒到
–5 秒的误差。
校准电路对振荡器分频器电路增加或减少计数来实现此精度。抑
制 (减少,负校准)或拆分 (增加,正校准)的脉冲数量取决于
加载到位于 0x08 的校准寄存器中的五个校准位的值。校准位占
用校准寄存器中的五个低位。这些位被设置为以二进制形式表示
“0” 和 31 之间的任何值。D5 位是一个符号位,其中 “1” 表示正校
准,“0” 表示负校准。增加计数可使时钟加速,减少计数可使时钟
减速。如果将一个二进制 “1” 加载到寄存器中,其对应振荡器误
差中 4.068 或 –2.034 ppm 偏移的调整,具体取决于信号。
校准在 64 分钟周期内发生。对于周期内的头 62 分钟 (每分钟
一次),可能每 128 个振荡器周期缩短一秒或每 256 个振荡器周
期延长一秒。如果将二进制 “1” 加载到寄存器中,则仅修改 64 分
钟周期内的头两分钟。如果将二进制 6 加载到寄存器中,则影响
头 12 分钟,以此类推。因此,每个校准步骤对每 125、 829 和
120 个实际振荡器周期具有增加 512 个或减少 256 个振荡器周期
的作用,即校准寄存器中的每个校准步骤有 4.068 或 –2.034
ppm 的调整。
为了确定所需的校准,标志寄存器 (0x00) 中的 CAL 位必须设置
为 “1”。这导致 INT 引脚以 512 Hz 的额定频率切换。任何偏离
512 Hz 的 偏 差 表示 所 需 纠 正 的 大 小 和 方 向。例如,读数
512.01024 Hz 表示误差为 +20 ppm。因此,必须将十进制值 –10
(001010b)加载到校准寄存器中以抵消该误差。
注意:设置或改变校准寄存器不影响测试输出频率。
要将设置或清除 CAL,需要将写位 “W” (在位于 0x00 的寄存器
中)设置为 “1” 以便启用对标志寄存器的写入。将某个值写入
CAL,然后将写位重置为 “0” 以禁用写入。
警报
警报功能将用户编写的警报时间值和日期(存储在寄存器 0x01-5
中)与相应的时间和日期值相比较。当出现匹配时,将设置警报
内部标志 (AF),而且如果设置了警报中断启用 (AIE) 位,将在
INT 引脚上生成中断。
有四个警报匹配字段-日期、小时、分和秒。上述每个字段有一
个匹配位,用于确定字段是否被用于警报匹配逻辑。将匹配位设
Document Number: 001-87306 Rev. **
置为 “0” 表示相应的字段用于匹配处理。根据匹配位的不同,警
报可以明确到每月发生一次或频繁到每分钟发生一次。不选择任
何匹配位 (都为 1)表示不需要匹配,因此禁用警报。选择所有
的匹配位 (都为 0)会导致精确的时间和日期匹配。
可通过两种方法来检测警报事件:读取 AF 标志或监控 INT 引
脚。位于标志寄存器 0x00 中的 AF 标志表示发生了日期或时间
匹配。当发生匹配时,AF 位设置为 “1”。读取标志寄存器会清除
警报标志位 (和所有其他位)。硬件中断引脚也可能被用于检测
警报事件。
要设置、清除或启用警报,需要将 “W” 位 (在标志寄存器 0x00
中)设置为 “1” 以便启用对警报寄存器的写入。写入警报值后,
将 “W” 位清除为 “0” 以使更改生效。
注意:CY14X101PA 要求将针对秒的警报匹配位 (警报秒寄存
器 0x02 中的 “D7” 位)设置为 “0” 以便正确操作警报标志和中断。
看门狗定时器
看门狗定时器是一个自由运行且使用从晶体振荡器获得的 32Hz
时钟 (31.25 ms) 的递减计数器。必须运行振荡器才能使看门狗正
常运行。看门狗定时器从看门狗定时器寄存器中加载的值开始递
减计数。
定时器由一个可加载的寄存器和一个自由运行的计数器组成。在
加电时,寄存器 0x07 中的看门狗超时值加载到计数器加载寄存
器中。计数从加电开始并在看门狗探针 (WDS) 位设置为 “1” 的任
何时候从可加载值重新开始。计数器与终止值 “0” 进行比较。如
果计数器达到此值,则产生内部标志和可选中断输出。可以通过
在计数器到达 “0” 之前将 WDS 位设置为 “1” 来阻止超时中断。这
导致计数器重新加载看门狗超时值并重启。只要用户在计数器到
达终值之前对 WDS 位进行设置,中断和 WDT 标志就不会产生。
新的时间输出值通过将看门狗写位设置为 “0” 来写入。当 WDW
值为 “0” 时,看门狗超时值位 D5-D0 写功能启用以修改超时值。
当 WDW 为 “1” 时,对 D5-D0 位的写入被忽略。WDW 功能使用
户能在不考虑看门狗定时器值被修改的情况下设置 WDS 位。看
门狗定时器逻辑图如第 23 页上的图 30 所示。注意:将看门狗超
时值设置为 “0” 会禁用看门狗功能。
看门狗定时器的输出为标志位 WDF (如果看门狗允许超时,将
设置该标志位) 。如果中断寄存器中的看门狗中断启用 (WIE)
位被设置,看门狗超时将产生 INT 引脚硬件中断。当用户读取标
志寄存器时,标志和硬件中断都会被清除。
Page 22 of 42
CY14C101PA
CY14B101PA
CY14E101PA
备用电源监控器
.
图 30. 看门狗定时器框图
Clock
Divider
Oscillator
32.768 KHz
1 Hz
32 Hz
Counter
Zero
Compare
WDF
CY14X101PA 提供一个可检测备用电源 (备用电池或电容)故
障的功耗监控系统。如果发生备用电源故障,备用电源故障标志
(BPF)在下次加电时发出。如果备用电压低于 VBAKFAIL,将设
置 BPF 标志。即使 RTC 在备用模式下运行,仍会监控备用电源。
备用模式运行中检测到的低电压通过 BPF 标志进行标记。 BPF
只能将数据保持到出现定义的备用电压 (VDR) 低电压电平。
中断
Load
Register
WDS
D
Q
WDW
Q
write to
Watchdog
Register
Watchdog
Register
可编程方波生成器
方波生成器模块使用晶振输出在组件的 INT 引脚上生成所需的频
率。输出频率可编程为以下频率之一:
1. 1 Hz
2. 512 Hz
3. 4096 Hz
4. 32768 Hz
当组件使用备用电源运行时,不生成方波输出。
功耗监控器
CY14X101PA 提供具有断电中断功能的电源管理方案。它也控
制内部开关为时钟提供备用电源并保护存储器在低 VCC 条件下
不被访问。功耗监控器基于内部带隙参考电路,此电路将 VCC 电
压与 VSWITCH 阀值相比较。
如第 4 页上的自动存储操作中所述,达到 VSWITCH 后,由于 VCC
由于断电而发生衰减,将启动从 SRAM 到非易失性元素的数据
存储操作,以保存最后的 SRAM 数据状态。电源也从 VCC 切换
到备用电源 (电池或电容)来运行 RTC 振荡器。
当使用备用电源运行时,对 nvSRAM 的读取和写入操作被禁止
且 RTC 功能对用户不可用。RTC 时钟继续在后台运行。VCC 存
储到组件后,更新后的 RTC 计时寄存器对用户可用 (请参见 第
35 页上的自动存储或加电回读)。
Document Number: 001-87306 Rev. **
CY14X101PA 有一个标志寄存器、中断寄存器和将中断信号传
送到微控制器的中断逻辑。有三个潜在中断源:看门狗定时器、
功耗监控器和警报定时器。通过在中断寄存器(0x06)中适当的
设置,可以单独启用上述三中个断源来驱动 INT 引脚。此外,在
标志寄存器(0x00)中,每种断源有相应的标志位,主机处理器
使用这些标志位来确定中断原因。当中断发生时, INT 引脚驱动
器有两个能指定其行为的位。
只有当三个断源中的一个产生中断标志并且各自位于中断寄存器
中的中断启用位被启用 (设置为 “1”)时,才会产生中断。中断
源处于活动状态后,两个可编程位 H/L 和 P/L 决定 INT 引脚上输
出引脚驱动器的行为。这两个位位于中断寄存器中,可用于驱动
INT 引脚中电平或脉冲模式输出。在脉冲模式中,脉冲宽度内部
固定在大约 200 ms。此模式旨在重置将主机微控制器。在电平
模式中,引脚进入其活动性极,直到用户读取标志寄存器。此模
式用作对主机微控制器的中断。中断寄存器 一节对控制位进行了
总结。
只有使用常规电源时才生成中断,系统以备用电源模式运行时不
会触发中断。
注意:只有在加电回读序列完成后,CY14X101PA 才生成有效中
断。加电后, INT 引脚上的所有事件必须被忽略 tFA 的时间。
中断寄存器
看门狗中断启用 (WIE):当设置为 “1” 时,如果发生看门狗超时,
看门狗定时器驱动 INT 引脚和一个内部标志。当 WIE 设置为 “0”
时,看门狗定时器只影响标志寄存器中的 WDF 标志。
警报中断启用 (AIE):当设置为 “1” 时,警报匹配驱动 INT 引脚
和一个内部标志。当 AIE 设置为 “0” 时,警报匹配只影响标志寄
存器中的 AF 标志。
断电中断启用 (PFE):当设置为 “1” 时,断电监控器驱动引脚和一
个内部标志。当 PFE 设置为 “0” 时,断电监控器只影响标志寄存
器中的 PF 标志。
方波启用 (SQWE):当设置为 “1”,INT 引脚生成具有可编程频率
的方波。频率由中断寄存器的 SQ1 和 SQ0 位决定。该位是非易
失性的,在电源循环后保持不变。SQWE 位覆盖所有其他中断。
然而, CAL 位优先于方波发生器。该位在出厂时设置为 “0”。
Page 23 of 42
CY14C101PA
CY14B101PA
CY14E101PA
高电平 / 低电平 (H/L):当设置为 “1” 时, INT 引脚为高电平有效
且驱动器模式为推挽式。只有当 VCC 高于 VSWITCH 时, INT 引
脚才驱动高电平。当设置为 “0” 时, INT 引脚为低电平有效且驱
动模式为开漏式。INT 引脚必须通过一个 10 k 电阻上拉至 Vcc,
同时使用低电平有效模式的中断。
脉冲 / 电平 (P/L):当设置为 “1” 且发生中断时,会将 INT 引脚驱
动约 200 ms。当 P/L 设置为 “0” 时,INT 引脚驱动至高电平或低
电平 (由 H/L 决定),直到标志寄存器被读取。
SQ1 和 SQ0。当 SQWE 位设置为 “1” 时,这些位一起用于修正
INT 引脚输出的中方波频率。这些位是非易失性的,在电源循环
后保持不变。下表显示了输出频率是如何决定的。
表 9. SQW 输出选择
SQ1
SQ0
0
0
频率
1 Hz
1 Hz 信号
0
1
512 Hz
适用于校准
1
0
4096 Hz
4 kHz 时钟输出
1
1
32768 Hz
振荡器输出频率
该概要表显示了 INT 引脚的状态。
表 10. INT 引脚状态
CAL
SQWE
WIE/AIE/
PFE
INT 引脚输出
1
X
X
512 Hz
0
1
X
方波输出
0
0
1
0
0
0
警报
HI-Z
注释
当启用的中断源激活 INT 引脚时,外部主机读取标志寄存器来确
定原因。请记住,当寄存器被读取时,所有标志都被清除。如果
INT 引脚编程为电平模式,条件将清除并且 INT 引脚返回到其非
活动状态。如果引脚编程为脉冲模式,读取标志也能清除引脚中
Document Number: 001-87306 Rev. **
的标志。如果标志寄存器被读取,脉冲模式不能完成指定的持续
时间。如果 INT 引脚用作主机复位,则复位期间标志寄存器不被
读取。
标志寄存器
标志寄存器有三个标志位:用于生成中断的 WDF、 AF 和 PF。
这些标志分别由看门狗超时、警报匹配或断电监控器设置。处理
器可以轮询此寄存器或使系统通知中断 (如果设置了标志)。寄
存器被读取后,这些标志会自动复位。在加电时,标志寄存器自
动加载值 0x00 (OSCF 位除外。请参见第 21 页上的停止和启
动振荡器)。
Page 24 of 42
CY14C101PA
CY14B101PA
CY14E101PA
图 31. RTC 建议的组件配置 [3]
Recommended Values
Y1 = 32.768 kHz (12.5 pF)
C1 = 12 pF
C2 = 69 pF
Xout
C1
Y1
Xin
C2
Note: The recommended values for C1 and C2 include
board trace capacitance.
图 32. 中断框图
WIE
Watchdog
Timer
WDF
Power
Monitor
PFE
PF
AIE
P/L
512 Hz
Clock
AF
Pin
Driver
Mux
Clock
Alarm
Square
Wave
VCC
HI-Z
Control
SEL Line
INT
H/L
VSS
WDF -看门狗定时器标志
WIE -看门狗中断启用
PF -断电标志
PFE -断电启用
AF -警报标志
AIE -警报中断启用
P/L -脉冲电平
H/L -高电平 / 低电平
SQWE -方波启用
SQWE
Priority
CAL
Encoder
WIE/PIE/
AIE
注
3. 有关 nvSRAM RTC 的设计指南和最佳实践,请参见应用笔记 AN61546。
Document Number: 001-87306 Rev. **
Page 25 of 42
CY14C101PA
CY14B101PA
CY14E101PA
表 11. RTC 寄存器映射 [4、 5]
寄存器
D7
D6
0x0F
D5
D2
D1
年 (x10)
D0
年
0x0E
0
0
0
0x0D
0
0
0x0C
0
0
日期 (x10)
0
0
0x0B
0
0
小时 (x10)
月 (x10)
功能 / 范围
年:00–99
月
月:01–12
日期
日期:01–31
0
星期
星期:01–07
小时
小时:00–23
0x0A
0
分钟 (x10)
分钟
分钟:00–59
0x09
0
秒 (x10)
秒
秒:00–59
0x08
OSCEN
(0)
校准符号
(0)
校准 (00000)
校准值 [6]
0x07
WDS (0) WDW (0)
0x06
WIE (0)
AIE (0)
0x05
M (1)
0
0x04
M (1)
0
0x03
M (1)
0x02
M (1)
0x01
0x00
注
4.
5.
6.
7.
BCD 格式数据
D4
D3
WDF
0
看门狗 [6]
WDT (000000)
PFE (0)
SQWE
(0)
H/L (1)
警报日期 (x10)
P/L (0)
SQ1 (0)
SQ0 (0)
警报日期
警报小时 (x10)
中断 [6]
警报,日期:01–31
警报小时
警报,小时:00–23
警报分钟 (x10)
警报分钟
警报,分钟:00–59
警报秒 (x10)
警报秒
警报,秒:00–59
世纪
CAL (0)
W (0)
世纪:00–99
世纪 (x10)
AF
PF
OSCF
[7]
BPF
[7]
R (0)
标志 [6]
( ) 指明出厂数值。
RTC 寄存器未使用的位被保留以供将来使用,应设置为 “0”。
这是二进制值,而非 BCD 值。
用户复位 OSCF 和 BPF 标志位后,应在 tRTCp 时间后更新标志寄存器。
Document Number: 001-87306 Rev. **
Page 26 of 42
CY14C101PA
CY14B101PA
CY14E101PA
表 12. 寄存器映射详细信息
计时-年
D7
D6
0x0F
D5
D4
D3
D2
年 (x10)
D1
D0
年
包含年的两个较低 BCD 数字。低位半字节 (四位)包含年值;高位半字节 (四位)包含以 10 年为单位的值。每半字
节的范围为 0 到 9。寄存器的范围是 0 到 99。
计时-月
0x0E
D7
D6
D5
D4
D3
0
0
0
月 (x10)
D2
D1
D0
月
包含月的 BCD 数字。低位半字节 (四位)包含低位数字,范围为 0 到 9 ;高位半字节 (一位)包含高位数字,范围
为 0 到 1。寄存器的范围是 1 到 12。
0x0D
D7
D6
0
0
计时-日期
D4
D3
D5
D2
日期 (x10)
D1
D0
日期
包含日期的 BCD 数字。低位半字节 (四位)包含低位数字,范围为 0 到 9 ;高位半字节 (两位)包含 x10 数字,范
围为 0 到 3。寄存器的范围是 1 到 31。可针对闰年进行自动调整。
0x0C
D7
D6
D5
0
0
0
计时-星期
D4
D3
0
D2
D1
0
D0
星期
低位半字节 (三位)包含一个与星期相关的值。星期是一个环形计数器,从 1 计数到 7,然后返回到 1。用户必须给星
期值指定含义,因为星期不与日期集成。
0x0B
D7
D6
0
0
计时-小时
D4
D3
D5
D2
小时 (x10)
D1
D0
小时
包含小时 (24 小时格式)的 BCD 值。低位半字节 (四位)包含低位数字,范围为 0 到 9 ;高位半字节 (两位)包含
高位数字,范围为 0 到 2。寄存器的范围是 0 到 23。
D7
0x0A
D6
0
D5
计时-分钟
D4
D3
D2
分钟 (x10)
D1
D0
分钟
包含分钟的 BCD 值 低位半字节 (四位)包含低位数字,范围为 0 到 9 ;高位半字节 (三位)包含高位数字,范围为
0 到 5。寄存器的范围是 0 到 59。
计时-秒
D7
0x09
D6
0
D5
D4
D3
D2
秒 (x10)
D1
D0
秒
包含秒的 BCD 值 低位半字节 (四位)包含低位数字,范围为 0 到 9 ;高位半字节 (三位)包含高位数字,范围为 0
到 5。寄存器的范围是 0 到 59。
校准 / 控制
0X08
OSCEN
校准符号
校准
0x07
D7
D6
D5
OSCEN
0
校准符号
D4
D3
D2
D1
D0
校准
振荡器启用。当设置为 “1” 时,振荡器停止。当设置为 “0” 时,振荡器运行。禁用振荡器可在存储过程中节省电池或电
容电源。
确定校准调整是作为对时基增加 (1) 还是作为从时基中减少进行应用 (0)。
这五个位控制时钟的校准。
D7
D6
WDS
WDW
Document Number: 001-87306 Rev. **
D5
看门狗定时器
D4
D3
D2
D1
D0
WDT
Page 27 of 42
CY14C101PA
CY14B101PA
CY14E101PA
表 12. 寄存器映射详细信息 ( 续 )
WDS
看门狗探针。将该位设置为 “1” 可重新加载并重启看门狗定时器。将该位设置为 “0” 不起作用。看门狗定时器复位后,
该位被自动清除。 WDS 位是只写的。读取该位始终返回 “0”。
WDW
看门狗写启用。将此位设置为 “1” 可禁用对看门狗超时值 (D5–D0) 的任何写入。这使用户可以在不影响超时值的情况
下设置看门狗探针位。当下一个写循环完成时,将此位设置为 “0” 允许 D5–D0 位写入看门狗寄存器。第 22 页上的看
门狗定时器中详细介绍了该功能。
WDT
看门狗超时选择。看门狗定时器间隔由该寄存器中的 6 位值选择。它代表一个 32 Hz 计数 (31.25 ms) 的乘数。超时值
范围为 31.25 ms (设置为 1 )到 2 秒 (设置为 3 Fh)。将看门狗定时器寄存器设置为 0 将禁用定时器。仅当在上一
个周期中 WDW 位设置为 “0” 时才能对这些位进行写入。
0x06
D7
D6
D5
WIE
AIE
PFE
中断状态 / 控制
D4
D3
SQWE
H/L
D2
D1
D0
P/L
SQ1
SQ0
WIE
看门狗中断启用。当设置为 “1” 时,当看门狗超时发生时,看门狗定时器驱动 INT 引脚和 WDF 标志。当设置为 “0”
时,看门狗定时器只影响 WDF 标志。
AIE
警报中断启用。当设置为 “1” 时,警报匹配驱动 INT 引脚和 AF 标志。当设置为 “0” 时,警报匹配只影响标志 AF 标志。
PFE
断电启用。当设置为 “1” 时,警报匹配驱动 INT 引脚和 AF 标志。当设置为 “0” 时,断电监视器只影响 PF 标志。
SQWE
方波启用。当设置为 “1” 时,在 INT 引脚上以使用 SQ1 和 SQ0 位编程的频率驱动方波。方波输出优先于中断逻辑。如
果将 SQWE 设置为 “1”,当启用的中断源处于活动状态时,只产生相应的标志, INT 引脚继续驱动方波。
H/L
高电平 / 低电平。当设置为 “1” 时,将 INT 引脚驱动为高电平有效。当设置为 “0” 时, INT 引脚为开漏,低电平有效。
P/L
脉冲 / 电平。当设置为 “1” 时,INT 引脚由一个约 200 ms 的中断源驱动有效(由 H/L 决定)。当设置为 “0” 时,INT 引
脚驱动到有效电平状态 (由 H/L 设置),直到标志寄存器被读取。
SQ1, SQ0 SQ1, SQ0。当 SQWE 设置为 “1” 时,这些位用于决定 INT 引脚输出上的方波频率。以下为每个 (SQ1, SQ0) 组合的频
率输出:
(0, 0) - 1 Hz
(0, 1) - 512 Hz
(1, 0) - 4096 Hz
(1, 1) - 32768 Hz
0x05
D7
D6
M
0
D5
警报-日期
D4
D3
D2
警报日期 (x10)
D1
D0
警报日期
包含警报日期值和用于选择或取消选择日期值的掩码位。
M
0x04
匹配。当此位设置为 “0” 时,在警报匹配中使用日期值。将此位设置为 “1” 会导致匹配电路忽略日期值。
D7
D6
M
0
D5
警报-小时
D4
D3
D2
警报小时 (x10)
D1
D0
警报小时
包含警报小时值和用于选择或取消选择小时值的掩码位。
M
0x03
匹配。当此位设置为 “0” 时,在警报匹配中使用小时值。将此位设置为 “1” 会导致匹配电路忽略小时值。
D7
D6
M
D5
警报-分钟
D4
D3
D2
警报分钟 (x10)
D1
D0
警报分钟
包含警报分钟值和用于选择或取消选择分钟值的掩码位。
M
匹配。当此位设置为 “0” 时,在警报匹配中使用分钟值。将此位设置为 “1” 会导致匹配电路忽略分钟值。
警报-秒
0x02
D7
D6
M
D5
D4
警报秒 (x10)
D3
D2
D1
D0
警报秒
包含警报秒值和用于选择或取消选择秒值的掩码位。
M
匹配。当此位设置为 “0” 时,在警报匹配中使用秒值。将此位设置为 “1” 会导致匹配电路忽略秒值。
Document Number: 001-87306 Rev. **
Page 28 of 42
CY14C101PA
CY14B101PA
CY14E101PA
表 12. 寄存器映射详细信息 ( 续 )
0x01
D7
D6
D5
计时-世纪
D4
D3
D2
世纪 (x10)
D1
D0
世纪
包含世纪的 BCD 值 低位半字节 (四位)包含低位数字,范围为 0 到 9 ;高位半字节 (四位)包含高位数字,范围为
0 到 9。寄存器的范围是 0 到 99 世纪。
标志
0x00
D7
D6
D5
D4
D3
D2
D1
D0
WDF
AF
PF
OSCF
BPF
CAL
W
R
WDF
看门狗定时器标志。当看门狗定时器允许在没有被用户复位的情况下可达到 0 时,该只读位设置为 “1”。当标志寄存器
被读或加电时,该位被清除为 “0”。
AF
警报标志。当时间和日期与储存在警报寄存器的值匹配且匹配位为 “0” 时,此只读位设置为 “1”。当标志寄存器被读或
加电时,警报标志清除。
PF
断电标志。当电源下降到断电阀值 VSWITCH 时,只读位设置为 “1”。当标志寄存器被读时,中断标志清除。
OSCF
振荡器失败标志。如果振荡器启用而且在头 5 秒操作时间内未运行,加电时设置为 “1”。这表示 RTC 备用电源中断而
且时钟值不再有效。该位在电源循环后保持不变,从不被芯片内部清除。用户必须检查此条件并写入 “0” 以清除该标
志。当用户复位 OSCF 标志位时,在 tRTCp 时间后位将更新。
BPF
备用电源中断标志。如果备用电源 (电池或电容)中断,加电时设置为 “1”。备用电源中断条件由电压下降到低于其
各自最低指定电压确定。 BPF 只能将数据保持到出现定义的备用电压 (VDR) 低电压电平。用户必须将此位复位以清除
标志。用户复位 BPF 标志位后,在 tRTCp 时间后位将更新。
CAL
校准模式。当设置为 “1” 时, INT 引脚输出 512 Hz 的方波。当设置为 “0” 时, INT 引脚恢复正常操作。该位优先于
SQ0/SQ1 和其他功能。加电时,该位默认为 “0” (禁用)。
W
写入启用:将 “W” 设置为 “1” 将冻结对 RTC 寄存器的更新。然后用户可写入 RTC 寄存器、警报寄存器、校准寄存器、
中断寄存器和标志寄存器。如果时间已更改,将 “W” 设置为 “0” 会导致 RTC 寄存器中的内容传输到计时计数器中。此
传输过程需要花费 tRTCp 的时间。加电时,此位默认为 0。
R
读取启用。如果将 “R” 位设置为 “1”,则会停止用户 RTC 寄存器中的时钟更新,以便在读取过程中不显示时钟更新。
将 “R” 位设置为 “0” 以恢复对保持寄存器的时钟更新。设置该位不需要将 “W” 位设置为 “1”。加电时,该位默认为 0。
Document Number: 001-87306 Rev. **
Page 29 of 42
CY14C101PA
CY14B101PA
CY14E101PA
最大额定值
超过最大额定值可能会缩短组件的使用寿命。这些用户指导未经
过测试。
存放温度 ..................................................–65 °C 至 +150 °C
处于接地电位的
任何引脚的瞬变电压 (< 20 ns) ........... –2.0 V 至 VCC + 2.0 V
封装功率散耗
能力 (TA = 25°C) .......................................................... 1.0 W
表面组装铅焊
温度 (3 秒)............................................................. +260 °C
最长累积存储时间
在 150°C 环境温度下 ..............................1000 个小时
直流输出电流 (一次输出 1,持续 1 秒).................... 15 mA
在 85°C 环境温度下 ...........................................20 年
静电放电电压
(根据 MIL-STD-883,方法 3015).......................... > 2001 V
最高结温 .................................................................... 150 °C
栓锁电流 ................................................................ > 140 mA
相对于 VSS 的 VCC 供电电压
CY14C101PA:................................. –0.5 V 至 +3.1 V
CY14B101PA:................................. –0.5 V 至 +4.1 V
CY14E101PA:................................. –0.5 V 至 +7.0 V
应用于 High Z 状态下的输出
的直流电压 .........................................–0.5 V 到 VCC + 0.5 V
工作范围
组件
CY14C101PA
输入电压 ............................................ –0.5 V 到 VCC + 0.5 V
范围
环境温度
–40 °C - +85 °C
工业
VCC
2.4 V 至 2.6 V
CY14B101PA
2.7 V 至 3.6 V
CY14E101PA
4.5 V 至 5.5 V
直流电气特性
在工作范围内
参数
VCC
电源
ICC1
说明
平均 VCC 电流
CY14C101PA
最小值
2.4
典型值 [8]
2.5
最大值
2.6
单位
V
CY14B101PA
2.7
3.0
3.6
V
CY14E101PA
4.5
5.0
5.5
V
CY14C101PA
–
–
3
mA
–
–
4
mA
fSCL = 104 MHz ;无输出负载下获得的值
(IOUT = 0 mA)
–
–
10
mA
测试条件
fSCK = 40 MHz ;
无输出负载下取得的值
(IOUT = 0 mA)
CY14B101PA
CY14E101PA
ICC2
存储期间平均 VCC 电流
所有输入无需关注, VCC = 最大值
tSTORE 持续时间的平均电流
–
–
3
mA
ICC3
平均 VCC 电流
fSCK = 1 MHz ;
VCC = VCC (Typ), 25 °C
所有输入在 CMOS 电平循环。
无输出负载下取得的值 (IOUT = 0 mA)
–
–
1
mA
ICC4
自动存储循环期间平均
VCAP 电流
所有输入无需关注。 tSTORE 持续期间平均电流
–
–
3
mA
ISB
VCC 待机电流
CS > (VCC – 0.2 V)。 VIN < 0.2 V 或 > (VCC –
0.2 V)。 “W” 位设置为 “0”。非易失性循环完成后
待机电流电平 输入为静态。 fSCK = 0 MHz。
–
–
250
μA
IZZ
睡眠模式电流
寄存 SLEEP 指令后的 tSLEEP 时间。所有输入均
为静态并以 CMOS 逻辑电平配置。
–
–
8
μA
IIX[9]
输入漏电流 (HSB 除外)
–1
–
+1
μA
输入漏电流 (针对 HSB)
–100
–
+1
μA
注
8. 典型值的温度为 25°C, VCC = VCC(Typ)。非 100% 测试。
9. 当高电平有效和低电平有效的驱动程序均被禁用时,对于 HSB 引脚,当 VOH 为 2.4 V 时 IOUT = -2 µA 将其启用后,标准 VOH 和 VOL 有效。该参数被特性表征化,但
未进过测试。
Document Number: 001-87306 Rev. **
Page 30 of 42
CY14C101PA
CY14B101PA
CY14E101PA
直流电气特性 ( 续 )
在工作范围内
参数
说明
IOZ
关闭状态输出漏电流
VIH
输入高电平电压
测试条件
最小值
–1
典型值 [8]
–
最大值
+1
单位
μA
CY14C101PA
1.7
–
VCC + 0.5
V
CY14B101PA
2.0
–
VCC + 0.5
V
–
0.7
V
–
0.8
V
CY14E101PA
VIL
CY14C101PA Vss – 0.5
CY14B101PA Vss – 0.5
输入低电平电压
CY14E101PA
VOH
VOL
输出高电平电压
IOUT = –1 mA
CY14C101PA
2.0
–
–
V
IOUT = –2 mA
CY14B101PA
2.4
–
–
V
IOUT = 2 mA
输出低电平电压
IOUT = 4 mA
CY14E101PA VCC – 0.4
–
–
CY14C101PA
–
–
0.4
V
CY14B101PA
–
–
0.4
V
CY14C101PA
170
220
270
μF
CY14B101PA
42
47
180
μF
–
–
VCC
V
–
–
VCC– 0.5
V
CY14E101PA
VCAP[10]
在 VCAP 引脚和 VSS 之间
存储电容
CY14E101PA
VVCAP[11、
12]
组件在 VCAP 引脚驱动的最 VCC = Max
大电压
CY14C101PA
CY14B101PA
CY14E101PA
数据保留和耐久性
在工作范围内
参数
DATAR
说明
数据保留
最小值
20
NVC
非易失性存储操作
1,000
单位
年
K
电容
参数 [12]
CIN
COUT
说明
输入电容
输出引脚电容
测试条件
TA = 25 °C, f = 1 MHz, VCC = VCC(Typ)
最大值
单位
7
pF
7
pF
注
10. VCAP 的最小值可保证提供顺利完成自动存储所需要的电荷。 VCAP 的最大值可保证 VCAP 的电容在加电回读循环期间充电至最小电压,以便紧急断电循环可以顺利完
成自动存储。因此,建议在规定的最小极限值和最大极限值内使用电容。有关 VCAP 选项的详细信息,请参见应用笔记 AN43593。
11. 当选择 VCAP 电容的时候,会提供 VCAP 引脚上的最大电压 (VVCAP) 供指导之用。在工作温度范围之内的 VCAP 电容的额定电压应高于 VVCAP 电压。
12. 这些参数仅由设计保证,未进行过测试。
Document Number: 001-87306 Rev. **
Page 31 of 42
CY14C101PA
CY14B101PA
CY14E101PA
热阻
参数 [13]
ΘJA
热电阻
(结温)
ΘJC
测试条件
16 引脚 SOIC
单位
根据 EIA/JESD51 的要求,测试条件遵循测试热阻的标准
测试方法和过程。
56.68
°C/W
32.11
°C/W
说明
热电阻
(壳温)
交流测试负载和波形
图 33. 交流测试负载和波形
对于 2.5 V (CY14C101PA):
909 Ω
909 Ω
2.5 V
2.5 V
R1
针对三态规范
R1
输出
输出
R2
1290 Ω
30 pF
R2
1290 Ω
5 pF
对于 3 V (CY14B101PA):
577 Ω
577 Ω
3.0 V
3.0 V
R1
针对三态规范
R1
输出
输出
R2
789 Ω
30 pF
R2
789 Ω
5 pF
对于 5 V (CY14E101PA):
963 Ω
963 Ω
5.0 V
5.0 V
R1
针对三态规范
R1
输出
输出
30 pF
R2
512 Ω
5 pF
R2
512 Ω
交流测试条件
说明
输入脉冲电平
输出上升和下降时间 (10%–90%)
输入和输出时序参考电平
CY14C101PA
CY14B101PA
CY14E101PA
0 V 到 2.5 V
< 3 ns
0 V 到 3V
< 3 ns
0 V 到 3V
< 3 ns
1.25 V
1.5 V
1.5 V
注
13. 这些参数仅由设计保证,未进行过测试。
Document Number: 001-87306 Rev. **
Page 32 of 42
CY14C101PA
CY14B101PA
CY14E101PA
RTC 特性
在工作范围内
参数
VRTCbat
RTC 电池引脚电压
IBAK[15]
RTC 备用电流
VRTCcap
最小值
1.8
典型值 [14]
3.0
最大值
3.6
单位
V
–
–
0.45
µA
25 °C
–
0.45
–
µA
TA (Max)
–
–
0.60
µA
说明
[16]
TA (Min)
RTC 电容引脚电压
TA (Min)
1.6
–
3.6
V
25 °C
1.5
3.0
3.6
V
TA (Max)
1.4
–
3.6
V
–
1
2
tOCS
RTC 振荡器启动时间
VBAKFAIL
备用电压故障阀值
1.8
–
2
秒
V
VDR
BPF 标志保留电压
1.6
–
–
V
tRTCp
RTC 从 “W” 位末设置到 “0” 的处理时间。
RBKCHG
RTC 备用电容充电限流电阻
–
–
1
ms
350
–
850
Ω
交流开关特性
在工作范围内
参数 [17]
赛普拉斯
参数
说明
替代 参数
25 MHz
(RDRTC 指令) [18]
最小值
最大值
40 MHz
104 MHz
单位
最小值 最大值 最小值 最大值
fSCK
fSCK
时钟频率, SCK
–
25
–
40
–
104
MHz
tCL[19]
tCH[19]
tWL
时钟脉冲宽度低电平
18
–
11
–
4.5
–
ns
tWH
时钟脉冲宽度高电平
18
–
11
–
4.5
–
ns
tCS
tCE
CS 高电平时间
20
–
20
–
20
–
ns
tCSS
tCES
CS 设置时间
10
–
10
–
5
–
ns
tCSH
tCEH
CS 保持时间
10
–
10
–
5
–
ns
tSD
tSU
数据输入的建立时间
5
–
5
–
4
–
ns
tHD
tH
数据输入的保持时间
5
–
5
–
3
–
ns
tHH
tHD
HOLD 保持时间
5
–
5
–
3
–
ns
tSH
tCD
HOLD 建立时间
5
–
5
–
3
–
ns
tCO
tV
输出有效
–
15
–
9
–
8
ns
tHHZ[19]
tHZ
HOLD 输出 high-Z
–
15
–
15
–
8
ns
[19]
tLZ
HOLD 输出 low-Z
–
15
–
15
–
8
ns
tOH
tHO
输出保持时间
0
–
0
–
0
–
ns
tHZCS[19]
tDIS
输出禁用时间
–
25
–
20
–
8
ns
tHLZ
注
14. 典型值的温度为 25°C, VCC = VCC(Typ) 非 100% 测试。
15. 当 VCC < VSWITCH 时,从 VRTCcap 或 VRTCbat 抽取的电流。
16. 如果 VRTCcap > 0.5 V,或没有电容连接到 VRTCcap 引脚,振荡器将在 tOCS 内启动。如果已连接备用电容且 VRTCcap < 0.5 V,要启动振荡器,必须允许将电容充电至
0.5 V。
17. 测试条件采用等于或少于 3 ns 的信号跃迁时间, VCC/2 的时序参考电平, 0 至 VCC(typ) 的输入脉冲电平以及图 33 中所示的指定 IOL/IOH 的输出负载和负载电容。
18. 适用于 RTC 操作码周期、地址周期和数据输出周期。
19. 这些参数仅由设计保证,未进行过测试。
Document Number: 001-87306 Rev. **
Page 33 of 42
CY14C101PA
CY14B101PA
CY14E101PA
开关波形
图 34. 同步数据时序 (模式 0)
tCS
CS
tCSS
tCH
tCL
tCSH
SCK
tSD
SI
tHD
VALID IN
VALID IN
VALID IN
tOH
tCO
SO
HI-Z
tHZCS
HI-Z
~
~
~ ~
图 35. HOLD 时序
CS
SCK
tHH
tHH
tSH
tSH
HOLD
tHHZ
tHLZ
SO
Document Number: 001-87306 Rev. **
Page 34 of 42
CY14C101PA
CY14B101PA
CY14E101PA
自动存储或加电回读
在工作范围内
参数
最大值
40
20
20
8
–
25
ns
–
–
–
150
2.35
2.65
4.40
–
V
V
V
µs
HSB 输出禁用电压
–
1.9
V
HSB 高电平到 nvSRAM 激活的时间。
–
5
µs
HSB 高电平有效时间
–
500
ns
–
–
–
–
–
40
20
20
8
100
ms
ms
ms
ms
µs
加电回读持续时间
tSTORE [21]
存储循环持续时间
CY14C101PA
CY14B101PA
CY14E101PA
tDELAY [22]
VSWITCH
完成 SRAM 写入循环的可用时间
tVCCRISE[23]
VCC 上升时间
CY14C101PA
CY14B101PA
CY14E101PA
低电压触发电平
VHDIS[23]
tLZHSB[23]
tHHHD[23]
tWAKE
从睡眠模式唤醒 nvSRAM 的时间
tSLEEP
发出 SLEEP 指令后进入睡眠模式的时间
CS 进入高电平后进入待机模式的时间
tSB[23]
单位
最小值
–
–
–
–
[20]
tFA
CY14X101PA
说明
CY14C101PA
CY14B101PA
CY14E101PA
ms
ms
ms
ms
开关波形
图 36. 自动存储或加电回读 [24]
VCC
VSWITCH
VHDIS
t VCCRISE
21
tHHHD
Note
tSTORE
Note
tHHHD
25
Note
21
tSTORE
25
Note
HSB OUT
tDELAY
tLZHSB
AutoStore
tLZHSB
tDELAY
POWERUP
RECALL
tFA
tFA
Read & Write
Inhibited
(RWI)
POWER-UP
RECALL
Read & Write
BROWN
OUT
AutoStore
POWER-UP
RECALL
Read & Write
POWER
DOWN
AutoStore
注
20. tFA 从 VCC 超过 V SWITCH 的那一刻开始。
21. 如果自上一个非易失性循环后未进行过 SRAM 写入,则不会发生自动存储或硬件存储。
22. 硬件存储和自动存储启动后, SRAM 写入操作在 tDELAY 时间内持续启用。
23. 这些参数仅由设计保证,未进行过测试。
24. 在 VCC 低于 VSWITCH 的情况下,在存储、回读的过程中会忽略读写循环。
25. 在加电和断电期间,在通过外部电阻上拉 HSB 引脚时, HSB 发生短时脉冲。
Document Number: 001-87306 Rev. **
Page 35 of 42
CY14C101PA
CY14B101PA
CY14E101PA
软件控制的存储 / 回读循环
在工作范围内
CY14X101PA
参数
说明
最小值
最大值
单位
tRECALL
回读持续时间
–
600
µs
tSS [26, 27]
软件序列处理时间
–
500
µs
开关波形
图 37. 软件存储循环 [27]
图 38. 软件回读循环 [27]
CS
CS
0
1
2
3
4
5
6
7
0
SCK
SI
1
2
3
4
5
6
7
SCK
0
0
1
1
1
1
0
0
SI
0
1
1
0
0
0
0
0
tRECALL
tSTORE
HI-Z
RWI
HI-Z
RWI
RDY
RDY
图 39. 自动存储启用循环
图 40. 自动存储禁用循环
CS
CS
0
1
2
3
4
5
6
0
7
SCK
SI
1
2
3
4
0
1
0
1
1
0
0
SI
1
0
0
0
1
1
6
7
RDY
0
1
SS
SS
HI-Z
0
t
t
RWI
5
SCK
RWI
HI-Z
RDY
注
26. 这是执行软序列命令所耗费的时间。 VCC 电压必须保持高电平以保证有效地寄存命令。
27. 存储和回读等命令会锁定 I/O,直到操作完成,这会进一步增加该时间。请参见特定的命令。
Document Number: 001-87306 Rev. **
Page 36 of 42
CY14C101PA
CY14B101PA
CY14E101PA
硬件存储循环
在工作范围内
CY14X101PA
参数
tPHSB
说明
硬件存储脉冲宽度
最小值
最大值
15
–
单位
ns
开关波形
图 41. 硬件存储循环 [28]
Write Latch set
~
~
tPHSB
HSB (IN)
tSTORE
tHHHD
~
~
tDELAY
HSB (OUT)
tLZHSB
RWI
tPHSB
HSB (IN)
HSB pin is driven HIGH to VCC only by Internal
100 K: resistor, HSB driver is disabled
SRAM is disabled as long as HSB (IN) is driven LOW.
tDELAY
RWI
~
~
HSB (OUT)
~
~
Write Latch not set
注
28. 如果自上一个非易失性循环后未进行过 SRAM 写入,则不会发生自动存储或硬件存储。
Document Number: 001-87306 Rev. **
Page 37 of 42
CY14C101PA
CY14B101PA
CY14E101PA
订购信息
订购代码
CY14B101PA-SFXIT
封装图
51-85022
封装类型
工作范围
16 引脚 SOIC, 40 MHz
工业
CY14B101PA-SFXI
这些部件都不含铅。
订购代码定义
选项:
T -盘带封装
空白-标准
无铅
频率:
空白- 40 MHz
104 - 104 MHz
温度:
I -工业级(-40 到 85 °C)
封装:
SF - 16 引脚 SOIC
Die 修订版:
空白-无修订
A -修订版 1
P -具有 RTC 功能的串行 (SPI) nvSRAM
密度:
电压:
C - 2.5 V
B - 3.0 V
E - 5.0 V
101 - 1 Mb
14 - nvSRAM
赛普拉斯
Document Number: 001-87306 Rev. **
Page 38 of 42
CY14C101PA
CY14B101PA
CY14E101PA
封装图
图 42. 16 引脚 SOIC (0.413 × 0.299 × 0.0932 英寸)封装外形, 51-85022
Document Number: 001-87306 Rev. **
Page 39 of 42
CY14C101PA
CY14B101PA
CY14E101PA
缩略语
文档规范
说明
测量单位
缩略语
BCD
二进码十进数
CPHA
时钟相位
°C
摄氏度
CPOL
时钟极性
F
法拉
CMOS
互补金属氧化物半导体
Hz
赫兹
CRC
循环冗余校验
kHz
千赫兹
EEPROM
电可擦除可编程只读存储器
kΩ
千欧
EIA
电子工业联盟
MHz
兆赫兹
I/O
输入 / 输出
μA
微安
JEDEC
联合电子组件工程委员会
mA
毫安
LSB
最低有效位
μF
微法
MSB
最高有效位
μs
微秒
nvSRAM
非易失性静态随机存取存储器
ms
毫秒
OSCF
振荡器失败标志
ns
纳秒
RWI
读写禁止
Ω
欧姆
RTC
实时时钟
%
百分比
RoHS
有害物质限制
pF
皮法
SNL
序列号锁定
ppm
百万分率
SPI
串行外设接口
sec
秒
SONOS
微米硅氧化氮氧化硅半导体
V
伏特
SOIC
小外形集成电路
W
瓦特
SRAM
静态随机存取存储器
Document Number: 001-87306 Rev. **
符号
测量单位
Page 40 of 42
CY14C101PA
CY14B101PA
CY14E101PA
文档修订记录页
文档标题:CY14C101PA、 CY14B101PA、 CY14E101PA, 具有实时时钟功能的 1-Mbit (128 K × 8) 串行 (SPI) nvSRAM
文档编号:001-87306
修订版
**
ecn 编号
3980705
提交日期
04/24/2013
Document Number: 001-87306 Rev. **
变更方
HLIN
变更说明
本文档版本号为 Rev**,译自英文版 001-87306 Rev*J
Page 41 of 42
CY14C101PA
CY14B101PA
CY14E101PA
销售、解决方案和法律信息
全球销售和设计支持
赛普拉斯公司拥有一个由办事处、解决方案中心、工厂代表和经销商组成的全球性网络。要找到距您最近的办事处,请访问赛普拉斯
所在地。
PSoC 解决方案
产品
汽车用产品
cypress.com/go/automotive
psoc.cypress.com/solutions
cypress.com/go/clocks
PSoC 1 | PSoC 3 | PSoC 5
时钟与缓冲器
cypress.com/go/interface
接口
照明与电源控制
cypress.com/go/powerpsoc
cypress.com/go/plc
存储器
光学与图像传感器
cypress.com/go/memory
cypress.com/go/image
PSoC
触摸感应产品
cypress.com/go/psoc
cypress.com/go/touch
USB 控制器
无线 /RF
cypress.com/go/USB
cypress.com/go/wireless
© 赛普拉斯半导体公司,2013。 此处所包含的信息可能会随时更改,恕不另行通知。除赛普拉斯产品的内嵌电路之外,赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。 也不根据专利或其
他权利以明示或暗示的方式授予任何许可。 除非与赛普拉斯签订明确的书面协议,否则赛普拉斯产品不保证能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外,对于可能发生
运转异常和故障并对用户造成严重伤害的生命支持系统,赛普拉斯不授权将其产品用作此类系统的关键组件。 若将赛普拉斯产品用于生命支持系统,则表示制造商将承担因此类使用而招致的所有风
险,并确保赛普拉斯免于因此而受到任何指控。
所有源代码 (软件和 / 或固件)均归赛普拉斯半导体公司 (赛普拉斯)所有,并受全球专利法规 (美国和美国以外的专利法规)、美国版权法以及国际条约规定的保护和约束。 赛普拉斯据此向获许可
者授予适用于个人的、非独占性、不可转让的许可,用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品,并且其目的只能是创建自定义软件和 / 或固件,以支
持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。 除上述指定的用途之外,未经赛普拉斯的明确书面许可,不得对此类源代码进行任何复制、修改、转换、编译或
演示。
免责声明: 赛普拉斯不针对此材料提供任何类型的明示或暗示保证,包括 (但不仅限于)针对特定用途的适销性和适用性的暗示保证。 赛普拉斯保留在不另行通知的情况下对此处所述材料进行更改的
权利。 赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。 对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统,赛普拉斯不授权将其产品用作此类系统的关键组
件。若将赛普拉斯产品用于生命支持系统中,则表示制造商将承担因此类使用而招致的所有风险,并确保赛普拉斯免于因此而受到任何指控。
产品使用可能受适用的赛普拉斯软件许可协议限制。
Document Number: 001-87306 Rev. **
本文件中提及的所有产品和公司名称均为其各自所有者的商标。
Revised April 24, 2013
Page 42 of 42