CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
PowerPSoC® 智能 LED 驱动器
PowerPSoC 智能 LED 驱动器
1. 特性
■ 应用
❐ LED 舞台照明
❐ LED 建筑照明
❐ LED 通用照明
❐ 汽车级和应急车辆 LED 照明
❐ LED 景观照明
❐ LED 显示灯
❐ LED 效果照明灯
❐ LED 标牌照明
■ 器件选项
❐ CY8CLED04D0x
• 四个带有 0.5 A 和 1.0 A 选项的内部 FET
• 四个外部栅极驱动器
❐ CY8CLED04G01
• 四个外部栅极驱动器
❐ CY8CLED03D0x
• 三个带有 0.5 A 和 1.0 A 选项的内部 FET
• 三个外部栅极驱动器
❐ CY8CLED03G01
• 三个外部栅极驱动器
❐ CY8CLED02D01
• 两个电流为 1.0 A 的内部 FET
• 两个外部栅极驱动器
❐ CY8CLED01D01
• 一个电流为 1.0 A 的内部 FET
• 一个外部栅极驱动器
❐ 可编程增益放大器
❐ 可编程滤波器和比较器
❐ 8 位到 32 位定时器和计数器
❐ 通过组合多个模块，能够构建复杂外设
❐ 可配置为所有 GPIO 引脚
■ 可编程引脚配置
❐ 所有 GPIO 和功能引脚上都具有 25 mA 的灌电流
和 10 mA 的拉电流
❐ 所有 GPIO 和功能引脚上都具有上拉、下拉、高
阻、强或开漏驱动模式
❐ GPIO 上的模拟输入高达 10 个
❐ GPIO 上具有两个 30 mA 的模拟输出
❐ 所有 GPIO 上都具有可配置中断
■ 灵活的片上存储器
❐ 16 K Flash 程序存储 50,000 擦除 / 写入周期
❐ 1 K SRAM 数据存储
❐ 系统内串行编程 （ISSP）
❐ 局部闪存更新
❐ 灵活的保护模式
❐ 闪存内 EEPROM 仿真
■ 完整的开发工具
❐ 免费的开发软件 （PSoC Designer™）
❐ 功能齐全的在线仿真器 （ICE）和
编程器
❐ 全速仿真
❐ 复杂的断点结构
❐ 128 KB 的跟踪存储器
■ 集成的大功率外设
❐ 四个内部 32 V 低端 N 通道功率 FET
• 1.0 A 器件的 RDS(ON) 为 0.5 。
• 可配置开关频率高达 2 MHz
❐ 四个迟滞控制器
• 可独立编程上 / 下阈值
• 可编程用于确定 ON/OFF （打开 / 关闭）最
短时间所需的定时器
❐ 四个具有可编程驱动强度的低端栅极驱动器
❐ 四个精密高端电流检测放大器
❐ 三个 16 位 LED 暗度调制器分别为：PrISM、
DMM 和 PWM
❐ 六个快速响应 （100 ns）电压比较器
❐ 六个 8 位参考 DAC
❐ 内置开关调节器去除了外部 5 V 电源
❐ 多种拓扑包括：浮动负载降压拓扑、浮动负载
降压 - 升压拓扑和升压拓扑
■ M8C CPU 内核
❐ 处理器的速度最高可达 24 MHz
■ 高级外设 （PSoC® 模块）
❐ 具有电容式感应应用能力
❐ DMX512 接口
❐ I2C 主 / 从接口
❐ 全双工 UART
❐ 多个 SPI 主 / 从接口
❐ 集成的温度传感器
❐ 高达 12 位 ADC
❐ 6 位到 12 位增量 ADC
❐ 多达 9 位的 DAC
■ 56 引脚 QFN 封装
图 1-1. PowerPSoC 架构框图
端口 2
端口 1
端口 0
模拟
驱动器
FN0
CSA
CSA
中断总线
模拟复用器总线
全局数字互联
全局模拟互联
内核
PSoC
时钟信号
Flash非易失性
存储器（16 K）
管理ROM
（SROM）
解码器
中断
控制器
栅极
驱动器
（LV）
DAC
迟滞
PWM
GDRV
DAC
迟滞
PWM
GDRV
DAC
迟滞
PWM
GDRV
DAC
迟滞
PWM
GDRV
功率
FET（HV）
模拟模块
CPU
（M 8C）
内核
睡眠和
看门狗
系统总线
24 MHz内部
主振荡器（IMO）
内部低速
振荡器 （ILO）
电源 系 统 模拟 总线
SRAM
（1 K字节）
PWM控制器
通道 （LV）
逻辑内核
PrISM/ DMM /
PWM
Chbond_bus
系统总线
C1
C2
C3
C4
多个时钟源
模拟PSoC的
块阵列
C6
数字PSoC的块阵列
DBB00 DBB 01 DCB 02 DCB 03
DBB01 DBB 11 DCB 12 DCB13
2个数字行
CT
CT
SC
SC
SC
SC
比较器
组
模拟
参考
DAC
AINX
电源系统数字总线
C5
模拟系统
数字系统
DAC
DAC
2个模拟列
DAC组
Vref
数字
时钟
MAC
（2个）
抽取滤波器
（ 类型2）
POR和LVD
I2C
系统复位
内部
参考
电压
IO模拟
复用器
大功率外设
开关调节器
PSoC系统资源
赛普拉斯半导体公司
文档编号：001-92996 版本 *A
CSA
•
198 Champion Court
•
CSA
San Jose， CA 95134-1709 •
408-943-2600
修订日期 November 2, 2015
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
2. 目录
逻辑框图 ........................................................................... 3
PowerPSoC 功能概述 ...................................................... 9
大功率外设........................................................................ 9
迟滞控制器 ................................................................ 9
低端 N 通道 FET ...................................................... 10
外部栅极驱动器 ....................................................... 10
暗度调制方案........................................................... 10
电流检测放大器 ....................................................... 10
电压比较器 .............................................................. 11
参考 DAC................................................................. 11
内置式开关调节器.................................................... 11
模拟复用器 .............................................................. 11
数字复用器 .............................................................. 12
功能引脚 （FN0[0:3]）............................................. 12
PSoC 内核 ......................................................................
数字系统 ..................................................................
模拟系统 ..................................................................
模拟复用器系统 .......................................................
其它系统资源...........................................................
13
13
13
14
14
应用 ................................................................................ 15
PowerPSoC 器件特性 .................................................... 17
入门 ................................................................................ 18
应用笔记 .................................................................. 18
开发套件 .................................................................. 18
培训 ......................................................................... 18
CYPros 顾问 ............................................................ 18
技术支持 ................................................................... 18
开发工具 ......................................................................... 18
PSoC Designer 软件子系统..................................... 18
在线仿真器 .............................................................. 19
寄存器映射组 0 表 ................................................... 28
寄存器映射组 1 表：用户空间 ................................. 29
电气规范 ......................................................................... 30
最大绝对额定值 ....................................................... 30
工作温度 .................................................................. 31
电气特性 .........................................................................
系统级......................................................................
芯片级......................................................................
大功率外设低端 N 通道 FET....................................
大功率外设外部功率 FET 驱动器.............................
大功率外设迟滞控制器 ............................................
大功率外设比较器....................................................
大功率外设电流检测放大器 .....................................
大功率外设 PWM/PrISM/DMM 规范表 ....................
大功率外设参考 DAC 规范.......................................
大功率外设内置式开关调节器..................................
通用 I/O/ 功能引脚 I/O .............................................
PSoC 内核运算放大器规范......................................
PSoC 内核低功耗比较器 .........................................
PSoC 内核模拟输出缓冲区......................................
PSoC 内核模拟参考 ................................................
PSoC 内核模拟模块 ................................................
PSoC 内核 POR 和 LVD..........................................
PSoC 内核编程规范 ................................................
PSoC 内核数字模块规范 .........................................
PSoC 内核 I2C 规范 ................................................
31
31
31
33
34
34
35
36
37
38
38
41
42
43
44
46
46
47
47
48
49
订购信息 ......................................................................... 50
订购代码定义 ........................................................... 50
使用用户模块设计........................................................... 19
封装信息 .........................................................................
封装尺寸 ..................................................................
热阻 .........................................................................
回流焊峰值温度 .......................................................
引脚信息 ......................................................................... 20
缩略语............................................................................. 52
CY8CLED04D0x 56 引脚器件的引脚分布 （没有 OCD） 20
CY8CLED04G01 56 引脚器件的引脚分布 （没有 OCD） 21
CY8CLED04DOCD1 56 引脚器件的引脚分布 （带 OCD） 22
CY8CLED03D0x 56 引脚器件的引脚分布 （没有 OCD） 23
CY8CLED03G01 56 引脚器件的引脚分布 （没有 OCD） 24
CY8CLED02D01 56 引脚器件的引脚分布 （没有 OCD） 25
CY8CLED01D01 56 引脚器件的引脚分布 （没有 OCD） 26
寄存器通用规范 ..............................................................
使用的缩略语...........................................................
寄存器名称规定 .......................................................
寄存器映射表 ..........................................................
文档编号：001-92996 版本 *A
27
27
27
27
51
51
51
51
文档规范 ......................................................................... 52
测量单位 .................................................................. 52
文档修订记录 .................................................................. 54
销售、解决方案和法律信息 ............................................
全球销售和设计支持 ................................................
产品 .........................................................................
PSoC® 解决方案......................................................
赛普拉斯开发者社区 ................................................
技术支持 ..................................................................
55
55
55
55
55
55
页 2/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
3. 逻辑框图
图 3-1. CY8CLED04D0x 逻辑框图
SW0
CSA0
DAC0
CSP0
CSN0
栅极驱动器0
迟滞模式
控制器 0
DAC1
PGND0
外部栅极
驱动器0
GD 0
SW1
CSA1
栅极驱动器1
DAC2
CSP1
CSN1
迟滞模式
控制器 1
模拟复用器
DAC3
CSA2
CSP2
CSN2
PGND1
外部栅极
驱动器1
栅极驱动器2
DAC4
迟滞模式
控制器 2
DAC5
CSA3
CSN3
GD 2
栅极驱动器3
迟滞模式
控制器 3
SW3
PGND3
外部栅极
驱动器3
GD 3
FN0
DAC7
SW2
PGND2
外部栅极
驱动器2
DAC6
CSP3
GD 1
FN0[0:3]
Comp 13
Comp 12
Comp 11
Comp 9
Comp 8
4
Comp 10
大功率外设数字复用器
4
4个通道PWM/
PrISM/DMM
大功率外设模拟复用器
DAC13
DAC12
DAC11
DAC10
DAC9
6
DAC8
SREGHVIN
SREGSW
辅助电源
调节器
SREGCSP
SREGCSN
从模拟复用器
SREGFB
AINX
系统总线
SREGCOMP
全局数字互联
全局模拟互联
Flash 16K
P2[2]
P1[0,1,4,5,7]
端口0
中断控制器
SROM
端口1
SRAM
1K
端口2
PSoC内核
P0[3,4,5,7]
睡眠和看门狗
CPU内核（M8C）
时钟源
（包括IMO和ILO）
数字系统
模拟系统
模拟参考
数字块阵列
数字
时钟
2个 MAC
模拟块阵列
抽取滤波器
类型2
I2C
POR和LVD
系统复位
内部参考
电压
模拟输入
复用
系统资源
文档编号：001-92996 版本 *A
页 3/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
图 3-2. CY8CLED04G01 逻辑框图
CSA0
DAC0
CSP0
CSN0
迟滞模式
控制器0
DAC1
CSA1
外部栅极
驱动器0
GD 0
迟滞模式
控制器1
外部栅极
驱动器1
GD 1
迟滞模式
控制器2
外部栅极
驱动器2
GD 2
迟滞模式
控制器3
外部栅极
驱动器3
GD 3
DAC2
CSP1
CSN1
模拟复用器
DAC3
CSA2
CSP2
CSN2
DAC4
DAC5
CSA3
DAC6
CSP3
CSN3
FN0
DAC7
FN0[0:3]
Comp 13
Comp 12
Comp 11
Comp 9
4
Comp 8
4
Comp 10
大功率外设数字复用器
4个通道PWM/
PrISM/DMM
大功率外设模拟复用器
DAC13
DAC12
DAC11
DAC10
DAC9
6
DAC8
SREGHVIN
SREGSW
辅助电源
调节器
SREGCSP
SREGCSN
从模拟复用器
SREGFB
AINX
系统总线
SREGCOMP
全局数字互联
全局模拟互联
Flash 16K
P2[2]
P1[0,1,4,5,7]
端口0
中断控制器
SROM
端口1
SRAM
1K
端口2
PSoC内核
P0[3,4,5,7]
睡眠和看门狗
CPU内核（M8C）
时钟源
（包括IMO和ILO）
数字系统
模拟系统
模拟参考
数字块阵列
数字
时钟
2个 MAC
模拟块阵列
抽取滤波器
类型2
I2C
POR和LVD
系统复位
内部参考
电压
模拟输入
复用
系统资源
文档编号：001-92996 版本 *A
页 4/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
图 3-3. CY8CLED03D0x 逻辑框图
CSA0
CSN0
迟滞模式
控制器0
DAC1
CSA1
CSN1
模拟复用器
CSA2
CSN2
PGND1
GD 1
栅极
驱动器2
迟滞模式
控制器2
SW2
PGND2
外部栅极
驱动器2
GD 2
FN0
DAC5
SW1
外部栅极
驱动器1
DAC4
CSP2
GD 0
栅极
驱动器1
迟滞模式
控制器1
DAC3
PGND0
外部栅极
驱动器0
DAC2
CSP1
SW0
栅极
驱动器0
DAC0
CSP0
FN0[0:3]
Comp 13
Comp 12
Comp 11
Comp 9
4
Comp 8
4
Comp 10
大功率外设数字复用器
3个通道PWM/
PrISM/DMM
大功率外设模拟复用器
DAC13
DAC12
DAC11
DAC9
DAC8
6
DAC10
SREGHVIN
SREGSW
辅助电源
调节器
SREGCSP
SREGCSN
从模拟复用器
SREGFB
AINX
系统总线
SREGCOMP
全局数字互联
全局模拟互联
Flash 16K
P2[2]
P1[0,1,4,5,7]
端口0
中断控制器
SROM
端口1
SRAM
1K
端口2
PSoC内核
P0[3,4,5,7]
睡眠和看门狗
CPU内核（M8C）
时钟源
（包括IMO和ILO）
数字系统
模拟系统
模拟参考
数字块阵列
数字
时钟
2个 MAC
模拟块阵列
抽取滤波器
类型2
I2C
POR和LVD
系统复位
内部参考
电压
模拟输入
复用
系统资源
文档编号：001-92996 版本 *A
页 5/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
图 3-4. CY8CLED03G01 逻辑框图
CSA0
DAC0
CSP0
CSN0
DAC1
CSA1
迟滞模式
控制器0
外部栅极
驱动器0
GD 0
迟滞模式
控制器1
外部栅极
驱动器1
GD 1
迟滞模式
控制器2
外部栅极
驱动器2
DAC2
CSP1
CSN1
模拟复用器
DAC3
CSA2
DAC4
CSP2
CSN2
GD 2
FN0
DAC5
FN0[0:3]
Comp 13
Comp 12
Comp 11
Comp 9
Comp 8
4
Comp 10
大功率外设数字复用器
4
3个通道PWM/
PrISM/DMM
大功率外设模拟复用器
DAC13
DAC12
DAC11
DAC9
DAC8
6
DAC10
SREGHVIN
SREGSW
辅助电源
调节器
SREGCSP
SREGCSN
从模拟复用器
SREGFB
系统总线
AINX
全局数字互联
SREGCOMP
全局模拟互联
Flash 16K
P2[2]
P1[0,1,4,5,7]
端口0
中断控制器
SROM
端口1
SRAM
1K
端口2
PSoC内核
P0[3,4,5,7]
睡眠和看门狗
CPU内核（M8C）
时钟源
（包括IMO和ILO）
数字系统
模拟系统
模拟参考
数字块阵列
数字
时钟
2个 MAC
模拟块阵列
抽取滤波器
类型2
I2C
POR和LVD
系统复位
内部参考
电压
模拟输入
复用
系统资源
文档编号：001-92996 版本 *A
页 6/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
图 3-5. CY8CLED02D01 逻辑框图
SW0
CSA0
DAC0
CSP0
CSN0
迟滞模式
控制器0
DAC1
PGND0
外部栅极
驱动器0
GD 0
SW1
CSA1
栅极驱动器1
DAC2
模拟复用器
CSP1
迟滞模式
控制器1
DAC3
外部栅极
驱动器1
PGND1
GD 1
FN0
CSN1
FN0[0:3]
栅极驱动器0
Comp 13
Comp 12
Comp 11
Comp 9
4
Comp 8
4
Comp 10
大功率外设数字复用器
2个通道PWM/
PrISM/DMM
大功率外设模拟复用器
DAC13
DAC12
DAC11
DAC10
DAC9
6
DAC8
SREGHVIN
SREGSW
辅助电源
调节器
SREGCSP
SREGCSN
从模拟复用器
SREGFB
AINX
系统总线
SREGCOMP
全局数字互联
全局模拟互联
Flash 16K
P2[2]
P1[0,1,4,5,7]
端口0
中断控制器
SROM
端口1
SRAM
1K
端口2
PSoC内核
P0[3,4,5,7]
睡眠和
看门狗
CPU内核（M8C）
时钟源
（包括IMO和ILO）
数字系统
模拟系统
模拟参考
数字块阵列
数字
时钟
2个 MAC
模拟块阵列
抽取滤波器
类型2
I2C
POR和LVD
系统复位
内部参考
电压
模拟输入
复用
系统资源
文档编号：001-92996 版本 *A
页 7/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
图 3-6. CY8CLED01D01 逻辑框图
SW0
CSA0
DAC0
CSP0
CSN0
迟滞模式
控制器0
PGND0
外部栅极
驱动器0
FN0
模拟复用器
DAC1
FN0[0:3]
栅极驱动器0
GD 0
Comp 13
Comp 12
Comp 11
Comp 9
4
Comp 8
4
Comp 10
大功率外设数字复用器
1个通道PWM/
PrISM/DMM
大功率外设模拟复用器
DAC13
DAC12
DAC11
DAC10
DAC9
6
DAC8
SREGHVIN
SREGSW
辅助电源
调节器
SREGCSP
SREGCSN
从模拟复用器
SREGFB
AINX
系统总线
SREGCOMP
全局数字互联
全局模拟互联
SRAM
1K
Flash 16K
P2[2]
睡眠和
看门狗
CPU内核（M8C）
端口1
P1[0,1,4,5,7]
端口0
中断控制器
SROM
端口2
PSoC内核
P0[3,4,5,7]
时钟源
（包括IMO和ILO）
数字系统
模拟系统
模拟参考
数字块阵列
数字
时钟
2个 MAC
模拟块阵列
抽取滤波器
类型2
I2C
POR和LVD
系统复位
内部参考
电压
模拟输入
复用
系统资源
文档编号：001-92996 版本 *A
页 8/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
4. PowerPSoC® 功能概述
迟滞控制器的参考输入 （图 5-1 中的 REF_A 和 REF_B）由参考
DAC 提供，如顶层框图所示 （请参见第 3 页上的图 3-1）。
PowerPSoC 系列将可编程片上系统技术集成到最佳的电力电子
控制器和开关器件内，以便容易将电源片上系统解决方案使用于
照明应用。
将反馈值与两个阈值进行比较，可以生成迟滞控制功能输出。如
果低于下阈值，则接通开关；如果超过上阈值，则断开开关，如
图 5-1 所示。图 5-2 显示的是输出电流波形。
所有 PowerPSoC 系列器件都旨在替代传统的 MCU、系统 IC 以
及与其相关的众多独立组件。 PowerPSoC 器件具有高性能的电
力电子设备，该电力电子设备包括电流为 1 安培、频率为 2 MHz
的功率 FET、迟滞控制器、电流检测放大器和 PrISM/PWM 调制
器，以便创建用于 LED 电源管理的完整电力电子设备解决方案。
可配置的电源、模拟、数字和互连电路均有助于在多种行业、商
业和消费 LED 照明应用中实现高度集成。
迟滞控制器也会控制最短的接通时间和断开时间。该电路可阻止
振荡器的频率过高，因此可以避免破坏输出开关。
这种架构集成可编程的模拟和数字模块，使得用户能够根据每个
应用的要求来创建定制的外设配置。此外，在一系列方便易用的
引脚布局和封装中包含 24 MHz CPU、闪存程序存储器、 SRAM
数据存储器和可配置的 I/O。
DIM 调制信号是在功率外设或任何其他数字调制信号中存在的专
用调制器的输出。
如框图所示， PowerPSoC 架构由五个主要部分组成：PSoC 内
核、数字系统、模拟系统、系统资源以及功率外设，其中功率外
设包括了功率FET、迟滞控制器、电流检测放大器和PrISM/PWM
调制器。通过可配置的全局总线，可将所有器件资源整合到一个
完全定制的系统中。PowerPSoC 系列具有多达 10 个连接到全局
数字和模拟互连的 I/O 端口，能够访问八个数字模块和六个模拟
模块。
Trip 信号、DIM 信号和 Enable 信号会关断栅极驱动器的输出。迟
滞控制器中控制寄存器的 “ 使能 ” 位可直接生成 Enable 信号。
Trip 信号可以是任意的数字信号，允许 TTL 逻辑（逻辑高和逻辑
低）。它是一个高电平有效输入。
图 5-1. 生成迟滞控制功能输出
下阈值
比较器
REF_A
S
CSA
IFB
FN0[x]
Q
上阈值
比较器
R
5. 大功率外设
REF_B
PowerPSoC 的设计工作电压范围为 7 V 到 32 V，使用内部
MOSFET 开关可驱动高达 1 安培的电流，使用外部 MOSFET 可
驱动超过 1 安培的电流。
最小的断开
定时器
DIM调制
迟滞输出
Enable
该器件系列 （CY8CLED0xD/G0y）兼备了高达四个恒流驱动器
的独立通道。这些驱动器具有包含 8 位微控制器的可编程片上系
统 （PSoC）的迟滞控制器、可配置数字与模拟外设和嵌入式闪
存存储器。
CY8CLED0xD/G0y 是 PowerPSoC 系列中第一个产品集成大功
率外设，它支持电力电子应用的集成。智能功耗控制器 IC 的
PowerPSoC 系列用于照明应用，该应用需要传统的 MCU 和分立
电力电子设备的支持。 CY8CLED0xD/G0y 的功率外设包括高达
四个 32 V 的功率 MOSFET，每个 MOSFET 的额定电流值高达
1
安 培。它 还 包 含 栅 极 驱 动 器，从 而 能 够 使 应 用 驱动外部
MOSFET，以获得更大的电流和电压能力。控制器是一个可编程
阈值迟滞控制器，它具有可供用户选择的反馈路径， 该路径在电
流模式下的浮动负载降压、浮动负载降压 - 升压和升压配置中使
用 IC。
最小的接通
定时器
Trip功能
图 5-2. 电流波形
ILED
REF_B
REF_A
5.1 迟滞控制器
PowerPSoC 包含了四个迟滞控制器。每个器件通道都有一个迟
滞控制器。
迟滞控制器支持周期性切换控制和快速瞬态响应。使用这些迟滞
控制器可简化系统设计，因为它们不需要外部补偿。迟滞控制器
包括下面各特性：
■
四个独立的通道
■
DAC 可配置阈值
■
切换频率范围为 20 kHz 到 2 MHz
■
可编程用于确定打开 / 关闭状态的最短时间所需的定时器
■
浮动负载降压、浮动负载降压 - 升压和升压拓扑控制器
文档编号：001-92996 版本 *A
ON
DIM
OFF
迟滞输出
PowerPSoC 中最小接通时间和断开时间的电路可阻止振荡器的
频率过高，因此可以避免破坏输出开关。
页 9/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
5.2 低端 N 通道 FET
5.4.3 PWM 模式配置
设计内部低端 N 通道 FET 是为了提高系统的集成。低端 N 通道
FET 包括以下各特性：
■
最高分辨率可达 16 位
■
用户可编程周期为 1 到 65535 个时钟
■
通过专用的PWM模块，用户可以将内核PSoC数字模块用于其
他目的。
■
在输出或终端计数的上升沿上可选择中断
■
正确控制 PWM 相位，以管理系统电流边沿
■
四个通道间的相位同步
■
PWM 输出可以是左对齐、右对齐或中心对齐
■
能输出高达 1 A 的电流
■
切换时间为 20 ns （上升和下降时间），可确保高效率 （大于
90%）
■
漏极和源极的电势差额定值为 32 V
■
低 RDS(ON)，可确保高效率
■
切换频率高达 2 MHz
5.3 外部栅极驱动器
通过这些栅极驱动器能够使用电流更大且 RDS(ON) 更小的外部
FET。外 部 栅 极 驱 动 器 可 直 接 驱 动 在 开 关 应 用 中 使 用 的
MOSFET。栅极驱动器提供了多种可编程驱动强度的措施，用以
提高 EMI 管理。外部栅极驱动器包括以下各关键特性：
PWM 具有一个递减计数器和一个脉冲宽度寄存器。
当计数值小于或等于脉冲宽度寄存器中的值时，会置位比较器输
出。
5.5 电流检测放大器
■
具有可编程驱动强度选项（25%、50%、75%、100%），以提
高 EMI 管理
高端电流检测放大器提供了一个差分检测能力，从而能够通过照
明系统的电流检测电阻电压。电流检测放大器包括以下关键特
性：
■
负载为 4 nF 时，上升和下降时间为 55 ns （最大值）
■
工作时的共模电压高达 32 V
■
高共模抑制比
■
可编程带宽，用于优化系统抗噪能力
5.4 暗度调制方案
具有三个可用于 PowerPSoC 的暗度调制方案。下面列出了可配
置的调制方案：
■
高精度照明信号强度调制 （PrISM）
■
delta sigma 调制模式 （DMM）
■
脉冲宽度调制器 （PWM）
5.4.1 PrISM 模式配置
■
最高分辨率可达 16 位
■
通过专用的 PrISM 模块，用户可将内核 PSoC 数字模块使用于
其他需求。
■
片外电阻 Rsense 使用于高端电流检测，如第 10 页上的图 5-3 所
示。电流检测放大器的输出被输送给大功率外设模拟复用器，用
户可以从这里选择路由到的迟滞控制器。表 5-1 显示了不同电流
的 Rsense 示例值。
计算所需平均电流时 Rsense 值的方法，在应用笔记
CY8CLED0xx0x：使用 PowerPSoC 的电路拓扑结构和设计指
南 — AN52699 中进行了介绍。
表 5-1. 电流不同的 Rsense 值
最大负载电流 （mA）
1000
典型的 Rsense （m）
100
时钟频率高达 48 MHz
750
130
■
可选的输出信号密度
500
200
■
降低电磁干扰
350
300
图 5-3. 高端电流测量
CSP0
5.4.2 DMM 模式配置
■
最高分辨率可达 16 位
■
可配置的输出频率和delta sigma调制器宽度进行权衡重复率与
分辨率
■
通过专用的DMM模块，用户可将PSoC数字模块使用于其他目
的。
■
时钟频率高达 48 MHz
DMM 调制器包含一个 12 位 PWM 模块和一个 4 位 delta sigma
调制器 （DSM）模块。 PWM 的宽度、 DMM 的宽度和时钟定义
了输出频率。通过使用具有可选择分辨率高达 4 位的 DSM 模块
进行抖动 PWM 输出的占空比。
文档编号：001-92996 版本 *A
Rsense0
CSN0
CS0
.
.
.
CSP3
Rsense3
CSN3
CS3
大功率外设模拟复用器
PrISM 模式将伪随机计数器的输出与信号密度值进行比较。当计
数值小于或等于信号密度寄存器中的值时，比较器输出被激活。
页 10/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
5.6 电压比较器
图 5-4. 内置开关调节器
有六个比较器，能够为过压、过流以及其他各种系统事件检测提
供快速比较操作。例如，比较器用于 AC 输入线的过零检测或监
控总直流总线电流。可编程的内部模拟布线会使能这些比较器，
用于监控各种模拟信号。这些比较器具有下面的关键特性：
■
高速比较器操作：100 ns 响应时间
■
可编程中断生成
■
低输入偏移电压和输入偏置电流
Ref
振荡器
误差
放大器
VREGIN
SREGHVIN
逻辑和
栅极
驱动器
比较器
C IN
SREGSW L
电流检测
放大器
D1
VREGOUT = 5V
Rsense
Rfb1
ESR
Rfb2
C1
SREGCSP
六个精密电压比较器均可用。比较器的差分正端和负端输入均来
自于模拟复用器，并且输出到数字复用器。使用可编程的反相器
进行选择输出极性。可以使能或禁用用户可选择的迟滞，从而对
抗噪能力和比较器的灵敏度进行权衡。
5.7 参考 DAC
使用参考 DAC 可以生成各种模拟模块 （比如：迟滞控制器和比
较器）的设置点。 参考 DAC 包括以下的关键特性：
SREGCSN
SREGCOMP
Ccomp
SREGFB
Rcomp
5.9 模拟复用器
■
8 位分辨率
■
保证单调操作
PowerPSoC 系列的模拟复用器专用于将 CSA 输出中的信号、
功能 I/O 引脚和 DAC 路由给迟滞控制器的比较器输入和电流检
测输入。此外，使用该复用器可以将 CSA 输出路由给 AINX 模
块。
■
低增益误差
对于所有可能使用复用器进行路由的完整矩阵，请参阅
《PowerPSoC 技术参考手册》。
■
10 us 的建立时间
这些 DAC 可向各种模拟和比较器功能提供可编程参考，并由存
储器映射的寄存器控制。
DAC[0:7] 被嵌入到迟滞控制器中，并且需要设置通道 0 ~ 3 的上
下阈值。
DAC[8:13] 被连接到功率外设模拟复用器，并为比较器组提供可
编程参考。使用它们进行设置使能过压、过流和其他系统事件检
测的激发点。
5.8 内置开关调节器
开关调节器用于从输入端为 PowerPSoC 的低电压 （5 V）供
电。该调节器根据峰值电流控制环路提供高达 250 mA 的输出电
流。未被 PowerPSoC 消耗的电流用于给其它系统外设供电。内
置开关调节器的关键特性包括：
■
通过输入导线实现自供电的能力
■
滤波器组件尺寸很小
■
快速瞬态响应
有关组件数值的信息，请参见表 15-20。
形成误差放大器参考的 ‘Ref’ 信号被内部生成，并且用户不
控制它。
CPU 使用存储器映射的寄存器对功率外设模拟复用器的连接进
行配置。模拟复用器包括以下各关键特性：
■
信号的完整性，以尽可能降低信号的损坏
5.10 数字复用器
PowerPSoC 系列的数字复用器是一个与功率外设数字资源相连
接的可配置切换矩阵。
对于所有使用复用器可能路由的完整矩阵，请参阅
《PowerPSoC 技术参考手册》。
该功率外设数字复用器与 PSoC 内核的主 PSoC 数字总线或全
局互连无关。数字复用器包括以下各关键特性：
■
连接信号，用以确保所需的灵活性
5.11 功能引脚 （FN0[0:3]）
功能 I/O 引脚是一组专用的控制引脚，使用它们可以为
PowerPSoC 的功率外设模块执行系统级功能。并且这些引脚是
动态配置的，使能它们可以执行多种输入和输出功能。使用这些
I/O 可以直接访问电压比较器的输入输出端、迟滞控制器的输入
端和数字 PWM 模块的输出端。功能 I/O 引脚被映射到寄存器。
微控制器可以控制并读取这些引脚的状态和中断功能。
功能 I/O 的主要优点包括：
■
使能外部更高电压电流检测放大器，如图 5-5 所示。
■
同步多 PowerPSoC 控制器的暗度，如图 5-6 所示。
■
提供可编程失效安全的监控器和迟滞控制器的专用关机，如
图 5-7 所示。
除上述功能外，这些 I/O 还提供了中断功能，从而能够使智能系
统响应功率控制照明系统的状态。
文档编号：001-92996 版本 *A
页 11/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
图 5-5. 外部 CSA 和 FET 应用
图 5-6. 被配置为主 / 从设备时的 PowerPSoC
PowerPSoC
（从设备0）
HVDD
外部CSA
+
-
Rsense
VLED > 32V
{
FN0[x]
DIM
.
.
.
PowerPSoC
（从设备1）
PowerPSoC
DAC0
FN0[0]
迟滞模式控制器0
外部栅极
驱动器0
GD 0
FN0[3]
DIM
迟滞控制器
FN0[1]
PowerPSoC
（主设备）
.
.
.
FN0[2]
FN0[x]
FN0[0]
外部FET
DAC1
FN0[1]
迟滞控制器
PowerPSoC
（从设备2）
FN0[2]
FN0[3]
DAC6
迟滞模式控制器3
外部栅极
驱动器3
GD 3
FN0[x]
DIM
迟滞控制器
DAC7
PowerPSoC
（从设备3）
FN0[x]
DIM
迟滞控制器
图 5-7. 事件检测
FN0[0]
事件检测
Trip
迟滞模式
控制器0
.
.
.
事件检测
文档编号：001-92996 版本 *A
外部栅极
驱动器0
GD0
外部栅极
驱动器3
GD3
.
.
.
FN0[3]
Trip
迟滞模式
控制器3
页 12/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
6. PSoC 内核
图 6-1. 数字系统框图
端口1
M8C CPU 内核是一个频率高达 24 MHz 的强大处理器，能够提
供一个 4 MIPS 的 8 位 Harvard 架构微处理器。CPU 使用具有多
达 20 个矢量的中断控制器，能够简化实时嵌入式事件的编程。程
序执行流程由附带的睡眠定时器和看门狗定时器 （WDT）和保
护程序提供定时和保护功能。
端口2
来自内核的
数字时钟
8
D BB00
D BB01
D C B02
4
D C B03
4
8
8
行输入配置
D BB00
行1
D BB10
D BB11
D
D C B12
4
D C B13
4
G IE [7 :0 ]
G IO [7 :0 ]
全局数字互联
行输出配置
数字外设配置包括：
行0
行输出配置
8
PowerPSoC GPIO 能够提供至器件 CPU、数字资源和模拟资源
的连接。每个引脚都有 8 种驱动模式可供选择，在进行外部连接
方面具有极大的灵活性。每个引脚还能够在处于高电平、低电平
以及自上次读取后发生变化时生成系统中断。
数字系统由 8 个数字 PSoC 模块组成。每个模块都是一个 8 位资
源，既可以单独使用，也可以与其他模块一起组成 8、16、24 和
32 位外设 （称为用户模块参考）。
到模拟系统
到系统总线
数 字 PSoC模 块 阵 列
PSoC 器件采用多个非常灵活的内部时钟发生器，其中包括在有
效工作温度和电压下精度高达 4% 的 24 MHz 内部主振荡器
（IMO）。 24 MHz IMO 的频率还可以倍增至 48 MHz，以便供数
字系统使用。PowerPSoC 器件为睡眠定时器和 WDT 提供了一个
低功耗 32 kHz 内部低速振荡器 （ILO）。时钟以及可编程时钟分
频器 （属于系统资源）具有高度的灵活性，能够使 PowerPSoC
器件满足几乎任何时序要求。
6.1 数字系统
端口0
数字系统
存储器包括 16 K 的闪存 （用于存储程序）和 1 K 的 SRAM （用
于存储数据），以及高达 2 K 且使用闪存进行仿真的 EEPROM。
程序闪存在 64 字节的模块上采用四个保护级别，能够提供定制
的软件 IP 保护。
行输入配置
PSoC 内核是一个强大的引擎，支持丰富的功能集。内核包括
CPU、存储器、时钟和可配置的通用 I/O （GPIO）。
G O E [7 :0 ]
G O O [7 :0 ]
6.2 模拟系统
模拟系统包括 6 个可配置的模块，其中每个模块都包含一个能够
创建复杂模拟信号流的运算放大器电路。模拟外设非常灵活，并
能够对其进行定制，以支持具体的应用要求。一些更常用的
PowerPSoC 模拟功能 （大部分都作为用户模块使用）包括：
■
模数转换器（最多 2 个，6 到 12 位分辨率，可选择为增量、Delta
Sigma 和 SAR）
计数器 （8 到 32 位）
■
滤波器 （2 极和 4 极带通、低通和陷波滤波器）
■
定时器 （8 到 32 位）
■
放大器 （多达 2 个，可选增益达 48x）
■
带可选奇偶校验位的 8 位 UART
■
仪表放大器 （1 个，可选增益达 93x）
■
SPI 主 / 从接口
■
比较器 （多达 2 个，有 16 个可选阈值）
■
DMX512
■
■
I C 主、从或多主接口
■
DAC （多达 2 个， 6 到 9 位分辨率）
■
循环冗余检验器 / 发生器 （8 到 32 位）
■
乘法 DAC （多达 2 个， 6 到 9 位分辨率）
■
IrDA
■
■
伪随机序列发生器 （8 到 32 位）
大电流输出驱动器（2 个，驱动能力为 30 mA，属于 PSoC 内核
资源）
■
1.3 V 参考电压 （属于系统资源）
■
调制器
■
相关器
■
峰值检测器
■
可以使用许多其他拓扑
2
注意： 通过结合使用上面提到的用户模块，能够支持 DALI 接
口。有关正确配置和示例项目的详细信息，请参考应用笔记：
PowerPSoC 固件设计指南，照明控制接口 — AN51012。
通过一系列能够将任何信号路由至任何引脚的全局总线，数字模
块可以连接到任何 GPIO。此外，通过总线还可以实现信号复用
和执行逻辑运算。这种可配置性使设计不再受固定外设控制器的
限制。
每行都有四个数字模块。这样有助于为应用选择最佳的系统资
源。
文档编号：001-92996 版本 *A
模拟模块都采用三个两列的排列方式，其中包括一个连续时间
（CT）和两个开关电容（SC）模块，如第 14 页上的图 6-2 所示。
页 13/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
图 6-2. 模拟系统框图
P0[7]
P0[4]
P0[5]
P1[4]
P0[3]
P1[7]
P1[0]
P1[5]
P1[1]
P2[2]
AINX
借助开关控制逻辑，选定的引脚可以在硬件控制下连续预充电。
从而能够对触摸感应等应用进行电容式感测。其他复用器应用包
括：
■
触控板、手指感应。
■
任意 I/O 引脚组合之间的交叉点连接
与其他 PSoC 器件相同， PowerPSoC 也带有分配到参考电容器
和调制电阻器的指定引脚。在器件的引脚分布 （第 13 节）图上
显示了具体的情况。有关电容式感应的更多信息，请参考设计指
南 — CapSense 入门。此外，在赛普拉斯网站上还有很多有关电
容式感应的应用笔记。 PowerPSoC 技术参考手册提供了有关模
拟系统配置的详细信息，可将器件的所有 I/O 作为 CapSense 输
入。
6.4 其它系统资源
CSA Buffered Output
ACI0[1:0]
ACI1[1:0]
ACM0
ACM1
ACol1Mux
AC1
BCol1Mux
ACol0Mux
SplitMux Bit
系统资源能够提供对整个系统非常有用的附加功能。除此之外还
包括乘法器、抽取滤波器、欠压检测和加电复位。以下简要介绍
了每种资源的优点：
Analog Mux Bus Right
Analog Mux Bus Left
Array Input Configuration
Array
Interface to Digital
System
ACB00
ACB01
ASC10
ASD11
ASD20
ASC21
Vdd
Vss
AGND=VBG
Reference
Generators
■
两个乘累加（MAC）单元能够提供具有 32 位累加运算能力的 8
位快速乘法器，以便协助通用数学和数字滤波器。
■
抽取滤波器能够针对数字信号处理应用（包括创建Delta Sigma
ADC）提供定制硬件滤波器。
■
欠压检测 （LVD）中断可以在电压下降时向应用发出信号，而
高级 POR （加电复位）电路则消除了系统监控方面的需要。
■
数字时钟分频器能够提供三个可定制的时钟频率，以便在应用
中使用。这些时钟既可以路由到数字系统，也可以路由到模拟
系统。通过将数字 PSoC 模块作为时钟分频器使用，设计者可
以生成更多时钟。
Bandgap
■
I2C 模块能够通过两条线路提供 100 和 400 kHz 的通信。支持从
接口、主接口和多主接口的应用。
Microcontroller Interface (Address Bus, Data Bus, Etc.)
■
内部 1.3 V 参考电压为 ADC、DAC 等模拟系统提供了一个绝对
参考电压。
■
通用模拟复用器系统。
6.3 模拟复用器系统
模拟复用器总线可以连接至端口 0 到 2 的每个 GPIO 引脚。引脚
可以单独连接至总线，也可以采用任意组合方式连接至总线。该
总线还可连接到模拟系统，以便使用比较器和模数转换器进行分
析。它可以拆分成两个部分，以同时进行双通道处理。一个额外
的模拟输入复用器提供了将端口 0 引脚连接至模拟阵列的另一个
路径。
文档编号：001-92996 版本 *A
页 14/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
7. 应用
可使用 PowerPSoC 系列器件将迟滞电流控制功能添加到功率应用。可使用这些器件进行控制 LED、加热元件和螺线管等器件的电
流。对于 LED 应用，通过使用 PowerPSoC 可以控制所有高亮度 LED （HBLED）。下图显示的是应用示例，其中 PowerPSoC 系列
器件为各功率应用添加了智能功率控制功能。
图 7-1. 将 RGGB 混色的照明 LED 配置为浮动负载降压转换器
HVDD
Dual mode
迟滞PWM
PWM 1
迟滞PWM
迟滞参考
RSENSE
迟滞PWM
迟滞参考
MOD
迟滞PWM
I2C主设备和
从设备
振荡器和电源
迟滞参考
Dim
DAC0
DAC1
Dim
DAC0
DAC1
Dim
MOD
DAC0
DAC1
迟滞参考
RSENSE
Dim
MOD
RSENSE
HVDD
DAC0
DAC1
RSENSE
HVDD
MOD
HVDD
可配置模拟
模块
辅助电源
调节器
闪存、RAM和
ROM
可配置数字
模块
M8C内核和IRQ
图 7-2. RGBA 混色的照明 LED 将外部 MOSFETS 驱动为浮动负载降压转换器
HVDD
Dual mode
迟滞 1
HVDD
Rsense
Rsense
栅极驱动器
Dual mode
迟滞 1
Dual mode
迟滞 1
栅极驱动器
Rsense
栅极驱动器
Dual mode
迟滞 1
Dim
MOD
振荡器和
电源
参考
Dim
参考
DAC0
DAC1
参考
MOD
Dim
栅极驱动器
PWM
DAC0
DAC1
参考
DAC0
DAC1
PWM
MOD
PWM
DAC0
DAC1
PWM
HVDD
Rsense
I2C主设备和
从设备
可配置模拟
模块
M8C内核和IRQ
可配置数字
模块
Dim
MOD
HVDD
辅助电源
调节器
闪存、RAM
和ROM
文档编号：001-92996 版本 *A
页 15/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
图 7-3. 使用单一通道升压的照明 LED 驱动三个浮动负载降压通道
HVDD
R SENSE
振荡器和电源
I2C主设备和
从设备
Dim
迟滞参考
Dim
MOD
迟滞参考
R SENSE
迟滞PWM
MOD
Dim
DAC0
DAC1
迟滞参考
迟滞PWM
MOD
Dim
MOD
DAC0
DAC1
迟滞参考
迟滞PWM
DAC0
DAC1
迟滞PWM
R SENSE
DAC0
DAC1
R SENSE
可配置模拟
模块
辅助电源
调节器
闪存、RAM 和
ROM
文档编号：001-92996 版本 *A
M8C内核和IRQ
可配置数字
模块
页 16/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
8. PowerPSoC 器件特性
PowerPSoC 系列具有两组主要器件。一组是 4 通道的 56 引脚 QFN，另一组是 3 通道的 56 引脚 QFN。下面的表格对这两组进行了
总结。
表 8-1. PowerPSoC 器件特性
器件组
内部功率
FET
外部栅极
驱动器
数字 I/O
数字行
数字模块
模拟输入
模拟输出
模拟列
模拟模块
SRAM 大小
闪存大小
CY8CLED04D01-56LTXI
4X1.0 A
4
14
2
8
14
2
2
6
1K
16 K
CY8CLED04D02-56LTXI
4X0.5 A
4
14
2
8
14
2
2
6
1K
16K
CY8CLED04G01-56LTXI
0
4
14
2
8
14
2
2
6
1K
16K
CY8CLED03D01-56LTXI
3X1.0 A
3
14
2
8
14
2
2
6
1K
16K
CY8CLED03D02-56LTXI
3X0.5 A
3
14
2
8
14
2
2
6
1K
16K
CY8CLED03G01-56LTXI
0
3
14
2
8
14
2
2
6
1K
16K
CY8CLED02D01-56LTXI
2X1.0 A
2
14
2
8
14
2
2
6
1K
16K
CY8CLED01D01-56LTXI
1X1.0 A
1
14
2
8
14
2
2
6
1K
16K
CY8CLED01D01-56LTXQ
1X1.0 A
1
14
2
8
14
2
2
6
1K
16K
文档编号：001-92996 版本 *A
页 17/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
9. 入门
了解 PowerPSoC 器件的最快方式是先阅读本数据手册，然后再
使用 PSoC Designer 集成开发环境 （IDE）。本数据手册概要介
绍了 PowerPSoC 集成电路，并包含具体的引脚、寄存器和电气
规范。有关详细信息及详细的编程信息，请参见 PowerPSoC 技
术参考手册。
如需最新的订购、封装和电气规范信息，请参见
www.cypress.com 网站上最新的 PowerPSoC 器件数据手册。
9.1 应用笔记
应用笔记是对众多 PowerPSoC 设计方案的绝佳介绍。布局指
南、热管理和固件设计指南是涉及的一些主题。要了解
PowerPSoC 应用笔记的内容，请访问网页
htttp://www.cypress.com/powerpsoc，然后点击应用笔记的链
接。
9.2 开发套件
可在 Digi-Key、Avnet、 Arrow 以及 Future 等分销商中获得开发
套件。赛普拉斯在线商店包含 PowerPSoC 项目所需的开发套
件、C 编译器和附件。更多有关套件或购买套件的信息，请访问
htttp://www.cypress.com/powerpsoc，然后点击开发套件的链
接。
9.3 培训
www.cypress.com/training 网站在线提供免费的 PowerPSoC 技
术培训 （按需提供的培训、在线研讨会和专题讨论会）。培训涵
盖了可协助您进行设计的众多主题和技能。
PSoC Designer 还支持专为 PowerPSoC 系列器件开发的 C 语
言编译器。
10.1 PSoC Designer 软件子系统
10.1.1 芯片级视图
芯片级视图是一个基于 PSoC Designer 且更为传统的集成开发
环境 （IDE）。选择要使用的基本器件，然后选择不同的板上模
拟和数字组件。这些组件称为用户模块，并采用 PowerPSoC 模
块。电流检测放大器、 PrISM, 、 PWM、 DMM、浮动负载降压
和升压均是用户模块实例。为所选应用配置用户模块，将它们互
连并连接至适当的引脚。然后生成项目。这会在项目中加入 API
和库，您可以使用它们来对应用进行编程。
通过器件编辑器，用户还可以轻松开发多个配置和动态重新配
置。动态配置允许在运行时更改配置。
10.1.2 代码生成工具
PSoC Designer 支持多种第三方 C 语言编译器和汇编程序。这
些代码生成工具能够在 PSoC Designer 界面内无缝工作，并已
采用一整套调试工具进行测试，您可以随意选用。
汇编程序 . 汇编程序可让汇编代码与 C 语言代码无缝合并。链
接库会自动使用绝对寻址，或在相对模式下进行编译，然后与其
他软件模块链接，以实现绝对寻址。
9.4 CYPros 顾问
C 语言编译器 . C 语言编译器支持 PowerPSoC 系列器件。这些
产品可让您为 PowerPSoC 系列器件创建完整的 C 语言程序。
从技术协助到完成 PowerPSoC 设计，认证的 PSoC 顾问能够
提供一切支持。如要联系或成为 PSoC 顾问，请访问
www.cypress.com/cypros。
优化 C 语言编译器能够提供针对 PowerPSoC 架构定制的所有
C 语言功能，并随附有嵌入式库，这些库能够提供端口和总线操
作、标准键盘和显示器支持，以及扩展的数学功能。
9.5 技术支持
10.1.3 调试器
PowerPSoC 应用工程师对快速、准确的响应引以自豪。保证提
供 http://www.cypress.com/support/ 网页上全天候的技术支持。
如果找不到问题的答案，请致电 1-800-541-4736 联系技术支
持。
PSoC Designer 调试器子系统具有硬件在线仿真功能，不仅能
够提供 PowerPSoC 器件的内部视图，而且可让您在物理系统中
测试程序。借助调试器指令，设计者可以对数据存储器进行读、
编程以及读写操作，对 I/O 寄存器和 CPU 寄存器进行读写操
作，设置和清除断点，以及提供程序运行、暂停和步进控制。调
试器还可让设计者创建相关寄存器和存储器位置的跟踪缓冲区。
10. 开发工具
PSoC Designer 是基于 Microsoft® Windows 的集成开发环境，
适用于可编程片上系统 （PSoC）器件。 PSoC Designer IDE 可
在 Windows XP、 Windows Vista 或 Windows 7 上运行。
该系统能够提供按项目管理设计数据库的功能、带在线仿真器的
集成调试器、系统内编程支持，以及针对第三方汇编程序与 C
语言编译器的内置支持。
文档编号：001-92996 版本 *A
10.1.4 在线帮助系统
在线帮助系统可给用户提供上下文关联的在线帮助。每个功能子
系统都有上下文关联的帮助，以便提供程式化的快速参考。此
外，该系统还提供相关教程及指向常见问题和在线支持论坛的链
接，以帮助设计者入门。
页 18/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
10.2 在线仿真器
功能强大的低成本在线仿真器 （ICE）可用于支持开发。此硬件
可以编程单个器件。
仿真器包含一个通过 USB 端口连接到 PC 的基本装置。该基本
装置是通用的，能够用于所有 PowerPSoC 器件。
11. 使用用户模块设计
PowerPSoC 器件的开发过程不同于传统的固定功能微处理器的
开发过程。可配置的电源、模拟和数字硬件模块赋予
PowerPSoC 架构独特的灵活性，有助于在开发期间管理规范变
更，并降低库存成本。这些可配置的资源 （称为 PowerPSoC
模块）能够实现众多可供用户选择的功能。 PowerPSOC 开发过
程可概括为以下四个步骤：
1. 选择组件
2. 配置组件
3. 组织和连接
4. 生成、验证和调试
选择组件。 在芯片级视图中，这些组件称为 “ 用户模块 ”。用
户模块可以简化外设器件的选择和实现，有电源、模拟、数字和
混合信号。标准的用户模块库包含了 50 多种通用外设，如：电
流检测放大器、 PrISM、 PWM、 DMM、浮动降压、升压、
ADC、 DAC、定时器、计数器以及 UART ；其他用户模块库中
不包含的通用外设有：DTMF 发生器和双二阶模拟滤波器部分。
芯片级用户模块都记录在 PSoC Designer 中直接查看的数据手
册中。这些数据手册介绍了组件的内部操作并提供了性能规范。
每个数据手册都介绍了每个用户模块参数的使用，以及成功实现
设计可能需要的其他信息。
组织和连接。您可以在芯片级编译信号链，方法是将用户模块互
连，并与 I/O 引脚连接。在芯片级视图中，通过进行选择、配置
和路由，可完全控制所有片上资源的使用。
生成、验证和调试。 当测试硬件配置准备就绪或接下来要开发项
目代码时，请执行 “ 生成应用 ” 这一步。这会使 PSoC
Designer 生成源代码，而源代码会自动按照您的规范配置器件，
并提供高级用户模块 API 函数。
芯片级设计会根据您的设计生成软件。芯片级视图提供具有高级
功能的应用编程接口 （API），以便在运行时控制与响应硬件事
件和可根据需要调整的中断服务例程。
完善的代码开发环境可让您使用 C 语言和 / 或汇编语言来开发和
定制应用。
开发过程的最后一步是在 PSoC Designer 的调试器子系统中完
成的。调试器会将 HEX 镜像下载到全速运行的 ICE 中。调试器
的功能能够与成本高达数倍的系统相媲美。除了传统的单步执
行、运行到断点和监视变量功能外，调试器还提供大的跟踪缓冲
区，并允许您定义包括监控地址和数据总线值、存储器位置和外
部信号的复杂断点事件。
配置组件。所选择的每个组件都能够建立用于实现所选功能的基
本寄存器设置。此外，它们还提供参数，使您针对特定应用定制
精确配置。例如， PWM 用户模块能够配置一个或多个数字
PSoC 模块 （每个 8 位分辨率的模块）。根据所选应用配置参数
和属性。您可以直接输入值或从下拉菜单中选择值。
文档编号：001-92996 版本 *A
页 19/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
12. 引脚信息
12.1 CY8CLED04D0x56 引脚器件的引脚分布 （没有 OCD）
CY8CLED04D01 和 CY8CLED04D02 PowerPSoC 器件包含以下引脚分布信息。每个端口引脚 （标志为 “P” 和 “FN0”）都能用
作数字 I/O。
表 12-1. CY8CLED04D0x 56 引脚器件的引脚分布 （QFN）
I
2
3
I/O
I/O
I
I/O
4
I/O
I/O
5
I/O
I
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
I/O
I/O
I/O
I
I
I
31
32
33
34
35
36
37
38
39
40
41
42
43
图 12-1. CY8CLED04D0x 56 引脚 PowerPSoC 器件
GPIO/I2C SDA （辅助） /
ISSP SDATA
P2[2]
GPIO/ 直接开关电容连接
P0[3]
GPIO/ 模拟输入 （列 0） / 模拟输出
（列 0）
P0[5]
GPIO/ 模拟输入 （列 0） / 模拟输出
（列 1） /Capsense 参考电容
P0[7]
GPIO/ 模拟输入 （列 0） /
Capsense 参考电容
P1[1]
GPIO/I2C SCL （辅助） /ISSP SCLK
P1[5]
GPIO/I2C SDA （主）
P1[7]
GPIO/I2C SCL （主）
VSS
数字地
NC
无连接
NC
无连接
NC
无连接
NC
无连接
XRES
外部复位
VDD
数字供电
VSS
数字地
AVSS
模拟地
AVDD
模拟供电
CSN2
电流检测负输入端 — CSA2
CSP2
电流检测正输入端和电源 — CSA2
CSP3
电流检测正输入端和电源 — CSA3
CSN3
电流检测负输入端 3
SREGCOMP 电压调节器误差放大器补偿
SREGFB
调节器电压模式反馈节点
SREGCSN
电流模式的负反馈
SREGCSP
电流模式的正反馈
SREGSW
切换模式的调节器输出
SREGHVIN 切换模式的调节器输入
GDVDD
栅极驱动器供电
引脚
GDVSS
栅极驱动器地端
编号 数字行
P1[0]
I
I
I
I
I
I
O
[1]
O
O
O
O
PGND3
GD3
SW3
PGND2[1]
GD2
SW2
SW1
GD1
PGND1[1]
SW0
GD0
PGND0[1]
GDVSS
功率 FET 地 3
外部低端栅极驱动器 3
电源开关 3
功率 FET 地 2
外部低端栅极驱动器 2
电源开关 2
电源开关 1
外部低端栅极驱动器 1
功率 FET 地 1
电源开关 0
外部低端栅极驱动器 0
功率 FET 地 0
栅极驱动器地端
44
45
46
47
48
49
50
51
52
53
54
55
56
QFN顶视图
P1[4]
VSS
VDD
P0[4]
CSN1
CSP1
CSP0
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
GDVDD
GDVSS
I/O
说明
P1[0]
P2[2]
P0[3]
P0[5]
P0[7]
P1[1]
P1[5]
P1[7]
VSS
NC
NC
NC
NC
XRES
1
2
3
4
5
6
7
8
9
10
11
12
13
14
56
55
54
53
52
51
50
49
48
47
46
45
44
43
1
名称
大功率
外设
裸露焊盘
15
16
17
18
19
20
21
22
23
24
25
26
27
28
模拟列
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PGND0
GD0
SW0
PGND1
GD1
SW1
SW2
GD2
PGND2
SW3
GD3
PGND3
GDVSS
GDVDD
SREGSW
SREGHVIN
类型
数字行
VDD
VSS
AVSS
AVDD
CSN2
CSP2
CSP3
CSN3
SREGCOMP
SREGFB
SREGCSN
SREGCSP
引脚
编号
* 将裸露焊盘连接到PGNDx
类型
模拟列
大功率
外设
I/O
I/O
I/O
I/O
I
I
I/O
I
I/O
I
名称
说明
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
CSP1
CSN1
P0[4]
VDD
VSS
P1[4]
栅极驱动器供电
功能 I/O
功能 I/O
功能 I/O
功能 I/O
电流检测负输入端 0
电流检测正输入端和电源 — CSA0
电流检测正输入端和电源 — CSA1
电流检测负输入端 1
GPIO/ 模拟输入 （列 1） / 带隙输出
数字供电
数字地
GPIO/ 外部时钟输入
注释：
1. 无论是否使用相应的 PowerPSoC 通道，所有 PGNDx 引脚都必须连接至 PCB 上的接地层。
文档编号：001-92996 版本 *A
页 20/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
12.2 CY8CLED04G01 56 引脚器件的引脚分布 （没有 OCD）
CY8CLED04G01 PowerPSoC 器件包含以下引脚分布信息。每个端口引脚 （标志为 “P” 和 “FN0”）都能用作数字 I/O。
表 12-2. CY8CLED04G01 56 引脚器件的引脚分布 （QFN）
类型
I
6
I/O
I
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
I/O
I/O
I
I
31
32
33
34
35
36
37
38
39
40
41
42
43
I
I
I
I
I
I
O
O
O
O
O
PGND3[3]
GD3
DNC[2]
PGND2[3]
GD2
DNC[2]
DNC[2]
GD1
PGND1[3]
DNC[2]
GD0
PGND0[3]
GDVSS
功率 FET 地 3
外部低端栅极驱动器 3
请勿连接
功率 FET 地 2
外部低端栅极驱动器 2
请勿连接
请勿连接
外部低端栅极驱动器 1
功率 FET 地 1
请勿连接
外部低端栅极驱动器 0
功率 FET 地 0
栅极驱动器地端
44
45
46
47
48
49
50
51
52
53
54
55
56
P1[0]
P2[2]
P0[3]
P0[5]
P0[7]
P1[1]
P1[5]
P1[7]
VSS
NC
NC
NC
NC
XRES
GDVDD
GDVSS
I/O
44
43
5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
裸露焊盘
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PGND0
GD0
DNC
PGND1
GD1
DNC
DNC
GD2
PGND2
DNC
GD3
PGND3
GDVSS
GDVDD
SREGHVIN
I/O
25
26
27
28
I/O
SREGCSP
SREGSW
4
QFN顶视图
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
I
I/O
SREGCOMP
SREGFB
SREGCSN
I/O
I/O
CSN1
CSP1
CSP0
2
3
GPIO/I2C SDA （辅助） /
ISSP SDATA
P2[2]
GPIO/ 直接开关电容的连接
P0[3]
GPIO/ 模拟输入 （列 0） / 模拟输出
（列 0）
P0[5]
GPIO/ 模拟输入 （列 0） / 模拟输出
（列 1） /Capsense 参考电容
P0[7]
GPIO/ 模拟输入 （列 0） /
Capsense 参考电容
P1[1]
GPIO/I2C SCL （辅助） /
ISSP SCLK
P1[5]
GPIO/I2C SDA （主）
P1[7]
GPIO/I2C SCL （主）
VSS
数字地
NC
无连接
NC
无连接
NC
无连接
NC
无连接
XRES
外部复位
VDD
数字供电
VSS
数字地
AVSS
模拟地
AVDD
模拟供电
CSN2
电流检测负输入端 2
CSP2
电流检测正输入端和电源 — CSA2
CSP3
电流检测正输入端和电源 — CSA3
CSN3
电流检测负输入端 3
SREGCOMP 电压调节器的误差放大器补偿
SREGFB
调节器电压模式反馈节点
SREGCSN
电流模式的负反馈
SREGCSP
电流模式的正反馈
SREGSW
切换模式的调节器输出
SREGHVIN 切换模式的调节器输入
GDVDD
栅极驱动器供电
引脚
GDVSS
栅极驱动器地端
编号
P1[0]
52
51
50
49
48
47
46
45
I
图 12-2. CY8CLED04G01 56 引脚 PowerPSoC 器件
17
18
19
20
21
22
23
24
I/O
说明
P1[4]
VSS
VDD
P0[4]
1
名称
大功率
外设
56
55
54
53
模拟列
15
16
数字行
VDD
VS S
A VS S
AV D D
CS N 2
CSP 2
CSP 3
CSN 3
引脚
编号
* 将裸露焊盘连接到PGNDx
类型
数字行
模拟列
大功率
外设
I/O
I/O
I/O
I/O
I
I
I/O
I
I/O
I
名称
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
CSP1
CSN1
P0[4]
VDD
VSS
P1[4]
说明
栅极驱动器供电
功能 I/O
功能 I/O
功能 I/O
功能 I/O
电流检测负输入端 0
电流检测正输入端和电源 — CSA0
电流检测正输入端和电源 — CSA1
电流检测负输入端 1
GPIO/ 模拟输入 （列 1） / 带隙输出
数字供电
数字地
GPIO/ 外部时钟输入
注释：
2. 不连接 （DNC）的引脚必须处于未连接状态或悬空状态。将这些引脚连接至电源或接地，会导致不正确操作或器件的故障。
3. 无论是否使用相应的 PowerPSoC 通道，所有 PGNDx 引脚必须连接至 PCB 上的接地层。
文档编号：001-92996 版本 *A
页 21/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
12.3 CY8CLED04DOCD1 56 引脚器件的引脚分布 （带 OCD）
CY8CLED04DOCD1 PowerPSoC 器件包含以下引脚分布信息。每个端口引脚 （标志为 “P” 和 “FN0”）都能用作数字 I/O。
表 12-3. CY8CLED04DOCD1 56 引脚器件的引脚分布 （QFN）
6
I/O
I
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
I/O
I/O
I
I
31
32
33
34
35
36
37
38
39
40
41
42
43
I/O
I/O
I/O
I/O
I
I
I
I
I
I
O
[4]
O
O
O
O
PGND3
GD3
SW3
PGND2[4]
GD2
SW2
SW1
GD1
PGND1[4]
SW0
GD0
PGND0[4]
GDVSS
功率 FET 地 3
外部低端栅极驱动器 3
电源开关 3
功率 FET 地 2
外部低端栅极驱动器 2
电源开关 2
电源开关 1
外部低端栅极驱动器 1
功率 FET 地 1
电源开关 0
外部低端栅极驱动器 0
功率 FET 地 0
栅极驱动器地端
44
45
46
47
48
49
50
51
52
53
54
55
56
P1[0]
P2[2]
P0[3]
P0[5]
P0[7]
P1[1]
P1[5]
P1[7]
VSS
OCDE
OCDO
CCLK
HCLK
XRES
GDVDD
GDVSS
I
44
43
I/O
1
2
3
4
5
6
7
8
9
10
11
12
13
14
裸露焊盘
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PGND0
GD0
SW0
PGND1
GD1
SW1
SW2
GD2
PGND2
SW3
GD3
PGND3
GDVSS
GDVDD
SREGSW
SREGHVIN
5
25
26
27
28
I/O
SREGCSN
SREGCSP
I/O
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
4
CSN1
CSP1
CSP0
I
I/O
52
51
50
49
48
47
46
45
I/O
I/O
QFN顶视图
17
18
19
20
21
22
23
24
2
3
GPIO/I2C SDA （辅助） /
ISSP SDATA
P2[2]
GPIO/ 直接开关电容的连接
P0[3]
GPIO/ 模拟输入 （列 0） / 模拟输出
（列 0）
P0[5]
GPIO/ 模拟输入 （列 0） / 模拟输出
（列 1） /Capsense 参考电容
P0[7]
GPIO/ 模拟输入 （列 0） /
Capsense 参考电容
P1[1]
GPIO/I2C SCL （辅助） /
ISSP SCLK
P1[5]
GPIO/I2C SDA （主）
P1[7]
GPIO/I2C SCL （主）
VSS
数字地
OCDE
片上调试器端口
OCDO
片上调试器端口
CCLK
片上调试器端口
HCLK
片上调试器端口
XRES
外部复位
VDD
数字供电
VSS
数字地
AVSS
模拟地
AVDD
模拟供电
CSN2
电流检测负输入端 2
CSP2
电流检测正输入端和电源 — CSA2
CSP3
电流检测正输入端和电源 — CSA3
CSN3
电流检测负输入端 3
SREGCOMP 电压调节器的误差放大器补偿
SREGFB
调节器电压模式反馈节点
SREGCSN
电流模式的负反馈
SREGCSP
电流模式的正反馈
SREGSW
切换模式的调节器输出
SREGHVIN 切换模式的调节器输入
GDVDD
栅极驱动器供电
引脚
GDVSS
栅极驱动器地端
编号
P1[0]
AVSS
AVDD
CSN2
CSP2
CSP3
I
图 12-3. CY8CLED04DOCD1 56 引脚 PowerPSoC 器件
P1[4]
VSS
VDD
P0[4]
I/O
说明
56
55
54
53
1
名称
大功率
外设
15
16
模拟列
CSN3
SREGCOMP
SREGFB
类型
数字行
VDD
VSS
引脚
编号
* 将裸露焊盘连接到PGNDx
类型
数字行
模拟列
大功率
外设
I/O
I/O
I/O
I/O
I
I
I/O
I
I/O
I
名称
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
CSP1
CSN1
P0[4]
VDD
VSS
P1[4]
说明
栅极驱动器供电
功能 I/O
功能 I/O
功能 I/O
功能 I/O
电流检测负输入端 0
电流检测正输入端和电源 — CSA0
电流检测正输入端和电源 — CSA1
电流检测负输入端 1
GPIO/ 模拟输入 （列 1） / 带隙输出
数字供电
数字地
GPIO/ 外部时钟输入
注释：
4. 无论是否使用相应的 PowerPSoC 通道，所有 PGNDx 引脚必须连接至 PCB 上的接地层。
文档编号：001-92996 版本 *A
页 22/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
12.4 CY8CLED03D0x 56 引脚器件的引脚分布 （没有 OCD）
CY8CLED03D01 和 CY8CLED03D02 PowerPSoC 器件包含以下引脚分布信息。每个端口引脚 （标志为 “P” 和 “FN0”）都能
用作数字 I/O。
表 12-4. CY8CLED03D0x 56 引脚器件引脚分布 （QFN）
I
2
3
I/O
I/O
I
I/O
4
I/O
I/O
5
I/O
I
6
I/O
I
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
I/O
I/O
I
I
31
32
33
34
35
36
37
38
39
40
41
42
43
图 12-4. CY8CLED03D0x 56 引脚 PowerPSoC 器件
GPIO/I2C SDA （辅助） /
ISSP SDATA
P2[2]
GPIO/ 直接开关电容的连接
P0[3]
GPIO/ 模拟输入 （列 0） / 模拟输出
（列 0）
P0[5]
GPIO/ 模拟输入 （列 0） / 模拟输出
（列 1） /Capsense 参考电容
P0[7]
GPIO/ 模拟输入 （列 0） /
Capsense 参考电容
P1[1]
GPIO/I2C SCL （辅助） /
ISSP SCLK
P1[5]
GPIO/I2C SDA （主）
P1[7]
GPIO/I2C SCL （主）
VSS
数字地
NC
无连接
NC
无连接
NC
无连接
NC
无连接
XRES
外部复位
VDD
数字供电
VSS
数字地
AVSS
模拟地
AVDD
模拟供电
CSN2
电流检测负输入端 — CSA2
CSP2
电流检测正输入端和电源 — CSA2
DNC[5]
请勿连接
DNC[5]
请勿连接
SREGCOMP 电压调节器的误差放大器补偿
SREGFB
调节器电压模式反馈节点
SREGCSN
电流模式的负反馈
SREGCSP
电流模式的正反馈
SREGSW
切换模式的调节器输出
SREGHVIN 切换模式的调节器输入
GDVDD
栅极驱动器供电
引脚
GDVSS
栅极驱动器地端
编号
P1[0]
I
I
I
I
I
O
O
O
O
PGND3[6]
DNC[5]
DNC[5]
PGND2[6]
GD2
SW2
SW1
GD1
PGND1[6]
SW0
GD0
PGND0[6]
GDVSS
功率 FET 地 3
请勿连接
请勿连接
功率 FET 地 2
外部低端栅极驱动器 2
电源开关 2
电源开关 1
外部低端栅极驱动器 1
功率 FET 地 1
电源开关 0
外部低端栅极驱动器 0
功率 FET 地 0
栅极驱动器地端
44
45
46
47
48
49
50
51
52
53
54
55
56
QFN顶视图
P1[4]
VSS
VDD
P0[4]
CSN1
CSP1
CSP0
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
GDVDD
GDVSS
I/O
说明
P1[0]
P2[2]
P0[3]
P0[5]
P0[7]
P1[1]
P1[5]
P1[7]
VSS
NC
NC
NC
NC
XRES
56
55
54
53
52
51
50
49
48
47
46
45
44
43
1
名称
大功率
外设
1
2
3
4
5
6
7
8
9
10
11
12
13
14
42
41
40
39
38
37
36
35
34
33
32
31
30
29
裸露焊盘
15
16
17
18
19
20
21
22
23
24
25
26
27
28
模拟列
PGND0
GD0
SW0
PGND1
GD1
SW1
SW2
GD2
PGND2
DNC
DNC
PGND3
GDVSS
GDVDD
SREGSW
SREGHVIN
类型
数字行
VDD
VSS
AVSS
AVDD
CSN2
CSP2
DNC
DNC
SREGCOMP
SREGFB
SREGCSN
SREGCSP
引脚
编号
* 将裸露焊盘连接到PGNDx
类型
数字行
模拟列
大功率
外设
I/O
I/O
I/O
I/O
I
I
I/O
I
I/O
I
名称
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
CSP1
CSN1
P0[4]
VDD
VSS
P1[4]
说明
栅极驱动器供电
功能 I/O
功能 I/O
功能 I/O
功能 I/O
电流检测负输入端 0
电流检测正输入端和电源 — CSA0
电流检测正输入端和电源 — CSA1
电流检测负输入端 1
GPIO/ 模拟输入 （列 1） / 带隙输出
数字供电
数字地
GPIO/ 外部时钟输入
注释：
5. 不连接 （DNC）的引脚必须处于未连接状态或悬空状态。将这些引脚连接至电源或接地，会导致不正确操作或器件的故障。
6. 无论是否使用相应的 PowerPSoC 通道，所有 PGNDx 引脚必须连接至 PCB 上的接地层。
文档编号：001-92996 版本 *A
页 23/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
12.5 CY8CLED03G01 56 引脚器件的引脚分布 （没有 OCD）
CY8CLED03G01 PowerPSoC 器件包含以下引脚分布信息。每个端口引脚 （标志为 “P” 和 “FN0”）都能用作数字 I/O。
表 12-5. CY8CLED03G01 56 引脚器件的引脚分布 （QFN）
类型
I
6
I/O
I
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
I/O
I/O
I
I
31
32
33
34
35
36
37
38
39
40
41
42
43
I
I
I
I
I
O
[8]
O
O
O
PGND3
DNC[7]
DNC[7]
PGND2[8]
GD2
DNC[7]
DNC[7]
GD1
PGND1[8]
DNC[7]
GD0
PGND0[8]
GDVSS
功率 FET 地 3
请勿连接
请勿连接
功率 FET 地 2
外部低端栅极驱动器 2
请勿连接
请勿连接
外部低端栅极驱动器 1
功率 FET 地 1
请勿连接
外部低端栅极驱动器 0
功率 FET 地 0
栅极驱动器地端
P1[0]
P2[2]
P0[3]
P0[5]
P0[7]
P1[1]
P1[5]
P1[7]
VSS
NC
NC
NC
NC
XRES
1
2
3
4
5
6
7
8
9
10
11
12
13
14
44
43
I/O
裸露焊盘
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PGND0
GD0
DNC
PGND1
GD1
DNC
DNC
GD2
PGND2
DNC
DNC
PGND3
GDVSS
GDVDD
SREGSW
SREGHVIN
5
25
26
27
28
I/O
SREGCSN
SREGCSP
I/O
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
GDVDD
GDVSS
4
QFN顶视图
DNC
SREGCOMP
SREGFB
I
I/O
CSN1
CSP1
CSP0
I/O
I/O
52
51
50
49
48
47
46
45
2
3
GPIO/I2C SDA （辅助） /
ISSP SDATA
P2[2]
GPIO/ 直接开关电容的连接
P0[3]
GPIO/ 模拟输入 （列 0） / 模拟输
出 （列 0）
P0[5]
GPIO/ 模拟输入 （列 0） / 模拟输
出 （列 1） /Capsense 参考电容
P0[7]
GPIO/ 模拟输入 （列 0） /
Capsense 参考电容
P1[1]
GPIO/I2C SCL （辅助） /
ISSP SCLK
P1[5]
GPIO/I2C SDA （主）
P1[7]
GPIO/I2C SCL （主）
VSS
数字地
NC
无连接
NC
无连接
NC
无连接
NC
无连接
XRES
外部复位
VDD
数字供电
VSS
数字地
AVSS
模拟地
AVDD
模拟供电
CSN2
电流检测负输入端 2
CSP2
电流检测正输入端和电源 — CSA2
DNC[7]
请勿连接
[7]
DNC
请勿连接
SREGCOMP 电压调节器的误差放大器补偿
SREGFB
调节器电压模式反馈节点
SREGCSN
电流模式的负反馈
SREGCSP
电流模式的正反馈
SREGSW
切换模式的调节器输出
SREGHVIN 切换模式的调节器输入
GDVDD
栅极驱动器供电
GDVSS
栅极驱动器地端
P1[0]
17
18
19
20
21
22
23
24
I
图 12-5. CY8CLED03G01 56 引脚 PowerPSoC 器件
AVSS
AVDD
CSN2
CSP2
DNC
I/O
说明
P1[4]
VSS
VDD
P0[4]
1
名称
大功率
外设
56
55
54
53
模拟列
15
16
数字行
VDD
VSS
引脚
编号
* 将裸露焊盘连接到PGNDx
引脚
编号
44
45
46
47
48
49
50
51
52
53
54
55
56
类型
数字行
模拟列
大功率
外设
I/O
I/O
I/O
I/O
I
I
I/O
I
I/O
I
名称
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
CSP1
CSN1
P0[4]
VDD
VSS
P1[4]
说明
栅极驱动器供电
功能 I/O
功能 I/O
功能 I/O
功能 I/O
电流检测负输入端 0
电流检测正输入端和电源 — CSA0
电流检测正输入端和电源 — CSA1
电流检测负输入端 1
GPIO/ 模拟输入 （列 1） / 带隙输出
数字供电
数字地
GPIO/ 外部时钟输入
注释：
7. 不连接 （DNC）的引脚必须处于未连接状态或悬空状态。将这些引脚连接至电源或接地，会导致不正确操作或器件的故障。
8. 无论是否使用相应的 PowerPSoC 通道，所有 PGNDx 引脚必须连接至 PCB 上的接地层。
文档编号：001-92996 版本 *A
页 24/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
12.6 CY8CLED02D01 56 引脚器件的引脚分布 （没有 OCD）
CY8CLED02D01 PowerPSoC 器件包含以下引脚分布信息。每个端口引脚 （标志为 “P” 和 “FN0”）都能用作数字 I/O。
表 12-6. CY8CLED02D01 56 引脚器件的引脚分布 （QFN）
类型
I
2
3
I/O
I/O
I
I/O
4
I/O
I/O
5
I/O
I
6
I/O
I
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
I/O
I/O
I
I
31
32
33
34
35
36
37
38
39
40
41
42
43
图 12-6. CY8CLED02D01 56 引脚 PowerPSoC 器件
GPIO/I2C SDA （辅助） /
ISSP SDATA
P2[2]
GPIO/ 直接开关电容的连接
P0[3]
GPIO/ 模拟输入 （列 0） / 模拟输出
（列 0）
P0[5]
GPIO/ 模拟输入 （列 0） / 模拟输出
（列 1） /Capsense 参考电容
P0[7]
GPIO/ 模拟输入 （列 0） /
Capsense 参考电容
P1[1]
GPIO/I2C SCLK （辅助） /
ISSP SCLK
P1[5]
GPIO/I2C SDA （主）
P1[7]
GPIO/I2C SCL （主）
VSS
数字地
NC
无连接
NC
无连接
NC
无连接
NC
无连接
XRES
外部复位
VDD
数字供电
VSS
数字地
AVSS
模拟地
AVDD
模拟供电
DNC[9]
请勿连接
DNC[9]
请勿连接
DNC[9]
请勿连接
[9]
DNC
请勿连接
SREGCOMP 电压调节器的误差放大器补偿
SREGFB
调节器电压模式反馈节点
SREGCSN
电流模式的负反馈
SREGCSP
电流模式的正反馈
SREGSW
切换模式的调节器输出
SREGHVIN 切换模式的调节器输入
GDVDD
栅极驱动器供电
引脚
GDVSS
栅极驱动器地端
编号
P1[0]
I
I
I
I
O
[10]
O
O
PGND3
DNC[9]
DNC[9]
PGND2[10]
DNC[9]
DNC[9]
SW1
GD1
PGND1[10]
SW0
GD0
PGND0[10]
GDVSS
功率 FET 地 3
请勿连接
请勿连接
功率 FET 地 2
请勿连接
请勿连接
电源开关 1
外部低端栅极驱动器 1
功率 FET 地 1
电源开关 0
外部低端栅极驱动器 0
功率 FET 地 0
栅极驱动器地端
44
45
46
47
48
49
50
51
52
53
54
55
56
QFN顶视图
P1[0]
P2[2]
P0[3]
P0[5]
P0[7]
P1[1]
P1[5]
P1[7]
VSS
NC
NC
NC
NC
XRES
1
2
3
4
5
6
7
8
9
10
11
12
13
14
42
41
40
39
38
37
36
35
34
33
32
31
30
29
裸露焊盘
PGND0
GD0
SW0
PGND1
GD1
SW1
DNC
DNC
PGND2
DNC
DNC
PGND3
GDVSS
GDVDD
SREGSW
SREGHVIN
I/O
说明
P1[4]
VSS
VDD
P0[4]
CSN1
CSP1
CSP0
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
GDVDD
GDVSS
1
名称
大功率
外设
56
55
54
53
52
51
50
49
48
47
46
45
44
43
模拟列
15
16
17
18
19
20
21
22
23
24
25
26
27
28
数字行
VDD
VSS
AVSS
AVDD
DNC
DNC
DNC
DNC
SREGCOMP
SREGFB
SREGCSN
SREGCSP
引脚
编号
* 将裸露焊盘连接到PGNDx
类型
数字行
模拟列
大功率
外设
I/O
I/O
I/O
I/O
I
I
I/O
I
I/O
I
名称
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
CSP1
CSN1
P0[4]
VDD
VSS
P1[4]
说明
栅极驱动器供电
功能 I/O
功能 I/O
功能 I/O
功能 I/O
电流检测负输入端 0
电流检测正输入端和电源 — CSA0
电流检测正输入端和电源 — CSA1
电流检测负输入端 1
GPIO/ 模拟输入 （列 1） / 带隙输出
数字供电
数字地
GPIO/ 外部时钟输入
注释：
9. 不连接 （DNC）的引脚必须处于未连接状态或悬空状态。将这些引脚连接至电源或接地，会导致不正确操作或器件的故障。
10. 无论是否使用相应的 PowerPSoC 通道，所有 PGNDx 引脚必须连接至 PCB 上的接地层。
文档编号：001-92996 版本 *A
页 25/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
12.7 CY8CLED01D01 56 引脚器件的引脚分布 （没有 OCD）
CY8CLED01D01 PowerPSoC 器件包括以下引脚分布信息。每个端口引脚 （标志为 “P” 和 “FN0”）都能用作数字 I/O。
表 12-7. CY8CLED01D01 56 引脚器件的引脚分布 （QFN）
类型
I
6
I/O
I
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
I/O
I/O
I
I
31
32
33
34
35
36
37
38
39
40
41
42
43
I
I
I
I
O
[12]
O
PGND3
DNC[11]
DNC[11]
PGND2[12]
DNC[11]
DNC[11]
DNC[11]
DNC[11]
PGND1[12]
SW0
GD0
PGND0[12]
GDVSS
功率 FET 地 3
请勿连接
请勿连接
功率 FET 地 2
请勿连接
请勿连接
请勿连接
请勿连接
功率 FET 地 1
电源开关 0
外部低端栅极驱动器 0
功率 FET 地 0
栅极驱动器地端
P1[0]
P2[2]
P0[3]
P0[5]
P0[7]
P1[1]
P1[5]
P1[7]
VSS
NC
NC
NC
NC
XRES
1
2
3
4
5
6
7
8
9
10
11
12
13
14
44
43
I/O
裸露焊盘
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PGND0
GD0
SW0
PGND1
DNC
DNC
DNC
DNC
PGND2
DNC
DNC
PGND3
GDVSS
GDVDD
SREGSW
SREGHVIN
5
25
26
27
28
I/O
SREGCSN
SREGCSP
I/O
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
GDVDD
GDVSS
4
QFN顶视图
DNC
SREGCOMP
SREGFB
I
I/O
DNC
DNC
CSP0
I/O
I/O
52
51
50
49
48
47
46
45
2
3
GPIO/I2C SDA （辅助） /
ISSP SDATA
P2[2]
GPIO/ 直接开关电容的连接
P0[3]
GPIO/ 模拟输入 （列 0） / 模拟输
出 （列 0）
P0[5]
GPIO/ 模拟输入 （列 0） / 模拟输
出 （列 1） /Capsense 参考电容
P0[7]
GPIO/ 模拟输入 （列 0） /
Capsense 参考电容
P1[1]
GPIO/I2C SCLK （辅助） /
ISSP SCLK
P1[5]
GPIO/I2C SDA （主）
P1[7]
GPIO/I2C SCL （主）
VSS
数字地
NC
无连接
NC
无连接
NC
无连接
NC
无连接
XRES
外部复位
VDD
数字供电
VSS
数字地
AVSS
模拟地
AVDD
模拟供电
DNC[11]
请勿连接
DNC[11]
请勿连接
DNC[11]
请勿连接
[11]
DNC
请勿连接
SREGCOMP 电压调节器的误差放大器补偿
SREGFB
调节器电压模式反馈节点
SREGCSN
电流模式的负反馈
SREGCSP
电流模式的正反馈
SREGSW
切换模式的调节器输出
SREGHVIN 切换模式的调节器输入
GDVDD
栅极驱动器供电
GDVSS
栅极驱动器地端
P1[0]
17
18
19
20
21
22
23
24
I
图 12-7. CY8CLED01D01 56 引脚 PowerPSoC 器件
AVSS
AVDD
DNC
DNC
DNC
I/O
说明
P1[4]
VSS
VDD
P0[4]
1
名称
大功率
外设
56
55
54
53
模拟列
15
16
数字行
VDD
VSS
引脚
编号
* 将裸露焊盘连接到PGNDx
引脚
编号
44
45
46
47
48
49
50
51
52
53
54
55
56
类型
数字行
模拟列
大功率
外设
I/O
I/O
I/O
I/O
I
I/O
I
I/O
I
名称
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
DNC[11]
DNC[11]
P0[4]
VDD
VSS
P1[4]
说明
栅极驱动器供电
功能 I/O
功能 I/O
功能 I/O
功能 I/O
电流检测负输入端 0
电流检测正输入端和电源 — CSA0
请勿连接
请勿连接
GPIO/ 模拟输入 （列 1） / 带隙输出
数字供电
数字地
GPIO/ 外部时钟输入
注释：
11. 必须使没有连接 （DNC）的引脚处于未连接状态或悬空状态。将这些引脚连接至电源或接地，会导致不正确操作或器件故障。
12. 无论是否使用相应的 PowerPSoC 通道，所有 PGNDx 引脚必须连接至 PCB 上的接地层。
文档编号：001-92996 版本 *A
页 26/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
13. 寄存器通用规范
13.1 所使用的缩略语
其中， m 表示行索引， n 表示列索引
在表 13-1 中，列出了针对本节的寄存器规范。
因此， ASD13CR3 是一个模拟 PowerPSoC 模块的寄存器，该
模块的位置为行 1、列 3。
表 13-1. 寄存器规定
PowerPSoC 模块的大功率外设部分和它们的寄存器名称规范
是：
<Prefix>x<Suffix>
其中， x 表示通道数量
格式
说明
R
读寄存器或位
W
写寄存器或位
L
逻辑寄存器或位
C
可清除寄存器或位
#
针对位进行的访问
13.2 寄存器名称规定
PowerPSoC 模块的 PSoC 内核部分和它们的寄存器名称规范
为：
<Prefix>mn<Suffix>
文档编号：001-92996 版本 *A
因此， CSA0_CR 是一个功率外设 PowerPSoC 模块的寄存器，
该模块位于电流检测放大器的通道 0。
13.3 寄存器映射表
PowerPSoC 器件共有 512 个字节的寄存器地址空间。该寄存器
空间也称为 I/O 空间，分为两个部分。标记寄存器 （CPU_F）
中的 XIO 位用于确定 CPU 指令访问哪个寄存器组。当设置 XIO
位时，用户应在 “ 扩展 ” 地址空间或 “ 配置 ” 寄存器中。
有关更多寄存器的详细描述，请参考 《PowerPSoC TRM》。通
过访问 http://www.cypress.com/powerpsoc，然后点击 “ 技术
参考手册 ” 的链接可以找到 TRM。
页 27/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
13.4 寄存器映射组 0 表
名称
PRT0DR
PRT0IE
PRT0GS
PRT0DM2
PRT1DR
PRT1IE
PRT1GS
PRT1DM2
PRT2DR
PRT2IE
PRT2GS
PRT2DM2
FN0DR
FN0IE
FN0GS
FN0DM2
PDMUX_S1
PDMUX_S2
PDMUX_S3
PDMUX_S4
PDMUX_S5
PDMUX_S6
CHBOND_CR
DBB00DR0
DBB00DR1
DBB00DR2
DBB00CR0
DBB01DR0
DBB01DR1
DBB01DR2
DBB01CR0
DCB02DR0
DCB02DR1
DCB02DR2
DCB02CR0
DCB03DR0
DCB03DR1
DCB03DR2
DCB03CR0
DBB10DR0
DBB10DR1
DBB10DR2
DBB10CR0
DBB11DR0
DBB11DR1
DBB11DR2
DBB11CR0
DCB12DR0
DCB12DR1
DCB12DR2
DCB12CR0
DCB13DR0
DCB13DR1
DCB13DR2
DCB13CR0
地址
(0, 十六进制 )
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
3A
3B
3C
3D
3E
3F
访问
名称
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
DPWM0PCF
DPWM0PDH
DPWM0PDL
DPWM0PWH
DPWM0PWL
DPWM0PCH
DPWM0PCL
DPWM0GCFG
DPWM1PCF
DPWM1PDH
DPWM1PDL
DPWM1PWH
DPWM1PWL
DPWM1PCH
DPWM1PCL
DPWM1GCFG
DPWM2PCF
DPWM2PDH
DPWM2PDL
DPWM2PWH
DPWM2PWL
DPWM2PCH
DPWM2PCL
DPWM2GCFG
DPWM3PCF
DPWM3PDH
DPWM3PDL
DPWM3PWH
DPWM3PWL
DPWM3PCH
DPWM3PCL
DPWM3GCFG
AMX_IN
AMUX_CFG
RW
RW
RW
RW
RW
RW
RW
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
文档编号：001-92996 版本 *A
ARF_CR
CMP_CR0
ASY_CR
CMP_CR1
PAMUX_S1
PAMUX_S2
PAMUX_S3
PAMUX_S4
TMP_DR0
TMP_DR1
TMP_DR2
TMP_DR3
ACB00CR3
ACB00CR0
ACB00CR1
ACB00CR2
ACB01CR3
ACB01CR0
ACB01CR1
ACB01CR2
DPWM0PCFG
DPWM1PCFG
DPWM2PCFG
DPWM3PCFG
DPWMINTFLG
DPWMINTMSK
DPWMSYNC
地址
(0, 十六进制 )
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
7E
7F
访问
名称
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
ASC10CR0
ASC10CR1
ASC10CR2
ASC10CR3
ASD11CR0
ASD11CR1
ASD11CR2
ASD11CR3
RW
#
#
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
ASD20CR0
ASD20CR1
ASD20CR2
ASD20CR3
ASC21CR0
ASC21CR1
ASC21CR2
ASC21CR3
VDAC6_CR
VDAC6_DR0
VDAC6_DR1
VDAC4_CR
VDAC4_DR0
VDAC4_DR1
VDAC5_CR
VDAC5_DR0
VDAC5_DR1
MUL1_X
MUL1_Y
MUL1_DH
MUL1_DL
ACC1_DR1
ACC1_DR0
ACC1_DR3
ACC1_DR2
RDI0RI
RDI0SYN
RDI0IS
RDI0LT0
RDI0LT1
RDI0RO0
RDI0RO1
RDI1RI
RDI1SYN
RDI1IS
RDI1LT0
RDI1LT1
RDI1RO0
RDI1RO1
地址
(0, 十六进制 )
80
81
82
83
84
85
86
87
88
89
8A
8B
8C
8D
8E
8F
90
91
92
93
94
95
96
97
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
B0
B1
B2
B3
B4
B5
B6
B7
B8
B9
BA
BB
BC
BD
BE
BF
访问
名称
RW
RW
RW
RW
RW
RW
RW
RW
VDAC0_CR
VDAC0_DR0
VDAC0_DR1
VDAC1_CR
VDAC1_DR0
VDAC1_DR1
VDAC2_CR
VDAC2_DR0
VDAC2_DR1
VDAC3_CR
VDAC3_DR0
VDAC3_DR1
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
W
W
R
R
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
CUR_PP
STK_PP
IDX_PP
MVR_PP
MVW_PP
I2C_CFG
I2C_SCR
I2C_DR
I2C_MSCR
INT_CLR0
INT_CLR1
INT_CLR2
INT_CLR3
INT_MSK3
INT_MSK2
INT_MSK0
INT_MSK1
INT_VC
RES_WDT
DEC_DH
DEC_DL
DEC_CR0
DEC_CR1
MUL0_X
MUL0_Y
MUL0_DH
MUL0_DL
ACC0_DR1
ACC0_DR0
ACC0_DR3
ACC0_DR2
CPU_F
RW
RW
RW
RW
RW
RW
RW
DAC_D
CPU_SCR1
CPU_SCR0
地址
(0, 十六进制 )
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
E7
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
FA
FB
FC
FD
FE
FF
访问
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
#
RW
#
RW
RW
RW
RW
RW
RW
RW
RW
RC
W
RC
RC
RW
RW
W
W
R
R
RW
RW
RW
RW
RL
RW
#
#
页 28/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
13.5 寄存器映射组 1 表：用户空间
名称
PRT0DM0
PRT0DM1
PRT0IC0
PRT0IC1
PRT1DM0
PRT1DM1
PRT1IC0
PRT1IC1
PRT2DM0
PRT2DM1
PRT2IC0
PRT2IC1
FN0DM0
FN0DM1
FN0IC0
FN0IC1
DBB00FN
DBB00IN
DBB00OU
DBB01FN
DBB01IN
DBB01OU
DCB02FN
DCB02IN
DCB02OU
DCB03FN
DCB03IN
DCB03OU
DBB10FN
DBB10IN
DBB10OU
DBB11FN
DBB01IN
DBB01OU
DCB12FN
DCB12IN
DCB12OU
DCB13FN
DCB13IN
DCB13OU
地址
(1, 十六进制 )
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
3A
3B
3C
3D
访问
名称
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
CSA0_CR
3E
3F
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
GDRV2_CR
地址
(1, 十六进制 )
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
GDRV3_CR
7E
7F
CSA1_CR
CSA2_CR
CSA3_CR
CLK_CR0
CLK_CR1
ABF_CR0
AMD_CR0
CMP_GO_EN
AMD_CR1
ALT_CR0
ALT_CR1
CLK_CR2
TMP_DR0
TMP_DR1
TMP_DR2
TMP_DR3
ACB00CR3
ACB00CR0
ACB00CR1
ACB00CR2
ACB01CR3
ACB01CR0
ACB01CR1
ACB01CR2
GDRV0_CR
GDRV1_CR
RW
RW
文档编号：001-92996 版本 *A
访问
名称
RW
ASC10CR0
ASC10CR1
ASC10CR2
ASC10CR3
ASD11CR0
ASD11CR1
ASD11CR2
ASD11CR3
RW
RW
RW
ASD20CR0
ASD20CR1
ASD20CR2
ASD20CR3
ASC21CR0
ASC21CR1
ASC21CR2
ASC21CR3
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
AMUX_CLK
RDI0RI
RDI0SYN
RDI0IS
RDI0LT0
RDI0LT1
RDI0RO0
RDI0RO1
RDI1RI
RDI1SYN
RDI1IS
RDI1LT0
RDI1LT1
RDI1RO0
RDI1RO1
RW
地址
(1, 十六进制 )
80
81
82
83
84
85
86
87
88
89
8A
8B
8C
8D
8E
8F
90
91
92
93
94
95
96
97
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
B0
B1
B2
B3
B4
B5
B6
B7
B8
B9
BA
BB
BC
BD
访问
名称
访问
DAC_CR
地址
(1, 十六进制 )
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
E7
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
FA
FB
FC
FD
RW
RW
RW
RW
RW
RW
RW
RW
CMPCH0_CR
CMPCH2_CR
CMPCH4_CR
CMPCH6_CR
CMPBNK8_CR
CMPBNK9_CR
CMPBNK10_CR
CMPBNK11_CR
CMPBNK12_CR
CMPBNK13_CR
RW
RW
RW
RW
RW
RW
RW
RW
GDI_O_IN
GDI_E_IN
GDI_O_OU
GDI_E_OU
HYSCTLR0CR
HYSCTLR1CR
HYSCTLR2CR
HYSCTLR3CR
MUX_CR0
MUX_CR1
MUX_CR2
BE
BF
RW
CPU_SCR1
CPU_SCR0
FE
FF
#
#
SREG_TST
OSC_GO_EN
OSC_CR4
OSC_CR3
OSC_CR0
OSC_CR1
OSC_CR2
VLT_CR
VLT_CMP
DEC_CR2
IMO_TR
ILO_TR
BDG_TR
RW
RW
RW
RW
RW
RW
RW
RW
CPU_F
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
R
RW
RW
RW
RW
RL
RW
页 29/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
14. 电气规范
本节介绍了 PowerPSoC 器件系列中 CY8CLED04D0X、CY8CLED04G01、CY8CLED03D0X、CY8CLED03G01、CY8CLED02D01
和 CY8CLED01D01 的直流和交流电气规范。如需最新的电气规范，请访问网站 http://www.cypress.com/powerpsoc。除非另有说明，
这里指的工业额定值器件的规范为 –40 °C TA 85 °C、 TJ 115 °C，并且扩展的温度额定值器件的规范为 –40 °C TA 105 °C、
TJ 125 °C。
14.1 最大绝对额定值
超过最大额定值可能会缩短器件的使用寿命。并不是所有用户指南都经过了生产过程中的测试。
表 14-1. 最大绝对额定值
符号
TSTG
存放温度
说明
最小值
–55
典型值
–
最大值
+115
单位
°C
TA
加电时的环境温度
–40
–40
–
–
+85
+105
°C
°C
VDD，
AVDD，
GDVDD
VIO
VIO2
VFET
在 VDD、 AVDD 和 GDVDD 上供电电压
–0.5
–
+6.0
V
VSS – 0.5
直流输入电压
VSS – 0.5
适用于三态的直流电压
–
从功率开关 （SWx）到功率 FET 地端
（PGNDx）的最大电压
VREGIN
–
SREGHVIN 引脚上对应于 VSS 的最大电
压
VCSP， VCSN 相对于 VSS 适用于 CSA 引脚的最大电压
–0.5
VSENSE
–1.0
CSA 输入上最大的输入差分电压
IMAIO
–50
被配置为模拟驱动器的任意端口引脚上输
入的最大电流
IMIO
–25
任意端口引脚和功能引脚中的最大电流
LU
200
闩锁电流
ESD
2000
静电放电电压
SRREGIN
–
SREGHVIN 引脚的上升斜率
–
–
–
VDD + 0.5
VDD + 0.5
36[13]
V
V
V
–
36[13]
V
–
–
–
36[13]
1.0
+50
V
V
mA
–
–
–
–
+50
–
–
32
mA
mA
V
V/s
SRCSP
CSPx 引脚的上升斜率
SRHVDD-FLB 用于浮动负载降压配置的高压电源升降
速率
–
–
–
–
3.2
15
V/s
V/ms
SRVDD-EXT
–
–
0.2
V/s
外部 VDD 供电电压的升降速率 （VDD、
AVDD 和 GDVDD 引脚）
注意
存放温度越高，数据保留时间就
越短。推荐的存放温度为 0 °C 至
50 °C。
TJ 115 °C （工业级额定值）
TJ 125 °C （扩展的温度额定
值）
分别同 VSS、 AVSS 和 GDVSS
相对应
仅适用于 GPIO 和 FN0 引脚
PGNDx 被连接到 GDVSS
JESD78A 兼容
人体模型 ESD。
对于其他拓扑结构，要使用更快
的升降速率开始操作；如果 LED
字符串电压
低于 6.5 V，请参阅 PowerPSoC
技术参考手册。
由电源供电 （而不是内置式开关
调节器供电）时才会使用该符号
14.2 工作温度
符号
说明
TA
环境温度
TJ
结温
最小值
–40
–40
–40
–40
典型值
–
–
–
–
最大值
+85
+105
+115
+125
单位
°C
°C
°C
°C
注意
TJ 115 °C （工业级额定值）
TJ 125 °C （扩展的温度额定值）
工业级额定值
扩展的温度额定值
注释：
13. 使用高于第 30 页上的最大绝对额定值下面所列出的值工作可能会造成永久性的损害。必须确保最大绝对额定值永远不超过该表所列的值。如果超过了第 31 页上的
电气特性中的任何条件，则不能实现功能操作。长期使用第 30 页上的最大绝对额定值可能会影响器件的可靠性。
文档编号：001-92996 版本 *A
页 30/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
15. 电气特性
15.1 系统级
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-1. 系统级工作规范
符号
fSW
tD,MAX
D
E
说明
最小值 典型值 最大值
0.02
–
2
迟滞控制回路的电路切换频率范围
–
–
100
从 CSA 输入到 FET 状态改变经过的最长
延迟时间
–
–
115
迟滞控制器的输出占空比
电源转换效率
5
90
–
95
95
–
单位
MHz
ns
ns
%
%
注意
HVDD = 24 V，ID = 1 A，fSW = 2 MHz
（工业级额定值）
HVDD = 24 V，ID = 1 A，fSW = 2 MHz
（扩展的温度额定值）
fSW < 0.25 MHz
HVDD = 24 V，ID = 1 A，fSW = 2 MHz
15.2 芯片级
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
注意：请参考 《PowerPSoC 技术参考手册的内容，了解 DPWMxPCF 寄存器的详细信息。
表 15-2. 芯片级直流规范
符号
VDD， AVDD，
GDVDD
HVDD
HVPINS
IVDD
说明
数字、模拟和栅极驱动器的供电电压范围
最小值 典型值
4.75
–
最大值
5.25
单位
V
电源转换器的高压范围
CSPx 和 SREGHVIN 引脚的电压范围
供电电流 （VDD 引脚），
IMO = 24 MHz
7
7
–
–
–
16
32
32
50
V
V
mA
IAVDD
IGDVDD
供电电流 （AVDD 引脚）
每个通道上的供电电流 （GDVDD 引脚）
–
–
–
–
–
–
25
25
100
mA
mA
mA
ISB
使用 POR、 LVD、睡眠定时器和 WDT 时
的睡眠 （模式）电流。
–
18
25
A
–
30
550
A
注意
所有模块应由同一个电源供电。
所有引脚需要的电压是不一样的。
条件为：VDD = 5 V， TJ = 25 °C，
CPU = 3 MHz，SYSCLK 倍频器处于
禁用状态， VC1 = 1.5 MHz，
VC2 = 93.75 kHz， VC3 = 93.75
kHz，模拟电源 = 关闭。
条件为：VDD = 5 V， TJ = 25 °C，
内部功率 FET 在 2 MHz 频率下运行
外部栅极驱动器的运行频率为 1 MHz
VDD = 5 V 时， CL = 4 nF
TJ = 25 °C，内置开关调节器被禁
用， DPWMxPCF = 0，大功率外设
被禁用，模拟电源 = 关闭
TJ = 115 °C （工业级额定值）和
TJ = 125 °C （扩展的温度额定值），
内置开关调节器被禁用，
DPWMxPCF = 0，
大功率外设被禁用，模拟电源 = 关闭
表 15-3. 芯片级交流规范
符号
fIMO24[15]
fCPU1
说明
24 MHz 对应的
内部主振荡器频率
CPU 频率
最小值 典型值
23.04
24
最大值
24.96
单位
MHz
注意
–
0.093
24.96
MHz
–
24
[14]
fBLK
PSoC 数字模块频率
0
48
49.92
f32K1
内部低速振荡器频率
15
32
64
文档编号：001-92996 版本 *A
MHz 请参考第 48 页上的 PSoC 内核数字
模块规范。
kHz
页 31/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
表 15-3. 芯片级交流规范
符号
说明
最小值 典型值
5
–
最大值
–
单位
kHz
注意
f32K_U
内部低速振荡器 （ILO）未调整频率
DCILO
内部低速振荡器占空比
20
50
80
%
在复位后以及 M8C 开始运行前，未
对 ILO 进行调整。有关对其进行调
整的详细信息，请参见
《PowerPSoC 技术参考手册》的 “
系统复位 ” 一节。
–
Jitter32K
32 kHz 周期抖动
–
100
–
ns
–
Jitter24M1
24 MHz 周期抖动 （IMO）峰峰值
–
600
–
ps
–
tPOWERUP
从 POR 结束到 CPU 执行代码的时间
–
30
100
ms
从 0 V 开始加电。请参见
《PowerPSoC 技术参考手册》的 “
系统复位 ” 一节。
图 15-1. 24 MHz 周期抖动 （IMO）时序图
注释：
14. 有关用户模块最大频率的信息，请参见各个用户模块数据手册。
15. 随温度的变化，内部 24/48 MHz 时钟的精度为 ± 5%，电压范围为 5.0 V ± 0.25 V。获得该精度等级无需任何外部组件。请参考 《PowerPSoC 技术参考手册》中的内
部主振荡器 （IMO）一节。
文档编号：001-92996 版本 *A
页 32/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
15.3 大功率外设低端 N 通道 FET
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-4. 低端 N 通道 FET 的直流规范
符号
说明
最小值 典型值 最大值
–
–
32
单位
V
注意
VDS
活动模式下漏极和源极的压差
VDS,INST
瞬时漏极和源极的压差
–
–
36
V
ID
平均漏电流
–
–
–
–
1
0.5
A
A
CY8CLED04/3/2/1D01 器件
CY8CLED04/3D02 器件
IDMAX
重复脉冲的最大瞬时电流
–
–
3
A
–
–
1.5
A
脉冲电流占空比低于 33%
（平均电流为 1 A， fSW = 0.1 MHz）。
CY8CLED04/3/2/1D01 器件
脉冲电流占空比低于 33%
（平均电流为 0.5 A， fSW = 0.1 MHz）。
CY8CLED04/3D02 器件
–
–
0.5
–
–
1
RDS(ON)
漏极到源极的导通电阻规范
IDSS
切换节点时的 PGND 漏电
–
–
–
–
10
250
A
A
ISFET
每个通道的供电电流 — FET （内部栅极
驱动器）
–
–
6.25
mA
ID = 1 A， GDVDD = 5 V， TJ = 25 °C
CY8CLED04/3/2/1D01 器件
ID = 0.5 A， GDVDD = 5 V， TJ = 25 °C
CY8CLED04/3D02 器件
TJ = 25 °C
TJ = 115 °C （工业级额定值）和 TJ =
125 °C （扩展的温度额定值）
fSW = 2 MHz
表 15-5. 低端 N 通道 FET 的交流规范
tR
符号
上升时间
说明
最小值
–
典型值
–
最大值
20
单位
ns
注意
ID = 1 A， RD = 32
tF
下降时间
–
–
20
ns
ID = 1 A， RD = 32
图 15-2. IDSS、 tR 和 tF 的低端 N 通道 FET 测试电路
RD
ID
RG
V INPUT
VG
文档编号：001-92996 版本 *A
页 33/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
15.4 大功率外设外部功率 FET 驱动器
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-6. 功率 FET 驱动器的直流规范
符号
说明
最小值
典型值
最大值
单位
注意
VOHN
N 通道 FET 驱动器输出电压 — 驱动高电平
VDD – 0.45
VDD – 0.10
–
–
–
–
V
V
IOH = 100 mA
IOH = 10 mA
VOLN
N 通道 FET 驱动器输出电压 — 驱动低电平
–
–
–
–
0.45
0.1
V
V
IOL = 100 mA
IOL = 10 mA
ISFETDRV
每个通道的供电电流 — 外部 FET 驱动器
–
–
25
mA
CL = 4 nF
FSW = 1 MHz
最小值
典型值
最大值
单位
表 15-7. 功率 FET 驱动器的交流规范
符号
tR
说明
上升时间
–
45
55
ns
tF
下降时间
–
45
55
ns
tP(LH)
传输延迟 （低到高）
–
–
10
ns
tP(HL)
传输延迟 （高到低）
–
–
10
ns
注意
CL = 4 nF
15.5 大功率外设迟滞控制器
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-8. 迟滞控制器直流规范
符号
VIO
说明
比较器输入偏移电压
VICM
输入共模电压范围
VHYS
迟滞电压
ISHYST
供电电流 — 迟滞控制器
最小值
–
–
典型值
–
–
最大值
7.5
10
单位
mV
mV
–
–
15
mV
注意
1 V VICM 3 V （工业级额定值）
1 v vicm 3 v （扩展的温度额定
值）
0 V VICM VDD
0
–
VDD
V
4.5
–
11
mV
4.5
–
13
mV
–
2
–
mA
包括两个大功率的外设比较器和一
个参考 DAC， fSW = 2 MHz
单位
注意
1.5 V VICM 2.5 V （工业级额定
值）
1.5 V VICM 2.5 V （扩展的温度
额定值）
表 15-9. 迟滞控制器交流规范
符号
说明
tON / tOFF 确定打开 / 关闭时间最短的定时器
MONOSHOT<1:0> = 00
最小值
典型值 最大值
10
–
MONOSHOT<1:0> = 01
20
MONOSHOT<1:0> = 10
40
MONOSHOT<1:0> = 11
–
文档编号：001-92996 版本 *A
30
ns
–
60
ns
–
110
ns
–
–
ns
禁用定时器
页 34/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
15.6 大功率外设比较器
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-10. 比较器直流规范
符号
VIN
说明
输入电压范围
VIO
比较器输入偏移电压
VHYS
ISCOMP
典型值 最大值
–
VDD
单位
V
注意
–
1 V VICM 3 V （工业级额定值）
1 V VICM 3 V （扩展的温度额定值）
0 V VICM VDD
–
–
–
–
7.5
10
mV
mV
–
–
15
mV
2.5
4.5
–
–
30
11
mV
mV
4.5
–
13
mV
过载电压
5
–
–
mV
–
比较器的供电电流
–
–
650
A
–
0
–
VDD
V
–
单位
ns
VDD = 5 V 时，VOVDRV = 5 mV，CL = 10 pF
迟滞电压
VOVDRV
最小值
0
VICM,COMP 比较器输入共模电压范围
0 V < VICM < VDD
1.5 V VICM 2.5 V （工业级额定值）
1.5 V VICM 2.5 V（扩展的温度额定值）
表 15-11. 比较器交流规范
符号
tD
说明
比较器延迟时间 （FN0[x] 引脚到 FN0[x]
引脚）
最小值 典型值 最大值
–
150
–
注意
图 15-3. 比较器时序图
文档编号：001-92996 版本 *A
页 35/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
15.7 大功率外设电流检测放大器
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 125 °C。温度为 25 °C 时，典型参数适用于 VDD 为 5 V 和 HVDD 为 32 V。这些
参数仅供设计指导之用。
表 15-12. 电流检测放大器的直流电规范
符号
最小值
典型值
最大值
单位
注意
7
–
32
V
为了使器件在正确的功能下运行，
要求放大器的输入端电压不能超过该
范围
VICM(Tolerant) 非功能工作范围
0
–
32
VSENSE
差分输入电压范围
0
–
150
mV
IS,CSA
CSA 的供电电流
–
–
1
mA
IBIASP
输入偏置电流 （+）
–
–
600
A
IBIASN
VICM
说明
共模输入电压的工作范围
不应超过 VSENSE 的最大绝对额定
值。请参见 第 30 页上的最大绝对额
定值
使能 CSA 会在 AVDD 上多消耗 1 mA
的电流。
输入偏置电流 （-）
–
–
1
A
PSRHV
电源抑制 （CSP 引脚）
–
–
–25
dB
fSW < 2 MHz
K
增益
19.7
20
20.3
V/V
19.4
20
20.6
V/V
VSENSE = 50 mV ~ 130 mV （工业级
额定值）
VSENSE = 50 mV ~ 130 mV （扩展的
温度额定值）
VSENSE = 50 mV ~ 130 mV
VIOS
输入偏移
–
2
4
mV
CIN_CSP
CSP 输入电容
–
–
5
pF
CIN_CSN
CSN 输入电容
–
–
2
pF
最小值
典型值
最大值
单位
–
5
s
–
5
s
表 15-13. 电流检测放大器的交流电规范
符号
说明
tSETTLE
达到最终值的 1% 所需的输出建立时间
–
tPOWERUP
达到最终值的 1% 所需的上电时间
–
注意
图 15-4. 电流检测放大器时序图
VINPUT
VCSP
VCSN
VINPUT -50 mV
t SETTLE
VINPUT -150 mV
t SETTLE
tDELAY
t ACTIVATE
VCSP ,VCSN
tPOWERUP
K*100 mV
OUT
K*25 mV
0V
文档编号：001-92996 版本 *A
无效
时间
页 36/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
15.8 大功率外设 PWM/PrISM/DMM 规范表
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之
用。有关更多 PWM/PrISM/DMM 的信息，请参见 《PowerPSoC 技术参考手册》。
表 15-14. PWM/PrISM/DMM 直流规范
说明
最小值
典型
值
最大值
单位
供电电流 — PWM， PrISM 或
DMM
–
–
5
mA
符号
IS,Modulation
注意
表 15-15. PWM/PrISM/DMM 交流规范
符号
说明
最小值
典型值
最大值
单位
注意
fRANGE16
采用 16 位周期时的 PWM 输出
频率范围
24,000,000/
（256*216）
–
48,000,000/216
Hz
周期值 = 216 –1，
最小值：N = 255，
最大值：N = 0
fRANGE8
采用 8 位周期时的 PWM 输出
频率范围
24,000,000/
（256*28）
–
48,000,000/28
Hz
周期值 = 28 –1，
最小值：N = 255，
最大值：N = 0
24,000,000/ （256*
（2M–1）
–
48,000,000/2
Hz
最小值：N = 255，
最大值：N = 0，
M = 2 ~ 16
fRANGE,Dimming DMM 调光频率范围
24,000,000/
（256* 最大的 DMM
周期）
–
48,000,000/
（最小的 DMM
周期）
Hz
最小的 DMM 周期：
2 （右对齐），
3 （中心对齐）
4 （左对齐）
最大的 DMM 周期：
212 （右对齐），
8190 （中心对齐），212
（左对齐）
fRANGE,Dither
(1/16)*
（fRANGE,Dimming 的
最小值）
–
(15/16)* （
fRANGE,Dimming
的最大值）
Hz
PWM 模式
PrISM 模式
fRANGE
PrISM 输入频率范围
DMM 模式
DMM 抖动频率范围
文档编号：001-92996 版本 *A
页 37/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
15.9 大功率外设参考 DAC 规范
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-16. 参考 DAC 直流规范
符号
说明
最小值
典型值
最大值
单位
–
–
600
A
注意
ISDAC
供电电源 - 参考 DAC
INL
积分非线性
–1
–1.5
–
–
1
1.5
LSB
LSB
模式 0
模式 1
DNL
微分非线性
–0.5
–
0.5
LSB
模式 0 和模式 1
AERROR
增益误差
–5
–7
–
–
5
7
LSB
LSB
模式 0
模式 1
OSERROR
偏移误差
–
–
1
LSB
模式 0 和模式 1
VDACFS
满量程电压 - 参考 DAC
–
–
–
–
2.6
1.3
LSB
LSB
模式 0
模式 1
VDACMM
满量程电压不匹配 （一对参考 DAC （偶
和奇））
–
–
–
–
–
–
–
–
9
14
10.5
15.5
LSB
LSB
LSB
LSB
模式 0 （DAC0 至 DAC7）
模式 1 （DAC0 至 DAC7）
模式 0 （DAC8 至 DAC13）
模式 1 （DAC8 至 DAC13）
模式 0 和模式 1
表 15-17. 参考 DAC 交流规范
最小值
典型值
最大值
单位
tSETTLE
符号
达到不超过最终值的 0.5 LSB 所需的输出
建立时间
说明
–
–
10
s
模式 0 和模式 1
注意
tSTARTUP
达到小于最终值的 0.5 LSB 需要的启动时间
–
–
10.5
s
模式 0 和模式 1
15.10 大功率外设内置开关调节器
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-18. 内置开关调节器的直流规范
符号
VREGIN
输入供电电压范围
说明
最小值
7
8
典型值
–
–
VREGOUT
输出电压范围
VRIPPLE
输出纹波
VUVLO
4.8
5.0
5.2
V
–
–
100
mV
欠压锁定电压
5.5
–
6.5
V
ILOAD
活动模式下的直流输出电流
0.01
–
250
mA
IS,BSR
内置开关调节器的供电电流
–
–
4
mA
ISB,HV
待机电流 （高电压）
–
–
250
A
IINRUSH
浪涌电流
–
–
1.2
A
–
–
1.5
A
RDS(ON),PFET PFET 漏极到源极的导通电阻规范
LineREG
线路调节
–
2.5
–
–
1
–
mV
LoadREG
–
1
–
mV
负载调整率
文档编号：001-92996 版本 *A
最大值
32
32
单位
V
V
注意
工业级额定值
扩展的温度额定值
请参阅 第 30 页上的最大绝对额定值
不包含 VRIPPLE
VREGIN < VUVLO：掉电模式
VREGIN > VUVLO：活动模式
–
–
–
VREGIN = 32 V, SRREGIN = 32 V/ms
（工业级额定值）
VREGIN = 32 V, SRREGIN = 32 V/ms
（扩展的温度额定值）
ILOAD = 250 mA，VREGIN = 7 V ~ 32 V
VREGIN = 24 V， ILOAD = 2.5 mA ~
250 mA
页 38/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
表 15-18. 内置开关调节器的直流规范 （续）
符号
PSRR
电源抑制比
说明
EBSR
内置式开关调节器的效率
最小值
–
典型值
–60
最大值
–
单位
dB
80
–
–
%
最小值
0.956
–
–
–
–
–
–
典型值
1
10
–
–
–
–
–
最大值
1.04
–
1
100
1
50
32
注意
VRIPPLE = 0.2 * VREGIN，
fRIPPLE = 1 kHz ~ 10 kHz
VREGIN = 24 V， ILOAD = 250 mA
表 15-19. 内置开关调节器的交流规范
符号
fSW
tRESP
tSU
tPD
tPD_ACT
tACT_PD
SRREGIN
说明
开关频率
最终值达到 99.5% 所需的响应时间
启动时间
掉电时间
从断电状态到活动状态经过的时间
活动状态到断电状态的时间
SREGHVIN 引脚的上升斜率
单位
MHz
s
ms
s
ms
s
V/s
注意
–
–
–
–
–
–
请参阅 第 30 页上的最大绝对额定
值
表 15-20. 内置开关调节器推荐的组件
组件名称
Rfb1
Rfb2
Ccomp
Rcomp
L
Rsense
C1
Cin
D1
数值
2
0.698
2200
20
47
0.5
10
1
40/0.5
单位
kΩ
kΩ
pF
kΩ
H
F
F
V/A
注意
容差为 1%，并且额定值为 0.05 W 或更好时的额定值
容差为 1%，并且额定值为 0.05 W 或更好时的额定值
容差为 20%，并且额定值为 6.3 V 或更好时的额定值
容差为 5%，并且额定值为 0.05 W 或更好时的额定值
容差为 20% 或更小值，饱和电流额定值为 1.5 A 或更高时
容差为 1%，额定值为 0.05 W （ILOAD = 0.250 A）或更好时
陶瓷， X7R 标准， ESR 最小值为 0.1 ，电压额定值为 6.3 V
陶瓷， X7R 标准，电压额定值为 50 V （VREGIN = 32 V）
肖特基二极管 — 反向电压为 40 V，正向平均整流电流为 0.5 A
（VREGIN = 32 V）
注意： 如果在设计中没有使用内置开关调节器，那么必须将它配置为以下指令，确保它被禁用在安全状态下。
SREGFB：5 V
SREGCSN：5 V
SREGCSP：5 V
SREGCOMP：浮动
SREGHVIN： VDD 轨
SREGSW：悬空 / 连接到 SREGHVIN
如果开关调节器是通过布线其输入引脚 （如前面解释）被禁用的，那么必须通过软件和将位 SREG_TST[0] 设置为 1 来禁用开关调
节器 （在 PSoC Designer 的互连视图中全局资源下设置）。
文档编号：001-92996 版本 *A
页 39/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
图 15-5. 内置开关调节器时序图
VREGIN
VREGIN
tSU
5
VREGOUT
tPD
tPD_ACT
时间
掉电模式
图 15-6. 内置开关调节器
VSS
Ref
振荡器
误差
放大器
VREGIN
SREGHVIN
逻辑和
栅极
驱动器
比较器
电流
检测
放大器
C IN
SREGSW L
D1
VREGOUT = 5V
Rsense
Rfb1
ESR
Rfb2
C1
SREGCSP
SREGCSN
SREGCOMP
Ccomp
SREGFB
文档编号：001-92996 版本 *A
Rcomp
页 40/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
15.11 通用 I/O/ 功能引脚 I/O
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-21. GPIO/FN0 引脚 I/O 直流规范
符号
RPU
RPD
VOH
上拉电阻
下拉电阻
高输出电平
说明
最小值 典型值 最大值
4
5.6
8
4
5.6
8
–
–
VDD – 1.0
单位
k
k
V
VOL
低输出电平
–
–
0.75
V
IOH
高电平拉电流
10
–
–
mA
IOL
低电平灌电流
25
–
–
mA
VIL
VIH
VH
IIL
CIN
COUT
输入低电平
输入高电平
输入迟滞
输入漏电流 （绝对值）
引脚上作为输入的电容负载
引脚上作为输出的电容负载
–
2.1
–
–
–
–
–
–
60
1
3.5
3.5
0.8
–
–
10
10
V
V
mV
nA
pF
pF
最小值
0
典型值
–
最大值
12
单位
MHz
3
–
18
ns
注意
–
–
IOH = 10 mA，最大总计 80 mA 的
IOH 预算
IOL = 25 mA，最大总计 IOL 预算
为 200 mA
VOH = VDD– 1.0 V，请参见 VOH
注解中总电流的范围
VOL = 0.75 V，请参见 VOL 注解中
总电流的范围
–
–
–
粗略测试结果为 1 A
TJ = 25 °C。
TJ = 25 °C。
表 15-22. GPIO/FN0 引脚 I/O 交流规范
符号
说明
fGPIO
GPIO 工作频率
tRiseF
上升时间，正常强模式， Cload = 50 pF
tFallF
下降时间，正常强模式， Cload = 50 pF
2
–
18
ns
tRiseS
上升时间，慢速强模式， Cload = 50 pF
10
27
–
ns
tFallS
下降时间，慢速强模式， Cload = 50 pF
10
22
–
ns
注意
正常强模式
10% – 90%
图 15-7. GPIO/ 功能 I/O 时序图
文档编号：001-92996 版本 *A
页 41/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
15.12 PSoC 内核运算放大器规范
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
运算放大器既是模拟连续时间 PSoC 模块的组件，也是模拟开关电容 PSoC 模块的组件。许可的规范是在模拟连续时间 PSoC 模块
中测得的。
表 15-23. 运算放大器直流规范
符号
VOSOA
说明
输入偏移电压 （绝对值）
功耗 = 低，运算放大器偏压 = 高
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
最小值
典型值
最大值
单位
–
–
–
–
–
–
1.6
1.6
1.3
1.3
1.2
1.2
10
15
8
13
7.5
12
mV
mV
mV
mV
mV
mV
注意
工业级额定值
扩展的温度额定值
工业级额定值
扩展的温度额定值
工业级额定值
扩展的温度额定值
TCVOSOA 平均输入偏移电压漂移
–
7.0
35.0
V / °C
IEBOA
输入漏电流 （端口 0 模拟引脚）
–
20
–
pA
粗略测试结果为 1 A。
CINOA
输入电容 （端口 0 模拟引脚）
–
4.5
9.5
pF
TJ = 25 °C。
共模电压范围
共模电压范围 （高功耗或高运算放大器
偏压）
0.0
–
0.5
–
VDD
VDD – 0.5
V
V
开环增益
功耗 = 低，运算放大器偏压 = 高
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
60
60
80
–
–
–
–
–
–
dB
dB
dB
共模输入电压范围是通过模拟输
出缓冲区测得的。该规范包含了
模拟输出缓冲区特性所造成的
限制。
–
VDD – 0.2
VDD – 0.2
VDD – 0.5
–
–
–
–
–
–
V
V
V
–
–
–
–
–
–
0.2
0.2
0.5
V
V
V
VCMOA
GOLOA
VOHIGHOA 高输出电压摆幅 （内部信号）
功耗 = 低，运算放大器偏压 = 高
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
VOLOWOA 低输出电压摆幅 （内部信号）
功耗 = 低，运算放大器偏压 = 高
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
ISOA
供电电流 （包含相关的模拟输出缓冲区）
功耗 = 低，运算放大器偏压 = 低
功耗 = 低，运算放大器偏压 = 高
功耗 = 中，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 低
功耗 = 高，运算放大器偏压 = 高
PSRROA
供电电压抑制比
文档编号：001-92996 版本 *A
–
–
–
–
–
–
–
–
–
400
500
800
1200
2400
4600
800
900
1000
1600
3200
6400
A
A
A
A
A
A
52
80
–
dB
VSS VIN （VDD – 2.25）或
（VDD – 1.25 V） VIN VDD。
页 42/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
表 15-24. 运算放大器交流规范
符号
tROA
tSOA
SRROA
SRFOA
BWOA
ENOA
说明
从 V 为 80% 到 V 为 0.1% 的上升建立时间
（10 pF 负载，单位增益）
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
从 V 为 20% 到 V 为 0.1% 的下降建立时间
（10 pF 负载，单位增益）
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
上升转换速率 （20% - 80%）
（10 pF 负载，单位增益）
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
下降转换速率 （20% - 80%）
（10 pF 负载，单位增益）
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
增益带宽积
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
频率为 1 kHz 时的噪声 （功耗 = 中，
运算放大器偏压 = 高）
最小值
典型值
最大值
单位
–
–
–
–
–
–
3.9
0.72
0.62
s
s
s
注意
–
–
–
–
–
–
–
–
5.9
0.92
0.72
s
s
s
–
0.15
1.7
6.5
–
–
–
–
–
–
V/s
V/s
V/s
–
0.01
0.5
4.0
–
–
–
–
–
–
V/s
V/s
V/s
0.75
3.1
5.4
–
–
–
–
100
–
–
–
–
MHz
MHz
MHz
nV/r-Hz
–
–
15.13 PSoC 内核低功耗比较器
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-25. 低功耗比较器直流规范
符号
VREFLPC
低功耗电压比较器 （LPC）参考电压范围
说明
最小值
0.2
典型值 最大值
–
VDD – 1
单位
V
注意
–
ISLPC
LPC 供电电流
–
10
40
A
–
VOSLPC
LPC 电压偏移
–
2.5
40
mV
–
最小值
–
典型值
–
最大值
50
单位
s
注意
50 mV 过驱动比较器参考 （比较
器参考在 VREFLPC 中设置）。
表 15-26. 低功耗比较器交流规范
符号
tRLPC
说明
LPC 响应时间
文档编号：001-92996 版本 *A
页 43/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
15.14 PSoC 内核模拟输出缓冲区
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之
用。
表 15-27. 模拟输出缓冲区的直流规范
符号
VOSOB
说明
输入偏移电压 （绝对值）
最小值
–
–
–
0.5
典型值
3
3
+6
–
最大值
12
18
–
VDD – 1.0
单位
mV
mV
V/°C
V
–
–
0.6
0.6
–
–
0.5 x VDD +
1.1
0.5 x VDD +
1.1
–
–
–
–
V
V
–
–
–
–
0.5 x VDD –
1.3
0.5 x VDD –
1.3
V
V
–
–
52
1.1
2.6
64
5.1
8.8
–
mA
mA
dB
说明
最小值
典型值
最大值
单位
在步长为 1 V，100 pF 负载的条件下，要达到
不超过最终值的 0.1% 所需的上升建立时间
功耗 = 低
功耗 = 高
–
–
–
–
2.5
2.5
s
s
TCVOSOB 平均输入偏移电压漂移
VCMOB
共模输入电压范围
ROUTOB
输出电阻
功耗 = 低
功耗 = 高
VOHIGHOB 高输出电压摆幅
（负载 = 32 ohms 至 VDD/2）
功耗 = 低
功耗 = 高
VOLOWOB 低输出电压摆幅
（负载 = 32 ohms 至 VDD/2）
功耗 = 低
功耗 = 高
ISOB
PSRROB
供电电流包含偏压单元 （无负载）
功耗 = 低
功耗 = 高
供电电压抑制比
注意
工业级额定值
扩展的温度额定值
–
–
–
–
–
–
(0.5 x VDD – 1.3) VOUT
（VDD – 2.3）。
表 15-28. 模拟输出缓冲区的交流规范
符号
tROB
tSOB
在步长为 1 V，100 pF 负载的条件下，要达到
不超过最终值的 0.1% 所需的下降建立时间
功耗 = 低
功耗 = 高
文档编号：001-92996 版本 *A
注意
–
–
–
–
–
–
2.2
2.2
s
s
页 44/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
表 15-28. 模拟输出缓冲区的交流规范 （续）
符号
SRROB
SRFOB
BWOBSS
BWOBLS
说明
最小值
典型值
最大值
单位
上升转换速率 （20% - 80%），步长为 1 V，
100 pF 负载
功耗 = 低
功耗 = 高
0.65
0.65
–
–
–
–
V/s
V/s
下降转换速率 （80% - 20%），步长为 1 V，
100 pF 负载
功耗 = 低
功耗 = 高
小信号带宽， 20 mVpp， 3dB BW， 100 pF
负载
功耗 = 低
功耗 = 高
大信号带宽，1 Vpp，3 dB BW，100 pF 负载
功耗 = 低
功耗 = 高
文档编号：001-92996 版本 *A
注意
–
–
0.65
0.65
–
–
–
–
V/s
V/s
–
0.8
0.8
–
–
–
–
MHz
MHz
–
300
300
–
–
–
–
kHz
kHz
页 45/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
15.15 PSoC 内核模拟参考
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
许可的规范是通过模拟连续时间 PSoC 模块测得的。 AGND 的功耗水平指模拟连续时间 PSoC 模块的功耗。 RefHi 和 RefLo 的功耗
水平指模拟参考控制寄存器的功耗。所注明的 AGND 限制包括模拟连续时间 PSoC 模块与本地 AGND 缓冲区的偏移误差。参考控制
功耗为高。
表 15-29. 模拟参考直流规范
符号
BG
带隙电压参考
说明
–
AGND = VDD/2[16]
–
AGND = 2 x 带隙 [16]
带隙 [16]
–
AGND =
–
AGND = 1.6 x 带隙 [16]
–
AGND 上各模块之间的差异
（AGND = VDD/2） [16]
–
RefHi = VDD/2 + 带隙
–
RefHi = 3 x 带隙
–
RefHi = 3.2 x 带隙
–
RefLo = VDD/2 – 带隙
–
RefLo = 带隙
最小值
1.28
1.27
典型值
1.30
1.30
最大值
1.32
1.33
单位
V
V
工业级额定值
扩展的温度额定值
VDD/2 – 0.04
VDD/2 – 0.02
VDD/2 – 0.01
VDD/2
VDD/2 + 0.007
VDD/2 + 0.02
V
V
工业级额定值
扩展的温度额定值
2 x BG – 0.048
2 x BG – 0.030
2 x BG + 0.024
V
BG – 0.009
BG + 0.008
BG + 0.016
V
1.6 x BG – 0.022 1.6 x BG – 0.010 1.6 x BG + 0.018
注意
V
–0.034
0.000
0.034
V
VDD/2 + BG –
0.10
VDD/2 + BG
VDD/2 + BG +
0.10
V
3 x BG – 0.06
3 x BG
3 x BG + 0.06
V
3.2 x BG – 0.112
3.2 x BG
3.2 x BG + 0.076
V
VDD/2 – BG –
0.04
VDD/2 – BG –
0.06
VDD/2 – BG +
0.024
VDD/2 – BG
VDD/2 – BG +
0.04
VDD/2 – BG +
0.06
V
工业级额定值
V
扩展的温度额定值
BG – 0.06
BG
BG + 0.06
V
15.16 PSoC 内核模拟模块
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-30. 模拟模块直流规范
符号
RCT
CSC
说明
电阻单元值 （连续时间）
最小值
–
典型值
12.2
最大值
–
单位
kΩ
电容单元值 （开关电容）
–
80
–
fF
注意
注释：
16. AGND 容差包括 PSoC 模块本地缓冲区的偏移。带隙电压为 1.3 V ± 0.02 V。
文档编号：001-92996 版本 *A
页 46/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
15.17 PSoC 内核 POR 和 LVD
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
注意：下表中的 PORLEV 和 VM 位数是指 VLT_CR 寄存器中的位数。有关 VLT_CR 寄存器的详细信息，请参见 《PowerPSoC 技术
参考手册》。
表 15-31. POR 和 LVD 直流规范
符号
说明
VPPOR2
PPOR 期间的 VDD 值
PORLEV[1:0] = 10b
VLVD6
VLVD7
LVD 期间的 VDD 值
VM[2:0] = 110b
VM[2:0] = 111b
最小值
典型值
最大值
单位
–
4.55
4.70
V
4.62
4.71
4.73
4.81
4.83
4.95
V
V
注意
–
–
15.18 PSoC 内核编程规范
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-32. 编程直流规范
符号
IDDP
编程或验证期间的供电电流
说明
VILP
编程或验证期间的输入低电平电压
VIHP
编程或验证期间中的输入高电平电压
IILP
最小值
–
典型值
15
最大值
30
单位
mA
注意
–
–
–
0.8
V
–
2.1
–
–
V
–
编程或验证期间为 P1[0] 或 P1[1] 采取 VILP
电压时的输入电流
–
–
0.2
mA
驱动内部下拉电阻。
IIHP
编程或验证期间为 P1[0] 或 P1[1] 采取 VIHP
电压时的输入电流
–
–
1.5
mA
驱动内部下拉电阻。
VOLV
编程或验证期间的输出低电平电压
–
–
VSS + 0.75
V
–
VOHV
编程或验证期间的输出高电平电压
VDD – 1.0
–
VDD
V
–
50,000
–
–
–
每个模块的擦除 / 写循环次
数。
1,800,000
–
–
–
10
–
–
年
擦除 / 写循环次数。
–
FlashENPB 闪存耐久性 （对于每个模块）
FlashENT
闪存耐久性 （总计） [17]
FlashDR
闪存数据保留时间 [18]
注释：
17. 允许的最高模块耐久性擦 / 写循环为 36 x 50,000 次。可以对 36 x 1 个模块 （每个模块最多 50,000 次擦 / 写循环）、 36 x 2 个模块 （每个模块最多 25,000 次擦 / 写
循环）或 36 x 4 个模块 （每个模块最多 12,500 次擦 / 写循环）之间进行平衡 （使之总擦 / 写循环次数限制为 36 x 50,000 次，而且单个模块的擦 / 写循环次数不超过
50,000 次）。
18. 要保证工业级额定值器件的温度范围为 –40 TA 85 °C，扩展的温度额定值器件的温度范围为 –40 °C TA 105 °C。
文档编号：001-92996 版本 *A
页 47/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
表 15-33. 交流编程规范
符号
tRSCLK
tFSCLK
tSSCLK
tHSCLK
fSCLK
tERASEB
tWRITE
tDSCLK
tERASEALL
说明
SCLK 的上升时间
SCLK 的下降时间
从数据建立时间到 SCLK 下降沿的时间
从 SCLK 下降沿后的数据保持时间
SCLK 的频率
闪存擦除时间 （模块）
闪存模块写时间
从 SCLK 下降沿后的数据输出延迟时间
闪存擦除时间 （批量）
tPROGRAM_HOT
tPROGRAM_COLD
闪存模块擦除 + 闪存模块写时间
闪存模块擦除 + 闪存模块写时间
最小值
1
1
40
40
0
–
–
–
–
–
–
典型值 最大值
–
20
–
20
–
–
–
–
–
8
10
–
40
–
–
50
40
–
–
–
100[19]
200[19]
单位
ns
ns
ns
ns
MHz
ms
ms
ns
ms
ms
ms
注意
–
–
–
–
–
–
–
–
一次性擦除所有模块和保
护字段
0 °C Tj 100 °C
–40 °C Tj 0 °C
15.19 PSoC 内核数字模块规范
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-34. 数字模块交流规范
功能
定时器
计数器
死区
CRCPRS
（PRS 模式）
CRCPRS
（CRC 模式）
SPIM
SPIS
发送器
说明
捕获脉宽
输入频率，无捕获
输入频率，带捕获
使能脉宽
输入频率，无使能输入
输入频率，使能输入
非同步停止输入脉宽：
异步重启模式
同步重启模式
禁用模式
输入频率
输入时钟频率
20
50[20]
50[20]
–
–
–
–
–
–
–
–
–
–
49.92
49.92
ns
ns
ns
MHz
MHz
注意
–
–
–
–
–
–
–
–
–
–
–
–
输入时钟频率
–
–
24.96
MHz
–
输入时钟频率
–
–
8.32
MHz
–
50[20]
–
–
–
–
4.16
–
24.96
MHz
ns
MHz
–
–
49.92
MHz
由于采用了 2 x 超频技术，
因此能够在 4.1 MHz 下获
得最大数据速率。
–
–
由于采用了 8 x 超频技术，
因此能够在 3.08 MHz 下获
得最大数据速率。
由于采用了 8 x 超频技术，
因此能够在 6.15 MHz 下获
得最大数据速率。
输入时钟频率
相邻发送之间的 SS_ Negated 宽度
输入时钟频率
VDD 4.75 V 和采用 2 个停止位时的输入时钟
频率
最小值
50[20]
–
–
50[20]
–
–
典型值 最大值
–
–
–
49.92
–
24.96
–
–
–
49.92
–
24.96
单位
ns
MHz
MHz
ns
MHz
MHz
注释：
19. 对于整个工业级范围，您必须利用温度传感器用户模块 （FlashTemp），并在写入之前将结果提供给温度参数。有关详细信息，请参见 http://www.cypress.com 网站
上 “ 应用笔记 ” 下的闪存 API 应用笔记 AN2015。
20. 50 ns 的最小输入脉冲宽度基于在 24 MHz （42 ns 标称周期）下运行的输入同步器。
文档编号：001-92996 版本 *A
页 48/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
表 15-34. 数字模块交流规范 （续）
功能
接收器
说明
最小值
–
VDD 4.75 V和采用2个停止位时的输入时钟频
率
–
输入时钟频率
典型值 最大值
–
24.96
–
49.92
单位
MHz
MHz
注意
由于采用了 8 x 超频技术，
因此能够在 3.08 MHz 下获
得最大数据速率。
由于采用了 8 x 超频技术，
因此能够在 6.15 MHz 下获
得最大数据速率。
15.20 PSoC 内核 I2C 规范
下表对电压范围和温度范围列出允许的最大和最小规范：对于工业级额定值器件，范围为 4.75 V ~ 5.25 V、 TJ 115 °C ；对于扩展
的温度额定值器件，范围为 4.75 V ~ 5.25 V、TJ 125 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，这些参数仅供设计指导之用。
表 15-35. I2C SDA 和 SCL 引脚的交流特性
符号
fSCLI2C
标准模式
说明
SCL 时钟频率
快速模式
最小值
0
最大值
100
最小值 最大值
0
400
–
0.6
–
单位
注意
kHz
–
s
–
tHDSTAI2C
（重复） START 条件的保持时间。经过这段时
间后，会生成第一个时钟脉冲。
4.0
tLOWI2C
SCL 时钟的低电平周期
4.7
–
1.3
–
s
–
tHIGHI2C
SCL 时钟的高电平周期
4.0
–
0.6
–
s
–
tSUSTAI2C
重复 START 条件的建立时间
4.7
–
0.6
–
s
–
tHDDATI2C
数据保持时间
0
–
0
–
s
–
tSUDATI2C
数据建立时间
250
–
100[21]
–
ns
–
tSUSTOI2C
STOP 条件的建立时间
4.0
–
0.6
–
s
–
tBUFI2C
STOP 和 START 条件之间的总线空闲时间
4.7
–
1.3
–
s
–
tSPI2C
输入滤波器抑制的尖峰脉宽。
–
–
0
50
ns
–
图 15-8. I2C 总线上快速 / 标准模式的时序定义
注释：
21. 快速模式 I2C 总线器件可用于标准模式 I2C 总线系统，但必须满足 tSUDATI2 250 ns 的要求。如果器件不会延长 SCL 信号的低周期，这种情况会自动发生。如果此类
器件会延长 SCL 信号的低周期，则它必须在 SCL 线被释放之前将下一个数据位输出到 SDA 线 trmax + tSUDATI2 = 1000 + 250 = 1250 ns（根据标准模式 I2C 总线规范）。
文档编号：001-92996 版本 *A
页 49/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
16. 订购信息
表 16-1. 器件的关键特性和订购信息
PowerPSoC 器件编号
CY8CLED04D01-56LTXI
CY8CLED04D02-56LTXI
CY8CLED04G01-56LTXI
CY8CLED04DOCD1-56LTXI
CY8CLED03D01-56LTXI
CY8CLED03D02-56LTXI
CY8CLED03G01-56LTXI
CY8CLED02D01-56LTXI
CY8CLED01D01-56LTXI
CY8CLED01D01-56LTXQ
引脚数量
封装
通道
电压
内部 FET
56 QFN
56 QFN
56 QFN
56 QFN
56 QFN
56 QFN
56 QFN
56 QFN
56 QFN
56 QFN
8 mm × 8 mm
8 mm × 8 mm
8 mm × 8 mm
8 mm × 8 mm
8 mm × 8 mm
8 mm × 8 mm
8 mm × 8 mm
8 mm × 8 mm
8 mm × 8 mm
8 mm × 8 mm
4
4
4
4
3
3
3
2
1
1
32 V
32 V
32 V
32 V
32 V
32 V
32 V
32 V
32 V
32 V
4 × 1.0 A
4 × 0.5 A
0
4 × 1.0 A
3 × 1.0 A
3 × 0.5 A
0
2 × 1.0 A
1 × 1.0 A
1 × 1.0 A
外部低端
N-FET 的栅极
驱动器
4
4
4
4
3
3
3
2
1
1
16.1 订购代码定义
CY 8 C LED0x xxx (xxxx) - xx xxxx
封装类型：
LTX=QFN 无铅
热额定值：
I = 工业级
Q = 扩展的温度级
引脚数量
OCD1 = 片上调试器
器件型号： D01 = 内部 1.0 A FET， D02 = 内部 0.5 A FET，
G01 = 无内部 FET
系列代码： 4 = 4 个通道， 3 = 3 个通道， 2 = 2 个通道， 1 = 1 个通道
技术代码：C = CMOS
销售代码：8 = 赛普拉斯 PSoC
公司 ID：CY = 赛普拉斯
文档编号：001-92996 版本 *A
页 50/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
17. 封装信息
封装尺寸
本节介绍 CY8CLED04D0X、CY8CLED04G01、CY8CLED03D0X、CY8CLED03G01、CY8CLED02D01 和 CY8CLED01D01 的封
装规范、每个封装的热阻及回流焊峰值温度。
重要注意：有关安装 QFN 封装首选尺寸的信息，请参考 http://www.amkor.com/products/notes_papers/MLFAppNote.pdf 网站上提供
的应用笔记。
图 17-1. 56-QFN （8 × 8 mm）
51-85187 *G
17.1 热阻抗
封装
典型 JA [22]
56 QFN[23]
16.6 °C/W
17.2 回流焊峰值温度
以下是要实现良好的可焊性，需要达到的最低回流焊峰值温度。
封装
最低峰值温度 [24]
最高峰值温度
56 QFN
240 °C
260 °C
注释：
22. TJ = TA + 功耗 x JA
23. 要达到 QFN 封装指定的热阻抗，中心热焊盘必须焊接到 PCB 接地层。使用 JESD51-7 标准 FR4 的 PCB 来模拟赛普拉斯 PowerPSoC 系列的热模型。该 PCB 具有
四个金属层，外层的铜厚度为 2 盎司，内层的铜厚度为 1 盎司。根据封装制造商的建议布置器件下面的散热孔阵列。
24. 根据焊料熔点的不同，可能需要更高的温度。典型焊接温度为 220 ± 5 °C（使用 Sn-Pb 焊膏）或 245 ± 5 °C（使用 Sn-Ag-Cu 焊膏）。请参见焊料制造商提供的规范。。
文档编号：001-92996 版本 *A
页 51/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
18. 缩略语
缩略语
说明
缩略语
PrISM
说明
高精度照明信号强度调制
PSoC
可编程片上系统 （Programmable
System-on-Chip™）
AC
交流
ADC
模数转换器
PWM
脉冲宽度调制器
API
应用编程接口
QFN
四方扁平无引线封装
CPU
中央处理单元
RGBA
CSA
红 - 绿 - 蓝 - 琥珀色
电流检测放大器
RGGB
CT
红 - 绿 - 绿 - 蓝色
连续时间
SAR
逐次逼近寄存器
DAC
数模转换器
SC
开关电容
DALI
数字可寻址照明接口
SCL
DC
串行 I2C
直流
SCLK
DMM
串行 ISSP 时钟
delta sigma 调制模式
SDA
DMX
串行 i2c 数据
数字多路复用
SDATA
DSM
串行 issp 数据
delta sigma 调制器
SPI
串行外设接口
DTMF
双音多频
SRAM
静态随机存取存储器
ECO
外部晶体振荡器
TRM
技术参考手册
EEPROM
电可擦除可编程只读存储器
UART
EMI
通用异步接收器 / 发送器
电磁干扰
USB
通用串行总线
FAQ
常见问题解答
WDT
看门狗定时器
FET
场效应晶体管
FSR
全量程
GPIO
通用 I/O
GUI
图形用户界面
HBM
人体模型
IC
集成电路
ICE
在线仿真器
IDE
集成开发环境
ILO
内部低速振荡器
IMO
内部主振荡器
ISSP
系统内串行编程
I/O
输入 / 输出
IPOR
非精密加电复位
LED
发光二极管
LSB
最低有效位
LVD
低电压检测
MCU
微控制器
MOSFET
金属 - 氧化物 - 半导体场效应晶体管
MSB
最高有效位
OCD
片上调试器
PC
程序计数器
POR
加电复位
PPOR
精密加电复位
PowerPSoC
功率可编程片上系统 （power Programmable
System-on-Chip™）
文档编号：001-92996 版本 *A
19. 文档规范
19.1 测量单位
符号
°C
dB
Hz
pp
V
KB
ppm
sps
W
A
Kbit
KHz
K
MHz
MΩ
A
F
H
s
V
测量单位
摄氏度
分贝
赫兹
峰峰值
sigma：一个标准差
伏特
欧姆
1024 个字节
百万分率
每秒样本数
瓦特
安培
1024 位
千赫兹
千欧
兆赫
兆欧
微安
微法
微亨
微秒
微伏
页 52/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
符号
Vrms
W
mA
ms
mV
mW
nA
ns
nV
pA
pF
ps
fF
测量单位
微伏的均方根
微瓦
毫安
毫秒
毫伏
毫瓦
纳安
纳秒
纳伏
皮安
皮法
皮秒
飞法
文档编号：001-92996 版本 *A
页 53/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
20. 文档修订记录
文档标题：CY8CLED04D01、 CY8CLED04D02、 CY8CLED04G01、 CY8CLED03D01、 CY8CLED03D02、 CY8CLED03G01、
CY8CLED02D01、 CY8CLED01D01 PowerPSoC® 智能 LED 驱动器
文档编号：001-92996
版本
**
ECN 编号
4498377
变更者
RLJW
提交日期
09/11/2014
本文档版本号为 Rev**，译自英文版 001-46319 Rev*P。
*A
4992968
YLIU
11/02/2015
本文档版本号为 Rev*A，译自英文版 001-46319 Rev*R。
文档编号：001-92996 版本 *A
变更说明
页 54/55
CY8CLED04D01,CY8CLED04D02,CY8CLED04G01
CY8CLED03D01,CY8CLED03D02,CY8CLED03G01
CY8CLED02D01,CY8CLED01D01
21. 销售、解决方案和法律信息
21.1 全球销售和设计支持
赛普拉斯公司拥有一个由办事处、解决方案中心、工厂代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问赛普拉斯
所在地。
产品
汽车用产品
PSoC® 解决方案
cypress.com/go/automotive
cypress.com/go/clocks
时钟与缓冲器
接口
照明与功率控制
cypress.com/go/interface
cypress.com/go/powerpsoc
cypress.com/go/plc
存储器
cypress.com/go/memory
PSoC
cypress.com/go/psoc
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
赛普拉斯开发者社区
社区 | 论坛 | 博客 | 视频 | 训练
技术支持
cypress.com/go/support
cypress.com/go/touch
触摸感应产品
USB 控制器
无线 /RF
psoc.cypress.com/solutions
cypress.com/go/USB
cypress.com/go/wireless
© 赛普拉斯半导体公司， 2008-2015。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会根据专
利权或其他权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯产品不保证能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于
可能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致
的所有风险，并确保赛普拉斯免于因此而受到任何指控。
所有源代码 （软件和 / 或固件）均归赛普拉斯半导体公司 （赛普拉斯）所有，并受全球专利法规 （美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可
者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支
持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯的明确书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演
示。
免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括 （但不仅限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的
权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于合理预计可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统
的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。
产品使用可能受适用于赛普拉斯软件许可协议的限制。
文档编号：001-92996 版本 *A
修订日期 November 2, 2015
页 55/55
PSoC Designer™、PSoC™ 以及 PrISM™ 是赛普拉斯半导体公司的商标，PowerPSoC® 和 PSoC® 是赛普拉斯半导体公司的注册商标。此处引用的所有其他商标或注册商标均归其各自所有者所有。