主な仕様 ADC78H89 は、アナログ系とデジタル系に個別の電源電圧を与 えて動作できます。アナログ電源 (AVDD) の電圧範囲は＋ 2.7V から＋ 5.25V まで、デジタル電源 (DVDD) の電圧範囲は＋ 2.7V から AVDD までです。 標準的な消費電力は、＋ 3V 動作時で 1.5mW、＋ 5V 動作時で 8.3mW です。 消費電力を低減できる パワーダウン機能を備えており、＋ 3V 動作時で 0.3μW、＋ 5V 動作時で 0.5μW となります。 ADC78H89 は 16 ピンの TSSOP パッケージで提供されます。 産業用温度範囲である− 40 ℃∼＋ 85 ℃の動作が保証されています。 ■ ■ ■ ■ 変換レート DNL INL 消費電力 500 kSPS ± 1 LSB (max) ± 1 LSB (max) 3V 電源 5V 電源 1.5 mW ( 代表値 ) 8.3 mW ( 代表値 ) アプリケーション ■ ■ ■ ■ ■ 自動車のナビゲーション・システム ポータブル・システム 医療機器 移動通信 計測器や制御システム ピン配置図 製品情報 Order Code Temperature Range Description ADC78H89CIMT − 40 ℃ to ＋ 85 ℃ 16-Lead TSSOP Package ADC78H89CIMTX − 40 ℃ to ＋ 85 ℃ 16-Lead TSSOP Package, Tape & Reel 20030401 TRI-STATE® はナショナル セミコンダクター社の登録商標です。 MICROWIRE™ はナショナル セミコンダクター社の商標です。 QSPI™ および SPI™ はモトローラ ( 株 ) の商標です。 © National Semiconductor Corporation DS200616-01-JP 1 ADC78H89 シリアル・データ出力はストレート・バイナリ形式で、SPI™、QSPI™、 MICROWIRE™ など、広く使われている標準的な DSP シリアル・ インタフェースと互換性があります。 互換シリアル・インタ ADC78H89 7 チャネル、500kSPS、12 ビット A/D コンバータ 入力 7 チャネル 可変パワー・マネージメント 独立したアナログ電源とデジタル電源 SPI™/QSPI™/MICROWIRE™/DSP フェース ■ 16 ピン TSSOP パッケージ Modified to 78H89 specs New Datasheet for Warren Craddock, copy and rename from ds200577. CN ■ ■ ■ ■ ds200616 ADC78H89 は入力 7 チャネルの 12 ビットCMOS A/D コンバータ で、低消費電力で動作し変換スループットは 500kSPS です。 ADC78H89 はトラック / ホールド回路を内蔵した逐次比較レジス タ・アーキテクチャを採用しています。AIN1 から AIN7 まで 7 チャ ネルの入力を備えています。 20021111 特長 20020919 概要 ADC78H89 7 チャネル、500kSPS、12 ビット A/D コンバータ 7 チャネル、500kSPS、12 ビットA/D コンバータ ADC78H89 2003 年 4 月 ADC78H89 ブロック図 端子説明および等価回路 端子番号 シンボル 等価回路 説明 アナログ I/O 5 - 11 AIN1 to AIN7 2 NC アナログ入力です。 信号の電圧範囲は 0V から AVDD です。 内部には接続されていないので、開放のまま使用するかグラウンド に接続してください。 デジタル I/O 16 SCLK デジタル・クロック入力です。クロック周波数範囲は 10kHz から 8MHz で、記載の性能は 8MHz で保証されています。このクロック は変換処理と読み出し処理を直接制御します。 15 DOUT デジタル・データ出力です。 出力サンプルは、SCLK の立ち下がり エッジに同期して出力されます。 14 DIN デジタル・データ入力です。 SCLK の立ち上がりエッジで本ピンか らデータが取り込まれ ADC78H89 内部の制御レジスタへ与えられま す。 1 CS チップ・セレクトです。 CS ピンの立ち下がりエッジで変換処理が開 始されます。 CS が LOW の間は連続して変換が行われます。 3 AVDD 正電圧のアナログ電源ピンです。＋ 2.7V ∼＋ 5.25V の安定した電 源に接続し、ピンから 1cm 以内に 0.1μF のセラミック・モノリシッ ク・コンデンサと 1μF のタンタル・コンデンサを設けグラウンドに対し てバイパスを行なってください。 13 DVDD 正電圧のデジタル電源ピンです。＋ 2.7V から AVDD までの電源を 接続し、ピンから 1cm 以内に 0.1μF のセラミック・モノリシック・コ ンデンサを設けグラウンドに対してバイパスを行なってください。 GND アナログ電源とデジタル電源のグラウンド・リターンです。 両ピンは 内部的には同一のため、必ず等しい電位となるように接続してくだ さい。 万が一、ピン間に電位差が存在すると、デバイスを通して過 大な電流が流れます。 電源 4, 12 www.national.com/JPN/ 2 (Note 1) 本データシートには軍用・航空宇宙用の規格は記載されていません。 関連する電気的信頼性試験方法の規格を参照ください。 アナログ電源電圧 AVDD デジタル電源電圧 DVDD 任意のピンの対 GND 電圧 入力電流 (Note 3) ESD 耐性 人体モデル マシン・モデル ハンダ付け温度 ( 赤外線 ) 10 秒 接合部温度 保存温度範囲 − 0.3V ∼ 6.5V − 0.3V ∼ AVDD ＋ 0.3V 6.5V ( 最大値 ) − 0.3V ∼ AVDD ＋ 0.3V ± 10 mA ＋ 150 ℃ − 65 ℃∼＋ 150 ℃ 動作定格 − 40 ℃≦ TA ≦＋ 85 ℃ 動作温度範囲 2500V 250V AVDD 電源電圧 ＋ 2.7V ∼＋ 5.25V DVDD 電源電圧 ＋ 2.7V ∼ AVDD デジタル入力ピン電圧範囲 − 0.3V ∼ AVDD パッケージ熱抵抗 260 ℃ パッケージ 16-lead TSSOP on 4-layer, 2 oz. PCB θJA 96 ℃ / W ADC78H89 コンバータの電気的特性 (Note 2) 特記のない限り、以下の仕様は AVDD ＝ DVDD ＝＋ 2.7V ∼＋ 5.25V、fSCLK ＝ 8MHz、fSAMPLE ＝ 500kSPS に適用されます。 太字 のリミット値は TA ＝ TMIN ∼ TMAX に、それ以外のリミット値は TA ＝ 25 ℃に適用されます。 Symbol Parameter Conditions Typical Limits Units STATIC CONVERTER CHARACTERISTICS Resolution with No Missing Codes AVDD ＝＋ 5.0V, DVDD ＝＋ 3.3V 12 Bits INL Integral Non-Linearity AVDD ＝＋ 5.0V, DVDD ＝＋ 3.3V ±1 LSB(max) DNL Differential Non-Linearity AVDD ＝＋ 5.0V, DVDD ＝＋ 3.3V ±1 LSB(max) OE Offset Error AVDD ＝＋ 5.0V, DVDD ＝＋ 3.3V ±2 LSB(max) OEM Offset Error Match AVDD ＝＋ 5.0V, DVDD ＝＋ 3.3V ±2 LSB(max) GE Gain Error AVDD ＝＋ 5.0V, DVDD ＝＋ 3.3V ±3 LSB(max) GEM Gain Error Match AVDD ＝＋ 5.0V, DVDD ＝＋ 3.3V ±3 LSB(max) DYNAMIC CONVERTER CHARACTERISTICS (fIN ＝ 40 kHz, -0.02 dBFS sine wave, unless otherwise noted) SINAD Signal-to-Noise Plus Distortion Ratio 72.6 dB SNR Signal-to-Noise Ratio 72.8 dB THD Total Harmonic Distortion − 86 dB SFDR Spurious-Free Dynamic Range 88 dB ENOB Effective Number of Bits 11.8 bits Channel-to-Channel Crosstalk − 82 dB IMD FPBW Intermodulation Distortion, Second Order Terms fa ＝ 40.161 kHz, fb ＝ 41.015 kHz − 93 Intermodulation Distortion, Third Order Terms fa ＝ 40.161 kHz, fb ＝ 41.015 kHz − 90 − 3 dB Full Power Bandwidth dB AVDD ＝＋ 5V 11 AVDD ＝＋ 3V 8 MHz POWER SUPPLY CHARACTERISTICS (CL ＝ 10 pF) AVDD, DVDD Analog and Digital Supply Voltages Total Supply Current, Normal Mode (Operational, CS low) IDD Total Supply Current, Shutdown (CS high) AVDD ≧ DVDD 2.7 V(min) 5.25 V(max) AVDD ＝ DVDD ＝＋ 4.75V to ＋ 5.25V, fSAMPLE ＝ 500 kSPS 1.65 2.3 mA(max) AVDD ＝ DVDD ＝＋ 2.7V to ＋ 3.6V, fSAMPLE ＝ 500 kSPS 0.5 2.3 mA(max) AVDD ＝ DVDD ＝＋ 4.75V to ＋ 5.25V, fSAMPLE ＝ 0 kSPS 0.1 μA AVDD ＝ DVDD ＝＋ 2.7V to ＋ 3.6V, fSAMPLE ＝ 0 kSPS 0.1 μA 3 www.national.com/JPN/ ADC78H89 絶対最大定格 ADC78H89 ADC78H89 コンバータの電気的特性 (Note 2)( つづき) 特記のない限り、以下の仕様は AVDD ＝ DVDD ＝＋ 2.7V ∼＋ 5.25V、fSCLK ＝ 8MHz、fSAMPLE ＝ 500kSPS に適用されます。 太字 のリミット値は TA ＝ TMIN ∼ TMAX に、それ以外のリミット値は TA ＝ 25 ℃に適用されます。 Symbol Parameter Conditions Typical Limits Units AVDD ＝ DVDD ＝＋ 4.75V to ＋ 5.25V 8.3 12 mW(max) AVDD ＝ DVDD ＝＋ 2.7V to ＋ 3.6V 1.5 8.3 mW(max) AVDD ＝ DVDD ＝＋ 4.75V to ＋ 5.25V 0.5 μW AVDD ＝ DVDD ＝＋ 2.7V to ＋ 3.6V 0.3 μW POWER SUPPLY CHARACTERISTICS (CL ＝ 10 pF) Power Dissipation, Normal Mode (Operational, CS low) PD Power Dissipation, Shutdown (CS high) ANALOG INPUT CHARACTERISTICS VIN Input Range IDCL DC Leakage Current CINA Input Capacitance 0 to AVDD V 1 μA(max) In Track Mode 33 pF In Hold Mode 3 pF DIGITAL INPUT CHARACTERISTICS DVDD ＝＋ 4.75Vto ＋ 5.25V 2.4 DVDD ＝＋ 2.7V to ＋ 3.6V 2.1 V(min) DVDD ＝＋ 2.7V to ＋ 5.25V 0.8 V(max) 10 nA 1 μA(max) 2 4 pF(max) DVDD − 0.5 V(min) VIH Input High Voltage VIL Input Low Voltage IIN Input Current VIN ＝ 0V or DVDD CIND Input Capacitance V(min) DIGITAL OUTPUT CHARACTERISTICS VOH Output High Voltage ISOURCE ＝ 200 μA, DVDD ＝＋ 2.7V to ＋ 5.25V VOL Output Low Voltage ISINK ＝ 200 μA IOZL TRI-STATE Leakage Current COUT TRI-STATE Output Capacitance 2 Output Coding 0.4 V(max) 1 μA(max) 4 pF(max) Straight (Natural) Binary AC ELECTRICAL CHARACTERISTICS fSCLK Clock Frequency tCON Conversion Time 1.625 μs with fSCLK ＝ 8 MHz DC Duty Cycle tTH Track/Hold Acquisition Time Full-Scale Step Input Throughput Time Conversion Time ＋ Acquisition Time, 500 kSPS with fSCLK ＝ 8 MHz fRATE Throughput Rate tAD Aperture Delay Note 1: 8 MHz(max) 13 SCLK cycles 3 SCLK cycles 16 SCLK cycles 500 kSPS(min) ％ 40-60 4 ns 「絶対最大定格」とは、個々に適用されるリミット値で、これを超えるとデバイスの有効性が損なわれるおそれがあります。 絶対最大定格条件下では機 能的な動作は想定されていません。 最大定格でデバイスを長時間にわたって動作させると信頼性に影響を及ぼすおそれがあります。 Note 2: データシートの min/max リミット値は、設計、テスト、統計解析によって保証されています。 Note 3: 電源ピンを除きます。 www.national.com/JPN/ 4 ADC78H89 タイミング・テスト回路 ADC78H89 タイミング仕様 以下の仕様は AVDD ＝ DVDD ＝＋ 2.7V ∼＋ 5.25V、fSCLK ＝ 8MHz、CL ＝ 50pF に適用されます。太字体のリミット値は TA ＝ TMIN ∼ TMAX に、それ以外のリミット値は TA ＝ 25 ℃に適用されます。 Symbol Parameter Conditions tCONVERT tACQ Acquisition Time; Throughput Time ＝ tCONVERT ＋ tACQ ＝ 16 x tSCLK Typical Limits Units 13 SCLK Cycles 3 SCLK Cycles t1a High SCLK Setup to Falling CS (Note 4) 10 ns(min) t1b Low SCLK Hold to Falling CS (Note 4) 10 ns(min) t2 Delay from CS Until DOUT TRI-STATE® Disabled 30 ns(max) t3 Data Access Time after SCLK Falling Edge 30 ns(max) t4 Data Setup Time Prior to SCLK Rising Edge 10 ns(max) t5 Data Valid SCLK Hold Time 10 ns(max) t6 SCLK High Pulse Width 0.4 x tSCLK ns(min) t7 SCLK Low Pulse Width 0.4 x tSCLK ns(min) t8 CS Rising Edge to DOUT High-Impedance 20 ns(max) Note 4: セットアップ時間 t1a とホールド時間 t1b の規定はありますが、CS を有効な状態にするときのクロック・レベルは任意 (HIGH または LOW) です。 5 www.national.com/JPN/ ADC78H89 タイミング図 ADC78H89 Serial Timing Diagram SCLK and CS Timing Parameters www.national.com/JPN/ 6 アパーチャ・ディレイ (APERTURE DELAY) は、変換処理開始 後 4 番目の SCLK 立ち下がりエッジから、変換を行なうために入 力信号がホールドされるまでの時間です。 ミッシング・コード (MISSING CODES) は ADC 出力に現れるこ とのないコードです。 ADC78H89 は、ミッシング・コードが生じな いことが保証されています。 微分非直線性(DIFFERENTIAL NON-LINEARITY : DNL)は、 理想的なステップである1LSB からの最大偏差として表されます。 オフセット・エラー (OFFSET ERROR) は、理想的な値 (GND ＋ 0.5LSB) に対する、(000...000) から (000...001) に移る最初の コード遷移の偏差です。 デューティ・サイクル (DUTY CYCLE) は、繰り返しデジタル波形 での、周期に対する HIGH の時間の比です。このデータシートで は SCLK に適用されます。 信号 / ノイズ比 (SIGNAL TO NOISE RATIO : SNR) は、クロッ ク信号の 1/2 以下の周波数における、歪みと DC 成分を除いた その他すべてのスペクトラル成分の実効値に対する入力信号の 実効値の比として dB で表されます。 有効ビット (EFFECTIVE NUMBER OF BITS : ENOB) は、信 号 /( ノイズ＋歪み ) または SINAD の別の規定方法です。ENOB は (SINAD − 1.76)/6.02として定義され、この値のビット数をもつ 理想的な A/D コンバータに等しいコンバータであることを意味しま す。 信 号 /( ノイズ ＋ 歪み ) 比 (SIGNAL TO NOISE PLUS DISTORTION RATIO : (S/N ＋ D) or SINAD) は、クロック信 号の 1/2 以下の周波数における、歪みを含め DC 成分を除いた その他すべてのスペクトラル成分の実効値に対する入力信号の 実効値の比として dB で表されます。 フル・パワー入力帯域 (FULL POWER BANDWIDTH) は、フ ル・スケール入力に対して再現される出力基本周波数特性で低 周波数帯域に対して 3dB 落ちる周波数として測定されます。 スプリアス・フリー・ダイナミック・レンジ (SPURIOUS FREE DYNAMIC RANGE : SFDR) は、入力信号の実効値に対する ピーク・スプリアス信号との差で、dB で表されます。ここで言う ピーク・スプリアス信号とは、出力スペクトラムに現われる任意の スプリアス信号であり、入力に現われるものではありません。 ゲイン・エラー(GAIN ERROR) は、 理想的な値 (VREF −1.5LSB) に対する、 オフセット・エラー調整後の、(111...110) から (111...111) に移る最終コード遷移の偏差です。 積分非直線性 (INTEGRAL NON-LINEARITY : INL) は、負 のフルスケール ( 最初のコード遷移の 1/2LSB 下 ) から正のフルス ケール ( 最後のコード遷移の 1/2LSB 上 ) まで引いた直線からそ れぞれ個々のコードとの偏差として表されます。この直線から任 意のコードとの偏差は、各コード値の中央から測定します。 全高調波歪み (TOTAL HARMONIC DISTORTION: THD) は、 2 次から 6 次までの高調波の合計出力レベルと基本周波数の出 力レベルの比で、dBc で表されます。 全高調波歪み THD は次 式から求められます。 混変調歪み (INTERMODULATION DISTORTION: IMD) は、 A/Dコンバータの入力に 2 つの近接した周波数を同時に入力し、 結果として作り出される追加のスペクトラル成分です。 元の周波 数のパワーの合計に対する、両者の 2 次高調波のパワー ( また は両者の 2 次高調波と 3 次高調波すべてのパワー ) の比として 定義されています。 IMD は通常 dBFS で表されます。 f1 は基本周波数 ( 出力 ) パワーの実効値 (RMS 値 )、f2 から f6 は高調波のうち 2 次から 6 次までの高調波のパワーです。 代表的な性能特性 特記のない限り、TA ＝＋ 25 ℃、fSAMPLE ＝ 500kSPS、fSCLK ＝ 8MHz、fIN ＝ 40.2kHz。 Spectral Response Spectral Response 7 www.national.com/JPN/ ADC78H89 用語の定義 ADC78H89 代表的な性能特性 ( つづき ) 特記のない限り、TA ＝＋ 25 ℃、fSAMPLE ＝ 500kSPS、fSCLK ＝ 8MHz、fIN ＝ 40.2kHz。 www.national.com/JPN/ DNL DNL INL INL DNL vs. Supply INL vs. Supply 8 ADC78H89 代表的な性能特性 ( つづき ) 特記のない限り、TA ＝＋ 25 ℃、fSAMPLE ＝ 500kSPS、fSCLK ＝ 8MHz、fIN ＝ 40.2kHz。 SNR vs. Supply THD vs. Supply ENOB vs. Supply SNR vs. Input Frequency THD vs. Input Frequency ENOB vs. Input Frequency 9 www.national.com/JPN/ ADC78H89 アプリケーション情報 1.0 ADC78H89 を使用する 始をトリガします。また SCLK( シリアル・クロック ) は、変換処理 とシリアル・データ・タイミングの両方を制御します。DOUT はシリ アル・データ出力ピンで、変換結果がシリアル・データ・ストリー ムとして出力されます。シリアル・データ・ピン DIN のデータは ADC78H89 の制御レジスタに書き込まれます。 Figure 1 に、ADC78H89 の機能図を示します。また、ADC78H89 のシリアル・インタフェースのタイミング図を、前述の「タイミング 図」の項にそれぞれ示します。 CS はチップ・セレクトを表し、 ADC78H89 の変換サイクルとシリアル・データ転送フレームの開 FIGURE 1. ADC78H89 Functional Diagram 変換処理とシリアル・データ・タイミングは SCLK によって制御され ます。 1 回の変換処理には 16 SCLK サイクルが必要です。 CS を LOW にすると変換処理が始まります。複数の変換処理は、CS の立ち下がりエッジから立ち上がりエッジまでの単一のシリアル・フ レームとして連続して実行されます。CS を LOW に保持している 間は ADC78H89 は変換を継続します。 しません。 続く立ち下がりエッジでデバイスはトラック・モードに移 り変換処理が始まります。どのような場合でも変換処理の完了に は合計で 16 個の立ち下がりエッジが必要です。 ADC78H89 からの読み出し完了には 16 SCLK サイクルを必要と します。サンプルの各ビット( 先頭の 4 つのゼロを含む ) は SCLK の立ち下がりで出力され、次の立ち上がりエッジの時点で DOUT 上のデータは有効となります。 ADC78H89 は 4 ビットの先頭ゼロ を DOUT から出力したあと、最上位ビットから順に 12 ビットのデー タを出力します。 最終データビット DB0 は 16 番目の SCLK の立 ち下がりエッジで出 力され、次の立ち上がりエッジの時 点で DOUT 上のデータは有効となります。 CS が LOW になった直後 の SCLK エッジは、アプリケーションによって立ち上がりエッジにな る場合と立ち下がりエッジになる場合があります。 CS を LOW にすると、変換処理が始まると同時に制御レジスタに 書き込みが行われます。 制御レジスタに書き込まれた新しい設定 値は次の変換処理に作用します。 すなわち、入力チャネル選択 の設定と対応する出力との間には 1 サンプル分の遅延が存在し ます。 CS を LOW にすると ADC78H89 の基本動作である変換処理と データ出力が始まります。この時点で DOUT ピンは TRI-STATE から復帰します。 CS が LOW になったあと最初の SCLK の立ち 下がりでコンバータはトラック・モードに移り、入力信号の取り込み を開始します。CS が LOW になった時点から数えて、入力信号 の取り込み処理に必要な時間は 3 SCLK です。この取り込み時 間は tACQ として規定されています。SCLK の 4 番目の立ち下が りエッジでコンバータはトラック・モードからホールド・モードへと移 り、アナログ入力信号はこの時点でサンプルされます (Figure 1 参 照 )。 変換処理の完了には続いて 13 SCLK サイクルを必要とし ます。 変換の実行とともに制御情報を制御レジスタに書き込まなければ なりません。 各変換の最初の 8 個の SCLK 立ち上がりエッジで 制御レジスタへの書き込みが行われます。 ADC78H89 を動作さ せるには、DIN に適切なデータを与えて制御レジスタを設定する 必要があります。 現在の変換処理で制御レジスタに書き込んだ データによって、次の変換処理でサンプルされる入力チャネルが 決まります。 制御レジスタへの書き込みは CS が LOW になったあとの SCLK の立ち上がりエッジで行われ、DIN データは最上位ビットから順に 書き込まれます。DIN ピンからのデータ書き込みは 16 SCLK を必 要とする変換データの読み出しと並行して行われます。 制御レジ スタには前半の 8 SCLK の立ち上がりエッジで書き込まれ、後半 の 8 SCLK の立ち上がりエッジの DIN は無視されます。 Table 1 はビットの機能で、MSB は書き込みデータの最初のビットを示しま す。電源立ち上げ時のデフォルト値は、制御レジスタの全ビットゼ ロです。 CS が HIGHとなっていて変換が行われていないときは、SCLK を HIGH または LOW に保持して ADC78H89 をアイドル状態にでき ます (CS が HIGH のときに、当然ながら SCLK を入力したままに しても構いません )。クロックがアイドルかどうかによらず、CS が LOW になったあとの最初の SCLK の立ち下がりエッジで変換処 理が始まります (Figure 1 参照 )。SCLK を LOW の状態でアイド ルさせた場合、SCLK の最初の立ち上がりエッジは動作には関係 Table 1. Control Register Bits Bit 7 (MSB) DONTC www.national.com/JPN/ Bit 6 DONTC Bit 5 ADD2 Bit 4 ADD1 Bit 3 ADD0 10 Bit 2 DONTC Bit 1 DONTC Bit 0 DONTC Table 2. Control Register Bit Descriptions ビット シンボル 説明 7, 6, 2, 1, 0 DONTC Don’t care です。このビットの値はデバイスの動作には影響を与えません。 5 ADD2 4 ADD1 3 ADD0 この 3 ビットで、次の CS の立ち下がりエッジでサンプルおよび変換処理を行う 入力チャネルを指定します。ビット・パターンと選択されるチャネルの対応を Table 3 に示します。 の ADC78H89 の簡略ブロック図を Figure 2、3 にそれぞれ示しま す。Figure 2 では ADC78H89 はトラック・モードになっています。 スイッチ SW1 によってマルチプレクサで選択された 7 チャネルのう ちの 1 つのチャネルがサンプリング・コンデンサに接続され、SW2 によってコンパレータ入力は平衡に保たれます。 ADC78H89 は、 CS が LOW になったあと 3 SCLK サイクルにわたってこの状態を 保ちます。 Table 3. Input Channel Selection ADD2 ADD1 ADD0 Input Channel 0 0 0 AIN1 (Default) 0 0 1 AIN2 0 1 0 AIN3 0 1 1 AIN4 1 0 0 AIN5 1 0 1 AIN6 1 1 0 AIN7 1 1 1 GND Figure 3 では ADC78H89 はホールド・モードにあります。 サンプ リング・コンデンサは入力電圧 ( 正確には AVDD/2と VINとの電 位差 ) を保持したまま SW1 によってグラウンドに接続され、またス イッチ SW2 はコンパレータを非平衡状態にします。制御回路はコ ンパレータが平衡状態になるまで、サンプリング・コンデンサに一 定量の電荷 ( 電位 ) を加算または減算するように電荷再配分型 DAC を制御します。コンパレータが平衡になった時点で DAC に 与えられているデジタル・ワードがアナログ入力電圧のデジタル値 を表します。ADC78H89 は、CS が LOW になったあと後半の 13 SCLK サイクルにわたってこの状態を保ちます。 2.0 ADC78H89 の動作 ADC78H89 は、電荷再配分 D/A コンバータを採用した逐次比 較型の A/D コンバータです。トラック・モードとホールド・モードで FIGURE 2. ADC78H89 in Track Mode FIGURE 3. ADC78H89 in Hold Mode 11 www.national.com/JPN/ ADC78H89 アプリケーション情報 ( つづき ) ADC78H89 アプリケーション情報 ( つづき ) 3.0 ADC78H89 の伝達関数 ADC78H89 の LSB の大きさは AVDD/4096 です。理想的な伝達 特性を Figure 4 に示します。 ADC78H89 の出力フォーマットはストレート・バイナリ形式です。 コード遷移は連続する LSB と LSB の中点付近で生じます。 FIGURE 4. Ideal Transfer Characteristics 4.0 回路例 ログ電源と分離し、さらにバイパス・コンデンサで安定化を図って います。 ADC78H89 はアナログ電圧 (AVDD) をリファレンス電圧 として使用するため、AVDD を可能なかぎりクリーンにすることが 重要です。 ADC78H89 の消費電力は小さいため、高精度な電 圧リファレンスを電源として用いて性能を最大限に引き出すことも 可能です。図では 4 本の信号をマイクロプロセッサまたは DSP に 接続しています。 ADC78H89 の代表的アプリケーション回路の例を Figure 5 に示 します。この例では、固定電圧出力または電圧外部設定機能を 備えるナショナルの LP2950 低ドロップアウト電圧レギュレータを用 いて、アナログ電圧とデジタル電圧の両方を供給しています。ア ナログ電源は ADC78H89 近傍に配置したコンデンサ・ネットワー クでバイパスしています。デジタル電源は直列抵抗を介してアナ FIGURE 5. Sample Circuit www.national.com/JPN/ 12 5.0 アナログ入力 7.0 パワー・マネージメント ADC78H89 入力段の等価回路を Figure 6 に示します。 各変換 の始まりでは ADC78H89 が持つ 7 つのチャネルのうち 1 つが単 純なトランスファ・ゲート回路によって選択されます。したがって、 等価回路は Figure 6 のように表せます。ダイオード D1 と D2 はア ナログ入力の ESD 保護を目的としています。アナログ入力電圧 これ が AVDD ＋ 300mV を超えるか GND − 300mV を下回ると、 ら ESD ダイオードが即座に導通し電流をサブストレートに流しま す。 ADC78H89 はデュアル電源のデバイスです。 2 系統の電源は ESD 保護回路を共有しているため、電源を適切な順序で印加し なければならない点に注意が必要です。ESD ダイオードの導通を 避けるため、デジタル電源 (DVDD) 電圧はアナログ電源 (AVDD) 電圧を 300mV 以上超えてはなりません。 したがって、ADC78H89 のアナログ電源はデジタル電源よりも先に (または同時に ) 印加す る必要があります。 CS を LOW にすると ADC78H89 は全面的にパワーアップし、CS を HIGH にすると全面的にパワーダウンします。ただし例外があ り、変換処理の 16 番目の SCLK 立ち下がりエッジから、次の変 換 処 理の 1 番目の SCLK 立ち下 がりエッジまでの間は、 ADC78H89 は自動的にパワーダウン・モードに移ります (Figure 1 参照 )。 Figure 6 に示すコンデンサ C1 の代表値は 3pF で、主にピンの容 量成分です。 抵抗 R1 はマルチプレクサとトラック / ホールド回路 のスイッチに起因するもので代表値は 500Ω です。コンデンサ C2 は ADC78H89 のサンプリング・コンデンサで代表値は 30pF です。 サンプリング・コンデンサの充電で生じる入力の変動を吸収させ る意味で、ADC78H89 は低インピーダンスの信号源で駆動された ときに最も高い性能を発揮します。そのため、動的な性能がクリ ティカルなアプリケーションでは、入力信号は低出力インピーダン ス・アンプで駆動しなければなりません。また、ADC78H89 を AC 信号のサンプルに使用する場合は、バンドパス・フィルタまたはロー パス・フィルタを使用して高調波やノイズを排除するとTHDとSNR の改善が図れます。 ADC78H89 では、パワーアップ後の待ち動作やダミー変換サイク ルは必要ありません。デバイスはパワーアップ直後の最初の変換 から、完全な分解能でアナログ入力を取り込みます。 ADC78H89 は連続して複数の変換を実行します。 各変換には 16 SCLK サイクルがかかります。 ADC78H89 は CS が LOW の 間は変換を継続して実行します。 単位時間あたりの変換数を減らせば、設計者はスループットと消 費電力のどちらかを優先できます。ADC78H89 の最大消費電力 の代表値とスループットの関係を Figure 7 に示します。パワーアッ プ状態への移行はきわめて高速なため、消費電力の計算に考慮 する必要はありません。 消費電力は単純に、ノーマル・モードで 動作する時間の割り合いにノーマル・モード時の消費電力 ( たと えば AVDD ＝ DVDD ＝＋ 2.7V ∼＋ 3.6V の場合で 8.3mW) を乗 算し、シャットダウン・モードで動作する時間の割り合いにシャット ダウン・モード時の消費電力 (AVDD ＝ DVDD ＝＋ 2.7V ∼＋ 3.6V で 0.3mW) を乗算して、両者を加算すれば求められます。 FIGURE 6. Equivalent Input Circuit 6.0 デジタル入力とデジタル出力 ADC78H89 のデジタル入力 (SCLK、CS、DIN) は上限電圧が 規定されており、また AVDD を超えてはなりません。デジタル入力 ピンはラッチアップが起こらないよう設計されていますが、DVDD 確 定後に SCLK、CS、DIN に印加したほうがリスクを低減できます。 FIGURE 7. Typical Power Dissipation vs. Throughput 13 www.national.com/JPN/ ADC78H89 アプリケーション情報 ( つづき ) ADC78H89 7 チャネル、500kSPS、12 ビット A/D コンバータ 外形寸法図 単位は millimeters 16-Lead TSSOP Order Number ADC78H89CIMT, ADC78H89CIMTX NS Package Number MTC16 生命維持装置への使用について 弊社の製品はナショナル セミコンダクター社の書面による許可なくしては、生命維持用の装置またはシステム内の重要な部品とし て使用することはできません。 1. 生命維持用の装置またはシステムとは (a) 体内に外科的に使 用されることを意図されたもの、または (b) 生命を維持ある いは支持するものをいい、ラベルにより表示される使用法に 従って適切に使用された場合に、これの不具合が使用者に身 体的障害を与えると予想されるものをいいます。 2. 重要な部品とは、生命維持にかかわる装置またはシステム内 のすべての部品をいい、これの不具合が生命維持用の装置ま たはシステムの不具合の原因となりそれらの安全性や機能 に影響を及ぼすことが予想されるものをいいます。 ナショナル セミコンダクター ジャパン株式会社 本社／〒 135-0042 東京都江東区木場 2-17-16 技術資料（日本語 / 英語）はホームページより入手可能です。 TEL.(03)5639-7300 その他のお問い合わせはフリーダイヤルをご利用ください。 フリーダイヤル www.national.com/JPN/ 0120-666-116 本資料に掲載されているすべての回路の使用に起因する第三者の特許権その他の権利侵害に関して、弊社ではその責を負いません。 また掲載内容は予告無く変更されることがありますのでご了承ください。