CYRF8935
WirelessUSB ™ -NL 2.4 GHz
Low Power Radio
WirelessUSB ™ -NL の利点は、ロック時間が短くチャネルの切り
替えが可能であること、およびより大きなペイロードの送信能
力がありことです。 より大きなペイロード パケットを使用す
ると、複数の短いペイロード パケットを使用する場合と比べ、
オーバーヘッドを低減させ、電力効率を向上し、スペクトルの
混み合いを軽減することができます。
RF トランシーバ
特長
•
2.4GHz 帯ワイヤレステクノロジを搭載
•
ワイヤレスデータ転送速度１ Mbps を実現
•
送信出力（TYP）: 0 dBm
•
受信感度（TYP）: –87 dBm
•
スリープ状態での消費電流 1 µA (TYP)[1]
•
閉ループ周波数合成機能
•
周波数ホッピング方式 ( スペクトラム拡散）をサポート
サイプレスの enCoRe ™ USB ファミリとワイヤレス用 マイクロ
コントローラと組み合わせることで、WirelessUSB ™ -NL は、ワ
イヤレス キーボードやワイヤレスマウスなどの PC 周辺機器
の部品（BOM）にかかるコストを最小限に抑え、玩具やリモコ
ン、フィットネス、オートメーション、プレゼン用ツール、お
よびゲーミングなど要求の高い用途でクラス最高のワイヤレス
性能も発揮します。
64 バイト先入れ先出し（FIFO）データ バッファ付きオン
チップ パケット フレーマー
アプリケーション
•
•
自動確認再実行処理プロトコルの組み込みによる操作性の簡
素化
•
ワイヤレス キーボードとワイヤレスマウス
携帯 リモコン
組み込み巡回冗長検査（CRC）、順方向エラー修正（FEC）、
データ ホワイトニング
•
•
•
ワイヤレス ゲーム コントローラ
•
ラジコン模型用コントローラ
•
ホーム オートメーション
•
産業用ワイヤレスリンクおよびネットワーク
•
コードレス オーディオおよび低速ビデオ
•
•
DC ～ 12-MHz SPI バスインターフェースをサポート
割り込み要求（IRQ）生成のための追加出力
•
RSSI（Received Signal Strength Indication）の数値表示装
置
•
4 × 4 mm の QFN パッケージ、ベアダイ、またはウェハの販売
製品の説明
2.4 GHz ISM バンドでの動作に最適な WirelessUSB ™ -NL は サ
イプレスの 第三世代の 2.4 GHz 低電力 RF 技術を擁しており、
4 mm × 4 mm という小さな 実装面積にて次世代レベルの低電
力性能を実現します。WirelessUSB ™ -NL は、微分単体混合器と
電力効率を最適化した閉ループ変調設計を使用して耐干渉性に
優れたガウス周波数偏移変調（GFSK）無線を搭載しています。
閉ループ変調により周波数ドリフトの問題は効果的に除去され
るため、WirelessUSB ™ -NL は、開ループ設計の場合のような
フェーズ ロック ループ (PLL) を再ロックするといった度重な
るパワー損失を回避して、最大 255 バイトのペイロードを送信
することができます。
1. 基準値は以下の値を参照するものであり、保証された仕様とテスト条件ではありません。基準値は、VIN = 3 VDC, Ta = +250 C で算出されます
Cypress Semiconductor Corporation
Document Number: 001-80204 Rev. *A
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
Revised June 26, 2013
CYRF8935
目次
端子配置.......................................... 4
端子の説明..................................... 4
機能の説明........................................ 5
電源立ち上げおよびレジスタ初期化シーケンス .... 5
スリープおよびウェイクアップ開始動作 .......... 6
パケット データ構造............................ 6
FIFO ポインタ.................................. 6
パケット ペイロード長さ........................ 6
フレーマ : パケット長さの処理 .................. 7
MCU またはアプリケーションのパケット長処理 .... 9
代表的な用途..................................... 12
無線周波数の設定.............................. 13
水晶振動子.................................... 13
最小端子数.................................... 14
プルアップのリセット.......................... 14
送信出力制御.................................. 14
RSSI の読み取り............................... 14
自動 ACK...................................... 15
CRC および FEC 結果の受信..................... 15
同期ワードの選択.............................. 15
スクランブル オン / オフの選択................. 16
レシーバ感度の測定............................ 16
受信スプリアス応答............................ 17
RF VCO 補正................................... 17
規制への準拠..................................... 18
米国 FCC...................................... 18
1. 注
テスト目的のレジスタ設定 .....................
PCB レイアウトの推奨事項.........................
アンテナ タイプおよび場所........................
IR リフロ基準....................................
レジスタの定義...................................
推奨レジスタ値 ...............................
絶対最大定格.....................................
動作範囲 ....................................................................................
電気的特性.......................................
SPI..............................................
SPI トランザクション形式およびタイミング .....
仕様 .........................................
電気的動作特性...................................
状態概略図.......................................
注文情報.........................................
注文コードの定義 .............................
パッケージ図.....................................
略号.............................................
本書の表記法.....................................
測定単位 ............................................................................
改訂履歴.........................................
販売、ソリューション、および法律情報.............
ワールドワイドな販売と設計サポート ...........
製品 .........................................
PSoC ソリューション ..........................
19
20
20
21
22
27
28
28
28
31
31
32
33
34
35
35
36
37
37
37
38
38
38
38
38
BRCLK 信号はベアダイだけで利用できます。パッケージ パーツでは使用できません。
Document Number: 001-80204 Rev. *A
Page 2 of 38
CYRF8935
端子配置
1
2
3
19
VDD6
20
VIN
21
VOUT
22
VDD7
XTALo
XTALi
23
端子配置 – CYRF8935 24 ピン QFN 端子配置（上面図）
24
図 1.
VDD1
RST_n
VDD2
MISO
ANTb
MOSI
18
17
16
25 GND
VDD3
PKT
SPI_SS
15
14
GND
13
12
VDD_IO
11
10
VDD4
8
7
FIFO
Test2
Test3
6
CLK
VDD5
5
ANT
9
4
端子の説明
表 1.
CYRF8935 24 ピン QFN（4 × 4 mm）端子配置
端子番号
端子名
種類
6, 7
テスト 2、テス
ト 3
--
Reserved ( 工場出荷テスト用）接続しないでください
説明
1, 2, 5, 8, 9, 19,
22
VDD1 ～ VDD7
PWR
コア電源電圧。すべての VDD ピンを VOUT ピンに接続します。
3, 4
ANTb、ANT
RF
推奨されるアンテナ接続については 12 ページの代表的な用途 を参照してく
ださい。これらのピンはそれぞれ DC 接地し、20 k 以下にする必要があり
ます
10
FIFO
O
FIFO ステータス表示ビット
12, 25
GND
GND
グラウンド接続
11
VDD_IO
PWR
13
SPI_SS
I
SPI、アクティブ LOW 用に入力を有効にします。また、デバイスをスリープ状
態からウェイクアップするためにも使用します。
14
PKT
O
送信 / 受信パケットステータス表示ビット
15
CLK
I
SPI インターフェースのクロック入力
16
MOSI
I
SPI バスのデータ入力
17
MISO
O/High-Z
18
RST_n
I
デジタル インターフェース用 VDD
データ出力（アクティブでないときにトライステート）
RST_n Low: 電力を節約するためのチップ シャットダウン。レジスタ値が失わ
れます
RST_n High: チップをオンにし、レジスタをデフォルト値に回復させます
20
VIN
PWR
オンチップ低ドロップアウト（LDO）電圧レギュレータへの未調整入力電圧
21
VOUT
PWR
オンチップ LDO からの +1.8 V 出力。すべての VDD ピンに接続し、外部負荷
に接続しません。
23
XTALo
AO
水晶振動子ゲイン ブロックの出力
24
XTALi
AI
水晶振動子ゲイン ブロックへの入力
Document Number: 001-80204 Rev. *A
Page 3 of 38
CYRF8935
機能の説明
CYRF8935 RF トランシーバは、幅広い用途にワイヤレス性能を
追加することができます。
この製品は、低コストで CMOS RF トランシーバ、GFSK データ
モデム、およびパケット フレーマを搭載しており、2.4 GHz ISM
帯域での使用に最適化されています。 送受信、RF シンセサイ
ザ、およびデジタル モデム機能を備えており、わずかな外部コ
ンポーネントが付属しています。トランスミッタはデジタル電
力制御をサポートしています。レシーバは全面的なデジタル処
理を使用し、干渉やトランスミッタの障害がある場合でも、卓
越した総合性能を発揮します。
この製品は GFSK データを約 0 dBm の出力で送信します。デル
タシグマ型 PLL は高品質な DC 結合送信データ パスを提供し
ます。
Low-IF レシーバ アーキテクチャでは良好な選択性と画像排除
が可能であり、ほとんどのチャネルで一般的な感度は –87 dBm
以上となります。チャネルでの感度は水晶のリファレンス発振
器周波数（12 MHz）の整数倍であり、約 5 dB の劣化を示す場
合があります。デジタル RSSI 値は、モニタ チャネル品質で表
示できます。
図 2.
オンチップ送信および受信 FIFO レジスタは、MCU によるデー
タ転送のバッファのために使用できます。無線データ転送速度
は、低速、低コストの MCU に接続した場合でも常に 1 Mbps と
なります。組み込み CRC、FEC、データ ホワイトニング、およ
び自動再試行 / 確認はすべて利用可能で、個別の用途において
性能を簡易化、最適化します。
電源立ち上げおよびレジスタ初期化シーケンス
電源を立ち上げるときの適切な初期化のために、VIN は下図の
TVIN スペックで示した値よりも早いなランプ レートで規定の
電圧まで昇圧する必要があります。この間、RST_n は VIN 電圧
上昇プロファイルを約 0.2 V 以内で追跡する必要があります。
ほとんどの MCU の GPIO ピンは電源を立ち上げるときに自動的
にデフォルトの High-Z 状態になるので、14 ページの図 11 で
示すようにプルアップ 抵抗が必要となります。 電源が安定し
た状態で、MCU POR がリリースされ、MCU が命令を実行し始め
ると、RST_n は、Reg[27]= 0x4200 の書き込みのあとに図 2 に
示すように一旦 low レベルに落とします。この SPI トランザク
ション、FRAMER_ST=1 であることを確認して、初期化が適切で
あるかどうかを確認することができます。
電源立ち上げおよびレジスタ プログラミング シーケンス
TVIN
VIN
RST_n
Clock stable
BRCLK
Clock unstable
SPI_SS
SPI Activity
TRPW
TRSU
表 2.
•
•
Write Reg[27]=
0x4200
TCMIN
(not drawn to scale)
初期化タイミングの要件
タイミング パラメータ
Min
Max
単位
注記
TRSU
–
20
ms
リセットを完了するために必要なリセット セットアップ時間
TRPW
1
10
µs
リセットを完了するために必要なリセット パルス幅
TCMIN
3
–
ms
推奨水晶振動子および APLL 最少設定時間
TVIN
–
6.5
ms/V
最終電圧に到達する間（ 0 ～ 100% に測定される）VIN の最大経過
時間。例えば、VIN= 3.3 V の場合、最大経過時間は 6.5 × 3.3 =
21.45 ms です。VIN= 1.9 V の場合、最大経過時間 = 6.5 × 1.9 =
12.35 ms です。
RST_n が 0 → 1 に遷移した後、BRCLK[2] は 12MHz でクロック動作を開始します。
レジスタの初期化後に、CYRF8935 で送受信の準備が完了します。
2. 注 BRCLK 信号はベアダイだけで利用できます。パッケージ パーツでは使用できません。
Document Number: 001-80204 Rev. *A
Page 4 of 38
CYRF8935
図 3.
初期化フローチャートスリープおよびウェイクアップ開始動作
Initialize
CYRF8935 at
power-up
MCU generates
negative- going
RST_n pulse
Wait Crystal
Enable Time
Initialize
Registers,
beginning with
Reg[27]
Initialization
Done
RST_n pulls up
along with Vin
MCU またはアプリケーションが CYRF8935 レジスタ 35[14] に書き込んで、スリープ モードに入り、SPI_SS をデアサートすると、
CYRF8935 はスリープ状態に入り、電流消費は極端に低くなります。
そのあと、SPI_SS が再度アサートされると、CYRF8935 は自動的にスリープ状態からウェイクアップします。この時点で、水晶振
動子は再び作動します。水晶振動子が完全に安定するには 1 ～ 3 ms かかります。ウェイクアップ中には、レジスタ 35[14] をク
リアしたり、SPI_SS をアサートに維持する必要はありません。
Reg[27] の設定により二つのスリープ電流を選択することができます : 一つは 1μA でもう一つは 8μA です。1 µA[1] 設定の場合、
Vin は 3.0 VDC 以上である必要があります。スリープ中に Vin が < 3.0 VDC になることが予測される場合には、8 µA 設定を使
用してください。1μA スリープ設定は、例えば 8 〜 10 秒またはそれ以上の長期スリープ用に使用するべきです。
スリープ電流を最小にするには、特殊なスリープ状態ファームウェア パッチが必要です。パッチは以下の通りです :
スリープ パッチ : レジスタ 35 に書き込んでスリープに入る前に、Reg[10]= 0x8FFD を書き込み、 30 µs 以上待機してから、
Reg[10] をデフォルト値の 0x7FFD に書き戻します。次に、通常どおりに Reg[35] に書き込んでスリープに入ります。
パケット データ構造
図 4.
Preamble
Sync word(s)
パケット構造
Trailer
CYRF8935の無線パケットはそれぞれ以下のような構造になって
います :
•
•
•
プリアンブル : 1 ～ 8 バイト、プログラマブル
SYNC: 16/32/48/64 ビット、デバイス同期ワードとしてプロ
グラマブル
トレーラ : 4 ～ 18 バイト、プログラマブル
•
ペイロード :
TX/RX データ
•
CRC: 16 ビット CRC（オプション）
FIFO ポインタ
アプリケーションが送信のためにデータを FIFO に書き込む前
に、FIFO ライトポインタをクリアする必要があります。これを
実行するには、'1' をレジスタ 52[15] に書き込みます。
<== P a y l o a d ==>
CRC
FIFO 書き込みポインタは、レシーバが SYNC を受信すると自動
的にクリアされます。
FIFO 読み取りポインタは、レシーバが SYNC を受信したあと、
または送信モードで SYNC を送信したあとに自動的にクリアさ
れます。
パケット ペイロード長さ
CYRF8935 で TX/RX パケット長さを処理する方法は 2 つありま
す。レジスタ 41[13] が 1 の場合、CYRF8935 内部フレーマは
最初のペイロード バイトの値に基づいてパケット長さを検知
します。レジスタ 41[13] が 0 の場合、ペイロードの最初のバ
イトには特別な意味はなく、パケット長さは、空で実行される
TX FIFO か、クリアされた TX_EN ビットにより決定されます
（表 3 を参照）。
パケットを受信したあと、ライトポインタはレジスタ 52[13:8]
によって、ユーザ MCU またはアプリケーションで読み取られる
までの FIFO バッファで待機する受信データの量を示します。
3. 注 基準値は以下の値を参照するものであり、保証された仕様とテスト条件ではありません。基準値は、VIN = 3 VDC, Ta = +250C で算出されます。
Document Number: 001-80204 Rev. *A
Page 5 of 38
CYRF8935
表 3.
パケット長さ用の CYRF8935 設定
レジスタ 41[13]
PACK_LENGTH_EN
レジスタ 41[12]
FW_TERM_TX
0
（MCU またはアプリケーショ
ンがパケット長さを処理）
0
送信が停止するのは、レジスタ 7 TX_EN = 0 の場合だけです。
詳細は、10 ページの FW_TERM_TX = 0（送信） をご覧ください。
受信が停止するのは、レジスタ 7 RX_EN = 0 の場合だけです。
詳細は 7 ページのフレーマ : パケット長さの処理 をご覧ください。
1
送信は FIFO が空で実行されると自動的に停止します。
受信が停止するのは、レジスタ 7 RX_EN = 0 の場合だけです。
8 ページの受信タイミング を参照してください。
1
（CYRF8935 がパケット長さ
を処理します）
x
（関係なし）
CYRF8935 フレーマの開始 / 停止
ペイロードの最初のバイトは、パケット長さ 0 ～ 255 バイトとして見
なされます。
送信は、すべての 0 ～ 255 バイトが送信されると自動的に停止します。
詳細は 7 ページのフレーマ : パケット長さの処理 をご覧ください。
以下のセクションでは、詳細なタイミング図を示します。すべてのタイミング図は PKT および FIFO フラグでアクティブ HIGH を
示しています。アクティブ LOW は、レジスタ 41[10] 設定によって利用することもできます。
Document Number: 001-80204 Rev. *A
Page 6 of 38
CYRF8935
フレーマ : パケット長さの処理
CYRF8935 フレーマは、レジスタ 41[13] = 1 に設定すること
で、パケット長を処理します。 ペイロードの最初のバイトは、
パケット長として見なされます（この長さを示すバイトはパ
ケット長にカウントしません）。CYRF8935 は、255 バイトまで
のパケット長をサポートしています。フレーマは送受信の開始
と終了を処理します。
送信タイミング
Tx タイミングチャートを図 5 に示します。 MCU がレジスタ
7[8]= TX_EN = 1 を書き込んだあと、フレーマは FIFO レジス
タからのペイロード データを使用し、Tx パケットを自動的に
生成します。 周波数（RF チャネル）は、レジスタ 7 で指定さ
れ、TX_EN に 1 が書き込まれた時点で有効になります。
図 5.
MCU またはアプリケーションは、フレーマがトレーラ ビットを
送信する前に、送信データを FIFO レジスタにロードする必要
があります。これを実行するには、TX_EN = 1 を書き込む前ま
たは後に送信ペイロード データを FIFO レジスタにロードし
ます。より速度の低いアプリケーションでは、FIFO レジスタを
ロードしてから、TX_EN = 1 を書き込む方が容易です。より高
いフレーム速度（高速）のアプリケーションでは、レジスタ 7
に TX_EN = 1 を書き込んでから、図 5 で示すように、Tx オン
遅延期間中に、FIFO レジスタにペイロード データをロードし
ます。
パケット長が FIFO の長さを超過する場合、MCU は FIFO デー
タを何回も書き込む必要があります。 FIFO フラグは送信状態
にあり、FIFO が空であるかどうかを示します。
レジスタ 41[13] = 1（フレーマがパケット長さを処理）
、PKT および FIFO フラグが
アクティブ HIGH のときの Tx タイミング図
Write Reg. 7
SPI_SS
Internal
Tx On
2 µs
Tx On Delay
PA Ramp Up
Transmit Data
Tx Packet
PKT
PKT = 1 after Tx packet has been sent.
FIFO
MCU fills FIFO before framer sends trailer bits.
FIFO = 1 when FIFO is empty
Document Number: 001-80204 Rev. *A
Page 7 of 38
CYRF8935
受信タイミング
受信したパケット長さが 63 バイトよりも長い場合、FIFO フラ
グがアクティブになります。これは、MCU が FIFO からデータ
図 6 Rx タイミング図を表示します。受信プロセスは、MCU が
を読み出す必要があることを意味しています。
レジスタ 7[7] = 1 に書き込むときに開始します。この時点で、
有効な同期ワードは、信号が弱かったり、多重波伝播（マルチ
CYRF8935 フレーマはレシーバをオンにし、有効な同期ワードを
パス）の干渉によるキャンセル、またデバイスが受信範囲外に
検知しようとしながら待機します。 受信周波数はレジスタ 7
あることなどが原因で、常に見つかるとは限りません。このよ
で指定されます。 2 つの関連したレジスタ 7 の フィールド、
RX_EN および RF_PLL_CH_NO は、同じ SPI トランザクション中
うな条件に対応するためとロックアップを防止するには、ア
に CYRF8935 に送信されます。別々の SPI トランザクションで
プリケーションまたは MCU が RX_EN をクリアする為に
送信される場合は、RF_PLL_CH_NO を最初に送信してから RX_EN 「受信タイムアウト」タイマを組み込む必要があり、IDLE 状
を送信します。
態に戻す必要があります。
有効な同期ワードが見つかった場合、CYRF8935 フレーマはパ
ケットを自動的に処理します。受信したパケットの処理が完了
すると、CYRF8935 フレーマは状態をアイドルに設定します。
図 6.
レジスタ 41[13] = 1（フレーマがパケット長さを処理）
、PKT および FIFO フラグが
アクティブ HIGH のときの Rx タイミング図
Write Reg. 7
SPI_SS
Internal Rx_on
2 µs
Receive On Delay
Received Data
PKT
Rx Packet
PKT = 1 when Rx packet has been
received by Framer.
FIFO
FIFO = 1 when FIFO is full.
Document Number: 001-80204 Rev. *A
Page 8 of 38
CYRF8935
MCU またはアプリケーションのパケット長処理
レジスタ 41[13] = 0 の場合、ペイロード データの最初のバイトには特別な意味はなく、パケット長はレジスタ 41[12] によって
決まります。
FW_TERM_TX = 1
レジスタ 41[12] = 1 の場合、CYRF8935 フレーマは、パケット送信中に FIFO 書き込みポイントと FIFO 読み取りポイントを比較
し続けます。MCU またはアプリケーションが FIFO へのデータ書き込みを停止すれば、フレーマは送信するデータがなく（FIFO が
空）であることを最終的に検知し、CYRF8935 は自動的に「送信終了」となります（図 7 を参照）。
図 7.
レジスタ 41[13:12] = '01b、PKT および FIFO フラグがアクティブ HIGH のときの Tx タイミング
Write Reg. 7
TX_ EN = 1
SPI_SS
Internal
Tx on
2 µs
Tx On Delay
PA On Delay
Internal
Tx Data
Framer will terminate Tx when FIFO
write point equals FIFO read point
.
Packet Tx
PKT
FIFO
MCU fills FIFO before framer sends trailer bits
.
FIFO = 1 when
FIFO is empty.
注 レジスタ 41[13] = 0（MCU またはアプリケーションがパケット長さを処理）の場合、FIFO を決してアンダーフローまたはオー
バーフローさせないでください。 FIFO のフルまたは空の閾値を制御するには、レジスタ 40 FIFO_EMPTY_THRESHOLD および
FIFO_FULL_THRESHOLD 設定を使用します。最適値は、SPI 速度と、MCU またはアプリケーションがデータを FIFO にストリーミン
グする速度によって異なります。
Document Number: 001-80204 Rev. *A
Page 9 of 38
CYRF8935
FW_TERM_TX = 0（送信）
レジスタ 41[13:12] = '00b の場合、CYRF8935 フレーマは、MCU またはアプリケーションがレジスタ 7[8] TX_EN ビット = 0 を
書き込むまではパケット送信を停止しません。パケット送信は、FIFO が空でも続行されます（図 8 を参照）。
図 8.
レジスタ 41[13:12] = '00b、PKT および FIFO フラグがアクティブ HIGH のときの TＸ タイミング図
Write Reg. 7
TX_ EN = 1
Write Reg. 7
TX_ EN = 0
SPI_SS
2 µs
Internal Tx
2 µs
Transmit Delay
PA On Delay
Internal Tx Data
Framer terminates Tx when MCU or
application writes Reg
. 7 TX_ EN = 0.
Packet TX
PKT
FIFO
MCU fills FIFO before framer sends trailer bits
.
FIFO = 1
when FIFO is empty
.
注 レジスタ 41[13] = 0（MCU またはアプリケーションがパケット長さを処理）の場合、FIFO を決してアンダーフローまたはオー
バーフローさせないでください。 FIFO のフルまたは空の閾値を制御するには、レジスタ 40 FIFO_EMPTY_THRESHOLD および
FIFO_FULL_THRESHOLD 設定を使用します。最適値は、SPI 速度と、MCU またはアプリケーションがデータを FIFO にストリーミン
グする速度によって異なります。
Document Number: 001-80204 Rev. *A
Page 10 of 38
CYRF8935
FW_TERM_TX= 0（受信）
レジスタ 41[13] = 0 の場合、パケット受信は MCU またはアプ
リケーションがレジスタ 7[7] RX_EN = 1 を書き込むときに開
始します。この時点で、フレーマはレジスタ 7 で指定された周
波数とチャネルで自動的にレシーバーをオンにします。内部シ
ンセサイザとレシーバの遅延を待機したあとで、CYRF8935 のフ
レーマ回路は同期ワードの受信信号の検索を開始します。同期
ワードを検知すると、フレーマは PKT フラグをアクティブに設
定してから、受信データ バイトで FIFO を満たします。PKT フ
ラグは、MCU またはアプリケーションが FIFO レジスタから
データの最初のバイトを読み取るまでアクティブなままになり
ます。MCU またはアプリケーションが受信データの最初のバイ
トを読み取ったあと、PKT フラグは次の Tx/Rx 周期まで非アク
ティブになります。
レジスタ 41[13:12] = '00b または '01b の場合、CYRF8935 フ
レーマでは、必ず MCU またはアプリケーションがレジスタ
7[7] に 0 を書き込んで Rx 状態を停止する必要があります。
Rx タイミング図を図 9 に示します。
図 9. レジスタ 41[13:12] = '00b または '01b
PKT_flag および FIFO_flag がアクティブ HIGH のときの RＸ タイミング図
Write
Reg. 7
Write
Reg. 7
SPI_SS
Internal Rx On
2 µs
2 µs
Internal Rx On Delay
Internal Rx Data
Packet Rx Data
PKT
PKT = 1 when syncword received.
PKT = 0 when MCU/application reads first byte from FIFO register.
FIFO
FIFO = 1 when FIFO is full.
Document Number: 001-80204 Rev. *A
Page 11 of 38
CYRF8935
代表的な用途
FIFO_flag
+1.8V
+3.3V
C4
+3.3V
7
Test3
VDD1
5
C3
1.0pF
4
R1
51
3
L1
R4
20k
Note 1
50 Ohm
Antenna conn.
1
2.2nH
J1
SMA
2
C1
0.10uF
1
+1.8V
GND
RST_n
6
4
3
2
8
VDD4
VDD5
FIFO
9
10
11
VDD2
25
R5
10k
MISO
XTALi
18
ANTb
24
RST_n
MOSI
XTALo
17
25
GND
23
SPI_miso
ANT
VDD7
16
CLK
VDD6
SPI_mosi
VDD3
22
15
PKT
Vout
SPI_CLK
U1
Test2
21
14
VDD_IO
PKT_flag
SPI_SS
Vin
13
20
SPI_ss
19
MCU Interface
GND
12
0.10uF
CYRF8935
+3.3V
Note 2
C5
0.10uF
Notes:
+1.8V
C6
4.7uF
Ceramic
ESR < 4 Ohms
R3
2.2k
680k
C7
15pF
1. ANT pin requires DC path to ground. If
antenna or RF test equipment does not provide
this, R4= 20k Ohm is required.
R2
2. Max. input noise on Vin: 50 mV pk.
C8
Y1
Quartz xtal 12MHz
15pF
無線周波数の設定
サンプル レジスタ 7 の一例を表 4 で示します。
チャネル番号によるプログラミングは周波数を設定する上で最
も容易な方法です。CYRF8935 で、RF キャリア周波数と RF チャ
ネル番号は常に以下の式で示すことができます。
Freq. = 2402 + Ch. #
規制コンプライアンステスト中に、アイドル状態を経ずにいつ
でも別の周波数に直接ジャンプすることができます。 ただし、
Tx と Rx の間で切り替える場合、アイドル状態を経由する必要
があります。アイドル状態では、レジスタ 7 に書き込んでビッ
ト 8 と 7 をクリアします。Tx または Rx 動作は、レジスタ 7
にビット 8 または 7 を設定すると開始します。無線周波数を
この時点で決定することもできます。
チャネル番号はレジスタ 7 のビット [6:0] にロードされます。
ビット 7 および 8 は、要求された Rx または Tx 動作をそれ
ぞれ開始します。
Document Number: 001-80204 Rev. *A
Page 12 of 38
CYRF8935
表 4.
サンプルのレジスタ 7 設定
キャリア周波数、MHz
DUT チャネル番号
（10 進）
DUT チャネル番号
（16 進）
Tx 設定 :
レジスタ 7 値
TX_EN= 1
Rx 設定 :
レジスタ 7 値
RX_EN= 1
2402
0
00
0100
0080
2403
1
01
0101
0081
2404
2
02
0102
0082
|
|
|
|
|
2434
32
20
0120
00A0
|
|
|
|
|
2441
39
27
0127
00A7
|
|
|
|
|
2480
78
4E
014E
00CE
水晶振動子
CYRF8935 には水晶振動子の周波数標準のオンチップ ゲイン
ブロックが含まれます。
表 5. 水晶仕様
水晶パラメータ
仕様
周波数
12.000 MHz
水晶振動子アプリケーション
初期周波数許容誤差
±15 ppm
14 ページの図 10 で示すように、直列抵抗器 Rs は水晶への
パワーを制限し、発振に必要な位相シフトに寄与します。理想
的な Rs 値は経験的に決定し、特定の水晶メーカの部品番号と
設計に合わせて調整する必要があります。C1 と C2 を直列に接
続する組合せにより、水晶から見た容量負荷が主に決定されま
すが、これは水晶のベンダーの仕様に一致する必要があります。
これらのコンデンサ値は、正確な 12 MHz での水晶振動子周波
数が中心になるよにして選ばれます バッファ出力から入力へ
のフィードバック抵抗器 Rf は、オンチップ バッファを線形領
域の中心へ自己バイアスをかけ、最大ゲインを得るために役立
ちます。
温度での周波数許容誤差
±15 ppm
経年後の周波数許容誤差
±5 ppm
正しい水晶振動子周波数を確認するには、特別なテスト方法が
必要です。周波数カウンタ プローブを XTALi または XTALo に
接続すると、容量負荷が追加され、水晶振動子周波数が変更さ
れるため、その他の方法を使用する必要があります。COB パッ
ケージを使用するベアダイ アプケーションでは BRCLK[1] テス
ト ポイントを使用し、正しい発振周波数を確認します。これに
は、それに応じて、レジスタ 32[3:1] の設定が必要です (22
ページのレジスタの定義 を参照）。 24-QFN パッケージ部品で
は、正しい水晶振動子周波数は連続キャリア周波数を送信し（19
ページのテスト目的のレジスタ設定 を参照）、 RF 周波数カウ
ンタを使用することで決定し、正しい周波数を確保しています。
使用する方法に関係なく、初期許容誤差は で推奨する表 5 バ
ジェットの範囲内である必要があります。これにより、合計周
波数エラーがバジェットの範囲内におさまります。
負荷容量ドリフトによる周波 ±5 ppm
数ドリフト
合計
±40 ppm
直列抵抗に等価
最大 80
共振モード
基本、並列共振
負荷容量
外部負荷容量に従う（図 10 で
C1 および C2 を参照 )
注 適切に動作させるために、合計周波数エラーは表 5 で表示
される数を超えてはなりません。個々のエラーの影響は、たと
えば 10+20+5+5=40 や 5+30+2+3=40 のように調整することがで
きます。3838
4. 基準値は以下の値を参照するものであり、保証された仕様とテスト条件ではありません。基準値は、VIN = 3 VDC, Ta = +250 C で算出されます。
Document Number: 001-80204 Rev. *A
Page 13 of 38
CYRF8935
図 10.
図 11. プルアップ回路をリセット
水晶振動子の簡略図
CRYSTAL
C2
Vin
C1
7
Test3
8
VDD4
9
VDD5
FIFO
VDD1
25
20
水晶振
動子は 12 ページの代表的な用途 、 13 ページの表 5 、および
図 5 で示すように構成され、振動周波数はスタートアップ後に
3 mS（最大）内で安定する必要があります。
6
5
4
3
2
1
GND
RST_n
XTALi
VDD2
19
注
VDD_IO
MISO
24
18
ANTb
XTALo
RST_n
MOSI
23
17
ANT
25
GND
VDD7
Connect to
Frequency Counter
to verify correct
crystal osc. frequency.
CLK
VDD6
BRCLK
(bare die only)
VDD3
22
16
PKT
Vout
15
CYRF8935
U1
Test2
21
14
Xtal. Osc.
Gain Block
SPI_SS
Vin
13
Clock
Logic
11
12
GND
XTALi
XTALo
R5
10k
10
Rs
Rf
CYRF8935
Vin
最小端子数
低コストの MCU が CYRF8935 を駆動する場合、MCU 端子数を最
小限にする必要があります。
•FIFO
ピン : Tx または Rx パケット長さが約 63 バイトよりも
大きいか、または無限に大きい場合のみ必要です。短いパ
ケット（< 63 バイト）では、FIFO は必要ありません。
•PKT
ピン : 受信したパケットのハードウェア表示を示します。
この情報についてレジスタ 48 をポーリングする場合には、
このピンは必要ありません。
•SPI
ライン : 4 本のラインがすべて必要です。
送信出力制御
表 6 短距離のアプリケーションでのレジスタ 9 の推奨設定を
一覧表示します。ここで、送信 RF 出力の低減は電流を低くす
るための望ましい措置です。:
表 6. 送信出力制御
出力設定の
説明
プルアップのリセット
PA0 - 最高出力
適切に電源オンを開始するには、RST_n pin は図 11 に表示し
ているように、VIN までプルアップする必要があります。プル
アップ抵抗の正確な値は重要ではありません。プルアップ レ
ジスタは、電源を入れながら、CYRF8935 内部レベル シフタ回
路の適切な操作を保証します。次に、RST_n パルスは内部レジ
スタをそのデフォルト状態にリセットします。
レジスタ 9
標準送信出
力（dBm） シリコンID シリコンID
0×1002[1] 0×2002[1]
+1
0x1820
0x7820
PA2 - 高出力
0
0x1920
0x7920
PA4 - 高出力
–3
0x1A20
0x7A20
低出力
–7.5
0x1C20
0x7C20
PA12 - 低出力
–11.2
0x1E20
0x7E20
RSSI の読み取り
CYRF8935 は、すべての LSB に対して 1 dB におおまかに初期
化した内部 RSSI 回路を内蔵しています。その結果はレジスタ
6[15:10], RAW_RSSI から読み取られます。詳細は 22 ページの
レジスタの定義 をご覧ください。
フレーマは、レシーバが有効になり、レジスタ 7 を使用した周
波数に設定され、さらに正しい受信周波数に従って RF PLL が
設定されたあとに、RSSI レジスタを読み取る必要があります。
5. 注 シリコン ID はレジスタ 31 から読み取れます。
Document Number: 001-80204 Rev. *A
Page 14 of 38
CYRF8935
RX_EN のプログラミングとレジスタ 6 の読み取りとの間の待
機時間は、アプリケーションによって、以下の方法のどれか、
またはその望ましい組合せを利用して決定することができま
す。
•
RF PLL 整定時間の使用に従って待機し、RF PLL を設定しま
す。
•
レジスタ 3[12] RF_SYNTH_LOCK を読み取り、CYRF8935 RF PLL
を設定します。
•
レジスタ 48[7] SYNCWORD_RECV を読み取り、受信した信号が
望ましいパケットであることを示します。
RSSI は同期ワードを受信しなくても読み取れることに注意し
てください。言い換えれば、CYRF8935 RSSI 回路は CW と干渉
信号にも応答します。
RSSI 機能が必要でない場合は無効にし、レシーバ DC 電流バ
ジェットを保存します。レジスタ 11[9] を 0 から 1 に変更す
ると、レシーバの電流消費は約 0.3 mA 減少します。
図 12.
標準の室温 RSSI 応答
CRC および FEC 結果の受信
CYRF8935 は CRC および FEC エラー チェック ステータスをレ
ジスタ 48[15:14] に返します。便宜のために、レジスタ 48 の
上位バイト全体を SPI ステータス ワードに返します。これら
の 8 ビットは通常、MCU またはアプリケーションの SPI ハー
ドウェア ブロックから利用することが可能であり、同じ情報に
ついてレジスタ 48 の追加読み取りをするために必要な時間を
節約します。
CRC は、パケットのペイロード部分でのみ計算されます。
CRC_ERROR は、レシーバが別の有効な同期ワードを検知した後、
またはパケット ペイロードの送信後のみにクリアされます。
同期ワードの選択
各パケットの始めに、01010101 プリアンブルを送信したあと、
同期ワードは 16、32、48、または 64 ビットの長さにプログラ
ム可能です。通信デバイスの場合、これらはリンクの両端で同
じ値にプログラムする必要があります。同期ワードは、この点
において MAC アドレスと考えることができます。
CYRF8935 レシーバで、同期ワード ビット エラーの調整可能な
公差が発生する可能性があります。この調整は SYNCWORD_
THRESHOLD と呼ばれ、レジスタ 40、ビット 5:0 を介して設定
されます。設定が厳しすぎると、性能は良好になりますが、最
善ではない受信感度とリンク バジェットしか得られません。
設定が緩すぎると、誤った同期化のためフレーム エラーが増加
します。
選択した同期ワードが 01010101 プリアンブルと一緒に非常に
高い自動相関となっている場合、または別の同期ワード ネット
ワークで無線状態にある他のデバイスとの相関関係がある場
合、この状況はさらに複雑になる場合があります。この望まし
くない状態が生じやすくなるのは、01010101 プリアンブルの直
後にくる同期ワード ビットが 1010... のシーケンスを続ける
場合です。そのような場合、レシーバが実際の同期ワードとプ
リアンブルを区別するのは難しくなります。この解決策として
は、SYNCWORD_THRESHOLD を厳しく設定するか、より適した同期
ワードを選択します。場合によっては、同期ワードを長くする
こともオプションとなります。
レジスタ 36 はプリアンブルの直後に続くビットの同期ワード
を設定します。 誤った同期の問題が発生した場合には、この
ワードをまず最初に変更してみてください。
以下の表では、推奨設定のいくつかについて要約を示しています。
以下に示すのは RSSI 測定用の疑似コードです :
Write Reg11 = 0x0208 ; 読み取り前に RSSI を無効にします
Read RSSI = Reg6[15:10] ; 読み取りません
Write Reg11 = 0x0008 ; 次の測定のために RSSI を有効にしま
す
表 7.
推奨 SYNCWORD_THRESHOLD 設定
アプリ
ケー
ション
同期ワードの
長さ（レジス
タ 32 を参照）
シンプル
32
ベター
（ほぼすべての同期
ワードが機能するは
ずです）
1
32
グッド
（ほとんどの同期
ワードが機能）
2
自動 ACK
CYRF8935 は自動再試行 / 確認機能を備えています。これは、TX
パケットが受信端で正常に受信されない場合に、TX 端が自動的
に再試行を所定回数行うことを意味しています。信号が弱い環
境では、この機能によりビット エラー率（BER）が、フレーム
エラー率（FER）を犠牲にして 0 に表示されます。詳細は、34
ページの状態概略図 をご覧ください。
自動再試行 / 確認を使用するには、レジスタ 41[11] およびレ
ジスタ 35[11:8] について 22 ページのレジスタの定義 をご
覧ください。
Document Number: 001-80204 Rev. *A
アドバン
スト
64
64
同期ワード
の選択
推奨レジスタ 40
SYNCWORD_THRESHOL
D 設定（10 進）
ベター
6 またはより厳しく
（ほぼすべての同期
ワードが機能するは
ずです）
グッド
（ほとんどの同期
ワードが機能）
7
Page 15 of 38
CYRF8935
スクランブル オン / オフの選択
レシーバ感度の測定
CYRF8935 は、内蔵ハードウェア データ スクランブルおよびデ
スクランブル機能を備えています。この機能は、送信データを
よりランダムにするよう設計されており、連続した記号やス
ペースの長い文字列を削除します。 この機能を有効にすると、
レジスタ 35 SCRAMBLE_DATA の設定に従って初期化する PN
コードでペイロード データが変更されることになります。
受信感度と BER は以下の方法を使用して測定することができ
ます。
CYRF8935 に基づいているシステムは通常、スクランブル オン
またはオフのどちらでも機能します。
SCRAMBLE_ON=1 に設定すると、WEP が Wi-Fi に与えるのと同様
に、無線セキュリティで 「トークン」 の小さな増加が生じま
す。言い換えれば、OTA データがコード化されますが、これは
きわめてセキュアであるとは言えません。真にセキュアなアプ
リケーションのために、スクランブルをその他のセキュリティ
アルゴリズムと組み合わせることを検討してください。
適切に機能させるために、RF リンクの両端を同じ設定で、有効
または無効にする必要があります。また、両端では同じレジス
タ 35 SCRAMBLE_DATA 設定にする必要があります。
図 13.
方法 1: リンク バジェット方法
この方法では、別の CYRF8935 または互換性のあるトランシー
バを送信パケット ソースとして使用します。この方法では、補
正した減衰パスを経由してテスト中のデバイス（DUT）に接続し
ます。また、送信出力は既知であるか測定済みである必要もあ
ります。レシーバ感度は、最大 RF 減衰率に基づいて以下の式
で計算することができます。この減衰率は 、十分なリンク性能
を保ちながら Tx と Rx の間で維持することが可能です。
Link_Budget = （TxP – RxSens）[dB]
ここで
TxP = 送信出力 [dBm]
RxSens = 受信感度 [dBm]
全体のリンク バジェットの測定、方法 1
CYRF
8935
DUT
CYRF
8935
MCU
Packet TX
Variable atten.
Trilithic BMA-35110
or equiv.
MCU
Packet RX
この方法を使用するときに、RF 信号が減衰器や結合部の周囲で
漏れて直接レシーバに入らないようにしてください。これが発
生すると、減衰設定が無意味になります。これについて確認す
るには、減衰を高めて、より高い減衰器設定でパケットの受信
量が減少するかどうかを確認します。
適切にセットアップし、機能している場合には、リンク バ
ジェット方法は、CYRF8935 RF 性能をテストし、特性評価する
には簡単で正確なやり方です。
減衰器周囲での RF 漏れは、以下の原因で発生する可能性があ
ります。
•
自動ループバックを追加し、同じテストで Tx と Rx の両方
をテストすることができます。
•
設計周波数範囲で、周波数ホッピングをテストに追加するこ
とができます。
•
RF ケーブル コネクタの緩み
•
RF ケーブルのシールド不良
•
Tx または Rx での PCB レイアウトの不良
•
RF ボードが互いに近すぎる
•
DC 電源コードによる、またはそれとの結合
他の 2.4 GHz サービスによる干渉がテスト セットアップに漏
れて、BER 測定が劣化する可能性があることに注意してくださ
い。
Document Number: 001-80204 Rev. *A
テストのバリエーション
方法 2: パケット信号発生器による方法
この方法では、RF 信号発生器をパケット ソースとして使用し
ます。信号発生器のシールドされた可変 RF 出力は、レシーバ
出力に接続されます。信号発生器は、変調のためにデジタル パ
ターン ストレージ性能を備えている必要があります。 有効な
データのパケットは信号発生器にダウンロードされ、これらの
パケットはテスト中の CYRF8935 レシーバに繰り返し送信され
ます。MCU または PC プログラムは、CYRF8935 PKT フラグ信号
を監視します。これにより、MCU または PC は、受信した状態
のままで各パケットをダウンロードし、パケットと予測値とを
比較し、パケットの統計情報をエンドユーザに報告します。
Page 16 of 38
CYRF8935
図 14.
信号発生器によるレシーバ感度の測定、方法 2
RF Signal Generator
PC
Programmer
With Pattern Gen.
Packet Transmitter
CYRF
8935
DUT
MCU
bd.
RS-232
Term.
Packet Receiver
Packet data pattern downloaded
into signal generator
このセットアップでは、信号発生器は以下のように設定されま
す。
信チャネル設定に一致するかどうかを決定します。一致しない
場合、パケットを破棄する必要があります。
変調 : GFSK、2 レベル、Bt = 0.5、ピーク偏差、320 kHz、シ
ンボル転送速度 1 Msps。
RF VCO 補正
周波数、振幅： テスト条件に依る
受信スプリアス応答
このレシーバは、その他多くの低コストのレシーバのように、
多くの場合に特定のデジタル周波数の倍数で、スプリアス応答
を示す場合があります。 CYRF8935 の場合、この応答は時々 4
MHz の倍数または 4 つのチャネルで発生し、望ましいレシーバ
通過帯域からオフセットになります。 周波数ホッピング中に、
信号が誤った周波数で認識され、正しくないホッピング同期と
なる場合があります。
CYRF6935 RF トランシーバの無線送受信周波数は、12 MHz 水晶
振動子から生成され、内部フラクショナル -N 方式 RF PLL で
逓倍されます。位相ノイズを低くするには、PLL KVCO を相対的
に低く保ちます。 予測される VDD で望ましい周波数範囲、温
度、および両極端のプロセスを VCO にカバーさせるには、VCO
を使用前に補正しておく必要があります。 CYRF8935 は完全自
動補正アルゴリズムを備えていますが、自動補正をオフにした
場合に比べて、アルゴリズムには約 150 us の時間が余分に必
要です。
これを回避する方法は、ペイロード バイトの 1 つが、パケッ
トが送信されるチャネル番号を含むようにプログラムすること
です。パケットを受信すると、このバイトがチェックされ、受
Document Number: 001-80204 Rev. *A
Page 17 of 38
CYRF8935
規制への準拠
米国 FCC
2402 ～ 2480 MHz 帯域で動作する場合、第 2 および第 3 高調波は、47CFR、セクション 15.205 で「動作の制限帯域」として規定
されている内容に分類されます。制限された帯域で 1 GHz よりも大きな放射エミッションのフィールド強度は、距離 3 m で 500
µV/m を超えてはなりません。第 2 および第 3 の同期周波数において実効アンテナ ゲインについての仮定が成り立つ場合に、自
由空間伝搬の方程式を使用し、フィールド強度を DUT における等価の RF 出力レベルに変換することができます。
図 15.
最大スプリアス レベルの計算
Param eter
Fie ld Streng th
Unit of
M easure
54.0 dBµV/m
or
or
501 µV/m
0.50 1 mV/m
Tx an tenna gain o ve r isotropic
Imp edan ce of free space
dista nce
6 dBi
377 ohm s
0 .003 km
or
or
or
3.9 810 7170 6 powe r ra tio
120*pi ohm s
3 m
Re sult
T x p wr, desired sign al
Tx pwr, und esired sp uriou s
or
0 dBm
-47.2 dBm
-47.2 dBc
or
or
0.00 1 W
1 .892 87E-0 8 W
アンテナ ゲインの推定 +6 dBi は、その測定において DUT と測定アンテナの位置が最大高調波のスプリアス信号を最大限に発生
させる必要があるという事実に基づいています。第 2 および第 3 高調波は、定義により、キャリア波長の整数倍になるため、多
くの一般的な DUT アンテナは、0 dBi などのより高い周波数で良好で使用可能なゲインを得ることができます。測定の最大限に高
めるという点では、+6 dBi は調和周波数での良好で控えめなアンテナ ゲインです。
実際には、高調波エミッションはそれほど問題にはなりません。これは主に、アンテナがそのような高調波用に最適化されていな
いためです。
図 15 での計算は、–47 dBm のアンテナでの最大スプリアス レベルを示しています。標準の第 2 高調波は –45 dBm として指定さ
れているため、さらに 2 dB の減衰が必要になる場合があります。ただし、FCC 放射エミッション テストに合格するには、さらに
減衰が必要です。個々のテスト結果は異なる場合があります。
表 8 FCC 事前準拠テストの結果。使用するアンテナは一般的な半波長エンド フェド ダイポールアンテナです。その結果は、パー
ト 15.247 デバイスを対象とした米国 FCC テストに容易に合格します。制限帯域でのスプリアス放射が原因で適格性に問題がある
場合、フィルタを追加するか、あるいはレジスタ 9 により Tx 出力を低下させることができます。
表 8.
実行
番号
1a
FCC テスト結果
モード
チャネル
ホッピング
なし
2402 MHz
出力設
定の
デフォ
ルト
測定した出
力
適用外
デフォ
ルト
適用外
放射エミッション
（1–0 GHz）
放射エミッション
(1–18 GHz)
1b
ホッピング
なし
2441 MHz
デフォ
ルト
適用外
1c
ホッピング
なし
2480 MHz
デフォ
ルト
適用外
デフォ
ルト
適用外
Document Number: 001-80204 Rev. *A
実行したテスト
制限された帯域エッジ
（2390 MHz）
制限された帯域エッジ
（2483.5 MHz）
放射エミッション
(1–10 GHz)
上限または下限
FCC パート
15.209 /
15.247(c)
FCC パート
15.209 /
15.247(c)
FCC パート
15.209 /
15.247(c)
FCC パート
15.209 /
15.247(c)
FCC パート
15.209 /
15.247(c)
結果 / マージン
46.8 dbV/m @
2390.0 MHz（–7.2 dB）
45.7 dbV/m @
4804.1 MHz（–8.3 dB）
45.0 dbV/m @
4882.2 MHz（–9.0 dB）
47.8 dbV/m @
2484.1 MHz（–6.2 dB）
45.3 dbmV/m @
4960.1 MHz (–8.7 dB)
Page 18 of 38
CYRF8935
テスト目的のレジスタ設定
さまざまな規制当局の EMC テストにパスするため、DUT は以下で示すようにさまざまなテスト状態を入力する必要があります。 27
ページの表 12 で示している、推奨レジスタ値をロードしたあと、以下の表で示す順序でレジスタをロードします。
表 9.
テスト目的のレジスタ設定
テスト状態
注記
レジスタ設定
Tx 連続、
CW モード
主に適切な水晶振動子周波数を確認する
ために使用します。
Tx はオンになり、連続してオンのまま
となります。キャリアのオン / オフ バー
ストはありません。変調はありません。
キャリア周波数は、マークとスペースと
の間の中間になります。
場合によっては、EMC テスト中に使用さ
れます。
Tx 連続、
ランダム データ モード
EMC テスト中に、これは最もよく使用さ レジスタ 11= 0x0008
れる Tx テストです。
（CW_MODE= 0）
変調は通常の GFSK になります。Tx デー レジスタ 41= 0xC000
タは、FIFO データ ビットを連続的に循環 (SCRAMBLE_ON= 1、
します。データ スクランブル機能が適用 PACK_LENGTH_EN= 0、および
されます。言い換えれば、FIFO にすべて FW_TERM_TX= 0)
の 0 がある場合（データと一緒にまだ
レジスタ 13 ページの表 4 で示すように
ロードされていない）、Tx データがラン 7。
ダムに表示されます。放射エミッション
は、キャリアが連続的であることを除い
て、通常動作と似ています。これにより
テスト時間を大幅に短縮することができ
ます。
Rx 連続
場合によっては、EMC テストで必要にな レジスタ 41= 0xC000
ります。
（PACK_LENGTH_EN= 0、および
FW_TERM_TX= 0）
レジスタ 13 ページの表 4 で示すよう
に 7。
Tx および Rx オフ
（アイドル状態）
Document Number: 001-80204 Rev. *A
レジスタ 11= 0x8008
（CW_MODE= 1）
レジスタ 41= 0xC000
(SCRAMBLE_ON= 1、
PACK_LENGTH_EN= 0、および
FW_TERM_TX= 0)
レジスタ 13 ページの表 4 で示すよう
に 7。
Tx と Rx のどちらも望ましくない場合。 レジスタ 7:
ビット 8 と 7 をクリアします。
レジスタ 7 バイナリ :
xxxx xxx0 0xxx xxxx
（x = 無関係）
Page 19 of 38
CYRF8935
PCB レイアウトの推奨事項
PCB レイアウトは非常にクリティカルというわけではありませ
んが、以下にいくつか推奨事項を示します。
•
RF パス : 推奨リファレンス設計回路をしっかりと遵守してく
ださい。
•
クロック トレース : 水晶振動子のトレーはシンプルかつ直接
接続でなければなりません。自己バイアス 抵抗は XTALi お
よび XTALo ピンに近付ける必要があります。直列抵抗器と水
晶で構成される発振ループはシンプルで小型のループである
必要があります。水晶負荷コンデンサは水晶近傍にある必要
があります。これらのコンデンサへのグラウンド接続は良好
で、クリーン、かつノイズがない必要があります。これによ
り、ノイズが振動子に入るのを防ぎます。RF セクション全体
に 1 つのグラウンド平面があるのが最適です。
•
電源分配およびデカップリング : コンデンサは VDD ピン近傍
にある必要があります（12 ページの代表的な用途 で表示）。
•
アンテナの配置 : アンテナを使用する場合、レイアウトに関
してはメーカの推奨に従ってください。
•
デジタル インターフェース : デジタル回線に良好なグラウン
ド リターンを与えるには、デジタル インターフェース コネ
クタにグラウンド用のピンを最低 2 本設けることがお奨めで
す。RF と MCU の間の良好な接地により、アンテナの位置で
Document Number: 001-80204 Rev. *A
「見られる」ノイズを低減させ、性能を向上させることがで
きます。
アンテナ タイプおよび場所
CYRF8935 またはその他あらゆる無線 RF デバイスの RF 性能に
影響を与える最も重要な要因は、アンテナのタイプ、配置、お
よび方向です。通常、アンテナ ゲインは等方性に関して測定さ
れます。等方性とは、あらゆる方向へ、または方向から等しく
出力を送受信する理想的な放射体のことです。 最も低出力で、
短距離のワイヤレス用途に理想的なアンテナは、理論的な等方
性をもつリファレンス アンテナです。残念ながら、そのような
アンテナは実際には存在しません。 理論的なゲインが +2 dBi
の、単純な双極子を選択するのがよいでしょう。ただし、アン
テナの配置時には注意する必要があります。
双極子 アンテナは
null が大変深くなるような放射パターンをもつためです。
アンテナは人体から距離をおく必要があります。特に心臓、脳、
および眼などの敏感な部位から離すようにしてください。この
設計原則を守らない場合、最終製品の性能が低下し、ユーザに
危険を招くこと があります。 これについてのガイドは、
www.fcc.gov/oet/rfsafety を参照してください。 最適な操作
を行うには、主要なアンテナ放射が人体から離れ、少なくとも
人体や製品内部の誘電物体の近傍で負荷を受けることがないよ
うに設計します。
アンテナをクロック配線とデジタル バス信号から離すように
してください。これを守らない場合、クロック周波数の高調波
が特定の受信周波数を妨害します。
Page 20 of 38
CYRF8935
IR リフロ基準
•
リファレンス : IPC/JEDEC J-STD-020D.1
図 16.
推奨 IR リフロ プロファイル
Temp: °C
30 seconds
(See Jedec J-STD-020 latest rev.)
Tp = 250 +0, -5
Ramp-down
6 °C per sec. (max)
Ramp-up
3 °C per second (max)
Liquidous temp.
TL= 217
60 to 150
seconds
Tsmax = 200
Tsmin = 150
60 to 120
seconds
T= 25
8 minutes max.
Document Number: 001-80204 Rev. *A
Time
Page 21 of 38
CYRF8935
レジスタの定義
以下のレジスタには SPI プロトコルを使用してアクセスします。
一部の内部レジスタとビット フィールドはエンドユーザが調整することができません。そのようなレジスタについて、ここでは説
明しておらず、メーカー推奨値から変更しないでください。
表 10.
RF レジスタ情報
ビット番号
ビット名
説明
レジスタ 3 - 読み取り専用
15:13
12
11:0
（予約済み）
（予約済み）
RF_SYNTH_LOCK
RF シンセサイザのフェーズ ロック ステータス
を示します。
1: ロック
0: ロック解除
（予約済み）
（予約済み）
レジスタ 6 - 読み取り専用
15:10
RAW_RSSI[5:0]
9:0
（予約済み）
15:9
（予約済み）
アナログ回路からの 6 ビット RAW RSSI 値を示
します。各 LSB は約 1 dB です。詳細は、14
ページの RSSI の読み取り をご覧ください。
（予約済み）
レジスタ 7
（予約済み）
8
TX_EN
ステート マシン制御の送信シーケンスを開始し
ます。
TX_EN と RX_EN は同時に ‘1’ に設定すること
はできないことに注意してください。
7
RX_EN
ステート マシン制御の受信シーケンスを開始し
ます。
TX_EN および RX_EN は同時に ‘1’ に設定する
ことはできないことに注意してください。
6:0
RF_PLL_CH_NO [6:0]
Tx および Rx RF チャネル番号を設定します。例
:
チャネル 0（2402 MHz）に 0 を書き込む
チャネル 39（2441 MHz）に 39 を書き込む
チャネル 78（2480 MHz）に 78 を書き込む
レジスタ 9
15:11
（予約済み）
10:7
PA_GN[3:0]
6:0
（予約済み）
（予約済み）
PA 出力レベル制御
（予約済み）
レジスタ 10
15:1
0
15:1
（予約済み）
（予約済み）
XTAL_OSC_EN
1: 水晶振動子ゲイン ブロックを有効にします
0: 水晶振動子ゲイン ブロックを無効にします
（予約済み）
（予約済み）
レジスタ 11
15
14:10
9
CW_MODE
（予約済み）
RSSI_DIS
Document Number: 001-80204 Rev. *A
1: Tx 変調を無効にします。CW のみ。
0: ノーマル Tx モード
（予約済み）
1: RSSI を無効にします
0: RSSI は正常に動作します。
Page 22 of 38
CYRF8935
表 10.
RF レジスタ情報 ( つづき )
ビット番号
ビット名
8:0
（予約済み）
説明
（予約済み）
レジスタ 23
15:3
（予約済み）
2
（予約済み）
TXRX_VCO_CAL_EN
1:0
1: すべての Tx/Rx で自動 VCO 補正を有効にし
ます。
0: 機能を無効にします
（予約済み）
（予約済み）
レジスタ 27
15:11
LDO_SP_SLEEP
10:0
（予約済み）
15:8
（予約済み）
LDO スリープ電流を設定します。レジスタ 27 の
設定については、28 ページの電気的特性 を参照
してください。
（予約済み）
レジスタ 29 - 読み取り専用 - 0x00xx
7:4
（予約済み）
RF_VER_ID [3:0]
3
このフィールドを使用し、デザインへのマイ
ナーな RF リビジョンを特定します。
（予約済み）
2:0
（予約済み）
デジタル バージョン
このフィールドを使用し、デザインへのマイ
ナーな デジタル リビジョンを特定します。
レジスタ 30 - 読み取り専用 - 0xf413
15:0
（予約済み）
（予約済み）
レジスタ 31 - 読み取り専用 - 0x1002
15:0
表 11.
シリコン ID
このフィールドを使用し、シリコン ID を特定
します。有効値は 0x1002 と 0x2002 です。
フレーマ レジスタ情報
ビット番
号
ビット名
R/W
説明
デフォルト
レジスタ 32
15:13
PREAMBLE_LEN
R/W
000b: 1 バイト
001b: 2 バイト
010b: 3 バイト
.
.
111b: 8 バイト
010b
12:11
SYNCWORD_LEN
R/W
11b: 64 ビット
{{Reg39[15:0],Reg38[15:0],Reg37[15:0],Reg36[15:0]}
10b: 48 ビット、{Reg39[15:0],Reg38[15:0],Reg36[15:0]}
01b: 32 ビット、{Reg39[15:0],Reg36[15:0]
00b: 16 ビット、{Reg36[15:0]}
11b
10:8
TRAILER_LEN
R/W
000b:
001b:
010b:
011b:
4 ビット
6 ビット
8 ビット
10 ビット
.
.
111b: 18 ビット
000b
7:6
DATA_PACKET_TYPE
R/W
00b: 非ゼロ復帰（NRZ）law データ
00b
Document Number: 001-80204 Rev. *A
Page 23 of 38
CYRF8935
表 11.
フレーマ レジスタ情報 ( つづき )
ビット番
号
ビット名
R/W
説明
5:4
FEC_TYPE
R/W
00b:
01b:
10b:
11b:
3:1
BRCLK_SEL
R/W
Selects output clock signal to BRCLK pin(for the NL 32-Pin 011b
QFN package only):
000b: LOW を維持
001b: 水晶バッファ出力
010b: 水晶 / 2
011b: 水晶 / 4
100b: 水晶 / 12
101b: TXCLK 1 MHz
110b: APLL_CLK（Tx, Rx 中に 12 MHz）
111b: LOW を維持
（予約済み）
W/R
0
FEC なし
予約済み
FEC23
予約済み
デフォルト
（予約済み）
00b
0B
レジスタ 35
15
（予約済み）
14
SLEEP_MODE
13
（予約済み）
（予約済み）
W
1: スリープ状態に入ります（水晶ゲイン ブロックをオフに設 0B
定 LDO レギュレータをオンに維持します（レジスタ値を維
持）。
SPI_SS が LOW になるとウェイクアップが開始します。これに
より、オンチップ クロック発振器が通常の動作を開始します。
0: 通常（IDLE）状態
（予約済み）
12
BRCLK_ON_SLEEP
R/W
1: 水晶がスリープ モードで動作
さらに電流が必要ですが、高速ウェイクアップが可能です
0: 水晶はスリープ モード中に停止します
電流を節約しますが、ウェイクアップにさらに時間がかかり
ます
1B
11:8
RE-TRANSMIT_TIMES
R/W
AUTO_ACK= 1 の時の最大再送信パケット試行
3H
7
MISO_TRI_OPT
R/W
1: MISO は、SPI_SS = 1（SPI に SPI スレーブ デバイスが 1 0B
つのみ）のときにも Low-Z を駆動します。
0: MISO は、SPI_SS = 1（SPI で複数の SPI スレーブ デバイ
スを許容）のときにトライステートになります。
6:0
SCRAMBLE_DATA
R/W
データ スクランブルのホワイトニング シード。ラジオ リン 00H
クの両端で同じ設定にする必要があります（Tx および Rx）
。
ゼロでない必要があります。
レジスタ 36
15:0
SYNC_WORD[15:0]
R/W
同期ワードの最も重要度の低いビットを最初に送信します
0000H
レジスタ 37
15:0
SYNC_WORD[31:16]
R/W
同期ワードの最も重要度の低いビットを最初に送信します
0000H
レジスタ 38
15:0
SYNC_WORD[47:32]
R/W
同期ワードの最も重要度の低いビットを最初に送信します
0000H
レジスタ 39
15:0
SYNC_WORD[63:48]
R/W
同期ワードの最も重要度の低いビットを最初に送信します
0000H
レジスタ 40
Document Number: 001-80204 Rev. *A
Page 24 of 38
CYRF8935
表 11.
フレーマ レジスタ情報 ( つづき )
ビット番
号
ビット名
R/W
説明
デフォルト
15:11
FIFO_EMPTY_THRESHOLD
R/W
Tx 中に、このフィールドは、FIFO フラグ信号が MCU または 00100B
アプリケーションに FIFO レジスタがほぼ空であることを通知
する時点を調整します。
最適な値は、個々のアプリケーション、および MCU またはア
プリケーションが FIFO にアクセスする速度に応じて異なりま
す。
10:6
FIFO_FULL_THRESHOLD
R/W
Rx 中に、このフィールドは、FIFO フラグ信号が MCU または 00100B
アプリケーションに FIFO レジスタがほぼ満杯であることを通
知する時点を調整します。
最適な値は、個々のアプリケーション、および MCU またはア
プリケーションが FIFO にアクセスする速度に応じて異なりま
す。
5:0
SYNCWORD_THRESHOLD
R/W
パケット受信を誤って開始する可能性がある、受信した同期 07H
ワード ビットの最大数を設定します ビット数は
（SYNCWORD_THRESHOLD - 1）です。例えば、7 に設定すると、最
大 6 同期ワード ビットがエラーになることができます。
レジスタ 41
15
CRC_ON
R/W
1: CRC オン
0: CRC オフ
14
SCRAMBLE_ON
R/W
送信データで連続 0 または 1 の長いパターンを削除します。 0B
受信時にスクランブルしていない元のデータを自動的に復元
します。
1: スクランブル オン
0: スクランブル オフ
13
PACK_LENGTH_EN
R/W
1: CYRF8935 は、ペイロードの最初のバイトをパケット長さの 1B
ディスクリプタ バイトとして見なします。
12
FW_TERM_TX
R/W
1: FIFO 書き込みポイントが読み取りポイントに等しい場合、 1B
CYRF8935
は Tx を終了し、FW はパケット長さを処理します。
0: FW（MCU）は長さを処理し、Tx を終了します
11
AUTO_ACK
R/W
1: データの受信後に、ACK を自動的に送信し、パケットが正 1B
しく受信されたことを確認します。
0: データの受信後に、ACK を送信せず、IDLE に移動してくだ
さい。
10
PKT_FIFO_POLARITY
R/W
1: PKT フラグ、FIFO フラグ アクティブ LOW
0: アクティブ HIGH
9:8
7:0
（予約済み）
CRC_INITIAL_DATA
R/W
R/W
（予約済み）
CRC 計算のための初期化定数
1B
0B
00B
00H
レジスタ 48 - 読み取り専用
15
CRC_ERROR
R
CRC エラーを受信ました
14
FEC23_ERROR
R
FEC23 エラーを示します
13:8
FRAMER_ST
R
フレーマの状態
7
SYNCWORD_RECV
R
1: 同期ワードを受信しました。受信ステータスでのみ利用で
きます。
受信ステータスの終了後に、必ず ‘0’ に設定します
6
PKT_FLAG
R
PKT フラグ表示
5
FIFO_FLAG
R
FIFO フラグ表示
（予約済み）
R
4:0
（予約済み）
レジスタ 50
Document Number: 001-80204 Rev. *A
Page 25 of 38
CYRF8935
表 11.
フレーマ レジスタ情報 ( つづき )
ビット番
号
15:0
ビット名
TXRX_FIFO_REG
R/W
R/W
説明
デフォルト
FIFO の間での MCU データ読み取り / 書き込みの場合このレジ 00H
スタを読み取ると、データを FIFO から削除します。
このレジスタに書き込むと、データを FIFO に追加します。
注 FIFO レジスタへの MCU またはアプリケーション アクセ
スはバイト毎（1 回につき 8 ビット）であり、他のレジスタ
の場合のように 16 ビットではありません。
レジスタ 52
15
CLR_W_PTR
W
14
（予約済み）
W
13:8
FIFO_WR_PTR
R
FIFO 書き込みポインタ
7
CLR_R_PTR
W
1: このビットを ‘1’ に書き込むときに、Rx FIFO ポインタ 0B
を 0 にクリアします
これは Tx ステータスでは利用できません。
6
（予約済み）
R
FIFO 読み取りポインタ（MCU により読み取るバイト数）
5:0
FIFO_RD_PTR
Document Number: 001-80204 Rev. *A
1: このビットを ‘1’ に書き込むときに、Tx FIFO ポインタ 0B
を 0 にクリアします
これは RX ステータスでは利用できません。
Page 26 of 38
CYRF8935
推奨レジスタ値
以下のレジスタ値はほとんどの標準的なアプリケーションで推奨されています。アプリケーションに応じて、若干の変更が必要と
なる場合があります。
表 12.
推奨レジスタ値
リセッ
レジスタ 電源オン
ト値
番号
（16 進）
多くのアプリケーションの
推奨値（16 進）
シリコン ID 0x1002[1]
シリコン ID 0x2002[1]
0
6FEF
6FE1
6FE1
1
5681
5681
5681
2
6619
5517
5517
4
5447
9CC9
9CD4
5
F000
6647
651F
7
0030
0000
0000
8
71AF
6C90
6C90
注記
RF 周波数を設定するために使用し、Tx/Rx パケットを開始
/ 終了します
9
3000
1920
7920
Tx 出力レベルを設定します。
10
7FFD
7FFD
7FFD
水晶振動子 スリープ パッチで使用します。
11
4008
0008
0000
0000
0008
0000
RSSI イネーブル
12
13
4855
4880
48BF
22
C0FF
00FF
00FF
23
8007
0005
0005
24
307b
0067
0067
25
1659
1659
1659
26
1833
19E0
1A30
27
9100
4200
4200
28
1800
1800
1800
32
1806
1000
1000
33
63F0
32A0
32A0
34
3000
1000
1000
35
0381
0F01
0F01
36
0000
固有の同期ワード 固有の同期ワード MAC アドレスと同様
37
0000
固有の同期ワード 固有の同期ワード MAC アドレスと同様
38
0000
固有の同期ワード 固有の同期ワード MAC アドレスと同様
39
0000
固有の同期ワード 固有の同期ワード MAC アドレスと同様
40
2107
2047
2047
FIFO フラグを構成
41
B800
F800
F800
CRC オン。SCRAMBLE オフ
最初のバイトはパケット長さ
AutoACK オフ
42
FD6B
FDFF
FDFF
43
000F
000F
000F
8 µA スリープ電流
パケット データ タイプ : NRZ、FEC なし、
BRCLK[2] = 12 / 4 = 3 MHz
AutoACK max Tx リトライ回数 = 3
6. 注 シリコン ID はレジスタ 31 から読み取れます。
7. 注 BRCLK 信号はベアダイだけで利用できます。パッケージ パーツでは使用できません。
Document Number: 001-80204 Rev. *A
Page 27 of 38
CYRF8935
絶対最大定格
出力への電流（LOW）............................. 10 mA
最大定格を超えると、デバイスの寿命が短くなる可能性があり
ます。ユーザ ガイドラインは未テストです。[8, 9]
静電放電電圧、HBM（QFN パッケージのみ）
RF ピン（ANT、ANTb）........................ >500 V
アナログ ピン XTALi、XTALo ................. >500 V
その他すべてのピン ......................... 2000 V
保存温度............................. –55 °C 〜 +125 °C
通電時の
周囲温度 ........................... –55 °C ～ +125 °C
ラッチアップ電流（JEDEC JESD78B、クラス II）. ±140 mA
VDD を基準にした GND ......... 0 ～ + 1.98 V の電圧電源
動作範囲
VDD_IO
または V を基準にした GND..... 0 ～ +3.63 V の電圧電源
トライステート（VSS – 0.5）～（VDD_IO + 0.5）での出力に印加
した DC 電圧電源
周囲
温度
0 °C ～ 70 °C
範囲
民生用
VIN
VDD_IO
+1.9 ～ 3.6 V +1.9 ～ 3.6 V
DC 入力電圧............（VSS – 0.5）から（VDD_IO + 0.5）
電気的特性
ウェハやダイ製品の場合、RF スペックはキャ楽ライゼーションのみによって保証され、製品テストによってではありません。
記号
説明
Min
Typ
Max
単位
テスト条件および注記
1.9
–
3.6
VDC
VDD_IO および VIN ピンへの入力
–
18.5
–
mA
送信出力 PA2。BRCLK[4] オフ。
–
13.7
–
mA
送信出力 PA12。BRCLK[4] オフ
電源電圧
VIN
DC 電源電圧範囲
消費電流
IDD_TX2
消費電流 – Tx
IDD_TX12
IDD_RX
消費電流 – Rx
–
18
–
mA
BRCLK[4] オフ
IDD_IDLE1
消費電流 – アイドル
–
1.1
–
mA
BRCLK[4] 出力オフ用に構成
IDD_SLPx
消費電流 – スリープ
–
1
–
µA[3]
温度 = +25 °C。
ファームウェア スリープ パッチを使用。(5
ページの初期化フローチャートスリープおよ
びウェイクアップ開始動作 )
レジスタ 27= 0x1200、VIN ≥ 3.00 VDC 専用
IDD_SLPr
–
8
–
µA[3]
温度 = +25 °C、ファームウェア スリープ
パッチを使用（5 ページの初期化フロー
チャートスリープおよびウェイクアップ開始
動作 ）
レジスタ 27= 0x4200。
IDD_SLPh
–
38
–
µA[3]
温度 = +70 °C
‘C’ グレード パーツ、ファームウェア ス
リープ パッチを使用（5 ページの初期化フ
ローチャートスリープおよびウェイクアップ
開始動作 ）
レジスタ 27= 0x4200
VIH
論理入力 HIGH
0.8 VDD_IO
–
1.2
VDD_IO
V
VIL
論理入力 LOW
0
–
0.8
V
8. 絶対最大定格とは、デバイスが損傷を受けないために超えてはならない限度値のことです。推奨動作条件は、デバイスが機能する条件を示していますが、特定
の性能限度を保証するものではありません。保証された仕様とテスト条件については、電気的特性を参照してください。
9. これらは静電気に弱いデバイスです。デバイスは静電気防止容器で搬送し、保管する必要があります。デバイスに接触する機器と作業員は適切に接地する必要
があります。作業台は、接地した伝導性マットで覆います。
10.基準値は以下の値を参照するものであり、保証された仕様とテスト条件ではありません。基準値は、VIN = 3 VDC, Ta = +250 C で算出されます。
Document Number: 001-80204 Rev. *A
Page 28 of 38
CYRF8935
電気的特性
( つづき )
ウェハやダイ製品の場合、RF スペックはキャ楽ライゼーションのみによって保証され、製品テストによってではありません。
記号
説明
Min
Typ
Max
単位
I_LEAK_IN
入力リーク電流
–
–
10
µA
VOH
論理出力 HIGH
0.8 VDD_IO
–
–
V
IOH = 100 µA ソース
VOL
論理出力 LOW
–
–
0.4
V
IOL = 100 µA シンク
I_LEAK_OUT
出力リーク電流
–
–
10
µA
トライステートの MISO
T_RISE_OUT
立ち上がり / 立ち下がり
時間（SPI MISO）
–
8
25
ns
7 pF コンデンサ負荷
T_RISE_IN
立ち上がり / 立ち下がり
時間（SPI MOSI）
–
–
25
ns
Tr_spi
CLK 立ち上がり、立ち下
がり時間（SPI）
–
–
25
ns
エラーのないレジスタ読み取り、書き込みが
必要。
F_OP
動作周波数範囲
2400
–
2482
MHz
無線での使用は、動作周波数に関して地域の
規制当局の管理下にあります。
–
<2:1
–
VSWR
受信モード。以下に示す LC マッチング回路
を使用して測定 12 ページの代表的な用途
–
<2:1
–
VSWR
転送モード。以下に示す LC マッチング回路
を使用して測定 12 ページの代表的な用途
VSWR_I
アンテナ ポートの不一致
（Z0 = 50 ）
VSWR_O
受信部
RxSbase
テスト条件および注記
12 ページの代表的な用途
For BER 0.1% で示す LC マッチング回路を
使用して測定
レシーバ感度
（FEC オフ）
–
–87
–
dBm
室温のみ
0 ppm 水晶振動子周波数エラー。
RxStemp
–
–84
–
dBm
過熱、
0 ppm 水晶振動子周波数エラー。
RxSppm
–
–84
–
dBm
室温のみ
80 ppm 合計周波数エラー
（± 40 ppm 水晶振動子周波数エラー、
RF リンクの各終端）
RxStemp+ppm
–
–80
–
dBm
室温のみ
80 ppm 合計周波数エラー
（± 40 ppm 水晶振動子周波数エラー、
RF リンクの各終端）
–20
0
–
dBm
–
1
–
µs
Rxmax-sig
最大使用可能信号
Ts
データ（記号）転送速度
室温のみ
BER 0.1% で。室温のみ。
最小搬送波 / 干渉波比
CI_cochannel
同一チャネル干渉
–
+9
–
dB
–60 dBm 任意の信号
CI_1
隣接チャネル干渉、1 MHz
オフセット
–
+6
–
dB
–60 dBm 任意の信号
CI_2
隣接チャネル
干渉、2 MHz オフセット
–
–12
–
dB
–60 dBm 任意の信号
CI_3
隣接チャネル
干渉、3 MHz オフセット
–
–24
–
dB
–67 dBm 任意の信号
Document Number: 001-80204 Rev. *A
Page 29 of 38
CYRF8935
電気的特性
( つづき )
ウェハやダイ製品の場合、RF スペックはキャ楽ライゼーションのみによって保証され、製品テストによってではありません。
記号
OBB
説明
帯域外ブロック 3
Min
Typ
Max
単位
テスト条件および注記
–
–27
–
dBm
30 MHz ～ 12.75 GHz[3]
アンテナ ピンで ACX BF2520 セラミック
フィルタを使用して測定 –67-dBm 任意の信
号、BER 0.1%。室温のみ。
12 ページの代表的な用途 [5] で示す LC マッ
チング回路を使用して測定
送信部
PAVH
[4]
RF 出力
PAVL
–
+1
–
dBm
PA0 (PA_GN = 0, Reg9 = 0x1820 for
Silicon ID[6] 0x1002 / 0x7820 for
Silicon ID[6] 0x2002)。室温のみ。
–
–11.2
–
dBm
PA12 (PA_GN = 12, Reg9 = 0x1E20 for
Silicon ID[6] 0x1002 / 0x7E20 for
Silicon ID[6] 0x2002)。
室温のみ。
TxPfx2
第 2 高調波
–
–45
–
dBm
12 ページの代表的な用途 で示す LC マッチ
ング回路を使用して測定。室温のみ。
TxPfx3
第 3 およびそれ以降の高
調波
–
–45
–
dBm
12 ページの代表的な用途 で示す LC マッチ
ング回路を使用して測定。室温のみ。
Df1avg
–
263
–
kHz
変調パターン : 11110000...
Df2avg
–
255
–
kHz
変調パターン : 10101010...
変調特性
帯域内スプリアス放射
IBS_2
2 MHz オフセット
–
–
–20
dBm
IBS_3
3 MHz オフセット
–
–
–30
dBm
IBS_4
–
–30
–
dBm
1
–
MHz
–75
–
dBc/Hz
100 kHz オフセット
–105
–
dBc/Hz
1 MHz オフセット
–40
–
+40
ppm
12 MHz 水晶参照周波数にを基準
–
100
150
µs
最終値の 30 kHz 以内までに整定 AutoCAL オ
フ。
–
250
350
µs
最終値の 30 kHz 以内までに整定 AutoCAL オ
ン。
–
0.17
0.3
V
受信状態中に測定
4 MHz オフセット
RF VCO および PLL 部
Fstep
チャネル（ステップ）サ
イズ
L100k
SSB 位相ノイズ
L1M
dFX0
THOP
水晶振動子周波数エラー
RF PLL
整定時間 [7]
THOP_AC
LDO 電圧レギュレータ部
VDO
ドロップアウト電圧
3. テストは中波帯周波数で実行し、通常それは 2460 MHz です。1MHz ステップで掃引することで、最大 24 の阻止周波数を除外することができます。これらの除
外周波数の内 5 つまでは、入力レベルを –50 dBm に減衰した状態に維持します。望ましい受信周波数に達しない阻止周波数については、帯域内高調波が、障
害を最も頻繁に発生させる原因となっています。このため、阻止する信号には適切な高調波フィルタを付けてください。
4. 一部のアプリケーションでは、このフィルタはアンテナに組み込むか、有効なアンテナ帯域幅で近似することができます。
5. 送信出力の測定は、12 ページの代表的な用途 で示しているマッチング ( 整合）回路の出力で実行します。
6. シリコン ID は、レジスタ 31 から読み取れます。
7. PLL 設定までの最大時間は設計保証されています（生産試験はされていません）。
Document Number: 001-80204 Rev. *A
Page 30 of 38
CYRF8935
SPI
CYRF8935 は 4 配線スレーブ SPI。すべての機能制御は SPI コマンドで実行します。
SPI にはピンが 4 本あります。
•
SPI_SS: スレーブ選択入力（アクティブ LOW）
•
CLK: シリアル クロック入力
•
MOSI: マスターアウト スレーブ イン
•
MISO: マスターイン スレーブ アウト
SPI トランザクション形式およびタイミング
SPI 読み取りおよび書き込みデータは常にバイトの倍数になります。最初のバイト（MSB）は、R/W 方向ビットで構成され、そのあ
とに 7 ビットのレジスタ アドレスが続きます。このバイトに続いて、1 つまたはそれ以上のバイト データがあります。
SPI を使用して内部レジスタにアクセスするときには、一部のレジスタは他とは異なる方法でアクセスすることに注意してくださ
い。表 13 は 3 つのタイプのレジスタを示しています。
表 13.
さまざまなレジスタの SPI アクセス方法
グループ 1
レジスタ
番号
0 ～ 31
RF/ アナログ レジスタ
グループ 2
グループ 3
32 ～ 42、52
50
ステーとおよびフレーマ構成レジスタ
FIFO 読み取り / 書き込み
グループ No.
説明
図 17.
アクセス方法
偶数のデータ バイトを書き込みます
任意の数のデータ バイトを読み取ります。レジス
タ上位バイトが最初に読み取られます
読み取り / 書き込み可能なデータ バイト
常にバイト毎
シングル バイト データ フォーマット
TSSS
TSSH
T1
TSS_HD
SPI_SS
CLK
MOSI
W/R
A6
A5
A4
A3
A2
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
MISO
S7
S6
S5
S4
S3
S2
S1
S0
d7
d6
d5
d4
d3
d2
d1
d0
図 18.
TSSS
2 バイト データ フォーマット
T1
TSSH
T1
TSS_HD
SPI_SS
CLK
MOSI
W/R
A6
A5
A4
A3
A2
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
D7
D6
D5
D4
D3
D2
D1
D0
MISO
S7
S6
S5
S4
S3
S2
S1
S0
d7
d6
d5
d4
d3
d2
d1
d0
d7
d6
d5
d4
d3
d2
d1
d0
図 19.
T SSS
マルチ バイト データ フォーマット 8
T1
T1
T SSH
T1
TSS_HD
SPI_SS
CLK
MOSI
W/R
A6
A5
A4
A3
A2
A1
A0
D7
D6
D0
D7
D0
D7
D0
D7
D0
D7
D0
MISO
S7
S6
S5
S4
S3
S2
S1
S0
d7
d6
d0
d7
d0
d7
d0
d7
d0
d7
d0
address
address + 1
address + n
注
8. レジスタ 50 を除くすべてのレジスタでは、単一の SPI トランザクションで 2 バイト以上のデータを読み取る、または書き込むときに、内部レジスタ アドレ
スはその値を１ずつ自動的にインクリメント処理します。これはオプションの組み込み機能であり、昇順のシーケンスで複数のレジスタを読み取るまたは書き
込むときに時間を節約します。
Document Number: 001-80204 Rev. *A
Page 31 of 38
CYRF8935
仕様
•
W/R ビット :
• 0: SPI の書き込み
• 1: SPI の読み取り
•
Dx: SPI マスタからのデータ ビット。読み取り中に、これらのビットは無視されます。
•
dx: SPI スレーブからのデータ ビット。書き込み中に、dx は Sx と同じになります。
•
Sx: Reg48[15:8] からのデータ、MSB が最初（ステータス バイト）。
図 20.
SPI_SS
TSS_SU
SPI タイミング図
TSCK
TSSS
TSSH
TSCKL
CLK
TSCKH
TSSU TSHD
MOSI
TSDO
TSDO2
MISO
TSDO1
表 14.
SPI タイミング要件
タイミング パラ
メータ
Min
Max
単位
注記
TSSS
20
–
ns
SPI_SS のアサートから CLK エッジへのセットアップ時間
TSSH
200
–
ns
SPI_SS のデアサートに必要なホールド時間
TSCKH
40
–
ns
CLK 最小 High 時間
TSCKL
20
–
ns
CLK 最小 Low 時間
TSCK
83
–
ns
最大 CLK クロックは 12 MHz です
TSSU
30
–
ns
MOSI セットアップ時間
TSHD
10
–
ns
MOSI ホールド時間
TSS_SU
10
–
ns
SPI_SS を有効にする前に、CLK は Low 時間をホールドします
TSS_HD
200
–
ns
最小 SPI 非アクティブ時間
TSDO
–
35
ns
MISO セットアップ時間、読み取り準備完了
TSDO1
–
5
ns
MISO がトライステートとして構成されている場合、MISO アサート時間
TSDO2
–
250
ns
MISO がトライステートとして構成されている場合、MISO デアサート時間
T1 Min_R50
350
–
ns
レジスタ 50（FIFO）を読み取るとき
T1 Min
83
–
ns
レジスタ 50（FIFO）を書き込むとき、またはレジスタ 50 以外のレジスタを読み取る
/ 書き込むとき
Document Number: 001-80204 Rev. *A
Page 32 of 38
CYRF8935
電気的動作特性
図 21.
一般的な送信 EVM、EVM スペクトル、Tx アイ
図 22.
Document Number: 001-80204 Rev. *A
EVM 機器セットアップ
Page 33 of 38
CYRF8935
状態概略図
OFF
VCO_Wait
vc
o_
ca
l
Sleep
wa
ep
sle
up
ke
IDLE
VCO_SEL
ck
_a
Document Number: 001-80204 Rev. *A
no a
uto_
ack
ck
_a
o
t
au
TX
packet
to
au
TX ack
RX
packet
TX_en
CK
NA
et
ck
p a ro r
er
ACK
received
k
ac
to_
au
RX_en
no
no CRC error
Wake Up
RX ack
Page 34 of 38
CYRF8935
注文情報
注文コード [9]
パッケージ
温度範囲
CYRF8935A-24LQXC
24 ピン（4 × 4 × 0.55 mm）Sawn QFN
民生用
CYRF8935A-4X14C
ウェハ パックでのダイ（14 mil）
民生用
CYRF8935A-4XW14C
ウェハ フォームでのダイ（14 mil）
民生用
注文コードの定義
CY
RF 8935
A ( 24 LQX / XXX ) ( C , I , E)
Thermal Rating
C = Commercial, I = Industrial, E = Extended
KGD Level /Package Type/ Die Thickness
24 - pin Sawn QFN package
X = Pb- free
Internal revision code
Part Number
Marketing code: RF = Wireless
( radio frequency) product family
Company ID: CY= Cypress
注
9. ダイとウェハの販売については、サイプレスの販売代理店までご相談ください。
Document Number: 001-80204 Rev. *A
Page 35 of 38
CYRF8935
パッケージ図
図 23.
Document Number: 001-80204 Rev. *A
24 ピン QFN（4 × 4 mm、0.55 mm ピッチ）
Page 36 of 38
CYRF8935
略号
表 15.
本書の表記法
本書で使用する略号
略号
測定単位
説明
表 16. 測定単位
ACK
確認（受信したパケット、エラーなし）
BER
ビット エラー率
°C
摂氏温度
BOM
部品表
dB
マイクロワット
CMOS
コンプリメンタリー金属酸化膜半導体
dBc
キャリアを基準としたデシベル
COB
チップ オン ボード
dBm
デシベル ミリワット
CRC
巡回冗長検査
Hz
ヘルツ
DUT
テスト中のデバイス
KB
1024 バイト
EMC
電磁環境適合性
Kbit
1024 ビット
kHz
キロヘルツ
k
キロオーム
MHz
メガヘルツ
M
メガオーム
A
マイクロアンペア
記号
測定単位
EVM
エラー ベクトル振幅
FEC
順方向エラー訂正
FER
フレーム エラー率
GFSK
ガウス周波数シフト キーイング
HBM
人体モデル
s
マイクロ秒
ISM
産業、科学、および医療
V
マイクロボルト
IRQ
割り込み要求
Vrms
マイクロボルト（実効値）
MAC
メディア アクセス制御
W
マイクロワット
MCU
マイクロコントローラ ユニット
mA
ミリアンペア
NRZ
非ゼロ復帰
ms
ミリ秒
OTA
無線
mV
ミリボルト
PLL
位相ロック ループ
nA
ナノアンペア
PN
疑似ノイズ
ns
ナノ秒
QFN
クアッド フラット リードなし
ナノボルト
RSSI
受信信号強度表示
nV
RF
無線周波数
pp
ピークピーク
ppm
100 万分の 1
ps
ピコ秒
Tx （トラン 送信
スミッター）
sps
1 秒あたりのサンプル数
V
ボルト
VCO
電圧制御発振器
VDC
ボルト直流
WEP
有線と同等のプライバシー
Rx （レシー 受信
バー）
Document Number: 001-80204 Rev. *A
オーム
Page 37 of 38
CYRF8935
改訂履歴
ドキュメントのタイトル： CYRF8935 WirelessUSB ™ -NL 2.4 GHz Low Power Radio
文書番号 : 001-80204
リビ
ジョン
ECN No.
変更起源
提出日
**
3632871
YYOS
06/04/2012
これは英語版 001-61351 Rev *I を翻訳した日本語版 Rev. ** です。
*A
4033656
YYOS
06/19/2013
これは英語版 001-61351 Rev *J を翻訳した日本語版 Rev. *A です。
変更内容
販売、ソリューション、および法律情報
ワールドワイドな販売と設計サポート
サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持していま
す。お客様の最寄りのオフィスについては、サイプレスのロケーション。
製品
自動車
クロック & バッファ
インタフェース
照明 & 電源管理
メモリ
光学 & イメージ センサ
PSoC
タッチセンサ
USB コントローラ
ワイヤレス /RF
PSoC ソリューション
cypress.com/go/automotive
cypress.com/go/clocks
cypress.com/go/interface
cypress.com/go/powerpsoc
cypress.com/go/plc
cypress.com/go/memory
psoc.cypress.com/solutions
PSoC 1 | PSoC 3 | PSoC 5
cypress.com/go/image
cypress.com/go/psoc
cypress.com/go/touch
cypress.com/go/USB
cypress.com/go/wireless
Copyright © 2005-2012 Cypress Semiconductor Corporation 本文書に記載される情報は、予告なく変更される場合があります。Cypress Semiconductor Corporation は、サイプレス製品に組み
込まれた回路以外のいかなる回路を使用することに対しても一切の責任を負いません。特許又はその他の権限下で、ライセンスを譲渡又は暗示することもありません。サイプレス製品は、サイプ
レスとの書面による合意に基づくものでない限り、医療、生命維持、救命、重要な管理、又は安全の用途のために仕様することを保証するものではなく、また使用することを意図したものでもあ
りません。さらにサイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことを合理的に予想される、生命維持システムの重要なコンポーネンツとしてサイプレス製品を使用するこ
とを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を
免除されることを意味します。
PSoC Designer ™及び Programmable System-on-Chip ™は、Cypress Semiconductor Corp. の商標、PSoC® は同社の登録商標です。本文書で言及するその他全ての商標又は登録商標は各社の所有物です。
全てのソースコード ( ソフトウェア及び / 又はファームウェア ) は Cypress Semiconductor Corporation ( 以下「サイプレス」) が所有し、全世界 ( 米国及びその他の国 ) の特許権保護、米国の
著作権法並びに国際協定の条項により保護され、かつそれらに従います。サイプレスが本書面によるライセンシーに付与するライセンスは、個人的、非独占的かつ譲渡不能のライセンスであって、
適用される契約で指定されたサイプレスの集積回路と併用されるライセンシーの製品のみをサポートするカスタムソフトウェア及び / 又はカスタムファームウェアを作成する目的に限って、サイ
プレスのソースコードの派生著作物を複製、使用、変更、そして作成するためのライセンス、並びにサイプレスのソースコード及び派生著作物をコンパイルするためのライセンスです。上記で指
定された場合を除き、サイプレスの書面による明示的な許可なくして本ソースコードを複製、変更、変換、コンパイル、又は表示することは全て禁止されます。
免責条項：サイプレスは、明示的又は黙示的を問わず、本資料に関するいかなる種類の保証も行いません。これには、商品性又は特定目的への適合性の黙示的な保証が含まれますが、これに限定
されません。サイプレスは、本文書に記載される資料に対して今後予告なく変更を加える権利を留保します。サイプレスは、本文書に記載されるいかなる製品又は回路を適用又は使用したことに
よって生ずるいかなる責任も負いません。サイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネンツとしてサイプ
レス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプ
レスはあらゆる責任を免除されることを意味します。
ソフトウェアの使用は、適用されるサイプレスソフトウェアライセンス契約によって制限され、かつ制約される場合があります。
Document Number: 001-80204 Rev. *A
Revised June 26, 2013
WirelessUSB および enCoRe はサイプレス セミコンダクタ社の商標です。本書で言及するすべての製品名および会社名は、それぞれの所有者の商標である場合があります。
Page 38 of 38