CY7C65215 带有 CapSense® 和 BCD 的 USB- 串行双通道 （UART/I2C/SPI）桥接 性能 USB 2.0 已认证，全速 （12 Mbps） ❐ 支持通信驱动类型 （CDC）、个人保健器件类型 （PHDC） 以及供应商的特定驱动程序 ❐ 电池充电检测（BCD）符合 USB 电池充电规范版本 1.2（外 设检测） ❐ 集成的 USB 终端电阻 ■ 可配置的双通道 UART 接口 ❐ 数据的转换速率高达 3 Mbps ❐ 通道上的每个发送和接收缓冲器均为 256 字节 ❐ 数据格式： • 7 至 8 个数据位 • 1 至 2 个停止位 • 无奇偶校验、偶校验、奇校验、标记或空格奇偶校验 ❐ 支持奇偶校验、溢出和帧错误 ❐ 支持使用 CTS、 RTS、 DTR、 DSR 的流控制 ■ 可配置的双通道 SPI 接口 ❐ 主 / 从器件的频率高达 3 MHz ❐ 数据宽度：4 位至 16 位 ❐ 通道上的每个发送和接收缓冲器均为 256 字节 ❐ 支持 Motorola、 TI 和 National SPI 模式 2 ■ 可配置的双通道 I C 接口 ❐ 主 / 从器件的频率高达 400 kHz 2 ❐ 支持多主控 I C ❐ 通道上的每个发送和接收缓冲器均为 256 字节 ® ■ CapSense ❐ 通过赛普拉斯供应的配置工具支持 SmartSense™ 自动调校 ❐ CapSense 按键的最大数量为：8 ❐ GPIO 链接到 CapSense 按键 ■ JTAG 接口：JTAG 主器件，用于在 400 kHz 频率下进行代码闪 烁 ■ 驱动器支持 VCOM 和 DLL ❐ Windows 8：32 位和 64 位版本 ❐ Windows 7：32 位和 64 位版本 ❐ Windows Vista：32 位和 64 位版本 ❐ Windows XP：32 位和 64 位版本 ❐ Windows CE ❐ Mac OS-X：10.6、 10.7 ❐ Linux：Kernel 版本 2.6.35 以及更高版本 ❐ Android：Gingerbread 及更高版本 ■ 时钟：集成的 48 MHz 时钟振荡器 ■ 支持总裁供电 / 自供电模式配置 ■ 低功耗下 USB 暂停模式 ■ 工作电压：1.71 至 5.5 V ■ 工作温度范围：–40 °C 至 85 °C ■ ESD 保护：2.2 kV HBM ■ RoHS 兼容的封装 ❐ 32 引脚 QFN (5 × 5 × 1 mm，间距为 0.5 mm） ■ 订购器件编号 ❐ CY7C65215-32LTXI ■ 通用输入 / 输出 （GPIO）引脚：17 ■ 配置工具 （Windows）用于配置： ❐ 供应商 ID （VID）、产品 ID （PID）以及产品与制造商描述 符 2 ❐ UART/I C/SPI/JTAG ❐ CapSense ❐ 充电器检测 ❐ GPIO ■ 应用 ■ 医疗 / 保健器件 ■ 销售点 （POS）终端 ■ 测试和测量系统 ■ 游戏系统 ■ 机顶盒 PC-USB 接口 ■ 工业 ■ 网络 ■ 使能传统外设上的 USB 连接事项 符合 USB 标准 具有 CapSense 和 BCD 的 USB 串行双通道桥接 （CY7C65215）完全符合 USB 2.0 规范、电池充电器规 范版本 1.2 以及 USB-IF Test-ID (TID) 40001521。 赛普拉斯 半导体 公司 文档编号：001-88949 版本 ** • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 修订时间：August 28, 2013 CY7C65215 目录 框图 ..................................................................................... 3 功能概述 .............................................................................. 3 USB 与充电器检测 ....................................................... 3 串行通信 ....................................................................... 3 CapSense .................................................................... 4 JTAG 接口 .................................................................... 4 GPIO 接口 .................................................................... 4 存储器........................................................................... 4 系统资源 ....................................................................... 4 暂停和恢复 ................................................................... 4 唤醒 .............................................................................. 5 软件 .............................................................................. 5 内部闪存配置................................................................ 6 电气规范 .............................................................................. 7 最大绝对额定值 ............................................................ 7 工作条件 ....................................................................... 7 器件级规范 ................................................................... 7 GPIO ........................................................................... 8 nXRES ......................................................................... 9 SPI 规范 ..................................................................... 10 I2C 规范...................................................................... 12 JTAG 规范 .................................................................. 12 CapSense 规范 .......................................................... 12 文档编号：001-88949 版本 ** 闪存存储规范.............................................................. 12 引脚说明 ............................................................................ 13 USB 供电配置.................................................................... 16 USB 总线供电配置 ..................................................... 16 自供电配置 ................................................................. 17 带可变 I/O 电压的 USB 总线供电................................ 18 应用示例 ............................................................................ 19 具有电池充电器检测功能的 USB 至 UART 双桥接 ..... 19 CapSense .................................................................. 21 USB 至双通道 （I2C/SPI）桥接 ................................. 22 订购信息 ............................................................................ 27 订购代码定义 ............................................................ 27 封装信息 ............................................................................ 28 缩略语................................................................................ 29 文档规范 ............................................................................ 29 测量单位 ..................................................................... 29 文档修订记录页 ................................................................. 30 销售、解决方案及法规信息 ............................................... 31 全球销售和设计支持 ................................................... 31 产品 ............................................................................ 31 PSoC 解决方案 ......................................................... 31 页：2/32 CY7C65215 框图 nXRES VDDD VCCD Voltage Regulator Reset Internal 48 MHz OSC Internal 32 KHz OSC USB VBUS VBUS Regulator USBDP Battery Charger Detection USBDM GND USB Transceiver with Integrated Resistor SCB 0 256 Bytes TX Buffer 256 Bytes RX Buffer UART/ SPI/I2C Channel 0 UART/SPI/I2C SCB 1 256 Bytes TX Buffer SIE 512 Bytes Flash Memory 256 Bytes RX Buffer UART/ SPI/I2C CapSense Channel 1 UART/SPI/I2C CapSense JTAG JTAG (Master) GPIO GPIO 功能概述 UART 引脚连接至工业标准 RS-232 收发器，以管理不同的电压 级别。 CY7C65215 是一个全速 USB 控制器。它能够使能无缝 PC 连接 用于外设和双通道串行接口 （如 UART、 SPI 以及 I2C）。 CY7C65215 集成了符合 USB 电池充电规范版本 1.2 中的 CapSense 和 BCD。另外，它还集成了电压调节器、振荡器以及 存储配置参数的闪存存储器，从而提供了经济高效的解决方案。 CY7C65215 支持总线供电和自供电模式，同时启用带有暂停和 远程唤醒信号的高校系统电源管理。它适用于 32 引脚 QFN 封 装。 CY7C65215 支持常用的 UART 功能，如奇偶校验错误和帧错误。 另外， CY7C65215 支持的波特率范围为 300 波特至 3 兆波特。 可以使用配置工具设置 UART 波特率。 USB 与充电器检测 USB CY7C65215 具有一个内置的 USB 2.0 全速收发器。该收发器包 含了 USB 数据线上的内部 USB 串联终端电阻和 USBDP 上的 1.5 kΩ 上拉电阻。 充电器检测 CY7C65215 支持用于外设检测的 BCD，并且符合 USB 电池充电 规范版本 1.2。它支持以下充电端口： UART 流控制 CY7C65215 器件支持使用以下控制信号对实现 UART 硬件流控 制：RTS# （请求发送） / CTS# （允许发送）和 DTR# （数据 终端就绪） / DSR# （数据装置就绪）。默认启用数据流控制。 使用配置工具可以禁用流量控制。 以下内容描述的是流控制信号： ■ CTS# （输入） / RTS# （输出） CTS# 可暂停或恢复通过 UART 接口进行的数据传输。通过取消 激活 CTS 信号，可暂停数据传输；通过激活 CTS#，可恢复数 据传输。暂停和恢复操作不会影响数据的完整性。接收缓冲器的 水印水平为 80%。接收缓冲器的数据达到该程度后， RTS# 信 号的激活状态被取消，通知传输器件停止进行数据传输。应用的 数据消耗减少数据积压。数据达到水印水平的 50% 后， RTS# 信号被激活以恢复数据接收。 ■ 标准下行端口 （SDP）：允许系统使用来自主机的高达 500 mA 的电流 ■ 充电下行端口 （CDP）：允许系统使用来自主机的高达 1.5 A 的电流 DSR#/DTR# 信号用于同 UART 建立通信链接。这些信号的功能 相得益彰，同 CTS# 和 RTS# 相似。 ■ 专用充电端口 （DCP）：允许系统使用来自墙插充电器的高达 1.5 A 的电流 SPI 接口 串行通信 CY7C65215 具有两个串行通信模块（SCB）。每个 SCB 可执行 UART、SPI 或一个 I2C 接口。256 字节的缓冲器可用于 TX 和 RX 线上。 UART 接口 通过 UART 接口，可以同工作速度为 3 Mbps 的其他 UART 器 件进行异步串行通信。它支持 7 至 8 个数据位、 1 至两个停止 位、奇校验、偶校验、标记、空格，不支持奇偶校验。 UART 接口支持信号格式兼容标准 UART 协议的全双工通信。可将 文档编号：001-88949 版本 ** ■ DSR# （输入） / DTR# （输出） SPI 接口支持 SPI 主器件和 SPI 从器件。该接口支持 Motorola、TI 和 National Microwire 协议。主器件和从模式中的最大工作频率 为 3 MHz。它支持大小介于 4 位到 16 位的数据传输操作 （详 细信息，请参考第 23 页上的 USB 至双通道 （I2C/SPI）桥接器 中的内容 )。 I2C 接口 I2C 接口实现完整的多主 / 从模式，并且支持的最高频率为 400 kHz。配置工具用来设置从器件模式中的 I2C 地址。该工具仅使 能从器件的偶地址。更多有关协议的详细信息，请参考 NXP I2C 规范版本 5。 页：3/32 CY7C65215 注意 系统资源 2 2 ■ I C 端口不允许使用更高电压，并且不能从 I C 系统其余部分被 供电系统 热插拔或独立供电。 ■ 除了VDDD = 1.71 V到 3.0 V外，根据NXP I2C规格修订版 5，最 小的下降时间未得到满足。通过给 VDDD = 3.0 V–3.6 V 范围添 加一个 50 pF 的电容，可以满足最小的下降时间。 CapSense 所有的 GPIP 引脚都支持 CapSense 功能。通过使用配置工具， 可以将任意 GPIO 引脚配置为检测引脚 (CS0–CS7)。当执行 CapSense 功能时，需要通过一个 2.2 nF 的电容将（被配置为调 制器电容 — Cmod 的）GPIO_0 引脚接地。（请参见第 22 页上 的图 10）。 CY7C65215 支持 CapSense 参数的 SmartSense 自动调试，而不用手动调试。 SmartSense 的自动调试可以弥补 印刷电路板 （PCB）的差异以及器件的工艺变化。 可以选择性地将任何一个 GPIO 引脚配置为一个 Cshield，并将 其连接到 CapSense 按键的屏蔽，如第 22 页上的图 10 所示。 屏蔽可以防止水滴引起的假触发，并保护 CapSense 操作 （传 感器对手指触摸做出反应）。通过将 GPIO 链接到 CapSense 按 键，可以识别某个手指的存在。使用配置工具，可以对 CapSense 功能进行配置。 CY7C65215 最多支持八个 CapSense 按键。更多有关 CapSense 的信息，请参见 CapSense 入门中的内容。 JTAG 接口 在主控模式下， CY7C65215 可支持 5 引脚 JTAG，使之能够使 用 400 kHz 的频率将代码存储到闪存中。 GPIO 接口 CY7C65215具有17个GPIO。如果执行了一个双引脚(I2C/2引脚 UART) 串行接口，那么，最多可以使用 17 个 GPIO 进行配置。使 用配置工具，对 GPIO 引脚进行配置。可配置的选项如下介绍： CY7C65215 通过支持 USB 挂起模式对电源使用进行控制。 CY7C65215 在总线供电或自供电模式中运行，其电压范围为 3.15 到 5.25 V。 时钟系统 CY7C65215 具有一个完整的集成时钟，不需要任何外部组件。 系统时钟为所有的子系统提供脉冲。 内部 48 MHz 振荡器 内部 48 MHz 振荡器是 CY7C65215 中的主要内部时钟源。 内部 32 kHz 振荡器 内部 32 kHz 振荡器是一个准确度不高的低功耗振荡器。它主要 用于为 USB 挂起模式中的外设操作生成时钟。 复位 复位模块确保可靠的加电复位或重配置到一个已知状态。外部器 件可通过使用 nXRES （低电平有效）引脚复位 CY7C65215。 挂起和恢复 当 USB 总线进入挂起状态时， CY7C65215 器件将设置 SUSPEND 引脚。在总线供电模式中使用该器件，这样操作将满 足 USB 2.0 规格中严格的挂起电流要求。发生以下两个情况中 的某一种时，该器件将从挂起状态恢复： 1. 在 USB 总线上检测到任何活动 2. 激活 WAKEUP 引脚，使之为主机生成远程唤醒信号 唤醒 在 USB 总线上， WAKEUP 引脚用于生成远程唤醒信号。只有 主机通过 SET_FEATURE 请求使能该性能时，远程唤醒信号才 被发送。在 USB 枚举过程中，器件将通过配置描述符给主机提 供远程唤醒支持。通过配置工具， CY7C65211 器件可以使能 / 禁用远程唤醒性能，并使该性能的极性可用。 ■ TRISTATE：GPIO 为三态 ■ DRIVE 1：输出静态 1 ■ DRIVE 0：输出静态 0 ■ POWER#：总线供电设计的电源控制 软件 ■ TXLED#：USB 发送期间驱动 LED ■ RXLED#：USB 接收期间驱动 LED 赛普拉斯提供了一组完整的软件驱动程序以及一个配置工具，便 于在系统开发过程中使能产品的配置。 ■ TX 或 RX LED#：USB 发送或接收期间驱动 LED 可以配置 GPIO，使之以 8 mA 的电流强度驱动 LED。 ■ BCD0/BCD1：用来指示 USB 充电器类型的双引脚输出 ■ BUSDETECT：连接到 VBUS 引脚，用于 USB 主机检测 ■ CS0–CS4：CapSense 按键输入 （检测引脚） ■ 指出被按下的 CapSense 按键。 ■ Cmod:外部调制器电容通过一个2.2 nF的电容器(±10%)接地( 仅适用于 GPIO_0） ■ Cshield：防水屏蔽 Linux 操作系统的驱动程序 赛普拉斯提供了用户模式的 USB 驱动程序库 (libcyusbserial.so)，用来提取供应商指令给 UART 接口并给用 户应用程序带来简化的 API 接口。该库使用标准的开源 libUSB 库，以使能 USB 通信。赛普拉斯的串行库通过使用 Linux ‘udev’ 机制支持 USB 的即插即用性能。 CY7C65215 支持 Linux 内核捆绑的标准 USB CDC UART 类驱动 程序。 Android 支持 CY7C65215 解决方案中包括一个 Android Java 类 — CyUsbSerial.java。它提供一组用来与器件通信的接口函数。 存储器 Mac OSx 的驱动程序 CY7C65215 具有大小为 512 字节的闪存。闪存用于存储 USB 参 数，如 VID/PID、序列号、产品和制造商描述符。通过配置工 具，可以对这些参数进行编程。 赛普拉斯提供了一个基于 libUSB 的动态链接共享库 (CyUSBSerial.dylib)，从而能够与 CY7C65215 器件进行通信。 文档编号：001-88949 版本 ** 此外，该器件还支持本地 Mac OSx CDC UART 类的驱动程序。 页：4/32 CY7C65215 Windows 操作系统的驱动程序 对于 Windows 操作系统 (XP、 Vista、 Win7 以及 Win8)，赛普 拉斯提供了一个用户模式的动态链接库 — CyUSBSerial DLL — 以便提取 CY7C65215 器件的供应商专用接口，同时为用户提供 方便易用的 API。它分别为供应商特定 UART 和 PHDC 提供了 接口 API 和特定类的 API。 此外，还提供了虚拟 COM 端口驱动程序 — CyUSBSerial.sys— 用于执行 USB CDC 类驱动程序。赛普拉斯 Windows 驱动程序有以下特点： ■ 与 Windows 驱动程序基础 （WDF）相兼容 ■ 与所有 USB 2.0 兼容的器件相兼容 ■ 与赛普拉斯 USB 3.0 兼容的器件相兼容 它们同时支持 Windows 即插即用、电源管理和 USB 远程唤醒 等特性。 还可将 Windows 标准 USB CDC UART 类的驱动程序用于 CY7C65215。 CY7C65215 解决方案还包括适用于 Windows-CE 平台的动态链 接库 （DLL）和 CDC UART 驱动程序库。 器件配置工具 （仅适用于 Windows） 基于 Windows 的配置工具可用于配置器件的初始化参数。该图 形用户应用程序提供了一个交互式接口，用于定义存储于器件闪 存中的各项引导参数。 该工具允许用户将用户选定的配置保存为文本或 xml 格式的文 件。用户还可以通过该工具加载格式为文本或 xml 的选定配置。 该配置工具支持以下操作： ■ 查看器件的当前配置 ■ 选择并配置 UART/I2C/SPI、 CapSense、电池充电以及 GPIO ■ 配置 USB VID、 PID 和字符串描述符 ■ 保存或加载配置 您可以在 www.cypress.com 网站上免费下载配置工具和驱动程 序。 Windows-CE 支持 文档编号：001-88949 版本 ** 页：5/32 CY7C65215 内部内存配置 内部闪存存储器可用于存储下表中的各项配置参数。所提供的免费配置工具用于配置下表中的各项参数，以满足 USB 接口的应用特 定要求。可从 www.cypress.com 下载配置工具和驱动程序。 表 1. 内部闪存的配置 参数 默认值 说明 USB 配置 USB 供应商 ID (VID) 0x04B4 默认为赛普拉斯的 VID。可将其配置为客户的 VID USB 产品 ID （PID） 0x0005 默认为赛普拉斯的 PID。可将其配置为顾客 PID 制造商字符串 赛普拉斯 产品字符串 USB 串行 （双通道） 最大电流消耗 远程唤醒 USB 接口协议 BCD 可将其配置为最大为 64 个字符的任何字符串 可将其配置为最大为 64 个字符的任何字符串 串行字符串 功耗模式 可被配置为最大为 64 个字符的任何字符串 总线供电 100 mA 启用 CDC 禁用 可被配置为总线供电或自供电模式 可配置为从 0 至 500 mA 的任何值。根据该值，更新配置描述符 可被禁用。可通过激活 WAKEUP 引脚来初始化远程唤醒 可被配置为 CDC、 PHDC 或赛普拉斯供应商类型 默认状态下，充电器检测功能被禁用。使能 BCD 时，三个 GPIO 必须被配 置为 BCD GPIO 配置 GPIO_0 TXLED# GPIO_1 RXLED# GPIO_2 DSR#_0 GPIO_3 RTS#_0 GPIO_4 CTS#_0 GPIO_5 TxD_0 GPIO_6 POWER# GPIO_7 TRISTATE GPIO_8 RxD_0 GPIO_9 DTR#_0 GPIO_10 RxD_1 GPIO_11 TxD_1 GPIO_12 RTS#_1 GPIO_13 CTS#1 GPIO_14 DSR#_1 GPIO_15 DTR#_1 GPIO_16 TRISTATE GPIO_17 TRISTATE GPIO_18 TRISTATE 文档编号：001-88949 版本 ** GPIO 的配置情况如第 16 页上的表 16 所述。 页：6/32 CY7C65215 电气规范 静电放电电压 ESD 保护电平为： 最大绝对额定值 超过最大额定值 [1] 可能会缩短器件的使用寿命。 ■ 2.2 kV HBM/JESD22-A114 存放温度 ....................................................... –55 °C 至 +100 °C 栓锁电流 ......................................................................... 140 mA 供电 （工业级） 环境温度 ....................................................... –40 °C 至 +85 °C 每个 GPIO 的电流............................................................ 25 mA 接地电位的供电电压 VDDD ............................................................................... 6.0 V VBUS ................................................................................. 6.0 V 运行条件 TA （带电工作环境温度） 工业级............................................................. –40 °C 至 +85 °C VCCD ........................................................................... ...1.95 V VBUS 供电电压 ................................................. 3.15 V 至 5.25 V VGPIO ......................................................................VDDD + 0.5 VDDD 供电电压................................................. 1.71 V 至 5.50 V VCCD 供电电压................................................ 1.71 V 至 1.89 V 器件级规范 除非另有说明，否则这些规范的适用条件是：–40 °C TA 85 °C， TJ 100 °C 和供电电压范围 1.71 V 至 5.50 V。 表 2. 直流规范 参数 VBUS VDDD 说明 VBUS 供电电压 VDDD 供电电压 最大值 3.15 典型 值 3.30 4.35 5.00 1.71 1.80 1.89 V 2.0 3.3 5.5 V _ 1.80 _ V 请勿用该输出电压驱动外部器 件。 • 1.71 V VDDD 1.89 V：短 接 VCCD 引脚到 VDDD 引脚 • VDDD > 2 V — 在 VCCD 引脚 与地之间装上一个 1 µF 的电容 （Cefc） 1.00 1.30 1.60 µF 绝缘介质为 X5R 的陶瓷或性能更 好的电容 最小值 单位 详情 / 条件 3.45 V 5.25 V 通过使用配置程序工具 VBUS 来 设置和配置正确的电压范围。默 认电压为 5 V。 用来设置 I/O 和内核的电压。通 过使用配置程序工具 VDDD 来设 置和配置正确的电压范围。默认 电压为 3.3 V。 VCCD 输出电压 （供给内核逻辑） Cefc 外部稳压器电压旁路 IDD1 工作供电电流 _ 20 _ mA USB 2.0 FS，转换速率为 1 Mbps 的单通道 UART，没有进行 GPIO 切换 IDD2 USB 暂停供电电流 _ 5 _ µA 不包含通过 USBDP 中上拉电阻 的电流 最小值 47.04 典型值 48 最大值 48.96 47.88 48 48.12 表 3. 交流规范 参数 F1 说明 频率 F2 单位 Mhz 详情 / 条件 非 USB 模式 USB 模式 Zout USB 驱动器输出阻抗 28 – 44 Twakeup 从 USB 暂停模式唤醒 – 25 – µs 注意： 1. 配置各个参数超过上述最大绝对值可能会给器件造成永久性损害。长期使用最大绝对值工作可能会影响器件的可靠性。如果配置的参数值低于最大绝对值且大于正 常工作值，器件的工作情况与规范中介绍的内容可能有差异。 文档编号：001-88949 版本 ** 页：7/32 CY7C65215 GPIO 表 4. GPIO 的直流规范 参数 说明 最小值 0.7 × VDDD 典型值 – 最大值 – 单位 V CMOS 输入 _ – 0.3 × VDDD V CMOS 输入 LVTTL 输入， VDDD< 2.7 V 0.7 × VDDD – – V VIL LVTTL 输入， VDDD < 2.7 V _ – 0.3 × VDDD V VIH[2] VIL LVTTL 输入， VDDD > 2.7 V 2 – – V VIH[2] VIL 输入电压的上限阈值 VIH[2] 输电压电平电压 详情 / 条件 – – 0.8 V 输出高电平电压 VDDD –0.4 – – V IOH = 4 mA， VDDD = 5 V +/- 10% VOH 输出高电平电压 VDDD –0.6 – – V IOH = 4 mA， VDDD = 3.3 V +/- 10% VOH 输出高电平电压 VDDD –0.5 – – V IOH = 1 mA， VDDD = 1.8 V +/- 5% VOL 输出低电平电压 – – 0.4 V IOL = 8 mA， VDDD = 5 V +/- 10% VOL 输出低电平电压 – – 0.6 V IOL = 8 mA， VDDD = 3.3 V +/- 10% VOL 输出低电平电压 – – 0.6 V IOL = 4 mA， VDDD = 1.8 V +/- 5% Rpullup 上拉电阻 3.5 5.6 8.5 kΩ Rpulldown 下拉电阻 3.5 5.6 8.5 kΩ – – 2 nA VOH LVTTL 输入， VDDD > 2.7 V 25 °C， VDDD = 3.0 V IIL 输入漏电流 （绝对值） CIN 输入电容 – – 7 pF 输入迟滞 LVTTL ； VDDD > 2.7 V 输入迟滞 CMOS 25 40 – mV 0.05 ×VDDD – – mV 典型值 – 最大值 12 单位 ns 详情 / 条件 VDDD = 3.3 V/ 5.5 V， Cload = 25 pF Vhysttl Vhyscmos 表 5. GPIO 交流规范 参数 说明 TRiseFast1 快速模式下的上升时间 最小值 2 TFallFast1 快速模式下的下降时间 2 – 12 ns VDDD = 3.3 V/ 5.5 V， Cload = 25 pF TRiseSlow1 慢速模式下的上升时间 10 – 60 ns VDDD = 3.3 V/ 5.5 V, Cload = 25 pF TFallSlow1 慢速模式下的下降时间 10 – 60 ns VDDD = 3.3 V/ 5.5 V， Cload = 25 pF TRiseFast2 快速模式下的上升时间 2 – 20 ns VDDD = 1.8 V，Cload = 25 pF TFallFast2 快速模式下的下降时间 20 – 100 ns VDDD = 1.8 V，Cload = 25 pF TRiseSlow2 慢速模式下的上升时间 2 – 20 ns VDDD = 1.8 V，Cload = 25 pF TFallSlow2 慢速模式下的下降时间 20 – 100 ns VDDD = 1.8 V，Cload = 25 pF 文档编号：001-88949 版本 ** 页：8/32 CY7C65215 注意： 2. VIH 的值不能超过 VDDD + 0.2 V。 文档编号：001-88949 版本 ** 页：9/32 CY7C65215 nXRES 表 6. nXRES 直流规范 VIH 参数 输入高电平电压 说明 最小值 0.7 × VDDD 典型值 – 最大值 – 单位 V 详情 / 条件 VIL 输入低电平电压 – – 0.3 × VDDD V Rpullup 上拉电阻 3.5 5.6 8.5 kΩ CIN 输入电容 – 5 – pF Vhysxres 输入电压迟滞 – 100 – mV 说明 最小值 1 典型值 – 最大值 – 单位 µs 详情 / 条件 说明 最小值 0.3 典型值 _ 最大值 3000 单位 kbps 详情 / 条件 表 7. nXRES 交流规范 参数 Tresetwidth 复位脉冲宽度 表 8. UART 交流规范 参数 FUART UART 比特率 文档编号：001-88949 版本 ** 单 SCB：TX + RX 双 SCB：TX 或 RX 页：10/32 CY7C65215 SPI 规范 图 1. SPI 主控时序 FSPI SCK (CPOL=0, Output) SCK (CPOL=1, Output) TDSI MISO (input) MSB LSB TDMO MOSI (output) THMO MSB LSB SPI Master Timing for CPHA = 0 (Refer to Table 17) FSPI SCK (CPOL=0, Output) SCK (CPOL=1, Output) TDSI MISO (input) LSB TDMO MOSI (output) MSB THMO LSB MSB SPI Master Timing for CPHA = 1 (Refer to Table 17) 文档编号：001-88949 版本 ** 页：11/32 CY7C65215 图 2. SPI 从器件时序 SSN (Input) FSPI SCK (CPOL=0, Input) TSSELSCK SCK (CPOL=1, Input) TDSO MISO (Output) THSO LSB MSB LSB MSB TDMI MOSI (Input) SPI Slave Timing for CPHA = 0 (Refer to Table 17) SSN (Input) FSPI SCK (CPOL=0, Input) TSSELSCK SCK (CPOL=1, Input) TDSO MISO (Ouput) THSO LSB MSB LSB MSB TDMI MOSI (Input) SPI Slave Timing for CPHA = 1 (Refer to Table 17) 文档编号：001-88949 版本 ** 页：12/32 CY7C65215 表 9. SPI 交流规范 参数 说明 FSPI SPI 工作频率 （主 / 从器件） WLSPI SPI 字长度 SPI 的主模式 TDMO 最小值 _ 典型值 _ 最大值 3 单位 MHz 4 – 16 位 详情 / 条件 单 SCB：TX + RX 双 SCB：TX 或 RX Sclock 驱动沿后的 MOSI 有效时长 – – 15 ns TDSI Sclock 捕获沿前的 MISO 有效时长 20 – – ns THMO 关于从设备捕获沿的先前 MOSI 数 据保持时间 0 – – ns 40 – – ns _ _ 104.4 ns 0 – – ns 100 – – ns 说明 最小值 1 典型值 – 最大值 400 单位 kHz 详情 / 条件 说明 最小值 – 典型值 – 最大值 400 单位 kHz 详情 / 条件 SPI 的从属模式 TDMI Sclock 捕获沿到来前 MOSI 的有效时 长 TDSO Sclock 驱动沿到来后的 MISO 有效时 长 THSO 早期 MISO 数据的保持时间 TSSELSCK SCK 有效到第一个 SCK 有效沿的时 长 I2C 规范 表 10. I2C 交流规范 参数 I2C 频率 FI2C JTAG 规格 表 11. JTAG 直流电规范 参数 FJTAG JTAG 工作频率 （主器件） 代码闪烁 CapSense 规格 表 12. CapSense 交流规范 参数 说明 VCSD 工作电压范围 SNR 手指计数与噪声比率 最小值 1.71 典型值 – 最大值 5.50 单位 V 详情 / 条件 5 – – 比率 传感器电容范围为 9 到 35 pF ；手指电容 >= 0.1 pF 灵敏度 闪存存储器规格 表 13. 闪存存储器规范 参数 说明 闪存耐久性 典型值 – 最大值 – 单位 Fend 最小值 100 K Fret 闪存的数据保留。 TA 85 °C， 10 K 编程 / 擦除周期 10 – – 年 文档编号：001-88949 版本 ** 详情 / 条件 周期 页：13/32 CY7C65215 引脚说明 引脚 [3] 类型 名称 默认值 1 电源 VDDD _ 2 SCB/GPIO SCB0_0 GPIO_8 RxD_0 GPIO/SCB0。请查阅表 14 和第 16 页上的表 16 3 SCB/GPIO SCB0_5 GPIO_9 DTR#_0 GPIO/SCB0。请查阅表 14 和第 16 页上的表 16 4 5 电源 SCB/GPIO SCB1_0 6 SCB/GPIO SCB1_1 7 SCB/GPIO SCB1_2 8 SCB/GPIO SCB1_3 9 SCB/GPIO 10 SCB/GPIO 11 VSSD 说明 供电给器件内核和接口，电压值的范围为 1.71 至 5.5 V 数字地端 GPIO_10 – RxD_1 GPIO_11 TxD_1 GPIO/SCB1。请查阅表 15 和第 16 页上的表 16 GPIO_12 RTS#_1 GPIO/SCB1。请查阅表 15 和第 16 页上的表 16 GPIO_13 CTS#_1 GPIO/SCB1。请查阅表 15 和第 16 页上的表 16 SCB1_4 GPIO_14 DSR#_1 GPIO/SCB1。请查阅表 15 和第 16 页上的表 16 SCB1_5 GPIO_15 DTR#_1 GPIO/SCB1。请查阅表 15 和第 16 页上的表 16 GPIO/SCB1。请查阅表 15 和第 16 页上的表 16 输出 SUSPEND _ 表示器件处于暂停模式。通过使用配置工具配置为低电平 / 高 电平有效 12 输入 WAKEUP _ 将器件从暂停模式唤醒。通过使用配置工具将其配置为低电平 / 高电平有效 13 GPIO GPIO_16 TRISTATE 14 USBIO USBDP – USB 数据信号正端，集成了终端电阻和 1.5 k 的上拉电阻 15 USBIO USBDM – USB 数据信号负端，集成了终端电阻。 16 电源 VCCD – 稳压供应，连接到 1 µF 的电容或 1.8 V 的电压 17 电源 nXRES VSSD – 数字地端 18 nXRES _ 芯片复位，低电平有效。若不使用，不要连接该引脚，或者将 它连接至上拉电阻。 19 电源 VBUS – VBUS 的电压值范围为 3.15 V 至 5.25 V 20 VSSD – 数字地端 21 电源 GPIO GPIO_17 TRISTATE GPIO。请查阅第 16 页上的表 16 22 GPIO GPIO_18 TRISTATE GPIO。请查阅第 16 页上的表 16 23 电源 VDDD – 为器件内核和接口提供电源，电压值范围为 1.71 至 5.5 V 24 电源 VSSA _ 模拟接地 25 GPIO GPIO_0 TXLED# GPIO。请查阅第 16 页上的表 16 GPIO_1 GPIO。请查阅第 16 页上的表 16 26 GPIO RXLED# GPIO。请查阅第 16 页上的表 16 27 SCB/GPIO SCB0_1 GPIO_2 DSR#_0 GPIO/SCB0。请查阅表 14 和第 16 页上的表 16 28 SCB/GPIO SCB0_2 GPIO_3 RTS#_0 GPIO/SCB0。请查阅表 14 和第 16 页上的表 16 29 SCB/GPIO SCB0_3 GPIO_4 CTS#_0 GPIO/SCB0。请查阅表 14 和第 16 页上的表 16 30 SCB/GPIO SCB0_4 GPIO_5 TxD_0 GPIO/SCB0。请查阅表 14 和第 16 页上的表 16 31 GPIO GPIO_6 POWER# GPIO。请查阅第 16 页上的表 16 32 GPIO GPIO_7 TRISTATE GPIO。请查阅第 16 页上的表 16 注意： 3. 需要连接所有输入引脚。 文档编号：001-88949 版本 ** 页：14/32 CY7C65215 SCB0_1/GPIO_2 GPIO _ 1 GPIO_ 0 25 SCB0_2/GPIO_3 28 26 SCB0_3/GPIO_4 29 27 GPIO_6 SCB0_4/GPIO_5 30 GPIO_7 32 31 图 3. 32 引脚 QFN 引脚分布 VDDD 1 24 VSSA SCB0_0/ GPIO_8 2 23 VDDD SCB0_5/ GPIO_9 3 22 GPIO_18 VSSD 4 21 GPIO_17 SCB1_0/ GPIO_10 5 20 VSSD SCB1_1/ GPIO_11 6 SCB1_2/ GPIO_12 SCB1_3/ GPIO_13 CY7C65215 -32 QFN Top View 15 16 USBDM VCCD 14 13 GPIO_16 USBDP 12 WAKEUP VSSD 11 17 SUSPEND 8 9 nXRES 10 18 SCB1_5/GPIO_15 VBUS 7 SCB1_4/GPIO_14 19 表 14. 串行通信模块 （SCB0）配置 引脚 串行端口 0 2 SCB0_0 27 SCB0_1 28 SCB0_2 29 30 3 模式 0* 模式 1 模式 2 6 引脚 UART 4 引脚 UART 2引脚UART RxD_0 RxD_0 RxD_0 DSR#_0 模式 3 模式 4 模式 5 模式 6 SPI 主器件 GPIO_8 SPI 从器件 GPIO_8 I2C 主器件 GPIO_8 I2C 从器件 GPIO_8 SSEL_IN_0 GPIO_2 GPIO_2 GPIO_2 GPIO_2 SSEL_OUT_0 RTS#_0 RTS#_0 GPIO_3 MISO_IN_0 SCB0_3 CTS#_0 CTS#_0 GPIO_4 MOSI_OUT_0 MOSI_IN_0 SDA_0 SDA_0 SCB0_4 TxD_0 TxD_0 TxD_0 SCLK_OUT_0 SCLK_IN_0 GPIO_5 GPIO_5 SCB0_5 DTR#_0 GPIO_9 GPIO_9 GPIO_9 GPIO_9 GPIO_9 GPIO_9 MISO_OUT_0 SCL_OUT_0 SCL_IN_0 * 注意：器件被默认配置为模式 0。可通过由赛普拉斯供应的配置程序工具配置其他模式。 表 15. 串行通信模块 （SCB1）配置 模式 0* 模式 1 模式 2 模式 3 模式 4 模式 5 模式 6 模式 7 4 引脚 UART RxD_1 2 引脚 UART RxD_1 SPI 主器件 SPI 从器件 I2C 主器件 I2C 从器件 SCB1_0 6 引脚 UART RxD_1 MISO_IN_1 JTAG 主器件 TDI 6 SCB1_1 TxD_1 TxD_1 TxD_1 MOSI_OUT_1 MOSI_IN_1 SDA_1 SDA_1 TDO 7 SCB1_2 RTS#_1 RTS#_1 GPIO_12 SSEL_OUT_1 SSEL_IN_1 GPIO_12 GPIO_12 TMS 8 SCB1_3 CTS#_1 CTS#_1 GPIO_13 SCLK_OUT_1 SCLK_IN_1 GPIO_13 GPIO_13 TCK 9 SCB1_4 DSR#_1 GPIO_14 GPIO_14 GPIO_14 GPIO_14 GPIO_14 GPIO_14 TRST# 10 SCB1_5 DTR#_1 GPIO_15 GPIO_15 GPIO_15 GPIO_15 GPIO_15 GPIO_15 GPIO_15 引脚 串行端口 1 5 MISO_OUT_1 SCL_OUT_1 SCL_IN_1 * 注意：器件被默认配置为模式 0。可通过由赛普拉斯供应的配置程序工具配置其他模式。 GPIO SCB0 SCB1 文档编号：001-88949 版本 ** 页：15/32 CY7C65215 表 16. GPIO 配置 GPIO 配置选项 TRISTATE 说明 I/O 为三态的 DRIVE 1 静态输出 1 DRIVE 0 静态输出 0 POWER# 该输出用于控制通过开关供给外部逻辑的电源，在未配置 USB 器件和 USB 暂停期间，会 使器件掉电。 0 — USB 器件处于配置状态 1 — USB 器件处于未配置状态或处于 USB Suspend 模式 TXLED# 在 USB 发送数据期间驱动 LED RXLED# 在 USB 接收数据期间驱动 LED TX 或 RX LED# BCD0 BCD1 BUSDETECT CS0、 CS1、 CS2、 CS3、 CS4、 CS5、 CS6、 CS7 在 USB 发送或接收数据期间驱动 LED 可配置电池充电器检测引脚以指出 USB 充电器的类型 （SDP、 CDP 或 DCP） 配置示例： 00 — 高达 100 mA （未配置状态） 01 — SDP （高达 500 mA） 10 — CDP/DCP （高达 1.5 A） 11 — 暂停 （高达 2.5 mA） 使用配置工具进行配置该真值表 VBUS 检测。使用 BCD 特性时，通过使用电阻网将 VBUS 连接到该引脚，可以实现 VBUS 检 测功能 （参见第 20 页）。 CapSense 按键输入 （最多为 8 个） CSout0、 CSout1、 CSout2、 CSout3 指出哪个按键被按下 Cmod （仅使用于 GPIO_0 上） Cshield （可选） 外部调制电容，将一个 2.2 nF 的电容 （±10%）接地 防水屏蔽 注意：可以使用赛普拉斯的配置工具配置任何可用的 GPIO 引脚上的这些信号选项。 文档编号：001-88949 版本 ** 页：16/32 CY7C65215 USB 电源配置 以下部分介绍的是 CY7C65215 可用的 USB 电源配置。请参见第 14 页上的引脚说明 部分内容，了解信号的详细信息。 USB 总线供电配置 图 4 显示的是总线供电设计中 CY7C65215 的示例。由于 VBUS 有一个内部调压器，因此可以将之直接连接到 CY7C65215。 USB 总线供电系统必须遵循下面各项要求： 1. 进行 USB 枚举前，输入系统的电流不能超过 100 mA( 未配置 状态）。 2. 在 USB 挂起模式下，系统不应输入超过 2.5mA 的电流。 3.（运行期间能够输入超过 100 mA 的电流）高功耗的总线供电 系统必须使用 （通过 GPIO 配置） POWER# 来确保：进行 USB枚举前电流消耗低于100 mA；在USB挂起状态中电流消 耗低于 2.5 mA。 4. 从 USB 主机输入系统的电流不能超过 500 mA。 需要通过使用一个配置工具来更新 CY7C65215 闪存中的配置描 述符，以指示系统所需要的总线供电和最大电流。 图 4. 总线供电配置 CY7C65215 25 GPIO_0 26 GPIO_1 27 GPIO_2 / SCB0_1 28 GPIO_3 / SCB0_2 29 GPIO_4 / SCB0_3 30 GPIO_5 / SCB0_4 31 GPIO_6 32 GPIO_7 2 GPIO_8 / SCB0_0 3 GPIO_9 / SCB0_5 6 GPIO_10 / SCB1_0 VBUS GPIO_11 / SCB1_1 USBDP USBDM 7 GPIO_12 / SCB1_2 8 GPIO_13 / SCB1_3 8 GPIO_14 / SCB1_4 10 GPIO_15 / SCB1_5 13 GPIO_16 21 GPIO_17 22 GPIO_18 nXRES VSSD VSSD VCCD VSSA 11 SUSPEND 12 WAKEUP 1 USB CONNECTOR 19 14 15 VBUS D+ DGND 0.1 uF VSSD 5 VDDD 18 16 1 uF 24 20 17 4 文档编号：001-88949 版本 ** 页：17/32 CY7C65215 自供电配置 图 5 显示的是自供电设计中 CY7C65215 的一个示例。自供电系 统并不使用来自主机的 VBUS 供电给系统，它有自己的电源。 由于自供电系统不输入来自 VBUS 的任何电流，所以其电流消 耗不受限制。 当 VBUS 存在时， CY7C65215 将使能 USBDP 上大小为 1.5 k 的内部上拉电阻。当 VBUS 不存在 (USB 主机被断电 ) 时 , CY7C65215 将移除 USBDP 上大小为 1.5 k 的上拉电阻。这样可 以阻止通过 1.5 k 上拉电阻从 USBDP 到 USB 主机的电流，以 符合 USB 2.0 规范。 当复位 CY7C65215 时，所有的 I/O 引脚都处于三态。 需要通过使用配置工具更新 CY7C65213 闪存中的配置描述符， 用于指示它是自供电配置。 图 5. 自供电配置 3.15 to 3.45 V or 4.35 to 5.25 V 1.71 to 1.89 V or 2.00 to 5.50 V CY7C65215 25 GPIO_0 26 GPIO_1 27 GPIO_2 / SCB0_1 28 GPIO_3 / SCB0_2 29 GPIO_4 / SCB0_3 30 GPIO_5 / SCB0_4 31 GPIO_6 32 GPIO_7 2 GPIO_8 / SCB0_0 3 GPIO_9 / SCB0_5 6 VBUS 1 19 USB CONNECTOR GPIO_10 / SCB1_0 GPIO_11 / SCB1_1 USBDP USBDM 7 GPIO_12 / SCB1_2 8 GPIO_13 / SCB1_3 8 GPIO_14 / SCB1_4 10 GPIO_15 / SCB1_5 13 GPIO_16 21 GPIO_17 22 GPIO_18 nXRES VSSD VSSD 4.7K 18 10K VCCD VSSA 11 SUSPEND 12 WAKEUP VBUS D+ DGND 14 15 0.1 uF VSSD 5 VDDD 16 1 uF 24 20 17 4 文档编号：001-88949 版本 ** 页：18/32 CY7C65215 带变量 I/O 电压的 USB 总线供电 图 6 显示的是带变量 I/O 电压的总线供电系统中 CY7C65215 的 情况。使用来自 VBUS 的 5 V 低压差 （LDO）调压器提供 1.8 V 或 3.3 V 的电压。通过跳线开关选用 1.8 V 还是 3.3 V。使用另 外一个跳线开关选择 1.8/3.3 V 还是选择来自 VBUS 的 5 V 电 压，用于 CY7C65215 的 VDDD 引脚。这样，可将 I/O 电压和 外部逻辑的电源设置为 1.8 V、 3.3 V 或 5 V。 USB 总线供电系统必须满足下面各条件： ■ ■ 在 USB 挂起模式下，系统不应该输入超过 2.5mA 的电流。 ■ （运行期间能够输入大小超过 100mA 的电流）高功耗的总线供 电系统必须使用 （通过 GPIO 配置） POWER# 来确保进行 USB 枚举前电流消耗低于 100 mA ；在 USB 挂起状态中电流消 耗低于 2.5 mA。 进行 USB 枚举前，输入系统的电流不能超过 100 mA( 未配置状 态）。 图 6. 带 1.8 V、 3.3 V 或 5 V 变量 I/O 电压的 USB 总线供电 [4] 1.8 V or 3.3 V or 5 V Supply to External Logic 25 CY7C65215 GPIO_0 26 GPIO_1 27 GPIO_2 / SCB0_1 28 GPIO_3 / SCB0_2 29 GPIO_4 / SCB0_3 30 GPIO_5 / SCB0_4 31 GPIO_6 32 GPIO_7 2 GPIO_8 / SCB0_0 3 GPIO_9 / SCB0_5 5 6 1.8/3.3 V VDDD GPIO_10 / SCB1_0 VBUS GPIO_11 / SCB1_1 USBDP 7 GPIO_12 / SCB1_2 8 GPIO_13 / SCB1_3 8 GPIO_14 / SCB1_4 10 GPIO_15 / SCB1_5 13 GPIO_16 21 GPIO_17 22 GPIO_18 1 2 3 1 Jumper to select 1.8 V/3.3 V or 5 V 19 14 VBUS USB D+ CONNECTOR DGND 15 0.1uF nXRES VSSD VCCD VSSD 11 SUSPEND 12 WAKEUP VSSA POWER# USBDM VSSD Power Switch 18 VBUS 16 TC 1070 1.8/3.3 V Vout 1 uF Vin SHDn 24 20 17 4 1uF Vadj 1M 0.1 uF GND 123 3.3 V 562K 1.8 V 2M Jumper to select 1.8 V or 3.3 V 注意： 4. 1.71 V VDDD 1.89 V — 将 VCCD 引脚短接 VDDD 引脚； VDDD > 2 V — 将 1 µF 去耦电容连接到 VCCD 引脚。 文档编号：001-88949 版本 ** 页：19/32 CY7C65215 应用示例 下面部分介绍了各个 CY7C65215 应用示例。 具有电池充电器检测功能的 USB 至 UART 双桥接 CY7C65215 通过使用 USB，可以将任何带有串行端口的嵌入式 系统连接至主机 PC。 CY7C65213 枚举为主机 PC 上的 COM 双端口。 将 SUSPEND 连接至 MCU，以指示 USB 挂起还是 USB 未配置 ； WAKEUP 引脚用于唤醒 CY7C65215，进而远程唤醒 USB 主机。分别将 GPIO1 和 GPIO0 配置为 RXLED# 和 TXLED#， 以便驱动两个 LED，用于指示接收和发送数据。 CY7C65215 根据 USB 电池充电规范修订版 1.2，执行电池充电检 测功能。 由电池运行的总线供电系统必须满足下面各条件： ■ 如果没有连接 VBUS 或断电，可以使用电池（若未被放电）给 系统供电，并且该系统能够正常运行。 ■ 进行 USB 枚举前或在 USB 挂起模式中，系统不能从 VBUS 输入 超过 100 mA 的电流。 系统不能为 SDP 输入超过 500 mA，也不能为 CDP/DCP 输入超 过 1.5 A。 为了符合第一个要求，来自 USB 主机的 VBUS 同时被连接到电 池充电器和 CY7C65215，如图 7 所示。当 VBUS 被连接时， CY7C65215 将初始化电池充电器检测，并通过 BCD0 和 BCD1 指 出 USB 充电器的类型。如果 USB 充电器是 SDP 或 CDP， CY7C65215 将使能 USBDP 上大小为 1.5 KΩ 的上拉电阻，用于全 速枚举。当 VBUS 时， CY7C65215 将通过 BCD0 和 BCD1 指 示 USB 充电器的缺失，并去除 USBDP 上大小为 1.5 k 的上拉 电阻。为了符合 USB 2.0 规范，去除该电阻确保能够阻止 USBDP 上从电源到 USB 主机的电流。 为了满足第二个和第三个要求，要通过 GPIO 配置两个信号 （BCD0 和 BCD1），来指示 USB 主机充电器的类型，以及每种 USB 主机充电器能够从电池充电器输入的电流量。可以通过使 用配置工具来配置 BCD0 和 BCD1 信号。 ■ 图 7. 具有电池充电器检测功能的 USB 至 UART 双桥接 [5] VCC CY7C65215 CTS# RTS# RXD MCU TXD RTS#_0 28 CTS#_0 29 GPIO_4 / SCB0_3 TXD_0 30 RXD_0 2 12 11 I/O GND I/O GPIO_3 / SCB0_2 GPIO_5 / SCB0_4 VDDD 1 GPIO_8 / SCB0_0 22 BCD0 EN1 GPIO_16 13 BCD1 EN2 GPIO_18 WAKEUP SUSPEND 4.7K VCC GPIO_17 VCC RTSin RTS#_1 7 GPIO_12 / SCB1_2 RS232 CTSout Level TXDout Convertor TXDin CTS#_1 8 GPIO_13 / SCB1_3 TXD_1 6 GPIO_11 / SCB1_1 RXD_1 5 RTSout 1K 1K CTSin RXDin RXDout VBUS USBDP USBDM BUSDETECT 19 14 15 A B OVP VBUS D+ DGND 0.1 uF USB CONNECTOR 18 VSSD GPIO_1 VSSD 26 VSSA RXLED# BAT IN 4.7K GPIO_0 VSSD 25 SYS 21 GPIO_10 / SCB1_0 nXRES TXLED# Battery Charger (MAX8856) VCCD 16 1 uF 24 20 17 4 注意： 5. 在 VBUS 引脚上增加一个 100 K 的下拉电阻以便快速放电。 文档编号：001-88949 版本 ** 页：20/32 CY7C65215 电池充电器系统中允许 VBUS 上存在 9 V 的毛刺。不能在 CY7C65215 VBUS 引脚上使用超过 6 V 的电压。在 VBUS 线上不存在过 压保护 (OVP) 的情况下，请使用电阻网络将 VBUS 连接到 （GPIO 所配置的） BUSDETECT，将电池充电器的输出连接到 CY7C65215 的 VBUS 引脚上，如下图所示。 A Rs B VBUS VBUS = VDDD SYS Battery Charger CY7C65215 GPIO BUSDETECT A BAT A VBUS 图 8. GPIO VBUS 检测， VBUS = VDDD VDDD BUSDETECT CY7C65215 Rs VBUS R1 B R2 B 当 VBUS 和 VDDD 具有相同的电压电位时，可以使用串联电阻 (Rs) 将 VBUS 连接到 GPIO，如图 8 所示。如果发生充电器故 障，并且 VBUS 达到 9 V，那么， 10 k 的电阻将有两个作用。 它可以降低 GPIO 中输入正向偏置电极的电流，同时减少焊盘上 所显示的电压。 Rs = 10 K R1 ≥ 10 K R2/(R1+R2) = VDDD/VBUS VBUS > VDDD 当 VBUS > VDDD 时，需要通过一个电阻电压分频器使 VBUS 的电压降至 VDDD，以便 GPIO 感应 VBUS 电压。下图介绍的 是该过程。电阻的大小要满足下面的公式： R1 >= 10 K R2 / (R1 + R2) = VDDD / VBUS 为了防止发生充电器故障 （如前一段所述），第一个条件用于限 制电压和电流。第二个条件允许正常进行 VBUS 检测。 图 9. GPIO VBUS 检测， VBUS > VDDD VDDD BUSDETECT CY7C65215 R1 VBUS R2 文档编号：001-88949 版本 ** 页：21/32 CY7C65215 CapSense 在图 10 中，配置 CY7C65215 以支持六个 CapSense 按键。配 置三个 GPIO （CSout0、 CSout1 以及 CSout2）以指示哪个 CapSense 按键被按下。它也实现了 SCB0 上的双引脚 UART 和 SCB1 上的 4 引脚 UART。 为了保证 CapSense 的正常操作，必须在 GPIO_0 引脚上连接一 个 2.2 nF（10%）的电容器（Cmod）。可以选择是否将 GPIO_7 引脚配置为 Cshield，并将其连接到 CapSense 按键的屏蔽，如 图 10 所示。屏蔽可以防止由水滴引起的按键错误触发，并保证 CapSense 正常操作 （传感器对手指触摸发生响应）。 关于 CapSense 的详细信息，请参考 CapSense 入门手册中的内 容。 图 10. CapSense 原理图 VCC CSout2 CSout1 CSout0 0 0 0 0 0 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 0 CY7C65215 RXD Capsense button No button pressed CS0 CS1 CS2 CS3 CS4 CS5 TXD TXD_0 30 RXD_0 2 VDDD GPIO_5 / SCB0_4 VDDD GPIO_8 / SCB0_0 GPIO_7 MCU I/O I/O I/O CSout0 27 CSout1 28 CSout2 29 31 12 I/O 11 I/O GPIO_3 / SCB0_2 GPIO_9 / SCB0_5 GPIO_4 / SCB0_3 GPIO_14 / SCB1_4 GPIO_6 GPIO_15 / SCB1_5 WAKEUP SUSPEND GPIO_17 RTSin RTS#_1 7 GPIO_12 / SCB1_2 RS232 CTSout Level TXDout Convertor TXDin CTS#_1 8 GPIO_13 / SCB1_3 TXD_1 6 GPIO_11 / SCB1_1 RXD_1 5 Cmod 2.2 nF 25 USBDP USBDM GPIO_1 nXRES GPIO_0 VSSD 26 VBUS GPIO_10 / SCB1_0 VSSD RXDout VSSA RXDin VSSD CTSin Cshield 3 9 10 560R 1 2 3 CS1 560R 21 13 CS0 560R GPIO_18 22 GPIO_16 RTSout 32 Jumper to select Shield or No shield GPIO_2 / SCB0_1 VCC 1K 1 23 CS2 CS3 560R 560R CS4 CS5 560R 19 14 15 VBUS D+ DGND 0.1 uF 18 USB CONNECTOR 16 VCCD 1 uF 24 20 17 4 文档编号：001-88949 版本 ** 页：22/32 CY7C65215 USB 至双通道 （I2C/SPI）桥接器 在图 11 中， CY7C65215 被配置为 USB 至双通道 （I2C/SPI）桥接器。分别将 GPIO1 和 GPIO0 配置为 RXLED# 和 TXLED#，以 便驱动两个 LED，用于指示接收和发送数据。 图 11. USB 至 I2C/SPI 的桥接器 1.8/3.3 V VDDD 2.2K CY7C65215 2.2K VDDD VCC SCL I2C Master/Slave SDA 28 29 1 1 2 3 Jumper to select 1.8 V/3.3 V or 5 V GPIO_3 / SCB0_2 GPIO_4 / SCB0_3 GND VBUS USBDP VDDD 10K 1K SPI Master/Slave 5 MOSI 6 SCLK 8 TXLED# 25 RXLED# 26 VBUS D+ DGND 15 USB CONNECTOR 0.1 uF GPIO_12 / SCB1_2 GPIO_10 / SCB1_0 GPIO_11 / SCB1_1 GPIO_13 / SCB1_3 nXRES 18 GPIO_0 GPIO_1 VCCD VSSA GND 7 MISO VSSD VCC 1K SSEL VSSD VDDD VSSD VDDD USBDM 19 14 24 20 17 4 16 VBUS 1 uF TC 1070 1.8/3.3 V Vout Vin SHDn 1uF Vadj 1M 0.1 uF GND 123 3.3 V 562K 1.8 V 2M Jumper to select 1.8 V or 3.3 V I2C 通过使用配置工具，可以将 CY7C65215 I2C 配置为主器件或从 器件。在标准模式 （SM）下， I2C 数据速率可达 100 kbits/ 秒 ；在快速模式 （FM）下， I2C 数据速率可达 400 kbits/ 秒。 在主模式下， SCL 是 CY7C65215 的输出。在从器件模式下， SCL 是 CY7C65215 的输入。通过配置工具，可以配置 CY7C65215 的 I2C 从器件地址。在主模式和从器件模式下， SDA 数据线路是双向的。 SCL 和 SDA 端口引脚的驱动模式始终 是开漏的。 有关协议上的详细信息，请参考 NXP I2C 规范。 文档编号：001-88949 版本 ** SPI 通过使用配置工具，可以将 CY7C65215 SPI 配置为主器件或从 器件。 CY7C65215 支持 SPI 的频率高达 3 MHz。它支持大小 为 4 位到 16 位的数据传输操作。通过使用配置工具可以配置数 据的传输大小。 在主模式下， SCLK、 MOSI 和 SSEL 线路作为输出， MISO 作为输入。在从器件模式下， SCL SCLK、 MOSI 和 SSEL 线 路作为输入， MISO 作为输出。 CY7C65215 支持 SPI 协议的三个版本： ■ Motorola — 这是原始的 SPI 协议。 ■ Texas Instruments — 这是原始 SPI 协议的一种变体，其中数 据帧由 SSEL 线上的脉冲确定。 ■ National Semiconductors — 是原始 SPI 协议的一个半双工变 体。 页：23/32 CY7C65215 Motorola 原始 SPI 协议由 Motorola 定义。它是全双工协议：传输和接收 同时发生。 按照下面步骤进行单一 （全双工）的数据传输：主器件通过驱 动 SSEL 线路为 ‘0’，可以选择一个从器件。然后，驱动 MOSI 线上的数据和 SCLK 线上的时钟。从器件采用传输时钟沿 来采样 MOSI 线路上的数据。从器件驱动 MISO 线路上的数据。 主器件采样 MISO 线路上的数据。对数据传输过程中的所有位 重复上述步聚。 进行多个数据传输时，在每个传输之间不需要将 SSEL 线路从 ‘0’ 变为 ‘1’，然后又从 ‘1’ 变回 ‘0’。因此，从器件 必须跟踪数据传输过程，以区分单独传输。 未传输数据时， SSEL 线路为 ‘1’， SCLK 通常处于关闭状 态。 Motorola SPI 协议具有四种模式，用于确定如何在 MOSI 和 MISO 线路上分别输出并采样数据。这些模式由时钟极性 （CPOL）和 时钟相位 （CPHA）决定。时钟极性决定了 SCLK 线路在未传 输数据时的值： ■ CPOL 为 ‘0’：当未传输数据时， SCLK 为 ‘0’。 CPOL 为 ‘1’：当未传输数据时， SCLK 为 ‘1’ 时钟相位决定输出并捕捉数据的时间。其取决于 CPOL 的值： ■ 表 17. SPI 协议模式 模式 0 CPOL CPHA 0 0 说明 在 SCLK 的下降沿上输出数据。在 SCLK 的上升沿上捕捉数据 1 0 1 在 SCLK 的上升沿上输出数据。在 SCLK 的下降沿上捕捉数据 2 1 0 在 SCLK 的上升沿上输出数据。在 SCLK 的下降沿上捕捉数据 3 1 1 在 SCLK 的下降沿上输出数据。在 SCLK 的上升沿上捕捉数据 图 12. 基于 CPOL 和 CPHA 的 MOSI/MISO 数据输出和采样 CPOL: ‘0’, CPHA: ‘0’ SCLK MOSI/MISO MSB LSB CPOL: ‘0’, CPHA: ‘1’ SCLK MOSI/MISO LSB MSB CPOL: ‘1’, CPHA: ‘0’ SCLK MOSI/MISO MSB LSB CPOL: ‘1’, CPHA: ‘0’ SCLK MOSI/MISO LEGEND: CPOL: CPHA: SCLK: MOSI: MISO: 文档编号：001-88949 版本 ** MSB LSB Clock Polarity Clock Phase SPI interface clock SPI Master Out / Slave In SPI Master In / Slave Out 页：24/32 CY7C65215 图 13. 在模式 0 （CPOL 为 ‘0’， CPHA 为 ‘0’）下的单一的 8 位数据传输和两个连续的 8 位数据传输 CPOL: ‘0’, CPHA: ‘0’, single data transfer SCLK SSEL MOSI MSB MISO MSB LSB LSB CPOL: ‘0’, CPHA: ‘0’, two successive data transfers SCLK SSEL MOSI MSB LSB MSB LSB MISO MSB LSB MSB LSB LEGEND: CPOL: CPHA: SCLK: SSEL: MOSI: MISO: 文档编号：001-88949 版本 ** Clock Polarity Clock Phase SPI interface clock SPI slave select SPI Master Out / Slave In SPI Master In / Slave Out 页：25/32 CY7C65215 Texas Instruments Texas Instruments 的 SPI 协议重新定义了 SSEL 信号的用途。它 使用该信号 （而不使用低电平有效的从器件选择信号）来指示 开始传输数据。单位传输周期中的高电平有效脉冲指示开始进行 传输。该脉冲可以与第一数据位传输同时发生，或提前一个周期 发生。传输的 SCLK 时钟是自由运行的。 TI SPI 协议只支持模式 1（CPOL 为 ‘0’ 和 CPHA 为 ‘1’）：在 SCLK 的上升沿上输出数据，并在 SCLK 的下降沿上采样数据。 下图描述的是一个 8 位数据传输和两个连续的 8 位数据传输。 SSEL 脉冲优先于第一个数据位。第二个数据传输中的 SSEL 脉 冲与第一个数据传输中的最后数据位同步传输。 Single data transfer SCLK SSEL MOSI MSB LSB MISO MSB LSB Two successive data transfers SCLK SSEL MOSI MSB LSB MSB LSB MISO MSB LSB MSB LSB LEGEND: SCLK: SSEL: MOSI: MISO: SPI interface clock SPI slave select pulse SPI Master Out / Slave In SPI Master In / Slave Out 下图描述的是一个 8 位数据传输和两个连续的 8 位数据传输。 SSEL 脉冲与第一的数据位同步传输。 Single data transfer SCLK SSEL MOSI MSB LSB MISO MSB LSB Two successive data transfers SCLK SSEL MOSI MSB LSB MSB LSB MISO MSB LSB MSB LSB LEGEND: SCLK: SSEL: MOSI: MISO: SPI interface clock SPI slave select pulse SPI Master Out / Slave In SPI Master In / Slave Out National Semiconductors National Semiconductors 的 SPI 协议是半双工的。传输和接收交 替进行，并非同时进行 （传输发生在接收之前）。单个 “ 空闲 文档编号：001-88949 版本 ** ” 位传输周期中，传输和接收分开进行。 注意：在 “ 空闲 ” 位传输周期中，连续的数据传输将不再分开 进行。 页：26/32 CY7C65215 传输数据的大小可能与接收数据的大小不同。 National Semiconductors 的 SPI 协议只支持模式 0:在 SCLK 的上升沿上输 出数据，在 SCLK 的下降沿上采样数据。 下图描述了单个数据传输和两个连续的数据传输。在这两种情况 下，传输数据的传输大小为 8 位，接收传输的传输大小为 4 位。 Single data transfer SCLK SSEL MOSI MSB LSB MISO MSB LSB “idle” ‘0’ cycle Two successive data transfers SCLK SSEL MOSI MSB LSB MISO MSB MSB “idle” ‘0’ cycle LEGEND: SCLK: SSEL: MOSI: MISO: LSB no “idle” cycle SPI interface clock SPI slave select SPI Master Out / Slave In SPI Master In / Slave Out 当这些线路被视为空闲状态时 （不携带有效信息），上图定义的 是 MISO 和 MOSI 未定义状态。在空闲状态期间，它将传出线 值驱动为 ‘0’，以便满足特定的主器件 （NXP LPC17xx）和 特定的从器件 （MicroChip EEPROM）的要求。 文档编号：001-88949 版本 ** 页：27/32 CY7C65215 订购信息 表 18 列出了 CY7C65215 的关键封装特性和订购代码。相关的详细信息，请联系当地销售代表。 表 18. 关键特性和订购信息 封装 订购代码 32 引脚 QFN （5 × 5 × 1 mm， 0.5 mm 的间距）（无铅） CY7C65215-32LTXI 工作范围 工业 订购代码定义 CY 7 C 65 xxx - xxLT X I Industrial Pb-free Package type: 32-pin QFN 215 Family Code: USB Technology Code: C = CMOS Marketing Code: 7 = Cypress products Company Code: CY = Cypress 文档编号：001-88949 版本 ** 页：28/32 CY7C65215 封装信息 当前计划支持的是 32 引脚的 QFN 封装。 图 14. 32 引脚 QFN 5 × 5 × 1.0 mm LT32B 3.5 × 3.5 EPAD （Sawn） 001-30999 *D 表 19. 封装特性 参数 说明 TA 工作环境温度 THJ 封装的 JA 最小值 –40 典型值 25 最大值 85 单位 °C – 19 – °C/W 表 20. 回流焊峰值温度 封装 最高峰值温度 260 °C 32 引脚 QFN 峰值温度持续的最长时间 30 秒 表 21. 封装潮敏等级 (MSL)， IPC/JEDEC J-STD-2 封装 MSL 32 引脚 QFN MSL 3 文档编号：001-88949 版本 ** 页：29/32 CY7C65215 缩略语 文档规范 表 22. 本文档中使用的缩略语 测量单位 缩略语 说明 表 23. 测量单位 BCD 电池充电检测 CDC 通信驱动类型 °C 摄氏度 CDP 充电下行端口 DMIPS Dhrystone 百万条指令每秒 DCP 专用的充电端口 k 千欧 DLL 活跃的链接库 KB 千字节 ESD 静电放电 kHz 千赫兹 GPIO 通用输入 / 输出 kV 千伏特 HBM 人体模型 Mbps 兆位每秒 I2C 内部集成电路 MHz 兆赫兹 MCU 微控制器单元 mm 毫米 OSC 振荡器 V 伏特 PHDC 个人保健器件类别 PID 产品标识 SCB 串行通信模块 SCL I2C 串行时钟 SDA I2C 串行数据 SDP 标准下行端口 SIE 串行接口引擎 SPI 串行外设接口 VCOM 虚拟通信端口 USB 通用串行总线 UART 通用异步收发器 VID 供应商标识 文档编号：001-88949 版本 ** 符号 测量单位 页：30/32 CY7C65215 文档修订记录页 文档标题：带有 CapSense® 和 BCD 的 CY7C65215 USB- 串行双通道 （UART/I2C/SPI）桥接 文档编号：001-88949 修订版 ECN ** 4106153 原始 变更 KKCN 提交日期 更改说明 2013 年 8 月 本文档版本号为 Rev**, 译自英文版 001-81006 Rev.*E 27 日 © 赛普拉斯半导体公司， 2013。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路以外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不根据专利或 其他权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯产品不保证能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能发 生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风 险，并确保赛普拉斯免于因此而受到任何指控。 所有源代码 （软件和 / 或固件）均归赛普拉斯半导体公司 （赛普拉斯）所有，并受全球专利法规 （美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可 者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支 持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定用途外，未经赛普拉斯的明确书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演示。 免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括 （但不仅限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的 权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于合理预计可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统 的关键器件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 产品使用可能受相应的赛普拉斯软件许可协议限制。 文档编号：001-88949 版本 ** 本文件中提及的所有产品和公司名称均为其各自所有者的商标。 修订 August 28, 2013 页码：31/32 CY7C65215 销售、解决方案和法律信息 全球销售和设计支持 赛普拉斯公司拥有一个由办事处、解决方案中心、工厂代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问赛普拉斯 所在地。 PSoC® 解决方案 产品 汽车用产品 时钟与缓冲器 接口 照明与电源控制 cypress.com/go/automotive cypress.com/go/clocks cypress.com/go/interface cypress.com/go/powerpsoc cypress.com/go/plc 存储器 PSoC 触摸感应产品 USB 控制器 无线 /RF 文档编号：001-88949 版本 ** cypress.com/go/memory cypress.com/go/psoc psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP 赛普拉斯开发者社区 社区 | 论坛 | 博客 | 视频 | 培训 技术支持 cypress.com/go/support cypress.com/go/touch cypress.com/go/USB cypress.com/go/wireless 页：32/32