CY8C20XX6A/S 1.8 V Programmable CapSense® Controller with SmartSense™ Auto-tuning 1-33 Buttons, 0-6 Sliders Datasheet (Japanese).pdf

CY8C20XX6A/S
1 ～ 33 ボ タ ン、 0 ～ 6 ス ラ イ ダーの SmartSense™
自動チ ュ ーニ ング を備えた 1.8V プ ログ ラ マ ブルな
CapSense® コ ン ト ロー ラ ー
1 ～ 33 ボ タ ン、 0 ～ 6 ス ラ イ ダの SmartSense™ 自動チ ュ ーニ ン グ を備えた 1.8V プ ロ グ ラ マ ブルな CapSense® コ ン ト ロ ー ラ ー
特長
■
■
■
SmartSense 自動チ ュ ーニ ングを備えた低消費電力
CapSense® ブ ロ ッ ク
❐ 特許 CSA_EMC、 CSD セ ン シ ング アルゴ リ ズム
❐ SmartSense_EMC 自動チ ュ ーニ ング
• 実行中に最適なセ ンサーの性能を設定 し 維持
• 開発 と 量産段階のシ ス テム チ ュ ーニ ングの必要性を排除
• 製造工程でのばら つ き を補正。 平均消費電力が低い : 動
作時に 28µA/ セ ンサー (125ms 毎に 1 回ウ ェ イ ク ア ッ プ
し てスキ ャ ン処理を行 う )
■
■
動作電圧範囲 : 1.71V ～ 5.5V
ス タ ンバイ モー ド : 1.1μA (Typ)
❐ デ ィ ープ ス リ ープ : 0.1μA (Typ)
❐
動作温度範囲 : –40°C ～ +85°C
■
柔軟性のある オン チ ッ プ メ モ リ
❐ 8KB フ ラ ッ シ ュ、 1KB SRAM
❐ 16KB フ ラ ッ シ ュ、 2KB SRAM
❐ 32KB フ ラ ッ シ ュ、 2KB SRAM
❐ EEPROM エ ミ ュ レーシ ョ ンによ る Read-While-Write 機能
❐ 5 万回の消去／書き込みが可能な フ ラ ッ シ ュ
❐ シス テム内プ ログ ラ ミ ングによ り 製造プ ロ セス を簡略化
■
■
その他のシ ス テム リ ソ ース
I2C ス レーブ :
• 50kHz、 100kHz、 または 400kHz を選択可能
❐ 最大 12MHz の SPI マス タ ーおよびス レーブ と し て構成可能
❐ 3 個の 16 ビ ッ ト タ イ マー
❐ ウ ォ ッ チ ド ッ グ タ イ マー と ス リ ープ タ イ マー
❐ 内蔵の監視回路
❐ 内部電圧 リ フ ァ レ ン スに対応 し た 10 ビ ッ ト イ ン ク リ メ ン
タ ル アナログ - デジ タ ル コ ンバー タ ー (ADC)
❐ 2 個の汎用高速低消費電力アナログ コ ンパレー タ
❐
高性能ハーバー ド アーキテ ク チ ャ プ ロ セ ッ サ
最高速度 24MHz の M8C CPU
■
フ ルス ピー ド USB
12Mbps USB 2.0 に準拠
❐
❐
■
汎用性の高いアナログ機能
❐ 内部アナロ グ バスは、 連結近接セ ンサーを形成する よ う に
複数のセ ンサー間の接続をサポー ト
❐ 高い電源電圧変動除去比 (PSRR) を実現する内部低 ド ロ ッ
プ アウ ト 電圧レギ ュ レー タ
■
■
4 つのク ロ ッ ク ソ ース
❐ 内部 メ イ ン振動子 (IMO): 6 ／ 12 ／ 24MHz
❐ ウ ォ ッ チ ド ッ グおよびス リ ープ タ イ マー用の 32kHz 内部低
速振動子 (ILO)
❐ 32kHz 外部水晶振動子
❐ 外部 ク ロ ッ ク入力
完全な開発ツール
❐ 無償の開発ツール (PSoC Designer™)
セ ンサー と パ ッ ケージのオプ シ ョ ン
10 セ ンサー－ QFN 16、 24
❐ 16 セ ンサー－ QFN 24
❐ 22/25 セ ンサー－ QFN 32
❐ 24 セ ンサー－ WLCSP 30
❐ 31 セ ンサー－ SSOP 48
❐ 33 セ ンサー－ QFN 48
❐
プ ログ ラ マ ブルな ピ ン構成
ボ タ ンかス ラ イ ダー と し て設定可能な最大 36 本の汎用 I/O
(GPIO)
❐ デ ュ アル モー ド GPIO ( アナロ グ入力 と デジ タ ルI/O に対応)
❐ 各 GPIO で 25mA の高いシ ン ク 電流に対応
• すべての GPIO で合計 120mA ま でのシ ン ク 電流に対応
❐ ソ ース電流
• ポー ト 0 と 1 では 5mA
• ポー ト 2、 3、 4 では 1mA
❐ 設定可能な内部プルア ッ プ、 High-Z と オープ ン ド レ イ ン
モー ド
❐ ポー ト 1 上の選択可能な安定化デジ タ ル I/O
❐ ポー ト 1 上の設定可能な入力閾値
❐
エ ラ ッ タ : シ リ コ ン チ ッ プ エ ラ ッ タ に関する情報については、 47 ページのエ ラ ッ タ を ご参照 く だ さ い。 詳細には、 ト リ ガー条件、 影響を受け るデバイ ス、 および提
案する回避策が含まれています。
Cypress Semiconductor Corporation
文書番号 : 002-03923 Rev. **
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
改訂日 2015 年 11 月 13 日
CY8C20XX6A/S
論理ブ ロ ッ ク図
Port 4
Port 3
Port 2
Port 1
Port 0
1.8/2.5/3V
LDO
PWRSYS[1]
(Regulator)
PSoC CORE
SYSTEM BUS
Global Analog Interconnect
1K/2K
SRAM
Supervisory ROM (SROM)
Interrupt
Controller
8K/16K/32K Flash
Nonvolatile Memory
Sleep and
Watchdog
CPU Core (M8C)
6/12/24 MHz Internal Main Oscillator
(IMO)
Internal Low Speed Oscillator (ILO)
Multiple Clock Sources
CAPSENSE
SYSTEM
Two
Comparators
Analog
Reference
CapSense
Module
Analog
Mux
SYSTEM BUS
USB
I2C
Slave
Internal
Voltage
References
System
Resets
POR
and
LVD
SPI
Master/
Slave
Three 16-Bit
Programmable
Timers
Digital
Clocks
SYSTEM RESOURCES
注:
1. 内部回路用の内蔵電圧レギ ュ レー タ
文書番号 : 002-03923 Rev. **
ページ 2/51
CY8C20XX6A/S
詳細情報
サイ プ レ スは、 www.cypress.com に大量のデー タ を掲載 し てお り 、 ユーザーがデザイ ンに適切な PSoC デバイ ス を選択 し 、 デバイ
ス を デザ イ ン に迅速 で 効果的 に統合す る 手助け を し て い ま す。 リ ソ ー ス の総合 リ ス ト に つ い て は、 「Resources Available for
CapSense® Controllers - KBA92181」 知識ベース記事を ご参照 く だ さ い。 以下は CapSense の リ ソ ースの要約です。
■
■
■
■
■
概要 : CapSense ポー ト フ ォ リ オ、 CapSense ロー ド マ ッ プ
製品セ レ ク タ ー : CapSense、 CapSense Plus、 CapSense
Express、 CapSense 付きの PSoC3、 CapSense 付きの
PSoC5、 PSoC4。 さ ら に、 PSoC Designer は新規プ ロ ジ ェ
ク ト 作成時のデバイ ス選択ツールも 提供 し ています。
ア プ リ ケーシ ョ ン ノ ー ト : サイ プ レ スは、 基本レ ベルか ら上
級レ ベルま での様々な ト ピ ッ ク に触れる CapSense ア プ リ
ケーシ ョ ン ノ ー ト を提供 し ています。 以下は、 CapSense 入
門用の推奨ア プ リ ケーシ ョ ン ノ ー ト です。
❐ AN64846: CapSense 入門
®
❐ AN73034: CY8C20xx6A/H/AS CapSense デザイ ン ガ イ ド
®
❐ AN2397: CapSense デー タ 表示ツール
テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル (TRM):
❐ PSoC® CY8C20xx6A/AS/L フ ァ ミ リ のテ ク ニ カル リ フ ァ
レ ン ス マニ ュ アル
開発キ ッ ト :
❐ 汎用 CY3280-20x66 CapSense コ ン ト ロー ラ ー キ ッ ト はあ
らか じ め設定 さ れた制御回路、 プ ラ グ イ ン ハー ド ウ ェ ア を
備えてお り 、 プ ロ ト タ イ プやデバ ッ グを簡単に行え ます。
調整お よびデー タ 取得用にプ ログ ラ ミ ングお よび I2C-USB
ブ リ ッ ジ ハー ド ウ ェ アが含まれています。
❐ CY3280-BMM マ ト リ ッ ク ス ボ タ ン モ ジ ュ ール キ ッ ト は、
4x4 マ ト リ ッ ク ス形式 と し て構成 さ れる 8 個の CapSense
セ ンサーから な り ます ( すなわち、 16 個の物理的ボ タ ンお
よび 8 個の LED が形成 さ れる )。 このモ ジ ュ ールは
CY3280-20x66 ユニバーサル CapSense コ ン ト ロー ラ ーを
含むあ ら ゆる CY3280 ユニバーサル CapSense コ ン ト
ロー ラ ー基板に接続 し ます。
❐ CY3280-BSM シ ン プル ボ タ ン モ ジ ュ ール キ ッ ト は、10 個
の CapSense ボ タ ン と 10 個の LED から 成 り ます。 こ のモ
ジ ュ ールは CY3280-20x66 ユニバーサル CapSense コ ン
ト ロー ラ ーを含むあ ら ゆる CY3280 ユニバーサル CapSense コ ン ト ロー ラ ー基板に接続 し ます。
CY3217-MiniProg1 および CY8CKIT-002 PSoC® MiniProg3 デ
バイ スはフ ラ ッ シ ュのプ ログ ラ ミ ング用のイ ン タ ー フ ェ ース を
提供 し ます。
PSoC Designer
PSoC Designer は無償の Windows ベースの統合設計環境 (IDE) です。 こ のキ ッ ト によ り 、 CapSense ベースのシ ス テムについて、
ハー ド ウ ェ ア と フ ァ ームウ ェ アの同時進行の設計が可能です ( 図 1 を ご参照 く だ さ い )。 PSoC Designer によ り 、 以下が可能 と な
り ます。
1. ユーザー モ ジ ュ ールを ド ラ ッ グ ア ン ド ド ロ ッ プ し て、 メ イ
3. ユーザー モ ジ ュ ールを設定 し ます。
ン デザイ ン ワー ク スペースでハー ド ウ ェ ア シ ス テム デザ
4. ユーザー モ ジ ュ ールのラ イ ブ ラ リ を利用 し ます。
イ ン を構築 し ます。
5. ユーザー モ ジ ュ ールのデー タ シー ト を確認 し ます。
2. PSoC Designer IDE の C コ ンパイ ラ を使用 し てア プ リ ケー
シ ョ ンのフ ァ ームウ ェ ア と PSoC ハー ド ウ ェ ア を相互設計
し ます。
図 1. PSoC Designer の機能
1
2
3
4
5
文書番号 : 002-03923 Rev. **
ページ 3/51
CY8C20XX6A/S
目次
PSoC® 機能概要................................................................. 5
PSoC コ ア ................................................................... 5
CapSense シ ス テム .................................................... 5
その他のシ ス テム リ ソ ース ........................................ 6
は じ めに ............................................................................. 7
CapSense 設計ガ イ ド ................................................. 7
シ リ コ ン エ ラ ッ タ ....................................................... 7
開発キ ッ ト .................................................................. 7
ト レーニ ング ............................................................... 7
CYPros コ ンサル タ ン ト .............................................. 7
ソ リ ュ ーシ ョ ンズ ラ イ ブ ラ リ ..................................... 7
テ ク ニ カル サポー ト ................................................... 7
開発ツール .......................................................................... 8
PSoC Designer ソ フ ト ウ ェ ア サブ シ ス テム .............. 8
PSoC Designer を使用 し たデザイ ン ................................ 9
ユーザー モ ジ ュ ールの選択 ........................................ 9
ユーザー モ ジ ュ ールの設定 ........................................ 9
構成および接続 ........................................................... 9
生成、 検証、 およびデバ ッ グ ...................................... 9
ピ ン配列 ........................................................................... 10
16 ピ ン QFN (10 本のセ ン シ ング入力 )[3、 4] ........... 10
24 ピ ン QFN (17 本のセ ン シ ング入力 )[8] ................ 11
24 ピ ン QFN (15 本のセ ン シ ング入力
(USB 付き ))[13] ........................................................ 12
30 ボール WLCSP (24 本のセ ン シ ング入力 )[18] ..... 13
32 ピ ン QFN (25 本のセ ン シ ング入力 )[22] .............. 14
32 ピ ン QFN (22 本のセ ン シ ング入力
(USB 付き ))[27] ........................................................ 15
48 ピ ン SSOP (31 本のセ ン シ ング入力 )[32] ............ 16
48 ピ ン QFN (33 本のセ ン シ ング入力 )[36] .............. 17
48 ピ ン QFN (33 本のセ ン シ ング入力
(USB 付き ))[41] ........................................................ 18
48 ピ ン QFN (OCD) (33 本のセ ン シ ン グ入力 )[46] ... 19
電気的仕様 ........................................................................ 20
絶対最大定格 ............................................................. 20
動作温度 .................................................................... 20
チ ッ プ レ ベルの DC 仕様 .......................................... 21
GPIO の DC 仕様 ....................................................... 22
アナログ マルチ プ レ クサ バスの DC 仕様 ................ 24
低消費電力 コ ンパレー タ の DC 仕様 ......................... 24
コ ンパレー タ ユーザー モ ジ ュ ールの電気的仕様 ..... 25
ADC の電気的仕様 .................................................... 25
POR および LVD の DC 仕様 .................................... 26
プ ログ ラ ミ ングの DC 仕様 ....................................... 26
文書番号 : 002-03923 Rev. **
I2C の DC 仕様 .......................................................... 27
リ フ ァ レ ン スバ ッ フ ァ の DC 仕様 ............................. 27
IDAC の DC 仕様 ....................................................... 27
チ ッ プ レ ベルの AC 仕様 .......................................... 28
GPIO の AC 仕様 ....................................................... 29
コ ンパレー タ の AC 仕様 ........................................... 30
外部ク ロ ッ ク の AC 仕様 ........................................... 30
プ ログ ラ ミ ングの AC 仕様 ........................................ 31
I2C の AC 仕様 .......................................................... 32
パ ッ ケージ情報 ................................................................ 35
熱イ ン ピーダ ン ス ...................................................... 38
水晶振動子ピ ンの静電容量 ....................................... 38
はんだ リ フ ローの仕様 .............................................. 38
開発ツールの選択 ............................................................. 39
ソ フ ト ウ ェ ア ............................................................. 39
開発キ ッ ト ................................................................ 39
評価ツール ................................................................ 39
デバイ ス プ ログ ラ マ ................................................. 39
ア ク セサ リ
( エ ミ ュ レーシ ョ ンおよびプ ログ ラ ミ ング ) ............. 40
サー ド パーテ ィ ツール ............................................. 40
基板上の PSoC エ ミ ュ レー タ の構築 ........................ 40
注文情報 ........................................................................... 41
注文コ ー ド の定義 ...................................................... 43
略語 .................................................................................. 44
参考資料 ........................................................................... 44
本書の表記法 .................................................................... 45
測定単位 .................................................................... 45
数値の表記法 ............................................................. 45
用語集 ............................................................................... 46
エ ラ ッ タ ........................................................................... 47
認定の状態 ................................................................ 47
エ ラ ッ タ のま と め ...................................................... 47
改訂履歴 ........................................................................... 50
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ..................... 51
ワール ド ワ イ ド 販売 と 設計サポー ト ......................... 51
製品 ........................................................................... 51
PSoC® ソ リ ュ ーシ ョ ン ............................................ 51
サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 51
テ ク ニ カル サポー ト ........................................................ 51
ページ 4/51
CY8C20XX6A/S
PSoC® 機能概要
PSoC フ ァ ミ リ は、 複数の従来型マ イ ク ロ コ ン ト ロ ー ラ ー ユ
ニ ッ ト (MCU) ベースの コ ンポーネ ン ト を低 コ ス ト のプ ロ グ ラ
ム可能なシ ングルチ ッ プ コ ンポーネ ン ト 1 台で置き換え ら れる
よ う に設計 さ れた、 オ ン チ ッ プ コ ン ト ロー ラ ー デバイ ス で構
成 さ れてい ます。 PSoC デバ イ スは、 設定可能な ア ナ ロ グ ブ
ロ ッ ク と デジ タ ル ブ ロ ッ ク、およびプ ログ ラ ム可能な相互接続
を備えています。 このアーキテ ク チ ャ によ っ て、 個々の用途の
要件に合わせたペ リ フ ェ ラル構成のカ ス タ マ イ ズが可能 と な り
ま す。 さ ら に、 高速 CPU、 フ ラ ッ シ ュ プ ロ グ ラ ム メ モ リ 、
SRAM デー タ メ モ リ 、 および設定可能な I/O が、 使いやすいピ
ン配列で ま と め られています。
2 ページの論理ブ ロ ッ ク図に示すよ う に、 こ のデバイ ス フ ァ ミ
リ のアーキテ ク チ ャは 3 個の主要な領域で構成 さ れます。
■
コア
■
CapSense アナログ シ ス テム
■
シ ス テム リ ソ ース ( フルス ピー ド USB ポー ト を含む )
共通の汎用バス を使用 し 、 I/O と アナログ シ ス テムを接続で き
ます。
提供 し ます。 必要なパラ メ ー タ ー全て を確立、 監視、 維持する、
唯一の自動調整ソ リ ュ ーシ ョ ン です。 SmartSense によ り 、 エ
ン ジニアは、PCB やオーバーレ イ素材の特性によ る製造ばら つ
き を再調整する こ と な く 、 プ ロ ト タ イ ピ ングから 大量生産に移
行する こ と が可能です。
SmartSense_EMC
SmartSense_EMC ユーザー モ ジ ュ ールは、 CapSense ア プ リ
ケーシ ョ ンの手動チ ュ ーニ ン グ を排除する ための SmartSense
自動チ ュ ーニ ング アルゴ リ ズムの他に、高周波の伝導および放
射 ノ イ ズに対す る容量セ ン シ ン グ アルゴ リ ズム／回路の耐久
性を改善する独自のアルゴ リ ズムを組み込んでいます。 各電子
デバイ スは、 放射および伝導 さ れた外部 ノ イ ズの一定の限度を
順守 し なければな ら ず、 こ れ ら の限度は規制機関 (FCC、 CE、
U/L な ど ) で規定 さ れます。非常に優れた PCB レ イ アウ ト 設計、
電源設計およびシ ス テム設計は、製品が伝導 と 放射 ノ イ ズ テ ス
ト に合格する ための必須条件です。 理想的な PCB レ イ アウ ト 、
電源設計またはシ ス テム設計は、 製品のコ ス ト や形状の制限に
よ り 実現で き ない こ と が多 く あ り ます。 優れた ノ イ ズ耐性を持
つ SmartSense_EMC は、 こ う し たア プ リ ケーシ ョ ン を放射 と
伝導 ノ イ ズ テ ス ト に合格 さ せるのに適 し てお り 、 便利です。
図 2. CapSense シ ス テムのブ ロ ッ ク 図
各 CY8C20XX6A/SPSoC デバイ スは、容量セ ン シ ングを利用 し
たア プ リ ケーシ ョ ン向けのセ ン シ ング と スキ ャ ンの制御回路を
備えた専用のCapSense ブ ロ ッ ク を内蔵 し ています。PSoCパ ッ
ケージによ っ ては、 最大 36 個の GPIO があ り ます。 GPIO は、
MCU およびアナログ マルチ プ レ クサへのア ク セス を提供 し ま
す。
CS1
IDAC
Analog Global Bus
PSoC コ ア
PSoC コ アは、充実 し た命令セ ッ ト を持つ強力なエ ン ジ ン です。
この コ アは、デー タ 記憶用の SRAM、割 り 込み コ ン ト ロー ラ ー、
ス リ ープ タ イ マー と ウ ォ ッ チ ド ッ グ タ イ マー、 および IMO と
ILO で構成 さ れています。 こ の CPU コ アは最大 24MHz で動作
する高性能プ ロ セ ッ サ M8C です。 M8C は、 4-MIPS の 8 ビ ッ
ト ハーバー ド アーキテ ク チ ャ マ イ ク ロ プ ロ セ ッ サです。
CSN
Vr
Reference
Buffer
CapSense シ ス テム
Cinternal
Comparator
Cexternal (P0[1]
or P0[3])
Mux
アナロ グ シ ス テムには、 容量セ ン シ ン グ ハー ド ウ ェ アが装備
さ れています。サポー ト さ れているハー ド ウ ェ ア アルゴ リ ズム
がい く つかあ り ます。 このハー ド ウ ェ アは、 外部部品を必要 と
せずに容量セ ン シ ングおよびスキ ャ ン を実現 し ます。 アナログ
シ ス テムは、 CapSense PSoC ブ ロ ッ ク と 1V または 1.2V 内部
アナログ リ フ ァ レ ン スで構成 さ れ、 こ れ らは と も に最大 33 本
の入力の容量セ ン シ ングをサポー ト し ます [2]。 容量セ ン シ ング
は、 各 GPIO ピ ン で設定可能です。 有効な CapSense ピ ンのス
キ ャ ンは、 複数のポー ト で迅速、 容易に実行で き ます。
SmartSense
CS2
Mux
Refs
Cap Sense Counters
CSCLK
IMO
CapSense
Clock Select
Oscillator
SmartSense は、 CapSense ア プ リ ケーシ ョ ンにおける手動に
よ る調整を排除する、 サイ プ レ スの画期的な ソ リ ュ ーシ ョ ン で
す。 このソ リ ュ ーシ ョ ンは使いやす く 、 安定 し た ノ イ ズ耐性を
注:
2. 36 本の GPIO= 容量セ ン シ ン グ用の 33 本のピ ン +I2C 用の 2 本のピ ン + 変調 コ ンデンサ用の 1 本のピ ン。
文書番号 : 002-03923 Rev. **
ページ 5/51
CY8C20XX6A/S
アナログ マルチ プ レ クサ シ ス テム
その他のシ ス テム リ ソ ース
アナログ マルチ プ レ クサ バスは、 どの GPIO ピ ンに も 接続で
き ます。 ピ ンは、 バスに個別に接続で き るほか、 任意の組み合
わせで接続する こ と も で き ます。 こ のバス を アナログ シ ス テム
に接続する と 、 CapSense ブ ロ ッ ク コ ンパレー タ によ る分析も
可能です。
シ ス テム リ ソ ースは、 設定可能な USB、 I2C ス レーブおよび
SPI マス タ ／ス レーブの通信イ ン タ ー フ ェ ース、3 個の 16 ビ ッ
ト プ ログ ラ マ ブルな タ イ マー、 M8C がサポー ト する様々なシ
ス テム リ セ ッ ト な どの他の機能を提供 し ます。
ス イ ッ チ制御ロ ジ ッ ク によ り 、 選択 し た ピ ン をハー ド ウ ェ ア制
御で連続的にプ リ チ ャ ージ で き ます。 こ れによ り 、 タ ッ チ セ ン
シ ングな どの用途で容量測定が可能にな り ます。 マルチ プ レ ク
サには、 他に も次のよ う な用途があ り ます。
■
ス ラ イ ダーや タ ッ チパ ッ ド な どの複雑な容量セ ン シ ング
ン タ ー フ ェ ース
■
任意の I/O ピ ンか ら アナログ入力が可能なチ ッ プ全体規模の
マルチ プ レ ク サ
■
イ
シ ス テム リ ソ ースは、完全なシ ス テムに役立つ追加機能を提供
し ます。 その他の追加 リ ソ ース と し て、 低電圧検出やパワーオ
ン リ セ ッ ト な どがあ り ます。各シ ス テム リ ソ ースの利点は、以
下の通 り です。
■
■
低電圧検出 (LVD) 割 り 込みは、 電圧レ ベルの低下を通知する
信号 を ア プ リ ケ ー シ ョ ン に送信 し ま す。 その一方、 高度な
POR ( パワーオン リ セ ッ ト ) 回路を使用する こ と でシ ス テム
監視が不要にな り ます。
■
内部 リ フ ァ レ ン スは、 容量セ ン シ ン グ用の絶対 リ フ ァ レ ン ス
を提供 し ます。
■
レ ジス タ 制御バイパス モー ド を使用する と 、LDO を無効にす
る こ と がで き ます。
任意の I/O ピ ンの組み合わせによ る ク ロ スポ イ ン ト 接続
文書番号 : 002-03923 Rev. **
I2C ス レーブ と SPI マス タ ー ス レーブ モ ジ ュ ールは、2 線式で
50kHz、100kHz、 および 400kHz での通信をサポー ト し ます。
3 線式または 4 線式の SPI 通信速度は 46.9kHz ～ 3MHz です
( 低速のシ ス テム ク ロ ッ クほど こ の周波数が低 く な り ます )。
ページ 6/51
CY8C20XX6A/S
は じ めに
PSoC シ リ コ ン チ ッ プ を効率的に理解す る には、 こ のデー タ
シー ト を読み、 PSoC Designer 統合開発環境 (IDE) を使用 し て
みる こ と を お勧め し ます。こ のデー タ シー ト は PSoC 集積回路
の概要を紹介する もので、 特定のピ ン と レ ジ ス タ の仕様、 およ
び電気的仕様を示 し ます。
詳 細 情 報 や プ ロ グ ラ ミ ン グ の 詳 細 に つ い て は、 こ の
CY8C20XX6A/SPSoC デバイ スのテ ク ニ カル リ フ ァ レ ン ス マ
ニ ュ アルを参照 し て く だ さ い。
注文、 パ ッ ケージ、 および電気的仕様の最新情報については、
www.cypress.com/psoc にある最新の PSoC デバイ ス デー タ
シー ト を ご参照 く だ さ い。
CapSense 設計ガ イ ド
設計ガ イ ド には、 各種の CapSense 設計が掲載 さ れています。
これらは www.cypress.com/go/CapSenseDesignGuides から 入
手で き ます。
CapSense 設計に関する情報については、 「Getting Started with
CapSense」 設 計 ガ イ ド を ご 参 照 く だ さ い。 ま た、
CY8C20XX6A/AS CapSense コ ン ト ロー ラ ーの特定の情報につ
いては、 「CY8C20XX6A/H/AS CapSense® Design Guide」 を ご
参照 く だ さ い。
シリ コン エラ ッ タ
シ リ コ ン に関す る既知の問題を扱 っ てい る エ ラ ッ タ 資料には、
エ ラ ッ タ の ト リ ガ状況、 影響の範囲、 可能な回避手段、 シ リ コ
ン リ ビ ジ ョ ン の 適 用 可 能 性 に つ い て 記 載 さ れ て い ま す。
CY8C20xx6A/AS/H フ ァ ミ リ のデバイ スに関する エ ラ ッ タ 情報
については、http://www.cypress.com/?rID=56239 にある PSoC®
CY8C20x36A/46A/66A/96A/46AS/66AS/36H/46H フ ァ ミ リ のシ
リ コ ン エ ラ ッ タ を ご参照 く だ さ い。デバイ スの完全な機能説明
については、 エ ラ ッ タ 資料をデー タ シー ト と 合わせてご参照 く
だ さ い。
文書番号 : 002-03923 Rev. **
開発キ ッ ト
PSoC 開発キ ッ ト は、 サイ プ レ スのオン ラ イ ン ス ト ア で入手で
き ます。 ま た、 各地域や世界規模で Arrow、 Avnet、 Digi-Key、
Farnell、 Future Electronics、 Newark な どの販売代理店網が広
がっ ているので、 こ ち ら から お求めいただ く こ と も で き ます。
ト レ ーニ ン グ
PSoC の無料技術 ト レーニ ン グ ( オ ンデマ ン ド 、 ウ ェ ビ ナー、
ワー ク シ ョ ッ プ ) は、オン ラ イ ン で www.cypress.com で受講で
き ます。 こ の ト レーニ ングでは、 各種の ト ピ ッ クやスキル レ ベ
ルを カバー し てお り 、 お客様の設計を支援 し ます。
CYPros コ ンサル タ ン ト
認定 さ れた PSoC コ ンサル タ ン ト が、 技術支援か ら 完成 し た
PSoC 設計ま でのあ ら ゆる ニーズに対応 し ます。 PSoC コ ンサ
ル タ ン ト にお問い合わせにな るには、 またはコ ンサル タ ン ト に
な るには、 CYPros コ ンサル タ ン ト ウ ェ ブサイ ト を ご覧 く だ さ
い。
ソ リ ュ ーシ ョ ンズ ラ イ ブ ラ リ
ソ リ ュ ーシ ョ ン を重視 し た設計の ラ イ ブ ラ リ を ご覧 く だ さ い。
ラ イ ブ ラ リ には、 設計を素早 く 完成する う えで役立つ、 フ ァ ー
ムウ ェ アおよびハー ド ウ ェ ア設計フ ァ イルを含む さ ま ざ ま なア
プ リ ケーシ ョ ン デザイ ンが用意 さ れています。
テ ク ニ カル サポー ト
テ ク ニ カ ル サポー ト – 検索可能な知識ベー スの記事 と 技術
フ ォ ー ラ ム も オン ラ イ ン で ご利用になれます。 解決策が見つか
ら ない場合は、 テ ク ニ カル サポー ト (1-800-541-4736) ま で ご
連絡 く だ さ い。
ページ 7/51
CY8C20XX6A/S
開発ツール
画期的な統合設計環境 (IDE) である PSoC Designer™ を使 う
と 、 ユーザーが必要 と する ア プ リ ケーシ ョ ン要件を満たすよ う
PSoC を カ ス タ マ イ ズ す る こ と が 可 能 に な り ま す。 PSoC
Designer ソ フ ト ウ ェ アは、 シ ス テム設計や市場投入ま での時間
を短縮するお手伝いを いた し ます。ユーザー モ ジ ュ ール と 呼ば
れ る 予め用意 さ れた ア ナ ロ グ ペ リ フ ェ ラ ルやデ ジ タ ル ペ リ
フ ェ ラルの ラ イ ブ ラ リ を、 ド ラ ッ グ & ド ロ ッ プによ る設計環境
内で利用 し て独自のア プ リ ケーシ ョ ン を開発で き ます。そ し て、
動的に生成 さ れる ア プ リ ケーシ ョ ン プ ロ グ ラ ミ ン グ イ ン タ ー
フ ェ ース (API) の コ ー ド ラ イ ブ ラ リ を活用 し ながら 、 デザイ ン
を カ ス タ マ イ ズ し ます。 最後に、 イ ンサーキ ッ ト エ ミ ュ レ ー
シ ョ ンや標準 ソ フ ト ウ ェ ア デバ ッ グ機能な ど を備え た統合デ
バ ッ グ環境で、 デザ イ ンのデバ ッ グお よ びテ ス ト を行い ます。
PSoC Designer には以下が含まれます。
■
デバイ ス、ユーザー モ ジ ュ ール コ ン フ ィ ギ ュ レーシ ョ ンおよ
びダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レ ーシ ョ ン用のア プ リ ケー
シ ョ ン エデ ィ タ ー グ ラ フ ィ カル ユーザー イ ン タ ー フ ェ ース
(GUI)
■
広範なユーザー モ ジ ュ ール カ タ ロ グ
■
統合ソ ース コ ー ド エデ ィ タ ー (C お よびアセ ン ブ リ 言語 )
■
サイ ズ制限や使用期限のない無償の C コ ンパイ ラ
■
内蔵デバ ッ ガー
■
イ ンサーキ ッ ト エ ミ ュ レー タ
通信イ ン タ ー フ ェ ースの組み込みサポー ト 機能は以下の通 り
です。
2
❐ ハー ド ウ ェ アおよび ソ フ ト ウ ェ ア I C ス レーブ と マス タ ー
❐ フルス ピー ド USB 2.0
❐ 最大 4 個の全二重汎用非同期レ シーバー／ ト ラ ン ス ミ ッ
タ ー (UART) 、 SPI マス タ ー と SPI ス レーブ、 およびワ イ
ヤレ ス
PSoC Designer は、 PSoC 1 デバイ スの全 ラ イ ブ ラ リ をサポー
ト し てお り 、 Windows XP、 Windows Vista、 Windows 7 上で動
作 し ます。
■
PSoC Designer ソ フ ト ウ ェ ア サブ シ ス テム
デザイ ン エ ン ト リ
まず、 チ ッ プ レ ベル ビ ュ ーで対象の基本デバ イ ス を選択 し ま
す。 次に、 PSoC ブ ロ ッ ク を使用する アナログ と デジ タ ルの各
種オ ンボー ド コ ンポーネ ン ト ( ユーザー モ ジ ュ ール と 呼ばれる
) を選択 し ます。 ユーザー モ ジ ュ ールの例 と し て、 アナログ デジ タ ル変換器 (ADC) 、 デジ タ ル - アナログ変換器 (DAC) 、 ア
ン プ、 フ ィ ル タ ーな どがあ り ます。 選択 し たア プ リ ケーシ ョ ン
向けにユーザー モ ジ ュ ールを コ ン フ ィ ギ ュ レーシ ョ ン し 、他の
ユーザー モ ジ ュ ールや適切な ピ ン に接続 し ます。 その後、 プ ロ
ジ ェ ク ト を生成 し ます。 それによ り 、 ア プ リ ケーシ ョ ンのプ ロ
グ ラ ミ ングに使用で き る API と ラ イ ブ ラ リ がプ ロ ジ ェ ク ト に事
前設定 さ れます。
に コ ン フ ィ ギ ュ レーシ ョ ン を変更で き ます。 基本的に、 こ の機
能によ っ て、 1 つのア プ リ ケーシ ョ ン で 100% 以上の PSoC リ
ソ ース を使用する こ と がで き ます。
コ ー ド 生成ツール
コ ー ド 生成ツ ールは、 PSoC Designer の イ ン タ ー フ ェ ース で
シームレ スに動作 し 、 さ ま ざ ま なデバ ッ グ ツールで テ ス ト 済み
です。 C 言語、 アセ ン ブ リ 言語、 または両方の組み合わせで設
計を開発で き ます。
アセ ン ブ ラ : アセ ン ブ ラ では、アセ ン ブ リ コ ー ド を C コ ー ド と
シームレ スに組み合わせる こ と がで き ます。 リ ン ク ラ イ ブ ラ リ
では、 自動的に絶対ア ド レ ス指定を使用で き るほか、 相対モー
ド で コ ンパ イ ル し た う え で他の ソ フ ト ウ ェ ア モ ジ ュ ール と リ
ン ク し 、 絶対ア ド レ ス指定を取得する こ と も で き ます。
C 言語コ ンパイ ラ : PSoC フ ァ ミ リ のデバイ ス をサポー ト する
C 言語コ ンパイ ラ を利用で き ます。 こ れら の製品を使用する こ
と で、PSoC フ ァ ミ リ デバイ ス向けに完全な C プ ログ ラ ムを作
成で き ます。 こ れら の最適化 C コ ンパイ ラは、 PSoC のアーキ
テ ク チ ャ に合わせて設定 し た C 言語のすべての機能を提供 し ま
す。 コ ンパイ ラ には、 ポー ト と バスの動作、 標準のキーパ ッ ド
と デ ィ ス プ レ イのサポー ト 、 および拡張演算機能を提供する組
み込みラ イ ブ ラ リ が付属 し ています。
デバ ッ ガー
PSoC Designer はハー ド ウ ェ アによ る イ ンサーキ ッ ト エ ミ ュ
レ ーシ ョ ン機能を提供す る デバ ッ グ環境を備え てお り 、 PSoC
デバイ スの内部状態を観察 し ながら 実シ ス テムで プ ログ ラ ムに
対 し て テ ス ト を行 う こ と がで き ます。デバ ッ ガー コ マ ン ド を使
用 し て、 デー タ メ モ リ の読み出 し と プ ロ グ ラ ム、 デー タ メ モ
リ の読み書き、 I/O レ ジ ス タ の読み書きが可能です。 また、 CPU
レ ジ ス タ の読み書き、 ブ レー ク ポ イ ン ト の設定 と 消去、 プ ログ
ラ ムの実行、 停止、 およびス テ ッ プ制御が可能です。 また、 調
査対象の レ ジ ス タ と メ モ リ 位置の ト レ ース バ ッ フ ァ を デバ ッ
ガーで作成する こ と も で き ます。
オン ラ イ ン ヘルプ シス テム
オ ン ラ イ ン ヘルプ シ ス テムでは、 オ ン ラ イ ン で状況に応 じ た
ヘルプが表示 さ れます。 それぞれの機能のサブ シ ス テムには固
有状況に応 じ たヘルプがあ り 、操作手順のヘルプやク イ ッ ク リ
フ ァ レ ン ス と し て使用で き ます。 また、 こ のヘルプ シ ス テムは
設計者を支援する ためのチ ュ ー ト リ アル、FAQ と オン ラ イ ン サ
ポー ト フ ォ ー ラ ムへの リ ン ク を提供 し ています。
イ ンサーキ ッ ト エ ミ ュ レー タ
コ ス ト の低 く 、 機能性の高い イ ン サー キ ッ ト エ ミ ュ レ ー タ
(ICE) が開発作業をサポー ト する ために用意 さ れています。 こ
のハー ド ウ ェ アは単独のデバイ ス を プ ログ ラ ムで き ます。
エ ミ ュ レー タ は、USB ポー ト を介 し て PC に接続する 1 つの基
本ユニ ッ ト で構成 さ れています。こ の基本ユニ ッ ト は汎用型で、
すべての PSoC デバイ スで動作 し ます。各デバイ ス フ ァ ミ リ の
エ ミ ュ レ ーシ ョ ン ポ ッ ド は、 それぞれ別々に用意 さ れてい ま
す。 エ ミ ュ レーシ ョ ン ポ ッ ド は、 作業対象の基板上の PSoC デ
バイ ス と 置き換わ り 、 全速 (24MHz) で動作 し ます。
また このツールを使用する と 、 マルチ コ ン フ ィ ギ ュ レーシ ョ ン
やダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レ ーシ ョ ン開発が容易に な り
ます。 ダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ ンによ り 、 実行中
文書番号 : 002-03923 Rev. **
ページ 8/51
CY8C20XX6A/S
PSoC Designer を使用 し たデザイ ン
PSoC デバイ スの開発プ ロ セスは、 従来の固定機能マ イ ク ロ プ
ロ セ ッ サの開発プ ロ セ ス と は異な り ま す。 コ ン フ ィ ギ ュ レ ー
シ ョ ン 可能な ア ナ ロ グ と デ ジ タ ル ハー ド ウ ェ ア ブ ロ ッ ク は
PSoC アーキテ ク チ ャ に独特の柔軟性を も た ら し 、 開発時の仕
様変更の管理や在庫費用の削減に役立 ち ま す。 こ れ ら の コ ン
フ ィ ギ ュ レ ーシ ョ ン可能な リ ソ ースは PSoC ブ ロ ッ ク と 呼ば
れ、 ユ ーザーが選択可能 な さ ま ざ ま な 機能 を 実装 で き ま す。
PSoC 開発プ ロ セスは次の通 り です。
6. ユーザー モ ジ ュ ールの選択
7. ユーザー モ ジ ュ ールの設定
8. 構成および接続
9. 生成、 検証、 およびデバ ッ グ
ユーザー モ ジ ュ ールの選択
PSoC Designer は、 あ らか じ め構築 さ れ、 テ ス ト 済みのハー ド
ウ ェ ア周辺 コ ンポーネ ン ト ( ユーザー モ ジ ュ ール と 呼ばれる )
の ラ イ ブ ラ リ を備え ています。 こ れら のユーザー モ ジ ュ ールに
よ り 、 アナログ と デジ タ ル両方の周辺デバイ スの選択 と 実装が
簡単にな り ます。
ユーザー モ ジ ュ ールの設定
選択 し た各ユーザー モ ジ ュ ールによ り 、選択 し た機能を実装す
る基本的な レ ジ ス タ 設定を確立で き ます。 また、 コ ンポーネ ン
ト の的確な コ ン フ ィ ギ ュ レーシ ョ ン を特定のア プ リ ケーシ ョ ン
に合わせる よ う にするパ ラ メ ー タ ー と プ ロパテ ィ も 提供 さ れま
す。 例えば PWM ユーザー モ ジ ュ ールでは、 1 個以上のデジ タ
ル PSoC ブ ロ ッ ク を それぞれが 8 ビ ッ ト 分解能を持つよ う コ ン
フ ィ ギ ュ レ ーシ ョ ン し ます。 こ れ ら のパ ラ メ ー タ ー を使 っ て、
パルス幅 と デ ュ ーテ ィ 比を設定で き ます。 選択 し たア プ リ ケー
シ ョ ン に対応す る よ う パ ラ メ ー タ ー と プ ロ パテ ィ を コ ン フ ィ
ギ ュ レーシ ョ ン し ます。 値は直接入力する こ と も、 ド ロ ッ プダ
ウン メ ニ ュ ーから選択する こ と も で き ます。すべてのユーザー
モ ジ ュ ールはデー タ シー ト に文書化 さ れ、 PSoC Designer また
はサ イ プ レ スのウ ェ ブ サ イ ト で直接確認で き ま す。 こ れ ら の
ユーザー モ ジ ュ ール デー タ シー ト には、 ユーザー モ ジ ュ ール
の内部動作に関する説明 と 性能仕様が記載 さ れています。また、
各デー タ シー ト にはユーザー モ ジ ュ ールの各パ ラ メ ー タ ーの
使用方法や、 デザイ ン を適切に実装する ために必要なその他の
情報も ま と め られています。
文書番号 : 002-03923 Rev. **
構成お よび接続
ユーザー モ ジ ュ ールを他のモ ジ ュ ールおよび I/O ピ ンに相互接
続する こ と によ っ て、 チ ッ プ レ ベルで信号チ ェ ーン を構築する
こ と がで き ます。すべてのオン チ ッ プ リ ソ ース を完全に制御で
き る よ う に、 選択、 コ ン フ ィ ギ ュ レーシ ョ ン、 およびルーテ ィ
ングを行います。
生成、 検証、 お よびデバ ッ グ
ハー ド ウ ェ アの コ ン フ ィ ギ ュ レーシ ョ ンのテ ス ト 、 またはプ ロ
ジ ェ ク ト の コ ー ド 開発の準備がで き た ら 、 「 コ ン フ ィ ギ ュ レ ー
シ ョ ン フ ァ イ ルの生成」 手順を実行 し ます。 こ のス テ ッ プ で
PSoC Designer によ っ て生成 さ れる ソ ース コ ー ド は、仕様に合
わせてデバイ ス を自動的に コ ン フ ィ ギ ュ レーシ ョ ン し 、 シ ス テ
ム用のソ フ ト ウ ェ ア を提供 し ます。 生成 さ れた コ ー ド は、 実行
時に発生す るハー ド ウ ェ ア イ ベ ン ト の制御 と それに対す る応
答を実現する高レ ベル API、 および必要に応 じ て修正 し て使用
で き る割 り 込みサービ ス ルーチ ン を提供 し ます。
高い完成度の コ ー ド 開発環境に よ り 、 C、 ア セ ン ブ リ 言語、 ま
たはその両方を使用 し たア プ リ ケーシ ョ ンの開発 と カ ス タ マ イ
ズが可能です。
開発プ ロ セ スの最後のス テ ッ プは、 PSoC Designer のデバ ッ
ガー内で進めます ( 接続のア イ コ ン を ク リ ッ ク し てア ク セス し
ます )。PSoC Designer によ っ て HEX イ メ ージが ICE にダウン
ロー ド さ れ、 フ ルス ピー ド で実行 さ れます。 PSoC Designer の
デバ ッ グ機能は、 それよ り も はるかに高価な シ ス テムの機能に
匹敵 し ます。 デバ ッ グ イ ン タ ー フ ェ ースは、 シ ン グル ス テ ッ
プ実行、 ブ レー ク ポ イ ン ト ま での実行、 変数値の追跡な どの従
来の機能のほか、 大容量の ト レ ース バ ッ フ ァ を備え ています。
よ っ て、 ア ド レ ス と デー タ バス値の監視、 メ モ リ 位置の監視、
外部信号の監視な どの複雑な ブ レ ー ク ポ イ ン ト イ ベ ン ト を定
義で き ます。
ページ 9/51
CY8C20XX6A/S
ピ ン配列
CY8C20XX6A/S PSoC デバイ スは様々なパ ッ ケージ で提供 し ています。 各パ ッ ケージについて次の表に示 し ます。 すべてのポー ト
ピ ン ( 「P」 と い う ラ ベルが付いた もの ) はデジ タ ル I/O の機能を備えてお り 、 共通のアナログ バスに接続で き ます。 ただ し 、 VSS、
VDD、 お よび XRES はデジ タ ル I/O の機能を備えていません。
16 ピ ン QFN (10 本のセ ン シ ン グ入力 )[3、 4]
表 1. ピ ンの定義 – CY8C20236A、 CY8C20246A、 CY8C20246AS PSoC デバイ ス
I2C SCL、 SPI SS
I2C
4
IOHR
I
P1[5]
5
IOHR
I
P1[3]
6
IOHR
I
P1[1]
ISSP CLK[5]、 I2C SCL、 SPI
MOSI
VSS
グ ラ ン ド 接続 [7]
ISSP DATA[5]、 I2C SDA、 SPI
CLK[6]
7
電源
SDA、 SPI MISO
SPI CLK
8
IOHR
I
P1[0]
9
IOHR
I
P1[2]
10
IOHR
I
I
P1[4] 任意の外部 ク ロ ッ ク (EXTCLK)
XRES 内部プルダウン抵抗を持つア ク
テ ィ ブ HIGH 外部 リ セ ッ ト
P0[4]
11
12
入力
IOH
13
VDD
電源
電源電圧
14
IOH
I
P0[7]
15
IOH
I
P0[3]
積分入力
16
IOH
I
P0[1]
積分入力
P0[1], AI
P0[3], AI
P0[7], AI
Vdd
AI, XOut, P2[5]
AI , XIn, P2[3]
AI , I2 C SCL, SPI SS, P1[7]
AI , I2 C SDA, SPI MISO, P1[5]
1
2
14
13
P1[7]
16
15
I
12
3
4
QFN
( Top View) 11
10
9
5
6
7
8
IOHR
P0[4] , AI
XRES
P1[4] , EXTCLK, AI
P1[2] , AI
AI, SPI CLK , P1[3]
AI, ISSP CLK, SPI MOSI, P1[1]
[5、 6]
Vss
AI, ISSP DATA , I2C SDA, SPI CLK , P1[0]
3
図 3. CY8C20236A、 CY8C20246A、 CY8C20246AS
[5]
タ イプ
ピン
説明
番号 デジ タ ル アナログ ピ ン名
1
I/O
I
P2[5] 水晶振動子出力 (XOut)
2
I/O
I
P2[3] 水晶振動子入力 (XIn)
凡例 : A= アナ ロ グ、 I= 入力、 O= 出力、 OH=5mA HIGH 出力駆動、 R= 安定化出力。
注:
3. 13 本の GPIO= 容量セ ン シ ン グ用の 10 本のピ ン +I2C 用の 2 本のピ ン + 変調 コ ンデンサ用の 1 本のピ ン。
4. セ ン タ ー パ ッ ド な し 。
5. 電源投入時、 SDA(P1[0]) は 256 ス リ ープ ク ロ ッ ク サイ ク ル間ス ト ロ ン グ HIGH で駆動 し 、 次の 256 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し
ます。 SCL(P1[1]) ラ イ ンは 512 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後両方のピ ンは高イ ン ピーダ ン ス状態に移行 し ます。 リ セ ッ ト
時、 XRES がデアサー ト し た後、 SDA と SCL ラ イ ンは 8 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後高イ ン ピーダ ン ス状態に移行 し ま
す。 こ のため、 電源投入イ ベン ト ま たは リ セ ッ ト イ ベン ト 中、 P1[1] と P1[0] が I2C バスに影響を与え る場合があ り ます。 問題が発生する場合は別のピ ン を使用
し て く だ さ い。
6. 代替 SPI ク ロ ッ ク 。
7. すべての VSS ピ ンは 1 つの共通 GND 面に引き寄せる必要があ り ます。
文書番号 : 002-03923 Rev. **
ページ 10/51
CY8C20XX6A/S
24 ピ ン QFN (17 本のセ ン シ ン グ入力 )[8]
表 2. ピ ンの定義－ CY8C20336A、 CY8C20346A、 CY8C20346AS [9]
電源
接続な し
VSS
グ ラ ン ド 接続 [12]
ISSP DATA[10]、 I2C SDA、
SPI CLK[11]
10
IOHR
I
P1[0]
11
IOHR
I
P1[2]
12
IOHR
I
P1[4]
13
IOHR
I
P1[6]
任意の外部 ク ロ ッ ク入力
(EXTCLK)
15
I/O
I
XRES 内部プルダウン抵抗を持つア
ク テ ィ ブ HIGH 外部 リ セ ッ ト
P2[0]
16
IOH
I
P0[0]
17
IOH
I
P0[2]
18
IOH
I
P0[4]
19
IOH
I
P0[6]
14
入力
20
VDD
電源
IOH
I
P0[7]
22
IOH
I
P0[5]
23
IOH
I
P0[3]
積分入力
24
IOH
I
P0[1]
積分入力
VSS
セ ン タ ー パ ッ ド をグ ラ ン ド に
接続 し なければな ら ない
電源
P0[1], AI
P0[3], AI
P0[5], AI
P0[7], AI
Vdd
P0[6], AI
22
21
20
19
5
14
6
13
電源電圧
21
CP
16
15
12
9
NC
Q FN
(T o p V ie w )
AI, EXTCLK, P1[4]
8
P1[1]
3
4
11
I
P 2 [1 ]
P 1 [7 ]
P 1 [5 ]
P 1 [3 ]
AI, P1[2]
IOHR
ISSP CLK[10]、 I2C SCL、 SPI
MOSI
A I,
A I, I2 C S C L , S P I S S ,
A I, I2 C S D A , S P I M IS O ,
A I, S P I C L K ,
9
7
SDA、 SPI MISO
SPI CLK
10
P1[3]
Vss
P1[5]
I
P 0 [4 ], A I
P 0 [2 ], A I
P 0 [0 ], A I
P 2 [0 ], A I
XRES
P 1 [6 ], A I
2
I
IOHR
18
17
2
AI, ISSP DATA , I2C SDA, SPI CLK, P1[0]
IOHR
6
1
[10、 11]
5
A I, X O u t, P 2 [5]
A I, X In , P 2 [3 ]
24
I2C
23
I2C SCL、 SPI SS
8
P1[7]
7
P2[1]
I
NC
I
IOHR
2
I/O
4
SPI MOSI, P1[1]
3
図 4. CY8C20336A、 CY8C20346A、 CY8C20346AS
AI, ISSP CLK , I2C SCL
タ イプ
ピン
説明
番号 デジ タ ル アナロ グ ピ ン名
1
I/O
I
P2[5] 水晶振動子出力 (XOut)
2
I/O
I
P2[3] 水晶振動子入力 (XIn)
凡例 : A= アナ ロ グ、 I= 入力、 O= 出力、 OH=5mA HIGH 出力駆動、 R= 安定化出力。
注:
8. 20 本の GPIO= 容量セ ン シ ン グ用の 17 本のピ ン +I2C 用の 2 本のピ ン + 変調 コ ンデンサ用の 1 本のピ ン。
9. 機械的、 熱的、 および電気的に最適な性能を得る ために、 QFN パ ッ ケージのセ ン タ ー パ ッ ド (CP) を必ずグ ラ ン ド (VSS) に接続する必要があ り ます。 グ ラ ン ド に
接続 し ない と 、 パ ッ ド は電気的に開放 し 、 どの信号に も 接続 さ れていない状態にな り ます。
10. 電源投入時、 SDA(P1[0]) は 256 ス リ ープ ク ロ ッ ク サイ ク ル間ス ト ロ ン グ HIGH で駆動 し 、 次の 256 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し
ます。 SCL(P1[1]) ラ イ ンは 512 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後両方のピ ンは高イ ン ピーダ ン ス状態に移行 し ます。 リ セ ッ ト
時、 XRES がデアサー ト し た後、 SDA と SCL ラ イ ンは 8 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後高イ ン ピーダ ン ス状態に移行 し ま
す。 こ のため、 電源投入イ ベン ト ま たは リ セ ッ ト イ ベン ト 中、 P1[1] と P1[0] が I2C バスに影響を与え る場合があ り ます。 問題が発生する場合は別のピ ン を使用
し て く だ さ い。
11. 代替 SPI ク ロ ッ ク 。
12. すべての VSS ピ ンは 1 つの共通 GND 面に引き寄せる必要があ り ます。
文書番号 : 002-03923 Rev. **
ページ 11/51
CY8C20XX6A/S
24 ピ ン QFN (15 本のセ ン シ ン グ入力 (USB 付き ))[13]
表 3. ピ ンの定義 – CY8C20396A [14]
タ イプ
ピン
番号 デジ タ ル アナログ ピ ン名
1
I/O
I
P2[5]
IOHR
I
P1[5]
6
IOHR
I
P1[3]
7
IOHR
I
P1[1]
SDA、 SPI MISO
SPI CLK
ISSP CLK[15]、 I2C SCL、 SPI
MOSI
9
I/O
I
D+
グ ラ ン ド [17]
USB D+
10
I/O
I
D-
USB D-
VSS
電源
11
電源
VDD
電源
ISSP DATA[15]、 I2C SDA、
SPI CLK[16]
12
IOHR
I
P1[0]
13
IOHR
I
P1[2]
14
IOHR
I
P1[4]
15
IOHR
I
P1[6]
任意の外部 ク ロ ッ ク入力
(EXTCLK)
16
リ セ ッ ト 入力
17
IOH
I
XRES 内部プルダウン抵抗を持つア
ク テ ィ ブ HIGH 外部 リ セ ッ ト
P0[0]
18
IOH
I
P0[2]
19
IOH
I
P0[4]
20
IOH
I
P0[6]
21
IOH
I
P0[7]
22
IOH
I
P0[5]
23
IOH
I
P0[3]
積分入力
24
IOH
I
P0[1]
積分入力
CP
電源
VSS
P2[1], AI
AI, I 2 C SCL, SPI SS,P1[7]
AI, I2C SDA , SPI MISO,P1[5]
AI, SPI CLK ,P1[3]
[15]
8
1
19
P2[5], AI
P2[3], AI
18
17
2
QFN
3
16
4
(Top View) 15
5
14
6
13
P0[2], AI
P0[0], AI
XRES
P1[6], AI
P1[4] , AI, EXTCLK
P1[2 ], AI
AI, ISSP DATA, I2C SDA, SPI CLK, P1[0]
I2C
21
I2C SCL、 SPI SS
20
P1[7]
11
12
P2[1]
I
9
10
I
IOHR
22
P0[1], AI
P0[3], AI
P0[5], AI
P0[7], AI
P0[6], AI
P0[4], AI
I/O
4
24
3
23
P2[3]
8
I
7
I/O
5
図 5. CY8C20396A
AI, ISSP CLK, I2C SCL, SPI MOSI, P1[1]
Vss
D+
D[15、 16]
VDD
2
説明
セ ン タ ー パ ッ ド をグ ラ ン ド に
接続 し なければな らばい
凡例 : I= 入力、 O= 出力、 OH=5mA HIGH 出力駆動、 R= 安定化出力
注:
13. 20 本の GPIO= 容量セ ン シ ン グ用の 15 本のピ ン +II2C 用の 2 本のピ ン +USB 用の 2 本のピ ン + 変調 コ ンデンサ用の 1 本のピ ン。
14. 機械的、 熱的、 および電気的に最適な性能を得る ために、 QFN パ ッ ケージのセ ン タ ー パ ッ ド (CP) を必ずグ ラ ン ド (VSS) に接続する必要があ り ます。 グ ラ ン ド に
接続 し ない と 、 パ ッ ド は電気的に開放 し 、 どの信号に も 接続 さ れていない状態にな り ます。
15. 電源投入時、 SDA(P1[0]) は 256 ス リ ープ ク ロ ッ ク サイ ク ル間ス ト ロ ン グ HIGH で駆動 し 、 次の 256 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し
ます。 SCL(P1[1]) ラ イ ンは 512 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後両方のピ ンは高イ ン ピーダ ン ス状態に移行 し ます。 リ セ ッ ト
時、 XRES がデアサー ト し た後、 SDA と SCL ラ イ ンは 8 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後高イ ン ピーダ ン ス状態に移行 し ま
す。 こ のため、 電源投入イ ベン ト ま たは リ セ ッ ト イ ベン ト 中、 P1[1] と P1[0] が I2C バスに影響を与え る場合があ り ます。 問題が発生する場合は別のピ ン を使用
し て く だ さ い。
16. 代替 SPI ク ロ ッ ク 。
17. すべての VSS ピ ンは 1 つの共通 GND 面に引き寄せる必要があ り ます。
文書番号 : 002-03923 Rev. **
ページ 12/51
CY8C20XX6A/S
30 ボール WLCSP (24 本のセ ン シ ン グ入力 )[18]
表 4. ピ ンの定義－ CY8C20766A、 CY8C20746A30 ボール WLCSP
タ イプ
ピン
番号 デジ タ ル アナログ ピ ン名
A1
IOH
I
P0[2]
A2
IOH
A3
I
電源
説明
図 6. CY8C20766A 30 ボール WLCSP
P0[6]
底面図
VDD
電源電圧
積分入力
A4
IOH
I
P0[1]
A5
I/O
I
P2[7]
B1
I/O
I
P2[6]
B2
IOH
I
P0[0]
B3
IOH
I
P0[4]
B4
IOH
I
P0[3]
積分入力
B5
I/O
I
P2[5]
水晶振動子出力 (Xout)
C1
I/O
I
P2[2]
C2
I/O
I
P2[4]
C3
IOH
I
P0[7]
C4
IOH
I
P0[5]
C5
I/O
I
P2[3]
D1
I/O
I
P2[0]
D2
I/O
I
P3[0]
D3
I/O
I
P3[1]
D4
I/O
I
P3[3]
D5
I/O
I
P2[1]
A
D
上面図
水晶振動子入力 (XIn)
1
2
3
4
5
A
B
E3
IOHR
I
P1[4]
任意の外部 ク ロ ッ ク入力
(EXTCLK)
SCL、 SPI SS
SDA、 SPI MISO
E4
IOHR
I
P1[7]
I2C
E5
IOHR
I
P1[5]
I2C
F1
IOHR
I
P1[2]
F2
IOHR
I
P1[0]
VSS
1
F
I
電源
2
E
IOHR
F3
3
C
E2
入力
4
B
XRES 内部プルダウン抵抗を持つア
ク テ ィ ブ HIGH 外部 リ セ ッ ト
P1[6]
E1
5
C
D
E
F
ISSP DATA[19]、 I2C SDA、
SPI CLK[20]
電源グ ラ ン ド [21]
F4
IOHR
I
P1[1]
ISSP CLK[19]、 I2C SCL、 SPI
MOSI
F5
IOHR
I
P1[3]
SPI CLK
注:
18. 27 本の GPIO= 容量セ ン シ ン グ用の 24 本のピ ン +I2C 用の 2 本のピ ン + 変調 コ ンデンサ用の 1 本のピ ン。
19. 電源投入時、 SDA(P1[0]) は 256 ス リ ープ ク ロ ッ ク サイ ク ル間ス ト ロ ン グ HIGH で駆動 し 、 次の 256 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し
ます。 SCL(P1[1]) ラ イ ンは 512 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後両方のピ ンは高イ ン ピーダ ン ス状態に移行 し ます。 リ セ ッ ト
時、 XRES がデアサー ト し た後、 SDA と SCL ラ イ ンは 8 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後高イ ン ピーダ ン ス状態に移行 し ま
す。 こ のため、 電源投入イ ベン ト ま たは リ セ ッ ト イ ベン ト 中、 P1[1] と P1[0] が I2C バスに影響を与え る場合があ り ます。 問題が発生する場合は別のピ ン を使用
し て く だ さ い。
20. 代替 SPI ク ロ ッ ク 。
21. すべての VSS ピ ンは 1 つの共通 GND 面に引き寄せる必要があ り ます。
文書番号 : 002-03923 Rev. **
ページ 13/51
CY8C20XX6A/S
32 ピ ン QFN (25 本のセ ン シ ン グ入力 )[22]
表 5. ピ ンの定義－ CY8C20436A、 CY8C20446A、 CY8C20446AS、 CY8C20466A、 CY8C20466AS[23]
I
P2[3]
水晶振動子入力 (XIn)
5
I/O
I
P2[1]
6
I/O
I
P3[3]
7
I/O
I
P3[1]
8
IOHR
I
P1[7]
I2C SCL、 SPI SS
9
IOHR
I
P1[5]
10
IOHR
I
P1[3]
I2C SDA、 SPI MISO
SPI CLK
11
IOHR
I
P1[1]
VSS
電源
13
IOHR
I
P1[0]
14
IOHR
I
P1[2]
15
IOHR
I
P1[4]
16
IOHR
I
P1[6]
17
XRES
入力
18
I/O
I
P3[0]
19
I/O
I
P3[2]
20
I/O
I
P2[0]
21
I/O
I
P2[2]
22
I/O
I
P2[4]
23
I/O
I
P2[6]
24
IOH
I
P0[0]
25
IOH
I
P0[2]
26
IOH
I
P0[4]
27
IOH
I
P0[6]
28
VDD
電源
29
IOH
I
P0[7]
30
IOH
I
P0[5]
31
IOH
I
P0[3]
グ ラ ン ド 接続 [26]
ISSP DATA[24]、 I2C SDA、
SPI CLK[25]
任意の外部ク ロ ッ ク 入力
(EXTCLK)
内部プルダウ ン抵抗を持つア ク
テ ィ ブ HIGH 外部 リ セ ッ ト
Vss
P0 [3], AI
P0 [5], AI
32
31
9
1
2
3
4
5
6
7
8
QFN
(Top View)
24
23
22
21
20
19
18
17
P0[0] , AI
P2[6] , AI
P2[4] , AI
P2[2] , AI
P2[0] , AI
P3[2] , AI
P3[0] , AI
XRES
[24]
12
ISSP CLK[24]、 I2C SCL、 SPI
MOSI
AI , P0[1]
AI , P2[7]
AI, XOut, P2[5]
AI , XIn, P2[3]
AI , P2[1]
AI , P3[3]
AI , P3[1]
AI , I2 C SCL, SPI SS, P1[7]
P0 [4], AI
P0 [2], AI
水晶振動子出力 (XOut)
I/O
26
25
P2[5]
4
P2[7]
15
16
I
AI, E XTCLK, P 1[4]
AI, P 1[6]
I
I/O
P0 [7], AI
Vd d
P0 [6], AI
I/O
3
CY8C20466A、 CY8C20466AS
積分入力
28
27
2
P0[1]
13
14
1
図 7. CY8C20436A、 CY8C20446A、 CY8C20446AS、
30
29
説明
A I,ISSP CLK , I2C SCL, SPI MOSI, P1[1]
Vss
[24]
AI , ISSP DATA , I2C SDA, SPI CLK, P1[0]
AI, P 1[2]
ピ ン名
アナログ
I
10
11
12
タ イプ
デジ タ ル
IOH
AI, I2C SDA, SPI MISO, P 1[5]
AI, SPI CLK, P 1[3]
ピン
番号
電源電圧
積分入力
32
電源
VSS
グ ラ ン ド 接続 [26]
CP
電源
VSS
セ ン タ ー パ ッ ド をグ ラ ン ド に接
続 し なければな ら ない
凡例 : A= アナ ロ グ、 I= 入力、 O= 出力、 OH=5mA HIGH 出力駆動、 R= 安定化出力。
注:
22. 28 本の GPIO= 容量セ ン シ ン グ用の 25 本のピ ン +I2C 用の 2 本のピ ン + 変調 コ ンデンサ用の 1 本のピ ン。
23. 機械的、 熱的、 および電気的に最適な性能を得る ために、 QFN パ ッ ケージのセ ン タ ー パ ッ ド (CP) を必ずグ ラ ン ド (VSS) に接続する必要があ り ます。 グ ラ ン ド に
接続 し ない と 、 パ ッ ド は電気的に開放 し 、 どの信号に も 接続 さ れていない状態にな り ます。
24. 電源投入時、 SDA(P1[0]) は 256 ス リ ープ ク ロ ッ ク サイ ク ル間ス ト ロ ン グ HIGH で駆動 し 、 次の 256 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し
ます。 SCL(P1[1]) ラ イ ンは 512 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後両方のピ ンは高イ ン ピーダ ン ス状態に移行 し ます。 リ セ ッ ト
時、 XRES がデアサー ト し た後、 SDA と SCL ラ イ ンは 8 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後高イ ン ピーダ ン ス状態に移行 し ま
す。 こ のため、 電源投入イ ベン ト ま たは リ セ ッ ト イ ベン ト 中、 P1[1] と P1[0] が I2C バスに影響を与え る場合があ り ます。 問題が発生する場合は別のピ ン を使用
し て く だ さ い。
25. 代替 SPI ク ロ ッ ク 。
26. すべての VSS ピ ンは 1 つの共通 GND 面に引き寄せる必要があ り ます。
文書番号 : 002-03923 Rev. **
ページ 14/51
CY8C20XX6A/S
32 ピ ン QFN (22 本のセ ン シ ン グ入力 (USB 付き ))[27]
表 6. ピ ンの定義 –CY8C20496A[28]
I
P1[7]
I2C SCL、 SPI SS
I2 C
6
IOHR
I
P1[5]
7
IOHR
I
P1[3]
8
IOHR
I
P1[1]
SDA、 SPI MISO
SPI CLK
ISSP CLK[29]、 I2C SCL、 SPI
MOSI
グ ラ ン ド ピ ン [31]
USB D+
9
電源
VSS
10
D+
11
I
I
D-
USB D-
12
電源
VDD
電源ピ ン
ISSP DATA[29]、 I2C SDA、 SPI
CLKI[30]
13
IOHR
I
P1[0]
14
IOHR
I
P1[2]
15
IOHR
I
P1[4]
16
IOHR
I
P1[6]
17
XRES
入力
18
I/O
I
P3[0]
19
I/O
I
P3[2]
20
I/O
I
P2[0]
21
I/O
I
P2[2]
22
I/O
I
P2[4]
23
I/O
I
P2[6]
24
IOH
I
P0[0]
25
IOH
I
P0[2]
26
IOH
I
P0[4]
27
IOH
I
P0[6]
28
VDD
電源
29
IOH
I
P0[7]
30
IOH
I
P0[5]
31
IOH
I
P0[3]
32
電源
VSS
任意の外部 ク ロ ッ ク入力
(EXTCLK)
内部プルダウン抵抗を持つア ク
テ ィ ブ HIGH 外部 リ セ ッ ト
XTAL IN , P2 [ 3 ]
AI , P2[ 1 ]
I2C SCL, SPI SS , P 1[ 7]
I2C SDA, SPI MISO , P 1[ 5]
SPI CLK , P1 [3]
[29]
ISSP CLK, I2C SCL, SPI MOSI,P1 [ 1 ]
P0 [4], AI
P0 [2], AI
IOHR
1
2
3
4
5
6
7
8
26
25
5
AI , P 0[ 1]
XTAL OUT, P 2 [ 5]
QFN
(Top View)
24
23
22
21
20
19
18
17
15
16
P2[1]
AI, P 1[2]
I
P0[0] , AI
P2[6] , AI
P2[4] , AI
P2[2] , AI
P2[0] , AI
P3[2] , AI
P3[0] , AI
XRES
AI, E XTCLK, P 1[4]
AI, P 1[6]
I/O
P0 [7], AI
Vd d
P0 [6], AI
XTAL 入力
4
29
P2[3]
28
27
I
13
14
I/O
30
XTAL 出力
3
Vdd
ISSP
, DATA, I2C SDA, SPI CLK, P1[0]
P2[5]
USB D-
I
[29、 30]
I/O
Vss
P0 [3], AI
P0 [5], AI
積分入力
2
31
P0[1]
32
I
9
IOH
10
11
12
1
図 8. CY8C20496A
Vss
説明
USB PHY, D+
タ イプ
ピン
番号 デジ タ ル アナログ ピ ン名
電源ピ ン
積分入力
グ ラ ン ド ピ ン [31]
凡例 : A= アナ ロ グ、 I= 入力、 O= 出力、 OH=5mA HIGH 出力駆動、 R= 安定化出力。
注:
27. 27 本の GPIO= 容量セ ン シ ン グ用の 22 本のピ ン +I2C 用の 2 本のピ ン +USB 用の 2 本のピ ン + 変調 コ ンデンサ用の 1 本のピ ン。
28. 機械的、 熱的、 お よび電気的に最適な性能を得る ために、 QFN パ ッ ケージのセ ン タ ー パ ッ ド (CP) を必ずグ ラ ン ド (VSS) に接続する必要があ り ます。 グ ラ ン ド に
接続 し ない と 、 パ ッ ド は電気的に開放 し 、 どの信号に も 接続 さ れていない状態にな り ます。
29. 電源投入時、 SDA(P1[0]) は 256 ス リ ープ ク ロ ッ ク サイ ク ル間ス ト ロ ン グ HIGH で駆動 し 、 次の 256 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し
ます。 SCL(P1[1]) ラ イ ンは 512 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後両方のピ ンは高イ ン ピーダ ン ス状態に移行 し ます。 リ セ ッ ト
時、 XRES がデアサー ト し た後、 SDA と SCL ラ イ ンは 8 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後高イ ン ピーダ ン ス状態に移行 し ま
す。 こ のため、 電源投入イ ベ ン ト または リ セ ッ ト イ ベ ン ト 中、 P1[1] と P1[0] が I2C バスに影響を与え る場合があ り ます。 問題が発生する場合は別のピ ン を使用
し て く だ さ い。
30. 代替 SPI ク ロ ッ ク 。
31. すべての VSS ピ ンは 1 つの共通 GND 面に引き寄せる必要があ り ます。
文書番号 : 002-03923 Rev. **
ページ 15/51
CY8C20XX6A/S
48 ピ ン SSOP (31 本のセ ン シ ン グ入力 )[32]
表 7. ピ ンの定義－ CY8C20536A、 CY8C20546A、 および CY8C20566A[33]
ピン
デジ タ ル アナ ロ グ
番号
I
I
I
I
I
I
I
I
ピ ン名
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
IOH
IOH
IOH
IOH
I/O
I/O
I/O
I/O
IOHR
IOHR
IOHR
I
I
I
P0[7]
P0[5]
P0[3]
P0[1]
P2[7]
P2[5]
P2[3]
P2[1]
NC
NC
P4[3]
P4[1]
NC
P3[7]
P3[5]
P3[3]
P3[1]
NC
NC
P1[7]
P1[5]
P1[3]
23
IOHR
I
P1[1]
I/O
I/O
I
I
I/O
I/O
I/O
I/O
I
I
I
I
24
VSS
図 9. CY8C20536A、 CY8C20546A、 および CY8C20566A
説明
AI, P0[7]
AI, P0[5]
AI, P0[3]
AI P0[1]
AI , P2[7]
XTALOUT, P2[5]
XTALIN, P2[3]
AI , P2[1]
NC
NC
AI, P4[3]
AI, P4[1]
NC
AI, P3[7]
AI, P3[5]
AI, P3[3]
AI, P3[1]
NC
NC
I2 C SCL, SPI SS, P1[7]
I2 C SDA, SPI MISO, P1[5 ]
SPI CLK, P1[3]
[33]
ISSP CLK, I2 C SCL, SPI MOSI, P1[1 ]
VSS
積分入力
積分入力
XTAL 出力
XTAL 入力
接続な し
接続な し
接続な し
グ ラ ン ド ピ ン [35]
ISSP DATA[33]、 I2C SDA、 SPI
CLK[34]
I
P1[0]
26
IOHR
I
P1[2]
27
IOHR
I
P1[4]
28
29
30
31
IOHR
I
P1[6]
NC
NC
NC
接続な し
接続な し
接続な し
32
NC
接続な し
ピン
番号
デジ タ ル アナ ロ グ
33
34
NC
NC
41
42
I/O
I/O
I
I
P2[2]
P2[4]
35
XRES
接続な し
接続な し
内部プルダウ ン抵抗を持つア
ク テ ィ ブ HIGH 外部 リ セ ッ ト
43
I/O
I
P2[6]
44
45
46
47
48
IOH
IOH
IOH
IOH
I
I
I
I
P0[0]
P0[2]
P0[4]
P0[6]
VDD
凡例 :
I
I
I
I
I
P3[0]
P3[2]
P3[4]
P3[6]
P2[0]
VDD
P0[6] , AI
P0[4] , AI
P0[2] , AI
P0[0] , AI
P2[6] , AI
P2[4] , AI
P2[2] , AI
P2[0] , AI
P3[6] , AI
P3[4] , AI
P3[2] , AI
P3[0] , AI
XRES
NC
NC
NC
NC
NC
NC
P1[6] , AI
P1[4] , EXT CLK
[33、 34]
P1[2] , AI
P1[0] , ISSP DATA, I2C SDA, SPI CLK
ISSP CLK[33]、 I2C SCL、 SPI
MOSI
IOHR
I/O
I/O
I/O
I/O
I/O
SSOP
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
接続な し
接続な し
I2C SCL、 SPI SS
I2C SDA、 SPI MISO
SPI CLK
25
36
37
38
39
40
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
任意の外部ク ロ ッ ク 入力
(EXT CLK)
電源
ピ ン名
説明
VREF
電源ピ ン
A= アナ ロ グ、 I= 入力、 O= 出力、 NC= 接続な し 、 H=5mA HIGH 出力駆動、 R= 安定化出力オ プ シ ョ ン。
注:
32. 34 本の GPIO= 容量セ ン シ ン グ用の 31 本のピ ン + I2C 用の 2 本のピ ン + 変調 コ ンデンサ用の 1 本のピ ン。
33. 電源投入時、 SDA(P1[0]) は 256 ス リ ープ ク ロ ッ ク サイ ク ル間ス ト ロ ン グ HIGH で駆動 し 、 次の 256 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し
ます。 SCL(P1[1]) ラ イ ンは 512 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後両方のピ ンは高イ ン ピーダ ン ス状態に移行 し ます。 リ セ ッ ト
時、 XRES がデアサー ト し た後、 SDA と SCL ラ イ ンは 8 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後高イ ン ピーダ ン ス状態に移行 し ま
す。 こ のため、 電源投入イ ベン ト ま たは リ セ ッ ト イ ベン ト 中、 P1[1] と P1[0] が I2C バスに影響を与え る場合があ り ます。 問題が発生する場合は別のピ ン を使用
し て く だ さ い。
34. 代替 SPI ク ロ ッ ク 。
35. すべての VSS ピ ンは 1 つの共通 GND 面に引き寄せる必要があ り ます。
文書番号 : 002-03923 Rev. **
ページ 16/51
CY8C20XX6A/S
48 ピ ン QFN (33 本のセ ン シ ン グ入力 )[36]
表 8. ピ ンの定義－ CY8C20636A[37、 38]
17
IOHR
I
NC
P2[7]
P2[5]
P2[3]
P2[1]
P4[3]
P4[1]
P3[7]
P3[5]
P3[3]
P3[1]
P1[7]
P1[5]
NC
NC
P1[3]
IOHR
I
P1[1]
18
19
20
21
VSS
DNU
DNU
VDD
電源
電源
22
IOHR
I
P1[0]
23
IOHR
I
P1[2]
24
IOHR
I
P1[4]
25
IOHR
I
P1[6]
26
XRES
入力
接続な し
P0[1], AI
Vss
P0[3], AI
P0[5 ], AI
P0[7], AI
NC
NC
Vdd
P0[6], AI
P0[4], AI
P0[2], AI
P0[0], AI
I
I
I
I
I
I
I
I
I
I
I
I
水晶振動子出力 (XOut)
水晶振動子入力 (XIn)
NC
AI ,P2[7]
AI , XOut,P2[5]
AI , XIn ,P2[3]
AI ,P2[1]
AI ,P4[3]
AI ,P4[1]
AI ,P3[7]
AI ,P3[5]
AI ,P3[3]
AI P3[1]
AI ,I2 C SCL, SPI SS,P1[7]
I2C SCL、 SPI SS
I2C SDA、 SPI MISO
接続な し
接続な し
SPI CLK
ISSP CLK[37]、 I2C SCL、 SPI
MOSI
グ ラ ン ド 接続 [40]
電源電圧
ISSP DATA[37]、 I2C SDA、
SPI CLK[39]
任意の外部ク ロ ッ ク 入力
(EXTCLK)
1
2
3
4
5
6
7
8
9
10
11
12
QFN
(Top View)
36
35
34
33
32
31
30
29
28
27
26
25
P2[6] ,AI
P2[4] AI
,
P2[2] ,AI
P2[0] AI
,
P4[2] ,AI
P4[0] ,AI
P3[6] ,AI
P3[4] , AI
P3[2] ,AI
P3[0] , AI
XRES
P1[6] , AI
内部プルダウ ン抵抗を持つア
ク テ ィ ブ HIGH 外部 リ セ ッ ト
27
28
I/O
I/O
I
I
P3[0]
P3[2]
29
I/O
I
P3[4]
ピ ン デジ タ ル
番号
30
31
32
33
34
35
36
37
38
I/O
I/O
I/O
I/O
I/O
I/O
I/O
IOH
IOH
I
I
I
I
I
I
I
I
I
P3[6]
P4[0]
P4[2]
P2[0]
P2[2]
P2[4]
P2[6]
P0[0]
P0[2]
40
41
42
43
44
45
46
47
48
39
IOH
I
P0[4]
CP
凡例 :
48
47
46
45
44
43
42
41
40
39
38
37
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
IOHR
IOHR
図 10. CY8C20636A
説明
13
14
15
16
17
18
19
20
21
22
23
24
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
ピ ン名
I2C SDA, SPI MISO, A I, P1[5]
NC
NC
SPI CLK, AI, P1[3]
[37]
AI, ISSP CLK, I2C SCL, SPI MOSI, P1[1]
Vss
DNU
DNU
[37、 39]
Vdd
AI, ISSP DATA1 , I2C SDA, SPI CLK, P1[0]
AI, P1[2]
AI, EXTCLK, P1[4]
ピン
番号 デジ タ ル アナログ
IOH
IOH
IOH
IOH
IOH
アナログ
I
電源
ピ ン名
I
I
I
電源
I
P0[6]
VDD
NC
NC
P0[7]
P0[5]
P0[3]
VSS
P0[1]
電源
VSS
説明
電源電圧
接続な し
接続な し
積分入力
グ ラ ン ド 接続 [40]
セ ン タ ー パ ッ ド をグ ラ ン ド に接続 し なけ
ればな ら ない
A= アナ ロ グ、 I= 入力、 O= 出力、 NC= 接続な し 、 H=5mA HIGH 出力駆動、 R= 安定化出力
注:
36. 36 本の GPIO= 容量セ ン シ ン グ用の 33 本のピ ン +I2C 用の 2 本のピ ン + 変調 コ ンデンサ用の 1 本のピ ン。
37. 電源投入時、 SDA(P1[0]) は 256 ス リ ープ ク ロ ッ ク サイ ク ル間ス ト ロ ン グ HIGH で駆動 し 、 次の 256 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し
ます。 SCL(P1[1]) ラ イ ンは 512 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後両方のピ ンは高イ ン ピーダ ン ス状態に移行 し ます。 リ セ ッ ト
時、 XRES がデアサー ト し た後、 SDA と SCL ラ イ ンは 8 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後高イ ン ピーダ ン ス状態に移行 し ま
す。 こ のため、 電源投入イ ベン ト ま たは リ セ ッ ト イ ベン ト 中、 P1[1] と P1[0] が I2C バスに影響を与え る場合があ り ます。 問題が発生する場合は別のピ ン を使用
し て く だ さ い。
38. 機械的、 熱的、 および電気的に最適な性能を得る ために、 QFN パ ッ ケージのセ ン タ ー パ ッ ド (CP) を必ずグ ラ ン ド (VSS) に接続する必要があ り ます。 グ ラ ウ ン ド
に接続 し ない と 、 パ ッ ド は電気的に開放 し 、 どの信号に も 接続 さ れていない状態にな り ます。
39. 代替 SPI ク ロ ッ ク 。
40. すべての VSS ピ ンは 1 つの共通 GND 面に引き寄せる必要があ り ます。
文書番号 : 002-03923 Rev. **
ページ 17/51
CY8C20XX6A/S
48 ピ ン QFN (33 本のセ ン シ ン グ入力 (USB 付き ))[41]
表 9. ピ ンの定義－ CY8C20646A、 CY8C20646AS、 CY8C20666A、 CY8C20666AS [42、 43]
ピン
図 11. CY8C20646A、 CY8C20646AS、 CY8C20666A、
デジ タ ル アナ ロ グ ピ ン名
説明
番号
CY8C20666AS
17
IOHR
I
P1[1]
18
19
20
21
I/O
I/O
22
IOHR
I
P1[0]
23
IOHR
I
P1[2]
24
IOHR
I
P1[4]
25
IOHR
I
P1[6]
VSS
D+
DVDD
電源
電源
26
XRES
入力
水晶振動子出力 (XOut)
水晶振動子入力 (XIn)
NC
AI , P2[7]
AI , XOut, P2[5]
AI , XIn , P2[3]
AI , P2[1]
AI , P4[3]
AI , P4[1]
AI , P3[7]
AI , P3[5]
AI , P3[3]
AI , P3[1]
AI , I2 C SCL, SPI SS, P1[7]
I2C SCL、 SPI SS
I2C SDA、 SPI MISO
接続な し
接続な し
SPI CLK
ISSP CLK[42]、 I2C SCL、 SPI
MOSI
グ ラ ン ド 接続 [45]
USB D+
USB D電源電圧
ISSP DATA[42]、 I2C SDA、 SPI
CLK[44]
1
2
3
4
5
6
7
8
9
10
11
12
任意の外部 ク ロ ッ ク入力
(EXTCLK)
QFN
(Top View)
36
35
34
33
32
31
30
29
28
27
26
25
P2[6] , AI
P2[4] ,AI
P2[2] ,AI
P2[0] ,AI
P4[2] ,AI
P4[0] ,AI
P3[6] ,AI
P3[4] , AI
P3[2] ,AI
P3[0] , AI
XRES
P1[6] , AI
内部プルダウン抵抗を持つア ク
テ ィ ブ HIGH 外部 リ セ ッ ト
27
28
I/O
I/O
I
I
P3[0]
P3[2]
29
I/O
I
P3[4]
ピン
番号
30
31
32
33
34
35
36
37
38
I/O
I/O
I/O
I/O
I/O
I/O
I/O
IOH
IOH
I
I
I
I
I
I
I
I
I
P3[6]
P4[0]
P4[2]
P2[0]
P2[2]
P2[4]
P2[6]
P0[0]
P0[2]
40
41
42
43
44
45
46
47
48
39
IOH
I
P0[4]
CP
凡例 :
Vss
P0[3], AI
P0[5 ], AI
P0[7], AI
NC
NC
Vdd
P0[6], AI
P0[4], AI
P0[2], AI
P0[0], AI
I
接続な し
P0[1], AI
IOHR
NC
P2[7]
P2[5]
P2[3]
P2[1]
P4[3]
P4[1]
P3[7]
P3[5]
P3[3]
P3[1]
P1[7]
P1[5]
NC
NC
P1[3]
48
47
46
45
44
43
42
41
40
39
38
37
I
I
I
I
I
I
I
I
I
I
I
I
13
14
15
16
17
18
19
20
21
22
23
24
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
IOHR
IOHR
I2C SDA, SPI MISO, A I, P1[5]
NC
NC
SPI CLK, A I, P1[3]
[42]
AI,ISSP CLK , I2C SCL, SPI MOSI, P1[1]
Vss
D+
D[42、 44]
Vdd
AI,ISSP DATA, I2C SDA, SPI CLK, P1[0]
AI, P1[2]
AI, EXTCLK, P1[4]
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
デジ タ ル
IOH
IOH
IOH
IOH
IOH
アナ ロ グ
I
電源
ピ ン名
I
I
I
電源
I
P0[6]
VDD
NC
NC
P0[7]
P0[5]
P0[3]
VSS
P0[1]
電源
VSS
説明
電源電圧
接続な し
接続な し
積分入力
グ ラ ン ド 接続 [45]
セ ン タ ー パ ッ ド を グ ラ ン ド に接続 し なけ
ればな ら ない
A= アナ ロ グ、 I= 入力、 O= 出力、 NC= 接続な し 、 H=5mA HIGH 出力駆動、 R= 安定化出力
注:
41. 38 本の GPIO= 容量セ ン シ ン グ用の 33 本のピ ン +I2C 用の 2 本のピ ン +USB 用の 2 本のピ ン + 変調 コ ンデンサ用の 1 本のピ ン。
42. 電源投入時、 SDA(P1[0]) は 256 ス リ ープ ク ロ ッ ク サイ ク ル間ス ト ロ ン グ HIGH で駆動 し 、 次の 256 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し
ます。 SCL(P1[1]) ラ イ ンは 512 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後両方のピ ンは高イ ン ピーダ ン ス状態に移行 し ます。 リ セ ッ ト
時、 XRES がデアサー ト し た後、 SDA と SCL ラ イ ンは 8 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後高イ ン ピーダ ン ス状態に移行 し ま
す。 ど ち ら の場合 も 、 こ れ ら の ラ イ ン上のプルア ッ プ抵抗がプルダウ ン抵抗 (5.6K オーム ) と 組み合わせ、 潜在的な分圧回路を形成 し ます。 こ のため、 電源投入
イ ベ ン ト または リ セ ッ ト イ ベ ン ト 中、 P1[1] と P1[0] が I2C バスに影響を与え る場合があ り ます。 問題が発生する場合は別のピ ン を使用 し て く だ さ い。
43. 機械的、 熱的、 および電気的に最適な性能を得る ために、 QFN パ ッ ケージのセ ン タ ー パ ッ ド (CP) を必ずグ ラ ン ド (VSS) に接続する必要があ り ます。 グ ラ ン ド に
接続 し ない と 、 パ ッ ド は電気的に開放 し 、 どの信号に も 接続 さ れていない状態にな り ます。
44. 代替 SPI ク ロ ッ ク 。
45. すべての VSS ピ ンは 1 つの共通 GND 面に引き寄せる必要があ り ます。
文書番号 : 002-03923 Rev. **
ページ 18/51
CY8C20XX6A/S
48 ピ ン QFN (OCD) (33 本のセ ン シ ン グ入力 )[46]
IOHR
I
水晶振動子出力 (XOut)
水晶振動子入力 (XIn)
I2C SCL、 SPI SS
P1[5]
I2C SDA、 SPI MISO
14[49]
CCLK
OCD CPU ク ロ ッ ク出力
15[49]
16
IOHR
I
HCLK
P1[3]
17
IOHR
I
P1[1]
OCD 高速ク ロ ッ ク 出力
SPI CLK
ISSP CLK[50]、 I2C SCL、
SPI MOSI
18
19
20
21
I/O
I/O
22
IOHR
23
OCDO
A E
, P2[7]
I
AI , XOut, P2[5]
AI , XIn , P2[3]
AI , P2[1]
AI , P4[3]
AI , P4[1]
AI , P3[7]
AI , P3[5]
AI , P3[3]
AI , P3[1]
AI , I2 C SCL, SPI SS, P1[7]
VSS
D+
DVDD
グ ラ ン ド 接続 [52]
USB D+
USB D電源電圧
I
P1[0]
ISSP DATA[50]、 I2C SDA、
SPI CLK[51]
IOHR
I
P1[2]
24
25
26
27
28
IOHR
IOHR
I
I
I/O
I/O
I
I
P1[4]
P1[6]
XRES
P3[0]
P3[2]
29
I/O
I
P3[4]
42[49]
30
I/O
I
P3[6]
43[49]
31
32
33
34
35
I/O
I/O
I/O
I/O
I/O
I
I
I
I
I
P4[0]
P4[2]
P2[0]
P2[2]
P2[4]
36
I/O
I
P2[6]
44
45
46
47
48
CP
凡例 :
電源
電源
入力
任意の外部 ク ロ ッ ク入力
内部プルダウン抵抗を持つ
OCDO
Vdd
P0[6], AI
P0[4], AI
P0[2], AI
P0[0], AI
13
OCD モー ド 方向ピ ン
Vss
P0[3], AI
P0[5 ], AI
P0[7], AI
OCDE
OCDOE
P2[7]
P2[5]
P2[3]
P2[1]
P4[3]
P4[1]
P3[7]
P3[5]
P3[3]
P3[1]
P1[7]
48
47
46
45
44
43
42
41
40
39
38
37
I
I
I
I
I
I
I
I
I
I
I
1
2
3
4
5
6
7
8
9
10
11
12
QFN
(Top View)
13
14
15
16
17
18
19
20
21
22
23
24
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
IOHR
36
35
34
33
32
31
30
29
28
27
26
25
P2[6] , AI
P2[4] , AI
P2[2] , AI
P2[0] , AI
P4[2] , AI
P4[0] , AI
P3[6] , AI
P3[4] , AI
P3[2] , AI
P3[0] , AI
XRES
P1[6] , AI
I2C SDA, SPI MISO, AI, P1[5]
CCLK
HCLK
[50]
SPI CLK, A I, P1[3]
AI,ISSP CLK6, I2C SCL, SPI MOSI, P1[1]
Vss
D+
D[50、 51]
Vdd
AI,ISSP DATA1 , I2C SDA, SPI CLK, P1[0]
AI, P1[2]
AI, EXTCLK, P1[4]
番号
1[49]
2
3
4
5
6
7
8
9
10
11
12
P0[1], AI
48 ピ ン QFN 製品は CY8C20066A オン チ ッ プ デバ ッ グ (OCD) 用です。 こ の製品は、 イ ンサーキ ッ ト デバ ッ ギングのみに使用 さ
れる こ と に注意 し て く だ さ い。
表 10. ピ ンの定義－ CY8C20066A [47、 48]
図 12. CY8C20066A
ピン
デジ タ ル アナ ログ
ピ ン名
説明
ピン
番号
37
38
39
40
41
デジ タ ル アナロ グ
IOH
IOH
IOH
IOH
I
I
I
I
電源
IOH
IOH
IOH
I
I
I
電源
IOH
I
電源
ピ ン名
説明
P0[0]
P0[2]
P0[4]
P0[6]
VDD
電源電圧
OCDO
OCD 偶数デー タ I/O
OCDE
OCD 奇数デー タ 出力
P0[7]
P0[5]
P0[3]
VSS
P0[1]
VSS
積分入力
グ ラ ン ド 接続 [52]
セ ン タ ー パ ッ ド をグ ラ ン ド に接
続 し なければな ら ない
A= アナ ロ グ、 I= 入力、 O= 出力、 NC= 接続な し 、 H=5mA HIGH 出力駆動、 R= 安定化出力
注:
46. 38 本の GPIO= 容量セ ン シ ン グ用の 33 本のピ ン +I2C 用の 2 本のピ ン +USB 用の 2 本のピ ン + 変調 コ ンデンサ用の 1 本のピ ン。
47. こ の製品は、 プ ロ ト タ イ プ開発中のイ ンサーキ ッ ト デバ ッ ギン グ用 と し て、 限 ら れた数量のみ提供 さ れています。 量産製品用 と し ては提供で き ません。
48. 機械的、 熱的、 および電気的に最適な性能を得る ために、 QFN パ ッ ケージのセ ン タ ー パ ッ ド (CP) を必ずグ ラ ン ド (VSS) に接続する必要があ り ます。 グ ラ ン ド に
接続 し ない と 、 パ ッ ド は電気的に開放 し 、 どの信号に も 接続 さ れていない状態にな り ます。
49. こ のピ ン (OCD 製品のみに対応する ) は、 フ ァ ームウ ェ アのデバ ッ グ処理のために、 デバイ ス を ICE-Cube イ ンサーキ ッ ト エ ミ ュ レー タ に接続するのに必要で
す。 ICE-Cube の使用に関する詳細については、 「CY3215-DK PSoC® IN-CIRCUIT EMULATOR KIT GUIDE」 を ご参照 く だ さ い。
50. 電源投入時、 SDA(P1[0]) は 256 ス リ ープ ク ロ ッ ク サイ ク ル間ス ト ロ ン グ HIGH で駆動 し 、 次の 256 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し
ます。 SCL(P1[1]) ラ イ ンは 512 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後両方のピ ンは高イ ン ピーダ ン ス状態に移行 し ます。 リ セ ッ ト
時、 XRES がデアサー ト し た後、 SDA と SCL ラ イ ンは 8 ス リ ープ ク ロ ッ ク サイ ク ル間レ ジ ス テ ィ ブ LOW で駆動 し 、 その後高イ ン ピーダ ン ス状態に移行 し ま
す。 ど ち ら の場合 も 、 こ れ ら の ラ イ ン上のプルア ッ プ抵抗がプルダウ ン抵抗 (5.6K オーム ) と 組み合わ さ り 、 潜在的な分圧回路を形成 し ます。 こ のため、 電源投
入イ ベ ン ト ま たは リ セ ッ ト イ ベン ト 中、 P1[1] と P1[0] が I2C バスに影響を与え る場合があ り ます。 問題が発生する場合は別のピ ン を使用 し て く だ さ い。
51. 代替 SPI ク ロ ッ ク 。
52. すべての VSS ピ ンは 1 つの共通 GND 面に引き寄せる必要があ り ます。
文書番号 : 002-03923 Rev. **
ページ 19/51
CY8C20XX6A/S
電気的仕様
本節では、 CY8C20XX6A/S PSoC デバ イ スの DC お よ び AC 電気的仕様につい て説明 し ま す。 最新の電気的仕様につい ては、
http://www.cypress.com/psoc にア ク セス し て、 最新のデー タ シー ト を ご確認 く だ さ い。
図 13. 電圧 と CPU 周波数の関係
5.5V
Vdd Voltage
li d ng
Va rati n
e io
Op Reg
1.71V
750 kHz
3 MHz
CPU
24 MHz
Frequency
絶対最大定格
最大定格を超え る と 、 デバイ スの寿命が短 く な る可能性があ り ます。 ユーザー ガ イ ド ラ イ ンは未テ ス ト です。
表 11. 絶対最大定格
記号
説明
条件
保管温度が高ければ高いほど、デー タ 保存期
間 が 短 く な る。 推奨保管温度は +25°C ±
25°C。 85°C を超え る温度で長期間保管する
と 、 信頼性が低下。
–
Min
Typ
Max
単位
–55
+25
+125
°C
–0.5
–
+6.0
V
TSTG
保管温度
VDD
VSS を基準に し た電源電圧
VIO
DC 入力電圧
–
VSS – 0.5
–
VDD + 0.5
V
VIOZ[53]
ト ラ イ ス テー ト ピ ンに印加する
DC 電圧
–
VSS – 0.5
–
VDD + 0.5
V
IMIO
ポー ト ピ ンへの最大電流
–
–25
–
+50
mA
ESD
静電放電電圧
人体モデルでの ESD
2000
–
–
V
LU
ラ ッ チア ッ プ電流
JESD78 標準に準拠
–
–
200
mA
動作温度
表 12. 動作温度
記号
説明
TA
周囲温度
TC
民生用温度範囲
TJ
動作ダ イ温度
条件
–
Min
Typ
Max
–40
–
+85
単位
°C
–
0
–
70
°C
周囲温度か ら 接合部温度の上昇はパ ッ ケー ジ に よ っ て
異な る。 38 ページの熱イ ン ピーダ ン ス を参照 し て く だ
さ い。 こ の要件を満たすよ う に、 消費電力を制限する必
要がある。
–40
–
+100
°C
注:
53. ポー ト 1 ピ ンは、 High-Z モー ド で設定 さ れた I/O でホ ッ ト スワ ッ プが可能で、 ピ ンの入力電圧は VDD 以上です。
文書番号 : 002-03923 Rev. **
ページ 20/51
CY8C20XX6A/S
チ ッ プ レ ベルの DC 仕様
表 13 に、 電圧範囲および温度範囲の全域で保証 さ れてい る最大値 と 最小値の仕様を示 し ます。
表 13. チ ッ プ レ ベルの DC 仕様
記号
説明
条件
Min
Typ
Max 単位
USB ア ク テ ィ ビ テ ィ な し 。 表を参照 し て く
だ さ い。 26 ページの POR および LVD の
DC 仕様
1.71
–
5.50
V
USB ア ク テ ィ ビ テ ィ あ り 、
USB レギ ュ レー タ は有効
4.35
–
5.25
V
USB ア ク テ ィ ビ テ ィ あ り 、
USB レギ ュ レー タ はバイパス
3.15
3.3
3.60
V
VDD[54、 55、 56、 57]
電源電圧
VDDUSB[54、 55、 56、 57]
動作電圧
IDD24
電源電流、 IMO=24MHz
条件 : VDD 3.0V、 TA=25°C、
CPU=24 MHz。 CapSense は 12MHz で動
作、 I/O ソ ース電流な し
–
2.88
4.00
mA
IDD12
電源電流、 IMO=12MHz
条件 : VDD 3.0V、 TA=25°C、
CPU=12MHz。 CapSense は
12MHz で動作、 I/O ソ ース電流な し
–
1.71
2.60
mA
IDD6
電源電流、 IMO=6MHz
条件 : VDD 3.0V、 TA=25°C、
CPU=6MHz。 CapSense は 6MHz で動作、
I/O ソ ース電流な し
–
1.16
1.80
mA
IDDAVG10
セ ンサー毎の平均電源電流 1 個のセ ンサーは 10mS レー ト でスキ ャ ン
–
250
–
A
IDDAVG100
セ ンサー毎の平均電源電流 1 個のセ ンサーは 100mS レー ト でスキ ャ ン
–
25
–
A
IDDAVG500
セ ンサー毎の平均電源電流 1 個のセ ンサーは 500mS レー ト でスキ ャ ン
–
7
–
A
ISB0[58、 59、 60、 61、 62、 63]
デ ィ ープ ス リ ープ電流
VDD 3.0V、 TA=25°C、 I/O レギ ュ レー タ は
オフ
–
0.10
1.05
A
ISB1[58、 59、 60、 61、 62、 63]
POR、 LVD、 およびス リ ー V 3.0V、 T =25°C、
A
プ タ イ マーが有効な場合の DD
I/O レギ ュ レー タ はオ フ
ス タ ンバイ電流
–
1.07
1.50
A
ISBI2C[58、 59、 60、 61、 62、 63]
I2C が有効な場合のス タ ン
バイ電流
–
1.64
–
A
条件 : VDD=3.3V、 TA=25°C、 CPU=24MHz
注:
54. VDD が 1.71V ～ 1.9V の範囲にあ る時間が 50µs を超え ている場合、 1.71V ～ 1.9V の範囲か ら 2V 以上ま で上昇する時に、 POR を ト リ ガ し ないよ う にする ため
に、 スルー レー ト を 1 V/500µs 未満にする必要があ り ます。 こ れ以外の電圧範囲や電圧の移行の際のスルー レ ー ト については、 SRPOWER_UP パ ラ メ ー タ ーが唯
一の制限です。
55. ス タ ンバイ ス リ ープ モー ド で電源を遮断する場合、 VDD の電圧低下状態を適切に検出 し 、 こ の状態か ら 回復で き る よ う にする には、 次のいずれかの措置を と る
必要があ り ます。
a.電源を遮断する前にデバイ ス を ス リ ープ状態か ら 復帰 さ せる。
b.再度電源を投入する前に、 VDD が 100mV を下回 っ ている よ う にする。
c.OSC_CR0 レ ジ ス タ で No Buzz ( ブザーな し ) ビ ッ ト を設定 し 、 ス リ ープ中に電圧監視回路への電源供給を維持する。
d. ブザー レー ト を上げて、 VDD の立ち下が り エ ッ ジ を取 り 込むよ う にする。 レー ト は、 SLP_CFG レ ジ ス タ で PSSDC ビ ッ ト に よ り 設定 さ れます。
リ フ ァ レ ン ス レ ジ ス タ については、 CY8C20X36 のテ ク ニ カル リ フ ァ レ ン ス マニ ュ アル を ご参照 く だ さ い。 デ ィ ープ ス リ ープ モー ド では、 追加の低電圧監
視回路に よ っ て、 1V/ms よ り 遅いエ ッ ジ レ ー ト で VDD 電力低下状態を検出で き ます。
56. USB モー ド では、 バスパワーで動作する ア プ リ ケーシ ョ ン用の VDD を 4.35 ～ 5.35V に制限する必要があ り ます。 セル フ パワーで動作する ア プ リ ケーシ ョ ン用
の VDD は 3.15 ～ 3.45V で なければな り ません。
57. 適切な CapSense ブ ロ ッ ク 機能のために、 VDD の低下が基準 VDD の 5％を超え る場合、 VDD の低下率は 200mV/ 秒を超え てはいけません。 基準 VDD は、 1.8V
～ 5.5V です。
58. エ ラ ッ タ : デバイ ス を ス タ ンバイ または I2C_USB モー ド でス リ ープに移行 し 、かつバン ド ギ ャ ッ プ回路が 8ms ( デ フ ォル ト ) よ り も 長い間隔で リ フ レ ッ シ ュ さ れる
場合、 デバイ スはス リ ープ終了の入力が受信 さ れる時、 ス リ ープ を終了 し ない場合があ り ます。 詳細については、 47 ページのエ ラ ッ タ を ご参照 く だ さ い。
59. エ ラ ッ タ : デバイ スがス リ ープ モー ド へ／か ら 移行 し てい る中に I2C マ ス タ ーが ト ラ ンザ ク シ ョ ン を開始する と 、I2C ブ ロ ッ ク はデー タ と バス破損エ ラ ーを示す こ
と があ り ます。 詳細については、 47 ページのエ ラ ッ タ を ご参照 く だ さ い。
60. エ ラ ッ タ : レ ジ ス タ 0 のビ ッ ト 1 (B0h (PT0_CFG)) を セ ッ ト する こ と で プ ロ グ ラ ム可能な タ イ マー 0 が 「ワ ン シ ョ ッ ト 」 モー ド で使用 さ れてお り 、かつ タ イ マー割
り 込みがデバイ ス を ス リ ープか ら ウ ェ イ ク ア ッ プするのに使用 さ れている場合は、 割 り 込みサービ ス ルーチ ン (ISR) が 2 回実行 さ れる可能性があ り ます。 詳細
については、 48 ページの 「エ ラ ッ タ 」 を ご参照 く だ さ い。
61. エ ラ ッ タ : ス リ ープ モー ド の時、GPIO 割 り 込みが タ イ マー 0 ま たはス リ ープ タ イ マー割 り 込み と 同時に発生する と 、GPIO 割 り 込みが見逃 さ れ、対応する GPIO
ISR が実行 さ れない場合があ り ます。 詳細については、 ページの 「エ ラ ッ タ 」 48 を ご参照 く だ さ い。
62. エ ラ ッ タ : フ ァ ームウ ェ アがデバイ スにス リ ープに入る よ う 命令する短い時間 (2.5 CPU サイ ク ル以内 ) 前に割 り 込みが発行 さ れた ら 、その割 り 込みは見逃 さ れま
す。 詳細については、 49 ページの 「エ ラ ッ タ 」 を ご参照 く だ さ い。
63. エ ラ ッ タ : アナ ロ グ割 り 込みが ト リ ガ さ れる と 、 デバイ スはス リ ープか ら 復帰 し ます。 詳細については、 49 ページの 「エ ラ ッ タ 」 を ご参照 く だ さ い。
文書番号 : 002-03923 Rev. **
ページ 21/51
CY8C20XX6A/S
GPIO の DC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 3.0V ～ 5.5V と –40°C TA 85°C、
2.4V ～ 3.0V と –40°C TA 85°C、 または 1.71V ～ 2.4V と –40°C TA 85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V およ
び 3.3V の場合の値で、 設計の参考 と し てのみ示 し ます。
表 14. 3.0V ～ 5.5V での GPIO の DC 仕様
記号
説明
条件
–
Min
Typ
Max
4
5.60
8
単位
k
RPU
プルア ッ プ抵抗
VOH1
HIGH 出力電圧
ポー ト 2、 3 または 4 のピ ン
IOH < 10mA、 すべての I/O での ソ ース電流 V – 0.20
DD
は最大 10mA
–
–
V
VOH2
HIGH 出力電圧
ポー ト 2、 3 または 4 のピ ン
IOH = 1mA、 すべての I/O での ソ ース電流
は最大 20mA
VDD – 0.90
–
–
V
VOH3
HIGH 出力電圧
ポー ト 0 または 1 のピ ン、
ポー ト 1 では LDO レギ ュ レー タ は無効
IOH < 10mA、 すべての I/O での ソ ース電流 V – 0.20
DD
は最大 10mA
–
–
V
VOH4
HIGH 出力電圧
ポー ト 0 または 1 のピ ン、
ポー ト 1 では LDO レギ ュ レー タ は無効
IOH = 5mA、 すべての I/O での ソ ース電流
は最大 20mA
VDD – 0.90
–
–
V
VOH5
HIGH 出力電圧
ポー ト 1 のピ ン、
3V 出力の LDO レギ ュ レー タ は有効
IOH < 10mA、 VDD > 3.1V、 最大 4 本の I/O
ピ ン、 各ピ ンの供給電流は 5mA
2.85
3.00
3.30
V
VOH6
HIGH 出力電圧
ポー ト 1 のピ ン、
3V 出力の LDO レギ ュ レー タ は有効
IOH = 5mA、 VDD > 3.1V、 すべての I/O で供
給電流は最大 20mA
2.20
–
–
V
VOH7
HIGH 出力電圧
ポー ト 1 のピ ン、
2.5V 出力の LDO は有効
IOH < 10 mA、 VDD > 2.7V、 すべての I/O で
の供給電流は最大 20mA
2.35
2.50
2.75
V
VOH8
HIGH 出力電圧
ポー ト 1 のピ ン、
2.5V 出力の LDO は有効
IOH = 2mA、 VDD > 2.7V、 すべての I/O での
供給電流は最大 20mA
1.90
–
–
V
VOH9
HIGH 出力電圧
ポー ト 1 のピ ン、
1.8V 出力の LDO は有効
IOH < 10 mA、 VDD > 2.7V、 すべての I/O で
の供給電流は最大 20mA
1.60
1.80
2.10
V
VOH10
HIGH 出力電圧
ポー ト 1 のピ ン、
1.8V 出力の LDO は有効
IOH = 1mA、 VDD > 2.7V、 すべての I/O での
供給電流は最大 20mA
1.20
–
–
V
–
–
0.75
V
入力 LOW 電圧
IOL = 25 mA、 VDD > 3.3V、 偶数ポー ト ピ ン
( 例えば、 P0[2]、 P1[4]) での最大シ ン ク 電
流は 60mA、奇数ポー ト ピ ン ( 例えば、P0[3]、
P1[5]) での最大シ ン ク電流は 60mA。
–
–
–
0.80
V
VIH
入力 HIGH 電圧
–
2.00
–
–
V
VH
VOL
出力 LOW 電圧
VIL
入力 ヒ ス テ リ シ ス電圧
–
–
80
–
mV
IIL
入力 リ ー ク 電流 ( 絶対値 )
–
–
0.001
1
A
CPIN
ピ ン静電容量
0.50
1.70
7
pF
VILLVT3.3 低閾値イ ネーブルが有効な入力 LOW 電圧、 ポー ト 1 入力の低閾値電圧を有効にする た
ポー ト 1 で有効
めに、 IO_CFG1 のビ ッ ト 3 を セ ッ ト
0.8
V
–
–
VIHLVT3.3 低閾値イ ネーブルが有効な入力 HIGH 電圧、 ポー ト 1 入力の低閾値電圧を有効にする た
ポー ト 1 で有効
めに、 IO_CFG1 のビ ッ ト 3 を セ ッ ト
1.4
–
–
V
VILLVT5.5 低閾値イ ネーブルが有効な入力 LOW 電圧、 ポー ト 1 入力の低閾値電圧を有効にする た
ポー ト 1 で有効
めに、 IO_CFG1 のビ ッ ト 3 を セ ッ ト
0.8
V
–
–
VIHLVT5.5 低閾値イ ネーブルが有効な入力 HIGH 電圧、 ポー ト 1 入力の低閾値電圧を有効にする た
ポー ト 1 で有効
めに、 IO_CFG1 のビ ッ ト 3 を セ ッ ト
1.7
–
–
V
文書番号 : 002-03923 Rev. **
パ ッ ケージ と ピ ンに よ っ て異な る
温度 = 25°C
ページ 22/51
CY8C20XX6A/S
表 15. 2.4V ～ 3.0V での GPIO の DC 仕様
記号
RPU
説明
条件
Min
Typ
Max
4
5.60
8
単位
k
プルア ッ プ抵抗
–
VOH1
HIGH 出力電圧
ポー ト 2、 3 または 4 のピ ン
IOH < 10mA、 すべての I/O でのソ ース電流
VDD – 0.20
は最大 10mA
–
–
V
VOH2
HIGH 出力電圧
ポー ト 2、 3 または 4 のピ ン
IOH = 0.2mA、 すべての I/O での供給電流
は最大 10mA
VDD – 0.40
–
–
V
VOH3
HIGH 出力電圧
IOH < 10mA、 すべての I/O でのソ ース電流
VDD – 0.20
ポー ト 0 または 1 のピ ン、
は最大 10mA
ポー ト 1 では LDO レギ ュ レー タ は無効
–
–
V
VOH4
HIGH 出力電圧
IOH = 2mA、 すべての I/O での供給電流が
ポー ト 0 または 1 のピ ン、
最大 10mA
ポー ト 1 では LDO レギ ュ レー タ は無効
VDD – 0.50
–
–
V
VOH5A
HIGH 出力電圧
ポー ト 1 のピ ン、
1.8V 出力の LDO は有効
IOH < 10 mA、 VDD > 2.4V、 すべての I/O で
の供給電流は最大 20mA
1.50
1.80
2.10
V
VOH6A
HIGH 出力電圧
ポー ト 1 のピ ン、
1.8V 出力の LDO は有効
IOH = 1mA、 VDD > 2.4V、 すべての I/O で
の供給電流は最大 20mA
1.20
–
–
V
VIL
入力 LOW 電圧
IOL = 10mA、 偶数ポー ト ピ ン ( 例えば、
P0[2]、 P1[4]) でのシ ン ク電流は最大
30mA、 奇数ポー ト ピ ン ( 例えば、 P0[3]、
P1[5]) でのシ ン ク電流は最大 30mA
–
–
–
VIH
入力 HIGH 電圧
–
1.40
–
VH
入力 ヒ ス テ リ シ ス電圧
–
–
80
–
mV
IIL
入力 リ ー ク 電流 ( 絶対値 )
–
–
1
1000
nA
CPIN
ピ ンの容量負荷
パ ッ ケージ と ピ ンによ っ て異な る
温度 = 25°C
0.50
1.70
7
pF
VILLVT2.5
低閾値イ ネーブルが有効な入力 LOW
電圧、 ポー ト 1 で有効
ポー ト 1 入力の低閾値電圧を有効にする
ために、 IO_CFG1 のビ ッ ト 3 を セ ッ ト
0.7
V
–
VIHLVT2.5
低閾値イ ネーブルが有効な入力 HIGH
電圧、 ポー ト 1 で有効
ポー ト 1 入力の低閾値電圧を有効にする
ために、 IO_CFG1 のビ ッ ト 3 を セ ッ ト
1.2
VOL
LOW 出力電圧
–
–
0.75
V
0.72
V
V
–
V
表 16. 1.71V ～ 2.4V での GPIO の DC 仕様
記号
RPU
説明
プルア ッ プ抵抗
条件
–
Min
Typ
Max
4
5.60
8
単位
k
VOH1
HIGH 出力電圧
ポー ト 2、 3 または 4 のピ ン
IOH = 10mA、 すべての I/O での供給電
VDD – 0.20
流は最大 10mA
–
–
V
VOH2
HIGH 出力電圧
ポー ト 2、 3 または 4 のピ ン
IOH = 0.5mA、すべての I/O での供給電
VDD – 0.50
流は最大 10mA
–
–
V
VOH3
HIGH 出力電圧
ポー ト 0 または 1 のピ ン、 ポー ト 1 で
は LDO レギ ュ レー タ は無効
IOH = 100mA、 すべての I/O での供給
VDD – 0.20
電流が最大 10mA
–
–
V
VOH4
HIGH 出力電圧
ポー ト 0 または 1 のピ ン、 ポー ト 1 で
は LDO レギ ュ レー タ は無効
IOH = 2mA、 すべての I/O での供給電
VDD – 0.50
流が最大 10mA
–
–
V
文書番号 : 002-03923 Rev. **
ページ 23/51
CY8C20XX6A/S
表 16. 1.71V ～ 2.4V での GPIO の DC 仕様 ( 続き )
記号
説明
条件
Min
Typ
Max
単位
–
–
0.40
V
–
0.30 × VDD
V
VOL
出力 LOW 電圧
IOL= 5mA、 偶数ポー ト ピ ン ( 例えば、
P0[2]、 P1[4]) でのシ ン ク 電流は最大
20mA、 奇数 ポ ー ト ピ ン ( 例 え ば、
P0[3]、 P1[5]) でのシ ン ク 電流は最大
30mA
VIL
入力 LOW 電圧
–
–
VIH
入力 HIGH 電圧
–
0.65 × VDD
–
–
V
VH
入力 ヒ ス テ リ シ ス電圧
–
–
80
–
mV
IIL
入力 リ ー ク 電流 ( 絶対値 )
–
–
1
1000
nA
CPIN
ピ ンの容量負荷
0.50
1.70
7
pF
パ ッ ケージ と ピ ンによ っ て異な る
温度 =25°C
表 17. DC 仕様－ USB イ ン タ ー フ ェ ース
記号
RUSBI
説明
USB D+ プルア ッ プ抵抗
RUSBA
USB D+ プルア ッ プ抵抗
VOHUSB
ス タ テ ィ ッ ク出力 HIGH
VOLUSB
条件
Min
Typ
Max
ア イ ド ル バスあ り
900
–
1575
単位

ト ラ フ ィ ッ ク受信中
–
1425
–
3090

2.8
–
3.6
V
0.3
V
ス タ テ ィ ッ ク出力 LOW
–
–
–
VDI
差動入力感度
–
0.2
–
VCM
V
差動入力同相モー ド 範囲
–
0.8
–
2.5
V
VSE
シ ン グルエ ン ド レ シーバー閾値
–
0.8
–
2.0
V
CIN
ト ラ ン シーバー静電容量
–
–
–
50
pF
+10
A
IIO
RPS2
REXT
High Z 状態でのデー タ ラ イ ンの リ ー ク
D+ または D- ラ イ ン上
電流
–
PS/2 プルア ッ プ抵抗
–10
–
3000
5000
7000

外付け USB 直列抵抗
21.78
22.0
22.22

各 USB ピ ン と 直列
アナ ロ グ マルチ プ レ クサ バスの DC 仕様
表 18 に、 電圧範囲および温度範囲の全域で保証 さ れてい る最大値 と 最小値の仕様を示 し ます。
表 18. アナログ マルチ プ レ ク サ バスの DC 仕様
記号
説明
RSW
共通アナログ バスへのス イ ッ チ抵抗
RGND
VSS への初期化ス イ ッ チの抵抗
条件
–
Min
Typ
Max
–
–
800
単位

–
–
–
800

Min
Typ
Max
0.0
–
1.8
単位
V
–
10
40
A
–
3
30
mV
RSW と RGND 測定用の最大ピ ン電圧は 1.8V
低消費電力 コ ンパレ ー タ の DC 仕様
表 19 に、 電圧範囲および温度範囲の全域で保証 さ れてい る最大値 と 最小値の仕様を示 し ます。
表 19. コ ンパレー タ の DC 仕様
記号
VLPC
ILPC
VOSLPC
説明
条件
低電力 コ ンパレー タ (LPC) の共通モー ド VDD に制限 さ れた最大電圧
–
LPC 電源電流
LPC 電圧オ フ セ ッ ト
文書番号 : 002-03923 Rev. **
–
ページ 24/51
CY8C20XX6A/S
コ ンパレー タ ユーザー モ ジ ュ ールの電気的仕様
表 20 に、 保証 さ れている最大仕様 と 最小仕様を示 し ます。 特に記載 さ れていない限 り 、 こ の仕様は次のデバイ スの全電圧範囲 と
全動作温度範囲での ものです : –40°C TA 85°C、 1.71V VDD 5.5V。
表 20. コ ンパレー タ ユーザー モ ジ ュ ールの電気的仕様
記号
tCOMP
説明
条件
コ ンパレー タ 応答時間
オフセ ッ ト
電流
PSRR
電源電圧 >2V
電源電圧 <2V
入力範囲
Min
Typ
Max
50mV オーバー ド ラ イ ブ
–
70
100
単位
ns
0.2V ～ VDD–0.2 V で有効
–
2.5
30
mV
平均 DC 電流、50mV オーバー ド ラ イ ブ
–
20
80
A
電源電圧変動除去比
–
80
–
dB
電源電圧変動除去比
–
–
40
–
dB
1.5
V
Typ
Max
単位
0
ADC の電気的仕様
表 21. ADC ユーザー モ ジ ュ ールの電気的仕様
記号
入力
VIN
説明
条件
Min
入力電圧範囲
–
0
–
VREFADC
V
CIIN
入力容量
–
–
–
5
pF
RIN
入力抵抗
1/(400fF×
デー タ
クロッ ク )
1/(300fF×
デー タ
クロッ ク )

8 ビ ッ ト 、 9 ビ ッ ト 、 または 10 ビ ッ ト 1/(500fF×
の分解能時のス イ ッ チ ト キ ャ パシ タ
デー タ
入力の等価抵抗
クロッ ク )
リ フ ァ レンス
VREFADC
ADC リ フ ァ レ ン ス電圧
–
1.14
–
1.26
V
2.25
–
6
MHz
変換速度
FCLK
デー タ ク ロ ッ ク
ク ロ ッ ク ソ ースはチ ッ プの内部 メ イ ン
振動子。 精度については、 チ ッ プ レ ベ
ルの AC 仕様を参照
S8
8 ビ ッ ト のサン プ リ ン グ速度
デー タ ク ロ ッ ク を 6MHz に設定。
サン プ リ ング速度 =0.001/
(2^ 分解能 / デー タ ク ロ ッ ク )
–
23.43
–
ksps
S10
デー タ ク ロ ッ ク を 6MHz に設定。
10 ビ ッ ト のサン プ リ ング速度 サン プ リ ング速度 =0.001/
(2^ 分解能 / デー タ ク ロ ッ ク )
–
5.85
–
ksps
8
–
10
ビッ ト
–1
–
+2
LSB
–2
–
+2
LSB
DC 精度
RES
分解能
DNL
微分非直線性
INL
積分非直線性
EOFFSET
オ フ セ ッ ト 誤差
EGAIN
ゲ イ ン誤差
電源
IADC
動作電流
PSRR
電源電圧変動除去比
文書番号 : 002-03923 Rev. **
8 ビッ ト、 9 ビッ ト、
または 10 ビ ッ ト に設定可能
–
–
8 ビ ッ ト 分解能
0
3.20
19.20
LSB
10 ビ ッ ト 分解能
0
12.80
76.80
LSB
任意の分解能
–5
–
+5
%FSR
–
–
2.10
2.60
mA
PSRR (VDD > 3.0V)
–
24
–
dB
PSRR (VDD < 3.0V)
–
30
–
dB
ページ 25/51
CY8C20XX6A/S
POR お よび LVD の DC 仕様
表 22 に、 電圧範囲および温度範囲の全域で保証 さ れてい る最大値 と 最小値の仕様を示 し ます。
表 22. POR および LVD の DC 仕様
記号
説明
条件
Min
Typ
Max
1.61
1.66
1.71
単位
V
–
2.36
2.41
V
–
2.60
2.66
V
–
2.82
2.95
V
VPOR0
PSoC Designer で 1.66V を選択
VPOR1
PSoC Designer で 2.36V を選択
VPOR2
PSoC Designer で 2.60V を選択
VPOR3
PSoC Designer で 2.82V を選択
VLVD0
PSoC Designer で 2.45V を選択
2.40
2.45
2.51
V
VLVD1
PSoC Designer で 2.71V を選択
2.64[64]
2.71
2.78
V
VLVD2
PSoC Designer で 2.92V を選択
2.85[65]
2.92
2.99
V
VLVD3
PSoC Designer で 3.02V を選択
2.95[66]
3.02
3.09
V
VLVD4
PSoC Designer で 3.13V を選択
3.06
3.13
3.20
V
VLVD5
PSoC Designer で 1.90V を選択
1.84
1.90
2.32
V
VLVD6
PSoC Designer で 1.80V を選択
1.75[67]
1.80
1.84
V
VLVD7
PSoC Designer で 4.73V を選択
4.62
4.73
4.83
V
VDD は、 起動、 XRES ピ ンからの
リ セ ッ ト 、 またはウ ォ ッ チ ド ッ グ
から の リ セ ッ ト の間、 1.71V 以上
でなければな ら ない。
–
プ ロ グ ラ ミ ン グの DC 仕様
表 23 に、 電圧範囲および温度範囲の全域で保証 さ れてい る最大値 と 最小値の仕様を示 し ます。
表 23. プ ログ ラ ミ ングの DC 仕様
記号
VDDIWRITE
IDDP
VILP
VIHP
IILP
IIHP
VOLP
説明
フ ラ ッ シ ュ書き込み動作用の
電源電圧
プ ロ グ ラ ミ ン グ ま たは検証中の
供給電流
プ ロ グ ラ ミ ン グ ま たは検証中の
入力 LOW 電圧
プ ロ グ ラ ミ ン グ ま たは検証中の
入力 HIGH 電圧
プ ロ グ ラ ミ ン グ ま たは検証中に
VILP を P1[0] または P1[1] に印加
する時の入力電流
プ ロ グ ラ ミ ン グ ま たは検証中に
VIHP を P1[0] または P1[1] に印加
する時の入力電流
プ ロ グ ラ ミ ン グ ま たは検証中の
出力 LOW 電圧
条件
Min
Typ
Max
単位
–
1.71
–
5.25
V
–
–
5
25
mA
22 ページの GPIO の DC 仕様 を参照
–
–
VIL
V
22 ページの GPIO の DC 仕様を参照
VIH
–
–
V
内部プルダウン抵抗を駆動
–
–
0.2
mA
内部プルダウン抵抗を駆動
–
–
1.5
mA
–
–
VSS + 0.75
V
VOH
–
VDD
V
50,000
–
–
–
20
–
–
年
–
VOHP
22 ページの GPIO の DC 仕様 を参照。
プ ロ グ ラ ミ ン グ ま たは検証中の
VDD > 3V の場合、 20 ページの表 12 での
出力 HIGH 電圧
VOH4 を使用
FlashENPB
フ ラ ッ シ ュの書き換え可能回数
FlashDR
フ ラ ッ シ ュのデー タ 保持期間
注:
64. 電源電圧低下時に、
65. 電源電圧低下時に、
66. 電源電圧低下時に、
67. 電源電圧低下時に、
必ず VPPOR1+50mV
必ず VPPOR2+50mV
必ず VPPOR3+50mV
必ず VPPOR0+50mV
文書番号 : 002-03923 Rev. **
ブ ロ ッ ク 当た り の消去／書き換えの回数
フ ラ ッ シ ュの最大書き換え回数に従 う 。
周囲温度は 55°C
を上回る値 と し ます。
を上回る値 と し ます。
を上回る値 と し ます。
を上回る値 と し ます。
ページ 26/51
CY8C20XX6A/S
I2C の DC 仕様
表 24 に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 3.0V ～ 5.5V と –40°C  TA  85°C、
2.4V ～ 3.0V と –40°C  TA  85°C、 または 1.71V ～ 2.4V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V およ
び 3.3V の場合の値で、 設計の参考 と し てのみ示 し ます。
表 24. I2C の DC 仕様
記号
VILI2C
VIHI2C
説明
入力 LOW レ ベル
入力 HIGH レ ベル
条件
3.1V ≤ VDD ≤ 5.5V
Min
Typ
Max
–
–
0.25 × VDD
単位
V
2.5V ≤ VDD ≤ 3.0V
–
–
0.3 × VDD
V
1.71V ≤ VDD ≤ 2.4V
–
–
0.3 × VDD
V
1.71V ≤ VDD ≤ 5.5V
0.65 × VDD
–
–
V
リ フ ァ レ ン スバ ッ フ ァ の DC 仕様
表 25 に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 3.0V ～ 5.5V と –40°C  TA  85°C、
2.4V ～ 3.0V と –40°C  TA  85°C、 または 1.71V ～ 2.4V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V およ
び 3.3V の場合の値で、 設計の参考 と し てのみ示 し ます。
表 25. リ フ ァ レ ン ス バ ッ フ ァ の DC 仕様
記号
VRef
説明
リ フ ァ レ ン ス バ ッ フ ァ 出力
条件
1.7V ≤ VDD ≤ 5.5V
Min
1
Typ
–
Max
1.05
単位
V
VRefHi
リ フ ァ レ ン ス バ ッ フ ァ 出力
1.7V ≤ VDD ≤ 5.5V
1.2
–
1.25
V
IDAC の DC 仕様
表 26 に、 電圧範囲および温度範囲の全域で保証 さ れている最大値 と 最小値の仕様を示 し ます。
表 26. IDAC の DC 仕様
記号
IDAC_DNL
IDAC_INL
IDAC_Gain
( ソ ース )
説明
微分非直線性
積分非直線性
レ ン ジ =0.5x
レ ン ジ =1x
レ ン ジ =2x
レ ン ジ =4x
レ ン ジ =8x
文書番号 : 002-03923 Rev. **
Min
–4.5
–5
6.64
14.5
42.7
91.1
184.5
Typ
–
–
–
–
–
–
–
Max
+4.5
+5
22.46
47.8
92.3
170
426.9
単位
LSB
LSB
A
A
A
A
A
注
–
–
DAC 設定 =128 dec。
CapSense ア プ リ ケー シ ョ ン には
推奨 し ない
DAC 設定 =128 dec
DAC 設定 =128 dec
ページ 27/51
CY8C20XX6A/S
チ ッ プ レ ベルの AC 仕様
表 27 に、 電圧範囲および温度範囲の全域で保証 さ れてい る最大値 と 最小値の仕様を示 し ます。
表 27. チ ッ プ レ ベルの AC 仕様
記号
条件
Min
Typ
Max
単位
IMO 周波数を 24MHz に設定
–
22.8
24
25.2
MHz
IMO 周波数を 12MHz に設定
–
11.4
12
12.6
MHz
FIMO6
IMO 周波数を 6MHz に設定
–
5.7
6.0
6.3
MHz
FCPU
FIMO24
FIMO12
説明
CPU 周波数
–
0.75
–
25.20
MHz
F32K1
ILO 周波数
–
15
32
50
kHz
F32K_U
ILO 周波数 ( 未 ト リ ム )
–
13
32
82
kHz
DCIMO
IMO のデ ュ ーテ ィ 比
–
40
50
60
%
DCILO
ILO のデ ュ ーテ ィ 比
–
40
50
60
%
電源投入時の VDD スルー レー ト
–
–
250
V/ms
電源電圧が有効にな っ た後
1
–
–
ms
デバイ ス起動後に適用
10
–
–
μs
SRPOWER_UP 電源電圧スルー レー ト
tXRST
電源投入時の外部 リ セ ッ ト パルス幅
tXRST2
電源投入後の外部 リ セ ッ ト
tOS
ECO の起動時間
tJIT_IMO[69]
N=32
パルス幅 [68]
–
–
1
–
s
6MHz IMO サイ ク ル間ジ ッ タ (RMS)
–
0.7
6.7
ns
6MHz IMO 長周期 N (N=32)
サイ クル間ジ ッ タ (RMS)
–
4.3
29.3
ns
6MHz IMO 周期ジ ッ タ (RMS)
–
0.7
3.3
ns
12MHz IMO サイ クル間ジ ッ タ (RMS)
–
0.5
5.2
ns
12MHz IMO 長周期 N (N=32)
サイ クル間ジ ッ タ (RMS)
–
2.3
5.6
ns
12MHz IMO 周期ジ ッ タ (RMS)
–
0.4
2.6
ns
24MHz IMO サイ クル間ジ ッ タ (RMS)
–
1.0
8.7
ns
24MHz IMO 長周期 N (N=32)
サイ クル間ジ ッ タ (RMS)
–
1.4
6.0
ns
24MHz IMO 周期ジ ッ タ (RMS)
–
0.6
4.0
ns
注:
68. デバイ スのプ ロ グ ラ ミ ン グ時に必要な最小 XRES パルス長は、 この値よ り 長 く な り ます (31 ページの表 33 を参照 )。
69. 詳細については、 サイ プ レ スのジ ッ タ 仕様ア プ リ ケーシ ョ ン ノ ー ト 「 Understanding Datasheet Jitter Specifications for Cypress Timing Products – AN5054」 を
ご参照 く だ さ い。
文書番号 : 002-03923 Rev. **
ページ 28/51
CY8C20XX6A/S
GPIO の AC 仕様
表 28 に、 電圧範囲および温度範囲の全域で保証 さ れてい る最大値 と 最小値の仕様を示 し ます。
表 28. GPIO の AC 仕様
記号
FGPIO
tRISE23
tRISE23L
tRISE01
tRISE01L
tFALL
tFALLL
説明
条件
Typ
0
–
0
–
VDD=3.0 ～ 3.6V、 10% ～ 90%
15
–
80
ns
VDD=1.71 ～ 3.0V、 10% ～ 90%
15
–
80
ns
VDD=3.0 ～ 3.6V、 10% ～ 90%
LDO は有効または無効
10
–
50
ns
VDD=1.71 ～ 3.0V、 10% ～ 90%
LDO は有効または無効
10
–
80
ns
VDD=3.0 ～ 3.6V、 10% ～ 90%
10
–
50
ns
VDD=1.71 ～ 3.0V、 10% ～ 90%
10
–
70
ns
通常のス ト ロ ン グ モー ド の
ポー ト 0、 1
GPIO 動作周波数
立ち上が り 時間、 ス ト ロ ング モー ド 、
Cload=50pF
ポー ト 2、 3 または 4 のピ ン
立ち上が り 時間、 ス ト ロ ング モー ド 、
低電源電圧、 Cload=50pF、 ポー ト 2、
3 または 4 ピ ン
立ち上が り 時間、 ス ト ロ ング モー ド 、
Cload=50pF
ポー ト 0 または 1
立ち上が り 時間、 ス ト ロ ング モー ド 、
低電源電圧、 Cload=50pF、
ポー ト 0 または 1
立ち上が り 時間、 ス ト ロ ング モー ド 、
Cload=50pF
全ポー ト
立ち上が り 時間、 ス ト ロ ング モー ド 、
低電源電圧、
Cload=50pF、 全ポー ト
Max
単位
1.71V <VDD < 2.40V
MHz
の場合は 6MHz
2.40V < VDD< 5.50V MHz
の場合は 12MHz
Min
図 14. GPIO の タ イ ミ ング図
90%
GPIO Pin
Output
Voltage
10%
tRISE23
tRISE01
tRISE23L
tRISE01L
文書番号 : 002-03923 Rev. **
tFALL
tFALLL
ページ 29/51
CY8C20XX6A/S
表 29. AC 仕様－ USB デー タ タ イ ミ ング
記号
tDRATE
説明
条件
フルス ピー ド のデー タ 転送速度
平均ビ ッ ト レー ト
tJR1
レ シーバー ジ ッ タ 耐力
Max
単位
12 + 0.25% MHz
Min
Typ
12 – 0.25%
12
次の遷移ま で
–18.5
–
18.5
ns
–
9
ns
tJR2
レ シーバー ジ ッ タ 耐力
ペアの遷移ま で
–9.0
tDJ1
FS ド ラ イバー ジ ッ タ
次の遷移ま で
–3.5
–
3.5
ns
–4.0
–
4.0
ns
tDJ2
FS ド ラ イバー ジ ッ タ
ペアの遷移ま で
tFDEOP
差分遷移の ソ ース ジ ッ タ
SE0 遷移ま で
-2.0
–
5
ns
–
160.0
–
175
ns
EOP のレ シーバー SE0 間隔
–
82.0
–
–
ns
差動遷移中の SE0 間隔の幅
–
–
–
14
ns
Min
Typ
Max
tFEOPT
EOP の ソ ース SE0 間隔
tFEOPR
tFST
表 30. AC 仕様－ USB ド ラ イバー
記号
tFR
遷移の立ち上が り 時間
50pF
4
–
20
単位
ns
tFF
遷移の立ち下が り 時間
50pF
4
–
20
ns
tFRFM[70]
立ち上が り ／立ち下が り 時間の一致
–
90
–
111
%
出力信号 ク ロ スオーバー電圧
–
1.30
–
2.00
V
VCRS
説明
条件
コ ンパレー タ の AC 仕様
表 31 に、 電圧範囲および温度範囲の全域で保証 さ れてい る最大値 と 最小値の仕様を示 し ます。
表 31. 低消費電力 コ ンパレー タ の AC 仕様
記号
説明
コ ンパレー タ 応答時間、 50mV
オーバー ド ラ イ ブ
tLPC
条件
50mV オーバー ド ラ イ ブは
オ フ セ ッ ト 電圧を含ま ない
Min
Typ
Max
単位
–
–
100
ns
外部 ク ロ ッ クの AC 仕様
表 32 に、 電圧範囲および温度範囲の全域で保証 さ れてい る最大値 と 最小値の仕様を示 し ます。
表 32. 外部 ク ロ ッ クの AC 仕様
記号
説明
周波数 ( 外部振動子周波数 )
FOSCEXT
条件
–
Min
Typ
Max
0.75
–
25.20
単位
MHz
HIGH 時間
–
20.60
–
5300
ns
LOW 時間
–
20.60
–
–
ns
IMO 電源投入から 切 り 替え ま での時間
–
150
–
–
s
注:
70. TFRFM は、 いかな る条件で も 満た さ れません。 3.3V 以下な どの低電源電圧では、 コ ーナー ケースがあ り ますが、 この条件は USB 通信には影響を与え ません。
シグナル イ ン テグ リ テ ィ のテ ス ト では、 3.15V で優れたア イ ダ イ アグ ラ ムを表 し ます。
文書番号 : 002-03923 Rev. **
ページ 30/51
CY8C20XX6A/S
プ ロ グ ラ ミ ン グの AC 仕様
図 15. AC 波形
SCLK (P1[1])
T FSCLK
T RSCLK
SDATA (P1[0])
TSSCLK
T HSCLK
TDSCLK
表 33 に、 電圧範囲および温度範囲の全域で保証 さ れてい る最大値 と 最小値の仕様を示 し ます。
表 33. プ ログ ラ ミ ングの AC 仕様
記号
tRSCLK
tFSCLK
tDSCLK2
説明
SCLK の立ち上が り 時間
SCLK の立ち下が り 時間
SCLK の立ち下が り エ ッ ジ ま での
デー タ セ ッ ト ア ッ プ時間
SCLK の立ち下が り エ ッ ジか らの
デー タ ホール ド 時間
SCLK の周波数
フ ラ ッ シ ュ消去時間 ( ブ ロ ッ ク )
フ ラ ッ シ ュ ブ ロ ッ ク書き込み時間
SCLK の立ち下が り エ ッ ジか らの
デー タ 出力遅延
SCLK の立ち下が り エ ッ ジか らの
デー タ 出力遅延
SCLK の立ち下が り エ ッ ジか らの
デー タ 出力遅延
tXRST3
電源投入後の外部 リ セ ッ ト パルス幅
tXRES
XRES パルス長
tSSCLK
tHSCLK
FSCLK
tERASEB
tWRITE
tDSCLK
tDSCLK3
tVDDWAIT[71] VDD が安定 し てから 待機および
ポー リ ングがオ フ にな る ま での時間
V
[71]
DD が安定 し てから XRES が
tVDDXRES
アサー ト さ れる ま での遅延
tPOLL
SDATA の HIGH パルス時間
256 ILO ク ロ ッ ク に基づ く VDD ラ ン プ獲
tACQ[71]
得イ ベン ト 後の 「キーウ ィ ン ド ウ」 時間
tXRESINI[71]
8 ILO ク ロ ッ ク に基づ く XRES イ ベ ン ト
後の 「キーウ ィ ン ド ウ」 時間
条件
–
–
Min
1
1
Typ
–
–
Max
20
20
単位
ns
ns
–
40
–
–
ns
–
40
–
–
ns
–
–
–
0
–
–
–
–
–
8
18
25
MHz
ms
ms
3.6 < VDD
–
–
60
ns
3.0 VDD 3.6
–
–
85
ns
1.71 VDD 3.0
–
–
130
ns
300
–
–
s
300
–
–
s
–
0.1
–
1
ms
–
14.27
–
–
ms
–
0.01
–
200
ms
–
3.20
–
19.60
ms
–
98
–
615
s
ス リ ープ モー ド を終了 し て プ ログ
ラ ミ ング モー ド に入る ために必要
–
注:
71. 5 ～ 50°C で有効です。 詳細については、 CY8C20X66、 CY8C20X46、 CY8C20X36、 CY7C643XX、 CY7C604XX、 CY8CTST2XX、 CY8CTMG2XX、
CY8C20X67、 CY8C20X47、 CY8C20X37 の仕様、 お よびプ ロ グ ラ ミ ン グ仕様を ご参照 く だ さ い。
文書番号 : 002-03923 Rev. **
ページ 31/51
CY8C20XX6A/S
I2C の AC 仕様
表 34 に、 電圧範囲および温度範囲の全域で保証 さ れてい る最大値 と 最小値の仕様を示 し ます。
表 34. I2C SDA と SCL ピ ンの AC 仕様
記号
説明
fSCL
SCL ク ロ ッ ク周波数
tHD;STA
標準モー ド
Min
Max
高速モー ド
Min
Max
単位
0
100
0
400
kHz
ホール ド 時間 ( 反復 ) START 条件。 こ の時間が経過 し た後、
最初の ク ロ ッ ク パルスが生成 さ れる
4.0
–
0.6
–
s
tLOW
SCL ク ロ ッ クの LOW 時間
4.7
–
1.3
–
s
tHIGH
SCL ク ロ ッ クの HIGH 時間
4.0
–
0.6
–
s
tSU;STA
反復 START 条件のセ ッ ト ア ッ プ時間
4.7
–
0.6
–
s
tHD;DAT
デー タ ホール ド 時間
0
3.45
0
0.90
s
tSU;DAT
デー タ セ ッ ト ア ッ プ時間
250
–
100[72]
–
ns
tSU;STO
STOP 条件のセ ッ ト ア ッ プ時間
4.0
–
0.6
–
s
tBUF
STOP 条件 と START 条件間のバスの空き時間
4.7
–
1.3
–
s
tSP
スパイ クのパルス幅が入力 フ ィ ル タ によ っ て抑制 さ れる時間
–
–
0
50
ns
図 16. フ ァ ース ト ／標準モー ド の I2C バス タ イ ミ ングの定義
注:
72. 高速モー ド I2C バス デバイ スは標準モー ド I2C バス シ ス テムで も 使用で き ますが、 tSU;DAT 250ns 条件を満た さ なければな り ません。 SCL 信号の LOW 期間を
デバイ ス で伸ば さ なければ、 こ の要件を自動的に満足で き ます。 SCL 信号の LOW 期間を デバイ ス で伸ばす場合は、 SCL ラ イ ン を解放する時点よ り
[trmax+tSU;DAT=1000+250=1250ns] 前に次のデー タ ビ ッ ト を SDA ラ イ ン に出力する必要があ り ます ( 標準モー ド I2C バスの仕様に よ り )。
文書番号 : 002-03923 Rev. **
ページ 32/51
CY8C20XX6A/S
表 35. SPI マス タ ーの AC 仕様
記号
説明
条件
VDD  2.4V
VDD < 2.4V
FSCLK
SCLK ク ロ ッ ク 周波数
DC
SCLK デ ュ ーテ ィ 比
tSETUP
VDD 2.4V
MISO か ら SCLK ま でのセ ッ ト ア ッ プ時間
VDD < 2.4V
tHOLD
–
Min
Typ
Max
単位
–
–
–
–
6
3
MHz
MHz
–
50
–
%
60
100
–
–
–
–
ns
ns
SCLK から MISO ま でのホール ド 時間
–
40
–
–
ns
tOUT_VAL
SCLK から MOSI が有効にな る ま での時間
–
–
–
40
ns
tOUT_H
MOSI の HIGH 時間
–
40
–
–
ns
図 17. SPI マス タ のモー ド 0 と モー ド 2
SPI Master, modes 0 and 2
1/FSCLK
THIGH
TLOW
SCLK
(mode 0)
SCLK
(mode 2)
TSETUP
MISO
(input)
THOLD
LSB
MSB
TOUT_SU
TOUT_H
MOSI
(output)
図 18. SPI マス タ のモー ド 1 と モー ド 3
SPI Master, modes 1 and 3
1/FSCLK
THIGH
TLOW
SCLK
(mode 1)
SCLK
(mode 3)
TSETUP
MISO
(input)
THOLD
TOUT_SU
MOSI
(output)
文書番号 : 002-03923 Rev. **
LSB
MSB
TOUT_H
MSB
LSB
ページ 33/51
CY8C20XX6A/S
表 36. SPI ス レーブの AC 仕様
記号
FSCLK
tLOW
tHIGH
tSETUP
tHOLD
説明
条件
–
–
–
–
–
Min
–
42
42
30
50
Typ
–
–
–
–
–
Max
4
–
–
–
–
単位
MHz
ns
ns
ns
ns
–
–
–
153
ns
tSS_MISO
SCLK ク ロ ッ ク周波数
SCLK の LOW 時間
SCLK の HIGH 時間
MOSI から SCLK ま でのセ ッ ト ア ッ プ時間
SCLK か ら MOSI ま でのホール ド 時間
SS が HIGH にな っ てか ら MISO が有効にな る
ま での時間
tSCLK_MISO
SCLK か ら MISO が有効にな る ま での時間
–
–
–
125
ns
tSS_HIGH
tSS_CLK
tCLK_SS
SS の HIGH 時間
SS が LOW にな っ てから 最初の SCLK ま での時間
最後の SCLK から SS が HIGH にな る ま での時間
–
–
–
50
2/SCLK
2/SCLK
–
–
–
–
–
–
ns
ns
ns
図 19. SPI ス レーブのモー ド 0 と モー ド 2
SPI Slave, modes 0 and 2
TCLK_SS
TSS_CLK
TSS_HIGH
/SS
1/FSCLK
THIGH
TLOW
SCLK
(mode 0)
SCLK
(mode 2)
TOUT_H
TSS_MISO
MISO
(output)
TSETUP
MOSI
(input)
THOLD
LSB
MSB
図 20. SPI ス レーブのモー ド 1 と モー ド 3
SPI Slave, modes 1 and 3
TSS_CLK
TCLK_SS
/SS
1/FSCLK
THIGH
TLOW
SCLK
(mode 1)
SCLK
(mode 3)
TOUT_H
TSCLK_MISO
TSS_MISO
MISO
(output)
MSB
TSETUP
MOSI
(input)
文書番号 : 002-03923 Rev. **
LSB
THOLD
MSB
LSB
ページ 34/51
CY8C20XX6A/S
パ ッ ケージ情報
本節では、 CY8C20XX6A/S PSoC デバイ スのパ ッ ケージ仕様 と 、 各パ ッ ケージの熱イ ン ピーダ ン スについて説明 し ます。
重要な注意 エ ミ ュ レ ーシ ョ ン ツールでは、 対象のプ リ ン ト 基板上でチ ッ プの実装面積よ り も 広い面積が必要にな る場合があ り ま
す。 エ ミ ュ レーシ ョ ン ツールの寸法の詳細な説明については、
http://www.cypress.com/design/MR10161 にア ク セス し て、 「PSoC Emulator Pod Dimensions」 を参照 し て く だ さ い。
図 21. 16 ピ ン QFN (E- パ ッ ド な し ) (3 × 3 × 0.6mm) LG16A (Sawn) パ ッ ケージの外形、 001-09116
001-09116 *J
図 22. 24 ピ ン QFN (4 × 4 × 0.55 mm) LQ24A 2.65 × 2.65 E- パ ッ ド (Sawn) パ ッ ケージの外形、 001-13937
001-13937 *F
文書番号 : 002-03923 Rev. **
ページ 35/51
CY8C20XX6A/S
図 23. 32 ピ ン QFN (5 × 5 × 0.55mm) LQ32 3.5×3.5 E- パ ッ ド (Sawn) パ ッ ケージの外形、 001-42168
001-42168 *E
図 24. 48 ピ ン SSOP (300 ミ ル ) O483 パ ッ ケージの外形、 51-85061
51-85061 *F
文書番号 : 002-03923 Rev. **
ページ 36/51
CY8C20XX6A/S
図 25. 48 ピ ン QFN (7 × 7 × 1.0 mm) LT48A 5.1 × 5.1 E- パ ッ ド (Sawn) パ ッ ケージの外形、 001-13191
001-13191 *H
図 26. 48 ピ ン QFN (6 × 6 × 0.6 mm) LQ48A 4.6×4.6 E- パ ッ ド (Sawn) パ ッ ケージの外形、 001-57280
001-57280 *E
重要な注意
■ QFN パ ッ ケージ を取 り 付ける際の推奨 さ れる寸法については、
http://www.amkor.com/products/notes_papers/MLFAppNote.pdf のア プ リ ケーシ ョ ン ノ ー ト を ご参照 く だ さ い。
■ 低消費電力 PSoC デバイ スでは、 熱伝導用のビ ア ホールは必要あ り ません。
文書番号 : 002-03923 Rev. **
ページ 37/51
CY8C20XX6A/S
熱イ ン ピーダ ン ス
表 37. パ ッ ケージ別の熱イ ン ピーダ ン ス
パ ッ ケージ
標準 JA [73]
標準 JC
33C/W
–
24 ピ ン
QFN[74]
21C/W
–
32 ピ ン
QFN[74]
20C/W
–
69C/W
–
48 ピ ン QFN (6 × 6 ×
0.6mm)[74]
25.20C/W
3.04C/W
48 ピ ン QFN (7 × 7 ×
1.0mm)[74]
18C/W
–
54C/W
–
16 ピ ン QFN ( セ ン タ ー パ ッ ド な し )
48 ピ ン SSOP
30 ボール WLCSP
水晶振動子ピ ンの静電容量
表 38. パ ッ ケージ毎の水晶振動子ピ ンの標準的な静電容量
パ ッ ケージ
32 ピ ン QFN
パ ッ ケージ静電容量
3.2pF
48 ピ ン QFN
3.3pF
はんだ リ フ ローの仕様
表 39 には、 超えてはな ら ないはんだ リ フ ロー温度限界値を表 し ます。
表 39. はんだ リ フ ローの仕様
パ ッ ケージ
TC–5°C 以上の最大時間
16 ピ ン QFN
最高ピー ク 温度 (TC)
260°C
24 ピ ン QFN
260°C
30 秒
32 ピ ン QFN
260°C
30 秒
48 ピ ン SSOP
260°C
30 秒
48 ピ ン QFN (6 × 6 × 0.6mm)
260°C
30 秒
48 ピ ン QFN (7 × 7 × 1.0mm)
260°C
30 秒
30 ボール WLCSP
260°C
30 秒
30 秒
注:
73. TJ=TA+ 消費電力 ×JA。
74. QFN パ ッ ケージ固有の熱イ ン ピーダ ン ス を実現する には、 中央のサーマル パ ッ ド を PCB のグ ラ ン ド 面にはんだ付けする必要があ り ます。
文書番号 : 002-03923 Rev. **
ページ 38/51
CY8C20XX6A/S
開発ツールの選択
ソフ トウェア
PSoC Designer™
PSoC 開発 ソ フ ト ウ ェ ア ス イ ー ト の中核 と な る のは、 PSoC
Designer です。この安定 し た ソ フ ト ウ ェ アは、何千人も の PSoC
開発者によ っ て使用 さ れ、 数年間にわた り PSoC 設計を支援 し
て き ま し た。 PSoC Designer は、 http://www.cypress.com から
無償で入手で き ます。
PSoC Programmer
開発現場で使用で き るほど柔軟性があ り 、 工場プ ログ ラ ミ ング
に も適 し ている PSoC Programmer は、 ス タ ン ド ア ロ ンのプ ロ
グ ラ ミ ン グ ア プ リ ケ ー シ ョ ン と し て 機能 す る ほか、 PSoC
Designer か ら直接実行する こ と も で き ます。PSoC Programmer
ソ フ ト ウ ェ アは、 PSoC ICE-Cube イ ンサーキ ッ ト エ ミ ュ レー
タ と PSoC
MiniProg 両 方 と の 互 換 性 が あ り ま す。 PSoC
Programmer は http://www.cypress.com か ら 無償で入手で き ま
す。
開発キ ッ ト
開発キ ッ ト は、 サイ プ レ ス オン ラ イ ン ス ト ア で販売 し ていま
す。
CY3215-DK 基本開発キ ッ ト
CY3215-DK は、 PSoC Designer を使用 し たプ ロ ト タ イ ピ ング
と 開発用のキ ッ ト です。 こ のキ ッ ト は イ ンサーキ ッ ト エ ミ ュ
レーシ ョ ン をサポー ト し てお り 、 ソ フ ト ウ ェ ア イ ン タ ー フ ェ ー
ス を使用する こ と で、 プ ロ セ ッ サの実行、 停止、 およびシ ング
ル ス テ ッ プ実行や、 特定の メ モ リ 位置の内容表示がで き ます。
PSoC Designer は、 高度エ ミ ュ レーシ ョ ン機能も サポー ト し て
います。 このキ ッ ト の内容は次の通 り です。
■
28 ピ ン CY8C29466A-24PXI PDIP PSoC デバイ ス サン プル
■
28 ピ ン CY8C27443A-24PXI PDIP PSoC デバイ ス サン プル
■
PSoC Designer ソ フ ト ウ ェ ア CD
■
スター ト ガイ ド
■
USB 2.0 ケーブル
CY3210-PSoCEval1
CY3210-PSoCEval1 キ ッ ト には、評価用基板 と MiniProg1 プ ロ
グ ラ ミ ング ユニ ッ ト が含まれています。 評価用基板は、 評価に
必要なすべての要件を満たすよ う に、 LCD モ ジ ュ ール、 ポテ ン
シ ョ メ ー タ ー、 LED、 お よび十分な大き さ のブ レ ッ ド ボー ド を
備えています。 こ のキ ッ ト の内容は次の通 り です。
■
LCD モ ジ ュ ール付きの評価用基板
■
MiniProg プ ログ ラ ミ ング ユニ ッ ト
■
28ピ ンCY8C29466A-24PXI PDIP PSoCデバイ ス サン プル (2)
■
PSoC Designer ソ フ ト ウ ェ ア CD
■
スター ト ガイ ド
■
USB 2.0 ケーブル
CY3280-20X66 汎用 CapSense コ ン ト ロー ラ ー
CY3280-20X66 CapSense コ ン ト ロー ラ ー キ ッ ト は、事前定義
さ れた制御回路 と プ ラ グ イ ン ハー ド ウ ェ ア を使用 し て、容易に
CY8C20XX6A CapSense 設計のプ ロ ト タ イ プ を作成 し 、デバ ッ
グで き る よ う に設計 さ れています。 プ ログ ラ ミ ング ハー ド ウ ェ
ア と I2C-USB ブ リ ッ ジは、チ ュ ーニ ング と デー タ 取得のために
含まれて ます。
■
PSoC Designer ソ フ ト ウ ェ ア CD
こ のキ ッ ト の内容は次の通 り です。
■
ICE-Cube イ ンサーキ ッ ト エ ミ ュ レー タ
■
CY3280-20X66 CapSense コ ン ト ロー ラ ー ボー ド
■
CY8C29X66A フ ァ ミ リ 用 ICE フ レ ッ ク スポ ッ ド
■
CY3240-I2USB ブ リ ッ ジ
■
Cat-5 アダプ タ
■
CY3210 MiniProg1 プ ログ ラ マ
■
Mini-Eval プ ログ ラ ミ ング ボー ド
■
USB 2.0 巻き取 り 式ケーブル
■
110 ～ 240V 電源、 ユーロ プ ラ グ アダプ タ
■
CY3280-20X66 キ ッ ト CD
■
iMAGEcraft C コ ンパイ ラ ( 登録が必要 )
■
ISSP ケーブル
■
USB 2.0 ケーブル と ブルー Cat-5 ケーブル
すべてのデバイ ス プ ログ ラ マはサイ プ レ スのオ ン ラ イ ン ス ト
アから 購入で き ます。
■
CY8C29466A-24PXI 28-PDIP チ ッ プ サン プル (2 個 )
CY3216 モ ジ ュ ラ プ ログ ラ マ
評価ツール
評価ツールは、 サイ プ レ ス オ ン ラ イ ン ス ト ア で販売 し ていま
す。
CY3210-MiniProg1
CY3210-MiniProg1 キ ッ ト を使用する と 、MiniProg1 プ ログ ラ ミ
ング ユニ ッ ト を使用 し て PSoC デバイ ス を プ ログ ラ ムで き ま
す。 MiniProg は、 キ ッ ト に付属の USB 2.0 ケーブルを介 し て
PC に接続する、 サイ ズが小 さ いプ ロ ト タ イ ピ ング プ ログ ラ マ
です。 このキ ッ ト の内容は次の通 り です。
■
MiniProg プ ロ グ ラ ミ ン グ ユニ ッ ト
■
MiniEval ソ ケ ッ ト プ ログ ラ ミ ング と 評価用基板
文書番号 : 002-03923 Rev. **
デバイ ス プ ロ グ ラ マ
CY3216 モ ジ ュ ラ プ ロ グ ラ マ キ ッ ト は、 モ ジ ュ ラ プ ログ ラ マ
と MiniProg1 プ ログ ラ ミ ング ユニ ッ ト を備えています。 モ ジ ュ
ラ プ ログ ラ マは 3 個のプ ロ グ ラ ミ ン グ モ ジ ュ ール カ ー ド を含
んでお り 、 複数のサイ プ レ ス製品に対応 し ます。 こ のキ ッ ト の
内容は次の通 り です。
■
モ ジ ュ ラ プ ログ ラ マ ベース
■
3 枚のプ ログ ラ ミ ング モ ジ ュ ール カ ー ド
■
MiniProg プ ログ ラ ミ ング ユニ ッ ト
■
PSoC Designer ソ フ ト ウ ェ ア CD
■
スター ト ガイ ド
■
USB 2.0 ケーブル
ページ 39/51
CY8C20XX6A/S
CY3207ISSP イ ン シ ス テム シ リ アル プ ログ ラ ミ ング (ISSP)
CY3207ISSP は量産プ ロ グ ラ マ です。 こ こ には保護用回路 と 、
量産プ ログ ラ ミ ング環境で MiniProg よ り も 安定 し た本格的な
ケースが含まれます。
注 : CY3207ISSP には特殊な ソ フ ト ウ ェ アが必要である ため、
PSoC Programmer と は互換性があ り ません。 こ のキ ッ ト の内
容は次の通 り です。
■
CY3207 プ ログ ラ マ ユニ ッ ト
■
PSoC ISSP ソ フ ト ウ ェ ア CD
■
110 ～ 240V 電源、 ユーロ プ ラ グ アダプ タ
■
USB 2.0 ケーブル
ア ク セサ リ ( エ ミ ュ レ ーシ ョ ン お よびプ ロ グ ラ ミ ン グ )
表 40. エ ミ ュ レーシ ョ ンおよびプ ログ ラ ミ ング ア ク セサ リ
CY8C20246A-24LKXI
フ レ ッ ク スポ ッ ド キ ッ ト [75]
フ ッ ト キ ッ ト [76]
アダプ タ [77]
CY3250-20246QFN-POD 注 74 を参照
16 ピ ン QFN (E- パ ッ ド な し ) CY3250-20246QFN
CY3250-20246QFN-POD 注 77 を参照
16 ピ ン QFN (E- パ ッ ド な し ) CY3250-20246QFN
CY8C20246AS-24LKXI
16 ピ ン QFN (E- パ ッ ド な し )
CY8C20336A-24LQXI
24 ピ ン QFN
CY3250-20346QFN
CY8C20346A-24LQXI
24 ピ ン QFN
CY3250-20346QFN
CY8C20346AS-24LQXI
24 ピ ン QFN
CY8C20396A-24LQXI
24 ピ ン QFN
CY8C20436A-24LQXI
32 ピ ン QFN
CY3250-20466QFN
CY8C20446A-24LQXI
32 ピ ン QFN
CY3250-20466QFN
非対応
CY3250-20466QFN-POD 注 74 を参照
CY3250-20466QFN-POD 注 77 を参照
CY8C20446AS-24LQXI
32 ピ ン QFN
CY8C20466A-24LQXI
32 ピ ン QFN
CY3250-20466QFN
非対応
CY3250-20466QFN-POD 注 77 を参照
CY8C20466AS-24LQXI
32 ピ ン QFN
CY8C20496A-24LQXI
32 ピ ン QFN
製品番号
CY8C20236A-24LKXI
ピ ン パ ッ ケージ
非対応
CY3250-20346QFN-POD 注 74 を参照
CY3250-20346QFN-POD 注 77 を参照
非対応
非対応
CY8C20536A-24PVXI
48 ピ ン SSOP
CY3250-20566
非対応
CY3250-20566-POD
CY8C20546A-24PVXI
48 ピ ン SSOP
CY3250-20566
CY3250-20566-POD
注 77 を参照
CY8C20566A-24PVXI
48 ピ ン SSOP
CY3250-20566
CY3250-20566-POD
注 77 を参照
注 77 を参照
サー ド パーテ ィ ツール
開発 と 生産時に対応 し た PSoC 向けの様々な ツールがサー ド パーテ ィ ベン ダーで作ら れています。 それぞれのツールの詳細情報
については、 http://www.cypress.com で 「Documentation」 > 「Evaluation Boards」 を ご覧 く だ さ い。
基板上の PSoC エ ミ ュ レー タ の構築
オ ン チ ッ プ デバ ッ グ (OCD) 機能付き非量産用 PSoC デバイ ス を使用 し て、 大量生産を開始する前に回路を エ ミ ュ レー ト する方法
の詳細については、 ア プ リ ケーシ ョ ン ノ ー ト 「Debugging - Build a PSoC Emulator into Your Board – AN2323」 を ご参照 く だ さ い。
注:
75. フ レ ッ ク スポ ッ ド キ ッ ト には、 2 個のポ ッ ド フ ィ ー ト の他に、 フ レ ッ ク スポ ッ ド と フ レ ッ ク ス ケーブルが含まれています。
76. フ ッ ト キ ッ ト には、 対象の PCB にはんだ付けで き る表面実装 フ ッ ト が含まれます。
77. プ ロ グ ラ ミ ン グ アダ プ タ は、 非 DIP パ ッ ケージ を DIP フ ッ ト プ リ ン ト に変換 し ます。 各ア ダ プ タ の詳細 と 注文情報については、 http://www.emulation.com を ご
参照 く だ さ い。
文書番号 : 002-03923 Rev. **
ページ 40/51
CY8C20XX6A/S
注文情報
表 41 に、 CY8C20XX6A/SPSoC デバイ スの主なパ ッ ケージの機能 と 注文コ ー ド を示 し ます。
表 41. PSoC デバイ スの主な機能 と 注文情報
パ ッ ケージ
注文 コ ー ド
フ ラ ッ SRAM CapSense デジ タ
( バイ
シュ
ル I/O
ブロ ッ ク
ト )
( バイ ト )
ピン
アナ ロ グ XRES USB ADC
入力 [78] ピ ン
16 ピ ン (3×3×0.6mm) QFN
(E- パ ッ ド な し )
16 ピ ン (3×3×0.6mm) QFN
(E- パ ッ ド な し ) ( テープ＆ リ ール )
16 ピ ン (3×3×0.6mm) QFN
(E- パ ッ ド な し )
16 ピ ン (3×3×0.6mm) QFN
(E- パ ッ ド な し )
16 ピ ン (3×3×0.6mm) QFN
(E- パ ッ ド な し ) ( テープ＆ リ ール )
16 ピ ン (3×3×0.6mm) QFN
(E- パ ッ ド な し ) ( テープ＆ リ ール )
24 ピ ン (4×4×0.6mm) QFN
24 ピ ン (4×4×0.6mm) QFN
( テープ＆ リ ール )
CY8C20236A-24LKXI
8K
1K
1
13
13
有
無
有
CY8C20236A-24LKXIT
8K
1K
1
13
13
有
無
有
CY8C20246A-24LKXI
16K
2K
1
13
13
有
無
有
CY8C20246AS-24LKXI
16K
2K
1
13
13
有
無
有
CY8C20246A-24LKXIT
16K
2K
1
13
13
有
無
有
CY8C20246AS-24LKXIT
16K
2K
1
13
13
有
無
有
CY8C20336A-24LQXI
8K
1K
1
20
20
有
無
有
CY8C20336A-24LQXIT
8K
1K
1
20
20
有
無
有
24 ピ ン （4×4×0.6mm） QFN
CY8C20346A-24LQXI
16K
2K
1
20
20
有
無
有
24 ピ ン (4×4×0.6mm) QFN
CY8C20346AS-24LQXI
16K
2K
1
20
20
有
無
有
24 ピ ン (4×4×0.6mm) QFN
( テープ＆ リ ール )
24 ピ ン (4×4×0.6mm) QFN
( テープ＆ リ ール )
24 ピ ン (4×4×0.6mm) QFN
24 ピ ン (4×4×0.6mm) QFN
( テープ＆ リ ール )
32 ピ ン (5×5×0.6mm) QFN
32 ピ ン (5×5×0.6mm) QFN
( テープ＆ リ ール )
CY8C20346A-24LQXIT
16K
2K
1
20
20
有
無
有
CY8C20346AS-24LQXIT
16K
2K
1
20
20
有
無
有
CY8C20396A-24LQXI
16K
2K
1
19
19
有
有
有
CY8C20396A-24LQXIT
16K
2K
1
19
19
有
有
有
CY8C20436A-24LQXI
8K
1K
1
28
28
有
無
有
CY8C20436A-24LQXIT
8K
1K
1
28
28
有
無
有
32 ピ ン (5×5×0.6mm) QFN
CY8C20446A-24LQXI
16K
2K
1
28
28
有
無
有
32 ピ ン (5×5×0.6mm) QFN
CY8C20446AS-24LQXI
16K
2K
1
28
28
有
無
有
32 ピ ン (5×5×0.6mm) QFN
( テープ＆ リ ール )
32 ピ ン (5×5×0.6mm) QFN
( テープ＆ リ ール )
CY8C20446A-24LQXIT
16K
2K
1
28
28
有
無
有
CY8C20446AS-24LQXIT
16K
2K
1
28
28
有
無
有
32 ピ ン (5×5×0.6mm) QFN
CY8C20466A-24LQXI
32K
2K
1
28
28
有
無
有
32 ピ ン (5×5×0.6mm) QFN
CY8C20466AS-24LQXI
32K
2K
1
28
28
有
無
有
32 ピ ン (5×5×0.6mm) QFN
( テープ＆ リ ール )
32 ピ ン (5×5×0.6mm) QFN
( テープ＆ リ ール )
CY8C20466A-24LQXIT
32K
2K
1
28
28
有
無
有
CY8C20466AS-24LQXIT
32K
2K
1
28
28
有
無
有
32 ピ ン (5×5×0.6mm) QFN
CY8C20496A-24LQXI
16K
2K
1
25
25
有
有
有
32 ピ ン (5×5×0.6mm) QFN
( テープ＆ リ ール )
CY8C20496A-24LQXIT
16K
2K
1
25
25
有
有
有
注:
78. デ ュ アル フ ァ ン ク シ ョ ン デジ タ ル I/O ピ ン も 、 共通のアナ ロ グ マルチ プ レ ク サに接続 し ます。
79. 新規設計用へのご利用はお勧めで き ません。
文書番号 : 002-03923 Rev. **
ページ 41/51
CY8C20XX6A/S
表 41. PSoC デバイ スの主な機能 と 注文情報 ( 続き )
パ ッ ケージ
注文 コ ー ド
48 ピ ン SSOP[79]
48 ピ ン SSOP ( テープ＆ リ ール
48 ピ ン
SSOP[79]
48 ピ ン SSOP ( テープ＆ リ ール
48 ピ ン
)[79]
)[79]
SSOP[79]
フ ラ ッ SRAM CapSense デジ タ
( バイ
シュ
ル I/O
ブロ ッ ク
ト )
( バイ ト )
ピン
アナ ロ グ XRES USB ADC
入力 [78] ピ ン
CY8C20536A-24PVXI[79]
8K
1K
1
34
34
有
無
有
CY8C20536A-24PVXIT[79]
8K
1K
1
34
34
有
無
有
CY8C20546A-24PVXI[79]
16K
2K
1
34
34
有
無
有
CY8C20546A-24PVXIT[79]
16K
2K
1
34
34
有
無
有
CY8C20566A-24PVXI[79]
32K
2K
1
34
34
有
無
有
32K
2K
1
34
34
有
無
有
[79]
48 ピ ン SSOP ( テープ＆ リ ール )[79] CY8C20566A-24PVXIT
48 ピ ン (6×6×0.6mm) QFN
CY8C20636A-24LQXI
8K
1K
1
36
36
有
無
有
48 ピ ン (6×6×0.6mm) QFN
( テープ＆ リ ール )
CY8C20636A-24LQXIT
8K
1K
1
36
36
有
無
有
48 ピ ン (7×7×1.0mm) QFN[79]
CY8C20636A-24LTXI[79]
8K
1K
1
36
36
有
無
有
48 ピ ン (7×7×1.0mm) QFN
( テープ＆ リ ール )[79]
CY8C20636A-24LTXIT[79]
8K
1K
1
36
36
有
無
有
48 ピ ン (6×6×0.6mm) QFN
CY8C20646A-24LQXI
16K
2K
1
36
36
有
有
有
48 ピ ン (6×6×0.6mm) QFN ( テープ＆ CY8C20646A-24LQXIT
リ ール )
CY8C20646A-24LTXI[79]
48 ピ ン (7×7×1.0mm) QFN[79]
16K
2K
1
36
36
有
有
有
16K
2K
1
36
36
有
有
有
48 ピ ン (7×7×1.0mm) QFN
( テープ＆ リ ール )[79]
CY8C20646A-24LTXIT[79]
16K
2K
1
36
36
有
有
有
48 ピ ン (6×6×0.6mm) QFN
CY8C20666A-24LQXI
32K
2K
1
36
36
有
有
有
48 ピ ン (6×6×0.6mm) QFN
( テープ＆ リ ール )
CY8C20666A-24LQXIT
32K
2K
1
36
36
有
有
有
48 ピ ン (7×7×1.0mm) QFN[79]
CY8C20666A-24LTXI[79]
32K
2K
1
36
36
有
有
有
CY8C20666AS-24LTXI[79]
32K
2K
1
36
36
有
有
有
CY8C20666A-24LTXIT[79]
32K
2K
1
36
36
有
有
有
CY8C20666AS-24LTXIT[79
]
32K
2K
1
36
36
有
有
有
32K
2K
1
36
36
有
有
有
16K
1K
1
27
27
有
無
有
16K
1K
1
27
27
有
無
有
32K
2K
1
27
27
有
無
有
30 ボール WLCSP ( テープ＆ リ ール ) CY8C20766A-24FDXCT
CY8C20336AN-24LQXI
24 ピ ン (4×4×0.6mm) QFN
32K
2K
1
27
有
無
有
8K
1K
1
20
27
20
有
無
無
24 ピ ン (4×4×0.6mm) QFN
( テープ＆ リ ール )
32 ピ ン (5×5×0.6mm) QFN
32 ピ ン (5×5×0.6mm) QFN
( テープ＆ リ ール )
16 ピ ン (3×3×0.6mm) QFN
(E- パ ッ ド な し )
16 ピ ン (3×3×0.6mm) QFN
(E- パ ッ ド な し 、 テープ＆ リ ール )
CY8C20336AN-24LQXIT
8K
1K
1
20
20
有
無
無
CY8C20436AN-24LQXI
8K
1K
1
28
28
有
無
無
CY8C20436AN-24LQXIT
8K
1K
1
28
28
有
無
無
CY8C20246AS-24LKXI
16K
2K
1
13
13
有
無
有
CY8C20246AS-24LKXIT
16K
2K
1
13
13
有
無
有
48 ピ ン (7×7×1.0mm)
QFN[79]
48 ピ ン (7×7×1.0mm) QFN
( テープ＆ リ ール )[79]
48 ピ ン (7×7×1.0mm) QFN
( テープ＆ リ ール )[79]
48 ピ ン (7×7×1.0mm) QFN
[78]
(OCD)[78] CY8C20066A-24LTXI
30 ボール WLCSP
CY8C20746A-24FDXC
30 ボール WLCSP ( テープ＆ リ ール ) CY8C20746A-24FDXCT
30 ボール WLCSP
CY8C20766A-24FDXC
注:
78. デ ュ アル フ ァ ン ク シ ョ ン デジ タ ル I/O ピ ン も 、 共通のアナ ロ グ マルチ プ レ ク サに接続 し ます。
79. 新規設計用へのご利用はお勧めで き ません。
文書番号 : 002-03923 Rev. **
ページ 42/51
CY8C20XX6A/S
表 41. PSoC デバイ スの主な機能 と 注文情報 ( 続き )
パ ッ ケージ
24 ピ ン (4×4×0.6mm) QFN
24 ピ ン (4×4×0.6mm) QFN
( テープ＆ リ ール )
32 ピ ン (5×5×0.6mm) QFN
32 ピ ン (5×5×0.6mm) QFN
( テープ＆ リ ール )
32 ピ ン (5×5×0.6mm) QFN
32 ピ ン (5×5×0.6mm) QFN
( テープ＆ リ ール )
48 ピ ン (6×6×0.6mm) QFN
48 ピ ン (6×6×0.6mm) QFN
( テープ＆ リ ール )
48 ピ ン (7×7×1.0mm) QFN[79]
48 ピ ン (7×7×1.0mm) QFN
( テープ＆ リ ール )[79]
48 ピ ン (6×6×0.6mm) QFN
48 ピ ン (6×6×0.6mm) QFN
( テープ＆ リ ール )
48 ピ ン (7×7×1.0mm) QFN[79]
48 ピ ン (7×7×1.0mm) QFN
( テープ＆ リ ール )[79]
フ ラ ッ SRAM CapSense デジ タ
( バイ
シュ
ル I/O
ブロ ッ ク
ト )
( バイ ト )
ピン
注文 コ ー ド
アナ ロ グ XRES USB ADC
入力 [78] ピ ン
CY8C20346AS-24LQXI
16K
2K
1
20
20
有
無
有
CY8C20346AS-24LQXIT
16K
2K
1
20
20
有
無
有
CY8C20446AS-24LQXI
16K
2K
1
28
28
有
無
有
CY8C20446AS-24LQXIT
16K
2K
1
28
28
有
無
有
CY8C20466AS-24LQXI
32K
2K
1
28
28
有
無
有
CY8C20466AS-24LQXIT
32K
2K
1
28
28
有
無
有
CY8C20666AS-24LQXI
32K
2K
1
36
36
有
有
有
CY8C20666AS-24LQXIT
32K
2K
1
36
36
有
有
有
CY8C20666AS-24LTXI[79]
32K
2K
1
36
36
有
有
有
CY8C20666AS-24LTXIT[79
]
32K
2K
1
36
36
有
有
有
CY8C20646AS-24LQXI
16K
2K
1
36
36
有
有
有
CY8C20646AS-24LQXIT
16K
2K
1
36
36
有
有
有
CY8C20646AS-24LTXI[79]
CY8C20646AS-24LTXIT[79
16K
2K
1
36
36
有
有
有
16K
2K
1
36
36
有
有
有
]
注:
78. デ ュ アル フ ァ ン ク シ ョ ン デジ タ ル I/O ピ ン も 、 共通のアナ ロ グ マルチ プ レ ク サに接続 し ます。
79. 新規設計用へのご利用はお勧めで き ません。
注文 コ ー ド の定義
CY 8 C 20 XX6AX - 24 XX
X
X
T
テープ & リ ール
温度範囲 : X = C または I
C= 商業用 ； I= 産業 機器用
鉛フ リ ー
パ ッ ケージ タ イ プ : XX = LK または LQ または PV または LT ま
たは FD
LK = 16 ピ ン QFN (E- パ ッ ド な し )
LQ = 24 ピ ン QFN、 32 ピ ン QFN、 48 ピ ン (6 × 6 × 0.6mm) QFN
PV = 48 ピ ン SSOP
LT = 48 ピ ン (7 × 7 × 1.0mm) QFN
FD = 30 ボール WLCSP
速度グ レー ド : 24MHz
製品番号
フ ァ ミ リ コー ド
テ ク ノ ロ ジー コ ー ド : C = CMOS
マーケテ ィ ング コ ー ド : 8 = PSoC
会社 ID: CY=Cypress
文書番号 : 002-03923 Rev. **
ページ 43/51
CY8C20XX6A/S
略語
表 42. 本書で使用する略語 ( 続き )
表 42. 本書で使用する略語
略語
AC
ADC
API
CMOS
CPU
DAC
DC
EOP
FSR
GPIO
GUI
I 2C
ICE
IDAC
ILO
IMO
I/O
ISSP
LCD
LDO
LSB
LVD
MCU
MIPS
MISO
MOSI
MSB
OCD
POR
PPOR
PSRR
PWRSYS
PSoC®
SLIMO
SRAM
SNR
説明
alternating current ( 交流電流 )
analog-to-digital converter
( アナロ グ～デジ タ ル変換器 )
ア プ リ ケーシ ョ ン プ ログ ラ ミ ング
イ ン タ ー フ ェ ース
Complementary Metal Oxide Semiconductor
( 相補型金属酸化膜半導体 )
Central Processing Unit ( 中央演算処理装置 )
digital-to-analog converter
( デジ タ ル - アナログ変換器 )
Direct Current ( 直流電流 )
End of packet ( パケ ッ ト の終了 )
Full scale range ( フル スケール範囲 )
General purpose input/output ( 汎用 I/O)
Graphical user interface
( グ ラ フ ィ カル ユーザー イ ン タ ー フ ェ ース )
inter-integrated circuit
( イ ン タ ー イ ン テグレーテ ッ ド サーキ ッ ト )
in-circuit emulator
( イ ンサーキ ッ ト エ ミ ュ レー タ )
digital analog converter current
( デジ タ ル アナログ変換器電流 )
internal low speed oscillator ( 内部低速振動子 )
internal main oscillator ( 内部 メ イ ン振動子 )
input/output ( 入力／出力 )
in-system serial programming
( イ ン シス テム シ リ アル プ ログ ラ ミ ング )
liquid crystal display ( 液晶デ ィ ス プ レ イ )
low dropout (regulator)
( 低 ド ロ ッ プ アウ ト ( レギ ュ レー タ ー ))
least-significant bit ( 最下位ビ ッ ト )
low voltage detect ( 低電圧検出 )
micro-controller unit
( マ イ ク ロ コ ン ト ロー ラ ー ユニ ッ ト )
mega instructions per second (100 万命令／秒 )
master in slave out
( マス タ ー イ ン ス レーブ アウ ト )
master out slave in
( マス タ アウ ト ス レーブ イ ン )
most-significant bit ( 最上位ビ ッ ト )
on-chip debugger ( オ ン チ ッ プ デバ ッ ガー )
power on reset ( パワーオ ン リ セ ッ ト )
precision power on reset
( 高精度パワーオン リ セ ッ ト )
power supply rejection ratio
( 電源電圧変動除去比 )
power system ( 電源シ ス テム )
Programmable System-on-Chip
( プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プ )
slow internal main oscillator
( 低速内部 メ イ ン振動子 )
static random access memory
( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ )
signal to noise ratio ( 信号対 ノ イ ズ比 )
文書番号 : 002-03923 Rev. **
略語
QFN
SCL
SDA
SDATA
SPI
SS
SSOP
TC
USB
USB D+
USB D–
WLCSP
XTAL
説明
quad flat no-lead
( ク ア ッ ド フ ラ ッ ト リ ー ド な し パ ッ ケージ )
serial I2C clock ( シ リ アル I2C ク ロ ッ ク )
serial I2C data ( シ リ アル I2C デー タ )
serial ISSP data ( シ リ アル ISSP デー タ )
serial peripheral interface
( シ リ アル ペ リ フ ェ ラル イ ン タ ー フ ェ ース )
slave select ( ス レーブ選択 )
shrink small outline package
( 縮小小型外形パ ッ ケージ )
test controller ( テス ト コ ン ト ロー ラ ー )
universal serial bus
( ユニバーサル シ リ アル バス )
USB Data+ (USB デー タ +)
USB Data– (USB デー タ － )
wafer level chip scale package
( ウ ェ ハー レ ベル チ ッ プ スケール パ ッ ケージ )
crystal ( 水晶 )
参考資料
■
CY8C20xx6 デバイ ス用のテ ク ニ カル リ フ ァ レ ン ス マニ ュ ア
ル
■
20xx6 デバイ ス用のイ ン シ ス テム シ リ アル プ ログ ラ ミ ング
(ISSP) プ ロ ト コ ル (AN2026C)
■
20xx6 デバイ ス用のホス ト ソ ース シ リ アル プ ログ ラ ミ ング
(AN59389)
ページ 44/51
CY8C20XX6A/S
本書の表記法
測定単位
表 43. 測定単位
記号
°C
dB
fF
g
Hz
KB
Kbit
KHz
Ksps
k
MHz
M
A
F
H
s
W
mA
ms
mV
nA
nF
ns
nV
W
pA
pF
pp
ppm
ps
sps
s
V
W
測定単位
摂氏温度
デシベル
フ ェム ト フ ァ ラ ッ ド
グラム
ヘルツ
1024 バイ ト
1024 ビ ッ ト
キロヘルツ
キロサン プル毎秒
キロ オーム
メ ガヘルツ
メ ガオーム
マ イ ク ロ ア ンペア
マイ クロフ ァ ラ ッ ド
マ イ ク ロヘン リ ー
マ イ ク ロ秒
マ イ ク ロワ ッ ト
ミ リ ア ンペア
ミ リ秒
ミ リ ボル ト
ナ ノ ア ンペア
ナノ ファラッ ド
ナノ秒
ナ ノ ボル ト
オーム
ピ コ ア ンペア
ピコフ ァラ ッ ド
ピー ク ツー ピー ク
100 万分の 1
ピ コ秒
サン プル毎秒
シグマ : 標準偏差値を 1 単位 と し た表記
ボル ト
ワッ ト
文書番号 : 002-03923 Rev. **
ページ 45/51
CY8C20XX6A/S
数値の表記法
16 進数はすべて大文字で表記 し 、 小文字の 「h」 を付記 し ています ( 例 : 「14h」、 「3Ah」 )。 C の符号化規則に基づき、 接頭語 「0x」
を使用 し て 16 進数を表現 し ている場合 も あ り ます。 2 進数には小文字の 「b」 を付記 し ています ( 例 : 「01010100b」、
「01000011b」 )。 「h」、 「b」、 「0x」 のいずれも 付いていない数は 10 進数です。
用語集
ク ロ スポ イ ン ト 接続
アナログ マルチ プ レ クサ バス を介 し た任意の GPIO の組み合わせ間の接続です。
微分非直線性
理想的に、 2 つの隣合わせのデジ タ ル コ ー ド は正確にお互いに 1 LSB 離れた出力アナロ
グ電圧に対応 し ます。 微分非直線性は、 理想的な 1 LSB ス テ ッ プから の最悪の場合の偏
差です。
ホール ド 時間
ラ ッ チ デー タ が正 し い こ と を保証する ために、 ク ロ ッ ク イ ベン ト 以降、 ラ ッ チまたはフ
リ ッ プ フ ロ ッ プへのデー タ 入力を安定 さ せておかなければな ら ない時間です。
I2C
低速ペ リ フ ェ ラルを MCU に接続する ために使用 さ れる シ リ アル マルチマス タ ー バスで
す。
積分非直線性
DAC/ADC の理想的な出力値 と 実際の出力値レ ベルの最大偏差を表す用語です。
ラ ッ チア ッ プ電流
JESD78 規格に従っ て (125 ℃で ) ラ ッ チア ッ プ テ ス ト を実行する時の電流です。
電源 ノ イ ズ除去比 (PSRR)
PSRR は、 電源電圧の変化の、 デバイ スの対応する出力電圧の変化に対する比 と 定義 さ
れます。
スキ ャ ン
すべてのセ ンサー容量のデジ タ ル値への変換です。
セ ッ ト ア ッ プ時間
デバイ ス、 マシ ン、 プ ロ セス またはシ ス テムが機能する ま での準備に必要な時間です。
信号対 ノ イ ズ比
SPI
容量性指の信号 と シ ス テムの ノ イ ズ間の比率です。
文書番号 : 002-03923 Rev. **
シ リ アル ペ リ フ ェ ラル イ ン タ ー フ ェ ースは、 同期シ リ アル デー タ リ ン ク規格です。
ページ 46/51
CY8C20XX6A/S
エラ ッ タ
本節では、 PSoC® CY8C20x36A/46A/66A/96A/46AS/66AS/36H/46H フ ァ ミ リ のエ ラ ッ タ について説明 し ます。 詳細情報は、 エ
ラ ッ タ の ト リ ガ条件、 影響の範囲、 可能な回避方法、 シ リ コ ン チ ッ プの リ ビ ジ ョ ンの適用可能性な ど を含んでいます。 ご質問が
あれば、 お近 く のサイ プ レ スの販売代理店ま でご連絡 く だ さ い。
認定の状態
製品の状態 : 量産中
エ ラ ッ タ のま と め
以下のエ ラ ッ タ 項目は CY8C20x36A/46A/66A/96A/46AS/66AS/36H/46H フ ァ ミ リ に適用 さ れます。
1. ス リ ープか らの復帰は断続的に失敗する こ と がある
■
問題の定義
デバイ ス を ス タ ンバイ モー ド または I2C_USB モー ド か ら ス リ ープ モー ド に移行 し 、 かつバン ド ギ ャ ッ プ回路が 8ms ( デ フ ォ
ル ト ) よ り も長い間隔で リ フ レ ッ シ ュ さ れた場合、 デバイ スはス リ ープ終了の入力を受信 し た時、 ス リ ープ モー ド を終了 し ない
場合があ り ます。
■
影響を受けるパラ メ ー タ ー
なし
■
ト リ ガ条件 (S)
デ フ ォル ト では、 デバイ スがス タ ンバイ モー ド または I2C_USB ス リ ープ モー ド の時、 バン ド ギ ャ ッ プ回路が約 8ms 毎に電源
投入 さ れて、 POR ま たは LVD イ ベ ン ト の検出 し ま す。 ス リ ー プ中の消費電流 を 低減す る ために、 SLP_CFG2 レ ジ ス タ の
ALT_BUZZ ビ ッ ト を セ ッ ト する こ と で こ の間隔を伸ばすか、 または OSC_CR0 レ ジ ス タ のデ ィ セーブル ブザー (Disable Buzz)
ビ ッ ト を セ ッ ト する こ と で定期電源投入を無効にする こ と がで き ます。バン ド ギ ャ ッ プ回路の リ フ レ ッ シ ュ間隔をデ フ ォル ト の
8ms よ り 長 く 設定する と 、 デバイ スはス リ ープ モー ド から 復帰する こ と がで きず、 ロ ッ ク ア ッ プ状態に入る場合があ り ます。
ウ ォ ッ チ ド ッ グ リ セ ッ ト 、 XRES、 または POR でのみこ のロ ッ ク ア ッ プ状態から 復帰で き ます。
■
影響の範囲
上記の ト リ ガ条件によ り 、 デバイ スが絶対にウ ェ イ ク ア ッ プ し ない場合も あ り ます。
■
回避方法
ス タ ンバイ または I2C_USB ス リ ープ モー ド に入る前に、 SLP_CFG2 レ ジ ス タ の ALT_BUZZ ビ ッ ト によ り バン ド ギ ャ ッ プ回路
の リ フ レ ッ シ ュ間隔を長 く する こ と も、 OSC_CR0 レ ジ ス タ のデ ィ セーブル ブザー ビ ッ ト によ り その リ フ レ ッ シ ュ間隔を無効
にする こ と も し ないで く だ さ い。
■
問題の修正
この問題は、 次のシ リ コ ン チ ッ プ バージ ョ ン で修正 さ れません。
2. I2C エ ラ ー
■
問題の定義
デバイ スがス リ ープ モー ド へ／か ら移行 し ている間に I2C マス タ ーが ト ラ ンザク シ ョ ン を開始する と 、I2C ブ ロ ッ ク はデー タ と
バス破損エ ラ ーを示す こ と があ り ます。
■
影響を受けるパラ メ ー タ ー
デバイ スへの I2C 通信、 および I2C マス タ ー と サー ド パーテ ィ ー I2C ス レーブ間の通信の信頼性に影響を与え ます。
■
ト リ ガ条件 (S)
デバイ スがス リ ープ モー ド へ／か らの移行によ り ト リ ガ さ れます。
■
影響の範囲
デー タ エ ラ ーのため、 デバイ スは I2C マス タ ーに正 し く ないデー タ を通知 し た り 、 マス タ ーから正 し く ないデー タ を受信 し ま
す。 バス破損エ ラ ーのため、 I2C マス タ ー と サー ド パーテ ィ ー I2C ス レーブ間の ト ラ ンザク シ ョ ンのデー タ を破損する可能性が
あ り ます。
■
回避方法
フ ァ ームウ ェ アによ る回避方法は フ ァ ームウ ェ ア で利用可能です。 一般的には、 こ れは、 I2C ブ ロ ッ ク をバスから 切断 し た上で
ス リ ープ モー ド に入る と い う 回避方法です。 ス リ ープ中の I2C ト ラ ンザク シ ョ ンは、 マス タ ーが I2C ト ラ ンザク シ ョ ンの前に
デバイ ス を ウ ェ イ ク ア ッ プする プ ロ ト コ ルによ り サポー ト さ れます。
文書番号 : 002-03923 Rev. **
ページ 47/51
CY8C20XX6A/S
■
問題の修正
将来のシ リ コ ン チ ッ プ バージ ョ ン で修正 さ れます。
変更
なし
3. DoubleTimer0 ISR
■
■
問題の定義
レ ジ ス タ 0 (B0h (PT0_CFG) ) のビ ッ ト 1 を セ ッ ト する こ と で プ ログ ラ ム可能な タ イ マー 0 が 「ワン シ ョ ッ ト 」 モー ド で使用 さ
れてお り 、 かつ タ イ マー割 り 込みがデバイ ス を ス リ ープから ウ ェ イ ク ア ッ プするのに使用 さ れている場合は、 割 り 込みサービ ス
ルーチ ン (ISR) が 2 回実行 さ れる可能性があ り ます。
■
影響を受けるパラ メ ー タ ー
影響を受けるデー タ シー ト パラ メ ー タ ーはあ り ません。
■
ト リ ガ条件 (S)
タ イ マーでワン シ ョ ッ ト モー ド を有効に し 、 デバイ ス を ス リ ープ モー ド から ウ ェ イ ク ア ッ プするのに タ イ マーを使用する こ と
で ト リ ガ さ れます。
■
影響の範囲
ISR が 2 回実行 さ れる可能性があ り ます。
■
回避方法
ISR では、 フ ァ ームウ ェ アによ り 「and reg[B0h], FDh」 のよ う な文でワン シ ョ ッ ト ビ ッ ト を ク リ アする必要があ り ます。
■
問題を修正
修正 さ れません。
■
変更
なし
4. 見逃 さ れる GPIO 割 り 込み
■
問題の定義
ス リ ープ モー ド の時、 GPIO 割 り 込みが タ イ マー 0 またはス リ ープ タ イ マー割 り 込み と 同時に発生する と 、 GPIO 割 り 込みが見
逃 さ れ、 対応する GPIO ISR が実行 さ れない場合があ り ます。
■
影響を受けるパラ メ ー タ ー
影響を受けるデー タ シー ト パラ メ ー タ ーはあ り ません。
■
ト リ ガ条件 (S)
ス リ ープ モー ド が有効にな っ て、 GPIO 割 り 込みが タ イ マー 0 またはス リ ープ タ イ マー割 り 込み と 同時に発生する と 、 ト リ ガ
さ れます。
■
影響の範囲
GPIO 割 り 込みサービ ス ルーチ ンが実行 さ れません。
■
回避方法
シ ス テムは、 見逃 さ れた GPIO 割 り 込みが検出で き る よ う に設計する必要があ り ます。 例えば、 い く つかの機能を実行する ため
に GPIO がシス テムを ウ ェ イ ク ア ッ プするのに使用 さ れる場合、 シ ス テムは機能が実行 さ れていないかを検出 し 、 GPIO 割 り 込
みを再発行 し なければな り ません。
また、シ ス テムをウ ェ イ ク ア ッ プするのに GPIO 割 り 込みが必要にな る場合は、 フ ァ ームウ ェ アはス リ ープ タ イ マー と タ イ マー
0 を無効にする必要があ り ます。
あるいは、 ス リ ープ タ イ マー と タ イ マー 0 用の ISR は、 手動で GPIO の状態を チ ェ ッ ク し て、 ホス ト シス テムが GPIO 割 り 込
みを生成 し よ う と し たかを判断する必要があ り ます。
■
問題の修正
修正 さ れません。
■
変更
なし
文書番号 : 002-03923 Rev. **
ページ 48/51
CY8C20XX6A/S
5. ス リ ープへの移行中に見逃 さ れる割 り 込み
■
問題の定義
フ ァ ームウ ェ アがデバイ スにス リ ープ モー ド に入る よ う 命令する直前 (2.5 CPU サイ クル以内 ) に割 り 込みが発行 さ れた場合、
その割 り 込みは見逃 さ れます。
■
影響を受けるパラ メ ー タ ー
影響を受けるデー タ シー ト パラ メ ー タ ーはあ り ません。
■
ト リ ガ条件 (S)
割 り 込みの直前にス リ ープ モー ド を有効にする と 、 ト リ ガ さ れます。
■
影響の範囲
関連する割 り 込みサービ ス ルーチ ンが実行 さ れません。
■
回避方法
なし
■
問題の修正
修正 さ れません。
■
変更
なし
6. アナログ割 り 込みによ る り ス リ ープか らの復帰
■
問題の定義
アナログ割 り 込みが ト リ ガ さ れる と 、 デバイ スはス リ ープから 復帰 し ます。
■
影響を受けるパラ メ ー タ ー
影響を受けるデー タ シー ト パラ メ ー タ ーはあ り ません。
■
ト リ ガ条件 (S)
デバイ スの動作温度が 50°C 以上の時、 ス リ ープ モー ド 中にアナログ割 り 込みを有効にする と 、 ト リ ガ さ れます。
■
影響の範囲
デバイ スが予期せずにス リ ープか ら復帰 し ます。
■
回避方法
ス リ ープに入る前にアナログ割込みを無効に し て、 ウ ェ イ ク ア ッ プ時に再度有効に し ます。
■
問題の修正
修正 さ れません。
■
変更
なし
文書番号 : 002-03923 Rev. **
ページ 49/51
CY8C20XX6A/S
改訂履歴
文書名 : CY8C20XX6A/S、 1 ～ 33 ボ タ ン、 0 ～ 6 ス ラ イ ダーの SmartSense™ 自動チ ュ ーニ ングを備えた 1.8V プ ログ ラ マ ブル
な CapSense® コ ン ト ロー ラ ー
文書番号 : 002-03923
ECN
版
変更者
発行日
変更内容
**
5012764
HZEN
11/13/2013 これは英語版 001-54459 Rev. *W を翻訳 し た日本語版 002-03923 Rev. ** です。
文書番号 : 002-03923 Rev. **
ページ 50/51
CY8C20XX6A/S
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報
ワール ド ワ イ ド 販売 と 設計サポー ト
サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を保持 し ています。
お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ンのウ ェ ブページ を ご覧 く だ さ い。
PSoC® ソ リ ュ ーシ ョ ン
製品
車載用
クロ ッ ク & バッ フ ァ
イ ン タ ー フ ェ ース
照明 & 電力制御
メモリ
PSoC
タ ッ チ セ ン シ ング
USB コ ン ト ロー ラ ー
ワ イヤレ ス／ RF
cypress.com/go/automotive
cypress.com/go/clocks
cypress.com/go/interface
cypress.com/go/powerpsoc
cypress.com/go/memory
cypress.com/go/psoc
cypress.com/go/touch
psoc.cypress.com/solutions
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
サイ プ レ ス開発者 コ ミ ュ ニ テ ィ
コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ
テ ク ニ カル サポー ト
cypress.com/go/support
cypress.com/go/USB
cypress.com/go/wireless
© Cypress Semiconductor Corporation, 2009-2015. 本文書に記載 さ れる情報は予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サイ
プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する こ
と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用する
こ と を保証する も のではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持
シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆ
る リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
すべてのソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著
作権法な ら びに国際協定の条項に よ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面に よ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン ス であ り 、
適用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、
サイ プ レ スの ソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。
上記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本 ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と はすべて禁止 し ます。
免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに
限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し
た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤作動や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し
てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結
果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。
文書番号 : 002-03923 Rev. **
改訂日 2015 年 11 月 13 日
ページ 51 ／ 51
PSoC Designer™ はサイ プ レ ス セ ミ コ ン ダ ク タ 社の商標であ り 、 PSoC® および CapSense® はサイ プ レ ス セ ミ コ ン ダ ク タ 社の登録商標です。
I2C コ ンポーネ ン ト をサイ プ レ ス またはサブ ラ イ セ ン ス を持つ関連業者から購入する と 、 Philips I2C の特許権の下で ラ イ セ ン スが付与 さ れます。 こ のラ イ セ ン スによ り 、 シ ス テムが Philips の指定
する I2C の標準仕様を満たす限 り 、 I2C シス テムで これらの コ ンポーネ ン ト を使用で き ます。 2006 年 10 月 1 日以降、 Philips Semiconductors 社は新社名 NXP Semiconductors を使用 し ています。
本書で言及するすべての製品名および会社名は、 それぞれの所有者の商標である場合があ り ます。