CY7C1062G CY7C1062GE 暫定版 16M ビ ッ ト (512K ワー ド x32 ビ ッ ト ) ス タ テ ィ ッ ク RAM と エ ラ ー訂正 コ ー ド (ECC) 特長 ■ 高速 ❐ tAA=10ns/15ns ■ シ ングル ビ ッ ト エ ラ ー訂正用の組み込みエ ラ ー訂正 コ ー ド (ECC) ■ Low ア ク テ ィ ブおよびス タ ン ド バイ電流 ❐ ICC= 最大 110mA ❐ ISB2= 最大 30mA ■ 動作電圧範囲 : 1.65V ～ 2.2V、 2.2V ～ 3.6V ■ 1.0V デー タ 保持 ■ 選択解除の時、 自動的にパワーダウン ■ ト ラ ン ジ ス タ - ト ラ ン ジ ス タ ロ ジ ッ ク (TTL) と 互換性のある 入出力 ■ 1 ビ ッ ト エ ラ ー検出 と 訂正を示す ERR ピ ン ■ 無鉛 119 ボール プ ラ スチ ッ ク ボール グ リ ッ ド ア レ イ (PBGA) パ ッ ケージ で実装 機能の詳細 CY7C1062G及びCY7C1062GEは組み込みECC と 共に、CMOS 高速ス タ テ ィ ッ ク RAM デバイ スの高性能版です。 両方は、 三 つのチ ッ プ イ ネーブルがあるので、 メ モ リ 拡張機能が簡単に付 け加え られます。 CY7C1062GE デバイ スは、 シ ングル ビ ッ ト エ ラ ー検出及び訂正イ ベ ン ト が発生 し た時、 ホス ト プ ロ セ ッ サ に通知する エ ラ ー表示ピ ン を備えています。 デバイ スに書き込むために、 チ ッ プ イ ネーブル (CE1、 CE2 と CE3 LOW) 及び書き込みイ ネーブル (WE) 入力を LOW に し ま す。 バイ ト イ ネーブル A (BA) が LOW にな っ た場合、 I/O ピ ン (I/O0 ～ I/O7) から のデー タ はア ド レ ス ピ ン (A0 ～ A18) で示 さ れた位置に書き込まれます。 バイ ト イ ネーブル B (BA) が LOW にな っ た場合、I/O ピ ン (I/O8 ～ I/O15) から のデー タ はア ド レ ス ピ ン (A0 ～ A18) で示 さ れた位置に書き込まれます。同様に、BC 及び BD は I/O ピ ンのそれぞれの I/O16 から I/O23 ま で及び I/O24 から I/O31 ま で対応 し ます。 デバイ スから読み出すために、 書き込みイ ネーブル (WE) を強 制的に HIGH に し ている間、 チ ッ プ イ ネーブル (CE1、 CE2、 お よび CE3 LOW) 及び出力イ ネーブル (OE) を LOW に し ます。も し BA が LOW の時に、 ア ド レ ス ピ ン で示 さ れる メ モ リ 位置か らのデー タ は、 I/O0 から I/O7 に現れます。 も し BB が LOW の 時に、 メ モ リ か らのデー タ は、I/O8 から I/O15 に現われます。同 様に、BC 及び BD は 3 番目のバイ ト 及び 4 番目のバイ ト に対応 し ます。 読み出 し と 書き込みモー ド の詳細については、 16 ペー ジの真理値表 – CY7C1062G/CY7C1062GE を参照 し て く だ さ い。 デバイ スの選択が解除 さ れる (CE1、 CE2 又は CE3 HIGH)、 出 力が無効に な る (OE HIGH)、 選択 さ れたバ イ ト が無効に な る (BA-D HIGH) のよ う な場合、 又は書き込み動作の間 (CE1、 CE2、 CE3 LOW 及び WE LOW)、入力ピ ン と 出力ピ ン (I/O0 ～ I/O31) は 高イ ン ピーダ ン ス状態にな り ます。 CY7C1062GE デバイ スで、ア ク セス さ れた位置のシ ングルビ ッ ト エ ラ ー検出および訂正を表示する こ と は ERR 出力 (ERR = High) [1] のアサー ト によ っ て示 さ れます。 CY7C1062G 及び CY7C1062GE は鉛フ リ ー 119 ボール プ ラ ス チ ッ ク ボール グ リ ッ ド ア レ イ (PBGA) パ ッ ケージ で供給 さ れ ます。 注 1. こ のデバイ スは、 エ ラ ー検出時に自動再書き込みをサポー ト し ません。 Cypress Semiconductor Corporation 文書番号 : 001-92162 Rev. *A • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 改訂日 2014 年 08 月 11 日 CY7C1062G CY7C1062GE 暫定版 論理ブ ロ ッ ク 図 – CY7C1062GE ECC ENCODER I/O0‐I/O7 I/O8‐I/O15 I/O16‐I/O23 I/O24‐I/O32 DATAIN DRIVERS BD BC BB BA ECC DECODER 512K x 32 RAM ARRAY SENSE AMPLIFIERS A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 ROW DECODER WE A10 A11 A12 A13 A14 A15 A16 A17 A18 COLUMN DECODER WE BD BC BB BA OE CE3 CE2 CE1 ロ ジ ッ ク ブ ロ ッ ク図 – CY7C1062GE ECC ENCODER I/O0‐I/O7 I/O8‐I/O15 I/O16‐I/O23 I/O24‐I/O32 DATAIN DRIVERS BD BC BB BA ECC DECODER 512K x 32 RAM ARRAY SENSE AMPLIFIERS A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 ROW DECODER WE ERR A10 A11 A12 A13 A14 A15 A16 A17 A18 COLUMN DECODER WE BD BC BB BA 文書番号 : 001-92162 Rev. *A OE CE3 CE2 CE1 ページ 2/21 暫定版 CY7C1062G CY7C1062GE 目次 ピ ン配置 ............................................................................. 4 製品ポー ト フ ォ リ オ ........................................................... 6 最大定格 ............................................................................. 7 動作範囲 ............................................................................. 7 DC 電気的特性 ................................................................... 7 容量 .................................................................................... 8 熱抵抗 ................................................................................. 8 AC テス ト の負荷 と 波形 ..................................................... 8 デー タ 保持特性 .................................................................. 9 デー タ 保持波形 .................................................................. 9 AC ス イ ッ チ ン グ特性 ....................................................... 10 ス イ ッ チ ング 波形 ............................................................ 11 真理値表 – CY7C1062G/CY7C1062GE ........................... 16 ERR 出力 –CY7C1062GE ................................................ 16 文書番号 : 001-92162 Rev. *A 注文情報 ........................................................................... 17 注文コ ー ド の定義 ...................................................... 17 外形図 ............................................................................... 18 略語 .................................................................................. 19 本書の表記法 .................................................................... 19 測定単位 .................................................................... 19 変更履歴 ........................................................................... 20 セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ..................... 21 ワール ド ワ イ ド な販売 と 設計サポー ト ..................... 21 製品 ........................................................................... 21 PSoC® ソ リ ュ ーシ ョ ン ............................................. 21 サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 21 テ ク ニ カル サポー ト ................................................. 21 ページ 3/21 CY7C1062G CY7C1062GE 暫定版 ピ ン配置 図 1. 119 ボール PBGA ピ ン配置 ( 上面図 ) - CY7C1062G [2] 1 2 3 4 5 6 7 A I/O16 A4 A3 A2 A1 A0 I/O0 B C D E F G H J K L M N P I/O17 I/O18 I/O19 A18 Bc VDD A17 CE2 VSS CE1 NC VSS A16 CE3 VSS A15 Ba VDD I/O1 I/O2 I/O3 I/O20 VSS VDD VSS VDD VSS I/O4 I/O21 VDD VSS VSS VSS VDD I/O5 I/O22 VSS VDD VSS VDD VSS I/O6 I/O23 NC VDD VSS VSS VDD VSS VSS VSS VDD VDD VSS I/O7 NC I/O24 I/O25 VDD VSS VSS VDD VSS VSS VSS VDD VDD VSS I/O8 I/O9 R T U I/O26 VDD VSS VSS VSS VDD I/O10 I/O27 VSS VDD VSS VDD VSS I/O11 I/O28 VDD VSS VSS VSS VDD I/O12 I/O29 A14 Bd NC Bb A13 I/O13 I/O30 A12 A11 WE A10 A9 I/O14 I/O31 A8 A7 OE A6 A5 I/O15 注 2. NC ピ ンはパ ッ ケージ内部でダ イ に接続 さ れていません。 文書番号 : 001-92162 Rev. *A ページ 4/21 CY7C1062G CY7C1062GE 暫定版 ピ ン配置 ( 続き ) 図 2. 119 ボール PBGA ピ ン配置 ( 上面図 ) - CY7C1062GE [3] 1 2 3 4 5 6 7 A I/O16 A4 A3 A2 A1 A0 I/O0 B C D E F G H J K L M N P I/O17 I/O18 A18 Bc A17 CE2 CE1 NC A16 CE3 A15 Ba I/O1 I/O2 I/O19 VDD VSS VSS VSS VDD I/O3 I/O20 VSS VDD VSS VDD VSS I/O4 I/O21 VDD VSS VSS VSS VDD I/O5 I/O22 VSS VDD VSS VDD VSS I/O6 I/O23 ERR VDD VSS VSS VDD VSS VSS VSS VDD VDD VSS I/O7 NC I/O24 I/O25 VDD VSS VSS VDD VSS VSS VSS VDD VDD VSS I/O8 I/O9 R T U I/O26 VDD VSS VSS VSS VDD I/O10 I/O27 VSS VDD VSS VDD VSS I/O11 I/O28 VDD VSS VSS VSS VDD I/O12 I/O29 A14 Bd NC Bb A13 I/O13 I/O30 A12 A11 WE A10 A9 I/O14 I/O31 A8 A7 OE A6 A5 I/O15 注 3. ERR は出力ピ ン です。 文書番号 : 001-92162 Rev. *A ページ 5/21 CY7C1062G CY7C1062GE 暫定版 製品ポー ト フ ォ リ オ 消費電力 製品 CY7C1062G18 CY7C1062G30 特長およびオプ シ ョ ン (4 ページのピ ン配置を 参照 ) 組み込み ECC。 ERR 出力 なし CY7C1062GE18 オプ シ ョ ンの ERR 出力ピ CY7C1062GE30 ン 範囲 産業用 VCC の範囲 (V) 速度 (ns) ICC 動作、 (mA) f = fmax ス タ ンバイ、 ISB2 (mA) Typ[4] Max Typ[4] Max 1.65V ～ 2.2V 15 70 80 20 30 2.2 V ～ 3.6 V 10 90 110 1.65V ～ 2.2V 15 70 80 2.2V ～ 3.6V 10 90 110 注記 4. 標準値は単な る基準値であ り 、 保証又は検査 さ れていません。 標準値は、 VCC=1.8V (1.65V ～ 2.2V の VCC の範囲 )、 VCC = 3 V (2.2V ～ 3.6V の VCC の範囲 )、 TA=25°C で測定 し ています。 文書番号 : 001-92162 Rev. *A ページ 6/21 CY7C1062G CY7C1062GE 暫定版 DC 入力電圧 [5] .......................................–0.5V ～ VCC+0.5V 最大定格 最大定格を超え る と 、 デバイ スの寿命が短 く な る可能性があ り ます。 これ らのユーザー ガ イ ド ラ イ ンは試験 さ れていません。 保存温度 .................................................... –65°C ～ +150°C 出力への電流 (LOW) ................................................... 20mA 静電気放電電圧 (MIL-STD-883、 Method 3015) ............................... > 2001V ラ ッ チア ッ プ電流 ................................................... > 140mA 通電時の周囲温度...................................... –55 °C ～ +125°C 動作範囲 GND を基準 と し た VCC の電源電圧..................................................... –0.5V ～ +6.0V グ レー ド 周囲温度 VCC 産業用 –40°C ～ +85°C 1.65V ～ 2.2V、 2.2V ～ 3.6V High Z 状態の出力 に印加 さ れる電圧 [5] ...............................–0.5V ～ VCC+0.5V DC 電気的特性 動作範囲は –40°C ～ 85°C。 記号 VOH VOL VIH VIL 項目 出力 HIGH 電圧 出力 LOW 電圧 入力 HIGH 電圧 入力 LOW 電圧 [5] テ ス ト 条件 10ns/15ns Min Typ[6] Max 1.65V ～ 2.2V VCC=Min、 IOH=–0.1mA 1.4 – – 2.2V ～ 2.7V 2.0 – – 2.7V ～ 3.6V VCC=Min、 IOH=–1.0mA VCC=Min、 IOH=–4.0mA 2.2 – – 1.65V ～ 2.2V VCC=Min、 IOL=0.1mA – – 0.2 2.2V ～ 2.7V VCC=Min、 IOL=2mA – – 0.4 2.7V ～ 3.6V – – 0.4 1.65V ～ 2.2V VCC=Min、 IOL=8mA – 1.4 – VCC+0.2 2.2V ～ 2.7V – 2.0 – VCC+0.3 2.7V ～ 3.6V – 2.0 – VCC+0.3 1.65V ～ 2.2V – –0.2 – 0.4 2.2V ～ 2.7V – –0.3 – 0.6 単位 V V V V – –0.3 – 0.8 入力 リ ー ク 電流 GND<VIN<VCC –1.0 – +1.0 μA IOZ 出力 リ ー ク 電流 GND<VOUT<VCC、 出力が無効 –1.0 – +1.0 μA ICC 動作電源電流 VCC=Max、 IOUT=0mA、 f = 100MHz CMOS レ ベル f = 66.7MHz – 90.0 110.0 mA 2.7V ～ 3.6V IIX ISB1 自動 CE のパワーダウン電流 – TTL 入力 ISB2 自動 CE のパワーダウン電流 –CMOS 入力 [7]、 Max VCC、 CE>VIH VIN>VIH 又は VIN<VIL、 f=fMAX Max VCC、 CE>VCC–0.2V[7]、 VIN>VCC–0.2V 又は VIN<0.2V、 f=0 – 90.0 80.0 – – 40.0 mA – 20.0 30.0 mA 注記 5. 2ns 以下のパルス幅の場合、 VIL(min) = –2.0V および VIH(max) = VCC + 2V。 6. 標準値は単な る参照値であ り 、 保証又は検査 さ れていません。 標準値は、 VCC=1.8V (1.65V ～ 2.2V の VCC の範囲 )、 VCC = 3 V (2.2V ～ 3.6V の VCC の範囲 )、 TA=25°C で測定 し ています。 7. CE は三つのチ ッ プ イ ネーブルの組み合わせを示 し ます。 LOW ア ク テ ィ ブの時、 CE は CE1、 CE2、 及び CE3 LOW を示 し ます。 HIGH の時、 CE は CE1、 CE2、 又は CE3 HIGH を示 し ます。 文書番号 : 001-92162 Rev. *A ページ 7/21 CY7C1062G CY7C1062GE 暫定版 容量 記号 [8] CIN 単位 10 pF 10 pF テ ス ト 条件 119 ボール PBGA 単位 無風状態、 3×4.5 イ ン チ、 4 層プ リ ン ト 回路基板にばんだ 付け 20.92 ℃ /W 15.84 ℃ /W テ ス ト 条件 TA =25°C、 f =1MHz、 VCC =VCC(typ) 入力容量 COUT 119 ボール PBGA 説明 I/O 容量 熱抵抗 記号 [8] 説明 JA 熱抵抗 ( 接合部か ら周囲 ) JC 熱抵抗 ( 接合部か ら ケース ) AC テ ス ト の負荷 と 波形 図 3. AC テ ス ト の負荷 と 波形 [9] High-Z 特性 : 50 出力 VTH Z0 =50 R1 VCC 出力 30pF* * JIG と ス コ ープ を 含む (a) * 静電容量負荷は、 テ ス ト 環境の全ての要素 か ら 構成 R2 5pF* (b) 全ての入力パルス VHIGH GND 90% 90% 10% 立ち上が り 時間 : >1V/ns 10% 立ち下が り 時間 : >1V/ns (c) 記号 1.8V 3.0V 単位 R1 1667 317 Ω R2 1538 351 Ω VTH 0.9 1.5 V VHIGH 1.8 3 V 注記 8. 最初にテ ス ト さ れますが、 設計ま たはプ ロ セス で変更があ っ た後に、 こ れ ら のパ ラ メ ー タ が影響を受け る場合があ り ます。 9. 完全なデバイ スの AC 動作には、 0 か ら VCC (min) への 100µs の ラ ン プ時間、 及び VCC が安定 し た後、 100µs の待機時間を想定 し ています。 文書番号 : 001-92162 Rev. *A ページ 8/21 CY7C1062G CY7C1062GE 暫定版 デー タ 保持特性 動作範囲は –40°C ～ 85°C。 記号 項目 条件 Min Max 単位 1.0 – V – 30.0 mA 0 – ns VCC >2.2V 10.0 – s VCC <2.2V 15.0 – s VDR データ保持用の VCC – ICCDR デー タ 保持電流 VCC=VDR、 CE > VCC–0.2V[10]、 VIN>VCC–0.2V 又は VIN<0.2V tCDR[11] チ ッ プの選択解除か ら デー タ 保 – 持ま での時間 tR[12] 動作回復時間 デー タ 保持波形 図 4. デー タ 保持波形 [10] VCC VCC(min) tCDR DATA RETENTION MODE VDR = 1.0 V VCC(min) tR CE 注記 10. CE は三つのチ ッ プ イ ネーブルの組み合わせを示 し ます。 LOW ア ク テ ィ ブの時、 CE は CE1、 CE2、 及び CE3 LOW を示 し ます。 HIGH の時、 CE は CE1、 CE2、 又は CE3 HIGH を示 し ます。 11. 最初にテ ス ト さ れますが、 設計ま たはプ ロ セ スで変更があ っ た後に、 こ れ ら のパ ラ メ ー タ が影響を受ける場合があ り ます。 12. 完全なデバイ ス動作は、 VDR か ら VCC(min.) > 100 ms ま で リ ニア VCC ラ ン プ又は VCC(min.) > 100 ms で安定であ る必要があ り ます。 文書番号 : 001-92162 Rev. *A ページ 9/21 CY7C1062G CY7C1062GE 暫定版 AC ス イ ッ チ ング特性 動作範囲が –40 °C ～ 85 °C。 記号 [13] 説明 10ns 15ns Min Max Min Max – 100.0 – 単位 読み出 し サイ クル tPOWER VCC ( 安定 ) か ら初ア ク セス ま での時間 [14] 100.0 tRC 読み出 し サイ クル時間 10.0 – 15.0 – ns – 10.0 – 15.0 ns 3.0 – 3.0 – ns – 10.0 – 15.0 ns – 5.0 – 8.0 ns 0 – 1.0 – ns – 5.0 – 8.0 ns 3.0 – 3.0 – ns tAA ア ド レ スか ら デー タ ／ ERR 有効ま での時間 tOHA ア ド レ ス変更か らのデー タ ／ ERR ホール ド 時間 tACE CE LOW から デー タ ／ ERR 有効ま での時間 [15] tDOE OE LOW か ら デー タ ／ ERR 有効ま での時間 ま での時間 [16] tLZOE OE LOW か ら low Z tHZOE OE HIGH か ら high Z ま での時間 [16] tLZCE CE LOW から low Z ま での時間 [15、 16] ま での時間 [15、 16] μs – 5.0 – 8.0 ns tPU CE LOW から パワーア ッ プ ま での時間 [15、 17] 0 – 0 – ns tPD CE HIGH から パワーダウン ま での時間 [15、 17] – 10.0 – 15.0 ns tDBE バイ ト イ ネーブルから デー タ 有効ま での時間 – 5.0 – 8.0 ns tLZBE バイ ト イ ネーブルから low Z ま での時間 0 – 1.0 – ns バイ ト デ ィ セーブルから high Z ま での時間 – 6.0 – 8.0 ns tHZCE tHZBE CE HIGH から high Z 書き込みサイ クル tWC [18、 19] 10.0 – 15.0 – ns から 書き込み終了ま での時間 [15] 7.0 – 12.0 – ns tAW ア ド レ ス セ ッ ト ア ッ プから 書き込み終了ま での時間 7.0 – 12.0 – ns tHA 書き込み終了か らのア ド レ ス ホール ド 時間 0 – 0 – ns tSA ア ド レ ス セ ッ ト ア ッ プから 書き込み開始ま での時間 0 – 0 – ns tPWE tSCE 書き込みサイ クル時間 CE LOW WE パルス幅 7.0 – 12.0 – ns tSD デー タ セ ッ ト ア ッ プから 書き込み終了ま での時間 5.0 – 8.0 – ns tHD 書き込み終了か らのデー タ ホール ド 時間 0 – 0 – ns 3.0 – 3.0 – ns – 5.0 – 8.0 ns 7.0 – 12.0 – ns tLZWE tHZWE tBW WE HIGH か ら low Z ま での時間 [16] WE LOW から high Z ま での時間 [16] バイ ト イ ネーブルから 書き込み終了ま での時間 注記 13. テ ス ト 条件では、 信号遷移時間 ( 立ち上が り ／立ち下が り ) が 3ns 以下、 タ イ ミ ン グ参照レ ベルが 1.5V (VCC >3V の場合 ) と VCC/2 (VCC<3V の場合 )、 入力パルス レ ベ ルが 0V ～ 3V (VCC>3V の場合 ) と 0 ～ VCC (VCC<3V の場合 ) と 想定 し ています。 出力負荷を使用する読み出しサイ クル用のテス ト 条件は、 特に記載のない限り、 ページ 8 の図 3 の (a) で示されます。 14. tPOWER は、 電源供給が Vcc で安定 し た時から最初の メ モ リ ア ク セスが実行 さ れる ま での最短時間を示 し ます。 15. CE は三つのチ ッ プ イ ネーブルの組み合わせを示 し ます。 LOW ア ク テ ィ ブの時、 CE は CE1、 CE2、 及び CE3 LOW を示 し ます。 HIGH の時、 CE は CE1、 CE2、 又は CE3 HIGH を示 し ます。 16. tHZOE、 tHZCE、 tHZWE、 tHZBE、 tLZOE、 tLZCE、 tLZWE 及び tLZBE は、 ページ 8 の図 3 の (b) のよ う に 5pF の負荷容量が付いた状態で測定されています。 遷移は定常状態の電圧か ら ±200mV で測定されます。 17. こ れらのパラ メ ー タ は設計上では保証 さ れますが、 テ ス ト さ れていません。 18. メ モ リ の内部書き込み期間は WE = VIL、 CE = VIL のオーバラ ッ プ で定義 さ れます。 こ れらの信号は、 書き込みを開始する ために LOW であ る必要があ り 、 こ れら いず れかの信号が HIGH への遷移する こ と で操作を終了する こ と がで き ます。 入力デー タ のセ ッ ト ア ッ プ と ホール ド の タ イ ミ ン グは、 書き込みを終了する信号のエ ッ ジ を 基準にする必要があ り ます。 文書番号 : 001-92162 Rev. *A ページ 10/21 CY7C1062G CY7C1062GE 暫定版 ス イ ッ チ ング 波形 図 5. CY7C1062G の読み出 し サイ ク ル 1 ( ア ド レ ス遷移制御 ) [20、 21] tRC ADDRESS tAA tOHA DATA I/O PREVIOUS DATAOUT VALID DATAOUT VALID 図 6. CY7C1062GE の読み出 し サイ ク ル 1 ( ア ド レ ス遷移制御 ) [20、 21] tRC ADDRESS tAA tOHA DATA I/O PREVIOUS DATAOUT VALID DATAOUT VALID tAA tOHA ERR PREVIOUS ERR VALID ERR VALID 注記 20. デバイ スが連続的に選択 さ れます、 OE、 CE、 BA、 BB、 BC、 BD= VIL。 21. 読み込みサイ ク ルの間は WE が HIGH です。 文書番号 : 001-92162 Rev. *A ページ 11/21 CY7C1062G CY7C1062GE 暫定版 ス イ ッ チ ング 波形 ( 続き ) 図 7. 読み出 し サイ ク ル 2 (OE 制御 ) [22、 23、 24] ADDRESS tRC CE tPD tHZCE tACE OE tHZOE tDOE tLZOE BA-D tDBE tLZBE DATA I/O HIGH IMPEDANCE tHZBE DATAOUT VALID HIGH IMPEDANCE tLZCE VCC SUPPLY CURRENT tPU ISB 注記 22. CE は三つのチ ッ プ イ ネーブルの組み合わせを示 し ます。 LOW ア ク テ ィ ブの時、 CE は CE1、 CE2、 及び CE3 LOW を示 し ます。 HIGH の時、 CE は CE1、 CE2、 又は CE3 HIGH を示 し ます。 23. 読み出しサイ クルの間は WE が HIGH です。 24. ア ド レ スは CE 遷移 LOW の前に有効にな るか、 又は遷移 LOW と 同 じ です。 文書番号 : 001-92162 Rev. *A ページ 12/21 CY7C1062G CY7C1062GE 暫定版 ス イ ッ チ ング 波形 ( 続き ) 図 8. 書き出 し サイ クル 1 (CE 制御 ) [25、 26、 27] tWC ADDRESS tSA tSCE CE tAW tHA tPWE WE tBW BA-D OE tHZOE DATA I/O 注 28 tSD tHD DATAIN VALID 注記 25. CE は三つのチ ッ プ イ ネーブルの組み合わせを示 し ます。 LOW ア ク テ ィ ブの時、 CE は CE1、 CE2、 及び CE3 LOW を示 し ます。 HIGH の時、 CE は CE1、 CE2、 又は CE3 HIGH を示 し ます。 26. メ モ リ の内部書き込み期間は WE = VIL、 CE = VIL のオーバ ラ ッ プ で定義 さ れます。 こ れ ら の信号は、 書き込みを開始する ために LOW であ る必要があ り 、 こ れ ら いずれかの信号が HIGH への遷移する こ と で操作を終了する こ と がで き ます。 入力デー タ のセ ッ ト ア ッ プ と ホール ド の タ イ ミ ン グは、 書き込みを終了する信号の エ ッ ジ を基準にする必要があ り ます。 27. OE 又は BA、 BB、 BC、 BD = VIH の場合、 デー タ I/O がハイ イ ン ピーダ ン ス状態にあ り ます。 28. この期間中、 I/O は出力状態にあ り ます。 入力信号を適用 し ないで く だ さ い。 文書番号 : 001-92162 Rev. *A ページ 13/21 CY7C1062G CY7C1062GE 暫定版 ス イ ッ チ ング 波形 ( 続き ) 図 9. 書き出 し サイ ク ル 2 (WE 制御、 OE LOW) [29、 30、 31、 32] tWC ADDRESS tSCE CE tBW BA-D tSA tAW tHA tPWE WE tHZWE DATA I/O 注 33 tSD tLZWE tHD DATAIN VALID 注記 29. CE は三つのチ ッ プ イ ネーブルの組み合わせを示 し ます。 LOW ア ク テ ィ ブの時、 CE は CE1、 CE2、 及び CE3 LOW を示 し ます。 HIGH の時、 CE は CE1、 CE2、 又は CE3 HIGH を示 し ます。 30. メ モ リ の内部書き込み期間は WE = VIL、 CE = VIL のオーバラ ッ プ で定義 さ れます。 こ れ ら の信号は、 書き込みを開始する ために LOW であ る必要があ り 、 こ れ ら いずれかの信号が HIGH への遷移する こ と で操作を終了する こ と がで き ます。 入力デー タ のセ ッ ト ア ッ プ と ホール ド の タ イ ミ ン グは、 書き込みを終了する信号 のエ ッ ジ を基準にする必要があ り ます。 31. OE 又は BA、 BB、 BC、 BD = VIH の場合、 デー タ I/O がハイ イ ン ピーダ ン ス状態にあ り ます。 32. 最少の書き込みサイ ク ルのパルス幅は、 tHZWE と tSD の合計に等 し いです。 33. こ の期間中、 I/O は出力状態にあ り ます。 入力信号を適用 し ないで く だ さ い。 文書番号 : 001-92162 Rev. *A ページ 14/21 CY7C1062G CY7C1062GE 暫定版 ス イ ッ チ ング 波形 ( 続き ) 図 10. 書き出 し サイ クル 3 (BA、 BB、 BC、 BD 制御 ) [34、 35、 36] tWC ADDRESS tSCE CE tAW tSA tHA tBW BA-D tPWE WE tHZWE DATA I/O 注 37 tSD tHD tLZWE DATAIN VALID 注記 34. CE は三つのチ ッ プ イ ネーブルの組み合わせを示 し ます。 LOW ア ク テ ィ ブの時、 CE は CE1、 CE2、 及び CE3 LOW を示 し ます。 HIGH の時、 CE は CE1、 CE2、 又は CE3 HIGH を示 し ます。 35. メ モ リ の内部書き込み期間は WE = VIL、 CE = VIL のオーバ ラ ッ プ で定義 さ れます。 これ ら の信号は、 書き込みを開始する ために LOW であ る必要があ り 、 こ れ ら いずれかの信号が HIGH への遷移する こ と で操作を終了する こ と がで き ます。 入力デー タ のセ ッ ト ア ッ プ と ホール ド の タ イ ミ ン グは、 書き込みを終了する信号の エ ッ ジ を基準にする必要があ り ます。 36. OE 又は BA、 BB、 BC、 BD = VIH の場合、 デー タ I/O がハイ イ ン ピーダ ン ス状態にあ り ます。 37. こ の期間中、 I/O は出力状態にあ り ます。 入力信号を適用 し ないで く だ さ い。 文書番号 : 001-92162 Rev. *A ページ 15/21 CY7C1062G CY7C1062GE 暫定版 真理値表 – CY7C1062G/CY7C1062GE CE1 CE2 CE3 OE WE BA BB Bc BD I/O0–I/O7 I/O8–I/O15 I/O16–I/O23 I/O24–I/O31 モー ド 電源 H X[39] X[39] X[39] X[39] X[39] X[39] X[39] X[39] High Z High Z High Z High Z パワーダウ ン (ISB) X[39] H X[39] X[39] X[39] X[39] X[39] X[39] X[39] High Z High Z High Z High Z パワーダウ ン (ISB) High Z High Z High Z High Z パワーダウ ン (ISB) (ICC) X [39] [39] H L L L L H L L L L デー タ 出力 デー タ 出力 デー タ 出力 デー タ 出力 全ビ ッ ト 読み 出し L L L L H L H H H デー タ 出力 High Z High Z High Z バイ ト A ビ ッ ト のみ読 み出 し (ICC) L L L L H H L H H High Z デー タ 出力 High Z High Z バイ ト B ビ ッ ト のみ読 み出 し (ICC) L L L L H H H L H High Z High Z デー タ 出力 High Z バイ ト C ビ ッ ト のみ読 み出 し (ICC) L L L L H H H H L High Z High Z High Z デー タ 出力 バイ ト D ビ ッ ト のみ読 み出 し (ICC) L L L X[39] L L L L L デー タ 入力 デー タ 入力 デー タ 入力 デー タ 入力 全ビ ッ ト 書き 込み (ICC) L L L X[39] L L H H H デー タ 入力 High Z High Z High Z バイ ト A ビ ッ ト のみ書 き込み (ICC) L L L X[39] L H L H H High Z デー タ 入力 High Z High Z バイ ト B ビ ッ ト のみ書 き込み (ICC) L L L X[39] L H H L H High Z High Z デー タ 入力 High Z バイ ト C ビ ッ ト のみ書 き込み (ICC) L L L X[39] L H H H L High Z High Z High Z デー タ 入力 バイ ト D ビ ッ ト のみ書 き込み (ICC) L L L H H High Z High Z High Z High Z 選択 さ れ、 出 力が無効 (ICC) L L L High Z High Z High Z High Z 選択 さ れた場 合、 出力は デ ィ ス エーブ ル (ICC) X X [39] [39] X X[39] X[39] X [39] X [39] [39] X [39] X X[39] X[39] X[39] X[39] H H H H ERR 出力 –CY7C1062GE 出力 0 1 High Z モー ド 読み出 し 動作、 保存デー タ にはシ ン グル ビ ッ ト エ ラ ーな し 読み出 し 動作、 シ ン グル ビ ッ ト エ ラ ーが検出 さ れ、 訂正 さ れた デバイ スが選択解除／出力が無効／書き込み動作 注記 38. 全てのデ ュ アル イ ネーブル デバイ スに対応 し て CE は CE1 と CE2 の論理結合です。 CE1 が LOW で、 CE2 が HIGH の場合、 CE は LOW ； CE1 が HIGH ま たは CE2 が LOW の場合は CE は HIGH です。 39. こ れ ら のピ ンの入力電圧レ ベルは VIH 又は VIL です。 文書番号 : 001-92162 Rev. *A ページ 16/21 CY7C1062G CY7C1062GE 暫定版 注文情報 速度 (ns) 10 注文 コ ー ド 外形図 パ ッ ケージ タ イ プ CY7C1062G30-10BGXI 51-85115 119 ボール PBGA ( 鉛フ リ ー ) CY7C1062GE30-10BGXI 51-85115 119 ボール PBGA ( 鉛フ リ ー ) 動作範囲 産業用 注文 コ ー ド の定義 CY 7 C 1 06 2 G E 30 - 10 BG X I 温度範囲 : I = 産業用 無鉛 パ ッ ケージ タ イ プ : BG = 119 ボール PBGA 速度 : 10ns 電圧範囲 : 30=2.2V ～ 3.6V ERR 出力シ ングル ビ ッ ト エ ラ ー イ ン ジケー タ プ ロ セス技術 : 65nm デー タ 幅 : 2 = × 32 ビ ッ ト メ モ リ 容量 : 06 = 16M ビ ッ ト フ ァ ミ リ ー コ ー ド : 1 = 非同期高速 SRAM フ ァ ミ リ ー テ ク ノ ロ ジー コ ー ド : C=CMOS マーケテ ィ ング コ ー ド : 7 = SRAM 会社 ID: CY= サイ プ レ ス 文書番号 : 001-92162 Rev. *A ページ 17/21 CY7C1062G CY7C1062GE 暫定版 外形図 図 11. 119 ピ ン PBGA (14×22×2.4mm) BG119 パ ッ ケージの外形、 51-85115 51-85115 *D 文書番号 : 001-92162 Rev. *A ページ 18/21 CY7C1062G CY7C1062GE 暫定版 略語 本書の表記法 略語 説明 測定単位 CE Chip Enable ( チ ッ プ イ ネーブル ) CMOS Complementary Metal Oxide Semiconductor ( 相 補型金属酸化膜半導体 ) ℃ MHz 摂氏温度 I/O Input/Output ( 入力／出力 ) μA マ イ ク ロ ア ンペア OE Output Enable ( 出力イ ネーブル ) μs マ イ ク ロ秒 PBGA Plastic ball grid array ( プ ラ スチ ッ ク ボール グ リ ッ ド アレイ ) mA ミ リ ア ンペア SRAM mm ミ リ メートル Static Random Access Memory ( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ ) ns ナノ秒 TTL Transistor-Transistor Logic ( ト ラ ン ジ ス タ - ト ラ ン ジス タ ロ ジ ッ ク ) Ω オーム % パーセ ン ト WE Write Enable ( 書き込みイ ネーブル ) 文書番号 : 001-92162 Rev. *A 記号 測定単位 メ ガヘルツ pF ピコフ ァ ラ ッ ド V ボル ト W ワッ ト ページ 19/21 CY7C1062G CY7C1062GE 暫定版 変更履歴 文書名 : CY7C1062G ／ CY7C1062GE、 16M ビ ッ ト (512K ワー ド x32 ビ ッ ト ) ス タ テ ィ ッ ク RAM と エ ラ ー訂正コ ー ド (ECC) 文書番号 : 001-92162 版 ** ECN 番号 4347364 変更者 HZEN 発行日 04/15/2014 こ れは英語版 001-81609 Rev. *B を翻訳 し た日本語版 Rev. ** です。 *A 4471872 HZEN 08/11/2014 こ れは英語版 001-81609 Rev. *C を翻訳 し た日本語版 Rev. *A です。 文書番号 : 001-92162 Rev. *A 変更内容 ページ 20/21 CY7C1062G CY7C1062GE 暫定版 セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ワール ド ワ イ ド な販売 と 設計サポー ト サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を保持 し ています。 お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。 PSoC® ソ リ ュ ーシ ョ ン 製品 車載用 ク ロ ッ ク＆バ ッ フ ァ イ ン タ ー フ ェ ース 照明＆電力制御 メモリ PSoC タ ッ チ セ ン シ ング USB コ ン ト ロー ラ ワ イヤレ ス／ RF psoc.cypress.com/solutions cypress.com/go/automotive PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP cypress.com/go/clocks cypress.com/go/interface サイ プ レ ス開発者 コ ミ ュ ニ テ ィ cypress.com/go/powerpsoc cypress.com/go/plc コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ テ ク ニ カル サポー ト cypress.com/go/memory cypress.com/go/psoc cypress.com/go/support cypress.com/go/touch cypress.com/go/USB cypress.com/go/wireless © Cypress Semiconductor Corporation, 2012-2014. 本文書に記載 さ れる情報は、 予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サ イ プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する こ と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用す る こ と を保証する ものではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維 持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。 全ての ソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著作 権法な ら びに国際協定の条項によ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面によ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能のラ イ セ ン スであ り 、 適 用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、サ イ プ レ スのソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。 上 記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と は全て禁止 し ます。 免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに 限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結 果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。 ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。 文書番号 : 001-92162 Rev. *A 改訂日 2014 年 08 月 11 日 本書で言及するすべての製品名および会社名は、 それぞれの所有者の商標である場合があ り ます。 ページ 21/21