CY7C1062G CY7C1062GE 初版 带纠错码 （ECC）的 16 Mbit （512 K 字 × 32 位）静态 RAM 带纠错码 （ECC）的 16 Mbit （512 K 字 × 32 位）静态 RAM 特性 ■ 高速 ❐ tAA ■ ■ = 10 ns / 15 ns 用于单比特错误校正的嵌入式纠错码 （ECC） 活动模式和待机模式低电流 ❐ ICC = 110 mA （最大值） ❐ ISB2 = 30 mA （最大值） ■ 工作电压范围：1.65 V 到 2.2 V， 2.2 V 到 3.6 V ■ 1.0 V 数据保留 ■ 取消选择时会自动断电 ■ 晶体管 - 晶体管逻辑 （TTL）兼容于输入和输出 ■ ERR 引脚，用于表示单比特错误的检测和校正 ■ 采用无铅的 119 球形焊盘塑料球栅阵列 （PBGA）封装形式 功能描述 CY7C1062G 和 CY7C1062GE 是带有嵌入式 ECC 的高性能 CMOS 快速静态 RAM 器件。两者均有三个芯片使能，从而可以 轻松实现存储器的扩展性能。 CY7C1062GE 器件具有一个错误 指示引脚，用于在单比特错误检测和校正事件中通知主机处理 器。 如要写入该器件，需要将 “ 芯片使能 ” 信号 （CE1、 CE2 和 CE3）和 “ 写使能 ”（WE）输入置为低电平。如果 “ 字节使能 A”（BA) 为低电平，那么来自 I/O 引脚（I/O0 到 I/O7）的数据将 被写入到地址引脚 （A0 到 A18）所指定的位置。如果 “ 字节使 能 B” （BB）为低电平，则来自 I/O 引脚 （I/O8 到 I/O15）的数 据将被写入到地址引脚 （A0 至 A18）所指定的位置。同样， BC 和 BD 分别与 I/O 引脚 I/O16 到 I/O23 和 I/O24 到 I/O31 相对应。 要想读取该器件，那么将 “ 芯片使能 ” 信号 （CE1、 CE2 和 CE3）和 “ 输出使能 ” 信号（OE）置为低电平，同时强制 “ 写 入使能 ” 信号（WE）为高电平。如果第一个信号 BA 为低电平， 那么由地址引脚指定的存储器位置上的数据会出现在 I/O0 至 I/O7 上。如果信号 BB 为低电平，则存储器中的数据会出现在 I/O8 至 I/O15 上。同样， BC 和 BD 与第三和第四个字节相对应。请参考 第 16 页上的真值表 — CY7C1062G/CY7C1062GE 以便了解读 写模式的完整说明。 在下面任何一种情况下，输入和输出引脚 （I/O0 到 I/O31）均会 处于高阻抗状态：取消选择该器件 （CE1、 CE2 或 CE3 为高电 平），输出被禁用 （OE 为高电平），字节选择被禁用 （BA-D 为 高电平）或正在写入操作过程中 （CE1、 CE2 和 CE3 为低电平， 以及 WE 为低电平）。 在 CY7C1062GE 器件上，通过设置 ERR 输出（ERR = 高电平） [1]，可以指示访问位置中单比特错误的检测和校正。 CY7C1062G CY7C1062GE 器件在无铅的 119 球形焊盘塑料球 栅阵列 （PBGA）封装中可用。 注释 1. 当检测到错误时，该器件不支持自动回写功能。 赛普拉斯半导体公司 文档编号：001-92016 版本 *A • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 修订日期 August 13, 2014 CY7C1062G CY7C1062GE 初版 逻辑框图 — CY7C1062G ECC ENCODER I/O0‐I/O7 I/O8‐I/O15 I/O16‐I/O23 I/O24‐I/O32 DATAIN DRIVERS BD BC BB BA ECC DECODER 512K x 32 RAM ARRAY SENSE AMPLIFIERS A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 ROW DECODER WE A10 A11 A12 A13 A14 A15 A16 A17 A18 COLUMN DECODER WE BD BC BB BA OE CE3 CE2 CE1 逻辑框图 — CY7C1062GE ECC ENCODER I/O0‐I/O7 I/O8‐I/O15 I/O16‐I/O23 I/O24‐I/O32 DATAIN DRIVERS BD BC BB BA ECC DECODER 512K x 32 RAM ARRAY SENSE AMPLIFIERS A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 ROW DECODER WE ERR A10 A11 A12 A13 A14 A15 A16 A17 A18 COLUMN DECODER WE BD BC BB BA 文档编号：001-92016 版本 *A OE CE3 CE2 CE1 页 2/21 初版 CY7C1062G CY7C1062GE 目录 引脚配置 .............................................................................. 4 产品系列概述 ...................................................................... 6 最大额定值 .......................................................................... 7 工作范围 ............................................................................. 7 直流电气特性 ...................................................................... 7 电容 .................................................................................... 8 热电阻 ................................................................................. 8 交流测试负载和波形 ........................................................... 8 数据保留特性 ....................................................................... 9 数据保留波形 ...................................................................... 9 交流开关特性 .................................................................... 10 开关波形 ........................................................................... 11 真值表 — CY7C1062G/CY7C1062GE .............................. 16 ERR 输出 — CY7C1062GE............................................... 16 文档编号：001-92016 版本 *A 订购信息 ............................................................................ 17 订购代码定义.............................................................. 17 封装图 ............................................................................... 18 缩略语 ............................................................................... 19 文档规范 ........................................................................... 19 测量单位 .................................................................... 19 文档修订记录页 ................................................................ 20 销售、解决方案和法律信息 ............................................... 21 全球销售和设计支持 ................................................... 21 产品 ............................................................................ 21 PSoC® 解决方案 ........................................................ 21 赛普拉斯开发者社区 ................................................... 21 技术支持 ..................................................................... 21 页 3/21 CY7C1062G CY7C1062GE 初版 引脚配置 图 1. 119 球形焊盘 PBGA 引脚分布 （顶层视图） — CY7C1062G [2] 1 2 3 4 5 6 7 A I/O16 A4 A3 A2 A1 A0 I/O0 B C D E F G H J K L M N P I/O17 I/O18 I/O19 A18 Bc VDD A17 CE2 VSS CE1 NC VSS A16 CE3 VSS A15 Ba VDD I/O1 I/O2 I/O3 I/O20 VSS VDD VSS VDD VSS I/O4 I/O21 VDD VSS VSS VSS VDD I/O5 I/O22 VSS VDD VSS VDD VSS I/O6 I/O23 NC VDD VSS VSS VDD VSS VSS VSS VDD VDD VSS I/O7 NC I/O24 I/O25 VDD VSS VSS VDD VSS VSS VSS VDD VDD VSS I/O8 I/O9 I/O10 R T U I/O26 VDD VSS VSS VSS VDD I/O27 VSS VDD VSS VDD VSS I/O11 I/O28 VDD VSS VSS VSS VDD I/O12 I/O29 A14 Bd NC Bb A13 I/O13 I/O30 A12 A11 WE A10 A9 I/O14 I/O31 A8 A7 OE A6 A5 I/O15 注释 2. NC 引脚并没有内部连接至芯片 （die）。 文档编号：001-92016 版本 *A 页 4/21 CY7C1062G CY7C1062GE 初版 引脚配置 （续） 图 2. 119 球形焊盘 PBGA 引脚分布 （顶层视图） — CY7C1062GE [3] 1 2 3 4 5 6 7 A I/O16 A4 A3 A2 A1 A0 I/O0 B C D E F G H J K L M N P I/O17 I/O18 I/O19 A18 Bc VDD A17 CE2 VSS CE1 NC VSS A16 CE3 VSS A15 Ba VDD I/O1 I/O2 I/O3 I/O20 VSS VDD VSS VDD VSS I/O4 I/O21 VDD VSS VSS VSS VDD I/O5 I/O22 VSS VDD VSS VDD VSS I/O6 I/O23 ERR VDD VSS VSS VDD VSS VSS VSS VDD VDD VSS I/O7 NC I/O24 I/O25 VDD VSS VSS VDD VSS VSS VSS VDD VDD VSS I/O8 I/O9 VDD VSS VSS VSS VDD I/O10 I/O27 VSS VDD VSS VDD VSS I/O11 I/O28 VDD VSS VSS VSS VDD I/O12 R T U I/O29 A14 Bd NC Bb A13 I/O13 I/O30 A12 A11 WE A10 A9 I/O14 I/O31 A8 A7 OE A6 A5 I/O15 I/O26 注释 3. ERR 是一个输出引脚。 文档编号：001-92016 版本 *A 页 5/21 CY7C1062G CY7C1062GE 初版 产品系列概述 功耗 产品 特性与选项 （请参见第 4 页上的引脚配 置） 范围 速率 VCC 范围 （V） （ns） 工作电流 ICC，（单位 为 mA） f = fmax 典型值 [4] CY7C1062G18 CY7C1062G30 CY7C1062GE18 嵌入式 ECC。无 ERR 输出 可选的 ERR 输出引脚 CY7C1062GE30 工业级 待机电流 ISB2， （单位为 mA） 最大值 典型值 [4] 最大值 20 30 1.65 V – 2.2 V 15 70 80 2.2 V – 3.6 V 10 90 110 1.65 V – 2.2 V 15 70 80 2.2 V – 3.6 V 10 90 110 注释 4. 典型值仅供参考，并不能保证，也未经过测试。典型值的适用条件为：VCC = 1.8 V （VCC 范围为 1.65 V–2.2 V）， VCC = 3 V （VCC 范围为 2.2 V–3.6 V）， TA = 25 °C。 文档编号：001-92016 版本 *A 页 6/21 CY7C1062G CY7C1062GE 初版 输出电流 （低电平）.................................................... 20 mA 最大额定功率 静电放电电压 （根据 MIL-STD-883，方法 3015） ......................... > 2001 V 超过最大额定值可能会影响器件的使用寿命。这些用户指导未经 过测试。 栓锁电流 ................................................................. > 140 mA 存放温度 ..................................................–65 °C 到 +150 °C 通电状态下的环境温度 .............................–55 °C 到 +125 °C 工作范围 VCC 上相对于 GND 的供电电压................... –0.5 V 到 +6.0 V 等级 环境温度 VCC 工业级 –40 °C 至 +85 °C 1.65 V 到 2.2 V， 2.2 V 到 3.6 V 应用于高阻态下的输出的 直流电压 [5] .........................................–0.5 V 到 VCC + 0.5 V 直流输入电压 [5] ...................................–0.5 V 到 VCC + 0.5 V 直流电气特性 工作温度范围为 –40 °C 至 85 °C 参数 VOH VOL 说明 输出高电平 电压 输出低电平 电压 测试条件 最小值 典型值 [6] 最大值 1.65 V 至 2.2 V VCC = 最小值， IOH = –0.1 mA 2.2 V 至 2.7 V VCC = 最小值， IOH = –1.0 mA 1.4 – – 2.0 – – 2.7 V 至 3.6 V VCC = 最小值， IOH = –4.0 mA 2.2 – – – – 0.2 – – 0.4 1.65 V 至 2.2 V VCC = 最小值， IOL = 0.1 mA 2.2 V 至 2.7 V VCC = 最小值， IOL = 2 mA – – 0.4 1.65 V 至 2.2 V – 1.4 – VCC + 0.2 2.2 V 至 2.7 V – 2.0 – VCC + 0.3 2.7 V 至 3.6 V – 2.0 – VCC + 0.3 1.65 V 至 2.2 V – –0.2 – 0.4 2.2 V 至 2.7 V – –0.3 – 0.6 2.7 V 至 3.6 V – –0.3 – 0.8 2.7 V 至 3.6 V VCC = 最小值， IOL = 8 mA VIH VIL 输入高电平 电压 输入低电平 电压 [5] 10 ns/15 ns 单位 V V V V IIX 输入漏电流 GND < VIN < VCC –1.0 – +1.0 mA IOZ 输出漏电流 GND < VOUT < VCC，输出处于禁用状 态 –1.0 – +1.0 mA ICC 工作供应电流 VCC = 最大值，IOUT = 0 f = 100 MHz mA， f = 66.7 CMOS 电平 MHz – 90.0 110.0 mA – 90.0 80.0 – – 40.0 mA – 20.0 30.0 mA ISB1 自动 CE 断电电流 — TTL 输入 最大 VCC， CE > VIH [7]， VIN > VIH 或 VIN < VIL， f = fMAX ISB2 自动 CE 断电电流 — CMOS 输入 最大 VCC， CE > VCC – 0.2 V[7]， VIN > VCC – 0.2 V 或 VIN < 0.2 V，f = 0 注释 5. 在脉冲宽度小于 2 ns 时， VIL(min) = –2.0 V 和 VIH(max) = VCC + 2 V。 6. 典型值仅供参考，并不能保证，也未经过测试。典型值的适用条件为：VCC = 1.8 V（VCC 范围为 1.65 V–2.2 V），VCC = 3 V（VCC 范围为 2.2 V–3.6 V），TA = 25 °C。 7. CE 表示三个芯片使能的组合。 CE 处于低电平有效状态时，它表示 CE1、 CE2 和 CE3 均为低电平。 CE 处于高电平状态时，它表示 CE1、 CE2 或 CE3 为高电平。 文档编号：001-92016 版本 *A 页 7/21 CY7C1062G CY7C1062GE 初版 电容 参数 [8] CIN 说明 测试条件 单位 10 pF 10 pF 119 球形焊盘 PBGA 单位 20.92 °C/W 15.84 °C/W TA = 25 °C， f = 1 MHz， VCC = VCC(typ) 输入电容 COUT 119 球形焊盘 PBGA I/O 电容 热电阻 参数 [8] 说明 JA 热电阻 （结温） JC 热电阻 （结壳） 测试条件 静止空气，被焊接在 3 × 4.5 英寸的四层印刷电路板上 交流测试负载和波形 图 3. 交流测试负载和波形 [9] 高阻特性： 50 输出 VTH Z0 = 50 输出 30 pF* R2 5 pF* * 包括 JIG 和 Scope (a) * 电容负载包括 测试环境的 所有组件 R1 VCC (b) 所有输入脉冲 VHIGH GND 90% 90% 10% 上升时间： > 1 V/ns 10% 下降时间： > 1 V/ns （c） 参数 1.8 V 3.0 V 单位 R1 1667 317 R2 1538 351 VTH 0.9 1.5 V VHIGH 1.8 3 V 注释 8. 在发生可能影响到这些参数的任何设计或处理流程更改之前和之后进行测试。 9. 完整的器件交流操作假设 0 到 VCC(min) 的升降时间为 100 µs，到 VCC 稳定时需要等待的时间为 100 µs。 文档编号：001-92016 版本 *A 页 8/21 CY7C1062G CY7C1062GE 初版 数据保留特性 工作温度范围为 –40 °C 到 85 °C 参数 VDR 说明 条件 – 数据保留的 VCC [10]， 最小值 最大值 单位 1.0 – V ICCDR 数据保持电流 VCC = VDR， CE > VCC – 0.2 V VIN > VCC – 0.2 V 或 VIN < 0.2 V – 30.0 mA tCDR[11] 芯片取消选择到数据保留的时长 – 0 – ns tR[12] 操作恢复的时长 VCC > 2.2 V 10.0 – s VCC < 2.2 V 15.0 – s 数据保留波形 图 4. 数据保留波形 [10] VCC VCC(min) tCDR DATA RETENTION MODE VDR = 1.0 V VCC(min) tR CE 注释 10. CE 表示三个芯片使能的组合。 CE 处于低电平有效状态时，它表示 CE1、 CE2 和 CE3 均为低电平。 CE 处于高电平状态时，它表示 CE1、 CE2 或 CE3 为高电平。 11. 在发生可能影响到这些参数的任何设计或处理流程更改之前和之后进行测试。 12. 完整的器件操作要求 VDR 到 VCC(min.) > 100 ms 范围内的线性 VCC 升降时长，或该时长保持在 VCC(min.) > 100 ms。 文档编号：001-92016 版本 *A 页 9/21 CY7C1062G CY7C1062GE 初版 交流开关特性 工作温度范围为 –40 °C 到 85 °C 参数 [13] 说明 10 ns 15 ns 最小值 最大值 最小值 最大值 – 100.0 – 单位 读周期 s tPOWER 从 VCC （稳定）到第一次访问的时间 [14] 100.0 tRC 读周期时长 10.0 – 15.0 – ns – 10.0 – 15.0 ns 3.0 – 3.0 – ns – 10.0 – 15.0 ns tAA 从地址到数据 /ERR 有效的时长 tOHA 地址更改后的数据 /ERR 保持时长 有效的时长 [15] tACE CE 为低电平到数据 /ERR tDOE OE 为低电平到数据 /ERR 有效的时长 – 5.0 – 8.0 ns tLZOE OE 为低电平到低阻态的时长 [16] 0 – 1.0 – ns tHZOE OE 为高电平到高阻态的时长 [16] – 5.0 – 8.0 ns 3.0 – 3.0 – ns tLZCE CE 为低电平到低阻态的时长 [15、 16] [15、 16] tHZCE CE 为高电平到高阻态的时长 – 5.0 – 8.0 ns tPU CE 为低电平到上电的时长 [15、 17] 0 – 0 – ns tPD CE 为高电平到断电的时长 [15、 17] – 10.0 – 15.0 ns tDBE 字节使能到数据有效的时长 – 5.0 – 8.0 ns tLZBE 字节使能到低组态的时长 0 – 1.0 – ns 字节使能到高阻态的时长 – 6.0 – 8.0 ns 10.0 – 15.0 – ns 7.0 – 12.0 – ns – 12.0 – ns tHZBE 写周期 [18、 19] tWC tSCE 写周期的时长 CE 为低电平到写周期结束的时长 [15] tAW 地址建立到写周期结束的时长 7.0 tHA 写周期结束后地址保持的时长 0 – 0 – ns tSA 地址建立到写周期开始的时长 0 – 0 – ns tPWE WE 脉冲宽度 7.0 – 12.0 – ns tSD 数据建立到写周期结束的时长 5.0 – 8.0 – ns tHD 写周期结束后数据保持的时长 0 – 0 – ns 3.0 – 3.0 – ns – 5.0 – 8.0 ns 7.0 – 12.0 – ns tLZWE tHZWE tBW WE 为高电平到低阻态的时长 [16] WE 为低电平到高阻态的时长 [16] 字节使能到写周期结束的时长 注释 13. 假设测试条件如下：信号跳变时长 （上升 / 下降）等于或低于 3 ns，时序参考电平为 1.5 V （对于 VCC > 3 V）和 VCC/2 （对于 VCC < 3 V），输入脉冲电平范围为 0 至 3 V （对于 VCC > 3 V）和 0 至 VCC （对于 VCC < 3V）。除非另有说明，否则读周期的测试条件使用第 8 页上的图 3 中 (a) 部分所显示的输出加载。 14. tPOWER 是指进行第一次存储器访问前供电电源等于稳定 Vcc 的最小时间量。 15. CE 表示三个芯片使能的组合。 CE 处于低电平有效状态时，它表示 CE1、 CE2 和 CE3 均为低电平。 CE 处于高电平状态时，它表示 CE1、 CE2 或 CE3 为高电平。 16. tHZOE、 tHZCE、 tHZWE、 tHZBE、tLZOE、 tLZCE、 tLZWE 和 tLZBE 的负载电容均为 5 pF，如第 8 页上的图 3 中的 (b) 部分所示。跃变在稳定状态电压 ±200 mV 的条件下测量。 17. 这些参数仅由设计保证，未进行过测试。 18. 应该通过重叠 WE = VIL， CE = VIL 确定存储器的内部写入时长。若要启动写入操作，必须将这些信号处于低电平状态。任一信号转为高电平时，都会中止该操作。终 止写入操作的信号边沿作为输入数据建设和保持时序的参考源。 19. 第二个写周期 （WE 被控制， OE 为低电平）的最小写入脉冲宽度为 tHZWE 和 tSD 的总和。 文档编号：001-92016 版本 *A 页 10/21 CY7C1062G CY7C1062GE 初版 开关 波形 图 5. CY7C1062G 的第一个读周期 （地址转换控制） [20、 21] tRC ADDRESS tAA tOHA DATA I/O PREVIOUS DATAOUT VALID DATAOUT VALID 图 6. CY7C1062GE 的第一个读周期 （地址转换控制） [20、 21] tRC ADDRESS tAA tOHA DATA I/O PREVIOUS DATAOUT VALID DATAOUT VALID tAA tOHA ERR PREVIOUS ERR VALID ERR VALID 注释 20. 连续选中该器件， OE 、 CE、 BA、 BB、 BC、 BD= VIL。 21. 在读周期中， WE 为高电平。 文档编号：001-92016 版本 *A 页 11/21 CY7C1062G CY7C1062GE 初版 开关 波形 （续） 图 7. 第二个读周期 （OE 控制）[22、 23、24] ADDRESS tRC CE tPD tHZCE tACE OE tHZOE tDOE tLZOE BA-D tDBE tLZBE DATA I/O HIGH IMPEDANCE tHZBE DATAOUT VALID HIGH IMPEDANCE tLZCE VCC SUPPLY CURRENT tPU ISB 注释 22. CE 表示三个芯片使能的组合。 CE 处于低电平有效状态时，它表示 CE1、 CE2 和 CE3 均为低电平。 CE 处于高电平状态时，它表示 CE1、 CE2 或 CE3 为高电平。 23. 在读周期中， WE 为高电平。 24. CE 转为低电平前或处于低电平时，地址会有效。 文档编号：001-92016 版本 *A 页 12/21 CY7C1062G CY7C1062GE 初版 开关 波形 （续） 图 8. 第一个写周期 （CE 控制）[25、 26、27] tWC ADDRESS tSA tSCE CE tAW tHA tPWE WE tBW BA-D OE tHZOE DATA I/O 注释 28 tSD tHD DATAIN VALID 注释 25. CE 表示三个芯片使能的组合。 CE 处于低电平有效状态时，它表示 CE1、 CE2 和 CE3 均为低电平。 CE 处于高电平状态时，它表示 CE1、 CE2 或 CE3 为高电平。 26. 应该通过重叠 WE = VIL，CE = VIL 确定存储器的内部写入时长。若要启动写入操作，必须将这些信号处于低电平状态。任一信号转为高电平时，都会中止该操作。终 止写入操作的信号边沿作为输入数据建立和保持时序的参考源。 27. 如果 OE 或 BA、 BB、 BC、 BD = VIH，数据 I/O 会处于高阻抗状态。 28. 在该过程中， I/O 都处于输出状态。请勿应用为输入信号。 文档编号：001-92016 版本 *A 页 13/21 CY7C1062G CY7C1062GE 初版 开关 波形 （续） 图 9. 第二个写周期 （WE 被控制， OE 为低电平） [29、 30、 31、 32] tWC ADDRESS tSCE CE tBW BA-D tSA tAW tHA tPWE WE tHZWE DATA I/O 注释 33 tSD tLZWE tHD DATAIN VALID 注释 29. CE 表示三个芯片使能的组合。 CE 处于低电平有效状态时，它表示 CE1、 CE2 和 CE3 均为低电平。 CE 处于高电平状态时，它表示 CE1、 CE2 或 CE3 为高电平。 30. 应该通过重叠 WE = VIL，CE = VIL 确定存储器的内部写入时长。若要启动写入操作，必须将这些信号处于低电平状态。任一信号转为高电平时，都会中止该操作。终 止写入操作的信号边沿作为输入数据建立和保持时序的参考源。 31. 如果 OE 或 BA、 BB、 BC、 BD = VIH，数据 I/O 会处于高阻抗状态。 32. 最小写周期脉冲宽度应等于 tHZWE 和 tSD 的总和。 33. 在该过程中， I/O 都处于输出状态。请勿应用为输入信号。 文档编号：001-92016 版本 *A 页 14/21 CY7C1062G CY7C1062GE 初版 开关 波形 （续） 图 10. 第三个写周期 （BA，BB， BC，BD 控制） [34、 35、 36] tWC ADDRESS tSCE CE tAW tSA tHA tBW BA-D tPWE WE tHZWE DATA I/O 注释 37 tSD tHD tLZWE DATAIN VALID 注释 34. CE 表示三个芯片使能的组合。 CE 处于低电平有效状态时，它表示 CE1、 CE2 和 CE3 均为低电平。 CE 处于高电平状态时，它表示 CE1、 CE2 或 CE3 为高电平。 35. 应该通过重叠 WE = VIL，CE = VIL 确定存储器的内部写入时长。若要启动写入操作，必须将这些信号处于低电平状态。任一信号转为高电平时，都会中止该操作。终 止写入操作的信号边沿作为输入数据建立和保持时序的参考源。 36. 如果 OE 或 BA、 BB、 BC、 BD = VIH，数据 I/O 会处于高阻抗状态。 37. 在该过程中， I/O 都处于输出状态。请勿应用于输入信号。 文档编号：001-92016 版本 *A 页 15/21 CY7C1062G CY7C1062GE 初版 真值表 — CY7C1062G/CY7C1062GE 模式 功耗 高阻态 断电 (ISB) 高阻态 高阻态 断电 (ISB) 高阻态 高阻态 高阻态 断电 (ISB) CE1 CE2 CE3 OE WE BA BB Bc BD I/O0–I/O7 X[39] X[39] X[39] X[39] X[39] X[39] X[39] X[39] 高阻态 高阻态 高阻态 H X[39] X[39] X[39] X[39] X[39] X[39] X[39] 高阻态 高阻态 X[39] X[39] X[39] X[39] X[39] X[39] 高阻态 H X[39] X[39] X[39] H I/O8–I/O15 I/O16–I/O23 I/O24–I/O31 L L L L H L L L L 数据输出 数据输出 数据输出 数据输出 读取所有位 (ICC) L L L L H L H H H 数据输出 高阻态 高阻态 高阻态 仅读取字节 A位 (ICC) L L L L H H L H H 高阻态 数据输出 高阻态 高阻态 仅读取字节 B位 (ICC) L L L L H H H L H 高阻态 高阻态 数据输出 高阻态 仅读取字节 C位 (ICC) L L L L H H H H L 高阻态 高阻态 高阻态 数据输出 仅读取字节 D位 (ICC) L L L X[39] L L L L L 数据输入 数据输入 数据输入 数据输入 写入所有位 (ICC) L L H H H 数据输入 高阻态 高阻态 高阻态 仅写入字节 A位 (ICC) L L L X[39] L L L X[39] L H L H H 高阻态 数据输入 高阻态 高阻态 仅写入字节 B位 (ICC) L L L X[39] L H H L H 高阻态 高阻态 数据输入 高阻态 仅写入字节 C位 (ICC) L L L X[39] L H H H L 高阻态 高阻态 高阻态 数据输入 仅写入字节 D位 (ICC) L L L H H 高阻态 高阻态 高阻态 高阻态 选中该项， 输出处于禁 用状态 (ICC) L L L 高阻态 高阻态 高阻态 高阻态 选中该项， 输出处于禁 用状态 (ICC) X[39] X[39] X[39] X[39] X[39] X[39] H H H H ERR 输出 — CY7C1062GE 输出 0 读操作，存储数据中没有单比特错误。 1 读操作，检测到并纠正了单比特错误。 高阻态 模式 取消选择器件 / 禁用输出 / 写操作 注释 38. 对于所有的双芯片使能器件，CE 是 CE1 和 CE2 的逻辑组合。当 CE1 为低电平，且 CE2 为高电平时，CE 会处在低电平状态；当 CE1 为高电平或 CE2 为低电平时，CE 会处于高电平状态。 39. 这些引脚上的输入电平电压应为 VIH 或 VIL。 文档编号：001-92016 版本 *A 页 16/21 CY7C1062G CY7C1062GE 初版 订购信息 速度 （ns） 10 订购代码 封装图 封装类型 CY7C1062G30-10BGXI 51-85115 119 球型焊盘 PBGA （无铅） CY7C1062GE30-10BGXI 51-85115 119 球型焊盘 PBGA （无铅） 工作范围 工业级 订购代码定义 CY 7 C 1 06 2 G E 30 - 10 BG X I 温度范围：I = 工业级 无铅 封装类型：BG = 119 球形焊盘 PBGA 速率：10 ns 电压范围：30 = 2.2 V – 3.6 V ERR 输出单比特错误指示 加工技术：65 nm 数据宽度：2 = × 32 位 密度：06 = 16 Mbit 系列代码：1 = 快速异步 SRAM 系列 技术代码：C = CMOS 市场代码：7 = SRAM 公司 ID：CY = Cypress 文档编号：001-92016 版本 *A 页 17/21 CY7C1062G CY7C1062GE 初版 封装图 图 11. 119 球型焊盘 PBGA （14 × 22 × 2.4 mm） BG119 封装外形， 51- 85115 51-85115 *D 文档编号：001-92016 版本 *A 页 18/21 CY7C1062G CY7C1062GE 初版 缩略语 文档规范 缩略语 说明 测量单位 CE 芯片使能 CMOS 互补金属氧化物半导体 °C 摄氏度 I/O 输入 / 输出 MHz 兆赫兹 输出使能 mA 微安 塑料球栅阵列 ms 微秒 mA 毫安 mm 毫米 ns 纳秒 Ω 欧姆 % 百分比 pF 皮法 V 伏特 W 瓦特 OE PBGA SRAM 静态随机存取存储器 TTL 晶体管 - 晶体管逻辑 WE 写入使能 文档编号：001-92016 版本 *A 符号 测量单位 页 19/21 CY7C1062G CY7C1062GE 初版 文档修订记录页 文档标题：CY7C1062G/CY7C1062GE，带纠错码 （ECC）的 16 Mbit （512 K 字 × 32 位）静态 RAM 文档编号：001-92016 版本 ** ECN 编号 4335795 变更者 YUXI 提交日期 04/07/2014 本文档版本号为 Rev**，译自英文版 001-81609 Rev*B。 *A 4473582 LISZ 08/13/2014 本文档版本号为 Rev*A，译自英文版 001-81609 Rev*C。 文档编号：001-92016 版本 *A 更改说明 页 20/21 CY7C1062G CY7C1062GE 初版 销售、解决方案和法律信息 全球销售和设计支持 赛普拉斯公司拥有一个由办事处、解决方案中心、工厂代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问赛普拉斯 所在地。 PSoC® 解决方案 产品 汽车用产品 cypress.com/go/automotive cypress.com/go/clocks 时钟与缓冲区 cypress.com/go/interface 接口 照明与功率控制 cypress.com/go/powerpsoc cypress.com/go/plc 存储器 PSoC 触摸感应产品 USB 控制器 无线 /RF cypress.com/go/memory cypress.com/go/psoc psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP 赛普拉斯开发者社区 社区 | 论坛 | 博客 | 视频 | 训练 技术支持 cypress.com/go/support cypress.com/go/touch cypress.com/go/USB cypress.com/go/wireless © 赛普拉斯半导体公司， 2012-2014。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会根据专 利权或其他权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯产品不保证能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于 可能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致 的所有风险，并确保赛普拉斯免于因此而受到任何指控。 所有源代码 （软件和 / 或固件）均归赛普拉斯半导体公司 （赛普拉斯）所有，并受全球专利法规 （美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可 者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支 持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯的明确书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演 示。 免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括 （但不仅限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的 权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。此外，对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关 键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 产品使用可能受适用的赛普拉斯软件许可协议限制。 文档编号：001-92016 版本 *A 本文件中所介绍的所有产品和公司名称均为其各自所有者的商标。 修订日期 August 13, 2014 页 21/21