赛普拉斯 高容量 FIFO 产 品 概述 具有可编程特性的高容量 FIFO 关键规格 赛普拉斯可编程先入先出 (FIFO) 系列提供了业界最高容量的可编程 FIFO 存储器。除了最高 容量：18 Mb, 36 Mb, 72 Mb, 144 Mb 可达 144 Mb 的容量之外，它还具有业界最佳的高达 150 MHz 的卓越速度以及各种领域 速度：150 MHz 特定的增值功能（例如多队列和可选存储器结构）。所有这些特性都有助于客户更快更高效 吞吐量：最高可达 5.4 Gbps 地进行设计，从而使其成为各种应用的理想之选。 高容量 (HD) FIFO 基于 SRAM 技术，可提供高数据可靠性和低延迟。易用型总线接口可降 总线宽度：用户可选 x9, x12, x16, x18, x20, x24, x32, x36 低实现和调试难度。它作为现成的解决方案可以缩短上市时间并减少相关的工程工作量。该 核心电压：1.5 V, 1.8 V 器件还提供了各种总线宽度选项。 封装：209 脚 BGA (14 mm x 22 mm) 它适用于视频广播、军事、医学成像和基站（网络）领域，可满足众多应用需求，例如： 工业级温度范围：-40 °C 至 +85 °C • 适用于常见高清格式（720p、 1080i、1080p）的帧缓冲器：最多可存储四帧 （1080p 分辨率） • HDTV/SDTV 帧同步 • 交换机或格式转换盒 • 高端数码摄像机 • 军用雷达中的高容量缓冲 • 医学成像 • 基站 - 3G、4G 和网络 关键功能 提供适用于多队列的不同器件 • 单队列（最高可达 150 MHz） • 双队列（最高可达 100 MHz） • 八个队列（最高可达 100 MHz） • 128 个队列（最高可达 100 MHz） I/O 电压选项 • 支持 1.5 V, 1.8 V, 2.5 V, 3.3 V • 可用于 LVTTL、LVCMOS 和 HSTL www.cypress.com/go/HDFIFO 关键功能 • 通过独立的读/写端口进行单向操作 - 支持同步读/写操作 • 写入掩码和读取 skip 操作的输入和输出使能控制 • 标记和重发功能可将读指针重置到用户所标记的位置 • 可将数据绕过 FIFO 序列从输入端口发送到输出端口的邮箱寄存器 • 用于配置寄存器串行编程的单独 SCLK 输入 • 空、满、半满和可编程近空与近满状态标志 • 可编程标志可通过串行或并行方式进行编程 • 部分重置为清空数据，但保留可编程设置 • 用于边界扫描功能的 JTAG 端口 D0 至 D35 IE WEN 3 SEN SCLK WCLK 输入寄存器 WQSEL (2:0) LO SI 配置寄存器/ 邮箱 MB 写控制逻辑 FF PAF EF 写指针 标志逻辑 PRS MRS 重置逻辑 TCK TRST TMS TDO JTAG 控制 PAE DVal 存储器阵列 18 Mbit 36 Mbit 72 Mbit 144 Mbit HF 读指针 TDI MARK 读控制 逻辑 3 输出寄存器 RQSEL (2:0) RCLK REN OE Q0 至 Q35 存储器 结构 BE HD FIFO 功能框图 www.cypress.com/go/HDFIFO 3 PORTSZ (2:0) 产 品 概述 关键优势 简化的系统架构 - HD FIFO 与其他离散式 FIFO 对比 如今市场上的离散型 FIFO 受到其提供的容量和较高的每兆位成本的束缚。赛普拉斯 HD FIFO 的多队列特性提供了一种有着广泛需求的工 具，可以简化高性能成像、视频处理和网络系统的系统架构。与其他离散型解决方案相比，该产品可以使客户更快、更经济高效地设计解决 方案。 FPGA/DSP 集成存储器 - HD FIFO 和 FPGA 与 SDRAM 和 FPGA 解决方案对比 图像处理系统要求 PFGA 处理极高容量的数据缓冲。为了实现这种高容量存储器缓冲，通常会将 FPGA 与外部 SDRAM 进行耦合。通过在 FPGA 内实现 FIFO 控制器逻辑，外部 SDRAM 会如同 FIFO 一样发挥作用。为了补偿外部 DRAM 的延迟，可以在 FPGA 内创建一个小型存 储缓冲器。不过，这会带来一些缺点，从而迫使客户使用较高范围的 FPGA： • 占用 FPGA 中宝贵的逻辑资源，使设计复杂化并降低了效率 • 宝贵的 FPGA I/O 用作 FPGA 内部实现的控制器，需要向外部 SDRAM 存储器发送地址信号 • 需要 FPGA 的内部存储空间（便笺式存储器），从而使其无法用于其他目的 • 增加了系统复杂性，从而会降低性能 通过赛普拉斯的可编程 HD FIFO，客户可以选择使用较低容量的 FPGA，从而降低系统成本。下图所示为两种系统的比较情况。为了满足客 户要求和特性优先级别，HD FIFO 还可支持各种各样的器件组合。 不带 HD FIFO FPGA 控制 控制 写缓冲器 SDRAM 控制器 并行端口 接口 数据 地址 SDRAM 数据 读缓冲器 其他 子系统 寄存器 时钟 带 HD FIFO 数据 FPGA HD FIFO 数据 其他 子系统 时钟 带 HD FIFO 的系统和不带 HD FIFO 的系统的对比框图 产 品 概述 订购信息 容量 (Mb) 结构 V DD (V) 温度 (°C) 频率 (MHz) 队列 I/O 电压 标准 (V) 封装 可用性 用户可选 x9, x16, x18, x20, x24, x32, x36 1.5, 1.8 -40 至 +85 150 单、双、8, 128 1.5, 1.8, 2.5, 3.3 209 脚 BGA 工程样品现已推 出。2010 年第 四季度量产 144 72 36 18 HD FIFO 在成像系统中的应用 - 示例 下图所示为使用了 HD FIFO 的成像系统的工作原理。典型的成像系统由两套卡组成： 数据采集卡与数据合并卡 - 数据采集卡用于过滤输入的数据。诊断成像系统可能包含多张数据采集卡。数据合并卡用于缓冲并协同所采集 的数据。对于 CT 和 PET 扫描仪，随着探测器围绕人体旋转，数据经串行化后发送到整个滑环电子机械部件。 图像/数据处理卡 - 这些卡用于执行高负荷过滤和算法最密集的图像重构。 A/D 和过滤 输入的 数据 A/D 和过滤 DSP DSP 数据对齐 HDHD FIFO FIFO 视频显示器 图像处理 A/D 和过滤 HD FIFO 数据采集和合并卡 数据处理卡 卡的示例应用框图 立即行动吧！ 有关 HD FIFO 的更多信息，请访问 www.cypress.com/go/HDFIFO 或联系 [email protected]。 赛普拉斯半导体公司 198 Champion Court, San Jose CA 95134 电话：+1 408.943.2600 免费电话：+1 800.858.1810 (U.S. only) © 2010 赛普拉斯半导体公司。保留所有权利。所有其他商标均归其各自所有者所有。 Doc# 001-65453 Rev** 1110/HKV/NITA 音频输出