LA6556 推奨動作条件 / Ta＝25℃ unit 電源電圧 VCC 5.6 ∼13 V 電気的特性 / Ta＝25℃ ,VCC1＝VCC2＝8 V, VREF＝2.5V [全体] min typ max unit 無負荷消費電流 ON ICC-ON BTL-AMP : ON, 30 50 mA LODING部 : OFF (注1) 無負荷消費電流 OFF ICC-OFF 全出力OFF (注1) 10 15 mA 加熱保護回路動作温度 T-TSD ※設 150 175 200 ℃ [VREF - AMP部] VREF - AMPオフセット電圧 VREF OFFSET −10 ＋10 mV VREF入力電圧範囲 VREF IN 1 VCC−1.5 V VREF -OUT出力電流 I-VREF OUT CH1入力基準電圧 2 5 mA [BTL AMP部] (CH1∼CH4) 出力オフセット電圧 VOFF BTL AMP, 各チャネル出力間の −50 ＋50 mV 電圧差(注2) 入力電圧範囲 VIN 入力オペアンプの入力電圧範囲 0 VCC−1.5 V 出力電圧 VO RL＝8Ω時の各VO＋, VO−間電圧(注3) 5.7 6.2 V 閉回路電圧利得 VG 入出力間ゲイン, 3.6 4.0 4.4 倍 入力オペアンプ : BUFFER スルーレート SR アンプ単体、出力間の場合は×2 0.5 V / µs ミュートオン電圧 VMUTE -ON 出力ON電圧, 各ミュート (注4) 2 V ミュートオフ 電圧 VMUTE -OFF 出力OFF電圧, 各ミュート (注4) 0.5 V [入力AMP部] (CH1∼CH4) 入力電圧範囲 VIN-OP 0 VCC−1.5 V 出力電流 (シンク) IOsink 2 mA 出力電流 (ソース) IOsource (注5) 300 500 µA 出力オフセット電圧 VOFF -OP −10 ＋10 mV CH1入力切替電圧1 VSW -OP1 CH1入力アンプ (B) , 2 V 外部VREF選択 (注6) CH1入力切替電圧2 VSW -OP2 CH1入力アンプ (A) , 0.5 V 内部VREF選択 (注6) [ローディング部] (CH5, Hブリッジ) 出力電圧 VO-LOAD 正 / 逆転時出力間, RL＝8Ω 5.7 6.5 V ブレーキ出力飽和電圧 VCE -BREK ブレーキ時、出力電圧 (注8) 0.3 A 入力「L」レベル VIN-L 1 V 入力「H」レベル VIN-H 2 V [電源部] (PNPトランジスタ : 2SB632K 使用) 5V電源出力 VOUT IO＝200mA 4.8 5.0 5.2 V REG -INシンク電流 REGINsink 外付けPNPトランジスタの 5 10 mA ベース電流 (注9) ラインレギュレーション ΔVOLN 6V≦VCC≦12V, IO＝200mA 10 100 mV ロードレギュレーション ΔVOLD 5mA≦IO≦200mA 10 100 mV (注1) (注2) (注3) (注4) (注5) 無負荷時のVCC1, VCC2合計の消費電流。 入力AMPは、BUFFER AMP。 負荷 (8Ω) 両端の電圧差。出力は飽和状態。 ミュート :「H」のとき出力ON, ミュート :「L」のとき出力OFF(High インピーダンス)。 入力オペアンプのソースは定電流である。次段への11kΩの抵抗も負荷となるので、入力オペアンプの ゲイン設定には、十分注意すること。 (注6) VIN1-SW :「L」のとき入力AMPはAMP-A, VREFは内部VREF (≒2.5V)を選択する。 次ページへ続く。 No.6493 - 2 / 8 LA6556 前ページから続く。 (注6) VIN1-SW :「L」のとき入力アンプはAMP-A, VREFは内部VREF (≒2.5V)を選択する。 VIN1-SW :「H」のとき入力アンプはAMP-B, VREFは外部VREF (≒VREFIN)を選択する。 (注7) 上側(ソース)＋下側(シンク)の電圧。正 / 逆転時。出力電圧は、VCCからこれを引いた電圧。 (注8) ブレーキはショート(GND)ブレーキ。シンク側の出力がONする。 (注9) IO＝200mA (正転/逆転時) のときのシンク、ソース側残り電圧(VCE)の合計の電圧。 (注10) 5VREGは垂下型の保護回路が内蔵されている。ベース電流が10mA (typ)のとき、保護回路が動作。 ※ 設 : 設計保証値であり測定は行わない。 No.6493 - 3 / 8 LA6556 端子機能表 端子番号. 端子名 1 FWD 2 REV 3 V CC 2 4 V LO − 5 V LO ＋ 6 VO4＋ 7 VO4− 8 VO3＋ 9 VO3− 10 VO2＋ 11 VO2− 12 VO1＋ 13 VO1− 14 V CC 1 15 V IN 1 16 V IN 1 −A 17 V IN 1 ＋A 18 V IN 1 −B 19 V IN 1 ＋B 20 21 22 23 24 25 26 V IN 2 V IN 2 − V IN 2 ＋ V IN 3 V IN 3 − V IN 3 ＋ REG - IN 27 28 29 REG - OUT V REF - OUT V IN 1(V REF ) - SW V REF - IN V IN 4 ＋ V IN 4 − V IN 4 MUTE1 MUTE2 S - GND 30 31 32 33 34 35 36 端 子 説 明 CH5 (V LO ) 出力切替端子 (FWD), ローディング部のロジック入力 CH5 (V LO ) 出力切替端子 (REV), ローディング部のロジック入力 CH3, 4, 5電源, V CC 1とショートして使用(V CC 1と内部にて接続されている) ローディング出力 (−) ローディング出力 (＋) CH4出力端子 (＋) CH4出力端子 (−) CH3出力端子 (＋) CH3出力端子 (−) CH2出力端子 (＋) CH2出力端子 (−) CH1出力端子 (＋) CH1出力端子 (−) CH1, 2 (BTL) 電源, VCC2とショートして使用(VCC2と内部にて接続されている) CH1入力端子 OP - アンプ 入力 AMP - A 入力端子 (−) OP - アンプ 入力 AMP - A 入力端子 (＋) CH1 入力 AMP - B 入力端子 (−) CH1 入力 AMP - B 入力端子 (＋) CH2入力端子、入力アンプの出力 CH2入力端子 (−) CH2入力端子 (＋) CH3入力端子、入力アンプの出力 CH3入力端子 (−) CH3入力端子 (＋) PNPトランジスタのベースを接続 5V電源出力、PNPトランジスタのコレクタを接続 CH1基準電圧出力。内部V REF (2.5V : typ) または、外部V REF を出力 入力AMP - A・内部 V REF (typ 2.5V) と入力AMP - B・外部V REF との切替端子 基準電圧印加端子 CH4入力端子 (＋) CH4入力端子 (−) CH4入力端子、入力アンプの出力 CH1 (BTL AMP) の出力ON / OFF CH2∼CH4 (BTL AMP) の出力ON / OFF 信号系GND ※1 センタのフレーム (FR) は、パワー系GND (P-GND)となる。S - GND (信号系) と共に最低電位とする こと。 No.6496- 4 / 7 LA6556 ピン配置図およびブロック図 FWD 1 REV 2 VCC2 3 VLO- 4 VLO+ 5 VO4+ 6 VO4- 7 VO3+ 8 VO3- 9 P-GND FR 信号系 GND サーマルシャットダウン 入 力 CH2∼CH4出力 ON/OFF MUTE2 35 MUTE2 CH1∼CH4出力 ON/OFF MUTE1 34 MUTE1 33 VIN4 出 力 制 御 22kΩ VIN1 / VREF-SW パワー系 GND レ ベ ル シ フ ト VO1+ 12 5VREG(PNPTr外付け) ＋ − レ ベ ル シ フ ト VO1- 13 32 VIN431 VIN4+ 30 VREF-IN 29 VIN1(VREF)-SW 28 VREF-OUT(CH1) − ＋ VO2- 11 − ＋ − ＋ レ ベ ル シ フ ト VO2+ 10 11kΩ − ＋ レ ベ ル シ フ ト パワー系 GND 36 S-GND FR P-GND 27 REG-OUT 26 REG-IN 22kΩ 11kΩ − ＋ 25 VIN3+ ＋ − 24 VIN323 VIN3 VCC1 14 22kΩ 11kΩ VIN1 15 VIN1-A 16 VIN1+A 17 VIN1-B 18 AMP-A − ＋ − ＋ AMP-B − ＋ 22 VIN2+ 22kΩ − ＋ 11kΩ ＋ − ｢L｣ ｢H｣ VIN1(VREF)-SW ｢L｣ : 内部VREF (2.5V固定) ｢H｣ : 外部VREF 21 VIN2 20 VIN2 VIN1(VREF)SW ｢L｣ : AMP-A ｢H｣ : AMP-B 19 VIN1+B Top view HM1027 No.6493 - 5 / 8 LA6556 応用回路例 SW MUTE1 MUTE2 1 FWD S-GND 36 2 REV MUTE2 35 3 VCC2 MUTE1 34 4 VLO- VIN4 33 5 VLO+ VIN4- 32 6 VO4+ VIN4+ 31 7 VO4- VREF-IN 30 8 VO3+ VIN1(VREF)-SW 29 9 VO3- VREF-OUT(CH1) 28 LOADING ELEVETOR 0.1μF ローディング モータ Ｍ 2.2Ω 0.1μF トラッキング コイル 2.2Ω 0.1μF フォーカス コイル 2.2Ω FR P-GND 0.1μF スピンドル モータ Ｍ 2.2Ω 0.1μF スレッド モータ Ｍ 2.2Ω VCC LA6556 P-GND FR 10 VO2+ REG-OUT 27 11 VO2- REG-IN 26 12 VO1+ VIN3+ 25 13 VO1- VIN3 24 14 VCC1 VIN3 23 15 VIN1 VIN2+ 22 16 VIN1-A VIN2- 21 17 VIN1+A VIN2 20 18 VIN1-B VIN1+B 19 5VREG VCC TRACKING FOCUS SPINDLE SLED VREF Top view HM2005 No.6493 - 6 / 8 LA6556 端子説明 端子番号 端子名 17 19 16 18 15 22 21 20 25 24 23 32 31 33 VIN1 A VIN1＋B VIN1−A VIN1−B VIN1 VIN2＋ VIN2− VIN2 VIN3＋ VIN3− VIN3 VIN4− VIN4＋ VIN4 1 2 FWD REV 等 価 回 路 図 機 能 説 明 ＋ 各入力端子(CH1∼CH4) − VCC 3 (14) VIN 16 (18,21,24,32) VIN 15 (20,23,33) VIN＋ 17 (19,22,25,31) S-GND 36 HM0028 ロジック入力端子 この端子のHighまたは、 Lowの組み合わせで、正転 / 逆転 / ブレーキ / 空転の 4モードを切り替える FWD 1 REV 2 50kΩ 50kΩ 50kΩ 50kΩ 36 S-GND HM0029 12 13 10 11 8 9 6 7 CH1∼CH4の出力 VO1＋ VO1− VO2＋ VO2− VO3＋ VO3− VO4＋ VO4− 3 VCC (14) 6 VO (7,8,9,10,11,12,13) FR P-GND HM0030 34 35 MUTE1 MUTE2 VCC1 14 BTL AMP 出力、CH1∼CH4 に対して出力ON / OFFす る。 MUTE : High 出力ON MUTE : Low 出力OFF MUTE 34 (35) 100kΩ 100kΩ S-GND 36 HM0031 No.6493 - 7 / 8 LA6556 真理値表（ローディング（Hブリッジ）部分） FWD L H REV VLO+ VLO- ローディング出力 L OFF OFF OFF＊1 H H L 正転 L L H 逆転 H L L (ショート)ブレーキ＊2 ※1 出力はHighインピーダンスとなる。 ※2 ブレーキ時、シンク側トランジスタがONとなる （ショートブレーキ）。VLO＋, VLO−は、ほぼGNDレベル となる。 MUTEと電源 (VCC )の関係 MUTE1 CH1 (BTL) VCC1 CH2 (BTL) MUTE2 CH3 (BTL) VCC2 CH4 (BTL) CH5 (Hブリッジ) ※VCC1, VCC2は内部にて接続されているが、外部にて接続すること。 （内部メタル配線での電圧降下の影響を少なくするため） VIN1(VREF)-SWについて（CH1の入力アンプの切替え、及び内部 / 外部VREF切替え機能） 入力アンプ（CH1のみ）とVREFの間系 VIN1-SW 入力アンプ(CH1)の状態 VREFの状態 L VIN1-A(AMP-A) VIN1-B(AMP-B) 内部VREF(2.5V：typ) H 外部VREF 内部基準電圧 (2.5V : typ) 外部基準電圧 VIN1-A VIN1-B 0.5V 2V VIN1-B(VREF)-SW PS No.6493 - 8 / 8