モバイルカメラ用 マルチメディアイメージプロセッサ BU1594AGS/AKN ●外形寸法図（単位：mm） BU1594AGS 1Pin MARK 1.3±0.15 0.8 B 9.0±0.1 8.7 0.08 A B (0.1) 0.1 S FBGA80A BU1594AKN 10.2 ± 0.1 10.0 ± 0.1 (1.1) 43 64 42 ●絶対最大定格／Absolute Maximum Ratings（Ta=25˚C） 印加電源電圧 3 入力電圧 保存温度範囲 パッケージパワー FBGA80A UQFN84 Limits VDDIO1,2 −0.5 VDD −0.5 VIN1,2 −0.5 Tstg −30 ~ ~ ~ ~ 450 ∗ , Pd 610 Unit ＋3.5 V ＋2.2 V VDDIO1,2＋0.5 ＋125 1 650 ∗ 2 ∗3 , 1200 ∗ 4 V ˚C mW ＊1 Ta=25˚C以上で使用する場合は、1˚Cにつき 4.5mWを減じる。IC単体 ＊2 Ta=25˚C以上で使用する場合は、1˚Cにつき 6.5mWを減じる。70mm×70mm×1.6mm, ガラスエポキシ基板実装時 ＊3 Ta=25˚C以上で使用する場合は、1˚Cにつき 6.1mWを減じる。IC単体 ＊4 Ta=25˚C以上で使用する場合は、1˚Cにつき 12.0mWを減じる。70mm×70mm×1.6mm, ガラスエポキシ基板実装時 ＊耐放射線設計はしていません。動作を保証するものではありません。 ●推奨動作条件／Recommended Operating Conditions（Ta=25˚C） Parameter Symbol Min. Typ. Max. Unit VDD 1.70 VDDIO1 1.70 印加電源電圧 3(I/O) VDDIO2 2.70 1.90 3.00 3.00 V 印加電源電圧 2(I/O) 1.80 1.80 2.85 入力電圧範囲 VIN-VDDIO1,2 -0.3 - VDDIO＋0.3 V V V 動作温度範囲 TOPR -20 - ＋85 ˚C 印加電源電圧 1(CORE) ＊電源投入は、VDD→VDDIO1→VDDIO2の順番に投入してください。 0.4 0.05 M +0.03 0.02 −0.02 0.95MAX 0.22 ± 0.05 +0.1 印加電源電圧 1,2 21 0.20±0.05 (0.6 −0.3) .2 22 1 ●用途 カメラ付き携帯電話 ) .4 (0 84 0) (同一バスを切り替えて制御) 5）LCDスルー制御モードを内蔵 6）3色LED、白色LED制御用のPWM出力を内蔵 7）発振回路内蔵(ヒンジ部にクロックは通らない) 4- 10.0 ± 0.1 10.2 ± 0.1 4）メイン/サブLCDインターフェースを内蔵 0.05 UQFN84 (0 (VGAサイズを15フレーム/秒で圧縮可能) 63 Symbol 0.35±0.1 0.6 1.2Max. 1 2 3 4 5 6 7 8 9 P=0.8×8 1.3±0.15 A ●特長 1）カメラ画像入力インターフェースおよび、 画像加工機能を内蔵 2）カメラ画像と写真フレームの合成機能を 内蔵(15フレーム/秒で表示可能) 3）JPEG エンコード/デコード機能を内蔵 Parameter 9.0±0.1 8.7 φ0.45±0.05 J H G F E D C B A P=0.8×8 ●概要 BU1594AGS/AKNは、カメラ付きの二つ折り携帯 電話に最適にデザインされたカメラ・LCDインタ ーフェースLSIです。カメラ画像の取り込み、 LCDデータの表示を制御し、二つ折りのヒンジ 部分の配線を極力少なくできるため、輻射ノイズ 対策の面で有利です。また、カメラ画像取り込み、 LCD表示JPEG エンコード/デコードをハードウェ アで制御するため、CPUの負荷を大幅に低減でき ます。 S ●電気的特性／Electrical characteristics (特に指定のない限りTa=25˚C, VDD=1.8V, VDDIO=2.85V, GND=0.0V, fin=30.0MHz, fSYS=30.0MHz) Parameter Symbol Min. Typ. Max. Unit f IN f SYS − − − − 30.0 30.0 MHz MHz 動作消費電流 IDD − 5.5 − mA カメラON, LCD表示ONの時 VIEWER動作時 静止消費電流 IDDst µA サスペンスモード設定時 IIH1 − − 50 入力 "H" 電流1 − -10 10 µA VIH=VDDIO 入力 "H" 電流2 IIH2 50 100 µA Pull-Down端子、VIH=VDDIO 入力 "H" 電流3 IIH3 25 -10 10 µA 入力 "L" 電流1 µA µA Pull-Down端子、VIL=VDDIO 入力 "L" 電流3 IIL3 10 10 -25 Pull-Up端子、VIH=VDDIO VIL=GND 入力 "L" 電流2 IIL1 IIL2 − − µA Pull-Up端子、VIL=VDDIO 入力 "H" 電圧1 VIH1 VDDIO ×0.8 − VDDIO +0.3 V 通常入力(入力端子の入力モードも含む) 入力 "L" 電圧1 VIL1 -0.3 − VDDIO ×0.2 V 通常入力(入力端子の入力モードも含む) 入力 "H" 電圧2 VIH2 VDDIO ×0.85 − VDDIO +0.3 V ヒステリシス入力 入力 "L" 電圧2 VIL2 -0.3 − VDDIO ×0.15 V ヒステリシス入力 ヒステリシス電圧幅 Vhys − 0.9 − V ヒステリシス入力(XIN) 出力 "H" 電圧 VOH VDDIO -0.4 − VDDIO V IOH1=-1.0mA(DC) 出力 "L" 電圧 VOL 0.0 − 0.4 V 入力周波数 内部動作周波数 -10 -10 -100 − -50 Conditions XIN (DUTY50%) 内部SCLK周波数 (入出力端子の出力モードも含む) IOL1=1.0mA(DC) (入出力端子の出力モードも含む) ●システムダイアグラム／System Diagram BU1594AGS/AKN FBGA80A/UQFN84 Package MAX VGA size(640x480) MAX 202x202(65K color) Camera I/F カメラ LCD I/F MAIN LCD Panel Filter Memory Ctrl バックライト 白色LED フルカラーLED Ｒ Ｇ JPEG Ｂ LCD Panel LED Driver SUB CODEC Display Display ｺﾝﾄﾛｰﾗ Camera Mem. LED Controller HOST IF R 結合部の信号本線を減らす 1 2 3 4 5 6 7 8 9 ＊ 0 # クロックを通さない RF Audio SRAM FLASH Baseband CPU Power CPU Bus