BU6581KV マルチメディア IC コードレスハンディスキャナ専用 画像処理 LSI BU6581KV BU6581KV は、コードレスハンディスキャナ用に設計された白黒 2 値画像処理 1chip LSI です。CIS センサの駆動から 2 値化、圧縮、FLASH への書き込みまでをハードウェアが行います。 !用途 FAX 用コードレスハンディスキャナ !特長 1) CIS センサ、ROM、SRAM、FLASH だけでハンディスキャナが構成可能。 2) リアルタイム処理と高速圧縮により DRAM 不要。 3) 非ハフマン独自圧縮により、FLASH メモリの使用効率の向上。 絶対最大定格（Ta=25°C） !絶対最大定格 Parameter 電源電圧 Symbol Limits Unit VDD，AVDD −0.5∼＋7.0 V 許容損失 1700＊ Pd mW 動作温度範囲 Topr −15∼＋60 ℃ 保存温度範囲 Tstg −55∼＋150 ℃ ＊ Ta＝25℃以上で使用する場合は、1℃につき58.8mWを減じる。 推奨動作条件（Ta=25°C） !推奨動作条件 Parameter 電源電圧範囲 Symbol Min. Typ. Max. Unit VDD，AVDD 4.5 5.0 5.5 V BU6581KV マルチメディア IC ブロックダイアグラム の I / O を除く） !ブロックダイアグラム（CPU CIS ROM SW，SENSOR Vref A/D D/A 256k SRAM CPU SENSOR CONTROL WHITE REFERENCE DATA SHADING CORRECTION BLACK REFERENCE DATA EDGE ENHANCEMENT EARLIER AND NEWEST LINE EARLIER LINE GAMMA CORRECTION γTABLE （RAM BUILT-IN） SIZE REDUCING or MAGNIFYING（50-200％） NEWEST LINE HALFTONE PROCESSING / BILEVEL QUANTIZING ERROR AT EARLIER LINE LOSSLESS COMPRESSION FIFO LOSSLESS DECOMPRESSION B4→A4 REDUCTION MH COMPRESSION FIFO UART OR SERIAL IMAGE DATA COMMAND COMMUNICATION （NEGOTIATION） 4Mbit FLASH BU6581KV マルチメディア IC （CPU 周辺） MASK ROM MAX 48kbyte 16 INSTRUCTION BUS 8 DATA BUS ADDRESS DATA BUS 25MHz 6.25MHz 1 / 4 ADDRESS 8bit CPU RAM ICS8 RAM 384byte BUS FOR DATA DATA BUS FOR DATA 8bit TIMER 8bit COUNTER INTERRUPT CONTROLLER EXTERNAL INTERRUPT INPUT UART IMAGE PROCESSING BLOCK PARALELL I / O WDT BUZZER ROTARY ENCODER CIS BU6581KV マルチメディア IC SRAMA10 SRAMA11 SRAMA12 SRAMA13 SRAMA14 FLOE FLWE FLD0 FLD8 FLD1 FLD9 FLD2 FLD10 FLD3 FLD11 FLD4 FLD12 GND FLA0 FLA1 FLA2 FLA3 FLA4 FLA5 FLA6 FLA7 FLA8 FLA9 VDD 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 SRAMA9 102 101 SRAMA7 SRAMA8 103 SRAMA6 105 104 SRAMA4 SRAMA5 106 GND 107 108 端子配置図 !端子配置図 VDD 109 72 GND SRAMA3 110 71 FLA10 SRAMA2 111 70 FLA11 SRAMA1 112 69 FLA12 SRAMA0 113 68 FLA13 GND 114 67 FLA14 SRAMD7 115 66 FLA15 SRAMD6 116 65 FLA16 SRAMD5 117 64 FLA17 SRAMD4 118 63 FLA18 SRAMD3 119 62 FLD5 SRAMD2 120 61 FLD13 SRAMD1 121 60 FLD6 SRAMD0 122 59 FLD14 SRAMWE 123 58 FLD7 SRAMOE TEST1 124 57 FLD15 125 56 ROMD0 TEST2 126 55 ROMD1 TEST3 127 54 ROMD2 NMI 128 53 ROMD3 PIO07 129 52 ROMD4 PIO17 130 51 ROMD5 PIO06 131 50 ROMD6 PIO16 132 49 ROMD7 PIO05 133 48 PIO15 134 47 VDD ROMA0 PIO04 135 46 ROMA1 PIO14 136 45 ROMA2 PIO03 137 44 ROMA3 PIO13 138 43 ROMA4 PIO02 139 42 ROMA5 PIO12 140 41 ROMA6 TEST4 OSCI 141 40 ROMA7 142 39 ROMA8 OSCO 143 38 ROMA15 GND 144 37 GND 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 AGND DACL VrefL VrefH DACH AIN0 AIN1 AGND AVDD CISCLK CISSI TXD TXEN RXD RXEN GND ROMA14 ROMA13 ROMA12 ROMA11 ROMA10 ROMA9 VDD 9 PIO10 13 8 PIO00 AVDD 7 PIO11 12 6 PIO01 GND 5 EINT3 11 4 EINT2 10 3 EINT1 BZO 2 RESETN 1 VDD EINT0 BU6581KV BU6581KV マルチメディア IC !各端子説明 端子名 I/O 1 VDD ― 2 EINT0 I 3 EINT1 I 4 EINT2 I Pin No. 機 能 デジタルVDD リセット時 端子形式 ― ― ― B 割り込みエッジがプログラマブルな入力専用ポートです。 立上がり、立下がり、両エッジ割り込み及び割込み禁止を レジスタで設定可能。 5 EINT3 I 6 PIO01 I/O 7 PIO11 I/O 8 PIO00 I/O 9 PIO10 I/O 10 BZO O ブザー用出力ポート “L” D 11 RESETN I リセット入力端子“L”でシステムリセット。 ― A 12 GND ― デジタルGND ― ― 13 AVDD ― アナログ電源VDD端子 ― ― 14 AGND ― アナログ電源GND端子 15 DACL O Lowリファレンス設定用D / Aコンバータ出力端子 16 VrefL I 17 VrefH 18 F 汎用入出力ポートです。 RESET時はすべて入力モードとなっています。 入力 PIO11∼PIO10はPULL-UP抵抗が内蔵されています。 G F G ― ― High-Z H A / DコンバータLowリファレンス入力端子。通常は15pin のDACL端子と接続しDAコンバータよりコントロールし ます。 ― I I A / DコンバータHighリファレンス入力端子。通常は18pin のDACH端子と接続しDAコンバータよりコントロールし ます。 ― I DACH O Highリファレンス設定用D / Aコンバータ出力端子 High-Z H 19 AIN0 I A / Dコンバータアナログ電位入力端子。CISからのデータ を接続します。 ― J 20 AIN1 I A / Dコンバータアナログ電位入力端子。電源電圧管理等 の用途で使用します。 ― J 21 AGND ― アナログ電源GND端子 ― ― 22 AVDD ― アナログ電源VDD端子 ― ― 23 CISCLK O センサ制御部で生成されたCIS用クロック出力端子 “L” E 24 CISSI O センサ制御部で生成されたCIS用ライン信号出力端子 “L” E 25 TXD O UART送信データ出力端子 “H” D 26 TXEN I 送信イネーブル入力端子 ― A 27 RXD I UART受信データ入力端子 ― A 28 RXEN O 受信バッファ状態出力端子 “H” D 29 GND ― デジタルGND ― ― 30 ROMA14 O 31 ROMA13 O 32 ROMA12 O 33 ROMA11 O “L” D 34 ROMA10 O 35 ROMA9 O 36 VDD ― デジタルVDD ― ― 37 GND ― デジタルGND ― ― 外付けROMのアドレスバスです。 使用するROMのサイズ等は特に制限はありません。 ROMのOE、CE等の端子の制御は行いませんので常に アクティブになるように基板上で設定をしてください。 ROMA15がMSB、ROMA0がLSBです。 BU6581KV マルチメディア IC Pin No. 端子名 I/O 38 ROMA15 O 39 ROMA8 O 40 ROMA7 O 41 ROMA6 O 42 ROMA5 O 43 ROMA4 O 44 ROMA3 O 45 ROMA2 O 46 ROMA1 O 47 ROMA0 O 48 VDD ― 49 ROMD7 I 50 ROMD6 I 51 ROMD5 I 52 ROMD4 I 外付けROMのデータバスです。 53 ROMD3 I ROMD7がMSB、ROMD0がLSBです。 54 ROMD2 I 55 ROMD1 I 56 ROMD0 I 57 FLD15 I/O 58 FLD7 I/O 59 FLD14 I/O 60 FLD6 I/O 61 FLD13 I/O 62 FLD5 I/O 63 FLA18 O 64 FLA17 O 65 FLA16 O 66 FLA15 O FLASHメモリ用アドレスバスです。 67 FLA14 O 適合するFLASHメモリについては別途ご相談ください。 68 FLA13 O FLA18がMSB、FLA0がLSBです。 69 FLA12 O 70 FLA11 O 71 FLA10 O 72 GND ― 73 VDD ― 機 能 リセット時 端子形式 “L” D ― ― ― A “L” F “L” D デジタルGND ― ― デジタルVDD ― ― 外付けROMのアドレスバスです。 使用するROMのサイズ等は特に制限はありません。 ROMのOE、CE等の端子の制御は行いませんので常に アクティブになるように基板上で設定をしてください。 ROMA15がMSB、ROMA0がLSBです。 デジタルVDD FLASHメモリ用データバスの入出力端子です。 FLWE、FLOEの端子でFLASHメモリの入出力が制御され ます。 FLD15がMSB、FLD0がLSBです。 ワードアクセスタイプのFLASHメモリ専用です。 BU6581KV マルチメディア IC Pin No. 端子名 I/O 74 FLA9 O 75 FLA8 O 76 FLA7 O 77 FLA6 O 78 FLA5 O 79 FLA4 O 80 FLA3 O 81 FLA2 O 82 FLA1 O 83 FLA0 O 機 能 リセット時 端子形式 “L” D ― ― “L” F FLASHメモリ用アドレスバスです。 適合するFLASHメモリについては別途ご相談ください。 FLA18がMSB、FLA0がLSBです。 84 GND ― 85 FLD12 I/O 86 FLD4 I/O 87 FLD11 I/O 88 FLD3 I/O 89 FLD10 I/O 90 FLD2 I/O 91 FLD9 I/O 92 FLD1 I/O 93 FLD8 I/O 94 FLD0 I/O 95 FLWE O FLASHメモリライトイネーブル端子“L”アクティブ “H” D 96 FLOE O FLASHメモリアウトプットイネーブル “L” D 97 SRAMA14 O 98 SRAMA13 O 99 SRAMA12 O 100 SRAMA11 O 101 SRAMA10 O 102 SRAMA9 O “L” D 103 SRAMA8 O 104 SRAMA7 O 105 SRAMA6 O 106 SRAMA5 O 107 SRAMA4 O 108 GND ― デジタルGND ― ― 109 VDD ― デジタルVDD端子 ― ― 110 SRAMA3 O 外付けSRAMアドレスバス 111 SRAMA2 O SRAMは256kbit専用でアクセス時間30ns以下が必要で 112 SRAMA1 O す。 “L” D 113 SRAMA0 O SRAMA14がMSB、SRAMA0がLSBです。 114 GND ― デジタルGND ― ― デジタルGND FLASHメモリ用データバスの入出力端子です。 FLWE、FLOEの端子でFLASHメモリの入出力が制御され ます。 FLD15がMSB、FLD0がLSBです。 ワードアクセスタイプのFLASHメモリ専用です。 外付けSRAMアドレスバス。 SRAMは256kbit専用でアクセス時間30ns以下が必要で す。 SRAMA14がMSB、SRAMA0がLSBです。 BU6581KV マルチメディア IC Pin No. 端子名 I/O 115 SRAMD7 I/O 116 SRAMD6 I/O 117 SRAMD5 I/O 118 SRAMD4 I/O 119 SRAMD3 I/O 120 SRAMD2 I/O 121 SRAMD1 I/O 122 SRAMD0 I/O 123 SRAMWE O 124 SRAMOE O 125 TEST1 I 126 TEST2 I 127 TEST3 I 機 能 リセット時 端子形式 “L” F SRAMのライトイネーブル出力です。 “H” D SRAMのアウトプットイネーブル出力です。 “L” D ― A ― B SRAMデータ入出力端子 TTLレベルインターフェースです。 SRAMD7がMSB、SRAMD0がLSBです。 テスト用端子です。 通常使用時はGNDに接続してください。 128 NMI I 129 PIO07 I/O F 130 PIO17 I/O G 131 PIO06 I/O F 132 PIO16 I/O G 133 PIO05 I/O 134 PIO15 I/O 135 PIO04 I/O 136 PIO14 I/O 137 PIO03 I/O F 138 PIO13 I/O G 139 PIO02 I/O F 140 PIO12 I/O 立下がり割り込みのNMI入力端子 F 汎用入出力ポートです。 RESET時はすべて入力モードとなっています。 入力 PIO17∼PIO12はPULL-UP抵抗が内蔵されています。 G F G G 141 TEST4 I テスト用端子です。通常使用時はGNDに接続してくださ い。 142 OSCI I 水晶振動子接続用端子です。外部クロックで使用する場合 ― 143 OSCO O はOSCIにCLOCKを入力してください。 ― D 144 GND ― デジタルGND ― ― ― A A BU6581KV マルチメディア IC !入出力回路図 内部等価回路図 A A 内部等価回路図 B C D E F G H I J BU6581KV マルチメディア IC 電気的特性 !電気的特性（特に指定のない限り Ta=25°C, VDD=AVDD=5.0V, GND=AGND=0.0V, fCLK=25.0MHz） Parameter Symbol Min. Typ. Max. Unit Conditions 動作回路電流1 IDDD ― 30 ― mA ロジック部動作電流（リセット時動作） 動作回路電流2 IDDA ― 50 ― mA アナログ部動作電流 出力“H”電圧1 VOH1 4.5 ― ― V IOH＝−1.2mA 出力“H”電圧2 VOH2 4.5 ― ― V IOH＝−12mA PIO0，1，BZO 出力“L”電圧1 VOL1 ― ― 0.5 V IOL＝1.2mA 出力“L”電圧2 VOL2 ― ― 0.5 V IOL＝12mA PIO0，1，BZO 入力“H”電圧1 VIH1 3.5 ― ― V CMOS入力端子 入力“H”電圧2 VIH2 2.1 ― ― V TTL入力端子 入力“L”電圧1 VIL1 ― ― 0.8 V 全ての入力端子 入力“H”電流 IIH −10.0 0.0 ＋10.0 μA VIH＝5.0V（全ての入力） 入力“L”電流1 IIL1 −10.0 0.0 ＋10.0 μA VIL＝0.0V（プルアップなし入力） IIL2 −320 ― −80 μA VIL＝0.0V（プルアップ入力） 8 ― BITS ＋5.0 LSB 入力“L”電流2 DAC分解能 リニアリティエラー Dres EL ― −5.0 0.0 DAC出力電圧1 VDACH 4.9 5 ― DAC出力電圧2 V IOH＝500μA 設定値＝FFH IOL＝−500μA 設定値＝00H VDACL ― 0 0.1 V ADC分解能 Ares ― 8 ― BITS ADC直線性誤差 Ae1 ― ― ±2 LSB VrefH＝1.5V，VrefL＝0.3V ADC微分直線性誤差 Ae2 ― ― ±1 LSB VrefH＝1.5V，VrefL＝0.3V ADCリファレンス抵抗 Rref 1.5 2 3 kΩ VrefH-VrefL間抵抗値 6 ― ― clock リセット“L”パルス幅 OSCIのクロック数 BU6581KV マルチメディア IC !応用例 256k / 1Mbit MASK ROM 120ns 16 ROMA 15∼0 8 ROMD 7∼0 RXD FLA 18∼0 19 TXD 4Mbit FLD 15∼0 16 SW FLASH EINT，NMI，PIO WE，OE 2 LED PIO BUZZER BZO SRAMA 14∼0 15 EINT 4 CIS 256K SRAM SENSOR CONTROL SRAMD 7∼0 20(70)ns 8 A / D AVDD×1 WE，OE 2 AGND×1 VDD GND 25MHz (16MHz) BU6581KV マルチメディア IC 外形寸法図 !外形寸法図（Unit : mm） 22.0±0.3 20.0±0.2 108 73 72 144 37 36 2.0±0.1 0.10 1 0.5 0.2±0.1 VQFP144 0.5 22.0±0.3 20.0±0.2 109 0.15±0.1 0.1