文件名稱 日期 20120510 VS1661 Layout Guide 版別 A 一、VS1661 應用電路圖： 應用電路圖： Vin 3~4.2V L1 3.3uH/3.5A Vout 5V/1A D1 SM340A IC1 6 5 C1 10uF/16V/x5R C2 10uF/16V/x5R 4 OC LX Vcc GND EN FB 1 R3 75k 2 C3 10uF/16V/x5R 3 C4 10uF/16V/x5R VS1661 R2 20k R4 10k 二、Layout Guide： ： 1. 大電流路徑 Vin 到 L1 到 LX Pin / D1 到 Vout，走線要粗，鋪銅走線最佳。 2. L1、LX Pin 與 D1 三接點走線要短，鋪銅走線最佳，降低切換突波電壓。 3. C1/C2 靠近 Vcc Pin 與 L1，C3/C4 靠近 D1 與 R3，C1/C2/C3/C4 的 GND 靠近 IC GND Pin(直 接連接最佳，若上下層走線要多打洞)，此 GND 為大電流路徑，走線銅箔面積要大。 4. Bottom 層剩餘空間全部鋪 GND，降低雜訊。 5. FB Pin 訊號敏感，不要靠近開關切換點 LX Pin，避免受到干擾。 6. 分壓電阻 R3 接到 Vout 走線要短。 7. 分壓電阻 R3/R4 一定要靠近 FB Pin，走線一定要短，如下圖 Top 層 Layout 所示。 1 文件名稱 日期 20120510 VS1661 Layout Guide 版別 A TOP 層 分壓電阻 R3/R4 一定 要靠近 FB Pin，走線 一定要短。 Bottom 層 2 文件名稱 日期 20120510 VS1661 Layout Guide 版別 A 補充說明： 補充說明： 如下圖所示，電路設計不要將 Vout 拉回到 VS1661 Vcc Pin ，因為若系統受到干擾，會造成 Vout 紋波過大，超過 Vcc 最大耐壓 6V。 Vin 3~4.2V L1 3.3uH/3.5A Vout 5V/1A D1 SM340A IC1 6 5 C1 10uF/16V/x5R C2 10uF/16V/x5R 4 OC LX Vcc GND EN FB 1 R3 75k 2 C3 10uF/16V/x5R 3 C4 10uF/16V/x5R VS1661 R2 20k R4 10k 3