PIC16(L)F1508/9 数据手册 采用 nanoWatt XLP 技术的 20 引脚 8 位闪存单片机 2012 Microchip Technology Inc. 初稿 DS41609A_CN 请注意以下有关 Microchip 器件代码保护功能的要点： • Microchip 的产品均达到 Microchip 数据手册中所述的技术指标。 • Microchip 确信：在正常使用的情况下， Microchip 系列产品是当今市场上同类产品中最安全的产品之一。 • 目前，仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知，所有这些行为都不是以 Microchip 数据手册中规定的 操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。 • Microchip 愿与那些注重代码完整性的客户合作。 • Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是 “牢不可破”的。 代码保护功能处于持续发展中。 Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视 为违反了 《数字器件千年版权法案 （Digital Millennium Copyright Act）》。如果这种行为导致他人在未经授权的情况下，能访问您的 软件或其他受版权保护的成果，您有权依据该法案提起诉讼，从而制止这种行为。 提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含 的英文部分，因为其中提供了有关 Microchip 产品性能和使用 情况的有用信息。Microchip Technology Inc. 及其分公司和相 关公司、各级主管与员工及事务代理机构对译文中可能存在的 任何差错不承担任何责任。建议参考 Microchip Technology Inc. 的英文原版文档。 商标 Microchip 的名称和徽标组合、 Microchip 徽标、 dsPIC、 KEELOQ、 KEELOQ 徽标、 MPLAB、 PIC、 PICmicro、 PICSTART、 PIC32 徽标、 rfPIC 和 UNI/O 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标。 FilterLab、 Hampshire、 HI-TECH C、 Linear Active Thermistor、MXDEV、MXLAB、SEEVAL 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的注册商标。 本出版物中所述的器件应用信息及其他类似内容仅为您提供便 利，它们可能由更新之信息所替代。确保应用符合技术规范， 是您自身应负的责任。Microchip 对这些信息不作任何明示或 暗示、书面或口头、法定或其他形式的声明或担保，包括但不 限于针对其使用情况、质量、性能、适销性或特定用途的适用 性的声明或担保。 Microchip 对因这些信息及使用这些信息而 引起的后果不承担任何责任。如果将 Microchip 器件用于生命 维持和 / 或生命安全应用，一切风险由买方自负。买方同意在 由此引发任何一切伤害、索赔、诉讼或费用时，会维护和保障 Microchip 免于承担法律责任，并加以赔偿。在 Microchip 知识 产权保护下，不得暗中或以其他方式转让任何许可证。 Analog-for-the-Digital Age、 Application Maestro、 chipKIT、 chipKIT 徽标、 CodeGuard、 dsPICDEM、 dsPICDEM.net、 dsPICworks、 dsSPEAK、 ECAN、 ECONOMONITOR、 FanSense、 HI-TIDE、 In-Circuit Serial Programming、 ICSP、 Mindi、 MiWi、 MPASM、 MPLAB Certified 徽标、 MPLIB、MPLINK、mTouch、Omniscient Code Generation、 PICC、 PICC-18、 PICDEM、 PICDEM.net、 PICkit、 PICtail、 REAL ICE、 rfLAB、 Select Mode、 Total Endurance、 TSHARC、 UniWinDriver、 WiperLock 和 ZENA 均为 Microchip Technology Inc. 在美国和其他国家或地 区的商标。 SQTP 是 Microchip Technology Inc. 在美国的服务标记。 在此提及的所有其他商标均为各持有公司所有。 © 2012, Microchip Technology Inc. 版权所有。 ISBN：978-1-62076-108-3 QUALITY MANAGEMENT SYSTEM CERTIFIED BY DNV Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham 的全球总部、设计和晶圆生产厂及位于美国加利福尼亚州和 印度的设计中心均通过了 ISO/TS-16949:2009 认证。 Microchip 的 PIC® MCU 与 dsPIC® DSC、KEELOQ® 跳码器件、串行 EEPROM、单片 机外设、非易失性存储器和模拟产品严格遵守公司的质量体系流程。 此外， Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证。 == ISO/TS 16949 == DS41609A_CN 第 2 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 采用 nanoWatt XLP 技术的 20 引脚 8 位闪存单片机 高性能 RISC CPU： 采用 nanoWatt XLP 的超低功耗管理 （PIC16LF1508/9）： 优化的 C 编译器架构 仅 49 条指令 可寻址最大 14 KB 的线性程序存储空间 可寻址最大 512 字节的线性数据存储空间 工作速度： - DC – 20 MHz 时钟输入 - DC – 200 ns 指令周期 • 带有自动现场保护的中断功能 • 带有可选上溢 / 下溢复位的 16 级深硬件堆栈 • 直接、间接和相对寻址模式： - 两个完全 16 位文件选择寄存器 （File Select Register， FSR） - FSR 可以读取程序和数据存储器 • • • • • • 待机电流： - 25 nA （1.8V 时，典型值） • 看门狗定时器电流： - 300 nA （1.8V 时，典型值） • 工作电流： - 30 A/MHz （1.8V 时，典型值） • Timer1 振荡器电流： - 600 nA （32 kHz、 1.8V 时，典型值） 外设特性： • 模数转换器（Analog-to-Digital Converter，ADC）： - 10 位分辨率 - 12 路外部通道 - 3 路内部通道： - 固定参考电压 - 数模转换器 - 温度指示器通道 - 自动采集功能 - 可在休眠模式下进行转换 • 2 个比较器： - 轨到轨输入 - 功耗模式控制 - 可通过软件控制滞后 • 参考电压模块： - 具有 1.024V、 2.048V 和 4.096V 输出的固定 参考电压 （Fixed Voltage Reference， FVR） - 最多 1 个带有正参考电压选择的 5 位轨到轨电 阻式 DAC • 18 个 I/O 引脚 （其中 1 个引脚仅用作输入）： - 高灌 / 拉电流：25 mA/25 mA - 可单独编程的弱上拉 - 可单独编程的电平变化中断 （Interrupt-On-Change， IOC）引脚 • Timer0：带有 8 位可编程预分频器的 8 位定时器 / 计数器 • 增强型 Timer1： - 带有预分频器的 16 位定时器 / 计数器 - 外部门控输入模式 • Timer2：带有 8 位周期寄存器、预分频器和后分频 器的 8 位定时器 / 计数器 • 4 个 10 位 PWM 模块 • 带有 SPI 和 I2C™ 的主同步串行口 （Master Synchronous Serial Port， MSSP）： - 7 位地址掩码 - 兼容 SMBus/PMBus™ 灵活的振荡器结构： • 16 MHz 内部振荡器模块： - 出厂时精度已校准到± 1%，典型值 - 可通过软件选择频率范围：31 kHz 至 16 MHz • 31 kHz 低功耗内部振荡器 • 三种外部时钟模式，频率最高为 20 MHz 单片机特性： • 工作电压范围： - 1.8V 至 3.6V （PIC16LF1508/9） - 2.3V 至 5.5V （PIC16F1508/9） • 可在软件控制下自编程 • 上电复位 （Power-on Reset， POR） • 上电延时定时器 （Power-up Timer， PWRT） • 可编程低功耗欠压复位 （Low-Power Brown-Out Reset， LPBOR） • 扩展型看门狗定时器（Watchdog Timer，WDT）： - 可编程周期从 1 ms 至 256s • 可编程代码保护 • 通过两个引脚进行在线串行编程 （In-Circuit Serial Programming™， ICSP™） • 增强型低电压编程 （Low-Voltage Programming， LVP） • 通过两个引脚进行在线调试（In-Circuit Debug，ICD） • 节能休眠模式： - 低功耗休眠模式 - 低功耗 BOR （LPBOR） • 集成温度指示器 • 128 字节高耐用性闪存 - 闪存耐写次数达 100,000 次 （最小值） 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 3 页 PIC16(L)F1508/9 外设特性 （续）： • 数控振荡器 （Numerically Controlled Oscillator， NCO）： - 20 位累加器 - 16 位递增 - 真正线性频率控制 - 高速时钟输入 - 可选输出模式 - 固定占空比 （Fixed Duty Cycle， FDC）模式 - 脉冲频率 （Pulse Frequency， PF）模式 • 互补波形发生器 （Complementary Waveform Generator， CWG）： - 8 个可选信号源 - 可选择下降沿和上升沿死区控制 - 极性控制 - 4 个自动关断源 - 多个输入源：PWM、 CLC 和 NCO • 增强型通用同步/异步收发器（Enhanced Universal Synchronous Asynchronous Receiver Transmitter， EUSART） - 兼容 RS-232、 RS-485 和 LIN - 自动波特率检测 - 接收到启动位时自动唤醒 • 4 个可配置逻辑单元 （Configurable Logic Cell， CLC）模块： - 16 个可选输入源信号 - 每个模块具有 4 个输入 - 可通过软件控制组合/顺序逻辑/状态/时钟功能 - AND/OR/XOR/D 型触发器 /D 型锁存器 /SR/JK - 外部或内部输入 / 输出 - 可在休眠模式下工作 — — — 1 1 — 1 — 1 1 XLP — 1 1 4 4 4 4 4 调试 (1) — 2 2 2/1 2/1 2/1 2/1 2/1 NCO 1 1 CLC 1 2 CWG 4 8 12 12 12 MSSP （I2C/SPI） 6 12 18 18 18 EUSART 10 位 ADC（通道） 64 128 128 256 512 PWM I/O(2) 1024 2048 2048 4096 8192 定时器 （8/16 位） 数据 SRAM （字节） (1) (2) (3) (4) (4) DAC 闪存程序 存储器 （字） PIC12(L)F1501 PIC16(L)F1503 PIC16(L)F1507 PIC16(L)F1508 PIC16(L)F1509 比较器 器件 数据手册索引 PIC12(L)F1501/PIC16(F)L150X 系列类型 1 1 1 1 1 2 2 2 4 4 1 1 1 1 1 H H H I/H I/H — — — 有 有 注 1： I——调试，集成在芯片上； H——调试，需要调试转接头。 2： 其中一个引脚仅用作输入。 数据手册索引：（本文档仅介绍未用阴影表示的器件。） 1： 未来产品 PIC12(L)F1501 数据手册， 8 引脚 8 位闪存单片机。 PIC16(L)F1503 数据手册， 14 引脚 8 位闪存单片机。 2： DS41607A_CN PIC16(L)F1507 数据手册， 20 引脚 8 位闪存单片机。 3： DS41586A_CN 4： DS41609A_CN PIC16(L)F1508/1509 数据手册， 20 引脚 8 位闪存单片机。 DS41609A_CN 第 4 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 1： PIC16(L)F1508/9 的 20 引脚 PDIP、 SOIC 和 SSOP 封装图 PDIP、SOIC 和 SSOP VDD 2 19 VSS RA0/ICSPDAT RA4 18 RA1/ICSPCLK MCLR/VPP/RA3 3 4 17 RA2 RC5 5 16 RC0 RC4 6 PIC16F1508/9 PIC16LF1508/9 20 15 RC1 14 RC2 13 RB4 9 12 RB5 10 11 RB6 RC3 7 RC6 8 RC7 RB7 关于所有外设功能的位置，请参见表 1。 图 2： PIC16(L)F1508/9 的 20 引脚 QFN 封装图 VSS VDD RA5 RA4 QFN 4x4 RA0/ICSPDAT 注： 1 RA5 20 19 18 17 16 15 RA1/ICSPCLK 14 RA2 13 RC0 4 12 RC1 5 11 RC2 RC4 3 RC3 RC6 PIC16F1508/9 PIC16LF1508/9 RC7 6 注： 7 8 9 10 RB4 2 RB5 RC5 RB6 1 RB7 MCLR/VPP/RA3 关于所有外设功能的位置，请参见表 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 5 页 PIC16(L)F1508/9 20 引脚 QFN A/D 参考电压 比较器 定时器 EUSART MSSP CWG NCO CLC PWM 中断 上拉 RA0 19 16 AN0 DACOUT1 C1IN+ — — — — — — — IOC 有 ICSPDAT ICDDAT RA1 18 15 AN1 VREF+ C1IN0C2IN0- — — — — — CLC4IN1 — IOC 有 ICSPCLK ICDCLK RA2 17 14 AN2 DACOUT2 C1OUT T0CKI — — CWG1FLT — CLC1(1) PWM3 INT/ IOC 有 — RA3 4 1 — — — T1G(2) — SS(2) — — CLC1IN0 — IOC 有 MCLR VPP RA4 3 20 AN3 — — SOSCO T1G(1) — — — — — — IOC 有 CLKOUT OSC2 RA5 2 19 — — — SOSCI T1CKI — — — NCO1CLK — — IOC 有 CLKIN OSC1 RB4 13 10 AN10 — — — — SDA/SDI — — CLC3IN0 — IOC 有 — RB5 12 9 AN11 — — — RX/DT — — — CLC4IN0 — IOC 有 — RB6 11 8 — — — — — SCL/SCK — — — — IOC 有 — RB7 10 7 — — — — TX/CK — — — CLC3 — IOC 有 — RC0 16 13 AN4 — C2IN+ — — — — — CLC2 — — — — RC1 15 12 AN5 — C1IN1C2IN1- — — — — NCO1(1) — PWM4 — — — RC2 14 11 AN6 — C1IN2C2IN2- — — — — — — — — — — RC3 7 4 AN7 — C1IN3- — — — — — CLC2IN0 PWM2 — — — RC4 6 3 — — C2OUT — — — CWG1B — CLC4 CLC2IN1 — — — — RC5 5 2 — — — — — — CWG1A — CLC1(2) PWM1 — — — — NCO1(2) CLC3IN1 — — — — 基本功能 20 引脚 PDIP/SOIC/SSOP 20 引脚分配表 （PIC16(L)F1508/9） I/O 表 1： RC6 8 5 AN8 — — — — SS(1) RC7 9 6 AN9 — — — — SDO — — CLC1IN1 — — — — VDD 1 18 — — — — — — — — — — — — VDD 20 17 — — — — — — — — — — — — VSS 1： 2： 外设引脚功能的默认位置。可以使用 APFCON 寄存器选择备用位置。 通过 APFCON 寄存器选择的外设引脚功能的备用位置。 VSS 注 DS41609A_CN 第 6 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 目录 1.0 器件概述 ....................................................................................................................................................................................... 9 2.0 增强型中档 CPU......................................................................................................................................................................... 15 3.0 存储器构成 ................................................................................................................................................................................. 17 4.0 器件配置 ..................................................................................................................................................................................... 43 5.0 振荡器模块 （带故障保护时钟监视器）...................................................................................................................................... 49 6.0 复位 ............................................................................................................................................................................................ 65 7.0 中断 ............................................................................................................................................................................................ 73 8.0 掉电模式 （休眠）....................................................................................................................................................................... 87 9.0 看门狗定时器.............................................................................................................................................................................. 91 10.0 闪存程序存储器控制 ................................................................................................................................................................... 95 11.0 I/O 端口 .................................................................................................................................................................................... 111 12.0 电平变化中断............................................................................................................................................................................ 125 13.0 固定参考电压 （FVR）............................................................................................................................................................. 131 14.0 温度指示器模块 ........................................................................................................................................................................ 133 15.0 模数转换器 （ADC）模块 ........................................................................................................................................................ 135 16.0 数模转换器 （DAC）模块 ........................................................................................................................................................ 149 17.0 比较器模块 ............................................................................................................................................................................... 153 18.0 Timer0 模块 .............................................................................................................................................................................. 163 19.0 带门控控制的 Timer1 模块........................................................................................................................................................ 167 20.0 Timer2 模块 .............................................................................................................................................................................. 179 21.0 主同步串行口模块..................................................................................................................................................................... 183 22.0 增强型通用同步 / 异步收发器 （EUSART）.............................................................................................................................. 237 23.0 脉宽调制 （PWM）模块 ........................................................................................................................................................... 265 24.0 可配置逻辑单元 （CLC）.......................................................................................................................................................... 271 25.0 数控振荡器 （NCO）模块 ........................................................................................................................................................ 287 26.0 互补波形发生器 （CWG）模块 ................................................................................................................................................ 297 27.0 在线串行编程 （ICSP™）......................................................................................................................................................... 313 28.0 指令集汇总 ............................................................................................................................................................................... 315 29.0 电气规范 ................................................................................................................................................................................... 329 30.0 直流和交流特性图表 ................................................................................................................................................................. 357 31.0 开发支持 ................................................................................................................................................................................... 359 32.0 封装信息 ................................................................................................................................................................................... 363 版本历史 ........................................................................................................................................................................ 373 附录 A： 索引 .................................................................................................................................................................................................... 375 Microchip 网站.................................................................................................................................................................................... 381 变更通知客户服务 .............................................................................................................................................................................. 381 客户支持............................................................................................................................................................................................. 381 读者反馈表 ......................................................................................................................................................................................... 382 产品标识体系 ..................................................................................................................................................................................... 383 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 7 页 PIC16(L)F1508/9 致客户 我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此，我们将不断改进出版物的内容和质量，使之更好地满足您的要求。 出版物的质量将随新文档及更新版本的推出而得到提升。 如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司 TRC 经理，电子邮件地址为 [email protected]，或将本 数据手册后附的 《读者反馈表》传真到 86-21-5407 5066。我们期待您的反馈。 最新数据手册 欲获得本数据手册的最新版本，请查询我公司的网站： http://www.microchip.com 查看数据手册中任意一页下边角处的文献编号即可确定其版本。文献编号中数字串后的字母是版本号，例如：DS30000A 是 DS30000 的 A 版本。 勘误表 现有器件可能带有一份勘误表，描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到 器件 / 文档存在某些差异时，就会发布勘误表。勘误表上将注明其所适用的硅片版本和文件版本。 欲了解某一器件是否存在勘误表，请通过以下方式之一查询： • Microchip 网站 http://www.microchip.com • 当地 Microchip 销售办事处 （见最后一页） 在联络销售办事处时，请说明您所使用的器件型号、硅片版本和数据手册版本 （包括文献编号）。 客户通知系统 欲及时获知 Microchip 产品的最新信息，请到我公司网站 www.microchip.com 上注册。 DS41609A_CN 第 8 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 1.0 器件概述 关于每款器件的可用外设，请参见表 1-1。 本数据手册介绍了 PIC16(L)F1508/9 器件。提供 14 引 脚封装形式。图 1-1 给出了 PIC16(L)F1508/9 器件的框 图。表 1-2 给出了引脚说明。 PIC16LF1507 PIC16F1508/9 PIC16LF1508/9 数模转换器 （Digital-to-Analog Converter， DAC） PIC16F1507 互补波形发生器 （CWG） PIC16LF1503 模数转换器 （ADC） PIC16F1503 外设 PIC16LF1501 器件外设汇总 PIC16F1501 表 1-1： 增强型通用同步/异步收发器（EUSART） 固定参考电压 （FVR） 数控振荡器 （NCO） 温度指示器 比较器 C1 C2 可配置逻辑单元 （CLC） CLC1 CLC2 CLC3 CLC4 主同步串行口 MSSP1 PWM 模块 PWM1 PWM2 PWM3 PWM4 定时器 Timer0 Timer1 Timer2 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 9 页 PIC16(L)F1508/9 图 1-1： PIC16(L)F1508/9 框图 闪存 程序存储器 RAM OSC2/CLKOUT OSC1/CLKIN 时序发生 PORTA CPU INTRC 振荡器 PORTB （图 2-1） MCLR C1 EUSART C2 CLC1 温度 指示器 注 DS41609A_CN 第 10 页 10 位 ADC 1： 2： PORTC CLC2 CLC3 FVR CLC4 Timer0 Timer1 Timer2 CWG1 NCO1 PWM1 PWM2 PWM3 PWM4 MSSP1 DAC 关于外设的更多信息，请参见适用章节。 关于特定器件的可用外设，请参见表 1-1。 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 1-2： PIC16(L)F1508/9 引脚说明 名称 RA0/AN0/C1IN+/DACOUT1/ ICSPDAT/ICDDAT 功能 输入 类型 RA0 TTL AN0 AN — A/D 通道输入。 C1IN+ AN 比较器的正输入。 DACOUT1 — ST — AN RA2/AN2/C1OUT/DACOUT2/ T0CKI/INT/PWM3/CLC1(1)/ CWG1FLT RA3/CLC1IN0/VPP/T1G(2)/SS(2)/ MCLR RA4/AN3/SOSCO/ CLKOUT/T1G RA5/CLKIN/T1CKI/NCO1CLK/ SOSCI 说明 CMOS 通用 I/O。 ICDDAT ST 数模转换器输出。 CMOS ICSP™ 数据 I/O。 CMOS 在线调试数据。 RA1 TTL CMOS 通用 I/O。 AN1 AN — CLC4IN1 ST — 可配置逻辑单元源输入。 VREF+ AN — A/D 正参考电压输入。 C1IN0- AN — 比较器的负输入。 C2IN0- AN — 比较器的负输入。 ICSPCLK ST — ICSP 编程时钟。 ICDCLK ST RA2 ST AN2 AN C1OUT — DACOUT2 T0CKI — ST INT ST PWM3 — CLC1 CWG1FLT — ST — 互补波形发生器故障输入。 RA3 TTL — 带 IOC 和 WPU 的通用输入。 CLC1IN0 ST — 可配置逻辑单元源输入。 VPP HV — 编程电压。 T1G ST — Timer1 门控输入。 SS ST — 从选择输入。 MCLR ST RA4 TTL ICSPDAT RA1/AN1/CLC4IN1/VREF+/ C1IN0-/C2IN0-/ICSPCLK/ ICDCLK 输出 类型 A/D 通道输入。 — 在线调试时钟。 CMOS 通用 I/O。 — A/D 通道输入。 CMOS 比较器输出。 AN 数模转换器输出。 — Timer0 时钟输入。 — 外部中断。 CMOS PWM 输出。 CMOS 可配置逻辑单元源输出。 — 带内部上拉的主复位。 CMOS 通用 I/O。 — XTAL A/D 通道输入。 AN3 AN SOSCO XTAL CLKOUT T1G — ST RA5 TTL CLKIN CMOS — 外部时钟输入 （EC 模式）。 T1CKI ST — Timer1 时钟输入。 NCO1CLK ST SOSCI XTAL — XTAL 辅助振荡器连接。 辅助振荡器连接。 CMOS FOSC/4 输出。 — Timer1 门控输入。 CMOS 通用 I/O。 数控振荡器时钟源输入。 图注： 注 AN = 模拟输入或输出 CMOS = CMOS 兼容输入或输出 TTL = TTL 兼容输入 ST = 带 CMOS 电平的施密特触发器输入 HV = 高电压 XTAL = 晶振 1： 外设引脚功能的默认位置。可以使用 APFCON 寄存器选择备用位置。 2： 通过 APFCON 寄存器选择的外设引脚功能的备用位置。 2012 Microchip Technology Inc. 初稿 OD = 漏极开路 I2C™ = 带 I2C 电平的施密特触发器输入 DS41609A_CN 第 11 页 PIC16(L)F1508/9 表 1-2： PIC16(L)F1508/9 引脚说明 （续） 名称 RB4/AN10/CLC3IN0/SDA/SDI RB5/AN11/CLC4IN0/RX/DT RB6/SCL/SCK RB7/CLC3/TX/CK RC0/AN4/CLC2/C2IN+ RC1/AN5/C1IN1-/C2IN1-/PWM4/ NCO1(1) RC2/AN6/C1IN2-/C2IN2- RC3/AN7/C1IN3-/PWM2/ CLC2IN0 RC4/C2OUT/CLC2IN1/CLC4/ CWG1B 功能 输入 类型 输出 类型 说明 CMOS 通用 I/O。 RB4 TTL AN10 AN — A/D 通道输入。 CLC3IN0 ST 可配置逻辑单元源输入。 SDA I2C — OD SDI CMOS RB5 TTL I2C 数据输入 / 输出。 — SPI 数据输入。 CMOS 通用 I/O。 AN11 AN — A/D 通道输入。 CLC4IN0 ST — 可配置逻辑单元源输入。 RX ST DT ST RB6 TTL SCL I2C SCK ST RB7 TTL CLC3 — TX CK — ST RC0 TTL AN4 AN CLC2 C2IN+ — AN RC1 TTL — USART 异步输入。 CMOS USART 同步数据。 CMOS 通用 I/O。 OD I2C™ 时钟。 CMOS SPI 时钟。 CMOS 通用 I/O。 CMOS 可配置逻辑单元源输出。 CMOS USART 异步发送。 CMOS USART 同步时钟。 CMOS 通用 I/O。 — A/D 通道输入。 CMOS 可配置逻辑单元源输出。 — 比较器的正输入。 CMOS 通用 I/O。 AN5 AN — A/D 通道输入。 C1IN1- AN — 比较器的负输入。 C2IN1- AN PWM4 — NCO1 RC2 — TTL — 比较器的负输入。 CMOS PWM 输出。 CMOS 数控振荡器源输出。 CMOS 通用 I/O。 AN6 AN — A/D 通道输入。 C1IN2- AN — 比较器的负输入。 C2IN2- AN RC3 TTL AN7 AN C1IN3- AN PWM2 CLC2IN0 — ST RC4 TTL C2OUT — ST CLC2IN1 CLC4 — CWG1B — — 比较器的负输入。 CMOS 通用 I/O。 — A/D 通道输入。 — 比较器的负输入。 CMOS PWM 输出。 — 可配置逻辑单元源输入。 CMOS 通用 I/O。 CMOS 比较器输出。 — 可配置逻辑单元源输入。 CMOS 可配置逻辑单元源输出。 CMOS CWG 互补输出。 图注： 注 AN = 模拟输入或输出 CMOS= CMOS 兼容输入或输出 TTL = TTL 兼容输入 ST = 带 CMOS 电平的施密特触发器输入 HV = 高电压 XTAL = 晶振 1： 外设引脚功能的默认位置。可以使用 APFCON 寄存器选择备用位置。 2： 通过 APFCON 寄存器选择的外设引脚功能的备用位置。 DS41609A_CN 第 12 页 初稿 OD = 漏极开路 I2C™ = 带 I2C 电平的施密特触发器输入 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 1-2： PIC16(L)F1508/9 引脚说明 （续） 名称 RC5/PWM1/CLC1(2)/ CWG1A 功能 输入 类型 输出 类型 说明 CMOS 通用 I/O。 CMOS PWM 输出。 RC5 TTL PWM1 — CLC1 — CWG1A RC6 — TTL AN8 AN NCO1 CLC3IN1 — ST SS ST RC7 TTL AN9 AN CLC1IN1 ST SDO — VDD VDD 电源 — 正电源。 VSS VSS 电源 — 参考地。 RC6/AN8/NCO1(2)/CLC3IN1/ SS(1) RC7/AN9/CLC1IN1/SDO CMOS 可配置逻辑单元源输出。 CMOS CWG 主输出。 CMOS 通用 I/O。 — A/D 通道输入。 CMOS 数控振荡器源输出。 — 可配置逻辑单元源输入。 — 从选择输入。 CMOS 通用 I/O。 — A/D 通道输入。 — 可配置逻辑单元源输入。 CMOS SPI 数据输出。 图注： 注 AN = 模拟输入或输出 CMOS = CMOS 兼容输入或输出 TTL = TTL 兼容输入 ST = 带 CMOS 电平的施密特触发器输入 HV = 高电压 XTAL = 晶振 1： 外设引脚功能的默认位置。可以使用 APFCON 寄存器选择备用位置。 2： 通过 APFCON 寄存器选择的外设引脚功能的备用位置。 2012 Microchip Technology Inc. 初稿 OD = 漏极开路 I2C™ = 带 I2C 电平的施密特触发器输入 DS41609A_CN 第 13 页 PIC16(L)F1508/9 注： DS41609A_CN 第 14 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 2.0 增强型中档 CPU 本器件系列包含了增强型中档 8 位 CPU 内核。CPU 具 有 49 条指令。中断功能包含了自动现场保护功能。硬 件堆栈为 16 级深，具有上溢和下溢复位功能。器件提 供了直接寻址、间接寻址和相对寻址模式。用户可以通 过两个文件选择寄存器 （FSR）来读取程序和数据存 储器。 • • • • 自动中断现场保护 带有上溢和下溢的 16 级堆栈 文件选择寄存器 指令集 2.1 自动中断现场保护 在中断期间，器件会自动将一些寄存器保存到影子寄存 器中，从中断返回时则会恢复这些寄存器。这可以节省 堆栈空间和用户代码。更多信息，请参见第 7.5 节 “自 动现场保护”。 2.2 带有上溢和下溢的 16 级堆栈 这些器件具有 15 位宽、 16 字深的外部堆栈存储器。 在发生堆栈上溢或下溢时，PCON 寄存器中的相应位 （STKOVF 或 STKUNF）会置 1，如果使能复位，则 会 导 致 软 件 复 位 。更 多 详 细 信 息 ，请 参 见第 3 .4 节 “ 堆 栈 ”。 2.3 文件选择寄存器 有两个 16 位文件选择寄存器 （FSR）。 FSR 可以访问 所有文件寄存器和程序存储器，支持对于所有存储器使 用一个数据指针。当FSR指向程序存储器时，使用INDF 的指令需要一个额外的指令周期，用于取数据。通用存 储器现在可以进行线性寻址，支持访问大于 80 字节的 连续数据。此外，还有一些支持 FSR 的新指令。更多详 细信息，请参见第 3.5 节 “间接寻址”。 2.4 指令集 增强型中档 CPU 具有 49 条指令，用于支持 CPU 的特 性。更多详细信息，请参见第 28.0 节 “指令集汇总”。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 15 页 PIC16(L)F1508/9 图 2-1： 内核框图 15 配置 15 MUX 闪存 程序 存储器 程序总线 8 级堆栈 16 级堆栈 （13 （15 位） 位） 14 RAM 程序存储器 读（PMR） 指令寄存器 直接地址 8 数据总线 程序计数器 12 RAM 地址 地址MUX MUX 地址 间接地址 7 5 12 12 FSR 寄存器 BSR 15 FSR0 寄存器 FSR 寄存器 FSR1 寄存器 FSR 寄存器 15 STATUS 寄存器 8 3 指令 指令译码 译码和 和控制 控制 CLKIN CLKOUT MUX 上电延时定时器 ALU 上电复位 8 时序 时序发生 发生 看门狗定时器 W 寄存器 欠压复位 内部 内部 振荡器 振荡器模块 模块 DS41609A_CN 第 16 页 VDD VSS 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 3.0 存储器构成 以下特性与程序存储器和数据存储器的访问和控制相 关联： 这些器件包含以下类型的存储器： • PCL 和 PCLATH • 堆栈 • 间接寻址 • 程序存储器 - 配置字 - 器件 ID - 用户 ID - 闪存程序存储器 • 数据存储器 - 内核寄存器 - 特殊功能寄存器 - 通用 RAM - 公共 RAM 表 3-1： 3.1 程序存储器构成 增强型中档内核具有一个 15 位程序计数器，能够寻址 32K x 14 的程序存储空间。表 3-1 列出了已实现的存储 器大小。访问超出上述边界的存储单元，将回到已实现 的存储空间内。复位向量位于 0000h，而中断向量位于 0004h （见图 3-1）。 器件大小和地址 程序存储空间 （字） 最后的程序存储器地址 高耐用性闪存地址范围 (1) PIC16F1508 PIC16LF1508 4,096 0FFFh 0F80h-0FFFh PIC16F1509 PIC16LF1509 8,192 1FFFh 1F80h-1FFFh 器件 注 1： 高耐用性闪存应用于范围中每个地址的低字节。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 17 页 PIC16(L)F1508/9 图 3-1： PIC16(L)F1508 的程序 存储器映射和堆栈 图 3-2： PC<14:0> CALL, CALLW RETURN, RETLW Interrupt, RETFIE PIC16(L)F1509 的程序 存储器映射和堆栈 PC<14:0> CALL, CALLW RETURN, RETLW Interrupt, RETFIE 15 15 堆栈深度 0 堆栈深度 1 堆栈深度 0 堆栈深度 1 堆栈深度 15 堆栈深度 15 复位向量 0000h 复位向量 0000h 中断向量 0004h 0005h 中断向量 0004h 0005h Page 0 Page 0 07FFh 0800h 片上程序 存储器 07FFh 0800h Page 1 计满返回到 Page 0 Page 1 0FFFh 1000h 片上程序 存储器 0FFFh 1000h Page 2 17FFh 1800h Page 3 计满返回到 Page 1 DS41609A_CN 第 18 页 7FFFh 初稿 计满返回到 Page 0 1FFFh 2000h 计满返回到 Page 3 7FFFh 2012 Microchip Technology Inc. PIC16(L)F1508/9 3.1.1 将程序存储器作为数据进行读取 3.1.1.2 有两种方法来访问程序存储器中的常量。第一种方法是 使用 RETLW 指令表。第二种方法是设置某个 FSR，使 之指向程序存储器。 3.1.1.1 通过将 FSRxH 寄存器的 bit 7 置 1，并读取匹配的 INDFx 寄存器，可以将程序存储器作为数据进行访问。MOVIW 指令会将所寻址字的低 8 位放入 W 寄存器。对程序存储 器的写操作不能通过 INDF 寄存器执行。通过 FSR 访问 程序存储器的指令需要一个额外的指令周期才能完成操 作。例 3-2 给出了通过 FSR 访问程序存储器的代码。 RETLW 指令 RETLW 指令可用于访问常量表。创建这种表的方法如 例 3-1 所示。 例 3-1： 如果某个标号指向程序存储器中的存储单元， HIGH 伪 指令会将 bit<7> 置 1。 RETLW 指令 例 3-2： constants BRW RETLW RETLW RETLW RETLW 通过 FSR 间接读取 DATA0 DATA1 DATA2 DATA3 ;Add Index in W to ;program counter to ;select data ;Index0 data ;Index1 data 通过 FSR 访问程序存储器 constants RETLW DATA0 ;Index0 data RETLW DATA1 ;Index1 data RETLW DATA2 RETLW DATA3 my_function ;… LOTS OF CODE… MOVLW LOW constants MOVWF FSR1L MOVLW HIGH constants MOVWF FSR1H MOVIW 0[FSR1] ;THE PROGRAM MEMORY IS IN W my_function ;… LOTS OF CODE… MOVLW DATA_INDEX call constants ;… THE CONSTANT IS IN W 通过 BRW 指令，可以非常简单地实现这种表。如果代码 必须保持对于前几代单片机的移植性，则 BRW 指令不可 用，所以必须使用先前的表读方法。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 19 页 PIC16(L)F1508/9 3.2 数据存储器构成 3.2.1 内核寄存器包含会直接影响基本操作的寄存器。内核 寄存器占用每个数据存储区的前 12 个地址 （地址 x00h/x08h 至 x0Bh/x8Bh）。表 3-2 列出了这些寄存器。 详细信息，请参见表 3-8。 数据存储器划分为 32 个存储区，每个存储区有 128 字 节。每个存储区都包含 （图 3-3）： • 12 个内核寄存器 • 20 个特殊功能寄存器（Special Function Register， SFR） • 最多80字节的通用RAM（General Purpose RAM， GPR） • 16 字节的公共 RAM 表 3-2： 工作存储区的选择通过向存储区选择寄存器 （Bank Select Register， BSR）写入存储区编号来进行。未实 现的存储器将读为 0。所有数据存储器可以直接访问 （通过使用文件寄存器的指令） ，也可以通过两个文 件选择寄存器 （FSR）间接访问。更多信息，请参见 第 3.5 节 “间接寻址”。 数据存储器使用一个 12 位地址。地址的高 7 位用于定义 存储区地址，低 5 位用于选择该存储区中的寄存器 / RAM。 DS41609A_CN 第 20 页 内核寄存器 初稿 内核寄存器 地址 BANKx x00h 或 x80h x01h 或 x81h x02h 或 x82h x03h 或 x83h x04h 或 x84h x05h 或 x85h x06h 或 x86h x07h 或 x87h x08h 或 x88h x09h 或 x89h x0Ah 或 x8Ah x0Bh 或 x8Bh INDF0 INDF1 PCL STATUS FSR0L FSR0H FSR1L FSR1H BSR WREG PCLATH INTCON 2012 Microchip Technology Inc. PIC16(L)F1508/9 3.2.1.1 STATUS 寄存器 例如，CLRF STATUS 将会清零高 3 位，并将 Z 位置 1。 这将使 STATUS 寄存器中的值成为 000u u1uu（其中 u = 不变）。 STATUS 寄存器如寄存器 3-1 所示，包括： • ALU 的算术运算状态 • 复位状态 因此，建议仅使用 BCF、 BSF、 SWAPF 和 MOVWF 指令 来改变 STATUS 寄存器的值，因为这些指令不会影响任 何状态位。关于其他不影响任何状态位的指令，请参见 第 28.0 节 “指令集汇总”。 与任何其他寄存器一样，STATUS 寄存器可作为任何指 令的目标寄存器。如果一条影响 Z、 DC 或 C 位的指令 以 STATUS 寄存器作为目标寄存器，那么对这三个位的 写操作将被禁止。这些位根据器件逻辑被置 1 或清零。 而且， TO 和 PD 位均为不可写位。因此，当执行一条 将 STATUS 寄存器作为目标寄存器的指令时，运行结果 可能会与预想的不同。 寄存器 3-1： U-0 — 注 1： 在减法运算中， C 和 DC 位分别作为借位 位和半借位位。 STATUS：状态寄存器 U-0 U-0 — R-1/q — R-1/q TO PD R/W-0/u Z R/W-0/u (1) DC R/W-0/u C(1) bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 q = 值取决于具体条件 bit 7-5 未实现：读为 0 bit 4 TO：超时位 1 = 在上电或者执行 CLRWDT 指令或 SLEEP 指令后 0 = 发生了 WDT 超时 bit 3 PD：掉电位 1 = 在上电或执行 CLRWDT 指令后 0 = 执行 SLEEP 指令 bit 2 Z：全零标志位 1 = 算术运算或逻辑运算的结果为零 0 = 算术运算或逻辑运算的结果不为零 bit 1 DC：半进位 / 半借位位 （ADDWF、 ADDLW、 SUBLW 和 SUBWF 指令） (1) 1 = 结果的第 4 个低位发生了进位 0 = 结果的第 4 个低位未发生进位 bit 0 C：进位 / 借位位 (1) （ADDWF、 ADDLW、 SUBLW 和 SUBWF 指令） (1) 1 = 结果的最高有效位发生了进位 0 = 结果的最高有效位未发生进位 注 ， 1： 对于借位，极性是相反的。减法是通过加上第二个操作数的二进制补码来执行的。对于移位指令（RRF 和 RLF） 此位装载源寄存器的最高位或最低位。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 21 页 PIC16(L)F1508/9 3.2.2 特殊功能寄存器 图 3-3： 特殊功能寄存器是由应用对器件中外设功能所需操作 进行控制的寄存器。特殊功能寄存器占用每个数据存 储区中内核寄存器之后的 20 字节（地址 x0Ch/x8Ch 至 x1Fh/x9Fh）。本数据手册的相应外设章节中介绍了与 外设操作相关的寄存器。 3.2.3 7 位存储区偏移 内核寄存器 （12 字节） 通用 RAM 0Bh 0Ch 特殊功能寄存器 （最大 20 字节） 线性访问 GPR 1Fh 通用 RAM 可以通过 FSR 以非存储区方式访问。这 可以简化对大存储器结构的访问。更多信息，请参见 第 3.5.2 节 “线性数据存储器”。 3.2.4 存储器区域 00h 每个数据存储区中有最大 80 字节的 GPR。特殊功能寄 存器占用每个数据存储区中内核寄存器之后的 20 字节 （地址 x0Ch/x8Ch 至 x1Fh/x9Fh）。 3.2.3.1 存储区分区 20h 公共 RAM 有 16 字节的公共 RAM 可以从所有存储区中进行访问。 通用 RAM （最大 80 字节） 6Fh 70h 公共 RAM （16 字节） 7Fh 3.2.5 器件存储器映射 表 3-5 和表 3-6 给出了 PIC16(L)F1508/9 的存储器映射。 DS41609A_CN 第 22 页 初稿 2012 Microchip Technology Inc. 2012 Microchip Technology Inc. 表 3-3： PIC16(L)F1508 存储器映射， BANK 0-7 BANK 0 000h BANK 1 080h 内核寄存器 （表 3-2） 初稿 00Bh 00Ch 00Dh 00Eh 00Fh 010h 011h 012h 013h 014h 015h 016h 017h 018h 019h 01Ah 01Bh 01Ch 01Dh 01Eh 01Fh 020h PORTA PORTB PORTC — — PIR1 PIR2 PIR3 — TMR0 TMR1L TMR1H T1CON T1GCON TMR2 PR2 T2CON — — — 内核寄存器 （表 3-2） 08Bh 08Ch 08Dh 08Eh 08Fh 090h 091h 092h 093h 094h 095h 096h 097h 098h 099h 09Ah 09Bh 09Ch 09Dh 09Eh 09Fh 0A0h 通用 寄存器 80 字节 图注： ADCON0 ADCON1 ADCON2 10Bh 10Ch 10Dh 10Eh 10Fh 110h 111h 112h 113h 114h 115h 116h 117h 118h 119h 11Ah 11Bh 11Ch 11Dh 11Eh 11Fh 120h 0FFh 公共 RAM （快速操作存储区 70h – 7Fh） LATA LATB LATC — — CM1CON0 CM1CON1 CM2CON0 CM2CON1 CMOUT BORCON FVRCON DACCON0 DACCON1 — — — APFCON — — 内核寄存器 （表 3-2） 18Bh 18Ch 18Dh 18Eh 18Fh 190h 191h 192h 193h 194h 195h 196h 197h 198h 199h 19Ah 19Bh 19Ch 19Dh 19Eh 19Fh 1A0h 通用 寄存器 80 字节 16Fh 170h 17Fh = 未实现的数据存储单元，读为 0。 公共 RAM （快速操作存储区 70h – 7Fh） BANK 4 200h ANSELA ANSELB ANSELC — — PMADRL PMADRH PMDATL PMDATH PMCON1 PMCON2 VREGCON — RCREG TXREG SPBRG SPBRGH RCSTA TXSTA BAUDCON 内核寄存器 （表 3-2） 20Bh 20Ch 20Dh 20Eh 20Fh 210h 211h 212h 213h 214h 215h 216h 217h 218h 219h 21Ah 21Bh 21Ch 21Dh 21Eh 21Fh 220h 未实现 读为 0 1EFh 1F0h 1FFh 公共 RAM （快速操作存储区 70h – 7Fh） BANK 5 280h WPUA WPUB — — — SSP1BUF SSP1ADD SSP1MSK SSP1STAT SSP1CON1 SSP1CON2 SSP1CON3 — — — — — — — — 内核寄存器 （表 3-2） 28Bh 28Ch 28Dh 28Eh 28Fh 290h 291h 292h 293h 294h 295h 296h 297h 298h 299h 29Ah 29Bh 29Ch 29Dh 29Eh 29Fh 2A0h 未实现 读为 0 26Fh 270h 27Fh 公共 RAM （快速操作存储区 70h – 7Fh） BANK 6 300h — — — — — — — — — — — — — — — — — — — — 内核寄存器 （表 3-2） 30Bh 30Ch 30Dh 30Eh 30Fh 310h 311h 312h 313h 314h 315h 316h 317h 318h 319h 31Ah 31Bh 31Ch 31Dh 31Eh 31Fh 320h 未实现 读为 0 2EFh 2F0h 2FFh 公共 RAM （快速操作存储区 70h – 7Fh） BANK 7 380h — — — — — — — — — — — — — — — — — — — — 内核寄存器 （表 3-2） 38Bh 38Ch 38Dh 38Eh 38Fh 390h 391h 392h 393h 394h 395h 396h 397h 398h 399h 39Ah 39Bh 39Ch 39Dh 39Eh 39Fh 3A0h 未实现 读为 0 36Fh 370h 37Fh 公共 RAM （快速操作存储区 70h – 7Fh） — — — — — IOCAP IOCAN IOCAF IOCBP IOCBN IOCBF — — — — — — — — — 未实现 读为 0 3EFh 3F0h 3FFh 公共 RAM （快速操作存储区 70h – 7Fh） DS41609A_CN 第 23 页 PIC16(L)F1508/9 公共 RAM 07Fh TRISA TRISB TRISC — — PIE1 PIE2 PIE3 — OPTION_REG PCON WDTCON — OSCCON OSCSTAT ADRESL ADRESH BANK 3 180h 内核寄存器 （表 3-2） 通用 寄存器 80 字节 0EFh 0F0h 06Fh 070h BANK 2 100h PIC16(L)F1509 存储器映射， BANK 0-7 BANK 0 000h BANK 1 080h 内核寄存器 （表 3-2） 初稿 00Bh 00Ch 00Dh 00Eh 00Fh 010h 011h 012h 013h 014h 015h 016h 017h 018h 019h 01Ah 01Bh 01Ch 01Dh 01Eh 01Fh BANK 2 100h 内核寄存器 （表 3-2） BANK 3 180h 内核寄存器 （表 3-2） PORTA PORTB PORTC — — PIR1 PIR2 PIR3 — TMR0 TMR1L TMR1H T1CON T1GCON TMR2 PR2 T2CON 08Bh 08Ch 08Dh 08Eh 08Fh 090h 091h 092h 093h 094h 095h 096h 097h 098h 099h 09Ah 09Bh 09Ch TRISA TRISB TRISC — — PIE1 PIE2 PIE3 — OPTION_REG PCON WDTCON — OSCCON OSCSTAT ADRESL ADRESH 10Bh 10Ch 10Dh 10Eh 10Fh 110h 111h 112h 113h 114h 115h 116h 117h 118h 119h 11Ah 11Bh 11Ch — — — 09Dh 09Eh 09Fh ADCON0 ADCON1 ADCON2 11Dh 11Eh 11Fh LATA LATB LATC — — CM1CON0 CM1CON1 CM2CON0 CM2CON1 CMOUT BORCON FVRCON DACCON0 DACCON1 — — — APFCON — — BANK 4 200h 内核寄存器 （表 3-2） 18Bh 18Ch 18Dh 18Eh 18Fh 190h 191h 192h 193h 194h 195h 196h 197h 198h 199h 19Ah 19Bh 19Ch 19Dh 19Eh 19Fh ANSELA ANSELB ANSELC — — PMADRL PMADRH PMDATL PMDATH PMCON1 PMCON2 VREGCON — RCREG TXREG SPBRG SPBRGH RCSTA TXSTA BAUDCON BANK 5 280h 内核寄存器 （表 3-2） 20Bh 20Ch 20Dh 20Eh 20Fh 210h 211h 212h 213h 214h 215h 216h 217h 218h 219h 21Ah 21Bh 21Ch 21Dh 21Eh 21Fh WPUA WPUB — — — SSP1BUF SSP1ADD SSP1MSK SSP1STAT SSP1CON1 SSP1CON2 SSP1CON3 — — — — — — — — 内核寄存器 （表 3-2） 28Bh 28Ch 28Dh 28Eh 28Fh 290h 291h 292h 293h 294h 295h 296h 297h 298h 299h 29Ah 29Bh 29Ch 29Dh 29Eh 29Fh — — — — — — — — — — — — — — — — — — — — 0A0h 120h 020h 通用 寄存器 80 字节 通用 寄存器 80 字节 0EFh 0F0h 06Fh 070h 公共 RAM 2012 Microchip Technology Inc. 07Fh 图注： 0FFh 公共 RAM （快速操作存储区 70h – 7Fh） 1A0h 通用 寄存器 80 字节 16Fh 170h 17Fh = 未实现的数据存储单元，读为 0。 公共 RAM （快速操作存储区 70h – 7Fh） 220h 通用 寄存器 80 字节 1EFh 1F0h 1FFh 公共 RAM （快速操作存储区 70h – 7Fh） 27Fh 30Bh 30Ch 30Dh 30Eh 30Fh 310h 311h 312h 313h 314h 315h 316h 317h 318h 319h 31Ah 31Bh 31Ch 31Dh 31Eh 31Fh 320h 公共 RAM （快速操作存储区 70h – 7Fh） 通用 寄存器 80 字节 2EFh 2F0h 2FFh 公共 RAM （快速操作存储区 70h – 7Fh） BANK 7 380h 内核寄存器 （表 3-2） 2A0h 通用 寄存器 80 字节 26Fh 270h BANK 6 300h — — — — — — — — — — — — — — — — — — — — 通用寄存器 16 字节 内核寄存器 （表 3-2） 38Bh 38Ch 38Dh 38Eh 38Fh 390h 391h 392h 393h 394h 395h 396h 397h 398h 399h 39Ah 39Bh 39Ch 39Dh 39Eh 39Fh 37Fh 公共 RAM （快速操作存储区 70h – 7Fh） IOCBP IOCBN IOCBF — — — — — — — — — 3A0h 未实现 读为 0 未实现 读为 0 36Fh 370h — — — — — IOCAP IOCAN IOCAF 3EFh 3F0h 3FFh 公共 RAM （快速操作存储区 70h – 7Fh） PIC16(L)F1508/9 DS41609A_CN 第 24 页 表 3-4： 2012 Microchip Technology Inc. 表 3-5： PIC16(L)F1508/9 存储器映射， BANK 8-23 BANK 8 400h BANK 9 480h 内核寄存器 （表 3-2） 初稿 40Bh 40Ch 40Dh 40Eh 40Fh 410h 411h 412h 413h 414h 415h 416h 417h 418h 419h 41Ah 41Bh 41Ch 41Dh 41Eh 41Fh 420h 内核寄存器 （表 3-2） 48Bh 48Ch 48Dh 48Eh 48Fh 490h 491h 492h 493h 494h 495h 496h 497h 498h 499h 49Ah 49Bh 49Ch 49Dh 49Eh 49Fh 4A0h — — — — — — — — — — — — — — — — — — — — 未实现 读为 0 46Fh 470h 4FFh BANK 16 800h DS41609A_CN 第 25 页 87Fh 图注： 8FFh 5FFh 97Fh = 未实现的数据存储单元，读为 0。 9FFh 6FFh A7Fh AFFh 7FFh BANK 23 内核寄存器 （表 3-2） 内核寄存器 （表 3-2） B8Bh B8Ch 未实现 读为 0 B6Fh B70h B7Fh 公共 RAM （快速操作存储区 70h – 7Fh） B80h B0Bh B0Ch 公共 RAM （快速操作存储区 70h – 7Fh） — — — — — — — — — — — — — — — — — — — — 未实现 读为 0 BANK 22 未实现 读为 0 AEFh AF0h 78Bh 78Ch 78Dh 78Eh 78Fh 790h 791h 792h 793h 794h 795h 796h 797h 798h 799h 79Ah 79Bh 79Ch 79Dh 79Eh 79Fh 7A0h 7EFh 7F0h 公共 RAM （快速操作存储区 70h – 7Fh） B00h A8Bh A8Ch 公共 RAM （快速操作存储区 70h – 7Fh） 77Fh 内核寄存器 （表 3-2） 未实现 读为 0 — — — — — — — — — — — — — — — — — — — — 内核寄存器 （表 3-2） 未实现 读为 0 BANK 21 内核寄存器 （表 3-2） A6Fh A70h 70Bh 70Ch 70Dh 70Eh 70Fh 710h 711h 712h 713h 714h 715h 716h 717h 718h 719h 71Ah 71Bh 71Ch 71Dh 71Eh 71Fh 720h 76Fh 770h 公共 RAM （快速操作存储区 70h – 7Fh） A80h A0Bh A0Ch 公共 RAM （快速操作存储区 70h – 7Fh） — — — — — CWG1DBR CWG1DBF CWG1CON0 CWG1CON1 CWG1CON2 — — — — — — — — — — BANK 15 780h 内核寄存器 （表 3-2） 未实现 读为 0 BANK 20 未实现 读为 0 9EFh 9F0h 68Bh 68Ch 68Dh 68Eh 68Fh 690h 691h 692h 693h 694h 695h 696h 697h 698h 699h 69Ah 69Bh 69Ch 69Dh 69Eh 69Fh 6A0h 6EFh 6F0h 公共 RAM （快速操作存储区 70h – 7Fh） A00h 98Bh 98Ch 公共 RAM （快速操作存储区 70h – 7Fh） 67Fh 内核寄存器 （表 3-2） 未实现 读为 0 — — — — — PWM1DCL PWM1DCH PWM1CON PWM2DCL PWM2DCH PWM2CON PWM3DCL PWM3DCH PWM3CON PWM4DCL PWM4DCH PWM4CON — — — BANK 14 700h 内核寄存器 （表 3-2） 未实现 读为 0 BANK 19 内核寄存器 （表 3-2） 96Fh 970h 60Bh 60Ch 60Dh 60Eh 60Fh 610h 611h 612h 613h 614h 615h 616h 617h 618h 619h 61Ah 61Bh 61Ch 61Dh 61Eh 61Fh 620h 64Fh 650h 公共 RAM （快速操作存储区 70h – 7Fh） 980h 90Bh 90Ch 公共 RAM （快速操作存储区 70h – 7Fh） — — — — — — — — — — — — — — — — — — — — BANK 13 680h 内核寄存器 （表 3-2） 未实现 读为 0 BANK 18 未实现 读为 0 8EFh 8F0h 58Bh 58Ch 58Dh 58Eh 58Fh 590h 591h 592h 593h 594h 595h 596h 597h 598h 599h 59Ah 59Bh 59Ch 59Dh 59Eh 59Fh 5A0h 5EFh 5F0h 公共 RAM （快速操作存储区 70h – 7Fh） 900h 88Bh 88Ch 公共 RAM （快速操作存储区 70h – 7Fh） 57Fh 内核寄存器 （表 3-2） 未实现 读为 0 — — — — — — — — — — — — — — — — — — — — BANK 12 600h 内核寄存器 （表 3-2） 未实现 读为 0 BANK 17 内核寄存器 （表 3-2） 86Fh 870h 50Bh 50Ch 50Dh 50Eh 50Fh 510h 511h 512h 513h 514h 515h 516h 517h 518h 519h 51Ah 51Bh 51Ch 51Dh 51Eh 51Fh 520h 56Fh 570h 880h 80Bh 80Ch 内核寄存器 （表 3-2） 未实现 读为 0 公共 RAM （快速操作存储区 70h – 7Fh） BANK 11 580h 公共 RAM （快速操作存储区 70h – 7Fh） 未实现 读为 0 BEFh BF0h BFFh 公共 RAM （快速操作存储区 70h – 7Fh） PIC16(L)F1508/9 47Fh — — — — — — — — — — — — NCO1ACCL NCO1ACCH NCO1ACCU NCO1INCL NCO1INCH — NCO1CON NCO1CLK 4EFh 4F0h 公共 RAM （快速操作存储区 70h – 7Fh） BANK 10 500h PIC16(L)F1508/9 存储器映射， BANK 24-31 BANK 24 C00h BANK 25 C80h 内核寄存器 （表 3-2） 初稿 C0Bh C0Ch C0Dh C0Eh C0Fh C10h C11h C12h C13h C14h C15h C16h C17h C18h C19h C1Ah C1Bh C1Ch C1Dh C1Eh C1Fh C20h 内核寄存器 （表 3-2） C8Bh C8Ch C8Dh C8Eh C8Fh C90h C91h C92h C93h C94h C95h C96h C97h C98h C99h C9Ah C9Bh C9Ch C9Dh C9Eh C9Fh CA0h — — — — — — — — — — — — — — — — — — — — 未实现 读为 0 C6Fh C70h 2012 Microchip Technology Inc. CFFh 图注： 公共 RAM （快速操作存储区 70h – 7Fh） BANK 26 D00h — — — — — — — — — — — — — — — — — — — — 内核寄存器 （表 3-2） D0Bh D0Ch D0Dh D0Eh D0Fh D10h D11h D12h D13h D14h D15h D16h D17h D18h D19h D1Ah D1Bh D1Ch D1Dh D1Eh D1Fh D20h 未实现 读为 0 CEFh CF0h CFFh 公共 RAM （快速操作存储区 70h – 7Fh） BANK 27 D80h — — — — — — — — — — — — — — — — — — — — 内核寄存器 （表 3-2） D8Bh D8Ch D8Dh D8Eh D8Fh D90h D91h D92h D93h D94h D95h D96h D97h D98h D99h D9Ah D9Bh D9Ch D9Dh D9Eh D9Fh DA0h 未实现 读为 0 D6Fh D70h D7Fh = 未实现的数据存储单元，读为 0。 公共 RAM （快速操作存储区 70h – 7Fh） BANK 28 E00h — — — — — — — — — — — — — — — — — — — — 内核寄存器 （表 3-2） E0Bh E0Ch E0Dh E0Eh E0Fh E10h E11h E12h E13h E14h E15h E16h E17h E18h E19h E1Ah E1Bh E1Ch E1Dh E1Eh E1Fh E20h 未实现 读为 0 DEFh DF0h DFFh 公共 RAM （快速操作存储区 70h – 7Fh） BANK 29 E80h — — — — — — — — — — — — — — — — — — — — 内核寄存器 （表 3-2） E8Bh E8Ch E8Dh E8Eh E8Fh E90h E91h E92h E93h E94h E95h E96h E97h E98h E99h E9Ah E9Bh E9Ch E9Dh E9Eh E9Fh EA0h 未实现 读为 0 E6Fh E70h E7Fh 公共 RAM （快速操作存储区 70h – 7Fh） BANK 30 F00h — — — — — — — — — — — — — — — — — — — — BANK 31 F80h 内核寄存器 （表 3-2） F0Bh F0Ch F0Dh F0Eh F0Fh F10h F11h F12h F13h F14h F15h F16h F17h F18h F19h F1Ah F1Bh F1Ch F1Dh F1Eh F1Fh F20h 请参见表 3-7 了解寄存器 映射详细信息 内核寄存器 （表 3-2） F8Bh F8Ch F8Dh F8Eh F8Fh F90h F91h F92h F93h F94h F95h F96h F97h F98h F99h F9Ah F9Bh F9Ch F9Dh F9Eh F9Fh FA0h 请参见表 3-7 了解寄存器 映射详细信息 未实现 读为 0 EEFh EF0h EFFh 公共 RAM （快速操作存储区 70h – 7Fh） F6Fh F70h F7Fh 公共 RAM （快速操作存储区 70h – 7Fh） FEFh FF0h FFFh 公共 RAM （快速操作存储区 70h – 7Fh） PIC16(L)F1508/9 DS41609A_CN 第 26 页 表 3-6： PIC16(L)F1508/9 表 3-7： PIC16(L)F1508/9 存储器映射， BANK 30-31 Bank 31 Bank 30 F0Ch F0Dh F0Eh F0Fh F10h F11h F12h F13h F14h F15h F16h F17h F18h F19h F1Ah F1Bh F1Ch F1Dh F1Eh F1Fh F20h F21h F22h F23h F24h F25h F26h F27h F2Ah F2Bh F2Ch F2Dh F2Eh F2Fh F31h F31h F32h F6Fh 图注： — — — CLCDATA CLC1CON CLC1POL CLC1SEL0 CLC1SEL1 CLC1GLS0 CLC1GLS1 CLC1GLS2 CLC1GLS3 CLC2CON CLC2POL CLC2SEL0 CLC2SEL1 CLC2GLS0 CLC2GLS1 CLC2GLS2 CLC2GLS3 CLC3CON CLC3POL CLC3SEL0 CLC3SEL1 CLC3GLS0 CLC3GLS1 CLC3GLS2 CLC3GLS3 CLC4CON CLC4POL CLC4SEL0 CLC4SEL1 CLC4GLS0 CLC4GLS1 CLC4GLS2 CLC4GLS3 F8Ch 未实现 读为 0 FE3h FE4h FE5h FE6h FE7h FE8h FE9h FEAh FEBh FECh FEDh FEEh FEFh STATUS_SHAD WREG_SHAD BSR_SHAD PCLATH_SHAD FSR0L_SHAD FSR0H_SHAD FSR1L_SHAD FSR1H_SHAD — STKPTR TOSL TOSH 未实现 读为 0 = 未实现的数据存储单元，读为 0。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 27 页 PIC16(L)F1508/9 内核功能寄存器汇总 3.2.6 表 3-8 列出了内核功能寄存器，可从任何存储区访问这 些寄存器。 表 3-8： 地址 内核功能寄存器汇总 名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR/BOR 时的值 所有其他 复位时的值 Bank 0-31 x00h 或 INDF0 x80h 通过用 FSR0H/FSR0L 的内容寻址这个存储单元来寻址数据存储器 （不是物理寄存器） xxxx xxxx uuuu uuuu x01h 或 INDF1 x81h 通过用 FSR1H/FSR1L 的内容寻址这个存储单元来寻址数据存储器 （不是物理寄存器） xxxx xxxx uuuu uuuu x02h 或 PCL x82h 程序计数器 （Program Counter， PC）的最低有效字节 0000 0000 0000 0000 ---1 1000 ---q quuu x03h 或 STATUS x83h — — — TO PD Z DC C x04h 或 FSR0L x84h 间接数据存储器地址 0 低字节指针 0000 0000 uuuu uuuu x05h 或 FSR0H x85h 间接数据存储器地址 0 高字节指针 0000 0000 0000 0000 x06h 或 FSR1L x86h 间接数据存储器地址 1 低字节指针 0000 0000 uuuu uuuu x07h 或 FSR1H x87h 间接数据存储器地址 1 高字节指针 0000 0000 0000 0000 ---0 0000 ---0 0000 0000 0000 uuuu uuuu -000 0000 -000 0000 0000 0000 0000 0000 x08h 或 BSR x88h — x09h 或 WREG x89h — BSR<4:0> 工作寄存器 x0Ah 或 PCLATH x8Ah — x0Bh 或 INTCON x8Bh GIE 图注： — 程序计数器高 7 位的写缓冲区 PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF x = 未知， u = 不变， q = 值取决于具体条件， - = 未实现，读为 0， r = 保留。 阴影单元未实现，读为 0。 DS41609A_CN 第 28 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 3-9： 地址 特殊功能寄存器汇总 名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR/BOR 时的值 所有其他 复位时的值 Bank 0 00Ch PORTA — — RA5 RA4 RA3 RA2 RA1 RA0 --xx xxxx --xx xxxx 00Dh PORTB RB7 RB6 RB5 RB4 — — — — xxxx ---- xxxx ---- 00Eh PORTC RC7 RC6 RC5 RC4 RC3 RC2 RC1 RC0 xxxx xxxx xxxx xxxx 00Fh — 未实现 — — 010h — 未实现 — — 011h PIR1 TMR1GIF ADIF RCIF TXIF 012h PIR2 OSFIF C2IF C1IF 013h PIR3 — — — SSP1IF — — BCL1IF NCO1IF — — 000- -0-- 000- -0-- — CLC4IF CLC3IF CLC2IF CLC1IF ---- 0000 ---- 0000 TMR2IF TMR1IF 0000 0-00 0000 0-00 014h — 未实现 015h TMR0 8 位 Timer0 计数的保持寄存器 xxxx xxxx uuuu uuuu — 016h TMR1L 16 位 TMR1 计数最低有效字节的保持寄存器 xxxx xxxx uuuu uuuu 017h TMR1H 16 位 TMR1 计数最高有效字节的保持寄存器 018h T1CON 019h T1GCON TMR1CS<1:0> TMR1GE T1GPOL xxxx xxxx uuuu uuuu T1CKPS<1:0> T1GTM — T1GSPM T1OSCEN T1SYNC T1GGO/ DONE T1GVAL — TMR1ON T1GSS<1:0> 0000 00-0 uuuu uu-u 0000 0x00 uuuu uxuu 01Ah TMR2 Timer2 模块寄存器 01Bh PR2 Timer2 周期寄存器 01Ch T2CON 01Dh — 未实现 — — 01Eh — 未实现 — — 01Fh — 未实现 — — — 0000 0000 0000 0000 1111 1111 1111 1111 T2OUTPS<3:0> TMR2ON T2CKPS<1:0> -000 0000 -000 0000 Bank 1 —(2) 08Ch TRISA — — TRISA5 TRISA4 08Dh TRISB TRISB7 TRISB6 TRISB5 TRISB4 — — 08Eh TRISC TRISC7 TRISC6 TRISC5 TRISC4 TRISC3 TRISC2 08Fh — 未实现 — — 090h — 未实现 — — 091h PIE1 TMR1GIE ADIE RCIE TXIE TRISA2 SSP1IE — TRISA1 TRISA0 --11 1111 --11 1111 — — 1111 ---- 1111 ---- TRISC1 TRISC0 1111 1111 1111 1111 TMR2IE TMR1IE 0000 0-00 0000 0-00 092h PIE2 OSFIE C2IE C1IE — BCL1IE NCO1IE — — 000- 00-- 000- 00-- 093h PIE3 — — — — CLC4IE CLC3IE CLC2IE CLC1IE ---- 0000 ---- 0000 094h — 095h OPTION_REG WPUEN INTEDG TMR0CS TMR0SE PSA 096h PCON STKOVF STKUNF — RWDT 097h WDTCON — — 未实现 098h — 099h OSCCON — 09Ah OSCSTAT SOSCR 09Bh ADRESL — RMCLR PS<2:0> RI POR WDTPS<4:0> BOR 00-1 11qq qq-q qquu SWDTEN --01 0110 --01 0110 未实现 — — IRCF<3:0> — OSTS HFIOFR — — SCS<1:0> LFIOFR — 1111 1111 1111 1111 — -011 1-00 -011 1-00 HFIOFS 0-q0 --00 q-qq --qq xxxx xxxx uuuu uuuu A/D 结果寄存器的高字节 09Ch ADRESH 09Dh ADCON0 — 09Eh ADCON1 ADFM 09Fh ADCON2 xxxx xxxx uuuu uuuu CHS<4:0> ADCS<2:0> TRIGSEL<3:0> GO/DONE — — — — ADON ADPREF<1:0> — — -000 0000 -000 0000 0000 --00 0000 --00 0000 ---- 0000 ---- 图注： x = 未知， u = 不变， q = 值取决于具体条件， - = 未实现， r = 保留。阴影单元未实现，读为 0。 注 1： 仅限 PIC16F1508/9。 2： 未实现，读为 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 29 页 PIC16(L)F1508/9 表 3-9： 地址 特殊功能寄存器汇总 （续） 名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR/BOR 时的值 所有其他 复位时的值 Bank 2 10Ch LATA — — LATA5 LATA4 — LATA2 LATA1 LATA0 --xx -xxx --uu -uuu 10Dh LATB LATB7 LATB6 LATB5 LATB4 — — — — xxxx ---- uuuu ---- 10Eh LATC LATC7 LATC6 LATC5 LATC4 LATC3 LATC2 LATC1 LATC0 xxxx xxxx uuuu uuuu 10Fh — 未实现 — — 110h — 未实现 — — 111h CM1CON0 C1ON C1OUT 112h CM1CON1 C1INTP C1INTN 113h CM2CON0 C2ON C2OUT 114h CM2CON1 C2INTP C2INTN 115h CMOUT — — — — — — 116h BORCON SBOREN BORFS — — — — 117h FVRCON FVREN FVRRDY TSEN TSRNG 118h DACCON0 DACEN — DACOE1 DACOE2 119h DACCON1 — 11Ah 至 11Ch — C1OE — C1POL — C1PCH<1:0> C2OE C1SP — C2POL C2HYS — 0000 -100 0000 -100 C2SYNC 0000 -100 0000 -100 MC1OUT ---- --00 ---- --00 BORRDY 10-- ---q uu-- ---u 0000 -000 0000 -000 C2NCH<2:0> MC2OUT — CDAFVR<1:0> — C1SYNC C1NCH<2:0> C2SP — C2PCH<1:0> C1HYS DACPSS 0000 -000 0000 -000 ADFVR<1:0> — — DACR<4:0> 0-00 -0-- 0-00 -0----0 0000 ---0 0000 未实现 — 0q00 0000 0q00 0000 — — — — — 11Dh APFCON 11Eh — 未实现 — — 11Fh — 未实现 — — SSSEL T1GSEL CLC1SEL NCO1SEL ---0 0-00 ---0 0-00 Bank 3 18Ch ANSELA — — — ANSA4 — ANSA2 ANSA1 ANSA0 18Dh ANSELB — — ANSB5 ANSB4 — — — — --11 ---- --11 ---- 18Eh ANSELC ANSC7 ANSC6 — — ANSC3 ANSC2 ANSC1 ANSC0 11-- 1111 11-- 1111 18Fh — 未实现 — — 190h — 未实现 — — 191h PMADRL 闪存程序存储器地址寄存器的低字节 192h PMADRH 193h PMDATL 194h PMDATH — — 195h PMCON1 —(2) CFGS 196h PMCON2 197h VREGCON(1) 198h — 未实现 199h RCREG USART 接收数据寄存器 19Ah TXREG USART 发送数据寄存器 0000 0000 0000 0000 19Bh SPBRGL 波特率发生器数据寄存器的低字节 0000 0000 0000 0000 19Ch SPBRGH 波特率发生器数据寄存器的高字节 19Dh RCSTA 19Eh TXSTA 19Fh BAUDCON — 0000 0000 0000 0000 闪存程序存储器地址寄存器的高字节 -000 0000 -000 0000 闪存程序存储器读数据寄存器的低字节 xxxx xxxx uuuu uuuu 闪存程序存储器读数据寄存器的高字节 LWLO FREE WRERR --xx xxxx --uu uuuu WREN WR RD 闪存程序存储器控制寄存器 2 — SPEN — ---1 -111 ---1 -111 0000 x000 0000 q000 0000 0000 0000 0000 — — — — VREGPM 保留 ---- --01 ---- --01 — 0000 0000 0000 0000 RX9 SREN CREN ADDEN FERR OERR RX9D 0000 000x 0000 000x CSRC TX9 TXEN SYNC SENDB BRGH ABDOVF RCIDL — SCKP BRG16 — TRMT TX9D 0000 0010 0000 0010 WUE ABDEN 01-0 0-00 01-0 0-00 图注： x = 未知， u = 不变， q = 值取决于具体条件， - = 未实现， r = 保留。阴影单元未实现，读为 0。 注 1： 仅限 PIC16F1508/9。 2： 未实现，读为 1。 DS41609A_CN 第 30 页 — 0000 0000 0000 0000 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 3-9： 地址 特殊功能寄存器汇总 （续） 名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR/BOR 时的值 所有其他 复位时的值 Bank 4 20Ch WPUA — — WPUA5 WPUA4 WPUA3 WPUA2 WPUA1 WPUA0 --11 1111 --11 1111 20Dh WPUB WPUB7 WPUB6 WPUB5 WPUB4 — — — — 1111 ---- 1111 ---- 20Eh 至 210h — 未实现 — 同步串行口接收缓冲 / 发送寄存器 211h SSP1BUF 212h SSP1ADD ADD<7:0> 213h SSP1MSK MSK<7:0> 214h SSP1STAT SMP CKE D/A P 215h SSP1CON1 WCOL SSPOV SSPEN CKP 216h SSP1CON2 GCEN ACKSTAT ACKDT ACKEN RCEN PEN 217h SSP1CON3 ACKTIM PCIE SCIE BOEN SDAHT SBCDE 218h 至 21Fh — xxxx xxxx uuuu uuuu S 0000 0000 0000 0000 1111 1111 1111 1111 R/W UA BF 0000 0000 0000 0000 RSEN SEN 0000 0000 0000 0000 AHEN DHEN 0000 0000 0000 0000 SSPM<3:0> 0000 0000 0000 0000 — 未实现 — — — 未实现 — — — 未实现 — — — 未实现 — — Bank 5 28Ch 至 29Fh Bank 6 30Ch 至 31Fh Bank 7 38Ch 至 390h 391h IOCAP — — IOCAP5 IOCAP4 IOCAP3 IOCAP2 IOCAP1 IOCAP0 --00 0000 --00 0000 392h IOCAN — — IOCAN5 IOCAN4 IOCAN3 IOCAN2 IOCAN1 IOCAN0 --00 0000 --00 0000 393h IOCAF — — IOCAF5 IOCAF4 IOCAF3 IOCAF2 IOCAF1 IOCAF0 --00 0000 --00 0000 394h IOCBP IOCBP7 IOCBP6 IOCBP5 IOCBP4 — — — — 0000 ---- 0000 ---- 395h IOCBN IOCBN7 IOCBN6 IOCBN5 IOCBN4 — — — — 0000 ---- 0000 ---- 396h IOCBF IOCBF7 IOCBF6 IOCBF5 IOCBF4 — — — — 0000 ---- 0000 ---- 397h 至 39Fh — 未实现 — — — 未实现 — — — 未实现 — — Bank 8 40Ch 至 41Fh Bank 9 48Ch 至 497h 498h NCO1ACCL NCO1ACC<7:0> 0000 0000 0000 0000 499h NCO1ACCH NCO1ACC<15:8> 0000 0000 0000 0000 49Ah NCO1ACCU NCO1ACC<19:16> 0000 0000 0000 0000 49Bh NCO1INCL NCO1INC<7:0> 0000 0000 0000 0000 49Ch NCO1INCH NCO1INC<15:8> 0000 0000 0000 0000 49Dh — 49Eh NCO1CON 49Fh NCO1CLK 未实现 — N1EN N1OE N1PWS<2:0> N1OUT N1POL — — — — — — N1PFM N1CKS<1:0> 0000 --00 0000 --00 图注： x = 未知， u = 不变， q = 值取决于具体条件， - = 未实现， r = 保留。阴影单元未实现，读为 0。 注 1： 仅限 PIC16F1508/9。 2： 未实现，读为 1。 2012 Microchip Technology Inc. 初稿 — 0000 ---0 0000 ---0 DS41609A_CN 第 31 页 PIC16(L)F1508/9 表 3-9： 地址 特殊功能寄存器汇总 （续） POR/BOR 时的值 所有其他 复位时的值 未实现 — — 未实现 — — 未实现 — — 名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Bank 10 50Ch 至 51Fh — Bank 11 58Ch 至 59Fh — Bank 12 60Ch 至 610h — 611h PWM1DCL 612h PWM1DCH 613h PWM1CON0 614h PWM2DCL 615h PWM2DCH 616h PWM2CON0 617h PWM3DCL 618h PWM3DCH 619h PWM3CON0 61Ah PWM4DCL 61Bh PWM4DCH 61Ch PWM4CON0 61Dh 至 61Fh — PWM1DCL<7:6> — — — — — — PWM1DCH<7:0> PWM1EN xxxx xxxx uuuu uuuu PWM1OE PWM1OUT PWM1POL — — — — 0000 ---- 0000 ---- — — — — — 00-- ---- 00-- ---- PWM2DCL<7:6> — PWM2DCH<7:0> PWM2EN xxxx xxxx uuuu uuuu PWM2OE PWM2OUT PWM2POL — — — — 0000 ---- 0000 ---- — — — — — 00-- ---- 00-- ---- PWM3DCL<7:6> — PWM3DCH<7:0> PWM3EN xxxx xxxx uuuu uuuu PWM3OE PWM3OUT PWM3POL — — — — 0000 ---- 0000 ---- — — — — — 00-- ---- 00-- ---- PWM4DCL<7:6> — PWM4DCH<7:0> PWM4EN 00-- ---- 00-- ---- — PWM4OE PWM4OUT PWM4POL xxxx xxxx uuuu uuuu — — — 0000 ---- 0000 ---- 未实现 — — 未实现 — — Bank 13 68Ch 至 690h — 691h CWG1DBR — — CWG1DBR<5:0> 692h CWG1DBF — — CWG1DBF<5:0> 693h CWG1CON0 G1EN G1OEB 694h CWG1CON1 695h CWG1CON2 696h 至 69Fh — G1ASDLB<1:0> G1ASE G1ARSEN G1OEA G1POLB G1POLA — G1ASDLA<1:0> — — G1ASDC2 — --00 0000 --00 0000 --xx xxxx --xx xxxx — G1CS0 G1IS<2:0> 0000 0--0 0000 0--0 0000 -000 0000 -000 G1ASDC1 G1ASDSFLT G1ASDSCLC2 00-- --00 00-- --00 未实现 — 图注： x = 未知， u = 不变， q = 值取决于具体条件， - = 未实现， r = 保留。阴影单元未实现，读为 0。 注 1： 仅限 PIC16F1508/9。 2： 未实现，读为 1。 DS41609A_CN 第 32 页 初稿 2012 Microchip Technology Inc. — PIC16(L)F1508/9 表 3-9： 地址 特殊功能寄存器汇总 （续） 名称 POR/BOR 时的值 所有其他 复位时的值 未实现 — — 未实现 — — Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Bank 14-29 x0Ch/ x8Ch — x1Fh/ x9Fh — Bank 30 F0Ch 至 F0Eh — F0Fh CLCDATA — — — — F10h CLC1CON LC1EN LC1OE LC1OUT LC1INTP F11h CLC1POL LC1POL — — — F12h CLC1SEL0 F13h CLC1SEL1 F14h CLC1GLS0 LC1G1D4T LC1G1D4N LC1G1D3T LC1G1D3N LC1G1D2T LC1G1D2N LC1G1D1T LC1G1D1N xxxx xxxx uuuu uuuu F15h CLC1GLS1 LC1G2D4T LC1G2D4N LC1G2D3T LC1G2D3N LC1G2D2T LC1G2D2N LC1G2D1T LC1G2D1N xxxx xxxx uuuu uuuu F16h CLC1GLS2 LC1G3D4T LC1G3D4N LC1G3D3T LC1G3D3N LC1G3D2T LC1G3D2N LC1G3D1T LC1G3D1N xxxx xxxx uuuu uuuu F17h CLC1GLS3 LC1G4D4T LC1G4D4N LC1G4D3T LC1G4D3N LC1G4D2T LC1G4D2N LC1G4D1T LC1G4D1N F18h CLC2CON LC2EN LC2OE F19h CLC2POL LC2POL — F1Ah CLC2SEL0 F1Bh CLC2SEL1 F1Ch CLC2GLS0 LC2G1D4T LC2G1D4N LC2G1D3T LC2G1D3N LC2G1D2T LC2G1D2N LC2G1D1T LC2G1D1N xxxx xxxx uuuu uuuu F1Dh CLC2GLS1 LC2G2D4T LC2G2D4N LC2G2D3T LC2G2D3N LC2G2D2T LC2G2D2N LC2G2D1T LC2G2D1N xxxx xxxx uuuu uuuu F1Eh CLC2GLS2 LC2G3D4T LC2G3D4N LC2G3D3T LC2G3D3N LC2G3D2T LC2G3D2N LC2G3D1T LC2G3D1N xxxx xxxx uuuu uuuu F1Fh CLC2GLS3 LC2G4D4T LC2G4D4N LC2G4D3T LC2G4D3N LC2G4D2T LC2G4D2N LC2G4D1T LC2G4D1N F20h CLC3CON LC3EN LC3OE F21h CLC3POL LC3POL — F22h CLC3SEL0 F23h CLC3SEL1 F24h CLC3GLS0 LC3G1D4T LC3G1D4N LC3G1D3T LC3G1D3N LC3G1D2T LC3G1D2N LC3G1D1T LC3G1D1N xxxx xxxx uuuu uuuu F25h CLC3GLS1 LC3G2D4T LC3G2D4N LC3G2D3T LC3G2D3N LC3G2D2T LC3G2D2N LC3G2D1T LC3G2D1N xxxx xxxx uuuu uuuu F26h CLC3GLS2 LC3G3D4T LC3G3D4N LC3G3D3T LC3G3D3N LC3G3D2T LC3G3D2N LC3G3D1T LC3G3D1N xxxx xxxx uuuu uuuu F27h CLC3GLS3 LC3G4D4T LC3G4D4N LC3G4D3T LC3G4D3N LC3G4D2T LC3G4D2N LC3G4D1T LC3G4D1N F28h CLC4CON LC4EN LC4OE F29h CLC4POL LC4POL — F2Ah CLC4SEL0 MLC4OUT MLC3OUT LC1INTN MLC2OUT LC1G4POL LC1G3POL LC1G2POL — LC1D2S<2:0> — LC1D1S<2:0> — LC1D4S<2:0> — LC1D3S<2:0> LC2OUT LC2INTP — — LC2INTN LC2G4POL LC2G3POL LC2G2POL — — LC2D1S<2:0> — LC2D4S<2:0> — LC2D3S<2:0> LC3INTP — — LC3INTN LC3G4POL LC3G3POL LC3G2POL — — LC3D1S<2:0> — LC3D4S<2:0> — LC3D3S<2:0> LC4OUT LC4INTP — — LC4INTN LC1G1POL -xxx -xxx -uuu -uuu LC4G4POL LC4G3POL LC4G2POL LC4D1S<2:0> LC4D4S<2:0> LC4D3S<2:0> xxxx xxxx uuuu uuuu 0000 0000 0000 0000 LC2G1POL 0--- xxxx 0--- uuuu -xxx -xxx -uuu -uuu -xxx -xxx -uuu -uuu xxxx xxxx uuuu uuuu 0000 0000 0000 0000 LC3G1POL 0--- xxxx 0--- uuuu -xxx -xxx -uuu -uuu -xxx -xxx -uuu -uuu LC4MODE<2:0> LC4D2S<2:0> 0--- xxxx 0--- uuuu -xxx -xxx -uuu -uuu LC3MODE<2:0> LC3D2S<2:0> ---- 0000 ---- 0000 0000 0000 0000 0000 LC2MODE<2:0> LC2D2S<2:0> LC3OUT MLC1OUT LC1MODE<2:0> xxxx xxxx uuuu uuuu 0000 0000 0000 0000 LC4G1POL 0--- xxxx 0--- uuuu -xxx -xxx -uuu -uuu F2Bh CLC4SEL1 F2Ch CLC4GLS0 LC4G1D4T LC4G1D4N LC4G1D3T LC4G1D3N LC4G1D2T LC4G1D2N LC4G1D1T LC4G1D1N xxxx xxxx uuuu uuuu F2Dh CLC4GLS1 LC4G2D4T LC4G2D4N LC4G2D3T LC4G2D3N LC4G2D2T LC4G2D2N LC4G2D1T LC4G2D1N xxxx xxxx uuuu uuuu F2Eh CLC4GLS2 LC4G3D4T LC4G3D4N LC4G3D3T LC4G3D3N LC4G3D2T LC4G3D2N LC4G3D1T LC4G3D1N xxxx xxxx uuuu uuuu F2Fh CLC4GLS3 LC4G4D4T LC4G4D4N LC4G4D3T LC4G4D3N LC4G4D2T LC4G4D2N LC4G4D1T LC4G4D1N xxxx xxxx uuuu uuuu — 未实现 F30h 至 F6Fh -xxx -xxx -uuu -uuu — 图注： x = 未知， u = 不变， q = 值取决于具体条件， - = 未实现， r = 保留。阴影单元未实现，读为 0。 注 1： 仅限 PIC16F1508/9。 2： 未实现，读为 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 33 页 — PIC16(L)F1508/9 表 3-9： 地址 特殊功能寄存器汇总 （续） 名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR/BOR 时的值 所有其他 复位时的值 — — Bank 31 F8Ch — FE3h — FE4h STATUS_ 未实现 — — — — — Z_SHAD DC_SHAD C_SHAD ---- -xxx ---- -uuu SHAD FE5h WREG_ 工作寄存器的影子寄存器 xxxx xxxx uuuu uuuu SHAD FE6h — BSR_ — — 存储区选择寄存器的影子寄存器 ---x xxxx ---u uuuu SHAD FE7h — PCLATH_ 程序计数器锁存器高字节寄存器的影子寄存器 -xxx xxxx uuuu uuuu SHAD FE8h FSR0L_ 间接数据存储器地址 0 低字节指针的影子寄存器 xxxx xxxx uuuu uuuu 间接数据存储器地址 0 高字节指针的影子寄存器 xxxx xxxx uuuu uuuu 间接数据存储器地址 1 低字节指针的影子寄存器 xxxx xxxx uuuu uuuu 间接数据存储器地址 1 高字节指针的影子寄存器 xxxx xxxx uuuu uuuu SHAD FE9h FSR0H_ SHAD FEAh FSR1L_ SHAD FEBh FSR1H_ SHAD FECh — 未实现 — FEDh STKPTR FEEh TOSL 栈顶低字节 FEFh TOSH — — — — 当前堆栈指针 xxxx xxxx uuuu uuuu 栈顶高字节 -xxx xxxx -uuu uuuu 图注： x = 未知， u = 不变， q = 值取决于具体条件， - = 未实现， r = 保留。阴影单元未实现，读为 0。 注 1： 仅限 PIC16F1508/9。 2： 未实现，读为 1。 DS41609A_CN 第 34 页 — ---1 1111 ---1 1111 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 PCL 和 PCLATH 3.3 3.3.2 计算 GOTO 是通过向程序计数器加一个偏移量 （ADDWF PCL）来实现的。当使用计算 GOTO 方法执行表读操 作时，应注意表地址是否跨越了 PCL 存储器边界（每 个存储块为 256 字节） 。请参见应用笔记 AN556， “Implementing a Table Read”（DS00556）。 程序计数器 （PC）为 15 位宽。其低字节来自可读写的 PCL 寄存器，高字节 （PC<14:8>）来自 PCLATH，不 能直接读写。任何复位都将清零 PC。图 3-4 显示了装 载 PC 值的 5 种情形。 图 3-4： 不同情形下 PC 的装载 14 PCH PCL 0 PC 6 7 3.3.3 ALU运算结果 14 PCH PCL 6 4 0 如果使用 CALL 指令， PCH<2:0> 和 PCL 寄存器中 将装入 CALL 指令的操作数。 PCH<6:3> 中将装入 PCLATH<6:3>。 0 GOTO , CALL PC CALLW 指令通过将 PCLATH 和 W 组合构成目标地址来 支持计算调用。计算 CALLW 通过向 W 寄存器中装入所 需地址并执行 CALLW 来实现。PCL 寄存器中装入 W 的 值， PCH 中装入 PCLATH 的值。 11 操作码 <10:0> PCLATH 14 PCH PCL 0 PC 6 7 0 CALLW 3.3.4 W 14 PCH PCL 0 PC BRW 如果使用 BRW，则向 W 寄存器中装入所需的无符号地 址，然后执行 BRW。整个 PC 中将装入地址 PC + 1 + W。 15 PC + W 14 PCH 跳转 跳转指令会将一个偏移量与 PC 相加。这使得可以实现 可重定位代码和跨越页边界的代码。存在两种跳转形 式：BRW 和 BRA。在两种形式中， PC 都会发生递增， 以便取下一条指令。使用任一跳转指令时，都可以跨越 PCL 存储器边界。 8 PCLATH 计算函数调用 利用计算函数 CALL，程序可以维护一些函数表，并提 供另一种执行状态机或查找表的方式。当使用计算函数 CALL 执行表读操作时，应注意表地址是否跨越了 PCL 存储器边界 （每个存储块为 256 字节）。 以PCL作为 目标寄存器 的指令 8 0 PCLATH 计算 GOTO PCL PC 如果使用 BRA，整个 PC 中将装入 PC + 1 + BRA 指令操 作数的有符号值。 0 BRA 15 PC + 操作码 <8:0> 3.3.1 修改 PCL 在执行以 PCL 寄存器作为目标寄存器的任何指令的同 时，也 会 使程 序 计 数 器 的 PC<14:8> 位 （PCH）被 PCLATH 寄存器的内容所代替。这使得可以通过将所需 的高 7 位写入 PCLATH 寄存器来改变程序计数器的整个 内容。当将低 8 位写入 PCL 寄存器时，程序计数器的所 有 15 位都将变为 PCLATH 寄存器中和那些被写入 PCL 寄存器的值。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 35 页 PIC16(L)F1508/9 3.4 堆栈 通过 TOSH、TOSL 和 STKPTR 寄存器可以使用堆栈。 STKPTR 是堆栈指针的当前值。TOSH:TOSL 寄存器对 指向栈顶。两个寄存器都是可读写的。由于 PC 的大小 为 15 位，所以 TOS 拆分为 TOSH 和 TOSL。要访问堆 栈，可以调整 STKPTR 的值 （它会决定 TOSH:TOSL 位置），然后读 / 写 TOSH:TOSL。STKPTR 的宽度为 5 位，以允许检测上溢和下溢。 所有器件都具有 16 级 x 15 位宽的硬件堆栈 （见图 3-5 至图 3-8）。堆栈既不占用程序存储空间，也不占用数据 存储空间。当执行 CALL 或 CALLW 指令，或者中断导致 程序跳转时，PC 值将被压入堆栈。而在执行 RETURN、 RETLW 或 RETFIE 指令时，将从堆栈中弹出 PC 值。 PCLATH 不受压栈或出栈操作的影响。 如果 STVREN 位被设定为 0（配置字），堆栈将作为循 环缓冲区工作。这意味着在压栈 16 次后，第 17 次压入 堆栈的值将会覆盖第一次压栈时所保存的值，而第18次 压入堆栈的值将覆盖第二次压栈时所保存的值，依此类 推。无论是否使能了复位， STKOVF 和 STKUNF 标志 位都将在上溢 / 下溢时置 1。 注 注： 在允许中断的情况下，在修改 STKPTR 时 需要小心。 在正常程序操作期间，CALL、CALLW 和中断会使 STKPTR 递增，而 RETLW、 RETURN 和 RETFIE 会使 STKPTR 递减。在任意时刻，都可以通过检查 STKPTR 来确定所剩余的堆栈空间。 STKPTR 总是指向堆栈中 当前使用的位置。因此， CALL 或 CALLW 会先递增 STKPTR，然后再写入 PC，而返回操作则会先取出 PC，然后再递减 STKPTR。 1： 不 存 在 被 称 为 PUSH 或 PO P 的 指令 / 助 记 符。堆 栈 的 压 入 或 弹 出 是 源 于 执 行了 CALL、CALLW、RETURN、RETLW 和 RETFIE 指令，或源于跳转到中断向量 地址。 图 3-5： 访问堆栈 3.4.1 关于访问堆栈的示例，请参见图 3-5 至图 3-8。 访问堆栈示例 1 TOSH:TOSL 0x0F STKPTR = 0x1F ⽕ℶේᷜԡ ˄STVREN = 0˅ 0x0E 0x0D 0x0C 0x0B 0x0A 0x09 ߱ྟ࣪ේᷜ䜡㕂˖ 0x08 ԡПৢˈේᷜЎぎDŽぎේᷜӮ㹿߱ྟ ࣪ˈՓේᷜᣛ䩜ᣛ0x1FDŽབᵰՓ㛑њ ේᷜϞ⑶/ϟ⑶ԡˈ߭TOSH/TOSLᆘ ᄬ఼ᇚ䖨ಲ0DŽབᵰේᷜϞ⑶/ϟ⑶ԡ 㹿⽕ℶˈ߭TOSH/TOSLᆘᄬ఼ᇚ䖨ಲ ේᷜഄഔ0x0FⱘݙᆍDŽ 0x07 0x06 0x05 0x04 0x03 0x02 0x01 0x00 TOSH:TOSL DS41609A_CN 第 36 页 0x1F 0x0000 初稿 STKPTR = 0x1F Փ㛑ේᷜԡ ˄STVREN = 1˅ 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 3-6： 访问堆栈示例 2 0x0F 0x0E 0x0D 0x0C 0x0B 0x0A 0x09 䆹ᰒ⼎њϔCALLऩЁᮁৢⱘ ේᷜ䜡㕂DŽབᵰᠻ㸠њRETURNᣛҸˈ߭ 䖨ಲഄഔᇚ㹿ᬒܹᑣ䅵఼᭄ˈᑊϨේᷜ ᣛ䩜䗦ޣЎぎේᷜ⢊ᗕ˄0x1F˅DŽ 0x08 0x07 0x06 0x05 0x04 0x03 0x02 0x01 TOSH:TOSL 图 3-7： 0x00 䖨ಲഄഔ STKPTR = 0x00 访问堆栈示例 3 0x0F 0x0E 0x0D 0x0C ϗCALL݁CALLࡴϔЁᮁПৢˈ ේᷜ䜡㕂㉏ԐѢᎺDŽϔ㋏߫RETURNᣛ ҸӮ䞡ഄᇚ䖨ಲഄഔᬒܹᑣ䅵఼᭄ᑊ ᔍߎේᷜDŽ 0x0B 0x0A 0x09 0x08 0x07 TOSH:TOSL 2012 Microchip Technology Inc. 0x06 䖨ಲഄഔ 0x05 䖨ಲഄഔ 0x04 䖨ಲഄഔ 0x03 䖨ಲഄഔ 0x02 䖨ಲഄഔ 0x01 䖨ಲഄഔ 0x00 䖨ಲഄഔ 初稿 STKPTR = 0x06 DS41609A_CN 第 37 页 PIC16(L)F1508/9 图 3-8： 访问堆栈示例 4 TOSH:TOSL 3.4.2 0x0F 䖨ಲഄഔ 0x0E 䖨ಲഄഔ 0x0D 䖨ಲഄഔ 0x0C 䖨ಲഄഔ 0x0B 䖨ಲഄഔ 0x0A 䖨ಲഄഔ 0x09 䖨ಲഄഔ 0x08 䖨ಲഄഔ 0x07 䖨ಲഄഔ 0x06 䖨ಲഄഔ 0x05 䖨ಲഄഔ 0x04 䖨ಲഄഔ 0x03 䖨ಲഄഔ 0x02 䖨ಲഄഔ 0x01 䖨ಲഄഔ 0x00 䖨ಲഄഔ ේᷜ⒵ᯊˈϟϔϾCALLЁᮁӮᇚ ේᷜᣛ䩜䆒㕂Ў0x10DŽᅗㄝৠѢഄഔ 0x00ˈ᠔ҹේᷜᇚӮᡬಲˈᑊ㽚Ⲫ 0x00໘ⱘ䖨ಲഄഔDŽབᵰՓ㛑њේᷜ Ϟ⑶/ϟ⑶ԡˈ߭Ӯথ⫳ԡˈ㗠ϡ Ӯ㽚Ⲫᄬټऩܗ0x00DŽ STKPTR = 0x10 上溢 / 下溢复位 如果配置字中的 STVREN 位被设定为 1，则在压栈操作 超过堆栈第 16 级或出栈操作超过堆栈第 1 级时，器件 会发生复位，并将 PCON 寄存器中的相应位 （分别为 STKOVF 或 STKUNF）置 1。 3.5 间接寻址 INDFn 寄存器不是物理寄存器。访问 INDFn 寄存器的 所有指令实际上访问的是由文件选择寄存器（FSR）指 定的地址处的寄存器。如果 FSRn 地址指定了两个 INDFn 寄存器中的一个，则读操作将返回 0，写操作将 不会发生 （虽然状态位可能会受影响）。 FSRn 寄存器 值由 FSRnH 和 FSRnL 对构成。 FSR 寄存器构成一个 16 位地址，支持 65536 个存储单 元的寻址空间。这些存储单元分为 3 个存储器区域： • 传统数据存储器 • 线性数据存储器 • 闪存程序存储器 DS41609A_CN 第 38 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 3-9： 间接寻址 0x0000 0x0000 传统 数据存储器 0x0FFF 0x1000 0x1FFF 0x2000 0x0FFF 保留 线性 数据存储器 0x29AF 0x29B0 FSR 地址范围 保留 0x7FFF 0x8000 0x0000 闪存 程序存储器 0xFFFF 注： 0x7FFF 不是所有存储器区域都能完全实现。关于存储器限制，请参见器件存储器表。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 39 页 PIC16(L)F1508/9 传统数据存储器 3.5.1 传统数据存储器是从FSR地址0x000至FSR地址0xFFF 的区域。这些地址对应于所有 SFR、 GPR 和公共寄存 器的绝对地址。 图 3-10： 传统数据存储器映射 直接寻址 4 BSR 0 6 间接寻址 来自操作码 0 7 0 存储区选择 FSRxH 0 存储单元选择 0 0 7 FSRxL 0 0 存储区选择 00000 00001 00010 11111 Bank 0 Bank 1 Bank 2 Bank 31 存储单元选择 0x00 0x7F DS41609A_CN 第 40 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 线性数据存储器 3.5.2 线性数据存储器是从 FSR 地址 0x2000 至 FSR 地址 0x29AF 的区域。该区域是一个虚拟区域，它指向所有 存储区中 80 字节的 GPR 存储块。 为了可以更方便地访问常量数据，整个闪存程序存储器 都映射到 FSR 地址空间的上半部分。当 FSRnH 的 MSB 置 1 时，低 15 位为程序存储器中将通过 INDF 访问的地 址。对于每个存储单元，只有低 8 位可通过 INDF 访问。 对闪存程序存储器的写操作无法通过 FSR/INDF 接口实 现。对于通过 FSR/INDF 接口访问闪存程序存储器的所 有指令，都需要一个额外的指令周期才能完成操作。 未实现的存储器将读为0x00。通过使用线性数据存储器 区域，可以支持大于 80 字节的缓冲区，因为在 FSR 递 增至超过一个存储区时，将会直接转至下一个存储区的 GPR 存储器。 16 字节的公共存储器不包含在线性数据存储器区域中。 图 3-11： 7 FSRnH 0 0 1 图 3-12： 线性数据存储器映射 0 7 存储单元选择 闪存程序存储器 3.5.3 FSRnL 7 1 FSRnH 0 7 FSRnL 0 0 存储单元选择 0x2000 闪存程序存储器映射 0x8000 0x0000 0x020 Bank 0 0x06F 0x0A0 闪存 程序 存储器 （低 8 位） Bank 1 0x0EF 0x120 Bank 2 0x16F 0xF20 0xFFFF Bank 30 0x29AF 2012 Microchip Technology Inc. 0x7FFF 0xF6F 初稿 DS41609A_CN 第 41 页 PIC16(L)F1508/9 注： DS41609A_CN 第 42 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 4.0 器件配置 器件配置功能由配置字、代码保护和器件 ID 组成。 4.1 配置字 有几个配置字位可用于选择不同的振荡器和存储器保护 选项。这些位实现为位于8007h的配置字1和位于8008h 的配置字 2。 注： 配置字中的 DEBUG 位由器件开发工具（包 括调试器和编程器）自动管理。对于正常器 件工作，该位应保持为 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 43 页 PIC16(L)F1508/9 寄存器 4-1： CONFIG1：配置字 1 R/P-1 R/P-1 R/P-1 FCMEN IESO CLKOUTEN R/P-1 R/P-1 BOREN<1:0> U-1 — bit 13 R/P-1 R/P-1 R/P-1 CP MCLRE PWRTE bit 8 R/P-1 R/P-1 R/P-1 WDTE<1:0> R/P-1 R/P-1 FOSC<2:0> bit 7 bit 0 图注： R = 可读位 P = 可编程位 U = 未实现位，读为 1 0 = 清零 1=置1 -n = 空白时或批量擦除后的值 bit 13 FCMEN：故障保护时钟监视器使能位 1 = 使能故障保护时钟监视器 0 = 禁止故障保护时钟监视器 bit 12 IESO：内 / 外部切换位 1 = 使能内 / 外部切换模式 0 = 禁止内 / 外部切换模式 bit 11 CLKOUTEN：时钟输出使能位 1 = 禁止 CLKOUT 功能。 CLKOUT 引脚为 I/O 功能 0 = 在 CLKOUT 引脚上使能 CLKOUT 功能 bit 10-9 BOREN<1:0>：欠压复位使能位 (1) 11 = 使能 BOR 10 = 在工作期间使能 BOR，在休眠期间禁止 BOR 01 = BOR 由 BORCON 寄存器的 SBOREN 位控制 00 = 禁止 BOR bit 8 未实现：读为 1 bit 7 CP：代码保护位 (2) 1 = 禁止程序存储器代码保护 0 = 使能程序存储器代码保护 bit 6 MCLRE：MCLR/VPP 引脚功能选择位 如果 LVP 位 = 1： 该位被忽略。 如果 LVP 位 = 0： 1 = MCLR/VPP 引脚功能为 MCLR ；使能弱上拉。 0 = MCLR/VPP 引脚功能为数字输入； MCLR 在内部被禁止；弱上拉由 WPUE3 位控制。 bit 5 PWRTE：上电延时定时器使能位 1 = 禁止 PWRT 0 = 使能 PWRT bit 4-3 WDTE<1:0>：看门狗定时器使能位 11 = 使能 WDT 10 = 在运行时使能 WDT，在休眠时禁止 WDT 01 = WDT 由 WDTCON 寄存器的 SWDTEN 位控制 00 = 禁止 WDT bit 2-0 FOSC<2:0>：振荡器选择位 111 = ECH：外部时钟，高功耗模式：在 CLKIN 引脚上 110 = ECM：外部时钟，中等功耗模式：在 CLKIN 引脚上 101 = ECL：外部时钟，低功耗模式：在 CLKIN 引脚上 100 = INTOSC 振荡器：CLKIN 引脚为 I/O 功能 011 = EXTRC 振荡器：外部 RC 电路连接到 CLKIN 引脚 010 = HS 振荡器：高速晶振 / 谐振器连接在 OSC1 和 OSC2 引脚之间 001 = XT 振荡器：晶振 / 谐振器连接在 OSC1 和 OSC2 引脚之间 000 = LP 振荡器：低功耗晶振连接在 OSC1 和 OSC2 引脚之间 注 1： 使能欠压复位时并不会自动使能上电延时定时器。 2： 使能代码保护之后，只能通过批量擦除器件来禁止它。 DS41609A_CN 第 44 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 4-2： CONFIG2：配置字 2 R/P-1 LVP R/P-1 (3) DEBUG R/P-1 R/P-1 R/P-1 U-1 LPBOR BORV STVREN — bit 13 bit 8 U-1 U-1 U-1 U-1 U-1 U-1 — — — — — — bit 7 R/P-1 R/P-1 WRT<1:0> bit 0 图注： R = 可读位 P = 可编程位 U = 未实现位，读为 1 0 = 清零 1=置1 -n = 空白时或批量擦除后的值 bit 13 LVP：低电压编程使能位 (1) 1 = 使能低电压编程 0 = 必须使用 MCLR 上的高电压进行编程 bit 12 DEBUG：在线调试器模式位 (3) 1 = 禁止在线调试器， ICSPCLK 和 ICSPDAT 是通用 I/O 引脚 0 = 使能在线调试器， ICSPCLK 和 ICSPDAT 专用于调试器 bit 11 LPBOR：低功耗 BOR 使能位 1 = 禁止低功耗欠压复位 0 = 使能低功耗欠压复位 bit 10 BORV：欠压复位电压选择位 (2) 1 = 欠压复位电压 （VBOR），选择低跳变点。 0 = 欠压复位电压 （VBOR），选择高跳变点。 bit 9 STVREN：堆栈上溢 / 下溢复位使能位 1 = 堆栈上溢或下溢将导致复位 0 = 堆栈上溢或下溢不会导致复位 bit 8-2 未实现：读为 1 bit 1-0 WRT<1:0>：闪存自写保护位 2 kW 闪存： 11 = 写保护关闭 10 = 000h 至 1FFh 被写保护， 200h 至 7FFh 可被修改 01 = 000h 至 3FFh 被写保护， 400h 至 7FFh 可被修改 00 = 000h 至 7FFh 被写保护，没有地址可被修改 注 1： 当通过 LVP 进入编程模式时，不能将 LVP 位编程为 0。 2： 关于具体跳变点电压，请参见 VBOR 参数。 3： 配置字中的 DEBUG 位由器件开发工具 （包括调试器和编程器）自动管理。对于正常器件工作，该位应保 持为 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 45 页 PIC16(L)F1508/9 4.2 代码保护 通过代码保护，可以防止对器件的未授权访问。对程序 存储器的内部访问不会受任何代码保护设置影响。 4.2.1 程序存储器保护 整个程序存储空间都通过配置字中的 CP 位来防止外部 读写操作。当 CP = 0 时，将禁止对程序存储器的外部 读写操作，读取时将返回全 0。无论保护位的设置如何， CPU 都可以继续读取程序存储器。对程序存储器的写操 作则取决于写保护设置。更多信息，请参见第 4.3 节 “写保护”。 4.3 写保护 通过写保护，可以防止器件发生意外的自写操作。在保 护应用程序 （例如自举程序软件）的同时，可以允许对 程序存储器的其他区域进行修改。 配置字中的 WRT<1:0> 位定义受保护的程序存储块的 大小。 4.4 用户 ID 有 4 个存储单元（8000h-8003h）被指定为 ID 存储 单元，供用户存储校验和或其他代码标识号。在正常 执行期间，这些存储单元是可读写的。关于访问这些 存储单元的更多信息，请参见第 10.4 节 “用户 ID、 器件 ID 和配置字访问”。关于校验和计算的更多信 息，请参见 “PIC12(L)F1501/PIC16(L)F150X Memory Programming Specification”（DS41573）。 DS41609A_CN 第 46 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 器件 ID 和版本 ID 4.5 存储单元 8006h 是存储器件 ID 和版本 ID 的位置。高 9 位保存器件 ID。低 5 位保存版本 ID。关于访问这些存 储单元的更多信息，请参见第 10.4 节 “用户 ID、器件 ID 和配置字访问”。 开发工具（例如器件编程器和调试器）可用于读取器件 ID 和版本 ID。 寄存器 4-3： DEVICEID：器件 ID 寄存器 R R R R R R DEV<8:3> bit 13 R R bit 8 R R R DEV<2:0> R R R REV<4:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 1 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 P = 可编程位 bit 13-5 DEV<8:0>：器件 ID 位 器件 bit 4-0 DEVICEID<13:0> 值 DEV<8:0> REV<4:0> PIC16F1508 10 1101 001 x xxxx PIC16LF1508 10 1101 111 x xxxx PIC16F1509 10 1101 010 x xxxx PIC16LF1509 10 1101 000 x xxxx REV<4:0>：版本 ID 位 这些位用于指示版本 （见上面 DEV<8:0> 下的表格）。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 47 页 PIC16(L)F1508/9 注： DS41609A_CN 第 48 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 5.0 5.1 振荡器模块 （带故障保护时钟监 视器） 1. 概述 2. 振荡器模块可配置为以下 8 种时钟模式之一。 振荡器模块具有多种时钟源和选择特性，从而使其应用 非常广泛，同时最大限度地发挥性能并降低功耗。图5-1 给出了振荡器模块的框图。 3. 4. 5. 时钟源可由外部振荡器、石英晶体谐振器、陶瓷谐振器 以及阻容（Resistor-Capacitor，RC）电路提供。此外， 系统时钟源可由两个内部振荡器之一提供，并通过软件 来选择速度。其他时钟特性包括： 6. • 可通过软件选择外部或内部系统时钟源。 • 双速启动模式，最大限度地缩短外部振荡器起振与 代码执行之间的延时。 • 故障保护时钟监视器 （Fail-Safe Clock Monitor， FSCM），用来检测外部时钟源 （LP、 XT、 HS、 EC 或 RC 模式）故障并自动切换到内部振荡器。 • 振荡器起振定时器 （Oscillator Start-up Timer， OST），可确保晶振源的稳定性。 • 快速启动振荡器使内部电路可以在切换至 16MHz HFINTOSC 之前上电并稳定下来。 2012 Microchip Technology Inc. 7. 8. ECL——外部时钟低功耗模式 （0 MHz 至 0.5 MHz） ECM——外部时钟中等功耗模式 （0.5 MHz 至 4 MHz） ECH——外部时钟高功耗模式 （4 MHz 至 20 MHz） LP——32 kHz 低功耗晶振模式 XT——中等增益晶振或陶瓷谐振器模式 （最高 4 MHz） HS——高增益晶振或陶瓷谐振器模式（4 MHz 至 20 MHz） RC——外部阻容 （RC） INTOSC——内部振荡器 （31 kHz 至 16 MHz） 时钟源模式通过配置字中的 FOSC<2:0> 位进行选择。 FOSC 位决定在器件初次上电时使用的振荡器类型。 EC 时钟模式依靠外部逻辑电平信号作为器件时钟源。 LP、 XT 和 HS 时钟模式要求器件在外部连接一个晶振 或谐振器。每种模式都针对不同频率范围而优化。 RC 时钟模式需要一个外部电阻和电容来设置振荡器频率。 INTOSC 内部振荡器模块可以产生低频和高频时钟源， 分别用 LFINTOSC 和 HFINTOSC 表示。（请参见内部 振荡器模块，图 5-1）。基于这两个时钟源，可以产生多 种器件时钟频率选择。 初稿 DS41609A_CN 第 49 页 PIC16(L)F1508/9 图 5-1： 简化的 PIC® MCU 时钟源框图 CLKIN/ OSC1/ SOSCI/ T1CKI 主时钟 主 振荡器 （OSC） 休眠 辅助时钟 辅助 振荡器 （SOSC） IRCF<3:0> CPU和 外设 MUX CLKOUT / OSC2 SOSCO/ T1G INTOSC 16 MHz 主振荡器 启动振荡器 31 kHz 时钟源 DS41609A_CN 第 50 页 后分频器 启动控制逻辑 MUX 4 16 MHz 8 MHz 4 MHz 2 MHz 1 MHz 500 kHz 250 kHz 125 kHz 62.5 kHz 31.25 kHz 31 kHz 时钟控制 3 FOSC<2:0> 2 SCS<1:0> WDT、PWRT和其他模块 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 5.2 时钟源类型 当选取 EC 模式时，振荡器起振定时器 （OST）被禁 止。因此，上电复位（POR）后或者从休眠中唤醒后的 操作不存在延时。因为 PIC® MCU 的设计是完全静态 的，停止外部时钟输入将使器件暂停工作并保持所有数 据完整。当再次启动外部时钟时，器件恢复工作，就好 像没有停止过一样。 时钟源可分为外部和内部模式。 外部时钟源依靠外部电路提供时钟源工作。例如：振荡 器模块 （EC 模式） 、石英晶体谐振器或陶瓷谐振器 （LP、 XT 和 HS 模式）以及阻容 （RC）模式电路。 内部时钟源内置于振荡器模块中。内部振荡器模块具有 两个内部振荡器，用于产生内部系统时钟源：16 MHz 高频内部振荡器 （HFINTOSC）和 31 kHz 低频内部振 荡器 （LFINTOSC）。 图 5-2： 外部时钟 （EC）模式的工作原理 来自外部 系统的时钟 通过 OSCCON 寄存器中的系统时钟选择 （SCS）位在 外部和内部时钟源之间选择系统时钟。更多信息，请参 见第 5.3 节 “时钟切换”。 PIC® MCU FOSC/4 或 I/O(1) 5.2.1 OSC2/CLKOUT 外部时钟源 通过执行以下操作之一，可以使用外部时钟源作为器件 系统时钟： 注 • 编程配置字中的 FOSC<2:0> 位，选择在器件复位 时用作默认系统时钟的外部时钟源。 • 写入 OSCCON 寄存器中的 SCS<1:0> 位，将系统 时钟源切换为： - 辅助振荡器 （在运行时），或者 - 由 FOSC 位的值决定的外部时钟源。 5.2.1.2 LP、 XT 和 HS 模式 LP 振荡器模式选择内部反相放大器的最低增益设定。 LP模式的电流消耗在三种模式中最小。该模式设计用来 驱动仅 32.768 kHz 的音叉 （Tuning Fork）型晶振 （钟 表晶振）。 EC 模式 外部时钟 （EC）模式允许外部产生的逻辑电平信号作 为系统时钟源。工作在该模式下时，外部时钟源连接到 OSC1 输 入。 OSC2/CLKOUT 可 用 作 通 用 I/O 或 CLKOUT。图 5-2 给出了 EC 模式的引脚连接图。 XT 振荡器模式选择内部反相放大器的中等增益设定。 XT 模式的电流消耗在三种模式中居中。该模式最适合 驱动具备中等驱动电平规格要求的谐振器。 HS 振荡器模式选择内部反相放大器的最高增益设定。 HS 模式的电流消耗在三种模式中最大。该模式最适合 驱动需要高驱动设定的谐振器。 EC 模式具有三种功耗模式，可通过配置字进行选择： • 高功耗， 4-20 MHz （FOSC = 111） • 中等功耗， 0.5-4 MHz （FOSC = 110） • 低功耗， 0-0.5 MHz （FOSC = 101） 2012 Microchip Technology Inc. 1： 输出取决于配置字的 CLKOUTEN 位。 LP、XT 和 HS 模式支持使用连接到 OSC1 和 OSC2 的 石英晶体谐振器或陶瓷谐振器 （图 5-3）。这三种模式 选择内部反相放大器的低、中或高增益设定，以支持各 种谐振器类型及速度。 更多信息，请参见第 5.3 节 “时钟切换”。 5.2.1.1 OSC1/CLKIN 图 5-3 和图 5-4 分别给出了石英晶体谐振器和陶瓷谐振 器的典型电路。 初稿 DS41609A_CN 第 51 页 PIC16(L)F1508/9 图 5-3： 石英晶振的工作原理 （LP、 XT 或 HS 模式） 图 5-4： 陶瓷谐振器的工作原理 （XT 或 HS 模式） PIC® MCU PIC® MCU OSC1/CLKIN C1 注 C1 至内部 逻辑 石英晶振 C2 OSC1/CLKIN RS (1) RF(2) 休眠 RP(3) OSC2/CLKOUT C2 陶瓷 谐振器 1： 对于具有低驱动电平规格的石英晶振，可能需 要串联一个电阻 （RS）。 注 2： RF 的值根据所选的振荡器模式变化（典型值在 2 M 至 10 M 之间）。 注 RS (1) RF(2) 休眠 OSC2/CLKOUT 1： 对于具有低驱动电平规格的陶瓷谐振器，可能 需要串联一个电阻 （RS）。 2：RF 的值根据所选的振荡器模式变化 （典型值在 2 M 至 10 M 之间）。 3：为使陶瓷谐振器正常工作，可能需要并联一个 反馈电阻 （RP）。 1： 石英晶振的特性随类型、封装和制造商而 变化。要了解规格说明和推荐应用，应查 阅制造商提供的数据手册。 5.2.1.3 2： 应始终验证振荡器在应用要求的 VDD 和温 度范围内的性能。 振荡器起振定时器 （OST） 如果振荡器模块被配置为 LP、 XT 或 HS 模式，则振荡 器起振定时器 （OST）对来自 OSC1 的振荡计数 1024 次。这 发 生 在 上 电 复 位 （POR）和 上 电 延 时 定 时 器 （PWRT）延时结束后 （如果配置了），或从休眠中唤 醒后。在此期间，程序计数器不递增，程序执行暂停。 OST 确保使用石英晶体谐振器或陶瓷谐振器的振荡器 电路已经起振并为振荡器模块提供稳定的系统时钟。 3： 如需振荡器设计帮助，请参见以下 Microchip 应用笔记： • AN826，“Crystal Oscillator Basics and Crystal Selection for rfPIC® and PIC® Devices”（DS00826） • AN849，“Basic PIC® Oscillator Design”（DS00849） • AN943，“Practical PIC® Oscillator Analysis and Design”（DS00943） • AN949，“Making Your Oscillator Work”（DS00949） DS41609A_CN 第 52 页 至内部 逻辑 为了使从外部振荡器起振到代码执行之间的延时最小， 可选择双速时钟启动模式（见第 5.4 节“双速时钟启动 模式”）。 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 辅助振荡器 5.2.1.4 外部 RC 模式 5.2.1.5 辅 助 振 荡 器 是 与 Timer1 外 设 关 联 的 独 立晶振。在 SOSCO 和 SOSCI 器件引脚之间连接一个 32.768 kHz 晶振，对计时操作进行优化。 外部阻容 （RC）模式支持使用外部 RC 电路。对时钟 精度要求不高时，这使设计人员有了很大的频率选择空 间，且保持成本最低。 辅助振荡器可以用作备用系统时钟源，并且可以在运行 时通过时钟切换选择。更多信息，请参见第 5.3 节 “时 钟切换”。 RC 电路连接到 OSC1。OSC2/CLKOUT 可用作通用 I/O 或 CLKOUT。 OSC2/CLKOUT 引脚的功能由配置字中 的 CLKOUTEN 位决定。 图 5-5： 图 5-6 给出了外部 RC 模式的连接图。 石英晶振的工作原理 （辅助振荡器） 图 5-6： PIC® MCU VDD OSC1/CLKIN 至内部 逻辑 VSS FOSC/4 或 I/O(1) SOSCO 推荐值： 注 内部时钟 CEXT 32.768 kHz 石英晶振 C2 PIC® MCU REXT SOSCI C1 外部 RC 模式 1： 石英晶振的特性随类型、封装和制造商而 变化。要了解规格说明和推荐应用，应查阅 制造商提供的数据手册。 注 2： 应始终验证振荡器在应用要求的VDD 和温 度范围内的性能。 10 k REXT 100 k， <3V 3 k REXT 100 k， 3-5V CEXT > 20 pF， 2-5V 1： 输出取决于配置字的 CLKOUTEN 位。 RC 振荡器频率是供电电压、电阻 （R EXT ）和电容 （CEXT）值以及工作温度的函数。影响振荡器频率的其 他因素有： 3： 如 需 振 荡 器 设 计 帮 助，请 参 见 以 下 Microchip 应用笔记： • 阈值电压变化 • 元件容差 • 不同封装类型的电容差异 • AN826，“Crystal Oscillator Basics and Crystal Selection for rfPIC® and PIC® Devices”（DS00826） • AN849，“Basic PIC® Oscillator Design”（DS00849） • AN943，“Practical PIC® Oscillator Analysis and Design”（DS00943） • AN949，“Making Your Oscillator Work”（DS00949） • TB097，“Interfacing a Micro Crystal MS1V-T1K 32.768 kHz Tuning Fork Crystal to a PIC16F690/SS” （DS91097） • AN1288，“Design Practices for Low-Power External Oscillators” （DS01288） 2012 Microchip Technology Inc. OSC2/CLKOUT 用户还应考虑因所使用的外部 RC 元件的容差而导致的 差异。 初稿 DS41609A_CN 第 53 页 PIC16(L)F1508/9 5.2.2 内部时钟源 5.2.2.2 LFINTOSC 通过执行以下操作之一，可以将器件配置为使用内部振 荡器模块作为系统时钟： 低频内部振荡器 （LFINTOSC）是未经校准的 31 kHz 内部时钟源。 • 编程配置字中的 FOSC<2:0> 位来选择 INTOSC 时 钟源，在器件复位时将使用该时钟源作为默认系统 时钟。 • 在运行时写入 OSCCON 寄存器中的 SCS<1:0> 位， 将系统时钟源切换为内部振荡器。更多信息，请参见 第 5.3 节 “时钟切换”。 LFINTOSC 的输出连接到后分频器和多路开关 （见 图 5-1）。使用 OSCCON 寄存器的 IRCF<3:0> 位，通 过软件选择 31 kHz。更多信息，请参见第 5.2.2.4 节 “内部振荡器时钟切换时序”。 LFINTOSC 还是上电延 时定时器（PWRT）、看门狗定时器（WDT）以及故障 保护时钟监视器 （FSCM）的时钟源。 在 INTOSC 模式下， OSC1/CLKIN 可用作通用 I/O。 OSC2/CLKOUT 可用作通用 I/O 或 CLKOUT。 LFINTOSC 可以通过选择 31 kHz（OSCCON 寄存器的 IRCF<3:0> 位 = 000）作为系统时钟源 （OSCCON 寄 存器的 SCS 位 = 1x）进行使能，也可以通过以下方式 使能： OSC2/CLKOUT 引脚的功能由配置字中的 CLKOUTEN 位决定。 • 根据所需的 LF 频率配置 OSCCON 寄存器的 IRCF<3:0> 位，并且 • FOSC<2:0> = 100，或者 • 将 OSCCON 寄存器的系统时钟源 （SCS）位设置 为 1x 内部振荡器模块具有两个独立振荡器，可以提供内部系 统时钟源。 1. 2. HFINTOSC （高频内部振荡器）出厂时已校准， 工作频率为 16 MHz。 LFINTOSC （低频内部振荡器）未经校准，工作 频率为 31 kHz。 5.2.2.1 使用 LFINTOSC 的外设有： • 上电延时定时器 （PWRT） • 看门狗定时器 （WDT） • 故障保护时钟监视器 （FSCM） HFINTOSC 高频内部振荡器 （HFINTOSC）在出厂时已校准，为 16 MHz 内部时钟源。 OSCSTAT 寄存器的低频内部振荡器就绪位（LFIOFR） 指示 LFINTOSC 何时运行。 HFINTOSC 的输出连接到后分频器和多路开关 （见 图 5-1）。使用 OSCCON 寄存器的 IRCF<3:0> 位，可 通过软件选择基于 HFINTOSC 产生的频率。更多信息， 请参见第 5.2.2.4 节 “内部振荡器时钟切换时序”。 发生以下情况时， HFINTOSC 被使能： • 根据所需的 HF 频率配置 OSCCON 寄存器的 IRCF<3:0> 位，并且 • FOSC<2:0> = 100，或者 • 将 OSCCON 寄存器的系统时钟源 （SCS）位设置 为 1x 快速启动振荡器使内部电路可以在切换至 HFINTOSC 之前上电并稳定下来。 OSCSTAT 寄存器的高频内部振荡器就绪位（HFIOFR） 指示 HFINTOSC 何时运行。 OSCSTAT 寄存器的高频内部振荡器稳定位（HFIOFS） 指示 HFINTOSC 何时在距离其最终值的 0.5% 范围内 运行。 DS41609A_CN 第 54 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 5.2.2.3 内部振荡器频率选择 5.2.2.4 使用 OSCCON 寄存器的内部振荡器频率选择位 IRCF<3:0>，可通过软件选择系统时钟速度。 当在 HFINTOSC 和 LFINTOSC 之间切换时，新振荡器 可能已经关闭以节省功耗 （见图 5-7）。如果是这种情 况，则在修改 OSCCON 寄存器的 IRCF<3:0> 位之后， 进行频率选择之前，存在一定的延时。 OSCSTAT 寄存 器将反映 HFINTOSC 和 LFINTOSC 振荡器的当前工作 状态。频率选择序列如下： 16 MHz HFINTOSC 和 31 kHz LFINTOSC 的输出连接 到后分频器和多路开关（见图 5-1）。OSCCON 寄存器 的内部振荡器频率选择位IRCF<3:0>用于选择内部振荡 器的频率输出。可通过软件选择以下频率中的一个： 1. 2. 3. 4. • HFINTOSC - 16 MHz - 8 MHz - 4 MHz - 2 MHz - 1 MHz 5. 6. 7. - 500 kHz （复位后的默认值） - 250 kHz - 125 kHz - 62.5 kHz - 31.25 kHz • LFINTOSC - 31 kHz 注： 内部振荡器时钟切换时序 修改 OSCCON 寄存器的 IRCF<3:0> 位。 如果新时钟是关闭的，开始时钟启动延时。 时钟切换电路等待当前时钟下降沿出现。 当前时钟保持为低电平，时钟切换电路等待新时 钟上升沿出现。 新时钟现在开始工作。 OSCSTAT 寄存器按需要进行更新。 时钟切换完成。 更多详细信息，请参见图 5-7。 如果内部振荡器速度在同一时钟源的两个时钟之间进行 切换，则选取新频率不存在起振延时。表 5-1 中列出了 时钟切换延时。 起振延时规范请参见第 29.0 节 “电气规范”中的振荡 器表。 任何复位后， OSCCON 寄存器的 IRCF<3:0> 位都被设置为 0111，频率选择被设置为 500 kHz。用户可以修改 IRCF 位来选择其 他频率。 通过 OSCCON 寄存器的 IRCF<3:0> 位，可以重复选择 一些频率。重复选择可以为系统设计提供权衡的空间。 对于某个给定的频率，可以通过更改振荡器源来降低功 耗。在使用同一振荡器源的情况下改变频率时，可以实 现更快的转换速度。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 55 页 PIC16(L)F1508/9 图 5-7： 内部振荡器切换时序 HFINTOSC LFINTOSC（禁止 FSCM 和 WDT） HFINTOSC 起振时间 2 周期同步 运行 LFINTOSC 0 IRCF<3:0> 0 系统时钟 HFINTOSC LFINTOSC（使能 FSCM 或 WDT） HFINTOSC 2 周期同步 运行 LFINTOSC 0 IRCF<3:0> 0 系统时钟 LFINTOSC HFINTOSC 除非使能了 WDT 或 FSCM，否则 LFINTOSC 会关闭 LFINTOSC 起振时间 2 周期同步 运行 HFINTOSC IRCF<3:0> =0 0 系统时钟 DS41609A_CN 第 56 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 5.3 时钟切换 5.3.3 辅助振荡器 使用 OSCCON 寄存器的系统时钟选择 （SCS）位，可 通过软件在外部和内部时钟源之间切换系统时钟源。使 用 SCS 位可以选择以下时钟源： 辅 助 振 荡 器 是 与 Ti m e r 1 外 设 关 联 的 独 立 晶 振 。在 SOSCO 和 SOSCI 器件引脚之间连接一个 32.768 kHz 晶振，对计时操作进行优化。 • 由配置字中的 FOSC 位决定的默认系统振荡器 • 辅助振荡器 32 kHz 晶振 • 内部振荡器模块 （INTOSC） 通过 T1CON 寄存器中的 T1OSCEN 控制位来使能 辅助振荡器。关于 Timer1 外设的更多信息，请参见 第 19.0 节 “带门控控制的 Timer1 模块”。 5.3.1 5.3.4 系统时钟选择 （SCS）位 在选择辅助振荡器作为系统时钟源之前，用户必须确保 它已就绪备用。 OSCSTAT 寄存器的辅助振荡器就绪 （SOSCR）位 指 示 辅 助 振 荡 器 是 否 已 就 绪 备 用。在 SOSCR 位置 1 之后，可以将 SCS 位配置为选择辅助振 荡器。 OSCCON 寄存器的系统时钟选择 （SCS）位选择用于 CPU 和外设的系统时钟源。 • 当 OSCCON 寄存器的 SCS 位 = 00 时，系统时钟 源由配置字中的 FOSC<2:0> 位的值决定。 • 当 OSCCON 寄存器的 SCS 位 = 01 时，系统时钟 源为辅助振荡器。 • 当 OSCCON 寄存器的 SCS 位 = 1x 时，系统时钟 源由通过 OSCCON 寄存器的 IRCF<3:0> 位选择的 内部振荡器频率选择。复位之后，OSCCON 寄存器 的 SCS 位总是被清零。 注： 辅助振荡器就绪 （SOSCR）位 任何自动时钟切换 （可能由双速启动或故 障 保 护 时 钟 监 视 器 产 生）都 不 会 更 新 OSCCON 寄存器的 SCS 位。用户可以监 视 OSCSTAT 寄存器的 OSTS 位，以确定 当前的系统时钟源。 当在时钟源之间切换时，需要一定的延时以使新时钟稳 定。表 5-1 给出了各种振荡器延时。 5.3.2 振荡器起振延时状态 （OSTS）位 OSCSTAT 寄存器的振荡器起振延时状态 （OSTS）位 用于指示系统时钟是来自外部时钟源 （由配置字中的 FOSC<2:0> 位定义），还是来自内部时钟源。OSTS 还 用于特别指示在 LP、 XT 或 HS 模式下，振荡器起振定 时器 （OST）是否已超时。 OST 不会反映辅助振荡器 的状态。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 57 页 PIC16(L)F1508/9 5.4 双速时钟启动模式 5.4.1 双速启动模式配置 通过以下设定来配置双速启动模式： 双速启动模式通过最大限度地缩短外部振荡器起振与代 码执行之间的延时，进一步节省了功耗。对于频繁使用 休眠模式的应用，双速启动模式将从器件唤醒的时间中 去除外部振荡器的起振时间，从而可降低器件的总体功 耗。该模式使得能够将应用从休眠中唤醒，将 INTOSC 内部振荡器模块用作时钟源执行数条指令，然后再返回 休眠状态而无需等待外部振荡器的稳定。 • IESO（在配置字中）= 1 ；内 / 外部切换位（使能 双速启动模式）。 • SCS （在 OSCCON 寄存器中） = 00。 • 配置字中的 FOSC<2:0> 位被配置为 LP、XT 或 HS 模式。 在以下事件之后，进入双速启动模式： 当振荡器模块被配置为 LP、 XT 或 HS 模式时，双速启 动可以带来一些益处。对于这些模式，振荡器起振定时 器 （OST）会被使能，并且它必须在计数 1024 次振荡 之后，振荡器才能用作系统时钟源。 • 上电复位 （POR）以及在上电延时定时器 （PWRT）延时结束 （如果使能）后，或者 • 从休眠中唤醒。 如果振荡器模块被配置为除 LP、 XT 或 HS 模式以外的 任何模式，则双速启动将被禁止。这是因为 POR 后或 从休眠中退出时，外部时钟振荡器不需要花时间稳定。 如果在器件进入休眠模式之前 OST 计数到 1024，并且 OSCSTAT 寄存器的 OSTS 位置 1，则程序执行切换到 外部振荡器。但是，如果唤醒所需的时间极短，系统可 能永远不会使用外部振荡器工作。 注： 表 5-1： 执行 SLEEP 指令将中止振荡器起振时 间，并使 OSCSTAT 寄存器的 OSTS 位 保持清零。 振荡器切换延时 切换自 切换到 频率 振荡器延时 休眠 /POR LFINTOSC HFINTOSC 31 kHz 31.25 kHz-16 MHz 振荡器预热延时 （TWARM） 休眠 /POR LFINTOSC EC 或 RC DC – 20 MHz 2 个周期 EC 或 RC DC – 20 MHz 每次一周期 任何时钟源 辅助振荡器、LP、XT 32 kHz-20 MHz 或 HS HFINTOSC 31.25 kHz-16 MHz 2 s （近似值） 任何时钟源 LFINTOSC 31 kHz 每次一周期 任何时钟源 辅助振荡器 32 kHz 1024 个时钟周期 （OST） 休眠 /POR DS41609A_CN 第 58 页 初稿 1024 个时钟周期 （OST） 2012 Microchip Technology Inc. PIC16(L)F1508/9 双速启动顺序 5.4.2 1. 2. 3. 4. 5. 6. 7. 5.4.3 从上电复位或休眠中唤醒。 使用内部振荡器以 OSCCON 寄存器的 IRCF<3:0> 位设置的频率开始执行指令。 OST 使能，计数 1024 个时钟周期。 OST 超时，等待内部振荡器下降沿出现。 OSTS 置 1。 系统时钟保持为低电平，直到新时钟下一个下降沿 出现 （LP、 XT 或 HS 模式）。 系统时钟切换到外部时钟源。 图 5-8： 检查双速时钟状态 通过检查 OSCSTAT 寄存器的 OSTS 位的状态，可以确 认 单 片 机 是 依 靠 外 部 时 钟 源 运 行 （由 配 置 字 中 的 FOSC<2:0> 位定义），还是依靠内部振荡器运行。 双速启动 INTOSC TOST OSC1 0 1 1022 1023 OSC2 程序计数器 PC - N PC + 1 PC 系统时钟 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 59 页 PIC16(L)F1508/9 故障保护时钟监视器 5.5 5.5.3 在复位、执行 SLEEP 指令或更改 OSCCON 寄存器的 SCS 位之后，故障保护条件被清除。SCS 位被更改后， OST 将重新启动。OST 运行时，器件将依靠 OSCCON 中选定的 INTOSC 工作。 OST 超时后，故障保护条件 被清除，器件将切换到外部时钟源工作。必须先清除故 障保护条件，然后才能清零 OSFIF 标志。 故障保护时钟监视器 （FSCM）使得器件在出现外部振 荡器故障时仍能继续工作。FSCM 能在振荡器起振定时 器 （OST）延时结束后的任一时刻检测振荡器故障。 FSCM 通过将配置字中的FCMEN位置1来使能。FSCM 可用于所有外部振荡器模式（LP、XT、HS、EC、RC 和辅助振荡器）。 图 5-9： 5.5.4 FSCM 框图 LFINTOSC 振荡器 ÷ 64 31 kHz （~32 s） 488 Hz （~2 ms） 采样时钟 5.5.1 S Q R Q 复位或从休眠中唤醒 FSCM 设计为能在振荡器起振定时器（OST）延时结束 后的任一时刻检测振荡器故障。从休眠状态唤醒后以及 任何类型的复位后使用 OST。OST 不能在 EC 或 RC 时 钟模式下使用，所以一旦复位或唤醒完成，FSCM 就处 于活动状态。当 FSCM 被使能时，双速启动也被使能。 因此，当 OST 运行时，器件总是处于代码执行阶段。 时钟监视器 锁存器 外部时钟 故障保护条件清除 注： 检测到 时钟故障 由于振荡器起振时间范围较大，在振荡器 起振期间（即，从复位或休眠中退出后）， 故障保护电路不处于活动状态。经过一段 适当的时间后，用户应检查 OSCSTAT 寄 存器中的状态位，以验证振荡器是否已成 功起振以及系统时钟是否切换成功。 故障保护检测 FSCM 模块通过将外部振荡器与 FSCM 采样时钟比较来 检测振荡器故障。将 LFINTOSC 64 分频，就产生了采 样时钟。请参见图 5-9。故障检测器内部有一个锁存器。 在外部时钟的每个下降沿，外部时钟将锁存器置 1。在 采样时钟的每个上升沿，采样时钟将锁存器清零。如果 已经经过采样时钟的整个半周期，但外部时钟仍未变为 低电平，则会检测到故障。 5.5.2 故障保护操作 当外部时钟出现故障时，FSCM 将器件时钟切换到内部 时钟源，并将 PIR2 寄存器的 OSFIF 标志位置 1。如果 PIE2 寄存器的 OSFIE 位也置 1，则 OSFIF 标志置 1 会 产生中断。器件固件随后会采取措施减轻可能由故障时 钟所产生的问题。系统时钟将继续由内部时钟源提供， 直到器件固件成功重启外部振荡器并切换回外部振荡器 进行工作。 FSCM 选 定 的 内 部 时 钟 源 由 OSCCON 寄 存器的 IRCF<3:0> 位决定。这使得可以在故障发生前配置内部 振荡器。 DS41609A_CN 第 60 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 5-10： FSCM 时序图 采样时钟 振荡器 故障 系统时钟输出 时钟监视器输出 （Q） 检测到 故障 OSCFIF 测试 注： 测试 测试 系统时钟频率通常远高于采样时钟频率，本例选用的相对频率仅是为了便于说明。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 61 页 PIC16(L)F1508/9 振荡器控制寄存器 5.6 寄存器 5-1： U-0 OSCCON：振荡器控制寄存器 R/W-0/0 R/W-1/1 R/W-1/1 R/W-1/1 IRCF<3:0> — U-0 — R/W-0/0 R/W-0/0 SCS<1:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 未实现：读为 0 bit 6-3 IRCF<3:0>：内部振荡器频率选择位 1111 = 16 MHz 1110 = 8 MHz 1101 = 4 MHz 1100 = 2 MHz 1011 = 1 MHz 1010 = 500 kHz(1) 1001 = 250 kHz(1) 1000 = 125 kHz(1) 0111 = 500 kHz （复位时的默认值） 0110 = 250 kHz 0101 = 125 kHz 0100 = 62.5 kHz 001x = 31.25 kHz 000x = 31 kHz LF bit 2 未实现：读为 0 bit 1-0 SCS<1:0>：系统时钟选择位 1x = 内部振荡器模块 01 = 辅助振荡器 00 = 由配置字中 FOSC<2:0> 决定的时钟 注 1： 基于 HFINTOSC 产生的重复频率。 DS41609A_CN 第 62 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 5-2： OSCSTAT：振荡器状态寄存器 R-1/q U-0 R-q/q R-0/q U-0 U-0 R-0/q R-0/q SOSCR — OSTS HFIOFR — — LFIOFR HFIOFS bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 q = 条件值 bit 7 SOSCR：辅助振荡器就绪位 如果 T1OSCEN = 1： 1 = 辅助振荡器就绪 0 = 辅助振荡器未就绪 如果 T1OSCEN = 0： 1 = Timer1 时钟源始终就绪 bit 6 未实现：读为 0 bit 5 OSTS： 振荡器起振延时状态位 1 = 依靠由配置字中 FOSC<2:0> 位定义的时钟运行 0 = 依靠内部振荡器 （FOSC<2:0> = 100）运行 bit 4 HFIOFR：高频内部振荡器就绪位 1 = HFINTOSC 就绪 0 = HFINTOSC 未就绪 bit 3-2 未实现：读为 0 bit 1 LFIOFR：低频内部振荡器就绪位 1 = LFINTOSC 就绪 0 = LFINTOSC 未就绪 bit 0 HFIOFS：高频内部振荡器稳定位 1 = HFINTOSC 16 MHz 振荡器已稳定，并正在驱动 INTOSC 0 = HFINTOSC 16 MHz 振荡器未稳定，启动振荡器正在驱动 INTOSC 表 5-2： 与时钟源相关的寄存器汇总 名称 Bit 7 Bit 6 Bit 5 HFIOFR — — — T1CKPS<1:0> OSCCON — OSCSTAT SOSCR — OSTS PIE2 OSFIE C2IE C1IE PIR2 OSFIF C2IF C1IF CONFIG1 图注： Bit 2 Bit 1 — Bit 0 SCS<1:0> 寄存器 所在页 62 — LFIOFR HFIOFS 63 BCL1IE NCO1IE — — 80 BCL1IF NCO1IF — 83 T1OSCEN T1SYNC — — TMR1ON 175 — = 未实现位，读为 0。时钟源不使用阴影单元。 表 5-3： 名称 Bit 3 IRCF<3:0> TMR1CS<1:0> T1CON 图注： Bit 4 与时钟源相关的配置字汇总 Bit Bit -/7 Bit -/6 Bit 13/5 Bit 12/4 Bit 11/3 13:8 — — FCMEN IESO CLKOUTEN 7:0 CP MCLRE PWRTE WDTE<1:0> Bit 10/2 Bit 9/1 BOREN<1:0> FOSC<2:0> Bit 8/0 — 寄存器 所在页 44 — = 未实现位，读为 0。时钟源不使用阴影单元。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 63 页 PIC16(L)F1508/9 注： DS41609A_CN 第 64 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 复位 6.0 该器件的复位有几种方式： • • • • • • • • • 上电复位 （POR） 欠压复位 （Brown-out Reset， BOR） 低功耗欠压复位 （LPBOR） MCLR 复位 WDT 复位 RESET 指令 堆栈上溢 堆栈下溢 编程模式退出 要使 VDD 稳定下来，可以使能可选的上电延时定时器来 延长 BOR 或 POR 事件之后的复位时间。 图 6-1 给出了片上复位电路的简化框图。 图 6-1： 片上复位电路的简化框图 ICSP™ 编程模式退出 RESET 指令 堆栈指针 MCLRE MCLR 休眠 WDT 超时 器件复位 上电复位 VDD 欠压复位 R PWRT Done LPBOR 复位 PWRTE LFINTOSC BOR 有效(1) 注 1： BOR 有效条件请参见表 6-1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 65 页 PIC16(L)F1508/9 6.1 上电复位 （POR） 6.2 POR 电路会将器件一直保持在复位状态，直到 VDD 达到 最低工作条件可接受的电平为止。在 VDD 上升缓慢、高 速运行或要求一定模拟性能时，所需的电压可能高于最 低 VDD。可以使用 PWRT、 BOR 或 MCLR 功能来延长 启动周期，直到满足所有器件工作条件为止。 当 VDD 达到可选的最低电平时， BOR 电路会将器件保 持在复位状态。在 POR 和 BOR 之间，可在整个电压范 围内对器件的执行进行保护。 欠压复位模块具有 4 种工作模式，它们由配置字中的 BOREN<1:0> 位控制。这 4 种工作模式是： 上电延时定时器 （PWRT） 6.1.1 • • • • 上电延时定时器在 POR 或欠压复位时提供一个 64 ms 标称值的延时。 只要 PWRT 处于活动状态，器件就保持在复位状态。 PWRT 延时使 VDD 有额外的时间上升到所需的电平。可 通过清零配置字中的 PWRTE 位使能上电延时定时器。 BOR 总是开启 BOR 在休眠模式下关闭 BOR 通过软件进行控制 BOR 总是关闭 更多信息，请参见表 6-1。 对配置字中的 BORV 位进行配置来选择欠压复位电平。 上电延时定时器会在 POR 和 BOR 释放之后启动。 V DD 噪声抑制滤波器可以防止 BOR 在发生轻微事件 时产生触发。如果 V DD 降至低于 V BOR 的时间大于参 数 T BORDC ，器件将会发生复位。更多信息，请参见 图 6-2。 “Power-up Trouble 更多信息，请参见应用笔记AN607， Shooting”（DS00607）。 表 6-1： 欠压复位 （BOR） BOR 工作模式 在以下情况下执行的指令： POR 释放或从休眠模式唤醒 BOREN<1:0> SBOREN 器件模式 BOR 模式 11 X X 有效 等待 BOR 就绪 (1) （BORRDY = 1） 唤醒 有效 10 X 休眠 禁止 等待 BOR 就绪 （BORRDY = 1） 1 X 有效 等待 BOR 就绪 (1) （BORRDY = 1） 立即开始 （BORRDY = x） 01 00 注 1： 6.2.1 0 X 禁止 X X 禁止 在 “POR 释放”和 “从休眠模式唤醒”的特殊情况下，启动时没有任何延时。在 CPU 准备好执行指令之 前， BOR 就绪标志会置 1 （BORRDY = 1），这是因为 BOR 电路通过 BOREN<1:0> 位被强制开启。 BOR 总是开启 BOR 保护在休眠期间无效。器件唤醒会被延迟，直到 BOR 就绪为止。 当配置字的 BOREN 位编程为 11 时， BOR 将总是开 启。器件启动会被延迟，直到 BOR 就绪，且 VDD 高于 BOR 阈值为止。 6.2.3 当配置字的 BOREN 位编程为 01 时， BOR 将通过 BORCON 寄存器的 SBOREN 位进行控制。器件启动不 会受 BOR 就绪条件或 VDD 电平条件影响而延迟。 BOR 保护在休眠期间有效。BOR 不会延迟从休眠中 唤醒。 6.2.2 BOR 在休眠模式下关闭 BOR 保护会在 BOR 电路就绪时立即开始。BOR 电路的 状态在 BORCON 寄存器的 BORRDY 位中反映。 当配置字的 BOREN 位编程为 10 时，除非处于休眠模 式，否则 BOR 将开启。器件启动会被延迟，直到 BOR 就绪，且 VDD 高于 BOR 阈值为止。 DS41609A_CN 第 66 页 通过软件对 BOR 进行控制 BOR 保护在休眠期间不变。 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 6-2： 欠压情形 VDD VBOR 内部复位 TPWRT(1) VDD VBOR < TPWRT 内部复位 TPWRT(1) VDD VBOR 内部复位 注 TPWRT(1) 1： 仅在 PWRTE 位被编程为 0 时，才应用 TPWRT 延时。 寄存器 6-1： BORCON：欠压复位控制寄存器 R/W-1/u R/W-0/u U-0 U-0 U-0 U-0 U-0 R-q/u SBOREN BORFS — — — — — BORRDY bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 q = 值取决于具体条件 bit 7 SBOREN：软件欠压复位使能位 如果配置字中的 BOREN <1:0> 01： SBOREN 可读 / 写，但对 BOR 没有任何作用。 如果配置字中的 BOREN <1:0> = 01： 1 = 使能 BOR 0 = 禁止 BOR bit 6 BORFS：欠压复位快速启动位 (1) 如果 BOREN<1:0> = 11 （总是开启）或 BOREN<1:0> = 00 （总是关闭）： BORFS 可读 / 写，但不起任何作用。 如果 BOREN <1:0> = 10 （在休眠模式下禁止）或 BOREN<1:0> = 01 （受软件控制）： 1 = 总是强制开启带隙 （包括休眠 / 唤醒 / 工作等情形） 0 = 带隙正常工作，并且可以关闭 bit 5-1 未实现：读为 0 bit 0 BORRDY：欠压复位电路就绪状态位 1 = 欠压复位电路有效 0 = 欠压复位电路无效 注 1： BOREN<1:0> 位位于配置字中。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 67 页 PIC16(L)F1508/9 低功耗欠压复位 （LPBOR） 6.3 低功耗欠压复位 （LPBOR）是复位子系统的一个重要 组成部分。关于 BOR 如何与其他模块进行交互的信息， 请参见图 6-1。 如果固件未在超时周期内发出 CLRWDT 指令，看门狗 定时器会产生复位。STATUS 寄存器中的 TO 和 PD 位 会改变，指示发生了 WDT 复位。更多信息，请参见 第 9.0 节 “看门狗定时器”。 LPBOR 用于监视外部VDD 引脚。当检测到电压太低时， 器件将保持在复位状态。发生这种情况时，有一个寄存 器位 （BOR）会发生改变，指示发生了 BOR 复位。对 于 BOR 和 LPBOR 事件，所设置的是同一个位。请参 见寄存器 6-2。 RESET 指令会引起器件复位。 PCON 寄存器中的 RI 位 将设置为 0。关于发生 RESET 指令之后的默认条件，请 参见表 6-4。 LPBOR 由配置字的 LPBOR 位控制。在器件被擦除后， LPBOR 模块默认设为禁止。 器件可以在堆栈上溢或下溢时复位。 PCON 寄存器的 STKOVF 或 STKUNF 用于指示复位条件。这些复位通 过将配置字中的 STVREN 位置 1 来使能。更多信息， 请参见第 3.4.2 节 “上溢 / 下溢复位”。 LPBOR 模块的输出是一个用于指示是否要将复位置为 有效的信号。该信号与 BOR 模块的复位信号进行或运 算，用以提供通用 BOR 信号，并送至 PCON 寄存器和 电源控制模块。 6.4 在退出编程模式时，器件的反应与刚刚发生 POR 时的 情况相同。 MCLR 是可将器件复位的可选外部输入。MCLR 功能由 配置字的 MCLRE 位和 LVP 位控制 （表 6-2）。 LVP MCLR 0 0 禁止 1 0 使能 x 1 使能 上电延时定时器 6.9 上电延时定时器可用于在 BOR 或 POR 事件之后延迟器 件执行。该定时器通常用于使 VDD 在允许器件开始运行 之前先稳定下来。 MCLR 配置 MCLRE 6.4.1 编程模式退出 6.8 MCLR 表 6-2： 堆栈上溢 / 下溢复位 6.7 LPBOR 模块输出 6.3.1.1 RESET 指令 6.6 使能 LPBOR 6.3.1 看门狗定时器 （WDT）复位 6.5 上电延时定时器由配置字的 PWRTE 位控制。 6.10 启动顺序 在 POR 或 BOR 释放时，只有先发生以下事件，器件才 会开始执行： MCLR 使能 上电延时定时器运行完毕 （如果使能）。 MCLR 必须被释放 （如果使能）。 当使能 MCLR 并且引脚保持低电平时，器件会保持在复 位状态。 MCLR 引脚通过内部弱上拉与 VDD 连接。 1. 2. 器件在 MCLR 复位路径中有一个噪声滤波器。该滤波器 检测并滤除小脉冲。 总延时时间取决于振荡器配置和上电延时定时器配置。 更多信息，请参见第 5.0 节“振荡器模块（带故障保护 时钟监视器）”。 注： 6.4.2 复位不会将 MCLR 引脚驱动为低电平。 上电延时定时器的运行与 MCLR 复位无关。如果 MCLR 保持低电平的时间足够长，上电延时定时器将会延时结 束。将 MCLR 拉为高电平后，器件将立即开始执行代码 （见图 6-3）。这对于测试或同步多个并行工作的器件来 说是非常有用的。 MCLR 禁止 当 MCLR 被禁止时，引脚将用作通用输入，内部弱上拉 由软件控制。更多信息，请参见第 11.2 节“PORTA 寄 存器”。 DS41609A_CN 第 68 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 6-3： 复位启动序列 VDD 内部 POR TPWRT 上电延时定时器 MCLR TMCLR 内部复位 内部振荡器 振荡器 FOSC 外部时钟（EC） CLKIN FOSC 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 69 页 PIC16(L)F1508/9 6.11 确定复位原因 在发生任何复位时，STATUS 和 PCON 寄存器中会有多 个位发生更新，以指示复位的原因。表 6-3 和表 6-4 列 出了这些寄存器的复位条件。 表 6-3： 复位状态位及其含义 STKOVF STKUNF RWDT RMCLR RI POR BOR TO PD 条件 上电复位 0 0 1 1 1 0 x 1 1 0 0 1 1 1 0 x 0 x 非法的， POR 时 TO 被置 1 0 0 1 1 1 0 x x 0 非法的， POR 时 PD 被置 1 0 0 u 1 1 u 0 1 1 欠压复位 u u 0 u u u u 0 u WDT 复位 u u u u u u u 0 0 被 WDT 从休眠状态唤醒 u u u u u u u 1 0 被中断从休眠状态唤醒 u u u 0 u u u u u 正常工作期间的 MCLR 复位 u u u 0 u u u 1 0 休眠期间的 MCLR 复位 u u u u 0 u u u u 执行了 RESET 指令 1 u u u u u u u u 堆栈上溢复位 （STVREN = 1） u 1 u u u u u u u 堆栈下溢复位 （STVREN = 1） 表 6-4： 特殊寄存器的复位状态 (2) 程序 计数器 STATUS 寄存器 PCON 寄存器 上电复位 0000h ---1 1000 00-- 110x 正常工作期间的 MCLR 复位 0000h ---u uuuu uu-- 0uuu 休眠期间的 MCLR 复位 0000h ---1 0uuu uu-- 0uuu WDT 复位 0000h ---0 uuuu uu-- uuuu 被 WDT 从休眠状态唤醒 PC + 1 ---0 0uuu uu-- uuuu 欠压复位 0000h ---1 1uuu 00-- 11u0 ---1 0uuu uu-- uuuu 条件 (1) 被中断从休眠状态唤醒 PC + 1 执行了 RESET 指令 0000h ---u uuuu uu-- u0uu 堆栈上溢复位 （STVREN = 1） 0000h ---u uuuu 1u-- uuuu 堆栈下溢复位 （STVREN = 1） 0000h ---u uuuu u1-- uuuu 图注： u = 不变， x = 未知， - = 未实现位，读为 0。 注 1：当器件被中断唤醒且全局中断允许位 GIE 被置 1 时，返回地址被压入堆栈，并且在执行 PC + 1 后，PC 装入 中断向量 （0004h）。 2：如果某个状态位未实现，则该位将读为 0。 DS41609A_CN 第 70 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 6.12 电源控制 （PCON）寄存器 电源控制 （PCON）寄存器包含区分以下各种复位的标 志位： • • • • • • • 上电复位 （POR） 欠压复位 （BOR） RESET 指令复位 （RI） MCLR 复位 （RMCLR） 看门狗定时器复位 （RWDT） 堆栈下溢复位 （STKUNF） 堆栈上溢复位 （STKOVF） PCON 寄存器位如寄存器 6-2 所示。 寄存器 6-2： PCON：电源控制寄存器 R/W/HS-0/q R/W/HS-0/q U-0 STKOVF STKUNF — R/W/HC-1/q R/W/HC-1/q RWDT R/W/HC-1/q R/W/HC-q/u R/W/HC-q/u RI POR BOR RMCLR bit 7 bit 0 图注： HC = 硬件清零位 HS = 硬件置 1 位 R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 q = 值取决于具体条件 bit 7 STKOVF：堆栈上溢标志位 1 = 发生了堆栈上溢 0 = 未发生堆栈上溢或由固件清零 bit 6 STKUNF：堆栈下溢标志位 1 = 发生了堆栈下溢 0 = 未发生堆栈下溢或由固件清零 bit 5 未实现：读为 0 bit 4 RWDT：看门狗定时器复位标志位 1 = 未发生看门狗定时器复位或由固件置 1 0 = 发生了看门狗定时器复位 （由硬件清零） bit 3 RMCLR：MCLR 复位标志位 1 = 未发生 MCLR 复位或由固件置 1 0 = 发生了 MCLR 复位 （由硬件清零） bit 2 RI：RESET 指令标志位 1 = 未执行 RESET 指令或由固件置 1 0 = 执行了 RESET 指令 （由硬件清零） bit 1 POR：上电复位状态位 1 = 未发生上电复位 0 = 发生了上电复位 （发生上电复位后必须用软件置 1） bit 0 BOR：欠压复位状态位 1 = 未发生欠压复位 0 = 发生了欠压复位 （发生上电复位或欠压复位后必须用软件置 1） 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 71 页 PIC16(L)F1508/9 表 6-5： 与复位相关的寄存器汇总 名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 BORCON SBOREN BORFS — — — — — BORRDY 67 PCON STKOVF STKUNF — RWDT RMCLR RI POR BOR 71 STATUS — — — TO PD Z DC C 21 WDTCON — — SWDTEN 93 WDTPS<4:0> 图注： — = 未实现位，读为 0。复位不使用阴影单元。 注 1： 其他 （非上电）复位包括在正常工作期间的 MCLR 复位和看门狗定时器复位。 表 6-6： 名称 CONFIG1 CONFIG2 图注： 与复位相关的配置字汇总 Bit Bit -/7 Bit -/6 Bit 13/5 Bit 12/4 Bit 11/3 — CLKOUTEN Bit 10/2 13:8 — — — 7:0 CP MCLRE PWRTE 13:8 — — LVP DEBUG LPBOR BORV 7:0 — — — — — — Bit 9/1 BOREN<1:0> WDTE<1:0> Bit 8/0 — FOSC<2:0> STVREN — WRT<1:0> 寄存器 所在页 44 45 — = 未实现位，读为 0。复位不使用阴影单元。 DS41609A_CN 第 72 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 7.0 中断 通过中断功能，一些事件可以抢占正常的程序流。固件 用于确定中断源，并执行相应的操作。有些中断可配置 为将 MCU 从休眠模式唤醒。 本章包含了关于中断的以下信息： • • • • • 工作原理 中断延时 休眠期间的中断 INT 引脚 自动现场保护 许多外设都会产生中断。详情请参见相应章节。 图 7-1 给出了中断逻辑的框图。 图 7-1： 中断逻辑 䝦 ˄བᵰ໘Ѣӥᓣ˅ 䆒Ёᮁ ˄TMR1IF˅ ˄TMR1IF˅ 2012 Microchip Technology Inc. ࠄCPU ⱘЁᮁ 初稿 DS41609A_CN 第 73 页 PIC16(L)F1508/9 7.1 工作原理 7.2 任何器件复位时都会禁止中断。通过将以下位置 1 允许 相应中断： 中断延时 中断延时定义为从发生中断事件到开始执行中断向量处 代码经过的时间。同步中断的延时为3或4个指令周期。 对于异步中断，延时为 3 至 5 个指令周期，这取决于中 断何时发生。更多详细信息，请参见图 7-2 和图 7-3。 • INTCON 寄存器的 GIE 位 • 特定中断事件的中断允许位 • INTCON 寄存器的 PEIE 位 （如果中断事件的中断 允许位包含在 PIE1、 PIE2 和 PIE3 寄存器中） INTCON、PIR1、PIR2 和 PIR3 寄存器通过中断标志位 记录各个中断。无论 GIE、PEIE 和各个中断允许位的状 态如何，中断标志位都会在中断发生时置 1。 当中断事件发生时，若 GIE 位置 1，将发生以下事件： 清除当前的预取指令 GIE 位清零 程序计数器 （PC）的当前值压入堆栈 自动将关键寄存器保存到影子寄存器中 （见 第 7.5 节 “自动现场保护”） • 将中断向量 0004h 装入 PC • • • • 中断服务程序 （Interrupt Service Routine， ISR）中的 固件应通过查询中断标志位来确定中断源。退出 ISR 前 必须清零中断标志位，以避免重复中断。由于 GIE 位清 零，执行 ISR 期间发生的任何中断都会通过其中断标志 位记录下来，但不会使处理器重定位到中断向量。 通过从堆栈弹出先前保存的地址、从影子寄存器恢复保 存的现场数据并将 GIE 位置 1，RETFIE 指令退出 ISR。 关于特定中断操作的更多信息，请参见其外设章节。 注 1： 无论中断允许位状态如何，各中断标志位 都会在中断发生时置 1。 2： GIE 位清零时，将忽略所有中断。 GIE 位 清零期间发生的任何中断都会在 GIE 位再 次置 1 时得到处理。 DS41609A_CN 第 74 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 7-2： 中断延时 Q1ᳳ䯈 ᇍЁᮁ䞛ḋ Ёᮁ ᠻ㸠 PC໘ⱘऩ਼ᳳᣛҸ Ёᮁ ᮄⱘ ᠻ㸠 PC໘ⱘঠ਼ᳳᣛҸ Ёᮁ ᠻ㸠 PC໘ⱘϝ਼ᳳᣛҸ Ёᮁ ᠻ㸠 PC໘ⱘϝ਼ᳳᣛҸ 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 75 页 PIC16(L)F1508/9 图 7-3： INT 引脚中断时序 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 FOSC CLKOUT (3) INT 引脚 (1) (1) INTF 中断延时 (4) (2) GIE 指令流 PC PC 指令取 Inst (PC) 指令执行 注 Inst (PC – 1) PC + 1 PC + 1 — Inst (PC + 1) 0004h Inst (0004h) Inst (0005h) 强制 NOP Inst (0004h) 强制 NOP Inst (PC) 0005h 1： 在此时采样 INTF 标志 （每个 Q1 周期）。 2： 异步中断延时为 3-5 个 TCY。同步中断延时为 3-4 个 TCY，其中 TCY 为一个指令周期时间。无论 Inst (PC) 是单周期 还是双周期指令，中断延时都是一样的。 3： 关于 INT 脉冲的最小宽度，请参见第 29.0 节 “电气规范”中的交流规范。 4： 允许在 Q1-Q4 周期内的任意时刻将 INTF 置 1。 DS41609A_CN 第 76 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 7.3 休眠期间的中断 有些中断可用于将器件从休眠模式唤醒。要从休眠模 式唤醒器件，外设必须能在没有系统时钟的情况下工 作。进入休眠模式前，必须将相应中断源的中断允许位 置 1。 从休眠模式唤醒时，如果 GIE 位也置 1，则处理器将跳 转到中断向量。否则，处理器将继续执行 SLEEP 指令后 的指令。紧接 SLEEP 指令后的指令总是会在跳转到 ISR 前执行。更多详细信息，请参见第 8.0 节 “掉电模式 （休眠）”。 7.4 INT 引脚 INT 引脚可用于产生异步边沿触发中断。可以通过将 INTCON 寄存器的 INTE 位置 1 来允许该中断。 OPTION_REG 寄存器的 INTEDG 位确定中断在哪个边 沿 发生。 INTEDG 位 置 1 时，上 升沿 将 引起中断。 INTEDG 位清零时，下降沿将引起中断。INTCON 寄存 器的 INTF 位将在 INT 引脚上出现有效边沿时置 1。如 果 GIE 和 INTE 位也置 1，则处理器会将程序的执行重 定位到中断向量。 7.5 自动现场保护 进入中断时， PC 的返回地址被保存在堆栈中。此外， 以下寄存器会被自动保存到影子寄存器中： • • • • • W 寄存器 STATUS 寄存器 （TO 和 PD 除外） BSR 寄存器 FSR 寄存器 PCLATH 寄存器 在退出中断服务程序时，将会自动恢复这些寄存器。在 ISR 期间对这些寄存器进行的任何修改都会丢失。如果 需要修改其中的任意寄存器，则应修改相应的影子寄存 器，该值在退出 ISR 时将会被恢复。影子寄存器位于 Bank 31 中，它们是可读写寄存器。根据用户的应用， 可能还需要保存其他寄存器。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 77 页 PIC16(L)F1508/9 中断控制寄存器 7.6 注： INTCON 寄存器 7.6.1 INTCON 寄存器是可读写的寄存器，它包含 TMR0 寄存 器溢出、电平变化中断和外部 INT 引脚中断等的各个允 许位和标志位。 寄存器 7-1： 当中断条件发生时，无论相应中断允许位 或全局中断允许位 GIE （在 INTCON 寄 存器中）的状态如何，中断标志位都将 被置 1。用户软件应在允许一个中断前， 先将相应的中断标志位清零。 INTCON：中断控制寄存器 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R-0/0 GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF(1) bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 GIE：全局中断允许位 1 = 允许所有有效中断 0 = 禁止所有中断 bit 6 PEIE：外设中断允许位 1 = 允许所有有效外设中断 0 = 禁止所有外设中断 bit 5 TMR0IE：Timer0 溢出中断允许位 1 = 允许 Timer0 中断 0 = 禁止 Timer0 中断 bit 4 INTE：INT 外部中断允许位 1 = 允许 INT 外部中断 0 = 禁止 INT 外部中断 bit 3 IOCIE：电平变化中断允许位 1 = 允许电平变化中断 0 = 禁止电平变化中断 bit 2 TMR0IF：Timer0 溢出中断标志位 1 = TMR0 寄存器已溢出 0 = TMR0 寄存器未溢出 bit 1 INTF：INT 外部中断标志位 1 = 发生了 INT 外部中断 0 = 未发生 INT 外部中断 bit 0 IOCIF：电平变化中断标志位 (1) 1 = 至少有一个电平变化中断引脚改变了状态 0 = 没有任何电平变化中断引脚的状态发生改变 注 1： IOCIF 标志位是只读位，它在 IOCBF 寄存器中的所有电平变化中断标志都已由软件清零后清零。 DS41609A_CN 第 78 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 7.6.2 PIE1 寄存器 PIE1 寄存器包含中断允许位，如寄存器 7-2 所示。 寄存器 7-2： 注： 必须将 INTCON 寄存器的 PEIE 位置 1，以 允许任何外设中断。 PIE1：外设中断允许寄存器 1 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 U-0 R/W-0/0 R/W-0/0 TMR1GIE ADIE RCIE TXIE SSP1IE — TMR2IE TMR1IE bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 TMR1GIE：Timer1 门控中断允许位 1 = 允许 Timer1 门控采集中断 0 = 禁止 Timer1 门控采集中断 bit 6 ADIE：A/D 转换器 （ADC）中断允许位 1 = 允许 ADC 中断 0 = 禁止 ADC 中断 bit 5 RCIE：USART 接收中断允许位 1 = 允许 USART 接收中断 0 = 禁止 USART 接收中断 bit 4 TXIE：USART 发送中断允许位 1 = 允许 USART 发送中断 0 = 禁止 USART 发送中断 bit 3 SSP1IE：同步串行口 （MSSP）中断允许位 1 = 允许 MSSP 中断 0 = 禁止 MSSP 中断 bit 2 未实现：读为 0 bit 1 TMR2IE：TMR2 与 PR2 匹配中断允许位 1 = 允许 Timer2 与 PR2 匹配中断 0 = 禁止 Timer2 与 PR2 匹配中断 bit 0 TMR1IE：Timer1 溢出中断允许位 1 = 允许 Timer1 溢出中断 0 = 禁止 Timer1 溢出中断 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 79 页 PIC16(L)F1508/9 7.6.3 PIE2 寄存器 PIE2 寄存器包含中断允许位，如寄存器 7-3 所示。 寄存器 7-3： 注： 必须将 INTCON 寄存器的 PEIE 位置 1，以 允许任何外设中断。 PIE2：外设中断允许寄存器 2 R/W-0/0 R/W-0/0 R/W-0/0 U-0 R/W-0/0 R/W-0/0 U-0 U-0 OSFIE C2IE C1IE — BCL1IE NCO1IE — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 OSFIE：振荡器故障中断允许位 1 = 允许振荡器故障中断 0 = 禁止振荡器故障中断 bit 6 C2IE：比较器 C2 中断允许位 1 = 允许比较器 C2 中断 0 = 禁止比较器 C2 中断 bit 5 C1IE：比较器 C1 中断允许位 1 = 允许比较器 C1 中断 0 = 禁止比较器 C1 中断 bit 4 未实现：读为 0 bit 3 BCL1IE：MSSP 总线冲突中断允许位 1 = 允许 MSSP 总线冲突中断 0 = 禁止 MSSP 总线冲突中断 bit 2 NCO1IE：数控振荡器中断允许位 1 = 允许 NCO 中断 0 = 禁止 NCO 中断 bit 1-0 未实现：读为 0 DS41609A_CN 第 80 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 PIE3 寄存器 7.6.4 PIE3 寄存器包含中断允许位，如寄存器 7-4 所示。 寄存器 7-4： 注： 必须将 INTCON 寄存器的 PEIE 位置 1，以 允许任何外设中断。 PIE3：外设中断允许寄存器 3 U-0 U-0 U-0 U-0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 — — — — CLC4IE CLC3IE CLC2IE CLC1IE bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-4 未实现：读为 0 bit 3 CLC4IE：可配置逻辑模块 4 中断允许位 1 = 允许 CLC 4 中断 0 = 禁止 CLC 4 中断 bit 2 CLC3IE：可配置逻辑模块 3 中断允许位 1 = 允许 CLC 3 中断 0 = 禁止 CLC 3 中断 bit 1 CLC2IE：可配置逻辑模块 2 中断允许位 1 = 允许 CLC 2 中断 0 = 禁止 CLC 2 中断 bit 0 CLC1IE：可配置逻辑模块 1 中断允许位 1 = 允许 CLC 1 中断 0 = 禁止 CLC 1 中断 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 81 页 PIC16(L)F1508/9 7.6.5 PIR1 寄存器 PIR1 寄存器包含中断标志位，如寄存器 7-5 所示。 寄存器 7-5： 注： 当中断条件发生时，无论相应中断允许位 或全局中断允许位 GIE （在 INTCON 寄 存器中）的状态如何，中断标志位都将被 置 1。用户软件应在允许一个中断前，先 将相应的中断标志位清零。 PIR1：外设中断请求寄存器 1 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 U-0 R/W-0/0 R/W-0/0 TMR1GIF ADIF RCIF TXIF SSP1IF — TMR2IF TMR1IF bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 TMR1GIF：Timer1 门控中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 6 ADIF：A/D 转换器中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 5 RCIF：USART 接收中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 4 TXIF：USART 发送中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 3 SSP1IF：同步串行口 （MSSP）中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 2 未实现：读为 0 bit 1 TMR2IF：Timer2 与 PR2 匹配中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 0 TMR1IF：Timer1 溢出中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 DS41609A_CN 第 82 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 7.6.6 PIR2 寄存器 PIR2 寄存器包含中断标志位，如寄存器 7-6 所示。 寄存器 7-6： 注： 当中断条件发生时，无论相应中断允许位 或全局中断允许位 GIE （在 INTCON 寄 存器中）的状态如何，中断标志位都将被 置 1。用户软件应在允许一个中断前，先 将相应的中断标志位清零。 PIR2：外设中断请求寄存器 2 R/W-0/0 R/W-0/0 R/W-0/0 U-0 R/W-0/0 R/W-0/0 U-0 U-0 OSFIF C2IF C1IF — BCL1IF NCO1IF — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 OSFIF：振荡器故障中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 6 C2IF：比较器 C2 中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 5 C1IF：比较器 C1 中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 4 未实现：读为 0 bit 3 BCL1IF：MSSP 总线冲突中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 2 NCO1IF：数控振荡器中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 1-0 未实现：读为 0 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 83 页 PIC16(L)F1508/9 PIR3 寄存器 7.6.7 PIR3 寄存器包含中断标志位，如寄存器 7-7 所示。 寄存器 7-7： 注： 当中断条件发生时，无论相应中断允许位 或全局中断允许位 GIE （在 INTCON 寄 存器中）的状态如何，中断标志位都将被 置 1。用户软件应在允许一个中断前，先 将相应的中断标志位清零。 PIR3：外设中断请求寄存器 3 U-0 U-0 U-0 U-0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 — — — — CLC4IF CLC3IF CLC2IF CLC1IF bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-4 未实现：读为 0 bit 3 CLC4IF：可配置逻辑模块 4 中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 2 CLC3IF：可配置逻辑模块 3 中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 1 CLC2IF：可配置逻辑模块 2 中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 bit 0 CLC1IF：可配置逻辑模块 1 中断标志位 1 = 中断处于待处理状态 0 = 中断不处于待处理状态 DS41609A_CN 第 84 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 7-1： 名称 INTCON 与中断相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 OPTION_REG WPUEN INTEDG TMR0CS TMR0SE 165 — — BCL1IE NCO1IE — — 80 — — CLC4IE CLC3IE CLC2IE CLC1IE 81 RCIF TXIF SSP1IF — TMR2IF TMR1IF 82 C1IF — BCL1IF NCO1IF — — 83 — — CLC4IF CLC3IF CLC2IF CLC1IF 84 TMR1GIE ADIE RCIE TXIE PIE2 OSFIE C2IE C1IE PIE3 — — PIR1 TMR1GIF ADIF PIR2 OSFIF C2IF — — PIR3 PS<2:0> SSP1IE PIE1 图注： PSA TMR2IE TMR1IE 79 — = 未实现位，读为 0。中断不使用阴影单元。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 85 页 PIC16(L)F1508/9 注： DS41609A_CN 第 86 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 8.0 掉电模式 （休眠） 8.1 发生以下任一事件将器件从休眠状态唤醒： 1. MCLR 引脚上的外部复位输入 （如果使能） 2. BOR 复位 （如果使能） 3. POR 复位 4. 看门狗定时器 （如果使能） 5. 任何外部中断 6. 可以在休眠期间运行的外设产生的中断（更多信 息，请参见各个外设） 可通过执行 SLEEP 指令进入掉电模式。 在进入休眠模式时，会存在以下条件： 1. 2. 3. 4. 5. 6. 7. 8. 如果在休眠期间使能 WDT，则 WDT 会清零，但 保持运行。 STATUS 寄存器的 PD 位被清零。 STATUS 寄存器的 TO 位被置 1。 CPU 时钟被禁止。 31 kHz LFINTOSC 不受影响，使用它工作的外 设可以在休眠模式下继续工作。 如果选择了专用 FRC 时钟，则 ADC 不受影响。 I/O 端口保持执行 SLEEP 指令之前的状态（驱动 为高电平、低电平或高阻态）。 WDT 之外的其他复位都不会受休眠模式影响。 前三个事件会导致器件复位。后三个事件被认为是程序 执行的继续。要确定是发生了器件复位还是唤醒事件， 请参见第 6.11 节 “确定复位原因”。 当执行 SLEEP 指令时，下一条指令 （PC + 1）被预先 取出。如果希望通过中断事件唤醒器件，则必须允许相 应的中断允许位。唤醒与 GIE 位的状态无关。如果 GIE 位被禁止，器件将继续执行 SLEEP 指令之后的指令。如 果 GIE 位被允许，器件将执行 SLEEP 指令之后的指令， 然后器件将调用中断服务程序。如果不希望执行 SLEEP 指令之后的指令，用户应在 SLEEP 指令后面放置一条 NOP 指令。 关于休眠期间的外设操作的更多详细信息，请参见各个 章节。 要最大程度降低电流消耗，应考虑以下条件： • • • • • • I/O 引脚不应悬空 来自 I/O 引脚的外部电路灌电流 来自 I/O 引脚的内部电路拉电流 从带弱上拉的引脚汲取的电流 使用 31 kHz LFINTOSC 的模块 使用 HFINTOSC 的 CWG、 NCO 和 CLC 模块 器件从休眠状态唤醒时， WDT 都将被清零，而与唤醒 源无关。 8.1.1 使用中断唤醒 当禁止全局中断 （GIE 被清零）时，并且任一中断源 的中断允许位和中断标志位都置 1，将会发生下列事件 之一： 为了避免输入引脚悬空而引入开关电流，应在外部将高 阻抗输入的 I/O 引脚拉为 VDD 或 VSS。 可能产生拉电流的内部电路示例包括 FVR 模块。关于该 模块的更多信息，请参见第 13.0 节 “固定参考电压 （FVR）”。 2012 Microchip Technology Inc. 从休眠状态唤醒 • 如果在执行 SLEEP 指令之前发生中断 - SLEEP 指令将作为 NOP 指令执行 - WDT 和 WDT 预分频器不会被清零 - STATUS 寄存器的 TO 位不会被置 1 - STATUS 寄存器的 PD 位不会被清零 • 如果在执行 SLEEP 指令期间或之后发生中断 - 将完整执行 SLEEP 指令 - 器件将立即从休眠状态唤醒 - WDT 和 WDT 预分频器将被清零 - STATUS 寄存器的 TO 位将被置 1 - STATUS 寄存器的 PD 位将被清零 初稿 DS41609A_CN 第 87 页 PIC16(L)F1508/9 即使在执行 SLEEP 指令之前检查到标志位为 0，这些标 志位也有可能在 SLEEP 指令执行完毕之前被置 1。要确 定是否执行了 SLEEP 指令，可测试 PD 位。如果 PD 位 置 1，则说明 SLEEP 指令被当作一条 NOP 指令执行了。 图 8-1： 通过中断从休眠状态唤醒 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 CLKIN(1) T1OSC(3) CLKOUT(2) 中断标志 中断延时(4) GIE 位 （INTCON 寄存器） 指令流 PC 指令取 指令执行 注 1： 2： 3： 4： PC Inst(PC) = Sleep Inst(PC - 1) 处理器处于 休眠状态 PC + 1 Inst(PC + 1) 休眠 PC + 2 PC + 2 PC + 2 Inst(PC + 2) Inst(PC + 1) 强制 NOP 0004h 0005h Inst(0004h) Inst(0005h) 强制 NOP Inst(0004h) 外部时钟。假设采用高、中或低功耗模式。 此处显示的 CLKOUT 用于时序参考。 T1OSC ；请参见第 29.0 节 “电气规范”。 假设 GIE = 1。在这种情形下，处理器被唤醒后，将调用 0004h 处的 ISR。如果 GIE = 0，程序将继续执行。 DS41609A_CN 第 88 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 8.2 低功耗休眠模式 8.2.2 选择低功耗休眠模式时，一些可以在休眠模式下工作的 外设将无法正常工作。使能这些外设时， LDO 将保持 在正常功耗模式。低功耗休眠模式旨在与以下外设配合 使用： PIC16F1508/9 器件包含一个内部低压差（Low Dropout， LDO）稳压器，它让器件 I/O 引脚可以使用最高 5.5V 的 电压工作，而内部器件逻辑可以使用较低的电压工作。 在器件处于休眠模式时，LDO 及其关联的参考电路必须 保持活动状态。 PIC16F1508/9 允许用户根据应用需求 来优化休眠模式下的工作电流。 • • • • 通过将 VREGCON 寄存器的 VREGPM 位置 1，可以选 择低功耗休眠模式。如果该位置 1，当器件处于休眠模 式时， LDO 和参考电路会被置为低功耗状态。 8.2.1 欠压复位 （BOR） 看门狗定时器 （WDT） 外部中断引脚 / 电平变化中断引脚 Timer1 （带外部时钟源） 互补波形发生器 （CWG）、数控振荡器 （NCO）和可 配置逻辑单元 （CLC）模块可以采用 HFINTOSC 振荡 器 作 为 时 钟 源 或 输 入 源。在 某 些 条 件 下，当 选 择 HFINTOSC 与 CWG、 NCO 或 CLC 模块配合使用时， HFINTOSC 将在休眠期间保持活动状态。这会直接影响 休眠模式的电流。 休眠电流与唤醒时间 在默认工作模式下，处于休眠模式时，LDO 和参考电路 会保持为正常配置。由于所有电路都保持活动状态，所 以器件能够快速地退出休眠模式。在低功耗休眠模式 下，从休眠模式中唤醒时，这些电路需要一个额外的延 时，然后才会恢复为正常配置并稳定下来。 更多信息，请参见第 24.5 节 “休眠期间的操作”、 第 25.7 节 “休眠模式下的操作”和第 26.10 节 “休 眠期间的操作”。 低功耗休眠模式对于需要长时间处于休眠模式的应用非 常有益。正常模式对于需要快速地、频繁地从休眠模式 中唤醒的应用非常有益。 注： 2012 Microchip Technology Inc. 休眠模式下的外设使用 初稿 PIC16LF1508/9 不具有可配置的低功耗休 眠模式。 PIC16LF1508/9 是非稳压器件， 它在休眠模式下总是处于最低功耗状态， 并且没有唤醒时间延时。该器件的最大 VDD 和 I/O 电压低于 PIC16F1508/9。更多 信息，请参见第 29.0 节 “电气规范”。 DS41609A_CN 第 89 页 PIC16(L)F1508/9 VREGCON：稳压器控制寄存器 (1) 寄存器 8-1： U-0 U-0 U-0 U-0 U-0 U-0 R/W-0/0 — — — — — — VREGPM bit 7 R/W-1/1 保留 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-2 未实现：读为 0 bit 1 VREGPM： 稳压器功耗模式选择位 1 = 休眠时使能低功耗休眠模式 休眠时消耗的电流最低，唤醒速度较慢 0 = 休眠时使能正常功耗模式 休眠时消耗的电流较高，唤醒速度较快 bit 0 保留：读为 1。保持该位置 1。 注 1： 仅限 PIC16F1508/9。 表 8-1： 与掉电模式相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 IOCAF — — IOCAF5 IOCAF4 IOCAF3 IOCAF2 IOCAF1 IOCAF0 127 IOCAN — — IOCAN5 IOCAN4 IOCAN3 IOCAN2 IOCAN1 IOCAN0 127 IOCAP — IOCBF7 — IOCBF6 IOCAP5 IOCAP4 IOCAP3 IOCAP2 IOCAP1 IOCAP0 127 IOCBF IOCBF5 IOCBF4 — — — — 128 IOCBN IOCBN7 IOCBN6 IOCBN5 IOCBN4 — — — — 128 IOCBP IOCBP7 IOCBP6 IOCBP5 IOCBP4 — — — — 128 PIE1 TMR1GIE ADIE RCIE TXIE SSP1IE — TMR2IE TMR1IE 79 PIE2 OSFIE C2IE C1IE — BCL1IE NCO1IE — — 80 PIE3 — — — — CLC4IE CLC3IE CLC2IE CLC1IE 81 PIR1 TMR1GIF ADIF RCIF TXIF SSP1IF — TMR2IF TMR1IF 82 PIR2 OSFIF C2IF C1IF — BCL1IF NCO1IF — — 83 PIR3 — — — — CLC4IF CLC3IF CLC2IF CLC1IF 84 STATUS — — — TO PD Z DC C 21 WDTCON — — SWDTEN 93 名称 INTCON 图注： WDTPS<4:0> — = 未实现，读为 0。掉电模式下不使用阴影单元。 DS41609A_CN 第 90 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 9.0 看门狗定时器 看门狗定时器是一个系统定时器，如果固件未在超时周 期内发出 CLRWDT 指令，看门狗定时器会产生复位。看 门狗定时器通常用于使系统从意外事件中恢复。 WDT 具有以下特性： • 独立时钟源 • 多种工作模式 - WDT 总是开启 - WDT 在休眠模式下关闭 - WDT 通过软件进行控制 - WDT 总是关闭 • 超时周期可配置为从 1 ms 至 256 秒 （典型值） • 多种复位条件 • 休眠期间的操作 图 9-1： 看门狗定时器框图 WDTE<1:0> = 01 SWDTEN WDTE<1:0> = 11 LFINTOSC 23 位可编程 预分频器 WDT WDT 超时 WDTE<1:0> = 10 Sleep 2012 Microchip Technology Inc. WDTPS<4:0> 初稿 DS41609A_CN 第 91 页 PIC16(L)F1508/9 独立时钟源 9.1 9.3 WDT 以 31 kHz LFINTOSC 内部振荡器作为其工作的时 基。本章中的时间间隔均基于 1 ms 的标称时间间隔。 关于 LFINTOSC 容差，请参见第 29.0 节“电气规范”。 WDTCON 寄存器的 WDTPS 位用于设置从 1 ms 至 256 秒 （标称值）的超时周期。在复位之后，默认的超 时周期为 2 秒。 WDT 工作模式 9.2 9.4 看门狗定时器模块具有 4 种工作模式，这些工作模式由 配置字中的 WDTE<1:0> 位控制。请参见表 9-1。 9.2.1 • • • • • • WDT 总是开启 WDT 保护在休眠期间有效。 WDT 在休眠模式下关闭 9.5 WDT 保护在休眠期间无效。 当配置字的 WDTE 位设置为 01 时， WDT 将通过 WDTCON 寄存器的 SWDTEN 位进行控制。 当器件退出休眠模式时，WDT 会被再次清零。WDT 一 直保持清零，直到 OST （如果使能）完成为止。关于 OST 的更多信息，请参见第 5.0 节 “振荡器模块 （带 故障保护时钟监视器）”。 WDT 保护在休眠期间不变。更多详细信息，请参见 表 9-1。 在器件处于休眠模式的情况下发生 WDT 超时时，不会 产生复位。器件将会唤醒并继续工作。STATUS 寄存器 中的 TO 和 PD 位会发生改变，指示发生的事件。也可 以使用 PCON 寄存器中的 RWDT 位。更多信息，请参 见第 3.0 节 “存储器构成”。 WDT 工作模式 SWDTEN 器件模式 WDT 模式 WDTE<1:0> 11 X 10 X X 有效 唤醒 有效 休眠 禁止 1 X 01 表 9-2： X 有效 禁止 0 00 休眠期间的操作 当器件进入休眠模式时， WDT 会被清零。如果使能 WDT 在休眠期间工作， WDT 会继续计数。 WDT 通过软件进行控制 表 9-1： 任何复位 执行了 CLRWDT 指令 器件进入休眠模式 器件从休眠状态唤醒 振荡器故障 WDT 被禁止 更多信息，请参见表 9-2。 当配置字的 WDTE 位设置为 10 时，除非处于休眠模 式，否则 WDT 将开启。 9.2.3 清零 WDT 当发生以下任何条件时， WDT 被清零： 当配置字的 WDTE 位设置为 11 时，WDT 将总是开启。 9.2.2 超时周期 X 禁止 WDT 清零条件 条件 WDT WDTE<1:0> = 00 WDTE<1:0> = 01 且 SWDTEN = 0 WDTE<1:0> = 10 并进入休眠状态 清零 CLRWDT 命令 检测到振荡器故障 退出休眠 + 系统时钟 = INTOSC 或 EXTCLK 更改 INTOSC 分频比 （IRCF 位） DS41609A_CN 第 92 页 不受影响 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 看门狗控制寄存器 9.6 寄存器 9-1： WDTCON：看门狗定时器控制寄存器 U-0 U-0 — — R/W-0/0 R/W-1/1 R/W-0/0 R/W-1/1 WDTPS<4:0> R/W-1/1 R/W-0/0 SWDTEN bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 未实现：读为 0 bit 5-1 WDTPS<4:0>：看门狗定时器周期选择位 (1) 位值 = 预分频比 00000 = 1:32 （时间间隔标称值为 1 ms） 00001 = 1:64 （时间间隔标称值为 2 ms） 00010 = 1:128 （时间间隔标称值为 4 ms） 00011 = 1:256 （时间间隔标称值为 8 ms） 00100 = 1:512 （时间间隔标称值为 16 ms） 00101 = 1:1024 （时间间隔标称值为 32 ms） 00110 = 1:2048 （时间间隔标称值为 64 ms） 00111 = 1:4096 （时间间隔标称值为 128 ms） 01000 = 1:8192 （时间间隔标称值为 256 ms） 01001 = 1:16384 （时间间隔标称值为 512 ms） 01010 = 1:32768 （时间间隔标称值为 1s） 01011 = 1:65536 （时间间隔标称值为 2s）（复位值） 01100 = 1:131072 （217）（时间间隔标称值为 4s） 01101 = 1:262144 （218）（时间间隔标称值为 8s） 01110 = 1:524288 （219）（时间间隔标称值为 16s） 01111 = 1:1048576 （220）（时间间隔标称值为 32s） 10000 = 1:2097152 （221）（时间间隔标称值为 64s） 10001 = 1:4194304 （222）（时间间隔标称值为 128s） 10010 = 1:8388608 （223）（时间间隔标称值为 256s） 10011 = 保留。产生最小的时间间隔 （1:32） • • • 11111 = 保留。产生最小的时间间隔 （1:32） bit 0 注 SWDTEN： 看门狗定时器软件使能 / 禁止位 如果 WDTE<1:0> = 00： 该位被忽略。 如果 WDTE<1:0> = 01： 1 = WDT 开启 0 = WDT 关闭 如果 WDTE<1:0> = 1x： 该位被忽略。 1： 时间均为近似值。 WDT 时间基于 31 kHz LFINTOSC。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 93 页 PIC16(L)F1508/9 表 9-3： 与看门狗定时器相关的寄存器汇总 名称 Bit 7 OSCCON Bit 6 — Bit 5 Bit 4 Bit 3 IRCF<3:0> — STKOVF STKUNF — RWDT STATUS — — — TO WDTCON — — PCON 图注： CONFIG1 图注： Bit 1 Bit 0 SCS<1:0> RMCLR RI POR PD Z DC WDTPS<4:0> 寄存器 所在页 62 BOR 71 C 21 SWDTEN 93 x = 未知， u = 不变，– = 未实现位，读为 0。看门狗定时器不使用阴影单元。 表 9-4： 名称 Bit 2 与看门狗定时器相关的配置字汇总 Bit Bit -/7 Bit -/6 Bit 13/5 Bit 12/4 Bit 11/3 13:8 — — FCMEN IESO CLKOUTEN 7:0 CP MCLRE PWRTE WDTE<1:0> Bit 10/2 Bit 9/1 BOREN<1:0> Bit 8/0 — 寄存器 所在页 44 FOSC<2:0> — = 未实现位，读为 0。看门狗定时器不使用阴影单元。 DS41609A_CN 第 94 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 10.0 闪存程序存储器控制 控制位 RD 和 WR 分别用于启动读和写操作。用软件只 能将这两位置 1 而无法清零。在读或写操作完成后，它 们由硬件清零。由于无法用软件将 WR 位清零，可避免 意外地过早终止写操作。 在整个 VDD 范围内的正常工作期间，闪存程序存储器都 是可读写的。程序存储器通过特殊功能寄存器 （SFR） 来间接寻址。用于访问程序存储器的 SFR 有： • • • • • • 当 WREN 位置 1 时，允许进行写操作。上电时，WREN 位被清零。在正常工作期间，如果写操作被复位中断， WRERR 位会置 1。在这些情况下，复位后用户可以检 查 WRERR 位并执行相应的错误处理程序。 PMCON1 PMCON2 PMDATL PMDATH PMADRL PMADRH PMCON2 寄存器是只写寄存器。尝试读 PMCON2 寄存 器将返回全 0。 要使能对程序存储器的写操作，必须向 PMCON2 寄存 器中写入特定的模式 （解锁序列）。必需的解锁序列可 以防止对程序存储器写锁存器和闪存程序存储器的意外 写操作。 当访问程序存储器时，PMDATH:PMDATL 寄存器对 组成双字节字，保存 14 位读 / 写数据，而 PMADRH:PMADRL 寄存器对组成双字节字，保存 15 位 被读取的程序存储单元的地址。 10.2 写入时间由片上定时器控制。写入 / 擦除电压由片上电荷 泵产生。 闪存程序存储器概述 闪存程序存储器可以通过两种方式进行保护：代码保护 （配置字中的 CP 位）和写保护（配置字中的 WRT<1:0> 位）。 要进行擦除和编程操作，了解闪存程序存储器结构非常 重要。闪存程序存储器按行进行处理。每一行都包含固 定数量的 14 位程序存储字。行是可以通过用户软件擦 除的最小大小。 代码保护 （CP = 0） (1) 会禁止通过外部器件编程器对 闪存程序存储器进行访问 （读写操作）。代码保护不会 影响自写和擦除功能。代码保护只能通过器件编程器对 器件执行批量擦除操作，从而清除所有闪存程序存储 器、配置位和用户 ID 而复位。 在擦除某行之后，用户可以对该行的全部或部分内容进 行再编程。要写入程序存储器行的数据将写入 14 位宽 的数据写锁存器中。用户不能直接访问这些写锁存器， 但可以通过连续写入 PMDATH:PMDATL 寄存器对来装 入数据。 注： 写保护会禁止对由WRT<1:0>位所定义的部分或全部闪 存程序存储器进行自写或擦除操作。写保护不会影响器 件编程器对器件进行读、写或擦除操作。 注 10.1 1： 整个闪存程序存储器阵列的代码保护通过 清零配置字的 CP 位来使能。 PMADRL 和 PMADRH 寄存器 关于闪存程序存储器的擦除行大小和写锁存器数量，请 参见表 10-1。 PMADRH:PMADRL 寄存器对能寻址最大 32K 字的程序 存储器。当选择程序地址值时，地址的 MSB 被写入 PMADRH 寄存器，而 LSB 被写入 PMADRL 寄存器。 10.1.1 如果用户只希望修改先前已编程行的一部 分内容，则必须在擦除之前先读取整行内 容，并保存到 RAM 中。然后，可以将新数 据和已保存数据写入写锁存器，以对闪存 程序存储器行进行再编程。但对于任何未 经过编程的单元，则无需先擦除行即可写 入。这种情况下，不需要保存并重新写入 其他先前已编程的单元。 表 10-1： PMCON1 和 PMCON2 寄存器 闪存构成 （按器件） 器件 PMCON1 是访问闪存程序存储器的控制寄存器。 PIC16(L)F1508 PIC16(L)F1509 2012 Microchip Technology Inc. 初稿 行擦除 （字） 写锁存器 （字） 32 32 DS41609A_CN 第 95 页 PIC16(L)F1508/9 10.2.1 读取闪存程序存储器 图 10-1： 要读取程序存储单元，用户必须： 1. 2. 3. 将所需地址写入 PMADRH:PMADRL 寄存器对。 将 PMCON1 寄存器的 CFGS 位清零。 然后，将 PMCON1 寄存器的控制位 RD 置 1。 闪存程序存储器读操作 流程图 ᓔྟ 䇏᪡ 一 旦 读 控 制 位 置 1 ，闪 存 程 序 存 储 器 控 制 器 将 使 用 第 二 个 指 令 周 期 来 读 取 数 据。这 会 导 致 紧 随 “BSF PMCON1,RD”指令的第二条指令被忽略。在紧接着的下 一个周期， PMDATH:PMDATL 寄存器对中的数据即可 使用；因此，可在随后的指令中读取为两个字节。 䗝ᢽᑣ䜡㕂ᄬ఼ټ ˄CFGS˅ PMDATH:PMDATL 寄存器对将保留该值直到另一次读 操作开始或用户写入新值为止。 注： 䗝ᢽᄫഄഔ ˄PMADRH:PMADRL˅ 程序存储器读操作后的两条指令必须为 NOP，从而阻止用户在 RD 位置 1 后的下一 条指令执行双周期指令。 ਃࡼ䇏᪡ ˄RD = 1˅ ᗑ⬹᠔পⱘᣛҸ ᔎࠊᠻ㸠NOP ᗑ⬹᠔পⱘᣛҸ ᔎࠊᠻ㸠NOP ⦄PMDATH:PMDATL Ё䇏প᭄ 㒧ᴳ 䇏᪡ DS41609A_CN 第 96 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 10-2： 闪存程序存储器读周期执行时序 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 闪存地址 PC 闪存数据 PC + 1 INSTR (PC) INSTR(PC - 1) 在此执行 PC +3 PC+3 PMADRH,PMADRL INSTR (PC + 1) BSF PMCON1,RD 在此执行 PMDATH,PMDATL INSTR (PC + 1) 指令被忽略 强制 NOP 在此执行 PC + 4 INSTR (PC + 3) INSTR (PC + 2) 指令被忽略 强制 NOP 在此执行 PC + 5 INSTR (PC + 4) INSTR(PC + 3) 在此执行 INSTR(PC + 4) 在此执行 RD 位 PMDATH PMDATL 寄存器 例 10-1： 读取闪存程序存储器 * This code block will read 1 word of program * memory at the memory address: PROG_ADDR_HI :PROG_ADDR_LO * data will be returned in the variables; * PROG_DATA_HI, PROG_DATA_LO BANKSEL MOVLW MOVWF MOVLW MOVWF PMADRL PROG_ADDR_LO PMADRL PROG_ADDR_HI PMADRH ; Select Bank for PMCON registers ; ; Store LSB of address ; ; Store MSB of address BCF BSF NOP NOP PMCON1,CFGS PMCON1,RD ; ; ; ; Do not select Configuration Space Initiate read Ignored (Figure 10-2) Ignored (Figure 10-2) MOVF MOVWF MOVF MOVWF PMDATL,W PROG_DATA_LO PMDATH,W PROG_DATA_HI ; ; ; ; Get LSB of word Store in user location Get MSB of word Store in user location 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 97 页 PIC16(L)F1508/9 10.2.2 闪存解锁序列 图 10-3： 解锁序列是一种用于保护闪存程序存储器免于发生意外 自写编程或擦除的机制。只有在无中断情况下执行并完 成序列时，才能成功地完成以下操作之一： • • • • 闪存程序存储器解锁序列 流程图 ᓔྟ 㾷䫕ᑣ߫ 行擦除 向程序存储器写锁存器装入数据 将程序存储器写锁存器内容写入程序存储器 将程序存储器写锁存器内容写入用户 ID ᇚ055hܹݭ PMCON2 解锁序列包含以下步骤： 1. 将 55h 写入 PMCON2 2. 将 AAh 写入 PMCON2 ᇚ0AAhܹݭ PMCON2 3. 将 PMCON1 中的 WR 位置 1 4. NOP 指令 5. NOP 指令 ਃࡼݭ᪺䰸᪡ ˄WR = 1˅ 在 WR 位置 1 之后，处理器总是会强制执行两条 NOP 指 令。在执行擦除行或编程行操作时，处理器会暂停内部 操作（通常为 2 ms），直到操作完成为止，然后再继续 执行下一条指令。当操作向程序存储器写锁存器装入数 据时，处理器总是会强制执行两条 NOP 指令，然后继续 无中断地执行下一条指令。 ᗑ⬹᠔পⱘᣛҸ ᔎࠊᠻ㸠NOP 由于在执行解锁序列的过程中不能发生中断，所以在执 行解锁序列之前应先禁止全局中断，然后在完成解锁序 列之后重新允许。 ᗑ⬹᠔পⱘᣛҸ ᔎࠊᠻ㸠NOP 㒧ᴳ 㾷䫕ᑣ߫ DS41609A_CN 第 98 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 10.2.3 擦除闪存程序存储器 图 10-4： 在执行代码时，程序存储器只能按行进行擦除。要擦除 某行，请执行以下操作： 1. 2. 3. 4. 5. 将要擦除的行内的任意地址装入 PMADRH:PMADRL 寄存器对。 将 PMCON1 寄存器的 CFGS 位清零。 将 PMCON1 寄存器的 FREE 和 WREN 位置 1。 向 PMCON2 中先写入 55h，然后写入 AAh （闪 存编程解锁序列）。 将 PMCON1 寄存器的控制位 WR 置 1，以开始 擦除操作。 闪存程序存储器擦除操作 流程图 ᓔྟ ᪺䰸᪡ ⽕ℶЁᮁ ˄GIE = 0˅ 䗝ᢽᑣ䜡㕂ᄬ఼ټ ˄CFGS˅ 请参见例 10-2。 在 “BSF PMCON1,WR”指令之后，处理器需要两个周 期来设置擦除操作。用户必须在紧随 WR 位置 1 指令之 后放置两条 NOP 指令。处理器将暂停内部操作，产生 2 ms（典型值）的擦除时间。这不是休眠模式，因为时 钟和外设会继续运行。在擦除周期之后，处理器将继续 处理 PMCON1 写指令之后的第三条指令。 䗝ᢽ㸠ഄഔ ˄PMADRH:PMADRL˅ 䗝ᢽ᪺䰸᪡ ˄FREE = 1˅ Փ㛑ݭ/᪺䰸᪡ ˄WREN = 1˅ 㾷䫕ᑣ߫ 图 10-3 10-3 ᪺䰸᪡ᅠ៤ᯊ CPU᱖ذ ˄ൟؐЎ2 ms˅ ⽕ℶݭ/᪺䰸᪡ ˄WREN = 0˅ 䞡ᮄܕ䆌Ёᮁ ˄GIE = 1˅ 㒧ᴳ ᪺䰸᪡ 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 99 页 PIC16(L)F1508/9 例 10-2： 擦除程序存储器的一行 必需的序列 ; This row erase routine assumes the following: ; 1. A valid address within the erase row is loaded in ADDRH:ADDRL ; 2. ADDRH and ADDRL are located in shared data memory 0x70 - 0x7F (common RAM) BCF BANKSEL MOVF MOVWF MOVF MOVWF BCF BSF BSF INTCON,GIE PMADRL ADDRL,W PMADRL ADDRH,W PMADRH PMCON1,CFGS PMCON1,FREE PMCON1,WREN MOVLW MOVWF MOVLW MOVWF BSF NOP NOP 55h PMCON2 0AAh PMCON2 PMCON1,WR BCF BSF DS41609A_CN 第 100 页 PMCON1,WREN INTCON,GIE ; Disable ints so required sequences will execute properly ; Load lower 8 bits of erase address boundary ; Load upper 6 bits of erase address boundary ; Not configuration space ; Specify an erase operation ; Enable writes ; ; ; ; ; ; ; ; ; ; Start of required sequence to initiate erase Write 55h Write AAh Set WR bit to begin erase NOP instructions are forced as processor starts row erase of program memory. The processor stalls until the erase process is complete after erase processor continues with 3rd instruction ; Disable writes ; Enable interrupts 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 10.2.4 写入闪存程序存储器 要 装 入 写锁 存 器 并 对 程序 存 储 器 的 一行 进 行 编 程， 需 要 完 成 以 下 步 骤。这 些 步 骤 分 为 两 个 部 分。首 先，在 LWLO = 1 的情况下，使用解锁序列将来自 PMDATH:PMDATL 的数据装入每个写锁存器。当要 装入写锁存器的最后一个字就绪时，清零 LWLO 位并 执行解锁序列。这将启动编程操作，将所有锁存器内 容写入闪存程序存储器。 程序存储器使用以下步骤进行编程： 1. 2. 3. 4. 将需要编程的行的地址装入 PMADRH:PMADRL。 向每个写锁存器中装入数据。 启动编程操作。 重复步骤 1 至 3，直到写入所有数据为止。 注： 在写入程序存储器之前，要写入的字必须已擦除或先前 未写入。程序存储器每次只能擦除一行。在启动写操作 时，并不会发生自动擦除操作。 程序存储器每次可以写入一个或多个字。每次可以写入 的最大字数等于写锁存器的数量。更多详细信息，请参 见图 10-5 （使用 32 个写锁存器对程序存储器进行行写 操作）。 要向写锁存器装入数据或启动闪存编程操 作，需要执行一个特殊的解锁序列。如果 在执行解锁序列的过程中发生中断，则不 会启动对锁存器或程序存储器的写操作。 将 PMCON1 寄存器的 WREN 位置 1。 将 PMCON1 寄存器的 CFGS 位清零。 将PMCON1寄存器的LWLO位置1。当PMCON1 寄存器的 LWLO 位为 1 时，写序列之后只向写锁 存器装入数据，而不会启动对闪存程序存储器的 写操作。 4. 将要写入的存储单元的地址装入 PMADRH:PMADRL 寄存器对。 5. 将要写入的程序存储器数据装入 PMDATH:PMDATL 寄存器对。 6. 执行解锁序列（第 10.2.2 节“闪存解锁序列”）。 写锁存器中现在会被装入数据。 7. 递增 PMADRH:PMADRL 寄存器对，使之指向下 一个存储单元。 8. 重复步骤 5 至步骤 7，直到除了最后一个写锁存 器之外的所有写锁存器中都装入数据为止。 当PMCON1 9. 将PMCON1寄存器的 LWLO位清零。 寄存器的 LWLO 位为 0 时，写序列会启动对闪存 程序存储器的写操作。 10. 将要写入的程序存储器数据装入 PMDATH:PMDATL 寄存器对。 11. 执行解锁序列（第 10.2.2 节“闪存解锁序列”）。 整个程序存储器锁存器的内容现在会被写入闪存 程序存储器中。 1. 2. 3. 写锁存器将对齐到由 PMADRH:PMADRL 高 10 位 （PMADRH<6:0>:PMADRL<7:5>）定义的闪存行地址 边界处，PMADRL 的低 5 位（PMADRL<4:0>）将决定 要装入的写锁存器。写操作不会跨越这些边界。在程序 存储器写操作完成时，写锁存器中的数据会复位为包含 0x3FFF。 注： 在每个写操作或擦除操作完成时，程序 存储器写锁存器将复位为空白状态 （0x3FFF） 。因此，不需要向所有程序存 储器写锁存器中装入数据。未装入的锁 存器将保持空白状态。 例 10-3 给出了一个完整写序列的示例。初始地址装入 PMADRH:PMADRL 寄存器对；数据使用间接寻址方式 装入。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 101 页 7 使用 32 个写锁存器对闪存程序存储器进行块写操作 6 0 7 5 4 PMADRH - r9 r8 r7 r6 r5 0 7 PMADRL r4 r3 r2 r1 r0 c4 c3 c2 c1 c0 5 - 0 7 0 PMDATH 6 PMDATL 8 14 10 ᑣᄬݭ఼ټ䫕ᄬ఼ 5 14 ݭ䫕ᄬ఼ #0 00h PMADRL<4:0> 14 初稿 CFGS = 0 2012 Microchip Technology Inc. PMADRH<6:0> :PMADRL<7:5> 㸠 ഄഔ 䆥ⷕ 14 14 ݭ䫕ᄬ఼ #1 01h 14 ݭ䫕ᄬ఼ #30 1Eh 14 ݭ䫕ᄬ఼ #31 1Fh 14 14 㸠 ഄഔ ഄഔ ഄഔ ഄഔ 000h 0000h 0001h 001Eh 001Fh 001h 0020h 0021h 003Eh 003Fh 002h 0040h 0041h 005Eh 005Fh 3FEh 7FC0h 7FC1h 7FDEh 7FDFh 3FFh 7FE0h 7FE1h 7FFEh 7FFFh 䮾ᄬᑣᄬ఼ټ 400h CFGS = 1 8000h - 8003h 8004h - 8005h 8006h 8007h - 8008h 8009h - 801Fh ⫼᠋ ID 0 - 3 ֱ⬭ DEVICEID REVID 䜡㕂ᄫ ֱ⬭ 䜡㕂ᄬ఼ټ PIC16(L)F1508/9 DS41609A_CN 第 102 页 图 10-5： PIC16(L)F1508/9 图 10-6： 闪存程序存储器写操作流程图 ᓔྟ ݭ᪡ އᅮ㽕ܹݭᑣ䜡㕂 ᄬⱘ఼ټᄫ᭄DŽ䆹ᄫ᭄ ϡ㛑䍙ߎ↣㸠ⱘᄫ᭄DŽ ˄word_cnt˅ Փ㛑ݭ/᪺䰸᪡ ˄WREN = 1˅ ᇚؐ㺙ܹݭ䫕ᄬ఼ ˄PMDATH:PMDATL˅ ⽕ℶЁᮁ ˄GIE = 0˅ 䗝ᢽᑣ䜡㕂ᄬ఼ټ ˄CFGS˅ ᮄᄫ䅵఼᭄ ˄word_cnt--˅ ܹݭ᳔ৢ ϔϾᄫ˛ ᇚ䫕ᄬ఼ݙᆍܹݭ䮾ᄬ ˄LWLO = 0˅ ᰃ ৺ 䗝ᢽ㸠ഄഔ ˄PMADRH:PMADRL˅ 㾷䫕ᑣ߫ 图 10-3 10-3 㾷䫕ᑣ߫ 图 10-3 10-3 ݭ᪡ᅠ៤ᯊ CPU᱖ذ ˄ൟؐЎ2 ms˅ 䗝ᢽݭ᪡ ˄FREE = 0˅ ܹݭᑣᄬ఼ټ 䫕ᄬ఼ᯊ≵᳝ᓊᯊ ⽕ℶݭ/᪺䰸᪡ ˄WREN = 0˅ ҙ㺙ܹݭ䫕ᄬ఼ ˄LWLO = 1˅ 䗦ഄഔ ˄PMADRH:PMADRL++˅ 䞡ᮄܕ䆌Ёᮁ ˄GIE = 1˅ 㒧ᴳ ݭ᪡ 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 103 页 PIC16(L)F1508/9 例 10-3： ; ; ; ; ; ; ; 写入闪存程序存储器 This write routine assumes the following: 1. 64 bytes of data are loaded, starting at the address in DATA_ADDR 2. Each word of data to be written is made up of two adjacent bytes in DATA_ADDR, stored in little endian format 3. A valid starting address (the least significant bits = 00000) is loaded in ADDRH:ADDRL 4. ADDRH and ADDRL are located in shared data memory 0x70 - 0x7F (common RAM) BCF BANKSEL MOVF MOVWF MOVF MOVWF MOVLW MOVWF MOVLW MOVWF BCF BSF BSF INTCON,GIE PMADRH ADDRH,W PMADRH ADDRL,W PMADRL LOW DATA_ADDR FSR0L HIGH DATA_ADDR FSR0H PMCON1,CFGS PMCON1,WREN PMCON1,LWLO ; ; ; ; ; ; ; ; ; ; ; ; ; Disable ints so required sequences will execute properly Bank 3 Load initial address MOVIW MOVWF MOVIW MOVWF FSR0++ PMDATL FSR0++ PMDATH ; Load first data byte into lower ; ; Load second data byte into upper ; MOVF XORLW ANDLW BTFSC GOTO PMADRL,W 0x1F 0x1F STATUS,Z START_WRITE ; Check if lower bits of address are '00000' ; Check if we're on the last of 32 addresses ; ; Exit if last of 32 words, ; MOVLW MOVWF MOVLW MOVWF BSF NOP 55h PMCON2 0AAh PMCON2 PMCON1,WR ; ; ; ; ; ; ; ; PMADRL,F LOOP ; Still loading latches Increment address ; Write next latches PMCON1,LWLO ; No more loading latches - Actually start Flash program ; memory write 55h PMCON2 0AAh PMCON2 PMCON1,WR ; ; ; ; ; ; ; ; ; ; ; ; ; Load initial data address Load initial data address Not configuration space Enable writes Only Load Write Latches 必需的序列 LOOP NOP INCF GOTO 必需的序列 START_WRITE BCF MOVLW MOVWF MOVLW MOVWF BSF NOP NOP BCF BSF DS41609A_CN 第 104 页 PMCON1,WREN INTCON,GIE Start of required write sequence: Write 55h Write AAh Set WR bit to begin write NOP instructions are forced as processor loads program memory write latches Start of required write sequence: Write 55h Write AAh Set WR bit to begin write NOP instructions are forced as processor writes all the program memory write latches simultaneously to program memory. After NOPs, the processor stalls until the self-write process in complete after write processor continues with 3rd instruction Disable writes Enable interrupts 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 10.3 修改闪存程序存储器 图 10-7： 在修改某个程序存储器行中的已有数据，并且该行中的 部分数据必须保留时，必须先读取数据并将数据保存到 RAM 镜像中。程序存储器使用以下步骤进行修改： 1. 2. 3. 4. 5. 6. 7. 闪存程序存储器修改操作 流程图 ᓔྟ ׂᬍ᪡ 装入要修改的行的起始地址。 将行中的已有数据读取到 RAM 镜像中。 修改 RAM 镜像，使之包含要写入程序存储器的 新数据。 装入要重新写入的行的起始地址。 擦除程序存储器行。 将数据从 RAM 镜像装入写锁存器中。 启动编程操作。 䇏᪡ 图 10-2 10-2 ᭈ㸠䇏᪡ⱘ䬰ڣ ᖙ乏ᄬټRAMЁ ׂᬍ䬰ڣ 㽕ׂᬍⱘᄫRAM 䬰ڣЁ䖯㸠ᬍ ᪺䰸᪡ 图 10-4 10-4 Փ⫼RAM䬰ڣ 䖯㸠ݭ᪡ 图 10-5 10-5 㒧ᴳ ׂᬍ᪡ 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 105 页 PIC16(L)F1508/9 10.4 用户 ID、器件 ID 和配置字访问 当 PMCON1 寄存器中的 CFGS = 1 时，用户可以访问 用户 ID、器件 ID/ 版本 ID 和配置字，而不是访问程序 存储器。这是在 PC<15> = 1 时指向的区域，但并不是 所有地址都可以访问。对于读操作和写操作，可能存在 不同的访问权限。请参见表 10-2。 对表 10-2 中所列参数之外的地址启动读访问时， PMDATH:PMDATL 寄存器对会被清零，读回 0。 表 10-2： 用户 ID、器件 ID 和配置字访问 （CFGS = 1） 地址 功能 读访问 写访问 8000h-8003h 8006h 8007h-8008h 用户 ID 器件 ID/ 版本 ID 配置字 1 和 2 是 是 是 是 否 否 例 10-4： 配置字和器件 ID 访问 * This code block will read 1 word of program memory at the memory address: * PROG_ADDR_LO (must be 00h-08h) data will be returned in the variables; * PROG_DATA_HI, PROG_DATA_LO BANKSEL MOVLW MOVWF CLRF PMADRL PROG_ADDR_LO PMADRL PMADRH ; Select correct Bank ; ; Store LSB of address ; Clear MSB of address BSF BCF BSF NOP NOP BSF PMCON1,CFGS INTCON,GIE PMCON1,RD INTCON,GIE ; ; ; ; ; ; Select Configuration Space Disable interrupts Initiate read Executed (See Figure 10-2) Ignored (See Figure 10-2) Restore interrupts MOVF MOVWF MOVF MOVWF PMDATL,W PROG_DATA_LO PMDATH,W PROG_DATA_HI ; ; ; ; Get LSB of word Store in user location Get MSB of word Store in user location DS41609A_CN 第 106 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 10.5 写校验 校验程序存储器写入数据是否与预期值一致是一种良好 的编程做法。由于程序存储器以整页形式存储，所以所 存储的程序存储器内容将在最后一次写操作完成之后与 RAM 中存储的预期数据进行比较。 图 10-8： 闪存程序存储器校验操作 流程图 开始 校验操作 该程序假设写入数据的最后 一行来自RAM中保存的镜像。 该镜像将用于校验闪存程序 存储器中当前存储的数据。 读操作 图 10-2 图10-2 PMDAT = RAM镜像？ 是 否 否 校验操作失败 最后一个字？ 是 结束 校验操作 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 107 页 PIC16(L)F1508/9 闪存程序存储器控制寄存器 10.6 寄存器 10-1： R/W-x/u PMDATL：程序存储器数据低字节寄存器 R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u PMDAT<7:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 PMDAT<7:0>：程序存储器最低有效位的读 / 写值 bit 7-0 寄存器 10-2： PMDATH：程序存储器数据高字节寄存器 U-0 U-0 — — R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u PMDAT<13:8> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 未实现：读为 0 bit 5-0 PMDAT<13:8>：程序存储器最高有效位的读 / 写值 寄存器 10-3： R/W-0/0 PMADRL：程序存储器地址低字节寄存器 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 PMADR<7:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-0 PMADR<7:0>：指定程序存储器地址的最低有效位 寄存器 10-4： U-1 PMADRH：程序存储器地址高字节寄存器 R/W-0/0 R/W-0/0 — R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 PMADR<14:8> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 未实现：读为 1 bit 6-0 PMADR<14:8>：指定程序存储器地址的最高有效位 DS41609A_CN 第 108 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 10-5： U-1 (1) — PMCON1：程序存储器控制 1 寄存器 R/W-0/0 R/W-0/0 R/W/HC-0/0 R/W/HC-x/q(2) R/W-0/0 R/S/HC-0/0 R/S/HC-0/0 CFGS LWLO FREE WRERR WREN WR RD bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 S = 只可置 1 位 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 HC = 硬件清零位 bit 7 未实现：读为 1 bit 6 CFGS：配置选择位 1 = 访问配置、用户 ID 和器件 ID 寄存器 0 = 访问闪存程序存储器 bit 5 LWLO：仅装入写锁存器位 (3) 1 = 在下一条 WR 命令时仅装入 / 更新所寻址的程序存储器写锁存器 0 = 在下一条 WR 命令时装入 / 更新所寻址的程序存储器写锁存器，并启动对于所有程序存储器写锁存器的写操作 bit 4 FREE：程序闪存擦除使能位 1 = 在下一条 WR 命令时执行擦除操作 （完成后由硬件清零） 0 = 在下一条 WR 命令时执行写操作 bit 3 WRERR：编程 / 擦除错误标志位 1 = 条件指示试图 / 终止执行不合法的编程或擦除序列 （试图将 WR 位置 1 （写入 1）时自动将该位置 1） 0 = 编程或擦除操作正常完成 bit 2 WREN：编程 / 擦除使能位 1 = 允许编程 / 擦除周期 0 = 禁止对程序闪存的编程 / 擦除操作 bit 1 WR：写控制位 1 = 启动程序闪存的编程或擦除操作。 操作是自定时的，一旦操作完成，该位即由硬件清零。 用软件只能将 WR 位置 1 （不能清零）。 0 = 对闪存的编程 / 擦除操作已完成并且变为无效。 bit 0 RD：读控制位 1 = 启动程序闪存的读操作。读操作需要一个周期。 RD 由硬件清零。用软件只能将 RD 位置 1 （不能清零）。 0 = 不启动程序闪存的读操作。 注 1： 未实现位，读为 1。 2： 在程序存储器写操作或擦除操作启动 （WR = 1）时，硬件会自动将 WRERR 位置 1。 3： 在程序存储器擦除操作期间 （FREE = 1）， LWLO 位会被忽略。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 109 页 PIC16(L)F1508/9 寄存器 10-6： PMCON2：程序存储器控制 2 寄存器 W-0/0 W-0/0 W-0/0 W-0/0 W-0/0 W-0/0 W-0/0 W-0/0 程序存储器控制寄存器 2 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 S = 只可置 1 位 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 闪存解锁模式位 要对写操作进行解锁，必须先写入 55h，接着写入 AAh，然后再将 PMCON1 寄存器的 WR 位置 1。写 入该寄存器的值用于对写操作进行解锁。对于这些写操作，存在一些特定的时序要求。 bit 7-0 表 10-3： 与闪存程序存储器相关的寄存器汇总 名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 INTCON GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 PMCON1 — CFGS LWLO FREE WRERR WREN WR RD 109 PMCON2 程序存储器控制寄存器 2 110 PMADRL PMADRL<7:0> 108 — PMADRH PMADRH<6:0> PMDATL PMDATL<7:0> — PMDATH 图注： CONFIG1 CONFIG2 图注： — 108 PMDATH<5:0> 108 — = 未实现位，读为 0。闪存程序存储器模块不使用阴影单元。 表 10-4： 名称 108 与闪存程序存储器相关的配置字汇总 Bit Bit -/7 Bit -/6 Bit 13/5 Bit 12/4 Bit 11/3 IESO CLKOUTEN Bit 10/2 13:8 — — FCMEN 7:0 CP MCLRE PWRTE 13:8 — — LVP DEBUG LPBOR BORV 7:0 — — — — — — Bit 9/1 Bit 8/0 — BOREN<1:0> WDTE<1:0> FOSC<2:0> STVREN WRT<1:0> — 寄存器 所在页 44 45 — = 未实现位，读为 0。闪存程序存储器不使用阴影单元。 DS41609A_CN 第 110 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 11.0 I/O 端口 图 11-1： 通用 I/O 端口的工作原理 每个端口都有三个标准工作寄存器。这些寄存器是： • TRISx 寄存器 （数据方向） • PORTx 寄存器 （读取器件引脚的电平） • LATx 寄存器 （输出锁存器） 读 LATx D 一些端口可能还具有以下一个或多个额外的寄存器。这 些寄存器是： 写 LATx 写 PORTx • ANSELx （模拟选择） • WPUx （弱上拉） TRISx Q CK VDD 数据寄存器 通常，当使能某个端口引脚上的外设时，该引脚将不能 用作通用输出。但仍然可以对该引脚进行读操作。 数据总线 I/O 引脚 读 PORTx 每款器件可用的端口 器件 PORTB PORTC 至外设 PORTA 表 11-1： PIC16(L)F1508/9 VSS ANSELx 数据锁存器 （LATx 寄存器）对 I/O 引脚驱动值进行读 修改 - 写操作时非常有用。 对 LATx 寄存器的写操作与写入相应 PORTx 寄存器的 效果相同。读取 LATx 寄存器时，将会读取 I/O 端口锁 存器中保存的值，而读取 PORTx 寄存器时，将会读取 实际的 I/O 引脚值。 支持模拟输入的端口具有关联的 ANSELx 寄存器。当某 个 ANSEL 位置 1 时，与该位关联的数字输入缓冲器会 被禁止。禁止输入缓冲器可以防止该引脚上介于逻辑高 电平和低电平之间的模拟信号电平在逻辑输入电路上产 生过大的电流。图 11-1 给出了通用 I/O 端口的简化模 型，没有给出与其他外设的接口。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 111 页 PIC16(L)F1508/9 备用引脚功能 11.1 备用引脚功能控制寄存器用于将特定的外设输入和 输出功能配置到不同的引脚上。 APFCON 寄存器如 寄存器 11-1 所示。对于本器件系列，以下功能可以配置 到不同的引脚上。 • • • • SS T1G CLC1 NCO1 这些位对于任意 TRIS 寄存器的值没有任何影响。PORT 和 TRIS 改写会被送到正确的引脚。未选择的引脚不会 受影响。 寄存器 11-1： APFCON：备用引脚功能控制寄存器 U-0 U-0 U-0 R/W-0/0 R/W-0/0 U-0 R/W-0/0 R/W-0/0 — — — SSSEL T1GSEL — CLC1SEL NCO1SEL bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-5 未实现：读为 0 bit 4 SSSEL：引脚选择位 1 = RA3 上具有 SS 功能 0 = RC6 上具有 SS 功能 bit 3 T1GSEL：引脚选择位 1 = RA3 上具有 T1G 功能 0 = RA4 上具有 T1G 功能 bit 2 未实现：读为 0 bit 1 CLC1SEL：引脚选择位 1 = RC5 上具有 CLC1 功能 0 = RA2 上具有 CLC1 功能 bit 0 NCO1SEL：引脚选择位 1 = RA6 上具有 NCO1 功能 0 = RC1 上具有 NCO1 功能 DS41609A_CN 第 112 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 11.2 PORTA 寄存器 PORTA 功能和输出优先级 11.2.2 每个 PORTA 引脚都与其他功能复用。表 11-2 列出了引 脚及其复用功能和输出优先级。 PORTA 是一个 6 位宽的双向端口。对应的数据方向寄存 器是 TRISA（寄存器 11-3）。将 TRISA 某位置 1（= 1） 时，会将 PORTA 的相应引脚设为输入 （即，禁止输出 驱动器）。将 TRISA 某位清零（= 0）时，会将 PORTA 的相应引脚设为输出（即，使能输出驱动器并将输出锁 存器中的内容输出到选定的引脚）。 RA3 是个例外，它 仅可作为输入引脚，其 TRIS 位总是读为 1。例 11-1 显 示了如何初始化 I/O 端口。 当使能多个输出时，实际引脚控制权将属于优先级最高 的外设。 优先级列表中未列出模拟输入功能，例如 ADC 和比较 器输入。这些输入在使用 ANSELx 寄存器将 I/O 引脚 设置为模拟模式时有效。当引脚处于模拟模式时，数字 输出功能可以按照下面的表 11-2 中列出的优先级控制 引脚。 读 PORTA 寄存器（寄存器 11-2）将读出相应引脚的状 态，而对其进行写操作则是将数据写入端口锁存器。所 有写操作都是读 - 修改 - 写操作。因此，对端口的写操 作意味着总是先读端口引脚电平状态，然后修改这个 值，最后再写入该端口的数据锁存器 （LATA）。 表 11-2： PORTA 输出优先级 引脚名称 功能优先级 (1) RA0 ICSPDAT DACOUT1 RA0 RA1 RA1 RA2 ANSELA 寄存器（寄存器 11-5）用于将 I/O 引脚的输入 模式配置为模拟。将相应的 ANSELA 位设置为高电平将 使引脚上的所有数字读操作都读为 0，并允许引脚上的 模拟功能正确工作。 DACOUT2 CLC1(2) C1OUT PWM3 RA2 RA3 ANSELA 位的状态不会影响数字输出功能。 TRIS 清零 且 ANSEL 置 1 的引脚将仍作为数字输出工作，但输入 模式将变为模拟。当在受影响的端口上执行读 - 修改 写指令时，得到的结果可能与预期不符。 无 CLKOUT SOSCO RA4 RA5 TRISA 寄存器（寄存器 11-3）用于控制 PORTA 引脚输 出驱动器，即使它们被用作模拟输入。当引脚用于模拟 输入时，用户应确保 TRISA 寄存器中的各位保持置 1。 配置为模拟输入的 I/O 引脚总是读为 0。 11.2.1 注： 例 11-1： BANKSEL CLRF BANKSEL CLRF BANKSEL CLRF BANKSEL MOVLW MOVWF ANSELA 寄存器 RA4 注 在发生复位之后， ANSELA 位默认设为模 拟模式。要将任意引脚用作数字通用输入 或外设输入，必须通过用户软件将相应的 ANSEL 位初始化为 0。 SOSCI RA5 1： 优先级按从最高到最低排列。 2： 默认引脚 （见 APFCON 寄存器）。 3： 备用引脚 （见 APFCON 寄存器）。 初始化 PORTA PORTA PORTA LATA LATA ANSELA ANSELA TRISA B'00111000' TRISA ; ;Init PORTA ;Data Latch ; ; ;digital I/O ; ;Set RA<5:3> as inputs ;and set RA<2:0> as ;outputs 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 113 页 PIC16(L)F1508/9 寄存器 11-2： PORTA：PORTA 寄存器 U-0 U-0 R/W-x/x R/W-x/x R-x/x R/W-x/x R/W-x/x R/W-x/x — — RA5 RA4 RA3 RA2 RA1 RA0 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 未实现：读为 0 bit 5-0 RA<5:0>：PORTA I/O 值位 (1) 1 = 端口引脚电平 > VIH 0 = 端口引脚电平 < VIL 注 1： 写入 PORTA 时，实际上会写入相应的 LATA 寄存器。读取 PORTA 寄存器时，将返回实际的 I/O 引脚值。 寄存器 11-3： U-0 — TRISA：PORTA 三态寄存器 U-0 R/W-1/1 — TRISA5 R/W-1/1 U-1 R/W-1/1 R/W-1/1 R/W-1/1 TRISA4 —(1) TRISA2 TRISA1 TRISA0 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 未实现：读为 0 bit 5-4 TRISA<5:4>：PORTA 三态控制位 1 = PORTA 引脚被配置为输入 （三态） 0 = PORTA 引脚被配置为输出 bit 3 未实现：读为 1 bit 2-0 TRISA<2:0>：PORTA 三态控制位 1 = PORTA 引脚被配置为输入 （三态） 0 = PORTA 引脚被配置为输出 注 1： 未实现，读为 1。 DS41609A_CN 第 114 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 11-4： LATA：PORTA 数据锁存器寄存器 U-0 U-0 R/W-x/u R/W-x/u U-0 R/W-x/u R/W-x/u R/W-x/u — — LATA5 LATA4 — LATA2 LATA1 LATA0 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 未实现：读为 0 bit 5-4 LATA<5:4>：RA<5:4> 输出锁存值位 (1) bit 3 未实现：读为 0 bit 2-0 LATA<2:0>：RA<2:0> 输出锁存值位 (1) 注 1： 写入 PORTA 时，实际上会写入相应的 LATA 寄存器。读取 PORTA 寄存器时，将返回实际的 I/O 引脚值。 寄存器 11-5： ANSELA：PORTA 模拟选择寄存器 U-0 U-0 U-0 R/W-1/1 U-0 R/W-1/1 R/W-1/1 R/W-1/1 — — — ANSA4 — ANSA2 ANSA1 ANSA0 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-5 未实现：读为 0 bit 4 ANSA4：将 RA4 引脚选择为模拟或数字功能 1 = 模拟输入。引脚被配置为模拟输入 (1)。数字输入缓冲器被禁止。 0 = 数字 I/O。引脚被配置为端口或数字特殊功能。 bit 3 未实现：读为 0 bit 2-0 ANSA<2:0>：将 RA<2:0> 引脚选择为模拟或数字功能 1 = 模拟输入。引脚被配置为模拟输入 (1)。数字输入缓冲器被禁止。 0 = 数字 I/O。引脚被配置为端口或数字特殊功能。 注 1： 当将某个引脚设置为模拟输入时，必须将相应的 TRIS 位设置为输入模式，以允许从外部控制引脚电压。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 115 页 PIC16(L)F1508/9 寄存器 11-6： WPUA：弱上拉 PORTA 寄存器 U-0 U-0 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 — — WPUA5 WPUA4 WPUA3 WPUA2 WPUA1 WPUA0 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 未实现：读为 0 bit 5-0 WPUA<5:0>：弱上拉寄存器位 (3) 1 = 使能上拉 0 = 禁止上拉 1： 必须清零 OPTION_REG 寄存器的全局 WPUEN 位，从而使能各个上拉功能。 2： 如果引脚被配置为输出，则自动禁止弱上拉器件。 3： 对于 WPUA3 位，当 MCLRE = 1 时，会在内部使能弱上拉，但未在此处指出。 注 表 11-3： 与 PORTA 相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 ANSELA — — — ANSA4 — ANSA2 ANSA1 ANSA0 115 APFCON — — — SSSEL T1GSEL — CLC1SEL NCO1SEL 112 LATA — — LATA5 LATA4 — LATA2 LATA1 LATA0 115 WPUEN INTEDG TMR0CS TMR0SE PSA — — RA5 RA4 RA3 TRISA2 TRISA1 TRISA0 114 WPUA2 WPUA1 WPUA0 116 Bit 9/1 Bit 8/0 寄存器 所在页 名称 OPTION_REG PORTA TRISA — — TRISA5 TRISA4 —(1) WPUA — — WPUA5 WPUA4 WPUA3 PS<2:0> RA2 RA1 165 RA0 114 图注： x = 未知， u = 不变，– = 未实现位，读为 0。 PORTA 不使用阴影单元。 注 1： 未实现，读为 1。 表 11-4： 名称 CONFIG1 图注： 与 PORTA 相关的配置字汇总 Bit Bit -/7 Bit -/6 Bit 13/5 Bit 12/4 Bit 11/3 13:8 — — FCMEN IESO CLKOUTEN 7:0 CP MCLRE PWRTE WDTE<1:0> Bit 10/2 BOREN<1:0> FOSC<2:0> — 44 — = 未实现位，读为 0。 PORTA 不使用阴影单元。 DS41609A_CN 第 116 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 11.3 PORTB 寄存器 每个 PORTB 引脚都与其他功能复用。表 11-5 列出了引 脚及其复用功能和输出优先级。 PORTB 是一个 4 位宽的双向端口。对应的数据方向寄存 器是 TRISB（寄存器 11-8）。将 TRISB 某位置 1（= 1） 时，会将 PORTB 的相应引脚设为输入 （即，禁止输出 驱动器）。将 TRISB 某位清零（= 0）时，会将 PORTB 的相应引脚设为输出（即，使能输出驱动器并将输出锁 存器中的内容输出到选定的引脚）。例 11-1 显示了如何 初始化 I/O 端口。 当使能多个输出时，实际引脚控制权将属于优先级最高 的外设。 优先级列表中未列出模拟输入功能，例如 ADC 和比较 器输入。这些输入在使用 ANSELx 寄存器将 I/O 引脚 设置为模拟模式时有效。当引脚处于模拟模式时，数字 输出功能可以按照下面的表 11-5 中列出的优先级控制 引脚。 读 PORTB 寄存器（寄存器 11-7）将读出相应引脚的状 态，而对其进行写操作则是将数据写入端口锁存器。所 有写操作都是读 - 修改 - 写操作。因此，对端口的写操 作意味着总是先读端口引脚电平状态，然后修改这个 值，最后再写入该端口的数据锁存器 （LATB）。 表 11-5： 引脚名称 TRISB 寄存器（寄存器 11-8）用于控制 PORTB 引脚 输出驱动器，即使它们被用作模拟输入。当引脚用于 模拟输入时，用户应确保 TRISB 寄存器中的各位保持 置 1。配置为模拟输入的 I/O 引脚总是读为 0。 11.3.1 ANSELB 寄存器 ANSELB 寄存器 （寄存器 11-10）用于将 I/O 引脚的输 入模式配置为模拟。将相应的 ANSELB 位设置为高电平 将使引脚上的所有数字读操作都读为 0，并允许引脚上 的模拟功能正确工作。 注 ANSELB 位的状态不会影响数字输出功能。 TRIS 清零 且 ANSEL 置 1 的引脚将仍作为数字输出工作，但输入 模式将变为模拟。当在受影响的端口上执行读 - 修改 写指令时，得到的结果可能与预期不符。 注： PORTB 功能和输出优先级 11.3.2 PORTB 输出优先级 功能优先级 (1) RB4 SDA RB4 RB5 RB5 RB6 SCL SCK RB6 RB7 CLC3 TX RB7 1： 优先级按从最高到最低排列。 2： 默认引脚 （见 APFCON 寄存器）。 3： 备用引脚 （见 APFCON 寄存器）。 在发生复位之后， ANSELB 位默认设为模 拟模式。要将任意引脚用作数字通用输入 或外设输入，必须通过用户软件将相应的 ANSEL 位初始化为 0。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 117 页 PIC16(L)F1508/9 寄存器 11-7： PORTB：PORTB 寄存器 R/W-x/x R/W-x/x R/W-x/x R/W-x/x U-0 U-0 U-0 U-0 RB7 RB6 RB5 RB4 — — — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-4 RB<7:4>：PORTB I/O 值位 (1) 1 = 端口引脚电平 > VIH 0 = 端口引脚电平 < VIL bit 3-0 未实现：读为 0 注 1： 写入 PORTB 时，实际上会写入相应的 LATB 寄存器。读取 PORTB 寄存器时，将返回实际的 I/O 引脚值。 寄存器 11-8： TRISB：PORTB 三态寄存器 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 U-0 U-0 U-0 U-0 TRISB7 TRISB6 TRISB5 TRISB4 — — — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-4 RB<7:4>：PORTB 三态控制位 1 = PORTB 引脚被配置为输入 （三态） 0 = PORTB 引脚被配置为输出 bit 3-0 未实现：读为 0 DS41609A_CN 第 118 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 11-9： LATB：PORTB 数据锁存器寄存器 R/W-x/u R/W-x/u R/W-x/u R/W-x/u U-0 U-0 U-0 U-0 LATB7 LATB6 LATB5 LATB4 — — — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-4 LATB<7:4>：RB<7:4> 输出锁存值位 (1) bit 3-0 未实现：读为 0 注 1： 写入 PORTB 时，实际上会写入相应的 LATB 寄存器。读取 PORTB 寄存器时，将返回实际的 I/O 引脚值。 寄存器 11-10： ANSELB：PORTB 模拟选择寄存器 U-0 U-0 R/W-1/1 R/W-1/1 U-0 U-0 U-0 U-0 — — ANSB5 ANSB4 — — — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 未实现：读为 0 bit 5-4 ANSB<5:4>：将 RB<5:4> 引脚选择为模拟或数字功能 1 = 模拟输入。引脚被配置为模拟输入 (1)。数字输入缓冲器被禁止。 0 = 数字 I/O。引脚被配置为端口或数字特殊功能。 bit 3-0 未实现：读为 0 注 1： 当将某个引脚设置为模拟输入时，必须将相应的 TRIS 位设置为输入模式，以允许从外部控制引脚电压。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 119 页 PIC16(L)F1508/9 寄存器 11-11： WPUB：弱上拉 PORTB 寄存器 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 U-0 U-0 U-0 U-0 WPUB7 WPUB6 WPUB5 WPUB4 — — — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-4 WPUB<7:4>：弱上拉寄存器位 1 = 使能上拉 0 = 禁止上拉 bit 3-0 未实现：读为 0 注 1： 必须清零 OPTION_REG 寄存器的全局 WPUEN 位，从而使能各个上拉功能。 2： 如果引脚被配置为输出，则自动禁止弱上拉器件。 表 11-6： 与 PORTB 相关的寄存器汇总 名称 Bit 7 Bit 6 Bit 5 Bit 4 ANSELB — — ANSB5 APFCON — — — LATB OPTION_REG Bit 0 寄存器 所在页 — — 119 CLC1SEL NCO1SEL 112 Bit 3 Bit 2 ANSB4 — — SSSEL T1GSEL — — — — LATB7 LATB6 LATB5 LATB4 — WPUEN INTEDG TMR0CS TMR0SE PSA Bit 1 PS<2:0> 119 165 PORTB RB7 RB6 RB5 RB4 — — — — 118 TRISB TRISB7 TRISB6 TRISB5 TRISB4 — — — — 118 WPUB WPUB7 WPUB6 WPUB5 WPUB4 — — — — 120 Bit 9/1 Bit 8/0 寄存器 所在页 图注： x = 未知， u = 不变，– = 未实现位，读为 0。 PORTB 不使用阴影单元。 注 1： 未实现，读为 1。 表 11-7： 名称 与 PORTB 相关的配置字汇总 Bit Bit -/7 Bit -/6 Bit 13/5 Bit 12/4 Bit 11/3 13:8 — — FCMEN IESO CLKOUTEN 7:0 CP MCLRE PWRTE CONFIG1 图注： WDTE<1:0> Bit 10/2 BOREN<1:0> FOSC<2:0> — 44 — = 未实现位，读为 0。 PORTB 不使用阴影单元。 DS41609A_CN 第 120 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 11.4 PORTC 寄存器 每个 PORTC 引脚都与其他功能复用。表 11-8 列出了引 脚及其复用功能和输出优先级。 PORTC 是一个 8 位宽的双向端口。对应的数据方向 寄存器是 TRISC（寄存器 11-13）。将 TRISC 某位置 1 （= 1）时，会将 PORTC 的相应引脚设为输入 （即， 使相应的输出驱动器呈高阻态）。将 TRISC 某位清零 （= 0）时，会将 PORTC 的相应引脚设为输出（即，使 能输出驱动器并将输出锁存器中的内容输出到选定的引 脚）。例 11-1 显示了如何初始化 I/O 端口。 当使能多个输出时，实际引脚控制权将属于优先级最高 的外设。 输出优先级列表中未包含模拟输入和一些数字输入功 能。这些输入功能会在引脚配置为输出时保持有效。一 些数字输入功能会改写一些其他端口功能，输出优先级 列表中包含了这些功能。 读 PORTC 寄存器 （寄存器 11-12）将读出相应引脚的 状态，而对其进行写操作则是将数据写入端口锁存器。 所有写操作都是读 - 修改 - 写操作。因此，对端口的写操 作意味着总是先读端口引脚电平状态，然后修改这个 值，最后再写入该端口的数据锁存器 （LATC）。 表 11-8： 引脚名称 TRISC 寄存器 （寄存器 11-13）用于控制 PORTC 引脚 输出驱动器，即使它们被用作模拟输入。当引脚用于模 拟输入时，用户应确保 TRISC寄存器中的各位保持置 1。 配置为模拟输入的 I/O 引脚总是读为 0。 11.4.1 ANSELC 位的状态不会影响数字输出功能。TRIS 清零且 ANSELC 置 1 的引脚将仍作为数字输出工作，但输入模 式将变为模拟。当在受影响的端口上执行读 - 修改 - 写指 令时，得到的结果可能与预期不符。 在发生复位之后， ANSELC 位默认设为模 拟模式。要将任意引脚用作数字通用输入 或外设输入，必须通过用户软件将相应的 ANSEL 位初始化为 0。 注 2012 Microchip Technology Inc. 初稿 PORTC 输出优先级 功能优先级 (1) RC0 CLC2 RC0 RC1 NCO1(2) PWM4 RC1 ANSELC 寄存器 ANSELC 寄存器 （寄存器 11-15）用于将 I/O 引脚的输 入模式配置为模拟。将相应的 ANSELC 位设置为高电平 将使引脚上的所有数字读操作都读为 0，并允许引脚上 的模拟功能正确工作。 注： PORTC 功能和输出优先级 11.4.2 RC2 RC2 RC3 PWM2 RC3 RC4 CWG1B CLC4 C2OUT RC4 RC5 CWG1A CLC1(3) PWM1 RC5 RC6 NCO1(3) RC6 RC7 SDO RC7 1： 优先级按从最高到最低排列。 2： 默认引脚 （见 APFCON 寄存器）。 3： 备用引脚 （见 APFCON 寄存器）。 DS41609A_CN 第 121 页 PIC16(L)F1508/9 寄存器 11-12： PORTC：PORTC 寄存器 R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u RC7 RC6 RC5 RC4 RC3 RC2 RC1 RC0 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 RC<7:0>：PORTC 通用 I/O 引脚位 1 = 端口引脚电平 > VIH 0 = 端口引脚电平 < VIL bit 7-0 寄存器 11-13： TRISC：PORTC 三态寄存器 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 TRISC7 TRISC6 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 TRISC<7:0>：PORTC 三态控制位 1 = PORTC 引脚被配置为输入 （三态） 0 = PORTC 引脚被配置为输出 bit 7-0 寄存器 11-14： LATC：PORTC 数据锁存器寄存器 R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u LATC7 LATC6 LATC5 LATC4 LATC3 LATC2 LATC1 LATC0 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-0 注 LATC<7:0>：PORTC 输出锁存值位 (1) 1： 写入 PORTC 时，实际上会写入相应的 LATC 寄存器。读取 PORTC 寄存器时，将返回实际的 I/O 引脚值。 DS41609A_CN 第 122 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 11-15： ANSELC：PORTC 模拟选择寄存器 R/W-1/1 R/W-1/1 U-0 U-0 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 ANSC7 ANSC6 — — ANSC3 ANSC2 ANSC1 ANSC0 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 ANSC<7:6>：将 RC<7:6> 引脚选择为模拟或数字功能 1 = 模拟输入。引脚被配置为模拟输入 (1)。数字输入缓冲器被禁止。 0 = 数字 I/O。引脚被配置为端口或数字特殊功能。 bit 5-4 未实现：读为 0 bit 3-0 ANSC<3:0>：将 RC<3:0> 引脚选择为模拟或数字功能 1 = 模拟输入。引脚被配置为模拟输入 (1)。数字输入缓冲器被禁止。 0 = 数字 I/O。引脚被配置为端口或数字特殊功能。 注 1： 当将某个引脚设置为模拟输入时，必须将相应的 TRIS 位设置为输入模式，以允许从外部控制引脚电压。 表 11-9： 名称 与 PORTC 相关的寄存器汇总 Bit 7 Bit 6 ANSELC ANSC7 ANSC6 LATC LATC7 LATC6 RC7 RC6 TRISC7 TRISC6 PORTC TRISC 图注： Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 — — ANSC3 ANSC2 ANSC1 ANSC0 123 LATC5 LATC4 LATC3 LATC2 LATC1 LATC0 122 RC5 RC4 RC3 RC2 RC1 RC0 122 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 122 Bit 5 x = 未知， u = 不变， - = 未实现位，读为 0。 PORTC 不使用阴影单元。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 123 页 PIC16(L)F1508/9 注： DS41609A_CN 第 124 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 12.0 电平变化中断 12.3 分别位于 IOCAF 和 IOCBF 寄存器中的 IOCAFx 和 IOCBFx 位是对应于关联端口的电平变化中断引脚的状 态标志。如果在正确使能的引脚上检测到期望的边沿， 则对应于该引脚的状态标志会置 1，并且如果 IOCIE 位 置 1，则还会产生中断。INTCON 寄存器的 IOCIF 位会 反映所有 IOCAFx 和 IOCBFx 位的状态。 PORTA 和 PORTB 引脚可以配置为作为电平变化中断 （IOC）引脚工作。中断可以通过检测具有上升沿或下 降沿的信号而产生。任意一个端口引脚或端口引脚组 合都可以配置为产生中断。电平变化中断模块具有以 下特性： • • • • 电平变化中断允许 （主开关） 独立的引脚配置 上升沿和下降沿检测 独立的引脚中断标志 12.4 清零中断标志 各个状态标志 （IOCAFx 和 IOCBFx 位）可以通过将其 复位为零的方式清零。如果在该清零操作期间检测到另 一个边沿，则无论实际写入的值如何，关联的状态标志 都会在序列结束时置 1。 图 12-1 给出了 IOC 模块的框图。 12.1 中断标志 使能模块 为了确保在清零标志时不会丢失任何已检测的边沿，应 当仅执行可屏蔽已知更改位的与操作。以下序列是一个 说明应执行何种操作的示例。 要允许各个端口引脚产生中断， INTCON 寄存器的 IOCIE 位必须置 1。如果 IOCIE 位被禁止，在引脚上仍 然会发生边沿检测，但不会产生中断。 例 12-1： 12.2 独立的引脚配置 对于每个端口引脚，都提供了上升沿检测器和下降沿检 测器。要允许引脚检测上升沿，需要将 IOCxP 寄存器的 相关位置 1。要允许引脚检测下降沿，需要将 IOCxN 寄 存器的相关位置 1。 MOVLW XORWF ANDWF 通过同时将 IOCxP 和 IOCxN 寄存器的相关位置 1，一 个引脚可以配置为同时检测上升沿和下降沿。 12.5 清零中断标志 （以 PORTA 为例） 0xff IOCAF, W IOCAF, F 休眠模式下的操作 如果 IOCIE 位置 1，电平变化中断的中断序列会将器件 从休眠模式唤醒。 如果在处于休眠模式时检测到边沿，则在退出休眠模式 执行第一条指令之前，会先更新 IOCxF 寄存器。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 125 页 PIC16(L)F1508/9 图 12-1： 电平变化中断框图 （以 PORTA 为例） IOCANx D Q4Q1 Q CK 边沿 检测 R RAx IOCAPx D 数据总线 = 0或 1 Q 写 IOCAFx CK D S Q 至数据总线 IOCAFx CK IOCIE R Q2 来自所有其他 IOCAFx的独立 引脚检测器 Q1 Q2 Q3 Q4 Q4Q1 DS41609A_CN 第 126 页 Q1 Q1 Q2 Q2 Q3 Q4 到CPU内核 的IOC中断 Q3 Q4 Q4Q1 Q4 Q4Q1 初稿 Q4Q1 2012 Microchip Technology Inc. PIC16(L)F1508/9 电平变化中断寄存器 12.6 寄存器 12-1： IOCAP：电平变化中断 PORTA 正边沿寄存器 U-0 U-0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 — — IOCAP5 IOCAP4 IOCAP3 IOCAP2 IOCAP1 IOCAP0 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 未实现：读为 0 bit 5-0 IOCAP<5:0>：电平变化中断 PORTA 正边沿使能位 1 = 在引脚上对于正向边沿允许电平变化中断。 IOCAFx 位和 IOCIF 标志将在检测到边沿时置 1。 0 = 禁止关联引脚的电平变化中断。 寄存器 12-2： IOCAN：电平变化中断 PORTA 负边沿寄存器 U-0 U-0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 — — IOCAN5 IOCAN4 IOCAN3 IOCAN2 IOCAN1 IOCAN0 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 未实现：读为 0 bit 5-0 IOCAN<5:0>：电平变化中断 PORTA 负边沿使能位 1 = 在引脚上对于负向边沿允许电平变化中断。 IOCAFx 位和 IOCIF 标志将在检测到边沿时置 1。 0 = 禁止关联引脚的电平变化中断。 寄存器 12-3： IOCAF：电平变化中断 PORTA 标志寄存器 U-0 U-0 R/W/HS-0/0 R/W/HS-0/0 R/W/HS-0/0 R/W/HS-0/0 R/W/HS-0/0 R/W/HS-0/0 — — IOCAF5 IOCAF4 IOCAF3 IOCAF2 IOCAF1 IOCAF0 bit 7 bit 0 图注： R = 可读位 W = 可写位 u = 不变 x = 未知 U = 未实现位，读为 0 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 HS = 硬件置 1 位 bit 7-6 未实现：读为 0 bit 5-0 IOCAF<5:0>：电平变化中断 PORTA 标志位 1 = 在关联引脚上检测到使能的电平变化。 在 IOCAPx = 1，并在 RAx 上检测到上升沿时置 1，或者在 IOCANx = 1，并在 RAx 上检测到下降沿时置 1。 0 = 未检测到电平变化，或者用户清除了检测到的电平变化。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 127 页 PIC16(L)F1508/9 寄存器 12-4： IOCBP：电平变化中断 PORTB 正边沿寄存器 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 U-0 U-0 U-0 U-0 IOCBP7 IOCBP6 IOCBP5 IOCBP4 — — — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-4 IOCBP<7:4>：电平变化中断 PORTB 正边沿使能位 1 = 在引脚上对于正向边沿允许电平变化中断。 IOCBFx 位和 IOCIF 标志将在检测到边沿时置 1。 0 = 禁止关联引脚的电平变化中断。 bit 3-0 未实现：读为 0 寄存器 12-5： IOCBN：电平变化中断 PORTB 负边沿寄存器 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 U-0 U-0 U-0 U-0 IOCBN7 IOCBN6 IOCBN5 IOCBN4 — — — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-4 IOCBN<7:4>：电平变化中断 PORTB 负边沿使能位 1 = 在引脚上对于负向边沿允许电平变化中断。 IOCBFx 位和 IOCIF 标志将在检测到边沿时置 1。 0 = 禁止关联引脚的电平变化中断。 bit 3-0 未实现：读为 0 寄存器 12-6： IOCBF：电平变化中断 PORTB 标志寄存器 R/W/HS-0/0 R/W/HS-0/0 R/W/HS-0/0 R/W/HS-0/0 U-0 U-0 U-0 U-0 IOCBF7 IOCBF6 IOCBF5 IOCBF4 — — — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 HS = 硬件置 1 位 bit 7-4 IOCBF<7:4>：电平变化中断 PORTB 标志位 1 = 在关联引脚上检测到使能的电平变化。 在 IOCBPx = 1，并在 RBx 上检测到上升沿时置 1，或者在 IOCBNx = 1，并在 RBx 上检测到下降沿时置 1。 0 = 未检测到电平变化，或者用户清除了检测到的电平变化。 bit 3-0 未实现：读为 0 DS41609A_CN 第 128 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 12-1： 与电平变化中断相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 — GIE — PEIE — TMR0IE ANSA4 ANSA2 ANSA1 ANSA0 115 INTE — IOCIE TMR0IF INTF IOCIF 78 IOCAF — — IOCAF5 IOCAF4 IOCAF3 IOCAF2 IOCAF1 IOCAF0 127 IOCAN — — IOCAN5 IOCAN4 IOCAN3 IOCAN2 IOCAN1 IOCAN0 127 IOCAP — IOCBF6 IOCAP4 IOCAP3 IOCAP2 IOCAP1 IOCAP0 127 IOCBF — IOCBF7 IOCAP5 IOCBF5 IOCBF4 — — — — 128 IOCBN IOCBN7 IOCBN6 IOCBN5 IOCBN4 — — — — 128 IOCBP IOCBP7 IOCBP6 IOCBP5 IOCBP4 — — TRISB7 — TRISB6 TRISA5 TRISA4 —(1) — TRISA1 — TRISA0 128 TRISA — TRISA2 TRISB5 TRISB4 — — — — 118 名称 ANSELA INTCON TRISB 114 图注： — = 未实现位，读为 0。电平变化中断不使用阴影单元。 注 1： 未实现，读为 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 129 页 PIC16(L)F1508/9 注： DS41609A_CN 第 130 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 13.0 固定参考电压 （FVR） FVRCON 寄存器的 ADFVR<1:0> 位用于使能和配置送 到 ADC 模块的参考电压的增益放大器设置。更多信息， 请参见第 15.0 节 “模数转换器 （ADC）模块”。 固定参考电压（FVR）是独立于 VDD 的稳定参考电压， 可选的输出电压有 1.024V、2.048V 或 4.096V。FVR 的 输出可以配置为向以下对象提供参考电压： FVRCON 寄存器的 CDAFVR<1:0> 位用于使能和配置 送到比较器模块的参考电压的增益放大器设置。更多信 息，请参见第 17.0 节 “比较器模块”。 • ADC 输入通道 • 比较器的正输入 • 比较器的负输入 13.2 FVR 可以通过将 FVRCON 寄存器的 FVREN 位置 1 来 使能。 当固定参考电压模块使能时，参考电压和放大电路需要 一段时间才能达到稳定。在电路稳定下来、可供使用时， FVRCON 寄存器的 FVRRDY 位将会置 1。关于最小延时 要求，请参见第 29.0 节 “电气规范”。 独立的增益放大器 13.1 FVR 稳定周期 送到 ADC 和比较器的 FVR 输出会经过一个可编程增益 放大器。每个放大器都可以设定为增益为 1x、2x 或 4x， 从而产生三种可能电压。 图 13-1： 参考电压框图 ADFVR<1:0> CDAFVR<1:0> 2 X1 X2 X4 FVR 缓冲区 1 （至 ADC 模块） X1 X2 X4 FVR 缓冲区 2 （至比较器） 2 + FVREN FVRRDY _ 需要固定参考电压的 任意外设 （见表 13-1） 表 13-1： 需要固定参考电压 （FVR）的外设 外设 HFINTOSC BOR LDO 条件 说明 FOSC<2:0> = 010 且 IRCF<3:0> = 000x INTOSC 有效且器件不处于休眠状态。 BOREN<1:0> = 11 BOR 总是使能。 BOREN<1:0> = 10 且 BORFS = 1 BOR 在休眠模式下被禁止， BOR 快速启动使能。 BOREN<1:0> = 01 且 BORFS = 1 BOR 受软件控制， BOR 快速启动使能。 当 VREGPM = 1 且不处于休眠模式时， 处于休眠模式时，器件会运行低功耗稳压器。 所有 PIC16F1508/9 器件 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 131 页 PIC16(L)F1508/9 FVR 控制寄存器 13.3 寄存器 13-1： R/W-0/0 FVREN FVRCON：固定参考电压控制寄存器 R-q/q FVRRDY R/W-0/0 R/W-0/0 TSEN TSRNG (1) R/W-0/0 R/W-0/0 R/W-0/0 CDAFVR<1:0> R/W-0/0 ADFVR<1:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 q = 值取决于具体条件 bit 7 FVREN：固定参考电压使能位 1 = 使能固定参考电压 0 = 禁止固定参考电压 bit 6 FVRRDY：固定参考电压就绪标志位 (1) 1 = 固定参考电压输出就绪备用 0 = 固定参考电压输出未就绪或未使能 bit 5 TSEN：温度指示器使能位 (3) 1 = 使能温度指示器 0 = 禁止温度指示器 bit 4 TSRNG：温度指示器范围选择位 (3) 1 = VOUT = VDD - 4VT （高电压范围） 0 = VOUT = VDD - 2VT （低电压范围） bit 3-2 CDAFVR<1:0>：比较器固定参考电压选择位 11 = 比较器固定参考电压外设输出为 4x （4.096V） (2) 10 = 比较器固定参考电压外设输出为 2x （2.048V） (2) 01 = 比较器固定参考电压外设输出为 1x （1.024V） 00 = 比较器固定参考电压外设输出关闭 bit 1-0 ADFVR<1:0>：ADC 固定参考电压选择位 11 = ADC 固定参考电压外设输出为 4x （4.096V） (2) 10 = ADC 固定参考电压外设输出为 2x （2.048V） (2) 01 = ADC 固定参考电压外设输出为 1x （1.024V） 00 = ADC 固定参考电压外设输出关闭 注 1： 对于 PIC16F1508/9 器件， FVRRDY 总是为 1。 2： 固定参考电压输出不能超出 VDD。 3： 更多信息，请参见第 14.0 节 “温度指示器模块”。 表 13-2： 名称 FVRCON 图注： 与固定参考电压相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 FVREN FVRRDY TSEN TSRNG Bit 3 Bit 2 CDAFVR>1:0> Bit 1 Bit 0 ADFVR<1:0> 寄存器 所在页 132 固定参考电压模块不使用阴影单元。 DS41609A_CN 第 132 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 14.0 温度指示器模块 图 14-1： 温度指示器电路图 本器件系列配备了用于测量硅裸片工作温度的温度电 路。电路的工作温度量程介于 -40°C 和 +85°C 之间。其 输出是与器件温度成正比的电压。温度指示器的输出在 内部与器件 ADC 连接。 VDD TSEN 电路可以用作温度阈值检测器，也可以用作更精确的温 度指示器，这取决于所执行的校准级别。执行单点校准 时，电路可以指示邻近该点的温度。执行双点校准时， 电路可以更精确地检测整个温度量程。关于校准过程的 更多详细信息，请参见应用笔记 AN1333，《内部温度 指示器的使用与校准》（DS01333A_CN）。 14.1 TSRNG VOUT 电路工作原理 至 ADC 图 14-1 给出了温度电路的简化框图。与温度成正比的电 压输出通过测量多个硅结的正向压降而得到。 公式 14-1 描述了温度指示器的输出特性。 公式 14-1： VOUT 范围 14.2 高电压范围：VOUT = VDD - 4VT 最小工作电压 VDD 当温度电路工作于低电压范围时，器件可以在规范范围 内的任意工作电压下工作。 低电压范围：VOUT = VDD - 2VT 当温度电路工作于高电压范围时，器件工作电压 VDD 必 须足够高，以确保正确地偏置温度电路。 温度检测电路集成了固定参考电压 （FVR）模块。更多 信息，请参见第 13.0 节 “固定参考电压 （FVR）”。 表 14-1 给出了建议的最小 VDD 与范围设置。 可以通过将 FVRCON 寄存器的 TSEN 位置 1 来使能该 电路。在禁止时，电路不会消耗任何电流。 表 14-1： 电路可以工作于高电压范围或低电压范围。高电压范围 的选择方式是将 FVRCON 寄存器的 TSRNG 位置 1， 它可提供较宽的输出电压。这可以在整个温度量程中 提供更高的分辨率，但各部分之间的一致性较低。该电 压范围需要较高的偏置电压才能工作，所以需要较高 的 VDD。 最小 VDD， TSRNG = 1 最小 VDD， TSRNG = 0 3.6V 1.8V 14.3 温度输出 电路的输出使用内部模数转换器测量。保留一路通道用 于温度电路输出。详细信息，请参见第 15.0 节 “模数 转换器 （ADC）模块”。 低电压范围的选择方式是将FVRCON寄存器的 TSRNG 位清零。低电压范围产生的压降较小，所以只需较低的 偏置电压就可以让电路工作。低电压范围旨在用于进行 低电压操作。 2012 Microchip Technology Inc. 建议的 VDD 与范围 14.4 ADC 采集时间 为了确保精确的温度测量，用户必须在 ADC 输入多路 开关连接到温度指示器输出之后至少等待 200 s，然后 再执行转换。此外，用户必须在温度指示器输出的连续 两次转换之间等待 200 s。 初稿 DS41609A_CN 第 133 页 PIC16(L)F1508/9 表 14-2： 名称 FVRCON 图注： 与温度指示器相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 FVREN FVRRDY TSEN TSRNG Bit 3 Bit 2 CDAFVR<1:0> Bit 1 Bit 0 ADFVR<1:0> 寄存器 所在页 132 温度指示器模块不使用阴影单元。 DS41609A_CN 第 134 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 15.0 模数转换器 （ADC）模块 ADC 可在转换完成时产生中断。该中断可用于将器件从 休眠状态唤醒。 模数转换器 （ADC）可将模拟输入信号转换为信号的 10 位二进制表示。该模块使用模拟输入，这些输入通过 多路开关连接到同一个采样和保持电路。采样保持电路 的输出与转换器的输入相连接。转换器通过逐次逼近法 产生 10 位二进制结果，并将转换结果存储在 ADC 结果 寄存器（ADRESH:ADRESL 寄存器对）中。图 15-1 给 出了 ADC 的框图。 可通过软件方式选择内部产生的电压或外部提供的电压 作为 ADC 参考电压。 图 15-1： ADC 框图 VDD ADPREF = 00 VREF+ AN0 00000 VREF+/AN1 00001 AN2 00010 AN3 00011 AN4 00100 AN5 00101 AN6 00110 AN7 AN8 00111 01000 AN9 01001 AN10 01010 AN11 01011 01100 保留 ADPREF = 10 VREF- = VSS VREF+ ADC 10 GO/DONE ADFM ADON 保留 11100 温度指示器 DAC FVR 缓冲区 1 11110 VSS 0 = 左对齐 1 = 右对齐 16 ADRESH ADRESL 11101 11111 CHS<4:0> 注 1： 当 ADON = 0 时，所有多路开关输入都会被断开。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 135 页 PIC16(L)F1508/9 15.1 ADC 配置 15.1.4 可通过软件方式设置 ADCON1 寄存器的 ADCS 位来选 择转换时钟源。有以下 7 种时钟频率可供选择： 配置和使用 ADC 时必须考虑以下功能： • • • • • • 端口配置 通道选择 ADC 参考电压选择 ADC 转换时钟源 中断控制 结果格式 15.1.1 • • • • • • 端口配置 15.1.2 FOSC/2 FOSC/4 FOSC/8 FOSC/16 FOSC/32 FOSC/64 • FRC （专用内部振荡器） ADC 可用于转换模拟和数字信号。转换模拟信号时，应 通过设置相关的 TRIS 和 ANSEL 位将 I/O 引脚配置为模 拟。更多信息，请参见第 11.0 节 “I/O 端口”。 注： 转换时钟 完成一个位转换所需的时间定义为 TAD 。一次完整的 10 位转换需要 11.5 个 TAD 周期，如图 15-2 所示。 为正确转换，必须满足合适的 TAD 规范。更多信息， 请参见第 29.0 节 “电气规范”中的 A/D 转换要求。 表 15-1 给出了适当的 ADC 时钟选择的示例。 在任何定义为数字输入的引脚上施加模拟 电压可能导致输入缓冲器消耗的电流过大。 注： 通道选择 有 15 个通道选择可供使用： 除非使用 FRC，否则系统时钟频率的任何 改变都会改变 ADC 时钟频率，这会影响 ADC 结果。 • AN<11:0> 引脚 • 温度指示器 • DAC • FVR （固定参考电压）输出 关于这些通道选择的更多信息，请参见第 13.0 节 “固定 参考电压 （FVR）”和第 14.0 节 “温度指示器模块”。 ADCON0 寄存器的 CHS 位决定与采样保持电路相连接 的通道。 当改变通道时，在开始下一次转换前需要一段延时。更 多信息，请参见第 15.2 节 “ADC 工作原理”。 15.1.3 ADC 参考电压 ADCON1 寄存器的 ADPREF 位用于控制正参考电压。 正参考电压可以是： • VREF+ 引脚 • VDD 关于固定参考电压的更多详细信息，请参见第 13.0 节 “固定参考电压 （FVR）”。 DS41609A_CN 第 136 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 15-1： ADC 时钟周期 （TAD）与器件工作频率关系表 ADC 时钟周期 （TAD） 器件频率 （FOSC） ADC 时钟源 ADCS<2:0> 20 MHz 16 MHz 8 MHz 4 MHz Fosc/2 000 100 ns(2) 125 ns(2) 250 ns(2) 500 ns(2) 2.0 s Fosc/4 100 200 ns(2) ns(2) ns(2) 1.0 s 4.0 s Fosc/8 001 400 ns(2) 0.5 s(2) 1.0 s 2.0 s 8.0 s(3) Fosc/16 101 800 ns 1.0 s 2.0 s 4.0 s 16.0 s(3) Fosc/32 010 1.6 s 250 2.0 s Fosc/64 110 3.2 s 4.0 s FRC x11 1.0-6.0 s(1,4) 1.0-6.0 s(1,4) 图注： 注 1： 2： 3： 4： 500 4.0 s 8.0 s(3) 1.0-6.0 s(1,4) 1 MHz 8.0 s(3) 32.0 s(3) 16.0 s(3) 64.0 s(3) 1.0-6.0 s(1,4) 1.0-6.0 s(1,4) 阴影单元表示超出了建议范围。 对于 VDD， FRC 时钟源具有 1.6 s 的典型 TAD 时间。 这些值均违反了所需的最小 TAD 时间。 为了加快转换速度，建议选用另一个时钟源。 通过系统时钟 FOSC 来产生 ADC 时钟时，可以最大程度降低 ADC 时钟周期 （TAD）和 ADC 总转换时间。但是，如果要 在器件处于休眠模式时执行转换，则必须使用 FRC 时钟源。 模数转换 TAD 周期 图 15-2： TCY - TAD TAD1 TAD2 TAD3 TAD4 TAD5 TAD6 TAD7 TAD8 TAD9 TAD10 TAD11 b4 b1 b0 b6 b7 b2 b9 b8 b3 b5 转换开始 保持电容与模拟输入引脚断开（通常为 100 ns） 将 GO 位置 1 在下一个周期： 装入 ADRESH:ADRESL，清零 GO 位， 将 ADIF 位置 1，保持电容与模拟输入通道相连。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 137 页 PIC16(L)F1508/9 中断 15.1.5 15.1.6 ADC 模块可在模数转换完成时产生中断。ADC 中断标 志位是 PIR1 寄存器中的 ADIF 位。ADC 中断允许位是 PIE1 寄存器中的 ADIE 位。ADIF 位必须用软件清零。 注 结果格式 10 位 A/D 转换结果可以两种格式提供：左对齐或右对 齐。 ADCON1 寄存器的 ADFM 位控制输出格式。 图 15-3 给出了两种输出格式。 1： ADIF 位在每次转换完成时置 1，与是否允 许 ADC 中断无关。 2： 仅当选择了 FRC 振荡器时， ADC 才能在 休眠模式下工作。 器件工作或休眠时都可产生该中断。如果器件处于休眠 状态，该中断会唤醒器件。从休眠状态唤醒时，总是执 行紧跟 SLEEP 指令后的下一条指令。如果用户试图从休 眠状态唤醒器件并恢复主代码执行，必须禁止 INTCON 寄存器的 GIE 和 PEIE 位。如果使能了 INTCON 寄存器 的 GIE 和 PEIE 位，执行将切换到中断服务程序。 图 15-3： 10 位 A/D 转换结果格式 ADRESH （ADFM = 0） ADRESL MSB LSB bit 7 bit 0 bit 7 bit 0 10 位 A/D 结果 （ADFM = 1） 未实现：读为 0 MSB bit 7 LSB bit 0 未实现：读为 0 DS41609A_CN 第 138 页 bit 7 bit 0 10 位 A/D 结果 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 15.2 15.2.1 ADC 工作原理 15.2.4 ADC 模块可以在休眠模式下工作。这需要将 ADC 时钟 源设置为 FRC 选项。当选择 FRC 时钟源时， ADC 需等 待一个额外的指令周期后才能启动转换。这使得可以执 行 SLEEP 指令，这将降低转换期间的系统噪声。如果允 许了 ADC 中断，转换完成时器件将从休眠状态唤醒。如 果禁止了 ADC 中断，尽管 ADON 位仍保持置 1，但转 换完成后 ADC 模块将关闭。 启动转换 要使能 ADC 模块，ADCON0 寄存器的 ADON 位必须设 置为 1。将 ADCON0 寄存器的 GO/DONE 位设置为 1 将启动模数转换。 注： 15.2.2 不应在启动 ADC 的同一条指令中将 GO/ DONE 位置 1。请参见第 15.2.6 节“A/D 转 换步骤”。 ADC 时钟源不是 FRC 时，尽管 ADON 位仍保持置 1， 但 SLEEP 指令会导致当前转换中止，ADC 模块被关闭。 转换完成 15.2.5 转换完成时， ADC 模块将： 自动转换触发源使用ADCON2寄存器的TRIGSEL<3:0> 位进行选择。 终止转换 使用自动转换触发器不能确保正确的 ADC 时序。用户 需负责确保满足 ADC 时序要求。 如 果必 须 在转换 完 成前 终 止 转换，可 用 软件将 GO/ DONE 位清零。会 用部分完 成的模 数转换结 果更新 ADRESH 和 ADRESL 寄存器。未完成的位将用最后转 换的位替代。 注： 自动转换触发源有： • • • • • • • • • 器件复位将强制所有寄存器进入复位状 态。因此， ADC 模块被关闭，任何待处理 的转换操作被终止。 2012 Microchip Technology Inc. 自动转换触发器 自动转换触发器允许定期进行 ADC 测量而无需软件干 预。当出现选定源的上升沿时， GO/DONE 位由硬件 置 1。 • 清零 GO/DONE 位 • 将 ADIF 中断标志位置 1 • 用新的转换结果更新 ADRESH 和 ADRESL 寄存器 15.2.3 休眠期间的 ADC 操作 初稿 TMR0 TMR1 TMR2 C1 C2 CLC1 CLC2 CLC3 CLC4 DS41609A_CN 第 139 页 PIC16(L)F1508/9 15.2.6 A/D 转换步骤 例 15-1： 以下是用 ADC 执行模数转换的示例步骤： 1. 2. 3. 4. 5. 6. 7. 8. ;This code block configures the ADC ;for polling, Vdd and Vss references, Frc ;clock and AN0 input. ; ;Conversion start & polling for completion ; are included. ; BANKSEL ADCON1 ; MOVLW B’ 11110000’;Right justify, Frc ;clock MOVWF ADCON1 ;Vdd and Vss Vref+ BANKSEL TRISA ; BSF TRISA,0 ;Set RA0 to input BANKSEL ANSEL ; BSF ANSEL,0 ;Set RA0 to analog BANKSEL ADCON0 ; MOVLW B’ 00000001’;Select channel AN0 MOVWF ADCON0 ;Turn ADC On CALL SampleTime ;Acquisiton delay BSF ADCON0,ADGO ;Start conversion BTFSC ADCON0,ADGO ;Is conversion done? GOTO $-1 ;No, test again BANKSEL ADRESH ; MOVF ADRESH,W ;Read upper 2 bits MOVWF RESULTHI ;store in GPR space BANKSEL ADRESL ; MOVF ADRESL,W ;Read lower 8 bits MOVWF RESULTLO ;Store in GPR space 配置端口： • 禁止引脚输出驱动器 （见 TRIS 寄存器） • 将引脚配置为模拟功能 （见 ANSEL 寄存器） 配置 ADC 模块： • 选择 ADC 转换时钟 • 配置参考电压 • 选择 ADC 输入通道 • 开启 ADC 模块 配置 ADC 中断 （可选）： • 清零 ADC 中断标志 • 允许 ADC 中断 • 允许外设中断 • 允许全局中断 (1) 等待所需采集时间 (2)。 通过将 GO/DONE 位置 1 启动转换。 通过以下方式之一等待 ADC 转换完成： • 查询 GO/DONE 位 • 等待 ADC 中断 （已允许中断） 读取 ADC 结果。 清零 ADC 中断标志 （如果已允许中断则需要此 操作）。 注 A/D 转换 1： 如果用户试图从休眠状态唤醒器件并恢复 主代码执行，必须禁止全局中断。 2： 请参见第 15.3 节 “A/D 采集要求”。 DS41609A_CN 第 140 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 ADC 寄存器定义 15.2.7 以下寄存器用于控制 ADC 的操作。 寄存器 15-1： U-0 ADCON0：A/D 控制寄存器 0 R/W-0/0 R/W-0/0 — R/W-0/0 R/W-0/0 R/W-0/0 CHS<4:0> R/W-0/0 R/W-0/0 GO/DONE ADON bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 未实现：读为 0 bit 6-2 CHS<4:0>：模拟通道选择位 00000 = AN0 00001 = AN1 00010 = AN2 00011 = AN3 00100 = AN4 00101 = AN5 00110 = AN6 00111 = AN7 01000 = AN8 01001 = AN9 01010 = AN10 01011 = AN11 01100 = 保留。不连接任何通道。 • • • 11100 = 保留。不连接任何通道。 11101 = 温度指示器 (1) 11110 = DAC （数模转换器） (2) 11111 = FVR （固定参考电压）缓冲区 1 输出 (3) bit 1 GO/DONE：A/D 转换状态位 1 = A/D 转换正在进行。将该位置 1 可启动 A/D 转换周期。 A/D 转换完成后，该位由硬件自动清零。 0 = A/D 转换已完成 / 未进行 bit 0 ADON： ADC 使能位 1 = 使能 ADC 0 = 禁止 ADC，并且不消耗工作电流 注 1： 更多信息，请参见第 14.0 节 “温度指示器模块”。 2： 更多信息，请参见第 16.0 节 “数模转换器 （DAC）模块”。 3： 更多信息，请参见第 13.0 节 “固定参考电压 （FVR）”。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 141 页 PIC16(L)F1508/9 寄存器 15-2： R/W-0/0 ADCON1：A/D 控制寄存器 1 R/W-0/0 ADFM R/W-0/0 R/W-0/0 ADCS<2:0> U-0 U-0 — — R/W-0/0 R/W-0/0 ADPREF<1:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 ADFM：A/D 结果格式选择位 1 = 右对齐。当装入转换结果时， ADRESH 的高 6 位设置为 0。 0 = 左对齐。当装入转换结果时， ADRESL 的低 6 位设置为 0。 bit 6-4 ADCS<2:0>：A/D 转换时钟选择位 000 = FOSC/2 001 = FOSC/8 010 = FOSC/32 011 = FRC （由专用 RC 振荡器提供的时钟） 100 = FOSC/4 101 = FOSC/16 110 = FOSC/64 111 = FRC （由专用 RC 振荡器提供的时钟） bit 3-2 未实现：读为 0 bit 1-0 ADPREF<1:0>：A/D 正参考电压配置位 00 = VREF+ 连接到 VDD 01 = 保留 10 = VREF+ 连接到外部 VREF+ 引脚 (1) 11 = 保留 注 1： 当选择 VREF+ 引脚作为正参考电压源时，请注意存在最小电压规范值。详情请参见第 29.0 节“电气规范”。 DS41609A_CN 第 142 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 15-3： R/W-0/0 ADCON2：A/D 控制寄存器 2 R/W-0/0 R/W-0/0 R/W-0/0 TRIGSEL<3:0> U-0 U-0 U-0 U-0 — — — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-4 TRIGSEL<3:0>：自动转换触发源选择位 (1) 0000 = 未选择任何自动转换触发源 0001 = 保留 0010 = 保留 0011 = TMR0 溢出 (2) 0100 = TMR1 溢出 (2) 0101 = TMR2 匹配 PR2(2) 0110 = SYNCC1OUT 0111 = SYNCC2OUT 1000 = CLC1 1001 = CLC2 1010 = CLC3 1011 = CLC4 1100 = 保留 1101 = 保留 1110 = 保留 1111 = 保留 bit 3-0 未实现：读为 0 注 1： 这是所有触发源的上升沿敏感输入。 2： 信号还会将其相应的中断标志置 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 143 页 PIC16(L)F1508/9 寄存器 15-4： R/W-x/u ADRESH：ADC 结果寄存器高字节 （ADRESH） ADFM = 0 R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u ADRES<9:2> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 ADRES<9:2>：ADC 结果寄存器位 10 位转换结果的高 8 位 bit 7-0 寄存器 15-5： R/W-x/u ADRESL：ADC 结果寄存器低字节 （ADRESL） ADFM = 0 R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u — — — — — — ADRES<1:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 ADRES<1:0>：ADC 结果寄存器位 10 位转换结果的低 2 位 bit 5-0 保留：不要使用。 DS41609A_CN 第 144 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 15-6： ADRESH：ADC 结果寄存器高字节 （ADRESH） ADFM = 1 R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u — — — — — — R/W-x/u R/W-x/u ADRES<9:8> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-2 保留：不要使用。 bit 1-0 ADRES<9:8>：ADC 结果寄存器位 10 位转换结果的高 2 位 寄存器 15-7： R/W-x/u ADRESL：ADC 结果寄存器低字节 （ADRESL） ADFM = 1 R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u ADRES<7:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-0 ADRES<7:0>：ADC 结果寄存器位 10 位转换结果的低 8 位 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 145 页 PIC16(L)F1508/9 15.3 A/D 采集要求 采集时间可能随着源阻抗的降低而缩短。在选择（或改 变）模拟输入通道后，必须在启动转换前完成 A/D 采 集。可以使用公式 15-1 来计算最小采集时间。该公式假 设误差为 1/2 LSb（ADC 转换需要 1,024 步）。1/2 LSb 误差是 ADC 达到规定分辨率所能允许的最大误差。 为了使 ADC 达到规定的精度，必须使充电保持电容 （CHOLD）完全充电至输入通道的电平。模拟输入模型 如图 15-4 所示。模拟信号源阻抗 （RS）和内部采样开 关阻抗（RSS）直接影响电容 CHOLD 的充电时间。采样 开关阻抗 （RSS）随器件电压 （VDD）的变化而变化， 参见图 15-4。模拟信号源的最大阻抗推荐值为 10 kΩ。 公式 15-1： 采集时间示例 温度 = 50°C，外部阻抗为 10 kΩ，VDD 为 5.0V 假设： T ACQ = 放大器稳定时间 + 保持电容充电时间 + 温度系数 = T AMP + T C + T COFF 2μs + T C + [ (温度 μs = 2?s Teee - 25°C ) ( 0.05 0.05?s/°C )] TC 值可以用以下公式近似计算： 1 ⎞ = V CHOLD V APPLIED ⎛ 1 – -------------------------⎝ ⎠ n+1 (2 )–1 ； [1] 充电到 VCHOLD（1/2 LSb 误差范围） –T C ----------⎞ ⎛ RC V APPLIED ⎜ 1 – e ⎟ = V CHOLD ⎝ ⎠ ； [2] 响应 VAPPLIED 充电到 VCHOLD – Tc ---------⎞ ⎛ RC 1 ⎞ ；合并 [1] 和 [2] V APPLIED ⎜ 1 – e ⎟ = V APPLIED ⎛ 1 – -------------------------⎝ ⎠ n+1 ⎝ ⎠ (2 )–1 注：其中 n = ADC 的位数。 求解 TC： T C = – C HOLD ( R IC + R SS + R S ) ln(1/2047) = – 12.5pF ( 1k Ω + 7k Ω + 10k Ω ) ln(0.0004885) = 1.12µs 因此： T ACQ = 5µs + 1.12µs + [ ( 50°C- 25°C ) ( 0.05 µs/°C ) ] = 7.37µs 注 1： 因为参考电压 （VREF+）自行抵消，因此它对该公式没有影响。 2： 充电保持电容 （CHOLD）在每次转换后不会放电。 3： 模拟信号源的最大阻抗推荐值为 10 kΩ。此要求是为了符合引脚泄漏电流规范。 DS41609A_CN 第 146 页 初稿 © 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 15-4： 模拟输入模型 VDD Rs 模拟 输入引脚 VT 0.6V CPIN 5 pF VT 0.6V VA RIC 1k 采样开关 SS RSS ILEAKAGE(1) CHOLD = 10 pF VREF- 图注： 6V 5V VDD 4V 3V 2V = 采样 / 保持电容 = 输入电容 CHOLD CPIN RSS ILEAKAGE = 由各连接点在引脚上产生的泄漏电流 = 片内走线等效电阻 = 采样开关的电阻 RIC RSS 注 图 15-5： SS = 采样开关 VT = 阈值电压 5 6 7 8 9 10 11 采样开关 （k） 1： 请参见第 29.0 节 “电气规范”。 ADC 传递函数 满量程 3FFh 3FEh 3FDh ADC 输出码 3FCh 3FBh 03h 02h 01h 00h 模拟输入电压 0.5 LSB VREF- 1.5 LSB 零量程切换 满量程切换 2012 Microchip Technology Inc. 初稿 VREF+ DS41609A_CN 第 147 页 PIC16(L)F1508/9 表 15-2： 名称 与 ADC 相关的寄存器汇总 Bit 7 ADCON0 — ADCON1 ADFM ADCON2 Bit 6 Bit 4 TRIGSEL<3:0> A/D 结果寄存器的高字节 ADRESL A/D 结果寄存器的低字节 — Bit 1 Bit 0 寄存器 所在页 GO/DONE ADON 141 Bit 3 Bit 2 — — ADPREF<1:0> — — — CHS<4:0> ADCS<2:0> ADRESH ANSELA Bit 5 — 142 143 144, 145 144, 145 — — ANSA4 — ANSA2 ANSA1 ANSA0 115 ANSELB — — ANSB5 ANSB4 — — — — 119 ANSELC ANSC7 ANSC6 — — ANSC3 ANSC2 ANSC1 ANSC0 123 GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 PIE1 INTCON TMR1GIE ADIE RCIE TXIE SSP1IE — TMR2IE TMR1IE 79 PIR1 TMR1GIF ADIF RCIF TXIF SSP1IF — TMR2IF TMR1IF 82 — — TRISA5 TRISA4 —(1) TRISA2 TRISA1 TRISA0 114 TRISA TRISB TRISB7 TRISB6 TRISB5 TRISB4 — — — — 118 TRISC TRISC7 TRISC6 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 122 FVRCON FVREN FVRRDY TSEN TSRNG CDAFVR<1:0> ADFVR<1:0> 132 图注： x = 未知， u = 不变，— = 未实现，读为 0， q = 值取决于具体条件。 ADC 模块不使用阴影单元。 注 1： 未实现，读为 1。 DS41609A_CN 第 148 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 16.0 数模转换器 （DAC）模块 16.1 输出电压选择 数模转换器提供了一个可变参考电压，它与输入源成比 例，具有 32 个可选输出电压。 DAC 具有 32 个电平范围。 32 个电平通过 DACCON1 寄存器的 DACR<4:0> 位进行设置。 DAC 的输入可以连接到： DAC 输出电压由以下公式确定： • 外部 VREF+ 引脚 • VDD 供电电压 DAC 的输出可以配置为向以下对象提供参考电压： • • • • 比较器的正输入 ADC 输入通道 DACOUT1 引脚 DACOUT2 引脚 数模转换器 （DAC）可以通过将 DACCON0 寄存器的 DACEN 位置 1 来使能。 公式 16-1： DAC 输出电压 如果 DACEN = 1 DACR 4:0 VOUT = VSOURCE+ – VSOURCE- ----------------------------5 + VSOURCE2 如果 DACEN = 0、DACLPS = 1 且 DACR[4:0] = 11111 V OUT = V SOURCE + 如果 DACEN = 0、DACLPS = 0 且 DACR[4:0] = 00000 V OUT = V SOURCE – VSOURCE+ = VDD、VREF 或 FVR 缓冲区 2 VSOURCE- = VSS 16.2 比例输出电压 16.3 DAC 输出值通过使用一个梯形电阻网络产生，梯形电阻 网络的每一端分别与正参考电压和负参考电压输入源连 接。如果任一输入源的电压发生波动，DAC 输出值中会 产生类似的波动。 DAC 参考电压输出 可以通过将 DACCON0 寄存器的相应 DACOE1 和 DACOE2 位置 1，将 DAC 电压输出到 DACOUT1 和 DACOUT2 引脚。选择将 DAC 参考电压输出到 DACOUTx 引脚会自动改写数字输出缓冲器和该引脚的 数字输入阈值检测器功能。当 DACOUTx 引脚已被配置 为 DAC 参考电压输出时，读取该引脚将总是返回 0。 第 29.0 节 “电气规范”中给出了梯形电阻网络中各个 电阻的阻值。 受电流驱动能力的限制，必须在 DAC 参考电压输出端 上使用缓冲器，从外部连接到任一 DACOUTx 引脚。 图 16-2 举例说明了这一缓冲技术。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 149 页 PIC16(L)F1508/9 图 16-1： 数模转换器框图 数模转换器（DAC） VSOURCE+ VDD 5 DACR<4:0> VREF+ R R DACPSS R R 32 阶 R R 32 选 1 多路开关（MUX） R DACEN DAC （至比较器和 ADC 模块） DACOUT1 R DACOE1 VSOURCE- DACOUT2 DACOE2 图 16-2： 参考电压输出缓冲示例 PIC® MCU DAC 模块 DS41609A_CN 第 150 页 R 参考电压 输出阻抗 + – DACOUTX 初稿 经缓冲的 DAC 输出 2012 Microchip Technology Inc. PIC16(L)F1508/9 16.4 休眠期间的操作 如果因中断或看门狗定时器超时将器件从休眠模式唤 醒，DACCON0 寄存器的内容将不受影响。为了最大程 度降低休眠模式下的电流消耗，应禁止参考电压模块。 16.5 复位的影响 器件复位会产生以下影响： • DAC 被禁止。 • DAC 输出电压从 DACOUT 引脚上被移除。 • DACR<4:0> 范围选择位被清零。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 151 页 PIC16(L)F1508/9 DAC 控制寄存器 16.6 寄存器 16-1： DACCON0：参考电压控制寄存器 0 R/W-0/0 U-0 R/W-0/0 R/W-0/0 U-0 R/W-0/0 U-0 U-0 DACEN — DACOE1 DACOE2 — DACPSS — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 DACEN：DAC 使能位 1 = 使能 DAC 0 = 禁止 DAC bit 6 未实现：读为 0 bit 5 DACOE1：DAC 电压输出使能位 1 = DAC 电平也从 DACOUT1 引脚输出 0 = DAC 电平从 DACOUT1 引脚断开 bit 4 DACOE2：DAC 电压输出使能位 1 = DAC 电平也从 DACOUT2 引脚输出 0 = DAC 电平从 DACOUT2 引脚断开 bit 3 未实现：读为 0 bit 2 DACPSS：DAC 正参考电压源选择位 1 = VREF+ 引脚 0 = VDD bit 1-0 未实现：读为 0 寄存器 16-2： DACCON1：参考电压控制寄存器 1 U-0 U-0 U-0 — — — R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 DACR<4:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-5 未实现：读为 0 bit 4-0 DACR<4:0>：DAC 电压输出选择位 表 16-1： 名称 与 DAC 模块相关的寄存器汇总 Bit 7 Bit 6 FVRCON FVREN FVRRDY TSEN TSRNG DACCON0 DACEN — DACOE1 DACOE2 DACCON1 — — — 图注： Bit 5 Bit 4 Bit 3 Bit 2 CDAFVR<1:0> — DACPSS DACR<4:0> Bit 1 Bit 0 ADFVR<1:0> — — 寄存器 所在页 132 152 152 — = 未实现位，读为 0。 DAC 模块不使用阴影单元。 DS41609A_CN 第 152 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 17.0 比较器模块 图 17-1： 比较器模块通过比较两个模拟电压并提供其相对幅值 的数字表示，用于建立模拟电路与数字电路的接口。比 较器是非常有用的混合信号模块，因为它们提供了与 程序执行相独立的模拟功能。模拟比较器模块具有以 下特性： • • • • • • • • • 独立的比较器控制 可编程输入选择 有内部 / 外部比较器输出 可编程输出极性 电平变化中断 从休眠状态唤醒 可编程的速度 / 功耗优化 PWM 关闭 可编程和固定参考电压 17.1 VIN+ + VIN- – 输出 VINVIN+ 输出 注： 比较器概述 图 17-1 所示为单比较器以及模拟输入电平与数字输出 之间的关系。当 VIN+ 上的模拟电压小于 VIN- 上的模拟 电压时，比较器输出为数字低电平。当 VIN+ 上的模拟 电压大于 VIN- 上的模拟电压时，比较器输出为数字高 电平。 2012 Microchip Technology Inc. 单比较器 初稿 比较 器输 出的 黑 色区 域表 示因 输 入失 调电 压和 响应 时 间所 造成 的输 出 不确 定区域。 DS41609A_CN 第 153 页 PIC16(L)F1508/9 图 17-2： 比较器模块的简化框图 CxNCH<2:0> CxON(1) 3 中断 CxINTP 检测 C12IN0- 0 C12IN1C12IN2- 1 MUX 2 (2) C12IN3- 3 FVR 缓冲区 2 4 将 CxIF 置 1 中断 CXPOL CxVN DAC 0 MUX 1 (2) FVR 缓冲区 2 D Cx CxVP CXIN+ CxINTN 检测 CXOUT MCXOUT Q + EN Q1 CxHYS CxSP async_CxOUT 2 3 CXSYNC CxON CXPCH<1:0> 至 CWG CXOE TRIS 位 CXOUT 0 2 D Q 1 （来自 Timer1） T1CLK SYNCCXOUT 注 1： 2： 至 Timer1、 CLCx 和 ADC 当 CxON = 0 时，比较器将产生 0 输出。 当 CxON = 0 时，所有多路开关输入都会被断开。 DS41609A_CN 第 154 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 17.2 比较器控制 17.2.3 将比较器的输出反相在功能上等效于交换比较器输入。 可以通过将 CMxCON0 寄存器的 CxPOL 位置 1 来使比 较器输出的极性反相。清零 CxPOL 位得到的是未反相 的输出信号。 每个比较器都具有 2 个控制寄存器：CMxCON0 和 CMxCON1。 CMxCON0 寄存器（见寄存器 17-1）包含以下控制和状 态位： • • • • • • 表 17-1 给出了输出状态与输入条件的关系 （包括极性 控制）。 使能 输出选择 输出极性 速度 / 功耗选择 滞后使能 输出同步 表 17-1： CMxCON1 寄存器 （见寄存器 17-2）包含以下控制位： • • • • 中断允许 中断边沿极性 同相输入通道选择 反相输入通道选择 17.2.1 比较器输出状态与输入条件 输入条件 CxPOL CxOUT CxVN > CxVP 0 0 CxVN < CxVP 0 1 CxVN > CxVP 1 1 CxVN < CxVP 1 0 17.2.4 比较器速度 / 功耗选择 在程序执行期间通过 CxSP 控制位可以最佳地权衡速度 与功耗。该位的默认状态为 1，选择正常速度模式。器 件功耗可以通过将 CxSP 位清零进行优化，代价是比较 器传输延时变长。 比较器使能 将 CMxCON0 寄存器的 CxON 位置 1 可以使能比较器 操作。清零 CxON 位可以禁止比较器，以使电流消耗降 至最低。 17.2.2 比较器输出极性 比较器输出选择 可以通过读 CMxCON0 寄存器的 CxOUT 位或 CMOUT 寄存器的 MCxOUT 位监视比较器的输出。为了使输出 可用于外部连接，必须满足以下条件： • 必须将 CMxCON0 寄存器的 CxOE 位置 1 • 必须清零相应的 TRIS 位 • 必须将 CMxCON0 寄存器的 CxON 位置 1 注 1： CMxCON0 寄存器的 CxOE 位会改写端口 数 据 锁 存 器。将 CMxCON0 寄存器的 CxON 位置 1 对端口改写没有影响。 2：比 较 器 的 内 部 输 出 在 每 个 指 令 周 期 被 锁存。除非另外指定，否则不锁存外部 输出。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 155 页 PIC16(L)F1508/9 17.3 比较器滞后 17.5 通过在每个比较器的输入引脚上加上一个可选的分离电 压量，可以为整体操作提供滞后功能。滞后功能通过将 CMxCON0 寄存器的 CxHYS 位置 1 来使能。 比较器可以在输出值发生改变时产生中断；对于每个比 较器，都提供了上升沿检测器和下降沿检测器。 当触发任一边沿检测器时，如果它关联的允许位已置 1 （CMxCON1 寄存器的 CxINTP 和 / 或 CxINTN 位），则 相应的中断标志位 （PIR2 寄存器的 CxIF 位）会置 1。 更多信息，请参见第 29.0 节 “电气规范”。 17.4 Timer1 门控操作 要允许中断，必须将以下位置 1： 比较器操作产生的输出可以用作 Timer1 的门控源。更 多信息，请参见第 19.5 节 “Timer1 门控”。该功能可 用于对模拟事件的持续时间或间隔时间进行计时。 • • • • • 建议将比较器输出与 Timer1 进行同步。这可以确保在 比较器中发生变化时， Timer1 不会递增。 17.4.1 比较器中断 CMxCON0 寄存器的 CxON、 CxPOL 和 CxSP 位 PIE2 寄存器的 CxIE 位 CMxCON1寄存器的CxINTP位（对于上升沿检测） CMxCON1寄存器的CxINTN位（对于下降沿检测） INTCON 寄存器的 PEIE 和 GIE 位 关联的中断标志位（PIR2 寄存器的 CxIF 位）必须用软 件清零。如果在清零该标志时检测到另一个边沿，则标 志仍然会在序列结束时置 1。 比较器输出同步 通过将 CMxCON0 寄存器的 CxSYNC 位置 1，可以使 比较器 C1 或 C2 的输出与 Timer1 保持同步。 注： 使能比较器的输出时，比较器的输出在 Timer1 时钟源 的下降沿被锁存。如果 Timer1 使用了预分频器，则比 较器的输出在经过预分频后被锁存。为了防止发生竞 争，比较器的输出在 Timer1 时钟源的下降沿被锁存，而 Timer1 在其时钟源的上升沿递增。更多信息，请参见比 较器框图 （图 17-2）和 Timer1 框图 （图 19-1）。 17.6 即使比较器被禁止，还是可以通过使用 CMxCON0 寄存器的CxPOL 位更改输出极 性来产生中断，或者通过使用 CMxCON0 寄存器的 CxON 位开启或关闭比较器来产 生中断。 比较器同相输入选择 通过配置 CMxCON1 寄存器的 CxPCH<1:0> 位，将内 部参考电压或模拟引脚连接到比较器的同相输入。 • CxIN+ 模拟引脚 • DAC • FVR （固定参考电压） • VSS （地） 关于固定参考电压模块的更多信息，请参见第 13.0 节 “固定参考电压 （FVR）”。 关于 DAC 输入信号的更多信息，请参见第 16.0 节“数 模转换器 （DAC）模块”。 每当禁止比较器 （CxON = 0）时，所有比较器输入都 会被禁止。 DS41609A_CN 第 156 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 17.7 比较器反相输入选择 17.10 模拟输入连接注意事项 CMxCON0 寄存器的 CxNCH<2:0> 位指示输入源之一 连接到比较器的反相输入。 注： 17.8 模拟输入的简化电路如图 17-3 所示。由于模拟输入引脚 与数字输入共用连接，它们在 VDD 和 VSS 之间连有反 向偏置的 ESD 保护二极管。因此，模拟输入必须在 VSS 和 VDD 之间。如果输入电压与这一范围偏离的绝对值超 过 0.6V，就可能发生一个二极管正向导通，从而可能导 致锁死发生。 要将 CxIN+ 和 CxINx- 引脚用作模拟输入， 必须将 ANSEL 寄存器中的相应位置 1，同 时也必须将相应的 TRIS 位置 1 来禁止输出 驱动器。 模拟信号源的最大阻抗推荐值为 10 k。任何连接到模 拟输入引脚的外部元件 （如电容或齐纳二极管），应保 证其泄漏电流极小以使引入的误差降至最低。 比较器响应时间 在改变输入源或选择新的参考电压后，一段时间内比较 器的输出状态都是不确定的。这段时间被称为响应时 间。比较器的响应时间不同于参考电压的稳定时间。因 此，在确定比较器输入改变的总响应时间时，必须考虑 这两个时间。更多详细信息，请参见第 29.0 节 “电气 规范”中的比较器和参考电压规范。 17.9 注 1： 读端口寄存器时，所有配置为模拟输入的 引脚均读为 0。配置为数字输入的引脚将 根据输入规范转换为模拟输入。 2： 定义为数字输入引脚上的模拟电平可能会 使输入缓冲器的电流消耗超过规定值。 与 ECCP 逻辑的交互 C1 和 C2 比较器可以用作通用比较器。它们的输出可以 送到 C1OUT 和 C2OUT 引脚上。当 ECCP 自动关闭有 效时，它可以使用一个比较器信号，也可以同时使用两 个比较器信号。如果同时还使能了自动重启，则可以将 比较器配置为 ECCP 的闭环模拟反馈，从而构成一个模 拟控制 PWM。 注： 当第一次初始化比较器模块时，输出状态 未知。初始化后，用户在可靠使用结果（主 要是在使用与其他外设特性 （例如 ECCP 自动关闭模式）有关的结果时）之前，应 先验证比较器的输出状态。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 157 页 PIC16(L)F1508/9 图 17-3： 模拟输入模型 VDD Rs < 10K 模拟 输入引脚 VT 0.6V RIC 至比较器 CPIN 5 pF VA VT 0.6V ILEAKAGE(1) Vss 图注： 注 CPIN = 输入电容 ILEAKAGE = 由各连接点在引脚上产生的泄漏电流 = 片内走线等效电阻 RIC RS = 信号源阻抗 = 模拟电压 VA = 阈值电压 VT 1： 请参见第 29.0 节 “电气规范”。 DS41609A_CN 第 158 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 17-1： CMxCON0：比较器 Cx 控制寄存器 0 R/W-0/0 R-0/0 R/W-0/0 R/W-0/0 U-0 R/W-1/1 R/W-0/0 R/W-0/0 CxON CxOUT CxOE CxPOL — CxSP CxHYS CxSYNC bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 CxON：比较器使能位 1 = 使能比较器，并且比较器不消耗有功功率 0 = 禁止比较器 bit 6 CxOUT：比较器输出位 如果 CxPOL = 1 （极性反相）： 1 = CxVP < CxVN 0 = CxVP > CxVN 如果 CxPOL = 0 （极性不反相）： 1 = CxVP > CxVN 0 = CxVP < CxVN bit 5 CxOE：比较器输出使能位 1 = CxOUT 出现在 CxOUT 引脚。只有关联的 TRIS 位清零时，才能实际驱动引脚。不受 CxON 影响。 0 = CxOUT 仅在内部有效 bit 4 CxPOL：比较器输出极性选择位 1 = 比较器输出反相 0 = 比较器输出不反相 bit 3 未实现：读为 0 bit 2 CxSP：比较器速度 / 功耗选择位 1 = 比较器工作在正常功耗、高速模式下 0 = 比较器工作在低功耗、低速模式下 bit 1 CxHYS：比较器滞后使能位 1 = 使能比较器滞后 0 = 禁止比较器滞后 bit 0 CxSYNC：比较器输出同步模式位 1 = 送到 Timer1 和 I/O 引脚的比较器输出与 Timer1 时钟源的变化进行同步。输出在 Timer1 时钟源的 下降沿进行更新。 0 = 送到 Timer1 和 I/O 引脚的比较器输出是异步的 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 159 页 PIC16(L)F1508/9 寄存器 17-2： CMxCON1：比较器 Cx 控制寄存器 1 R/W-0/0 R/W-0/0 CxINTP CxINTN R/W-0/0 R/W-0/0 U-0 CxPCH<1:0> R/W-0/0 R/W-0/0 R/W-0/0 CxNCH<2:0> — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 CxINTP：比较器正向边沿中断允许位 1 = 在 CxOUT 位的正向边沿， CxIF 中断标志将置 1 0 = 在 CxOUT 位的正向边沿， CxIF 中断标志不会置 1 bit 6 CxINTN： 比较器负向边沿中断允许位 1 = 在 CxOUT 位的负向边沿， CxIF 中断标志将置 1 0 = 在 CxOUT 位的负向边沿， CxIF 中断标志不会置 1 bit 5-4 CxPCH<1:0>：比较器同相输入通道选择位 11 = CxVP 连接到 VSS 10 = CxVP 连接到 FVR 参考电压 01 = CxVP 连接到 DAC 参考电压 00 = CxVP 连接到 CxIN+ 引脚 bit 3 未实现：读为 0 bit 2-0 CxNCH<2:0>：比较器反相输入通道选择位 111 = 保留 110 = 保留 101 = 保留 100 = CxVN 连接到 FVR 参考电压 011 = CxVN 连接到 C12IN3- 引脚 010 = CxVN 连接到 C12IN2- 引脚 001 = CxVN 连接到 C12IN1- 引脚 000 = CxVN 连接到 C12IN0- 引脚 寄存器 17-3： U-0 — CMOUT：比较器输出寄存器 U-0 U-0 — — U-0 U-0 — — U-0 R-0/0 R-0/0 — MC2OUT MC1OUT bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-2 未实现：读为 0 bit 1 MC2OUT：C2OUT 的镜像副本位 bit 0 MC1OUT：C1OUT 的镜像副本位 DS41609A_CN 第 160 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 17-2： 与比较器模块相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 — ANSC6 — ANSA4 ANSA1 ANSA0 115 ANSC1 ANSC0 123 C1ON C1OUT — C1POL ANSC2 CM1CON0 — C1OE — ANSC3 ANSA2 ANSELC — ANSC7 — C1SP C1HYS C1SYNC 159 CM2CON0 C2ON C2OUT C2OE C2POL — C2SP C2HYS C2SYNC 159 CM1CON1 C1NTP C1INTN CM2CON1 C2NTP C2INTN CMOUT — DACEN — — — DACOE1 FVRCON — FVREN — FVRRDY — TSEN TSRNG INTCON GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 PIE2 OSFIE C2IE C1IE — BCL1IE NCO1IE — — 80 PIR2 OSFIF C2IF C1IF BCL1IF NCO1IF — RC7 — RC6 RA5 — RA4 RA3 RA2 — RA1 — RA0 114 122 — LATC7 — LATC6 — TRISC7 — TRISC6 名称 ANSELA DACCON0 DACCON1 PORTA PORTC LATA LATC TRISA TRISC C1PCH<1:0> — C2PCH<1:0> — — DACOE2 — — C1NCH<2:0> 160 C2NCH<2:0> — DACPSS 160 MC2OUT MC1OUT — — DACR<4:0> CDAFVR<1:0> 160 152 152 ADFVR<1:0> 132 83 RC5 RC4 RC3 RC2 RC1 RC0 LATA5 LATA4 LATA2 LATA1 LATA0 115 LATC5 LATC4 — LATC3 LATC2 LATC1 LATC0 122 TRISA5 TRISA4 —(1) TRISA2 TRISA1 TRISA0 114 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 122 图注： — = 未实现位，读为 0。比较器模块不使用阴影单元。 注 1： 未实现，读为 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 161 页 PIC16(L)F1508/9 注： DS41609A_CN 第 162 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 TIMER0 模块 18.0 18.1.2 在 8 位计数器模式下，Timer0 模块将在 T0CKI 引脚的 每个上升沿或下降沿递增。 Timer0 模块是 8 位定时器 / 计数器，具有以下特性： • • • • • • 8 位计数器模式 8 位定时器 / 计数器寄存器 （TMR0） 8 位预分频器 （独立于看门狗定时器） 可编程内部或外部时钟源 可编程外部时钟边沿选择 溢出时产生中断 TMR0 可用于门控 Timer1 使用 T0CKI 引脚的 8 位计数器模式，可通过将 OPTION_REG 寄存器的 TMR0CS 位设置为 1 来选择。 两个输入源递增边沿是上升沿还是下降沿由 OPTION_REG 寄存器中的 TMR0SE 位决定。 图 18-1 给出了 Timer0 模块的框图。 Timer0 工作原理 18.1 Timer0 模块可被用作 8 位定时器或 8 位计数器。 18.1.1 8 位定时器模式 如果在没有预分频器的情况下使用 Timer0 模块，它将 在每个指令周期递增。可通过清零 OPTION_REG 寄存 器的 TMR0CS 位选择 8 位定时器模式。 当写 TMR0 时，紧跟写操作之后的两个指令周期内禁止 TMR0 递增。 注： 当写 TMR0 时，考虑到存在两个指令周期 的延时，可以调整写入TMR0寄存器的值。 图 18-1： TIMER0 框图 FOSC/4 数据总线 0 8 T0CKI 1 同步 2 个 TCY 1 TMR0 0 TMR0SE TMR0CS 8 位预分频器 溢出时 将标志位 TMR0IF 置 1 PSA 溢出到 Timer1 8 PS<2:0> 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 163 页 PIC16(L)F1508/9 18.1.3 软件可编程的预分频器 软件可编程的预分频器只能用于 Timer0。可通过清零 OPTION_REG 寄存器的 PSA 位来使能预分频器。 注： 看门狗定时器 （WDT）使用它自己的独立 预分频器。 Timer0模块有8个预分频比选项，范围从1:2至1:256。 可通过 OPTION_REG 寄存器的 PS<2:0> 位选择预分频 值。为了让 Timer0 模块使用 1:1 预分频值，必须通过将 OPTION_REG 寄存器的 PSA 位置 1 来禁止预分频器。 预分频器是不可读写的。写 TMR0 寄存器的所有指令都 会清零预分频器。 18.1.4 TIMER0 中断 TMR0 寄存器从 FFh 溢出到 00h 时，将产生 Timer0 中 断。每次 TMR0 寄存器溢出时都会将 INTCON 寄存器 的 TMR0IF 中断标志位置 1，这与是否允许 Timer0 中 断无关。TMR0IF 位只能用软件清零。Timer0 中断允许 位是 INTCON 寄存器的 TMR0IE 位。 注： 18.1.5 由于定时器在休眠状态下是停止的，所 以 Timer0 中断无法将处理器从休眠状态 唤醒。 8 位同步计数器模式 在 8 位计数器模式下，T0CKI 引脚的递增边沿必须与指 令时钟保持同步。同步可通过在指令时钟的 Q2 和 Q4 周期对预分频器的输出进行采样实现。外部时钟源的高 低电平周期必须满足第 29.0 节 “电气规范”中所示的 时序要求。 18.1.6 休眠期间的操作 在处理器处于休眠模式时，Timer0 无法工作。在处理器 处于休眠模式时， TMR0 寄存器的内容将保持不变。 DS41609A_CN 第 164 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 OPTION 和 Timer0 控制寄存器 18.2 寄存器 18-1： OPTION_REG：OPTION 寄存器 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 WPUEN INTEDG TMR0CS TMR0SE PSA R/W-1/1 R/W-1/1 R/W-1/1 PS<2:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 WPUEN：弱上拉使能位 1 = 禁止所有弱上拉 （MCLR 除外，如果已使能） 0 = 通过各个 WPUx 锁存值使能弱上拉 bit 6 INTEDG：中断边沿选择位 1 = INT 引脚的上升沿触发中断 0 = INT 引脚的下降沿触发中断 bit 5 TMR0CS：Timer0 时钟源选择位 1 = T0CKI 引脚上的电平跳变 0 = 内部指令周期时钟 （FOSC/4） bit 4 TMR0SE：Timer0 时钟源边沿选择位 1 = 在 T0CKI 引脚信号从高至低跳变时，递增计数 0 = 在 T0CKI 引脚信号从低至高跳变时，递增计数 bit 3 PSA：预分频器分配位 1 = 预分频器未分配给 Timer0 模块 0 = 预分频器分配给 Timer0 模块 bit 2-0 PS<2:0>：预分频比选择位 位值 Timer0 预分频比 000 001 010 011 100 101 110 111 表 18-1： 名称 与 TIMER0 相关的寄存器汇总 Bit 7 Bit 6 GIE PEIE WPUEN INTEDG ADCON2 INTCON OPTION_REG TMR0 TRISA 图注： 注 1:2 1:4 1:8 1 : 16 1 : 32 1 : 64 1 : 128 1 : 256 Bit 5 Bit 4 Bit 3 — — TMR0IE INTE IOCIE TMR0IF TMR0CS TMR0SE PSA TRIGSEL<3:0> Bit 2 Bit 0 寄存器 所在页 — — 143 INTF IOCIF 78 Bit 1 PS<2:0> 165 8 位 Timer0 计数的保持寄存器 — — TRISA5 163* TRISA4 —(1) TRISA2 TRISA1 TRISA0 114 — = 未实现位，读为 0。 Timer0 模块不使用阴影单元。 * 提供寄存器信息的页。 1： 未实现，读为 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 165 页 PIC16(L)F1508/9 注： DS41609A_CN 第 166 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 带门控控制的 TIMER1 模块 19.0 • 门控单脉冲模式 • 门控值状态 • 门控事件中断 Timer1 模块是 16 位定时器 / 计数器，具有以下特性： • • • • • • • • • • 16 位定时器 / 计数器寄存器对 （TMR1H:TMR1L） 可编程内部或外部时钟源 2 位预分频器 可选的同步比较器输出 多个 Timer1 门控 （计数使能）源 溢出时产生中断 溢出触发唤醒 （仅限外部时钟，异步模式） 特殊事件触发器 可选择的门控源极性 门控翻转模式 图 19-1： 图 19-1 给出了 Timer1 模块的框图。 TIMER1 框图 T1GSS<1:0> T1GSPM 00 T1G 来自 Timer0 溢出 01 SYNCC1OUT 10 SYNCC2OUT 11 T1GVAL 0 TMR1ON T1GPOL 0 T1G_IN D Q CK R Q 单脉冲 采集控制 1 1 Q1 D 数据总线 Q 读 T1GCON EN 置1 TMR1GIF 中断 T1GGO/DONE 检测 T1GTM TMR1GE 溢出时 将标志位 TMR1IF 置 1 至 ADC 自动转换 TMR1ON TMR1(2) TMR1H 同步的 时钟输入 EN TMR1L Q D T1CLK 0 1 TMR1CS<1:0> SOSCO/T1CKI T1SYNC OUT LFINTOSC 辅助振荡器 11 预分频器 1, 2, 4, 8 1 SOSCI 10 EN 0 FOSC 内部时钟 01 FOSC/4 内部时钟 00 T1OSCEN (1) 同步 (3) 检测 2 T1CKPS<1:0> FOSC/2 内部时钟 休眠输入 至时钟切换模块 注 1： 当使用 T1CKI 时， ST 缓冲器为高速型。 2： Timer1 寄存器在上升沿递增。 3： 处于休眠模式时同步不工作。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 167 页 PIC16(L)F1508/9 19.1 Timer1 工作原理 19.2 Timer1 模块是 16 位递增计数器，可通过 TMR1H:TMR1L 寄存器对访问。写 TMR1H 或 TMR1L 会直接更新计数器。 时钟源选择 T1CON 寄存器的 TMR1CS<1:0> 位用于选择 Timer1 的 时钟源。表 19-2 显示了时钟源选择。 19.2.1 Timer1 与内部时钟源一起使用时，模块为定时器并在 每个指令周期递增。与外部时钟源一起使用时，模块可 用作定时器或计数器，在外部时钟源的每个选定边沿 递增。 内部时钟源 当选择内部时钟源时，TMR1H:TMR1L 寄存器对的递增 频率将为 FOSC 的整数倍（取决于 Timer1 预分频器）。 Timer1 分别通过配置 T1CON 和 T1GCON 寄存器中的 TMR1ON 和 TMR1GE 位使能。表 19-1 显示了 Timer1 使能选择。 选择 FOSC 内部时钟源时， Timer1 寄存器的值将在每 个指令时钟周期中递增 4 次。由于这个原因，在读取 Timer1 值时，分辨率将会出现 2 LSB 的误差。为了利 用 Timer1 的全部分辨率，必须使用异步输入信号来对 Timer1 时钟输入进行门控。 表 19-1： 可以使用以下异步源： TIMER1 使能选择 • T1G 引脚上的异步事件用于进行 Timer1 门控 Timer1 工作状态 TMR1ON TMR1GE 0 0 关闭 0 1 关闭 1 0 总是开启 1 1 计数使能 19.2.2 外部时钟源 当选择外部时钟源时，Timer1 模块可以作为定时器或计 数器工作。 Timer1 使能计数时，在外部时钟输入 T1CKI 的上升沿 递增。外部时钟源既可以与单片机系统时钟同步，也可 以异步运行。 注： 在计数器模式下，发生以下任何一个或多 个情况后，计数器在首个上升沿递增前， 必须先经过一个下降沿： • • • • 表 19-2： POR 后使能 Timer1 写入 TMR1H 或 TMR1L Timer1 被禁止 T1CKI 为高电平时 Timer1 被禁止 （TMR1ON = 0），然后在 T1CKI 为低电 平时 Timer1 被使能 （TMR1ON = 1）。 时钟源选择 时钟源 TMR1CS<1:0> T1OSCEN 11 x LFINTOSC 1 SOSCI/SOSCO 引脚上的辅助振荡器电路 0 T1CKI 引脚上的外部时钟源 10 01 x 系统时钟 （FOSC）或 SOSCI/SOSCO 上的振荡器电路 00 x 指令时钟 （FOSC/4） DS41609A_CN 第 168 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 19.3 Timer1 预分频器 使能 Timer1 门控使能模式时，Timer1 将在 Timer1 时钟 源的上升沿递增。禁止 Timer1 门控使能模式时，不会 发生递增，Timer1 将保持当前计数。时序详细信息请参 见图 19-3。 Timer1 有 4 个预分频比选项，允许对时钟输入进行 1、 2、4 或 8 分频。T1CON 寄存器的 T1CKPS 位控制预 分频器计数器。对预分频器计数器不能直接进行读写操 作；但是，通过写入 TMR1H 或 TMR1L 可将预分频器 计数器清零。 19.4 表 19-3： 异步计数器模式下的 Timer1 操作 如果 T1CON 寄存器的控制位 T1SYNC 置 1，外部时 钟输入将不同步。定时器异步于内部相位时钟进行递 增计数。如果选择了外部时钟源，在休眠期间定时器将 继续运行，并在溢出时产生中断以唤醒处理器。但是， 用软件对定时器进行读 / 写操作时，要特别当心 （见 第 19.4.1 节 “在异步计数器模式下读写 Timer1”）。 注： 19.4.1 Timer1 工作状态 T1CLK T1GPOL T1G 0 0 计数 0 1 保持计数 1 0 保持计数 1 1 计数 TIMER1 门控源选择 19.5.2 表 19-4 列出了 Timer1 门控源选择。源的选择由 T1GCON 寄存器的 T1GSS<1:0> 位控制。每个可用源 的极性也是可选择的。极性的选择由 T1GCON 寄存器 的 T1GPOL 位控制。 当从同步切换到异步操作时，可能会跳过 一次递增。当从异步切换到同步操作时， 可能会产生一次额外递增。 在异步计数器模式下读写 TIMER1 表 19-4： 当 定 时 器 采 用 外 部 异 步 时 钟 运 行 时，对 TMR1H 或 TMR1L 的读操作将确保为有效读操作（由硬件实现）。 但是，用户应该记住通过读两个 8 位值来读取 16 位定 时器本身就会产生某些问题，这是因为定时器可能在两 次读操作之间产生溢出。 T1GSS 对于写操作，建议用户直接停止定时器，然后写入需要 的值。如果定时器寄存器正进行递增计数，对定时器寄 存 器 进 行 写 操 作 可 能 会 导 致 写 争 用，这 可 能 在 TMR1H:TMR1L 寄存器对中产生不可预测的值。 19.5 TIMER1 门控使能选择 TIMER1 门控源 Timer1 门控源 00 Timer1 门控引脚 01 Timer0 溢出 （TMR0 从 FFh 递增到 00h） 10 比较器 1 的输出 SYNCC1OUT （可选的同步比较器输出） 11 比较器 2 的输出 SYNCC2OUT （可选的同步比较器输出） Timer1 门控 Timer1 可配置为自由计数或用 Timer1 门控电路使能和 禁止计数。这也称为 Timer1 门控使能。 Timer1 门控也可由多个可选择源驱动。 19.5.1 TIMER1 门控使能 通过将 T1GCON 寄存器的 TMR1GE 位置 1 使能 Timer1 门控使能模式。使用 T1GCON 寄存器的 T1GPOL 位来 配置 Timer1 门控使能模式的极性。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 169 页 PIC16(L)F1508/9 19.5.2.1 T1G 引脚门控操作 19.5.5 T1G 引脚是 Timer1 门控源之一。它可用于向 Timer1 门控电路提供外部源。 19.5.2.2 使用 Timer1 门控值状态时，可读取门控控制值的最新 电平。该值保存在 T1GCON 寄存器的 T1GVAL 位中。 即使Timer1门控未使能（TMR1GE位清零），T1GVAL 位也是有效的。 Timer0 溢出门控操作 Timer0 从 FFh 递增到 00h 时，将自动产生由低至高脉 冲并在内部提供给 Timer1 门控电路。 19.5.3 TIMER1 门控值状态 19.5.6 TIMER1 门控事件中断 允许 Timer1 门控事件中断时，可在门控事件完成时产 生一个中断。出现 T1GVAL 的下降沿时，PIR1 寄存器 中的 TMR1GIF 标志位将置 1。如果 PIE1 寄存器中的 TMR1GIE 位置 1，则会识别出一个中断。 TIMER1 门控翻转模式 使能 Timer1 门控翻转模式时，可测量 Timer1 门控信号 整个周期的长度，而不是单电平脉冲的持续时间。 即使Timer1门控未使能（TMR1GE位清零），TMR1GIF 标志位也能工作。 Timer1 门控源经由一个触发器输送到 Timer1，该触发 器在信号的每个递增边沿改变状态。时序详细信息请参 见图 19-4。 通过将 T1GCON 寄存器的 T1GTM 位置 1 使能 Timer1 门控翻转模式。 T1GTM 位清零时，将清除触发器并保 持清零。这对于控制测量哪个边沿是必需的。 注： 19.5.4 在使能翻转模式的同时改变门控极性，可 能会导致不确定的操作。 TIMER1 门控单脉冲模式 使能 Timer1 门控单脉冲模式时，可能会捕捉到一个单 脉冲门控事件。 Timer1 门控单脉冲模式首先通过将 T1GCON 寄存器中的 T1GSPM 位置 1 来使能。接下来 必须将 T1GCON 寄存器中的 T1GGO/DONE 位置 1。 Timer1 将在下一个递增边沿完全使能。在脉冲的下个 后边沿，将自动清零 T1GGO/DONE 位。不允许其他门 控事件递增 Timer1，直到 T1GGO/DONE 位再次由软 件置 1。时序详细信息请参见图 19-5。 如果通过清零 T1GCON 寄存器的 T1GSPM 位来禁止单 脉冲门控模式，则 T1GGO/DONE 位也会清零。 同时使能翻转模式和单脉冲模式将允许两种模式协同工 作。这样就可以测量 Timer1 门控源的周期时间。时序 详细信息请参见图 19-6。 DS41609A_CN 第 170 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 19.6 Timer1 中断 19.7.1 该模块具有以下 I/O 引脚：通过使用备用引脚功能寄存 器 APFCON，可将 I/O 引脚转移到其他位置。要确定 可转移哪些引脚以及其在复位时的默认位置，请参见 第 11.1 节 “备用引脚功能”了解更多信息。 Timer1 寄存器对（TMR1H:TMR1L）递增到 FFFFh， 然后返回到 0000h。当 Timer1 计满返回时， PIR1 寄 存器的 Timer1 中断标志位将置 1。为允许计满返回时 的中断，必须将以下位置 1： • • • • 备用引脚位置 T1CON 寄存器的 TMR1ON 位 PIE1 寄存器的 TMR1IE 位 INTCON 寄存器的 PEIE 位 INTCON 寄存器的 GIE 位 在中断服务程序中将 TMR1IF 位清零将清除中断。 注： 19.7 在允许中断前，应将 TMR1H:TMR1L 寄存 器对以及 TMR1IF 位清零。 休眠期间的 Timer1 操作 只有在设置为异步计数器模式时，Timer1 才能在休眠模 式下工作。在该模式下，可使用外部晶振或时钟源使计 数器递增计数。要设置定时器以唤醒器件： • • • • • 必须将 T1CON 寄存器的 TMR1ON 位置 1 必须将 PIE1 寄存器的 TMR1IE 位置 1 必须将 INTCON 寄存器的 PEIE 位置 1 必须将 T1CON 寄存器的 T1SYNC 位置 1 必须配置 T1CON 寄存器的 TMR1CS 位 器 件 将 在 溢 出 时 被 唤 醒 并 执 行 下 一 条 指 令。如 果将 INTCON 寄存器的 GIE 位置 1，器件将调用中断服务 程序。 无论 T1SYNC 位的设置如何， Timer1 振荡器都会在休 眠模式下继续工作。 图 19-2： TIMER1 递增边沿 T1CKI = 1 当 TMR1 使能时 T1CKI = 0 当 TMR1 使能时 注 1： 箭头指示计数器递增。 2： 在计数器模式下，计数器在首个上升沿递增之前，必须先经过一个下降沿。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 171 页 PIC16(L)F1508/9 图 19-3： TIMER1 门控使能模式 TMR1GE T1GPOL T1G_IN T1CKI T1GVAL Timer1 N 图 19-4： N+1 N+2 N+3 N+4 TIMER1 门控翻转模式 TMR1GE T1GPOL T1GTM T1G_IN T1CKI T1GVAL Timer1 N DS41609A_CN 第 172 页 N+1 N+2 N+3 N+4 初稿 N+5 N+6 N+7 N+8 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 19-5： TIMER1 门控单脉冲模式 TMR1GE T1GPOL T1GSPM 在 T1GVAL 的下降沿 由硬件清零 用软件置 1 T1GGO/ DONE 在 T1G 的上升沿 计数使能 T1G_IN T1CKI T1GVAL Timer1 TMR1GIF N N+1 在 T1GVAL 的下降沿 由硬件置 1 用软件清零 2012 Microchip Technology Inc. N+2 初稿 用软件清零 DS41609A_CN 第 173 页 PIC16(L)F1508/9 图 19-6： TIMER1 门控单脉冲和翻转组合模式 TMR1GE T1GPOL T1GSPM T1GTM 在 T1GVAL 的下降沿 由硬件清零 用软件置 1 T1GGO/ DONE 在 T1G 的上升沿 计数使能 T1G_IN T1CKI T1GVAL Timer1 TMR1GIF DS41609A_CN 第 174 页 N 用软件清零 N+2 N+1 N+3 N+4 在 T1GVAL 的下降沿 由硬件置 1 初稿 用软件清零 2012 Microchip Technology Inc. PIC16(L)F1508/9 Timer1 控制寄存器 19.8 寄存器 19-1： R/W-0/u T1CON：TIMER1 控制寄存器 R/W-0/u R/W-0/u TMR1CS<1:0> R/W-0/u T1CKPS<1:0> R/W-0/u R/W-0/u U-0 R/W-0/u T1OSCEN T1SYNC — TMR1ON bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 TMR1CS<1:0>：Timer1 时钟源选择位 11 = Timer1 时钟源为电容触摸传感振荡器 （CAPOSC） 10 = Timer1 时钟源为引脚或振荡器： 如果 T1OSCEN = 0： 来自 T1CKI 引脚的外部时钟 （上升沿触发计数） 如果 T1OSCEN = 1： SOSCI/SOSCO 引脚上的晶振 01 = Timer1 时钟源为系统时钟 （FOSC） 00 = Timer1 时钟源为指令时钟 （FOSC/4） bit 5-4 T1CKPS<1:0>：Timer1 输入时钟预分频比选择位 11 = 1:8 预分频比 10 = 1:4 预分频比 01 = 1:2 预分频比 00 = 1:1 预分频比 bit 3 T1OSCEN：LP 振荡器使能控制位 1 = 使能专用的 Timer1 振荡器电路 0 = 禁止专用的 Timer1 振荡器电路 bit 2 T1SYNC：Timer1 同步控制位 1 = 不同步异步时钟输入 0 = 将异步时钟输入与系统时钟 （FOSC）同步 bit 1 未实现：读为 0 bit 0 TMR1ON：Timer1 使能位 1 = 使能 Timer1 0 = 停止 Timer1 并清零 Timer1 门控触发器 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 175 页 PIC16(L)F1508/9 寄存器 19-2： T1GCON：TIMER1 门控控制寄存器 R/W-0/u R/W-0/u R/W-0/u R/W-0/u R/W/HC-0/u R-x/x TMR1GE T1GPOL T1GTM T1GSPM T1GGO/ DONE T1GVAL R/W-0/u R/W-0/u T1GSS<1:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 HC = 硬件清零位 bit 7 TMR1GE：Timer1 门控使能位 如果 TMR1ON = 0： 该位被忽略 如果 TMR1ON = 1： 1 = Timer1 计数由 Timer1 门控功能控制 0 = Timer1 计数与 Timer1 门控功能无关 bit 6 T1GPOL：Timer1 门控极性位 1 = Timer1 门控为高电平有效 （当门控信号为高电平时 Timer1 计数） 0 = Timer1 门控为低电平有效 （当门控信号为低电平时 Timer1 计数） bit 5 T1GTM：Timer1 门控翻转模式位 1 = 使能 Timer1 门控翻转模式 0 = 禁止 Timer1 门控翻转模式并清除触发器翻转 Timer1 门控触发器在每个上升沿翻转。 bit 4 T1GSPM：Timer1 门控单脉冲模式位 1 = 使能 Timer1 门控单脉冲模式，控制 Timer1 门控 0 = 禁止 Timer1 门控单脉冲模式 bit 3 T1GGO/DONE：Timer1 门控单脉冲采集状态位 1 = Timer1 门控单脉冲采集就绪，正在等待一个边沿 0 = Timer1 门控单脉冲采集已经结束或尚未开始 bit 2 T1GVAL：Timer1 门控当前状态位 表示可提供给 TMR1H:TMR1L 的 Timer1 门控信号的当前状态。 不受 Timer1 门控使能 （TMR1GE）的影响。 bit 1-0 T1GSS<1:0>：Timer1 门控源选择位 11 = 比较器 2 的可选同步输出 （SYNCC2OUT） 10 = 比较器 1 的可选同步输出 （SYNCC1OUT） 01 = Timer0 溢出输出 00 = Timer1 门控引脚 DS41609A_CN 第 176 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 19-5： 名称 与 TIMER1 相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 ANSELA — — — ANSA4 — ANSA2 ANSA1 ANSA0 115 APFCON — — — SSSEL T1GSEL — CLC1SEL NCO1SEL 112 INTCON GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 PIE1 TMR1GIE ADIE RCIE TXIE SSP1IE — TMR2IE TMR1IE 79 PIR1 TMR1GIF ADIF RCIF TXIF SSP1IF — TMR2IF TMR1IF TMR1H 16 位 TMR1 计数最高有效字节的保持寄存器 TMR1L 16 位 TMR1 计数最低有效字节的保持寄存器 — TRISA T1CON T1GCON 图注： 注 — TMR1CS<1:0> TMR1GE T1GPOL TRISA5 171* —(1) TRISA2 TRISA1 TRISA0 114 T1OSCEN T1SYNC — TMR1ON 175 T1GGO/ DONE T1GVAL TRISA4 T1CKPS<1:0> T1GTM 82 171* T1GSPM T1GSS<1:0> 176 — = 未实现位，读为 0。 Timer1 模块不使用阴影单元。 * 提供寄存器信息的页。 1： 未实现，读为 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 177 页 PIC16(L)F1508/9 注： DS41609A_CN 第 178 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 20.0 TIMER2 模块 Timer2 模块具有以下特性： • 8 位定时器和周期寄存器（分别为 TMR2 和 PR2） • 可读写 （以上两个寄存器） • 软件可编程的预分频器（分频比为 1:1、1:4、1:16 和 1:64） • 软件可编程的后分频器 （分频比为 1:1 至 1:16） • TMR2 与 PR2 匹配时产生中断 Timer2 框图请参见图 20-1。 图 20-1： TIMER2 框图 TMR2 输出 FOSC/4 预分频器 1:1, 1:4, 1:16, 1:64 2 复位 TMR2 比较器 将标志位 TMR2IF 置 1 相等 后分频器 1:1 至 1:16 T2CKPS<1:0> PR2 4 T2OUTPS<3:0> 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 179 页 PIC16(L)F1508/9 20.1 Timer2 工作原理 20.3 Timer2 模块的时钟输入是系统指令时钟 （FOSC/4）。 Timer2 输出 TMR2 的未经分频的输出主要用于 PWMx 模块，它用 作工作时基。 TMR2 会从 00h 开始在每个时钟边沿递增。 4 位计数器 / 预分频器提供了对时钟输入不分频、 4 分 频和 16 分频三个预分频选项。这些选项通过 T2CON 寄存器的预分频比控制位 T2CKPS<1:0> 进行选择。在 每个时钟周期， TMR2 的值都会与周期寄存器 PR2 中 的值进行比较。当两个值匹配时，由比较器产生匹配信 号作为定时器的输出。该信号也会将 TMR2 的值在下一 个周期复位为 00h，并驱动输出计数器 / 后分频器 （见 第 20.2 节 “Timer2 中断”）。 20.4 休眠期间的 Timer2 操作 在处理器处于休眠模式时，Timer2 无法工作。在处理 器处于休眠模式时，TMR2 和 PR2 寄存器的内容将保 持不变。 TMR2 和 PR2 寄存器均可直接读写。在任何器件复位 时，TMR2 寄存器都会清零，而 PR2 寄存器则初始化为 FFh。发生以下事件时，预分频器和后分频器计数器均 会清零： • • • • • • • • • 对 TMR2 寄存器进行写操作 对 T2CON 寄存器进行写操作 上电复位 （POR） 欠压复位 （BOR） MCLR 复位 看门狗定时器 （WDT）复位 堆栈上溢复位 堆栈下溢复位 RESET 指令 注： 20.2 写 T2CON 时 TMR2 不会清零。 Timer2 中断 Timer2 也可以产生可选的器件中断。 Timer2 输出信号 （TMR2 与 PR2 匹配时）为 4 位计数器 / 后分频器提供 输入。该计数器产生 TMR2 匹配中断，对应的中断标志 位为 PIR1 寄存器的 TMR2IF 位。可以通过将 PIE1 寄存 器的TMR2匹配中断允许位TMR2IE置1来允许该中断。 可以通过 T2CON 寄存器的后分频比控制位 T2OUTPS<3:0> 在 16 个后分频比选项（从 1:1 至 1:16） 中选择其一。 DS41609A_CN 第 180 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 20-1： U-0 T2CON：TIMER2 控制寄存器 R/W-0/0 R/W-0/0 — R/W-0/0 R/W-0/0 T2OUTPS<3:0> R/W-0/0 TMR2ON R/W-0/0 R/W-0/0 T2CKPS<1:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 未实现：读为 0 bit 6-3 T2OUTPS<3:0>：Timer2 输出后分频比选择位 0000 = 1:1 后分频比 0001 = 1:2 后分频比 0010 = 1:3 后分频比 0011 = 1:4 后分频比 0100 = 1:5 后分频比 0101 = 1:6 后分频比 0110 = 1:7 后分频比 0111 = 1:8 后分频比 1000 = 1:9 后分频比 1001 = 1:10 后分频比 1010 = 1:11 后分频比 1011 = 1:12 后分频比 1100 = 1:13 后分频比 1101 = 1:14 后分频比 1110 = 1:15 后分频比 1111 = 1:16 后分频比 bit 2 TMR2ON：Timer2 使能位 1 = 使能 Timer2 0 = 关闭 Timer2 bit 1-0 T2CKPS<1:0>：Timer2 时钟预分频比选择位 00 = 预分频比为 1 01 = 预分频比为 4 10 = 预分频比为 16 11 = 预分频比为 64 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 181 页 PIC16(L)F1508/9 表 20-1： 名称 与 TIMER2 相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 PIE1 TMR1GIE ADIE RCIE TXIE SSP1IE — TMR2IE TMR1IE 79 PIR1 TMR1GIF ADIF RCIF TXIF SSP1IF — TMR2IF TMR1IF INTCON Timer2 模块周期寄存器 PR2 82 179* PWM1CON PWM1EN PWM1OE PWM1OUT PWM1POL — — — — 269 PWM2CON PWM2EN PWM2OE PWM2OUT PWM2POL — — — — 269 PWM3CON PWM3EN PWM3OE PWM3OUT PWM3POL — — — — 269 PWM4CON PWM4EN PWM4OE PWM4OUT PWM4POL — — — — 269 — T2CON T2OUTPS<3:0> TMR2ON 8 位 TMR2 计数的保持寄存器 TMR2 图注： * T2CKPS<1:0> 181 179* — = 未实现位，读为 0。 Timer2 模块不使用阴影单元。 提供寄存器信息的页。 DS41609A_CN 第 182 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 21.0 主同步串行口模块 21.1 主 SSP （MSSP）模块概述 主同步串行口 （MSSPx）模块是用于同其他外设或单 片 机 进 行 通 信 的 串 行 接 口。这 些 外 设 可 以 是 串 行 EEPROM、移位寄存器、显示驱动器和 A/D 转换器等。 MSSPx 模块有以下两种工作模式： • 串行外设接口（Serial Peripheral Interface，SPI） • I2C™ SPI 接口支持以下模式和特性： • • • • • 主模式 从模式 时钟极性 从选择同步 （仅限从模式） 从器件的菊花链连接 图 21-1 给出了 SPI 接口模块的框图。 图 21-1： MSSPx 框图 （SPI 模式） 数据总线 读 写 SSPBUF 寄存器 SDI SSPSR 寄存器 SDO SS bit 0 移位时钟 SSx 控制使能 2 种（CKP 和 CKE） 时钟选择 边沿选择 SSPM<3:0> 4 SCK 边沿选择 TMR2 输出 2 ) 预分频器 TOSC 4, 16, 64 波特率 发生器 （SSPxADD） TRIS 位 2012 Microchip Technology Inc. ( 初稿 DS41609A_CN 第 183 页 PIC16(L)F1508/9 I2C 接口支持以下模式和特性： • • • • • • • • • • • • • PIC16F1508/9 具有一个 MSSP 模块。 主模式 从模式 字节无应答 （从模式） 有限多主器件支持 7 位和 10 位寻址 启动和停止中断 中断屏蔽 时钟延长 总线冲突检测 广播呼叫地址匹配 地址掩码 地址保持模式和数据保持模式 可选的 SDAx 保持时间 注 1： 在具有一个以上的 MSSP 模块的器件中， 要 特 别 注 意 SSPxCONx 寄 存 器 名称。 SSP1CON1 和 SSP1CON2 寄存器控制 同一模块的不同操作，而 SSP1CON1 和 SSP2CON1 控制两个不同模块的相同 特性。 2： 在本章中，在所有工作模式下，通常指的 MSSPx 模块都可以解释为 MSSP1 或 MSSP2。在需要时，寄存器名称、模块 I/O 信号和位名称可以使用通用标识符 “x”（数字）来识别某个特定模块。 图 21-2 给出了主模式下 I2C 接口模块的框图。图 21-3 给出了从模式下 I2C 接口模块的框图。 MSSPx 框图 （I2C™ 主模式） 内部 数据总线 [SSPM<3:0>] 写 读 SSPxBUF 波特率 发生器 （SSPxADD） SDAx SCLx 接收使能（RCEN） MSb 启动位和停止位 应答产生 （SSPxCON2） SCLx 输入 总线冲突 DS41609A_CN 第 184 页 LSb 启动位检测 停止位检测 写冲突检测 时钟仲裁 发送 / 接收结束时的 状态计数器 地址匹配检测 初稿 时钟控制 SSPxSR （延迟时钟源） 移位时钟 SDAx 输入 时钟仲裁 /BCOL 检测 图 21-2： 置 1/ 复位 ：S、P、SSPxSTAT、WCOL 和 SSPOV 复位 SEN 和 PEN（SSPxCON2） 将 SSPxIF 和 BCLxIF 置 1 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 21-3： MSSPx 框图 （I2C™ 从模式） 内部 数据总线 读 写 SSPxBUF 寄存器 SCLx 移位 时钟 SSPxSR 寄存器 SDAx MSb LSb SSPxMSK 寄存器 匹配检测 地址匹配 SSPxADD 寄存器 启动位和 停止位检测 2012 Microchip Technology Inc. 初稿 置 1 或复位 S 位和 P 位 （SSPxSTAT 寄存器） DS41609A_CN 第 185 页 PIC16(L)F1508/9 SPI 模式概述 串行外设接口 （SPI）总线是以全双工模式工作的同步 串行数据通信总线。器件在由主器件启动通信的主 / 从 器件环境中进行通信。从器件通过称为从选择的片选进 行控制。 在每个 SPI 时钟周期中，会发生全双工数据发送。这意 味着，在主器件从其移位寄存器中发送出 MSb （在其 SDOx 引脚上），从器件读取该位并将它保存为其移位 寄存器的 LSb 的同时，从器件也会从其移位寄存器中发 送出 MSb（在其 SDOx 引脚上），而主器件也会读取该 位并将它保存为其移位寄存器的 LSb。 SPI 总线规定了 4 种信号连接： 在移出 8 位之后，主器件和从器件就交换了寄存器值。 21.2 • • • • 串行时钟 （SCKx） 串行数据输出 （SDOx） 串行数据输入 （SDIx） 从选择 （SSx） 如果需要交换更多数据，移位寄存器中会装入新数据， 并重复该过程。 数据是否有意义 （无效数据），取决于应用软件。这就 导致以下三种数据传输情形： 图 21-1 给出了 MSSP 模块在 SPI 模式下工作时的框图。 • 主器件发送有用数据，从器件发送无效数据。 • 主器件发送有用数据，从器件发送有用数据。 • 主器件发送无效数据，从器件发送有用数据。 SPI 总线工作时使用单个主器件和一个或多个从器件。 使用多个从器件时，从主器件到每个从器件都需要独立 的从选择连接。 数据发送可能会需要不定数量的时钟周期。在没有更多 数据需要发送时，主器件会停止发送时钟信号，并取消 选择从器件。 图 21-4 给出了主器件和多个从器件之间的典型连接。 主器件每次仅选择一个从器件。大多数从器件都具有三 态输出，所以在未选择它们时，它们的输出信号会看起 来好像与总线断开。 每个与总线连接、但未被通过其从选择线选择的从器 件，都必须忽略时钟和数据发送信号，并且不能发送自 己的任何数据。 数据发送涉及到两个移位寄存器，它们大小都为 8 位， 一个在主器件中，一个在从器件中。不论是对于主器件 还 是 从 器 件，数 据 总 是 每 次 移 出 一 位，最 高 有 效 位 （Most Significant bit，MSb）先移出。与此同时，新的 最低有效位（Least Significant bit，LSb）会被移入同 一寄存器。 图 21-5 给出了分别配置为主器件和从器件的两个处理 器之间的典型连接。 数据在所设定的时钟边沿从两个移位寄存器移出，并在 相反的时钟边沿锁存。 主器件通过它的 SDOx 输出引脚发送信息，并由该引脚 所连接的从器件 SDIx 输入引脚接收。从器件通过它的 SDOx 输出引脚发送信息，并由该引脚所连接的主器件 SDIx 输入引脚接收。 要开始进行通信，主器件需要先送出时钟信号。主器件 和从器件应配置为相同的时钟极性。 主器件会通过从它的移位寄存器中发送 MSb 而启动数 据发送。从器件会从同一条线上读取该位，并将它保存 到其移位寄存器的 LSb 单元中。 DS41609A_CN 第 186 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 21-4： SPI 主器件和多个从器件连接 SPI 主器件 SCKx SCKx SDOx SDIx SDIx 通用 I/O 通用 I/O SDOx 通用 I/O SCKx SPI 从器件 #1 SSx SDIx SDOx SPI 从器件 #2 SSx SCKx SDIx SDOx SPI 从器件 #3 SSx 21.2.1 SPI 模式寄存器 MSSP 模块有 6 个寄存器用于 SPI 模式操作。这些寄存 器是： • • • • • • MSSP 状态寄存器 （SSPxSTAT） MSSP 控制寄存器 1 （SSPxCON1） MSSP 控制寄存器 3 （SSPxCON3） MSSP 数据缓冲寄存器 （SSPxBUF） MSSP 地址寄存器 （SSPxADD） MSSP 移位寄存器 （SSPxSR）（不可直接访问） SSPxCON1 和 SSPxSTAT 是 SPI 模式操作下的控制 寄存器和状态寄存器。SSPxCON1 寄存器是可读写 的。SSPxSTAT 的低 6 位是只读的。SSPxSTAT 的 高 2 位是可读写的。 在 SPI 主模式下，SSPxADD 中可以装入在波特率发生 器中使用的值。关于波特率发生器的更多信息，请参见 第 21.7 节 “波特率发生器”。 SSPxSR 是用来将数据移入和移出的移位寄存器。 SSPxBUF 用于间接访问 SSPxSR 寄存器。SSPxBUF 是缓冲寄存器，可用于数据字节的写入或读出。 在接收操作中，SSPxSR 和 SSPxBUF 共同构成一个缓 冲接收器。当 SSPxSR 接收到一个完整字节时，字节会 被传输到 SSPxBUF 中，并且 SSPxIF 中断标志会置 1。 在发送期间， SSPxBUF 不是可缓冲的。对 SSPxBUF 的写操作将同时写入 SSPxBUF 和 SSPxSR。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 187 页 PIC16(L)F1508/9 21.2.2 SPI 模式操作 MSSP 由一个发送 / 接收移位寄存器（SSPxSR）和一 个缓冲寄存器（SSPxBUF）组成。SSPxSR 将数据移 入 / 移出器件，先移位 MSb。 SSPxBUF 会一直保存先 前写入 SSPxSR 的数据，直到被接收数据就绪为止。 一旦 8 位数据接收完毕，该字节就被移入 SSPxBUF 寄 存器。然后，SSPxSTAT 寄存器的缓冲区满检测位 BF 和中断标志位 SSPxIF 被置 1。这种双重缓冲数据接 收方式（SSPxBUF）允许在读取刚接收的数据之前就 开始接收下一个字节。当 SSPxBUF 寄存器正在发送 / 接收数据时，对它写入的任何数据都将被忽略，同时 SSPxCON1 寄存器的写冲突检测位 WCOL 被置 1。用 户软件必须将 WCOL 位清零才能使以后对 SSPxBUF 寄存器的写入成功完成。 初始化 SPI 时需要指定几个选项。可以通过编程相应的 控制位 （SSPxCON1<5:0> 和 SSPxSTAT<7:6>）来指 定这些选项。这些控制位用于指定以下选项： • • • • • • • 主模式 （SCKx 作为时钟输出） 从模式 （SCKx 作为时钟输入） 时钟极性 （SCKx 的空闲状态） 数据输入采样阶段 （数据输出时间的中间或末尾） 时钟边沿 （在 SCKx 的上升沿 / 下降沿输出数据） 时钟速率 （仅限主模式） 从选择模式 （仅限从模式） 为确保应用软件能接收有效数据，在下一个要发送的 数据字节写入 SSPxBUF 之前，读取 SSPxBUF 中现 有的数据。SSPxSTAT 寄存器的缓冲区满位 BF 用于指 示何时 SSPxBUF 装入了接收到的数据（发送完成）。 SSPxBUF 中的数据被读取后，BF 位被清零。如果 SPI 仅作为一个发送器，则不必理会该数据。一般来说， MSSP 中断用于检测发送 / 接收何时结束。如果不打算 使用中断方法，用软件查询的方法同样可确保不会发 生写冲突。 要 使 能 串 口 ，S S P x C O N 1 寄 存 器 的 S S P 使 能 位 SSPEN 必须置 1。要复位或重新配置 SPI 模式，先 将 SSPEN 位清零，重新初始化 SSPxCONx 寄存器， 然后再将 SSPEN 位置 1。这会将 SDI、SDO、SCK 和 SS 引脚配置为串口引脚。要将上述引脚用于串口 功能，必须正确设置其中一些引脚的数据方向位（在 TRIS 寄存器中）： • • • • • SDIx 必须将相应的 TRIS 位置 1 SDOx 必须将相应的 TRIS 位清零 SCKx （主模式）必须将相应的 TRIS 位清零 SCKx （从模式）必须将相应的 TRIS 位置 1 SSx 必须将相应的 TRIS 位置 1 SSPxSR 不能直接读写，只能通过寻址 SSPxBUF 寄存 器来进行访问。此外，SSPxSTAT 寄存器用于指示各种 状态条件。 对 于不 需 要 的 串口 功 能，可 通 过将 相 应 的 数据 方 向 （TRIS）寄存器编程为相反值来改写。 图 21-5： SPI 主 / 从器件连接 SPI 主器件 SSPM<3:0> = 00xx = 1010 SPI 从器件 SSPM<3:0> = 010x SDOx SDIx 串行输入缓冲区 （SSPxBUF） 串行输入缓冲区 （SSPxBUF） SDIx 移位寄存器 （SSPxSR） SDOx LSb MSb SCKx 通用 I/O 处理器 1 DS41609A_CN 第 188 页 串行时钟 从选择 （可选） 初稿 移位寄存器 （SSPxSR） MSb LSb SCKx SSx 处理器 2 2012 Microchip Technology Inc. PIC16(L)F1508/9 21.2.3 SPI 主模式 通过适当地设定 SSPxCON1 寄存器的 CKP 位和 SSPxSTAT 寄存器的 CKE 位，可以选择时钟极性。 图 21-6、图 21-9 和图 21-10 给出了 SPI 通信的波形 图，其中 MSb 先发送。在主模式下，SPI 时钟速率（比 特率）可由用户编程为以下几种之一： 因为主器件控制 SCKx 线，所以它可以在任意时刻启动 数据传输。主器件根据软件协议确定从器件（图 21-5 中的处理器 2）在何时广播数据。 在主模式下，数据一写入 SSPxBUF 寄存器就发送 / 接 收。如果只打算将 SPI 作为接收器，则可以禁止 SDOx 输出 （将其编程为输入）。 SSPxSR 寄存器按所设定 的时钟速率，连续移入 SDIx 引脚上的信号。每接收到 一个字节，就将其装入 SSPxBUF 寄存器，就像接收 到普通字节一样 （中断和状态位相应置 1）。 • • • • • FOSC/4 （或 TCY） FOSC/16 （或 4 * TCY） FOSC/64 （或 16 * TCY） Timer2 输出 /2 Fosc/(4 * (SSPxADD + 1)) 图 21-6 给出了主模式的波形图。 当 CKE 位置 1 时， SDOx 数据在 SCKx 上出现时钟边 沿前一直有效。图中所示的输入采样的变化由 SMP 位 的 状 态 反 映。图 中 给 出 了 将 接 收 到 的 数 据 装 入 SSPxBUF 的时刻。 图 21-6： SPI 模式波形图 （主模式） 写入 SSPxBUF SCKx （CKP = 0 CKE = 0） SCKx （CKP = 1 CKE = 0） 4 种时钟模式 SCKx （CKP = 0 CKE = 1） SCKx （CKP = 1 CKE = 1） SDOx （CKE = 0） bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 SDOx （CKE = 1） bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 SDIx （SMP = 0） bit 0 bit 7 输入采样 （SMP = 0） SDIx （SMP = 1） bit 0 bit 7 输入采样 （SMP = 1） SSPxIF SSPxSR 到 SSPxBUF 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 189 页 PIC16(L)F1508/9 21.2.4 SPI 从模式 21.2.5 从选择同步 在从模式下，当 SCKx 上出现外部时钟脉冲时发送和接 收数据。锁存最后一位数据之后， SSPxIF 中断标志位 会置 1。 从选择也可以用于对通信进行同步。从选择线会一直保 持高电平，直到主器件准备好进行通信。当从选择线下 拉为低电平时，从器件就知道新的数据发送正在启动。 在 SPI 从模式下使能该模块前，时钟线必须处于相应的 空闲状态。可通过读 SCKx 引脚来查看时钟线。空闲状 态由 SSPxCON1 寄存器的 CKP 位决定。 如果从器件未能正确地接收到通信，它会在从选择线恢 复为高电平状态、数据发送结束时发生复位。然后，从 器件会在从选择线再次下拉为低电平时准备好接收新 的发送数据。如果不使用从选择线，则会存在从器件最 终与主器件脱离同步的风险。如果从器件丢失了某个 位，则在之后的数据发送中，它将总是偏离一位。使用 从选择线可以让从器件和主器件在每次发送开始时相 互对齐。 在从模式下，外部时钟由 SCKx 引脚上的外部时钟源提 供。外部时钟必须满足电气规范中规定的高电平和低电 平的最短时间要求。 在休眠模式下，从器件仍可发送 / 接收数据。移位寄存 器通过 SCKx 引脚输入提供时钟，当接收到一个字节 时，器件会产生中断。如果允许发生中断，器件会从休 眠模式唤醒。 SSx 引脚允许器件工作于同步从模式。SPI 必须处于从模 。 式，并使能 SSx 引脚控制（SSPxCON1<3:0> = 0100） 当 SSx 引脚为低电平时，使能数据的发送和接收，同时 驱动 SDOx 引脚。 21.2.4.1 菊花链配置 SPI 总线有时会采用菊花链配置进行连接。第一个从器 件的输出与第二个从器件的输入连接，第二个从器件的 输出与第三个从器件的输入连接，如此类推。最后一个 从器件的输出与主器件的输入连接。在第二组时钟脉冲 期间，每个从器件会送出在第一组时钟脉冲期间所接收 数据的精确副本。整个链充当一个很大的通信移位寄存 器。菊花链功能只需要从主器件引出一条从选择线。 当 SSx 引脚变为高电平时，即使是在字节的发送过程 中，也不再驱动 SDOx 引脚，而是将其变成悬空输出状 态。根据具体应用，可能需要使用外部上拉/下拉电阻。 注 2： 当 SPI 用于从模式且 CKE 置 1 时，用户 必须使能 SSx 引脚控制。 图 21-7 给出了在 SPI 模式下工作时典型菊花链连接的 框图。 3：工作于 SPI 从模式时，SSPxSTAT 寄存器 的 SMP 位必须保持清零。 在菊花链配置中，从器件只需要总线上最近的一个字 节。将 SSPxCON3 寄存器的 BOEN 位置 1 时，即使尚 未读取前一个字节，也允许数据写入 SSPxBUF 寄存 器。这使软件可以忽略不适用于它的数据。 DS41609A_CN 第 190 页 1： 当 SPI 处于从模式且使能 SSx 引脚控 制（SSPxCON1<3:0> = 0100）时，如果 SSx 引脚设置为 VDD，SPI 模块将会复位。 当 SPI 模块复位时，位计数器被强制为 0。这通过强制 将 SSx 引脚拉为高电平或将 SSPEN 位清零来实现。 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 21-7： SPI 菊花链连接 SPI 主器件 SCK SCK SDOx SDIx 通用 I/O SDIx SDOx SPI 从器件 #1 SSx SCK SDIx SDOx SPI 从器件 #2 SSx SCK SDIx SDOx SPI 从器件 #3 SSx 图 21-8： 从选择同步波形图 SSx SCKx （CKP = 0 CKE = 0） SCKx （CKP = 1 CKE = 0） 写入 SSPxBUF 移位寄存器 SSPxSR 和位计数被复位 SSPxBUF 到 SSPxSR SDOx bit 7 bit 6 bit 7 SDIx bit 6 bit 0 bit 0 bit 7 bit 7 输入采样 SSPxIF 中断标志 SSPxSR 到 SSPxBUF 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 191 页 PIC16(L)F1508/9 图 21-9： SPI 模式波形图 （从模式， CKE = 0） SSx 可选 SCKx （CKP = 0 CKE = 0） SCKx （CKP = 1 CKE = 0） 写入 SSPxBUF 有效 SDOx bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 SDIx bit 0 bit 7 输入采样 SSPxIF 中断标志 SSPxSR 到 SSPxBUF 写冲突 检测有效 图 21-10： SPI 模式波形图 （从模式， CKE = 1） SSx 不可选 SCKx （CKP = 0 CKE = 1） SCKx （CKP = 1 CKE = 1） 写入 SSPxBUF 有效 SDOx bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 SDIx bit 0 bit 7 输入采样 SSPxIF 中断标志 SSPxSR 到 SSPxBUF 写冲突 检测有效 DS41609A_CN 第 192 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 21.2.6 休眠模式下的 SPI 操作 在 SPI 主模式下，模块时钟速度可能与全功耗模式下的 不同；处于休眠模式时，所有时钟都暂停。 在 MSSP 时钟速度远高于系统时钟时，用户需要特别 小心。 在从模式下，当允许 MSSP 中断时，在主器件发送完数 据时， MSSP 中断会将控制器从休眠状态唤醒。 如果不想从休眠模式退出，应该禁止 MSSP 中断。 在 SPI 主模式下，当选择休眠模式时，所有模块的时钟 都将暂停，并且在器件被唤醒前，发送 / 接收将保持此 暂停状态。器件返回到运行模式之后，模块将恢复发送 和接收数据。 在 SPI 从模式下， SPI 发送 / 接收移位寄存器与器件异 步工作。这可使器件置于休眠模式下，仍能将数据移入 SPI 发送 / 接收移位寄存器。当接收到全部 8 位数据时， MSSP 中断标志位将置 1，并且如果允许中断的话，将 唤醒器件。 表 21-1： 名称 ANSELA INTCON PIE1 PIR1 SSP1BUF 与 SPI 操作相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 — — — ANSA4 — ANSA2 ANSA1 ANSA0 115 GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 TMR1GIE ADIE RCIE TXIE SSP1IE — TMR2IE TMR1IE 79 TMR1GIF ADIF RCIF TXIF SSP1IF — TMR2IF TMR1IF 同步串行口接收缓冲 / 发送寄存器 SSP1CON1 WCOL SSPOV SSPEN CKP SSP1CON3 ACKTIM PCIE SCIE BOEN SSP1STAT SMP CKE D/A P S R/W — — TRISA5 TRISA4 —(1) TRISA2 TRISC7 TRISC6 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISA TRISC 图注： 注 82 187* SSPM<3:0> SDAHT SBCDE AHEN 232 DHEN 234 UA BF 231 TRISA1 TRISA0 114 TRISC0 122 — = 未实现位，读为 0。 SPI 模式下的 MSSP 不使用阴影单元。 * 提供寄存器信息的页。 1： 未实现，读为 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 193 页 PIC16(L)F1508/9 21.3 I2C 模式概述 I2C™ 主 / 从器件连接 图 21-11： I2C 总线是一种多主器件串行数据通信总线。器件在由 主器件启动通信的主 / 从器件环境中进行通信。从器件 通过寻址进行控制。 VDD I2C 总线规定了两种信号连接： SCLx • 串行时钟 （SCLx） • 串行数据 （SDAx） SDAx SCLx 和 SDAx 连接都是双向的漏极开路线路，它们都 需要使用用于电源电压的上拉电阻。线路下拉为地电 压时，信号视为逻辑 0 ；线路保持悬空时，信号视为 逻辑 1。 从器件 SDAx 应答位（ACK）是低电平有效信号，它会将 SDAx 线保 持为低电平，用于指示发送器从器件已接收到发送数 据，并已准备好接收更多数据。 图 21-11 给出了分别配置为主器件和从器件的两个处理 器之间的典型连接。 数据位的跳变总是在 SCLx 线保持低电平时执行。在 SCLx 线保持高电平时发生的跳变用于指示启动位和停 止位。 I2C 总线工作时可以有一个或多个主器件，以及一个或 多个从器件。 对于给定器件，有 4 种可能的工作模式： 如果主器件希望向从器件写入数据，则它会重复发送一 个字节的数据，而从器件则在接收每个字节之后使用 ACK 位进行响应。在该示例中，主器件处于主发送模 式，从器件处于从接收模式。 • 主发送模式 （主器件向从器件发送数据） • 主接收模式 （主器件从从器件接收数据） • 从发送模式 （从器件向主器件发送数据） • 从接收模式 （从器件从主器件接收数据） 如果主器件希望从从器件读取数据，则它会从从器件重 复接收一个字节的数据，并在接收每个字节之后使用 ACK 位进行响应。在该示例中，主器件处于主接收模 式，从器件处于从发送模式。 在传输最后一个数据字节之后，主器件可以通过发送停 止位来结束数据发送。如果主器件处于接收模式，它会 发送停止位来代替最后一个 ACK 位。停止位由 SCLx 线 保持为高电平时 SDAx 线的由低至高跳变来指示。 要开始进行通信，主器件需要以主发送模式启动。主器 件送出启动位，后面跟随它希望进行通信的从器件的地 址字节。后面再跟随单个读 / 写位，该位决定主器件是 向从器件发送数据还是从从器件接收数据。 在某些情况下，主器件可能希望维持对总线的控制，并 重新启动另一次数据发送。如果是这样，主器件可以在 它处于接收模式时，发送另一个启动位来代替停止位或 最后一个 ACK 位。 如果总线上存在所请求的从器件，从器件会使用应答位 （也称为 ACK）进行响应。然后，主器件会以发送模式 或接收模式继续通信，从器件则以互补模式（分别为接 收模式或发送模式）继续通信。 I2C 总线规定了三种报文协议： • 主器件向从器件写数据的单一报文。 • 主器件从从器件读数据的单一报文。 • 主器件对一个或多个从器件启动至少两次写操作或 读操作，或者读写操作组合的组合报文。 启动位由 SCLx 线保持为高电平时 SDAx 线的由高至低 跳变来指示。地址和数据字节随后送出，先发送最高有 效位 （MSb）。在主器件希望从从器件读取数据时，送 出的读 / 写位为逻辑 1，在主器件希望向从器件写入数 据时，该位为逻辑 0。 DS41609A_CN 第 194 页 VDD 主器件 图 21-2 和图 21-3 给出了 MSSP 模块在 I2C 模式下工作 时的框图。 SCLx 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 在一个器件发送逻辑 1（或将线路保留悬空），第二个 器件发送逻辑 0（或将线路保持为低电平）时，第一个 器件会检测到线路不为逻辑 1。这种检测在用于 SCLx 线时，称为时钟延长。时钟延长为从器件提供了一种控 制数据流的机制。这种检测在用于 SDAx 线时，称为 仲裁。仲裁可以确保任意时刻只有一个主器件在进行 通信。 21.3.1 21.3.2 仲裁 每个主器件都必须监视总线上是否出现启动位和停止 位。如果器件检测到总线正忙，则在总线恢复为空闲状 态之前，它无法开始新的报文。 但是，可能会有两个主器件尝试同时或近乎同时启动数 据发送。发生这种情况时，将会开始仲裁过程。每个发 送器会检查 SDAx 数据线的电平，并将它与自己期望的 电平进行比较。发现两个电平不匹配的第一个发送器会 在仲裁中失败，必须停止在 SDAx 线上发送数据。 时钟延长 在从器件尚未完成数据处理时，它可以通过时钟延长这 一过程来延迟更多数据的传输。寻址到的从器件可以在 接收或发送一位数据之后将 SCLx 时钟线保持为低电 平，指示它尚未准备好继续。与从器件进行通信的主器 件将会尝试上拉 SCLx 线，以传输下一位数据，但它会 检测到时钟线尚未被释放。由于SCLx连接是漏极开路， 所以从器件可以一直将线路保持为低电平，直到它准备 好继续通信为止。 例如，如果一个发送器将 SDAx 线保持为逻辑 1 （保留 悬空），而第二个发送器将它保持为逻辑 0 （下拉为低 电平），则结果是 SDAx 线将为低电平。那么，第一个 发送器会发现线路电平与期望电平不同，并断定有另一 个发送器正在进行通信。 发现电平不同的第一个发送器将是仲裁失败的发送器， 必须停止驱动 SDAx 线。如果该发送器同时也是主器 件，则它还必须停止驱动 SCLx 线。然后，它可以在尝 试重新启动数据发送之前监视线路上是否出现停止条 件。与此同时，另一个未发现期望电平与 SDAx 线实际 电平不同的器件将继续原来的数据发送。它可以无需进 行任何复杂处理，因为到目前为止，发送条件与所期望 的完全相同，没有其他发送器对报文产生干扰。 通过时钟延长，无法与发送器保持同速的接收器可以控 制传入数据流。 当主器件对多个从器件进行寻址时，也会对从发送模式 进行仲裁，但这种情况较少见。 如果有两个主器件在地址阶段向两个不同的从器件发送 报文，则发送较小从器件地址的主器件总是会在仲裁中 获胜。当两个主器件向同一从器件地址发送报文时，地 址有时会指向多个从器件，仲裁过程必须继续进入到数 据阶段。 仲裁通常极少发生，但它是正确支持多主器件所必需的 过程。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 195 页 PIC16(L)F1508/9 21.4 I2C 模式操作 表 21-2： 术语 所有 MSSP I2C 通信都是针对字节的，并且会先移出 MSb。有 6 个 SFR 寄存器和 2 个中断标志用作模块与 PIC® 单片机和用户软件的接口。模块通过两个引脚 SDAx 和 SCLx 来与其他外部 I2C 器件进行通信。 将数据移送到总线上的器件。 从总线上移入数据的器件。 启动数据传输、产生时钟信号和终 止数据传输的器件。 从器件 主器件寻址到的器件。 多主器件 有多个器件可以启动 数据传输 的 总线。 仲裁 用于确保每次只有一个主器件控制 总线的过程。仲裁获胜可以确保报 文不会被损坏。 同步 用于将总线上两个或更多器件的时 钟进行同步的过程。 空闲 没有任何主器件在控制总线，并且 SDAx 和 SCLx 线均为高电平。 有效 每当有一个或多个主器件在控制总 线时。 可寻址的从器件 已接收到匹配地址、并且正在由主 器件提供时钟的从器件。 匹配地址 送入从器件中、并与 SSPxADD 中 的存储值匹配的地址字节。 写请求 从器件接收到 R/W 位清零的匹配地 址，并已准备好移入数据。 读请求 主器件发送 R/W 位置 1 的地址字 节，表 示 要 求 从 器 件 在 时 钟 控 制 下 将 数 据 移 出。从 器 件 在 接 收 到 该地址字节后会立即移出所有数 据 字 节，直 到 发 生 重 复 启 动 或 停 止条件。 时钟延长 总线上的器件通过将 SCLx 保持为 低电平来暂停通信的时间。 总线冲突 每当模块进行输出并期望 SDAx 线 为高电平，却采样到 SDAx 线为低 电平时。 I2C 中的所有通信都采用 9 位形式。从主器件向从器件 （或者反之）发送一个字节之后，将会送回一个应答位。 在 SCLx 线第 8 个下降沿之后，在 SDAx 上输出数据的 器件会将该引脚改为输入，并在下一个时钟脉冲读入应 答值。 时钟信号 SCLx 由主器件提供。在 SCLx 信号为低电平 时，数据可以有效地更改，并且在时钟上升沿进行采 样。在 SCLx 线为高电平时， SDAx 线上的电平变化定 义总线上的一些特殊条件，以下会对此进行说明。 21.4.2 I2C 术语的定义 在 I2C 通信的描述中存在一些用语和术语，它们具有特 定于 I2C 的定义。下面定义了词语的用法，在本文档其 他部分中，将不加说明地使用它们。该表根据 Philips I2C 规范改写。 21.4.3 SDAx 和 SCLx 引脚 在 SSPEN 位置 1 的情况下选择任意 I2C 模式时，SCLx 和 SDAx 引脚将会强制设为漏极开路。用户应通过将相 应的 TRIS 位置 1 来将这些引脚设置为输入。 在使能 I2C 模式时，数据将设为输出 0。 21.4.4 SDAx 保持时间 SDAx 引 脚 的 保 持 时 间 通 过 SSPxCON3 寄 存 器的 SDAHT 位进行选择。保持时间是 SDAx 在 SCLx 的下 降沿之后保持有效的时间。将 SDAHT 位置 1 可以选择 最低 300 ns 的较长保持时间，这对于电容较大的总线会 有帮助。 DS41609A_CN 第 196 页 说明 发送器 接收器 主器件 21.4.1 字节格式 注： I2C™ 总线术语 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 21.4.5 启动条件 21.4.7 重复启动条件 I2C 规范将启动条件定义为在 SCLx 线为高电平时， SDAx 从高电平变为低电平状态。启动条件总是由主器 件产生，指示总线从空闲状态变为有效状态。图 21-12 给出了启动和停止条件的波形图。 重复启动条件在每次停止条件有效的时候有效。如果主 器件希望在终止当前传输之后保持总线，主器件可以发 出重复启动条件。重复启动对从器件产生的影响与启动 条件相同，即复位所有从器件逻辑并使之准备接收一个 地址。主器件可以寻址同一个或另一个从器件。 如果模块在将 SDAx 线置为低电平之前采样到 SDAx 线为低电平，则会在产生启动条件时发生总线冲突。这 一点不符合 I2C 规范，该规范规定启动时不能发生总线 冲突。 在 10 位寻址从模式下，要从寻址到的从器件中移出数 据，主器件需要产生重复启动条件。从器件完全寻址 （高地址字节和低地址字节均匹配）之后，主器件可以 发出重复启动条件和 R/W 位置 1 的高地址字节。然后， 从器件逻辑会保持时钟，并准备送出数据。 21.4.6 停止条件 停止条件定义为在 SCLx 线为高电平时， SDAx 线从低 电平变为高电平状态。 注： 在 10 位模式下，与 R/W 清零的地址字节完全匹配后， 前一次匹配标志会置 1 并保持置 1。在产生停止条件之 前， R/W 清零的高地址或高地址匹配都会失败。 在停止条件生效之前，必须至少出现一个 SCLx 低电平时间，因此，如果 SDAx 线变为 低电平然后再次变为高电平，而 SCLx 线保 持高电平，则只会检测到启动条件。 图 21-12： 21.4.8 启动 / 停止条件中断屏蔽 SSPxCON3 寄存器的 SCIE 和 PCIE 位可以用于允许在 通常不支持中断功能的从模式下产生中断。对于已允许 启动和停止检测中断的从模式，这两位没有任何作用。 I2C™ 启动和停止条件 SDAx SCLx S P 允许数据改变 允许数据改变 停止条件 启动条件 图 21-13： I2C™ 重复启动条件 Sr 允许数据改变 允许数据改变 重复启动条件 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 197 页 PIC16(L)F1508/9 21.4.9 应答序列 21.5.1.1 I2C 从器件 7 位寻址模式 在 I2C 中，所有传输字节的第 9 个 SCLx 脉冲都专门用 作应答信号。它使接收器件可以通过将 SDAx 下拉为低 电平来响应发送器。发送器在该时间内必须释放对线路 的控制，以移入响应信号。应答 （ACK）是低电平有效 信号，它会将 SDAx 线下拉为低电平，用于指示发送器 器件已接收到发送数据并已准备好接收更多数据。 在 7 位寻址模式下，在确定地址是否匹配时，所接收数 据字节的 LSb 会被忽略。 21.5.1.2 I2C 从器件 10 位寻址模式 在 10 位寻址模式下，接收到的第一个字节将与二进制 值 “1 1 1 1 0 A9 A8 0”进行比较。 A9 和 A8 是 10 位 地址的两个 MSb，存储在 SSPxADD 寄存器的 bit 2 和 bit 1 中。 ACK 的结果会被放入 SSPxCON2 寄存器的 ACKSTAT 位中。 当 AHEN 和 DHEN 位置 1 时，从器件软件允许用户设 置要回送到发送器的 ACK 值。用户可以通过置 1/ 清零 SSPxCON2 寄存器的 ACKDT 位来决定响应。 在应答高字节之后，UA 位会置 1，SCLx 会保持低电 平，直到用户使用低地址更新 SSPxADD 为止。在低地 址字节送入之后，全部 8 位将与 SSPxADD 中的低地 址值进行比较。即使地址不匹配， SSPxIF 和 UA 也会 置 1， SCLx 会保持低电平，直到 SSPxADD 发生更新 可再次接收高字节为止。当 SSPxADD 发生更新时， UA 位会被清零。这可以确保模块准备好在下一次通信 时接收高地址字节。 如果 SSPxCON3 寄存器的 AHEN 和 DHEN 位清零， 从器件硬件会产生 ACK 响应。 有一些条件下，从器件不会发送 ACK。如果在接收到 数据字节时，SSPxSTAT 寄存器的 BF 位或 SSPxCON1 寄存器的 SSPOV 位置 1。 在所有 10 位寻址通信开始时，都需要以写请求方式进 行高地址和低地址匹配。在寻址到从器件后，通过发出 重复启动条件并随着时钟移入 R/W 位置 1 的高地址字节 来启动数据发送。然后，从器件硬件将会应答读请求， 并准备好随着时钟移出数据。这只有在从器件接收到完 全匹配的高地址和低地址字节之后才有效。 对模块进行寻址时，在总线上的第 8 个 SCLx 下降沿之 后，SSPxCON3 寄存器的 ACKTIM 位会置 1。ACKTIM 位指示有效总线的应答时间。 ACKTIM 状态位仅在 AHEN 位或 DHEN 位使能时有效。 21.5 I2C 从模式操作 21.5.2 从接收 MSSP 从模式可以在 4 种模式下工作，这些模式通过 SSPxCON1 寄存器的 SSPM 位进行选择。这些模式可 以分为 7 位和 10 位寻址模式。10 位寻址模式的工作方 式与 7 位寻址模式相同，只是在处理较大地址时需要一 些额外的开销。 当接收到的匹配地址字节的 R/W位清零时，SSPxSTAT 寄 存 器 的 R / W 位 会 清 零 。接 收 到 的 地 址 被 装 入 SSPxBUF 寄存器并产生应答。 当接收到的地址存在溢出条件时，将会产生无应答信 号。溢出条件定义为 SSPxSTAT 寄存器的 BF 位被 置 1，或 SSPxCON1 寄存器的 SS P O V 位被置 1。 SSPxCON3 寄存器的 BOEN 位会修改该操作。更多信 息，请参见寄存器 21-4。 带启动位和停止位中断的模式的工作方式与其他模式相 同，只是在检测到启动、重复启动或停止条件时，另外 会将 SSPxIF 置 1。 21.5.1 从模式地址 每个传输的数据字节都会产生 MSSP 中断。标志位 SSPxIF 必须用软件清零。 SSPxADD 寄存器（寄存器 21-6）包含从模式地址。在 启动或重复启动条件之后接收到的第一个字节将与该寄 存器中的存储值进行比较。如果字节匹配，则值会被装 入 SSPxBUF 寄存器，并产生中断。如果值不匹配，则 模块会进入空闲状态，并且不会向软件指示是否发生了 什么情况。 当 SSPxCON2 寄存器的 SEN 位被置 1 时， SCLx 将 在接收到每个字节后保持低电平（时钟延长）。必须通 过将 SSPxCON1 寄存器的 CKP 位置 1 来释放时钟， 10 位模式下的特殊情况除外。更多详细信息，请参见 第 21.2.3 节 “SPI 主模式”。 SSP 掩码寄存器（寄存器 21-5）会影响地址匹配过程。 更多信息，请参见第 21.5.9 节 “SSPx 掩码寄存器”。 DS41609A_CN 第 198 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 21.5.2.1 7 位寻址接收 21.5.2.2 使用 AHEN 和 DHEN 时的 7 位接收 本节介绍在 7 位寻址模式下，配置为 I 2 C 从器件的 MSSP 模块的标准事件序列。图 21-14 和图 21-15 用 直观的方式对此作了说明。 在 AHEN 和 DHEN 置 1 时，从器件接收的工作方式与 不使用这些选项时的工作方式相同，只是在 SCLx 的 第 8 个下降沿之后添加了额外的中断和时钟延长。这些 额外中断允许从器件软件决定是否应答（ACK）接收的 地址或数据字节，而不是由硬件决定。该功能增加了对 于该模块先前版本中未提供的 PMBus™ 的支持。 以下列出了实现 I2C 通信时通常必须完成的步骤。 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 检测到启动位。 SSPxSTAT 的 S 位置 1 ；如果允许在检测到启动 条件时产生中断，则 SSPxIF 会置 1。 接收到 R/W 位清零的匹配地址。 从器件通过将 SDAx 下拉为低电平而向主器件发 送 ACK，并将 SSPxIF 位置 1。 用软件清零 SSPxIF 位。 软件从 SSPxBUF 中读取接收的地址，使 BF 标 志清零。 如果 SEN = 1，从器件软件会通过将 CKP 位置 1 来释放 SCLx 线。 主器件送出数据字节。 从器件通过将 SDAx 驱动为低电平而向主器件发 送 ACK，并将 SSPxIF 位置 1。 用软件清零 SSPxIF。 软件从 SSPxBUF 中读取接收的字节，使 BF 清零。 对于从主器件接收到的所有字节重复步骤 8-12。 主器件发送停止条件，将 SSPxSTAT 的 P 位 置 1，总线变为空闲状态。 以下列表介绍了要对 I2C 通信使用这些选项时，从器件 软件需要执行的步骤。图 21-16 显示了同时使用地址 和数据保持功能的模块。图 21-17 包含了 SSPxCON2 寄存器的 SEN 位置 1 时的操作。 SSPxSTAT 的 S 位置 1 ；如果允许在检测到启动 条件时产生中断，则 SSPxIF 会置 1。 2. R/W 位清零的匹配地址随时钟移入。在 SCLx 的 第 8 个下降沿之后， SSPxIF 置 1， CKP 清零。 3. 从器件清零 SSPxIF。 4. 从器件可以查看 SSPxCON3 寄存器的 ACKTIM 位，以确定SSPxIF 是在ACK 之前还是之后置1。 5. 从器件从 SSPxBUF 中读取地址值，使 BF 标志 清零。 6. 从器件通过设置 ACKDT 来设置要送到主器件的 ACK 值。 7. 从器件通过将 CKP 置 1 来释放时钟。 8. SSPxIF 会在 ACK 之后置 1，不会在 NACK 之后 置 1。 9. 如果 SEN = 1，从器件硬件会在 ACK 之后延长 时钟。 10. 从器件清零 SSPxIF。 1. 注： 即使不进行时钟延长，且BF已清零，SSPxIF 仍然会在 SCLx 的第 9 个下降沿之后置 1。只 有向主器件发送了 NACK 信号后， SSPxIF 才不会置 1。 11. 在所接收数据字节的第 8 个 SCLx 下降沿之后， SSPxIF 置 1， CKP 清零。 12. 从器件通过查看 SSPxCON3 的 ACKTIM 位来确 定中断源。 13. 从器件从 SSPxBUF 中读取接收的数据，使 BF 清零。 14. 对于接收的每个数据字节，重复步骤 7-14。 15. 从器件发送 ACK = 1 或主器件发送停止条件可 结束通信。如果发送了停止条件且禁止了停止条 件检测中断，则从器件只能通过查询 SSPSTAT 寄存器的 P 位才能知道停止条件。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 199 页 DS41609A_CN 第 200 页 初稿 SSPOV BF SSPxIF S 1 A7 2 A6 3 A5 4 A4 接收地址 5 A3 6 A2 7 A1 8 9 ACK 1 D7 2 D6 4 D4 6 D2 7 D1 SSPxBUF 被读取 5 D3 用软件清零 3 D5 接收数据 8 9 2 D6 4 D4 6 D2 7 D1 SSPOV 置 1，因为 SSPxBUF 仍为满。 不发送 ACK。 5 D3 用软件清零 3 D5 第一个数据字节 在 SSPxBUF 中可用 1 D0 ACK D7 接收数据 8 D0 9 P 在 SCLx 的 第 9 个下降沿 将 SSPxIF 置 1 ACK = 1 图 21-14： SCLx SDAx 从从器件到主器件 总线主器件 发送停止条件 PIC16(L)F1508/9 I2C™ 从模式， 7 位地址，接收 （SEN = 0， AHEN = 0， DHEN = 0） 2012 Microchip Technology Inc. 2012 Microchip Technology Inc. 初稿 CKP SSPOV BF SSPxIF 1 SCLx S A7 2 A6 3 A5 4 A4 5 A3 6 A2 7 8 9 A1 R/W = 0 ACK SEN 2 D6 3 D5 4 D4 5 D3 6 D2 7 D1 用软件向 CKP 写入 1， 释放 SCLx SSPxBUF 被读取 用软件清零 时钟保持低电平，直到 CKP 设置为 1 1 D7 接收数据 8 D0 9 ACK SEN 3 D5 4 D4 5 D3 6 D2 7 D1 SSPOV 置 1，因为 SSPxBUF 仍为满。 不发送 ACK。 第一个数据字节 在 SSPxBUF 中可用 用软件清零 2 D6 用软件向 CKP 写入 1， 释放 SCLx 1 D7 接收数据 8 D0 9 ACK SCLx 未保持 低电平，因为 ACK = 1 在 SCLx 的 第 9 个下降沿 将 SSPxIF 置 1 P 图 21-15： SDAx 接收地址 总线主器件 发送停止条件 PIC16(L)F1508/9 I2C™ 从模式， 7 位地址，接收 （SEN = 1， AHEN = 0， DHEN = 0） DS41609A_CN 第 201 页 DS41609A_CN 第 202 页 初稿 P S ACKTIM CKP ACKDT BF SSPxIF S 接收地址 1 4 5 6 7 8 从器件软件清零 ACKDT， 以应答（ACK）接收的字节 从 SSBUF 中读取地址 如果 AHEN = 1： SSPxIF 置 1 3 ACKTIM 由硬件在 SCLx 的 第 8 个下降沿置 1 当 AHEN = 1 时 ： CKP 由硬件清零， SCLx 被延长 2 A7 A6 A5 A4 A3 A2 A1 接收数据 9 2 3 4 5 6 7 ACKTIM 由硬件在 SCLx 的 第 9 个上升沿清零 当 DHEN = 1 时 ： CKP 由硬件在 SCLx 的 第 8 个下降沿清零 SSPxIF 在 SCLx 的 第 9 个下降沿置 1， 在 ACK 之后 1 8 ACK D7 D6 D5 D4 D3 D2 D1 D0 接收数据 1 2 4 5 用软件清零 3 8 从器件软件将 ACKDT 设置为 无 ACK 7 ACKTIM 由硬件在 SCLx 的 第 8 个下降沿置 1 用软件将 CKP 置 1， SCLx 被释放 6 D7 D6 D5 D4 D3 D2 D1 D0 从 SSPxBUF 中读取数据 9 ACK 9 P 如果从器件 无 ACK，则 不产生中断 ACK = 1 主器件发送 停止条件 图 21-16： SCLx SDAx 主器件释放 SDAx 给从器件， 以便从器件产生 ACK 序列 PIC16(L)F1508/9 I2C™ 从模式， 7 位地址，接收 （SEN = 0， AHEN = 1， DHEN = 1） 2012 Microchip Technology Inc. 2012 Microchip Technology Inc. 初稿 P S ACKTIM CKP ACKDT BF SSPxIF S 5 6 7 接收的地址装入 SSPxBUF 4 8 当 AHEN = 1 时 ： 在地址字节的第 8 个 SCLx 下降沿，CKP 清零 从器件软件清零 ACKDT， 以应答（ACK）接收的字节 2 3 ACKTIM 由硬件在 SCLx 的 第 8 个下降沿置 1 1 A7 A6 A5 A4 A3 A2 A1 R/W = 0 9 ACK 接收数据 2 3 4 6 7 8 接收的数据 在 SSPxBUF 中可用 5 ACKTIM 由硬件在 SCLx 的 第 9 个上升沿清零 当 DHEN = 1 时 ： 在所接收数据字节的 第 8 个 SCLx 下降沿， CKP 清零 用软件清零 1 D7 D6 D5 D4 D3 D2 D1 D0 9 ACK 接收数据 1 3 4 5 6 7 用软件置 1， 释放 SCLx 8 从器件发送 无 ACK SSPxBUF 可以在装入 下一个字节之前的任意 时刻读取 2 D7 D6 D5 D4 D3 D2 D1 D0 9 ACK 如果无 ACK， 则 CKP 不清零 如果从器件无 ACK， 则不产生中断 P 主器件发送 停止条件 图 21-17： SCLx SDAx 接收地址 主器件释放 SDAx 给从器件， 以便从器件产生 ACK 序列 PIC16(L)F1508/9 I2C™ 从模式， 7 位地址，接收 （SEN = 1， AHEN = 1， DHEN = 1） DS41609A_CN 第 203 页 PIC16(L)F1508/9 21.5.3 从发送 21.5.3.2 当输入地址字节的 R/W 位置 1 并发生地址匹配时， SSPxSTAT 寄存器的 R/W 位被置 1。接收到的地址会被 装入 SSPxBUF 寄存器，并且从器件会在第 9 个位发送 ACK 脉冲。 主器件可以向从器件发送读请求，然后从从器件中移出 数据。以下列表列出了在实现标准数据发送时，从器件 软件需要执行的操作。图 21-18 可用作该列表的参考。 主器件在 SDAx 和 SCLx 上发送一个启动条件。 SSPxSTAT 的 S 位置 1 ；如果允许在检测到启动 条件时产生中断，则 SSPxIF 会置 1。 3. 从器件接收到 R/W 位置 1 的匹配地址，并将 SSPxIF 位置 1。 4. 从器件硬件产生 ACK，并将 SSPxIF 置 1。 5. 用户将 SSPxIF 位清零。 6. 软件从 SSPxBUF 中读取接收的地址，使 BF 清零。 7. R/W 置 1，所以 CKP 会在 ACK 之后自动清零。 8. 从器件软件将发送数据装入 SSPxBUF。 9. CKP 位置 1，释放 SCLx，使主器件可以从从器 件中移出数据。 10. 来自主器件的 ACK 响应装入 ACKSTAT 寄存器 之后， SSPxIF 置 1。 11. SSPxIF 位清零。 12. 从器件软件通过检查 ACKSTAT 位来确定主器件 是否要移出更多数据。 1. 2. 在 ACK 之后，从器件硬件会清零 CKP 位，并且 SCLx 引脚保持低电平 （更多详细信息，见第 21.5.6 节 “时 钟延长”）。通过延长时钟，主器件只有在从器件准备好 发送数据时，才发出另一个时钟脉冲。 发送数据必须装入 SSPxBUF 寄存器，此时该数据也会 被装入 SSPxSR 寄存器。然后，应通过将 SSPxCON1 寄存器的 CKP 位置 1 来释放 SCLx 引脚。8 个数据位在 SCLx 输入的下降沿被移出。这可确保在 SCLx 为高电 平期间 SDAx 信号是有效的。 来自主接收器的 ACK 脉冲将在第 9 个 SCLx 输入脉冲 的上升沿锁存。该 ACK 值会被复制到 SSPxCON2 寄存 器的 ACKSTAT 位中。如果 ACKSTAT 置 1（无 ACK 应 答信号），那么表示数据传输已完成。这种情况下，在 从器件锁存无 ACK 时，从器件会进入空闲状态，并等 待出现另一个启动位。如果 SDAx 线为低电平（ACK）， 则必须将下一个要发送的数据装入 SSPxBUF 寄存器。 同样，必须通过将 CKP 位置 1 来释放 SCLx 引脚。 每个数据传输字节都会产生 MSSP 中断。SSPxIF 位必 须用软件清零， SSPxSTAT 寄存器用于确定字节的状 态。 SSPxIF 位在第 9 个时钟脉冲的下降沿被置 1。 21.5.3.1 注 1： 如果主器件应答（ACK），时钟将被延长。 2：ACKSTAT 是惟一一个在 SCLx 上升沿 （第 9 个）而不是下降沿发生更新的位。 从模式总线冲突 从器件接收到读请求，开始在 SDAx 线上移出数据。如 果检测到总线冲突，SSPxCON3 寄存器的 SBCDE 位 会置 1，PIRx 寄存器的 BCLxIF 位会置 1。在检测到总 线冲突时，从器件会变为空闲状态，等待再次被寻址。 用户软件可以通过使用 BCLxIF 位来处理从器件总线 冲突。 DS41609A_CN 第 204 页 7 位发送 13. 对于每个发送字节重复步骤 9-13。 14. 如果主器件发送无 ACK，则不会保持时钟，但 SSPxIF 仍然会置 1。 15. 主器件发送重复启动条件或停止条件。 16. 从器件不再被寻址。 初稿 2012 Microchip Technology Inc. 2012 Microchip Technology Inc. 初稿 P S D/A R/W ACKSTAT CKP BF SSPxIF S 接收地址 1 2 3 5 6 7 指示接收到地址 复制匹配地址 字节的 R/W 当 R/W 置 1 时， SCLx 在第 9 个 SCLx 下降沿之后 总是保持低电平 8 9 R/W = 1 自动 ACK 从 SSPxBUF 中读取 接收到的地址 4 A7 A6 A5 A4 A3 A2 A1 发送数据 自动 2 3 4 用软件置 1 将要发送的数据 装入 SSPxBUF 用软件清零 1 5 6 7 8 9 D7 D6 D5 D4 D3 D2 D1 D0 ACK 发送数据 1 3 4 5 7 8 9 如果无 ACK， 则不会保持 CKP 6 ACK 主器件的无 ACK 被复制到 ACKSTAT BF 在 SCLx 的 第 8 个下降沿 之后自动清零 2 D7 D6 D5 D4 D3 D2 D1 D0 P 图 21-18： SCLx SDAx 主器件发送 停止条件 PIC16(L)F1508/9 I2C™ 从模式， 7 位地址，发送 （AHEN = 0） DS41609A_CN 第 205 页 PIC16(L)F1508/9 21.5.3.3 使能地址保持时的 7 位发送 将 SSPxCON3 寄存器的 AHEN 位置 1 时，器件会在所 接收匹配地址的第 8 个下降沿之后延长时钟和产生中 断。在匹配地址送入之后，CKP 会清零，SSPxIF 中断 标志会置 1。 图 21-19 给出了在使能 AHEN 时 7 位地址从发送的标准 波形图。 总线启动时为空闲模式。 主器件发送启动条件； SSPxSTAT 的 S 位置 1 ； 如 果 允 许 在 检 测 到 启 动 条 件 时 产 生 中 断，则 SSPxIF 会置 1。 3. 主器件发送 R/W 位置 1 的匹配地址。在 SCLx 线 的第 8 个下降沿之后， CKP 位清零，并产生 SSPxIF 中断。 4. 从器件软件清零 SSPxIF。 5. 从器件软件读取 SSPxCON3 寄存器的 ACKTIM 位，以及 SSPxSTAT 寄存器的 R/W 和 D/A 位， 以确定中断源。 6. 从器件从 SSPxBUF 寄存器中读取地址值，使 BF 位清零。 7. 从器件软件根据该信息确定它是产生 ACK 还是 产生无 ACK，并相应地设置 SSPxCON2 寄存器 的 ACKDT 位。 8. 从器件将 CKP 位置 1，释放 SCLx。 9. 主器件移入来自从器件的 ACK 值。 10. 如果 R/W 位置 1，则在 ACK 之后，从器件硬件 会自动将 CKP 位清零，将 SSPxIF 置 1。 11. 从器件软件清零 SSPxIF。 12. 从器件将要发送给主器件的值装入 SSPxBUF， 使 BF 位置 1。 1. 2. 注： 只有在 ACK 之后，才能装入 SSPxBUF。 13. 从器件将 CKP 位置 1，释放时钟。 14. 主器件从从器件中移出数据，并在第 9 个 SCLx 脉冲发送 ACK 值。 15. 从器件硬件将 ACK 值复制到 SSPxCON2 寄存器 的 ACKSTAT 位中。 16. 对于从从器件发送到主器件的每个字节重复 步骤 10-15。 17. 如果主器件发送无 ACK，从器件会释放总线，让 主器件可以发送停止条件和结束通信。 注： 主器件必须对于最后一个字节发送无 ACK， 以确保从器件释放SCLx线来接收停止条件。 DS41609A_CN 第 206 页 初稿 2012 Microchip Technology Inc. 2012 Microchip Technology Inc. 初稿 D/A R/W ACKTIM CKP ACKSTAT ACKDT BF SSPxIF S 接收地址 1 4 5 6 7 ACKTIM 在 SCLx 的 第 8 个下降沿置 1 9 ACK 当 R/W = 1 时 ： CKP 总是在 ACK 之后清零 从器件清零 ACKDT， 以应答（ACK）地址 8 R/W = 1 从 SSPxBUF 中读取 接收到的地址 3 当 AHEN = 1 时 ： CKP 由硬件在接收到 匹配地址之后清零 2 A7 A6 A5 A4 A3 A2 A1 3 4 用软件清零 2 用软件置 1， 释放 SCLx 将要发送的数据 装入 SSPxBUF 1 5 6 7 8 9 发送数据 自动 D7 D6 D5 D4 D3 D2 D1 D0 ACK ACKTIM 在 SCLx 的 第 9 个上升沿清零 自动 发送数据 1 3 4 5 6 7 如果无 ACK， 则 CKP 不清零 将主器件的 ACK 响应 复制到 SSPxSTAT BF 在 SCLx 的 第 8 个下降沿之后 自动清零 2 8 D7 D6 D5 D4 D3 D2 D1 D0 9 ACK P 主器件发送 停止条件 图 21-19： SCLx SDAx 主器件释放 SDAx 给从器件， 以便从器件产生 ACK 序列 PIC16(L)F1508/9 I2C™ 从模式， 7 位地址，发送 （AHEN = 1） DS41609A_CN 第 207 页 PIC16(L)F1508/9 21.5.4 从模式 10 位地址接收 21.5.5 带地址或数据保持的 10 位寻址 本节介绍在 10 位寻址模式下，配置为 I2C 从器件的 MSSP 模块的标准事件序列。 在 AHEN 或 DHEN 置 1 时，使用 10 位寻址的接收方 式与 7 位模式相同。惟一的区别是需要使用 UA 位来 更新 SSPxADD 寄存器。所有功能 （特别是在 CKP 位清零，SCLx 线保持低电平时）都是相同的。图 21-21 可以用作 AHEN 置 1 时 10 位寻址模式下从器件的参考 图示。 图 21-20 用直观的方式对此作了说明。 以下列出了实现 I 2 C 通信时从器件软件必须完成的 步骤。 1. 2. 3. 4. 5. 6. 7. 8. 总线启动时为空闲模式。 主器件发送启动条件； SSPxSTAT 的 S 位置 1 ； 如 果 允 许 在 检 测 到 启 动 条 件 时 产 生 中 断，则 SSPxIF 会置 1。 主器件发送 R/W 位清零的匹配高地址； SSPxSTAT 寄存器的 UA 位置 1。 从器件发送 ACK， SSPxIF 置 1。 用软件清零 SSPxIF 位。 软件从 SSPxBUF 中读取接收的地址，使 BF 标 志清零。 从器件将低地址装入 SSPxADD，释放 SCLx。 主器件向从器件发送匹配的低地址字节； UA 位 置 1。 注： 9. 图 21-22 给出了 10 位寻址模式下从发送器的标准波 形图。 只有在 ACK 序列之后，才允许更新 SSPxADD 寄存器。 从器件发送 ACK， SSPxIF 置 1。 注： 如果低地址不匹配， SSPxIF 和 UA 仍然会 置 1，从而让从器件软件可以将 SSPxADD 恢复为高地址。由于不匹配，BF 不会置 1。 CKP 不受影响。 10. 从器件清零 SSPxIF。 11. 从器件从 SSPxBUF 中读取接收的匹配地址，使 BF 清零。 12. 从器件将高地址装入 SSPxADD。 13. 主器件随着时钟将数据字节移入从器件，并在 第 9 个 SCLx 脉冲随着时钟将 ACK 移出从器 件； SSPxIF 置 1。 14. 如果 SSPxCON2 的 SEN 位置 1，CKP 会被硬件 清零，时钟会被延长。 15. 从器件清零 SSPxIF。 16. 从器件从 SSPxBUF 中读取接收的字节，使 BF 清零。 17. 如果 SEN 置 1，从器件会将 CKP 置 1，以释放 SCLx。 18. 对于接收的每个字节重复步骤 13-17。 19. 主器件发送停止条件来结束数据发送。 DS41609A_CN 第 208 页 初稿 2012 Microchip Technology Inc. 2012 Microchip Technology Inc. 初稿 CKP UA BF SSPxIF S 1 1 2 1 3 1 5 6 7 8 当 UA = 1 时 ： SCLx 保持低电平 如果地址匹配， SSPxADD 会被 装入 SSPxBUF 在第 9 个下降沿 由硬件置 1 4 1 0 A9 A8 接收第一个地址字节 9 ACK 1 3 4 5 6 软件更新 SSPxADD 并释放 SCLx 2 7 8 9 A7 A6 A5 A4 A3 A2 A1 A0 ACK 接收第二个地址字节 1 3 4 5 6 7 8 9 当 SEN = 1 时 ： 在所接收字节的 第 9 个下降沿之后， CKP 清零 从 SSPxBUF 中读取 接收到的地址 用软件清零 2 D7 D6 D5 D4 D3 D2 D1 D0 ACK 接收数据 2 3 4 5 6 7 用软件置 1， 释放 SCLx 从 SSPxBUF 中 读取数据 在 CKP = 0 时， SCLx 保持低电平 1 8 9 D7 D6 D5 D4 D3 D2 D1 D0 ACK 接收数据 P 图 21-20： SCLx SDAx 主器件发送 停止条件 PIC16(L)F1508/9 I2C™ 从模式， 10 位地址，接收 （SEN = 1， AHEN = 0， DHEN = 0） DS41609A_CN 第 209 页 DS41609A_CN 第 210 页 初稿 ACKTIM CKP UA ACKDT BF 2 4 1 6 A9 7 A8 在第 9 个下降沿 由硬件置 1 5 0 8 R/W = 0 9 ACK ACKTIM 由硬件 在 SCLx 的第 8 个下降沿置 1 当 AHEN = 1 时 ： 在地址字节的第 8 个 SCLx 下降沿，CKP 清零 从器件软件清零 ACKDT， 以应答（ACK）接收的字节 3 1 接收第一个地址字节 1 UA 2 A6 4 A4 5 A3 6 A2 只有在 SCLx 的 第 9 个下降沿之后， 才允许更新 SSPxADD SSPxBUF 可以在 接收到下一个字节 之前的任意时刻读取 3 A5 接收第二个地址字节 用软件清零 1 A7 7 A1 8 A0 9 ACK UA 2 D6 3 D5 4 D4 5 D3 接收数据 6 D2 用软件将 CKP 置 1， 释放 SCLx SSPxADD 发生更新， 清零 UA 并释放 SCLx 用软件清零 1 D7 7 D1 8 9 2 从 SSPxBUF 中读取接收到 的数据 1 D6 D5 接收数据 D0 ACK D7 图 21-21： SSPxIF 1 SCLx S 1 SDAx PIC16(L)F1508/9 I2C™ 从模式， 10 位地址，接收 （SEN = 0， AHEN = 1， DHEN = 0） 2012 Microchip Technology Inc. 2012 Microchip Technology Inc. 初稿 D/A R/W ACKSTAT CKP UA BF SSPxIF 3 4 6 7 由硬件置 1 5 指示接收到地址 UA 指示 SSPxADD 必须进行更新 SSPxBUF 中 装入接收到的地址 2 8 9 1 SCLx S 接收地址 R/W = 0 1 1 1 1 0 A9 A8 ACK 接收第二个地址字节 1 4 5 6 用软件清零 3 7 8 在 SSPxADD 发生 更新之后，UA 清零 并且 SCLx 被释放 2 9 A7 A6 A5 A4 A3 A2 A1 A0 ACK 1 2 3 4 6 7 8 复制匹配地址 字节的 R/W 当 R/W = 1 时 ： CKP 在 SCLx 的 第 9 个下降沿清零 高地址装回到 SSPxADD 中 5 由硬件置 1 从 SSPxBUF 中读取 接收到的地址 Sr 接收第一个地址字节 1 1 1 1 0 A9 A8 9 ACK 2 3 4 5 6 7 复制主器件 的无 ACK 用软件置 1， 释放 SCLx 将要发送的数据 装入 SSPxBUF 1 8 D7 D6 D5 D4 D3 D2 D1 D0 发送数据字节 主器件发送 无 ACK 9 ACK = 1 P 主器件发送 停止条件 图 21-22： SDAx 主器件发送 重复启动事件 PIC16(L)F1508/9 I2C™ 从模式， 10 位地址，发送 （SEN = 0， AHEN = 0， DHEN = 0） DS41609A_CN 第 211 页 PIC16(L)F1508/9 21.5.6 时钟延长 21.5.6.2 10 位寻址模式 当总线上的某个器件将 SCLx 线保持为低电平而有效暂 停通信时，就发生了时钟延长现象。从器件可以延长时 钟，以便可以有更多时间来处理数据或准备响应主器 件。时钟延长时并不关心主器件的工作，因为任何时候 只需总线上主器件处于活动状态但是不传输数据就可以 被认为是时钟延长。由从器件进行的任何时钟延长对于 主器件软件都是不可见的，都由产生 SCLx 的硬件进行 处理。 在 10 位寻址模式下，当 UA 位置 1 时，时钟总是会被 延长。这是无需清零 CKP 就会延长 SCLx 的惟一情形。 在写入 SSPxADD 之后， SCLx 会立即被释放。 SSPxCON1 寄存器的 CKP 位用于在软件中控制时钟延 长。每当 CKP 位清零时，模块就会等待 SCLx 线变为低 电平，然后保持低电平状态不变。将 CKP 置 1 将会释 放 SCLx，允许继续进行通信。 当 SSPxCON3 的 AHEN 位置 1 时，在所接收匹配地址 字节的第 8 个 SCLx 下降沿之后，硬件会将 CKP 清零。 当 SSPxCON3 的 DHEN 位置 1 时，在所接收数据的 第 8 个 SCLx 下降沿之后， CKP 会被清零。 21.5.6.1 正常时钟延长 通过在 SCLx 的第 8 个下降沿之后延长时钟，从器件可 以检查接收到的地址或数据，并确定是否要应答接收到 的数据。 注： 21.5.6.3 字节无应答 如果 SSPxSTAT 的 R/W 位置 1（读请求），则在 ACK 之后，从器件硬件会清零 CKP。这让从器件可以有时 间使用要传输给主器件的数据更新 SSPxBUF。如果 SSPxCON2 的 SEN 位置 1，则在 ACK 序列之后，从 器件将总是延长时钟。在从器件就绪之后，软件会将 CKP 置 1，并继续进行通信。 注 21.5.7 时钟同步和 CKP 位 每当 CKP 位清零时，模块就会等待 SCLx 线变为低电 平，然后保持低电平状态不变。但是，清零 CKP 位并 不会将 SCLx 输出置为低电平，只有在已经采样到 SCLx 输出为低电平之后才会。因此，CKP 位不会将 SCLx 线 拉为低电平，除非外部 I2C 主器件已将 SCLx 线拉为低 电平。 SCLx 输出将保持低电平，直到 CKP 位置 1 且 I2C 总线上的所有其他器件已释放 SCLx 为止。这可以 确保对 CKP 位的写操作不会违反 SCLx 的最短高电平时 间要求 （见图 21-23）。 1： BF 位对于是否延长时钟没有任何影响。这 一点与模块的先前版本不同：如果在 SCLx 的第 9 个下降沿之前读取了 SSPxBUF， 先前版本将不会延长时钟，清零 CKP。 2：如果在 SCLx 的第 9 个下降沿之前装入 SSPxBUF，则模块的先前版本不会为数 据发送延长时钟。现在，对于读请求，总 是会将该位清零。 图 21-23： 如果第二个地址字节不匹配，先前版本的模 块不会延长时钟。 时钟同步时序 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 SDAx DX – 1 DX SCLx CKP 主器件 使时钟有效 主器件 释放时钟 写 SSPxCON1 DS41609A_CN 第 212 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 21.5.8 广播呼叫地址支持 在 10 位地址模式下，UA 位不会在接收到广播呼叫地址 时置 1。从器件会准备接收作为数据的第二个字节，这 与在 7 位模式下相同。 在 I2C 总线的寻址过程中，通常由启动条件后的第一个 字节决定主器件将寻址哪个从器件。但广播呼叫地址例 外，它能寻址所有器件。当使用这个地址时，理论上所 有器件都应该发送一个应答信号来响应。 如果 SSPxCON3 寄存器的 AHEN 位置 1，则与接 收到任意其他地址时相同，从器件硬件会在 SCLx 的 第 8 个下降沿之后延长时钟。然后，从器件必须与正 常情况下一样，设置它的 ACKDT 值，并释放时钟来继 续进行通信。 广播呼叫地址是 I2C 协议中的保留地址，定义为地址 0x00。如果 SSPxCON2 寄存器的 GCEN 位置 1，则无 论 SSPxADD 中存储的值如何，在接收到该地址时，从 模块都会自动发送 ACK。在从器件移入 R/W 位清零的 全零地址之后，将会产生中断，从器件软件可以读取 SSPxBUF 并进行响应。图 21-24 显示了广播呼叫接收 序列。 图 21-24： 从模式广播呼叫地址序列 ACK 之后，地址与广播呼叫地址 作比较，产生中断 R/W = 0 ACK D7 广播呼叫地址 SDAx 接收数据 ACK D6 D5 D4 D3 D2 D1 D0 2 3 4 5 6 7 8 SCLx S 1 2 3 4 5 6 7 8 9 1 9 SSPxIF BF（SSPxSTAT<0>） 用软件清零 SSPxBUF 被读取 GCEN（SSPxCON2<7>） ’1’ 21.5.9 SSPx 掩码寄存器 SSPx 掩码（SSPxMSK）寄存器（寄存器 21-5）在 I2C 从模式下可用，用作地址比较操作期间 SSPxSR 寄存器 中保存的值的掩码。 SSPxMSK 寄存器中的零 （0）位 可使接收地址中相应位变为 “无关位”。 发生任何复位条件时，该寄存器都会复位到全 1 状态， 因此，在写入掩码值之前对标准 SSPx 操作没有影响。 SSPx 掩码寄存器在以下期间保持有效： • 7 位地址模式：A<7:1> 的地址比较。 • 10 位地址模式：仅针对 A<7:0> 的地址比较。在接 收地址的第一个 （高）字节期间， SSPx 掩码没有 影响。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 213 页 PIC16(L)F1508/9 21.6 I2C 主模式 21.6.1 I2C 主模式操作 主器件产生所有的串行时钟脉冲、启动条件和停止条 件。以停止条件或重复启动条件结束传输过程。因为重 复启动条件也是下一次串行传输的开始，因此 I2C 总线 不会被释放。 通过将 SSPxCON1 中的相应 SSPM 位置 1 和清零，同 时将 SSPEN 位置 1，可以使能主模式。在主模式下， SDAx 和 SCKx 引脚必须被配置为输入。当需要将引脚 驱动为低电平时，MSSP 外设硬件将改写输出驱动器的 TRIS 控制。 在主发送器模式下，串行数据通过 SDAx 输出，而串行 时钟由 SCLx 输出。发送的第一个字节包括接收器件的 从器件地址 （7 位）和读 / 写 （R/W）位。在这种情况 下，R/W 位将为逻辑 0。一次发送 8 位串行数据。每发 送一个字节，都会接收到一个应答位。输出启动和停止 条件指示串行传输的开始和结束。 通过在检测到启动和停止条件时产生中断来支持主操作 模式。停止（P）位和启动（S）位在复位或禁止 MSSPx 模块时清零。当 P 位置 1 或总线空闲时，可以取得 I2C 总线的控制权。 在固件控制的主模式下，用户代码根据启动位和停止位 条件检测执行所有的 I2C 总线操作。在该模式下，启动 和停止条件检测是惟一有效的电路。所有其他通信都通 过用户软件直接操作 SDAx 和 SCLx 线来完成。 在主接收模式下，发送的第一个字节包括发送器件的从 器件地址 （7 位）和 R/W 位。在这种情况下， R/W 将 为逻辑 1。因此，发送的第一个字节是一个 7 位从器件 地址，后跟 1 指示接收位。串行数据通过 SDAx 接收， 而串行时钟由 SCLx 输出。一次接收 8 位串行数据。每 接收到一个字节，都会发送一个应答位。启动和停止条 件指示发送的开始和结束。 以下事件会使 SSPx 中断标志位 SSPxIF 置 1 （如果允 许 SSPx 中断，则产生中断）： • • • • • 检测到启动条件 检测到停止条件 数据传输字节发送 / 接收 应答发送 / 接收 产生重复启动条件 注 波特率发生器用于设置从 SCLx 输出的时钟频率。更多 详细信息，请参见第 21.7 节 “波特率发生器”。 1： 当配置为 I2C 主模式时， MSSPx 模块不 允许事件排队。例如，在启动条件结束 前，不允许用户发出启动条件以及立即写 SSPxBUF 寄存器以启动传输。在这种情 况下，将不会执行写 SSPxBUF，WCOL 位将被置 1，指示没有发生对 SSPxBUF 的写操作。 2：处于主模式时，如果 SEN/PEN 位清零， 并且启动 / 停止条件完成，则会屏蔽启动 / 停止检测和产生中断。 DS41609A_CN 第 214 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 21.6.2 时钟仲裁 如果在任何接收、发送或重复启动 / 停止条件期间，主 器件释放了 SCLx 引脚 （允许 SCLx 悬空为高电平）， 就会发生时钟仲裁。当允许SCLx引脚悬空为高电平时， 波特率发生器 （Baud Rate Generator， BRG）暂停计 数，直到 SCLx 引脚被实际采样到高电平为止。当 SCLx 引 脚 被 采 样 到 高 电 平 时，波 特 率 发 生 器 重 新 装 入 SSPxADD<7:0>的内容并开始计数。这可以确保在外部 器件将时钟保持低电平时，SCLx 在至少一个 BRG 计满 返回计数周期内总是保持高电平 （图 21-25）。 图 21-25： 带有时钟仲裁的波特率发生器时序 SDAx DX – 1 DX SCLx 被试图拉为高电平，但从器件将 SCLx 保持为低电平（时钟仲裁） 允许 SCLx 变为高电平 SCLx BRG 在 Q2 和 Q4 周期 进行递减计数 BRG 值 03h 02h 01h 00h（延时） 03h 02h SCLx 采样为高电平， BRG 被重载并开始计数 BRG 重载 21.6.3 WCOL 状态标志 如果在启动、重复启动、停止、接收或发送序列过程中 用户写 SSPxBUF，则 WCOL 位被置 1，同时缓冲区内 容不变 （未发生写操作）。每当 WCOL 位置 1 时，它 指示在模块不处于空闲状态时对 SSPxBUF 尝试了某个 操作。 注： 由于不允许事件排队，在启动条件结束之 前，不能写 SSPxCON2 的低 5 位。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 215 页 PIC16(L)F1508/9 21.6.4 I2C 主模式启动条件时序 波特率发生器暂停工作， SDAx 线保持低电平，启动条 件结束。 要发出启动条件，用户应将 SSPxCON2 寄存器的启动 使能位 SEN 置 1。如果 SDAx 和 SCLx 引脚被采样为高 电平，则波特率发生器会重新装入 SSPxADD<7:0> 的 内容并开始计数。如果波特率发生器超时（TBRG）时， SCLx 和 SDAx 都被采样为高电平，则 SDAx 引脚被驱 动为低电平。当 SCLx 为高电平时，将 SDAx 驱动为低 电平将产生启动条件，并使 SSPxSTAT1 寄存器的 S 位 置 1。随后波特率发生器重新装入 SSPxADD<7:0> 的 内容并恢复计数。当波特率发生器再次超时 （TBRG） 时，SSPxCON2 寄存器的 SEN 位将自动被硬件清零； 图 21-26： 注 1： 如果在启动条件开始时，SDAx 和 SCLx 引 脚已经采样为低电平，或者在启动条件期 间， SCLx 线在 SDAx 线被驱动为低电平 之前已经采样为低电平，则会发生总线冲 突。总线冲突中断标志位 BCLxIF 置 1，启 动条件中止， I2C 模块复位到空闲状态。 2：Philips I2C 规范规定启动时不能发生总线 冲突。 第一个启动位时序 此时写 SEN 位 将 S 位（SSPxSTAT<3>）置 1 启动位完成后， 由硬件将 SEN 位清零 并将 SSPxIF 位置 1 SDAx = 1， SCLx = 1 TBRG TBRG 此时写 SSPxBUF SDAx 第1位 第2位 TBRG SCLx S DS41609A_CN 第 216 页 TBRG 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 21.6.5 I2C 主模式重复启动条件时序 寄存器的 RSEN 位将自动清零，这次波特率发生器不 会重载，SDAx 引脚保持低电平。一旦在 SDAx 和 SCLx 引脚上检测到启动条件， SSPxSTAT 寄存器的 S 位就 会被置 1。SSPxIF 位在波特率发生器超时之前不会被 置 1。 当 SSPxCON2 寄存器的 RSEN 位设定为高电平，并 且主器件状态机不再有效时，会产生重复启动条件。当 RSEN 位置 1 时，SCLx 引脚被拉为低电平。当 SCLx 引脚被采样为低电平时，波特率发生器会装入值并开 始计数。在一个波特率发生器计数周期 （TBRG）内 SDAx 引脚被释放（拉为高电平）。当波特率发生器超 时时，如果 SDAx 被采样为高电平，SCLx 引脚将被置 为无效 （拉为高电平）。当 SCLx 被采样为高电平时， 波特率发生器被重载并开始计数。SDAx 和 SCLx 必须 在一个 TBRG 内采样为高电平。接下来，在一个 TBRG 中，将 SDAx 引脚置为有效（SDAx = 0），同时 SCLx 保持高电平。 SCLx 被置为低电平。随后 SSPxCON2 图 21-27： 注 1：有任何其他事件在进行时，编程 RSEN 无效。 2： 在重复启动条件期间，以下事件将会导致 发生总线冲突： • 当 SCLx 由低电平变为高电平时， SDAx 被采样为低电平。 • 在 SDAx 被置为低电平之前， SCLx 变为低电平。这指示另一个主器件 正试图发送一个数据 1。 重复启动条件波形图 S 位由硬件置 1 此时写 SSPxCON2 SDAx = 1， SCLx（不变） SDAx = 1， SCLx = 1 TBRG TBRG 启动位完成后， 由硬件将 RSEN 位清零 并将 SSPxIF 置 1 TBRG 第1位 SDAx 此时写 SSPxBUF TBRG SCLx Sr TBRG 重复启动 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 217 页 PIC16(L)F1508/9 21.6.6 I2C 主模式发送 21.6.6.3 发送一个数据字节、一个 7 位地址或一个 10 位地址的 另一半都是通过简单地向 SSPxBUF 寄存器写入一个 值来实现的。该操作将使缓冲区满标志位 BF 置 1，并 使波特率发生器开始计数和开始下一次发送。地址 / 数 据的每一位将在 SCLx 的下降沿置为有效之后移出到 SDAx 引 脚。在 一 个 波 特 率 发 生 器 计 满 返 回 周 期 （TBRG）内，SCLx 保持低电平。在 SCLx 被释放为高 电平之前，数据应保持有效。当 SCLx 引脚释放为高电 平时，它将在一个 TBRG 内保持高电平状态。在此期间 以及 SCLx 的下一个下降沿之后的一段保持时间内， SDAx 引脚上的数据必须保持稳定。在第 8 位数据被移 出（第 8 个时钟的下降沿）之后，BF 标志被清零，同 时主器件释放 SDAx。此时如果发生地址匹配或是数据 被正确接收，被寻址的从器件将在第 9 个位时间发出 一个 ACK 位作为响应。 ACK 的状态在第 9 个时钟的 上升沿被写入 ACKSTAT 位。如果主器件接收到应答， 应答状态位 ACKSTAT 会被清零。如果未接收到应答， 则该位被置 1。在第 9 个时钟之后，SSPxIF 位会置 1， 主时钟 （波特率发生器）暂停，直到下一个数据字节 装入 SSPxBUF， SCLx 保持低电平， SDAx 保持不变 （图 21-28）。 在发送模式下，当从器件发送应答 （ACK = 0）时， SSPxCON2 寄存器的 ACKSTAT 位被清零；当从器件 没有应答 （ACK = 1）时，该位被置 1。从器件在识别 出其地址 （包括广播呼叫地址）或正确接收数据后， 会发送一个应答。 21.6.6.4 典型的发送序列： 1. 2. 3. 4. 5. 6. 7. 8. 在写 SSPxBUF 之后，地址的每一位在 SCLx 的下降沿 被移出，直至所有 7 个地址位和 R/W 位都被移出。在 第 8 个时钟的下降沿，主器件将释放 SDAx 引脚，以允 许从器件发出一个应答响应。在第 9 个时钟的下降沿， 主器件通过采样 SDAx 引脚来判断地址是否被从器件识 别。 ACK 位 的 状 态 被 装 入 SSPxCON2 寄 存 器 的 ACKSTAT 状态位。在发送地址的第 9 个时钟下降沿之 后，SSPxIF 置 1，BF 标志清零，波特率发生器关闭直 到发生下一次写 SSPxBUF，且 SCLx 保持低电平，允 许 SDAx 悬空。 21.6.6.1 ACKSTAT 状态标志 9. 10. 11. 12. 13. BF 状态标志 用户通过将 SSPxCON2 寄存器的 SEN 位置 1， 产生启动条件。 在启动条件结束时，硬件将 SSPxIF 置 1。 SSPxIF 用软件清零。 在进行任何其他操作前， MSSPx 模块将等待所 需的启动时间。 用户将从器件地址装入 SSPxBUF 进行发送。 器件地址从 SDAx 引脚移出，直到发送完所有 8 位地址数据。数据发送会在写入 SSPxBUF 后 立刻开始。 MSSPx 模块移入来自从器件的 ACK 位，并将它 的值写入 SSPxCON2 寄存器的 ACKSTAT 位。 MSSPx 模块在第 9 个时钟周期结束时将 SSPxIF 位置 1 产生中断。 用户将 8 位数据装入 SSPxBUF。 数据从 SDAx 引脚移出，直到发送完所有 8 位 数据。 MSSPx 模块移入来自从器件的 ACK 位，并将它 的值写入 SSPxCON2 寄存器的 ACKSTAT 位。 对于发送的所有数据字节重复步骤 8-11。 用户通过将 SSPxCON2 寄存器的 PEN 或 RSEN 位置 1，产生停止或重复启动条件。停止 / 重复 启动条件完成时产生中断。 在发送模式下， SSPxSTAT 寄存器的 BF 位在 CPU 写 SSPxBUF 时置 1，在所有 8 位数据移出后清零。 21.6.6.2 WCOL 状态标志 如果在发送过程中 （即， SSPxSR 仍在移出数据字节 时）用户写 SSPxBUF，则 WCOL 位被置 1，同时缓冲 区内容不变 （未发生写操作）。 在下一次发送前 WCOL 必须用软件清零。 DS41609A_CN 第 218 页 初稿 2012 Microchip Technology Inc. 2012 Microchip Technology Inc. S 初稿 R/W PEN SEN BF（SSPxSTAT<0>） SSPxIF SCLx SDAx A6 A5 A4 A3 A2 A1 3 用软件清零 2 4 5 6 启动条件之后，由硬件清零 SEN 写入 SSPxBUF 1 7 将 7 位地址和 R/W 写入 SSPxBUF， 开始发送 A7 向从器件发送地址 8 9 D7 1 当 CPU 响应 SSPxIF 时， SCLx 保持低电平 ACK = 0 R/W = 0 3 D5 4 D4 5 D3 6 D2 7 D1 用软件写入 SSPxBUF 由 SSP 中断的软件服务程序清零 2 D6 发送数据或 10 位地址的后半部分 8 D0 9 ACK 来自从器件，清零 ACKSTAT 位（SSPxCON2<6>） 用软件清零 P SSPxCON2 中的 ACKSTAT = 1 图 21-28： SEN = 0 写 SSPxCON2<0>（SEN = 1）， 启动条件开始 PIC16(L)F1508/9 I2C™ 主模式波形图 （发送， 7 位或 10 位地址） DS41609A_CN 第 219 页 PIC16(L)F1508/9 21.6.7 I2C 主模式接收 21.6.7.4 典型的接收序列： 通过编程 SSPxCON2 寄存器的接收使能位 RCEN 使能 主模式接收。 注： 1. 将 RCEN 位置 1 前， MSSPx 模块必须处 于空闲状态，否则对RCEN位置1将无效。 2. 3. 4. 波特率发生器开始计数，每次计满返回时， SCLx 引脚 的状态发生改变 （由高变低 / 由低变高），数据被移入 SSPxSR。在第 8 个时钟的下降沿之后，接收使能标志 自动清零，SSPxSR 的内容装入 SSPxBUF，BF 标志位 置 1，SSPxIF 标志位置 1，波特率发生器暂停计数，且 SCLx 保持为低电平。此时 MSSP 处于空闲状态，等待 下一条命令。当 CPU 读缓冲区时，BF 标志位会自动清 零。通 过 将 SSPxCON2 寄 存 器 的 应 答 序 列 使能位 ACKEN 置 1，用户可以在接收结束时发送应答位。 21.6.7.1 5. 6. 7. 8. BF 状态标志 在接收操作中，将地址或数据字节从 SSPxSR 装入 SSPxBUF 时，BF 位被置 1。在读 SSPxBUF 寄存器时 将其清零。 21.6.7.2 9. 10. 11. SSPOV 状态标志 在接收操作中，当 SSPxSR 接收到 8 位数据且 BF 标志 位已经在上一次接收中置 1 时， SSPOV 位置 1。 21.6.7.3 12. 13. 14. 15. WCOL 状态标志 如果在接收过程中 （即， SSPxSR 仍在移入数据字节 时）用户写 SSPxBUF，则 WCOL 位被置 1，同时缓冲 区内容不变 （未发生写操作）。 DS41609A_CN 第 220 页 初稿 用户通过将 SSPxCON2 寄存器的 SEN 位置 1， 产生启动条件。 在启动条件结束时，硬件将 SSPxIF 置 1。 SSPxIF 用软件清零。 用户将要发送的从器件地址写入 SSPxBUF 且 R/W 位置 1。 器件地址从 SDAx 引脚移出，直到发送完所有 8 位地址数据。数据发送会在写入 SSPxBUF 后 立刻开始。 MSSP 模块移入来自从器件的 ACK 位，并将它 的值写入 SSPxCON2 寄存器的 ACKSTAT 位。 MSSP 模块在第 9 个时钟周期结束时将 SSPxIF 置 1 产生中断。 用户将 SSPxCON2 寄存器的 RCEN 位置 1，主 器件从从器件移入一个字节。 在SCLx的第8个下降沿之后，SSPxIF和BF置1。 主器件清零 SSPxIF，并从 SSPxBUF 中读取接 收到的字节，使 BF 清零。 主器件在 SSPxCON2 寄存器的 ACKDT 位中设 置要发送给从器件的 ACK 值，并通过将 ACKEN 位置 1 来发出 ACK。 主器件向从器件送出 ACK，并且 SSPxIF 置 1。 用户清零 SSPxIF。 对于从从器件接收到的每个字节重复步骤 8-13。 主器件通过发送无ACK 或停止条件来结束通信。 2012 Microchip Technology Inc. 2012 Microchip Technology Inc. 1 初稿 RCEN ACKEN SSPOV BF （SSPxSTAT<0>） 当 CPU 响应 SSPxIF 时， SDAx = 0，SCLx = 1 SSPxIF S A7 向从器件发送地址 2 4 用软件清零 3 5 6 A6 A5 A4 A3 A2 7 8 9 ACK 2 用软件清零 1 3 5 6 7 8 D0 9 ACK 2 3 4 5 用软件清零 在应答序列结束时 将 SSPxIF 中断标志置 1 在 CLK 下降沿将数据移入 1 RCEN 被自动清零 来自主器件的 ACK， SDAx = ACKDT = 0 6 7 用软件清零 在接收结束时 将 SSPxIF 置 1 9 不发送 ACK ACK RCEN 被自动清零 P 总线主器件 终止传输 将P位 （SSPxSTAT<4>） 和 SSPxIF 置 1 在应答序列结束时 将 SSPxIF 中断标志置 1 此时写 PEN 位 = 1 SSPOV 被置 1，因为 SSPxBUF 仍为满 8 D0 RCEN 被自动清零 ACKEN 置 1，启动应答序列， SDAx = ACKDT = 1 D7 D6 D5 D4 D3 D2 D1 接收来自从器件的数据 RCEN = 1，开始 下一次接收 来自主器件的 ACK， SDAx = ACKDT = 0 最后一位移入 SSPxSR， 并将 SSPxSR 中内容转存到 SSPxBUF 中 用软件清零 在接收结束时 将 SSPxIF 中断标志置 1 4 D7 D6 D5 D4 D3 D2 D1 接收来自从器件的数据 RCEN 被自动清零 通过对 SSPxCON2<3> 编程（RCEN = 1） 将主器件配置为接收器 A1 R/W 来自从器件的 ACK 通过对 SSPxCON2<3> 编程（RCEN = 1） 将主器件配置为接收器 图 21-29： SCLx SDAx SEN = 0 此时写 SSPxBUF， 开始发送 写 SSPxCON2<0>（SEN = 1）， 启动条件开始 写 SSPxCON2<4> 启动应答序列， SDAx = ACKDT（SSPxCON2<5>）= 0 PIC16(L)F1508/9 I2C™ 主模式波形图 （接收， 7 位地址） DS41609A_CN 第 221 页 PIC16(L)F1508/9 21.6.8 应答序列时序 21.6.9 将 SSPxCON2 寄存器的应答序列使能位 ACKEN 置 1 即 可使能应答序列。当该位被置 1 时，SCLx 引脚被拉为低 电平，应答数据位的内容输出到 SDAx 引脚上。如果用 户希望产生一个应答，则应将 ACKDT 位清零。否则， 用户应在应答序列开始前将 ACKDT 位置 1。然后波特率 发生器进行一个计满返回周期 （TBRG）的计数，随后 SCLx 引脚电平被置为无效（拉为高电平）。当 SCLx 引 脚被采样为高电平 （时钟仲裁）时，波特率发生器再进 行一个 TBRG 周期的计数。然后 SCLx 引脚被拉为低电 平。在这之后， ACKEN 位自动清零，波特率发生器关 闭， MSSP 模块进入空闲模式 （图 21-30）。 21.6.8.1 如果将 SSPxCON2 寄存器的停止序列使能位 PEN 置 1，则在接收 / 发送结束后， SDAx 引脚上将产生 停止位。在接收 / 发送结束时，SCLx 线在第 9 个时 钟的下降沿后保持低电平。当 PEN 位置 1 时，主器 件将 SDAx 线置为低电平。当 SDAx 线被采样为低 电平时，波特率发生器被重载并递减计数至 0。当波 特率发生器超时时，SCLx 引脚被拉为高电平，在一 个 T BRG（波特率发生器计满返回周期）之后，SDAx 引脚将被置为无效。当 SDAx 引脚被采样为高电平 且 SCLx 也是高电平时，SSPxSTAT 寄存器的 P 位 被置 1。另一个 T BRG 之后， PEN 位被清零，同时 SSPxIF 位被置 1 （图 21-31）。 WCOL 状态标志 21.6.9.1 如 果 在 应 答 序 列 进 行 过 程 中 用 户 写 SSPxBUF，则 WCOL 位被置 1，同时缓冲区内容不变 （未发生写 操作）。 图 21-30： 停止条件时序 WCOL 状态标志 如果在停止序列进行过程中用户写 SSPxBUF ，则 WCOL 位被置 1，同时缓冲区内容不变 （未发生写 操作）。 应答序列波形图 应答序列在此时开始， 写 SSPxCON2 ACKEN = 1，ACKDT = 0 ACKEN 自动清零 TBRG TBRG SDAx SCLx ACK D0 8 9 SSPxIF 在接收结束时 将 SSPxIF 置 1 用软件清零 用软件清零 在应答序列结束时 将 SSPxIF 置 1 注 ：TBRG = 一个波特率发生器周期。 DS41609A_CN 第 222 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 21-31： 停止条件接收或发送模式 在采样到 SDAx 为高电平后，SCLx = 1 保持一个 T BRG ， 接着 SDAx = 1 保持一个 T BRG 。P 位（SSPxSTAT<4>）置 1。 写 SSPxCON2， PEN 置 1 PEN 位（SSPxCON2<2>）被硬件清零 且 SSPxIF 位被置 1 第 9 个时钟 的下降沿 TBRG SCLx SDAx ACK P TBRG TBRG TBRG TBRG 后，SCLx 拉为高电平 在时钟脉冲上升沿前将 SDAx 置为低电平 以建立停止条件 注 ：TBRG = 一个波特率发生器周期。 21.6.10 休眠模式下的操作 21.6.13 在休眠模式下， I2C 从模块能够接收地址或数据，并且 在地址匹配或字节传输完成时，如果允许 MSSP 中断， 会将处理器从休眠状态唤醒。 21.6.11 复位的影响 复位会禁止 MSSP 模块并终止当前的数据传输。 21.6.12 多主器件模式 如果在发送过程中发生总线冲突，则发送操作停止， BF 标志被清零，SDAx 和 SCLx 线被置为无效，并且可 写入 SSPxBUF。当执行总线冲突中断服务程序时，如 果 I2C 总线空闲，用户可通过发出启动条件恢复通信。 在多主器件模式下，在检测到启动和停止条件时将产生 中断，这可用于判断总线是否空闲。停止 （P）位和启 动 （S）位 在 复 位 或 禁 止 MSSP 模 块 时清零。当 SSPxSTAT 寄存器的 P 位置 1 时，可以取得 I2C 总线的 控制权；或者，总线处于空闲状态，S 位和 P 位都清零。 当总线忙且允许 SSP 中断时，一旦发生停止条件便产生 SSP 中断。 如果在启动、重复启动、停止或应答条件过程中发生总 线冲突，则条件被中止，SDAx 和 SCLx 线被置为无效， SSPxCON2 寄存器中的相应控制位清零。当执行总线 冲突中断服务程序时，如果 I2C 总线空闲，用户可通过 发出启动条件恢复通信。 在多主器件操作中，必须监视 SDAx 线来进行仲裁，以 查看信号电平是否为期望的输出电平。此操作由硬件实 现，其结果保存在 BCLxIF 位中。 主器件将继续监视 SDAx 和 SCLx 引脚。一旦出现停止 条件， SSPxIF 位将被置 1。 可能导致仲裁失败的情况是： • • • • • 发生总线冲突时无论发送的进度如何，写入 SSPxBUF 都会从第一个数据位开始发送数据。 地址传输 数据传输 启动条件 重复启动条件 应答条件 2012 Microchip Technology Inc. 多主器件通信、总线冲突和总线仲裁 多主器件模式是通过总线仲裁来支持的。当主器件将 地址 / 数据位输出到 SDAx 引脚时，如果一个主器件在 SDAx 引脚上输出 1 （将 SDAx 引脚悬空为高电平）， 而另一个主器件输出 0，就会发生总线仲裁。当 SCLx 引脚悬空为高电平时，数据应是稳定的。如果 SDAx 引 脚上期望的数据是 1，而实际采样到的数据是 0，则发 生了总线冲突。主器件会将总线冲突中断标志 BCLxIF 置 1，并将 I2C 端口复位到空闲状态 （图 21-32）。 在多主器件模式下，通过在检测到启动条件和停止条件 时产生中断可以确定总线何时空闲。当 SSPxSTAT 寄存 器中的 P 位置 1 时，可以取得 I2C 总线的控制权；或 者，总线处于空闲状态， S 位和 P 位都清零。 初稿 DS41609A_CN 第 223 页 PIC16(L)F1508/9 图 21-32： 发送和应答时的总线冲突时序 当 SCLx = 0 时， 数据改变 SDAx 线被其他源 拉为低电平 主器件 释放 SDAx 采样 SDAx。SCLx 为高电平时， 数据与主器件驱动的不匹配。 发生了总线冲突。 SDAx SCLx 总线冲突中断标志 （BCLxIF）置 1 BCLxIF DS41609A_CN 第 224 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 21.6.13.1 启动条件期间的总线冲突 如果 SDAx 引脚在该计数周期内采样为低电平，则 BRG 复位，且 SDAx 线提前置为高电平（图 21-35）。但是， 如果 SDA 引脚采样为 1，则在 BRG 计数结束时该引脚 将被置为低电平。接着，波特率发生器被重载并递减计 数至 0 ；在此期间，如果 SCL 引脚采样到 0，则不会发 生总线冲突。在 BRG 计数结束时， SCL 引脚被置为低 电平。 启动条件期间，以下事件将导致总线冲突： 在启动条件开始时， SDA 或 SCL 被采样为低电 平 （图 21-33）。 b) SDAx 被置为低电平之前， SCL 采样为低电平 （图 21-34）。 a) 在启动条件期间， SDAx 和 SCL 引脚都会被监视。 注： 如果 SDA 引脚或 SCL 引脚已经是低电平，则发生以下 所有事件： • 中止启动条件， • BCL1IF 标志置 1，并且 • MSSP 模块复位为空闲状态 （图 21-33）。 启动条件从 SDAx 和 SCLx 引脚被置为无效开始。当 SDAx 引脚采样为高电平时，波特率发生器装入值并递 减计数。如果在 SDAx 为高电平时， SCLx 引脚采样为 低电平，则发生总线冲突，因为这表示另一个主器件在 启动条件期间试图驱动一个数据 1。 图 21-33： 在启动条件期间不会发生总线冲突，因为 两个总线主器件不可能精确地在同一时刻 发出启动条件。因此一个主器件将总是先 于另一个主器件将 SDAx 置为有效。但是 上述情况不会引起总线冲突，因为两个主 器件一定会对启动条件后的第一个地址进 行仲裁。如果地址是相同的，必须继续对 数据部分、重复启动条件或停止条件进行 仲裁。 启动条件期间的总线冲突 （仅用于 SDAx） 在 SEN 位置 1 之前 SDAx 变为低电平。 BCLxIF 置 1， 因为 SDAx = 0，SCLx = 1， 所以 S 位和 SSPxIF 位被置 1。 SDAx SCLx SDAx = 1，SCLx = 1 时， 将 SEN 置 1，使能启动条件 因为发生总线冲突，SEN 自动清零。 SSP 模块复位到空闲状态。 SEN BCLxIF SDAx 在启动条件之前 被采样到低电平。BCLxIF 置 1。 因为 SDAx = 0，SCLx = 1， 所以 S 位和 SSPxIF 位被置 1。 SSPxIF 和 BCLxIF 用软件清零 S SSPxIF SSPxIF 和 BCLxIF 用软件清零 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 225 页 PIC16(L)F1508/9 图 21-34： 启动条件期间的总线冲突 （SCLx = 0） SDAx = 0，SCLx = 1 TBRG TBRG SDAx SDAx = 1，SCLx = 1 时， 将 SEN 置 1，使能启动序列 SCLx SDAx = 0 之前 SCLx = 0， 发生总线冲突。BCLxIF 置 1。 SEN BRG 超时前 SCLx = 0， 发生总线冲突。BCLxIF 置 1。 BCLxIF 中断用软件清零 ’0’ ’0’ SSPxIF ’0’ ’0’ S 图 21-35： 启动条件期间由 SDA 仲裁引起的 BRG 复位 SDAx = 0，SCLx = 1 S置1 小于 TBRG SDAx SCLx TBRG SDAx 被其他主器件拉为低电平。 复位 BRG 并将 SDAx 置为有效。 S BRG 超时之后 将 SCLx 拉为低电平 SEN BCLxIF SSPxIF 置 1 SDAx = 1，SCLx = 1 时， 将 SEN 置 1，使能启动序列 ’0’ S SSPxIF SDAx = 0，SCLx = 1， SSPxIF 置 1 DS41609A_CN 第 226 页 初稿 中断用软件清零 2012 Microchip Technology Inc. PIC16(L)F1508/9 重复启动条件期间的总线冲突 21.6.13.2 如果 SDAx 为低电平，则已发生了总线冲突（即，另一 个主器件正试图发送一个数据 0，见图 21-36）。如果 SDAx 被采样到高电平，则 BRG 被重载并开始计数。如 果 SDAx 在 BRG 超时之前从高电平变为低电平，则不 会发生总线冲突，因为两个主器件不可能精确地在同一 时刻将 SDAx 置为有效。 在重复启动条件期间，如果发生以下情况，则会发生总 线冲突： a) b) 在 SCLx 由低电平变为高电平期间，在 SDAx 上 采样到低电平。 在 SDAx 被置为低电平之前，SCLx 变为低电平， 表示另一个主器件正试图发送一个数据 1。 如果 SCLx 在 BRG 超时之前从高电平变为低电平，且 SDAx 尚未被置为有效，那么将发生总线冲突。在此情 况下，另一个主器件在重复启动条件期间正试图发送一 个数据 1 （见图 21-37）。 当用户释放 SDAx 并允许该引脚悬空为高电平时，BRG 装入 SSPxADD 的值并递减计数至 0。接着 SCLx 引脚 被置为无效，当 SCLx 引脚采样到高电平时，对 SDAx 引脚进行采样。 图 21-36： 如果在 BRG 超时结束时 SCLx 和 SDAx 都仍然是高电 平，则 SDAx 引脚被驱动为低电平， BRG 被重载并开 始计数。在计数结束时，不管 SCLx 引脚的状态如何， SCLx 引脚都被驱动为低电平，重复启动条件结束。 重复启动条件期间的总线冲突 （情形 1） SDAx SCLx 当 SCLx 变为高电平时对 SDAx 采样。 如果 SDAx = 0，BCLxIF 置 1 并释放 SDAx 和 SCLx。 RSEN BCLxIF 用软件清零 S ’0’ SSPxIF ’0’ 图 21-37： 重复启动条件期间的总线冲突 （情形 2） TBRG TBRG SDAx SCLx BCLxIF SCLx 先于 SDAx 变为低电平， BCLxIF 置 1。释放 SDAx 和 SCLx。 中断用软件清零 RSEN ’0’ S SSPxIF 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 227 页 PIC16(L)F1508/9 21.6.13.3 停止条件期间的总线冲突 停止条件从 SDAx 被置为低电平开始。当 SDAx 采样为 低电平时，允许 SCLx 引脚悬空。当引脚被采样到高电 平（时钟仲裁）时，波特率发生器装入 SSPxADD 的值 并递减计数至 0。 BRG 超时后， SDAx 被采样。如果 SDAx 采样为低电平，则已发生总线冲突。这是因为另 一个主器件正试图发送一个数据 0 （图 21-38）。如果 在允许 SDAx 悬空为高电平前 SCLx 引脚被采样到低电 平，也会发生总线冲突。这是另一个主器件正试图发送 一个数据 0 的另外一种情况 （图 21-39）。 以下事件会导致停止条件期间发生总线冲突： a) b) SDAx 已被置为无效并允许悬空为高电平之后， SDAx 在 BRG 超时后被采样到低电平。 SCLx 引脚被置为无效之后，SCLx 在 SDAx 变成 高电平之前被采样到低电平。 图 21-38： 停止条件期间的总线冲突 （情形 1） TBRG TBRG TBRG 在 TBRG 后 SDAx 被采样为低电平， BCLxIF 置 1 SDAx SDAx 被置为低电平 SCLx PEN BCLxIF P ’0’ SSPxIF ’0’ 图 21-39： 停止条件期间的总线冲突 （情形 2） TBRG TBRG TBRG SDAx 在 SDAx 变为高电平前，SCLx 变为低电平， BCLxIF 置 1 SDAx 被置为有效 SCLx PEN BCLxIF P ’0’ SSPxIF ’0’ DS41609A_CN 第 228 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 21-3： 名称 与 I2C™ 操作相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 复位值 所在页 GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 TMR1GIE ADIE RCIE TXIE SSP1IE — TMR2IE TMR1IE 79 PIE2 OSFIE C2IE C1IE — BCL1IE NCO1IE — — 80 PIR1 TMR1GIF ADIF RCIF TXIF SSP1IF — TMR2IF TMR1IF 82 OSFIF C2IF C1IF NCO1IF — — TRISA5 — TRISA4 BCL1IF —(1) TRISA2 — TRISA1 — TRISA0 114 INTCON PIE1 PIR2 TRISA SSP1ADD SSP1BUF SSP1CON1 ADD<7:0> MSSP 接收缓冲 / 发送寄存器 WCOL SSPOV SSPEN 83 235 187* CKP SSPM<3:0> 232 SSP1CON2 GCEN ACKSTAT ACKDT ACKEN RCEN PEN RSEN SEN 233 SSP1CON3 ACKTIM PCIE SCIE BOEN SDAHT SBCDE AHEN DHEN 234 SMP CKE D/A P R/W UA BF SSP1MSK SSP1STAT 图注： 注 MSK<7:0> 235 S 231 2 — = 未实现位，读为 0。 I C™ 模式下的 MSSP 模块不使用阴影单元。 * 提供寄存器信息的页。 1： 未实现，读为 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 229 页 PIC16(L)F1508/9 21.7 波特率发生器 发生两次。指定重载信号何时置为有效的逻辑依赖于 MSSP 当前的工作模式。 MSSP 模块具有一个波特率发生器，可用于在 I 2C 和 SPI 主模式下产生时钟。波特率发生器 （BRG）重载 值放在 SSPxADD 寄存器 （寄存器 21-6）中。当发生 对 SSPxBUF 的写操作时，波特率发生器将自动开始递 减计数。 表 21-4 列出了不同的指令周期下的时钟速率以及装入 SSPxADD 的 BRG 值。 公式 21-1： 在给定操作完成时，内部时钟会自动停止计数，并且时 钟引脚将保持它的最后状态。 FOSC FCLOCK = ------------------------------------------------ SSPxADD + 1 4 图 21-40 中的内部信号“重载”会触发将 SSPxADD 值 装入 BRG 计数器。对于模块时钟线的每次振荡，这会 图 21-40： 波特率发生器框图 SSPM<3:0> SSPM<3:0> 重载 SCLx 控制 SSPxADD<7:0> 重载 SSPxCLK 注： FOSC/2 在用作 I 2 C 的波特率发生器时，值 0x00、 0x01 和 0x02 对于 SSPxADD 是无效的。这 是实现限制。 表 21-4： 注 BRG 递减计数器 使用 BRG 的 MSSP 时钟速率 FOSC FCY BRG 值 FCLOCK （两次 BRG 计满返回） 16 MHz 4 MHz 09h 400 kHz(1) 16 MHz 4 MHz 0Ch 308 kHz 16 MHz 4 MHz 27h 100 kHz 4 MHz 1 MHz 09h 100 kHz 1： 虽然 I2C 接口各方面都不符合 400 kHz I2C 规范（该规范适用于大于 100 kHz 的频率），但在需要较高频率 的应用场合可以慎重使用。 DS41609A_CN 第 230 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 21-1： SSPSTAT：SSP 状态寄存器 R/W-0/0 R/W-0/0 R-0/0 R-0/0 R-0/0 R-0/0 R-0/0 R-0/0 SMP CKE D/A P S R/W UA BF bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 SMP：SPI 数据输入采样位 SPI 主模式： 1 = 在数据输出时间的末端采样输入数据 0 = 在数据输出时间的中间采样输入数据 SPI 从模式： 当 SPI 工作在从模式时，必须将 SMP 清零 在 I2C 主模式或从模式下： 1 = 禁止标准速度模式下的压摆率控制 （100 kHz 和 1 MHz） 0 = 使能高速模式下的压摆率控制 （400 kHz） bit 6 CKE：SPI 时钟边沿选择位 （仅限 SPI 模式） 在 SPI 主模式或从模式下： 1 = 时钟状态从有效转换到空闲时发送 0 = 时钟状态从空闲转换到有效时发送 仅在 I2C™ 模式下： 1 = 使能输入逻辑以使阈值符合 SMBus 规范 0 = 禁止 SMBus 特定输入 bit 5 bit 4 D/A：数据 / 地址位 （仅限 I2C 模式） 1 = 指示上一个接收或发送的字节是数据 0 = 指示上一个接收或发送的字节是地址 P：停止位 （仅限 I2C 模式。在 MSSP 模块被禁止且 SSPEN 被清零时，该位会被清零。） 1 = 指示上次检测到停止位 （该位在复位时为 0） 0 = 上次未检测到停止位 bit 3 S：启动位 （仅限 I2C 模式。在 MSSP 模块被禁止且 SSPEN 被清零时，该位会被清零。） 1 = 指示上次检测到启动位 （该位在复位时为 0） 0 = 上次未检测到启动位 bit 2 R/W：读 / 写位信息 （仅限 I2C 模式） 该位保存上一次地址匹配后的 R/W 位信息。该位仅在从地址匹配到出现下一个启动位、停止位或非 ACK 位之间 有效。 在 I2C 从模式下： 1=读 0=写 在 I2C 主模式下： 1 = 正在进行发送 0 = 未进行发送 将该位与 SEN、 RSEN、 PEN、 RCEN 或 ACKEN 进行逻辑或运算将指示 MSSP 是否处于空闲模式。 bit 1 UA：更新地址位 （仅限 10 位 I2C 模式） 1 = 指示用户需要更新 SSPxADD 寄存器中的地址 0 = 不需要更新地址 bit 0 BF：缓冲区满状态位 接收 （SPI 和 I2C 模式）： 1 = 接收完成， SSPxBUF 已满 0 = 接收未完成， SSPxBUF 为空 发送 （仅限 I2C 模式）： 1 = 数据发送正在进行 （不包括 ACK 位和停止位）， SSPxBUF 为满 0 = 数据发送完成 （不包括 ACK 位和停止位）， SSPxBUF 为空 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 231 页 PIC16(L)F1508/9 寄存器 21-2： SSPxCON1：SSP 控制寄存器 1 R/C/HS-0/0 R/C/HS-0/0 R/W-0/0 R/W-0/0 WCOL SSPOV SSPEN CKP R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 SSPM<3:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 HS = 硬件置 1 位 C = 用户清零位 bit 7 WCOL：写冲突检测位 主模式： 1 = 当 I2C 不满足启动发送数据的条件时，试图向 SSPxBUF 寄存器写入数据 0 = 未发生冲突 从模式： 1 = 正在发送前一个字时，又有数据写入 SSPxBUF 寄存器 （必须用软件清零） 0 = 未发生冲突 bit 6 SSPOV：接收溢出指示位 (1) 在 SPI 模式下： 1 = SSPxBUF 寄存器中仍保存前一数据时，又接收到一个新的字节。如果发生溢出，SSPxSR 中的数据会丢失。溢出只会在从模式下 发生。在从模式下，即使只是发送数据，用户也必须读 SSPxBUF，以避免将溢出位置 1。在主模式下，溢出位不会被置 1，因为 每次接收 （和发送）新数据都是通过写入 SSPxBUF 寄存器启动的 （必须用软件清零）。 0 = 无溢出 2 在 I C 模式下： 1 = SSPxBUF 寄存器中仍保存前一字节时，又接收到一个新的字节。在发送模式下， SSPOV 是 “无关位”（必须用软件清零）。 0 = 无溢出 bit 5 SSPEN：同步串口使能位 在两种模式下，当使能时，必须将这些引脚正确地配置为输入或输出 在 SPI 模式下： 1 = 使能串口并将 SCKx、 SDOx、 SDIx 和 SSx 配置为串口引脚源 (2) 0 = 禁止串口并将上述引脚配置为 I/O 端口引脚 在 I2C 模式下： 1 = 使能串口并将 SDAx 和 SCLx 引脚配置为串口引脚源 (3) 0 = 禁止串口并将上述引脚配置为 I/O 端口引脚 bit 4 CKP：时钟极性选择位 在 SPI 模式下： 1 = 时钟的空闲状态为高电平 0 = 时钟的空闲状态为低电平 在 I2C 从模式下： SCLx 释放控制 1 = 使能时钟 0 = 保持时钟为低电平 （时钟延长）（用来确保数据建立时间。） 在 I2C 主模式下： 在此模式下未使用 bit 3-0 SSPM<3:0>：同步串口模式选择位 0000 = SPI 主模式，时钟 = FOSC/4 0001 = SPI 主模式，时钟 = FOSC/16 0010 = SPI 主模式，时钟 = FOSC/64 0011 = SPI 主模式，时钟 = TMR2 输出 /2 0100 = SPI 从模式，时钟 = SCKx 引脚，使能 SS 引脚控制 0101 = SPI 从模式，时钟 = SCKx 引脚，禁止 SS 引脚控制， SSx 可用作 I/O 引脚 0110 = I2C 从模式， 7 位地址 0111 = I2C 从模式， 10 位地址 1000 = I2C 主模式，时钟 = FOSC / (4 * (SSPxADD+1))(4) 1001 = 保留 1010 = SPI 主模式，时钟 = FOSC/(4 * (SSPxADD+1))(5) 1011 = I2C 固件控制的主模式 （从器件空闲） 1100 = 保留 1101 = 保留 1110 = I2C 从模式， 7 位地址，并允许启动位和停止位中断 1111 = I2C 从模式， 10 位地址，并允许启动位和停止位中断 注 1： 2： 3： 4： 5： 在主模式下，溢出位不会被置 1，因为每次接收 （和发送）新数据都是通过写入 SSPxBUF 寄存器启动的。 当使能时，必须将这些引脚正确地配置为输入或输出。 当使能时，必须将 SDAx 和 SCLx 引脚配置为输入引脚。 对于 I2C 模式，不支持 SSPxADD 值 0、 1 或 2。 不支持 SSPxADD 值 0。改为使用 SSPM = 0000。 DS41609A_CN 第 232 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 21-3： SSPxCON2：SSP 控制寄存器 2 R/W-0/0 R-0/0 R/W-0/0 R/S/HS-0/0 R/S/HS-0/0 R/S/HS-0/0 R/S/HS-0/0 R/W/HS-0/0 GCEN ACKSTAT ACKDT ACKEN RCEN PEN RSEN SEN bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 HC = 硬件清零位 S = 用户置 1 位 bit 7 GCEN：广播呼叫使能位 （仅限 I2C 从模式） 1 = 当 SSPxSR 接收到广播呼叫地址 （0x00 或 00h）时允许中断 0 = 禁止广播呼叫地址 bit 6 ACKSTAT：应答状态位 （仅限 I2C 模式） 1 = 未接收到应答 0 = 接收到应答 bit 5 ACKDT：应答数据位 （仅限 I2C 模式） 在接收模式下： 当用户在接收结束时发出一个应答序列时要发送的值 1 = 无应答 0 = 应答 bit 4 ACKEN：应答序列使能位 （仅限 I2C 主模式） 在主接收模式下： 1 = 在 SDAx 和 SCLx 引脚上发出应答序列，并发送 ACKDT 数据位。由硬件自动清零。 0 = 应答序列空闲 bit 3 RCEN：接收使能位 （仅限 I2C 主模式） 1 = 使能 I2C 接收模式 0 = 接收空闲 bit 2 PEN：停止条件使能位 （仅限 I2C 主模式） SCKx 释放控制： 1 = 在 SDAx 和 SCLx 引脚上发出停止条件。由硬件自动清零。 0 = 停止条件空闲 bit 1 RSEN：重复启动条件使能位 （仅限 I2C 主模式） 1 = 在 SDAx 和 SCLx 引脚上发出重复启动条件。由硬件自动清零。 0 = 重复启动条件空闲 bit 0 SEN：启动条件使能位 （仅限 I2C 主模式） 在主模式下： 1 = 在 SDAx 和 SCLx 引脚上发出启动条件。由硬件自动清零。 0 = 启动条件空闲 在从模式下： 1 = 为从发送和从接收 （已使能延长）使能时钟延长 0 = 禁止时钟延长 注 1： 对于 ACKEN、RCEN、PEN、RSEN 和 SEN 位：如果 I2C 模块不处于空闲模式，该位可能不会被置 1（不 支持并行操作），并且可能不会写入 SSPxBUF （或禁止写入 SSPxBUF）。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 233 页 PIC16(L)F1508/9 寄存器 21-4： SSPxCON3：SSP 控制寄存器 3 R-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 ACKTIM PCIE SCIE BOEN SDAHT SBCDE AHEN DHEN bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 ACKTIM：应答时间状态位 （仅限 I2C 模式） (3) 1 = 指示 I2C 总线处于应答序列中，在 SCLx 时钟的第 8 个下降沿置 1 0 = 不处于应答序列中，在 SCLx 时钟的第 9 个上升沿清零 bit 6 PCIE：停止条件中断允许位 （仅限 I2C 模式） 1 = 在检测到停止条件时允许中断 0 = 禁止检测到停止条件时的中断 (2) bit 5 SCIE：启动条件中断允许位 （仅限 I2C 模式） 1 = 在检测到启动或重复启动条件时允许中断 0 = 禁止检测到启动条件时的中断 (2) bit 4 BOEN：缓冲区改写使能位 在 SPI 从模式下：(1) 1 = SSPxBUF 在每次新的数据字节移入时更新，并忽略 BF 位 0 = 如果在接收到新字节时 SSPxSTAT 寄存器的 BF 位已置 1，则 SSPxCON1 寄存器的 SSPOV 位会置 1，并且不会更新缓冲区 在 I2C 主模式下： 该位被忽略。 在 I2C 从模式下： 1 = 仅当 BF 位 = 0 时，在接收到地址 / 数据字节时，更新 SSPxBUF 并产生 ACK 信号，忽略 SSPOV 位的状态。 0 = 只有在 SSPOV 清零时才更新 SSPxBUF bit 3 SDAHT：SDAx 保持时间选择位 （仅限 I2C 模式） 1 = 在 SCLx 的下降沿之后，在 SDAx 上最少有 300 ns 的保持时间 0 = 在 SCLx 的下降沿之后，在 SDAx 上最少有 100 ns 的保持时间 bit 2 SBCDE：从模式总线冲突检测使能位 （仅限 I2C 从模式） 如果在 SCLx 的上升沿，在模块输出高电平状态时采样到 SDAx 为低电平，则 PIR2 寄存器的 BCLxIF 位会置 1，总线会变为空闲状态 1 = 允许从器件总线冲突中断 0 = 禁止从器件总线冲突中断 bit 1 AHEN：地址保持使能位 （仅限 I2C 从模式） 1 = 在所接收匹配地址字节的第 8 个 SCLx 下降沿之后，SSPxCON1 寄存器的 CKP 位将清零，SCLx 将保持低电平。 0 = 禁止地址保持 bit 0 DHEN：数据保持使能位 （仅限 I2C 从模式） 1 = 在所接收数据字节的第 8 个 SCLx 下降沿之后，从器件硬件清零 SSPxCON1 寄存器的 CKP 位，而 SCLx 则保持低电平。 0 = 禁止数据保持 注 1： 用于菊花链 SPI 操作，使用户可以忽略除最后一个接收到的字节之外的所有字节。在接收到新字节且 BF = 1 时， SSPOV 仍然会置 1，但硬件会继续将最新字节写入 SSPxBUF。 2： 在启动和停止条件检测明确列为使能的从模式下，该位没有任何作用。 3： ACKTIM 状态位仅在 AHEN 位或 DHEN 位置 1 时有效。 DS41609A_CN 第 234 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 21-5： R/W-1/1 SSPxMSK：SSP 掩码寄存器 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 R/W-1/1 MSK<7:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-1 MSK<7:1>：掩码位 1 = 接收到的地址 bit n 与 SSPxADD<n> 相比较来检测 I2C 模式下地址是否匹配 0 = 接收到的地址 bit n 不用于检测 I2C 模式下地址是否匹配 bit 0 MSK<0>：用于 I2C 从模式， 10 位地址的掩码位 I2C 从模式， 10 位地址 （SSPM<3:0> = 0111 或 1111）： 1 = 接收到的地址 bit 0 与 SSPxADD<0> 相比较来检测 I2C 模式下地址是否匹配 0 = 接收到的地址 bit 0 不用于检测 I2C 模式下地址是否匹配 I2C 从模式， 7 位地址，该位被忽略 寄存器 21-6： R/W-0/0 SSPxADD：MSSP 地址和波特率寄存器 （I2C 模式） R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 ADD<7:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 主模式： bit 7-0 ADD<7:0>：波特率时钟分频比位 SCLx 引脚时钟周期 = ((ADD<7:0> + 1) * 4)/FOSC 10 位从模式——高位地址字节： bit 7-3 未使用：不使用高位地址字节。该寄存器的位状态为 “无关”。主器件发送的位格式由 I2C 规范确定， 必须等于 11110。但是，那些位通过硬件进行比较，并且不受该寄存器中的值影响。 bit 2-1 ADD<2:1>：10 位地址的高 2 位 bit 0 未使用：在此模式下未使用。位状态为 “无关”。 10 位从模式——低位地址字节： bit 7-0 ADD<7:0>：10 位地址的低 8 位 7 位从模式： bit 7-1 ADD<7:1>：7 位地址 bit 0 未使用：在此模式下未使用。位状态为 “无关”。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 235 页 PIC16(L)F1508/9 注： DS41609A_CN 第 236 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 22.0 增强型通用同步 / 异步收发器 （EUSART） EUSART 模块具备以下功能： • • • • • • • • • • • 增强型通用同步 / 异步收发器 （EUSART）模块是一种 串行 I/O 通信外设。它包含用来完成与器件程序执行无 关的输入或输出串行数据传输所需的所有时钟发生器、 移位寄存器和数据缓冲区等。EUSART 也可称为串行通 信接口 （Serial Communication Interface， SCI），可 配置为全双工异步系统或半双工同步系统。全双工模式 可用来与外设系统通信，如 CRT 终端和个人计算机。半 双工同步模式用于与外设通信，如 A/D 或 D/A 集成电 路、串行 EEPROM 或其他单片机。这些器件通常不具 备用以产生波特率的内部时钟，并需要由主同步器件提 供外部时钟信号。 全双工异步收发 双字符输入缓冲区 单字符输出缓冲区 可编程 8 位或 9 位字符长度 9 位模式下的地址检测 输入缓冲区溢出错误检测 接收字符帧错误检测 半双工同步主模式 半双工同步从模式 同步模式下的可编程时钟极性 休眠模式下的操作 EUSART 模块还具备以下特性，使其成为局域互联网 （Local Interconnect Network，LIN）总线系统的理想 选择： • 自动检测和波特率校准 • 接收到间隔字符时唤醒 • 13 位间隔字符发送 EUSART 发送器和接收器的框图如图 22-1 和图 22-2 所示。 图 22-1： EUSART 发送框图 数据总线 TXIE 中断 TXREG 寄存器 TXIF 8 TX/CK 引脚 MSb LSb (8) 0 引脚缓冲和控制 TRMT SPEN • • • 发送移位寄存器（TSR） TXEN 波特率发生器 FOSC TX9 n BRG16 +1 SPBRGH ÷n SPBRGL 倍频值 x4 x16 x64 SYNC 1 X 0 0 0 BRGH X 1 1 0 0 BRG16 X 1 0 1 0 2012 Microchip Technology Inc. TX9D 初稿 DS41609A_CN 第 237 页 PIC16(L)F1508/9 图 22-2： EUSART 接收框图 SPEN CREN RX/DT 引脚 波特率发生器 FOSC BRG16 SPBRGH SPBRGL 倍频值 x4 停止 数据恢复 x16 x64 SYNC 1 X 0 0 0 BRGH X 1 1 0 0 BRG16 X 1 0 1 0 RCIDL RSR 寄存器 MSb 引脚缓冲和控制 +1 OERR (8) ••• 7 LSb 1 0 启动 RX9 ÷n n FERR RX9D RCREG 寄存器 8 FIFO 数据总线 RCIF RCIE 中断 EUSART 模块的操作由以下 3 个寄存器控制： • 发送状态和控制寄存器 （TXSTA） • 接收状态和控制寄存器 （RCSTA） • 波特率控制寄存器 （BAUDCON） 这些寄存器的详细信息请分别参见寄存器 22-1、 寄存器 22-2 和寄存器 22-3。 当未使能接收器或发送器部分时，对应的 RX 或 TX 引 脚可用于通用输入和输出。 DS41609A_CN 第 238 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 22.1 EUSART 异步模式 22.1.1.2 向 TXREG 寄存器写入一个字符时启动发送。如果这是 首字符，或前一个字符被完全从 TSR 中送出，TXREG 中的数据就立即被传送到 TSR 寄存器。如果 TSR 中仍 保 存前 一 个字 符 的全 部 或 部分，则新 字 符被 保 存在 TXREG 中，直到前一个字符的停止位被发送。之后， 在 TXREG 中等待的字符在停止位发送后 1 个 TCY 内被 传送到 TSR 中。 TXREG 中的数据被传送到 TSR 后， 启动位、数据位和停止位的序列发送立即开始。 EUSART 采用标准不归零（non-return-to-zero，NRZ） 格式发送和接收数据。 NRZ 实现为两种电平：VOH 标 记状态 （mark state）代表 “1”数据位，而 VOL 空格 状态 （space state）代表 “0”数据位。 NRZ 指的是 连续发送具有相同值的数据位时，输出电平始终保持不 变，而不会在发送完每个位之后回到中间电平。NRZ 发 送端口在标记状态空闲。每个字符发送包含 1 个启动位 及随后的 8 个或 9 个数据位，并始终由 1 个或多个停 止位终止。启动位始终是一个空格，停止位始终是标 记。最常见的数据格式为 8 位。每个发送位保持时间为 1/( 波特率 )。使用片上专用 8 位 /16 位波特率发生器从 系统振荡器产生标准波特率频率。波特率配置示例请参 见表 22-5。 22.1.1.3 22.1.1.4 EUSART 异步发送器 使能发送器 EUSART 发送器可通过配置以下 3 个控制位使能为异步 操作： 将 PIE1 寄存器的 TXIE 中断允许位置 1 可允许 TXIF 中 断。但是，只要 TXREG 为空，无论 TXIE 中断允许位 的状态如何， TXIF 标志位就会被置 1。 • TXEN = 1 • SYNC = 0 • SPEN = 1 要在发送数据时使用中断，应只在仍有数据要发送时才 将 TXIE 位置 1。在将发送的最后一个字符写入 TXREG 后应清零 TXIE 中断允许位。 假定所有其他 EUSART 控制位均处于其默认状态。 将 TXSTA 寄存器的 TXEN 位置 1 使能 EUSART 的发送 器电路。清零 TXSTA 寄存器的 SYNC 位将 EUSART 配 置为异步操作。将 RCSTA 寄存器的 SPEN 位置 1 使能 EUSART 并自动将 TX/CK I/O 引脚配置为输出。如果 TX/CK 引脚与模拟外设共用，则必须通过清零相应的 ANSEL 位禁止模拟 I/O 功能。 注： 发送中断标志 只要 EUSART 发送器被使能且 TXREG 中没有等待发 送的字符，PIR1 寄存器的 TXIF 中断标志位就被置 1。 换句话说，只有在 TSR 正在处理字符且 TXREG 中还 有一个排队等待发送的新字符时， TXIF 位才被清零。 写入 TXREG 后并不立即清零 TXIF 标志位，而是在之 后的第二个指令周期将其清零。写入 TXREG 后立即查 询 TXIF 位将返回无效结果。TXIF 位是只读位，不能用 软件置 1 或清零。 图 22-1 给出了 EUSART 发送器框图。发送器的核心是 串行发送移位寄存器（Transmit Shift Register，TSR）， 该寄存器不可用软件直接访问。TSR 从发送缓冲区（即 TXREG 寄存器）取得数据。 22.1.1.1 发送数据极性 可通过 BAUDCON 寄存器的 SCKP 位来控制发送数据 的极性。该位的默认状态为 0，选择高电平有效发送空 闲和数据位。将 SCKP 位设置为 1 将发送数据的极性 取反，从而选择低电平有效空闲和数据位。SCKP 位仅 在异步模式下控制发送数据的极性。在同步模式下， SCKP 位有不同的功能。请参见第 22.4.1.2 节 “时钟 极性”。 EUSART 先发送和接收 LSb。 EUSART 的发送器和接 收器在功能上是相互独立的，但它们的数据格式和波特 率相同。硬件不支持奇偶校验，但可通过软件实现并作 为第 9 个数据位存储。 22.1.1 发送数据 TXEN 中断允许位置 1 时，TXIF 发送器中 断标志位置 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 239 页 PIC16(L)F1508/9 22.1.1.5 TSR 状态 22.1.1.7 TXSTA 寄存器的 TRMT 位指示 TSR 寄存器的状态。该 位是只读位。TSR 寄存器为空时，TRMT 位置 1，而当 一个字符从 TXREG 传送到 TSR 寄存器中时，该位清 零。 TRMT 位将保持清零，直到所有位移出 TSR 寄存 器。该位不与任何中断逻辑关联，因此用户必须查询该 位以确定 TSR 的状态。 注： 1. 2. 3. TSR 寄存器不映射到数据存储器中，因此 用户无法使用。 4. 22.1.1.6 发送 9 位字符 5. EUSART 支持 9 位字符发送。当 TXSTA 寄存器的 TX9 位置 1 时， EUSART 将在发送每个字符时移出 9 位。 TXSTA 寄存器的 TX9D 位是第 9 个数据位，也是最高 有效位。发送 9 位数据时， TX9D 数据位必须先于低 8 位写入 TXREG。写入 TXREG 后，所有 9 个位将被立 即传送到 TSR 移位寄存器中。 6. 7. 有多个接收器时，可使用一种特殊的 9 位地址模式。关 于地址模式的更多信息，请参见第 22.1.2.7 节 “地址 检测”。 图 22-3： 8. 异步发送设置 初始化 SPBRGH 和 SPBRGL 寄存器对以及 BRGH 和 BRG16 位，获得所需的波特率 （见 第22.3节“EUSART波特率发生器（BRG）”）。 通过清零 SYNC 位并将 SPEN 位置 1，使能异步 串口。 如果需要 9 位发送，将 TX9 控制位置 1。接收器 置于地址检测模式时，第 9 个数据位置 1 表示低 8 个数据位为地址。 如果需要将发送数据的极性取反，将 SCKP 位 置 1。 将 TXEN 控制位置 1 使能发送。这将导致 TXIF 中断标志位置 1。 如果需要中断，将 PIE1 寄存器的 TXIE 中断允许 位置 1。如果 INTCON 寄存器的 GIE 和 PEIE 位 也置 1，则立即产生中断。 如果选择了 9 位发送，应将第 9 位装入 TX9D 数 据位。 将 8 位数据装入 TXREG 寄存器。这将启动发送。 异步发送 写入 TXREG 第 1 个字 BRG 输出 （移位时钟） TX/CK 引脚 启动位 bit 1 bit 7/8 停止位 第 1 个字 TXIF 位 （发送缓冲 寄存器空标志） 1 TCY 第 1 个字 发送移位寄存器 TRMT 位 （发送移位 寄存器空标志） 图 22-4： bit 0 异步发送 （背对背） 写入 TXREG BRG 输出 （移位时钟） 第 1 个字 TX/CK 引脚 TXIF 位 （发送缓冲 寄存器空标志） TRMT 位 （发送移位 寄存器空标志） 注： 第 2 个字 启动位 bit 0 1 TCY bit 1 第 1 个字 bit 7/8 停止位 启动位 bit 0 第 2 个字 1 TCY 第 1 个字 发送移位寄存器 第 2 个字 发送移位寄存器 此时序图表示的是两次连续的发送。 DS41609A_CN 第 240 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 22-1： 与异步发送相关的寄存器汇总 名称 Bit 7 Bit 6 ABDOVF GIE PIE1 PIR1 BAUDCON INTCON RCSTA Bit 2 Bit 1 Bit 0 寄存器 所在页 BRG16 — WUE ABDEN 248 IOCIE TMR0IF INTF IOCIF 78 TXIE SSP1IE — TMR2IE TMR1IE 79 RCIF TXIF SSP1IF — TMR2IF TMR1IF 82 SREN CREN ADDEN FERR OERR RX9D 247 Bit 5 Bit 4 Bit 3 RCIDL — SCKP PEIE TMR0IE INTE TMR1GIE ADIE RCIE TMR1GIF ADIF SPEN RX9 SPBRGL BRG<7:0> 249* SPBRGH BRG<15:8> 249* TRISC TRISC7 TXREG TXSTA * TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 EUSART 发送数据寄存器 CSRC 图注： TRISC6 TX9 TXEN 122 239* SYNC SENDB BRGH TRMT TX9D 246 — = 未实现位，读为 0。异步发送不使用阴影单元。 提供寄存器信息的页。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 241 页 PIC16(L)F1508/9 22.1.2 EUSART 异步接收器 22.1.2.2 异步模式通常用于 RS-232 系统中。图 22-2 给出了接 收器框图。数据在 RX/DT 引脚上接收并驱动数据恢复 模块。数据恢复模块实际上是一个高速移位器，工作频 率为 16 倍波特率，而串行接收移位寄存器 （Receive Shift Register， RSR）工作频率为比特率。所有 8 位 或 9 位 字 符 移 入 后 被 立 即 传 送 到 双 字 符 的 先 进先出 （First-In-First-Out， FIFO）存储区中。 FIFO 缓冲区 允许先接收 两个完整字符 和第三个字符的 开始部分 后，再启动软件服务 EUSART 接收器。 FIFO 和 RSR 寄存器不能直接用软件访问。通过 RCREG 寄存器访 问接收数据。 接收器的数据恢复电路在第一位的下降沿启动字符接 收。第一位也称启动 （Start）位，始终为零。数据恢复 电路计数传输半个位的时间至启动位的中点并验证该位 是否仍为零。如果该位非零，则数据恢复电路中止字符 接收，不产生错误，并恢复寻找启动位的下降沿。如果 启动位被验证为零，则数据恢复电路计数一整个位时间 至下个位的中点。该位被一个择多检测电路采样，其结 果（0 或 1）被移入 RSR。重复此过程直到所有数据位 均被采样并移入 RSR。最后一个位时间被测量且其电平 被采样。此为停止 （Stop）位，始终为 1。如果数据恢 复电路在停止位处采样到 0，则置 1 此字符的帧错误标 志位，否则清零此字符的帧错误标志位。关于帧错误的 更多信息，请参见第 22.1.2.4 节 “接收帧错误”。 使能接收器 22.1.2.1 EUSART 接收器可通过配置以下 3 个控制位使能为异步 操作： 所有数据位和停止位被接收后，RSR 中的字符就被立即 传送到 EUSART 接收 FIFO，且 PIR1 寄存器的 RCIF 中 断标志位被置 1。读取 RCREG 寄存器时，FIFO 中顶部 的字符被送出 FIFO。 • CREN = 1 • SYNC = 0 • SPEN = 1 注： 假定所有其他 EUSART 控制位均处于其默认状态。 将 RCSTA 寄存器的 CREN 位置 1 使能 EUSART 的接 收器电路。清零 TXSTA 寄存器的 SYNC 位将 EUSART 配置为异步操作。将 RCSTA 寄存器的 SPEN 位置 1 可 使能 EUSART。编程人员必须将相应的 TRIS 位置 1， 将 RX/DT I/O 引脚配置为输入。 注： 接收数据 22.1.2.3 如果接收 FIFO 溢出，在溢出条件被清除 前不会接收更多字符。关于溢出错误的更 多信息，请参见第 22.1.2.5 节“接收溢出 错误”。 接收中断 只要 EUSART 接收器被使能且接收 FIFO 中存在未被 读取的字符， PIR1 寄存器的 RCIF 中断标志位就会被 置 1。 RCIF 中断标志位是只读位，不能用软件置 1 或 清零。 如果 RX/DT 功能位于模拟引脚上，则必须 清零相应的 ANSEL 位使接收器工作。 将以下位置 1 可允许 RCIF 中断： • PIE1 寄存器的 RCIE 中断允许位 • INTCON 寄存器的 PEIE 外设中断允许位 • INTCON 寄存器的 GIE 全局中断允许位 当 FIFO 中存在未被读取的字符时，无论中断允许位的 状态如何， RCIF 中断标志位均会被置 1。 DS41609A_CN 第 242 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 22.1.2.4 接收帧错误 22.1.2.7 接收 FIFO 缓冲区中的每个字符都有相应的帧错误状态 位。帧 错 误 表 明 在 预 期 时 间 内 未 见 到 停 止 位。通 过 RCSTA 寄存器的 FERR 位可访问帧错误状态。 FERR 位表示接收 FIFO 中顶部的未读字符的状态。因此，在 读取 RCREG 前必须先读 FERR 位。 当多个接收器共用同一条传输线时（如在 RS-485 系统 中），有一个特殊的地址检测模式可供使用。将 RCSTA 寄存器的 ADDEN 位置 1 可使能地址检测。 地址检测要求接收 9 位字符。使能地址检测时，只有 第 9 个数据位置 1 的字符会被传送到接收 FIFO 缓冲 区，并将 RCIF 中断标志位置 1。所有其他字符均被 忽略。 FERR 位是只读位，只用于接收 FIFO 中顶部的未读 字符。帧错误 （FERR = 1）并不会禁止接收更多字 符。此时不必将 FERR 位清零。从 FIFO 缓冲区读出 下一个字符将使 FIFO 进入下一个字符和下一个相应 的帧错误。 接收到地址字符后，用户软件可判断地址是否与自身匹 配。地址匹配时，发生下一个停止位前，用户软件必须 通过清零 ADDEN 位禁止地址检测。当用户软件根据所 使用的报文协议检测到报文的末尾时，软件将 ADDEN 位置 1，将接收器重新置于地址检测模式。 将 RCSTA 寄存器的 SPEN 位清零可复位 EUSART， 这样就可将 FERR 位强制清零。将 RCSTA 寄存器的 CREN 位清零不影响 FERR 位。自身产生的帧错误不 会产生中断。 注： 22.1.2.5 地址检测 如果接收 FIFO 中的所有接收字符均有帧 错误，反复读取 RCREG 不会将 FERR 位 清零。 接收溢出错误 接收 FIFO 缓冲区可容纳两个字符。在访问 FIFO 前接 收 到 完 整 的 第 三 个 字 符 时 会 产 生 溢 出 错 误。此 时， RCSTA 寄存器的 OERR 位置 1。 FIFO 缓冲区中已有 的字符可被读出，但溢出错误被清除前不能再接收其他 字符。将 RCSTA 寄存器的 CREN 位清零或通过将 RCSTA 寄存器的 SPEN 位清零复位 EUSART，可清除 该错误。 22.1.2.6 接收 9 位字符 EUSART 支持 9 位字符接收。当 RCSTA 寄存器的 RX9 位置 1 时，EUSART 将在接收每个字符时将 9 个位移 入 RSR。RCSTA 寄存器的 RX9D 位是第 9 位，也是 接收 FIFO 顶部未读字符的最高有效数据位。从接收 FIFO 缓冲区读取 9 位数据时，在读取 RCREG 的低 8 位前必须先读取 RX9D 数据位。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 243 页 PIC16(L)F1508/9 22.1.2.8 异步接收设置 22.1.2.9 初始化 SPBRGH 和 SPBRGL 寄存器对以及 BRGH 和 BRG16 位，获得所需的波特率 （见 第22.3节“EUSART波特率发生器（BRG）”）。 2. 清零 RX 引脚的 ANSEL 位 （如适用）。 3. 将 SPEN 位置 1 使能串口。SYNC 位必须清零才 能进行异步操作。 4. 如果需要中断，将 PIE1 寄存器的 RCIE 位以及 INTCON 寄存器的 GIE 和 PEIE 位置 1。 5. 如果需要接收 9 位数据，将 RX9 位置 1。 6. 将 CREN 位置 1 使能接收。 7. 当字符从 RSR 被移入接收缓冲区时，RCIF 中断 标志位将被置 1。如果 RCIE 中断允许位也置 1， 则产生中断。 8. 读取 RCSTA 寄存器取得错误标志和第 9 个数据 位 （9 位数据接收使能时）。 9. 读取 RCREG 寄存器从接收缓冲区取得接收数据 的低 8 位。 10. 发生溢出时，通过清零 CREN 接收器使能位清零 OERR 标志位。 该模式通常用于 RS-485 系统中。设置使能地址检测的 异步接收的步骤如下： 1. 图 22-5： 9 位地址检测模式设置 初始化 SPBRGH 和 SPBRGL 寄存器对以及 BRGH 和 BRG16 位，获得所需的波特率 （见 第22.3节“EUSART波特率发生器（BRG）”）。 2. 清零 RX 引脚的 ANSEL 位 （如适用）。 3. 将 SPEN 位置 1 使能串口。SYNC 位必须清零才 能进行异步操作。 4. 如果需要中断，将 PIE1 寄存器的 RCIE 位以及 INTCON 寄存器的 GIE 和 PEIE 位置 1。 5. 将 RX9 位置 1 使能 9 位接收。 6. 将 ADDEN 位置 1 使能地址检测。 7. 将 CREN 位置 1 使能接收。 8. 当第 9 位置 1 的字符从 RSR 被移入接收缓冲区 时，RCIF 中断标志位将被置 1。如果 RCIE 中断 允许位也置 1，则产生中断。 9. 读取 RCSTA 寄存器取得错误标志。第 9 个数据 位将始终置 1。 10. 读取 RCREG 寄存器从接收缓冲区取得接收数据 的低 8 位。软件将判断此地址是否是器件地址。 11. 发生溢出时，通过清零 CREN 接收器使能位清零 OERR 标志位。 12. 如果器件被寻址，将 ADDEN 位清零以允许所有 接收到的数据被送入接收缓冲区并产生中断。 1. 异步接收 启动位 bit 0 RX/DT 引脚 bit 1 bit 7/8 停止位 启动位 bit 0 bit 7/8 停止位 启动位 bit 7/8 停止位 接收移位寄存器 接收缓冲寄存器 RCIDL 第 1 个字 RCREG 第 2 个字 RCREG 读接收 缓冲寄存器 RCREG RCIF （中断标志） OERR 位 CREN 注： 此时序图显示了在 RX 输入引脚上顺序接收的 3 个字。在第 3 个字后读 RCREG （接收缓冲区）会使 OERR （溢出）位置 1。 DS41609A_CN 第 244 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 22-2： 与异步接收相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 ABDOVF RCIDL — SCKP BRG16 — WUE ABDEN 248 GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 PIE1 TMR1GIE ADIE RCIE TXIE SSP1IE — TMR2IE TMR1IE 79 PIR1 TMR1GIF ADIF RCIF TXIF SSP1IF — TMR2IF TMR1IF 名称 BAUDCON INTCON EUSART 接收数据寄存器 RCREG RCSTA SPEN RX9 SREN SPBRGL CREN ADDEN FERR OERR RX9D BRG<7:0> SPBRGH 82 242* 247 249* BRG<15:8> 249* TRISC TRISC7 TRISC6 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 122 TXSTA CSRC TX9 TXEN SYNC SENDB BRGH TRMT TX9D 246 图注： * — = 未实现位，读为 0。异步接收不使用阴影单元。 提供寄存器信息的页。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 245 页 PIC16(L)F1508/9 异步操作的时钟精度 22.2 第 一 种（ 推 荐 ）方 法 使 用 O S C T U N E 寄 存 器 调 整 INTOSC 输出。调整 OSCTUNE 寄存器的值可对系统时 钟源的分辨率进行微调。更多信息，请参见第 5.2.2 节 “内部时钟源”。 内部振荡器模块输出 （INTOSC）在出厂时做了校准。 但是，VDD 或温度变化时，INTOSC 频率有可能漂移， 这将直接影响异步波特率。有两种方法可用来调整波特 率时钟，但它们都需要某种参考时钟源。 寄存器 22-1： 另一种方法调整波特率发生器的值。自动波特率检测可 自动完成这种调整 （见第 22.3.1 节 “自动波特率检 测”）。通过调整波特率发生器来补偿外设时钟频率的 逐渐变化时，可能无法足够细微地调节分辨率。 TXSTA：发送状态和控制寄存器 R/W-/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R-1/1 R/W-0/0 CSRC TX9 TXEN(1) SYNC SENDB BRGH TRMT TX9D bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 CSRC：时钟源选择位 异步模式： 无关位 同步模式： 1 = 主模式 （时钟由内部 BRG 产生） 0 = 从模式 （时钟来自外部时钟源） bit 6 TX9：9 位发送使能位 1 = 选择 9 位发送 0 = 选择 8 位发送 bit 5 TXEN：发送使能位 (1) 1 = 使能发送 0 = 禁止发送 bit 4 SYNC：EUSART 模式选择位 1 = 同步模式 0 = 异步模式 bit 3 SENDB：发送间隔字符位 异步模式： 1 = 在下一次发送时发送同步间隔字符 （完成后由硬件清零） 0 = 同步间隔字符发送完成 同步模式： 无关位 bit 2 BRGH：高波特率选择位 异步模式： 1 = 高速 0 = 低速 同步模式： 在此模式下未使用 bit 1 TRMT：发送移位寄存器状态位 1 = TSR 空 0 = TSR 满 bit 0 TX9D：发送数据的第 9 位 可以是地址 / 数据位或奇偶校验位。 注 1： 在同步模式下， SREN/CREN 可改写 TXEN。 DS41609A_CN 第 246 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 22-2： RCSTA：接收状态和控制寄存器 (1) R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R-0/0 R-0/0 R-0/0 SPEN RX9 SREN CREN ADDEN FERR OERR RX9D bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 SPEN：串口使能位 1 = 使能串口 （将 RX/DT 和 TX/CK 引脚配置为串口引脚） 0 = 禁止串口 （保持在复位状态） bit 6 RX9：9 位接收使能位 1 = 选择 9 位接收 0 = 选择 8 位接收 bit 5 SREN：单字节接收使能位 异步模式： 无关位 同步主模式： 1 = 使能单字节接收 0 = 禁止单字节接收 该位在接收完成后清零。 同步从模式： 无关位 bit 4 CREN：连续接收使能位 异步模式： 1 = 使能接收器 0 = 禁止接收器 同步模式： 1 = 使能连续接收，直到使能位 CREN 清零 （CREN 的优先级高于 SREN） 0 = 禁止连续接收 bit 3 ADDEN：地址检测使能位 9 位异步模式 （RX9 = 1）： 1 = 当 RSR<8> 置 1 时，使能地址检测，允许中断并装入接收缓冲区 0 = 禁止地址检测，接收所有字节并且第 9 位可作为奇偶校验位 8 位异步模式 （RX9 = 0）： 无关位 bit 2 FERR：帧错误位 1 = 帧错误 （可以通过读 RCREG 寄存器更新该位并接收下一个有效字节） 0 = 无帧错误 bit 1 OERR：溢出错误位 1 = 溢出错误 （可以通过清零 CREN 位来清零该位） 0 = 无溢出错误 bit 0 RX9D：接收数据的第 9 位 该位可以是地址 / 数据位或奇偶校验位，并且必须由用户固件计算得到。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 247 页 PIC16(L)F1508/9 寄存器 22-3： BAUDCON：波特率控制寄存器 R-0/0 R-1/1 U-0 R/W-0/0 R/W-0/0 U-0 R/W-0/0 R/W-0/0 ABDOVF RCIDL — SCKP BRG16 — WUE ABDEN bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 ABDOVF：自动波特率检测溢出位 异步模式： 1 = 自动波特率定时器溢出 0 = 自动波特率定时器未溢出 同步模式： 无关位 bit 6 RCIDL：接收空闲标志位 异步模式： 1 = 接收器空闲 0 = 已接收到启动位且接收器正在接收 同步模式： 无关位 bit 5 未实现：读为 0 bit 4 SCKP：同步时钟极性选择位 异步模式： 1 = 将反相数据发送到 TX/CK 引脚 0 = 将未反相数据发送到 TX/CK 引脚 同步模式： 1 = 数据在时钟上升沿同步 0 = 数据在时钟下降沿同步 bit 3 BRG16：16 位波特率发生器位 1 = 使用 16 位波特率发生器 0 = 使用 8 位波特率发生器 bit 2 未实现：读为 0 bit 1 WUE：唤醒使能位 异步模式： 1 = 接收器正在等待下降沿。不会接收到任何字符，但RCIF将被置1。RCIF置1后WUE将被自动清零。 0 = 接收器正常工作 同步模式： 无关位 bit 0 ABDEN：自动波特率检测使能位 异步模式： 1 = 使能自动波特率模式 （完成自动波特率检测后清零） 0 = 禁止自动波特率模式 同步模式： 无关位 DS41609A_CN 第 248 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 22.3 EUSART 波特率发生器 （BRG） 例 22-1： 计算波特率误差 波特率发生器（BRG）是 8 位或 16 位定时器，专用于 支持异步和同步 EUSART 操作。默认情况下，BRG 工 作在 8 位模式下。将 BAUDCON 寄存器的 BRG16 位 置 1 可选择 16 位模式。 针对工作在异步模式下、 FOSC = 16 MHz、目标波特 率 = 9600 且采用 8 位 BRG 的器件： SPBRGH 和 SPBRGL 寄存器对决定自由运行波特率定 时器的周期。在异步模式下，波特率周期的倍频值由 TXSTA 寄存器的 BRGH 位和 BAUDCON 寄存器的 BRG16 位决定。在同步模式下， BRGH 位被忽略。 求解 SPBRGH:SPBRGL： F OS C Desired Baud Rate = ----------------------------------------------------------------------目标波特率 64 [SPBRGH:SPBRGL] + 1 F OS C ----------------------------------------------Desi目标波特率 red Baud Rat e – 1 X = -----------------------------------------------64 表 22-3 提供了确定波特率的公式。例 22-1 提供了确定 波特率和波特率误差的计算示例。 16000000 -----------------------9600 - – 1 = ----------------------64 为 便 于 您 使用 ，各 种 异 步 模 式 的 典 型 波 特率和误差 值 已 经 计 算出 来 ， 如 表 22-3 所 示 。 使 用高波特率 （BRGH = 1）或 16 位 BRG （BRG16 = 1）有助 于降低波特率误差。16 位 BRG 模式用于在高速振荡 器频率下实现低波特率。 = 25.042 = 25 16000000Calculated Baud Rate = -------------------------计算波特率 64 25 + 1 = 9615 将新值写入 SPBRGH 和 SPBRGL 寄存器对将导致 BRG 定时器复位 （或清零）。这可以确保 BRG 无需等待定 时器溢出就可以输出新的波特率。 目标波特率 Baud Rate – Desired Baud Rate计算波特率 误差 = Calc. Error ------------------------------------------------------------------------------------------目标波特率 Desired Baud Rate 如果系统时钟在有效的接收操作过程中被更改，可能会 导 致 接 收 错 误 或 数 据 丢 失。为 避 免 此 问 题，应 检 查 RCIDL 位的状态，以确保在改变系统时钟前接收操作处 于空闲状态。 2012 Microchip Technology Inc. 9615 – 9600 = 0.16% = ---------------------------------9600 初稿 DS41609A_CN 第 249 页 PIC16(L)F1508/9 表 22-3： 波特率公式 配置位 BRG/EUSART 模式 波特率公式 0 8 位 / 异步 FOSC/[64 (n+1)] 0 1 8 位 / 异步 0 1 0 16 位 / 异步 0 1 1 16 位 / 异步 1 0 x 8 位 / 同步 1 x 16 位 / 同步 SYNC BRG16 BRGH 0 0 0 1 图注： FOSC/[16 (n+1)] FOSC/[4 (n+1)] x = 无关位， n = SPBRGH 和 SPBRGL 寄存器对的值。 表 22-4： 与波特率发生器相关的寄存器汇总 名称 BAUDCON RCSTA Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 ABDOVF RCIDL — SCKP BRG16 SPEN RX9 SREN CREN ADDEN Bit 1 Bit 0 寄存器 所在页 — WUE ABDEN 248 FERR OERR RX9D Bit 2 247 SPBRGL BRG<7:0> 249* SPBRGH BRG<15:8> 249* TXSTA CSRC 图注： * TX9 TXEN SYNC SENDB BRGH TRMT TX9D 246 — = 未实现位，读为 0。波特率发生器不使用阴影单元。 提供寄存器信息的页。 DS41609A_CN 第 250 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 22-5： 异步模式下的波特率 FOSC = 20.000 MHz 波特率 300 1200 SYNC = 0， BRGH = 0， BRG16 = 0 FOSC = 18.432 MHz FOSC = 16.000 MHz SPBRG 实际 值 （十进制） 波特率 SPBRG 实际 值 （十进制） 波特率 FOSC = 11.0592 MHz SPBRG 实际 值 （十进制） 波特率 实际 波特率 % 误差 — 1221 — 1.73 — 255 — 1200 — 0.00 — 239 — 1202 — 0.16 — 207 — 1200 % 误差 % 误差 % 误差 SPBRG 值 （十进制） — 0.00 — 143 2400 2404 0.16 129 2400 0.00 119 2404 0.16 103 2400 0.00 71 9600 9470 -1.36 32 9600 0.00 29 9615 0.16 25 9600 0.00 17 10417 10417 0.00 29 10286 -1.26 27 10417 0.00 23 10165 -2.42 16 19.2k 19.53k 1.73 15 19.20k 0.00 14 19.23k 0.16 12 19.20k 0.00 8 57.6k — — — 57.60k 0.00 7 — — — 57.60k 0.00 2 115.2k — — — — — — — — — — — — SYNC = 0， BRGH = 0， BRG16 = 0 FOSC = 8.000 MHz 波特率 FOSC = 4.000 MHz SPBRG 实际 值 波特率 （十进制） FOSC = 3.6864 MHz SPBRG 实际 值 波特率 （十进制） FOSC = 1.000 MHz SPBRG % 值 误差 （十进制） SPBRG 实际 值 波特率 （十进制） 实际 波特率 % 误差 — 1202 — 0.16 — 103 300 0.16 207 300 0.00 191 300 0.16 51 1200 1202 0.16 51 1200 0.00 47 1202 0.16 12 2400 2404 0.16 51 2404 0.16 25 2400 0.00 23 — — — 9600 9615 0.16 12 5 — — — 0.00 11 — 5 0.00 10417 — 0.00 9600 10417 — 10417 — — — — — 2 — — — 0.00 — — — 19.20k — 19.2k — — — 57.6k — — — — — — 57.60k 0.00 0 — — — 115.2k — — — — — — — — — — — — 300 % 误差 % 误差 SYNC = 0， BRGH = 0， BRG16 = 0 FOSC = 20.000 MHz 波特率 FOSC = 18.432 MHz FOSC = 16.000 MHz FOSC = 11.0592 MHz SPBRG SPBRG SPBRG SPBRG % % % 实际 实际 实际 值 值 值 值 误差 （十进制） 波特率 误差 （十进制） 波特率 误差 （十进制） （十进制） 波特率 实际 波特率 % 误差 300 1200 — — — — — — — — — — — — — — — — — — — — — 2400 — 9615 — 0.16 — 129 — 9600 — 0.00 — 119 — 9615 — 0.16 — 103 — 9600 — 0.00 — 71 10417 10417 0.00 119 10378 -0.37 110 10417 0.00 95 10473 0.53 65 19.2k 19.23k 0.16 64 19.20k 0.00 59 19.23k 0.16 51 19.20k 0.00 35 9600 — — — 57.6k 56.82k -1.36 21 57.60k 0.00 19 58.82k 2.12 16 57.60k 0.00 11 115.2k 113.64k -1.36 10 115.2k 0.00 9 111.1k -3.55 8 115.2k 0.00 5 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 251 页 PIC16(L)F1508/9 表 22-5： 异步模式下的波特率 （续） SYNC = 0， BRGH = 1， BRG16 = 0 FOSC = 8.000 MHz 波特率 300 1200 2400 FOSC = 4.000 MHz SPBRG 实际 值 （十进制） 波特率 实际 波特率 % 误差 — — — — 2404 — 0.16 — 207 % 误差 FOSC = 3.6864 MHz SPBRG 实际 值 （十进制） 波特率 % 误差 FOSC = 1.000 MHz SPBRG 实际 值 （十进制） 波特率 % 误差 SPBRG 值 （十进制） — 1202 — 0.16 — 207 — 1200 — 0.00 — 191 300 1202 0.16 0.16 207 51 2404 0.16 103 2400 0.00 95 2404 0.16 25 9600 9615 0.16 51 9615 0.16 25 9600 0.00 23 10417 10417 0.00 47 10417 0.00 23 10473 0.53 21 — 10417 — 0.00 — 5 19.2k 19231 0.16 25 19.23k 0.16 12 19.2k 0.00 11 — — — 57.6k 55556 -3.55 8 — — — 57.60k 0.00 3 — — — 115.2k — — — — — — 115.2k 0.00 1 — — — SYNC = 0， BRGH = 0， BRG16 = 1 FOSC = 20.000 MHz 波特率 实际 波特率 % 误差 FOSC = 18.432 MHz SPBRG 实际 值 波特率 （十进制） % 误差 FOSC = 16.000 MHz SPBRG 实际 值 波特率 （十进制） % 误差 FOSC = 11.0592 MHz SPBRG % 值 误差 （十进制） SPBRG 实际 值 波特率 （十进制） 300 300.0 -0.01 4166 300.0 0.00 3839 300.03 0.01 3332 300.0 0.00 2303 1200 1200 -0.03 1041 1200 0.00 959 1200.5 0.04 832 1200 0.00 575 2400 2399 -0.03 520 2400 0.00 479 2398 -0.08 416 2400 0.00 287 9600 9615 0.16 129 9600 0.00 119 9615 0.16 103 9600 0.00 71 10417 10417 0.00 119 10378 -0.37 110 10417 0.00 95 10473 0.53 65 19.2k 19.23k 0.16 64 19.20k 0.00 59 19.23k 0.16 51 19.20k 0.00 35 57.6k 56.818k -1.36 21 57.60k 0.00 19 58.82k 2.12 16 57.60k 0.00 11 115.2k 113.636k -1.36 10 115.2k 0.00 9 111.11k -3.55 8 115.2k 0.00 5 SYNC = 0， BRGH = 0， BRG16 = 1 FOSC = 8.000 MHz 波特率 FOSC = 4.000 MHz FOSC = 3.6864 MHz FOSC = 1.000 MHz SPBRG SPBRG SPBRG SPBRG % % % 实际 实际 实际 值 值 值 值 误差 （十进制） 波特率 误差 （十进制） 波特率 误差 （十进制） （十进制） 波特率 实际 波特率 % 误差 300 1200 299.9 1199 -0.02 -0.08 1666 416 2400 2404 0.16 207 9600 9615 0.16 51 10417 10417 0.00 47 19.2k 19.23k 0.16 57.6k 55556 115.2k — 0.04 0.16 832 207 300.0 1200 0.00 0.00 767 191 300.5 1202 0.16 0.16 207 51 2404 0.16 103 2400 0.00 95 2404 0.16 25 9615 0.16 25 9600 0.00 23 10417 0.00 23 10473 0.53 21 — 10417 — 0.00 — 5 25 19.23k 0.16 12 19.20k 0.00 11 — — — -3.55 8 — — — 57.60k 0.00 3 — — — — — — — — 115.2k 0.00 1 — — — DS41609A_CN 第 252 页 300.1 1202 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 22-5： 异步模式下的波特率 （续） SYNC = 0， BRGH = 1， BRG16 = 1 或 SYNC = 1， BRG16 = 1 FOSC = 20.000 MHz 波特率 FOSC = 18.432 MHz SPBRG 实际 值 （十进制） 波特率 FOSC = 16.000 MHz SPBRG 实际 值 （十进制） 波特率 实际 波特率 % 误差 300 1200 300.0 1200 0.00 -0.01 16665 4166 300.0 1200 0.00 0.00 15359 3839 300.0 1200.1 0.00 0.01 13332 3332 2400 2400 0.02 2082 2400 0.00 1919 2399.5 -0.02 1666 % 误差 % 误差 FOSC = 11.0592 MHz % 误差 SPBRG 值 （十进制） 300.0 1200 0.00 0.00 9215 2303 2400 0.00 1151 SPBRG 实际 值 （十进制） 波特率 9600 9597 -0.03 520 9600 0.00 479 9592 -0.08 416 9600 0.00 287 10417 10417 0.00 479 10425 0.08 441 10417 0.00 383 10433 0.16 264 19.2k 19.23k 0.16 259 19.20k 0.00 239 19.23k 0.16 207 19.20k 0.00 143 57.6k 57.47k -0.22 86 57.60k 0.00 79 57.97k 0.64 68 57.60k 0.00 47 115.2k 116.3k 0.94 42 115.2k 0.00 39 114.29k -0.79 34 115.2k 0.00 23 SYNC = 0， BRGH = 1， BRG16 = 1 或 SYNC = 1， BRG16 = 1 FOSC = 8.000 MHz 波特率 实际 波特率 % 误差 FOSC = 4.000 MHz SPBRG 实际 值 波特率 （十进制） % 误差 FOSC = 3.6864 MHz SPBRG 实际 值 波特率 （十进制） % 误差 FOSC = 1.000 MHz SPBRG % 值 误差 （十进制） SPBRG 实际 值 波特率 （十进制） 300 300.0 0.00 6666 300.0 0.01 3332 300.0 0.00 3071 300.1 0.04 1200 1200 -0.02 1666 1200 0.04 832 1200 0.00 767 1202 0.16 832 207 2400 2401 0.04 832 2398 0.08 416 2400 0.00 383 2404 0.16 103 9600 9615 0.16 207 9615 0.16 103 9600 0.00 95 9615 0.16 25 10417 10417 0 191 10417 0.00 95 10473 0.53 87 10417 0.00 23 19.2k 19.23k 0.16 103 19.23k 0.16 51 19.20k 0.00 47 19.23k 0.16 12 57.6k 57.14k -0.79 34 58.82k 2.12 16 57.60k 0.00 15 — — — 115.2k 117.6k 2.12 16 111.1k -3.55 8 115.2k 0.00 7 — — — 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 253 页 PIC16(L)F1508/9 自动波特率检测 22.3.1 在校准波特率周期时，SPBRGH 和 SPBRGL 寄存器的 时钟频率为 BRG 基本时钟频率的 1/8。得到的字节测量 结果为全速时的平均位时间。 EUSART 模块支持波特率自动检测和校准。 在自动波特率检测（Auto-Baud Rate Detect，ABD）模 式下，提供给 BRG 的时钟信号是反向的。BRG 并不为 传入的 RX 信号提供时钟信号，而是由 RX 信号为 BRG 定时。波特率发生器用于为接收的 55h （ASCII “U”） 定时， 55h 是 LIN 总线的同步字符。此字符的特殊之处 在于它具有包括停止位边沿在内的 5 个上升沿。 注 2： 需要由用户来判断输入字符的波特率是 否处于所选 BRG 时钟源范围内。可能无 法实现某些振荡器频率和 EUSART 波特 率组合。 将 BAUDCON 寄存器的 ABDEN 位置 1 将启动自动波特 率校验序列（图 22-6）。当发生 ABD 序列时，EUSART 状态机保持在空闲状态。在接收线的第一个上升沿（启 动位之后），SPBRG 使用 BRG 计数器时钟递增计数， 如表 22-6 所示。在第 8 位周期的末尾将在 RX 引脚上出 现第 5 个上升沿。此时，累计数据即正确的 BRG 周期 总数被保存在 SPBRGH 和 SPBRGL 寄存器对中， ABDEN 位被自动清零而 RCIF 中断标志被置 1。要清除 RCIF 中断，需要读取 RCREG 中的值。 RCREG 的内 容应该被丢弃。在不使用 SPBRGH 寄存器的模式下进 行校准时，用户可通过查询 SPBRGH 寄存器的值是否 为 00h 来验证 SPBRGL 寄存器是否溢出。 3：在 自 动 波 特 率 过 程 中 ， 自 动 波 特 率 计 数器从 1 开始计数。 自动波特率序列 完 成 后，为 了 得 到 最 准 确 的 结 果， 应 从 SPBRGH:SPBRGL 寄存器对的值 中减去 1 。 表 22-6： BRG 计数器时钟速率 BRG 基本时钟 BRG ABD 时钟 BRG16 BRGH 0 0 FOSC/64 FOSC/512 0 1 FOSC/16 FOSC/128 1 0 FOSC/16 FOSC/128 1 1 FOSC/4 FOSC/32 BRG 自动波特率时钟由 BRG16 和 BRGH 位决定，如 表 22-6 所示。在 ABD 期间，SPBRGH 和 SPBRGL 寄 存器都被用作 16 位计数器，与 BRG16 位的设置无关。 注： 图 22-6： 1： 如果 WUE 位和 ABDEN 位都置 1，自动 波特率检测将在间隔字符之后的字节开始 （见第 22.3.3 节“接收到间隔字符时自动 唤醒”）。 在 ABD 序列期间， SPBRGL 和 SPBRGH 寄存器都被用作 16 位计数器，与 BRG16 的设置无关。 自动波特率校准 BRG 值 XXXXh 0000h 001Ch 边沿 2 边沿 1 RX 引脚 启动位 bit 0 bit 1 bit 2 bit 3 bit 4 边沿 5 边沿 4 边沿 3 bit 5 bit 6 bit 7 停止位 BRG 时钟 由用户置 1 自动清零 ABDEN 位 RCIDL RCIF 位 （中断） 读 RCREG SPBRGL XXh 1Ch SPBRGH XXh 00h 注 1： ABD 序列要求 EUSART 模块配置为工作在异步模式下。 DS41609A_CN 第 254 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 22.3.2 自动波特率溢出 22.3.3.1 在自动波特率检测过程中，如果在 RX 引脚上检测到 第 5 个上升沿之前波特率计数器溢出，则 BAUDCON 寄存器的 ABDOVF 位将被置 1。ABDOVF 位指示计数 器已超出 SPBRGH:SPBRGL 寄存器对的 16 位所能允 许的最大计数值。在 ABDOVF 位置 1 后，计数器将继 续计数，直到在 RX 引脚上检测到第 5 个上升沿为止。 一旦检测到第 5 个 RX 边沿，硬件会将 RCIF 中断标志 置 1，并将 BAUDCON 寄存器的 ABDEN 位清零。可以 通过读取RCREG寄存器将RCIF标志清零。BAUDCON 寄存器的 ABDOVF 标志可以用软件直接清零。 间隔字符 在发生唤醒事件期间为了避免字符错误或字符碎片，唤 醒字符必须为全零。 唤醒被使能时，其工作状况与数据流的低电平时间无 关。如果 WUE 位置 1 并接收到了有效的非零字符，则 从启动位至第一个上升沿的低电平时间将被解读为唤醒 事件。字符的其余位将作为碎片字符接收，后续字符有 可能产生帧错误或溢出错误。 因此，发送的首字符必须为全 0。这必须持续 10 个或更 长的位时间，对于 LIN 总线，建议持续 13 个位时间， 而标准 RS-232 器件，可为任意个位时间。 若要在 RCIF 标志置 1 前终止自动波特率进程，请先将 ABDEN 位清零，然后将 BAUDCON 寄存器的 ABDOVF 位清零。如果没有先将 ABDEN 位清零，ABDOVF 位将 保持置 1 状态。 22.3.3 特殊注意事项 振荡器起振时间 必须考虑振荡器起振时间，特别在使用起振时间较长的 振荡器 （即， LP、 XT 或 HS/PLL 模式）的应用中。同 步间隔 （或唤醒信号）字符必须足够长，并随后有一个 足够长的间隔时间，以使所选的振荡器有足够的时间起 振并在这段时间对 EUSART 进行正确初始化。 接收到间隔字符时自动唤醒 在休眠模式下，EUSART 的所有时钟都会暂停。因此， 波特率发生器处于不工作状态，不能正常进行字符接 收。自动唤醒功能使控制器可被 RX/DT 线上的活动唤 醒。该功能只在异步模式下可用。 WUE 位 唤醒事件会通过将 RCIF 位置 1 产生一个接收中断。 WUE 位在 RX/DT 的上升沿由硬件清零。之后软件通过 读取 RCREG 寄存器并丢弃其内容将中断条件清除。 可通过将 BAUDCON 寄存器的 WUE 位置 1 来使能自 动唤醒功能。一旦置 1，RX/DT 上的正常接收序列就被 禁止，EUSART 保持在空闲状态，监视与 CPU 模式无 关的唤醒事件。唤醒事件包含 RX/DT 线上电平由高至 低的跳变。（这与同步间隔字符或 LIN 协议的唤醒信号 字符的启动条件一致。） 要确保不丢失实际数据，应在将 WUE 位置 1 前检查 RCIDL 位，验证没有接收操作在进行。如果未发生接收 操作，可在进入休眠模式前将 WUE 位置 1。 EUSART 模块产生的 RCIF 中断与唤醒事件同步。 在正常 CPU 工作模式下，中断产生与 Q 时钟同步 （ 图 2 2 - 7 ）， 而 器 件 处 于 休 眠 模 式 时 则 异 步 产 生 （图 22-8）。通过读 RCREG 寄存器可清除中断条件。 RX 线在间隔字符末尾由低至高的跳变将自动清零 WUE 位。这向用户表明间隔事件结束。此时，EUSART 模块处于空闲模式，等待接收下一个字符。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 255 页 PIC16(L)F1508/9 图 22-7： 正常工作时的自动唤醒位 （WUE）时序 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 OSC1 由用户置 1 自动清零 WUE 位 RX/DT 线 RCIF 注 因用户读 RCREG 而清零 1： WUE 位置 1 时， EUSART 保持在空闲状态。 图 22-8： 休眠时的自动唤醒位 （WUE）时序 Q1Q2 Q3 Q4 Q1Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1Q2 Q3 Q4 OSC1 由用户置 1 自动清零 WUE 位 RX/DT 线 注1 RCIF 执行了休眠指令 注 休眠结束 因用户读 RCREG 而清零 1： 如果唤醒事件需要较长的振荡器预热时间，在 stposc 信号仍然有效时可能发生 WUE 位自动清零。该时序与 Q 时钟出现与否无关。 2： WUE 位置 1 时， EUSART 保持在空闲状态。 DS41609A_CN 第 256 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 间隔字符序列 22.3.4 22.3.5 EUSART 模块能够发送符合 LIN 总线标准的特殊间隔 字符序列。间隔字符包含 1 个启动位，随后的 12 个 0 位和 1 个停止位。 增强型 EUSART 模块接收间隔字符有两种方法。 第一种检测间隔字符的方法采用 RCSTA 寄存器的 FERR 位和如 RCREG 所指示的接收数据。假定波特率 发生器已初始化为所需的波特率。 要发送间隔字符，应将 TXSTA 寄存器的 SENDB 和 TXEN 位置 1。随后对 TXREG 执行写操作可启动间 隔字符发送。写入 TXREG 的数据值会被忽略并发送 全 0。 发生以下情况时，表明接收到间隔字符： • RCIF 位被置 1 • FERR 位被置 1 • RCREG = 00h 在发送了相应的停止位后，硬件会自动将 SENDB 位复 位。这样用户可以在间隔字符（在 LIN 规范中通常是同 步字符）后预先将下一个要发送字节装入发送 FIFO。 第二种方法采用第 22.3.3 节 “接收到间隔字符时自动 唤 醒”中 所 述 的 自 动 唤 醒 功 能。通 过 使 能 此 功 能， EUSART 将采样 RX/DT 上的下两次跳变，产生 RCIF 中 断，并接收下一个数据字节并再产生一次中断。 TXSTA 寄存器的 TRMT 位表明发送操作何时处于有效 或空闲状态，这与正常发送时相同。图 22-9 给出了发 送间隔字符的时序。 22.3.4.1 请注意，在间隔字符后，用户通常希望使能自动波特率 检测功能。采用这两种方法时，用户均可在 EUSART 进 入休眠模式前将 BAUDCON 寄存器的 ABDEN 位置 1。 间隔和同步发送序列 以下序列将启动报文帧头，它由间隔字符和其后的自 动波特率同步字节组成。这是 LIN 总线主器件的典型 序列。 1. 2. 3. 4. 5. 接收间隔字符 将 EUSART 配置为所需的模式。 将 TXEN 和 SENDB 位置 1 使能间隔序列。 将无效字符装入 TXREG，启动发送 （该值会被 忽略）。 将 “55h”写入 TXREG，以便将同步字符装入 发送 FIFO 缓冲区。 发送间隔字符后， SENDB 位被硬件复位，同步 字符随后被发送。 当 TXREG 为空时 （由 TXIF 指出），下一个数据字节 会写入 TXREG。 图 22-9： 写入 TXREG 发送间隔字符序列 无效写入 BRG 输出 （移位时钟） TX（引脚） 启动位 bit 0 bit 1 bit 11 停止位 间隔 TXIF 位 （发送 中断标志） TRMT 位 （发送移位 空标志） SENDB （发送间隔 控制位） 2012 Microchip Technology Inc. 此时采样 SENDB 自动清零 初稿 DS41609A_CN 第 257 页 PIC16(L)F1508/9 22.4 EUSART 同步模式 SCKP 位 清 零 将 时 钟 空 闲 状 态 设 置 为 低 电 平。当 SCKP 位清零时，数据在每个时钟的上升沿改变。 同步串行通信通常用于具有一个主器件和一个或多个从 器件的系统中。主器件包含生成波特率所需的电路，可 将时钟提供给系统中的所有器件。从器件使用主时钟， 可不再需要内部时钟生成电路。 22.4.1.3 从器件的 RX/DT 引脚输出数据。 EUSART 配置为同步 主发送操作时， RX/DT 和 TX/CK 引脚的输出驱动器被 自动使能。 同步模式下有两条信号线：双向数据线和时钟线。从器 件使用主器件提供的外部时钟将串行数据移入或移出相 应的接收和发送移位寄存器。由于数据线是双向的，同 步操作只能是半双工的。半双工指主从器件能够接收和 发送数据，但不能同时进行。EUSART 可作为主器件， 也可作为从器件。 向 TXREG 寄存器写入一个字符时启动发送。如果 TSR 中仍保存前一个字符的全部或部分，则新字符被保存在 TXREG 中，直到前一个字符的最后一位被发送。如果 这是首字符，或前一个字符被完全从 TSR 中送出， TXREG 中的数据就立即被传送到 TSR。字符发送在数 据从 TXREG 送入 TSR 后立即开始。 同步发送时不使用启动位和停止位。 22.4.1 每个数据位在主时钟的时钟前沿改变，并在下一个时钟 前沿到来前保持有效。 同步主模式 使用以下位将 EUSART 配置为同步主操作： 注： • SYNC = 1 • CSRC = 1 • SREN = 0（用于发送）； SREN = 1（用于接收） • CREN = 0（用于发送）； CREN = 1（用于接收） • SPEN = 1 22.4.1.4 1. 将 TXSTA 寄存器的 SYNC 位置 1 将器件配置为同步操 作。将 TXSTA 寄存器的 CSRC 位置 1 可将器件配置为 主器件。将 RCSTA 寄存器的 SREN 和 CREN 位清零可 确保器件处于发送模式，否则器件将被配置为接收。将 RCSTA 寄存器的 SPEN 位置 1 可使能 EUSART。 22.4.1.1 2. 3. 4. 5. 6. 主时钟 同步数据传送使用独立的时钟线，时钟与数据同步。配 置为主器件的器件将时钟信号发送到 TX/CK 线上。 EUSART 配置为同步发送或接收操作时，自动使能 TX/CK 引脚输出驱动器。串行数据位在时钟前沿改变， 以确保其在时钟的后沿有效。为每个数据位产生一个时 钟周期。数据位有多少，就产生多少个时钟周期。 22.4.1.2 同步主发送 7. 8. TSR 寄存器不映射到数据存储器中，因此 用户无法使用。 同步主发送设置 初始化 SPBRGH 和 SPBRGL 寄存器对以及 BRGH 和 BRG16 位，获得所需的波特率 （见 第22.3节“EUSART波特率发生器（BRG）”）。 将 SYNC、 SPEN 和 CSRC 位置 1 使能同步主 串口。 将 SREN 和 CREN 位清零禁止接收模式。 将 TXEN 位置 1 使能发送模式。 如果需要 9 位发送，将 TX9 位置 1。 如果需要中断，将 PIE1 寄存器的 TXIE 位以及 INTCON 寄存器的 GIE 和 PEIE 位置 1。 如果选择了 9 位发送，应将第 9 位装入 TX9D 位。 将数据装入 TXREG 寄存器，启动发送。 时钟极性 提供了与 Microwire 兼容的时钟极性选项。通过 BAUDCON 寄 存 器 的 SCKP 位 选 择 时 钟 极 性。将 S C K P 位 置 1 将 时 钟 空 闲 状 态 设 置 为 高 电 平 。当 SCKP 位置 1 时，数据在每个时钟的下降沿改变。将 DS41609A_CN 第 258 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 22-10： 同步发送 RX/DT 引脚 bit 0 bit 1 bit 2 bit 7 bit 0 第 1 个字 bit 1 bit 7 第 2 个字 TX/CK 引脚 （SCKP = 0） TX/CK 引脚 （SCKP = 1） 写入 TXREG 寄存器 写第 1 个字 写第 2 个字 TXIF 位 （中断标志） TRMT 位 ‘1’ TXEN 位 注： ‘1’ 同步主模式， SPBRGL = 0，连续发送两个 8 位字。 图 22-11： 同步发送 （由 TXEN 位控制） bit 0 RX/DT 引脚 bit 2 bit 1 bit 6 bit 7 TX/CK 引脚 写入 TXREG 寄存器 TXIF 位 TRMT 位 TXEN 位 表 22-7： 名称 BAUDCON 与同步主发送相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 ABDOVF RCIDL — SCKP BRG16 — WUE ABDEN 248 GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 PIE1 TMR1GIE ADIE RCIE TXIE SSP1IE — TMR2IE TMR1IE 79 PIR1 TMR1GIF ADIF RCIF TXIF SSP1IF — TMR2IF TMR1IF 82 SPEN RX9 SREN CREN ADDEN FERR OERR RX9D INTCON RCSTA SPBRGL BRG<7:0> SPBRGH TRISC BRG<15:8> TRISC7 TRISC6 TRISC5 CSRC TX9 TXEN TRISC4 TRISC3 249* TRISC2 TRISC1 TRISC0 BRGH TRMT TX9D EUSART 发送数据寄存器 TXREG TXSTA 图注： * SYNC SENDB 247 249* 122 239* 246 — = 未实现位，读为 0。同步主发送不使用阴影单元。 提供寄存器信息的页。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 259 页 PIC16(L)F1508/9 22.4.1.5 同步主接收 符可被读出，但错误被清除前不能再接收其他字符。只 有清除了溢出条件才可将 OERR 位清零。如果 SREN 位置 1 且 CREN 清零时发生溢出错误，则读取 RCREG 可清除错误。如果 CREN 位置 1 时发生溢出，则可通过 清零 RCSTA 寄存器的 CREN 位或清零可使 EUSART 复位的 SPEN 位清除错误条件。 数据在 RX/DT 引脚上接收。将 EUSART 配置为同步主 接收操作时，自动禁止 RX/DT 引脚输出驱动器。 在同步模式下，可通过将单字节接收使能位 （RCSTA 寄存器的 SREN）或连续接收使能位 （RCSTA 寄存器 的 CREN）置 1 使能接收。 22.4.1.8 SREN 置 1 且 CREN 清零时，一个字符中有多少数据位 就产生多少个时钟周期。一个字符接收完成后 SREN 位 被自动清零。CREN置1时，将连续产生时钟直到CREN 被清零。如果 CREN 在字符接收过程中被清零，则 CK 时钟立即停止，接收到的部分字符被丢弃。如果 SREN 和 CREN 同时置 1，则首字符接收完成时 SREN 被清 零， CREN 优先。 EUSART 支持 9 位字符接收。当 RCSTA 寄存器的 RX9 位置 1 时，EUSART 将在接收每个字符时将 9 个位移入 RSR。 RCSTA 寄存器的 RX9D 位是第 9 位，也是接收 FIFO 顶部未读字符的最高有效位。从接收 FIFO 缓冲区 读取 9 位数据时，在读取 RCREG 的低 8 位前必须先读 取 RX9D 数据位。 要启动接收，将 SREN 或 CREN 置 1。在 TX/CK 时钟 引脚的后沿对 RX/DT 引脚上的数据进行采样，并移入接 收移位寄存器 （RSR）。在完整的字符被接收进 RSR 后， RCIF 位置 1 且该字符被自动送入两个字符的接收 FIFO。接收 FIFO 中顶部字符的低 8 位在 RCREG 中。 只要接收 FIFO 中有未读字符， RCIF 位就保持置 1。 注： 22.4.1.6 22.4.1.9 22.4.1.7 初始化 SPBRGH:SPBRGL 寄存器对，获得所需 的波特率。按需要将 BRGH 和 BRG16 位置 1 或 清零，获得所需的波特率。 2. 清零 RX 引脚的 ANSEL 位 （如适用）。 3. 将 SYNC、 SPEN 和 CSRC 位置 1 使能同步主 串口。 4. 确保将 CREN 和 SREN 位清零。 5. 如果需要中断，将 PIE1 寄存器的 RCIE 位以及 INTCON 寄存器的 GIE 和 PEIE 位置 1。 6. 如果需要接收 9 位数据，将 RX9 位置 1。 7. 将 SREN 位置 1 启动接收，或将 CREN 位置 1 使能连续接收。 8. 字符接收完成时中断标志位 RCIF 将被置 1。如 果中断允许位 RCIE 已置 1，则产生中断。 9. 读取 RCSTA 寄存器取得第 9 位（如果已使能）， 并确定接收时是否发生了错误。 10. 通过读取 RCREG 寄存器来读取接收到的 8 位 数据。 11. 如果发生了溢出错误，可通过清零 RCSTA 寄存 器的CREN位或清零可使EUSART复位的SPEN 位清除错误。 如果 RX/DT 功能位于模拟引脚上，则必须 清零相应的 ANSEL 位使接收器工作。 从时钟 如果将器件配置为从器件并且 TX/CK 功能 位 于 模 拟 引 脚 上，则 必 须 清 零 相 应 的 ANSEL 位。 接收溢出错误 接收 FIFO 缓冲区可容纳两个字符。在 RCREG 被读取 以访问 FIFO 前，接收到完整的第三个字符时会产生溢 出错误。此时，RCSTA 寄存器的 OERR 位置 1。FIFO 中的前一个数据不会被覆盖。FIFO 缓冲区中的两个字 DS41609A_CN 第 260 页 同步主接收设置 1. 同步数据传送使用独立的时钟线，时钟与数据同步。配 置为从器件的器件在 TX/CK 线上接收时钟信号。将器件 配置为同步从发送或接收操作时，自动禁止 TX/CK 引脚 输出驱动器。串行数据位在时钟前沿改变，以确保其在 时钟的后沿有效。每个时钟周期传送一个数据位。数据 位有多少，就产生多少个接收时钟周期。 注： 接收 9 位字符 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 22-12： 同步接收 （主模式， SREN） RX/DT bit 0 引脚 bit 1 bit 2 bit 3 bit 4 bit 5 bit 6 bit 7 TX/CK 引脚 （SCKP = 0） TX/CK 引脚 （SCKP = 1） 写入 SREN 位 SREN 位 CREN 位 ‘0’ ‘0’ RCIF 位 （中断） 读 RCREG 注： 时序图说明 SREN = 1 且 BRGH = 0 时的同步主模式。 表 22-8： 与同步主接收相关的寄存器汇总 名称 BAUDCON Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 ABDOVF RCIDL — SCKP BRG16 — WUE ABDEN 248 GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 PIE1 TMR1GIE ADIE RCIE TXIE SSP1IE — TMR2IE TMR1IE 79 PIR1 TMR1GIF ADIF RCIF TXIF SSP1IF — TMR2IF TMR1IF 82 INTCON EUSART 接收数据寄存器 RCREG RCSTA SPEN RX9 SREN ADDEN CREN 242* FERR OERR RX9D 247 SPBRGL BRG<7:0> 249* SPBRGH BRG<15:8> 249* TRISC TRISC7 TRISC6 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 122 TXSTA CSRC TX9 TXEN SYNC SENDB BRGH TRMT TX9D 246 图注： * — = 未实现位，读为 0。同步主接收不使用阴影单元。 提供寄存器信息的页。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 261 页 PIC16(L)F1508/9 同步从模式 22.4.2 如果向 TXREG 写入两个字，然后执行 SLEEP 指令，则 会发生以下事件： 使用以下位将 EUSART 配置为同步从操作： 1. 2. 3. 4. • SYNC = 1 • CSRC = 0 • SREN = 0（用于发送）； SREN = 1（用于接收） • CREN = 0（用于发送）； CREN = 1（用于接收） • SPEN = 1 5. 将 TXSTA 寄存器的 SYNC 位置 1 将器件配置为同步操 作。将 TXSTA 寄存器的 CSRC 位清零将器件配置为从器 件。将 RCSTA 寄存器的 SREN 和 CREN 位清零可确保 器 件 处 于 发 送 模 式，否 则 器 件 将 被 配 置 为 接 收。将 RCSTA 寄存器的 SPEN 位置 1 可使能 EUSART。 22.4.2.2 1. 2. 3. 4. EUSART 同步从发送 22.4.2.1 除了休眠模式以外，同步主模式和从模式的工作原理是 相同的 （见第 22.4.1.3 节 “同步主发送”）。 5. 6. 7. 8. 表 22-9： 第一个字符将立即传送到 TSR 寄存器并发送。 第二个字将保留在 TXREG 寄存器中。 TXIF 位不会被置 1。 第一个字符移出 TSR 后，TXREG 寄存器会将第 二个字符传送到 TSR，此时 TXIF 位将置 1。 如果 PEIE 和 TXIE 位均置 1，则发生中断将器件 从休眠唤醒，并执行下一条指令。如果 GIE 位也 置 1，程序将调用中断服务程序。 将 SYNC 和 SPEN 位置 1 并清零 CSRC 位。 清零 CK 引脚的 ANSEL 位 （如适用）。 清零 CREN 和 SREN 位。 如果需要中断，将 PIE1 寄存器的 TXIE 位以及 INTCON 寄存器的 GIE 和 PEIE 位置 1。 如果需要 9 位发送，将 TX9 位置 1。 将 TXEN 位置 1 使能发送。 如果选择了 9 位发送，将最高有效位插入 TX9D 位。 将低 8 位写入 TXREG 寄存器，启动发送。 与同步从发送相关的寄存器汇总 名称 Bit 2 Bit 1 Bit 0 寄存器 所在页 BRG16 — WUE ABDEN 248 IOCIE TMR0IF INTF IOCIF 78 TXIE SSP1IE — TMR2IE TMR1IE 79 RCIF TXIF SSP1IF — TMR2IF TMR1IF 82 RX9 SREN CREN ADDEN FERR OERR RX9D 247 TRISC7 TRISC6 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 122 CSRC TX9 TXEN BRGH TRMT TX9D Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 ABDOVF GIE RCIDL — SCKP PEIE TMR0IE INTE PIE1 TMR1GIE ADIE RCIE PIR1 TMR1GIF ADIF RCSTA SPEN TRISC BAUDCON INTCON EUSART 发送数据寄存器 TXREG TXSTA 图注： * 同步从发送设置 SYNC SENDB 239* 246 — = 未实现位，读为 0。同步从发送不使用阴影单元。 提供寄存器信息的页。 DS41609A_CN 第 262 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 EUSART 同步从接收 22.4.2.3 22.4.2.4 除下列各项外，同步主模式和从模式的工作原理是相同 的 （第 22.4.1.5 节 “同步主接收”）： 1. 2. 3. • 休眠 • CREN 位始终置 1，因此接收器从不空闲 • SREN 位在从模式下为 “无关位” 4. 5. 6. 进入休眠前将 CREN 位置 1，可在休眠模式下接收一个 字符。接收到该字后， RSR 寄存器会将数据发送到 RCREG 寄存器。如果 RCIE 中断允许位置 1，产生的 中断会将器件从休眠唤醒并执行下一条指令。如果 GIE 位也置 1，程序将跳转到中断向量。 7. 8. 9. 表 22-10： 同步从接收设置 将 SYNC 和 SPEN 位置 1 并清零 CSRC 位。 清零 CK 和 DT 引脚的 ANSEL 位 （如适用）。 如果需要中断，将 PIE1 寄存器的 RCIE 位以及 INTCON 寄存器的 GIE 和 PEIE 位置 1。 如果需要接收 9 位数据，将 RX9 位置 1。 将 CREN 位置 1 使能接收。 接收完成时 RCIF 位将被置 1。如果 RCIE 位已 置 1，则产生中断。 如果使能了 9 位模式，从 RCSTA 寄存器的 RX9D 位取出最高有效位。 读取 RCREG 寄存器，从接收 FIFO 取出低 8 位。 如果发生了溢出错误，可通过清零 RCSTA 寄存 器 的 C R E N 位 或 清 零 可 使 E U S A RT 复 位 的 SPEN 位清除错误。 与同步从接收相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 ABDOVF RCIDL — SCKP BRG16 — WUE ABDEN 248 GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 PIE1 TMR1GIE ADIE RCIE TXIE SSP1IE — TMR2IE TMR1IE 79 PIR1 TMR1GIF ADIF RCIF TXIF SSP1IF — TMR2IF TMR1IF 82 SREN CREN ADDEN FERR OERR RX9D 247 名称 BAUDCON INTCON EUSART 接收数据寄存器 RCREG 242* RCSTA SPEN RX9 TRISC TRISC7 TRISC6 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 122 TXSTA CSRC TX9 TXEN SYNC SENDB BRGH TRMT TX9D 246 图注： * — = 未实现位，读为 0。同步从接收不使用阴影单元。 提供寄存器信息的页。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 263 页 PIC16(L)F1508/9 22.5 休眠期间的 EUSART 操作 22.5.2 休眠期间的同步发送 要在休眠模式下发送，进入休眠模式前必须满足以下所 有条件： EUSART 只有在同步从模式下，才会在休眠模式下保 持工作状态。所有其他模式都需要系统时钟，因此在休 眠模式下无法产生运行发送或接收移位寄存器必需的 信号。 要在休眠模式下接收，进入休眠模式前必须满足以下所 有条件： • RCSTA 和 TXSTA 控制寄存器必须配置为同步从发 送 （见第 22.4.2.2 节 “同步从发送设置”）。 • 必须通过将输出数据写入 TXREG 来清零 TXIF 中 断标志位，从而填充 TSR 和发送缓冲区。 • 如果需要中断，将PIE1寄存器的TXIE位和INTCON 寄存器的 PEIE 位置 1。 • 必须将 PIE1 寄存器的 TXIE 中断允许位和 INTCON 寄存器的 PEIE 中断允许位置 1。 • RCSTA 和 TXSTA 控制寄存器必须配置为同步从接 收 （见第 22.4.2.4 节 “同步从接收设置”）。 • 如果需要中断，将 PIE1 寄存器的 RCIE 位以及 INTCON 寄存器的 GIE 和 PEIE 位置 1。 • 必须通过读 RCREG 清零 RCIF 中断标志位，以卸 载接收缓冲区中等待处理的任何字符。 进入休眠模式时，器件将在 TX/CK 引脚上接收时钟信 号，在 RX/DT 引脚上发送数据。TSR 中的数据字完全 由外部器件随着时钟移出后， TXREG 中等待的字节将 传输到 TSR，TXIF 标志位置 1。从而将处理器从休眠模 式唤醒。此时， TXREG 可接收其他字符进行发送，此 操作将清零 TXIF 标志位。 进 入 休 眠 模 式 时 ，器 件 将 准 备 好 分 别 在 R X / D T 和 TX/CK 引脚上接收数据和时钟信号。数据字从外部器 件随着时钟完全移入时， PIR1 寄存器的 RCIF 中断标 志位将置 1。从而将处理器从休眠模式唤醒。 从休眠状态唤醒时，将执行 SLEEP 指令后紧跟的指令。 如果全局中断允许（GIE）位也置 1，将调用地址 0004h 处的中断服务程序。 同步从模式使用外部产生的时钟运行发送和接收移位寄 存器。 22.5.1 休眠期间的同步接收 22.5.3 从休眠状态唤醒时，将执行 SLEEP 指令后紧跟的指 令。如果 INTCON 寄存器的全局中断允许 （GIE）位 也置 1，将调用地址 0004h 处的中断服务程序。 DS41609A_CN 第 264 页 备用引脚位置 该模块具有以下 I/O 引脚：通过使用备用引脚功能寄存 器 APFCON，可将 I/O 引脚转移到其他位置。要确定 可转移哪些引脚以及其在复位时的默认位置，请参见 第 11.1 节 “备用引脚功能”了解更多信息。 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 23.0 脉宽调制 （PWM）模块 关于如何设置该模块使之工作于 PWM 模式的详细步 骤，请参见第 23.1.9 节 “使用 PWMx 引脚设置 PWM 操作”。 PWM 模块可产生由占空比、周期和分辨率决定的脉宽 调制信号，占空比、周期和分辨率则通过以下寄存器进 行配置： • • • • • 图 23-1： PR2 T2CON PWMxDCH PWMxDCL PWMxCON PWM 输出 周期 脉冲宽度 TMR2 = PR2 TMR2 = PWMxDCH<7:0>:PWMxDCL<7:6> 图 23-2 给出了 PWM 操作的简化框图。 TMR2 = 0 图 23-1 给出了 PWM 信号的典型波形图。 图 23-2： 简化的 PWM 框图 PWMxDCL<7:6> 占空比寄存器 PWMxDCH PWMxOUT 至其他外设 ：CLC 和 CWG 锁存 （对于用户不可见） 输出使能（PWMxOE） TRIS 控制 比较器 R Q 0 PWMx S Q 1 TMR2 模块 TMR2 输出极性（PWMxPOL） (1) 比较器 PR2 注 清零定时器和 PWMx 引脚， 并锁存占空比 1： 8位定时器与1/FOSC 的低2位连接，通过Timer2预分频器进行调节，构成一个10位时基。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 265 页 PIC16(L)F1508/9 PWMx 引脚配置 23.1 当 TMR2 中的值与 PR2 中的值相等时，在下一个递增 周期将发生以下 3 个事件： 所有 PWM 输出都与端口数据锁存器复用。用户必须通 过清零相关的 TRIS 位将引脚配置为输出。 注： 23.1.1 • TMR2 被清零 • PWM输出有效。（例外情况：当PWM占空比 = 0% 时， PWM 输出将保持无效。） • PWMxDCH 和 PWMxDCL 寄存器的值被锁存到缓 冲区中。 清零 PWMxOE 位将放弃对 PWMx 引脚的 控制。 基本操作 PWM 模块可产生一个 10 位分辨率的输出。Timer2 和 PR2用于设置PWM的周期。PWMxDCL和PWMxDCH 寄存器用于配置占空比。周期由所有 PWM 模块共用， 而占空比则独立进行控制。 注： 注： 23.1.4 23.1.2 公式 23-2 用于计算 PWM 脉冲宽度。 公式 23-3 用于计算 PWM 占空比。 公式 23-2： PWMxDCH 和 PWMxDCL 寄存器是双重缓 冲的。当 Timer2 与 PR2 匹配时，缓冲区会 发生更新。在定时器匹配发生之前更新两 个寄存器时需要非常小心。 T OS C (TMR2预分频值 Prescale ) 注：TOSC = 1/FOSC PWM 输出极性 公式 23-3： 占空比 PWMxDCH:PWMxDCL<7:6> - 占空比 = ---------------------------------------------------------------------------------- PWM 周期 4 PR2 + 1 PWM 周期可通过 Timer2 的 PR2 寄存器来指定。PWM 周期可由公式 23-1 计算。 公式 23-1： 脉冲宽度 Pulse Width = PWMxDCH:PWMxDCL<7:6> 脉冲宽度 输出极性通过将 PWMxCON 寄存器的 PWMxPOL 位 置 1 来进行反相。 23.1.3 PWM 占空比 PWM 占空比通过将一个 10 位值写入 PWMxDCH 和 PWMxDCL 寄存器对来指定。 PWMxDCH 寄存器包含 高 8 位，而 PWMxDCL<7:6> 包含低 2 位。PWMxDCH 和 PWMxDCL 寄存器可以在任意时刻写入。 在确定 PWM 频率时不会用到 Timer2 后分 频比。后分频器可用不同于 PWM 输出频率 的频率进行伺服数据更新。 当 TMR2 清零时，与 Timer2 相关的所有 PWM 输出都 会置 1。当 TMR2 等于相应 PWMxDCH （8 MSb）和 PWMxDCL<7:6> （2 LSb）寄存器指定的值时，每个 PWMx 都会清零。当值大于等于 PR2 时，PWM 输出永 远不会清零 （占空比为 100%）。 注： Timer2 后分频器对 PWM 操作没有任何 作用。 8 位定时器 TMR2 寄存器与 1/FOSC 的低 2 位连接，通 过 Timer2 预分频器进行调节，构成 10 位时基。如果 Timer2 预分频比设置为 1:1，则使用系统时钟。 PWM 周期 PWM PWMPeriod 周期 = PR2 + 1 4 T OSC (TMR2 预分频值 ) 注： TOSC = 1/FOSC DS41609A_CN 第 266 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 PWM 分辨率 23.1.5 分辨率决定给定周期的可用占空比数。例如，10 位分辨 率将可得到 1024 个不连续的占空比，而 8 位分辨率将 可得到 256 个不连续的占空比。 当 PR2 为 255 时， PWM 最大分辨率为 10 位。分辨率 是 PR2 寄存器值的函数，如公式 23-4 所示。 公式 23-4： PWM 分辨率 log 4 PR2 + 1 bits Resolution 分辨率 = ------------------------------------------ 位 log 2 注： 如果脉冲宽度值比周期长，则指定的 PWM 引脚将保持不变。 表 23-1： PWM 频率和分辨率示例 （FOSC = 20 MHz） PWM 频率 0.31 kHz 4.88 kHz 19.53 kHz 78.12 kHz 156.3 kHz 208.3 kHz 定时器预分频值（1、4 和 64） 64 4 1 1 1 1 0xFF 0xFF 0xFF 0x3F 0x1F 0x17 10 10 10 8 7 6.6 19.61 kHz 76.92 kHz 153.85 kHz 200.0 kHz PR2 值 最大分辨率 （位） 表 23-2： PWM 频率和分辨率示例 （FOSC = 8 MHz） PWM 频率 定时器预分频值（1、4 和 64） PR2 值 最大分辨率 （位） 23.1.6 0.31 kHz 4.90 kHz 64 4 1 1 1 1 0x65 0x65 0x65 0x19 0x0C 0x09 8 8 8 6 5 5 休眠模式下的操作 在休眠模式下， TMR2 寄存器将不会递增，模块状态也 不会改变。如果 PWMx 引脚正在驱动一个值，则会继续 驱动该值。当器件被唤醒时，TMR2将从先前状态继续。 23.1.7 改变系统时钟频率 PWM 频率是由系统时钟频率 （FOSC）产生的。系统时 钟频率的任何改变将导致 PWM 频率的改变。更多详细 信息，请参见第 5.0 节 “振荡器模块（带故障保护时钟 监视器）”。 23.1.8 复位的影响 任何复位都将强制所有端口为输入模式，并强制 PWM 寄存器为其复位状态。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 267 页 PIC16(L)F1508/9 23.1.9 使用 PWMx 引脚设置 PWM 操作 当使用 PWMx 引脚将模块配置为 PWM 操作时，可采用 以下步骤： 1. 2. 3. 4. 5. 6. 7. 8. 通过将相关的 TRIS 位置 1，禁止 PWMx 引脚输 出驱动器。 清零 PWMxCON 寄存器。 将 PWM 周期值装入 PR2 寄存器。 清零 PWMxDCH 寄存器和 PWMxDCL 寄存器的 bit <7:6>。 配置并启动 Timer2： • 清零 PIR1 寄存器的 TMR2IF 中断标志位。请 参见下面的 “注”。 • 用 Timer2 预分频值配置 T2CON 寄存器的 T2CKPS 位。 • 通过将 T2CON 寄存器的 TMR2ON 位置 1 来 使能 Timer2。 使能 PWM 输出引脚并等待直到 Timer2 溢出， PIR1 寄存器的 TMR2IF 位置 1。请参见下面的 “注”。 通过将关联的 TRIS 位清零并将 PWMxCON 寄存 器的 PWMxOE 位置 1，使能 PWMx 引脚输出驱 动器。 通过将相应值装入 PWMxCON 寄存器来配置 PWM 模块。 注 1： 为在第一个 PWM 输出时发送完整的占空 比和周期，必须按给出的顺序执行上述步 骤。如果并非必须以一个完整 PWM 信号 开始，则用步骤 8 来代替步骤 4。 2： 对 于 仅 针 对 其 他 外 设 的 操 作，请 禁 止 PWMx 引脚输出。 DS41609A_CN 第 268 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 23.2 PWM 寄存器定义 寄存器 23-1： PWMxCON：PWM 控制寄存器 R/W-0/0 R/W-0/0 R-0/0 R/W-0/0 U-0 U-0 U-0 U-0 PWMxEN PWMxOE PWMxOUT PWMxPOL — — — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 PWMxEN：PWM 模块使能位 1 = 使能 PWM 模块 0 = 禁止 PWM 模块 bit 6 PWMxOE：PWM 模块输出使能位 1 = 使能到 PWMx 引脚的输出 0 = 禁止到 PWMx 引脚的输出 bit 5 PWMxOUT：PWM 模块输出值位 bit 4 PWMxPOL：PWMx 输出极性选择位 1 = PWM 输出为低电平有效 0 = PWM 输出为高电平有效 bit 3-0 未实现：读为 0 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 269 页 PIC16(L)F1508/9 寄存器 23-2： R/W-x/u PWMxDCH：PWM 占空比高位 R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u PWMxDCH<7:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 PWMxDCH<7:0>：PWM 占空比最高有效位 这些位是 PWM 占空比的高位。低 2 位位于 PWMxDCL 寄存器中。 bit 7-0 寄存器 23-3： R/W-x/u PWMxDCL：PWM 占空比低位 R/W-x/u PWMxDCL<7:6> U-0 U-0 U-0 U-0 U-0 U-0 — — — — — — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-6 PWMxDCL<7:6>：PWM 占空比最低有效位 这些位是 PWM 占空比的低位。高位位于 PWMxDCH 寄存器中。 bit 5-0 未实现：读为 0 表 23-3： 名称 与 PWM 相关的寄存器汇总 Bit 7 Bit 6 Bit 5 Bit 4 PWM1EN PWM1OE PWM1OUT PWM1POL Bit 3 Bit 2 Bit 1 Bit 0 — — — Timer2 模块周期寄存器 PR2 PWM1CON PWM1DCH PWM1DCL PWM2CON PWM3CON PWM1DCL<7:6> PWM2EN PWM2OE PWM4CON 270 — — — — — 270 PWM2OUT PWM2POL — — — — 270 PWM2DCH<7:0> PWM2DCL<7:6> PWM3EN PWM3OE 270 — — — — — — 270 PWM3OUT PWM3POL — — — — 269 PWM3DCH<7:0> PWM3DCL<7:6> PWM4EN PWM4OE 270 — — — — — — 270 PWM4OUT PWM4POL — — — — 269 — — — PWM4DCH PWM4DCH<7:0> PWM4DCL PWM4DCL<7:6> T2CON — 269 — PWM3DCH PWM3DCL 179* PWM1DCH<7:0> PWM2DCH PWM2DCL — 寄存器 所在页 — — — T2OUTPS<3:0> 270 TMR2ON T2CKPS<1:0> Timer2 模块寄存器 TMR2 270 181 179* TRISA — — TRISA5 TRISA4 —(1) TRISA2 TRISA1 TRISA0 114 TRISC TRISC7 TRISC6 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 122 图注： 注 * 1： - = 未实现位，读为 0， u = 不变， x = 未知。 PWM 不使用阴影单元。 提供寄存器信息的页。 未实现，读为 1。 DS41609A_CN 第 270 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 24.0 可配置逻辑单元 （CLC） 关于说明通过CLCx的信号流的简化图，请参见图24-1。 可能的配置包括： 可配置逻辑单元 （CLCx）提供可超越软件执行速度 限制 而工作 的可 编程逻 辑。该逻辑 单元 最多可 接收 16 个输入信号，并通过使用可配置门将 16 个输入缩 减为 4 条驱动 8 种可选单输出逻辑功能之一的逻辑线。 • 组合逻辑 - AND - NAND - AND-OR - AND-OR-INVERT - OR-XOR - OR-XNOR 输入源是以下信号源的组合： • • • • I/O 引脚 内部时钟 外设 寄存器位 • 锁存器 - S-R 可将输出内部连接到外设和输出引脚。 - 带置 1 和复位功能的时钟控制 D 型锁存器 - 带置 1 和复位功能的透明 D 型锁存器 - 带复位功能的时钟控制 J-K 型锁存器 CLCxIN[0] CLCxIN[1] CLCxIN[2] CLCxIN[3] CLCxIN[4] CLCxIN[5] CLCxIN[6] CLCxIN[7] CLCxIN[8] CLCxIN[9] CLCxIN[10] CLCxIN[11] CLCxIN[12] CLCxIN[13] CLCxIN[14] CLCxIN[15] CLCx 简化框图 D Q LCxOUT MLCxOUT Q1 请参见图 24-3 输入数据选择门 图 24-1： LCxOE LCxEN lcxg1 LE TRIS 控制 lcxg2 逻辑 lcxg3 功能 lcxq lcx_out CLCx lcxg4 LCxPOL LCxMODE<2:0> 中断 检测 LCxINTP LCxINTN 中断 请参见图 24-2 2012 Microchip Technology Inc. 置1 CLCxIF 标志 检测 初稿 DS41609A_CN 第 271 页 PIC16(L)F1508/9 24.1 CLCx 设置 24.1.1 有 16 个信号可用作可配置逻辑的输入。使用 4 个 8 输 入多路开关来选择要传递到下一阶段的输入。多路开关 的 16 个输入以 4 个为一组进行分组。每组可供 4 个多 路开关中的两个使用，在每种情形中，每组都与另一个 组进行配对。这种分组安排使这些多路开关最多可以选 择一个组两次，又不排除对另一个组的选择。 CLCx 模块的编程通过配置逻辑信号流中的 4 个阶段来 实现。这 4 个阶段是： • • • • 数据选择 数据选择 数据门控 逻辑功能选择 输出极性 数据输入使用 CLCxSEL0 和 CLCxSEL1 寄存器 （分别 为寄存器 24-3 和寄存器 24-4）进行选择。 每个阶段都可在运行时通过写入相应的 CLCx 特殊功能 寄存器来进行设置。这具有支持在程序执行期间即时执 行逻辑重新配置的额外优点。 数据选择通过图 24-2 左侧所示的 4 个多路开关来进行。 图中的数据输入使用通用编码的输入名称来表示。 表 24-1 列出了每个 CLC 模块中的通用编码的输入名称 和实际信号。标记为 lcxd1 至 lcxd4 的列表示所选数据输 入的多路开关输出。D1S 至 D4S 是多路开关选择输入代 码的缩写：分别为 LCxD1S<2:0> 至 LCxD4S<2:0>。选 择某列中的数据输入即排除了该列中的所有其他输入。 注： 表 24-1： 数据选择在上电时是未定义的。 CLCx 数据输入选择 lcxd1 D1S lcxd2 D2S lcxd3 D3S lcxd4 D4S CLCxIN[0] 000 — — 100 CLC1IN0 CLCxIN[1] 001 — — 101 CLC1IN1 CLC2IN1 CLC3IN1 CLC4IN1 CLCxIN[2] 010 — — 110 SYNCC1OUT SYNCC1OUT SYNCC1OUT SYNCC1OUT CLCxIN[3] 011 111 SYNCC2OUT SYNCC2OUT SYNCC2OUT SYNCC2OUT 100 — 000 — CLCxIN[4] — — FOSC FOSC FOSC FOSC CLCxIN[5] 101 001 — — TMR0IF TMR0IF TMR0IF TMR0IF CLCxIN[6] 110 010 — — TMR1IF TMR1IF TMR1IF TMR1IF CLCxIN[7] 111 011 — TMR2 = PR2 TMR2 = PR2 TMR2 = PR2 TMR2 = PR2 CLCxIN[8] — 100 — 000 — lc1_out lc1_out lc1_out lc1_out CLCxIN[9] — 101 001 — lc2_out lc2_out lc2_out lc2_out CLCxIN[10] — 110 010 — lc3_out lc3_out lc3_out lc3_out CLCxIN[11] — 111 011 lc4_out lc4_out lc4_out lc4_out CLCxIN[12] — — 100 — 000 NCO1OUT LFINTOSC — — 101 001 HFINTOSC ADFRC TX （EUSART） LFINTOSC SCK （MSSP） CLCxIN[13] CLCxIN[14] — — 110 010 PWM3OUT PWM1OUT PWM2OUT SDO （MSSP） PWM1OUT CLCxIN[15] — — 111 011 PWM4OUT PWM2OUT PWM3OUT PWM4OUT 数据输入 DS41609A_CN 第 272 页 CLC 1 CLC 2 CLC2IN0 初稿 CLC 3 CLC3IN0 CLC 4 CLC4IN0 2012 Microchip Technology Inc. PIC16(L)F1508/9 24.1.2 数据门控 图 24-2 右侧给出了数据门控的图示。其中仅详细说明了 一个门。其余三个门使用相同的配置，只是数据使能对 应于该门的使能信号。 来自输入多路开关的输出将通过数据门控阶段转送到所 需的逻辑功能输入。每个数据门可以转送由 4 个选定输 入组成的任意组合。 注： 24.1.3 在上电时，数据门控是未定义的。 有 8 种可用的逻辑功能，包括： 门阶段不仅仅是信号方向。可将门配置为将每个输入信 号指定为反相或同相数据。在每个门中，将定向后的信 号进行与运算。每个门的输出可以先进行反相，然后再 进入逻辑功能阶段。 • AND-OR • OR-XOR • AND • • • • • 门控实际上是一个 1 至 4 的输入 AND/NAND/OR/NOR 门。如果将每个输入和输出进行反相，则该门的作用是对 所有已使能数据输入进行或运算。如果输入和输出不进 行反相，则该门的作用是对所有已使能输入进行与运算。 表 24-2 总结了可以通过使用门逻辑选择位在门 1 中获得 的基本逻辑。该表列出了具有 4 个输入变量的逻辑，但 每个门可以配置为使用少于 4 个输入。如果未选择任何 输入，则输出将为 0 或 1，具体取决于门输出极性位。 表 24-2： LCxG1POL 门逻辑 0x55 1 AND 0x55 0 NAND 0xAA 1 NOR 0xAA 0 OR 0x00 0 逻辑 0 0x00 1 逻辑 1 S-R 锁存器 带置 1 和复位功能的 D 触发器 带复位功能的 D 触发器 带复位功能的 J-K 触发器 带置 1 和复位功能的透明锁存器 这些逻辑功能如图 24-3 所示。每种逻辑功能具有 4 个 输入和 1 个输出。4 个输入是上一阶段的 4 个数据门输 出。输出送到反相阶段，接着送到其他外设、输出引脚， 然后回到 CLCx。 数据门控逻辑 CLCxGLS0 逻辑功能 24.1.4 输出极性 可 配 置逻 辑 单 元 中的 最 后 一 个阶 段 是 输 出极 性。将 CLCxCON 寄存器的 LCxPOL 位置 1 时，来自逻辑阶段 的输出信号会进行反相。如果在允许中断时改变极性会 导致中断结果输出转换。 用户可以 （但建议不要）同时选择同一输入的正负值。 如果这么做，则无论其他输入如何，门的输出都将为 0， 但可能会出现逻辑故障 （瞬态电流引起的脉冲）。如果 通道的输出必须为 0 或 1，则建议的方法是将所有门位 设置为 0，并使用门极性位来设置所需的电平。 数据门控使用如下逻辑门选择寄存器进行配置： • • • • 门 1：CLCxGLS0 （寄存器 24-5） 门 2：CLCxGLS1 （寄存器 24-6） 门 3：CLCxGLS2 （寄存器 24-7） 门 4：CLCxGLS3 （寄存器 24-8） 寄存器编号后缀不同于门编号，这是因为该模块的其他 形式在同一寄存器中具有多种门选择。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 273 页 PIC16(L)F1508/9 24.1.5 CLCx 设置步骤 24.2 在设置 CLCx 时，应遵循以下步骤： CLCx 中断 如果相应的中断允许位置 1，则在 CLCx 的输出值改变 时，将会产生中断。因此，每个 CLC 中都具有一个上升 沿检测器和一个下降沿检测器。 • 通过清零 LCxEN 位来禁止 CLCx。 • 使用 CLCxSEL0 和 CLCxSEL1 寄存器选择所需的 输入 （见表 24-1）。 • 清零所有关联的 ANSEL 位。 • 将与输入关联的所有 TRIS 位置 1。 • 将与输出关联的所有 TRIS 位清零。 • 使用 CLCxGLS0、CLCxGLS1、CLCxGLS2 和 CLCxGLS3 寄存器通过 4 个门来使能所选输入。 • 使用 CLCxPOL 寄存器的 LCxPOL 位选择门输出 极性。 • 使用 CLCxCON 寄存器的 LCxMODE<2:0> 位选择 所需的逻辑功能。 • 使用 CLCxPOL 寄存器的 LCxPOL 位选择所需的逻 辑输出极性。（该步骤可与前面的门输出极性步骤 结合）。 • 如果要驱动 CLCx 引脚，则将 CLCxCON 寄存器 的 LCxOE 位置 1，同时将对应于该输出的 TRIS 位 清零。 • 如果需要中断，则配置以下位： - 上升沿事件时，将 CLCxCON 寄存器中的 LCxINTP 位置 1。 - 下降沿事件时，将 CLCxCON 寄存器中的 LCxINTN 位置 1。 - 将关联的 PIE 寄存器的 CLCxIE 位置 1。 - 将 INTCON 寄存器的 GIE 和 PEIE 位置 1。 • 通过将 CLCxCON 寄存器的 LCxEN 位置 1 来使能 CLCx。 触发其中一个边沿检测器，且其关联的使能位置 1 时， 关联 PIR 寄存器的 CLCxIF 位会置 1。LCxINTP 位用于 允许上升沿中断，LCxINTN 位用于允许下降沿中断。它 们都位于 CLCxCON 寄存器中。 要完全允许中断，需要将以下位置 1： • CLCxCON 寄存器的 LCxON 位 • 关联 PIE 寄存器的 CLCxIE 位 • CLCxCON 寄存器的 LCxINTP 位 （对于上升沿 检测） • CLCxCON 寄存器的 LCxINTN 位 （对于下降沿 检测） • INTCON 寄存器的 PEIE 和 GIE 位 作为中断服务的一部分，必须用软件将关联 PIR 寄存器 的 CLCxIF 位清零。如果在清零该标志时检测到另一个 边沿，则标志仍然会在序列结束时置 1。 24.3 输出镜像副本 所有 CLCxCON 输出位的镜像副本包含在 CLCxDATA 寄存器中。读取该寄存器将同时读取所有 CLC 的输出。 这可以防止由于测试或读取各个 CLCxCON 寄存器中的 CLCxOUT 位而导致读取差错。 24.4 复位的影响 发生复位后， CLCxCON 寄存器会清零。所有其他选择 和门控值保持不变。 24.5 休眠期间的操作 CLC 模块独立于系统时钟工作，只要选定的输入源保持 活动状态，它就会继续在休眠期间运行。 如果使能了 CLC 模块，并且选择 HFINTOSC 作为输入 源，则无论所选择的系统时钟源如何，HFINTOSC 都会 在休眠期间保持活动状态。 即，如果在 CLC 使能时，同时选择 HFINTOSC 作为系 统时钟和 CLC 输入源，则在休眠期间 CPU 会进入空闲 状态，而 CLC 会继续工作，并且 HFINTOSC 将保持活 动状态。 这会直接影响休眠模式的电流。 DS41609A_CN 第 274 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 24-2： 输入数据选择和门控 CLCxIN[0] CLCxIN[1] CLCxIN[2] CLCxIN[3] CLCxIN[4] CLCxIN[5] CLCxIN[6] CLCxIN[7] 数据选择 000 数据门 1 lcxd1T LCxD1G1T lcxd1N LCxD1G1N 111 LCxD2G1T LCxD1S<2:0> LCxD2G1N CLCxIN[4] CLCxIN[5] CLCxIN[6] CLCxIN[7] CLCxIN[8] CLCxIN[9] CLCxIN[10] CLCxIN[11] lcxg1 000 LCxD3G1T lcxd2T LCxG1POL LCxD3G1N lcxd2N LCxD4G1T 111 LCxD2S<2:0> CLCxIN[8] CLCxIN[9] CLCxIN[10] CLCxIN[11] CLCxIN[12] CLCxIN[13] CLCxIN[14] CLCxIN[15] LCxD4G1N 000 数据门 2 lcxg2 lcxd3T （与数据门 1 相同） lcxd3N 数据门 3 111 lcxg3 LCxD3S<2:0> CLCxIN[12] CLCxIN[13] CLCxIN[14] CLCxIN[15] CLCxIN[0] CLCxIN[1] CLCxIN[2] CLCxIN[3] （与数据门 1 相同） 数据门 4 000 lcxg4 （与数据门 1 相同） lcxd4T lcxd4N 111 LCxD4S<2:0> 注： 在上电时，所有控制都是未定义的。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 275 页 PIC16(L)F1508/9 图 24-3： 可编程逻辑功能 AND – OR OR – XOR lcxg1 lcxg1 lcxg2 lcxg2 lcxq lcxg3 lcxg3 lcxg4 lcxg4 lcxq LCxMODE<2:0> = 000 LCxMODE<2:0> = 001 4 输入 AND S-R 锁存器 lcxg1 lcxg1 lcxg2 lcxg2 lcxq lcxg3 lcxg3 lcxg4 lcxg4 S lcxq Q R LCxMODE<2:0> = 010 LCxMODE<2:0> = 011 带置 1 和复位功能的 1 输入 D 触发器 带复位功能的 2 输入 D 触发器 lcxg4 lcxg2 D S lcxg4 Q lcxq D lcxg2 lcxg1 lcxg1 Q lcxq R R lcxg3 lcxg3 LCxMODE<2:0> = 100 LCxMODE<2:0> = 101 带复位功能的 J-K 触发器 带置 1 和复位功能的 1 输入透明锁存器 lcxg4 lcxg2 J Q lcxq lcxg1 lcxg4 K R lcxg2 D lcxg1 LE lcxg3 S Q lcxq R lcxg3 LCxMODE<2:0> = 110 DS41609A_CN 第 276 页 LCxMODE<2:0> = 111 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 24.6 CLCx 控制寄存器 寄存器 24-1： CLCxCON：可配置逻辑单元控制寄存器 R/W-0/0 R/W-0/0 R-0/0 R/W-0/0 R/W-0/0 LCxEN LCxOE LCxOUT LCxINTP LCxINTN R/W-0/0 R/W-0/0 R/W-0/0 LCxMODE<2:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 LCxEN：可配置逻辑单元使能位 1 = 使能可配置逻辑单元，并混合输入信号 0 = 禁止可配置逻辑单元，并输出逻辑 0 bit 6 LCxOE：可配置逻辑单元输出使能位 1 = 使能可配置逻辑单元端口引脚输出 0 = 禁止可配置逻辑单元端口引脚输出 bit 5 LCxOUT：可配置逻辑单元数据输出位 只读：经过 LCxPOL 之后的逻辑单元输出数据；从 lcx_out 线采样。 bit 4 LCxINTP：可配置逻辑单元上升边沿中断允许位 1 = CLCxIF 将在 lcx_out 上出现上升沿时置 1 0 = CLCxIF 不会置 1 bit 3 LCxINTN：可配置逻辑单元下降边沿中断允许位 1 = CLCxIF 将在 lcx_out 上出现下降沿时置 1 0 = CLCxIF 不会置 1 bit 2-0 LCxMODE<2:0>：可配置逻辑单元功能模式位 111 = 单元是带置 1 和复位功能的 1 输入透明锁存器 110 = 单元是带复位功能的 J-K 触发器 101 = 单元是带复位功能的 2 输入 D 触发器 100 = 单元是带置 1 和复位功能的 1 输入 D 触发器 011 = 单元是 S-R 锁存器 010 = 单元是 4 输入 AND 逻辑 001 = 单元是 OR-XOR 逻辑 000 = 单元是 AND-OR 逻辑 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 277 页 PIC16(L)F1508/9 寄存器 24-2： CLCxPOL：信号极性控制寄存器 R/W-0/0 U-0 U-0 U-0 R/W-x/u R/W-x/u R/W-x/u R/W-x/u LCxPOL — — — LCxG4POL LCxG3POL LCxG2POL LCxG1POL bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 LCxPOL：LCOUT 极性控制位 1 = 逻辑单元的输出反相 0 = 逻辑单元的输出同相 bit 6-4 未实现：读为 0 bit 3 LCxG4POL：门 4 输出极性控制位 1 = 门 4 的输出在施加到逻辑单元时反相 0 = 门 4 的输出同相 bit 2 LCxG3POL：门 3 输出极性控制位 1 = 门 3 的输出在施加到逻辑单元时反相 0 = 门 3 的输出同相 bit 1 LCxG2POL：门 2 输出极性控制位 1 = 门 2 的输出在施加到逻辑单元时反相 0 = 门 2 的输出同相 bit 0 LCxG1POL：门 1 输出极性控制位 1 = 门 1 的输出在施加到逻辑单元时反相 0 = 门 1 的输出同相 DS41609A_CN 第 278 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 24-3： U-0 — CLCxSEL0：多路开关数据 1 和 2 选择寄存器 R/W-x/u R/W-x/u R/W-x/u U-0 R/W-x/u — LCxD2S<2:0> R/W-x/u R/W-x/u LCxD1S<2:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 未实现：读为 0 bit 6-4 LCxD2S<2:0>：输入数据 2 选择控制位 (1) 111 = 为 lcxd2 选择 CLCxIN[11] 110 = 为 lcxd2 选择 CLCxIN[10] 101 = 为 lcxd2 选择 CLCxIN[9] 100 = 为 lcxd2 选择 CLCxIN[8] 011 = 为 lcxd2 选择 CLCxIN[7] 010 = 为 lcxd2 选择 CLCxIN[6] 001 = 为 lcxd2 选择 CLCxIN[5] 000 = 为 lcxd2 选择 CLCxIN[4] bit 3 未实现：读为 0 bit 2-0 LCxD1S<2:0>：输入数据 1 选择控制位 (1) 111 = 为 lcxd1 选择 CLCxIN[7] 110 = 为 lcxd1 选择 CLCxIN[6] 101 = 为 lcxd1 选择 CLCxIN[5] 100 = 为 lcxd1 选择 CLCxIN[4] 011 = 为 lcxd1 选择 CLCxIN[3] 010 = 为 lcxd1 选择 CLCxIN[2] 001 = 为 lcxd1 选择 CLCxIN[1] 000 = 为 lcxd1 选择 CLCxIN[0] 注 1： 关于与输入关联的信号名称，请参见表 24-1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 279 页 PIC16(L)F1508/9 寄存器 24-4： U-0 CLCxSEL1：多路开关数据 3 和 4 选择寄存器 R/W-x/u — R/W-x/u R/W-x/u U-0 R/W-x/u — LCxD4S<2:0> R/W-x/u R/W-x/u LCxD3S<2:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 未实现：读为 0 bit 6-4 LCxD4S<2:0>：输入数据 4 选择控制位 (1) 111 = 为 lcxd4 选择 CLCxIN[3] 110 = 为 lcxd4 选择 CLCxIN[2] 101 = 为 lcxd4 选择 CLCxIN[1] 100 = 为 lcxd4 选择 CLCxIN[0] 011 = 为 lcxd4 选择 CLCxIN[15] 010 = 为 lcxd4 选择 CLCxIN[14] 001 = 为 lcxd4 选择 CLCxIN[13] 000 = 为 lcxd4 选择 CLCxIN[12] bit 3 未实现：读为 0 bit 2-0 LCxD3S<2:0>：输入数据 3 选择控制位 (1) 111 = 为 lcxd3 选择 CLCxIN[15] 110 = 为 lcxd3 选择 CLCxIN[14] 101 = 为 lcxd3 选择 CLCxIN[13] 100 = 为 lcxd3 选择 CLCxIN[12] 011 = 为 lcxd3 选择 CLCxIN[11] 010 = 为 lcxd3 选择 CLCxIN[10] 001 = 为 lcxd3 选择 CLCxIN[9] 000 = 为 lcxd3 选择 CLCxIN[8] 注 1： 关于与输入关联的信号名称，请参见表 24-1。 DS41609A_CN 第 280 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 24-5： CLCxGLS0：门 1 逻辑选择寄存器 R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u LCxG1D4T LCxG1D4N LCxG1D3T LCxG1D3N LCxG1D2T LCxG1D2N LCxG1D1T LCxG1D1N bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 LCxG1D4T：门 1 数据 4 （同相）位 1 = lcxd4T 通过门输入到 lcxg1 0 = lcxd4T 未通过门输入到 lcxg1 bit 6 LCxG1D4N：门 1 数据 4 取反 （反相）位 1 = lcxd4N 通过门输入到 lcxg1 0 = lcxd4N 未通过门输入到 lcxg1 bit 5 LCxG1D3T：门 1 数据 3 （同相）位 1 = lcxd3T 通过门输入到 lcxg1 0 = lcxd3T 未通过门输入到 lcxg1 bit 4 LCxG1D3N：门 1 数据 3 取反 （反相）位 1 = lcxd3N 通过门输入到 lcxg1 0 = lcxd3N 未通过门输入到 lcxg1 bit 3 LCxG1D2T：门 1 数据 2 （同相）位 1 = lcxd2T 通过门输入到 lcxg1 0 = lcxd2T 未通过门输入到 lcxg1 bit 2 LCxG1D2N：门 1 数据 2 取反 （反相）位 1 = lcxd2N 通过门输入到 lcxg1 0 = lcxd2N 未通过门输入到 lcxg1 bit 1 LCxG1D1T：门 1 数据 1 （同相）位 1 = lcxd1T 通过门输入到 lcxg1 0 = lcxd1T 未通过门输入到 lcxg1 bit 0 LCxG1D1N：门 1 数据 1 取反 （反相）位 1 = lcxd1N 通过门输入到 lcxg1 0 = lcxd1N 未通过门输入到 lcxg1 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 281 页 PIC16(L)F1508/9 寄存器 24-6： CLCxGLS1：门 2 逻辑选择寄存器 R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u LCxG2D4T LCxG2D4N LCxG2D3T LCxG2D3N LCxG2D2T LCxG2D2N LCxG2D1T LCxG2D1N bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 LCxG2D4T：门 2 数据 4 （同相）位 1 = lcxd4T 通过门输入到 lcxg2 0 = lcxd4T 未通过门输入到 lcxg2 bit 6 LCxG2D4N：门 2 数据 4 取反 （反相）位 1 = lcxd4N 通过门输入到 lcxg2 0 = lcxd4N 未通过门输入到 lcxg2 bit 5 LCxG2D3T：门 2 数据 3 （同相）位 1 = lcxd3T 通过门输入到 lcxg2 0 = lcxd3T 未通过门输入到 lcxg2 bit 4 LCxG2D3N：门 2 数据 3 取反 （反相）位 1 = lcxd3N 通过门输入到 lcxg2 0 = lcxd3N 未通过门输入到 lcxg2 bit 3 LCxG2D2T：门 2 数据 2 （同相）位 1 = lcxd2T 通过门输入到 lcxg2 0 = lcxd2T 未通过门输入到 lcxg2 bit 2 LCxG2D2N：门 2 数据 2 取反 （反相）位 1 = lcxd2N 通过门输入到 lcxg2 0 = lcxd2N 未通过门输入到 lcxg2 bit 1 LCxG2D1T：门 2 数据 1 （同相）位 1 = lcxd1T 通过门输入到 lcxg2 0 = lcxd1T 未通过门输入到 lcxg2 bit 0 LCxG2D1N：门 2 数据 1 取反 （反相）位 1 = lcxd1N 通过门输入到 lcxg2 0 = lcxd1N 未通过门输入到 lcxg2 DS41609A_CN 第 282 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 24-7： CLCxGLS2：门 3 逻辑选择寄存器 R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u LCxG3D4T LCxG3D4N LCxG3D3T LCxG3D3N LCxG3D2T LCxG3D2N LCxG3D1T LCxG3D1N bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 LCxG3D4T：门 3 数据 4 （同相）位 1 = lcxd4T 通过门输入到 lcxg3 0 = lcxd4T 未通过门输入到 lcxg3 bit 6 LCxG3D4N：门 3 数据 4 取反 （反相）位 1 = lcxd4N 通过门输入到 lcxg3 0 = lcxd4N 未通过门输入到 lcxg3 bit 5 LCxG3D3T：门 3 数据 3 （同相）位 1 = lcxd3T 通过门输入到 lcxg3 0 = lcxd3T 未通过门输入到 lcxg3 bit 4 LCxG3D3N：门 3 数据 3 取反 （反相）位 1 = lcxd3N 通过门输入到 lcxg3 0 = lcxd3N 未通过门输入到 lcxg3 bit 3 LCxG3D2T：门 3 数据 2 （同相）位 1 = lcxd2T 通过门输入到 lcxg3 0 = lcxd2T 未通过门输入到 lcxg3 bit 2 LCxG3D2N：门 3 数据 2 取反 （反相）位 1 = lcxd2N 通过门输入到 lcxg3 0 = lcxd2N 未通过门输入到 lcxg3 bit 1 LCxG3D1T：门 3 数据 1 （同相）位 1 = lcxd1T 通过门输入到 lcxg3 0 = lcxd1T 未通过门输入到 lcxg3 bit 0 LCxG3D1N：门 3 数据 1 取反 （反相）位 1 = lcxd1N 通过门输入到 lcxg3 0 = lcxd1N 未通过门输入到 lcxg3 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 283 页 PIC16(L)F1508/9 寄存器 24-8： CLCxGLS3：门 4 逻辑选择寄存器 R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u LCxG4D4T LCxG4D4N LCxG4D3T LCxG4D3N LCxG4D2T LCxG4D2N LCxG4D1T LCxG4D1N bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 LCxG4D4T：门 4 数据 4 （同相）位 1 = lcxd4T 通过门输入到 lcxg4 0 = lcxd4T 未通过门输入到 lcxg4 bit 6 LCxG4D4N：门 4 数据 4 取反 （反相）位 1 = lcxd4N 通过门输入到 lcxg4 0 = lcxd4N 未通过门输入到 lcxg4 bit 5 LCxG4D3T：门 4 数据 3 （同相）位 1 = lcxd3T 通过门输入到 lcxg4 0 = lcxd3T 未通过门输入到 lcxg4 bit 4 LCxG4D3N：门 4 数据 3 取反 （反相）位 1 = lcxd3N 通过门输入到 lcxg4 0 = lcxd3N 未通过门输入到 lcxg4 bit 3 LCxG4D2T：门 4 数据 2 （同相）位 1 = lcxd2T 通过门输入到 lcxg4 0 = lcxd2T 未通过门输入到 lcxg4 bit 2 LCxG4D2N：门 4 数据 2 取反 （反相）位 1 = lcxd2N 通过门输入到 lcxg4 0 = lcxd2N 未通过门输入到 lcxg4 bit 1 LCxG4D1T：门 4 数据 1 （同相）位 1 = lcxd1T 通过门输入到 lcxg4 0 = lcxd1T 未通过门输入到 lcxg4 bit 0 LCxG4D1N：门 4 数据 1 取反 （反相）位 1 = lcxd1N 通过门输入到 lcxg4 0 = lcxd1N 未通过门输入到 lcxg4 DS41609A_CN 第 284 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 24-9： CLCDATA：CLC 数据输出寄存器 U-0 U-0 U-0 U-0 R-0 R-0 R-0 R-0 — — — — MLC4OUT MLC3OUT MLC2OUT MLC1OUT bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-4 未实现：读为 0 bit 3 MLC4OUT：LC4OUT 的镜像副本位 bit 2 MLC3OUT：LC3OUT 的镜像副本位 bit 1 MLC2OUT：LC2OUT 的镜像副本位 bit 0 MLC1OUT：LC1OUT 的镜像副本位 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 285 页 PIC16(L)F1508/9 表 24-3： 名称 与 CLCx 相关的寄存器汇总 Bit 2 — ANSC3 ANSC2 SSSEL T1GSEL — ANSC1 ANSC0 123 CLC1SEL NCO1SEL 112 Bit 5 ANSC7 ANSC6 — — — — CLC1CON LC1EN LC1OE LC1OUT LC1INTP LC1INTN LC1MODE<2:0> CLC2CON LC2EN LC2OE LC2OUT LC2INTP LC2INTN LC2MODE<2:0> CLCDATA — — — — MLC4OUT MLC3OUT MLC2OUT MLC1OUT 285 CLC1GLS0 LC1G1D4T LC1G1D4N LC1G1D3T LC1G1D3N LC1G1D2T LC1G1D2N LC1G1D1T LC1G1D1N 281 CLC1GLS1 LC1G2D4T LC1G2D4N LC1G2D3T LC1G2D3N LC1G2D2T LC1G2D2N LC1G2D1T LC1G2D1N 282 CLC1GLS2 LC1G3D4T LC1G3D4N LC1G3D3T LC1G3D3N LC1G3D2T LC1G3D2N LC1G3D1T LC1G3D1N 283 CLC1GLS3 LC1G4D4T LC1G4D4N LC1G4D3T LC1G4D3N LC1G4D2T LC1G4D2N LC1G4D1T LC1G4D1N 284 CLC1POL LC1POL — — — LC1G4POL LC1G3POL LC1G2POL LC1G1POL 278 CLC1SEL0 — LC1D2S<2:0> — LC1D1S<2:0> CLC1SEL1 — LC1D4S<2:0> — LC1D3S<2:0> CLC2GLS0 LC2G1D4T LC2G1D4N LC2G1D3T LC2G1D3N LC2G1D2T LC2G1D2N LC2G1D1T LC2G1D1N 281 CLC2GLS1 LC2G2D4T LC2G2D4N LC2G2D3T LC2G2D3N LC2G2D2T LC2G2D2N LC2G2D1T LC2G2D1N 282 CLC2GLS2 LC2G3D4T LC2G3D4N LC2G3D3T LC2G3D3N LC2G3D2T LC2G3D2N LC2G3D1T LC2G3D1N 283 CLC2GLS3 LC2G4D4T LC2G4D4N LC2G4D3T LC2G4D3N LC2G4D2T LC2G4D2N LC2G4D1T LC2G4D1N 284 CLC2POL LC2POL — — — LC2G4POL LC2G3POL LC2G2POL LC2G1POL 278 CLC2SEL0 — ANSELC Bit 3 寄存器 所在页 Bit 6 APFCON Bit 4 Bit 0 Bit 7 Bit 1 — LC2D2S<2:0> 277 277 279 280 LC2D1S<2:0> CLC2SEL1 — CLC3GLS0 LC3G1D4T LC3G1D4N LC3G1D3T LC3G1D3N LC3G1D2T LC3G1D2N LC3G1D1T LC3G1D1N 281 CLC3GLS1 LC3G2D4T LC3G2D4N LC3G2D3T LC3G2D3N LC3G2D2T LC3G2D2N LC3G2D1T LC3G2D1N 282 CLC3GLS2 LC3G3D4T LC3G3D4N LC3G3D3T LC3G3D3N LC3G3D2T LC3G3D2N LC3G3D1T LC3G3D1N 283 CLC3GLS3 LC3G4D4T LC3G4D4N LC3G4D3T LC3G4D3N LC3G4D2T LC3G4D2N LC3G4D1T LC3G4D1N 284 CLC3POL LC3POL — — — LC3G4POL LC3G3POL LC3G2POL LC3G1POL 278 CLC3SEL0 — LC3D2S<2:0> — LC3D1S<2:0> 279 CLC3SEL1 — LC3D4S<2:0> — LC3D3S<2:0> 280 CLC4GLS0 LC4G1D4T LC4G1D4N LC4G1D3T LC4G1D3N LC4G1D2T LC4G1D2N LC4G1D1T LC4G1D1N 281 CLC4GLS1 LC4G2D4T LC4G2D4N LC4G2D3T LC4G2D3N LC4G2D2T LC4G2D2N LC4G2D1T LC4G2D1N 282 CLC4GLS2 LC4G3D4T LC4G3D4N LC4G3D3T LC4G3D3N LC4G3D2T LC4G3D2N LC4G3D1T LC4G3D1N 283 CLC4GLS3 LC4G4D4T LC4G4D4N LC4G4D3T LC4G4D3N LC4G4D2T LC4G4D2N LC4G4D1T LC4G4D1N 284 CLC4POL LC4POL — — — LC4G4POL LC4G3POL LC4G2POL LC4G1POL 278 CLC4SEL0 — LC4D2S<2:0> — LC4D1S<2:0> CLC4SEL1 — LC4D4S<2:0> — LC4D3S<2:0> INTCON PIE3 — 279 LC2D4S<2:0> LC2D3S<2:0> 280 279 280 GIE PEIE TMR0IE INTE IOCIE TMR0IF INTF IOCIF 78 — — — — CLC4IE CLC3IE CLC2IE CLC1IE 81 CLC3IF CLC2IF CLC1IF 84 PIR3 — — — — CLC4IF TRISA — — TRISA5 TRISA4 —(1) TRISA2 TRISA1 TRISA0 114 TRISC TRISC7 TRISC6 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 122 图注： — = 未实现，读为 0。 CLC 模块不使用阴影单元。 注 1： 未实现，读为 1。 DS41609A_CN 第 286 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 25.0 数控振荡器 （NCO）模块 数控振荡器 （NCOx）模块是一个定时器，它使用增加 递增值产生的溢出来对输入频率进行分频。加法运算方 法优于简单计数器驱动定时器的优点是分频分辨率不会 随分频值而变化。对于要求在固定占空比下确保频率精 度和精细分辨率的应用， NCOx 最为有用。 NCOx 的特性包括： • • • • • • • 16 位递增功能 固定占空比 （FDC）模式 脉冲频率 （PF）模式 输出脉冲宽度控制 多个时钟输入源 输出极性控制 中断能力 图 25-1 给出了 NCOx 模块的简化框图。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 287 页 数控振荡器 （NCOx）模块的简化框图 递增 16 (1) 缓冲区 16 中断事件 将 NCOxIF 标志置 1 NCO1CLK LC1OUT FOSC HFINTOSC NCOxOUT 20 11 10 D Q NxOE 溢出 累加器 Q NCOx 时钟 01 20 00 NxEN TRIS 控制 0 NCOx 1 初稿 2 NxCKS<2:0> 溢出 NxPFM S Q NxPOL R Q 3 NxPWS<2:0> 2012 Microchip Technology Inc. NCOx 时钟 脉动计数器 注 至 CLC 和 CWG 复位 1： 递增寄存器是双重缓冲的，因而无需先禁止 NCOx 模块即可对值进行更改。它们在此仅作为参考。缓冲区对于用户是 不可访问的。 PIC16(L)F1508/9 DS41609A_CN 第 288 页 图 25-1： PIC16(L)F1508/9 25.1 NCOx 工作原理 25.1.3 加法器 NCOx 的工作方式是重复向累加器增加一个固定值。达 到特定输入时钟频率时会进行加法运算。累加器会定期 发生进位溢出，该位为原始的 NCOx 输出。这实际上是 按照增加值与最大累加器值的比率来降低输入时钟速 率。请参见公式 25-1。 NCOx 加法器是一个全加器，它独立于系统时钟工作。 先前结果与递增值的加法运算结果将在每个输入时钟的 上升沿替换累加器值。 NCOx 输出可以通过延长脉冲或翻转单稳态触发器进一 步进行修正。然后，修正后的 NCOx 输出在内部分配至 其他外设，以及可选地输出到引脚上。累加器溢出还会 产生一个中断。 递增值存储在两个 8 位寄存器中，以构成一个 16 位递 增值。按从低字节到高字节的顺序排列为： NCOx 周期以离散步阶进行变化，从而产生一个平均频 率。该输出依靠接收电路 （即， CWG 或外部谐振转换 器电路）对 NCOx 输出进行平均，从而降低偏差。 这两个寄存器都是可读写的。递增寄存器是双重缓冲 的，因而无需先禁止 NCOx 模块即可对值进行更改。 25.1.1 25.1.4 • NCOxINCL • NCOxINCH 禁止模块后，会立即装载缓冲区。必须先写入 NCOxINCH 寄存器，因为在对 NCOxINCL 寄存器执 行写操作之后，缓冲区数据装入会与 NCOx 操作同步 进行。 NCOx 时钟源 NCOx 可用的时钟源包括： • • • • 递增寄存器 HFINTOSC FOSC LC1OUT CLKIN 引脚 注： 用户不能访问递增缓冲寄存器。 NCOx 时钟源通过配置 NCOxCLK 寄存器中的 NxCKS<2:0> 位进行选择。 25.1.2 累加器 累加器是一个 20 位寄存器。可通过 3 个寄存器对累加 器进行读写访问： • NCOxACCL • NCOxACCH • NCOxACCU 公式 25-1： NCO 时钟频率 ddCdl e × 递增值 Increment VadeF OVERFLOW = NCO ----------------------------------------------------------------------------------------n n 2 2 n = 累加器宽度（单位为位） © 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 289 页 PIC16(L)F1508/9 25.2 固定占空比 （FDC）模式 在固定占空比 （FDC）模式下，每次累加器发生溢出 时，输出会发生翻转。只要递增值保持恒定，这将得到 一个 50% 的占空比。更多信息，请参见图 25-2。 可通过将 NCOxCON 寄存器中的 NxPFM 位清零来选择 FDC 模式。 25.3 脉冲频率 （PF）模式 在脉冲频率 （PF）模式下，每次累加器发生溢出时， 输出会变为有效，并持续一个或多个时钟周期。时钟周 期结束时，输出会恢复为无效状态。这将产生一个脉冲 输出。 输出会在紧随溢出事件之后的时钟上升沿变为有效。更 多信息，请参见图 25-2。 有效状态和无效状态的值取决于NCOxCON寄存器中的 极性位 NxPOL。 可通过将 NCOxCON 寄存器中的 NxPFM 位置 1 来选择 PF 模式。 25.3.1 输出脉冲宽度控制 在 PF 模式下工作时，输出有效状态的宽度可以在多个 时钟 周期之 间变化。可 使用 NCOxCLK 寄存器 中的 NxPWS<2:0> 位来选择各种脉冲宽度。 当选定的脉冲宽度大于累加器溢出时间帧时，NCOx 操 作的输出是不确定的。 25.4 输出极性控制 NCOx 模块中的最后一个阶段是输出极性。NCOxCON 寄存器中的 NxPOL 位用于选择输出极性。如果在允许 中断时改变极性会导致中断结果输出转换。 NCOx 输出可以在内部由源代码或其他外设使用。通过 读取 NCOxCON 寄存器的 NxOUT（只读）位可以实现 这一点。 DS41609A_CN 第 290 页 初稿 2012 Microchip Technology Inc. FDC 输出模式工作原理图 时钟源 NCOx 递增值 NCOx 累加器输入 2000h 02000h 04000h 06000h 08000h 0A000h 0C000h 0E000h 10000h 02000h 04000h 06000h 08000h 0A000h 0C000h 0E000h 10000h 02000h 2000h 4000h 6000h 8000h A000h C000h E000h 0000h 04000h Tadder 溢出是 累加器的高字节 累加器输入溢出 Tadder_ 初稿 NCOx 累加器值 0000h 2000h 4000h 6000h 8000h A000h C000h E000h 0000h Tadder 溢出 PWS = 000 中断事件 2012 Microchip Technology Inc. NCOx 输出 FDC 模式 NCOx 输出 PF 模式 NCOx PWS = 000 NCOx 输出 PF 模式 NCOx PWS = 010 Tadder 2000h PIC16(L)F1508/9 DS41609A_CN 第 291 页 图 25-2： PIC16(L)F1508/9 25.5 中断 当累加器发生溢出时， PIRx 寄存器的 NCOx 中断标志 位NCOxIF会置1。要允许中断事件，必须将以下位置1 ： • • • • NCOxCON 寄存器的 NxEN 位 PIEx 寄存器的 NCOxIE 位 INTCON 寄存器的 PEIE 位 INTCON 寄存器的 GIE 位 中断必须用软件通过在中断服务程序中将 NCOxIF 位清 零而清除。 25.6 复位的影响 发生复位时，所有 NCOx 寄存器都会清零。 25.7 休眠模式下的操作 NCO 模块独立于系统时钟工作，只要选定的时钟源保 持活动状态，它就会在休眠期间继续运行。 如果使能了 NCO 模块，并且选择 HFINTOSC 作为时 钟源，则无论所选择的系统时钟源如何， HFINTOSC 都会在休眠期间保持活动状态。 即，如果在 NCO 使能时，同时选择 HFINTOSC 作为 系统时钟和 NCO 时钟源，则 CPU 在休眠期间将处于 空闲状态，而 NCO 会继续工作，并且 HFINTOSC 将 保持活动状态。 这会直接影响休眠模式的电流。 25.8 备用引脚位置 该模块具有以下 I/O 引脚：通过使用备用引脚功能寄存 器 APFCON，可将 I/O 引脚转移到其他位置。要确定 可转移哪些引脚以及其在复位时的默认位置，请参见 第 11.1 节 “备用引脚功能”了解更多信息。 DS41609A_CN 第 292 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 NCOx 控制寄存器 25.9 寄存器 25-1： NCOxCON：NCOx 控制寄存器 R/W-0/0 R/W-0/0 R-0/0 R/W-0/0 U-0 U-0 U-0 R/W-0/0 NxEN NxOE NxOUT NxPOL — — — NxPFM bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7 NxEN：NCOx 使能位 1 = 使能 NCOx 模块 0 = 禁止 NCOx 模块 bit 6 NxOE：NCOx 输出使能位 1 = 使能 NCOx 输出引脚 0 = 禁止 NCOx 输出引脚 bit 5 NxOUT：NCOx 输出位 1 = NCOx 输出为高电平 0 = NCOx 输出为低电平 bit 4 NxPOL：NCOx 极性位 1 = NCOx 输出信号为高电平有效 0 = NCOx 输出信号为低电平有效 bit 3-1 未实现：读为 0 bit 0 NxPFM：NCOx 脉冲频率模式位 1 = NCOx 在脉冲频率模式下工作 0 = NCOx 在固定占空比模式下工作 寄存器 25-2： R/W-0/0 NCOxCLK：NCOx 输入时钟控制寄存器 R/W-0/0 R/W-0/0 NxPWS<2:0> U-0 U-0 U-0 — — — R/W-0/0 R/W-0/0 NxCKS<1:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-5 NxPWS<2:0>：NCOx 输出脉冲宽度选择位 (1, 2) 111 = 128 个 NCOx 时钟周期 110 = 64 个 NCOx 时钟周期 101 = 32 个 NCOx 时钟周期 100 = 16 个 NCOx 时钟周期 011 = 8 个 NCOx 时钟周期 010 = 4 个 NCOx 时钟周期 001 = 2 个 NCOx 时钟周期 000 = 1 个 NCOx 时钟周期 bit 4-2 未实现：读为 0 bit 1-0 NxCKS<1:0>：NCOx 时钟源选择位 11 = NCO1CLK 10 = LC1OUT 01 = FOSC 00 = HFINTOSC （16 MHz） 注 1： 只有在脉冲频率模式下工作时，才会应用 NxPWS。 2： 如果 NCOx 脉冲宽度大于 NCOx 溢出周期，操作将是不确定的。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 293 页 PIC16(L)F1508/9 寄存器 25-3： R/W-0/0 NCOxACCL：NCOx 累加器寄存器——低字节 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 NCOxACC<7:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-0 NCOxACC<7:0>：NCOx 累加器的低字节 寄存器 25-4： R/W-0/0 NCOxACCH：NCOx 累加器寄存器——高字节 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 NCOxACC<15:8> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-0 寄存器 25-5： NCOxACC<15:8>：NCOx 累加器的高字节 NCOxACCU：NCOx 累加器寄存器——最高字节 U-0 U-0 U-0 U-0 — — — — R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 NCOxACC<19:16> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-4 未实现：读为 0 bit 3-0 NCOxACC<19:16>：NCOx 累加器的最高字节 DS41609A_CN 第 294 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 25-6： R/W-0/0 NCOxINCL：NCOx 递增寄存器——低字节 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-1/1 NCOxINC<7:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-0 寄存器 25-7： R/W-0/0 NCOxINC<7:0>：NCOx 增量的低字节 NCOxINCH：NCOx 递增寄存器——高字节 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 NCOxINC<15:8> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 bit 7-0 NCOxINC<15:8>：NCOx 增量的高字节 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 295 页 PIC16(L)F1508/9 表 25-1： 名称 与 NCOx 相关的寄存器汇总 Bit 2 Bit 1 Bit 0 寄存器 所在页 T1GSEL — CLC1SEL NCO1SEL 112 IOCIE TMR0IF INTF IOCIF 78 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 APFCON — — — SSSEL INTCON GIE PEIE TMR0IE INTE NCO1ACCH NCO1ACC<15:8> 294 NCO1ACCL NCO1ACC<7:0> 294 — NCO1ACCU NCO1CLK NCO1CON NCO1ACC<19:16> N1PWS<2:0> N1EN N1OE N1OUT NCO1INCH — — — N1POL — — 294 N1CKS<1:0> — N1PFM NCO1INC<15:8> NCO1INCL 293 293 295 NCO1INC<7:0> 295 PIE2 OSFIE C2IE C1IE — BCL1IE NCO1IE — — PIR2 OSFIF C2IF C1IF — BCL1IF NCO1IF — — 83 TRISA — — TRISA5 TRISA4 —(1) TRISA2 TRISA1 TRISA0 114 TRISC TRISC7 TRISC6 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC0 122 80 图注： x = 未知， u = 不变，— = 未实现，读为 0， q = 值取决于具体条件。 NCOx 模块不使用阴影单元。 注 1： 未实现，读为 1。 DS41609A_CN 第 296 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 26.0 互补波形发生器 （CWG）模块 互补波形发生器 （CWG）可从选择的输入源产生带死 区延时的互补波形。 CWG 模块具有以下特性： 可选死区时钟源控制 可选输入源 输出使能控制 输出极性控制 使用独立的 6 位上升沿和下降沿死区计数器进行死 区控制 • 可使用以下方法启动自动关断控制： - 可选关断源 - 自动重启使能 - 自动关断引脚改写控制 • • • • • 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 297 页 2012 Microchip Technology Inc. 图 26-1： 简化的 CWG 框图 2 GxASDLA GxCS 00 1 ‘0’10 ‘1’ 11 FOSC cwg_clock 1 GxASDLA = 01 GxOEA CWGxDBR HFINTOSC 6 1 3 EN GxIS 初稿 async_C1OUT async_C2OUT PWM1OUT PWM2OUT PWM3OUT PWM4OUT NCO1OUT LC1OUT R S Q R Q = 0 TRISx CWGxA GxPOLA 输入源 CWGxDBF 6 GxOEB EN R TRISx = 0 GxPOLB 1 CWGxB GxASDLB = 01 ‘0’10 CWG1FLT（INT 引脚） DS41609A_CN 第 298 页 GxASDFLT async_C1OUT GxASDC1 async_C2OUT GxASDC2 LC2OUT GxASCLC GxASE 数据位 WRITE x = CWG 模块编号 ‘1’ 11 GxASE 自动关断源 GxARSEN S Q R Q 设置控制权 S D Q 关断 GxASDLB 2 PIC16(L)F1508/9 00 PIC16(L)F1508/9 图 26-2： 使用 PWM1 的典型 CWG 工作原理 （无自动关断） cwg_clock PWM1 CWGxA 上升沿死区 上升沿死区 下降沿死区 上升沿死区 下降沿死区 CWGxB 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 299 页 PIC16(L)F1508/9 26.1 基本操作 能位 GxEN。当 GxEN 清零时，CWG 输出使能和 CWG 驱动电平没有任何作用。 CWG 基于 4 个可选输入源之一来产生一个双输出互补 波形。 26.4.2 每路输出由关到开的转变可能会因其他输出由开到关的 转变而受到延时，因而在未驱动任何输出前立即产生延 时。这被称为死区，第 26.5 节 “死区控制”对它进行 了介绍。图 26-2 给出了基于单输入信号产生的带死区的 典型工作波形。 每个 CWG 输出的极性可以单独进行选择。当输出极性 位置 1 时，相应的输出为高电平有效。清零输出极性位 时，相应输出将配置为低电平有效。但是，极性不会影 响改写电平。使用 CWGxCON0 寄存器的 GxPOLA 和 GxPOLB 位选择输出极性。 可能需要防止电路发生故障、反馈事件太晚送达或根本 不送达的可能性。在这种情况下，必须在故障条件造成 损坏之前终止有效驱动。这被称为自动关断，第 26.9 节 “自动关断控制”对它进行了介绍。 26.5 26.2 时钟源 死区的计时方式是对 CWG 时钟周期进行计数，从 0 开 始一直计数至上升沿或下降沿死区计数器寄存器中的 值。请参见 CWGxDBR 和 CWGxDBF 寄存器（分别为 寄存器 26-4 和寄存器 26-5）。 • Fosc （系统时钟） • HFINTOSC （仅限 16 MHz） 使用 CWGxCON0 寄存器（寄存器 26-1）的 G1CS0 位 选择时钟源。 26.6 可选输入源 async_C1OUT async_C2OUT PWM1OUT PWM2OUT PWM3OUT PWM4OUT NCO1OUT LC1OUT CWGxDBR 寄存器用于设置输入源信号上升沿死区时 间间隔的持续时间。该持续时间为 0 至 64 个死区计数。 死区总是在输入源信号的下降沿停止计数。计数为 0 表 示不存在死区。 如果输入源信号出现的时间不足以完成计数，则相应输 出上不会产生任何输出。 使用CWGxCON1寄存器（寄存器26-2）中的GxIS<2:0> 位选择输入源。 26.4 上升沿死区 上升沿死区在禁止 CWGxB 输出时延迟使能 CWGxA 输 出。当输入源信号出现上升沿时，上升沿死区计时开 始。发生这种情况时， CWGxB 输出会立即禁止，上升 沿死区延时开始计时。当达到上升沿死区延时时，使能 CWGxA 输出。 CWG 可以使用以下输入源来产生互补波形： • • • • • • • • 死区控制 死区控制用于提供不重叠的输出信号，以防止功率开关 中产生直通电流。 CWG 包含两个 6 位死区计数器。一 个死区计数器用于输入源控制的上升沿。另一个用于输 入源控制的下降沿。 CWG 模块允许选择以下时钟源： 26.3 极性控制 输出控制 使能 CWG 模块之后，立即配置互补驱动，并清零 CWGxA 和 CWGxB 驱动。 26.4.1 输出使能 每个 CWG 输出引脚都具有独立的输出使能控制。使用 CWGxCON0 寄存器的 GxOEA 和 GxOEB 位选择输出 使能。当输出使能控制清零时，模块对引脚无控制权。 当输出使能置 1 时，每次选择端口极性都将对引脚施加 改写值或有效 PWM 波形。输出引脚使能取决于模块使 DS41609A_CN 第 300 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 26.7 下降沿死区 下降沿死区在禁止 CWGxA 输出时延迟使能 CWGxB 输 出。当输入源出现下降沿时，下降沿死区计时开始。发 生这种情况时， CWGxA 输出会立即禁止，下降沿死区 延 时 开 始 计 时。当 达 到 下 降 沿 死 区 延 时 时，使 能 CWGxB 输出。 CWGxDBF寄存器用于设置输入源信号下降沿死区时间 间隔的持续时间。该持续时间为 0 至 64 个死区计数。 死区总是在输入源信号的下降沿停止计数。计数为 0 表 示不存在死区。 如果输入源信号出现的时间不足以完成计数，则相应输 出上不会产生任何输出。 示例请参见图 26-3 和图 26-4。 26.8 死区偏差 在输入源的上升沿和下降沿触发死区计数器时，输入可 能是异步的。这会在死区延时中产生一定的偏差。最大 偏差等于 1 个 CWG 时钟周期。更多详细信息，请参见 公式 26-1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 301 页 2012 Microchip Technology Inc. 图 26-3： 死区工作原理 （CWGxDBR = 01H， CWGxDBF = 02H） cwg_clock 输入源 CWGxA CWGxB 图 26-4： 死区工作原理 （CWGxDBR = 03H， CWGxDBF = 04H，输入源比死区短） 初稿 cwg_clock 输入源 CWGxA DS41609A_CN 第 302 页 PIC16(L)F1508/9 输入源比死区短 CWGxB PIC16(L)F1508/9 公式 26-1： 死区偏差 1 TDEADBAND_UNCERTAINTY = ---------------------------Fcwg_clock 示例 ： Fcwg_clock = 16 MHz 因此： 1 TDEADBAND_UNCERTAINTY = ---------------------------Fcwg_clock 1 = -----------------16 MHz = 62.5ns 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 303 页 PIC16(L)F1508/9 26.9 自动关断控制 26.10 休眠期间的操作 自动关断是一种使用特定改写信号立即改写 CWG 输出 电平，从而安全关断电路的方法。关断状态可以自动清 除，也可以一直保持，直到用软件清除。 26.9.1 CWG 模块独立于系统时钟工作，只要选定的时钟和输 入源保持活动状态，它就会继续在休眠期间运行。 只要使能了 CWG 模块，输入源保持活动状态，并且选 择 HFINTOSC 作为时钟源，则无论所选择的系统时钟 源如何， HFINTOSC 都会在休眠期间保持活动状态。 关断 关断状态可以通过以下两种方法之一进入： 即，如果在 CWG 使能且输入源处于活动状态时，同时 选择 HFINTOSC 作为系统时钟和 CWG 时钟源，则 CPU 在休眠期间将处于空闲状态，而 CWG 会继续工作，并 且 HFINTOSC 将保持活动状态。 • 软件生成 • 外部输入 26.9.1.1 由软件产生的关断 这会直接影响休眠模式的电流。 将 CWGxCON2 寄存器的 GxASE 位置 1 可以强制 CWG 进入关断状态。 在禁止自动重启时，只要 GxASE 位置 1，就会一直保 持关断状态。 在使能自动重启时， GxASE 位会自动清零，并在发生 下一个上升沿事件时继续工作。请参见图 26-6。 26.9.1.2 外部输入源 外部关 断输入 提供了 在出现故 障条件 时安全地 暂停 CWG 工作的最快办法。当选定的任意关断输入变为有 效时， CWG 输出会立即变为选定的改写电平，无任何 软件延时。可以选择两个输入源的任意组合来产生关断 条件。这些输入源是： • • • • async_C1OUT async_C2OUT LC2OUT CWG1FLT 使用 CWGxCON2 寄存器（寄存器 26-3）的 GxASDS0 和 GxASDS1 位选择关断输入。 注： 关断输入是电平敏感的，而不是边沿敏感 的。只要关断输入电平仍然存在，除非禁 止自动关断，否则无法清除关断状态。 DS41609A_CN 第 304 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 26.11 配置 CWG 26.11.1 以下步骤说明了如何正确配置 CWG 来确保同步启动： 在关断输入为真时驱动到输出引脚上的电平通过 CWGxCON2 寄存器 （寄存器 26-3）的 GxASDLA 和 GxASDLB 位进行控制。 GxASDLA 控制 CWG1A 改写 电平， GxASDLB 控制 CWG1B 改写电平。控制位逻辑 电平对应于处于关断状态时的输出逻辑驱动电平。极性 控制不应用于改写电平。 1. 2. 3. 4. 5. 6. 7. 8. 9. 确保对应于 CWGxA 和 CWGxB 的 TRIS 控制位 置 1，从而将它们都配置为输入。 清零 GxEN 位 （如果尚未清零）。 使用 CWGxDBR 和 CWGxDBF 寄存器设置所需 的死区时间。 在 CWGxCON2 自动关断寄存器中设置以下 控制： • 选择所需的关断源。 • 将两个输出改写选择为所需电平 （这是必需 的，即使不使用自动关断，因为启动将从关断 状态开始）。 • 将 GxASE 位置 1，将 GxARSEN 位清零。 使用 CWGxCON1 寄存器选择所需的输入源。 在 CWGxCON0 寄存器中配置以下控制： • 选择所需的时钟源。 • 选择所需的输出极性。 • 将要使用的输出设为使能。 将 GxEN 位置 1。 将对应于要使用的 CWGxA 和 CWGxB 的 TRIS 控制位清零，从而将这些引脚配置为输出。 如果要使用自动重启，则将 GxARSEN 位置 1， GxASE 位将会自动清零。否则，通过清零 GxASE 位来启动 CWG。 26.11.2 引脚改写电平 自动关断 / 重启 在发生自动关断事件之后，可以使用两种方法来恢复 工作： • 软件控制 • 自动重启 重启方法使用 CWGxCON2 寄存器的 GxARSEN 位进行 选择。图 26-5 和图 26-6 给出了软件控制重启和自动重 启的波形。 26.11.2.1 软件控制重启 当 CWGxCON2 寄存器的 GxARSEN 位清零时，在自动 关断事件之后，必须用软件重启 CWG。 清除关断状态要求所有选定的关断输入为低电平，否则 GxASE 位将保持置 1。改写电平将一直保持有效，直到 GxASE 位清零之后发生第一个上升沿事件为止。然后， CWG 将继续工作。 26.11.2.2 自动重启 当 CWGxCON2 寄存器的 GxARSEN 位置 1 时，CWG 将从自动关断状态中自动重启。 当所有关断源变为低电平时，GxASE 位将自动清零。改 写电平将一直保持有效，直到 GxASE 位清零之后发生 第一个上升沿事件为止。然后， CWG 将继续工作。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 305 页 2012 Microchip Technology Inc. 图 26-5： 禁止自动重启时的关断功能 （GxARSEN = 0， GxASDLA = 01， GxASDLB = 01） 关断事件停止 GxASE 用软件清零 CWG 输入源 关断源 GxASE CWG1A 三态（无脉冲） CWG1B 三态（无脉冲） 无关断条件 输出继续 关断 初稿 图 26-6： 使能自动重启时的关断功能 （GxARSEN = 1， GxASDLA = 01， GxASDLB = 01） 关断事件停止 GxASE 由硬件自动清零 关断源 GxASE DS41609A_CN 第 306 页 CWG1A 三态（无脉冲） CWG1B 三态（无脉冲） 无关断条件 关断 输出继续 PIC16(L)F1508/9 CWG 输入源 PIC16(L)F1508/9 26.12 CWG 控制寄存器 寄存器 26-1： CWGxCON0：CWG 控制寄存器 0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 U-0 U-0 R/W-0/0 GxEN GxOEB GxOEA GxPOLB GxPOLA — — GxCS0 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 q = 值取决于具体条件 bit 7 GxEN：CWGx 使能位 1 = 使能模块 0 = 禁止模块 bit 6 GxOEB：CWGxB 输出使能位 1 = CWGxB 在相应的 I/O 引脚上可用 0 = CWGxB 在相应的 I/O 引脚上不可用 bit 5 GxOEA：CWGxA 输出使能位 1 = CWGxA 在相应的 I/O 引脚上可用 0 = CWGxA 在相应的 I/O 引脚上不可用 bit 4 GxPOLB：CWGxB 输出极性位 1 = 输出极性翻转 0 = 输出极性不翻转 bit 3 GxPOLA：CWGxA 输出极性位 1 = 输出极性翻转 0 = 输出极性不翻转 bit 2-1 未实现：读为 0 bit 0 GxCS0：CWGx 时钟源选择位 1 = HFINTOSC 0 = FOSC 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 307 页 PIC16(L)F1508/9 寄存器 26-2： R/W-x/u CWGxCON1：CWG 控制寄存器 1 R/W-x/u R/W-x/u GxASDLB<1:0> R/W-x/u U-0 GxASDLA<1:0> R/W-0/0 — R/W-0/0 R/W-0/0 GxIS<2:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 q = 值取决于具体条件 bit 7-6 GxASDLB<1:0>：CWGxB 的 CWGx 关断状态 当发生自动关断事件 （GxASE = 1）时： 11 = CWGxB 引脚被驱动为 1，与 GxPOLB 位的设置无关。 10 = CWGxB 引脚被驱动为 0，与 GxPOLB 位的设置无关。 01 = CWGxB 引脚为三态 00 = 在选定的死区时间间隔之后，CWGxB 引脚被驱动为其无效状态。GxPOLB 仍将控制输出的极性。 bit 5-4 GxASDLA<1:0>：CWGxA 的 CWGx 关断状态 当发生自动关断事件 （GxASE = 1）时： 11 = CWGxA 引脚被驱动为 1，与 GxPOLA 位的设置无关。 10 = CWGxA 引脚被驱动为 0，与 GxPOLA 位的设置无关。 01 = CWGxA 引脚为三态 00 = 在选定的死区时间间隔之后，CWGxA 引脚被驱动为其无效状态。GxPOLA 仍将控制输出的极性。 bit 3 未实现：读为 0 bit 2-0 GxIS<2:0>：CWGx 输入源选择位 111 = LC1OUT 110 = NCO1OUT 101 = PWM4OUT 100 = PWM3OUT 011 = PWM2OUT 010 = PWM1OUT 001 = async_C1OUT 000 = async_C2OUT DS41609A_CN 第 308 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 寄存器 26-3： CWGxCON2：CWG 控制寄存器 2 R/W-0/0 R/W-0/0 GxASE GxARSEN U-0 — U-0 R/W-0/0 R/W-0/0 R/W-0/0 R/W-0/0 — GxASDC2 GxASDC1 GxASDFLT GxASDCLC2 bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 q = 值取决于具体条件 bit 7 GxASE：自动关断事件状态位 1 = 发生了自动关断事件 0 = 未发生自动关断事件 bit 6 GxARSEN：自动重启使能位 1 = 使能自动重启 0 = 禁止自动重启 bit 5-4 未实现：读为 0 bit 3 GxASDC2：基于比较器 2 的 CWG 自动关断使能位 1 = 在比较器 2 的输出为高电平时关断 0 = 比较器 2 的输出对关断没有任何作用 bit 2 GxASDC1：基于比较器 1 的 CWG 自动关断使能位 1 = 在比较器 1 的输出为高电平时关断 0 = 比较器 1 的输出对关断没有任何作用 bit 1 GxASDFLT：基于 FLT 的 CWG 自动关断使能位 1 = 在 CWG1FLT 输入为低电平时关断 0 = CWG1FLT 输入对关断没有任何作用 bit 0 GxASDCLC2：基于 CLC2 的 CWG 自动关断使能位 1 = 在 LC2OUT 为高电平时关断 0 = LC2OUT 对关断没有任何作用 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 309 页 PIC16(L)F1508/9 寄存器 26-4： CWGxDBR：互补波形发生器 （CWGx）上升沿死区计数寄存器 U-0 U-0 — R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u CWGxDBR<5:0> — bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 q = 值取决于具体条件 bit 7-6 未实现：读为 0 bit 5-0 CWGxDBR<5:0>：互补波形发生器 （CWGx）上升沿计数 11 1111 = 死区为 63-64 个计数 11 1110 = 死区为 62-63 个计数 00 0010 = 死区为 2-3 个计数 00 0001 = 死区为 1-2 个计数 00 0000 = 死区为 0 个计数 CWGxDBF：互补波形发生器 （CWGx）下降沿死区计数寄存器 寄存器 26-5： U-0 U-0 — — R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u R/W-x/u CWGxDBF<5:0> bit 7 bit 0 图注： R = 可读位 W = 可写位 U = 未实现位，读为 0 u = 不变 x = 未知 -n/n = POR 和 BOR 时的值 / 所有其他复位时的值 1=置1 0 = 清零 q = 值取决于具体条件 bit 7-6 未实现：读为 0 bit 5-0 CWGxDBF<5:0>：互补波形发生器 （CWGx）下降沿计数 11 1111 = 死区为 63-64 个计数 11 1110 = 死区为 62-63 个计数 00 0010 = 死区为 2-3 个计数 00 0001 = 死区为 1-2 个计数 00 0000 = 死区为 0 个计数。死区生成被旁路。 DS41609A_CN 第 310 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 26-1： 与 CWG 相关的寄存器汇总 名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 寄存器 所在页 ANSELA — G1EN — G1OEB — G1OEA ANSA4 — G1POLA ANSA2 ANSA1 ANSA0 115 — — G1CS0 307 — G1ASDC2 — G1ASDC1 CWG1CON0 CWG1CON1 CWG1CON2 CWG1DBF CWG1DBR G1ASDLB<1:0> G1POLB G1ASDLA<1:0> G1IS<1:0> G1ASDSFLT G1ASDSCLC2 308 309 G1ASE G1ARSEN — — CWG1DBF<5:0> 310 — CWG1DBR<5:0> 310 — — — TRISA — — TRISA5 TRISA4 TRISC TRISC7 TRISC6 TRISC5 TRISC4 —(1) TRISC3 TRISA2 TRISA1 TRISA0 114 TRISC2 TRISC1 TRISC0 122 图注： x = 未知， u = 不变，– = 未实现位，读为 0。 CWG 不使用阴影单元。 注 1： 未实现，读为 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 311 页 PIC16(L)F1508/9 注： DS41609A_CN 第 312 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 27.0 在线串行编程 （ICSP™） 27.3 与目标器件的连接通常通过 ICSP™ 插头来实现。开发 工具中常见的连接器是采用 6P6C（6 引脚，6 连接器） 配置的 RJ-11。请参见图 27-1。 ICSP™ 编程允许用户在生产电路板时使用未编程器件。 编程可以在组装流程之后完成，从而可以使用最新版本 的固件或者定制固件对器件编程。 ICSP™ 编程需要 5 个 引脚： • ICSPCLK • ICSPDAT • MCLR/VPP • VDD • VSS 图 27-1： 在编程 / 校验模式下，通过串行通信对程序存储 器 、用 户 I D 和 配 置 字 进 行 编 程 。 I C S P D AT 引 脚 是 用 于 传 输 串 行 数 据 的 双 向 I / O ，I C S P C L K 引 脚 是 时 钟 输 入 引 脚 。关于 ICSP™ 的更多信息，请参见 “PIC12(L)F1501/PIC16(L)F150X Memory Programming Specification”（DS41573）。 27.1 常用编程接口 VDD ICD RJ-11 型连接器接口 ICSPDAT NC 2 4 6 ICSPCLK 1 3 5 VPP/MCLR 高电压编程进入模式 VSS 目标 PC 板 底部 引脚说明 * 通过将 ICSPCLK 和 ICSPDAT 引脚保持为低电平，然 后将 MCLR/VPP 上的电压升至 VIHH，将器件置于高电 压编程进入模式。 1 = VPP/MCLR 2 = VDD 目标电源 3 = VSS （地） 4 = ICSPDAT 27.2 低电压编程进入模式 5 = ICSPCLK 6 = 无连接 通过低电压编程进入模式，只需使用 VDD 就可以对 PIC 闪存 MCU 器件进行编程，而无需使用高电压。当配置 字的 LVP 位设置为 1 时，将会使能低电压 ICSP 编程 进入模式。要禁止低电压 ICSP 模式，LVP 位必须编程 为 0。 另一种常用于 PICkit™ 编程器的连接器是间距为 0.1 英寸的标准 6 引脚插头。请参见图 27-2。 进入低电压编程进入模式需要执行以下步骤： 1. 2. MCLR 电压设置为 VIL。 在提供 ICSPCLK 时钟的同时，在 ICSPDAT 上送 出 32 位密钥序列。 完成密钥序列后，在需要维持编程 / 校验模式的时间内， 必须将 MCLR 保持为 VIL。 如 果 使 能 了 低 电 压 编 程（ LVP = 1），则 M C L R 复 位功能会被自动使能，无法禁止。更多信息，请参见 第 6.4 节 “MCLR”。 LVP 位只能通过使用高电压编程模式重新设定为 0。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 313 页 PIC16(L)F1508/9 图 27-2： PICkit™ 编程器型连接器接口 引脚 1 指示标记 引脚说明 * 1 = VPP/MCLR 1 2 3 4 5 6 2 = VDD 目标电源 3 = VSS （地） 4 = ICSPDAT 5 = ICSPCLK 6 = 无连接 * 此 6 引脚插头 （0.100" 间距）可连接 0.025" 的方形引脚。 关于其他接口建议，请在进行 PCB 设计之前参见具体 的器件编程器手册。 建议使用隔离器件来隔离编程引脚与其他电路。隔离类 型高度依赖于具体应用，可能会包含诸如电阻、二极管 甚至跳线之类的元件。更多信息，请参见图 27-3。 图 27-3： ICSP™ 编程的典型连接 VDD 外部编程信号 要编程的器件 VDD VDD VPP MCLR/VPP VSS VSS 数据 ICSPDAT 时钟 ICSPCLK * * * 至正常连接 * 隔离器件 （根据需要而定）。 DS41609A_CN 第 314 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 28.0 指令集汇总 28.1 任何一条指定文件寄存器作为指令一部分的指令都进行 读 - 修改 - 写（Read-Modify-Write，R-M-W）操作。根 据指令或目标标识符 “d”读寄存器、修改数据和存储 结果。即使指令写入该寄存器，还是会执行对寄存器的 读操作。 每条 PIC16 指令都是一个包含操作码和所有必需操作数 的 14 位字。操作码可以分为三大类。 • 针对字节的操作类指令 • 针对位的操作类指令 • 立即数和控制操作类指令 表 28-1： 立即数和控制类指令字格式最为丰富。 表 28-3 列出了 MPASM TM 读 - 修改 - 写操作 汇编器可识别的指令。 操作码字段说明 字段 除了以下指令 （可能需要 2 或 3 个周期），所有指令都 在单个指令周期内执行： f • 子程序指令需要两个周期 （CALL 和 CALLW） • 中断或子程序返回指令需要两个周期 （RETURN、 RETLW 和 RETFIE） • 程序跳转指令需要两个周期（GOTO、BRA、BRW、 BTFSS、 BTFSC、 DECFSZ 和 INCSFZ） • 当任意指令引用某个间接文件寄存器，并且文件选 择寄存器指向程序存储器时，将需要使用一个额外 的指令周期。 一 个 指 令 周 期 包 含 4 个 振 荡 器 周 期 ； 振 荡 器频率为 4 MHz 时，得到的标称指令执行速率为 1 MHz。 所有指令示例均使用格式“0xhh”来表示一个十六进 制数，其中 “h”表示一个十六进制数字。 说明 文件寄存器地址 （0x00 至 0x7F） W 工作寄存器 （累加器） b 8 位文件寄存器内的位地址 k 立即数字段、常数或标号 x 无关位 （= 0 或 1）。 汇编器将生成 x = 0 的代码。为了与所有的 Microchip 软件工具兼容，建议使用这种形式。 d 目标寄存器选择； d = 0：结果存入 W， d = 1：结果存入文件寄存器 f。 默认值 d = 1。 n FSR 或 INDF 编号。（0-1） mm 预 / 后递增 / 递减模式选择 表 28-2： 缩写说明 字段 PC 程序计数器 TO 超时位 C 进位位 DC 2012 Microchip Technology Inc. 初稿 说明 半进位位 Z 全零位 PD 掉电位 DS41609A_CN 第 315 页 PIC16(L)F1508/9 图 28-1： 指令的通用格式 针对字节的文件寄存器操作类指令 13 8 7 6 操作码 0 f（寄存器地址） d d = 0，结果存入 W d = 1，结果存入 f f = 7 位文件寄存器地址 针对位的文件寄存器操作类指令 0 13 10 9 7 6 操作码 b（位地址） f（寄存器地址） b = 3 位位地址 f = 7 位文件寄存器地址 立即数和控制操作类指令 一般格式 13 8 7 0 操作码 k（立即数） k = 8 位立即数的值 仅限 CALL 和 GOTO 指令 13 11 10 0 操作码 k（立即数） k = 11 位立即数的值 仅限 MOVLP 指令 13 7 6 0 操作码 k（立即数） k = 7 位立即数的值 仅限 MOVLB 指令 13 5 4 操作码 0 k（立即数） k = 5 位立即数的值 仅限 BRA 指令 13 9 8 0 操作码 k（立即数） k = 9 位立即数的值 FSR 偏移指令 13 7 操作码 6 5 0 k（立即数） n n = 相应的 FSR k = 6 位立即数的值 FSR 递增指令 13 3 操作码 2 1 0 n m（模式） n = 相应的 FSR m = 2 位模式值 仅限操作码 13 0 操作码 DS41609A_CN 第 316 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 28-3： PIC16(L)F1508/9 增强指令集 助记符， 操作数 说明 14 位操作码 周期数 MSb LSb 受影响的 状态位 注 针对字节的文件寄存器操作类指令 ADDWF ADDWFC ANDWF ASRF LSLF LSRF CLRF CLRW COMF DECF INCF IORWF MOVF MOVWF RLF RRF SUBWF SUBWFB SWAPF XORWF f, d f, d f, d f, d f, d f, d f – f, d f, d f, d f, d f, d f f, d f, d f, d f, d f, d f, d W 与 f 相加 W 与 f 相加 （带进位） W 和 f 作逻辑与运算 算术右移 逻辑左移 逻辑右移 将 f 清零 将 W 清零 对 f 取反 f 递减 1 f 递增 1 W 和 f 作逻辑或运算 传送 f 将 W 的内容传送到 f f 带进位循环左移 f 带进位循环右移 f 减去 W f 减去 W （带借位） 将 f 中的两个半字节进行交换 W 和 f 作逻辑异或运算 DECFSZ INCFSZ f, d f, d f 递减 1，为 0 则跳过 f 递增 1，为 0 则跳过 BCF BSF f, b f, b 将 f 中的某位清零 将 f 中的某位置 1 BTFSC BTFSS f, b f, b 测试 f 中的某位，为 0 则跳过 测试 f 中的某位，为 1 则跳过 ADDLW ANDLW IORLW MOVLB MOVLP MOVLW SUBLW XORLW k k k k k k k k 立即数与 W 相加 立即数和 W 作逻辑与运算 立即数和 W 作逻辑或运算 将立即数传送到 BSR 将立即数传送到 PCLATH 将立即数传送到 W 立即数减去 W 立即数和 W 作逻辑异或运算 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 00 11 00 11 11 11 00 00 00 00 00 00 00 00 00 00 00 11 00 00 0111 1101 0101 0111 0101 0110 0001 0001 1001 0011 1010 0100 1000 0000 1101 1100 0010 1011 1110 0110 dfff dfff dfff dfff dfff dfff lfff 0000 dfff dfff dfff dfff dfff 1fff dfff dfff dfff dfff dfff dfff ffff ffff ffff ffff ffff ffff ffff 00xx ffff ffff ffff ffff ffff ffff ffff ffff ffff ffff ffff ffff C, DC, Z C, DC, Z Z C, Z C, Z C, Z Z Z Z Z Z Z Z C C C, DC, Z C, DC, Z Z 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 针对字节的跳过操作类指令 1011 dfff ffff 1111 dfff ffff 1, 2 1, 2 01 01 00bb bfff ffff 01bb bfff ffff 2 2 1 （2） 01 1 （2） 01 10bb bfff ffff 11bb bfff ffff 1, 2 1, 2 1 （2） 00 1 （2） 00 针对位的文件寄存器操作类指令 1 1 针对位的跳过操作类指令 注 立即数操作类指令 1 1 1 1 1 1 1 1 11 11 11 00 11 11 11 11 1110 1001 1000 0000 0001 0000 1100 1010 kkkk kkkk kkkk 001k 1kkk kkkk kkkk kkkk kkkk kkkk kkkk kkkk kkkk kkkk kkkk kkkk C, DC, Z Z Z C, DC, Z Z 1： 如果程序计数器 （PC）被修改或条件测试结果为真，则该指令需要两个周期。第二个周期执行一条 NOP 指令。 2： 如果该指令寻址的是 INDF 寄存器，并且相应 FSR 的 MSb 置 1，则该指令将需要一个额外的指令周期。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 317 页 PIC16(L)F1508/9 表 28-3： PIC16(L)F1508/9 增强指令集 （续） 助记符， 操作数 BRA BRW CALL CALLW GOTO RETFIE RETLW RETURN k – k – k k k – CLRWDT NOP OPTION RESET SLEEP TRIS – – – – – f ADDFSR MOVIW n, k n mm MOVWI k[n] n mm k[n] 注 说明 14 位操作码 周期数 MSb 相对跳转 使用 W 进行相对跳转 调用子程序 使用 W 调用子程序 跳转到地址 从中断返回 返回并将立即数送入 W 从子程序返回 控制操作类指令 2 2 2 2 2 2 2 2 固有操作类指令 1 将看门狗定时器清零 1 空操作 1 将 W 的内容装入 OPTION_REG 寄存器 1 软件器件复位 1 进入待机模式 1 将 W 的内容装入 TRIS 寄存器 优化的 C 编译器指令 1 立即数 k 与 FSRn 相加 将间接寄存器 FSRn 传送到 W，带有预 / 后递增 / 1 递减修改量 mm 1 将 INDFn 传送到 W，变址间接寻址 将 W 传送到间接寄存器 FSRn，带有预 / 后递增 / 1 递减修改量 mm 1 将 W 传送到 INDFn，变址间接寻址 LSb 受影响的 状态位 11 00 10 00 10 00 11 00 001k 0000 0kkk 0000 1kkk 0000 0100 0000 kkkk 0000 kkkk 0000 kkkk 0000 kkkk 0000 kkkk 1011 kkkk 1010 kkkk 1001 kkkk 1000 00 00 00 00 00 00 0000 0000 0000 0000 0000 0000 0110 0000 0110 0000 0110 0110 0100 TO, PD 0000 0010 0001 0011 TO, PD 0fff 11 00 0001 0nkk kkkk 0000 0001 0nmm Z kkkk 1111 0nkk 1nmm Z 0000 0001 kkkk 11 1111 1nkk 11 00 注 2, 3 2 2, 3 2 1： 如果程序计数器 （PC）被修改或条件测试结果为真，则该指令需要两个周期。第二个周期执行一条 NOP 指令。 2： 如果该指令寻址的是 INDF 寄存器，并且相应 FSR 的 MSb 置 1，则该指令将需要一个额外的指令周期。 3： 请参见 MOVIW 和 MOVWI 指令说明表。 DS41609A_CN 第 318 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 28.2 指令说明 ADDFSR 立即数与 FSRn 相加 ANDLW 立即数和 W 作逻辑与运算 语法： [ 标号 ] ADDFSR FSRn, k 语法： [ 标号 ] ANDLW 操作数： -32 k 31 n [0, 1] 操作数： 0 k 255 (W) .AND. (k) (W) FSR(n) + k FSR(n) 操作： 操作： 受影响的状态位： Z 受影响的状态位： 无 说明： 说明： 将有符号 6 位立即数 k 与 FSRnH:FSRnL 寄存器对的内容相加。 将 W 寄存器中的内容与 8 位立即数 k 进行逻辑与运算。结果存入 W 寄存器。 立即数与 W 相加 ANDWF W 和 f 作逻辑与运算 语法： [ 标号 ] ANDWF 操作数： 0 f 127 d 0,1 操作： (W) .AND. (f) ( 目标寄存器 ) k FSRn 地址范围限制为 0000h-FFFFh。 传送地址超出该边界时，FSR 会发生 折回。 ADDLW 语法： [ 标号 ] ADDLW 操作数： 0 k 255 操作： (W) + k (W) 受影响的状态位： C、 DC 和 Z 说明： 将 W 寄存器的内容与 8 位立即数 k 相 加，结果存入 W 寄存器。 受影响的状态位： Z 说明： 将 W 寄存器的内容与寄存器 f 的内容进 行逻辑与运算。如果 d 为 0，结果存入 W 寄存器。如果 d 为 1，结果存回寄存 器 f。 W 与 f 相加 ASRF 算术右移 ADDWF k f,d 语法： [ 标号 ] ADDWF 语法： [ 标号 ] ASRF 操作数： 0 f 127 d 0,1 操作数： 0 f 127 d [0,1] 操作： (W) + (f) ( 目标寄存器 ) 操作： 受影响的状态位： C、 DC 和 Z (f<7>) dest<7> (f<7:1>) dest<6:0> (f<0>) C 说明： 将 W 寄存器的内容与寄存器 f 的内容相 加。如果 d 为 0，结果存入 W 寄存器。 如果 d 为 1，结果存回寄存器 f。 f,d ADDWFC W 与 f 相加 （带进位） 语法： [ 标号 ] ADDWFC 操作数： 0 f 127 d [0,1] 受影响的状态位： C和Z 说明： 将寄存器 f 的内容连同进位标志位一 起右移 1 位。 MSb 保持不变。如果 d 为 0，结果存入 W。如果 d 为 1，结果 存回寄存器 f。 寄存器 f C f {,d} 操作： (W) + (f) + (C) dest 受影响的状态位： C、 DC 和 Z 说明： 将 W 的内容、进位标志位与数据存储 单元 f 的内容相加。如果 d 为 0，结果 存入 W。如果 d 为 1，结果存入数据存 储单元 f。 2012 Microchip Technology Inc. f {,d} 初稿 DS41609A_CN 第 319 页 PIC16(L)F1508/9 BCF 将 f 中的某位清零 BTFSC 测试 f 中的某位，为 0 则跳过 语法： [ 标号 ] BCF 语法： [ 标号 ] BTFSC f,b 操作数： 0 f 127 0b7 操作数： 0 f 127 0b7 操作： 0 (f<b>) 操作： 如果 (f<b>) = 0，则跳过 受影响的状态位： 无 受影响的状态位： 无 说明： 将寄存器 f 中的位 b 清零。 说明： 如果寄存器 f 的位 b 为 1，则执行下一 条指令。 如果寄存器 f 的位 b 为 0，则放弃下一 条指令，代之执行一条 NOP 指令，使之 成为一条双周期指令。 BRA 相对跳转 BTFSS 测试 f 中的某位，为 1 则跳过 语法： [ 标号 ] BRA label [ 标号 ] BRA $+k 语法： [ 标号 ] BTFSS f,b -256 label - PC + 1 255 -256 k 255 操作数： 操作数： 0 f 127 0b<7 操作： (PC) + 1 + k PC 受影响的状态位： 无 说明： 将有符号 9 位立即数 k 与 PC 相加。由 于 PC 将递增以便取出下一条指令，所 以新地址将为 PC + 1 + k。该指令为一 条双周期指令。该跳转的地址范围存在 限制。 BRW 使用 W 进行相对跳转 语法： [ 标号 ] BRW 操作数： 无 操作： (PC) + (W) PC 受影响的状态位： 无 说明： 将 W 的内容 （无符号）与 PC 相加。 由于 PC 将递增以便取出下一条指令， 所以新地址将为 PC + 1 + (W)。该指令 为一条双周期指令。 BSF 将 f 中的某位置 1 语法： [ 标号 ] BSF 操作数： 0 f 127 0b7 f,b 如果 (f<b>) = 1，则跳过 无 说明： 如果寄存器 f 的位 b 为 0，则执行下一 条指令。 如果位 b 为 1，则丢弃下一条指令，代 之执行一条 NOP 指令，使之成为一条双 周期指令。 f,b 操作： 1 (f<b>) 受影响的状态位： 无 说明： 将寄存器 f 的位 b 置 1。 DS41609A_CN 第 320 页 操作： 受影响的状态位： 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 调用子程序 CLRWDT 将看门狗定时器清零 语法： [ 标号 ] CALL k 语法： [ 标号 ] CLRWDT 操作数： 0 k 2047 操作数： 无 操作： (PC) + 1 TOS， k PC<10:0>， (PCLATH<4:3>) PC<12:11> 操作： 受影响的状态位： 无 00h WDT 0 WDT 预分频器 1 TO 1 PD 说明： 调用子程序。首先，将返回地址 （PC + 1）压入堆栈。11 位直接地址值 被装入 PC 的 <10:0> 位。PC 的高位值 从 PCLATH 装入。CALL 是一条双周期 指令。 受影响的状态位： TO 和 PD 说明： CLRWDT 指令复位看门狗定时器及其预 分频器。状态位 TO 和 PD 均被置 1。 CALL CALLW 使用 W 调用子程序 COMF 对 f 取反 语法： [ 标号 ] CALLW 语法： [ 标号 ] COMF 操作数： 0 f 127 d [0,1] 操作数： 无 操作： (PC) + 1 TOS， (W) PC<7:0>， (PCLATH<6:0>) PC<14:8> f,d 操作： (f) ( 目标寄存器 ) 受影响的状态位： Z 说明： 将寄存器 f 的内容取反。如果 d 为 0， 结果存入 W 寄存器。如果 d 为 1，结果 存回寄存器 f。 DECF f 递减 1 受影响的状态位： 无 说明： 使用 W 调用子程序。首先，将返回地 址 （PC + 1）压入返回堆栈。然后， W 的内容被装入 PC<7:0>， PCLATH 的内容被装入 PC<14:8>。 CALLW 是 一条双周期指令。 CLRF 将 f 清零 语法： [ 标号 ] CLRF 语法： [ 标号 ] DECF f,d 操作数： 0 f 127 操作数： 操作： 00h (f) 1Z 0 f 127 d [0,1] 操作： (f) - 1 ( 目标寄存器 ) 受影响的状态位： Z 受影响的状态位： Z 说明： 寄存器 f 的内容被清零，并且 Z 位被置 1。 说明： 将寄存器 f 的内容递减 1。如果 d 为 0， 结果存入 W 寄存器。如果 d 为 1，结果 存回寄存器 f。 CLRW 将 W 清零 f 语法： [ 标号 ] CLRW 操作数： 无 操作： 00h (W) 1Z 受影响的状态位： Z 说明： W 寄存器被清零。全零位 （Z）被置 1。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 321 页 PIC16(L)F1508/9 f 递增 1，为 0 则跳过 f 递减 1，为 0 则跳过 INCFSZ 语法： [ 标号 ] DECFSZ f,d 语法： [ 标号 ] 操作数： 0 f 127 d [0,1] 操作数： 0 f 127 d [0,1] 操作： (f) - 1 ( 目标寄存器 ) ； 如果结果 = 0 则跳过 操作： (f) + 1 ( 目标寄存器 )， 如果结果 = 0 则跳过 受影响的状态位： 无 受影响的状态位： 无 说明： 将寄存器 f 的内容递减 1。如果 d 为 0， 结果存入 W 寄存器。如果 d 为 1，结果 存回寄存器 f。 如果结果为 1，则执行下一条指令。如 果结果为 0，代之执行一条 NOP 指令， 使之成为一条双周期指令。 说明： 将寄存器 f 的内容递增 1。如果 d 为 0， 结果存入 W 寄存器。如果 d 为 1，结果 存回寄存器 f。 如果结果为 1，则执行下一条指令。如 果结果为 0，代之执行一条 NOP 指令， 使之成为一条双周期指令。 GOTO 无条件跳转 IORLW 立即数和 W 作逻辑或运算 DECFSZ INCFSZ f,d 语法： [ 标号 ] 语法： [ 标号 ] 操作数： 0 k 2047 操作数： 0 k 255 操作： k PC<10:0> PCLATH<4:3> PC<12:11> 操作： (W) .OR. k (W) 受影响的状态位： Z 受影响的状态位： 无 说明： 说明： GOTO 是一条无条件跳转指令。11 位立 即数被装入 PC 的 <10:0> 位。PC 的高 位从 PCLATH<4:3> 装入。 GOTO 是一 条双周期指令。 将 W 寄存器的内容与 8 位立即数 k 进 行逻辑或运算。结果存入 W 寄存器。 INCF f 递增 1 语法： [ 标号 ] 语法： [ 标号 ] 操作数： 0 f 127 d [0,1] 操作数： 0 f 127 d [0,1] 操作： (f) + 1 ( 目标寄存器 ) 操作： (W) .OR. (f) ( 目标寄存器 ) 受影响的状态位： Z 受影响的状态位： Z 说明： 将寄存器 f 的内容递增 1。如果 d 为 0， 结果存入 W 寄存器。如果 d 为 1，结果 存回寄存器 f。 说明： 将 W 寄存器的内容与寄存器 f 的内容进 行逻辑或运算。如果 d 为 0，结果存入 W 寄存器。如果 d 为 1，结果存回寄存 器 f。 DS41609A_CN 第 322 页 GOTO k IORWF INCF f,d 初稿 IORLW k W 和 f 作逻辑或运算 IORWF f,d 2012 Microchip Technology Inc. PIC16(L)F1508/9 LSLF 逻辑左移 语法： [ 标号 ] LSLF 操作数： 0 f 127 d [0,1] 操作： (f<7>) C (f<6:0>) dest<7:1> 0 dest<0> 操作： (f) ( 目标寄存器 ) 受影响的状态位： Z 受影响的状态位： C和Z 说明： 说明： 将寄存器 f 的内容连同进位标志位一起左 移 1 位。0 移入 LSb。如果 d 为 0，结果 存入 W。如果 d 为 1，结果存回寄存器 f。 根据 d 的状态，将寄存器 f 的内容传送 到目标寄存器。如果 d = 0，目标寄存 器为 W 寄存器。如果 d = 1，目标寄存 器为文件寄存器 f 本身。由于状态标志 位 Z 要受影响，可用 d = 1 对文件寄存 器进行检测。 指令字数： 1 指令周期数： 1 C f {,d} 寄存器 f 逻辑右移 语法： [ 标号 ] LSRF 操作数： 0 f 127 d [0,1] 操作： 0 dest<7> (f<7:1>) dest<6:0> (f<0>) C 受影响的状态位： C和Z 说明： 将寄存器 f 的内容连同进位标志位一起右 移 1 位。0 移入 MSb。如果 d 为 0，结果 存入 W。如果 d 为 1，结果存回寄存器 f。 2012 Microchip Technology Inc. 传送 f 语法： [ 标号 ] 操作数： 0 f 127 d [0,1] 0 LSRF 0 MOVF 示例： MOVF 执行指令后 W = Z = f {,d} 寄存器 f MOVF f,d FSR, 0 FSR 寄存器的值 1 C 初稿 DS41609A_CN 第 323 页 PIC16(L)F1508/9 MOVIW 将 INDFn 的内容传送到 W MOVLP 将立即数传送到 PCLATH 语法： [ 标号 ] MOVIW ++FSRn [ 标号 ] MOVIW --FSRn [ 标号 ] MOVIW FSRn++ [ 标号 ] MOVIW FSRn-[ 标号 ] MOVIW k[FSRn] 语法： [ 标号 ] MOVLP k 操作数： 0 k 127 操作： k PCLATH 受影响的状态位： 无 说明： 将 7 位立即数 k 装入 PCLATH 寄存器。 操作数： n [0,1] mm [00,01, 10, 11] -32 k 31 操作： INDFn W 有效地址通过以下方式确定 • FSR + 1 （预递增） • FSR - 1 （预递减） • FSR + k （相对偏移） 在传送之后， FSR 值将为以下之一： • FSR + 1 （全部递增） • FSR - 1 （全部递减） • 不变 受影响的状态位： Z 模式 语法 mm 预递增 ++FSRn 00 预递减 --FSRn 01 后递增 FSRn++ 10 后递减 FSRn-- 11 说明： MOVLW 将立即数传送到 W 语法： [ 标号 ] MOVLW k 操作数： 0 k 255 操作： k (W) 受影响的状态位： 无 说明： 将 8 位立即数 k 装入 W 寄存器。其余无 关位均汇编为 0。 指令字数： 1 指令周期数： 1 示例： MOVLW 0x5A 执行指令后 W = 0x5A MOVWF 将 W 的内容传送到 f 语法： [ 标号 ] 操作数： 0 f 127 操作： (W) (f) 受影响的状态位： 无 注：INDFn 寄存器不是物理寄存器。访 问 INDFn 寄存器的所有指令实际上访问 的是由 FSRn 指定的地址处的寄存器。 说明： 将 W 寄存器的数据传送到寄存器 f。 指令字数： 1 指令周期数： 1 FSRn 地址范围限制为 0000h-FFFFh。 地址递增 / 递减到超出这些边界时，将 导致它发生折回。 示例： 该指令用于在 W 和一个间接寄存器 （INDFn）之间传送数据。在该传送操作 之前 / 之后，将通过预 / 后递增 / 递减指 针来更新指针 （FSRn）。 MOVLB 将立即数传送到 BSR 语法： [ 标号 ] MOVLB k 操作数： 0 k 15 操作： k BSR 受影响的状态位： 无 说明： 将 5 位立即数 k 装入存储区选择寄存器 （BSR）。 DS41609A_CN 第 324 页 MOVWF MOVWF OPTION_REG 执行指令前 OPTION_REG W 执行指令后 OPTION_REG W 初稿 f = 0xFF = 0x4F = 0x4F = 0x4F 2012 Microchip Technology Inc. PIC16(L)F1508/9 MOVWI 将 W 的内容传送到 INDFn NOP 空操作 语法： [ 标号 ] MOVWI ++FSRn [ 标号 ] MOVWI --FSRn [ 标号 ] MOVWI FSRn++ [ 标号 ] MOVWI FSRn-[ 标号 ] MOVWI k[FSRn] 语法： [ 标号 ] 操作数： 无 操作： 空操作 受影响的状态位： 无 说明： 不执行任何操作。 指令字数： 1 指令周期数： 1 操作数： 操作： n [0,1] mm [00,01, 10, 11] -32 k 31 W INDFn 有效地址通过以下方式确定 • FSR + 1 （预递增） • FSR - 1 （预递减） • FSR + k （相对偏移） 在传送之后， FSR 值将为以下之一： • FSR + 1 （全部递增） • FSR - 1 （全部递减） • 不变 示例： NOP NOP OPTION 将 W 的内容装入 OPTION_REG 寄存器 语法： [ 标号 ] OPTION 操作数： 无 操作： (W) OPTION_REG 受影响的状态位： 无 模式 语法 预递增 ++FSRn 00 受影响的状态位： 无 预递减 --FSRn 01 说明： 后递增 FSRn++ 10 将 W 寄存器的数据传送到 OPTION_REG 寄存器。 后递减 FSRn-- 11 RESET 软件复位 语法： [ 标号 ] RESET 操作数： 无 操作： 执行器件复位。复位 PCON 寄存器的 nRI 标志。 受影响的状态位： 无 说明： 此指令可实现用软件执行硬件复位。 说明： mm 该指令用于在 W 和一个间接寄存器 （INDFn）之间传送数据。在该传送操作 之前 / 之后，将通过预 / 后递增 / 递减指 针来更新指针 （FSRn）。 注：INDFn 寄存器不是物理寄存器。访 问 INDFn 寄存器的所有指令实际上访问 的是由 FSRn 指定的地址处的寄存器。 FSRn 地址范围限制为 0000h-FFFFh。 地址递增 / 递减到超出这些边界时，将 导致它发生折回。 对于 FSRn 的递增 / 递减操作不会影响 任何状态位。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 325 页 PIC16(L)F1508/9 RETFIE 从中断返回 RETURN 从子程序返回 语法： [ 标号 ] 语法： [ 标号 ] 操作数： 无 操作数： 无 操作： TOS PC， 1 GIE 操作： TOS PC 受影响的状态位： 无 受影响的状态位： 无 说明： 说明： 从中断返回。执行出栈操作，将栈顶 （Top-of-Stack，TOS）的内容装入 PC。通 过 将 全 局 中 断 允 许 位 GIE （INTCON<7>）置 1，来允许中断。 这是一条双周期指令。 从子程序返回。执行出栈操作，将栈顶 （TOS）内容装入程序计数器。这是一 条双周期指令。 指令字数： 1 指令周期数： 2 示例： RETFIE RETURN RETFIE 中断后 PC = GIE = TOS 1 RETLW 返回并将立即数送入 W RLF f 带进位循环左移 语法： [ 标号 ] 语法： [ 标号 ] 操作数： 0 k 255 操作数： 操作： k (W) ； TOS PC 0 f 127 d [0,1] 操作： 参见如下说明 受影响的状态位： 无 受影响的状态位： C 说明： 将 8 位立即数 k 装入 W 寄存器。将栈 顶内容 （返回地址）装入程序计数器。 这是一条双周期指令。 说明： 指令字数： 1 将寄存器 f 的内容连同进位标志位一起 循环左移 1 位。如果 d 为 0，结果存入 W 寄存器。如果 d 为 1，结果存回寄存 器 f。 指令周期数： 2 示例： TABLE RETLW k RLF 寄存器 f C CALL TABLE;W contains table ;offset value • ;W now has table value • • ADDWF PC ;W = offset RETLW k1 ;Begin table RETLW k2 ; • • • RETLW kn ;End of table 执行指令前 W 执行指令后 W DS41609A_CN 第 326 页 = 0x07 = k8 的值 指令字数： 1 指令周期数： 1 示例： RLF REG1,0 执行指令前 REG1 C 执行指令后 REG1 W C 初稿 f,d = = 1110 0110 0 = = = 1110 0110 1100 1100 1 2012 Microchip Technology Inc. PIC16(L)F1508/9 f 带进位循环右移 SUBLW 语法： [ 标号 ] 语法： [ 标号 ] 操作数： 0 f 127 d [0,1] 操作数： 0 k 255 操作： k - (W) W) RRF RRF f,d 操作： 参见如下说明 受影响的状态位： C 说明： 将寄存器 f 的内容连同进位标志位一起 循环右移 1 位。如果 d 为 0，结果存入 W 寄存器。如果 d 为 1，结果存回寄存 器 f。 SUBLW k 受影响的状态位： C、 DC 和 Z 说明： 寄存器 f C 立即数减去 W 用 8 位立即数 k 减去 W 寄存器的内容 （通过二进制补码方式进行运算）。结果 存入 W 寄存器。 C=0 Wk C=1 Wk DC = 0 W<3:0> k<3:0> DC = 1 W<3:0> k<3:0> SLEEP 进入休眠模式 SUBWF f 减去 W 语法： [ 标号 ] 语法： [ 标号 ] 操作数： 0 f 127 d [0,1] 操作： (f) - (W) 目标寄存器 ) SLEEP 操作数： 无 操作： 00h WDT， 0 WDT 预分频器， 1 TO， 0 PD 受影响的状态位： TO 和 PD 说明： 掉电状态位 PD 被清零。超时状态位 TO 被置 1。看门狗定时器及其预分频 器被清零。 振荡器停振，处理器进入休眠模式。 2012 Microchip Technology Inc. SUBWF f,d 受影响的状态位： C、 DC 和 Z 说明： 初稿 用寄存器 f 的内容减去 W 寄存器的内容 （通过二进制补码方式进行运算）。如果 d 为 0，结果存入 W 寄存器。如果 d 为 1， 结果存回寄存器 f。 C=0 Wf C=1 Wf DC = 0 W<3:0> f<3:0> DC = 1 W<3:0> f<3:0> SUBWFB f 减去 W （带借位） 语法： SUBWFB 操作数： 0 f 127 d [0,1] f {,d} 操作： (f) – (W) – (B) dest 受影响的状态位： C、 DC 和 Z 说明： 用 f 寄存器的内容减去 W 的内容和借位 标志（进位）（通过二进制补码方式进行 运算）。如果 d 为 0，结果存入 W。如果 d 为 1，结果存回寄存器 f。 DS41609A_CN 第 327 页 PIC16(L)F1508/9 将 f 中的两个半字节进行交换 XORLW 语法： [ 标号 ] 语法： [ 标号 ] 操作数： 0 f 127 d [0,1] SWAPF SWAPF f,d 立即数和 W 作逻辑异或运算 XORLW k 操作数： 0 k 255 操作： (W) .XOR. k W) 受影响的状态位： Z 说明： 将 W 寄存器的内容与 8 位立即数 k 进行逻辑异或运算。结果存入 W 寄 存器。 操作： (f<3:0>) ( 目标寄存器 <7:4>)， (f<7:4>) ( 目标寄存器 <3:0>) 受影响的状态位： 无 说明： 寄存器 f 的高半字节和低半字节相互交 换。如果 d 为 0，结果存入 W 寄存器。 如果 d 为 1，结果存回寄存器 f。 TRIS 将 W 的内容装入 TRIS 寄存器 XORWF W 和 f 作逻辑异或运算 语法： [ 标号 ] TRIS f 语法： [ 标号 ] 操作数： 5f7 操作数： 操作： (W) TRIS 寄存器 f 0 f 127 d [0,1] 受影响的状态位： 无 说明： 将 W 寄存器的数据传送到 TRIS 寄 存器。 当 f = 5 时，装入 TRISA。 当 f = 6 时，装入 TRISB。 当 f = 7 时，装入 TRISC。 DS41609A_CN 第 328 页 初稿 XORWF f,d 操作： (W) .XOR. (f) 目标寄存器 ) 受影响的状态位： Z 说明： 将 W 寄存器的内容与寄存器 f 的内容进 行逻辑异或运算。如果 d 为 0，结果存 入 W 寄存器。如果 d 为 1，结果存回寄 存器 f。 2012 Microchip Technology Inc. PIC16(L)F1508/9 29.0 电气规范 绝对最大值 (†) 环境温度............................................................................................................................................-40°C 至 +125°C 储存温度............................................................................................................................................-65°C 至 +150°C VDD 引脚相对于 VSS 的电压， PIC16F1508/9 ..................................................................................... -0.3V 至 +6.5V VDD 引脚相对于 VSS 的电压， PIC16LF1508/9 ................................................................................... -0.3V 至 +4.0V MCLR 引脚相对于 Vss 的电压 ............................................................................................................. -0.3V 至 +9.0V 所有其他引脚相对于 VSS 的电压........................................................................................... -0.3V 至 （VDD + 0.3V） 总功耗 (1) ........................................................................................................................................................ 800 mW VSS 引脚的最大输出电流， -40°C TA +85°C （工业级）........................................................................... 396 mA VSS 引脚的最大输出电流， -40°C TA +125°C （扩展级）......................................................................... 114 mA 稿 VDD 引脚的最大输入电流， -40°C TA +85°C （工业级）........................................................................... 292 mA VDD 引脚的最大输入电流， -40°C TA +125°C （扩展级）......................................................................... 107 mA 钳位电流 IK （VPIN < 0 或 VPIN > VDD）20 mA 任一 I/O 引脚的最大输出灌电流 ........................................................................................................................ 25 mA 任一 I/O 引脚的最大输出拉电流 ........................................................................................................................ 25 mA 注 1： 功耗按如下公式计算：PDIS = VDD x {IDD – IOH} + {(VDD – VOH) x IOH} + (VOl x IOL)。 初 † 注：如果器件工作条件超过上述 “绝对最大值”，可能会对器件造成永久性损坏。上述值仅为运行条件极大值，我 们不建议使器件在或超过本规范指定的最大值条件下运行。器件长时间工作在最大值条件下可能会影响其可靠性。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 329 页 PIC16(L)F1508/9 PIC16F1508/9 电压—频率关系图， -40°C TA +125°C 图 29-1： VDD（V） 5.5 2.5 0 10 4 16 20 稿 2.3 频率（MHz） 注 1： 阴影区域表示允许的电压频率组合。 2： 请参见表 29-1 了解每种振荡器模式所支持的频率。 PIC16LF1508/9 电压—频率关系图， -40°C TA +125°C 初 图 29-2： VDD（V） 3.6 2.5 1.8 0 4 16 10 20 频率（MHz） 注 1： 阴影区域表示允许的电压频率组合。 2： 请参见表 29-1 了解每种振荡器模式所支持的频率。 DS41609A_CN 第 330 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 直流特性：PIC16(L)F1508/9-I/E （工业级，扩展级） 29.1 PIC16LF1508/9 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） PIC16F1508/9 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） 符号 D001 VDD 特性 VDR VPOR* VPORR* VADFVR 1.8 2.5 — — 3.6 3.6 V V FOSC 16 MHz FOSC 20 MHz PIC16F1508/9 2.3 2.5 — — 5.5 5.5 V V FOSC 16 MHz FOSC 20 MHz PIC16LF1508/9 1.5 — — V 器件处于休眠模式 PIC16F1508/9 1.7 — — V 器件处于休眠模式 PIC16LF1508/9 — 1.6 — V PIC16F1508/9 — 1.7 — V 上电复位重新激活电压 D002B D003 PIC16LF1508/9 上电复位释放电压 D002A D002B PIC16LF1508/9 — 0.8 — V PIC16F1508/9 — 1.65 — V — — — — — — 1 1 1 1 1 1 — — — — — — % ADC 的固定参考电压，初始精度 D003C* TCVFVR 温度系数，固定参考电压 — D003D* VFVR/ VIN 线路稳定度，固定参考电压 — D004* 确保内部上电复位信号的 VDD 上升速率 SVDD * † 0.05 -130 — ppm/°C 0.270 — %/V — — V/ms 1.024V， VDD 2.5V， 85°C （注 2） 1.024V， VDD 2.5V， 125°C （注 2） 2.048V， VDD 2.5V， 85°C 2.048V， VDD 2.5V， 125°C 4.096V， VDD 4.75V， 85°C 4.096V， VDD 4.75V， 125°C 详情请参见第6.1节“上电复位（POR）”。 这些参数为特性值，未经测试。 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 1： 这是在不丢失 RAM 数据的前提下，休眠模式下 VDD 的下限值。 2： 为确保正常工作， ADC 正参考电压的最小值必须大于等于 1.8V。当选择 FVR 或 VREF+ 引脚作为 ADC 正参考电压源时，请 注意电压必须大于等于 1.8V。 初 注 条件 RAM 数据保持电压 (1) D002* D002A 单位 供电电压 D001 D002* 最小值 典型值 † 最大值 稿 参数 编号 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 331 页 PIC16(L)F1508/9 图 29-3： VDD 缓慢上升时， POR 和 POR 重新激活 VDD VPOR VPORR VSS NPOR POR 重新激活 TPOR(3) TVLOW(2) 1： 当 NPOR 为低电平时，器件保持在复位状态。 2： TPOR 典型值为 1 s。 3： TVLOW 典型值为 2.7 s。 初 注 稿 VSS DS41609A_CN 第 332 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 直流特性：PIC16(L)F1508/9-I/E （工业级，扩展级） 29.2 PIC16LF1508/9 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） PIC16F1508/9 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） 条件 参数 编号 器件特性 最小值 典型值 † 最大值 单位 注 VDD 供电电流 （IDD） (1, 2) D010 D011 D011 D012 D012 D013 D013 D014 D014 D015 D015 * † 2 10 A 1.8 — 4 12 A 3.0 — 16 50 A 2.3 — 16 55 A 3.0 — 19 60 A 5.0 — 40 110 A 1.8 — 80 170 A 3.0 — 110 200 A 2.3 — 130 250 A 3.0 — 160 340 A 5.0 — 120 290 A 1.8 — 220 480 A 3.0 — 230 300 A 2.3 — 300 500 A 3.0 — 350 700 A 5.0 — 30 140 A 1.8 — 50 230 A 3.0 — 70 180 A 2.3 — 85 240 A 3.0 — 115 320 A 5.0 — 100 250 A 2.3 — 180 430 A 3.0 — 160 275 A 2.3 — 210 450 A 3.0 — 240 500 A 5.0 — 2.3 58 A 1.8 — 4.0 300 A 3.0 — 14 100 A 2.3 — 15 280 A 3.0 — 17 400 A 5.0 FOSC = 32 kHz LP 振荡器模式 FOSC = 32 kHz LP 振荡器模式 FOSC = 1 MHz XT 振荡器模式 FOSC = 1 MHz XT 振荡器模式 FOSC = 4 MHz XT 振荡器模式 FOSC = 4 MHz XT 振荡器模式 FOSC = 1 MHz EC 振荡器模式，中等功耗模式 FOSC = 1 MHz EC 振荡器模式 中等功耗模式 FOSC = 4 MHz EC 振荡器模式 中等功耗模式 FOSC = 4 MHz EC 振荡器模式 中等功耗模式 FOSC = 31 kHz LFINTOSC 模式 FOSC = 31 kHz LFINTOSC 模式 这些参数为特性值，未经测试。 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 1： 有效工作模式下，所有 IDD 测量值的测试条件为：CLKIN = 外部方波，轨到轨满幅；所有 I/O 引脚均为三态，上拉至 VDD ； MCLR = VDD ；禁止 WDT。 2： 供电电流主要受工作电压和频率的影响。其他因素，如 I/O 引脚负载和开关速率、振荡器类型、内部代码执行模式以及温 度也会对电流消耗产生影响。 3： 对于 RC 振荡器配置，该电流不包括流经 REXT 的电流。流经该电阻的电流可以由公式 IR = VDD/2REXT （mA）来估算， 其中 REXT 的单位是 k。 2012 Microchip Technology Inc. 初 注 — 稿 D010 初稿 DS41609A_CN 第 333 页 PIC16(L)F1508/9 直流特性：PIC16(L)F1508/9-I/E （工业级，扩展级）（续） 29.2 PIC16LF1508/9 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） PIC16F1508/9 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） 条件 参数 编号 器件特性 最小值 典型值 † 最大值 单位 注 VDD D016 D016 — 220 400 A 1.8 — 280 600 A 3.0 — 280 400 A 2.3 — 310 550 A 3.0 5.0 FOSC = 500 kHz HFINTOSC 模式 FOSC = 500 kHz HFINTOSC 模式 — 360 750 A — 380 700 A 1.8 — 560 1100 A 3.0 — 490 850 A 2.3 — 600 1150 A 3.0 — 690 1350 A 5.0 — 520 1200 A 1.8 — 810 1750 A 3.0 — 680 1200 A 2.3 — 850 1800 A 3.0 — 960 2000 A 5.0 D019A — 750 2100 A 3.0 D019A — 790 2100 A 3.0 — 810 2400 A 5.0 FOSC = 20 MHz ECH 模式 FOSC = 20 MHz ECH 模式 D019B — 6 15 A 1.8 FOSC = 32 kHz ECL 模式 — 8 20 A 3.0 — 14 43 A 2.3 — 16 55 A 3.0 D017* D018 D018 D019B D019C D019C D020 D020 * † 18 57 A 5.0 15 40 A 1.8 — 20 60 A 3.0 — 32 60 A 2.3 — 41 90 A 3.0 — 47 100 A 5.0 — 150 350 A 1.8 — 280 680 A 3.0 — 230 350 A 2.3 — 310 680 A 3.0 — 370 830 A 5.0 FOSC = 8 MHz HFINTOSC 模式 FOSC = 16 MHz HFINTOSC 模式 FOSC = 16 MHz HFINTOSC 模式 FOSC = 32 kHz ECL 模式 FOSC = 500 kHz ECL 模式 FOSC = 500 kHz ECL 模式 FOSC = 4 MHz EXTRC 模式 （注 3） FOSC = 4 MHz EXTRC 模式 （注 3） 这些参数为特性值，未经测试。 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 1： 有效工作模式下，所有 IDD 测量值的测试条件为：CLKIN = 外部方波，轨到轨满幅；所有 I/O 引脚均为三态，上拉至 VDD ； MCLR = VDD ；禁止 WDT。 2： 供电电流主要受工作电压和频率的影响。其他因素，如 I/O 引脚负载和开关速率、振荡器类型、内部代码执行模式以及温 度也会对电流消耗产生影响。 3： 对于 RC 振荡器配置，该电流不包括流经 REXT 的电流。流经该电阻的电流可以由公式 IR = VDD/2REXT （mA）来估算， 其中 REXT 的单位是 k。 初 注 — — FOSC = 8 MHz HFINTOSC 模式 稿 D017* DS41609A_CN 第 334 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 直流特性：PIC16(L)F1508/9-I/E （工业级，扩展级）（续） 29.2 PIC16LF1508/9 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） PIC16F1508/9 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） 条件 参数 编号 器件特性 最小值 典型值 † 最大值 单位 注 VDD D021 — 1000 2100 A 3.0 FOSC = 20 MHz HS 振荡器模式 D021 — 1350 2100 A 3.0 FOSC = 20 MHz HS 振荡器模式 — 1700 2400 A 5.0 * † 稿 1： 有效工作模式下，所有 IDD 测量值的测试条件为：CLKIN = 外部方波，轨到轨满幅；所有 I/O 引脚均为三态，上拉至 VDD ； MCLR = VDD ；禁止 WDT。 2： 供电电流主要受工作电压和频率的影响。其他因素，如 I/O 引脚负载和开关速率、振荡器类型、内部代码执行模式以及温 度也会对电流消耗产生影响。 3： 对于 RC 振荡器配置，该电流不包括流经 REXT 的电流。流经该电阻的电流可以由公式 IR = VDD/2REXT （mA）来估算， 其中 REXT 的单位是 k。 初 注 这些参数为特性值，未经测试。 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 335 页 PIC16(L)F1508/9 直流特性：PIC16(L)F1508/9-I/E （掉电） 29.3 PIC16LF1508/9 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） PIC16F1508/9 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） 参数 编号 器件特性 最小值 典型值 † 条件 最大值 +85°C 最大值 +125°C 单位 VDD 注 基本电流 ：禁止 WDT、BOR、FVR 和 SOSC，所有外设不工作 掉电电流 （IPD） (2) D022 D022 D022A D023 D023 D023A D023A — 0.025 1.0 7.0 A 1.8 — 0.035 2.0 9.0 A 3.0 — 0.20 2.0 10 A 2.3 — 0.25 4.0 12 A 3.0 — 0.30 12 15 A 5.0 — 10 17 18 A 2.3 — 11 22 24 A 3.0 — 12 25 30 A 5.0 — 0.29 1.5 7 A 1.8 — 0.39 2.0 9 A 3.0 — 10.5 38 44 A 2.3 — 11.3 43 48 A 3.0 — 12.5 46 50 A 5.0 — 14 44 50 A 1.8 — 23 48 54 A 3.0 — 23 62 65 A 2.3 — 30 72 75 A 3.0 禁止WDT、BOR、FVR和SOSC， 所有外设不工作（VREGPM = 1 ； 低功耗模式） 基本电流 ：禁止 WDT、 BOR、 FVR 和 SOSC，所有外设不工作 （VREGPM = 0 ；正常功耗模式） LPWDT 电流 （注 1） LPWDT 电流 （注 1） FVR 电流 （注 1） FVR 电流 （注 1） — 34 115 120 A 5.0 D024 — 7 14 16 A 3.0 BOR 电流 （注 1） D024 — 15 47 50 A 3.0 BOR 电流 （注 1） — 17 55 66 A 5.0 D24A — 0.1 4 14 A 3.0 LPBOR 电流 （注 1） D24A — 11 47 50 A 3.0 LPBOR 电流 （注 1） — 12 52 60 A 5.0 1： 外设电流为基本 IDD 或 IPD 与该外设使能时所额外消耗的电流之和。可通过从该参数值中减去基本 IDD 或 IPD 电流，以确 定外设 电流。在计算总电流消耗时应使用最大值。 2： 在休眠模式下，掉电电流与振荡器类型无关。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻态并且连接到 VDD 时测得的。 3： A/D 振荡器源是 FRC。 初 注 这些参数为特性值，未经测试。 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 稿 * † DS41609A_CN 第 336 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 直流特性：PIC16(L)F1508/9-I/E （掉电）（续） 29.3 PIC16LF1508/9 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） PIC16F1508/9 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） 参数 编号 器件特性 D025 D025 D026 D026 D026A* D026A* D027 D027 * † 最大值 +85°C 条件 最大值 +125°C 单位 注 VDD — 0.6 3.5 8 A 1.8 — 1.8 4.0 10 A 3.0 — 11 39 45 A 2.3 — 13 43 49 A 3.0 — 19 46 65 A 5.0 — .025 — — A 1.8 — .035 — — A 3.0 — 10 — — A 2.3 — 11 — — A 3.0 — 12 — — A 5.0 — 250 — — A 1.8 — 250 — — A 3.0 — 280 — — A 2.3 — 280 — — A 3.0 — 280 — 55 A 5.0 — 7 — 25 A 1.8 — 8 40 65 A 3.0 — 17 50 65 A 2.3 — 18 55 70 A 3.0 — 19 60 75 A 5.0 SOSC 电流 （注 1） SOSC 电流 （注 1） A/D 电流 （注 1，注 3）， 无转换 A/D 电流 （注 1，注 3）， 无转换 A/D 电流 （注 1，注 3）， 转换正在进行 A/D 电流 （注 1，注 3）， 转换正在进行 比较器，低功耗模式 （注 1） 比较器，低功耗模式 （注 1） 这些参数为特性值，未经测试。 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 稿 1： 外设电流为基本 IDD 或 IPD 与该外设使能时所额外消耗的电流之和。可通过从该参数值中减去基本 IDD 或 IPD 电流，以确 定外设 电流。在计算总电流消耗时应使用最大值。 2： 在休眠模式下，掉电电流与振荡器类型无关。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻态并且连接到 VDD 时测得的。 3： A/D 振荡器源是 FRC。 初 注 最小值 典型值 † 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 337 页 PIC16(L)F1508/9 直流特性：PIC16(L)F1508/9-I/E 29.4 标准工作条件 （除非另外声明） 工作温度 -40°C TA +85°C （工业级） -40°C TA +125°C （扩展级） 直流特性 参数 编号 符号 VIL 特性 最小值 典型值 † 最大值 单位 条件 — — 0.8 V 4.5V VDD 5.5V — — 0.15 VDD V 1.8V VDD 4.5V — — 0.2 VDD V 2.0V VDD 5.5V — — 0.2 VDD V 输入低电压 I/O 端口： 带 TTL 缓冲器 D030 D030A 带施密特触发器缓冲器 MCLR D031 D032 VIH 输入高电压 I/O 端口： 带 TTL 缓冲器 D040 D040A 带施密特触发器缓冲器 MCLR D041 D042 IIL 2.0 — — V 4.5V VDD 5.5V 0.25 VDD + 0.8 — — V 1.8V VDD 4.5V 0.8 VDD — — V 2.0V VDD 5.5V 0.8 VDD — — V 输入泄漏电流 (1) D060 I/O 端口 — ±5 ± 125 nA ±5 ± 1000 nA VSS VPIN VDD， 引脚处于高阻态 （85°C 时） 125°C D061 MCLR(2) — ± 50 ± 200 nA VSS VPIN VDD （85°C 时） 25 25 100 140 200 300 A VDD = 3.3V， VPIN = VSS VDD = 5.0V， VPIN = VSS — — 0.6 V IOL = 8 mA， VDD = 5V IOL = 6 mA， VDD = 3.3V IOL = 1.8 mA， VDD = 1.8V VDD - 0.7 — — V IOH = 3.5 mA， VDD = 5V IOH = 3 mA， VDD = 3.3V IOH = 1 mA， VDD = 1.8V — — 50 pF IPUR 弱上拉电流 D070* VOL 输出低电压 (3) I/O 端口 D080 VOH 输出高电压 (3) I/O 端口 D090 输出引脚上的容性负载规范 D101A* CIO 稿 初 注 所有 I/O 引脚 * 这些参数为特性值，未经测试。 † 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 1： 负电流定义为引脚的拉电流。 2： MCLR 引脚上的泄漏电流主要取决于所施加的电压。规定电压为正常工作条件下的电压。在不同的输入电压下可能测得 更高的泄漏电流。 3： 在 CLKOUT 模式下包括 OSC2。 DS41609A_CN 第 338 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 29.5 存储器编程要求 标准工作条件 （除非另外声明） 工作温度 -40°C TA +125°C 直流特性 参数 编号 符号 特性 最小值 典型值 † 最大值 单位 条件 程序存储器编程规范 D110 VIHH MCLR/VPP 引脚上的电压 8.0 — 9.0 V D111 IDDP 编程时的供电电流 — — 10 mA D112 VBE 批量擦除时的 VDD 2.7 — VDD 最大值 V D113 VPEW 写或行擦除时的 VDD VDD 最小值 — VDD 最大值 V D114 — 1.0 — mA D115 IPPPGM 擦除 / 写操作时 MCLR/VPP 上的 电流 IDDPGM 擦除 / 写操作时 VDD 上的电流 — 5.0 — mA D121 EP 单元耐擦写能力 10K — — E/W D122 VPR 读操作时的 VDD VDD 最小值 — VDD 最大值 V D123 TIW 自定时写周期时间 — 2 2.5 ms D124 TRETD 特性保持时间 EHEFC 高耐用性闪存单元 — 100K 40 — 年 — — E/W （注 2） 闪存程序存储器 D125 假设没有违反其他规范 0C 至 +60C，低字节，最后 128 个地址 † 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经 测试。 1： 自写和块擦除。 2： 仅当禁止单电源编程时才需要。 初 稿 注 -40C 至 +85C （注 1） 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 339 页 PIC16(L)F1508/9 散热考虑 29.6 标准工作条件 （除非另外声明） 工作温度 -40°C TA +125°C 参数 编号 TH01 TH02 TH03 TH04 TH05 TH06 TH07 JA JC TJMAX 特性 热阻 （结点到环境） 热阻 （结点到管壳） 最高结温 典型值 单位 条件 62.2 C/W 20 引脚 PDIP 封装 75.0 C/W 20 引脚 SOIC 封装 89.3 C/W 20 引脚 SSOP 封装 43.0 C/W 20 引脚 QFN 4X4 mm 封装 27.5 C/W 20 引脚 PDIP 封装 23.1 C/W 20 引脚 SOIC 封装 31.1 C/W 20 引脚 SSOP 封装 5.3 C/W 20 引脚 QFN 4X4 mm 封装 150 C PD 功耗 PINTERNAL 内部功耗 P I /O I/O 功耗 — W PD = PINTERNAL + PI/O — W PINTERNAL = IDD x VDD(1) — W PI/O = (IOL * VOL) + (IOH * (VDD - VOH)) 降额功耗 — W PDER = PDMAX (TJ - TA)/JA(2) PDER 1： IDD 为不驱动输出引脚上任何负载时使芯片独立运行的电流。 2： TA = 环境温度 3： TJ = 结点温度 初 稿 注 符号 DS41609A_CN 第 340 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 29.7 时序参数符号体系 可根据以下一种格式来创建时序参数符号： 1. TppS2ppS 2. TppS T F 频率 小写字母 （pp）及其含义： pp cc CCP1 ck CLKOUT cs CS di do SDIx SDO dt 数据输入 io mc I/O 端口 MCLR T 时间 osc rd CLKIN RD rw sc ss t0 RD 或 WR SCKx SS T0CKI t1 T1CKI wr WR 大写字母及其含义： S F 下降 P 周期 H 高 R 上升 I 无效 （高阻） V 有效 L 低 Z 高阻 图 29-4： 负载条件 引脚 稿 负载条件 CL VSS CL = 50 pF （对于所有引脚） 初 图注： 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 341 页 PIC16(L)F1508/9 交流特性：PIC16(L)F1508/9-I/E 29.8 图 29-5： 时钟时序 Q4 Q1 Q2 Q3 Q4 Q1 CLKIN OS12 OS02 OS11 OS03 CLKOUT （CLKOUT 模式） 注 1： 请参见表 29-3。 表 29-1： 时钟振荡器时序要求 标准工作条件 （除非另外声明） 工作温度 -40°C TA +125°C OS01 符号 FOSC 特性 外部 CLKIN 频率 (1) OS02 TOSC 外部 CLKIN 周期 (1) OS03 TCY 指令周期 (1) 单位 条件 DC — 0.5 MHz EC 振荡器模式 （低功耗） DC — 4 MHz EC 振荡器模式 （中等功耗） DC — 20 MHz EC 振荡器模式 （高功耗） 31.25 — ns 125 — DC ns EC 模式 TCY = FOSC/4 * 这些参数为特性值，未经测试。 † 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 1： 指令周期 （TCY）等于输入振荡器时基周期的四倍。所有规定值均为基于针对特定振荡器类型，器件在标准工作条件下执行 代码时的特性数据。超出这些规定的限定值，可能导致振荡器运行不稳定和 / 或导致电流消耗超出预期值。所有器件在测试 “最小”值时，都在 CLKIN 引脚连接了外部时钟。当使用了外部时钟输入时，所有器件的 “最大”周期时间限制为 “DC” （无时钟）。 表 29-2： 振荡器参数 标准工作条件 （除非另外声明） 工作温度 -40°C TA +125°C 参数 编号 符号 OS08 HFOSC OS09 内部 LFINTOSC 频率 TIOSC ST HFINTOSC 从休眠模式唤醒的启动时间 特性 频率容差 内部已校准的 HFINTOSC 频率 (1) 10% — 16.0 — MHz 0°C TA +85°C — — 31 -40°C TA +125°C — — 5 — 8 kHz LFOSC OS10* 注 最大值 初 注 最小值 典型值 † 稿 参数 编号 最小值 典型值 † 最大值 单位 条件 s * 这些参数为特性值，未经测试。 † 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 1： 为了确保振荡器频率容差，必须尽可能靠近器件，在 VDD 和 VSS 之间接去耦电容。建议并联 0.1 F 和 0.01 F 的电容。 DS41609A_CN 第 342 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 29-6： CLKOUT 和 I/O 时序 周期 写 取 读 执行 Q4 Q1 Q2 Q3 FOSC OS12 OS11 OS20 OS21 CLKOUT OS19 OS18 OS16 OS13 OS17 I/O 引脚 （输入） OS14 OS15 I/O 引脚 （输出） 旧值 新值 OS18，OS19 表 29-3： CLKOUT 和 I/O 时序参数 标准工作条件 （除非另外声明） 工作温度 -40°C TA +125°C 参数 编号 符号 特性 最小值 典型值 † 最大值 单位 条件 OS11 TosH2ckL FOSC 到 CLKOUT 的时间 (1) — — 70 ns VDD = 3.3-5.0V OS12 TosH2ckH FOSC 到 CLKOUT 的时间 (1) — — 72 ns VDD = 3.3-5.0V — — 20 ns — 50 — 70* ns ns VDD = 3.3-5.0V — — ns VDD = 3.3-5.0V — — ns 15 40 28 15 32 72 55 30 ns — — — — ns ns OS13 TckL2ioV CLKOUT 到端口输出有效的时间 (1) (1) TOSC + 200 ns TioV2ckH CLKOUT 之前端口输入有效的时间 TosH2ioV Fosc（Q1 周期）到端口输出有效的 — 时间 OS16 TosH2ioI Fosc（Q2 周期）到端口输入无效的 50 时间 （I/O 输入保持时间） OS17 TioV2osH 端口输入有效到 Fosc（Q2 周期）的 20 时间 （I/O 输入建立时间） OS18* TioR — 端口输出上升时间 (2) — OS19* TioF — 端口输出下降时间 (2) — OS20* Tinp 25 INT 引脚输入高电平或低电平时间 OS21* Tioc 25 电平变化中断新输入电平时间 稿 OS14 OS15 * 这些参数为特性值，未经测试。 † 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25C 条件下的值。 1：测量是在 EC 模式下进行的，其中 CLKOUT 输出为 4 x TOSC。 初 注 ns VDD = 2.0V VDD = 5.0V VDD = 2.0V VDD = 5.0V 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 343 页 PIC16(L)F1508/9 图 29-7： 复位、看门狗定时器、振荡器起振定时器和上电延时定时器时序 VDD MCLR 30 内部 POR 33 PWRT 延时 内部复位 (1) 稿 看门狗定时器 复位 (1) 34 31 34 I/O 引脚 注 1： 置为低电平。 图 29-8： 欠压复位时序和特性 VDD VBOR 和 VHYST 初 VBOR （器件处于欠压复位状态） （器件不处于欠压复位状态） 37 复位 33(1) （由于 BOR） 注 1： 仅在配置字中 PWRTE 位编程为 0 时才有 64 ms 延时。 如果 PWRTE = 0 且 VREGEN = 1，则为 2 ms 延时。 DS41609A_CN 第 344 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 29-4： 复位、看门狗定时器、振荡器起振定时器、上电延时定时器和欠压复位参数 标准工作条件 （除非另外声明） 工作温度 -40°C TA +125°C 参数 编号 符号 最小值 典型值 † 最大值 单位 特性 — — 27 s s VDD = 3.3-5V，-40°C至+85°C VDD = 3.3-5V 10 — — 16 ms VDD = 3.3V-5V， 使用 1:16 预分频比 上电延时定时器周期， PWRTE = 0 40 65 140 ms TIOZ 自 MCLR 低电平或看门狗定时器复 位起 I/O 处于高阻态的时间 — — 2.0 s VBOR 欠压复位电压 2.50 2.70 2.80 V 2.30 1.8 2.40 1.90 2.50 2.00 V V 0 25 50 mV 1 3 5 s MCLR 脉冲宽度 （低电平） 30 TMCL 31 TWDTLP 低功耗看门狗定时器超时周期 33* TPWRT 34* 35 欠压复位滞后电压 TBORDC 欠压复位直流响应时间 36* VHYST 37* * † 注 条件 2 5 BORV = 0，高跳变点 BORV = 1，低跳变点 （PIC16F1508/9） （PIC16LF1508/9） -40°C 至 +85°C VDD VBOR 这些参数为特性值，未经测试。 除非另外声明，否则“典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 1： 为了确保这些电压容差，必须尽可能靠近器件，在 VDD 和 VSS 之间接去耦电容。建议并联 0.1 F 和 0.01 F 的电容。 图 29-9： TIMER0 和 TIMER1 外部时钟时序 40 41 42 稿 T0CKI T1CKI 45 46 TMR0 或 TMR1 2012 Microchip Technology Inc. 49 初 47 初稿 DS41609A_CN 第 345 页 PIC16(L)F1508/9 表 29-5： TIMER0 和 TIMER1 外部时钟要求 标准工作条件 （除非另外声明） 工作温度 -40°C TA +125°C 参数 编号 符号 T0CKI 高电平脉冲宽度 TT0H 40* T0CKI 低电平脉冲宽度 TT0L 41* 最小值 典型值 † 最大值 单位 无预分频器 0.5 TCY + 20 — — ns 带预分频器 10 — — ns 无预分频器 0.5 TCY + 20 — — ns 带预分频器 10 — — ns 取如下二者 中较大值： 20 或 TCY + 40 N — — ns 特性 42* TT0P T0CKI 周期 45* TT1H T1CKI 高电 同步，无预分频器 平时间 同步，带预分频器 0.5 TCY + 20 — — ns 15 — — ns 异步 30 — — ns T1CKI 低电 同步，无预分频器 平时间 同步，带预分频器 0.5 TCY + 20 — — ns 15 — — ns 异步 30 — — ns 取如下二者 中较大值： 30 或 TCY + 40 N — — ns 60 — — — 7 TOSC ns 2 TOSC TT1L 46* T1CKI 输入 同步 周期 TT1P 49* 异步 TCKEZTMR1 从外部时钟边沿到定时器递增的延时 * † 注 — N = 预分频值 （2, 4, ..., 256） N = 预分频值 （1, 2, 4, 8） 同步模式下的定 时器 稿 47* 条件 这些参数为特性值，未经测试。 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 1： 为确保正常工作，ADC 正参考电压的最小值必须大于等于 1.8V。当选择 FVR 或 VREF+ 引脚作为 ADC 正参考电压源时， 请注意电压必须大于等于 1.8V。 表 29-6： PIC16(L)F1508/9 A/D 转换器 （ADC）特性 标准工作条件 （除非另外声明） 工作温度 在 25°C 下进行测试 参数 编号 符号 特性 最小值 典型值 † 最大值 单位 条件 NR 分辨率 — — 10 AD02 EIL 积分误差 — — ± 1.7 AD03 EDL 微分误差 — — ±1 LSb 无丢失编码 VREF = 3.0V AD04 EOFF 失调误差 EGN 增益误差 — — ± 2.5 LSb VREF = 3.0V — 1.8 — LSb VREF = 3.0V — ± 2.0 VDD VSS — VREF V — — 10 k AD05 初 AD01 AD07 VREF 参考电压 VAIN 满量程 AD08 ZAIN AD06 注 (3) 模拟信号源的推荐阻抗 位 LSb VREF = 3.0V V VREF = (VREF+ - VREF-) （注 5） 如果输入引脚上接有 0.01 F 的外部电容，则该 值可以更高。 * 这些参数为特性值，未经测试。 † 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 1： 总的绝对误差包括积分误差、微分误差、失调误差和增益误差。 2： A/D 转换结果不会因输入电压的增加而减小，并且不会丢失编码。 3： ADC VREF 来自选择作为参考输入的外部 VREF+ 引脚或 VDD 引脚。 4： 当 ADC 关闭时，除了泄漏电流外， ADC 不消耗任何其他电流。掉电电流规范包括 ADC 模块消耗的任何泄漏电流。 5： 选定的 FVR 电压必须为 2.048V 或 4.096V。 DS41609A_CN 第 346 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 29-7： PIC16(L)F1508/9 A/D 转换要求 标准工作条件 （除非另外声明） 工作温度 -40°C TA +125°C 参数 编号 TCNV AD132* TACQ 注 典型值 † 最大值 单位 A/D 时钟周期 1.0 s 基于 TOSC A/D 内部 FRC 振荡器周期 — 1.6 9.0 1.0 6.0 s ADCS<1:0> = 11 （ADFRC 模式） 转换时间 （不包括采集时间） (1) — 11 — TAD 将 GO/DONE 位置 1 以完成转换 采集时间 — 5.0 — s 特性 AD130* TAD AD131 最小值 符号 条件 * 这些参数为特性值，未经测试。 † 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。 1： ADRES 寄存器可在下一个 TCY 周期被读取。 图 29-10： PIC16(L)F1508/9 A/D 转换时序 （正常模式） BSF ADCON0, GO AD134 1 TCY （TOSC/2(1)） AD131 Q4 AD130 A/D 时钟 A/D 数据 9 3 GO AD132 2 1 0 新数据 稿 ADIF 1 TCY DONE 采样已停止 1： 如果选择 FRC 作为 A/D 转换的时钟源，在 A/D 时钟启动前要加上一个 TCY 时间，用以执行 SLEEP 指令。 初 注 6 7 旧数据 ADRES 采样 8 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 347 页 PIC16(L)F1508/9 图 29-11： PIC16(L)F1508/9 A/D 转换时序 （休眠模式） BSF ADCON0, GO （TOSC/2 + TCY(1)） AD134 1 TCY AD131 Q4 AD130 A/D 时钟 A/D 数据 9 7 6 3 2 1 0 新数据 旧数据 ADRES ADIF 1 TCY GO DONE 采样 AD132 采样已停止 1： 如果选择 FRC 作为 A/D 转换的时钟源，在 A/D 时钟启动前要加上一个 TCY 时间，用以执行 SLEEP 指令。 初 稿 注 8 DS41609A_CN 第 348 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 29-8： 比较器规范 工作条件：1.8V < VDD < 5.5V， -40°C < TA < +125°C （除非另外声明）。 参数 编号 符号 特性 最小值 典型值 最大值 单位 mV 备注 CM01 VIOFF 输入失调电压 — ± 7.5 ± 60 CM02 VICM VDD V 800 ns 高功耗模式 （注 1） 输入共模电压 0 CM04A 响应时间上升沿 — — 400 CM04B 响应时间下降沿 — 200 400 ns 高功耗模式 （注 1） 响应时间上升沿 — 1200 — ns 低功耗模式 （注 1） 响应时间下降沿 — 550 — ns 低功耗模式 （注 1） 比较器模式改变到输出有效的时间 * — — 65 10 s — mV CM04C TRESP CM04D CM05 TMC2OV CM06 CHYSTER 比较器滞后 注 — 注2 * 这些参数为特性值，未经测试。 1： 响应时间是在比较器的一个输入端电压为 VDD/2，而另一个输入端从 VSS 跳变到 VDD 时测得的。 2： 当 CMxCON0 寄存器的 CxHYS 位使能时，比较器滞后可用。 表 29-9： 数模转换器 （DAC）规范 工作条件：1.8V < VDD < 5.5V， -40°C < TA < +125°C （除非另外声明）。 参数 编号 符号 特性 最小值 典型值 最大值 单位 — 1/2 V CLSB 步长 (2) — VDD/32 DAC02* CACC 绝对精度 — DAC03* CR 单位电阻值 （R） — — 5K CST 稳定时间 (1) — — DAC04* 稿 DAC01* — 10 备注 LSb s 初 * 这些参数为特性值，未经测试。 图注： TBD = 待定 注 1： 稳定时间是在 DACR<4:0> 从 0000 跳变到 1111 时测得的。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 349 页 PIC16(L)F1508/9 图 29-12： USART 同步发送 （主 / 从）时序 CK US121 US121 DT US122 US120 注： 负载条件请参见图 29-4。 表 29-10： USART 同步发送要求 标准工作条件 （除非另外声明） 工作温度 -40°C TA +125°C 参数 编号 符号 特性 最小值 US120 TCKH2DTV 同步发送 （主 / 从） 时钟高电平到数据输出有效的时间 US121 TCKRF US122 TDTRF 单位 3.0-5.5V — 80 ns 1.8-5.5V — 100 ns 时钟输出上升时间和下降时间 （主模式） 3.0-5.5V — 45 ns 1.8-5.5V — 50 ns 数据输出上升时间和下降时间 3.0-5.5V — 45 ns 1.8-5.5V — 50 ns 最小值 最大值 单位 10 — ns 15 — ns 条件 USART 同步接收 （主 / 从）时序 CK US125 稿 图 29-13： 最大值 DT US126 注：负载条件请参见图 29-4。 表 29-11： USART 同步接收要求 参数 编号 符号 初 标准工作条件 （除非另外声明） 工作温度 -40°C TA +125°C 特性 US125 TDTV2CKL 同步接收 （主 / 从） CK 之前的数据保持时间 （DT 保持时间） US126 TCKL2DTL CK 之后的数据保持时间 （DT 保持时间） DS41609A_CN 第 350 页 初稿 条件 2012 Microchip Technology Inc. PIC16(L)F1508/9 图 29-14： SPI 主模式时序 （CKE = 0， SMP = 0） SS SP70 SCK （CKP = 0） SP71 SP72 SP78 SP79 SP79 SP78 SCK （CKP = 1） SP80 bit 6 - - - - - -1 MSb SDO LSb SP75，SP76 SDI MSb 输入 LSb 输入 bit 6 - - - -1 SP74 SP73 注：负载条件请参见图 29-4。 图 29-15： SPI 主模式时序 （CKE = 1， SMP = 1） 稿 SS SP81 SCK （CKP = 0） SP71 SP72 SP79 SP73 SCK （CKP = 1） SP80 SDO SDI 初 SP78 MSb MSb 输入 bit 6 - - - - - -1 LSb SP75，SP76 bit 6 - - - -1 LSb 输入 SP74 注：负载条件请参见图 29-4。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 351 页 PIC16(L)F1508/9 图 29-16： SPI 从模式时序 （CKE = 0） SS SP70 SCK （CKP = 0） SP83 SP71 SP72 SP78 SP79 SP79 SP78 SCK （CKP = 1） SP80 MSb SDO bit 6 - - - - - -1 LSb SP77 SP75，SP76 MSb 输入 SDI LSb 输入 bit 6 - - - -1 SP74 SP73 注：负载条件请参见图 29-4。 图 29-17： SPI 从模式时序 （CKE = 1） 稿 SP82 SS SP70 SCK （CKP = 0） SP71 SP83 SP72 SCK （CKP = 1） SDO SDI 初 SP80 MSb bit 6 - - - - - -1 LSb SP77 SP75，SP76 MSb 输入 bit 6 - - - -1 LSb 输入 SP74 注：负载条件请参见图 29-4。 DS41609A_CN 第 352 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 表 29-12： 参数 编号 SPI 模式要求 符号 特性 最小值 SP70* TSSL2SCH， SS 到 SCK 或 SCK 输入的时间 TSSL2SCL 典型值 † 最大值 单位 TCY — — ns SP71* TSCH SCK 输入高电平时间 （从模式） TCY + 20 — — ns SP72* TSCL SCK 输入低电平时间 （从模式） TCY + 20 — — ns SP73* TDIV2SCH， SDI 数据输入到 SCK 边沿的建立时间 TDIV2SCL 100 — — ns SP74* TSCH2DIL， SDI 数据输入到 SCK 边沿的保持时间 TSCL2DIL 100 — — ns 3.0-5.5V — 10 25 ns 1.8-5.5V — 25 50 ns — 10 25 ns 10 — 10 50 ns 25 ns SDO 数据输出上升时间 SP75* TDOR SP76* TDOF SDO 数据输出下降时间 SP77* TSSH2DOZ SS 到 SDO 输出高阻态的时间 SP78* TSCR SCK 输出上升时间 （主模式） SCK 输出下降时间 （主模式） SP80* TSCH2DOV，SCK 边沿之后 SDO 数据输出 TSCL2DOV 有效的时间 3.0-5.5V — 1.8-5.5V — 25 50 ns 25 ns — 10 3.0-5.5V — — 50 ns 1.8-5.5V — Tcy — 145 ns — — ns — — 50 ns 1.5 TCY + 40 — — ns SP79* TSCF SP81* TDOV2SCH，SDO 数据输出建立到 SCK 边沿的时间 TDOV2SCL SP82* TSSL2DOV SS 边沿之后 SDO 数据输出有效的时间 稿 SP83* TSCH2SSH， SCK 边沿之后 SS 有效的时间 TSCL2SSH 条件 初 * 这些参数为特性值，未经测试。 † 除非另外声明，否则 “典型值”栏中的数据均为 3.0V 和 25°C 条件下的值。这些参数仅供设计参考，未经 测试。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 353 页 PIC16(L)F1508/9 I2C™ 总线启动位 / 停止位时序 图 29-18： SCL SP93 SP91 SP90 SP92 SDA 停止条件 启动条件 注：负载条件请参见图 29-4。 I2C™ 总线启动位 / 停止位要求 表 29-13： 参数 编号 符号 最小值 典型值 最大值 单位 启动条件 100 kHz 模式 建立时间 启动条件 保持时间 停止条件 建立时间 THD:STO 停止条件 保持时间 SP90* TSU:STA SP91* THD:STA SP92* TSU:STO SP93 4700 — — 400 kHz 模式 600 — — 100 kHz 模式 4000 — — 400 kHz 模式 600 — — 100 kHz 模式 4700 — — 400 kHz 模式 600 — — 100 kHz 模式 4000 — — 400 kHz 模式 600 — — 条件 ns 仅与重复启动条件相关 ns 这个周期后产生第一个时钟 脉冲 ns ns 这些参数为特性值，未经测试。 图 29-19： I2C™ 总线数据时序 SP103 SCL 稿 * 特性 SP100 SP90 SP102 SP101 SP106 SP107 SP92 SP91 SDA 输入 SP110 SP109 SP109 注：负载条件请参见图 29-4。 DS41609A_CN 第 354 页 初 SDA 输出 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 I2C™ 总线数据要求 表 29-14： 参数 编号 符号 SP100* THIGH 特性 时钟高电平时间 最小值 最大值 单位 条件 100 kHz 模式 4.0 — s 器件工作频率不得低于 1.5 MHz 400 kHz 模式 0.6 — s 器件工作频率不得低于 10 MHz 1.5TCY — 100 kHz 模式 4.7 — s 器件工作频率不得低于 1.5 MHz 400 kHz 模式 1.3 — s 器件工作频率不得低于 10 MHz 1.5TCY — 1000 ns 300 ns 250 ns 400 kHz 模式 — 20 + 0.1CB 250 ns 100 kHz 模式 0 ns s SSP 模块 SP101* TLOW 时钟低电平时间 SSP 模块 SP102* TR SDA 和 SCL 上升时间 100 kHz 模式 400 kHz 模式 SP106* THD:DAT SP107* TSU:DAT SP109* TAA SP110* SP111 CB 数据输入保持时间 数据输入建立时间 400 kHz 模式 0 — 0.9 100 kHz 模式 250 — ns 400 kHz 模式 100 — 3500 ns ns 时钟输出有效的时间 100 kHz 模式 — 400 kHz 模式 — ns 100 kHz 模式 — 4.7 — s 400 kHz 模式 1.3 — 400 s 总线空闲时间 总线容性负载 — CB 值规定在 10-400 pF 之间 CB 值规定在 10-400 pF 之间 （注 2） （注 1） 在启动一个新的传输前总 线必须保持空闲的时间 pF * 这些参数为特性值，但未经测试。 1： 为避免产生意外的启动或停止条件，作为发送器的器件必须提供这个内部最小延时以补偿 SCL 下降沿的未 定义区域 （最小值 300 ns）。 2： 快速模式 （400 kHz）的 I2C™ 总线器件也可在标准模式 （100 kHz）的 I2C 总线系统中使用，但必须满足 TSU:DAT 250 ns 的要求。如果器件没有延长 SCL 信号的低电平周期，则必然满足此条件。如果该器件延 长了 SCL 信号的低电平周期，它必须将下一个数据位输出到 SDA 线。SCL 线被释放前，根据标准模式 I2C 总线规范， TR max. + TSU:DAT = 1000 + 250 = 1250 ns。 初 注 TBUF SDA 和 SCL 下降时间 100 kHz 模式 稿 SP103* TF — 20 + 0.1CB 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 355 页 PIC16(L)F1508/9 注： DS41609A_CN 第 356 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 30.0 直流和交流特性图表 当前没有可用图表。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 357 页 PIC16(L)F1508/9 注： DS41609A_CN 第 358 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 31.0 开发支持 31.1 MPLAB 集成开发环境软件 MPLAB IDE 软件为 8/16/32 位单片机市场提供了前所未 有的易于使用的软件开发平台。 MPLAB IDE 是基于 Windows® 操作系统的应用软件，包括： 一系列软件及硬件开发工具对 PIC® 单片机和 dsPIC® 数 字信号控制器提供支持： • 集成开发环境 - MPLAB® IDE 软件 • 编译器 / 汇编器 / 链接器 - 适用于各种器件系列的 MPLAB C 编译器 - 适用于各种器件系列的 HI-TECH C® 编译器 - MPASM™ 汇编器 - MPLINK™ 目标链接器 / MPLIB™ 目标库管理器 - 适用于各种器件系列的 MPLAB 汇编器 / 链接 器 / 库管理器 • 模拟器 - MPLAB SIM 软件模拟器 • 仿真器 - MPLAB REAL ICE™ 在线仿真器 • 在线调试器 - MPLAB ICD 3 - PICkit™ 3 Debug Express • 一个包含所有调试工具的图形界面 - 模拟器 - 编程器 （单独销售） - 在线仿真器 （单独销售） - 在线调试器 （单独销售） • 具有彩色上下文代码显示的全功能编辑器 • 多项目管理器 • 内容可直接编辑的可定制式数据窗口 • 高级源代码调试 • 鼠标停留在变量上进行查看的功能 • 将变量从源代码窗口拖放到 Watch （观察）窗口 • 丰富的在线帮助 • 集成了可选的第三方工具，如 IAR C 编译器 MPLAB IDE 可以让您： • 编辑源文件 （C 语言或汇编语言） • 点击一次即可完成编译或汇编，并将代码下载到仿 真器和模拟器工具中 （自动更新所有项目信息） • 可使用如下各项进行调试： - 源文件 （C 语言或汇编语言） - 混合 C 语言和汇编语言 - 机器码 • 器件编程器 - PICkit™ 2 编程器 - MPLAB PM3 器件编程器 • 低成本演示 / 开发板、评估工具包及入门工具包 MPLAB IDE 在单个开发范例中支持使用多种调试工 具，包括从成本效益高的模拟器到低成本的在线调试 器，再到全功能的仿真器。这样缩短了用户升级到更加 灵活而功能强大的工具时的学习时间。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 359 页 PIC16(L)F1508/9 31.2 适用于各种器件系列的 MPLAB C 编译器 31.5 MPLAB C 编译器代码开发系统是完全的 ANSI C 编译 器，适用于 Microchip 的 PIC18、PIC24 和 PIC32 系列 单片机及 dsPIC30 和 dsPIC33 系列数字信号控制器。 这些编译器提供强大的集成功能和出众的代码优化能 力，且使用方便。 MPLINK 目标链接器包含了由 MPASM 汇编器、MPLAB C18 C 编译器产生的可重定位目标。通过使用链接器脚 本中的指令，它还可链接预编译库中的可重定位目标。 MPLIB目标库管理器管理预编译代码库文件的创建和修 改。当从源文件调用库中的一段子程序时，只有包含此 子程序的模块被链接到应用程序。这样可使大型库在许 多不同应用中被高效地利用。 为便于源代码调试，编译器提供针对 MPLAB IDE 调试 器优化的符号信息。 31.3 目标链接器 / 库管理器具有如下特性： 适用于各种器件系列的 HI-TECH C 编译器 • 高效地连接单个的库而不是许多小文件 • 通过将相关的模块组合在一起来增强代码的可维护性 • 只要列出、替换、删除和抽取模块，便可灵活地创 建库 HI-TECH C 编译器代码开发系统是完全的 ANSI C 编译 器，适用于 Microchip 的 PIC 系列单片机及 dsPIC 系列 数字信号控制器。这些编译器提供强大的集成功能和全 知代码生成能力，且使用方便。 31.6 为便于源代码调试，编译器提供针对 MPLAB IDE 调试 器优化的符号信息。 MPASM 汇编器 MPASM 汇编器是全功能通用宏汇编器，适用于 PIC10/ 12/16/18 MCU。 • • • • • • MPASM 汇编器可生成用于 MPLINK 目标链接器的可重 定位目标文件、Intel® 标准 HEX 文件、详细描述存储器 使用状况和符号参考的 MAP 文件、包含源代码行及生 成机器码的绝对 LST 文件以及用于调试的 COFF 文件。 MPASM 汇编器具有如下特性： • • • • 适用于各种器件系列的 MPLAB 汇编 器、链接器和库管理器 MPLAB 汇编器为 PIC24、PIC32 和 dsPIC 器件从符号 汇编语言生成可重定位机器码。 MPLAB C 编译器使用 该汇编器生成目标文件。汇编器产生可重定位目标文件 之后，可将这些目标文件存档，或与其他可重定位目标 文件和存档链接以生成可执行文件。该汇编器有如下显 著特性： 编译器包括一个宏汇编器、链接器、预处理程序和单步 驱动程序，可以在多种平台上运行。 31.4 MPLINK 目标链接器 / MPLIB 目标库管理器 支持整个器件指令集 支持定点数据和浮点数据 命令行界面 丰富的指令集 灵活的宏语言 MPLAB IDE 兼容性 集成在 MPLAB IDE 项目中 用户定义的宏可简化汇编代码 对多用途源文件进行条件汇编 允许完全控制汇编过程的指令 DS41609A_CN 第 360 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 31.7 MPLAB SIM 软件模拟器 31.9 MPLAB SIM 软件模拟器通过在指令级对 PIC MCU 和 dsPIC® DSC 进行模拟，可在 PC 主机环境下进行代码 开发。对于任何给定的指令，都可以对数据区进行检查 或修改，并通过一个全面的激励控制器来施加激励。可 以将各寄存器记录在文件中，以便进行进一步的运行时 分析。跟踪缓冲区和逻辑分析器的显示使软件模拟器还 能记录和跟踪程序的执行、 I/O 的动作、大部分的外设 及内部寄存器。 MPLAB ICD 3 在线调试器系统是 Microchip 成本效益最 高的高速硬件调试器 / 编程器，适用于 Microchip 闪存 数字信号控制器 （DSC）和单片机 （MCU）器件。结 合 MPLAB 集成开发环境 （IDE）所具有的功能强大但 易于使用的图形用户界面，该调试器可对 PIC® 闪存单 片机和 dsPIC® DSC 进行调试和编程。 MPLAB ICD 3 在线调试器通过高速 USB 2.0 接口与设 计工程师的PC相连，并利用与MPLAB ICD 2或MPLAB REAL ICE 系统兼容的连接器（RJ-11）与目标板相连。 MPLAB ICD 3 支持所有 MPLAB ICD 2 转接器。 MPLAB SIM 软件模拟器完全支持使用 MPLAB C 编译 器以及 MPASM 和 MPLAB 汇编器的符号调试。该软件 模拟器可用于在硬件实验室环境外灵活地开发和调试代 码，是一款完美且经济的软件开发工具。 31.8 MPLAB ICD 3 在线调试器系统 31.10 PICkit 3 在线调试器 / 编程器及 PICkit 3 Debug Express MPLAB REAL ICE 在线仿真器系统 结合 MPLAB 集成开发环境 （IDE）所具有的功能强大 的图形用户界面，MPLAB PICkit 3 可对 PIC® 闪存单片 机和 dsPIC® 数字信号控制器进行调试和编程，且价位 较低。MPLAB PICkit 3 通过全速 USB 接口与设计工程 师的 PC 相连，并利用 Microchip 调试（RJ-11）连接器 （与 MPLAB ICD 3 和 MPLAB REAL ICE 兼容）与目标 板相连。连接器使用两个器件 I/O 引脚和复位线来实现 在线调试和在线串行编程。 MPLAB REAL ICE 在线仿真器系统是 Microchip 针对其 闪存 DSC 和 MCU 器件而推出的新一代高速仿真器。结 合 MPLAB 集成开发环境 （IDE）所具有的易于使用且 功能强大的图形用户界面，该仿真器可对 PIC® 闪存 MCU 和 dsPIC® 闪存 DSC 进行调试和编程。IDE 是随每 个工具包一起提供的。 该仿真器通过高速 USB 2.0 接口与设计工程师的 PC 相 连，并利用与在线调试器系统兼容的连接器 （RJ11）或 新型抗噪声、高 速低压差分信号 （LVDS）互连电 缆 （CAT5）与目标板相连。 PICkit 3 Debug Express 包括 PICkit 3、演示板和单片 机、连接电缆和光盘 （内含用户指南、课程、教程、编 译器和 MPLAB IDE 软件）。 可通过 MPLAB IDE 下载将来版本的固件，对该仿真器 进行现场升级。在即将推出的 MPLAB IDE 版本中，会 支持许多新器件，还将增加一些新特性。在同类仿真器 中，MPLAB REAL ICE 的优势十分明显：低成本、全速 仿真、运行时变量查看、跟踪分析、复杂断点、耐用的 探针接口及较长 （长达 3 米）的互连电缆。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 361 页 PIC16(L)F1508/9 31.11 PICkit 2 开发编程器 / 调试器及 PICkit 2 Debug Express 31.13 演示 / 开发板、评估工具包及入门 工具包 PICkit™ 2 开发编程器 / 调试器是一款低成本开发工具， 具有易于使用的界面，适用于对 Microchip 的闪存系列 单片机进行编程和调试。这一全功能的 Windows® 编程 界面支持低档（PIC10F、PIC12F5xx 和 PIC16F5xx）、 中档 （PIC12F6xx 和 PIC16F）、 PIC18F、 PIC24、 dsPIC30、dsPIC33 和 PIC32 系列的 8 位、16 位及 32 位单片机，以及许多 Microchip 串行 EEPROM 产品。结 合 Microchip 功能强大的 MPLAB 集成开发环境（IDE）， PICkit 2 可对大多数 PIC® 单片机进行在线调试。即使 PIC 单片机已嵌入应用，在线调试功能仍可以运行、暂 停和单步执行程序。在断点处暂停时，可以检查和修改 文件寄存器。 有许多演示、开发和评估板可用于各种 PIC MCU 和 dsPIC DSC，实现对全功能系统的快速应用开发。大多 数的演示、开发和评估板都有实验布线区，供用户添加 定制电路；还有应用固件和源代码，用于检查和修改。 这些板支持多种功能部件，包括 LED、温度传感器、开 关、扬声器、 RS-232 接口、 LCD 显示器、电位计和附 加 EEPROM 存储器。 演示和开发板可用于教学环境，在实验布线区设计定制 电路，从而掌握各种单片机应用。 除了 PICDEM™ 和 dsPICDEM™ 演示 / 开发板系列电路 外，Microchip 还有一系列评估工具包和演示软件，适用 于模拟滤波器设计、KEELOQ® 数据安全产品 IC、CAN、 IrDA®、 PowerSmart 电池管理、 SEEVAL® 评估系统、 ADC、流速传感器，等等。 PICkit 2 Debug Express 包括 PICkit 2、演示板和单片 机、连接电缆和光盘 （内含用户指南、课程、教程、编 译器和 MPLAB IDE 软件）。 同时还提供入门工具包，其中包含体验指定器件功能所 需的所有软硬件。通常提供单个应用以及调试功能，都 包含在一块电路板上。 31.12 MPLAB PM3 器件编程器 MPLAB PM3 器件编程器是一款符合 CE 规范的通用器 件编程器，在 VDDMIN 和 VDDMAX 点对其可编程电压进 行校验以确保可靠性最高。它有一个用来显示菜单和错 误消息的大 LCD 显示器（128 x 64），以及一个支持各 种封装类型的可拆卸模块化插槽装置。编程器标准配置 中带有一根 ICSP™ 电缆。在单机模式下，MPLAB PM3 器件编程器不必与 PC 相连即可对 PIC 器件进行读取、 校验和编程。在该模式下它还可设置代码保护。MPLAB PM3 通过 RS-232 或 USB 电缆连接到 PC 主机上。 MPLAB PM3 具备高速通信能力以及优化算法，可对具 有大存储器的器件进行快速编程。它还包含了MMC卡， 用于文件存储及数据应用。 DS41609A_CN 第 362 页 有 关 演 示、开 发 和 评 估 工 具 包 的 完 整 列 表，请 访 问 Microchip 网站 （www.microchip.com）。 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 32.0 封装信息 32.1 封装标识信息 20 引脚 PDIP（300 mil） 示例 PIC16F1508 -E/P e3 1120123 XXXXXXXXXXXXXXXXX XXXXXXXXXXXXXXXXX YYWWNNN 20 引脚 SOIC（7.50 mm） 示例 PIC16F1508 -E/SO e3 1120123 图注： XX...X Y YY WW NNN e3 * 注： * 客户指定信息 年份代码 （日历年的最后一位数字） 年份代码 （日历年的最后两位数字） 星期代码 （一月一日的星期代码为 “01”） 以字母数字排序的追踪代码 雾锡 （Matte Tin， Sn）的 JEDEC 无铅标志 表示无铅封装。 JEDEC 无铅标志 （ e3 ）标示于此种封装的外包 装上。 Microchip 部件编号如果无法在同一行内完整标注，将换行标出，因此会限制表 示客户指定信息的字符数。 标准 PIC® 器件标识由 Microchip 部件编号、年份代码、星期代码和追踪代码组成。若 PIC 器件标识超出 上述内容，需支付一定的附加费用。请向当地的 Microchip 销售办事处了解确认。对于 QTP 器件，任何特 殊标记的费用都已包含在 QTP 价格中。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 363 页 PIC16(L)F1508/9 32.1 封装标识信息 （续） 20 引脚 SSOP（5.30 mm） 示例 PIC16F1508 -E/SS e3 1120123 20 引脚 QFN（4x4x0.9 mm） 示例 PIN 1 DS41609A_CN 第 364 页 PIN 1 初稿 PIC16 F1508 -E/ML e3 120123 2012 Microchip Technology Inc. PIC16(L)F1508/9 封装详细信息 32.2 以下部分将介绍各种封装的技术细节。 20 引脚塑封双列直插式封装 （P）——主体 300 mil [PDIP] 注： 最新封装图请至 http://www.microchip.com/packaging 查看 Microchip 封装规范。 3&'!&"& 4#*!( !!& 4 %&&#& && 255***' '5 4 N E1 NOTE 1 1 2 3 D E A2 A L c A1 b1 b eB e 6&! '!9'&! 7"')%! 7,8. 7 7 7: ; & && < < ##44!! - 1!&& < < "#&"#=#& . - - - ##4=#& . > : 9& > - ? && 9 - 9#4!! > ) ? ) > 1 < < 6 9#=#& 9*9#=#& : * + 1, - !"#$%&"' ()"&'"!&)&#*&&&# +%&,&!& - '!!#.#&"#'#%! &"!!#%! &"!!!&$#/ !# '!#& .0 1,2 1!'!&$& "!**&"&&! * ,1 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 365 页 PIC16(L)F1508/9 20 引脚塑封宽条小外形封装 （SO）——主体 7.50 mm [SOIC] 注： Note: 最新封装图请至 http://www.microchip.com/packaging 查看 Microchip 封装规范。 For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging DS41609A_CN 第 366 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 20 引脚塑封宽条小外形封装 （SO）——主体 7.50 mm [SOIC] 注： Note: 最新封装图请至 http://www.microchip.com/packaging 查看 Microchip 封装规范。 For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 367 页 PIC16(L)F1508/9 20 引脚塑封缩小型小外形封装 （SS）——主体 5.30 mm [SSOP] $ !"# $ %& 注： 最新封装图请至 http://www.microchip.com/packaging 查看 Microchip 封装规范。 3&'!&"& 4#*!( !!& 4 %&&#& && 255***' '5 4 D N E E1 NOTE 1 1 2 b e c A2 A φ A1 L1 6&! '!9'&! 7"')%! L 99.. 7 7 7: ; & : 8& < ?1, < ##44!! ? > &#%% < < : =#& . > > ##4=#& . - ? : 9& ? 3&9& 9 3& & 9 .3 9#4!! < 3& I @ @ >@ 9#=#& ) < -> !"#$%&"' ()"&'"!&)&#*&&&# '!!#.#&"#'#%! &"!!#%! &"!!!&$#'' !# - '!#& .0 1,2 1!'!&$& "!**&"&&! .32 %'!("!"*&"&&(%%'& " !! * ,1 DS41609A_CN 第 368 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 20 引脚塑封缩小型小外形封装 （SS）——主体 5.30 mm [SSOP] 注： Note: 最新封装图请至 http://www.microchip.com/packaging Microchip 封装规范。 For the most current package drawings, please see the查看 Microchip Packaging Specification located at http://www.microchip.com/packaging 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 369 页 PIC16(L)F1508/9 20 引脚塑封正方扁平无引线封装 （ML）——主体 4x4x0.9 mm [QFN] '() #*+,-,-&.'( 注： 最新封装图请至 http://www.microchip.com/packaging 查看 Microchip 封装规范。 3&'!&"& 4#*!( !!& 4 %&&#& && 255***' '5 4 D2 D EXPOSED PAD e E2 E 2 b 2 1 1 K N N NOTE 1 TOP VIEW L BOTTOM VIEW A A1 A3 6&! '!9'&! 7"')%! 99.. 7 7 7: ; & : 8& > &#%% ,&&4!! - .3 : =#& . 1, .$ !##=#& . : 9& .$ !##9& ? > ) > - ,&&9& 9 - ,&&&.$ !## A < < ,&&=#& 1, ? > 1, !"#$%&"' ()"&'"!&)&#*&&&# 4!!*!"&# - '!#& .0 1,2 1!'!&$& "!**&"&&! .32 %'!("!"*&"&&(%%'& " !! * ,?1 DS41609A_CN 第 370 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 20 引脚塑封正方扁平无引线封装 （ML）——主体 4x4 mm [QFN]，触点长度为 0.40 mm 注： 最新封装图请至 http://www.microchip.com/packaging 查看 Microchip 封装规范。 3&'!&"& 4#*!( !!& 4 %&&#& && 255***' '5 4 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 371 页 PIC16(L)F1508/9 注： DS41609A_CN 第 372 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 附录 A： 版本历史 版本 A 初始版本 （2011 年 10 月）。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 373 页 PIC16(L)F1508/9 注： DS41609A_CN 第 374 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 索引 A 比较器规范 ....................................................................... 349 比较器模块 ....................................................................... 153 Cx 输出状态与输入条件 ........................................... 155 编程，器件指令 ............................................................... 315 变更通知客户服务 .............................................................. 11 A/D 规范 .................................................................. 346, 347 ACKSTAT ........................................................................ 218 ACKSTAT 状态标志 ......................................................... 218 ADC ................................................................................. 135 采集要求 ................................................................... 146 参考电压 （VREF） ................................................... 136 端口配置 ................................................................... 136 工作原理 ................................................................... 139 计算采集时间 ........................................................... 146 框图 .......................................................................... 135 内部采样开关阻抗 （RSS） ....................................... 146 配置 .......................................................................... 136 配置中断 ................................................................... 140 启动 A/D 转换 ........................................................... 138 通道选择 ................................................................... 136 相关的寄存器 ........................................................... 148 信号源阻抗 ............................................................... 146 休眠期间的操作 ........................................................ 139 中断 .......................................................................... 138 转换步骤 ................................................................... 140 转换时钟 ................................................................... 136 ADCON0 寄存器 ........................................................ 29, 141 ADCON1 寄存器 ........................................................ 29, 142 ADCON2 寄存器 .............................................................. 143 ADDFSR .......................................................................... 319 ADDWFC ......................................................................... 319 ADRESH 寄存器 ................................................................ 29 ADRESH 寄存器 （ADFM = 0） ....................................... 144 ADRESH 寄存器 （ADFM = 1） ....................................... 145 ADRESL 寄存器 （ADFM = 0） ....................................... 144 ADRESL 寄存器 （ADFM = 1） ....................................... 145 ANSELA 寄存器 ............................................................... 115 ANSELB 寄存器 ............................................................... 119 ANSELC 寄存器 ............................................................... 123 APFCON 寄存器 .............................................................. 112 C CALL ................................................................................ 321 CALLW ............................................................................ 321 CLCDATA 寄存器 ............................................................ 285 CLCxCON 寄存器 ............................................................ 277 CLCxGLS0 寄存器 ........................................................... 281 CLCxGLS1 寄存器 ........................................................... 282 CLCxGLS2 寄存器 ........................................................... 283 CLCxGLS3 寄存器 ........................................................... 284 CLCxPOL 寄存器 ............................................................. 278 CLCxSEL0 寄存器 ........................................................... 279 CMOUT 寄存器 ................................................................ 160 CMxCON0 寄存器 ............................................................ 159 CMxCON1 寄存器 ............................................................ 160 CONFIG1 寄存器 ............................................................... 44 CONFIG2 寄存器 ............................................................... 45 CWG 可选输入源 ............................................................... 300 时钟源 ...................................................................... 300 输出控制 .................................................................. 300 自动关断控制 ........................................................... 304 CWGxCON0 寄存器 ........................................................ 307 CWGxCON1 寄存器 ........................................................ 308 CWGxCON2 寄存器 ........................................................ 309 CWGxDBF 寄存器 ........................................................... 310 CWGxDBR 寄存器 ........................................................... 310 C 编译器 MPLAB C18 ............................................................. 360 操作码字段说明 ............................................................... 315 程序存储器 ......................................................................... 17 映射和堆栈 （PIC16(L)F1508） ................................. 18 映射和堆栈 （PIC16(L)F1509） ................................. 18 存储器构成 ......................................................................... 17 程序 ........................................................................... 17 数据 ........................................................................... 20 B Bank 2 ................................................................................ 30 Bank 3 ................................................................................ 30 Bank 4 ................................................................................ 31 Bank 5 ................................................................................ 31 Bank 6 ................................................................................ 31 Bank 7 ................................................................................ 31 Bank 8 ................................................................................ 31 Bank 9 ................................................................................ 31 Bank 10 .............................................................................. 32 Bank 11 .............................................................................. 32 Bank 12 .............................................................................. 32 Bank 13 .............................................................................. 32 Bank 30 .............................................................................. 33 BAUDCON 寄存器 ........................................................... 248 BF ............................................................................ 218, 220 BF 状态标志 ............................................................. 218, 220 BORCON 寄存器 ................................................................ 67 BRA .................................................................................. 320 版本历史 ........................................................................... 373 备用引脚功能 ................................................................... 112 比较器 C2OUT 作为 T1 门控 ............................................... 169 工作原理 ................................................................... 153 相关的寄存器 ........................................................... 161 2012 Microchip Technology Inc. D DACCON0 （数模转换器控制 0）寄存器 ........................ 152 DACCON1 （数模转换器控制 1）寄存器 ........................ 152 代码示例 A/D 转换 .................................................................. 140 初始化 PORTA ......................................................... 113 写入闪存程序存储器 ................................................ 104 电平变化中断 ................................................................... 125 相关的寄存器 ........................................................... 129 电气规范 .......................................................................... 329 掉电模式 （休眠） .............................................................. 87 相关的寄存器 ............................................................. 90 定时器 Timer1 T1CON ............................................................ 175 T1GCON .......................................................... 176 Timer2 T2CON ............................................................ 181 读 - 修改 - 写操作 ............................................................. 315 读者反馈 ............................................................................ 12 堆栈 ................................................................................... 36 访问 ........................................................................... 36 初稿 DS41609A_CN 第 375 页 PIC16(L)F1508/9 复位 ............................................................................ 38 堆栈上溢 / 下溢 ................................................................... 68 I I2C 模式 （MSSPx） 从模式 发送 ................................................................. 204 读 / 写位信息 （R/W 位） ......................................... 198 多主器件模式 ........................................................... 223 多主器件通信、总线冲突和仲裁 .............................. 223 复位的影响 ............................................................... 223 使用 BRG 的 I2C 时钟速率 ....................................... 230 停止条件时序 ........................................................... 222 休眠模式下的操作 .................................................... 223 应答序列时序 ........................................................... 222 主模式 操作 ................................................................. 214 发送 ................................................................. 218 接收 ................................................................. 220 启动条件时序 ........................................... 216, 217 总线冲突 重复启动条件期间 ............................................ 227 停止条件期间 ................................................... 228 INDF 寄存器 ....................................................................... 28 INTCON 寄存器 ................................................................. 78 INTOSC 规范 ................................................................... 342 IOCAF 寄存器 .................................................................. 127 IOCAN 寄存器 .................................................................. 127 IOCAP 寄存器 .................................................................. 127 IOCBF 寄存器 .................................................................. 128 IOCBN 寄存器 .................................................................. 128 IOCBP 寄存器 .................................................................. 128 E EUSART ........................................................................... 237 波特率发生器 （BRG） 波特率误差，计算 ............................................ 249 波特率，异步模式 ............................................ 251 高波特率选择 （BRGH 位） ............................. 249 公式 .................................................................. 250 自动波特率检测 ................................................ 254 同步从模式 发送 .................................................................. 262 接收 .................................................................. 263 相关的寄存器 发送 .......................................................... 262 接收 .......................................................... 263 同步主模式 ....................................................... 258, 262 发送 .................................................................. 258 接收 .................................................................. 260 相关的寄存器 发送 .......................................................... 259 接收 .......................................................... 261 相关的寄存器 波特率发生器 ................................................... 250 异步模式 ................................................................... 239 12 位间隔字符发送和接收 ................................ 257 波特率发生器 （BRG） .................................... 249 发送器 .............................................................. 239 接收到间隔字符时自动唤醒 .............................. 255 接收器 .............................................................. 242 设置带地址检测的 9 位模式 .............................. 244 时钟精度 ........................................................... 246 相关的寄存器 发送 .......................................................... 241 接收 .......................................................... 245 J 寄存器 ADCON0 （ADC 控制 0） ........................................ 141 ADCON1 （ADC 控制 1） ........................................ 142 ADCON2 （ADC 控制 2） ........................................ 143 ADRESH （ADC 结果高字节， ADFM = 0） ........... 144 ADRESH （ADC 结果高字节， ADFM = 1） ........... 145 ADRESL （ADC 结果低字节， ADFM = 0） ............ 144 ADRESL （ADC 结果低字节， ADFM = 1） ............ 145 ANSELA （PORTA 模拟选择） ................................ 115 ANSELB （PORTB 模拟选择） ................................ 119 ANSELC （PORTC 模拟选择） ............................... 123 APFCON （备用引脚功能控制） .............................. 112 BAUDCON （波特率控制） ...................................... 248 BORCON （欠压复位控制） ...................................... 67 CLCDATA （数据输出） .......................................... 285 CLCxCON （CLCx 控制） ....................................... 277 CLCxGLS0 （门 1 逻辑选择） .................................. 281 CLCxGLS1 （门 2 逻辑选择） .................................. 282 CLCxGLS2 （门 3 逻辑选择） .................................. 283 CLCxGLS3 （门 4 逻辑选择） .................................. 284 CLCxPOL （信号极性控制） .................................... 278 CLCxSEL0 （多路开关数据 1 和 2 选择） ................ 279 CMOUT （比较器输出） .......................................... 160 CMxCON0 （Cx 控制） ............................................ 159 CMxCON1 （Cx 控制 1） ......................................... 160 CWGxCON0 （CWG 控制 0） ................................. 307 CWGxCON1 （CWG 控制 1） ................................. 308 CWGxCON2 （CWG 控制 2） ................................. 309 CWGxDBF （CWGx 死区下降沿计数） ................... 310 CWGxDBR （CWGx 死区上升沿计数） ................... 310 DACCON0 ............................................................... 152 DACCON1 ............................................................... 152 FVRCON .................................................................. 132 INTCON （中断控制） ............................................... 78 F FSR 寄存器 ........................................................................ 28 FVRCON （固定参考电压控制）寄存器 .......................... 132 封装 .................................................................................. 363 PDIP 详细信息 ......................................................... 365 标识 .................................................................. 363, 364 复位 .................................................................................... 65 相关的寄存器 ............................................................. 72 复位的影响 PWM 模式 ................................................................ 267 复位指令 ............................................................................. 68 负载条件 ........................................................................... 341 G 固定参考电压 （FVR） ..................................................... 131 相关的寄存器 ........................................................... 132 固件指令 ........................................................................... 315 故障保护时钟监视器 （FSCM） ......................................... 60 复位或从休眠中唤醒 ................................................... 60 故障保护操作 ............................................................. 60 故障保护检测 ............................................................. 60 故障保护条件清除 ...................................................... 60 H 互补波形发生器 （CWG） ........................................ 297, 298 互联网地址 ....................................................................... 381 汇编器 MPASM 汇编器 ........................................................ 360 DS41609A_CN 第 376 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 IOCAF （电平变化中断 PORTA 标志） .................... 127 IOCAN （电平变化中断 PORTA 负边沿） ................ 127 IOCAP （电平变化中断 PORTA 正边沿） ................ 127 IOCBF （电平变化中断 PORTB 标志） .................... 128 IOCBN （电平变化中断 PORTB 负边沿） ................ 128 IOCBP （电平变化中断 PORTB 正边沿） ................ 128 LATA （数据锁存器 PORTA） ................................. 115 LATB （数据锁存器 PORTB） ................................. 119 LATC （数据锁存器 PORTC） ................................. 122 NCOxACCH （NCOx 累加器高字节） ..................... 294 NCOxACCL （NCOx 累加器低字节） ...................... 294 NCOxACCU （NCOx 累加器最高字节） .................. 294 NCOxCLK （NCOx 时钟控制） ................................ 293 NCOxCON （NCOx 控制） ...................................... 293 NCOxINCH （NCOx 递增高字节） .......................... 295 NCOxINCL （NCOx 递增低字节） ........................... 295 OPTION_REG （OPTION） .................................... 165 OSCCON （振荡器控制） .......................................... 62 OSCSTAT （振荡器状态） ......................................... 63 PCON （电源控制寄存器） ........................................ 71 PCON （电源控制） ................................................... 71 PIE1 （外设中断允许 1） ........................................... 79 PIE2 （外设中断允许 2） ........................................... 80 PIE3 （外设中断允许 3） ........................................... 81 PIR1 （外设中断请求 1） ........................................... 82 PIR2 （外设中断请求 2） ........................................... 83 PIR3 （外设中断请求 3） ........................................... 84 PMADRL （程序存储器地址） .................................. 108 PMCON1 （程序存储器控制 1） .............................. 109 PMCON2 （程序存储器控制 2） .............................. 110 PMDATH （程序存储器数据） ................................. 108 PMDATL （程序存储器数据） .................................. 108 PMDRH （程序存储器地址） ................................... 108 PORTA ..................................................................... 114 PORTB ..................................................................... 118 PORTC .................................................................... 122 PWMxCON （PWM 控制） ...................................... 269 PWMxDCH （PWM 控制） ...................................... 270 PWMxDCL （PWM 控制） ....................................... 270 RCREG .................................................................... 254 RCSTA （接收状态和控制寄存器） .......................... 247 SPBRGH .................................................................. 249 SPBRGL .................................................................. 249 SSPxADD （MSSPx 地址和波特率， I2C 模式） ..... 235 SSPxCON1 （MSSPx 控制 1） ................................ 232 SSPxCON2 （SSPx 控制 2） ................................... 233 SSPxCON3 （SSPx 控制 3） ................................... 234 SSPxMSK （SSPx 掩码） ........................................ 235 SSPxSTAT （SSPx 状态） ...................................... 231 STATUS ..................................................................... 21 T1CON （Timer1 控制） .......................................... 175 T1GCON （Timer1 门控控制） ................................ 176 T2CON ..................................................................... 181 TRISA （三态 PORTA） ........................................... 114 TRISB （三态 PORTB） ........................................... 118 TRISC （三态 PORTC） .......................................... 122 TXSTA （发送状态和控制寄存器） .......................... 246 VREGCON （稳压器控制） ........................................ 90 WDTCON （看门狗定时器控制） ............................... 93 WPUA （弱上拉 PORTA） ....................................... 116 WPUB （弱上拉 PORTB） ....................................... 120 内核功能，汇总 .......................................................... 28 配置字 1 ..................................................................... 44 配置字 2 ..................................................................... 45 器件 ID ....................................................................... 47 2012 Microchip Technology Inc. 特殊功能，汇总 ......................................................... 29 间隔字符 （12 位）发送和接收 ........................................ 257 间接寻址 ............................................................................ 38 交流特性 负载条件 .................................................................. 341 工业级和扩展级 ....................................................... 342 接收到间隔字符时唤醒 ..................................................... 255 绝对最大值 ....................................................................... 329 K 开发支持 .......................................................................... 359 看门狗定时器 （WDT） ...................................................... 68 规范 ......................................................................... 345 模式 ........................................................................... 92 相关的寄存器 ............................................................. 94 勘误表 .................................................................................. 8 客户通知服务 ..................................................................... 11 客户支持 ............................................................................ 11 框图 ADC ......................................................................... 135 ADC 传递函数 .......................................................... 147 EUSART 发送 .......................................................... 237 EUSART 接收 .......................................................... 238 NCO ......................................................................... 288 PIC16(L)F1508/9 ....................................................... 10 PWM ........................................................................ 265 Timer0 ..................................................................... 163 Timer1 ..................................................................... 167 Timer1 门控 ............................................. 172, 173, 174 Timer2 ..................................................................... 179 比较器 ...................................................................... 154 参考电压 .................................................................. 131 参考电压输出缓冲示例 ............................................. 150 故障保护时钟监视器 （FSCM） ................................. 60 晶振的工作原理 ................................................... 52, 53 框图 PIC16(L)1508/9 ................................................... 5 模拟输入模型 ................................................... 147, 158 片上复位电路 ............................................................. 65 时钟源 ........................................................................ 50 数模转换器 （DAC） ................................................ 150 通用 I/O 端口 ............................................................ 111 外部 RC 模式 ............................................................. 53 谐振器的工作原理 ...................................................... 52 中断逻辑 .................................................................... 73 扩展指令集 ADDFSR .................................................................. 319 L LATA 寄存器 ............................................................ 115, 122 LATB 寄存器 .................................................................... 119 LSLF ................................................................................ 323 LSRF ............................................................................... 323 M MCLR ................................................................................ 68 内部 ........................................................................... 68 Microchip 互联网网站 ...................................................... 381 MOVIW ............................................................................ 324 MOVLB ............................................................................ 324 MOVWI ............................................................................ 325 MPLAB ASM30 汇编器、链接器和库管理器 .................... 360 MPLAB PM3 器件编程器 ................................................. 362 MPLAB REAL ICE 在线仿真器系统 ................................. 361 MPLAB 集成开发环境软件 ............................................... 359 MPLINK 目标链接器 /MPLIB 目标库管理器 ..................... 360 初稿 DS41609A_CN 第 377 页 PIC16(L)F1508/9 MSSPx ............................................................................. 183 SPI 模式 ................................................................... 186 SSPxBUF 寄存器 ..................................................... 189 SSPxSR 寄存器 ....................................................... 189 脉宽调制 （PWM） ........................................................... 265 PWM 模式 PWM 频率和分辨率示例， 20 MHz .................. 267 PWM 频率和分辨率示例， 8 MHz .................... 267 复位的影响 ....................................................... 267 使用 PWMx 引脚设置操作 ................................ 268 系统时钟频率改变 ............................................ 267 休眠模式下的操作 ............................................ 267 占空比 .............................................................. 266 PWM 周期 ................................................................ 266 使用 PWMx 引脚设置 PWM 操作 ............................. 268 与 PWM 相关的寄存器 ............................................. 270 模数转换器。请参见 ADC PORTB ............................................................................ 117 ANSELB 寄存器 ....................................................... 117 LATB 寄存器 .............................................................. 30 PORTB 寄存器 ........................................................... 29 相关的寄存器 ........................................................... 120 PORTB 寄存器 ................................................................. 118 PORTC ANSELC 寄存器 ....................................................... 121 LATC 寄存器 .............................................................. 30 PORTC 寄存器 .......................................................... 29 相关的寄存器 ........................................................... 123 引脚说明和引脚图 .................................................... 121 PORTC 寄存器 ................................................................ 122 PR2 寄存器 ........................................................................ 29 PWMxCON 寄存器 ........................................................... 269 PWMxDCH 寄存器 ........................................................... 270 PWMxDCL 寄存器 ........................................................... 270 N Q NCO 器件 ID 寄存器 ................................................................... 47 器件概述 ........................................................................ 9, 91 器件配置 ............................................................................ 43 代码保护 .................................................................... 46 配置字 ........................................................................ 43 用户 ID ................................................................. 46, 47 欠压复位 （BOR） ............................................................. 67 规范 ......................................................................... 345 时序和特性 ............................................................... 344 相关的寄存器 ........................................................... 296 NCOxACCH 寄存器 ......................................................... 294 NCOxACCL 寄存器 .......................................................... 294 NCOxACCU 寄存器 ......................................................... 294 NCOxCLK 寄存器 ............................................................. 293 NCOxCON 寄存器 ............................................................ 293 NCOxINCH 寄存器 ........................................................... 295 NCOxINCL 寄存器 ........................................................... 295 内部采样开关阻抗 （RSS） ............................................... 146 内部振荡器模块 INTOSC 规范 .................................................................. 342 内核功能寄存器 .................................................................. 28 R RCREG ............................................................................ 244 RCREG 寄存器 .................................................................. 30 RCSTA 寄存器 ........................................................... 30, 247 RESET ............................................................................. 325 软件模拟器 （MPLAB SIM） ............................................ 361 O OPTION ........................................................................... 325 OPTION 寄存器 ................................................................ 165 OSCCON 寄存器 ................................................................ 62 OSCSTAT 寄存器 .............................................................. 63 S SPBRGH 寄存器 .............................................................. 249 SPBRG 寄存器 .................................................................. 30 SPBRGL 寄存器 .............................................................. 249 SPI 模式 （MSSPx） SPI 时钟 ................................................................... 189 相关的寄存器 ........................................................... 193 SSPOV ............................................................................ 220 SSPOV 状态标志 ............................................................. 220 SSPxADD 寄存器 ............................................................ 235 SSPxCON1 寄存器 .......................................................... 232 SSPxCON2 寄存器 .......................................................... 233 SSPxCON3 寄存器 .......................................................... 234 SSPxMSK 寄存器 ............................................................ 235 SSPxSTAT 寄存器 ........................................................... 231 R/W 位 ..................................................................... 198 STATUS 寄存器 ................................................................. 21 SUBWFB ......................................................................... 327 散热考虑 .......................................................................... 340 闪存程序存储器 .................................................................. 95 擦除 ........................................................................... 99 相关的寄存器 ........................................................... 110 写校验 ...................................................................... 107 写入 ......................................................................... 101 修改 ......................................................................... 105 与闪存程序存储器相关的配置字 .............................. 110 上电复位 ............................................................................ 66 上电延时定时器 （PWRT） ................................................ 66 规范 ......................................................................... 345 上电延时序列 ..................................................................... 68 P PCLATH 寄存器 ................................................................. 28 PCL 和 PCLATH ................................................................. 16 PCL 寄存器 ........................................................................ 28 PCON 寄存器 ............................................................... 29, 71 PIE1 寄存器 .................................................................. 29, 79 PIE2 寄存器 .................................................................. 29, 80 PIE3 寄存器 .................................................................. 29, 81 PIR1 寄存器 ................................................................. 29, 82 PIR2 寄存器 ................................................................. 29, 83 PIR3 寄存器 ................................................................. 29, 84 PMADRH 寄存器 ................................................................ 95 PMADR 寄存器 .................................................................. 95 PMADRL 寄存器 ........................................................ 95, 108 PMCON1 寄存器 ........................................................ 95, 109 PMCON2 寄存器 ........................................................ 95, 110 PMDATH 寄存器 .............................................................. 108 PMDATL 寄存器 ............................................................... 108 PMDRH 寄存器 ................................................................ 108 PORTA ............................................................................. 113 ANSELA 寄存器 ....................................................... 113 LATA 寄存器 .............................................................. 30 PORTA 寄存器 ........................................................... 29 规范 .......................................................................... 343 相关的寄存器 ........................................................... 116 PORTA 寄存器 ................................................................. 114 DS41609A_CN 第 378 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 时序参数符号体系 ............................................................ 341 时序图 A/D 转换 ................................................................... 347 A/D 转换 （休眠模式） ............................................. 348 CLKOUT 和 I/O ........................................................ 343 I2C 停止条件接收或发送模式 ................................... 223 I2C 主模式 （7 位或 10 位发送） .............................. 219 I2C 主模式 （7 位接收） ........................................... 221 I2C 总线启动位 / 停止位 ........................................... 354 I2C 总线数据 ............................................................ 354 INT 引脚中断 .............................................................. 76 SPI 从模式 （CKE = 0） ........................................... 352 SPI 从模式 （CKE = 1） ........................................... 352 SPI 模式 （主模式） ................................................. 189 SPI 主模式 （CKE = 1， SMP = 1） ........................ 351 Timer0 和 Timer1 外部时钟 ...................................... 345 Timer1 递增边沿 ...................................................... 171 USART 同步发送 （主 / 从） .................................... 350 USART 同步接收 （主 / 从） .................................... 350 比较器输出 ............................................................... 153 重复启动条件 ........................................................... 217 重复启动条件期间的总线冲突 （情形 1） ................. 227 重复启动条件期间的总线冲突 （情形 2） ................. 227 从中断唤醒 ................................................................. 88 带有时钟仲裁的波特率发生器 .................................. 215 第一个启动位时序 .................................................... 216 发送和应答时的总线冲突 ......................................... 224 发送间隔字符序列 .................................................... 257 复位启动序列 ............................................................. 69 复位、 WDT、 OST 和上电延时定时器 ................... 344 故障保护时钟监视器 （FSCM） ................................. 61 内部振荡器切换时序 ................................................... 56 启动条件期间的总线冲突 （仅用于 SDA） ............... 225 启动条件期间的总线冲突 （SCL = 0） ..................... 226 启动条件期间由 SDA 仲裁引起的 BRG 复位 ............ 226 欠压复位情形 ............................................................. 67 欠压复位 （BOR） .................................................... 344 时钟时序 ................................................................... 342 时钟同步 ................................................................... 212 双速启动 ..................................................................... 59 停止条件期间的总线冲突 （情形 1） ........................ 228 停止条件期间的总线冲突 （情形 2） ........................ 228 同步发送 ................................................................... 259 同步发送 （由 TXEN 位控制） .................................. 259 同步接收 （主模式， SREN） .................................. 261 休眠时的自动唤醒位 （WUE） ................................. 256 异步发送 ................................................................... 240 异步发送 （背对背） ................................................. 240 异步接收 ................................................................... 244 应答序列 ................................................................... 222 正常工作时的自动唤醒位 （WUE） .......................... 256 自动波特率校准 ........................................................ 254 时序要求 I2C 总线启动位 / 停止位 ........................................... 354 I2C 总线数据 ............................................................ 355 SPI 模式 ................................................................... 353 时钟切换 ............................................................................. 57 时钟源 内部模式 ..................................................................... 54 HFINTOSC ........................................................ 54 LFINTOSC ......................................................... 54 内部振荡器时钟切换时序 ................................... 55 外部模式 ..................................................................... 51 EC ...................................................................... 51 HS ...................................................................... 51 2012 Microchip Technology Inc. LP ...................................................................... 51 OST ................................................................... 52 RC ..................................................................... 53 XT ...................................................................... 51 使用中断唤醒 ..................................................................... 87 数据存储器 ......................................................................... 20 数控振荡器 （NCO） ........................................................ 287 数模转换器 （DAC） ........................................................ 149 复位的影响 ............................................................... 150 规范 ......................................................................... 349 相关的寄存器 ........................................................... 152 双速时钟启动模式 .............................................................. 58 T T1CON 寄存器 ........................................................... 29, 175 T1GCON 寄存器 .............................................................. 176 T2CON 寄存器 ................................................................... 29 T2CON （Timer2）寄存器 .............................................. 181 Timer0 ............................................................................. 163 工作原理 .................................................................. 163 规范 ......................................................................... 346 相关的寄存器 ........................................................... 165 Timer1 ............................................................................. 167 Timer1 门控 选择源 .............................................................. 169 TMR1H 寄存器 ......................................................... 167 TMR1L 寄存器 ......................................................... 167 工作原理 .................................................................. 168 规范 ......................................................................... 346 时钟源选择 ............................................................... 168 相关的寄存器 ........................................................... 177 休眠期间的操作 ....................................................... 171 异步计数器模式 ....................................................... 169 读写 ................................................................. 169 预分频器 .................................................................. 169 中断 ......................................................................... 171 Timer2 ............................................................................. 179 相关的寄存器 ........................................................... 182 TMR0 寄存器 ..................................................................... 29 TMR1H 寄存器 ................................................................... 29 TMR1L 寄存器 ................................................................... 29 TMR2 寄存器 ..................................................................... 29 TRIS ................................................................................ 328 TRISA 寄存器 ............................................................ 29, 114 TRISB 寄存器 ............................................................ 29, 118 TRISC .............................................................................. 121 TRISC 寄存器 ............................................................ 29, 122 TXREG ............................................................................ 239 TXREG 寄存器 ................................................................... 30 TXSTA 寄存器 ........................................................... 30, 246 BRGH 位 .................................................................. 249 特殊功能寄存器 （SFR） ................................................... 29 U USART 同步主模式 时序图，同步发送 ............................................ 350 时序图，同步接收 ............................................ 350 要求，同步发送 ............................................... 350 要求，同步接收 ............................................... 350 V VREF。请参见 ADC 参考电压 VREGCON 寄存器 ............................................................. 90 初稿 DS41609A_CN 第 379 页 PIC16(L)F1508/9 W IORWF ..................................................................... 322 LSLF ........................................................................ 323 LSRF ....................................................................... 323 MOVF ...................................................................... 323 MOVIW .................................................................... 324 MOVLB .................................................................... 324 MOVLW ................................................................... 324 MOVWF ................................................................... 324 MOVWI .................................................................... 325 NOP ......................................................................... 325 OPTION ................................................................... 325 RESET ..................................................................... 325 RETFIE .................................................................... 326 RETLW .................................................................... 326 RETURN .................................................................. 326 RLF .......................................................................... 326 RRF ......................................................................... 327 SLEEP ..................................................................... 327 SWAPF .................................................................... 328 SUBLW .................................................................... 327 SUBWF .................................................................... 327 SUBWFB ................................................................. 327 TRIS ........................................................................ 328 XORLW ................................................................... 328 XORWF ................................................................... 328 直流和交流特性 ................................................................ 357 直流特性 工业级和扩展级 ....................................................... 331 扩展级和工业级 ....................................................... 338 中断 .................................................................................... 73 ADC ......................................................................... 140 TMR1 ....................................................................... 171 与时钟源相关的配置字 ............................................... 63 与中断相关的寄存器 .................................................. 85 主同步串行口。请参见 MSSPx 自动现场保护 ..................................................................... 77 WCOL ...................................................... 215, 218, 220, 222 WCOL 状态标志 ....................................... 215, 218, 220, 222 WDTCON 寄存器 ............................................................... 93 WPUA 寄存器 ................................................................... 116 WPUB 寄存器 ................................................................... 120 WWW 地址 ......................................................................... 11 WWW，在线支持 ................................................................. 8 温度指示器 相关的寄存器 ........................................................... 134 温度指示器模块 ................................................................ 133 X 写保护 ................................................................................ 46 Y 异步操作的时钟精度 ......................................................... 246 引脚说明 PIC16(L)F1508/9 ....................................................... 11 Z 增强型通用同步 / 异步收发器 （EUSART） ..................... 237 增强型中档 CPU ................................................................. 15 振荡器 相关的寄存器 ..................................................... 63, 311 振荡器参数 ....................................................................... 342 振荡器规范 ....................................................................... 342 振荡器模块 ......................................................................... 49 ECH ........................................................................... 49 ECL ............................................................................ 49 ECM ........................................................................... 49 HS .............................................................................. 49 INTOSC ..................................................................... 49 LP ............................................................................... 49 RC .............................................................................. 49 XT .............................................................................. 49 振荡器起振定时器 （OST） 规范 .......................................................................... 345 振荡器切换 故障保护时钟监视器 （FSCM） ................................. 60 双速时钟启动 ............................................................. 58 指令格式 ........................................................................... 316 指令集 .............................................................................. 315 ADDLW .................................................................... 319 ADDWF .................................................................... 319 ADDWFC ................................................................. 319 ANDLW .................................................................... 319 ANDWF .................................................................... 319 BCF .......................................................................... 320 BRA .......................................................................... 320 BSF .......................................................................... 320 BTFSC ..................................................................... 320 BTFSS ..................................................................... 320 CALL ........................................................................ 321 CALLW ..................................................................... 321 CLRF ........................................................................ 321 CLRW ...................................................................... 321 CLRWDT .................................................................. 321 COMF ...................................................................... 321 DECF ....................................................................... 321 DECFSZ ................................................................... 322 GOTO ...................................................................... 322 INCF ......................................................................... 322 INCFSZ .................................................................... 322 IORLW ..................................................................... 322 DS41609A_CN 第 380 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 MICROCHIP 网站 客户支持 Microchip 网站 （www.microchip.com）为客户提供在 线支持。客户可通过该网站方便地获取文件和信息。只 要使用常用的互联网浏览器即可访问。网站提供以下信 息： Microchip 产品的用户可通过以下渠道获得帮助： • • • • • 产品支持——数据手册和勘误表、应用笔记和示例 程序、设计资源、用户指南以及硬件支持文档、最 新的软件版本以及归档软件 • 一般技术支持——常见问题解答 （FAQ）、技术支 持请求、在线讨论组以及 Microchip 顾问计划成员 名单 • Microchip 业务——产品选型和订购指南、最新 Microchip 新闻稿、研讨会和活动安排表、 Microchip 销售办事处、代理商以及工厂代表列表 代理商或代表 当地销售办事处 应用工程师 （FAE） 技术支持 客户应联系其代理商、代表或应用工程师 （FAE）寻求 支持。当地销售办事处也可为客户提供帮助。本文档后 附有销售办事处的联系方式。 也可通过 http://microchip.com/support 获得网上技术 支持。 变更通知客户服务 Microchip 的 变 更 通 知 客 户 服 务 有 助 于客户了解 Microchip 产品的最新信息。注册客户可在他们感兴趣 的某个产品系列或开发工具发生变更、更新、发布新版 本或勘误表时，收到电子邮件通知。 欲注册，请登录 Microchip 网站 www.microchip.com 。 在 “支 持”（Support）下，点 击 “变 更 通 知 客 户” （Customer Change Notification）服务后按照注册说明 完成注册。 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 381 页 PIC16(L)F1508/9 读者反馈表 我们努力为您提供最佳文档，以确保您能够成功使用 Microchip 产品。如果您对文档的组织、条理性、主题及其他有助 于提高文档质量的方面有任何意见或建议，请填写本反馈表并传真给我公司 TRC 经理，传真号码为 86-21-5407-5066。 请填写以下信息，并从下面各方面提出您对本文档的意见。 致： TRC 经理 总页数 ________ 关于： 读者反馈 发自： 姓名 公司 地址 国家 / 省份 / 城市 / 邮编 电话： (_______) _________ - _________ 传真：(______) _________ - _________ 应用（选填）： 您希望收到回复吗？是 否 器件：PIC16(L)F1508/9 文献编号：DS41609A_CN 问题： 1. 本文档中哪些部分最有特色？ 2. 本文档是否满足了您的软硬件开发要求？如何满足的？ 3. 您认为本文档的组织结构便于理解吗？如果不便于理解，那么问题何在？ 4. 您认为本文档应该添加哪些内容以改善其结构和主题？ 5. 您认为本文档中可以删减哪些内容，而又不会影响整体使用效果？ 6. 本文档中是否存在错误或误导信息？如果存在，请指出是什么信息及其具体页数。 7. 您认为本文档还有哪些方面有待改进？ DS41609A_CN 第 382 页 初稿 2012 Microchip Technology Inc. PIC16(L)F1508/9 产品标识体系 欲订货或获取价格、交货等信息，请与我公司生产厂或各销售办事处联系。 [X](1) 部件编号 器件 - 卷带式选项 X /XX XXX 温度范围 封装 定制编号 示例： a) b) 器件： PIC16F1508、 PIC16LF1508、 PIC16F1509 和 PIC16LF1509 卷带式选项： 空白 T = 标准包装 （料管或托盘） = 卷带式 (1) 温度范围： I E = -40C 至 +85C （工业级） = -40C 至 +125C （扩展级） 封装： ML P SO SS c) 定制编号： = = = = 微引线框架 （QFN） 4x4 塑封 DIP SOIC SSOP 注 PIC16LF1508T - I/SO 卷带式， 工业级温度， SOIC 封装 PIC16F1509 - I/P 工业级温度， PDIP 封装 PIC16F1508 - E/ML 扩展级温度， QFN 封装 QTP 的定制编号为 #298 1： 卷带式标识符仅出现在产品目录的部件编号描 述中。该标识符用于订货目的，不会印刷在器 件封装上。关于包装是否提供卷带式选项的信 息，请咨询当地的 Microchip 销售办事处。 QTP、 SQTP、编码或特殊要求 （否则为空白） 2012 Microchip Technology Inc. 初稿 DS41609A_CN 第 383 页 全球销售及服务网点 美洲 亚太地区 亚太地区 欧洲 公司总部 Corporate Office 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 1-480-792-7200 Fax: 1-480-792-7277 技术支持： http://www.microchip.com/ support 网址：www.microchip.com 亚太总部 Asia Pacific Office Suites 3707-14, 37th Floor Tower 6, The Gateway Harbour City, Kowloon Hong Kong Tel: 852-2401-1200 Fax: 852-2401-3431 台湾地区 - 高雄 Tel: 886-7-536-4818 Fax: 886-7-330-9305 奥地利 Austria - Wels Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 台湾地区 - 台北 Tel: 886-2-2500-6610 Fax: 886-2-2508-0102 丹麦 Denmark-Copenhagen Tel: 45-4450-2828 Fax: 45-4485-2829 台湾地区 - 新竹 Tel: 886-3-5778-366 Fax: 886-3-5770-955 法国 France - Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 澳大利亚 Australia - Sydney Tel: 61-2-9868-6733 Fax: 61-2-9868-6755 德国 Germany - Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 印度 India - Bangalore Tel: 91-80-3090-4444 Fax: 91-80-3090-4123 意大利 Italy - Milan Tel: 39-0331-742611 Fax: 39-0331-466781 印度 India - New Delhi Tel: 91-11-4160-8631 Fax: 91-11-4160-8632 荷兰 Netherlands - Drunen Tel: 31-416-690399 Fax: 31-416-690340 印度 India - Pune Tel: 91-20-2566-1512 Fax: 91-20-2566-1513 日本 Japan - Osaka Tel: 81-66-152-7160 西班牙 Spain - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 亚特兰大 Atlanta Duluth, GA Tel: 1-678-957-9614 Fax:1-678-957-1455 波士顿 Boston Westborough, MA Tel: 1-774-760-0087 Fax: 1-774-760-0088 芝加哥 Chicago Itasca, IL Tel: 1-630-285-0071 Fax: 1-630-285-0075 克里夫兰 Cleveland Independence, OH Tel: 1-216-447-0464 Fax: 1-216-447-0643 达拉斯 Dallas Addison, TX Tel: 1-972-818-7423 Fax: 1-972-818-2924 底特律 Detroit Farmington Hills, MI Tel: 1-248-538-2250 Fax: 1-248-538-2260 印第安纳波利斯 Indianapolis Noblesville, IN Tel: 1-317-773-8323 Fax: 1-317-773-5453 洛杉矶 Los Angeles Mission Viejo, CA Tel: 1-949-462-9523 Fax: 1-949-462-9608 圣克拉拉 Santa Clara Santa Clara, CA Tel: 1-408-961-6444 Fax: 1-408-961-6445 加拿大多伦多 Toronto Mississauga, Ontario, Canada Tel: 1-905-673-0699 Fax: 1-905-673-6509 中国 - 北京 Tel: 86-10-8569-7000 Fax: 86-10-8528-2104 中国 - 成都 Tel: 86-28-8665-5511 Fax: 86-28-8665-7889 中国 - 重庆 Tel: 86-23-8980-9588 Fax: 86-23-8980-9500 中国 - 杭州 Tel: 86-571-2819-3187 Fax: 86-571-2819-3189 中国 - 香港特别行政区 Tel: 852-2401-1200 Fax: 852-2401-3431 中国 - 南京 Tel: 86-25-8473-2460 Fax: 86-25-8473-2470 中国 - 青岛 Tel: 86-532-8502-7355 Fax: 86-532-8502-7205 中国 - 上海 Tel: 86-21-5407-5533 Fax: 86-21-5407-5066 中国 - 沈阳 Tel: 86-24-2334-2829 Fax: 86-24-2334-2393 中国 - 深圳 Tel: 86-755-8203-2660 Fax: 86-755-8203-1760 中国 - 武汉 Tel: 86-27-5980-5300 Fax: 86-27-5980-5118 中国 - 西安 Tel: 86-29-8833-7252 Fax: 86-29-8833-7256 中国 - 厦门 Tel: 86-592-238-8138 Fax: 86-592-238-8130 中国 - 珠海 Tel: 86-756-321-0040 Fax: 86-756-321-0049 Fax: 81-66-152-9310 英国 UK - Wokingham Tel: 44-118-921-5869 Fax: 44-118-921-5820 日本 Japan - Yokohama Tel: 81-45-471- 6166 Fax: 81-45-471-6122 韩国 Korea - Daegu Tel: 82-53-744-4301 Fax: 82-53-744-4302 韩国 Korea - Seoul Tel: 82-2-554-7200 Fax: 82-2-558-5932 或 82-2-558-5934 马 来西 亚 Malaysia - Kuala Lumpur Tel: 60-3-6201-9857 Fax: 60-3-6201-9859 马来西亚 Malaysia - Penang Tel: 60-4-227-8870 Fax: 60-4-227-4068 菲律宾 Philippines - Manila Tel: 63-2-634-9065 Fax: 63-2-634-9069 新加坡 Singapore Tel: 65-6334-8870 Fax: 65-6334-8850 泰国 Thailand - Bangkok Tel: 66-2-694-1351 Fax: 66-2-694-1350 11/29/11 DS41609A_CN 第 384 页 初稿 2012 Microchip Technology Inc.