ASAHI KASEI
[AK8430]
AK8430
6CH カラーCCD センサー対応アナログプリプロセッサ
特長
最大処理速度
シングル
1CH : 25M sample/sec
3CH : 10M×3 sample/sec
デュアル(偶奇出力) 2CH(モノクロ): 15M×2 sample/sec
6CH(カラー):
5M×6 sample/sec
最大入力信号レベル: 1.05Vp-p(typ.)/ 2.10Vp-p(typ.)
6CH 同時サンプリング CDS 回路(Correlated Double Sampling:相関二重サンプル)
2 種類の黒補正モード
画素レートでの黒補正 (9bit, ±90mV)
オフセットキャンセル (8bit, ±90mV, 6 チャネル独立)
ゲイン調整 PGA
ゲイン調整範囲 ×1~×4 (8bit, 6 チャネル独立)
総合性能 (CDS ~ ADC)
10bit, コード欠けなし
DNL : ±0.5 LSB (typ.) INL : ±1.0 LSB (typ.)
総合出力雑音:
0.5 LSBrms (typ.)(PGA gain=1)
4 線式シリアル I/F
デジタル出力ピン 5V/3.3V 対応
低消費電力: 600mW (typ.)
パッケージ: 64pin LQFP, ピンピッチ 0.5mm, モールド 10mm×10mm
PVDD PVSS
CN0_O
DM0_O
CN0_E
DM0_E
CN1_O
DM1_O
CN1_E
DM1_E
CN2_O
DM2_O
CN2_E
DM2_E
AVDD AVSS
DVDD DVSS
VREF2 VREF1
CDS/
Clamp
Reference
Voltage
VRNGP
CDS/
Clamp
CDS/
Clamp
CDS/
Clamp
VRNGN
PGA
M
U
X
Black
Correction
DAC
MUX
8
CDS/
Clamp
CDS/
Clamp
Timing Generator
Offset CN0O
Offset CN0E
Offset CN1O
Offset CN1E
Offset CN2O
Offset CN2E
9
10bit
ADC
10
VD0-9
8
Gain CN0O
Gain CN0E
Gain CN1O
Gain CN1E
Gain CN2O
Gain CN2E
PDB
registerR8~RD
RESETB
Control Serial I/F
TEST
registerR2~R7
CKCL
CKSH
ADCLK
BD0-8 SDCLK SDENB SDIN
<MS0017-J-01>
SDOUT
2000/11
1
ASAHI KASEI
[AK8430]
各ブロックの機能
CDS/Clamp センサーインターフェース回路
CCD センサー出力の画信号レベルをサンプル/ホールドする回路です。画信号レベルをサンプル/ホー
ルドする方法として、CDS モードとクランプモードを持っています。
入力レンジは 1Vpp(typ.)/2Vpp(typ.)から選択できます。2Vpp レンジを選択したとき、信号レベルはセ
ンサーインターフェース回路内で 1/2 に減衰します。
MUX(CDS/Clamp の後)
チャネルマルチプレクサ
同時にサンプル/ホールドした複数チャネルの信号レベルをマルチプレクスし、時分割で黒補正回路へ
入力する回路です。黒補正回路、PGA および 10bit ADC は時分割で各チャネルを処理します。チャネ
ル数は 1、2、3、6 から選択できます。
Black Correction DAC
黒補正 DAC
センサーインターフェース部でサンプル/ホールドした信号レベルから暗時出力電圧分として減算する電
圧を生成する DAC です。DAC のレンジは±90mV、分解能は 9 ビットです。黒補正の方法にはオフセッ
トキャンセルモードと全画素モードがあります。
PGA(Programmable Gain Amplifier)
各チャネルの信号振幅をそろえるための、プログラマブルゲインアンプです。ゲインの設定範囲は１倍か
ら 4 倍、分解能は 8bit です。レジスタ GainCNnO, GainCNnE(n=0~2)でチャネル毎に PGA のゲイン
を設定できます。
10bit ADC
黒補正およびゲイン調整後の画信号レベルをデジタルデータに変換する 10bit,30MSPS の ADC で
す。
Reference Voltage
基準電圧生成回路
AK8430 内部の黒基準レベル VREF1、アナログコモンレベル VREF2 を生成する回路です。定電圧回
路を使用しているので、VREF1,VREF2 とも電源電圧に依存しません。
Timing Generator
タイミング発生回路
入力クロック ADCLK,CKCL および CHSH から、AK8430 内部のタイミングパルスを発生する回路で
す。
Control Serial I/F
コントロールレジスタ・インターフェース回路
コントロールレジスタに値を設定するための 4 線式シリアルインターフェースです。
<MS0017-J-01>
2000/11
2
ASAHI KASEI
[AK8430]
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
VREF1
VREF2
VRNGP
VRNGN
AVDD
AVSS
TDI
BD8
BD7
BD6
BD5
BD4
BD3
BD2
BD1
BD0
ピン配置
DM0_O
CN0_O
AVSS
DM0_E
CN0_E
AVSS
DM1_O
CN1_O
AVDD
AVSS
DM1_E
CN1_E
AVSS
DM2_O
CN2_O
AVSS
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
TOP VIEW
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
DVSS
DVDD
VD9
VD8
VD7
VD6
VD5
PVSS
PVDD
VD4
VD3
VD2
VD1
VD0
SDOUT
SDIN
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
SDENB
SDCLK
RESETB
ADCLK
CKSH
CKCL
PDB
TEST
AVDD
AVSS
ATOUT_N
ATOUT_P
ATIN_N
ATIN_P
CN2_E
DM2_E
ピン機能
ピン番号
I/O
BD0-8
33-41
I
SDCLK
SDENB
SDIN
SDOUT
15
16
17
18
I
I
I
O
VD0-9
19-23,
26-30
O
ADCLK
CKSH
13
12
I
I
CKCL
11
I
ピン名
機能
黒補正データ I/F
黒補正データ入力 (MSB=BD8) プルアップ抵抗 100kΩ 付
コントロールレジスタ I/F
シリアル I/F クロック
シリアルデータイネーブル
シリアルデータ入力
シリアルデータ出力
ADC データ出力
ADC データ出力バス (MSB=VD9)
ストレートバイナリ。黒：&h000、白：&h3FF。
クロック
ADC クロック
サンプルホールド回路タイミングクロック
内部のサンプルホールド信号は CKSH と ADCLK から作ら
れます。 P14 Fig.6 参照
サンプルホールド回路およびクランプスイッチタイミングクロック
クランプスイッチ ON
High 区間 :
クランプスイッチ OFF
Low 区間:
<MS0017-J-01>
2000/11
3
ASAHI KASEI
[AK8430]
ピン番号
I/O
RESETB
14
I
PDB
TEST
10
9
I
I
TDI
42
I
CN0_O,CN1_O
,CN2_O
50,56,63
I
CN0_E,CN1_E
,CN2_E
53,60,2
I
DM0_O,DM0_E
DM1_O,DM1_E
DM2_O,DM2_E
49,52
55,59
62,1
I
VREF1
VREF2
VRNGP
VRNGN
48
47
46
45
O
O
O
DVDD
DVSS
PVDD
PVSS
AVDD
AVSS
31
32
24
25
8,44,57
7,43,51
54,58,61
64
ピン名
ATIN_P,ATIN_N
3,4
I
ATOUT_P
ATOUT_N
5,6
O
機能
その他デジタルピン
リセット Low イネーブル。
電源立ち上げ後は必ずリセットしてください。
パワーダウン Low イネーブル。
テストモード設定
通常は DVSS に接続してください。
テスト用デジタル入力
通常は DVSS に接続してください。
アナログピン
センサー奇数チャネル入力
入力コンデンサが必要です。使用しないチャネルはオープン
にしてください。
センサー偶数チャネル入力
入力コンデンサが必要です。使用しないチャネルはオープン
にしてください。
ダミー入力
クランプモード時は、入力コンデンサと同じ容量のコンデンサ
を AVSS との間に接続してください。使用しないチャネルは
オープンにしてください。
CDS モード時は、全て AVSS に接続して下さい。
内部クランプレベル
内部アナロググランド
ADC 基準電圧出力 (電位差が ADC のレンジに相当)
安定化用コンデンサを接続してください。
電源
デジタル電源 +5V(typ.)
デジタルグランド
デジタル出力バッファ電源. +3.3V または+5V(typ.)
デジタル出力バッファグランド
アナログ電源. +5V(typ.)
アナロググランド
その他アナログピン
テスト用アナログ入力
通常はオープンにするか AVSS に接続してください。
テスト用アナログ出力
通常はオープンにするか AVSS に接続してください。
<MS0017-J-01>
2000/11
4
ASAHI KASEI
[AK8430]
コントロールレジスタ
アドレス
(16 進)
0
初期値
(16 進)
00
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
07
80
80
80
80
80
80
00
00
00
00
00
00
XX
注
D7
入力
レンジ
D6
D5
D4
D3
D2
PGA
黒補正
イ ネ ー モード
ブル
セ ン サ チャネル処理順序
I/F
モード
チャネル選択
オフセットデータ CN0_O
オフセットデータ CN0_E
オフセットデータ CN1_O
オフセットデータ CN1_E
オフセットデータ CN2_O
オフセットデータ CN2_E
PGA ゲインデータ CN0_O
PGA ゲインデータ CN0_E
PGA ゲインデータ CN1_O
PGA ゲインデータ CN1_E
PGA ゲインデータ CN2_O
PGA ゲインデータ CN2_E
黒補正レンジ比 (上位 8bit)
ダミー入力
X
イネーブル
注) アドレス F のリセット値は 01XXXXXXb です
X
<MS0017-J-01>
D1
X
D0
黒補正
レンジ比
検出
イネーブ
ル
チャネル数
X
黒補正レンジ比
(下位 2bit)
2000/11
5
ASAHI KASEI
[AK8430]
レジスタ説明
R0 レジスタ
D0 黒補正レンジ比検出イネーブル
0:
通常動作
1:
黒補正レンジ比検出イネーブル
黒補正レンジ比検出をイネーブルにすると、AK8430 は自動的に 10bit ADC で黒補正回路のフルスケ
ールを検出し、検出値を黒補正レンジ比レジスタ RE、RF に書き込みます。検出が終了すると、このビッ
トは自動的に 0 に戻ります。詳細は RE レジスタの項を参照してください。
D1 黒補正モード選択
0:
オフセットキャンセルモード
1:
全画素補正モード
オフセットキャンセルモードでは黒補正回路の入力データとして、オフセットデータレジスタ R2~R7 が選
択されます。一方、全画素補正モードでは、バス BD0~BD8 のデータが黒補正回路の入力として選択さ
れます。全画素補正モードでは画素周期で BD0~BD8 の入力データを変えることで、画素ごとに黒補正
をすることができます。BD0~BD8 の入力タイミングについては、デジタル AC 特性の CDS モードタイミ
ング図及びラインクランプモードタイミング図を参照して下さい。
D2 PGA イネーブル
0:
イネーブル
1:
ディセーブル (ゲイン 1 に固定)
D5-D3
チャネル処理順序選択
6CH モード
D5
D4
0
0
0
0
0
1
1
0
1
0
1
1
D3
0
1
X
0
1
X
処理順序
CN0O→CN1O→CN2O→CN0E→CN1E→CN2E
CN2O→CN0O→CN1O→CN2E→CN0E→CN1E
CN1O→CN2O→CN0O→CN1E→CN2E→CN0E
CN0O→CN2O→CN1O→CN0E→CN2E→CN1E
CN1O→CN0O→CN2O→CN1E→CN0E→CN2E
CN2O→CN1O→CN0O→CN2E→CN1E→CN0E
偶奇の順は固定で、奇が先、偶が後です。X は Don’t Care です。
3CH モード
D5
D4
0
0
0
0
0
1
1
0
1
0
1
1
D3
0
1
X
0
1
X
処理順序
CN0O→CN1O→CN2O
CN2O→CN0O→CN1O
CN1O→CN2O→CN0O
CN0O→CN2O→CN1O
CN1O→CN0O→CN2O
CN2O→CN1O→CN0O
<MS0017-J-01>
2000/11
6
ASAHI KASEI
[AK8430]
D6 センサーインターフェース選択
0:
CDS モード
1:
クランプモード
CDS モードでは、CKCL でサンプリングされた CCD 信号の基準レベルと、(CKSH)でサンプリングされ
た画信号レベルとの差が、実際の信号分として処理されます。 CCD 信号に乗った雑音のうち、画素周
期にくらべて遅い周期の雑音が取り除かれるという利点があります。
クランプモードでは、CKCL=H の区間に CCD 信号の基準レベルが AK8430 内部の黒レベル VREF1
に引き込まれます。内部の基準レベル VREF1 と、(CKSH)でサンプリングされた画信号レベルとの差が
実際の信号分として処理されます。
CKCL
VREF1
S/H
CCD 信号
CKCL
CCD 信号
−
S/H
S/H
S/H:サンプルホールド回路
(CKSH)
(CKSH)
CDS モード
クランプモード
Fig.1 センサーI/F 概念図
画信号レベルをサンプリングするのに使われるパルス(CKSH)は、CKSH と ADCLK から作られる内部
信号です。詳しくは P15 の AC タイミング 8、9 の説明を参照して下さい。
D7 入力レンジ選択
0:
2Vpp レンジ (2.10Vpp typ.)
1:
1Vpp レンジ (1.05Vpp typ.)
R1 レジスタ
チャネル数選択
D1,D0
D1
0
D0
0
0
1
1
0
1
1
チャネル数
1 CH: シングル出力モノクロ
使用するチャネルはチャンネル選択レジスタで選択
3 CH: シングル出力カラー
CN0O,CN1O,CN2O を使用
2 CH: 偶奇出力モノクロ
CN0O,CN0E を使用
6 CH: 偶奇出力カラー
CN0O,CN0E,CN1O,CN1E,CN2O,CN2E を使用
<MS0017-J-01>
2000/11
7
ASAHI KASEI
[AK8430]
チャネル選択
D7-D2
D7
0
0
0
0
0
1
D6
0
0
0
0
1
0
D5
0
0
0
1
0
0
D4
0
0
1
0
0
0
D3
0
1
0
0
0
0
D2
1
0
0
0
0
0
選択チャネル
CN0O (default)
CN0E
CN1O
CN1E
CN2O
CN2E
このレジスタは黒補正レンジ比検出モード (R0:D0=1)または 1CH 入力モード (R1:D1,D0=0,0)のとき
に有効になります。 ひとつのチャネルだけをイネーブルにしてください。
R2-R7 レジスタ
オフセットデータ
D7-D0
(ストレートバイナリ)
11111111
11111110
:
10000000 (default)
:
00000000
オフセット電圧
（白側を正とする）
-90mV 黒側に最大シフト
:
:
0mV
:
90mV 白側に最大シフト
R8-RD レジスタ
PGA ゲインデータ
ゲイン = 335 / (335−レジスタ値)
(default 値=0→ゲイン=1)
5
Gain
4
3
2
1
0
0
100
200
Register Data
Fig.2
<MS0017-J-01>
PGA ゲイン
2000/11
8
ASAHI KASEI
[AK8430]
RE,RF/D1-D0 レジスタ
黒補正レンジ比データ
黒補正レンジ比は、黒補正値を最小から最大まで変えたときの、ADC 出力の変化分に相当します。この
値から ADC 出力 1LSB が黒補正値の何 LSB に相当するかが分かります。全画素モードで黒補正値を
計算する場合にこのデータを使用できます。
黒補正レンジ比検出イネーブルレジスタ R0/D0 を 1 にすると検出が実行され、黒補正レンジ比データが
自動的にレジスタ RE,RF/D1~D0 に書き込まれます。検出を実行するときは PGA ゲインを 1 倍に設定
してください。また、検出中は ADCLK、CKCL,CKSH を入力して下さい。R0/D0 レジスタに 1 を書き込
む SDEN の立ち上がりから ADCLK 50 クロック以内で検出動作は終了し、R0/D0 レジスタは自動的に
0 に戻ります。
黒補正レンジ比は 10 ビット幅のデータです。レジスタ RE が上位 8 ビット、RF が下位 2 ビットです。した
がって黒補正レンジ比は(RE×4+RF)となります。
自動的に制御
Black
Correction
ユーザーが
設定
PGA
自動的に制御
Level
Shift
10bit
ADC
FF
レジスタ RE,RF
差
ADC レンジ
00
黒補正値&hFF
に対する
ADC コード
CODEADC(Of(FF))
黒補正レンジ
CODEADC(Of(00))
黒補正値&h00 に
対する
ADC コード
Fig.3 黒補正レンジ比検出モード
<MS0017-J-01>
2000/11
9
ASAHI KASEI
[AK8430]
RF レジスタ
D6 クランプモード時ダミー入力イネーブル
0:
ディセーブル
1:
イネーブル (default)
クランプモード時、ここに 0 をセットするとダミー入力ピン DM0~2_O/E は無効になります。したがって
DM0~2_O/E の入力コンデンサは不要になります。ただし、このとき信号のドループが増加します。通常
はこのビットをイネーブルにし、 DM0~2_O/E と AVSS との間に入力コンデンサを接続することを推奨し
ます。CDS モード時,このビットは無効になります。
D7 CDS モード時ダミー入力イネーブル
0:
ディセーブル (default)
1:
イネーブル
通常は 0 でお使いください。1 はテストモードです。クランプモード時、このビットは無効になります。
シリアルインターフェースタイミング
AK8430 へ書き込み
SDCLK
SDIN
W X
X
X A3 A2 A1 A0
D7 D6 D5 D4 D3 D2 D1 D0
High Z
SDOUT
SDENB
Fig.4 レジスタ書き込み
AK8430 から読み出し
SDCLK
SDIN
SDOUT
R X
X
X A3 A2 A1 A0
High Z
D7 D6 D5 D4 D3 D2 D1 D0
SDENB
Fig.5 レジスタ読み出し
<MS0017-J-01>
2000/11
10
ASAHI KASEI
[AK8430]
絶対最大定格
電圧は対応するグランドを基準としています。 DVSS=PVSS=AVSS=0V
項目
記号
Min.
Max.
単位
電源
デジタル電源
VD
-0.3
6.5
V
VP
-0.3
6.5
V
アナログ電源
VA
-0.3
6.5
V
デジタル入力ピン印加電圧
VTD
-0.3
VD+0.3
V
アナログ入力ピン印加電圧
VTA
-0.3
VA+0.3
V
保存温度
Tstg
-55
125
°C
ハンダ付け温度、時間
Tsol
260°C, 10sec
備考
電源立ち上げ時を含めて
常に VA≥VD,VP であるこ
と。
推奨動作条件
電圧は対応するグランドを基準としています。 DVSS=PVSS =AVSS=0V
項目
記号
Min.
Typ.
Max.
単位
備考
電源
電源立ち上げ時を
デジタル電源
VD
4.75
5.0
5.25
V
含めて常に
VP
3.15
−
5.25
V
VA≥VD,VP である
アナログ電源
VA
4.75
5.0
5.25
V
こと。(注)
動作温度
Ta
0
70
°C
(注) VA<VD または VA<VP になると、本デバイスがラッチアップを起こす可能性がありあます。
電気的特性
DC 特性
項目
デジタル消費電流
記号
ID
IP
アナログ消費電流
IA
High レベル
入力電圧 1
Low レベル
入力電圧 1
入力電圧振幅
ピン
DVDD
PVDD
DVDD+
PVDD
AVDD
(特記なき場合 VD,VP,VA=5V±5%,Ta=0-70°C)
単位
備考
Min.
Typ. Max.
8
9.6
mA 無負荷
2
2.4
mA
1
10
µA
パワーダウン時
70
87
78
120
1
VIH
84
105
94
144
10
mA
mA
mA
mA
µA
V
Single 1CH
Single 3CH
Dual 2CH
Dual 6CH
パワーダウン時
ADCLK,CKSH,
CKCL を除く
デジタル
2.4
入力
VIL
デジタル
0.8
V
入力
VIA
ADCLK
2.4
Vpp High レベルと Low レ
CKSH
ベルの差
CKCL
注 1)
V
IOH=-0.5mA
PVDD
High レベル
VOH
デジタル
-0.5
出力電圧
出力
Low レベル
VOL
デジタル
0.5
V
IOL=2mA
出力電圧
出力
入力リーク電流
IL
デジタル
-10
10
µA
VI=DVDD
入力
VI=DVSS
ILPU
BD0-8
-100
10
µA
注 1) 立ち上がり時間、立ち下がり時間に規定があります。デジタル AC 特性を参照して下さい。
<MS0017-J-01>
2000/11
11
ASAHI KASEI
[AK8430]
アナログ特性
(特記なき場合 VD,VP,VA=5V±5%,Ta=0-70°C)
項目
単位
備考
Min.
Typ.
Max.
アナログ入力
最大信号入力レベル
2V レンジ
1.89
2.10
2.31
Vp-p
1V レンジ
0.945
1.05
1.155
最大サンプリングレート
MSPS 1CH モード
25
2CH モード
15
3CH モード
10
6CH モード
5
最小サンプリングレート
MSPS 1CH モード
5.0
2CH モード
1.7
3CH モード
2.5
6CH モード
0.8
入力容量
32
pF
CN0O,CN1O,CN2O
CN0E,CN1E,CN2E
入力抵抗
MΩ
CN0O,CN1O,CN2O
1
CN0E,CN1E,CN2E
基準電圧
VREF1 出力電圧
2.88
3.2
3.52
V
VREF2 出力電圧
1.95
2.2
2.45
V
クランプ回路
クランプモード
クランプスイッチ ON 抵抗
50
Ω
CDS
モード
1.0
kΩ
サンプル・ホールド回路
ドループ電圧
ラインクランプ
4
8
mV
C=0.22uF,
入力信号=2Vpp, 8000 画素
ラインクランプ
ラインクランプ時残留オフセット
7
14
mV
電圧
C=0.22uF,
入力信号=2Vpp, 8000 画素
リカバリー時間=10µsec
(注 1)
黒補正回路
分解能
(注 2)
9
bit
補正レンジ
±72
±90
mV
積分非直線性誤差
±2
±4
LSB ADC コードに換算した値
PGA(Programmable Gain Amp.)回路
分解能
(注 3)
8
bit
最小ゲイン
0.95
1.0
1.05
最大ゲイン
4.0
4.2
4.4
<MS0017-J-01>
2000/11
12
ASAHI KASEI
[AK8430]
項目
分解能
最大入力レベル
最小入力レベル
積分非直線性誤差
微分非直線性誤差
総合出力雑音
チャネル間クロストーク(注 4)
(特記なき場合 VD,VA,VP=5V±5%,Ta=0-70°C)
単位
備考
Min.
Typ.
Max.
ADC
10
bit
コード 3FFH が出る入力レベ
0.9
1.0
1.1
Vp-p
ル
コード
000H が出る入力レベ
-50
0
50
mVp-p
ル
±1
±3
LSB
±0.5
+1.5
LSB コード欠けなし
−1.0
雑音、クロストーク
0.5
LSBrms PGA min.
0.75
LSBrms PGA max.
1
LSB ADCLK=25MHz
5
LSB ADCLK=30MHz
(注 1)
設計保証
(注 2)
単調性を設計保証
(注 3)
単調性を設計保証
(注 4)
被測定チャネルに 1.8Vpp、他のチャネルに 1.8Vpp および 0.2Vpp を入力。被測定チャネル
に対応する ADC 出力の変化量を測定。PGA ゲイン 1 倍。
被測定チャネルに 0.2Vpp を入力した場合も同様に測定。
レベルダイアグラム
VREF1+90[mV]
VREF1
Black
1FFH
9bit
(8bit)
100H
VREF1-90[mV]
000H
000H
10bit
VREF1-1.05[V]
@1V Range
(ATT=0dB)
VREF1-1.1[V]
3FFH
White
Black Correction Range
VREF1-2.10[V]
Video ADC Range
@2V Range
(ATT=-6dB)
Input Stage
Fig.6 レベルダイアグラム
<MS0017-J-01>
2000/11
13
ASAHI KASEI
[AK8430]
デジタル AC 特性
項目
立ち上がり時間
立ち下がり時間
ピン
ADCLK
CKCL
CKSH
(特記なき場合 VD,VP,VA=5V±5%,Ta=0-70°C)
Typ. Max. 単位
備考
6
nsec Low レベルから 2V 変化
するまでの時間
6
nsec High レベルから-2V 変化
するまでの時間
Min.
No.
1
項目
ADCLK 周期 (T)
ピン
ADCLK
2
3
4
5
ADCLK Low レベル幅
ADCLK High レベル幅
CKCL パルス幅
CKCL, CKSH 周期
ADCLK
ADCLK
CKCL
CKCL
CKSH
6
CKSH パルス幅
CKSH
(特記なき場合 VD,VP,VA=5V±5%,Ta=0-70°C)
Min. Typ. Max. 単位
備考
33.3
nsec 6CH
33.3
nsec 2CH
33.3
nsec 3CH
40
nsec 1CH
15
nsec
15
nsec
10
nsec (注 1)
200
nsec 6CH
66.7
nsec 2CH
100
nsec 3CH
40
nsec 1CH
12
1.5T- nsec (注 1)(注 3)
17
0
nsec
CKSH ↑ 遅延時間
CKSH
(対 CKCL ↓ )
8
CKSH セットアップ時間
CKSH
0
(対 ADCLK ↑ )
9
CKSH ホールド時間
CKSH
15
(対 ADCLK ↓ )
10
CKSH↓ 遅延時間
CKSH
12
(対 ADCLK ↓ )
11
CN0~2 セットアップ時間
CNnO
10
(対 CKCL ↓ )
CNnE
12
CN0~2 ホールド時間
CNnO
2
(対 CKCL ↓ )
CNnE
13
CN0~2 セットアップ時間
CNnO
15
(対 CKSH ↓ )
CNnE
14
CN0~2 ホールド時間
CNnO
3
(対 CKSH ↓ )
CNnE
15
CKCL 遅延時間
CKCL
0
(対 CKSH ↓ )
16
VD0~9 遅延時間
VD0~9
(対 ADCLK ↑ )
17
BD0~8 セットアップ時間
BD0~8
13
(対 ADCLK ↑ )
18
BD0~8 ホールド時間
BD0~8
13
(対 ADCLK ↑ )
(注 1)設計保証。
(注 2)この AC タイミングは、全画素補正設定時のみ有効となります。
7
<MS0017-J-01>
nsec
(注 3)
nsec
(注 3)
nsec
nsec
nsec
nsec
nsec
nsec
12
nsec
C=20pF
T-13
nsec
(注 2)
T-13
nsec
(注 2)
2000/11
14
ASAHI KASEI
[AK8430]
(注 3) AC タイミング 8 番、9 番の説明
CKSH
8
9
ADCLK
CKSH
.AND.
ADCLK
(CKSH)
センサ I/F 回路
画信号 S/H
H
S
H
S
黒補正回路
S/H 部
S
H
S
H
S
H
S
H
S
H
S
H
S
H
S
H
Fig.7 サンプル・ホールドタイミング(6CH モード)
CKCL
S/H
入力信号
画信号
S/H
D/A
MUX
−
センサーI/F 回路
CDS モード
(CKSH)
（1CH 分）
S/H
−
黒補正回路
Fig.8 入力部模式図
Fig.7 ,Fig.8 の(CKSH) はセンサーI/F 回路内の画信号サンプルホールド回路(以下 S/H)を
制御する内部信号です。 (CKSH)の立ち上がりエッジは{CKSH .AND. INV(ADCLK)}の立
ち上がりエッジで作られます。一方、(CKSH)の立ち下がりエッジは CKSH の立ち下がりエッジ
で作られます。
ADCLK セットアップ時間 (8) は{CKSH .AND. INV(ADCLK)}にハザードが発生するのを
避けるために必要な時間です。
ADCLK ホールド時間 (9)は MUX の出力信号を黒補正回路がサンプリングするのに必要な
時間です。
<MS0017-J-01>
2000/11
15
ASAHI KASEI
No.
19
20
21
22
23
[AK8430]
項目
SDCLK 周期
SDCLK Low レベル幅
SDCLK High レベル幅
シリアルアクセス周期
SDIN セットアップ時間
(対 SDCLK ↑ )
SDIN ホールド時間
(対 SDCLK ↑ )
SDENB セットアップ時間
(対 SDCLK ↓ )
SDENB ホールド時間
(対 SDCLK ↓ )
SDENB High レベル幅
SDOUT 遅延時間
(対 SDCLK ↓ )
SDOUT ホールド時間
(対 SDENB ↑ )
RESETB パルス幅
24
25
26
27
28
29
30
(特記なき場合 VD,VP,VA=5V±5%,Ta=0-70°C)
備考
Min. Typ. Max. 単位
80
nsec
40
nsec
40
nsec
1360
nsec
20
nsec
ピン
SDCLK
SDCLK
SDCLK
SDCLK
SDIN
SDIN
20
nsec
SDENB
40
nsec
SDENB
40
nsec
SDENB
SDOUT
40
SDOUT
RESETB
nsec
nsec
C=20pF
0
nsec
C=20pF
20
nsec
30
コントロールレジスタ シリアル I/F タイミング
SDCLK
19
19
20 21
20 21
1
2
23 24
15
16
1
22
2
8
9
10
16
22
23 24
SDIN
SDOUT
Hi-Z
25
26 27
25
Hi-Z
29
28
SDENB
Fig.9
AK8430 へ書き込み
Fig.10
26
27
AK8430 から読み出し
リセットタイミング
30
RESETB
Fig.11 リセットタイミング
<MS0017-J-01>
2000/11
16
ASAHI KASEI
[AK8430]
CDS モードタイミング
CN0(n+1)
CN1(n+1)
CN2(n+1)
CN0(n)
CN1(n)
CN2(n)
Analog
Input
4
13
CKCL
11
14
7
12
15
6
CKSH
ADCLK
n 9
10
8
2 3
n+1
5
17 18
1
BD0~8
CN0O(n)
(CKSH)
CN2O(n)
CN1O(n)
CN1E(n)
CN0E(n)
CN2E(n)
16
VD0~9
CN0O(n-2)
CN2O(n-2)
CN1O(n-2)
CN1E(n-2)
CN0E(n-2)
CN0O(n-1)
CN2E(n-2)
注） 7 の終点は CKSH↑と ADCLK↓のどちらか遅い方になります。
Fig.12
Analog
Input
11
4
デュアル 6CH モード
CN0(n)
12
CN0(n+1)
13
7
14
CKCL
15
6
8
CKSH
9
n
n+1
10
5
ADCLK
3
2
17
1
BD0~8
18
CN0O(n)
CN0E(n)
(CKSH)
16
VD0~9
CN0O(n-5)
CN0E(n-5)
CN0O (n-4)
注） 7 の終点は CKSH↑と ADCLK↓のどちらか遅い方になります。
Fig.13
デュアル 2CH モード
<MS0017-J-01>
2000/11
17
ASAHI KASEI
[AK8430]
CN0O(n)
CN1O(n)
CN2O(n)
Analog
Input
4
7
11
12
5
n-1
6
n
10
8
n+1
9
2 3
ADCLK
14
13
15
CKCL
CKSH
CN0O(n+2)
CN1O(n+2)
CN2O(n+2)
CN0O(n+1)
CN1O(n+1)
CN2O(n+1)
n+2
17 18
1
BD0~8
CN0O(n)
(CKSH)
CN2O(n)
CN1O(n)
CN1O(n+1)
CN0O(n+1)
CN2O(n+1)
16
VD0~9
CN0O(n-4)
CN2O(n-4)
CN1O(n-4)
CN1O(n-3)
CN0O(n-3)
CN2O(n-3)
注） 7 の終点は CKSH↑と ADCLK↓のどちらか遅い方になります。
Fig.14
CN0O(n)
Analog
Input
CN0O(n+2)
CN0O(n+1)
4 7
11
12
5
n-1
CKSH
6
n
8
2
3
14
13
15
CKCL
9
n+1
n+2
10
ADCLK
17
1
BD0~8
シングル 3CH モード
CN0O(n-1)
18
CN0O(n)
CN0O(n+1)
CN0O(n+2)
(CKSH)
16
VD0~9
CN0O(n-9)
CN0O(n-8)
CN0O(n-7)
注） 7 の終点は CKSH↑と ADCLK↓のどちらか遅い方になります。
Fig.15
シングル 1CH モード
<MS0017-J-01>
2000/11
18
ASAHI KASEI
[AK8430]
ラインクランプモード タイミング
CN0(Dummy)
CN1(Dummy)
CN2(Dummy)
Analog
Input
4
13
11
14
7
CKCL
CN0(Dummy)
CN1(Dummy)
CN2(Dummy)
12
15
6
CKSH
ADCLK
Dummy 9
10
8
2 3
Dummy
5
17 18
1
BD0~8
(CKSH)
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
16
VD0~9
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
CN0(Dummy)
CN1(Dummy)
Analog CN2(Dummy)
CN0(n+1)
CN1(n+1)
CN2(n+1)
CN0(n)
CN1(n)
CN2(n)
Input
13
14
CKCL
6
CKSH
n 9
10
8
2 3
ADCLK
n+1
5
17 18
1
BD0~8
CN0O(n)
(CKSH)
CN2O(n)
CN1O(n)
CN1E(n)
CN0E(n)
CN2E(n)
16
VD0~9
CN0O(n-2)
CN2O(n-2)
CN1O(n-2)
CN1E(n-2)
CN0E(n-2)
CN2E(n-2)
注） 7 の終点は CKSH↑と ADCLK↓のどちらか遅い方になります。
Fig.16
デュアル 6CH モード (ラインクランプ)
<MS0017-J-01>
2000/11
19
ASAHI KASEI
[AK8430]
Analog
Input
11
4
CN0(Dummy)
12
13
7
CN0(Dummy)
14
CKCL
15
6
8
CKSH
9
Dummy
10
Dummy
5
ADCLK
3
2
17
18
1
BD0~8
Dummy
Dummy
Dummy
Dummy
(CKSH)
16
VD0~9
Dummy
Dummy
Analog
Input
Dummy
CN0(n)
Dummy
CN0(n+1)
13
14
CKCL
6
8
CKSH
9
n
n+1
10
5
ADCLK
3
2
17
1
BD0~8
18
CN0O(n)
CN0E(n)
(CKSH)
16
VD0~9
CN0O(n-5)
CN0E(n-5)
CN0O(n-4)
注） 7 の終点は CKSH↑と ADCLK↓のどちらか遅い方になります。
Fig.17
デュアル 2CH モード (ラインクランプ)
<MS0017-J-01>
2000/11
20
ASAHI KASEI
Analog
Input
[AK8430]
CN0O(Dummy)
CN1O(Dummy)
CN2O(Dummy)
CN0O(Dummy)
CN1O(Dummy)
CN2O(Dummy)
11 12
4
7
CN0O(n)
CN1O(n)
CN2O(n)
13
15
CN0O(n+1)
CN1O(n+1)
CN2O(n+1)
14
CKCL
6
5
9
Dummy
CKSH
2
ADCLK
8
n
10
Dummy
n+1
3
17
18
1
BD0~8
Dummy
Dummy
Dummy
Dummy
Dummy
CN2O(n-1) CN0O(n) CN1O(n) CN2O(n) CN0O(n+1)
(CKSH)
16
VD0~9
Dummy
Dummy
Dummy
Dummy
Dummy
Dummy
CN2O(n-4)
CN1O(n-3)
CN0O(n-2)
CN0O(n-3)
CN2O(n-3)
注） 7 の終点は CKSH↑と ADCLK↓のどちらか遅い方になります。
Fig.18
Analog
Input
CN (Dummy)
11 12
4
7
シングル 3CH モード (ラインクランプ)
CN (Dummy)
CN (n)
CN (n+1)
13
15
14
CKCL
6
5
CKSH
Dummy
9
10
3
n
n+1
2
8
ADCLK
1
BD0~8
17
Dummy
Dummy
18
CN (n)
CN (n+1)
(CKSH)
16
VD0~9
Dummy
Dummy
CN (n-9)
CN (n-8)
注） 7 の終点は CKSH↑と ADCLK↓のどちらか遅い方になります。
Fig.19
シングル 1CH モード (ラインクランプ)
<MS0017-J-01>
2000/11
21
ASAHI KASEI
[AK8430]
外部回路例
CDS モード時
Cs: センサ入力コンデンサ 0.01uF
AVDD
Sensor
Cs
Sensor
Sensor
VREF1
VREF2
VRNGP
VRNGN
AVDD
AVSS
TDI
BD8
BD7
BD6
BD5
BD4
BD3
BD2
BD1
BD0
DM0_O
DVSS
DVDD
VD9
VD8
VD7
VD6
VD5
PVSS
PVDD
VD4
VD3
VD2
VD1
VD0
SDOUT
CN0_O
AVSS
DM0_E
CN0_E
AVSS
DM1_O
CN1_O
AVDD
AVSS
DM1_E
CN1_E
AVSS
DM2_O
CN2_O
0.1uF
0.1uF
47kΩ
Cs
0.1uF
SDIN
SDENB
AVSS
SDCLK
RESETB
ADCLK
CKSH
CKCL
PDB
TEST
AVDD
AVSS
ATOUT_N
ATOUT_P
ATIN_N
ATIN_P
CN2_E
DM2_E
Sensor
0.1uF
Cs
0.1uF
Cs
0.1uF
0.1uF
10uF
0.1uF
Cs
Sensor
DVDD
AVDD
Cs
0.1uF
Sensor
+5V
2Ω
AVDD
DVDD
10uF
0.1uF
10uF
0.1uF
一点で接続
Fig.20 CDS モード回路例
上記は参考例です。抵抗、容量はシステムに応じて最適な値をお選び下さい。
<MS0017-J-01>
2000/11
22
ASAHI KASEI
[AK8430]
クランプモード時
Cs: センサ入力コンデンサ 0.22uF
Cd: ダミー入力コンデンサ
0.22uF
AVDD
Cd
Sensor
Cs
Sensor
Cs
Cd
0.1uF
Cd
DM0_O
VREF1
VREF2
VRNGP
VRNGN
AVDD
AVSS
TDI
BD8
BD7
BD6
BD5
BD4
BD3
BD2
BD1
BD0
0.1uF
SDIN
AVSS
Cd
0.1uF
47kΩ
Sensor
Cs
DVSS
DVDD
VD9
VD8
VD7
VD6
VD5
PVSS
PVDD
VD4
VD3
VD2
VD1
VD0
SDOUT
CN0_O
AVSS
DM0_E
CN0_E
AVSS
DM1_O
CN1_O
AVDD
AVSS
DM1_E
CN1_E
AVSS
DM2_O
CN2_O
SDENB
Cs
0.1uF
SDCLK
RESETB
ADCLK
CKSH
CKCL
PDB
TEST
AVDD
AVSS
ATOUT_N
ATOUT_P
ATIN_N
ATIN_P
CN2_E
DM2_E
Sensor
Cd
0.1uF
Sensor
0.1uF
0.1uF
10uF
0.1uF
Cd
Cs
DVDD
AVDD
Cs
0.1uF
Sensor
+5V
2Ω
AVDD
DVDD
10uF
0.1uF
10uF
0.1uF
一点で接続
Fig.21 クランプモード回路例
上記は参考例です。抵抗、容量はシステムに応じて最適な値をお選び下さい。
<MS0017-J-01>
2000/11
23
ASAHI KASEI
[AK8430]
パッケージ寸法
1.70 Max
12.0±0.3
1.40
10
0.10±0.10
48
33
32
12.0±0.3
49
64
17
1
0.5
16
0.17±0.05
0.21±0.05
0.10 M
1.0
0°~10°
0.10
0.45±0.2
マーキング
(1) 1 ピン表示 (面取りした角が 1 ピン)
(2) 旭化成マイクロシステム ロゴ
(3) マーケティングコード : AK8430
(4) デートコード : XXXXXXX (7 桁)
上位 4 桁 : 週コード
下位 3 桁 : 社内管理コード
(5) 生産国名表示 : JAPAN
AKM
AK8430
XXXXXXX
JAPAN
<MS0017-J-01>
2000/11
24
ASAHI KASEI
[AK8430]
重要な注意事項
● 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更する
ことがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを
弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。
● 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の
権利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
● 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資（役務を含む）に該当する
場合、輸出する際に同法に基づく輸出許可が必要です。
● 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不
良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想される
ような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取
締役の書面による同意をお取り下さい。
● この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害
等の責任を一切負うものではありませんのでご了承下さい。
● お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用
から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
<MS0017-J-01>
2000/11
25