AKM AKD4552 3v 96khz 24bit codec Datasheet

ASAHI KASEI
[AK4552]
AK4552
3V 96kHz 24Bit ∆Σ CODEC
概
要
AK4552はディジタルオーディオ機器用に開発された低電圧24bit 96kHz対応 A/D, D/Aコンバータです。
スイッチト・キャパシタフィルタ(SCF)技術の採用によりクロックジッタによる、S/Nの劣化はほとん
どありません。アナログ入出力はシングルエンドになっており、外付け部品をほとんど必要としません。
また、AK4552は16pin TSSOPパッケージを採用しており、機器の小型化には最適です。
特
長
o DC-offset キャンセル用HPF内蔵 (fc=3.4Hz@fs=44.1kHz)
o シングルエンドADC
- S/(N+D): 89dB@VA=3.0V
- Dynamic Range, S/N: 97dB@VA=3.0V
o シングルエンドDAC
- ディエンファシス内蔵 (32kHz, 44.1kHz, 48kHz対応)
- S/(N+D): 88dB@VA=3.0V
- Dynamic Range, S/N: 100dB@VA=3.0V
o オーディオデータI/Fフォーマット: MSB First, 2’s Compliment
- ADC: 24bit 前詰め, DAC: 24bit 後詰め
o 入出力レベル: ADC = 1.85Vpp@VA=3.0V
DAC = 1.75Vpp@VA=3.0V
o サンプリングレート: 8kHz ∼ 50kHz (通常速)
50kHz ∼ 100kHz (2倍速, 2倍速モニタ)
100kHz ∼ 200kHz (4倍速モニタ)
o マスタクロック: 256fs, 384fs, 512fs or 768fs@通常速
256fs or 384fs@2倍速
128fs or 192fs@2倍速モニタ
64fs, 96fs, 128fs or 192fs@4倍速モニタ
o 電源電圧: 2.4 ∼ 4.0V
o 消費電流: 14mA
o Ta = -40 ∼ 85℃
o 超小型パッケージ: 16pin TSSOP
VA
LIN
RIN
VCOM
VSS
VD
∆Σ
Modulator
Decimation
Filter
∆Σ
Modulator
Decimation
Filter
Clock
Divider
MCLK
LRCK
BCLK
Serial I/O
Interface
Common Voltage
SDTO
SDTI
DEM0
LOUT
ROUT
LPF
∆Σ
Modulator
LPF
∆Σ
Modulator
8X
DEM1
Interpolator
8X
Interpolator
MS0055-J-01
PDN
2001/02
-1-
ASAHI KASEI
[AK4552]
n オーダリングガイド
-40 ∼ +85°C
AK4552用評価ボード
AK4552VT
AKD4552
16pin TSSOP (0.65mm pitch)
n ピン配置
RIN
1
16
ROUT
LIN
2
15
LOUT
VSS
3
14
VCOM
VA
4
13
PDN
VD
5
12
BCLK
DEM0
6
11
MCLK
DEM1
7
10
LRCK
SDTO
8
9
SDTI
Top
View
ピン／機能
No.
ピン名称
1
2
3
4
5
6
7
8
9
10
11
12
RIN
LIN
VSS
VA
VD
DEM0
DEM1
SDTO
SDTI
LRCK
MCLK
BCLK
I
I
I
I
O
I
I
I
I
13
PDN
I
14
15
16
VCOM
LOUT
ROUT
O
O
O
機
I/O
能
Rch アナログ入力ピン
Lch アナログ入力ピン
グランドピン
アナログ電源ピン
ディジタル電源ピン
ディエンファシスコントロールピン
ディエンファシスコントロールピン
オーディオシリアルデータ出力ピン
オーディオシリアルデータ入力ピン
L/Rチャネルクロックピン
マスタクロック入力ピン
オーディオシリアルデータクロックピン
ADC & DAC パワーダウン & リセットモードピン
“L”：パワーダウンモード。電源ON時は必ず一度リセットして下さい。
コモン電圧出力ピン, 0.45 x VA
Lch アナログ出力ピン
Rch アナログ出力ピン
MS0055-J-01
2001/02
-2-
ASAHI KASEI
[AK4552]
絶対最大定格
(VSS=0V; 注 1)
パラメータ
電源電圧
アナログ電源
ディジタル電源
入力電流 (電源ピンを除く)
アナログ入力電圧 (LIN, RIN pin)
ディジタル入力電圧 (LIN, RIN pin以外の入力ピ
ン)
動作周囲温度
保存温度
Symbol
VA
VD
IIN
VINA
min
-0.3
-0.3
-0.3
max
4.6
4.6
±10
VA+0.3
Units
V
V
mA
V
VIND
-0.3
VD+0.3
V
Ta
Tstg
-40
-65
85
150
°C
°C
注 1. 電圧はすべてグランドピンに対する値です。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は保証さ
れません。
推奨動作条件
(VSS=0V; 注 1)
パラメータ
アナログ電源 (VA pin)
電源電圧
ディジタル電源 (VD pin) (注
2)
Symbol
min
typ
max
Units
VA
VD
2.4
2.4 or VA-0.3
3.0
3.0
4.0
VA
V
V
注 1. 電圧はすべてグランドピンに対する値です。
注 2. min値は、2.4VまたはVA-0.3Vのどちらか高い方の値です。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分
ご注意下さい。
MS0055-J-01
2001/02
-3-
ASAHI KASEI
[AK4552]
アナログ特性
(特記なき場合は Ta=25°C; VA, VD=3.0V; VSS=0V; Signal Frequency=1kHz; BCLK=64fs; 24bit Data;
Measurement frequency=10Hz ∼ 20kHz at fs=44.1kHz, 20Hz ∼ 40kHz at fs=96kHz)
パラメータ
min
typ
max
ADCアナログ入力特性: (注 3)
24
分解能
S/(N+D)
(-0.5dB Input)
fs=44.1kHz
80
89
fs=96kHz
80
89
D-Range
(-60dB Input)
fs=44.1kHz, A-weighted
90
97
fs=96kHz
87
94
fs = 96kHz, A-weighted
100
S/N
fs=44.1kHz, A-weighted
90
97
fs=96kHz
87
94
fs=96kHz, A-weighted
100
90
110
チャネル間アイソレーション
0.2
0.5
チャネル間ゲインミスマッチ
1.65
1.85
2.05
入力電圧
(注 4)
入力インピーダンス
fs=44.1kHz
20
34
fs=96kHz
14
24
DACアナログ出力特性:
24
分解能
S/(N+D)
(0dB Output)
fs=44.1kHz
78
88
fs=96kHz
75
85
D-Range
(-60dB Output) fs=44.1kHz, A-weighted
92
100
fs=96kHz
88
96
fs=96kHz, A-weighted
100
S/N
fs=44.1kHz, A-weighted
92
100
fs=96kHz
88
96
fs=96kHz, A-weighted
100
90
110
チャネル間アイソレーション
0.2
0.5
チャネル間ゲインミスマッチ
1.56
1.75
1.94
出力電圧
(注 4)
10
負荷抵抗
30
負荷容量
電源
Units
Bits
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
Vpp
kΩ
kΩ
Bits
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
Vpp
kΩ
pF
電源電流 (VA+VD)
Power up
PDN= “H”
14
18
10
fs=44.1kHz
fs=96kHz
Power down (注 5)
PDN= “L”
21
27
100
mA
mA
µA
注 3. ADCのオフセットは内部のHPFで除去されます。
注 4. ADC, DACの入出力電圧はVAに比例します。(ADC=0.617 x VA, DAC=0.583 x VA)
注 5. パワーダウン時、クロック(MCLK, BCLK, LRCK)を含むすべてのディジタル入力ピンはVDあるいはVSS
に固定した場合の値です。ただし、PDNはVSSに固定です。
MS0055-J-01
2001/02
-4-
ASAHI KASEI
[AK4552]
フィルタ特性
(Ta=25°C; VA, VD=2.4 ∼ 4.0V; fs=44.1kHz; DEM0=“1”, DEM1=“0”)
パラメータ
Symbol
min
ADC部ディジタルフィルタ (LPF):
PB
0
通過域
(注 6)
±0.1dB
-1.0dB
-3.0dB
SB
27.0
阻止域
(注 6)
PR
通過域リップル
SA
65
阻止域減衰量
GD
群遅延
(注 7)
群遅延歪
∆GD
ADC部ディジタルフィルタ (HPF):
周波数応答
(注 6)
-3dB
FR
-0.5dB
-0.1dB
DAC部ディジタルフィルタ:
通過域
(注 6)
±0.1dB
-6.0dB
PB
typ
max
Units
17.4
17.0
0
kHz
kHz
kHz
kHz
dB
dB
1/fs
µs
3.4
10
22
Hz
Hz
Hz
20.0
21.1
±0.1
0
20.0
15.4
0
kHz
kHz
kHz
dB
dB
1/fs
µs
±0.5
±1.0
dB
dB
22.05
SB
阻止域
(注 6)
PR
通過域リップル
SA
阻止域減衰量
GD
群遅延
(注 7)
群遅延歪
∆GD
DAC部ディジタルフィルタ + アナログフィルタ:
振幅特性
0 ∼ 20.0kHz
FR
0 ∼ 40.0kHz
(注 8)
24.1
±0.06
43
注 6. 各振幅特性の周波数はfs(システムサンプリングレート)に比例します。
例えば、PB=20.0kHz(@ADC : -1.0dB, DAC : -0.1dB)は0.454 x fsです。
注 7. ディジタルフィルタによる演算遅延で、ADC部はアナログ信号が入力されてから両チャネルの24bitデー
タが出力レジスタにセットされるまでの時間です。DAC部は24bitデータが入力レジスタにセットされて
からアナログ信号が出力されるまでの時間です。
注 8. fs=96kHz時。
DC特性
(Ta=25°C; VA, VD=2.4 ∼ 4.0V)
パラメータ
ハイレベル入力電圧
ローレベル入力電圧
ハイレベル出力電圧
(Iout= -20µA)
ローレベル出力電圧
(Iout= 20µA)
入力リーク電流
Symbol
VIH
VIL
VOH
VOL
Iin
MS0055-J-01
min
70%VD
VD-0.1
-
typ
-
max
30%VD
0.1
±10
Units
V
V
V
V
µA
2001/02
-5-
ASAHI KASEI
[AK4552]
スイッチング特性
(Ta=25°C; VA, VD=2.4 ∼ 4.0V; CL=20pF)
パラメータ
Master Clock Timing
Frequency
Pulse Width Low
Pulse Width High
LRCK Frequency
Normal Speed
Double Speed
Quad Speed
Duty Cycle
Serial Interface Timing
BCLK Period
Normal Speed
Double Speed
Quad Speed
BCLK Pulse Width Low
Pulse Width High
LRCK Edge to BCLK “↑”
(注 9)
BCLK “↑” to LRCK Edge
(注 9)
LRCK Edge to SDTO (MSB)
BCLK “↓” to SDTO
SDTI Hold Time
SDTI Setup Time
Reset Timing
PDN Pulse Width
PDN “↑” to SDTO Valid
(注 10)
Symbol
min
fCLK
tCLKL
tCLKH
typ
max
Units
2.048
10
10
38.4
MHz
ns
ns
fsn
fsd
fsq
Duty
8
50
100
45
50
100
200
55
kHz
kHz
kHz
%
tBCK
tBCK
tBCK
tBCKL
tBCKH
tLRB
tBLR
tDLR
tDBS
tSDH
tSDS
1/96fsn
1/64fsd
1/64fsq
33
33
20
20
tPW
tPWV
150
40
40
20
20
2081
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
1/fs
注 9. この規格値は LRCKのエッジとBCLKの“↑”が重ならないように規定しています。
注 10. PDNを立ち上げてからの LRCKクロックの“↑”の回数です。
MS0055-J-01
2001/02
-6-
ASAHI KASEI
[AK4552]
n タイミング波形
1/fCLK
VIH
VIL
MCLK
tCLKH
tCLKL
1/fs
VIH
VIL
LRCK
tBCK
VIH
VIL
BCLK
tBCKH
tBCKL
図 1. クロックタイミング
VIH
VIL
LRCK
tBLR
tLRB
VIH
VIL
BCLK
tDLR
tDBS
SDTO
50%VD
tSDS
tSDH
VIH
VIL
SDTI
図 2. オーディオデータ入出力タイミング
tPW
PDN
VIL
tPWV
SDTO
50%VD
図 3. リセットタイミング
MS0055-J-01
2001/02
-7-
ASAHI KASEI
[AK4552]
機能説明
n システムクロック
MCLKピンに入力されるクロックとサンプリングレートとの関係は表 1で示されます。通常速、2倍速、4倍速
の切り替えは自動検出され、入力されるMCLKにより表2で示される動作をします。2倍速動作時には、通常
出力と1/2間引き出力があります。1/2間引きが選択された場合、ADCは“L”を出力しますがパワーダウンはさ
れません。また、4倍速動作時には、通常出力はありませんが1/2, 1/4間引き出力があります。1/2, 1/4間引きの
場合、ADCは“L”を出力しますがパワーダウンはされません。サンプリングクロック(LRCK)はMCLKと同期す
る必要はありますが位相を合わせる必要はありません。*fsはサンプリングレートです。
動作中にクロックを切り替える場合は、PDNピンでリセットして下さい。また、切り替えた時にクロックが
止まる可能性がある場合はパワーダウン状態にして下さい。
パワーダウン時(PDN = “L”)以外は、各外部クロック(MCLK, BCLK, LRCK)を止めてはいけません。これらの
クロックが供給されない場合、内部にダイナミックなロジックを使用しているため、過電流が流れ、動作が
異常になる可能性があります。
MCLK
64fs
96fs
128fs
192fs
256fs
384fs
512fs
768fs
MCLK
64fs
96fs
128fs
192fs
256fs
384fs
512fs
768fs
通常速
2倍速
(fs=44.1kHz)
(fs=88.2kHz)
N/A
N/A
N/A
N/A
N/A
11.2896MHz
N/A
16.9344MHz
11.2896MHz
22.5792MHz
16.9344MHz
33.8688MHz
22.5792MHz
N/A
33.8688MHz
N/A
表 1. マスタクロック周波数例
4倍速
(fs=176.4kHz)
11.2896MHz
16.9344MHz
22.5792MHz
33.8688MHz
N/A
N/A
N/A
N/A
通常速
2倍速
4倍速
ADC
N/A
N/A
“L”出力
DAC
N/A
N/A
1/4間引き
ADC
N/A
N/A
“L”出力
DAC
N/A
N/A
1/4間引き
ADC
N/A
“L”出力
“L”出力
DAC
N/A
1/2間引き
1/2間引き
ADC
N/A
“L”出力
“L”出力
DAC
N/A
1/2間引き
1/2間引き
ADC
O
O
N/A
DAC
O
O
N/A
ADC
O
O
N/A
DAC
O
O
N/A
ADC
O
N/A
N/A
DAC
O
N/A
N/A
ADC
O
N/A
N/A
DAC
O
N/A
N/A
表 2. マスタクロック周波数とADC/DACの動作
* 表中、O印は通常出力、N/AはNot availableです。
MS0055-J-01
2001/02
-8-
ASAHI KASEI
[AK4552]
• 間引き時のDAC内部のデータ処理について
図4を参照して下さい。1/2間引きはLRCKの2周期に1回データを取り込み、1/4間引きはLRCKの4周期に1回デ
ータを取り込みます。従って、1/2間引き時のアナログ出力はfs/2の帯域までの信号のみが出力され、1/4間引
き時のアナログ出力はfs/4の帯域までの信号のみが出力されます。
LRCK
SDTI
Input Data
Lch
Rch
Lch
Rch
Lch
Rch
Lch
Rch
Lch
Rch
24bit, LSB justified
Normal Output
24bit, LSB justified
SDTI
1/2 Decimation
SDTI
1/4 Decimation
24bit, LSB justified
24bit, LSB justified
図 4. 間引き時のDAC内部のデータ処理について
MS0055-J-01
2001/02
-9-
ASAHI KASEI
[AK4552]
n オーディオデータI/Fフォーマット
オーディオデータフォーマットはBCLKとLRCKを使ってSDTI/SDTOピンから入出力されます。データフォー
マットは2’sコンプリメントのMSBファーストです。
LRCK
0
1
2
8
9
10
24
21
31
0
1
2
8
9
10
24
21
31
0
1
BCLK(64fs)
SDTO(o)
SDTI(i)
23 22
16 15 14
Don’t Care
23:MSB, 0:LSB
23 22
23 22
0
12 11
1
0
16 15 14
Don’t Care
Lch Data
23 22
0
12 11
23
1
0
Rch Data
図 5. オーディオデータI/Fフォーマット
n ディエンファシスフィルタ
DACはIIRフィルタによる3周波数(32kHz, 44.1kHz, 48kHz)対応のディエンファシスフィルタ(50/15µs特性)を内
蔵しています。入力データに対してDEM0, DEM1ピンで選択された周波数のディエンファシスフィルタが有
効になります。ディエンファシスはDEM0=“1”, DEM1=“0”で無効にできます。
DEM1
DEM0
Mode
0
0
44.1kHz
0
1
OFF
1
0
48kHz
1
1
32kHz
表 3. ディエンファシスフィルタコントロール
n ディジタルHPF
ADCはDCオフセットキャンセル用のHPFを内蔵しています。HPFのカットオフ周波数は3.4Hz(@fs=44.1kHz)
で、20Hzの時 -0.12dBです。これは、サンプリング周波数(fs)に比例します。
MS0055-J-01
2001/02
- 10 -
ASAHI KASEI
[AK4552]
n パワーダウンとリセット
AK4552のADCとDACはパワーダウンピン(PDN)を“L”にすることでパワーダウンでき、この時、同時に各ディ
ジタルフィルタがリセットされます。パワーダウンピンによるリセットは電源投入時に必ず一度行って下さ
い。ADCの場合、パワーダウンモードが解除されると初期化サイクルが開始されます。そのため、出力デー
タSDTOは2081 x LRCKサイクル後確定します。DACにはこの初期化動作はありません。図6に電源立ち上げ
シーケンスを示します。
PDN
2081/fs
ADC Internal
State
Normal Operation
DAC Internal
State
Normal Operation
Power-down
Init Cycle
Normal Operation
Normal Operation
Power-down
GD
GD
ADC In
(Analog)
ADC Out
(Digital)
“0”data
Idle Noise
DAC In
(Digital)
“0”data
GD
DAC Out
(Analog)
Idle Noise
GD
(1)
(1)
Clock In
MCLK,LRCK,BCLK
The clocks may be stopped.
External
Mute
Mute ON
図 6. パワーアップシーケンス
(1) PDN = “↓ ↑”で若干のノイズが出力されます。ノイズが問題になる場合はアナログ出力を外部でミュ
ートして下さい。
MS0055-J-01
2001/02
- 11 -
ASAHI KASEI
[AK4552]
システム設計
システム接続例を図7に示します。具体的な回路と測定例については評価用ボード(AKD4552)を参照して下さ
い。
10u 0.1u
2.4V ~ 4.0V
Analog Supply
+
+
10Ω
Mode
Control
1 RIN
ROUT 16
2 LIN
LOUT 15
3 VSS
VCOM 14
4 VA
5 VD
AK4552
+
1u
0.1u
PDN 13
Reset
BCLK 12
10u 0.1u
6 DEM0
MCLK 11
7 DEM1
LRCK 10
8 SDTO
SDTI 9
Audio
Controller
図 7. システム接続図
注:
- LOUT/ROUTが容量性負荷を駆動する場合は直列に抵抗を入れて下さい。
- VCOMの電解コンデンサの容量は電源の低周波ノイズの大きさに依存します。
MS0055-J-01
2001/02
- 12 -
ASAHI KASEI
[AK4552]
1. グランドと電源のデカップリング
電源とグランドの取り方については十分注意して下さい。通常、VAはシステムのアナログ電源を、VDには
VAから10Ωの抵抗を介した電源を供給します。もし、VAとVDが別電源で供給されても、電源立ち上げシー
ケンスを考慮する必要はありません。VSSはアナロググランドに接続して下さい。システムのグランドはアナ
ログとディジタルで分けて配線し、PCボード上の電源に近い所で接続して下さい。小容量のデカップリング
コンデンサはなるべく電源ピンの近くに接続して下さい。
2. 内蔵基準電圧
VAピンに入力される電圧がアナログ入出力レンジを設定します。通常、VAとVSSピン間に0.1µFのセラミッ
クコンデンサを接続します。VCOMはアナログ信号のコモン電圧及び基準電圧として使われます。このピン
には高周波ノイズを除去するために1µF (typ; max: 2.2µF)程度の電解コンデンサと並列に0.1µFのセラミックコ
ンデンサをVSSピンとの間に接続して下さい。特に、セラミックコンデンサはピンにできるだけ近づけて接続
して下さい。VCOMピンは当LSI専用のピンですので、他の回路へ接続しないで下さい。また、ディジタル信
号、特にクロックは変調器へのカップリングを避けるため VA, VD, VCOMピンからできるだけ離して下さい。
3. アナログ入力
ADC入力はシングルエンドになっており、内部でVCOMにバイアスされています。入力レンジは0.617 x VA
Vpp (typ)です。出力コードのフォーマットは2’sコンプリメント(2の補数)で、正のフルスケール以上の入力電
圧に対しては7FFFFFH(@24bit)、負のフルスケール以下に対しては800000H(@24bit)、無入力時の理想値は
000000H(@24bit)です。
AK4552は64fsでアナログ入力をサンプリングします。ディジタルフィルタは、64fsの整数倍付近の帯域を除
く阻止域以上のノイズをすべて除去します。AK4552は64fs付近のノイズを減衰させるためにアンチェリアジ
ングフィルタ(RCフィルタ)を内蔵しています。
4. アナログ出力
DAC出力はシングルエンドになっており、出力レンジはVCOM電圧を中心に0.583 x VA Vpp (typ)です。入力
コードのフォーマットは2’sコンプリメント(2の補数)で、7FFFFFH(@24bit)に対しては正のフルスケール、
800000H(@24bit)に対しては負のフルスケール、000000H(@24bit)での理想値はVCOM電圧が出力されます。
∆Σ変調器が発生する帯域外ノイズ(シェーピングノイズ)が気になる場合は、外付けのフィルタで減衰させて
下さい。
アナログ出力はVCOM+数mV程度のDCオフセットを持つため、通常の使用ではコンデンサでDC成分をカット
します。
MS0055-J-01
2001/02
- 13 -
ASAHI KASEI
[AK4552]
パッケージ
16pin TSSOP (Unit: mm)
5.0
16
1.10max
9
4.4
6.4±0.2
A
1
0.22±0.1
8
0.17±0.05
0.65
0.1±0.1
0.5±0.2
Detail A
Seating Plane
0.10
0∼10°
n 材質・メッキ仕様
パッケージ材質:
リードフレーム材質:
リードフレーム処理:
エポキシ系樹脂
銅
半田メッキ
MS0055-J-01
2001/02
- 14 -
ASAHI KASEI
[AK4552]
マーキング
AKM
4552VT
XXYYY
1)
2)
3)
4)
Pin #1 indication
Date Code : XXYYY (5 digits)
XX:
lot#
YYY: Date Code
Marketing Code : 4552VT
Asahi Kasei Logo
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更する
ことがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであること
を弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の
権利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、
輸出する際に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不
良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想される
ような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表
取締役の書面による同意をお取り下さい。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害
等の責任を一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用
から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
MS0055-J-01
2001/02
- 15 -