1024/256位、1%电阻容差误差、 I2C接口和50-TP存储器数字变阻器 AD5272/AD5274 功能框图 产品特性 VDD 单通道、1024/256位分辨率 标称电阻：20 kΩ、50 kΩ、100 kΩ 标称电阻容差误差：±1%(最大值) POWER-ON RESET 50次可编程(50-TP)游标存储器 AD5272/AD5274 可变电阻器模式下的温度系数：5 ppm/℃ 2.7 V至5.5 V单电源供电 双电源供电：±2.5 V至±2.75 V(交流或双极性工作模式) SDA I2C兼容接口 游标设置回读功能 RDAC REGISTER SCL I2C SERIAL INTERFACE W 50-TP MEMORY BLOCK ADDR 上电后采用50-TP存储器数据刷新 A 10/8 RESET 紧凑型MSOP、10引脚、3 mm × 4.9 mm × 1.1 mm封装 VSS 应用 EXT_CAP GND 08076-001 超薄LFCSP、10引脚、3 mm × 3 mm × 0.8 mm封装 图1. 机械变阻器的替代产品 运算放大器：可变增益控制 仪器仪表：增益、失调电压调整 可编程电压至电流转换 可编程滤波器、延迟、时间常数 可编程电源 传感器校准 概述 AD5272/AD52741分别是单通道1024/256位数字变阻器，集 AD5272/AD5274的游标设置可通过I2C兼容型数字接口控 业界领先的可变电阻性能与非易失性存储器(NVM)于一 制。将电阻值编程写入50-TP存储器之前，可进行无限次 体，采用紧凑型封装。 调整。这些器件不需要任何外部电压源来帮助熔断熔丝， 这些器件的端到端电阻容差误差小于1%，并提供50次可编 程(50-TP)存储器。 并提供50次永久编程的机会。在50-TP激活期间，一个永 久熔断熔丝指令会将游标位置固定(类似于将环氧树脂涂在 机械式调整器上)。 业界领先的保证低电阻容差误差特性可以简化开环应用， 以及精密校准与容差匹配应用。 AD5272/AD5274提供3 mm × 3 mm、10引脚LFCSP和10引脚 MSOP两种封装。保证工作温度范围为−40°C至+125°C的扩 展工业温度范围。 1 受美国专利7688240号保护。 Rev. D Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2009–2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提 供的最新英文版数据手册。 AD5272/AD5274 目录 特性.................................................................................................... 1 移位寄存器 ............................................................................... 18 应用.................................................................................................... 1 写操作 ........................................................................................ 19 功能框图 ........................................................................................... 1 读操作 ........................................................................................ 20 概述.................................................................................................... 1 RDAC寄存器 ............................................................................ 21 修订历史 ........................................................................................... 2 50-TP存储器模块 .................................................................... 21 技术规格 ........................................................................................... 3 写保护 ........................................................................................ 21 电气特性—AD5272 ................................................................... 3 50-TP存储器写应答轮询 ....................................................... 23 电气特性—AD5274 ................................................................... 5 复位 ............................................................................................ 23 接口时序规格 ............................................................................. 7 电阻性能模式 ........................................................................... 23 绝对最大额定值.............................................................................. 9 关断模式.................................................................................... 23 热阻 .............................................................................................. 9 RDAC架构................................................................................. 23 ESD警告....................................................................................... 9 对可变电阻进行编程.............................................................. 23 引脚配置和功能描述 ................................................................... 10 EXT_CAP电容.......................................................................... 24 典型性能参数 ................................................................................ 11 端电压范围 ............................................................................... 24 测试电路 ......................................................................................... 17 上电时序.................................................................................... 24 工作原理 ......................................................................................... 18 外形尺寸 ......................................................................................... 25 串行数据接口 ........................................................................... 18 订购指南.................................................................................... 25 修订历史 2013年3月—修订版C至修订版D 2010年3月—修订版0至修订版A 表1中的电阻噪声密度(R AW = 20 kΩ)从50 nV/√Hz变为 更改产品标题和概述部分 ............................................................ 1 13 nV/√Hz........................................................................................ 4 更改工作原理部分 ....................................................................... 15 表4中的电阻噪声密度(R AW = 20 kΩ)从50 nV/√Hz变为 2009年10月-版本0：初始版 13 nV/√Hz ........................................................................................ 6 更新“外形尺寸”............................................................................. 25 2010年11月—修订版B至修订版C 更改图24 ......................................................................................... 14 2010年5月—修订版A至修订版B 增加LFCSP封装.........................................................................通篇 OTP更改为50-TP ......................................................................通篇 更改“产品特性”部分和“应用”部分 ............................................ 1 增加尾注1......................................................................................... 1 更改表1 ............................................................................................. 3 增加表3 ............................................................................................. 4 更改表4 ............................................................................................. 5 增加表6 ............................................................................................. 6 更改表8和表9 .................................................................................. 9 增加图5 ........................................................................................... 10 表10增加裸露焊盘注释............................................................... 10 更改典型性能参数 ....................................................................... 11 更改“电阻性能模式”部分 ........................................................... 23 更新“外形尺寸”............................................................................. 25 更改“订购指南”............................................................................. 26 Rev. D | Page 2 of 28 AD5272/AD5274 技术规格 电气特性—AD5272 除非另有说明，VDD = 2.7 V至5.5 V，VSS = 0 V；VDD = 2.5 V至2.75 V，VSS = −2.5 V至−2.75 V；−40°C < TA < +125°C。 表1. 参数 直流特性—可变电阻器模式 分辨率 电阻积分非线性2, 3 电阻差分非线性2 标称电阻容差 R-Perf模式4 正常模式 电阻温度系数5, 6 游标电阻 电阻端 端电压范围5, 7 电容5 A 电容5 W 共模漏电流5 数字输入 输入逻辑5 高 低 输入电流 输入电容5 数字输出 输出电压5 高 低 三态漏电流 输出电容5 电源 单电源电压范围 双电源电压范围 电源电流 正 负 50-TP存储电流5, 8 正 负 50-TP读取电流5, 9 正 负 功耗10 符号 测试条件/注释 最小值 R-INL RAW= 20 kΩ, |VDD − VSS| = 3.0 V至5.5 V RAW= 20 kΩ, |VDD − VSS| = 2.7 V至3.0 V RAW= 50 kΩ和100 kΩ 10 −1 −1 −1 −1 参见表2和表3 −1 R-DNL 代码 = 满量程 代码 = 零电平 典型值1 最大值 单位 +1 +1.5 +1 +1 ±0.5 ±15 5 35 VSS f = 1 MHz，针对GND测量，代码 = 半量程 f = 1 MHz，针对GND测量，代码 = 半量程 V A = VW VINH VINL IIN CIN VOH VOL +1 70 VDD 90 40 50 2.0 0.8 ±1 5 RPULL_UP = 2.2 kΩ至V DD RPULL_UP = 2.2 kΩ至V DD VDD = 2.7 V至5.5 V, VSS = 0 V VDD = 2.5 V至2.75 V, VSS = −2.5 V至−2.75 V VDD − 0.1 2.7 ±2.5 5.5 ±2.75 V V 1 µA µA 4 −4 IDD_OTP_READ ISS_OTP_READ mA mA 500 −500 VIH = VDD 或VIL = GND Rev. D | Page 3 of 28 V V µA pF V V µA pF −1 IDD_OTP_STORE ISS_OTP_STORE V pF pF nA 0.4 0.6 +1 5 IDD ISS % % ppm/°C Ω V −1 VSS = 0 V 位 LSB LSB LSB LSB 5.5 µA µA µW AD5272/AD5274 参数 电源抑制比5 动态特性5, 11 带宽 总谐波失真 电阻噪声密度 符号 PSRR 测试条件/注释 ∆VDD/∆VSS = ±5 V ± 10% RAW = 20 kΩ RAW = 50 kΩ RAW = 100 kΩ 最小值 −3 dB，RAW = 10 kΩ，W端，参见图41 RAW = 20 kΩ RAW = 50 kΩ RAW = 100 kΩ VA = 1 V rms，f = 1 kHz，代码 = 半量程 RAW = 20 kΩ RAW = 50 kΩ RAW = 100 kΩ 代码 = 半量程，TA = 25°C，f = 10 kHz RAW = 20 kΩ RAW = 50 kΩ RAW = 100 kΩ 典型值1 最大值 单位 dB −66 −55 −75 −67 −78 −70 kHz 300 120 60 dB −90 −88 −85 nV/√Hz 13 25 32 典型特性代表25°C、VDD = 5 V且VSS = 0 V时的读数平均值。 电阻位置非线性误差(R-INL)是指在最大电阻和最小电阻游标位置之间测得的值与理想值的偏差。R-DNL衡量连续抽头位置之间相对于理想位置的相对阶跃 变化。 3 每个代码的最大电流由IAW = (VDD − 1)/RAW定义。 4 电阻性能模式和R-Perf模式这两个术语可以互换使用。参见“电阻性能模式”部分。 5 通过设计保证，但未经生产测试。 6 详见图24。 7 电阻端A和电阻端W彼此没有极性限制。双电源供电支持以地为参考的双极性信号调整。 8 与工作电流不同，熔丝编程的电源电流持续约55 ms。 9 与工作电流不同，熔丝读取的电源电流持续约500 ns。 10 PDISS可通过(IDD × VDD) + (ISS × VSS)计算。 11 所有动态特性均采用VDD = +2.5 V、VSS = −2.5 V。 1 2 表2. AD5272电阻性能模式代码范围 每个代码的电阻容差 电阻容差 1%电阻容差 2%电阻容差 3%电阻容差 |VDD − VSS| = 4.5 V至5.5 V |VDD − VSS| = 2.7 V至4.5 V 从0x078到0x3FF 从0x037到0x3FF 从0x028到0x3FF 从0x0BE到0x3FF 从0x055到0x3FF 从0x037到0x3FF 表3. AD5272 50 kΩ和100 kΩ电阻性能模式代码范围 每个代码的电阻容差 电阻容差 1%电阻容差 2%电阻容差 3%电阻容差 RAW = 50 kΩ RAW = 100 kΩ 从0x078到0x3FF 从0x055到0x3FF 从0x032到0x3FF 从0x04B到0x3FF 从0x032到0x3FF 从0x019到0x3FF Rev. D | Page 4 of 28 AD5272/AD5274 电气特性—AD5274 除非另有说明，VDD = 2.7 V至5.5 V，VSS = 0 V；VDD = 2.5 V至2.75 V，VSS = −2.5 V至−2.75 V；−40°C < TA < +125°C。 表4. 参数 直流特性— 可变电阻器模式 分辨率 电阻积分非线性2, 3 电阻差分 非线性2 R-Perf 模式4 正常模式 电阻温度 系数5, 6 游标电阻 电阻端 端电压范围5, 7 电容5 A 电容5 W 共模漏 电流5 数字输入 输入逻辑5 高 低 输入电流 输入电容5 数字输出 输出电压5 高 低 三态漏电流 输出电容5 电源 单电源电压范围 双电源电压范围 电源电流 正 负 OTP存储电流5, 8 正 负 OTP读取电流5, 9 正 负 功耗10 电源抑制比5 符号 测试条件/注释 最小值 典型值1 最大值 8 −1 −1 R-INL R-DNL +1 代码 = 满量程 % % ppm/°C 代码 = 零电平 35 70 Ω VDD V pF pF nA VSS f = 1 MHz，针对GND测量，代码 = 半量程 f = 1 MHz，针对GND测量，代码 = 半量程 V A = VW VINH VINL IIN CIN VOH VOL 90 40 50 2.0 0.8 ±1 5 RPULL_UP = 2.2 kΩ至VDD RPULL_UP = 2.2 kΩ至VDD VDD = 2.7 V至5.5 V, VSS = 0 V VDD = 2.5 V至2.75 V, VSS = −2.5 V至−2.75 V VDD − 0.1 0.4 0.6 +1 V V µA pF 5.5 ±2.75 V V 1 µA µA 5 VSS = 0 V 2.7 ±2.5 IDD ISS −1 IDD_OTP_STORE ISS_OTP_STORE 4 −4 IDD_OTP_READ ISS_OTP_READ mA mA 500 −500 VIH = VDD 或V IL = GND ∆VDD/∆VSS = ±5 V ± 10% RAW = 20 kΩ RAW = 50 kΩ RAW = 100 kΩ Rev. D | Page 5 of 28 V V µA pF V −1 电源抑制比 (PSRR) 位 LSB LSB ±0.5 ±15 5 参见表5和表6 −1 +1 +1 单位 5.5 −66 −75 −78 −55 −67 −70 µA µA µW dB AD5272/AD5274 参数 动态特性5, 11 带宽 符号 总谐波失真 电阻噪声密度 测试条件/注释 最小值 −3 dB, RAW = 10 kΩ，W端，参见图41 RAW = 20 kΩ RAW = 50 kΩ RAW = 100 kΩ VA = 1 V rms, f = 1 kHz，代码 = 半量程 RAW = 20 kΩ RAW = 50 kΩ RAW = 100 kΩ 代码 = 半量程，TA = 25°C，f = 10 kHz RAW = 20 kΩ RAW = 50 kΩ RAW = 100 kΩ 典型值1 最大值 单位 kHz 300 120 60 dB −90 −88 −85 nV/√Hz 13 25 32 典型特性代表25°C、VDD = 5 V且VSS = 0 V时的读数平均值。 电阻位置非线性误差(R-INL)是指在最大电阻和最小电阻游标位置之间测得的值与理想值的偏差。R-DNL衡量连续抽头位置之间相对于理想位置的相对阶跃 变化。 3 每个代码的最大电流由IAW = (VDD − 1)/RAW定义。 4 电阻性能模式和R-Perf模式这两个术语可以互换使用。参见“电阻性能模式”部分。 5 通过设计保证，但未经生产测试。 6 详见图24。 7 电阻端A和电阻端W彼此没有极性限制。双电源供电支持以地为参考的双极性信号调整。 8 与工作电流不同，熔丝编程的电源电流持续约55 ms。 9 与工作电流不同，熔丝读取的电源电流持续约500 ns。 10 PDISS可通过(IDD × VDD) + (ISS × VSS)计算。 11 所有动态特性均采用VDD = +2.5 V、VSS = −2.5 V。 1 2 表5. AD5274电阻性能模式代码范围 每个代码的电阻容差 电阻容差 1%电阻容差 2%电阻容差 3%电阻容差 |VDD − VSS| = 4.5 V至5.5 V |VDD − VSS| = 2.7 V至4.5 V 从0x1E到0xFF 从0x0F到0xFF 从0x06到0xFF 从0x32到0xFF 从0x19到0xFF 从0x0E到0xFF 表6. AD5274 50 kΩ和100 kΩ电阻性能模式代码范围 每个代码的电阻容差 电阻容差 1%电阻容差 2%电阻容差 3%电阻容差 RAW = 50 kΩ RAW = 100 kΩ 从0x1E到0xFF 从0x14到0xFF 从0x0A到0xFF 从0x14到0xFF 从0x0F到0xFF 从0x0A到0xFF Rev. D | Page 6 of 28 AD5272/AD5274 接口时序规格 除非另有说明，VDD = 2.5 V至5.5 V，所有规格均相对于TMIN至TMAX而言。 表7. 参数 fSCL 2 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t11A t12 t13 tSP 3 tEXEC 4, 5 tRDAC_R-PERF tRDAC_NORMAL tMEMORY_READ tMEMORY_PROGRAM tRESET tPOWER-UP 6 1 2 3 4 5 6 条件1 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 高速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 在TMIN、TMAX的限值 最小值 最大值 100 400 4 0.6 4.7 1.3 250 100 0 3.45 0 0.9 4.7 0.6 4 0.6 160 4.7 1.3 4 0.6 1000 300 300 300 1000 300 1000 单位 kHz kHz µs µs µs µs ns ns µs µs µs µs µs µs ns µs µs µs µs ns ns ns ns ns ns ns 描述 串行时钟频率 串行时钟频率 tHIGH，SCL高电平时间 tHIGH，SCL高电平时间 tLOW，SCL低电平时间 tLOW，SCL低电平时间 tSU;DAT，数据建立时间 tSU;DAT，数据建立时间 tHD;DAT，数据保持时间 tHD;DAT，数据保持时间 tSU;STA，重复起始条件的建立时间 tSU;STA，重复起始条件的建立时间 tHD;STA，(重复)起始条件保持时间 tHD;STA，(重复)起始条件保持时间 tHD;STA，(重复)起始条件保持时间 tBUF，一个停止条件与一个起始条件之间的总线空闲时间 tBUF，一个停止条件与一个起始条件之间的总线空闲时间 tSU;STO，停止条件的建立时间 tSU;STO，停止条件的建立时间 tRDA，SDA信号的上升时间 tRDA，SDA信号的上升时间 tFDA，SDA信号的下降时间 tFDA，SDA信号的下降时间 tRCL，SCL信号的上升时间 tRCL，SCL信号的上升时间 tRCL1，重复起始条件和应答位后的SCL信号上升时间 快速模式 300 ns tRCL1，重复起始条件和应答位后的SCL信号上升时间 标准模式 快速模式 RESET 脉冲时间 快速模式 300 300 ns ns ns ns ns µs ns µs ms µs ms tFCL，SCL信号的下降时间 tFCL，SCL信号的下降时间 RESET最短低电平时间 尖峰抑制脉宽 命令执行时间 RDAC寄存器写命令执行时间(R-Perf模式) RDAC寄存器写命令执行时间(正常模式) 存储器回读执行时间 存储器编程时间 复位50-TP恢复时间 上电50-TP恢复时间 20 0 500 50 2 600 6 350 600 2 最大总线电容限制在400 pF。 SDA和SCL时序通过输入滤波器使能来测量。关闭输入滤波器可提高传输速率，但对器件的EMC特性有不利影响。 SCL和SDA输入的输入滤波在快速模式下可抑制小于50 ns的噪声尖峰。 对于RDAC寄存器写操作，请参见tRDAC_R-PERF和tRDAC_NORMAL。 对于存储器命令操作，请参见tMEMORY_READ和tMEMORY_PROGRAM。 VDD − VSS等于2.5 V后的最长时间。 Rev. D | Page 7 of 28 AD5272/AD5274 移位寄存器和时序图 DB9 (MSB) C3 0 C1 C2 C0 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 08076-003 0 DB0 (LSB) DATA BITS CONTROL BITS 图2. 移位寄存器内容 t11 t12 t6 t8 t2 SCL t6 t4 t5 t1 t10 t3 t9 SDA t7 P S S P 08076-002 RESET t13 图3. 双线式串行接口时序图 Rev. D | Page 8 of 28 AD5272/AD5274 绝对最大额定值 除非另有说明，TA = 25°C。 注意，超出上述绝对最大额定值可能会导致器件永久性损 表8. 坏。这只是额定最值，并不能以这些条件或者在任何其它 参数 VDD 至GND VSS 至GND VDD 至V SS VA, VW 至GND 数字输入和输出电压至GND EXT_CAP至V SS IA, IW 连续 RAW = 20 kΩ RAW = 50 kΩ, 100 kΩ 脉冲驱动1 频率> 10 kHz 频率≤ 10 kHz 工作温度范围4 最大结温 (TJMAX) 存储温度范围 回流焊 峰值温度 峰值温度时间 封装功耗 1 2 3 3 额定值 –0.3 V至+7.0 V +0.3 V至−7.0 V 7V VSS − 0.3 V, VDD + 0.3 V −0.3 V至VDD + 0.3 V 7V 超出本技术规范操作章节中所示规格的条件下，推断器件 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 热阻 θJA由JEDEC规格JESD-51定义，其值取决于测试板和测试 环境。 表9. 热阻 ±3 mA ±2 mA 封装类型 10引脚 LFCSP 10引脚 MSOP ±MCC 2/d 3 ±MCC2/√d3 −40°C至+125°C 150°C 1 θJA1 50 135 θJC 3 不适用 单位 °C/W °C/W JEDEC 2S2P测试板，静止空气(0 m/s气流)。 ESD警告 −65°C至+150°C ESD(静电放电)敏感器件。 260°C 20秒至40秒 (TJ 最大值 − TA)/θJA 带电器件和电路板可能会在没有察觉的情况下放 电。尽管本产品具有专利或专有保护电路，但在遇 到高能量ESD时，器件可能会损坏。因此，应当采 取适当的ESD防范措施，以避免器件性能下降或功 能丧失。 最大端电流受以下几个方面限制：开关的最大电流处理能力、封装的最 大功耗以及给定电阻条件下可在任意两个A和W端之间施加的最大电压。 最大连续电流。 脉冲占空系数。 包括对50-TP存储器进行编程。 Rev. D | Page 9 of 28 AD5272/AD5274 引脚配置和功能描述 10 ADDR VDD 1 AD5272/ AD5274 9 SCL W 3 VSS 4 (EXPOSED PAD) 7 RESET A 2 W 3 VSS 4 EXT_CAP 5 AD5272/ AD5274 TOP VIEW (Not to Scale) 10 ADDR 9 SCL 8 SDA 7 RESET 6 GND 6 GND EXT_CAP 5 NOTES 1. THE EXPOSED PAD IS LEFT FLOATING OR IS TIED TO VSS. 08076-004 VDD 1 8 SDA 图4. MSOP引脚配置 08076-040 A 2 图5. LFCSP引脚配置 表10. 引脚功能描述 引脚编号 1 2 3 4 5 6 7 引脚名称 VDD A W VSS EXT_CAP GND RESET 8 SDA 9 10 EPAD SCL ADDR 裸露焊盘(仅 限LFCSP 封装) 描述 正电源。此引脚应通过0.1 μF陶瓷电容和10 μF电容去耦。 RDAC的A端。VSS ≤ VA ≤ VDD。 RDAC的游标端。VSS ≤ VW ≤ VDD。 负电源。对于单电源应用，应连接到0 V。此引脚应通过0.1 μF陶瓷电容和10 μF电容去耦。 外部电容。应在EXT_CAP和VSS之间连接一个1 μF电容。此电容的额定电压必须≥7 V。 接地引脚，逻辑地基准点。 硬件复位引脚。以50-TP存储器寄存器的内容更新RDAC寄存器。出厂默认加载中量程，直至第一个 50-TP游标存储器位置被编程。RESET为低电平有效。若未使用，则将RESET连接至VDD。 串行数据线。它与SCL线配合使用，将数据输入或输出16-bit输入寄存器。它是一种双向开漏数据线， 应通过一个外部上拉电阻上拉至电源。 串行时钟线。该引脚与SDA线配合使用，将数据输入或输出16位输入寄存器。 三态地址输入。将两个最低有效位(位A1、位A0)设为7位从机地址(参见表11)。 悬空或连接到VSS。 Rev. D | Page 10 of 28 AD5272/AD5274 典型性能参数 0.8 0.8 +125°C +25°C –40°C 0.6 RAW = 20kΩ TA = 25°C 0.4 0.2 0.2 0 0 –0.2 –0.2 0 128 256 384 512 640 768 896 1023 CODE (Decimal) –0.4 08076-010 –0.4 0 256 512 CODE (Decimal) 768 1023 08076-111 INL (LSB) 0.4 INL (LSB) 20kΩ 50kΩ 100kΩ 0.6 图9. R-Perf模式下R-INL与代码和标称电阻的关系(AD5272) 图6. R-Perf模式下R-INL与代码和温度的关系(AD5272) 0.6 0.2 TA = 25°C RAW = 20kΩ 0.1 0.4 0.2 –0.1 DNL (LSB) DNL (LSB) 0 –0.2 –0.3 0 –0.2 –0.4 –0.4 +25°C –40°C 0 128 256 384 512 +125°C 640 768 896 1023 CODE (Decimal) –0.6 08076-011 –0.6 图7. R-Perf模式下R-DNL与代码和温度的关系(AD5272) 0.5 50kΩ 256 100kΩ 512 CODE (Decimal) 768 1023 图10. R-Perf模式下R-DNL与代码和标称电阻的关系(AD5272) 0.6 +125°C +25°C –40°C 0.4 20kΩ 0 08076-120 –0.5 20kΩ 50kΩ 100kΩ TA = 25°C RAW = 20kΩ 0.4 INL (LSB) 0.2 0.2 0 0.1 –0.1 0 128 256 384 512 640 768 896 CODE (Decimal) 1023 –0.4 0 256 512 CODE (Decimal) 768 1023 图11. 正常模式下R-INL与代码和标称电阻的关系(AD5272) 图8. 正常模式下R-INL与代码和温度的关系(AD5272) Rev. D | Page 11 of 28 08076-121 –0.2 0 08076-014 INL (LSB) 0.3 AD5272/AD5274 0.15 0.15 +125°C +25°C –40°C 0.10 TA = 25°C RAW = 20kΩ 0.05 DNL (LSB) 0.05 DNL (LSB) 20kΩ 50kΩ 100kΩ 0.10 0 0 –0.05 –0.05 –0.10 –0.10 0 128 256 384 512 640 768 896 1023 CODE (Decimal) –0.20 08076-015 –0.15 0.15 +125°C +25°C –40°C 0.15 256 512 CODE (Decimal) 768 1023 图15. 正常模式下R-DNL与代码和标称电阻的关系(AD5272) 图12. 正常模式下R-DNL与代码和温度的关系(AD5272) 0.20 0 08076-122 –0.15 TA = 25°C RAW = 20kΩ 20kΩ 100kΩ 0.10 INL (LSB) INL (LSB) 0.10 0.05 0.05 0 0 0 64 128 CODE (Decimal) 192 255 –0.10 08076-013 0 0.04 0.10 0 0.05 DNL (LSB) –0.02 –0.04 –0.06 0 –0.05 –0.08 –0.10 –0.10 –0.12 20kΩ 0 64 128 CODE (Decimal) 192 255 08076-012 DNL (LSB) 255 TA = 25°C 0.02 –0.14 192 0.15 +125°C +25°C –40°C RAW = 20kΩ 128 CODE (Decimal) 图16. R-Perf模式下R-INL与代码和标称电阻的关系(AD5274) 图13. R-Perf模式下R-INL与代码和温度的关系(AD5274) 0.06 64 –0.15 0 100kΩ 64 128 CODE (Decimal) 192 255 08076-125 –0.10 08076-123 –0.05 –0.05 图17. R-Perf模式下R-DNL与代码和标称电阻的关系(AD5274) 图14. R-Perf模式下R-DNL与代码和温度的关系(AD5274) Rev. D | Page 12 of 28 AD5272/AD5274 0.10 0.15 +125°C +25°C –40°C 0.08 20kΩ 100kΩ TA = 25°C RAW = 20kΩ 0.10 0.05 INL (LSB) INL (LSB) 0.06 0.04 0 0.02 0 64 128 CODE (Decimal) 192 255 –0.10 08076-016 128 CODE (Decimal) 192 255 图21. 正常模式下R-INL与代码和标称电阻的关系(AD5274) 0.03 0.010 +125°C +25°C –40°C 0.02 0.008 DNL (LSB) 0.006 0 0.004 –0.01 0.002 –0.02 0 0 64 128 CODE (Decimal) 192 255 –0.002 08076-017 –0.03 TA = 25°C 100kΩ 20kΩ 0.01 图19. 正常模式下R-DNL与代码和温度的关系(AD5274) 0 64 128 CODE (Decimal) 192 255 图22. 正常模式下R-DNL与代码和标称电阻的关系(AD5274) 0.7 500 400 0.6 IDD = 5V 300 0.5 200 0.4 IDD (mA) IDD = 3V 100 ISS = 3V 0 –100 0.3 0.2 –200 0.1 ISS = 5V –300 0 –500 –40 –30 –20 –10 0 10 20 30 40 50 60 70 80 90 100 110 TEMPERATURE (°C) 08076-018 –400 –0.1 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 VLOGIC (V) 4.0 4.5 5.0 图23. 电源电流(IDD )与数字输入电压的关系 图20. 电源电流(IDD , ISS )与温度的关系 Rev. D | Page 13 of 28 5.5 08076-110 DNL (LSB) 64 图18. 正常模式下R-INL与代码和温度的关系(AD5274) RAW = 20kΩ CURRENT (nA) 0 008076-027 –0.02 08076-126 –0.05 0 AD5272/AD5274 50 45 20kΩ 50kΩ 100kΩ 35 30 25 20 15 10 20kΩ 50kΩ 100kΩ 5 4 3 2 1 5 256 64 512 128 CODE (Decimal) 768 192 1023 AD5272 255 AD5274 0 0 256 64 图24. Tempco ΔRWA /ΔT与代码的关系 0x080 (0x20) –20 0x040 (0x10) GAIN (dB) 0x040 (0x10) 0x020 (0x08) 0x020 (0x08) –30 0x010 (0x04) 0x008 (0x02) –40 0x008 (0x02) 0x004 (0x01) 0x004 (0x01) 0x002 –50 0x001 –60 100k 1M 10M FREQUENCY (Hz) –70 1k 0 AD5272 (AD5274) –10 0x100 (0x40) 0x020 (0x08) 0x010 (0x04) –40 0x008 (0x02) 100k –50 –70 0x002 0x001 –80 10k 100k 1M FREQUENCY (Hz) 10M 08076-032 –60 1k –40 –60 0x004 (0x01) –50 50kΩ 100kΩ 20kΩ –30 0x040 (0x10) PSRR (dB) –30 10M VDD/VSS = 5V/0V CODE = HALF SCALE –20 0x080 (0x20) –20 1M 图28. 100 kΩ增益与代码和频率的关系 0 –10 100k FREQUENCY (Hz) 图25. 20 kΩ增益与代码和频率的关系 0x200 (0x80) 10k 08076-041 10k 08076-024 –60 1k 0x002 0x001 08076-031 GAIN (dB) –50 0x100 (0x40) –10 0x100 (0x40) 0x010 (0x04) –40 AD5272 (AD5274) 0x200 (0x80) 0x080 (0x20) –30 1023 AD5272 255 AD5274 0 AD5272 (AD5274) 0x200 (0x80) –20 768 192 图27. 最大理论电流与代码的关系 0 –10 512 128 CODE (Decimal) 图26. 50 kΩ增益与代码和频率的关系 –90 100 1k 10k FREQUENCY (Hz) 图29. PSRR与频率的关系 Rev. D | Page 14 of 28 08076-028 0 0 0 08076-019 0 VDD/VSS = 5V/0V 6 THEORETICAL IWA_MAX (mA) 40 GAIN (dB) RHEOSTAT MODE TEMPCO (ppm/°C) 7 VDD/VSS= 5V/0V AD5272/AD5274 0 0 20kΩ 50kΩ 100kΩ VDD/VSS = 5V/0V CODE = HALF SCALE fIN = 1kHz NOISE BW = 22kHz –10 –20 –40 –60 20kΩ 50kΩ 100kΩ –30 THD + N (dB) THD + N (dB) VDD/VSS = 5V/0V CODE = HALF SCALE NOISE BW = 22kHz –20 VIN = 1V rms –40 –50 –60 –70 –80 –80 10k 08076-025 1k –100 0.001 100k FREQUENCY (Hz) 0.01 图30. THD + N与频率的关系 0.1 VOLTAGE (VRMS) 08076-026 –90 –100 100 1 图33. THD + N与幅度的关系 0.03 0.0010 20kΩ 50kΩ 100kΩ 0.02 VDD/VSS = 5V/0V IAW = 200µA CODE = HALF SCALE 0.0005 VOLTAGE (V) VOLTAGE (V) 0.01 0 –0.01 0 –0.0005 –0.02 14 19 –0.0015 –10 0 8.75 30 7.50 25 6.25 20 5.00 15 3.75 10 2.50 5 1.25 0 4.2 VDD (V) 40 50 4.7 5.2 VDD/VSS = 5V/0V 20kΩ 50kΩ 100kΩ 60 NUMBER OF CODES (AD5272) 35 10.00 NUMBER OF CODES (AD5274) NUMBER OF CODES (AD5272) 40 70 11.25 08076-021 TA = 25°C 20kΩ 50kΩ 100kΩ 3.7 30 60 图34. 数字馈通 45 3.2 20 TIME (µs) 图31. 最大毛刺能量 0 2.7 10 Rev. D | Page 15 of 28 15.0 50 12.5 40 10.0 30 7.5 20 5.0 10 2.5 0 –40 –20 0 20 40 60 TEMPERATURE (°C) 80 100 图35. 最大代码损失与电源范围的关系 图32. 最大代码损失与温度的关系 15.5 120 0 NUMBER OF CODES (AD5274) 9 TIME (µs) 08076-020 4 08076-043 –0.04 –1 08076-046 –0.0010 –0.03 AD5272/AD5274 0.006 8 VDD/VSS = 5V/0V IAW = 10µA CODE = HALF SCALE 0.005 ΔRAW RESISTANCE (%) 6 5 0.004 0.003 0.002 0.001 0 4 0.07 0.09 0.11 0.13 0.15 TIME (Seconds) 0.17 –0.002 图36.写入熔丝时的VEXT_CAP 波形 0 100 200 300 400 500 600 700 800 OPERATION AT 150°C (Hours) 图37. 老化平均加速的长期漂移 Rev. D | Page 16 of 28 900 1000 08076-038 –0.001 08076-029 VOLTAGE (V) 7 AD5272/AD5274 测试电路 图38至图42定义了“技术规格”部分使用的测试条件。 DUT IW A A RWA = CODE = 0x00 IW W RW = V VMS 08076-033 VMS 图41. 增益与频率的关系 图38. 电阻位置非线性误差 (可变电阻器操作；R-INL，R-DNL) DUT 1GΩ W W 08076-036 DUT DUT VMS IW GND ICM W RWA 2 +2.75V –2.75V A GND 08076-034 VMS NC +2.75V 图39. 游标电阻 V+ = VDD ±10% IW PSS (%/%) = W V+ –2.75V NC = NO CONNECT 图42. 公共漏电流 PSRR (dB) = 20 log VDD GND ΔV MS% ΔV DD% VMS VDD VMS 08076-035 A 图40. 电源灵敏度(PSS、PSRR) Rev. D | Page 17 of 28 08076-037 A AD5272/AD5274 工作原理 AD5272和AD5274数字变阻器设计用作真可变电阻，用于 双线式串行总线协议按如下方式工作：主机通过建立起始 处理端电压范围为VSS < VTERM < VDD的模拟信号。RDAC寄 条件而启动数据传输；起始条件即为SDA线上发生高低转 存器内容决定电阻游标位置。RDAC寄存器用作暂存寄存 换而SCL处于高电平时。之后的字节是地址字节，由7位从 器，允许无限制地更改电阻设置。RDAC寄存器可以利用 机地址和一个R/W位组成。与发送地址对应的从机通过在 I C接口编入任何位置设置。找到所需的游标位置时，可以 第9个时钟脉冲期间拉低SDA来做出响应(这称为应答位)。 将该值存储在50-TP存储器寄存器中。以后上电时游标位 在这个阶段，在选定器件等待从移位寄存器读写数据期 置始终会恢复到该位置。存储50-TP数据大约需要350 ms； 间，总线上的所有其它器件保持空闲状态。 在这段时间内，AD5272/AD5274会锁定并且不会应答任何 数据按9个时钟脉冲(8个数据位和1个应答位)的顺序通过串 新命令，因而可防止出现任何更改。应答位可轮询验证熔 行总线发送。SDA线上的数据转换必须发生在SCL低电平 丝编程命令是否完成。 期间，并且在SCL高电平期间保持稳定。 2 AD5272/AD5274还采用1%端到端电阻容差专利技术。这可 读取或写入所有数据位之后，停止条件随即建立。在写入 以简化必须知道绝对电阻值的精密、可变电阻器模式、开 模式下，主器件在第10个时钟脉冲期间拉高SDA线，以建 环应用。 立停止条件。在读取模式下，主机会向第9个时钟脉冲发 串行数据接口 送不应答(即SDA线保持高电平)。主机在第10个时钟脉冲 AD5272/AD5274均有双线式I2C兼容串行接口。这些器件均 前将SDA线拉低，然后在第10个时钟脉冲期间拉高，以建 可作为从机连接到I2C总线，受主机的控制。典型写序列的 立停止条件。 时序图参见图3。 移位寄存器 AD5272/AD5274支持标准(100 kHz)和快速(400 kHz)数据传 对于AD5272/AD5274，移位寄存器为16位宽，如图2所 输模式。不支持10位寻址和广播寻址。 示。该16位字由两个应设为0的未用位、四个控制位和10 AD5272/AD5274各有一个7位从机地址。五个MSB为01011， 两个LSB由ADDR引脚的状态决定。更改ADDR硬连线的 设置允许用户将多达三个器件集成到一条总线上，如表11 所示。 个RDAC数据位组成(注意，仅限于AD5274，如果从RDAC 寄存器读取或向其中写入数据，则靠后的两个RDAC数据 位是无关位)，并且数据以MSB优先方式加载(位15)。四个 控制位决定软件命令的功能(见表12)。图43所示为AD5272/ AD5274典型写序列的时序图。 命令位(Cx)控制数字电位计的工作模式和内部50-TP存储 器。数据位(Dx)为载入解码寄存器的值。 表11. 器件地址选择 ADDR GND VDD NC(无连接)1 1 A1 1 0 1 A0 1 0 0 双极性模式下不可用。VSS < 0 V。 Rev. D | Page 18 of 28 7-bit I2C器件地址 0101111 0101100 0101110 AD5272/AD5274 写操作 然后向RDAC写入两个字节的数据，先是最高有效字节， 可将数据写入RDAC寄存器或控制寄存器。写入AD5272/ 其后为最低有效字节；AD5272/AD5274对这些数据位做出 AD5274时，用户必须先写入启动命令和地址字节(R/W = 0)， 应答。随即出现停止条件。AD5272/ AD5274的写操作如图 接着AD5272/AD5274通过拉低SDA做出应答，表示其已做 43所示。 好接收数据准备。 利用重复写入功能，只需对器件进行一次寻址，用户便可 以灵活地多次更新该器件，如图44所示。 1 9 1 9 SCL 1 0 SDA 0 1 1 A1 A0 R/W 0 0 C3 C2 C1 C0 D9 D8 ACK. BY AD5272/AD5274 ACK. BY AD5272/AD5274 START BY MASTER FRAME 2 MOST SIGNIFICANT DATA BYTE FRAME 1 SERIAL BUS ADDRESS BYTE 1 9 9 SCL (CONTINUED) D7 D6 D5 D4 D3 D2 D1 FRAME 3 LEAST SIGNIFICANT DATA BYTE D0 ACK. BY STOP BY AD5272/AD5274 MASTER 08076-005 SDA (CONTINUED) 图43. 写命令 1 9 1 9 SCL 0 1 0 1 1 A1 START BY MASTER A0 R/W 0 0 C3 C2 C1 C0 D9 D8 ACK. BY AD5272 2/AD5274 ACK. BY AD5272 2/AD5274 FRAME 1 SERIAL BUS ADDRESS BYTE FRAME 2 MOST SIGNIFICANT DATA BYTE 9 1 9 SCL (CONTINUED) SDA (CONTINUED) D7 D6 D5 D4 D3 D2 D1 D0 ACK. BY AD5272 2/AD5274 FRAME 3 LEAST SIGNIFICANT DATA BYTE 9 1 9 SCL (CONTINUED) 0 SDA (CONTINUED) 0 C3 C2 C1 C0 D9 D8 ACK. BY AD5272 2/AD5274 FRAME 4 MOST SIGNIFICANT DATA BYTE 9 9 1 SCL (CONTINUED) SDA (CONTINUED) D7 D6 D5 D4 D3 D2 D1 FRAME 5 LEAST SIGNIFICANT DATA BYTE 图44. 多次写入 Rev. D | Page 19 of 28 D0 STOP BY ACK. BY AD5272 2/AD5274 MASTER 08076-006 SDA AD5272/AD5274 读操作 随即出现停止条件。这些字节包含读取指令，能回读 从AD5272/AD5274读回数据时，用户必须先对器件发送一 RDAC寄存器、50-TP存储器或控制寄存器。随后，用户可 个回读命令，该命令由启动命令开头，紧跟地址字节(R/W 回读数据：先写入启动命令和地址字节(R/W = 1)，接着器 = 0)，接着AD5272/AD5274通过拉低SDA做出应答，表示其 件通过拉低SDA做出应答，表示其已做好发送数据准备。 已做好接收数据准备。 然后从器件中读取两个字节的数据，如图45所示。接着是 停止条件。如果主机未对第一个字节做出应答，则AD5272/ 然后向AD5272/AD5274写入两个字节的数据，先是最高有 AD5274不会传送第二个字节。 效字节，其后为最低有效字节；AD5272/AD5274对这些数 据位做出应答。 1 9 1 9 SCL SDA 0 1 0 1 1 A1 A0 R/W 0 0 C3 C2 C1 C0 D9 D8 ACK. BY AD5272/AD5274 START BY MASTER ACK. BY AD5272/AD5274 FRAME 1 SERIAL BUS ADDRESS BYTE FRAME 2 MOST SIGNIFICANT DATA BYTE 9 9 1 SCL (CONTINUED) SDA (CONTINUED) D7 D6 D5 D4 D3 D2 D1 D0 ACK. BY STOP BY AD5272/AD5274 MASTER FRAME 3 LEAST SIGNIFICANT DATA BYTE 1 9 1 9 SCL 0 1 0 1 1 A1 A0 R/W 0 0 X X X X D9 D8 ACK. BY AD5272/AD5274 START BY MASTER ACK. BY MASTER FRAME 1 SERIAL BUS ADDRESS BYTE FRAME 2 MOST SIGNIFICANT DATA BYTE 9 9 1 SCL (CONTINUED) SDA (CONTINUED) D7 D6 D5 D4 D3 D2 D1 D0 NO ACK. BY STOP BY MASTER MASTER FRAME 3 LEAST SIGNIFICANT DATA BYTE 图45. 读命令 Rev. D | Page 20 of 28 08076-007 SDA AD5272/AD5274 RDAC寄存器 在50-TP激活之前，AD5272/AD5274会在上电时预设为中 RDAC寄存器直接控制数字可变电阻器游标的位置。例 间电平。可使用表12中的命令5通过I2C接口回读任意50-TP 如，当RDAC寄存器载入全0时，游标连接到可变电阻的A 存储器寄存器的内容。靠后的6个LSB位(即数据字节的D0 端。可使用I C接口来写入和读取RDAC寄存器。RDAC寄 至D5)选择要回读的存储器位置。可以使用表12中的命令6 存器是一种标准逻辑寄存器，不存在更改次数限制。 回读最近编程的游标存储器位置的二进制编码版本地址。 2 这可用于监控50-TP存储器模块的闲置存储器状态。 50-TP存储器模块 AD5272/AD5274内置一个50-TP可编程存储器寄存器阵 写保护 列，最多允许进行50次游标位置编程。表16显示存储器映 上电时会针对RDAC寄存器和50-TP存储器寄存器禁用串行 射。表12中的命令3对RDAC寄存器的内容编程，将其发送 数据输入寄存器写命令。控制寄存器的RDAC写保护位(位 至存储器。要编入的第一个地址为地址0x01(见表16)； C1，参见表14和表15)默认置0。这将使得无论使用什么软 AD5272/AD5274会针对每个后续编程递增50-TP存储器地 件命令都无法更改RDAC寄存器内容，不过可使用软件复 址，直到存储器已满。向50-TP中编入数据的功耗大约为 位(命令4)从50-TP存储器刷新RDAC寄存器，或通过硬件 55 ms内4 mA，并需要约350 ms才能完成，这段时间内移位 RESET引脚刷新。若需使能50-TP存储器模块的编程，默认 寄存器会锁定，以防止出现任何更改。器件会轮询控制寄 设置为0的控制寄存器位C0必须首先设为1。若要使能对可 存器的位C3(见表15)，以验证熔丝编程命令是否正确完 变电阻游标位置的编程(对RDAC寄存器编程)，则控制寄 成。对50-TP存储器编程无需更改电源电压；不过，需要 存器的写保护位(位C1)必须首先进行编程。这可用命令7 在EXT_CAP引脚上连接一个1 μF电容(见图47)。 (见表12)载入串行数据输入寄存器完成。 表12. 命令操作真值表 D7 X D7 数据[DB9:B0] 1 D6 D5 D4 D3 X X X X D6 D5 D4 D3 D2 X D2 D1 X D1 2 D0 X D02 X X X X X X X X X X X X X X X X X X X 0 X X X X X X X X X X 0 1 X X X X D5 D4 D3 D2 D1 D0 1 1 0 X X X X X X X X X X 0 1 1 1 X X X X X X X D2 D1 D0 1 1 0 0 0 0 0 1 X X X X X X X X X X X X X X X X X X X D0 命令编号 0 1 命令[DB13:DB10] C3 C2 C1 C0 0 0 0 0 0 0 0 1 D9 X D9 D8 X D8 2 0 0 1 0 X 3 0 0 1 1 4 0 1 0 53 0 1 6 0 74 8 9 X = 无关位。 AD5274 = 无关 3 欲了解50-TP存储器映射，请参见表16。 4 位详情参见表15。 1 2 Rev. D | Page 21 of 28 操作 NOP：无操作。 将串行寄存器数据 内容写入RDAC。 读取RDAC游标寄存器 的内容。 存储游标设置： 将RDAC设置存储到50-TP中。 软件复位：利用最后一个 50-TP存储器存储的值来 刷新RDAC。 在下一帧中从SDO输出读取 50-TP的内容。 读取最后一次50-TP编程 存储器位置的地址。 将串行寄存器数据内容写入 控制寄存器。 读取控制寄存器的内容。 软件关断。 D0 = 0；正常模式。 D0 = 1；关断模式 AD5272/AD5274 表13. 写入和读取RDAC和50-TP存储器 DIN 0x1C03 0x0500 0x0800 0x0C00 0x1800 0x0000 SDO1 0xXXXX 0x1C03 0x0500 0x100 0x0C00 0xXX19 0x1419 0x2000 0x0000 0x0000 0x0100 0xXXXX 1 操作 允许通过数字接口更新游标位置和50-TP存储器内容。 将0x100写入RDAC寄存器；游标移到¼满量程位置。 准备从RDAC寄存器读取数据。 将RDAC寄存器内容存储到50-TP存储器中。SDO输出16位字，其中最后10位包含RDAC寄存器0x100的内容。 准备从最后编程的50-TP存储器监控位置读取数据。 NOP指令0会通过SDO输出16位字，其中六个LSB(最后6位)包含最后编程的50-TP存储器位置的二进制地址， 如0x19(见表16)。 准备从存储器位置0x19读取数据。 准备从控制寄存器读取数据。SDO输出16位字，其中最后10位包含存储器位置0x19的内容。 NOP指令0会通过SDO输出16位字，其中最后4位包含控制寄存器的内容。如果位C3 = 1，则熔丝编程命令成功。 X表示无关。 表14. 控制寄存器Bit映射 DB9 0 DB8 0 DB7 0 DB6 0 DB5 0 DB4 0 DB3 C3 DB2 C2 DB1 C1 表15. 控制寄存器描述 位的名称 C0 C1 C2 C3 1 描述 50-TP编程使能 0 = 50-TP编程禁用(默认) 1 = 使能器件进行50-TP编程 RDAC寄存器写保护 0 = 游标位置冻结至50-TP存储器中的值(默认)1 1 = 允许通过数字接口更新游标位置 电阻性能使能 0 = RDAC电阻容差校准使能(默认) 1 = RDAC电阻容差校准禁用 50-TP存储器编程成功位 0 = 熔丝编程命令失败(默认) 1 = 熔丝编程命令成功 游标位置冻结至50-TP存储器中最后编入的值。若50-TP存储器之前未编程，则游标冻结至中间值。 表16. 存储器映射 命令编号 5 1 D9 X X X X X … X X X X X D8 X X X X X … X X X X X D7 X X X X X … X X X X X 数据字节[DB9:DB8] 1 D6 D5 D4 D3 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 … … … … 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 1 0 D2 0 0 0 0 1 … 0 1 1 0 0 X表示无关。 Rev. D | Page 22 of 28 D1 0 0 1 1 0 … 1 0 1 0 1 D0 0 1 0 1 0 … 0 0 0 0 0 寄存器内容 保留 第1次编入的游标位置(0x01) 第2次编入的游标位置(0x02) 第3次编入的游标位置(0x03) 第4次编入的游标位置(0x04) … 第10次编入的游标位置(0xA) 第20次编入的游标位置(0x14) 第30次编入的游标位置(0x1E) 第40次编入的游标位置(0x28) 第50次编入的游标位置(0x32) DB0 C0 AD5272/AD5274 50-TP存储器写应答轮询 A 每次对50-TP寄存器执行写操作后，即开始一个内部写入 RL 周期。器件的I2C接口会被禁用。要确定内部写入周期是否 完成以及I2C接口是否使能，可执行接口轮询。执行I2C接 RL 口轮询的方法是发送一个起始条件，后跟从机地址和写入 位。如果I2C接口以应答位(ACK)回应，则说明写入周期完 RM 10-/8-BIT ADDRESS DECODER 成，该接口已准备好继续执行其它操作。否则，将一直重 复执行I2C接口轮询，直到完成为止。 RM SW RW W RW 08076-008 复位 AD5272/AD5274可以通过软件由执行命令4(见表12)或通过 RESET硬件引脚上的低电平脉冲来进行复位。复位命令会 图46. RDAC电路示意图 向RDAC寄存器中载入最近编程的50-TP存储器位置上的内 可变电阻编程 容。如果之前并未编程任何50-TP存储器位置，则RDAC寄 可变电阻器操作—1%电阻容差 存器会载入中间电平。若RESET引脚未使用，则将RESET W端和A端之间的标称电阻RWA为20 kΩ、50 kΩ或100 kΩ，并 连接至VDD。 具有1024/256个可供游标端访问的触点。RDAC锁存器中 的10/8位数据经过解码，用于选择1024或256种可能的游标 电阻性能模式 此模式会激活最新的1%端到端电阻容差专利技术，确保每 个代码上的电阻容差为±1%，即代码 = 半量程且RWA = 10 kΩ ± 100 Ω。请参见表2、表3、表5和表6来验证可实现±1%电阻 容差的具体代码。可通过对控制寄存器的位C2进行编程来 激活电阻性能模式(见表14和表15)。 设置之一。AD5272/AD5274均内置±1%电阻容差校准功 能。该功能可以通过对控制寄存器(参见表15)的位C2编程 来禁用或使能，默认情况下会使能该功能。经过校准后， W端和A端之间的数字编程输出电阻RWA可以在整个电源和 温度范围内提供最高±1%的绝对电阻误差。因此，确定W 端和A端之间数字编程输出电阻的通用公式如下： 关断模式 对于AD5272 可执行软件关断命令(命令9，参见表12)并将LSB置1来关断 RWA (D) = AD5272/AD5274。此功能会将RDAC置于零功耗状态，其 中Ax与游标端断开。当AD5272或AD5274处于关断模式 D × RWA 1024 (1) D × RWA 256 (2) 对于AD5274 时，可以执行表12中的任意命令。通过执行命令9并将LSB RWA (D) = 置0，或者执行软件或硬件复位，可以使器件退出关断模式。 其中： RDAC架构 D为载入10/8位RDAC寄存器的二进制代码的十进制等 为了实现最佳性能，ADI公司的所有数字电位计均采用了 效值。 RDAC分段专利架构。具体来说，AD5272/AD5274采用三 RWA是端到端电阻。 级分段方法，如图46所示。AD5272/AD5274的游标开关设 计采用传输门CMOS拓扑。 在零电平条件下，总共存在120 Ω的有限游标电阻。无论器 件的设置如何，都应将A端到B端、W端到A端以及W端到 B端之间的电流限制为±3 mA的最大连续电流或表8中规定的 脉冲电流。否则，内部开关触点可能会出现性能下降，甚 至发生损坏。 Rev. D | Page 23 of 28 AD5272/AD5274 EXT_CAP电容 AD5272/AD5274器件的接地引脚主要用作数字地基准点。 AD5272/AD5274上电以及整个工作期间，VSS的一个1 μF电容 为了将数字地反弹降至最低，应将AD5272/AD5274接地端 必须连接到EXT_CAP引脚(如图47所示)。 在远处连接到公共地。AD5272/AD5274的数字输入控制信 号必须以器件接地引脚(GND)为参考，并且满足“技术规 AD5272/ AD5274 EXT_CAP C1 1µF 格”部分中定义的逻辑电平。内部电平移位电路确保三个端 的共模电压范围为VSS至VDD，而不受数字输入电平影响。 50_OTP MEMORY BLOCK 上电时序 VSS 08076-009 VSS 由于会用二极管来限制A端和W端(见图48)处的顺从电压， 因此必须先给V DD /V SS 供电，然后再向A端和W端施加电 压。否则，该二极管会正偏，以致VDD/VSS意外上电。理想 图47. EXT_CAP硬件设置 的上电时序为VSS、GND、VDD、数字输入、VA和VW。只要 端电压范围 AD5272/AD5274的正VDD和负VSS电源定义确保2端数字电阻 在VDD/VSS之后上电，VA、VW和数字输入的上电顺序就无关 正常工作的边界条件。A端和W端超出VDD或VSS的电源信 紧要。 号由内部正偏二极管进行箝位(如图48所示)。 一旦VDD上电，上电预设即会激活，该功能首先会将RDAC 设为中间电平，然后将最后编程的50-TP值恢复到RDAC寄 VDD 存器。 A VSS 08076-109 W 图48. 由VDD 和VSS 设置的最大端电压 Rev. D | Page 24 of 28 AD5272/AD5274 外形尺寸 3.10 3.00 2.90 3.10 3.00 2.90 10 5.15 4.90 4.65 6 1 5 PIN 1 IDENTIFIER 0.50 BSC 0.95 0.85 0.75 15° MAX 1.10 MAX 0.30 0.15 0.70 0.55 0.40 0.23 0.13 6° 0° 091709-A 0.15 0.05 COPLANARITY 0.10 COMPLIANT TO JEDEC STANDARDS MO-187-BA 图49. 10引脚超小型封装[MSOP] (RM-10) 图示尺寸单位：mm 2.48 2.38 2.23 3.10 3.00 SQ 2.90 0.50 BSC 10 6 1.74 1.64 1.49 EXPOSED PAD 0.50 0.40 0.30 1 5 BOTTOM VIEW TOP VIEW 0.80 0.75 0.70 SEATING PLANE 0.30 0.25 0.20 0.05 MAX 0.02 NOM COPLANARITY 0.08 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.20 REF 图50. 10引脚框架芯片级封装[LFCSP_WD] 3 mm x 3mm，超薄体，双引线 (CP-10-9) 图示尺寸单位：mm Rev. D | Page 25 of 28 0.20 MIN PIN 1 INDICATOR (R 0.15) 02-05-2013-C PIN 1 INDEX AREA AD5272/AD5274 订购指南 型号1 AD5272BRMZ-20 AD5272BRMZ-20-RL7 AD5272BRMZ-50 AD5272BRMZ-50-RL7 AD5272BRMZ-100 AD5272BRMZ-100-RL7 AD5272BCPZ-20-RL7 AD5272BCPZ-100-RL7 AD5274BRMZ-20 AD5274BRMZ-20-RL7 AD5274BRMZ-100 AD5274BRMZ-100-RL7 AD5274BCPZ-20-RL7 AD5274BCPZ-100-RL7 EVAL-AD5272SDZ 1 RAW (kΩ) 20 20 50 50 100 100 20 100 20 20 100 100 20 100 分辨率 1,024 1,024 1,024 1,024 1,024 1,024 1,024 1,024 256 256 256 256 256 256 温度范围 −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C 评估板 Z = 符合RoHS标准的器件。 Rev. D | Page 26 of 28 封装描述 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 LFCSP_WD 10引脚 LFCSP_WD 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 LFCSP_WD 10引脚 LFCSP_WD 封装选项 RM-10 RM-10 RM-10 RM-10 RM-10 RM-10 CP-10-9 CP-10-9 RM-10 RM-10 RM-10 RM-10 CP-10-9 CP-10-9 标识 DE6 DE6 DE7 DE7 DE5 DE5 DE4 DE3 DEE DEE DED DED DE9 DE8 AD5272/AD5274 注释 Rev. D | Page 27 of 28 AD5272/AD5274 注释 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2009–2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D08076sc-0-3/13(D) Rev. D | Page 28 of 28