电路笔记 CN-0256 连接/参考器件 Circuits from the Lab™ reference circuits are engineered and tested for quick and easy system integration to help solve today’s analog, mixed-signal, and RF design challenges. For more information and/or support, visit www.analog.com/CN0256. ADN4663 双通道LVDS驱动器 ADN4664 双通道LVDS接收器 ADuM3442 四通道数字隔离器 ADuM5000 隔离式DC/DC转换器 - 隔离式LVDS接口电路 • 逻辑信号与LVDS驱动器/接收器隔离、确保电路总线端 评估和设计支持 的标准LVDS通信。 电路评估板 CN-0256电路评估板(EVAL-CN0256-EBZ) • 高 度 集 成 的 隔 离 仅 使 用 两 个 额 外 的 宽 体 SOIC器 件 设计和集成文件 (ADuM3442和 ADuM5000)来 隔 离 标 准 LVDS器 件 原理图、布局文件、物料清单 (ADN4663和ADN4664)。 电路功能与优势 • 与传统隔离(光耦合器)相比功耗更低。LVDS应用的特性 低压差分信号(LVDS)是低功耗、高速、点对点通信的既定 之一是低功耗工作。 标准(TIA/EIA-644)。它用于在仪器仪表和控制应用中通过 • 多通道隔离。LVDS应用中，使用并行通道以尽量增大 背板或短电缆链路传输大量数据，或分配高速时钟至应用 数据吞吐量。本电路演示4通道隔离(本实例中采用两条 电路的不同部分。 发射通道和两条接收通道)。 图1所示电路表示LVDS接口的隔离。隔离LVDS接口的好处 • 工作速度高；最高工作速度达150 Mbps，轻松满足基本 有：保护器件免受故障影响(安全隔离)，以及增加鲁棒性 LVDS的速度要求。 (功能隔离)。 图1所示电路隔离了一个双通道LVDS线路驱动器和一个双 ADuM3442为ADN4663 LVDS驱动器的逻辑输入以及ADN4664 通道LVDS接收器。它可在单电路板上实现两条完整的发 LVDS驱 动 器 的 逻 辑 输 出 提 供 数 字 隔 离 。 除 了 使 用 射和接收路径。 ADuM5000提供隔离式电源，在工业和仪器仪表应用中隔 离LVDS链路还面临着许多挑战，包括： ADuM5000 VDD1 OSC ISO 3.3V VCC REC ISO 3.3V REG VDD1 ADN4663 DIN1 VISO DOUT1– VDD2 DIN2 IN1 DOUT1+ ADuM3442 IN2 ADN4664 ROUT1 OUT1 ROUT2 OUT2 DOUT2+ ISO 3.3V VCC DOUT2– RIN1– R1 100Ω RIN2+ R2 100Ω RIN2– FPGA LVDS BUS RIN1+ ISOLATION BARRIER 10386-001 GND 3.3V 图1. 隔离式LVDS接口电路(原理示意图，未显示所有连接) Rev. 0 Circuits from the Lab™ circuits from Analog Devices have been designed and built by Analog Devices engineers. Standard engineering practices have been employed in the design and construction of each circuit, and their function and performance have been tested and verified in a lab environment at room temperature. However, you are solely responsible for testing the circuit and determining its suitability and applicability for your use and application. Accordingly, in no event shall Analog Devices be liable for direct, indirect, special, incidental, consequential or punitive damages due to any cause whatsoever connected to the use of any Circuits from the Lab circuits. (Continued on lastpage) One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com ©2012 Analog Devices, Inc. All rights reserved. Fax: 781.461.3113 ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 CN-0256 电路描述 采用了AN-0971应用笔记“isoPower器件的辐射控制建议”指 隔离式LVDS的应用包括安全隔离和/或电路板间、背板和 南中的描述进行电路布局。此外，该布局针对高速差分信 印刷电路板(PCB)通信链路的功能隔离。例如当LVDS背板 号优化。LVDS输入/输出走线长度匹配，并具有50 Ω的对地 系统的一个或多个插卡有遭受高电压瞬变的风险时，便可 阻抗(差分对之间的阻抗为100 Ω)。每对测试点与驱动器/接 使用安全隔离。隔离LVDS接口可确保这类故障条件不影 收器同样距离匹配。多个接地过孔排列在走线旁边以增加 响系统中的其他电路。某些情况下使用功能隔离很有效， 高速工作时的信号完整性。 例如测量设备。若在ADC和FPGA之间隔离LVDS链路，则 LVDS的输入RIN1+、RIN1−和RIN2+、RIN2−连接100 Ω的 可提供浮动的接地层，提升测量数据的完整性，并降低来 端电阻(R1、R2)。将任意连接到DOUT1+、DOUT1−和 自应用的其他部分的干扰。 DOUT2+、DOUT1−的总线接收端进行端接。 图2表示隔离式LVDS接口电路，它隔离两个发射通信通道 电 源 和 接 地 通 过 螺 旋 电 缆 连 接 器 互 相 连 接 (VDD1和 ( C M O S / T T L 至 LV D S ) 和 两 个 接 收 通 道 ( LV D S 至 CMOS/TTL)。隔离信号的数据速率最高可达150 Mbps，此 速率下还可保持ADuM3442的最大脉冲宽度失真规范。 GND1)。逻辑输入(IN1、IN2)/输出(OUT1、OUT2)通过4 个SMB连接器互相连接。总线信号通过8个SMB连接器以相 似的方式连接。它们通过走线以对地50 Ω的阻抗连接LVDS 驱动器(ADN4663)和接收器(ADN4664)。 电路评估与测试 若要对隔离式LVDS接口电路板供电，在VDD1上施加3.3 V 或5 V电源。检查VDD2测试点的电压水平以测试该电路是 否正确供电。该测试点是ADuM5000提供的隔离式电源， 额定值应为3.3 V或5 V。 完整的发射和接收通道可通过将LVDS输出的一条通道连 接至LVDS输入的一条通道进行测试。例如，要测试通道 10386-002 1，则：DOUT1+与RIN1+相连；DOUT1-与RIN1-相连； 图2. 隔离式LVDS接口电路 逻辑电平可施加于IN1和IN2，并且被ADuM3442隔离。 连接可使用SMB至SMB导联。 信号发生器或模式发生器可连接至IN1，并且OUT1测试点 (或OUT1连接器)的输出必须匹配输入。测试设置如图3所示。 ADuM3442对 应 的 输 出 (DIN1和 DIN2测 试 引 脚 )连 接 至 ADN4663 LVDS驱动器，以便在DOUT1+、DOUT1−和 DOUT2+、DOUT2−上建立LVDS信号。 SIGNAL GENERATOR ADN4664 LVDS接收器可在RIN1+、RIN1−和RIN2+、RIN2− 脚)连接至ADuM3442，以便隔离信号。ADuM3442对应的 OSCILLOSCOPE 3.3V POWER SUPPLY 逻辑输出为OUT1和OUT2。 GND2 DOUT1– 电路通过连接VDD1从逻辑端供电。电源可以是3.3 V或5 V， 为ADuM3442(电路信号隔离)的逻辑端供电或为ADuM5000 供电，ADuM5000则为电路总线端提供隔离式电源。 GND1 VDD1 IN1 VDD2 接收器(ADN4664)以及ADuM3442的总线端提供3.3 V电源。 DOUT2+ RIN2– DOUT2– IN2 ADuM5000的输出VISO可为LVDS驱动器(ADN4663)和LVDS DOUT1+ RIN2+ OUT1 OUT2 EVAL–CN0256–EBZ RIN1+ RIN1– 图3. 发射和接收通道1的测试设置 Rev. 0 | Page 2 of 3 10386-003 上接收LVDS信号。接收器输出(ROUT1、ROUT2测试引 CN-0256 图4中的示波器曲线图表示IN1、RIN1+、RIN1−和OUT1的 了解详情 测试波形，测试时在IN1上采用50 Mbps时钟信号，DIN1+ CN0256 Design Support Package: http://www.analog.com/CN0256-DesignSupport. 和RIN1+、DIN1−和RIN1−之间采用90 cm屏蔽导联。 Cantrell, Mark. Application Note AN-0971. Recommendations for Control of Radiated Emissions with isoPower Devices. Analog Devices. IN1 Chen, Baoxing. iCoupler® Products with isoPower™ Technology: Signal and Power Transfer Across Isolation Barrier Using Microtransformers. Analog Devices, 2006. 3 RIN+ 数据手册和评估板 RIN– 1 ADN4664 Data Sheet ADuM3442 Data Sheet 10386-004 4 ADN4663 Data Sheet OUT1 2 ADuM5000 Data Sheet CH1 500mV Ω CH2 500mV Ω M20.0ns 1.25GS/s IT 40.0ps/pt A CH3 1.5V CH3 5.0V CH4 100mV 图4. 50 Mbps信号时，IN1、RIN1+、RIN1−和OUT1的示波器曲线图 测量时在LVDS总线上使用低电容探头(<1 pF)。当数据速率 修订历史 2012年7月—修订版0：初始版 更高时，可在LVDS输出和输入间使用更短的电缆。 (Continued from first page) Circuits from the Lab circuits are intended only for use with Analog Devices products and are the intellectual property of Analog Devices or its licensors. While you may use the Circuits from the Lab circuits in the design of your product, no other license is granted by implication or otherwise under any patents or other intellectual property by application or use of the Circuits from the Lab circuits. Information furnished by Analog Devices is believed to be accurate and reliable. However, Circuits from the Lab circuits are supplied "as is" and without warranties of any kind, express, implied, or statutory including, but not limited to, any implied warranty of merchantability, noninfringement or fitness for a particular purpose and no responsibility is assumed by Analog Devices for their use, nor for any infringements of patents or other rights of third parties that may result from their use. Analog Devices reserves the right to change any Circuits from the Lab circuits at any time without notice but is under no obligation to do so. ©2012 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. CN10386sc-0-7/12(0) Rev. 0 | Page 3 of 3