单芯片、多频段3G毫微 微蜂窝收发器 ADF4602 特性 应用 3G家用基站(毫微微蜂窝) 3G中继器 DAC2 GPO[4:1] DAC2 GPO 1 TO 4 DAC1 功能框图 DAC1 单芯片、多频段3G收发器 兼容3GPP 25.104第6版WCDMA/HSPA标准 覆盖UMTS频段 局域级BS的频段1至6和8至10 直接变频发射机和接收机 只需极少的外部器件 集成多频段多模式监控 无Tx SAW或Rx级间SAW滤波器 集成电源管理(3.1 V至3.6 V电源） 集成频率合成器，包括PLL环路滤波器 集成PA偏置控制DAC/GPO WCDMA和GSM接收基带滤波器选项 易于使用，校准工作量极小 自动Rx直流失调控制 简便的增益、频率和模式编程 低电源电流 Rx电流：50 mA(典型值) Tx电流：50 mA至100 mA(随输出功率变化) 6 mm × 6 mm、40引脚LFCSP封装 ADF4602 Tx_PWR_CONTROL TXBBIB TXBBI TXLBRF TXBBQ TXBBQB Tx_PWR_ CONTROL Tx_PWR_CONTROL TXHBRF Tx_PWR_ CONTROL Tx PLL LOOP FILTER LO GENERATOR FRAC N SYNTHESIZER VSUP7 Rx PLL LOOP FILTER LO GENERATOR FRAC N SYNTHESIZER VSUP6 Rx_LO_LB SELECTABLE BANDWIDTH BASEBAND FILTERS RXHB1RF RXBBI RXBBIB I CHANNEL RXHB2RF DC OFFSET CORRECTION RXBBQ RXLBRF Q CHANNEL RXBBQB DC OFFSET CORRECTION Rx_LO_LB REFIN 26MHz 19.2MHz SERIAL INTERFACE CHIPCLK VINT REFCLK SEN SCLK SDATA VSUP5 VSUP4 VSUP3 VSUP2 07092-001 VSUP8 LDO1 LDO2 LDO3 LDO4 LDO5 VSUP1 VDD 图1. Rev. 0 Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2009 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 ADF4602 目录 特性...................................................................................................1 接收机描述 .................................................................................18 应用...................................................................................................1 电源管理 .....................................................................................21 功能框图 ..........................................................................................1 频率合成 .....................................................................................22 修订历史 ..........................................................................................2 串行端口接口(SPI) .......................................................................23 概述...................................................................................................3 操作与时序 .................................................................................23 技术规格 ..........................................................................................4 寄存器 ..............................................................................................24 时序特性 ..........................................................................................8 寄存器图 .....................................................................................24 绝对最大额定值.............................................................................9 寄存器描述 .................................................................................25 ESD警告 ......................................................................................9 软件初始化程序.............................................................................29 引脚配置和功能描述 ....................................................................10 初始化序列 .................................................................................29 典型工作特性 .................................................................................12 应用信息 ..........................................................................................31 工作原理 ..........................................................................................17 ADF4602与AD9863接口 ..........................................................31 发射机描述 .................................................................................17 外形尺寸 ..........................................................................................33 DAC..............................................................................................18 订购指南 .....................................................................................33 通用输出 .....................................................................................18 修订历史 2009年10月—修订版0：初始版 Rev. 0 | Page 2 of 36 ADF4602 概述 ADF4602是一款3G收发器集成电路(IC)，具有无与伦比的 集成度和特性组合，非常适合提供蜂窝固定移动融合 (FMC)服务的高性能3G毫微微蜂窝。只需少数几个外部器 件，便能实现完整的多频段收发器。 单个器件支持UMTS频段1至6和8至10。 接收机基于直接变频架构，这种架构是高度集成的宽带 CDMA (WCDMA)接收机的理想选择，可通过完全集成所 有级间滤波来减少物料用量。前端含有三个高性能单端低 噪声放大器(LNA)，使该器件能支持三频段应用。单端输 入结构可简化接口，并减少小尺寸单端双工器所需的匹配 器件。该器件可结合各种各样的SAW和陶瓷滤波器双工器 使用，其出色的线性度可实现良好的性能。 发射机使用创新的直接变频调制器，可实现高调制精度和 极低的噪声，而不需要外部发射SAW滤波器。 完全集成的锁相环(PLL)可同时针对接收和发射提供高性 能、低功耗的小数N分频频率合成。同时采取特殊防范措 施，实现频分双工(FDD)系统所要求的隔离。所有VCO和 环路滤波器器件均完全集成。 ADF4602还内置片内低压差稳压器(LDO)，向片内功能提 供稳压电源电压，输入电压范围为3.1 V至3.6 V。 该IC通过标准三线式串行接口进行控制，接口具有先进的 内部功能，允许进行简单的软件编程。全面的省电模式可 将正常使用情况下的功耗降至最低。 集成式接收基带滤波器提供可选带宽，使该器件能接收 WCDMA和GSM-EDGE无线电信号。可选带宽滤波器配合 多 频 段 LNA输 入 结 构 ， 使 得 GSM-EDGE信 号 可 以 作 为 UMTS家用基站的一部分受到监控。 Rev. 0 | Page 3 of 36 ADF4602 技术规格 除非另有说明，VDD = 3.1 V至3.6 V，GND = 0 V，TA = TMIN至TMAX。典型规格的条件：VDD = 3.3 V，TA = 25°C，26 MHz 参考输入电平 = 0.7 V峰峰值。 表1 参数 参考部分 参考输入 参考输入频率 参考输入幅值 REFCLK输出(26 MHz) 输出负载电容 输出摆幅 输出压摆率 输出占空比变化 CHIPCLK输出(19.2 MHz) 输出负载电容 倍频系数 输出摆幅 输出占空比变化 输出抖动 锁定时间 发射部分 I/Q输入 输入电阻 输入电容 差分峰值输入电压 输入共模电压 基带滤波器3 dB带宽 TX增益控制 最大增益 增益控制范围 增益控制分辨率 增益控制精度 增益建立时间 RF规格(高频段） 载波频率 输出阻抗 输出功率(POUT) 输出噪声频谱密度 载波泄漏 FDD EVM FDD ACLR 最小值 典型值 最大值 单位 测试条件 0.1 26 0.7 2.0 MHz V p-p 单端工作，直流耦合1 pF V p-p V/µs % 10 pF负载 10 pF负载 输入占空比 = 50% 10 1.5 200 2 40 10 40 48/65 1.5 2 36 50 pF N/A V p-p % ps rms µs 100 2 500 1.2 4.0 kΩ pF mV pd V MHz 单端 单端 dB dB dB dB dB µs 1 V峰峰值差分基带输入 48/65 1.05 550 1.4 5 60 1/32 1.0 10 1 1710 2170 50 −8 −155 −161 −161 −163 −35 5 55 70 Rev. 0 | Page 4 of 36 MHz Ω dBm dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc % dB dB 10 pF负载 输入占空比 = 50% LSB步长平均值 任意1 dB步长 任意10 dB步长 POUT在最终值的0.1 dB范围内 TM1信号64 DPCH 40 MHz偏移 80 MHz偏移 95 MHz偏移 190 MHz偏移 POUT= −8 dBm POUT= −8 dBm ±5 MHz, POUT= −8 dBm ±10 MHz, POUT= −8 dBm ADF4602 参数 最小值 RF规格(低频段) 载波频率 输出阻抗 输出功率(POUT) 输出噪声频谱密度 载波泄漏 FDD EVM FDD ACLR 接收部分 基带I/Q输出 输出共模电压 824 1.15 1.35 正交增益误差 正交相位误差 带内增益纹波 低通滤波器抑制 WCDMA(七阶) WCDMA(五阶) GSM 差分群延迟 WCDMA GSM 接收机增益控制 最大电压增益 增益控制范围 增益控制分辨率 增益控制步长误差 输入IP2 EVM 单位 测试条件 960 MHz Ω dBm dBc/Hz dBc % dB dB TM1信号64 DPCH 45 MHz偏移 POUT= −6 dBm POUT = −6 dBm ±5 MHz, POUT= −6 dBm ±10 MHz, POUT= −6 dBm V V V p-p d mV mV dB °rms dB 模式1 模式2 30 45 84 110 14 31 55 80 12 47 90 dB dB dB dB dB dB dB dB dB dB dB @2.7 MHz @3.5 MHz @5.9 MHz @10 MHz @2.7 MHz @3.5 MHz @5.9 MHz @10 MHz @200 kHz @400 kHz @800 kHz 250 200 ns ns 1.92 MHz频段 100 kHz频段 102 90 1 ±1 ±2 dB dB dB dB dB WCDMA模式 1.2 1.4 4 ±5 ±100 0.3 1 0.2 1710 1.35 1.55 0.7 2170 50 −20 4.0 −20 −2 最大输入功率3 输入IP3 最大值 50 −6 −158 −35 5 55 70 差分输出范围 输出直流失调 RF规格(高频段) 输入频率 输入阻抗 输入回波损耗 噪声系数 典型值 −7 0 53 65 8 Rev. 0 | Page 5 of 36 MHz Ω dB dB dBm dBm dBm dBm dBm % WCDMA HPF模式 GSM伺服环路模式 1 dB步长 10 dB步长 TX功率为−8 dBm， 无杂散测量2 最大LNA增益 最小LNA增益 ±10 MHz和±20 MHz偏移，59 dB增益 85 MHz和190 MHz偏移，59 dB增益 80 MHz偏移 190 MHz偏移 −60 dBm输入 ADF4602 参数 RF规格(低频段) 输入频率 输入阻抗 输入回波损耗 噪声系数 最大输入功率3 最小值 824 输出高电压 输出低电压 开关时间 逻辑输入 输入高电平VINH 输入高电平VINH 输入低电平VINL 输入电流IINH/IINL 输入电容CIN 逻辑输出(SDATA) 输出高电平VOH 输出低电平VOL CLKOUT上升/下降 CLKOUT负载 温度范围(TA) 最大值 单位 测试条件 960 MHz Ω dB dB dBm dBm dBm dBm dBm % 80 dB增益，TX功率为−8 dBm 最大LNA增益 最小LNA增益 ±10 MHz和±20 MHz偏移，59 dB增益 45 MHz和90 MHz偏移，59 dB增益 45 MHz偏移 −60 dBm输入 50 −20 4.0 −20 −2 2 5 40 7 输入IP3 输入IP2 EVM 频率合成器部分 信道分辨率 锁定时间3 DAC/GPO控制 DAC1 分辨率 输出范围 绝对精度 输出LSB步长 输出容性负载 输出电流 输出阻抗 DAC2 分辨率 输出范围 DNL INL 输出容性负载 输出电流 输出阻抗 GPO1至GPO4 输出电流 典型值 50 200 5 2.3 3.15 ±50 25 1 +10 −10 1 6 0 2.85 ±0.5 ±1.0 1 +5 −5 5 位 V LSB LSB nF mA Ω VDD > 3.15 V 任意码，VDD> 3.2 V 无负载 无负载 GPO1, GPO2, GPO3 GPO4 最大输出电流 最大输出电流 5 pF负载 2.1 3.3 0.6 ±1 10 V V V µA pF 1.8 V回读模式4 2.8 V回读模式4 0.45 5 10 85 V V ns pF °C VX= VINT或VSUP8，IOH= 500 μA IOL= 500 μA 2.6 0.2 1 VX − 0.45 0 位 V mV mV nF mA Ω mA mA V V µs 2 10 1.2 1.2 kHz µs Rev. 0 | Page 6 of 36 ADF4602 参数 电源 电源电压 VDD VSUP1 3 4 最大值 单位 测试条件 3.1 3.3 2.6 3.6 V V 主电源输入 从内部LDO1输出，10 mA额定值， 供给RX VCO 从内部LDO2输出，30 mA额定值， 供给RX基带和RX下变频器 2.8 V VSUP3 1.9 V VSUP4 2.6 V VSUP5 2.8 V VSUP6 1.9 V VSUP7 1.9 V RX频率合成器的电源输入， 连接到VSUP3 TX频率合成器的电源输入，连接到VSUP3 VSUP8 2.8 V 基准部分的电源输入，连接到VSUP2 V 串行接口控制逻辑的电源输入 mA mA mA VDD= 3.6 V，输出匹配成50 Ω FRF= 2170 MHz FRF= 2170 MHz 功耗 发射功耗 −8 dBm输出水平 −28 dBm输出水平 接收功耗 2 典型值 VSUP2 VINT 1 最小值 1.6 1.8 2.0 100 50 50 从内部LDO3输出，10 mA额定值， 供给RX LNA 从内部LDO4输出，10 mA额定值， 供给TX VCO 从内部LDO5输出，100 mA额定值， 供给TX调制器、TX基带、PA控制DAC 参考频率应直流耦合到REFIN引脚。它在内部交流耦合。 噪声系数测量结果不包括26 MHz参考频率的谐波所引起的杂散。杂散出现在参考频率的整数倍处(每隔26 MHz)， 使接收灵敏度下降约6 dB。 通过设计保证，但未经生产测试。 寄存器2的sif_vsup8位控制1.8 V回读模式或2.8 V回读模式的选择。更多信息参见串行端口接口(SPI)部分。 Rev. 0 | Page 7 of 36 ADF4602 时序特性 除非另有说明，VDD = 3.1 V至3.6 V，VGND = 0 V，TA = 25°C。通过设计保证，但未经生产测试。 表2 参数 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 在TMIN至TMAX时的限值 62 10 10 10 31 31 10 20 20 20 单位 单位 ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最大值) ns(最大值) ns(最大值) SEN高电平至写入时间 SEN至SCLK建立时间 SDATA至SCLK建立时间 SDATA至SCLK保持时间 SCLK高电平持续时间 SCLK低电平持续时间 SEN至SCLK保持时间 SEN至SDATA有效延迟时间 SCLK至SDATA有效延迟时间 SEN至SDATA禁用延迟时间 WRITE t5 t6 SCLK t3 W[25] W[1] t2 W[0] t7 07092-002 SDATA t4 W[24] t1 SEN 图2. 串行接口写入时序图 READ REQUEST READ SCLK t9 SDATA Q[25] Q[24] Q[1] Q[0] R[25] R[24] R[1] R[0] t10 SEN t8 ADF4602 selected device DRIVES SDATA drives RSDATA B releases HOSTDB RELEASES RSDATA SDATA 图3. 串行接口读取/写入时序图 Rev. 0 | Page 8 of 36 07092-003 3 orMORE more 3 OR SYSCLK periods SCLK PERIODS ADF4602 绝对最大额定值 除非另有说明，TA = 25°C。 Table 3. 参数 VDD至GND VSUP1、VSUP2至GND VSUP4、VSUP5、VSUP6、 VSUP7、VSUP8、VSUP9至GND VSUP3至GND VINT至GND 模拟I/O电压至GND 数字I/O电压至GND 工作温度范围 商用(B级) 存储温度范围 最高结温 LFCSP θJA热阻 回流焊 峰值温度 峰值温度时间 额定值 −0.3 V至+4 V −0.3 V至+3.6 V −0.3 V至+3.6 V −0.3 V至+2.0 V −0.3 V至+2.0 V −0.3 V至VDD + 0.3 V −0.3 V至VDD + 0.3 V 0°C至+85°C −65°C至+125°C 150°C 32°C/W 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，不表示在这些条件下或者在任何其 它超出本技术规范操作章节中所示规格的条件下，器件能 够正常工作。长期在绝对最大额定值条件下工作会影响器 件的可靠性。 本器件为高性能RF集成电路，ESD额定值小于2kV，对 ESD(静电放电)敏感。搬运和装配时应采取适当的防范措 施。 ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 240°C 40秒 Rev. 0 | Page 9 of 36 ADF4602 40 39 38 37 36 35 34 33 32 31 G PO 2 G PO 1 VSUP6 NC REFIN REFCLK VSUP8 CHIPCLK G PO 4 VDD 引脚配置和功能描述 ADF4602 TOP VIEW (Not to Scale) 30 29 28 27 26 25 24 23 22 21 DAC1 DAC2 VSUP5 TXRFGND TXHBRF TXRFGND TXLBRF TXBBQB TXBBQ VSUP4 NOTES 1. NC = NO CONNECT. 2. THE EXPOSED PADDLE MUST BE CONNECTED TO GROUND FOR CORRECT CHIP OPERATION. IT PROVIDES BOTH A THERMAL AND ELECTRICAL CONNECTION TO THE PCB. 07092-004 RXBBQB VSUP2 VINT SDATA SCLK SEN NC VSUP7 TXBBI TXBBIB 11 12 13 14 15 16 17 18 19 20 GPO3 1 VSUP1 2 VSUP3 3 RXLBRF 4 NC 5 RXHB2RF 6 RXHB1RF 7 RXBBI 8 RXBBIB 9 RXBBQ 10 图4. 引脚配置 表4. 引脚功能描述 引脚编号 1 2 3 4 5 6 7 8 9 10 11 12 引脚名称 GPO3 VSUP11 VSUP31 RXLBRF NC RXHB2RF RXHB1RF RXBBI RXBBIB RXBBQ RXBBQB VSUP21 功能 通用输出3。数字输出。此引脚用于外部开关或PA控制。 LDO 1的输出。接收VCO的电源。标称值2.6 V。要求通过100 nF电容去耦至地。 LDO 3的输出。接收LNA的电源。标称值1.9 V。要求通过100 nF电容去耦至地。 接收低频段LNA输入。 不连接。请勿连接此引脚。 接收第二高频段LNA输入。应当用于频段2。 接收第一高频段LNA输入。应当用于频段1。 接收基带I输出。 互补接收基带I输出。 接收基带Q输出。 互补接收基带Q输出。 LDO 2的输出。接收下变频器和基带的电源。标称值2.8 V。要求通过100 nF电容去耦至地。 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 VINT SDATA SCLK SEN NC VSUP71 TXBBI TXBBIB VSUP41 TXBBQ TXBBQB TXLBRF TXRFGND TXHBRF TXRFGND VSUP51 29 30 DAC2 DAC1 串行端口电源输入。对此引脚应施加1.8 V电压。 串行端口数据引脚。可以是输入或输出。 串行时钟输入。 串行端口使能输入。 不连接。请勿连接此引脚。 发射频率合成器电源输入。连接到VSUP3，通过100 nF电容去耦至地。 发射基带I输入。 互补发射基带I输入。 LDO 4的输出。发射VCO的电源。标称值2.8 V。要求通过100 nF电容去耦至地。 发射基带Q输入。 互补发射基带Q输入。 低频段发射RF输出。输出范围824 MHz至960 MHz。 发射RF地。连接此引脚到地。 高频段发射RF输出。输出范围1710 MHz至2170 MHz。 发射RF地。连接此引脚到地。 LDO 5的输出。发射调制器、基带、功率检波器和DAC的电源。 标称值2.8 V。要求通过100 nF电容去耦至地。 DAC2的输出。 DAC1的输出。 Rev. 0 | Page 10 of 36 ADF4602 引脚编号 31 32 33 34 35 36 37 38 39 40 1 引脚名称 VDD GPO4 CHIPCLK VSUP81 REFCLK REFIN NC VSUP61 GPO1 GPO2 EPAD 功能 主电源输入。 数字输出。此引脚用于开关或PA控制。 芯片时钟输出。 参考时钟电源输入。连接到VSUP2，通过100 nF电容去耦至地。 参考时钟输出。 参考时钟输入。该参考时钟在内部交流耦合。 不连接。请勿连接此引脚。 接收频率合成器电源输入。连接到VSUP3，通过100 nF电容去耦至地。 数字输出。此引脚用于开关或PA控制。 数字输出。此引脚用于开关或PA控制。 芯片下的裸露焊盘。为使芯片正常工作，该焊盘必须接地。它提供到PCB的散热和电气连接。 Y5V电容不宜用于这些引脚。应当使用X7R、X5R、C0G或类似型号的电容。 Rev. 0 | Page 11 of 36 ADF4602 典型工作特性 CF 881.5 MHz Code Pwr Relative CPICH Slot 0 Ref Lvl 6 dBm SR 15 ksps Chan Code 0 Chan Slot 0 0 A -7 LN dB –30 +5MHz –5MHz +10MHz –10MHz -21 2 -28 2 –35 -35 -42 –40 -49 -56 –45 -63 64 CH/DIV STOP: CH 511 CF 881.5 MHz Result Summary CPICH Slot 0 Ref Lvl 6 dBm -4.57 1.04 0.79 2.04 0 15 0 QPSK 0.00 0.74 RESULT SUMMARY ³ ³ Carr Freq Err -92.42 Hz ³ Trg to Frame 22.62 æs ³ IQ Imbalance 0.36 % ³ Pk Code Dom Err -49.96 dB rms ³ ( 15 ksps) ³ ³ Timing Offset ksps 0 Chips ³ Chan Slot Number 0 ³ No. of Pilot Bits 0 ³ Chan Pow abs. dB -14.60 dBm % rms ³ Symbol EVM 1.21 % Pk dBm ppm % % rms B ↓ –50 –55 –60 LN –65 –70 –14 07092-005 GLOBAL RESULTS Total PWR Chip Rate Err IQ Offset Composite EVM CPICH Slot Number CHANNEL RESULTS Symb Rate Channel Code Modulation Type Chan Pow rel. Symbol EVM SR 15 ksps Chan Code 0 Chan Slot 0 SR 240 ksps Chan Code 0 Chan Slot 0 Code Power Relative CPICH Slot 0 A -14 –35 -21 -28 Att* 0 dB –4 –30 -7 Ref 3.90 dBm –10 –8 –6 OUTPUT POWER (dBm/3.84MHz) 图8. TXHBRF发射ACLR与输出功率的关系， 测试模型1信号，10.54 dB PAR，217 MHz 图5. UMTS频段5发射EVM，测试模型1，64 DPCH，2% EVM CF 2.1399994 GH –12 07092-008 START: CH 0 ACLR (dB) -70 +5MHz –5MHz +10MHz –10MHz –40 -35 -42 -49 –45 3DB -63 64 Ch/ CF 2.1399994 GH Att* 0 dB 1 CLRWR CPICH Slot 0 GLOBAL RESULTS FOR FRAME Total Power Chip Rate Error IQ Offset Composite EVM CPICH Slot No CHANNEL RESULTS Symbol Rate Channel Code No of Pilot Bits Channel Power Rel Symbol EVM Stop Ch 511 SR 240 ksps Chan Code 5 Chan Slot 0 0: -8.03 0.95 1.83 2.54 0 dBm ppm % % 240.00 ksps 5 0 -0.04 dB 2.43 % rms Carrier Freq Error Trigger to Frame IQ Imbalance Pk CDE (15 ksps) No of Active Chan RHO Timing Offset Channel Slot No Modulation Type Channel Power Abs Symbol EVM 65.98 9.642977 0.23 -50.12 44 Hz ms % dB B –50 –55 –60 –65 0.99936 0 Chips 0 16QAM -19.05 dBm 7.02 % Pk 3DB 07092-006 Result Summary –70 –25 –20 –15 –10 –5 OUTPUT POWER (dBm/3.84MHz) 图9. TXLBRF发射ACLR与输出功率的关系， 测试模型1信号，10.54 dB PAR，881 MHz 图6. UMTS频段1发射EVM，测试模型5，2.5% EVM 20 DUT DUT DUT DUT DUT 18 14 DUT DUT DUT DUT DUT REF –12.7dBm 2 5 7 9 3 –20 *RBW 30kHz *VBW 300kHz *SWT 100ms CH PWR ACP LOW ACP UP ALT1 LOW ALT1 UP –8.08dBm –57.05dBm –57.09dBm –70.92dBm –71.41dBm –40 12 –50 10 –60 30dB DYNAMIC RANGE <6% EVM 8 –70 6 –80 4 –90 2 0 –35 *ATT 0dB POS –12.698dBm –30 –100 –30 –25 –20 –15 –10 TXPWR_SET (dBm) –5 0 5 07092-007 COMPOSITE EVM (%) 16 1 4 6 8 10 0 07092-009 Start Ch 0 Ref 3.90 dBm ACLR (dB) -56 –110 CENTER 2.14GHz 图7.发射EVM与TXPWR_SET (dBm)的关系， 测量10个DUT，应用四个校准点 2.55MHz/DIV SPAN 25.5MHz 图10. TXHBR发射ACLR，2140 MHz Rev. 0 | Page 12 of 36 07092-010 1 VIEW ADF4602 MARKER 1 (T1) *RBW 30kHz –23.01dBm *VBW 300kHz 880.877403846MHz REF –10.9dBm *ATT 5dB *SWT 100ms –4.39dBm CH PWR POS –10.895dBm ACP LOW –60.63dBm –20 –58.52dBm ACP UP ALT1 LOW –72.07dBm –30 –72.13dBm ALT1 UP –54 0°C 5MHz HIGH 25°C 5MHZ HIGH 85°C 5MHz HIGH 5MHz ACLR (dB) –56 –40 –50 –60 –70 –80 0°C 5MHz LOW 25°C 5MHz LOW 85°C 5MHz LOW –58 –60 –62 –64 –100 CENTER 881MHz 2.55MHz/DIV SPAN 25.5MHz –66 865 07092-011 图11. TXLBRF发射ACLR，881 MHz 0°C 5MHz HIGH 25°C 5MHZ HIGH 85°C 5MHz HIGH 0°C 5MHz LOW 25°C 5MHz LOW 85°C 5MHz LOW –5 MAGNITUDE (dBm) –57 –59 –10 –15 –20 –25 –30 –63 –35 2130 2140 2150 FREQUENCY (MHz) 2160 2170 –40 0.1 07092-012 2120 1 图12. 发射ACLR与频率和温度的关系(频段1)， 发射输出功率 = −8 dBm 10 FREQUENCY (MHz) 100 图15. 发射基带滤波器响应 –70 –51 0°C 5MHz HIGH 25°C 5MHZ HIGH 85°C 5MHz HIGH –80 –90 PHASE NOISE (dBc/Hz) –53 0°C 5MHz LOW 25°C 5MHz LOW 85°C 5MHz LOW –55 –57 –59 –61 –100 –110 –120 –130 –140 –150 –63 1940 1950 1960 1970 FREQUENCY (MHz) 1980 1990 07092-013 –65 1930 –160 图13. 发射ACLR与频率和温度的关系(频段2)， 发射输出功率 = −8 dBm –170 1k 10k 100k 1M OFFSET FREQUENCY (Hz) 10M 图16. 发射频率合成器相位噪声 Rev. 0 | Page 13 of 36 100M 07092-016 5MHz ACLR (dB) 895 0 –61 5MHz ACLR (dB) 890 5 –55 –65 2110 875 880 885 FREQUENCY (MHz) 图14. 发射ACLR与频率和温度的关系(频段5)， 发射输出功率 = −7 dBm –51 –53 870 07092-015 –110 07092-014 –90 ADF4602 16 0.12 14 0.10 12 MIXSTEP = 10 LNASTEP = 6 GAINCAL = 8 10 0.08 EVM (%) 0.06 8 6 0.04 4 0.02 0 20 30 图17. 功耗与发射输出功率的关系，频率 = 2170 MHz，VDD = 3.3 V， 测试模型5信号，接收机禁用 1.8 –10 1.6 MIXSTEP = 6 LNASTEP = 10 GAINCAL = 8 1.4 –40 –50 –60 1.2 1.0 0.8 –70 0.6 –80 0.4 –90 0.2 0.1 1 FREQUENCY (MHz) 10 0 20 30 40 50 60 70 80 RECEIVE GAIN SETTING (dB) 90 100 07092-021 GAIN STEP (dB) –30 07092-018 MAGNITUDE (dB) –20 图21. 接收增益步长误差与增益设置的关系，1 dB步长， 测量方法：注入已知的信号电平，测量整个器件的增益。 然后使增益以1 dB步长遍历所有设置， 测量每种情况下的增益步长变化。 图18. 接收WCDMA基带滤波器响应 25 0 23 –10 20 –20 18 NOISE FIGURE (dB) 10 –30 –40 –50 –60 –70 MIXSTEP = 6 LNASTEP = 10 GAINCAL = 8 15 13 10 8 5 –80 3 –90 100 FREQUENCY (kHz) 1000 07092-019 MAGNITUDE (dBm) 90 2.0 0 –100 10 80 图20. 接收EVM与增益的关系，2.84 MHz QPSK调制输入信号， WCDMA接收基带滤波器 10 –100 0.01 40 50 60 70 RECEIVE GAIN SETTING (dB) 07092-020 07092-017 2 0 –34 –32 –30 –28 –26 –24 –22 –20 –18 –16 –14 –12 –10 –8 –6 –4 OUTPUT POWER (dBm/3.84MHz) 0 40 50 60 70 RECEIVE GAIN SETTING (dB) 80 90 07092-022 CURRENT CONSUMPTION (A) 0.14 图22. 接收机噪声系数与增益的关系，Rx频率 = 1955 MHz 图19. 接收GSM基带滤波器响应 Rev. 0 | Page 14 of 36 ADF4602 –100 20 25°C 0°C 85°C 18 SENSITIVITY (dBm) 14 12 10 8 6 –106 –110 –112 –114 –116 2 –118 1930 1940 1950 1960 FREQUENCY (MHz) 1970 1980 TS25.104 LIMIT –108 4 0 1920 GAIN = 80dB –104 –120 1918 07092-023 1928 16 1978 2 GAIN = 80dB 25°C 0°C 85°C 14 –2 10MHz + 19.8MHz IP3 (dBm) 10 8 6 4 2 –4 –6 –8 –10 –12 –14 1860 1870 1880 1890 FREQUENCY (MHz) 1900 1910 –18 10 20 30 40 50 60 70 80 RECEIVE GAIN SETTING (dB) 90 100 110 8 GAIN = 80dB 25°C 0°C 85°C 25°C 0°C 85°C 6 4 85MHz + 190MHz IP3 (dBm) 8 7 6 5 4 3 2 2 0 –2 –4 –6 –8 –10 1 –12 827 832 837 842 FREQUENCY (MHz) 847 –14 07092-025 0 822 10 图27. HB1接收IP3(10 MHz + 19.8 MHz)与增益设置的关系 图24. HB2接收噪声系数与频率的关系 9 0 07092-026 –16 07092-024 0 1850 25°C 0°C 85°C 0 12 NOISE FIGURE (dB) 1968 图27. HB1接收IP3(10 MHz + 19.8 MHz) 与增益设置的关系 图23. HB1接收噪声系数与频率的关系 NOISE FIGURE (dB) 1938 1948 1958 FREQUENCY (MHz) 0 10 20 30 40 50 60 70 80 RECEIVE GAIN SETTING (dB) 90 100 110 07092-027 NOISE FIGURE (dB) 16 –102 07092-046 GAIN = 80dB 图28. HB1接收IP3(85 MHz + 190 MHz)与增益设置的关系 图25. LB接收噪声系数与频率的关系 Rev. 0 | Page 15 of 36 ADF4602 16 110 25°C 0°C 85°C 105 100 14 10MHz + 19.8MHz IP3 (dBm) 90 85 80 75 70 65 60 6 4 2 0 –2 –4 –6 10 20 30 40 50 60 70 80 RECEIVE GAIN SETTING (dB) 90 100 110 –12 07092-028 0 10 20 30 40 50 60 70 80 RECEIVE GAIN SETTING (dB) 90 100 110 图32. LB接收IP3（10 MHz + 19.8 MHz）与增益设置的关系 8 16 25°C 0°C 85°C 6 25°C 0°C 85°C 14 12 45MHz + 22.5MHz IP3 (dBm) 4 2 0 –2 –4 –6 –8 –10 10 8 6 4 2 0 –2 –4 –10 0 10 20 30 40 50 60 70 80 RECEIVE GAIN SETTING (dB) 90 100 110 07092-029 –8 –14 0 10 20 30 40 50 60 70 80 RECEIVE GAIN SETTING (dB) 90 100 110 07092-032 –6 –12 图33. LB接收IP3（45 MHz + 22.5 MHz）与增益设置的关系 图30. HB2接收IP3（80 MHz + 40 MHz）与增益设置的关系 100 100 25°C 0°C 85°C 90 25°C 0°C 85°C 90 80 45MHz IP2 (dBm) 80 70 60 70 60 50 50 40 0 10 20 30 40 50 60 70 80 RECEIVE GAIN SETTING (dB) 90 100 110 30 07092-030 40 0 07092-031 –10 图29. HB1接收IP2（190 MHz）与增益设置的关系 80MHz + 40MHz IP3 (dBm) 8 –8 55 80MHz IP2 (dBm) 10 0 10 20 30 40 50 60 70 80 RECEIVE GAIN SETTING (dB) 90 100 图34. LB接收IP2（45 MHz）与增益设置的关系 图31. HB2接收IP2（80 MHz）与增益设置的关系 Rev. 0 | Page 16 of 36 110 07092-033 190MHz IP2 (dBm) 95 50 25°C 0°C 85°C 12 ADF4602 工作原理 发射机描述 TESTI, SWAP_I TXBBI TXBBIB LPF INTEGRATED BALUN LB ONLY DIVIDER ÷2 DIVIDER AND QUAD GEN Σ ÷2 TXBs TX OUTPUT –90 DEGREES PA TXBBQ TXBBQB LPF TESTQ, SWAP_Q 07092-034 GAIN CONTROL TXPWR_SET[11:0] 图35. 发射机功能框图 ADF4602采用高度创新的低噪声可变增益直接变频发射机 架构，无需外部发射SAW滤波器。直接变频架构的频率规 划较为简单，因而所有频段的发射谐波风险得以大幅降 低。图35给出了功能框图。 VOLTS I OR Q I/Q基带 基带输入信号在进入正交调制器之前，先通过一个二阶巴 特沃兹滤波器，其截止频率为4MHz，可以在一定程度上 抑制DAC镜像。该滤波器还有助于抑制耦合到PCB上基带 引脚的任何杂散信号。 为了简化ADF4602与发射DAC之间的PCB布局布线，可以 在内部交换I与Q差分输入。为了用户测试目的，I和Q输入 也可以在内部短接在一起，并施加直流偏置。这将在RF输 出端产生一个较大载波，可用于信号路径完整性测试。 Rev. 0 | Page 17 of 36 IB OR QB PEAK V DIF VCM TIME 图36. 发射基带输入信号 07092-035 I和Q通道的基带接口为差分、直流耦合输入，支持广泛的 输入共模电压(VCM)。容许的输入共模范围为1.05V至1.4 V。容许的最大信号摆幅为550mV峰值差分，相当于I或Q 通道上的1.1V峰峰值差分。图36显示了峰值差分电压和 VCM的图形定义。 ADF4602 I/Q调制器 I/Q调制器将发射基带输入信号转换为RF。各种频率和环 境条件下的精确IQ平衡和相位通过校准技术来保持，从而 确保在所有条件下都能满足3GPP载波泄漏、EVM和ACLR 要求并具有充分的裕量。片内校准在指定的发射PLL锁定 时间内执行，独立自足，无需用户提供额外的输入。 调制器具有80 dB的增益控制范围，能够以1/32的dB步长进 行编程。寄存器28中的12位字txpwr_set[11:0]控制发射输出 功率。该设置参考施加于发射基带输入的满量程（500 mV 峰值差分）正弦波信号。当施加一个具有某一峰均比的 WCDMA调制信号时，输出功率应通过方程式1计算。 输出功率 (dBm/3.84 MHz) = txpwr(dBm) − PAR 其中txpwr(dBm)表示转换为dBm的txpwr_set[11:0]值，PAR 表示WCDMA信号的峰均比。例如，对于一个峰均比为10 dB的WCDMA信号，如果要求输出功率为−8 dBm，则： txpwr(dBm) = −8 dBm + 10 dB = +2 dBm 调制器的功耗与输出功率成正比。当发射功率低于最大值 时，收发器的功耗也会降低。 VCO输出 发射VCO输出首先被送至调谐缓冲器级，然后被送至正交 发生电路。调谐缓冲器确保VCO传输只产生极低的电流和 LO相关噪声。该操作对用户是透明的。正交发生器产生驱 动调制器所需的高度精确的相位信号，同时用作一个二分 频器。在低频段，VCO传输路径中还会使用一个附加二分 频器，在高频率则会将其旁路。这是为了以最小的VCO调 谐范围覆盖所有频段。 信号的相位精度对于确保良好的调制质量和精确的输出功 率十分重要。片内校准可确保相位信号具有精确的90°错 相。每次频率改变或者写入txpwr_set[11:0]字时，都会执行 该校准。如果器件的温度改变，应更新该校准。要执行该 校准，用户只需在温度每改变5度时写入txpwr_set[11:0] 字，或者在WCDMA帧或时隙之间定期更新该值(每隔数 秒)。这样可确保器件随着温度改变而保持良好的EVM和 精确的输出功率。 发射输出巴伦 为了保持较高的信号完整度和抗扰度，基带输入、调制器 和所有相关电路均为全差分式。然而，差分输出对于用户 而言并不是最佳的，因为大多数功率放大器(PA)都是单端 式。这种情况下，一般还需要额外的外部匹配元件或者差 分转单端SAW滤波器结构。但是，ADF4602不需要SAW滤 波器，而且完全集成了低损耗巴伦，可将内部差分信号转 换为单端50 Ω输出，从而实现与PA轻松接口。 TXHBRF引脚提供高频段输出，TXLBRF引脚提供低频段输 出。必要时，这些输出直接与50 Ω负载相连，不需要交流 耦合。 DAC ADF4602集成了2个DAC，用于与外部PA接口，以控制PA 内部的参考或偏置节点。如果不需要此功能，可将DAC用 于任何其他目的，或者不需要时可以关断。 DAC1是一个5位电压输出DAC。输出范围从2.3 V到3.15 V (对于VDD > 3.15 V)。DAC1输出级直接采用VDD供电，在 VDD的50 mV范围内能够提供10 mA的电流。为了实现高精 度，DAC基准电压由LDO5提供，它在内部调整至25 mV精 度。DAC1输出由PADAC1[4:0]字设置。 DAC2是一个6位电压输出DAC，输出范围从0 V到2.8 V。 LDO5提供DAC2的基准电压和满量程输出电压。输出电压 由 padac2_ow[5:0]字 设 置 。 如 果 需 要 控 制 DAC2， 则 dacgpo_owen位也必须设置为高电平。 通 过 将 代 码 0x0写 入 相 应 的 控 制 寄 存 器 ， 可 以 关 断 各 DAC。 通用输出 ADF4602提供了4个通用输出(GPO)，用于控制PA偏置模 式，或者更常用于控制发射/接收路径中的外部RF前端开 关。GPO是简单的3 V数字输出驱动器。GPO1至GPO3能 够提供最大2 mA的电流，GPO4能够提供最大10 mA的电 流。 为使GPO工作，位dacgpo_owen必须置1，然后通过gpo_ow [3:0]字控制GPO。 接收机描述 ADF4602包括一个完全集成的直接变频接收机，旨在用于 多频段WCDMA毫微微蜂窝应用。设计的主要特点是高性 能、低功耗和所需的外部器件极少。图37给出了接收机的 功能框图，包括3个用于多频段工作的LNA模块、高线性 度I/Q混频器、高级基带通道滤波和直流失调补偿电路。 Rev. 0 | Page 18 of 36 ADF4602 LNA 0dB TO 18dB 3 × 6dB STEPS RxEN[1:0] MIXER TRANSCONDUCTANCE 18dB TO 30dB (WCDMA) 27dB TO 39dB (CDMA) 2 × 6dB STEPS VGA –6dB TO +18dB 24 × 1dB STEPS ACTIVE FILTER CHANGES 0dB TO 18dB 0dB TO 18dB 3 × 6dB STEPS 3 × 6dB STEPS RXBBI RXHB2RF LPF BPF HIGH BAND LNA 2 RXHB1RF BPF LPF RXBBIB LPF DAC ADC PROGRAMMABLE OFFSET CONTROL ÷2 OR ÷4 DAC HIGH BAND LNA 1 ADC RXLBRF RXBBQ BPF LPF LOW BAND LNA LPF RXBBQB LPF VCMSEL RXBW_TOGGLE 07092-036 GAIN CONTROL RxGAIN[6:0] 图37. 接收机功能框图 LNA ADF4602内置3个可调谐的RF前端，适合所有主要的3GPP 频段。其中两个适合1700 MHz至2170 MHz范围内的高频段 工作，一个适合824 MHz至960 MHz范围内的低频段工 作。因此，设计人员可以利用这三个集成的LNA构建多频 段和地区特定的版本，而不需要外加元件。 LNA功率控制和内部频段切换完全由串行接口控制。 ADF4602 LNA针对50 Ω单端输入而设计，从而能够进一步 简化前端设计，并以极少的元件轻松实现匹配。通常需要 一个二元件匹配：一个串联和一个并联电感。信号在LNA 内部被转换到一个差分路径，以便在接收信号链的后续模 块中进行信号处理。 级间RF滤波完全集成于其中，确保在混频器级之前对外部 带外阻塞进行适当的衰减。LNA特性的设计目的是在发射 机频率偏移处提供额外的滤波。 通过对寄存器1中的位rxbs[1:0]进行编程，可以使能LNA。 LNA输入HB1应当用于UMTS频段1操作，HB2应当用于 UMTS频段2操作。 混频器 该器件使用高线性度正交混频器电路来将RF信号转换为基 带同相和正交分量。虽然图37中未显示，但实际上存在两 个混频器部分：一个针对高频段LNA输出而优化，另一个 针对低频段LNA输出而优化。高频段和低频段混频器输出 先行合并，然后被直接驱动到基带低通滤波器的第一级(该 滤波器还能用来降低最大阻塞信号的电平)，之后进行基带 放大。 VCO传输系统通过接收机频率合成器部分向混频器提供正 交驱动，它包括一个可编程分频器，因此高频段和低频段 所用的VCO相同。通过对混频器和VCO传输电路进行精心 设计和布局，实现了出色的90°正交相位和幅度匹配。 基带部分 ADF4602基带部分实现了分布式增益和滤波功能，提供最 大54 dB的增益和60 dB的增益控制范围。通过精心设计， 通带纹波、群延迟、信号损耗和功耗得以保持最小。滤波 器校准已在制造过程中完成，因此精度很高且易于使用。 ADF4602提供3个基带滤波器，如表5所示。位rxbw_toggle [2:0]用于选择工作模式。七阶WCDMA滤波器具有1.92 MHz的截止频率，能够确保对邻道进行良好的衰减，以满 足毫微微蜂窝应用的阻塞/邻道选择要求。GSM滤波器具 有100 kHz的截止频率，旨在用作家用基站的监控接收机。 五阶WCDMA滤波器对邻道的衰减较少，因此不应用于毫 微微蜂窝应用。 I和Q通道可以内部互换，因此无线电与模拟基带之间可以 实现最佳的PCB布局布线。互换通过swapi和swapq位实 现。 表5. 接收基带滤波器模式 模式 七阶WCDMA 五阶WCDMA GSM Rev. 0 | Page 19 of 36 滤波器截止频率(fC) 1.92 MHz 1.92 MHz 100 kHz ADF4602 接收基带输出具有1.2 V或1.4 V的可编程共模电压，该共模 电压通过寄存器15中的vcmsel位进行选择。 50 增益控制 35 增益控制功能分布于整个接收信号链，如图39所示。RF前 端包含30 dB的控制范围：18 dB位于LNA中，12 dB位于混 频器跨导级。两个基带有源滤波器级各提供6 dB步长的18 dB增益控制范围。如果有源滤波器级具有相同的增益，滤 波器特性(纹波和群延迟)将能保持最佳。这样，滤波器级 总共具有4 × 12 dB步长的36 dB增益控制范围。可变增益放 大器(VGA)实现了以1 dB步长进行控制的24 dB增益。混频 器的基本增益为18 dB，VGA的基本增益为−6 dB。因此， 总增益为102 dB，增益控制范围为90 dB。 30 混频器的基本增益在WCDMA模式下为18 dB，在GSM模式 下为27 dB。 MIXSTEP = 10 LNASTEP = 6 GAINCAL = 8 45 BLOCK GAIN (dB) 40 LNA GAIN MIXER GAIN FILTER GAIN VGA GAIN 25 20 15 10 5 0 –10 0 10 20 30 40 50 60 70 80 90 REQUESTED Rx GAIN (dB) 图39. 更详细的增益分配曲线 此外，寄存器15中的增益校准设置(gaincal[4:0])用于处理 RF前端的损耗。 ADF4602的总增益通过下式计算： 表6. WCDMA模式下的接收增益控制 级 低噪声放大器 混频器 增益控制 0 dB 至 +18 dB +18 dB 至 +30 dB (WCDMA) +27 dB 至 +39 dB (GSM) 滤波器 0 dB 至 +36 dB 可变增益放大器 −6 dB 至 +18 dB 控制步长 3 × 6 dB 步长 2 × 6 dB 步长 3 × 12 dB 步长 24 × 1 dB 步长 ReceiveGain = rxgain[6:0] − gaincal[4:0] + X 120 80 例如，如果接收前端总损耗为2 dB，则用户应将gaincal[4:0] 设置为6 dB。如果用户要求80 dB的增益并将rxgain[6:0]设 置为80 dB，则ADF4602通过方程式4算得： 70 60 50 40 ReceiveGain = 80 − 6 + 8 = 82 dB 30 20 即ADF4602内部使用82 dB的接收增益。 RF GAIN BASEBAND GAIN CHIP GAIN 10 0 0 10 20 30 40 50 60 70 80 90 REQUESTED Rx GAIN (dB) 100 110 120 07092-037 BLOCK GAIN (dB) 90 –10 (3) 其中，front_end_losses是双工器/开关引起的接收路径损 耗。它可以用于计算天线的等效增益以及处理路径中的任 何损耗。 MIXSTEP = 10 LNASTEP = 6 GAINCAL = 8 100 (2) 其中，在WCDMA滤波器模式下，X = 8；在GSM滤波器模 式下，X = 17。Rxgain[6:0]是写入寄存器11中的接收增益。 Gaincal[4:0]是寄存器15中的增益校准设置，通过下式计 算： gaincal[4:0] = 8 − front_end_losses 110 100 110 120 07092-038 –5 图38. 默认设置下RF与基带模块之间的增益分配 Rev. 0 | Page 20 of 36 (4) ADF4602 由于系统总增益中有非常大的一部分被分配给模拟基带功 能，因此直流失调补偿是任何直接变频解决方案不可或缺 的一部分。直流失调按其特征可以分为两类：静态或慢速 变化的失调和随时间变化的失调。 ADF4602的架构设计可以降低随时间变化的直流失调量。 它还包括一个直流失调控制系统。该控制系统包括基带输 出端的ADC，用来对直流失调进行数字化处理：一个数字 信号处理模块，可以对其中的环路特征进行编程，以便定 制环路传递函数；以及调整DAC，用来将误差项重新引入 信号路径。可以对失调控制传递函数进行编程，使之充当 一个由增益变化自动触发的伺服环路，或者充当一个具有 自动快速建立模式的高通滤波器(HPF)，它同样由增益变 化触发。伺服环路、高通滤波器和快速建立模式的参数由 ADF4602的初始编程设置。工作时，直流失调控制系统完 全自动运行，无需任何外部编程。直流失调补偿环路的推 荐默认编程条件参见寄存器描述部分。 电源管理 ADF4602集成了电源管理功能，它需要两个外部电源：3.3 V VDD和1.8 V VINT。图40显示了其功能框图。 VDD为5个集成式低压差调节器(LDO) VSUP1至VSUP5供 电，这些LDO用于为绝大部分内部电路供电。VSUP6、 VSUP7和VSUP8分别为接收PLL、发射PLL和参考模块供 电。这些节点需要外部连接来确保良好的电源隔离，以及 确保PLL/参考模块与收发器其余部分之间的干扰最小。 VSUP6和 VSUP7应 连 接 到 VSUP3， VSUP8则 应 连 接 到 VSUP2。 VSUP1至VSUP8的每个节点都应通过一个外部0.1 μF电容去 耦至地。此处不宜使用Y5V型电容，而应使用X7R、X5R、 C0G或类似型号的电容。 SERIAL INTERFACE RX VCO RX BASEBAND AND MIXERS RX LNAs TX VCO TX MOD TX BB PWR DET DACs LDO 4 LDO 5 RX PLL TX PLL REF PATH REF OP (SER INT READ) 1.8V 2.8V LDO 1 VINT VBAT LDO 2 VSUP1 C1 LDO 3 VSUP2 VSUP3 VSUP4 C4 C2 DIGITAL 1.8V SUPPLY VSUP5 VSUP6 VSUP7 ANALOG BB OR VSUP2 1.9V C6 C3 VSUP8 C5 07092-039 直流失调补偿 C7 图40. 电源管理模块 VINT为串行接口供电，以便在掉电期间用最低的功耗保 存寄存器数据。VINT应通过外部1.8 V电源供电。 5个LDO的上电和掉电分别由寄存器1中的位ldoen[4:0]控 制。表7是电源策略汇总表。 请注意，参考路径(VSUP8)电源由外部电源或内部VSUP2 供电。外部电源选项可能很方便，因为只需关闭一个电 源，就能关断整个参考路径。 也可以将VSUP8设置成提供串行接口回读所用的电压。更 多信息参见串行端口接口(SPI)部分。 表7. 电源管理策略 引脚 VINT 连接 外部 用途 串行接口控制逻辑 伏特 1.8 V VDD 外部 器件主电源、DAC1 3.3 V VSUP1 VSUP2 内部LDO1 内部LDO2 接收VCO 接收基带和下变频器 2.6 V 2.8 V VSUP3 VSUP4 VSUP5 内部LDO3 内部LDO4 内部LDO5 接收LNA 发射VCO 发射基带、调制器、 DAC2和GPO 1.9 V 2.6 V 2.8 V VSUP6 VSUP7 VSUP8 连接到VSUP3 连接到VSUP3 VSUP2或外部 接收频率合成器 发射频率合成器 参考路径、参考缓冲 输出；可选： 串行接口回读 1.9 V 1.9 V 2.8 V Rev. 0 | Page 21 of 36 ADF4602 频率合成 ADF4602内置2个完全集成的可编程频率合成器，用于产生 发射和接收本振(LO)信号。设计采用小数N分频架构，以 提供低噪声和快速锁定时间特性。小数N分频功能利用三 阶Σ-Δ调制器实现。图41显示了频率合成器架构的框图。 LOOP FILTER FREF C P PFD PHASE FREQUENCY DETECTOR AND CHARGE PUMP 50kHz STEP VCO FVCO : 3.4GHz TO 4.4GHz RANGE ÷2 参考路径 26 MHz参考输入经过内部缓冲后分配给相应的模块，例如 频率合成器PFD输入等。图42显示了其功能框图。 DIVIDERS ADF4602提供两路缓冲输出：引脚REFCLK上的26 MHz参 考频率的缓冲版本和引脚CHIPCLK上的19.2 MHz WCDMA 芯片时钟。19.2 MHz芯片时钟是WCDMA所用的3.84 MHz 芯片速率的倍数。因此，它可以用于提供系统其它地方的 ADC/DAC时钟。芯片时钟由集成PLL产生，不含用户设 置。 VCO FREQ CAL AND AMPLITUDE CONTROL 07092-040 DIGITAL DECODE RxFREQ[15:0] 发 射 和 接 收 频 率 合 成 器 分 别 通 过 将 寄 存 器 1中 的 位 txsynthen和位rxsynthen置1而使能。 ADF4602需要一个26 MHz参考频率输入。VCTCXO用于提 供此频率。参考输入在内部交流耦合，因此无需外部交流 耦合。 LPF Σ-Δ 当使能高频段时，编程频率等于LO频率。对于低频段工 作，编程频率应为所需LO频率的2倍。 图41. 频率合成器功能框图 发射和接收频率合成器均完全集成了所有必需的元件，包 括环路滤波器、VCO和谐振元件。VCO以2倍的高频段频 率和4倍的低频段频率运行。分频器位于频率合成器环路 的外部，以便尽可能降低目标频率下的VCO泄漏功率和 VCO的调谐范围要求。VCO使用多频段结构以覆盖所需的 宽频率范围。 两路输出均为限摆率输出，并产生低摆幅数字输出。缓冲 器含有自用的1.5 V调节器电路，以便改善隔离性能并尽可 能降低电源干扰。26 MHz和19.2 MHz缓冲输出分别通过设 置寄存器1中的refclken位和chipclken位而使能或禁用。 26MHz CLOCK DISTRIBUTION REFIN (26MHz) 设计集成了频率和幅度校准功能，以确保振荡器始终以最 佳性能工作。校准发生在200 μs PLL锁定时间内，完全自 足，无需任何用户输入。 VSUP8 1.5V REFCLKEN 电荷泵和环路滤波器经过内部调整，以消除制造和频率相 关的偏差。该过程完全自动执行。 REFCLK REG PLL CHIPCLK 1.5V REG VSUP8 CHIPCLKEN VSUP8 VSUP8 07092-041 为了简化编程，ADF4602含有一个用于频率合成器的频率 解码表，程序员无需关心计数器和小数N分频系统的内部 运作。发射和接收频率合成器均可以使用50 kHz的频率步 长。编程字rxfreq[15:0]和txfreq[15:0]以50 kHz步长设置0 MHz到3276.75 MHz的频率。注意频率合成器并未覆盖整 个范围。各频率合成器在高低频段下的频率范围参见技术 规格部分。 图42. 参考路径功能框图 所有参考部分都由VSUP8供电，可以将其从隔离芯片中安 全地移除，以进入低功耗掉电模式。校准数据不会丢失， 但参考频率不复存在。一旦重新施加VSUP8，振荡就会开 始。这可以从缓冲器输出得知，不过先前必须使能输出。 Rev. 0 | Page 22 of 36 ADF4602 串行端口接口(SPI) ADF4602具有用于配置器件的内部寄存器。通过三线式串 行端口接口可以读写内部寄存器。写入、读取请求和读取 操作使用26位传输方式。所有字的MSB首先传输。 读取请求格式与写入格式的地址结构相同，但不包含数据 域。通过填充来保持26位字长。 回读格式与写操作期间的字格式相同。同样通过填充来保 持26位字长。 格式 图43给出了寄存器写入的格式。它由5位地址和16位数据 字组成。例外是寄存器A1 = 00000，其低位数据字节用作8 位子地址。总共有31个16位寄存器和256个8位寄存器。在 本手册中，31个16位寄存器用诸如“寄存器31”之类的名称 来指代，256个8位子寄存器则用诸如“寄存器0.144”之类的 名称来指代。 表9. SPI片选代码 CS[2] 0 所有其它排列 CS[1] 0 CS[0] 1 器件 ADF4602 保留 操作与时序 OP是一个2位代码，指定所执行的操作类型(更多信息见表 8)。片选代码CS是一个3位域，表示正在对总线上的哪一 个器件进行编程。对于ADF4602，CS应设为001(D2、D1、 D0)。 SCLK、SDATA和SEN用来传输ADF4602寄存器中的数据。 数据在每个SCLK的上升沿以MSB优先方式逐个输入寄存 器。数据在SEN的上升沿传输至选定的寄存器地址。时序 信息参见图2和图3。 表8. SPI操作代码 读 OP[0] 0 1 操作 写 置1 图3显示了一个读操作。首先，主机向ADF4602写入一个读 取请求。在读取请求操作与随后的读操作之间，SEN必须 保持高电平至少三个SCLK周期。在此期间，主机必须释放 SDATA线路。ADF4602获取对SDATA的控制，当主机将 SEN拉低时，读操作开始。 描述 一般寄存器写入。 对应于数据字中的1的寄存器位 置1。其它位不变。 1 0 清0 对应于数据字中的1的寄存器位 回读期间，SDATA输出电压设为1.8 V或2.8 V。寄存器2中 的位sif_vsup8控制该设置。如果此位为0，器件将使用1.8 V VINT电源；如果为1，则使用2.8 V VSUP8电源。上电或软 复位之后，ADF4602默认设置为2.8 V回读模式。 清0。其它位不变。 1 1 读 寄存器读取请求。 OPERATION BIT POSITION 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 WRITE REGISTER 1 TO 31 W[25:0] WRITE REGISTER 0 W[25:0] DATA D[15:0] DATA D[7:0] READ REQUEST REGISTER 1 TO 31 Q[25:0] READ REQUEST REGISTER 0 Q[25:0] RANDOM PADDING P[15:0] RANDOM PADDING P[7:0] READ REGISTER 1 TO 31 Q[25:0] READ REGISTER 0 Q[25:0] SUBADDRESS A2[7:0] SUBADDRESS A2[7:0] DATA D[15:0] DATA D[7:0] SUBADDRESS A2[7:0] 图43. SPI寄存器写入格式 Rev. 0 | Page 23 of 36 9 8 7 6 5 4 3 2 1 ADDRESS A1[4:0] OP [1:0] CS [2:0] ADDRESS A1 = 00000 OP [1:0] CS [2:0] ADDRESS A1[4:0] OP [1:0] CS [2:0] ADDRESS A1[4:0] OP [1:0] CS [2:0] ADDRESS A1[4:0] OP = 11 CS [2:0] ADDRESS A1 = 00000 OP = 11 CS [2:0] 0 07092-042 OP[1] 0 0 ADF4602 寄存器 寄存器图 GENERAL USER REGISTERS A1 D15 D14 1 D13 D12 D11 rxen refclk en chipclk en D10 D9 D8 D7 D6 ldoen[4:0] D5 D4 D3 D2 txen txbs txsynth en D1 DEFAULT1 R/W rxsynth en 0x2FFD W sif_ vsup8 reset_ soft 0x0002 W D1 D0 rxbs[1:0] 2 D0 RECEIVER USER REGISTERS A1 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 rxfreq[15:0] 10 rxgain[6:0] DEFAULT1 R/W 0x9858 W 0x0000 W 12 rfskip[3:0] sdmen[3:0] mixstep[3:0] lnastep[3:0] 0x0FA6 W 13 osadc2x[3:0] nper2[3:0] nper1[3:0] nper0[3:0] 0x103E W 14 nint3[3:0] nint2[3:0] nint1[3:0] nint0[3:0] 0xEE53 W 0x0890 W 11 15 vcmsel swapq swapi D11 D10 D9 rxbw[2:0] gaincal[4:0] sdmosr TRANSMITTER USER REGISTERS A1 D15 D13 D12 test_I/swap_I 21 22 D14 dacgpo _owen D8 test_Q/swap_Q gpo_ow[3:0] D7 gain_blanksel [1:0] D6 D5 D4 cmmod D3 D2 D1 D0 vcm_sat_thres[5:0] padac2_ow[5:0] padac1[4:0] txfreq[15:0] 26 cntrl_ mode txpwr_set[11:0] 28 nvmld 31 DEFAULT1 R/W 0x001F W 0x8000 W 0x0000 W 0x0001 W 0x0000 W SUB-ADDRESS REGISTERS D6 D5 D4 D3 D2 D1 D0 DEFAULT1 R/W A2 0 144 0x06 W 0 151 vsup2[7:0] 0x6F W 0 153 reserved[7:0] 0x85 W 0 155 reserved[7:0] 0x78 W 0 165 reserved[7:0] 0x20 W 0 170 0xF0 W 0x04 2 W reserved[1:0] en_mix[3:0] 0 171 0 174 buff_value[7:0] 0x5F 3 W 0 175 reserved[7:0] 0x14 W buffstate NOTES 1THESE ARE RECOMMENDED DEFAULT SETTINGS THAT SHOULD BE PROGRAMMED INTO THE REGISTERS. 2DEFAULT SHOWN IS FOR BAND 1 OPERATION. SET TO 0x00 IF TRANSMIT FREQUENCY < 21100MHz. 3DEFAULT SHOWN IS FOR BAND 1 OPERATION. SET TO 0x50 IF TRANSMIT FREQUENCY < 21100MHz. 图44. 寄存器图 Rev. 0 | Page 24 of 36 07092-043 D7 A1 ADF4602 寄存器描述 表10. 通用用户寄存器 寄存器 1, A1 位 13 12 11 [10:6] 5 4 3 [2:1] 2, A1 1 位名称 rxen refclken chipclken ldoen 描述 此位设置为高电平可使能接收机，设置为低电平则禁用接收机。 此位设置为高电平可使能26 MHz参考输出缓冲器。 此位设置为高电平可使能19.2 MHz芯片时钟输出缓冲器。 可以单独关断各片内LDO。正常工作时，应使能所有LDO（位[10 : 6] = [11111]）。 txen txbs txsynthen rxbs 模式 ldoen[10:6] 1 XXXX1 VSUP1 2.6 V使能 XXX1X VSUP2 2.8 V使能 XX1XX VSUP3 1.8 V使能 X1XXX VSUP4 2.6 V使能 1XXXX VSUP5 2.8 V使能 此位设置为高电平可使能发射机。 此位控制使用哪一个发射输出。0 = 低频段(TXLBRF)，1 = 高频段(TXHBRF)。 此位设置为高电平可使能发射频率合成器。 这些位控制接收机频段的选择。 0 1 rxsynthen sif_vsup8 0 reset_soft rxbs[2:1] 操作 保留 00 低频段使能(RXLB) 01 高频段1使能(RXHB1)（默认） 10 高频段2使能(RXHB2) 11 此位设置为高电平可使能接收频率合成器。 通过此位可将串行端口回读(SDATA)输出电压从1.8 V变为2.8 V。0 = 使用1.8 V VINT电源，1 = 使用 2.8 V VSUP8电源。上电或软复位之后，ADF4602默认设置为2.8 V回读模式。 此位的上升沿可启动针对整个芯片的50 μs复位脉冲。此位自动清0。上电之后建议执行软复位。 X = 无关 Rev. 0 | Page 25 of 36 ADF4602 表11. 接收机用户寄存器 寄存器 位 位名称 描述 10, A1 [15:0] rxfreq 这些位设置接收频率合成器的频率：步长50 kHz，范围从0 MHz到3276.75 MHz。 对于高频段，它等于通道频率；对于低频段，它是通道频率的2倍。例如： 11, A1 [6:0] rxgain 位15至位0(十六进制) HB1、HB2频率合成器频率 LB频率合成器频率 0x9470 1900 MHz 950 MHz 0x9858 1950 MHz 975 MHz 这些位与寄存器15中的gaincal[4:0]设置一起设置接收机增益。LSB = 1 dB。 0x00 = 0dB, 0x7F = 127 dB. Gain = rxgain − gaincal + X 其中，在WCDMA模式下，X = 8；在GSM模式下，X = 17。模式由寄存器15中的rxbw位选择。 当mixstep = 6且lnastep = 10时，rxgain的有效范围是从12 dB到102 dB。 超出此范围的设置将被箝位在12 dB和102 dB。示例参见图38。 12, A1 13, A1 14, A1 15, A1 [15:12] [11:8] [7:4] [3:0] [15:12] [11:8] [7:4] [3:0] [15:12] [11:8] [7:4] [3:0] 11 10 9 [8:6] rfskip sdmen mixstep lnastep osadc2x nper2 nper1 nper0 nint3 nint2 nint1 nint0 vcmsel swapq swapi rxbw [5:1] gaincal 0 sdmosr 当状态3至状态0未发生RF增益步进时，跳过失调控制状态。默认值 = 0x0 = 0。 针对状态3至状态0使能Σ-Δ调制器。默认值 = 0xF = 15。 混频器增益降低步长的增益解码阈值。LSB = 4 dB步长。默认值 = 0xA = 10。 LNA增益降低步长的增益解码阈值。LSB = 4 dB步长。默认值 = 0x6 = 6。 状态3至状态0的失调测量ADC范围。默认值 = 0x1 = 1。 状态2的持续时间。默认值 = 0x0 = 0。 状态1的持续时间。默认值 = 0x3 = 3。 状态0的持续时间。默认值 = 0xE = 14。 状态3的积分器时间常数。默认值 = 0xE = 14。 状态2的积分器时间常数。默认值 = 0xE = 14。 状态1的积分器时间常数。默认值 = 0x5 = 5。 状态0的积分器时间常数。默认值 = 0x3 = 3。 此位设置接收基带输出共模电压。0 = 1.2 V，1 = 1.4 V。 此位设置为高电平可交换差分Q输出：RXBBQ和RXBBQB。 此位设置为高电平可交换差分I输出：RXBBI和RXBBIB。 此位控制接收基带滤波器带宽。 rxbw [8:6] 滤波器模式 000 五阶WCDMA滤波器(不宜用于毫微微蜂窝) 七阶WCDMA滤波器(推荐用于毫微微蜂窝的WCDMA滤波器) 010 GSM滤波器 111 保留 Else 这些位用于前端损耗的校准。LSB = 1 dB，0x00 = 0 dB，0x1F = 31 dB。它用于计算接收增益。 参见寄存器11中的rxgain。如果不用于校准，此参数应设置为8(WCDMA模式下)或17(GSM模式下)。 失调环路Σ-Δ调制器过采样比。1 = 4×，0 = 2×(默认值)。 Rev. 0 | Page 26 of 36 ADF4602 表12. 发射机用户寄存器 寄存器 21, A1 位 [12:11] 位名称 test_I/swap_I [10:9] test_Q/swap_Q [8:7] gain_blanksel 描述 这些位用于设置I输入的各种选项，详见下表： 位 功能 00 正常工作 01 交换I差分输入，以简化PCB到DAC的布线 I输入上的0输入 10 对I输入施加直流失调；产生大RF载波 11 这些位用于设置Q输入的各种选项，详见下表： 位 功能 00 正常工作 01 交换Q差分输入，以简化PCB到DAC的布线 Q输入上的0输入 10 对Q输入施加直流失调；产生大RF载波 11 在发射增益改变期间，发射机输出端可能发生频谱散射。这些位可使低通滤波器输入端的输入 基带信号消隐一段较短的时间，以减少增益改变期间观察到的频谱散射。 gain_blanksel[8:7] 00 01 10 11 22, A1 26, A1 写入 操作 默认设置，无消隐 消隐230 ns 消隐540 ns 消隐850 ns 6 cmmod 此位用于调整内部调制器的共模设置。应将其设为0。此位置1可降低功耗，但发射线性度下降。 [5:0] vcm_sat_thres 正常工作时，应将此位设置为0x1F。 15: [14:11] dacgpo_owen gpo_ow 此位设置为高电平时，用户可手动控制DAC2和GPO1至GPO4。 这些位允许对GPO 1至GPO 4进行手动控制。为支持这种工作模式，位dacgpo_owen必须置1。 每位控制一个GPO，详见下表。支持所有可能的GPO输出组合排列。 [10:5] padac2_ow [4:0] [15:0] padac1 txfreq 模式 gpo_ow[14 :11] 1 GPO1高电平 XXX1 GPO2高电平 XX1X GPO3高电平 X1XX GPO4高电平 1XXX 这些位允许对DAC2进行手动控制。为支持这种工作模式，位dacgpo_owen必须置1。 这些位控制DAC1。 这些位设置发射频率合成器的频率：步长50 kHz，范围从0 MHz到3276.75 MHz。 对于高频段，它等于通道频率；对于低频段，它是通道频率的2倍。例如： 位15至位0(十六进制) 0xA730 0xA988 HB频率合成器频率 2140 MHz 2170 MHz Rev. 0 | Page 27 of 36 LB频率合成器频率 1070 MHz 1085 MHz ADF4602 寄存器 28, A1 写入 位 [15:4] 位名称 txpwr_set 描述 要求天线发射功率。LSB = 1/32 dBm，0x000 = −80 dBm，0xFFF = 47.96875 dBm。输出功率 参考施加于发射基带输入端的满量程正弦波。对于WCDMA调制信号，信号的峰均比会降低 3.84 MHz带宽内测得的输出功率。详情见I/Q调制器部分。发射输出功率设置的有效范围是 从−80 dBm到+10 dBm。取决于所施加信号的峰均比(PAR)，输出削波可能发生得更早。 txpwr_set寄存器应定期更新或温度每改变5°C时更新，以确保输出功率的精确性。 详情见VCO输出部分。 31, A1 写入 1 此位置1可控制txpwr_set位设置的输出功率 0 4 nvmld 此位置1将触发手动加载非易失性存储器内容。详情见软件初始化程序部分。 X = 无关。 表13. 子地址寄存器 寄存器 0.144, A2 写入 0.151, A2 写入 位 [2:1] [7:0] 位名称 reserved[1:0] vsup2[7:0] 描述 正常工作时，这些位应设置为11。 这些位控制VSUP2调节器电压，正常工作时应设置为0x6F。在初始化序列中， VSUP2电压临时设置为3.1 V。详情见软件初始化程序部分。 0.153, A2 写入 0.155, A2 写入 0.165, A2 写入 0.170, A2 写入 [7:0] [7:0] [7:0] [7:4] reserved[7:0] reserved[7:0] reserved[7:0] en_mix[3:0] 0.171, A2 写入 2 buffstate 正常工作时，这些位应设置为0x85。 正常工作时，这些位应设置为0x78。 正常工作时，这些位应设置为0x20。 这些位分别使能调制器的I、IB、Q和QB通道。正常工作时，应将这些位全部置1 以使能调制器。 此位控制发射VCO缓冲器状态。 如果发射频率合成器的频率高于2100 MHz(频段1)，缓冲器状态应设置为1，R0.174中 的对应VCO缓冲器值应设置为0x5F。这样可确保在频率高于2100 MHz时器件能正常 工作。 如果频率低于2100 MHz(频段2)，缓冲器状态应设置为0，R0.174中的对应VCO缓冲器 值应设置为0x50。这样可确保在频率低于2100 MHz时器件能正常工作。 0.174, A2 写入 [7:0] buff_value[7:0] 0.175, A2 写入 [7:0] reserved[7:0] 当发射频率高于2100 MHz时，这些位应设置为0x5F；当发射频率低于2100 MHz时， 这些位应设置为0x50。更多信息参见寄存器0.171的描述。 正常工作时，这些位应设置为0x14。 Rev. 0 | Page 28 of 36 ADF4602 软件初始化程序 初始化序列 表14显示了上电后应使用的初始化序列。请注意，编程开始前必须对REFIN引脚施加26MHz参考时钟。注释部分中说明了默认 设置，一些设置(例如输出频率、增益和GPO设置等)可能随用户的最终应用要求而不同。这种情况下，用户可以使用自己的设 置代替。 表14. 初始化序列 步骤 1 寄存器1 02 数据 0x0003 2 3 4 5 6 0.151 31 31 0.151 01 0xE0 0x0010 0x0000 0x6F 0x2FDD 注释 对ADF4602执行软复位。复位需要50 μs，在此期间不应写入任何寄存器。 50 μs后，编程可以正常继续。此位自动清0。 如果使用1.8 V逻辑电平，此寄存器应设置为0x0001而非0x0003。 将VSUP2设置为3.1 V。更多信息见非易失性存储器(NVM)初始化部分。 将非易失性存储器(NVM)内容传输至寄存器。等待200 μs之后才能开始下一编程步骤。 对上一编程步骤设置的位取反。 将VSUP2重新设置为2.8 V。 使能接收机和禁用发射输出。选择TXHBRF引脚为发射输出，RXHB1引脚为接收输入。 使能所有片内调节器。 使能19.2 MHz输出时钟，禁用26 MHz输出时钟。 如果希望禁用19.2 MHz输出时钟，应将此寄存器设置为0x27DD。 7 8 9 10 11 12 13 14 15 16 17 18 12 13 14 15 21 22 0.144 0.155 0.153 0.165 0.170 0.171 19 0.174 20 21 22 0.175 11 10 0x0FA6 0x103E 0xEE53 0x0890 0x001F 0x8000 0x06 0x78 0x85 0x20 0xF0 0x04 0x00 0x5F 0x50 0x14 0x0050 0x9858 混频器和LNA增益降低步长的默认设置。 默认设置。 默认设置。 设置接收到的增益校准(WCDMA滤波器模式)，并设置输出共模电压为1.4 V。 默认设置。 使能DAC和GPO手动控制。 默认设置。 默认设置。 默认设置。 默认设置。 默认设置。 如果发射频率合成器频率高于2100 MHz 如果发射频率合成器频率低于2100 MHz 如果发射频率合成器频率高于2100 MHz 如果发射频率合成器频率低于2100 MHz 默认设置。 接收机增益设置为80 dB。 接收机频率合成器频率设置为1950 MHz。PLL锁定时间为200 μs。在此期间不应写入寄存器。 23 26 0xA730 发射机频率合成器频率设置为2140 MHz。PLL锁定时间为200 μs。在此期间不应写入寄存器。 24 25 01 28 0x2FFD 0xA001 使能发射输出。 使能输出功率控制并将txpwr_set域设置为0 dBm。输出功率通过txpwr_set位进行控制。 1 寄存器号0.xxx是8位寄存器，详见ADF4602-x数据手册的SPI接口部分所述。 Rev. 0 | Page 29 of 36 ADF4602 非易失性存储器(NVM)初始化 ADF4602具有片内非易失性存储器(NVM)，其中包含芯片 出厂校准系数。对器件执行软复位可以将NVM的内容传输 至内部寄存器，不过已经发现，如果温度低于0°C，这一 操作不能可靠地执行。表14的步骤2到步骤5所述的软件解 决办法可确保NVM数据在所有工作条件下都能可靠地传 输。它涉及到将VSUP2片内调节器设置为3.1 V，再将寄存 器31中的nvmld位置1以手动传输数据，然后将VSUP2调节 器重新设置为2.8 V。完成这些步骤后，器件编程可以正常 继续。 设置发射和接收频率 初始化之后，可能需要改变发射/接收频率合成器的频率。 若要更改发射频率，请将新频率字写入寄存器26。编程设 置新发射频率时，发射输出功率自动关闭，以免在PLL锁 如果用户禁用发射频率合成器，则在重新使能发射频率合 成器之前，必须关闭发射输出功率。这可以通过两种途径 实现：将寄存器1中的位D5置1，或者将寄存器28中的输出 功率设置为最小值。 重新使能频率合成器之后，编程设置寄存器26中的频率 字，以将频率合成器锁定在某一频率，然后用户就可以重 新使能输出功率。 若要更改接收频率，只需在寄存器10中编程设置新的频 率，等待200μs之后就可以将器件用作收发器。接收增益可 以随时设置(200 μs PLL锁定期间除外)。 定期间发生不需要的传输。用户应等待200μs(PLL锁定时 间)，然后通过写入寄存器28将输出功率设置为所需的值。 Rev. 0 | Page 30 of 36 ADF4602 应用信息 AD9863混合信号前端处理器建议与ADF4602配合使用。 AD9863内置2个12位ADC和2个12位DAC，用于对ADF4602 接收信号进行采样，并向ADF4602提供发射基带信号。本 部分讨论器件之间所需的连接。 IOUT+A DACA IOUT–A IOUT+B 发射接口 DACB AD9863 TxDAC内核依据12位数据生成2路差分电流输出。 满量程输出电流IOUTFSMAX由外部电阻RSET设置。IOUTFSMAX与 RSET的关系如下： 1.23V I OUTFSMAX 67 × RSET ADF4602发射基带输入接受具有1 V峰峰值差分摆幅的1.2 V 共模输入信号。图45所示的配置用来从AD9863 TxDAC提 供此信号。 电阻RDC设置直流共模电压，负载电阻RL设置差分摆幅。 差分摆幅VDIFF是负载电阻RL和DAC满量程电流IOUTFSMAX的 函数，其间的关系如下： 2 × I OUTFSMAX × RDC × RL f ( I OUTFSMAX ) g ( RL ) 2 × RDC RL 共模电压VCM通过下式进行设置： VCM RDC RDC TXBBI RL I INPUT TXBBIB RDC RDC IOUT–B TXBBQ RL Q INPUT TXBBQB 图45. AD9863 TxDAC与ADF4602基带输入的接口 接收接口 将RSET设置为3.9 kΩ可以使TxDAC获得最佳动态设置，此 时满量程输出电流为20 mA。 VDIFF ADF4602 AD9863 07092-044 ADF4602与AD9863接口 AD9863 ADC输入端由一个2 kΩ的差分输入电阻和一个2 V 峰峰值差分满量程输入电平的开关电容电路组成。输入自 偏置到中间电源电压，也可通过编程来接受外部直流偏 置。ADF4602接收基带输出可以提供此外部直流偏置(1.4 V)， 这 是 这 两 个 器 件 之 间 的 首 选 接 口 。 寄 存 器 15中 的 vcmsel位应置1，以从ADF4602提供1.4 V共模电压；AD9863 输入偏置应禁用。然后，ADF4602接收基带输出与AD9863 ADC输入之间可以直接连接。 ADC采样保持电容的采样操作可能会在输入信号上引起反 冲效应，导致接收信号中出现频率为ADC采样频率整数倍 的杂散。这些杂散可能会导致接收机相关通道的灵敏度下 降。为了减少杂散并提高灵敏度，应在各接收基带输出端 放置100 pF的接地滤波电容。图46显示了这两个器件之间 的接口。 接收灵敏度 I OUTFSMAX × RDC 2 通过这些公式可知，RDC设置为120 Ω时可提供1.2 V共模 电压，RL设置为63 Ω时可提供1 V峰峰值差分输入摆幅。 AD9863发射可编程增益放大器(TxPGA)为2个DAC各提供 20 dB的同步增益范围，并通过SPI端口进行控制。增益范 围为10%至100% IOUTFSMAX。针对各DAC输出还能进行粗调 增益控制。建议对TxPGA增益和粗调增益控制(全增益)采 用最大设置(255)。这是因为DAC输出共模电压VCM是针对 特 定 I O U T F S M A X 而 设 计 。 改 变 DAC增 益 将 导 致 不 同 的 IOUTFSMAX，因而VCM也不同，这对于ADF4602并非最佳设 置。当DAC增益设置始终处于最大值时，发射输出功率通 过ADF4602发射功率设置进行控制。 图26显示了ADF4602接收灵敏度与频率的关系。30.72 MHz ADC采样频率的63次和64次谐波所引起的灵敏度下降效应 可以在1935 MHz和1966 MHz附近观察到。对于这幅图， ADC输入端使用了100 pF接地滤波电容。还应注意26 MHz 参 考 频 率 谐 波 引 起 的 灵 敏 度 下 降 效 应 ， 这 可 以 在 1924 MHz、1950 MHz和1976 MHz处观察到。对于这些谐波， 灵敏度下降幅度小于3 dB。总体而言，在整个频率范围内， 该解决方案比3GPP灵敏度技术规范超出了6 dB。 Rev. 0 | Page 31 of 36 ADF4602 ADF4602 IOUT+A ADCA C1 100pF IOUT–A C2 100pF IOUT+B ADCB IOUT–B C3 100pF C4 100pF RXBBI I OUTPUT RXBBIB RXBBQ QOUTPUT RXBBQB 图46. ADF4602接收基带输出与AD9863 ADC的接口 Rev. 0| Page 32 of 36 07092-045 AD9863 ADF4602 外形尺寸 6.00 BSC SQ 0.60 MAX 0.60 MAX TOP VIEW 0.50 BSC 5.75 BSC SQ 0.50 0.40 0.30 12° MAX 4.25 4.10 SQ 3.95 (BOT TOM VIEW) 21 20 11 10 0.25 MIN 4.50 REF 0.80 MAX 0.65 TYP 0.30 0.23 0.18 1 EXPOSED PAD 0.05 MAX 0.02 NOM SEATING PLANE 40 0.20 REF COPLANARITY 0.08 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-VJJD-2 072108-A PIN 1 INDICATOR 1.00 0.85 0.80 PIN 1 INDICATOR 31 30 图47. 40引脚 LFCSP_VQ封装 6 mm x 6 mm , 超薄体 (CP-40-1) 图示尺寸单位：mm 订购指南 型号1 ADF4602BCPZ ADF4602BCPZ-RL 1 温度范围 0°C至+85°C 0°C至+85°C 封装描述 40引脚LFCSP_VQ 40引脚LFCSP_VQ Z = 符合RoHS标准的器件。 Rev. 0 | Page 33 of 36 封装选项 CP-40-1 CP-40-1 ADF4602 注释 Rev. 0 | Page 34 of 36 ADF4602 注释 Rev. 0 | Page 35 of 36 ADF4602 注释 ©2009 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D07092-0-10/09(0) Rev. 0 | Page 36 of 36