PSoC 4 PSoC 4100 Family Datasheet (Chinese).pdf

PSoC® 4：PSoC 4100 系列数据手册
®
可编程片上系统 （PSoC ）
概述
PSoC ® 是一个可扩展和可重配置的平台架构，是一个包含 ARM® Cortex™-M0 CPU 的混合信号可编程嵌入式系统控制器。通过灵活
自动布线资源，它将可编程及可重新配置的模拟模块与数字模块相结合。基于此平台的 PSoC 4100 系列集成了 ARM 微控制器，高灵
活性可编程数组资源，高性能模数转换，支持比较模式的运算放大器，以及标准通信和定时外设。针对新应用和设计方面的要求，
PSoC 4100 产品与 PSoC 4 平台系列产品将会完全向上兼容。可编程模拟和数字子系统支持灵活的现场修改调试。
性能
32 位 MCU 子系统
串行通信
■
带有单周期乘法器的 24 MHz ARM Cortex-M0 CPU
■
高达 32 KB 的支持读取加速器的闪存
■
容量达 4 kB 的 SRAM
■
两个运行独立且可重新配置的串行通信模块 （SCB）包含可重
新配置 I2C、 SPI 或 UART 功能
定时和脉冲宽度调制器
可编程模拟
■
四个 16 位定时器、计数器、脉冲宽度调制器（TCPWM）模块
■
支持中心对齐模式、边缘模式和伪随机模式
■
基于硬件比较器的Kill信号，适用于电器驱动和其它高可靠性数
字逻辑的应用
■
两个运算放大器支持可重新配置的外部强驱动、高带宽内部驱
动器、比较器模式和 ADC 输入缓冲功能
■
12 位 806 Ksps 的 SAR ADC 包括差分、单端模式和具有硬件求
平均功能的通道序列发生器
■
两个电流 DAC（IDAC），用于通用目的或电容式感应应用场合
多达 36 个可编程的 GPIO
■
在深度睡眠模式下可操作的两个低功耗比较器
■
任何 GPIO 引脚可用作 CapSense、 LCD、模拟或数字引脚
■
可编程驱动模式、强度和输出摆率
低功耗操作 （1.71 V ~ 5.5 V）
■
支持 GPIO 引脚唤醒的 20 nA 停止模式
五种不同的封装
■
支持休眠和深度睡眠模式以实现唤醒时间与功耗之间的权衡
■
48-TQFP、44-TQFP、40-QFN、35-WLCSP 和 28-SSOP 封装
■
35-WLCSP 封装出厂时内置了 I2C Bootloader 功能
电容式感应
■
赛普拉斯的 CapSense Sigma-Delta 触摸模块提供了一流的
SNR （>5:1）和防水性能
■
通过赛普拉斯提供的软件组件可以更容易地实现电容式感应设
计
■
支持自动调校 （SmartSense™）
■
集成开发环境 （IDE）提供了原理图设计输入和编译 （包括模
拟和数字自动布线）
■
应用编程接口（API组件）可用于所有固定功能和可编程的外设
工业标准工具的兼容性
段码 LCD 驱动
■
所有引脚上都支持 LCD 驱动 （Com 或 Seg 驱动）
■
在深度睡眠模式下可运行
赛普拉斯半导体公司
文档编号：001-92497 版本 *A
PSoC Creator 设计环境
•
■
198 Champion Court
输入原理图后，可以使用基于ARM的标准软件开发工具进行开
发
•
San Jose, CA 95134-1709
•
408-943-2600
修订日期：September 3, 2015
PSoC® 4：PSoC 4100 系列数据手册
更多有关的信息
在赛普拉斯的 www.cypress.com 网站上提供了大量资料，有助于选择符合您设计的 PSoC 器件，并能够快速有效地将该器件集成到
您的设计中。有关使用资源的完整列表，请参考知识库文章 KBA86521 — 如何使用 PSoC 3、 PSoC 4 和 PSoC 5LP 进行设计。下面
是 PSoC 4 的简要列表：
■
■
■
概况：PSoC 产品系列、 PSoC 路线图
产品选择器：PSoC 1、PSoC 3、PSoC 4、PSoC 5LP。此外，
PSoC Creator 还包含一个器件选择工具。
应用笔记：赛普拉斯提供了大量 PSoC 应用笔记，包括从基本到
高级的广泛主题。下面列出了 PSoC 4 入门的应用笔记：
❐ AN79953：PSoC 4 入门
❐ AN88619：PSoC 4 硬件设计的注意事项
❐ AN86439：使用 PSoC 4 GPIO 引脚
❐ AN57821：混合信号电路板布局
❐ AN81623：数字设计的最佳实践
❐ AN73854：Bootloader 的简介
❐ AN89610：ARM Cortex 代码优化
■
技术参考手册 （TRM）包含在以下两个文件：
❐ 架构技术参考手册详细介绍每个 PSoC 4 功能模块。
❐ 寄存器技术参考手册描述每个 PSoC 4 寄存器。
开发套件：
❐ CY8CKIT-042（PSoC 4 Pioneer 套件）是一种易于使用且廉
价的开发平台。该套件包括 Arduino™ 兼容屏蔽和 Digilent®
Pmod™ 子卡的连接器。
❐ CY8CKIT-049 是一种成本非常低的原型平台。它是一种低成
本的备用方案，用于取样 PSoC 4 器件。
❐ CY8CKIT-001是任何PSoC 1、PSoC 3、PSoC 4或PSoC 5LP
器件系列的通用开发平台。
MiniProg3 器件提供一个用以进行闪存编程和调试的接口。
■
PSoC Creator
PSoC Creator 是基于 Windows 的免费集成开发环境（IDE）。通过它能够同时在基于 PSoC 3、PSoC 4 和 PSoC 5LP 的系统中设计
硬件和固件。PSoC Creator 通过基于原理图的经典方法设计系统架构，由上百个预验证且可用于生产的 PSoC Component 给与支持。
更多信息请参考组件数据手册名单。使用 PSoC Creator，可以执行以下操作：
3. 使用配置工具配置各组件
1. 将组件图标施放到主要设计工作区中，以进行您的硬件系统
设计
4. 研究包含 100 多个组件的库
2. 使用 PSoC Creator 集成开发环境 C 编译器对您的应用固件和
5. 查看组件数据手册
PSoC 硬件进行协同设计
图 1. PSoC Creator 中多传感器的示例项目
1
2
3
4
5
文档编号：001-92497 版本 *A
页 2/43
PSoC® 4：PSoC 4100 系列数据手册
目录
功能定义 ............................................................................. 5
CPU 和存储器子系统 ................................................... 5
系统资源 ...................................................................... 5
模拟模块 ...................................................................... 6
固定功能数字模块 ........................................................ 6
GPIO ........................................................................... 7
特殊功能外设 ............................................................... 7
WLCSP 封装 Bootloader ............................................. 7
引脚分布 ............................................................................. 9
电源 .................................................................................. 15
非稳压外部供电模式 .................................................. 15
调节外部供电模式 ...................................................... 16
开发支持 ........................................................................... 17
文档 ........................................................................... 17
在线支持 .................................................................... 17
工具 ........................................................................... 17
电气规范 ........................................................................... 18
最大绝对额定值 ........................................................ 18
器件级规范 ................................................................ 18
文档编号：001-92497 版本 *A
模拟外设 .................................................................... 22
数字外设 .................................................................... 26
存储器 ........................................................................ 29
系统资源 .................................................................... 29
订购信息 ........................................................................... 33
器件编号约定 ............................................................. 34
封装 .................................................................................. 35
缩略语 ............................................................................... 39
文档规范 ........................................................................... 41
测量单位 .................................................................... 41
文档修订记录 .................................................................... 42
销售、解决方案和法律信息 .............................................. 43
全球销售和设计支持 .................................................. 43
产品 ........................................................................... 43
PSoC® 解决方案 ....................................................... 43
赛普拉斯开发者社区 .................................................. 43
技术支持 .................................................................... 43
页 3/43
PSoC® 4：PSoC 4100 系列数据手册
图 2. 框图
CPU Subsystem
PSoC 4100
SW D
32‐bit
AHB‐Lite Cortex
M0
24 M Hz
FLASH
Up to 32 kB
SRAM
Up to 4 kB
ROM
4 kB
FAST M UL
NVIC, IRQ M X
Read Accelerator
SRAM Controller
ROM Controller
System Resources
System Interconnect (Single Layer AHB)
Peripherals
SM X
CTBm
2x O pAm p
x1
2x LP Comparator
x1
LCD
SAR ADC
(12‐bit)
Capsense
IOSS GPIO (5x ports)
Test
DFT Logic
DFT Analog
Program m able
Analog
2x SCB‐I2C/SPI/UART
Clock
Clock Control
W DT
IM O
ILO
Reset
Reset Control
XRES
Peripheral Interconnect (M M IO)
PCLK
4x TCPWM
Pow er
Sleep Control
W IC
POR
LVD
REF
BOD
PW RSYS
NVLatches
Port Interface & Digital System Interconnect (DSI)
High Speed I/O M atrix
Pow er M odes
Active/Sleep
Deep Sleep
Hibernate
36x GPIOs
IO Subsystem
PSoC 4100 器件能够为硬件和固件的编程、测试、调试和跟踪提
供广泛的支持。
ARM 串行线调试接口支持器件的所有编程和调试功能。
借助完善的片上调试功能，使芯片能够在最终的系统中进行全面
的调试。而不需要特殊的接口、调试转接板、模拟器或仿真器。
只需要标准的编程连接，即可全面支持调试。
PSoC Creator 集成开发环境 （IDE）能够为 PSoC 4100 器件提
供全面集成的开发和调试支持。 SWD 接口与工业标准的第三方
工具全面兼容。PSoC 4100 系列具有调试接口禁用选项以及非常
强大的闪存保护功能，提供了其它芯片或微控制器无法实现的安
全级别。
文档编号：001-92497 版本 *A
默认情况下，调试电路处于使能状态，并且只能在固件中被禁
用。如果未使能，唯一的使能方法是擦除整个器件，清除闪存保
护，然后用新固件对器件进行重新编程，以便使能这些调试功
能。
此外，对于担心会通过对器件恶意重新编程进行欺诈性攻击或试
图击败安全启动和中断闪存编程序列的应用，可以永久禁用所有
器件接口。由于使能最高安全级别时将禁用所有编程、调试和测
试接口，因此已使能全器件安全性的 PSoC 4100 器件将不能退
回进行故障分析。这是 PSoC 4100 允许客户进行的权衡。
页 4/43
PSoC® 4：PSoC 4100 系列数据手册
功能定义
时钟系统
CPU 和存储器子系统
PSoC 4100 的时钟系统为需要时钟的所有子系统提供时钟，并且
通过该时钟系统可以在各种时钟源之间进行切换而无需短时脉
冲。此外，时钟系统可以保证不会发生亚稳态。
CPU
PSoC 4100 中的 Cortex-M0 CPU 是 32 位 MCU 的子系统，该内
核通过扩展的门控时钟来优化低功率操作。它通常使用 16 位指
令并执行 Thumb-2 指令子集。这样能够将完全兼容的二进制代码
导入更高性能的处理器，如 Cortex M3 和 M4。PSoC 4100 器件
还包含了一个能在单一周期内计算出 32 位结果的硬件乘法器。
Cortex-M0 包括一个具有 32 路中断输入的嵌套向量中断控制器
（NVIC）模块和一个唤醒中断控制器（WIC），WIC 控制器可将
处理器从深度睡眠模模式唤醒，允许芯片处于深度睡眠模式时关
闭供给主处理器的电源。Cortex-M0 CPU 提供一个不可屏蔽中断
输入（NMI），该输入未被系统函数使用时可以提供给用户使用。
CPU 还包括一个调试接口，即串行线调试（SWD）接口，PSoC
4100 的调试配置有四个断点 （地址）比较器和两个观察点 （数
据）比较器。
PSoC 4100 的时钟系统既包括内部主振荡器（IMO）和内部低功
耗振荡器 （ILO），又提供外部时钟。
图 3. PSoC 4100 MCU 时钟架构
IMO
HFCLK
EXTCLK
ILO
LFCLK
闪存
PSoC 4100 拥有一个闪存模块，该模块的闪存加速器与 CPU 紧
密耦合，以改善闪存模块的平均访问时间。闪存模块可在工作频
率为 24 MHz 的情况下提供一个零等待状态（WS）的访问时间。
如果需要，闪存模块的部分空间可以用于仿真 EEPROM。
HFCLK
SYSCLK
Prescaler
SRAM
在休眠时保持 SRAM 存储器的数据。
Analog
Divider
SROM
此外，还提供了包含引导和配置子程序的特权 ROM。
Peripheral
Dividers
系统资源
电源系统
有关电源系统的详细信息，请参考第 15 页上的电源章节中所介
绍的内容。它通过以下两种方法中的一种能确保电压电平满足相
应模式的要求：延迟模式输入 （例如，上电复位 （POR））直
到 电 压 电 平 满 足 正 常 功 能 为 止，或 生 成 各 复 位 （欠 压 检 测
（BOD））或中断 （低电压检测 （LVD））。 PSoC 4100 可通过
一个单外部电源供电，其电压范围为 1.71 V 至 5.5 V。它拥有 5
种 不 同 的 电 源 模 式，这 些 模 式 之 间 的 转 换 由 电 源 系统 管理。
PSoC 4100 提供睡眠模式、深度睡眠模式、休眠模式和停止低功
耗模式。
SAR clock
PERXYZ_ CLK
通过分频 HFCLK 信号 （参看 PSoC 4100 MCU 时钟架构）可以
生成用于模拟和数字外设的同步时钟。PSoC 4100 一共有 12 个
时钟分频器，每一个都有 16 位分频功能。模拟时钟的相位可以
提前数字时钟，以允许在生成数字时钟相关的噪声之前发生模拟
事件。16 位的分频能够为生成精细的频率值提供极大的灵活性。
Creator 能够完全支持时钟的分频方案。
IMO 时钟源
在 PSoC 4100 中， IMO 是首要内部时钟的源。在测试过程中，
该时钟源被校准，以达到指定的准确度。校准值存储在非易失性
锁存器 （NVL）中。存储在闪存中的额外校准设置可在 IMO 频
率变化时做补偿。 IMO 的默认频率为 24 MHz ；其频率范围为 3
MHz 到 24 MHz，增 / 减步长为 1 MHz。IMO 和赛普拉斯提供的
校准设置之间的容差为 ±2%。
ILO 时钟源
ILO 是超低功耗的振荡器，主要用于生成深度睡眠模式下工作外
设的时钟。利用 IMO 校准 ILO 驱动计数器可以提高准确度。赛普
拉斯提供了一个用于校准目的的软件组件。
看门狗定时器
看门狗定时器由 ILO 提供时钟，所以看门狗可在深度睡眠模式下
工作，并在超时发生前仍未处理时生成看门狗复位。看门狗复位
在复位原因寄存器内被记录。
文档编号：001-92497 版本 *A
页 5/43
PSoC® 4：PSoC 4100 系列数据手册
复位
可以从各种源 （包括软件复位）复位 PSoC 4100。复位事件是
异步的，用于确保将器件恢复到一个已知的状态。复位原因被记
录在寄存器内，该寄存器在复位过程中保持不变并允许软件确定
复位原因。芯片为外部复位提供了一个 XRES 引脚，用于避免在
加电或重新配置过程中，在配置和多个引脚间存在问题。 XRES
引脚具有一个内部上拉电阻，保证该引脚的默认电平为高。
电压参考
PSoC 4100 参考系统生成芯片需要的所有内部参考电压。参考系
统为 12 位 ADC 提供 1% 精度的电压参考。为了获得更好的信噪
比和更好的绝对精度，可以将参考电压旁路到特定引脚（外加去
耦电容）或使用外部参考源。
模拟模块
12 位 SAR ADC
12 位的 806 Ksps 的 SAR ADC 可在 14.5 MHz 的最大时钟速率
下运行，在该频率下进行一次 12 位数据转换至少需要 18 个时钟
周期。
输入通道的采样和保持 （S/H）时间是可编程，用户可以根据不
同的输入信号带宽来调整建立时间。在使用合适的参考和允许的
噪声环境下，对于真正的 12 位精度，系统性能是 65 dB。为提高
在嘈杂条件下的性能，可以为内部参考电压提供一个外部旁路电
容 （耦合滤波）。
SAR 通过一个 8 输入的定序器连接到一组固定引脚。定序器自动
的选择和切换模拟通道，而不需要任何软件开销（即无论是在单
通道的还是在分布在多通道上，总抽样带宽一直等于 806
Ksps）。定序器的切换通过一个状态器或固件驱动实现。定序器
的每一路转换结果被缓存到不同的结果寄存器，减轻 CPU 中断
处理的要求。为了适应各种源阻抗和频率的信号，每个通道可有
不同的可编程采样时间。另外 SAR ADC 支持硬件的转换结果溢
出检测机制。转换结果的上下范围可以指定并保存在寄存器里，
当 ADC 转换结果上 / 下溢出时，可以触发中断。这样节省了 CPU
软件检测转换结果溢出与否的时间。
SAR 可以量化电路板上的温度传感器的输出，来对其它功能做温
度补偿。当需要一个高速时钟（可高达 18 MHz）时，SAR 不可
用在深度睡眠模式和休眠模式。 SAR 的工作范围在 1.71 V 至
5.5 V。
该模块通过：添加参考电压缓冲； （针对 PSoC 4100 系列）提
供三个内部参考电压选择：VDD、VDD/2、 和 VREF （额定电压为
1.024 V）和提供外部参考电压输入引脚来增强模块的功能。ADC
图 4. SAR ADC 系统框图
AHB System Bus and Programmable Logic
Interconnect
SAR Sequencer
vminus vplus
Data and
Status Flags
POS
SARADC
NEG
P7
Port 2 (8 inputs)
SARMUX
P0
Sequencing
and Control
External
Reference
and
Bypass
(optional)
Reference
Selection
VDD/2
VDDD
VREF
Inputs from other Ports
2 个运算放大器 （CTBm 模块）
PSoC 4100 有两个在可以配置成比较器的运算放大器，这些放大
器可以用来实现 PGA、电压缓冲区、滤波器、互阻放大器和其他
功能，为用户节约功耗、成本和空间。片上运算放大器有足够的
带宽来驱动 ADC 的采样和保持电路而不必使用外部缓冲。
温度传感器
PSoC 4100 有一个片上温度传感器，该传感器包括一个二极管，
此二极管的偏执电流由一个开关状态可控制的电流源提供。该温
度传感器的输出可以连接至 ADC 做量化采样，量化结果通过
Cypress 提供的固定算法来转换成温度值。
低功耗比较器
PSoC 4100 有一对能在深度睡眠和休眠模式下工作的低功耗比
较器。这样，当模拟系统模块被禁用时，比较器仍可以在低功耗
模式下监控外部电压电平。比较器输出通常都同步到主时钟以避
免亚稳态，除非它在一个异步功耗模式 （休眠）下操作，在此模
式下，比较器输出可以激活系统唤醒电路，继而唤醒芯片。
文档编号：001-92497 版本 *A
固定功能数字模块
定时器 / 计数器 /PWM 模块 （TCPWM）
定时器 / 计数器 /PWM 模块包含四个用户可编程周期长度的 16 位
计数器。另外，还有一个捕获寄存器，用于记录事件发生 （可能
是 I/O 事件）时的计数值；一个周期寄存器，用于停止或自动重
新加载计数器（如果计数值与周期寄存器的值相等时）和一个比
较寄存器，用于保存计数器的的比较值来确定PWM的输出状态。
在正向输出和反向输出之间，该模块还提供了可编程的偏移，以
便这些输出可以作为可编程死区的互补 PWM 输出使用。它还提
供用于强制停止 PWM 输出的停止 （Kill）输入；例如，当出现
过流状态时，可以强制停止 PWM 输出来保护电路。
串行通信模块 （SCB）
PSoC 4100 有两个 SCB，每一个 SCB 都可以实现 I2C、UART、
或 SPI 接口。
I2C 模式：硬件 I2C 模块实现了一个完整的多主设备和从设备接
口（它具有多主设备仲裁功能）。该模块的工作速度可达 1 Mbps
（增强型快速模式），另外它还提供各种灵活的缓冲选项，以降低
CPU 的中断开销和延迟。该模块还具有一个 EzI2C，通过它可以
页 6/43
PSoC® 4：PSoC 4100 系列数据手册
在 PSoC 4100 存储器中创建缓冲存储器的地址范围，并且对存
储器中的阵列进行读写操作时可以大量降低 I2C 通信。此外，该
模块提供一个深度为 8 字节的 FIFO，用于接收和传送数据。这
给予 CPU 更多读取数据的时间，从而减少了时钟延展的发生（由
于 CPU 没有及时读取数据，因此才导致时钟延展）。 FIFO 可用
在所有通道，在没有 DMA 的情况下非常有用。
I2C 外设与 I2C 标准模式、快速模式和增强型快速模式器件相兼
容，如 NXP I2C 总线规范和用户手册 （UM10204）中所定义。
在开漏模式下，可以使用 GPIO 引脚实现 I2C 总线 I/O。
在以下几方面， PSoC 4100 与 I2C 规范不完全相兼容：
■
GPIO 单元没有过压容差功能，因此不能热插拔或者由其它的
I2C 系统单独供电。
■
VOL为0.4 V时，增强型快速模式的IOL规范为20 mA。但是GPIO
单元只能在最大 0.6 V 的 VOL 下支持最大 8 mA 的 IOL 灌电流。
■
GPIO 单元的最小下降时间不符合快速模式与增强型快速模式
的规范；使用慢速强驱动模式可以满足这一规范。
■
■
当 SCB 是一个 I2C 主设备时，它在 NACK 和重启（Repeated
Start）之间插入空闲（IDLE）状态； I2C 规范将总线空闲定义
为停止条件，因此不干扰其他活动主设备，但是一个刚生效的
主设备可能启动仲裁周期。
当 SCB 处于 I2C 从设备模式时，如果在外部时钟上地址匹配
（EC_AM = 1）和在内部时钟模式下的操作 （EC_OP = 0）被
使能，则其 I2C 地址必须是偶数。
连接一个 I/O 引脚至多个信号。固定功能外设的引脚位置也被固
定以减少内部使用的复杂性。
数据输出寄存器和引脚状态寄存器分别用于驱动和保存引脚当前
的状态。如果 I/O 引脚被使能，它可以生成一个中断，并且每个
I/O 端口都有一个中断请求 （IRQ）和相关的中断服务子程序
（ISR）向量 （对于 PSoC 4100，向量数量为 5，因为它有 4.5
端口）。
特殊功能外设
LCD Segment 驱动
PSoC 4100 有一个 LCD 控制器，可驱动多达 4 个 common 和 32
个 segment。该控制器使用完整的数字方法驱动 LCD 段，而不
需要内部生成 LCD 电压。这两种方法被称为数字相关和 PWM。
数字相关涉及到调制频率、通用电压和段信号，用于生成一个段
的最高 RMS 电压，以照亮或保持 RMS 信号为零。这种方法对
STN 有用，但可能会导致降低跟 TN 显示的对比度。
PWM 属于 PWM 信号驱动板，有效地使用面板的电容来提供经
过调试脉冲宽度的集成，从而生成所需的 LCD 电压。这种方法会
导致更高的功耗，但驾驶 TN 显示时可以导致更好的结果。支持
LCD 在深度睡眠时刷新显示缓冲区 （4 位；每端口使用一个 32
位寄存器）。
UART 模式：这是一个可在速度高达 1 Mbps 的条件下运行的全
功能 UART。它支持汽车级的单线接口（LIN）、红外接口（IrDA）
和智能卡（ISO7816）的协议，它们全部都是基本 UART 协议的
其他形式。此外，它还支持 9 位多处理器模式，此模式允许寻址
连接到通用的 RX 和 TX 线的外设。支持通用 UART 功能，如奇
偶校验错误、中断检测以及帧错误。一个 8 字节 FIFO 让更多的
CPU 服务延迟得到容许。
CapSense
SPI 模式：SPI 模式支持全部 Motorola SPI、 TI SSP （基本添加
用于同步 SPI 编码的启动脉冲）和 National Microwire （SPI 的
半双工形式）。该 SPI 模块可以使用 FIFO。
通过将屏蔽电压驱动到另一个模拟总线，可以提供防水功能。此
外，还可以通过对屏蔽电极驱动为与感应电极相同的信号提供防
水功能。这样可以避免屏蔽电容衰减感应输入。
GPIO
CapSense 模块具有两个 IDAC。如果 CapSense 不使用 （两个
IDAC 都可用）或者 CapSense 没有使能防水性能 （一个 IDAC
有效），那么可以将这两个 IDAC 用作其它用途。
PSoC 4100 共有 36 个 GPIO。 GPIO 模块实现下列功能：
■
八种驱动强度模式：
❐ 模拟输入模式 （禁用了输入和输出缓冲区）
❐ 仅输入模式
❐ 弱上拉和强下拉模式
❐ 强上拉和弱下拉模式
❐ 开漏和强下拉模式
❐ 开漏和强上拉模式
❐ 强上拉和强下拉模式
❐ 弱上拉和弱下拉模式
通过一个 CapSense Sigma-Delta （CSD）模块，所有 PSoC
4100 的引脚都支持 CapSense ；通过一个模拟复用器总线，此
模块可连接到任何一个引脚，所有 GPIO 引脚都可以使用一个模
拟开关来连接于该总线。因此，在软件控制情况下，系统中的任
何引脚或引脚组都可以提供 CapSense 功能。另外，还给
CapSense 模块提供了组件，以便于用户使用。
WLCSP 封装 Bootloader
WLCSP 封装与闪存内安装的 I2C Bootloader 一起提供。
Bootloader 与 PSoC Creator Bootloadable 项目文件相兼容，并
具有以下的默认特性：
■
I2C SCL 和 SDA 分别连接到端口引脚 P4.0 和 P4.1（需要使用外
部上拉电阻）
■
I2C 从设备模式、 8 个地址、数据速率 = 100 kbps
■
输入阈值选择 （CMOS 或 LVTTL）。
■
单个应用
■
除了在驱动强度模式之外，使能/禁用输入和输出缓冲区的单独
控制。
■
等待 2 秒后才执行引导加载指令
■
用于栓锁前一状态的保持模式（用于保留I/O在深度睡眠模式和
休眠模式下的状态）。
■
其他bootloader选项与PSoC Creator Bootloader组件中默认设
置的选项相同
■
dV/dt 相关噪声控制的可选斜率，用来提高 EMI。
■
占用闪存底部 4.5 K 的 flash 空间
被分为逻辑实体的引脚又称为端口，其宽度为 8 位。上电和复位
期间，各模块被强制为禁用状态，以禁止通电任何输入和 / 或造
成启用的过电流现象。又称为高速 I/O 矩阵的复用网络用于复用
文档编号：001-92497 版本 *A
如需更多有关 bootloader 的信息，请查阅以下的赛普拉斯应用笔
记：
页 7/43
PSoC® 4：PSoC 4100 系列数据手册
AN73854 — Bootloaders 简介
请注意，一个 PSoC Creator Bootloadable 项目必须与一个
Bootloader 项目的 .hex 和 .elf 文件相关联，该 Bootloader 项目
已被配置为目标器件。 Bootloader .hex 和 .elf 文件可在
http://www.cypress.com/?rID=78805 上找到。可以使用 SWD
编程来覆盖工厂安装的 bootloader。
文档编号：001-92497 版本 *A
页 8/43
PSoC® 4：PSoC 4100 系列数据手册
引脚分布
下面是 PSoC 4100 的引脚列表 （44-TQFP、 40-QFN、 28-SSOP 和 48-TQFP）。端口 2 包括 SAR Mux 的高速模拟输入。 P1.7 是 SAR 电压参考的可选内部输入和旁路引
脚。端口 3 和 4 包括数字通信通道。所有引脚都支持 CSD CapSense 和模拟复用器总线的连接。
44-TQFP
引脚
名称
40-QFN
引脚
名称
28-SSOP
引脚
名称
引脚的备用功能
48-TQFP
引脚
名称
模拟功能
备用功能 1
备用功能 2
备用功能 3
备用功能 4
引脚说明
1
VSS
–
–
–
–
–
–
–
–
–
–
–
接地
2
P2.0
1
P2.0
–
–
2
P2.0
sarmux.0
–
–
–
–
端口 2 引脚 0：gpio、 lcd、 csd 和 sarmux
3
P2.1
2
P2.1
–
–
3
P2.1
sarmux.1
–
–
–
–
端口 2 引脚 1：gpio、 lcd、 csd 和 sarmux
4
P2.2
3
P2.2
5
P2.2
4
P2.2
sarmux.2
–
–
–
–
端口 2 引脚 2：gpio、 lcd、 csd 和 sarmux
5
P2.3
4
P2.3
6
P2.3
5
P2.3
sarmux.3
–
–
–
–
端口 2 引脚 3：gpio、 lcd、 csd 和 sarmux
6
P2.4
5
P2.4
7
P2.4
6
P2.4
sarmux.4
tcpwm0_p[1]
–
–
–
端口 2 引脚 4：gpio、 lcd、 csd、 sarmux
和 pwm
7
P2.5
6
P2.5
8
P2.5
7
P2.5
sarmux.5
tcpwm0_n[1]
–
–
–
端口 2 引脚 5：gpio、 lcd、 csd、 sarmux
和 pwm
8
P2.6
7
P2.6
9
P2.6
8
P2.6
sarmux.6
tcpwm1_p[1]
–
–
–
端口 2 引脚 6：gpio、 lcd、 csd、 sarmux
和 pwm
9
P2.7
8
P2.7
10
P2.7
9
P2.7
sarmux.7
tcpwm1_n[1]
–
–
–
端口 2 引脚 7：gpio、 lcd、 csd、 sarmux
和 pwm
10
VSS
9
VSS
–
–
–
–
–
–
–
–
–
接地
–
–
–
–
–
–
10
NC
–
–
–
–
–
无连接
–
–
–
–
–
–
11
NC
–
–
–
–
–
无连接
11
P3.0
10
P3.0
11
P3.0
12
P3.0
–
tcpwm0_p[0]
scb1_uart_rx[0]
scb1_i2c_scl[0]
scb1_spi_mosi[0]
端口 3 引脚 0：gpio、 lcd、 csd、 pwm
和 scb1
12
P3.1
11
P3.1
12
P3.1
13
P3.1
–
tcpwm0_n[0]
scb1_uart_tx[0]
scb1_i2c_sda[0]
scb1_spi_miso[0]
端口 3 引脚 1：gpio、 lcd、 csd、 pwm
和 scb1
13
P3.2
12
P3.2
13
P3.2
14
P3.2
–
tcpwm1_p[0]
–
swd_io[0]
scb1_spi_clk[0]
–
–
–
–
–
–
15
VSSD
–
–
–
–
14
P3.3
13
P3.3
14
P3.3
16
P3.3
–
tcpwm1_n[0]
–
swd_clk[0]
15
P3.4
14
P3.4
–
–
17
P3.4
–
tcpwm2_p[0]
–
–
scb1_spi_ssel_1
端口 3 引脚 4：gpio、 lcd、 csd、 pwm
和 scb1
16
P3.5
15
P3.5
–
–
18
P3.5
–
tcpwm2_n[0]
–
–
scb1_spi_ssel_2
端口 3 引脚 5：gpio、 lcd、 csd、 pwm
和 scb1
17
P3.6
16
P3.6
–
–
19
P3.6
–
tcpwm3_p[0]
–
swd_io[1]
scb1_spi_ssel_3
端口 3 引脚 6：gpio、 lcd、 csd、 pwm、
scb1 和 swd
18
P3.7
17
P3.7
–
–
20
P3.7
–
tcpwm3_n[0]
–
swd_clk[1]
–
端口 3 引脚 7：gpio、 lcd、 csd、 pwm
和 swd
19
VDDD
–
–
–
–
21
VDDD
–
–
–
–
–
数字供电， 1.8 ~ 5.5 V
文档编号：001-92497 版本 *A
–
端口 3 引脚 2：gpio、 lcd、 csd、 pwm、
scb1 和 swd
接地
scb1_spi_ssel_0[0] 端口 3 引脚 3：gpio、 lcd、 csd、 pwm、
scb1 和 swd
页 9/43
PSoC® 4：PSoC 4100 系列数据手册
44-TQFP
40-QFN
28-SSOP
引脚的备用功能
48-TQFP
引脚说明
引脚
名称
引脚
名称
引脚
名称
引脚
名称
模拟功能
备用功能 1
备用功能 2
备用功能 3
备用功能 4
20
P4.0
18
P4.0
15
P4.0
22
P4.0
–
–
scb0_uart_rx
scb0_i2c_scl
scb0_spi_mosi
端口 4 引脚 0：gpio、 lcd、 csd 和 scb0
21
P4.1
19
P4.1
16
P4.1
23
P4.1
–
–
scb0_uart_tx
scb0_i2c_sda
scb0_spi_miso
端口 4 引脚 1：gpio、 lcd、 csd 和 scb0
22
P4.2
20
P4.2
17
P4.2
24
P4.2
csd_c_mod
–
–
–
scb0_spi_clk
端口 4 引脚 2：gpio、 lcd、 csd 和 scb0
23
P4.3
21
P4.3
18
P4.3
25
P4.3
csd_c_sh_tank
–
–
–
scb0_spi_ssel_0
端口 4 引脚 3：gpio、 lcd、 csd 和 scb0
–
–
–
–
–
–
26
NC
–
–
–
–
–
无连接
–
–
–
–
–
–
27
NC
–
–
–
–
–
无连接
24
P0.0
22
P0.0
19
P0.0
28
P0.0
comp1_inp
–
–
–
scb0_spi_ssel_1
端口 0 引脚 0：gpio、 lcd、 csd、 scb0
和 comp
25
P0.1
23
P0.1
20
P0.1
29
P0.1
comp1_inn
–
–
–
scb0_spi_ssel_2
端口 0 引脚 1：gpio、 lcd、 csd、 scb0
和 comp
26
P0.2
24
P0.2
21
P0.2
30
P0.2
comp2_inp
–
–
–
scb0_spi_ssel_3
端口 0 引脚 2：gpio、 lcd、 csd、 scb0
和 comp
27
P0.3
25
P0.3
22
P0.3
31
P0.3
comp2_inn
–
–
–
–
端口 0 引脚 3：gpio、 lcd、 csd 和 comp
28
P0.4
26
P0.4
–
–
32
P0.4
–
–
scb1_uart_rx[1]
scb1_i2c_scl[1]
scb1_spi_mosi[1]
端口 0 引脚 4：gpio、 lcd、 csd 和 scb1
29
P0.5
27
P0.5
–
–
33
P0.5
–
–
scb1_uart_tx[1]
scb1_i2c_sda[1]
scb1_spi_miso[1]
端口 0 引脚 5：gpio、 lcd、 csd 和 scb1
30
P0.6
28
P0.6
23
P0.6
34
P0.6
–
ext_clk
–
–
scb1_spi_clk[1]
端口 0 引脚 6：gpio、 lcd、 csd、 scb1
和 ext_clk
31
P0.7
29
P0.7
24
P0.7
35
P0.7
–
–
–
wakeup
32
XRES
30
XRES
25
XRES
36
XRES
–
–
–
–
–
芯片复位，低电平有效
33
VCCD
31
VCCD
26
VCCD
37
VCCD
–
–
–
–
–
调节电压，连接到 1 µF 的电容或 1.8 V
的电压
scb1_spi_ssel_0[1] 端口 0 引脚 5：gpio、 lcd、 csd、 scb1
和 wakeup
–
–
–
–
–
–
38
VSSD
–
–
–
–
–
数字地
34
VDDD
32
VDDD
27
VDD
39
VDDD
–
–
–
–
–
数字供电， 1.8 ~ 5.5 V
35
VDDA
33
VDDA
27
VDD
40
VDDA
–
–
–
–
–
模拟供电， 1.8 - 5.5 V，等于 VDDD
36
VSSA
34
VSSA
28
VSS
41
VSSA
–
–
–
–
–
模拟地
37
P1.0
35
P1.0
1
P1.0
42
P1.0
ctb.oa0.inp
tcpwm2_p[1]
–
–
–
端口 1 引脚 0：gpio、 lcd、 csd、 ctb 和 pwm
38
P1.1
36
P1.1
2
P1.1
43
P1.1
ctb.oa0.inm
tcpwm2_n[1]
–
–
–
端口 1 引脚 1：gpio、 lcd、 csd、 ctb 和 pwm
39
P1.2
37
P1.2
3
P1.2
44
P1.2
ctb.oa0.out
tcpwm3_p[1]
–
–
–
端口 1 引脚 2：gpio、 lcd、 csd、 ctb 和 pwm
40
P1.3
38
P1.3
–
–
45
P1.3
ctb.oa1.out
tcpwm3_n[1]
–
–
–
端口 1 引脚 3：gpio、 lcd、 csd、 ctb 和 pwm
41
P1.4
39
P1.4
–
–
46
P1.4
ctb.oa1.inm
–
–
–
–
端口 1 引脚 4：gpio、 lcd、 csd 和 ctb
42
P1.5
–
–
–
–
47
P1.5
ctb.oa1.inp
–
–
–
–
端口 1 引脚 5：gpio、 lcd、 csd 和 ctb
43
P1.6
–
–
–
–
48
P1.6
ctb.oa0.inp_alt
–
–
–
–
端口 1 引脚 6：gpio、 lcd 和 csd
44
P1.7/VREF
40
P1.7/VREF
4
P1.7/VREF
1
P1.7/VREF ctb.oa1.inp_alt
ext_vref
–
–
–
–
端口 1 引脚 7：gpio、 lcd、 csd 和 ext_ref
文档编号：001-92497 版本 *A
页 10/43
PSoC® 4：PSoC 4100 系列数据手册
下面是 PSoC 4100 的引脚列表 （35-WLCSP）。
引脚的备用功能
35-CSP
引脚说明
引脚
D3
名称
P2.2
模拟功能
sarmux.2
备用功能 1
–
备用功能 2
–
备用功能 3
–
备用功能 4
–
端口 2 引脚 2：gpio、 lcd、 csd 和 sarmux
E4
P2.3
sarmux.3
–
–
–
–
端口 2 引脚 3：gpio、 lcd、 csd 和 sarmux
E5
P2.4
sarmux.4
tcpwm0_p[1]
–
–
–
端口 2 引脚 4：gpio、 lcd、 csd、 sarmux 和 pwm
E6
P2.5
sarmux.5
tcpwm0_n[1]
–
–
–
端口 2 引脚 5：gpio、 lcd、 csd、 sarmux 和 pwm
E3
P2.6
sarmux.6
tcpwm1_p[1]
–
–
–
端口 2 引脚 6：gpio、 lcd、 csd、 sarmux 和 pwm
E2
P2.7
sarmux.7
tcpwm1_n[1]
–
–
E1
P3.0
–
tcpwm0_p[0]
–
端口 2 引脚 7：gpio、 lcd、 csd、 sarmux 和 pwm
scb1_spi_mosi[0] 端口 3 引脚 0：gpio、 lcd、 csd、 pwm 和 scb1
scb1_uart_tx[0] scb1_i2c_sda[0] scb1_spi_miso[0] 端口 3 引脚 1：gpio、 lcd、 csd、 pwm 和 scb1
scb1_uart_rx[0] scb1_i2c_scl[0]
D2
P3.1
–
tcpwm0_n[0]
D1
P3.2
–
tcpwm1_p[0]
–
swd_io[0]
scb1_spi_clk[0]
B7
VSS
–
–
–
–
–
C1
P3.3
–
tcpwm1_n[0]
–
swd_clk[0]
C2
P3.4
–
tcpwm2_p[0]
–
–
B1
P4.0
–
–
scb0_uart_rx
scb0_i2c_scl
scb0_spi_mosi
端口 4 引脚 0：gpio、 lcd、 csd 和 scb0
B2
P4.1
–
–
scb0_uart_tx
scb0_i2c_sda
scb0_spi_miso
端口 4 引脚 1：gpio、 lcd、 csd 和 scb0
A2
P4.2
csd_c_mod
–
–
–
scb0_spi_clk
端口 4 引脚 2：gpio、 lcd、 csd 和 scb0
端口 3 引脚 2：gpio、 lcd、 csd、 pwm、 scb1 和 swd
接地
scb1_spi_ssel_0[0] 端口 3 引脚 3：gpio、 lcd、 csd、 pwm、 scb1 和 swd
scb1_spi_ssel_1 端口 3 引脚 4：gpio、 lcd、 csd、 pwm 和 scb1
A1
P4.3
csd_c_sh_tank
–
–
–
scb0_spi_ssel_0
端口 4 引脚 3：gpio、 lcd、 csd 和 scb0
C3
P0.0
comp1_inp
–
–
–
scb0_spi_ssel_1
端口 0 引脚 0：gpio、 lcd、 csd、 scb0 和 comp
A5
P0.1
comp1_inn
–
–
–
scb0_spi_ssel_2
端口 0 引脚 1：gpio、 lcd、 csd、 scb0 和 comp
A4
P0.2
comp2_inp
–
–
–
scb0_spi_ssel_3
端口 0 引脚 2：gpio、 lcd、 csd、 scb0 和 comp
A3
P0.3
comp2_inn
–
–
–
–
B3
P0.4
–
–
A6
P0.5
–
–
B4
P0.6
–
ext_clk
–
–
B5
P0.7
–
–
–
B6
XRES
–
–
–
唤醒
–
A7
VCCD
–
–
–
–
–
调节电压，连接到 1 µF 的电容或 1.8 V 的电压
C7
VDD
–
–
–
–
–
供电电压范围为：1.8 ~ 5.5 V
C4
P1.0
ctb.oa0.inp
tcpwm2_p[1]
–
–
–
端口 1 引脚 0：gpio、 lcd、 csd、 ctb 和 pwm
C5
P1.1
ctb.oa0.inm
tcpwm2_n[1]
–
–
–
端口 1 引脚 1：gpio、 lcd、 csd、 ctb 和 pwm
C6
P1.2
ctb.oa0.out
tcpwm3_p[1]
–
–
–
端口 1 引脚 2：gpio、 lcd、 csd、 ctb 和 pwm
文档编号：001-92497 版本 *A
端口 0 引脚 3：gpio、 lcd、 csd 和 comp
scb1_spi_mosi[1] 端口 0 引脚 4：gpio、 lcd、 csd 和 scb1
scb1_uart_tx[1] scb1_i2c_sda[1] scb1_spi_miso[1] 端口 0 引脚 5：gpio、 lcd、 csd 和 scb1
scb1_uart_rx[1] scb1_i2c_scl[1]
scb1_spi_clk[1] 端口 0 引脚 6：gpio、 lcd、 csd、 scb1 和 ext_clk
scb1_spi_ssel_0[1] 端口 0 引脚 5：gpio、 lcd、 csd、 scb1 和 wakeup
–
芯片复位，低电平有效
页 11/43
PSoC® 4：PSoC 4100 系列数据手册
引脚的备用功能
35-CSP
引脚说明
引脚
D7
名称
P1.3
模拟功能
ctb.oa1.out
备用功能 1
tcpwm3_n[1]
备用功能 2
–
备用功能 3
–
备用功能 4
–
D4
P1.4
ctb.oa1.inm
–
–
–
–
端口 1 引脚 4：gpio、 lcd、 csd 和 ctb
D5
P1.5
ctb.oa1.inp
–
–
–
–
端口 1 引脚 5：gpio、 lcd、 csd 和 ctb
P1.6
ctb.oa0.inp_alt
–
–
–
–
端口 1 引脚 6：gpio、 lcd 和 csd
P1.7/VR ctb.oa1.inp_alt
EF
ext_vref
–
–
–
–
端口 1 引脚 7：gpio、 lcd、 csd 和 ext_ref
D6
E7
端口 1 引脚 3：gpio、 lcd、 csd、 ctb 和 pwm
各种引脚功能的说明如下：
VDD：模拟和数据部分的电源 （其中没有 VDDA 引脚）。
VDDA：允许封装引脚的模拟 VDD 引脚；否则短路连接 VDDD。
VSSA：允许封装引脚的模拟接地引脚；否则短路连接 VSS。
VSS：接地引脚。
VCCD：稳压数字电源 （1.8 V ± 5%）。
引脚端口都可以作为 LCD 共模信号、 LCD 段驱动或 CSD 感应使用，并且屏蔽引脚可以与 AMUXBUS A 或 B 相连，或都作为固件或 DSI 信号可驱动的 GPIO 引脚使用。
支持以下封装：48-TQFP、 44-TQFP、 40-QFN 和 28-SSOP。
文档编号：001-92497 版本 *A
页 12/43
PSoC® 4：PSoC 4100 系列数据手册
图 5. 48-TQFP 引脚分布
36 VSSA
35 VD DA
34 VD DD
(GPIO)P1[3]
(GPIO)P1[2]
(GPIO)P1[1]
(GPIO)P1[0]
40
39
38
37
(GPIO)P1[7]
44
文档编号：001-92497 版本 *A
1
2
3
4
5
6
33
32
31
30
29
TQFP
(Top View)
28
27
26
25
24
23
VCCD
XRES
(GPIO) P0[7]
(GPIO)
(GPIO)
(GPIO)
(GPIO)
(GPIO)
(GPIO)
( GPIO)
( GPIO)
P0[6]
P0[5]
P0[4]
P0[3]
P0[2]
P0[1]
P0[0]
P4[3]
( GPIO) P4[0]
( GPIO) P4[1]
( GPIO) P4[2]
16
17
18
19
20
21
22
( GPIO) P3[5]
( GPIO) P3[6]
( GPIO) P3[7]
VDD D
12
13
14
15
(GPIO) P3[1]
7
8
9
10
11
(GPIO) P3[2]
(GPIO) P3[3]
(GPIO) P3[4]
VSS
(GPIO) P2[ 0]
(GPIO) P2[1]
(GPIO) P2[2]
(GPIO) P2[3]
(GPIO) P2[4]
(GPIO) P2[5]
(GPIO) P2[6]
(GPIO) P2[7]
VSS
( GPIO) P3[0]
43 (GPIO)P1[6]
42 (GPIO)P1[5]
41 (GPIO)P1[4]
图 6. 44-TQFP 芯片的引脚分布
页 13/43
PSoC® 4：PSoC 4100 系列数据手册
(GPIO) P2[0]
(GPIO) P2[1]
(GPIO) P2[2]
(GPIO) P2[3]
(GPIO) P2[4]
(GPIO) P2[5]
1
2
3
4
5
6
(GPIO) P2[6]
(GPIO) P2[7]
Vss
(GPIO) P3[0]
7
8
9
VDDD
VCCD
33
32
31
37
36
35
34
( GPIO)P1[0]
VSSA
VDDA
( GPIO)P1[4]
39
38
( GPIO)P1[3]
( GPIO)P1[2]
( GPIO)P1[1]
(GPIO)P1[7]
40
图 7. 40-QFN 引脚分布
30
29
28
27
QFN
26
25
24
23
22
21
(Top View)
(GPIO)
(GPIO)
(GPIO)
(GPIO)
P0[3]
P0[2]
P0[1]
P0[0]
(GPIO) P4[3]
(GPIO) P4[2]
20
(GPIO) P3[6]
(GPIO) P3[7]
19
16
(GPIO) P3[5]
(GPIO) P4[1]
15
(GPIO) P3[3]
(GPIO) P4[0]
12
13
14
(GPIO) P3[2]
(GPIO) P3[4]
11
(GPIO) P3[1]
17
18
10
XRES
(GPIO) P0[7]
(GPIO) P0[6]
(GPIO) P0[5]
(GPIO) P0[4]
图 8. 35-WLCSP
7
6
5
4
3
2
1
A
VCCD
P0.5
P0.1
P0.2
P0.3
P4.2
P4.3
B
VSS
XRES
P0.7
P0.6
P0.4
P4.1
C
VDD
P1.2
P1.1
P1.0
P0.0
D
P1.3
P1.6
P1.5
P1.4
P2.5
P2.4
P2.3
E P1.7/VREF
1
2
3
4
5
6
7
A
P4.3
P4.2
P0.3
P0.2
P0.1
P0.5
VCCD
P4.0
B
P4.0
P4.1
P0.4
P0.6
P0.7
XRES
VSS
P3.4
P3.3
C
P3.3
P3.4
P0.0
P1.0
P1.1
P1.2
VDD
P2.2
P3.1
P3.2
D
P3.2
P3.1
P2.2
P1.4
P1.5
P1.6
P1.3
P2.6
P2.7
P3.0
E
P3.0
P2.7
P2.6
P2.3
P2.4
P2.5
P1.7/VREF
Balls Up View
Top View
图 9. 28-SSOP 引脚分布
( GPIO) P1[0]
(GPIO) P1[1]
( GPIO) P1[2]
(GPIO) P1[7]
(GPIO) P2[2]
(GPIO) P2[3]
(GPIO) P2[4]
(GPIO) P2[5]
(GPIO) P2[6]
(GPIO) P2[7 ]
(GPIO) P3[0]
(GPIO) P3[1]
(GPIO) P3[2]
(GPIO) P3[3]
文档编号：001-92497 版本 *A
1
2
3
4
5
6
7
8
9
10
11
12
13
14
SSOP
(Top View )
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VSS
VDDD
VCCD
XRES
(GPIO) P0[7]
(GPIO) P0[6]
(GPIO) P0[3]
(GPIO) P0[2]
(GPIO) P0[1]
(GPIO) P0[0]
(GPIO) P4[3]
( GPIO) P4[2]
( GPIO) P4[1]
( GPIO) P4[0]
页 14/43
PSoC® 4：PSoC 4100 系列数据手册
电源
图 11. 44 TQFP 封装示例
下面的电源系统框图显示为 PSoC 4100 实现的电源引脚最小设
置情况。该系统具有一个处于活动模式的调压器，以用于数字电
路。由于没有模拟调压器，因此模拟电路直接使用 VDDA 输入来
运行。深度睡眠模式和休眠 （降低供电电压和保留）模式有独立
调压器。带隙有一个独立的低噪声电压调节器。所有功能和电路
的工作电压范围都是 1.71 V 至 5.5 V。
VSS
(GPIO)P1[7]
(GPIO)P1[6]
(GPIO)P1[5]
(GPIO)P1[4]
(GPIO)P1[3]
(GPIO)P1[2]
(GPIO)P1[1]
(GPIO)P1[0]
44
43
42
41
40
39
38
37
VSSA 36
VDDA 35
VDDD 34
12
13
14
15
16
17
18
19 VDDD
20
21
22
电源
VDDD–VSS
C3 1 µF
41
VCCD
42
VDDA
43
VDDD
44
VSSD
45
(GPIO) P1.0
(GPIO) P1.1
46
VSSA
(GPIO) P1.5
(GPIO) P1.4
47
(GPIO) P1.2
48
(GPIO) P1.3
(GPIO) P1.6
GROUND
40
39
38
37
(GPIO)P1.7/VREF1 ?
1 µF C1
GROUND
2
35
(GPIO) P0.7
(GPIO) P2.1
3
34
(GPIO) P0.6
(GPIO) P2.2
4
33
(GPIO) P0.5
(GPIO) P2.3
5
32
(GPIO) P0.4
(GPIO) P2.4
6
31
(GPIO) P0.3
(GPIO) P2.5
7
30
(GPIO) P0.2
(GPIO) P2.6
8
29
(GPIO) P0.1
(GPIO) P0.0
(GPIO) P2.7
Top View
17
18
C6 0.1 µF
19
20
21
22
23
24
(GPIO) P4.2
16
(GPIO) P4.1
15
(GPIO) P3.7
14
(GPIO) P3.6
VDDD
13
(GPIO) P4.0
25
(GPIO) P3.4
26
12
(GPIO) P3.5
11
(GPIO) P3.3
NC
(GPIO) P3.0
VSSD
27
(GPIO) P3.1
28
10
(GPIO) P3.2
9
NC
VCCD
XRES
( GPIO) P0[7]
( GPIO) P0[6]
( GPIO) P0[5]
( GPIO) P0[4]
( GPIO) P0[3]
( GPIO) P0[2]
( GPIO) P0[1]
( GPIO) P0[0]
( GPIO) P4[3]
C5 1 µF
VSS
VREF–VSSA
（可选）
旁路电容
每个引脚上安装 0.1 µF 的陶瓷电容
（C2、 C6）并联一个 1 到 10 µF （C1）
的大容量电容。
引脚 （C4）上安装 0.1 µF 的陶瓷电容并
联 1 µF 到 10 µF （C3）的额外大容量电
容。
VCCD （C5）引脚上安装 1 µF 的陶瓷电
容。
可以旁路内部带隙，其电容范围为 1 µF
到 10 µF。
XRES
36
(GPIO) P2.0
48 TQFP
VCCD–VSS
C2 0.1 µF
( Top View)
33
32
31
30
29
28
27
26
25
24
23
VSS
VDDA–VSSA
0.1 µF C4
TQFP
C2 0.1 µF
VSS
C6 0.1µF
图 10. 48-TQFP 封装示例
GROUND
1 µF C 1
(GPIO) P4[0]
(GPIO) P4[1]
(GPIO) P4[2]
VSS
(GPIO) P3[1]
( GPIO) P3[0]
1 VSS
2
3
4
5
6
7
8
9
10 VSS
11
(GPIO) P3[2]
(GPIO) P3[3]
(GPIO) P3[4]
(GPIO) P3[5]
(GPIO) P3[6]
(GPIO) P3[7]
( GPIO)P2[0]
( GPIO)P2[1]
( GPIO) P2[2]
( GPIO) P2[3]
( GPIO) P2[4]
( GPIO) P2[5]
( GPIO) P2[6]
( GPIO) P2[7]
非稳压外部供电模式
必须同时短路 VDDA 和 VDDD ； 因此，也要同时短路 VSSA 和
VSS。 VDDD 必须通过旁路电容连接到地，通常选用一个 1 µF 和
一个 0.1 µF 的电容。请注意，这只是简单的经验法则。对于重要
的应用，PCB 布局、走线间的电感和旁路电容寄生需要通过仿真
以获得最佳的旁路。
C3 1µF
VSS
PSoC 4100 系列提供两种不同的电源操作模式：非稳压外部供电
和稳压外部供电。
在该模式下，PSoC 4100 由一个外部电源供电，它的电压范围为
1.8 V 至 5.5 V。此范围还用于电池供电操作，例如，芯片可以由
一个电池系统供电，其电压从启动时的 3.5 V 降至 1.8 V。在此模
式下，PSoC 4100 的内部调压器为内部逻辑供电，并且其 VCCD
输出必须通过一个外部电容（在 1 µF 至 1.6 µF 范围内，X5R 陶
瓷或性能更好的电容）旁路接地。
0.1 µF C4
C5 1 µF
GROUND
注意：查看数据手册要求的旁路电容值是一个好的习惯，特别是
工作电压和直流偏置规范。对于一些电容器，如果直流偏置电压
（VDDA、 VDDD 或 VCCD）占额定工作电压的比例比较大，那么
实际电容则明显降低。
NC
NC
(GPIO) P4.3
0.1 µF C4
C3 1 µF
GROUND
文档编号：001-92497 版本 *A
页 15/43
PSoC® 4：PSoC 4100 系列数据手册
图 12. 40-QFN 示例
0.1 µF C4
VSS
(GPIO)P1[4]
(GPIO)P1[3]
(GPIO)P1[2]
(GPIO)P1[1]
(GPIO)P1[0]
(GPIO)P1[7]
39
38
37
36
35
34
33
32
31
VSSA
VDDA
VDDD
VCCD
1
2
3
4
5
6
7
8
9 VSS
10
QFN
0.1 µF C2
C1 1µF
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
SSOP
( Top View)
VSS 28
VDDD27
VCCD26
25
24
23
22
21
20
19
18
17
16
15
XRES
( GPIO) P0[7]
( GPIO) P0[6]
( GPIO) P0[3]
( GPIO) P0[2]
( GPIO) P0[1]
( GPIO) P0[0]
( GPIO) P4[3]
( GPIO)P4[2]
( GPIO)P4[1]
( GPIO)P4[0]
文档编号：001-92497 版本 *A
19
20
VSS
(GPIO) P4[1]
(GPIO) P4[2]
16
17
18
(GPIO) P4[0]
(GPIO) P3[4]
(GPIO) P3[5]
(GPIO) P3[6]
(GPIO) P3[7]
C5 1 µF
30 XRES
29 (GPIO) P0[7]
28 (GPIO) P0[6]
27 (GPIO) P0[5]
26 (GPIO) P0[4]
25 (GPIO) P0[3]
24 (GPIO) P0[2]
23 (GPIO) P0[1]
22 (GPIO) P0[0]
21 (GPIO) P4[3]
调节外部供电模式
图 13. 28 SSOP 示例
(GPIO )P1[0]
(GPIO)P1[1]
(GPIO )P1[2]
( GPIO) P1[7]
( GPIO) P2[2]
(GPIO ) P2[3]
(GPIO ) P2[4]
(GPIO ) P2[5]
(GPIO) P2[6]
(GPIO) P2[7]
( GPIO) P3[0]
(GPIO )P3[1]
(GPIO )P3[2]
(GPIO )P3[3]
(GPIO) P3[2]
(GPIO) P3[3]
(GPIO) P3[1]
VSS
15
(Top View)
11
12
13
14
(GPIO) P3[0]
40
VSS
(GPIO) P2[0]
(GPIO) P2[1]
(GPIO) P2[2]
(GPIO) P2[3]
(GPIO) P2[4]
(GPIO) P2[5]
(GPIO) P2[6]
(GPIO) P2[7]
VSS
C2 0.1 µF
1µF C1
C3 1µF
VSS
在该模式下，PSoC 4100 由一个外部电源供电，它的范围为 1.71
V 至 1.89 V （1.8 ± 5%）；请注意，此范围必须包括了电源纹
波。此外，同时短路并旁路 VCCD、VDDA 和 VDDD 引脚。在固
件中，内部调压器被禁用。
C3 1µF
VSS
页 16/43
PSoC® 4：PSoC 4100 系列数据手册
开发支持
在 www.cypress.com/psoc4. 网站上的文档部分获取技术参考手
册 （TRM）。
PSoC 4100 系列具有一系列丰富的文档、开发工具和在线资源，
能 够 在 开 发 过 程 中 为 您 提 供 帮 助。更 多 有 关 信 息，请 访 问
www.cypress.com/go/psoc4 网站。
在线支持
文档
一套文档，为 PSoC 4100 系列提供支持，以确保您可以快速找
到问题的答案。本节列出了部分关键文档。
软件用户指南：介绍了有关使用 PSoC Creator 的流程。该指南
详细介绍了 PSoC Creator 项目的构建流程、如何将源控件与
PSoC Creator 结合使用等信息。
组件数据手册：PSoC 非常灵活，在投入生产很长时间后依然可
以创建新的外设 （组件）。组件数据表提供了选择和使用特定组
件所需的全部信息，其中包括功能说明、 API 文档、示例代码以
及交流 / 直流规范。
除了印刷文档之外，您还可以随时通过赛普拉斯 PSoC 论坛，与
世界各地的 PSoC 用户和专家进行交流。
工具
具备工业标准的内核、编程和调试接口， PSoC 4100 系列是开
发工具体系的一个组成部分。有关易于使用的创新型 PSoC
Creator IDE、所支持的第三方编译器、编程器、调试器和开发
工具包的最新信息，请访问我们的网站
www.cypress.com/go/psoccreator 。
应用笔记：PSoC 应用笔记深入讨论了 PSoC 的特定应用，例如
无刷直流电机控制和片上滤波。除了应用笔记文档之外，应用笔
记通常还包括示例项目。
技术参考手册：技术参考手册 （TRM）包含使用 PSoC 器件所
需的全部技术细节，其中包括所有 PSoC 寄存器的完整说明。可
文档编号：001-92497 版本 *A
页 17/43
PSoC® 4：PSoC 4100 系列数据手册
电气规范
最大绝对额定值
表 1. 最大绝对额定值 [1]
规范 ID 编号
参数
说明
最小值
典型值
最大值
单位
详情 / 条件
SID1
VDDD_ABS
相对于 VSSD 的数字供电电压
–0.5
–
6
V
最大绝对值
SID2
VCCD_ABS
相对于 Vssd 的直接数字系统内核输入
电压
–0.5
–
1.95
V
最大绝对值
SID3
VGPIO_ABS
GPIO 电压
–0.5
–
VDD+0.5
V
最大绝对值
SID4
IGPIO_ABS
每个 GPIO 上的最大电流
–25
–
25
mA
最大绝对值
SID5
IGPIO_injection
GPIO 灌电流， VIH > VDDD 时，
该值最大； VIL < VSS 时，该值最小
–0.5
–
0.5
mA
最大绝对值，每
个引脚的灌电流
BID44
ESD_HBM
静电放电 - 人体模型
2200
–
–
V
BID45
ESD_CDM
静电放电 - 充电器件模型
500
–
–
V
BID46
LU
栓锁的引脚电流
–200
–
200
mA
器件级规范
除非另有说明，否则所有规范的适用条件都是：-40 °C  TA  85 °C，且 TJ  100 °C。除非另有说明，否则这些规范的适用范围为
1.71 V ~ 5.5 V。
表 2. 直流规格
规范 ID 编号
参数
说明
最小值
典型值
最大值
单位
详情 / 条件
SID53
VDDD
电源输入电压
1.8
–
5.5
V
使能内部电压调节器
SID255
VDDD
未调节电源输入电压
1.71
1.8
1.89
V
旁路内部电压调节器
SID54
VCCD
内部调节器输出电压 （供给内
核逻辑）
–
1.8
–
V
SID55
CEFC
外部电压调节器旁路电容
1
1.3
1.6
µF
绝缘介质为 X5R 的陶瓷
或性能更好的电容
SID56
CEXC
内部电压调节器去耦电容
–
1
–
µF
绝缘介质为 X5R 的陶瓷
或性能更好的电容
活动模式， VDDD = 1.71 V ~ 5.5 V。典型值的测量条件为 VDD = 3.3 V。
SID9
IDD5
从闪存执行； CPU 的运行速度
为 6 MHz
–
–
2.8
mA
SID10
IDD6
从闪存执行； CPU 的运行速度
为 6 MHz
–
2.2
–
mA
SID12
IDD8
从闪存执行； CPU 的运行速度
为 12 MHz
–
–
4.2
mA
SID13
IDD9
从闪存执行； CPU 的运行速度
为 12 MHz
–
3.7
–
mA
温度 = 25 °C
SID16
IDD11
从闪存执行； CPU 的运行速度
为 24 MHz
–
6.7
–
mA
温度 = 25 °C
SID17
IDD12
从闪存执行； CPU 的运行速度
为 24 MHz
–
–
7.2
mA
温度 = 25 °C
注释：
1. 如果器件在高于表 1 中所列出的最大绝对值条件下工作，会对器件造成永久性的损害。长期使用最大绝对值可能会影响器件的可靠性。最大存放温度是 150 °C，符
合 JEDEC 标准 JESD22-A103 — 高温度存放使用寿命。如果采用的值低于最大工作条件但高于常规工作条件，则器件不能正常工作。
文档编号：001-92497 版本 *A
页 18/43
PSoC® 4：PSoC 4100 系列数据手册
表 2. 直流规格 （续）
规范 ID 编号
参数
说明
最小值
典型值
最大值
单位
详情 / 条件
在睡眠模式下， VDDD = 1.7 V ~ 5.5 V
SID25
IDD20
I2C 唤醒功能、 WDT 和比较器
打开。 6 MHz
–
1.3
1.8
mA
SID25A
IDD20A
I2C 唤醒功能、 WDT 和比较器
打开。 12 MHz
–
1.7
2.2
mA
在深度睡眠模式下， VDDD = 1.8 V ~ 3.6 V （使能电压调节器）
SID31
IDD26
I2C 唤醒和 WDT 打开
–
1.3
–
µA
温度 = 25 °C，
电压 = 3.6 V
SID32
IDD27
I2C 唤醒和 WDT 打开
–
–
50
µA
温度 = 85 °C
–
15
–
µA
温度 = 25 °C，
电压 = 5.5 V
在深度睡眠模式下， VDDD = 3.6 V 到 5.5 V
SID34
IDD29
I2C 唤醒和 WDT 打开
在深度睡眠模式下， VDDD = 1.71 V ~ 1.89 V （旁路电压调节器）
SID37
SID38
IDD32
I2C 唤醒和 WDT 打开
–
1.7
–
µA
温度 = 25 °C
IDD33
I2C
–
–
440
µA
温度 = 85 °C
唤醒和 WDT 打开
在休眠模式下， VDDD = 1.8 V ~ 3.6 V （电压调节器被使能；由特性决定）
SID40
IDD35
GPIO 和复位有效
–
150
–
nA
温度 = 25 °C，
电压 = 3.6 V
SID41
IDD36
GPIO 和复位有效
–
–
1
µA
温度 = 85 °C
–
150
–
nA
温度 = 25 °C，
电压 = 5.5 V
在休眠模式下， VDDD = 3.6 V ~ 5.5 V （由特性决定）
SID43
IDD38
GPIO 和复位有效
在休眠模式下， VDDD = 1.71 V ~ 1.89 V （旁路电压调节器；由特性决定）
SID46
IDD41
GPIO 和复位有效
–
150
–
nA
温度 = 25 °C
SID47
IDD42
GPIO 和复位有效
–
–
1
µA
温度 = 85 °C
IDD43A
停止模式下的电流；
VDD = 3.6 V
–
20
80
nA
IDD_XR
触发 XRES 时的供电电流
–
2
5
mA
停止模式 （由特性决定）
SID304
XRES 电流
SID307
表 3. 交流规范
规范 ID 编号
参数
SID48
FCPU
CPU 频率
SID49
TSLEEP
从睡眠模式唤醒的时间
–
0
–
µs
由特性决定
SID50
TDEEPSLEEP
从深度睡眠模式唤醒的时间
–
–
25
µs
24 MHz IMO。
由特性决定
SID51
THIBERNATE
从休眠和停止模式唤醒的时间
–
–
2
ms
由特性决定
SID52
TRESETWIDTH
外部复位脉冲宽度
1
–
–
µs
由特性决定
文档编号：001-92497 版本 *A
说明
最小值 典型值
DC
–
最大值
24
单位
MHz
详情 / 条件
1.71  VDD  5.5
页 19/43
PSoC® 4：PSoC 4100 系列数据手册
GPIO
表 4. GPIO 直流规范
规范 ID 编号
参数
[2]
SID57
VIH
说明
最小值
典型值
–
0.7 × VDDD
输入高电平阈值
SID58
VIL
输入低电平阈值
SID241
VIH[2]
LVTTL 输入， VDDD < 2.7 V
0.7× VDDD
–
单位
详情 / 条件
V CMOS 输入
V CMOS 输入
0.3 × VDDD
–
V
SID242
VIL
LVTTL 输入， VDDD < 2.7 V
–
–
0.3 × VDDD
–
–
最大值
–
V
SID243
VIH[2]
LVTTL 输入， VDDD  2.7 V
2.0
–
–
V
SID244
VIL
LVTTL 输入， VDDD  2.7 V
–
–
0.8
V
SID59
VOH
输出高电平电压
VDDD – 0.6
–
–
V
VDDD = 3 V 时，
IOH = 4 mA
SID60
VOH
输出高电平电压
VDDD – 0.5
–
–
V
VDDD = 1.8 V 时，
IOH = 1 mA
SID61
VOL
输出低电平电压
–
–
0.6
V
VDDD = 1.8 V 时，
IOL = 4 mA
SID62
VOL
输出低电平电压
–
–
0.6
V
VDDD = 3 V 时，
IOL = 8 mA
SID62A
VOL
输出低电平电压
–
–
0.4
V
VDDD = 3 V 时，
IOL = 3 mA
SID63
RPULLUP
上拉电阻
RPULLDOWN 下拉电阻
IIL
输入漏电流 （绝对值）
3.5
5.6
8.5
kΩ
3.5
5.6
8.5
kΩ
–
–
2
nA
SID64
SID65
温度 = 25 °C，
VDDD = 3.0 V
SID65A
IIL_CTBM
CTBM 引脚的输入漏电流 （绝对值）
–
–
4
nA
SID66
CIN
输入电容
–
–
7
pF
SID67
VHYSTTL
输入迟滞 LVTTL
25
40
–
mV
VDDD  2.7 V。
由特性决定
SID68
VHYSCMOS
输入迟滞 CMOS
0.05 ×
VDDD
–
–
mV
由特性决定
SID69
IDIODE
通过保护二极管到达 VDD/Vss 的导通电流
–
–
100
µA
由特性决定
SID69A
ITOT_GPIO
芯片的最大总拉电流或灌电流
–
–
200
mA
由特性决定
注释：
2. VIH 不能超过 VDDD + 0.2 V。
文档编号：001-92497 版本 *A
页 20/43
PSoC® 4：PSoC 4100 系列数据手册
表 5. GPIO 交流规范 （由特性决定）
规范 ID 编号
参数
SID70
TRISEF
快速强驱动模式下的上升时间
说明
最小值
2
典型值
–
最大值
12
单位
ns
详情 / 条件
SID71
TFALLF
快速强驱动模式下的下降时间
2
–
12
ns
VDDD = 3.3 V，
Cload = 25 pF
SID72
TRISES
慢速强驱动模式下的上升时间
10
–
60
ns
VDDD = 3.3 V，
Cload = 25 pF
SID73
TFALLS
慢速强驱动模式下的下降时间
10
–
60
ns
VDDD = 3.3 V，
Cload = 25 pF
SID74
FGPIOUT1
GPIO 输出工作频率；
3.3 V  VDDD  5.5 V。快速强驱动模式。
–
–
24
MHz
90/10%、 25 pF 负
载、 60/40 占空比
SID75
FGPIOUT2
GPIO 输出工作频率；
1.7 V  VDDD  3.3 V。快速强驱动模式。
–
–
16.7
MHz
90/10%、 25 pF 负
载、 60/40 占空比
SID76
FGPIOUT3
GPIO 输出工作频率；
3.3 V  VDDD  5.5 V。慢速强驱动模式。
–
–
7
MHz
90/10%、 25 pF 负
载、 60/40 占空比
SID245
FGPIOUT4
GPIO 输出工作频率；
1.7 V  VDDD  3.3 V。慢速强驱动模式。
–
–
3.5
MHz
SID246
FGPIOIN
GPIO 输入工作频率；
1.71 V  VDDD  5.5 V
–
–
24
MHz
90/10%、 25 pF 负
载、 60/40 占空比
90/10% VIO
VDDD = 3.3 V，
Cload = 25 pF
XRES
表 6. XRES 直流规范
规范 ID 编号
参数
SID77
VIH
说明
输入高电平阈值
SID78
VIL
输入电压的下限阈值
SID79
RPULLUP
SID80
CIN
SID81
VHYSXRES
SID82
IDIODE
最小值
典型值
–
0.7 × VDDD
最大值
–
单位
V
详情 / 条件
CMOS 输入
CMOS 输入
–
–
0.3 × VDDD
V
上拉电阻
3.5
5.6
8.5
kΩ
输入电容
–
3
–
pF
输入电压迟滞
–
100
–
mV
由特性决定
通过保护二极管到达 VDDD/VSS 的导通电流
–
–
100
µA
由特性决定
表 7. XRES 交流规范
规范 ID 编号
参数
SID83
TRESETWIDTH
文档编号：001-92497 版本 *A
说明
复位脉冲宽度
最小值
1
典型值
–
最大值
–
单位
µs
详情 / 条件
由特性决定
页 21/43
PSoC® 4：PSoC 4100 系列数据手册
模拟外设
运算放大器
表 8. Opamp 规范 （由特性决定）
规范 ID 编号
参数
说明
最小值
–
典型值
–
最大值
–
单位
–
功耗 = 高
–
1000
1300
µA
功耗 = 中
–
320
500
µA
IDD
运算放大器模块电流。无负载。
SID269
IDD_HI
SID270
IDD_MED
SID271
IDD_LOW
功耗 = 低
–
250
350
µA
GBW
负载 = 20 pF， 0.1 mA。 VDDA = 2.7 V
–
–
–
–
SID272
GBW_HI
功耗 = 高
6
–
–
MHz
SID273
GBW_MED
功耗 = 中
4
–
–
MHz
SID274
GBW_LO
功耗 = 低
–
1
–
MHz
IOUT_MAX
VDDA  2.7 V，电源电压 = 500 mV
–
–
–
–
SID275
IOUT_MAX_HI
功耗 = 高
10
–
–
mA
SID276
IOUT_MAX_MID
功耗 = 中
10
–
–
mA
SID277
IOUT_MAX_LO
功耗 = 低
–
5
–
mA
IOUT
VDDA = 1.71 V，电源电压 = 500 mV
–
–
–
–
SID278
IOUT_MAX_HI
功耗 = 高
4
–
–
mA
SID279
IOUT_MAX_MID
功耗 = 中
4
–
–
mA
SID280
IOUT_MAX_LO
功耗 = 低
SID281
VIN
SID282
VCM
–
2
–
mA
电荷泵打开， VDDA  2.7 V
–0.05
–
VDDA – 0.2
V
电荷泵打开， VDDA  2.7 V
VDDA  2.7 V
–0.05
–
VDDA – 0.2
V
VOUT
–
–
–
详情 / 条件
SID283
VOUT_1
功耗 = 高，负载电流 = 10 mA
0.5
–
VDDA – 0.5
V
SID284
VOUT_2
功耗 = 高，负载电流 = 1 mA
0.2
–
VDDA – 0.2
V
SID285
VOUT_3
功耗 = 中，负载电流 = 1 mA
0.2
–
VDDA – 0.2
V
SID286
VOUT_4
功耗 = 低，负载电流 = 0.1 mA
0.2
–
VDDA – 0.2
V
SID288
VOS_TR
校准后的偏移电压
1
±0.5
1
mV
高功耗模式
SID288A
VOS_TR
校准后的偏移电压
–
±1
–
mV
中等功耗模式
SID288B
VOS_TR
校准后的偏移电压
–
±2
–
mV
低功耗模式
SID290
VOS_DR_TR
校准后的偏移电压漂移
–10
±3
10
µV/C
高功耗模式
SID290A
VOS_DR_TR
校准后的偏移电压漂移
–
±10
–
µV/C
中等功耗模式
SID290B
VOS_DR_TR
–
±10
–
µV/C
SID291
CMRR
校准后的偏移电压漂移
DC
70
80
–
dB
低功耗模式
VDDD = 3.6 V
SID292
PSRR
工作频率为 1 kHz，纹波电压为 100 mV
70
85
–
dB
VDDD = 3.6 V
噪声
VN1
–
–
–
–
SID293
参考输入， 1 Hz - 1GHz，功耗 = 高
–
94
–
µVrms
SID294
VN2
参考输入， 1 kHz，功耗 = 高
–
72
–
nV/rtHz
SID295
VN3
参考输入， 10 kHz，功耗 = 高
–
28
–
nV/rtHz
SID296
VN4
参考输入， 100 kHz，功耗 = 高
–
15
–
nV/rtHz
SID297
Cload
稳定输出模式下的最大负载，
Cload = 50 pF 时满足性能规范。
–
–
125
pF
SID298
Slew_rate
Cload = 50 pF，功耗 = 高，
VDDA  2.7 V
6
–
–
V/µsec
SID299
T_op_wake
从禁用到使能的时间，无外部 RC 电路
–
300
–
µSec
文档编号：001-92497 版本 *A
页 22/43
PSoC® 4：PSoC 4100 系列数据手册
表 8. Opamp 规范 （由特性决定） （续）
规范 ID 编号
参数
Comp_mode
说明
比较器模式； 50 mV 驱动，
Trise = Tfall （近似值）
最小值
–
典型值
–
最大值
–
单位
SID300
TPD1
响应时间；功耗 = 高
–
150
–
nsec
SID301
TPD2
响应时间；功耗 = 中
–
400
–
nsec
SID302
TPD3
响应时间；功耗 = 低
–
2000
–
nsec
SID303
Vhyst_op
迟滞
–
10
–
mV
详情 / 条件
比较器
表 9. 比较器直流规范
规范 ID 编号
参数
SID85
VOFFSET2
输入偏移电压
说明
最小值 典型值
–
–
最大值
±4
单位
mV
SID85A
VOFFSET3
输入偏移电压。超低功耗模式。
–
±12
SID86
VHYST
迟滞 （使能时）
–
SID87
VICM1
正常模式下的共模输入电压
0
SID247
VICM2
低功耗电压模式下的共模输入电压
SID247A
VICM2
SID88
SID88A
详情 / 条件
–
mV
10
35
mV
–
VDDD – 0.1
V
0
–
VDDD
V
由特性决定
超低功耗模式下的共模输入电压
0
–
VDDD –
1.15
V
由特性决定
CMRR
共模抑制比
50
–
–
dB
VDDD  2.7 V。
由特性决定
CMRR
共模抑制比
42
–
–
dB
VDDD < 2.7 V。
由特性决定
SID89
ICMP1
正常模式下的模块电流
–
–
280
µA
由特性决定
SID248
ICMP2
低功耗模式下的模块电流
–
–
50
µA
由特性决定
SID259
ICMP3
超低功耗模式下的模块电流
–
–
6
µA
由特性决定
SID90
ZCMP
比较器的直流输入阻抗
35
–
–
MΩ
由特性决定
单位
ns
过压值为 50 mV
由特性决定
模式 1 和 2。
由特性决定
表 10. 比较器交流规范 （由特性决定）
规范 ID#
SID91
参数
TRESP1
正常模式下的响应时间
说明
最小值
–
典型值
–
最大值
38
详情 / 条件
SID258
TRESP2
低功耗模式下的响应时间
–
–
70
ns
过压值为 50 mV
SID92
TRESP3
超低功耗模式下的响应时间
–
–
2.3
µs
过压值为 200 mV
最大值
+5
单位
°C
温度传感器
表 11. 温度传感器规范
规范 ID 编号
参数
SID93
TSENSACC
文档编号：001-92497 版本 *A
说明
温度传感器准确度
最小值
–5
典型值
±1
详情 / 条件
–40 ~ +85 °C
页 23/43
PSoC® 4：PSoC 4100 系列数据手册
SAR ADC
表 12. SAR ADC 直流规范
规范 ID 编号
参数
SID94
A_RES
说明
最小值 典型值
–
–
分辨率
SID95
A_CHNIS_S
单端通道数量
–
最大值
12
–
单位
详情 / 条件
位
8
8 个通道被设为全速
SID96
A-CHNKS_D
差分通道数量
–
–
4
差分输入使用相邻 I/O
SID97
A-MONO
单调性
–
–
–
有。基于特性
SID98
A_GAINERR
增益误差
–
–
±0.1
%
使用外部参考电容。
由特性决定
SID99
A_OFFSET
输入偏移电压
–
–
2
mV
使用 1 V VREF 测量。
由特性决定
电流消耗
SID100
A_ISAR
SID101
A_VINS
–
–
1
mA
单端输入电压范围
VSS
–
VDDA
V
SID102
A_VIND
由器件特性决定
差分输入电压范围
VSS
–
VDDA
V
SID103
A_INRES
由器件特性决定
输入电阻
–
–
2.2
KΩ
SID104
A_INCAP
由器件特性决定
输入电容
–
–
10
pF
由器件特性决定
SID106
A_PSRR
电源抑制比
70
–
–
dB
SID107
A_CMRR
共模抑制比
66
–
–
dB
SID111
A_INL
积分非线性
–1.7
–
+2
LSB
VDD = 1.71 ~ 5.5 V，
采样率 = 806 Ksps，
Vref = 1 ~ 5.5 V。
SID111A
A_INL
积分非线性
–1.5
–
+1.7
LSB
VDDD = 1.71 ~ 3.6 V，
采样率 = 806 Ksps，
Vref = 1.71 V ~ VDDD
SID111B
A_INL
积分非线性
–1.5
–
+1.7
LSB
VDDD = 1.71 ~ 5.5 V，
采样率 = 500 Ksps，
Vref = 1 ~ 5.5 V。
SID112
A_DNL
微分非线性
–1
–
+2.2
LSB
VDDD = 1.71 ~ 5.5 V，
采样率 = 806 Ksps，
Vref = 1 ~ 5.5 V。
SID112A
A_DNL
微分非线性
–1
–
+2
LSB
VDDD = 1.71 ~ 3.6 V，
采样率 = 806 Ksps，
Vref = 1.71 V ~VDDD
SID112B
A_DNL
微分非线性
–1
–
+2.2
LSB
VDDD = 1.71 ~ 5.5 V，
采样率 = 500 Ksps，
Vref = 1 ~ 5.5 V。
在 1 V 电压下测量
表 13. SAR ADC 交流规范 （由特性决定）
规范 ID 编号
参数
SID108
A_SAMP_1
说明
使用外部基准旁路电容时的采样率
SID108A
A_SAMP_2
SID108B
A_SAMP_3
SID109
A_SNDR
不使用旁路电容时的采样率。
参考电压 = VDD
不使用旁路电容时的采样率。
内部参考电压
信噪比和失真比 （SINAD）
SID113
A_THD
总谐波失真
文档编号：001-92497 版本 *A
最小值
–
典型值
–
最大值
806
单位
Ksps
详情 / 条件
–
–
500
Ksps
–
–
100
Ksps
65
–
–
dB
FIN = 10 kHz
–
–
–65
dB
FIN = 10 kHz。
页 24/43
PSoC® 4：PSoC 4100 系列数据手册
CSD
表 14. CSD 规范
规范 ID 编号
参数
SID.CSD#16
IDAC1IDD
说明
IDAC1 （8 位）模块电流
最小值
典型值
最大值
单位
–
–
1125
μA
SID.CSD#17
IDAC2IDD
IDAC2 （7 位）模块电流
–
–
1125
μA
SID308
VCSD
CSD 模块工作电压范围
1.71
–
5.5
V
SID308A
Vcompidac
用于 S0 的 IDAC 标准电压范围
0.8
–
VDD-0.8
V
SID309
IDAC1
8 位分辨率的微分非线性 （DNL）
–1
–
1
LSB
SID310
IDAC1
8 位分辨率的积分非线性 （INL）
–3
–
3
LSB
SID311
IDAC2
7 位分辨率的微分非线性 （DNL）
–1
–
1
LSB
SID312
IDAC2
7 位分辨率的积分非线性 （INL）
–3
–
3
LSB
SID313
信噪比
手指计数与噪声的比率，灵敏度为 0.1 pF
5
–
–
比率
SID314
IDAC1_CRT1
在高范围内的 Idac1 （8 位）输出电流
–
612
–
uA
SID314A
IDAC1_CRT2
在低范围内的 Idac1 （8 位）输出电流
–
306
–
uA
SID315
IDAC2_CRT1
在高范围内的 Idac2 （7 位）输出电流
–
304.8
–
uA
SID315A
IDAC2_CRT2
在低范围内的 Idac2 （7 位）输出电流
–
152.4
–
uA
详情 / 条件
电容范围为 9 至 35 pF
SID320
IDACOFFSET
所有零输入
–
–
±1
LSB
SID321
IDACGAIN
满量程误差减去偏移
–
–
±10
%
SID322
IDACMISMATCH
各 IDAC 之间的不一致性
–
–
7
LSB
SID323
IDACSET8
8 位 IDAC 的 0.5 LSB 的建立时间
–
–
10
μs
满量程跃变。
无外部负载。
SID324
IDACSET7
7 位 IDAC 达到 0.5 LSB 所需的建立时间
–
–
10
μs
满量程跃变。
无外部负载。
SID325
CMOD
外部调制电容
–
2.2
–
nF
5 V 的额定电压，
X7R 或 NP0 电容。
文档编号：001-92497 版本 *A
页 25/43
PSoC® 4：PSoC 4100 系列数据手册
数字外设
下列规范适用于采用定时器模式的定时器 / 计数器 /PWM 外设。
定时器
表 15. 定时器直流规范 （由特性决定）
规范 ID
SID115
ITIM1
参数
说明
频率为 3 MHz 时的模块电流消耗
最小值
–
典型值
–
最大值
19
单位
µA
SID116
ITIM2
频率为 12 MHz 时的模块电流消耗
–
–
66
µA
最小值
–
典型值
–
最大值
24
单位
MHz
详情 / 条件
16 位定时器
16 位定时器
表 16. 定时器交流规范 （由特性决定）
规范 ID
SID118
参数
TTIMFREQ
工作频率
说明
SID119
TCAPWINT
捕获脉冲宽度 （内部）
42
–
–
ns
SID120
TCAPWEXT
捕获脉冲宽度 （外部）
42
–
–
ns
SID121
TTIMRES
定时器分辨率
21
–
–
ns
SID122
TTENWIDINT
使能脉冲宽度 （内部）
42
–
–
ns
SID123
TTENWIDEXT
使能脉冲宽度 （外部）
42
–
–
ns
SID124
TTIMRESWINT
复位脉冲宽度 （内部）
42
–
–
ns
SID125
TTIMRESEXT
复位脉冲宽度 （外部）
42
–
–
ns
详情 / 条件
计数器
表 17. 计数器直流规范 （由特性决定）
规范 ID
SID126
参数
ICTR1
说明
频率为 3 MHz 时，模块所消耗的电流
SID127
ICTR2
频率为 12 MHz 时的模块消耗电流
最小值
–
–
典型值 最大值
–
19
单位
µA
–
66
µA
最小值
–
典型值
–
最大值
24
单位
MHz
详情 / 条件
16 位计数器
16 位计数器
表 18. 计数器交流规范 （由特性决定）
规范 ID
SID129
参数
TCTRFREQ
工作频率
SID130
TCTRPWINT
捕获脉冲宽度 （内部）
42
–
–
ns
SID131
TCTRPWEXT
捕获脉冲宽度 （外部）
42
–
–
ns
SID132
TCTRES
计数器分辨率
21
–
–
ns
SID133
TCENWIDINT
使能脉冲宽度 （内部）
42
–
–
ns
SID134
TCENWIDEXT
使能脉冲宽度 （外部）
42
–
–
ns
SID135
TCTRRESWINT 复位脉冲宽度 （内部）
TCTRRESWEXT 复位脉冲宽度 （外部）
42
–
–
ns
42
–
–
ns
SID136
说明
文档编号：001-92497 版本 *A
详情 / 条件
页 26/43
PSoC® 4：PSoC 4100 系列数据手册
脉冲宽度调制 （PWM）
表 19. PWM 直流规范 （由特性决定）
规范 ID
SID137
参数
IPWM1
SID138
IPWM2
说明
频率为 3 MHz 时的模块消耗电流
最小值
–
典型值 最大值
–
19
频率为 12 MHz 时的模块消耗电流
–
–
最小值
–
典型值
–
最大值
24
单位
MHz
66
单位
µA
详情 / 条件
16 位 PWM
µA
16 位 PWM
表 20. PWM 交流规范 （由特性决定）
规范 ID
SID140
参数
TPWMFREQ
工作频率
SID141
TPWMPWINT
脉冲宽度 （内部）
42
–
–
ns
SID142
TPWMEXT
脉冲宽度 （外部）
42
–
–
ns
SID143
TPWMKILLINT
停止 （Kill）信号脉冲宽度 （内部）
42
–
–
ns
SID144
TPWMKILLEXT
停止 （kill）信号脉冲宽度 （外部）
42
–
–
ns
SID145
TPWMEINT
使能脉冲宽度 （内部）
42
–
–
ns
SID146
TPWMENEXT
使能脉冲宽度 （外部）
42
–
–
ns
SID147
TPWMRESWINT
复位脉冲宽度 （内部）
TPWMRESWEXT 复位脉冲宽度 （外部）
42
–
–
ns
42
–
–
ns
SID148
说明
详情 / 条件
I2C
表 21. 固定 I2C 直流规范 （由特性决定）
规范 ID
SID149
II2C1
说明
频率为 100 KHz 时的模块消耗电流
最小值
–
典型值
–
最大值
10.5
单位
µA
SID150
II2C2
频率为 400 KHz 时的模块消耗电流
–
–
135
µA
SID151
II2C3
比特率为 1 Mbps 时的模块消耗电流
–
–
310
µA
–
–
1.4
µA
最小值
–
典型值
–
最大值
1
单位
Mbps
SID152
参数
II2C4
在深度睡眠模式下使能
I2C
详情 / 条件
表 22. 固定 I2C 交流规范 （由特性决定）
规范 ID
SID153
参数
FI2C1
说明
比特率
详情 / 条件
LCD 直接驱动
表 23. LCD 直接驱动器直流规范 （由特性决定）
规范 ID
SID154
参数
ILCDLOW
说明
低功耗模式下的工作电流
最小值 典型值 最大值
–
5
–
单位
µA
SID155
CLCDCAP
–
500
5000
pF
SID156
LCDOFFSET
每个 common/segment 驱动器上的
LCD 电容
长期段偏移
–
20
–
mV
SID157
ILCDOP1
–
0.6
–
mA
SID158
ILCDOP2
在 PWM 模式下的电流。 偏压为 5 V。
IMO 的频率为 24 MHz。温度为 25 °C
PWM 模式电流。 3.3 V 偏压。
IMO 的频率为 24 MHz。温度为 25 °C
–
0.5
–
mA
详情 / 条件
尺寸为 16 × 4 的小型
段式显示屏；
频率 = 50 Hz
由设计决定
32 × 4 段。
频率为 50 Hz
32 × 4 段。
频率为 50 Hz
表 24. LCD 直接驱动器直流规范 （由特性决定）
规范 ID
SID159
参数
FLCD
文档编号：001-92497 版本 *A
说明
LCD 帧率
最小值
10
典型值 最大值
50
150
单位
Hz
详情 / 条件
页 27/43
PSoC® 4：PSoC 4100 系列数据手册
表 25. 固定 UART 直流规范 （由特性决定）
规范 ID
SID160
参数
IUART1
在速度为 100 Kbits/ 秒时的模块消耗电流
说明
SID161
IUART2
在速度为 1000 Kbits/ 秒时的模块消耗电流
最小值 典型值
–
–
–
–
最大值
9
单位
µA
312
µA
详情 / 条件
表 26. 固定 UART 交流规范 （由特性决定）
规范 ID
SID162
参数
FUART
说明
最小值
–
典型值
–
最大值
1
单位
Mbps
说明
最小值
–
典型值
–
最大值
360
单位
µA
比特率
SPI 规范
表 27. 固定功能 SPI 直流规范 （由特性决定）
规范 ID
SID163
ISPI1
参数
速度为 1 Mbits/ 秒时的模块消耗电流
SID164
ISPI2
在 4 Mbits/ 秒时的模块消耗电流
–
–
560
µA
SID165
ISPI3
在 8 Mbits/ 秒时的模块消耗电流
–
–
600
µA
最小值
–
典型值
–
最大值
4
单位
MHz
最小值
–
典型值
–
最大值
15
单位
ns
表 28. 固定功能 SPI 交流规范 （由特性决定）
规范 ID
SID166
参数
FSPI
说明
SPI 工作频率 （主设备； 6X 过采样）
表 29. 固定 SPI 主设备模式交流规范 （由特性决定）
规范 ID
SID167
TDMO
参数
Sclock 驱动沿后的 MOSI 有效时间
说明
SID168
TDSI
Sclock 捕获沿前的 MISO 有效时间。使用
了全时钟、 MISO 推迟采样
20
–
–
ns
SID169
THMO
关于从设备捕获沿的先前 MOSI 数据保持
时间
0
–
–
ns
表 30. 固定功能 SPI 交流规范 （由特性决定）
规范 ID
SID170
TDMI
参数
Sclock 捕获沿前的 MOSI 有效时间
最小值
40
典型值
–
最大值
–
单位
ns
SID171
TDSO
Sclock 驱动沿后的 MISO 有效时间
–
–
42 + 3 × FCPU
ns
SID171A
TDSO_ext
在外部时钟中的 Sclock 驱动沿后的 MISO
有效时间。时钟模式
–
–
48
ns
SID172
THSO
先前的 MISO 数据保持时间
SID172A
TSSELSCK
文档编号：001-92497 版本 *A
说明
从 SSEL 有效到第一个 SCK 有效沿的时间
0
–
–
ns
100
–
–
ns
页 28/43
PSoC® 4：PSoC 4100 系列数据手册
存储器
表 31. 闪存直流规范
规范 ID
SID173
参数
说明
VPE
擦除和编程电压
最小值
1.71
典型值
–
最大值
5.5
单位
V
详情 / 条件
表 32. 闪存交流规范
规范 ID 编号
参数
SID174
TROWWRITE[3]
说明
最小值 典型值
–
–
行 （块）编写时间 （擦除和编程）
–
–
行擦除时间
最大值
20
单位
ms
13
ms
–
7
ms
ms
详情 / 条件
行 （块）= 128 个字节
SID175
TROWERASE[3]
SID176
–
SID178
TROWPROGRAM[3] 擦除后的行编程时间
TBULKERASE[3]
批量擦除时间 （32 KB）
–
–
35
SID180
TDEVPROG[3]
器件总编程时间
–
–
7
秒
由特性决定
SID181
FEND
闪存擦写次数
100 K
–
–
周期
由特性决定
SID182
FRET
闪存数据保留时间。 TA  55 °C，
100 K 个编程 / 擦除周期
20
–
–
年
由特性决定
闪存数据保留时间。 TA  85 °C，
10 K 个编程 / 擦除周期
10
–
–
年
由特性决定
SID182A
系统资源
带掉电检测特性的上电复位 （POR）电路交流
表 33. 非精密加电复位 （IPOR）
规范 ID
SID185
参数
说明
上升触发电压
最小值
0.80
典型值
–
最大值
1.45
单位
V
VRISEIPOR
SID186
VFALLIPOR
SID187
VIPORHYST
迟滞
详情 / 条件
由特性决定
下降触发电压
0.75
–
1.4
V
由特性决定
15
–
2000
mV
由特性决定
表 34. 精密上电复位 （POR）
规格 ID
SID190
参数
VFALLPPOR
活动和睡眠模式下的 BOD 触发电压
说明
SID192
VFALLDPSLP
深度睡眠模式下的 BOD 触发电压
最小值
1.64
典型值
–
最大值
–
单位
V
由特性决定
详情 / 条件
1.4
–
–
V
由特性决定
注释：
3. 它可能需要最多 20 毫秒来写入闪存。在这段时间内请勿复位器件，否则会中断闪存操作并且不能保证该操作的完成。复位源包括 XRES 引脚、软件复位、 CPU 锁
存状态和特权冲突、不合适的电源电平以及看门狗。需要确保这些复位源不会被无意激活。
文档编号：001-92497 版本 *A
页 29/43
PSoC® 4：PSoC 4100 系列数据手册
电压监控器
表 35. 电压监控器直流规范
规范 ID
SID195
VLVI1
参数
说明
LVI_A/D_SEL[3:0] = 0000b
最小值
1.71
典型值
1.75
最大值
1.79
单位
V
详情 / 条件
SID196
VLVI2
LVI_A/D_SEL[3:0] = 0001b
1.76
1.80
1.85
V
SID197
VLVI3
LVI_A/D_SEL[3:0] = 0010b
1.85
1.90
1.95
V
SID198
VLVI4
LVI_A/D_SEL[3:0] = 0011b
1.95
2.00
2.05
V
SID199
VLVI5
LVI_A/D_SEL[3:0] = 0100b
2.05
2.10
2.15
V
SID200
VLVI6
LVI_A/D_SEL[3:0] = 0101b
2.15
2.20
2.26
V
SID201
VLVI7
LVI_A/D_SEL[3:0] = 0110b
2.24
2.30
2.36
V
SID202
VLVI8
LVI_A/D_SEL[3:0] = 0111b
2.34
2.40
2.46
V
SID203
VLVI9
LVI_A/D_SEL[3:0] = 1000b
2.44
2.50
2.56
V
SID204
VLVI10
LVI_A/D_SEL[3:0] = 1001b
2.54
2.60
2.67
V
SID205
VLVI11
LVI_A/D_SEL[3:0] = 1010b
2.63
2.70
2.77
V
SID206
VLVI12
LVI_A/D_SEL[3:0] = 1011b
2.73
2.80
2.87
V
SID207
VLVI13
LVI_A/D_SEL[3:0] = 1100b
2.83
2.90
2.97
V
SID208
VLVI14
LVI_A/D_SEL[3:0] = 1101b
2.93
3.00
3.08
V
SID209
VLVI15
LVI_A/D_SEL[3:0] = 1110b
3.12
3.20
3.28
V
SID210
VLVI16
LVI_A/D_SEL[3:0] = 1111b
4.39
4.50
4.61
V
SID211
LVI_IDD
模块电流
–
–
100
µA
由特性决定
电压监控器触发时间
最小值
–
典型值
–
最大值
1
单位
µs
由特性决定
表 36. 电压监控器交流规范
规范 ID
SID212
参数
TMONTRIP
说明
详情 / 条件
SWD 接口
表 37. SWD 接口规范
规范 ID
SID213
参数
F_SWDCLK1
说明
3.3 V  VDD  5.5 V
最小值
–
典型值
–
最大值
14
单位
MHz
SID214
F_SWDCLK2
1.71 V  VDD  3.3 V
–
–
7
MHz
SID215
T_SWDI_SETUP T = 1/f SWDCLK
0.25*T
–
–
ns
由特性决定
SID216
T_SWDI_HOLD
0.25*T
–
–
ns
由特性决定
SID217
T_SWDO_VALID T = 1/f SWDCLK
–
–
0.5*T
ns
由特性决定
SID217A
T_SWDO_HOLD T = 1/f SWDCLK
1
–
–
ns
由特性决定
文档编号：001-92497 版本 *A
T = 1/f SWDCLK
详情 / 条件
SWDCLK  CPU 时钟
频率的 1/3
SWDCLK  CPU 时钟
频率的 1/3
页 30/43
PSoC® 4：PSoC 4100 系列数据手册
内部主振荡器
表 38. IMO 直流规范 （由设计决定）
规范 ID
SID218
参数
说明
IIMO1
SID219
IIMO2
最小值
–
频率为 48 MHz 时的 IMO 工作电流
–
频率为 24 MHz 时的 IMO 工作电流
典型值
–
最大值
1000
单位
µA
–
325
µA
SID220
IIMO3
频率为 12 MHz 时的 IMO 工作电流
SID221
IIMO4
–
–
225
µA
频率为 6 MHz 时的 IMO 工作电流
–
–
180
µA
SID222
IIMO5
频率为 3 MHz 时的 IMO 工作电流
–
–
150
µA
详情 / 条件
表 39. IMO 交流规范
规范 ID
SID223
参数
FIMOTOL1
说明
最小值
–
典型值
–
最大值
±2
单位
%
频率在 3 到 48 MHz 的范围内变化
SID226
TSTARTIMO
IMO 启动时间
–
–
12
µs
SID227
TJITRMSIMO1
频率为 3 MHz 时的 RMS 抖动时间
–
156
–
ps
SID228
TJITRMSIMO2
频率为 24 MHz 时的 RMS 抖动时间
–
145
–
ps
SID229
TJITRMSIMO3
频率为 48 MHz 时的 RMS 抖动时间
–
139
–
ps
详情 / 条件
调用 API 进行校准
内部低速振荡器
表 40. ILO 直流规范 （由设计决定）
规范 ID
SID231
IILO1
参数
说明
频率为 32 kHz 时的 ILO 工作电流
SID233
IILOLEAK
ILO 漏电流
最小值
–
典型值
0.3
最大值
1.05
单位
µA
–
2
15
nA
最大值
2
单位
ms
详情 / 条件
由特性决定
由设计决定
表 41. ILO 交流规范
规范 ID
SID234
参数
TSTARTILO1
ILO 启动时间
说明
最小值 典型值
–
–
详情 / 条件
由特性决定
SID236
TILODUTY
ILO 占空比
40
50
60
%
SID237
FILOTRIM1
调整后的频率为 32 kHz
15
32
50
kHz
调整范围为 ±60%。
最大值
24
单位
MHz
详情 / 条件
由特性决定
55
%
由特性决定
表 42. 外部时钟规范
规范 ID
SID305
参数
ExtClkFreq
说明
外部时钟输入频率
SID306
ExtClkDuty
占空比；在 VDD/2 测量得到
文档编号：001-92497 版本 *A
最小值 典型值
0
–
45
–
由特性决定
页 31/43
PSoC® 4：PSoC 4100 系列数据手册
表 43. 模块规范
规范 ID
SID257
参数
TWS24*
说明
频率为 24 MHz 时的等待状态数
最小值 典型值
0
–
SID260
VREFSAR
校准后的 SAR 内部参考值偏差
–1
SID262
TCLKSWITCH
时钟从 clk1 切换到 clk2 需要的
clk1 周期时间
3
最大值
–
单位
–
+1
%
–
4
周期
详情 / 条件
CPU 从闪存执行。
由特性决定
Vbg 的百分比 （1.024
V）。由特性决定
由设计决定
* Tws24 由设计决定
文档编号：001-92497 版本 *A
页 32/43
PSoC® 4：PSoC 4100 系列数据手册
订购信息
下表显示的是 PSoC 4100 的器件编号和各种特性。
4100
CPU 的最大速度
（MHz）
闪存 （KB）
SRAM （KB）
UDB
运算放大器 （CTBm）
CapSense
LCD 直接驱动
12 位 SAR ADC
低功耗比较器
TCPWM 模块
SCB 模块
GPIO
28-SSOP
35-WLCSP
40-QFN
44-TQFP
48-LQFP
封装
CY8C4124PVI-432
24
16
4
–
1
–
–
806 Ksps
2
4
2
24
✔
–
–
–
–
CY8C4124PVI-442
24
16
4
–
1
✔
✔
806 Ksps
2
4
2
24
✔
–
–
–
–
CY8C4124FNI-443
24
16
4
–
2
✔
✔
806 Ksps
2
4
2
31
–
✔
–
–
–
CY8C4124LQI-443
24
16
4
–
2
✔
✔
806 Ksps
2
4
2
34
–
–
✔
–
–
CY8C4124AXI-443
24
16
4
–
2
✔
✔
806 Ksps
2
4
2
36
–
–
–
✔
–
CY8C4124AZI-443
24
16
4
–
2
✔
✔
806 Ksps
2
4
2
36
–
–
–
–
✔
MPN
系列
特性
CY8C4125AXI-473
24
32
4
–
2
–
–
806 Ksps
2
4
2
36
–
–
–
✔
–
CY8C4125AZI-473
24
32
4
–
2
–
–
806 Ksps
2
4
2
36
–
–
–
–
✔
CY8C4125PVI-482
24
32
4
–
1
✔
✔
806 Ksps
2
4
2
24
✔
–
–
–
–
CY8C4125FNI-483
24
32
4
–
2
✔
✔
806 Ksps
2
4
2
31
–
✔
–
–
–
CY8C4125LQI-483
24
32
4
–
2
✔
✔
806 Ksps
2
4
2
34
–
–
✔
–
–
CY8C4125AXI-483
24
32
4
–
2
✔
✔
806 Ksps
2
4
2
36
–
–
–
✔
–
CY8C4125AZI-483
24
32
4
–
2
✔
✔
806 Ksps
2
4
2
36
–
–
–
–
✔
文档编号：001-92497 版本 *A
页 33/43
PSoC® 4：PSoC 4100 系列数据手册
器件编号约定
PSoC 4 器件遵循下表所述的器件编号约定。除非另有声明，否则所有字段都是单字符字母数字 （0、 1、 2、 …、 9、 A、 B、 …、
Z）。
器件编号的格式为 CY8C4ABCDEF-XYZ，其中各域的定义如下所示。
Example
CY8C
4 A B C D E F - X Y Z
Cypress Prefix
4 : PSoC 4
Architecture
1 : 4100Family
Family within Architecture
2 : 24 MHz
Speed Grade
5 : 32 KB
Flash Capacity
AX: TQFP
Package Code
I : Industrial
Temperature Range
Attributes Set
下表列出了各域值。
字段
CY8C
说明
值
含义
赛普拉斯前缀
4
架构
4
PSoC 4
A
架构中的系列
1
4100 系列
2
2
4200 系列
24 MHz
4
48 MHz
4
16 KB
5
32 KB
B
C
DE
F
XYZ
CPU 速度
闪存容量
封装代码
AX， AZ
LQ
TQFP
QFN
PV
SSOP
FN
WLCSP
温度范围
I
行业级
属性代码
000-999
文档编号：001-92497 版本 *A
设置在特殊系列中的特性代码
页 34/43
PSoC® 4：PSoC 4100 系列数据手册
封装
表 44. 封装特性
参数
说明
TA
工作环境温度
TJ
工作结温
条件
最小值
–40
典型值
25.00
最大值
85
单位
°C
–40
–
100
°C
TJA
封装 JA （28- SSOP）
–
66.58
–
°C/Watt
TJA
封装 JA （35-WLCSP）
–
28.00
–
°C/Watt
TJA
封装 JA （40-QFN）
–
15.34
–
°C/Watt
TJA
封装 JA （44-TQFP）
–
57.16
–
°C/Watt
TJA
封装 JA （48-TQFP）
–
67.30
–
°C/Watt
TJC
封装 JC （28-SSOP）
–
26.28
–
°C/Watt
TJC
封装 JC （35-WLCSP）
–
00.40
–
°C/Watt
TJC
封装 JC （40-QFN）
–
2.50
–
°C/Watt
TJC
封装 JC （44-TQFP）
–
17.47
–
°C/Watt
TJC
封装 JC （48-TQFP）
–
27.60
–
°C/Watt
表 45. 回流焊峰值温度
封装
28-SSOP
最高峰值温度
260 °C
峰值温度下的最长时间
35-WLCSP
260 °C
30 秒
30 秒
40-QFN
260 °C
30 秒
44-TQFP
260 °C
30 秒
48-TQFP
260 °C
30 秒
表 46. 封装潮敏等级 （MSL）， IPC/JEDEC J-STD-2
封装
28-SSOP
MSL 3
35-WLCSP
MSL 3
MSL
40-QFN
MSL 3
44-TQFP
MSL 3
48-TQFP
MSL 3
文档编号：001-92497 版本 *A
页 35/43
PSoC® 4：PSoC 4100 系列数据手册
图 14. 28-SSOP （210 mil）封装外形
51-85079 *F
图 15. 35-WLCSP 封装外形
SIDE VIEW
TOP VIEW
1
2
3
4
5
6
7
A
BOTTOM VIEW
7
6
5
4
3
2
1
A
B
B
C
C
D
D
E
E
NOTES:
1. REFERENCE JEDEC PUBLICATION 95, DESIGN GUIDE 4.18
2. ALL DIMENSIONS ARE IN MILLIMETERS
001-93741 **
文档编号：001-92497 版本 *A
页 36/43
PSoC® 4：PSoC 4100 系列数据手册
图 16. 40-QFN 封装外形
001-80659 *A
QFN 封装上的中心焊盘应连接到地端 （VSS），以获得最佳机械、热学和电气性能。如果未接地，则应处于电气悬空状态，而不能
连接到任何其他信号。
图 17. 44-TQFP 封装外形
51-85064 *F
文档编号：001-92497 版本 *A
页 37/43
PSoC® 4：PSoC 4100 系列数据手册
图 18. 48-TQFP 封装外形
51-85135 *C
文档编号：001-92497 版本 *A
页 38/43
PSoC® 4：PSoC 4100 系列数据手册
缩略语
表 47. 本文档中使用的缩略语 （续）
表 47. 本文档中使用的缩略语
缩略语
说明
缩略语
说明
FPB
闪存修补和断点
FS
全速
GPIO
通用输入 / 输出，适用于 PSoC 引脚
HVI
高电压中断，另请参见 LVI、 LVD
IC
集成电路
算术逻辑单元
IDAC
电流 DAC，另请参见 DAC、 VDAC
模拟复用器总线
IDE
集成开发环境
API
应用编程接口
I2C
APSR
应用程序状态寄存器
IIR
高级 RISC 机器，即为一种 CPU 架构
ILO
内部低速振荡器，另请参见 IMO
ATM
自动 Thump 模式
IMO
内部主振荡器，另请参见 ILO
BW
带宽
INL
积分非线性，另请参见 DNL
CAN
控制器区域网络，即为一种通信协议
I/O
CMRR
共模抑制比
输入 / 输出，另请参见 GPIO、 DIO、 SIO、
USBIO
CPU
中央处理单元
IPOR
初始上电复位
CRC
循环冗余校验，即为一种错误校验协议
IPSR
中断程序状态寄存器
DAC
数模转换器，另请参见 IDAC、 VDAC
IRQ
中断请求
DFB
数字滤波器模块
ITM
仪器化跟踪宏单元
DIO
数字输入 / 输出， GPIO 仅具有数字功能，无模
拟功能。请参见 GPIO。
LCD
液晶显示器
LIN
本地互联网络，即为一种通信协议
Dhrystone 每秒百万条指令
LR
链接寄存器
DMA
直接存储器访问，另请参见 TD
LUT
查询表
DNL
微分非线性，另请参见 INL
LVD
低压检测，另请参见 LVI
DNU
请勿使用
LVI
低电压中断，另请参见 HVI
端口写入数据寄存器
LVTTL
低电压晶体管 - 晶体管逻辑
DSI
数字系统互连
MAC
乘法累加
DWT
数据观察点和跟踪
MCU
微控制器单元
ECC
纠错码
MISO
主入从出
外部晶振
NC
无连接
EEPROM
电可擦除可编程只读存储器
NMI
不可屏蔽的中断
EMI
电磁干扰
NRZ
非归零
EMIF
外部存储器接口
NVIC
嵌套向量中断控制器
转换结束
NVL
非易失性锁存器，另请参见 WOL
EOF
帧结束
opamp
运算放大器
EPSR
执行程序状态寄存器
PAL
可编程阵列逻辑，另请参见 PLD
ESD
静电放电
PC
程序计数器
嵌入式跟踪宏单元
PCB
印刷电路板
有限脉冲响应，另请参见 IIR
PGA
可编程增益放大器
PHUB
外设集线器
abus
模拟局部总线
ADC
模数转换器
AG
模拟全局
AHB
AMBA （先进微控制器总线架构）高性能总线，
即为一种 ARM 数据传输总线
ALU
AMUXBUS
ARM®
DMIPS
DR
ECO
EOC
ETM
FIR
文档编号：001-92497 版本 *A
或 IIC
内部集成电路，即为一种通信协议
无限脉冲响应，另请参见 FIR
页 39/43
PSoC® 4：PSoC 4100 系列数据手册
表 47. 本文档中使用的缩略语 （续）
缩略语
表 47. 本文档中使用的缩略语 （续）
说明
缩略语
说明
物理层
TRM
技术参考手册
端口中断控制单元
TTL
晶体管 - 晶体管逻辑
PLA
可编程逻辑阵列
TX
发送
PLD
PHY
PICU
可编程逻辑器件，另请参见 PAL
UART
通用异步发送器接收器，即为一种通信协议
PLL
锁相环
UDB
通用数字模块
PMDD
封装材料声明数据手册
USB
通用串行总线
POR
上电复位
USBIO
PRES
准确上电复位
USB 输入 / 输出，用于连接至 USB 端口的
PSoC 引脚
PRS
伪随机序列
VDAC
电压 DAC，另请参见 DAC、 IDAC
PS
端口读取数据寄存器
WDT
看门狗定时器
PSoC®
可编程片上系统
（Programmable System-on-Chip™）
WOL
一次性写锁存器，另请参见 NVL
WRES
看门狗定时器复位
PSRR
电源抑制比
XRES
外部复位 I/O 引脚
PWM
脉冲宽度调制器
XTAL
晶体
RAM
随机存取存储器
RISC
精简指令集计算
RMS
均方根
RTC
实时时钟
RTL
寄存器传递语言
RTR
远程传输请求
RX
接收
SAR
逐次逼近寄存器
SC/CT
开关电容 / 连续时间
SCL
I2C 串行时钟
SDA
I2C 串行数据
S/H
采样和保持
SINAD
信噪比和失真比
SIO
特别输入 / 输出，具有高级功能的通用 I/O。请
参见 GPIO
SOC
开始转换
SOF
帧开始
SPI
串行外设接口，即为一种通信协议
SR
转换速率
SRAM
静态随机存取存储器
SRES
软件复位
SWD
串行线调试，即为一种测试协议
SWV
单线浏览器
TD
传输描述符，另请参见 DMA
THD
总谐波失真
TIA
互阻放大器
文档编号：001-92497 版本 *A
页 40/43
PSoC® 4：PSoC 4100 系列数据手册
文档规范
测量单位
表 48. 测量单位
符号
测量单位
°C
摄氏度
dB
分贝
fF
飞法
Hz
赫兹
KB
1024 个字节
kbps
每秒千位数
Khr
千小时
kHz
千赫兹
kΩ
千欧
Ksps
每秒千次采样
LSB
最低有效位
Mbps
兆比特每秒
MHz
兆赫
MΩ
兆欧
Msps
每秒采样兆次
µA
微安
µF
微法
µH
微亨
µs
微秒
µV
微伏
µW
微瓦
mA
毫安
ms
毫秒
mV
毫伏
nA
纳安
ns
纳秒
nV
纳伏
Ω
欧姆
pF
皮法
ppm
百万分率
ps
皮秒
s
秒
sps
每秒采样数
sqrtHz
赫兹平方根
V
伏特
文档编号：001-92497 版本 *A
页 41/43
PSoC® 4：PSoC 4100 系列数据手册
文档修订记录
说明标题：PSoC® 4：PSoC 4100 系列数据手册 可编程片上系统 （PSoC®）
文档编号：001-92497
ECN
版本
变更者
提交日期
变更说明
**
4379320
XZNG
05/22/2014 本文档版本号为 Rev**，译自英文版 001-87220 Rev*B。
*A
4902975
XZNG
09/03/2015 本文档版本号为 Rev*A，译自英文版 001-87220 Rev*E。
文档编号：001-92497 版本 *A
页 42/43
PSoC® 4：PSoC 4100 系列数据手册
销售、解决方案和法律信息
全球销售和设计支持
赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问赛普拉斯
所在地。
PSoC® 解决方案
产品
汽车级产品
cypress.com/go/automotive
cypress.com/go/clocks
时钟与缓冲器
接口
照明与电源控制
存储器
PSoC
cypress.com/go/interface
cypress.com/go/powerpsoc
cypress.com/go/memory
cypress.com/go/psoc
cypress.com/go/touch
触摸感应产品
USB 控制器
无线 / 射频
psoc.cypress.com/solutions
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
赛普拉斯开发者社区
社区 | 论坛 | 博客 | 视频 | 培训
技术支持
cypress.com/go/support
cypress.com/go/USB
cypress.com/go/wireless
© 赛普拉斯半导体公司， 2013-2015。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会根据专
利权或其他权利以明示或暗示方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可
能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所
有风险，并确保赛普拉斯免于因此而受到任何指控。
所有源代码 （软件和 / 或固件）均归赛普拉斯半导体公司 （赛普拉斯）所有，并受全球专利法规 （美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可
者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支
持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演
示。
免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括 （但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的权
利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于合理预计可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的
关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。
产品使用可能受适用于赛普拉斯软件许可协议的限制。
文档编号：001-92497 版本 *A
本文件中所介绍的所有产品和公司名称均为其各自所有者的商标。
修订日期 September 3, 2015
页 43/43