PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プ (PSoC) 概要 PSoC® 4 は、 ARM® Cortex™-M0+ CPU を内蔵 し たプ ログ ラ マ ブル組込みシス テム コ ン ト ロー ラ ー フ ァ ミ リ 用の、 拡張可能かつ 再設定可能な プ ラ ッ ト フ ォ ーム アーキテ ク チ ャ です。 プ ログ ラ ム可能かつ再設定可能なアナログ ブ ロ ッ ク と デジ タ ル ブ ロ ッ ク を 柔軟な自動配線で組み合わせて形成 し ています。 PSoC 4000S 製品フ ァ ミ リ は、 PSoC 4 プ ラ ッ ト フ ォ ーム アーキテ ク チ ャ の メ ン バーです。 これは、 標準的な通信 と タ イ ミ ング ペ リ フ ェ ラルを備えたマ イ ク ロ コ ン ト ロー ラ ー、 ク ラ ス最高の性能を備えた静電容 量 タ ッ チセ ン シ ング シ ス テム (CapSense) プ ログ ラ マ ブルな汎用の連続時間かつス イ ッ チ ド キ ャパシ タ を備えたアナログ ブ ロ ッ ク、およびプ ロ グ ラ マ ブルな接続で構成 さ れています。新 し いア プ リ ケーシ ョ ン と 設計ニーズの面では、PSoC 4000S 製品は PSoC 4 プ ラ ッ ト フ ォ ームの メ ンバー と の完全な上位互換性があ り ます。 特長 32 ビ ッ ト MCU サブ シ ス テム タ イ ミ ン グお よびパルス幅の変調 ■ 48MHz ARM Cortex-M0+ CPU ■ 32KB の フ ラ ッ シ ュ メ モ リ 、 リ ー ド ア ク セ ラ レー タ 付き ■ 4KB ま での SRAM プ ロ グ ラ ム可能な アナ ロ グ ■ 静電容量セ ン シ ング ブ ロ ッ クか ら提供 さ れる シ ングル ス ロープ 10 ビ ッ ト ADC 機能 ■ 2 個の電流 DAC (IDAC) を備え、任意のピ ン での汎用出力また は静電容量セ ン シ ング用途向け ■ 2個の低消費電力 コ ンパレー タ (低消費電力のデ ィ ープ ス リ ー プ モー ド で動作 ) ■ 5 個の 16 ビ ッ ト タ イ マー／カ ウン タ ー／パルス幅変調器 (TCPWM) ブ ロ ッ ク ■ 中央揃え、 エ ッ ジ、 および疑似ラ ン ダム モー ド ■ モー タ ー駆動やその他の信頼性の高いデジ タ ル ロ ジ ッ ク ア プ リ ケーシ ョ ン用のキル信号の コ ンパレ ー タ ベースの ト リ ガー 最大 36 のプ ロ グ ラ ミ ン グ可能な GPIO ピ ン ■ 48 ピ ン TQFP、32 ピ ン QFN、24 ピ ン QFN、および 25 ボール WLCSP パ ッ ケージ ■ すべての GPIO ピ ンは CapSense、アナログ、またはデジ タ ル に対応 ■ 駆動モー ド 、 駆動力、 およびスルー レー ト はプ ログ ラ ム可能 プ ロ グ ラ ム可能なデジ タ ル プ ロ グ ラ マ ブルな論理ブ ロ ッ クがあ り 、 入出力ポー ト で ブール 演算の実行を可能にする 低消費電圧 (1.71 ～ 5.5V) 動作 ■ デ ィ ープ ス リ ープ モー ド で動作可能な アナログ と 2.5Aのデ ジ タ ル シ ス テム電流 PSoC Creator 設計環境 ■ 統合開発環境 (IDE) が回路図設計の入力 と ビル ド を提供 ( アナロ グ と デジ タ ル自動配線も備えている ) ■ すべての固定機能お よびプ ロ グ ラ ミ ン グ可能なペ リ フ ェ ラ ル 向けのア プ リ ケーシ ョ ン プ ロ グ ラ ミ ン グ イ ン タ ー フ ェ ース (API) コ ンポーネ ン ト 静電容量セ ン シ ン グ ■ サイ プ レ ス CapSense シグマ デル タ (CSD) は ク ラ ス最高の信 号対 ノ イ ズ比 (SNR) (>5:1) および耐水性を提供 ■ サイ プ レ スが提供する ソ フ ト ウ ェ ア 容量セ ン シ ングの設計を簡易化 ■ ハー ド ウ ェ ア自動チ ュ ーニ ング (SmartSense™) コ ンポーネ ン ト が静電 業界標準のツール と の互換性 ■ 回路図のエ ン ト リ 後、 開発を ARM ベースの業界標準の開発 ツールで行 う こ と が可能 シ リ アル通信 ■ 2 個の独立 し た再設定可能なシ リ アル通信ブ ロ ッ ク (SCB)、実 行時に I2C、 SPI、 または UART 機能に再設定可能 LCD 駆動力 ■ GPIO 上の LCD セグ メ ン ト 駆動能力 Cypress Semiconductor Corporation 文書番号 : 002-10633 Rev. ** • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 改訂日 2016 年 1 月 18 日 PRELIMINARY PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト 目次 機能の説明 .......................................................................... 4 CPU および メ モ リ サブ シ ス テム ................................ 4 シ ス テム リ ソ ース ....................................................... 4 アナログ ブ ロ ッ ク ....................................................... 5 プ ログ ラ マ ブル デジ タ ル ブ ロ ッ ク ............................ 5 固定機能デジ タ ル ........................................................ 5 GPIO ........................................................................... 6 特殊機能ペ リ フ ェ ラル ................................................ 6 ピ ン配置 ............................................................................. 7 ピ ンの代替機能 ........................................................... 8 電源 .................................................................................. 10 モー ド 1: 1.8V ～ 5.5V の外部電源 ........................... 10 モー ド 2: 1.8V ±5% の外部電源 ................................ 10 開発サポー ト .................................................................... 11 ド キ ュ メ ン ト ............................................................. 11 オ ン ラ イ ン ................................................................ 11 ツール ........................................................................ 11 電気的仕様 ........................................................................ 12 絶対最大定格 ............................................................ 12 デバイ ス レ ベルの仕様 ............................................. 12 文書番号 : 002-10633 Rev. ** アナログ ペ リ フ ェ ラル ............................................. 16 デジ タ ル ペ リ フ ェ ラル ............................................. 19 メ モ リ ........................................................................ 22 シ ス テム リ ソ ース ..................................................... 22 注文情報 ........................................................................... 25 パ ッ ケージ ........................................................................ 27 外形図 ........................................................................ 28 略語 .................................................................................. 31 本書の表記法 .................................................................... 34 測定単位 .................................................................... 34 改訂履歴 ........................................................................... 35 セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ..................... 36 ワール ド ワ イ ド 販売 と 設計サポー ト ......................... 36 製品 ........................................................................... 36 PSoC® ソ リ ュ ーシ ョ ン ............................................ 36 サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 36 テ ク ニ カル サポー ト ................................................. 36 ページ 2/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY 図 1. ブ ロ ッ ク図 CPU Subsystem SWD/ TC 32- bit 48 MHz System Resources Lite SRAM Controller ROM Controller WCO 2x LP Comparator Peripheral Interconnect (MMIO) PCLK 2x SCB-I2C/SPI/UART Test TestMode Entry Digital DFT Analog DFT ROM 8 KB Peripherals 5x TCPWM Reset Reset Control XRES Read Accelerator SRAM 4 KB System Interconnect ( Single Layer AHB) IOSS GPIO (5x ports) Clock Clock Control WDT ILO IMO FLASH 32 KB FAST MUL NVIC, IRQMUX AHB- Lite Power Sleep Control WIC POR REF PWRSYS SPCIF Cortex M0+ CapSense PSoC 4000S Architecture High Speed I/ O Matrix & 2x Programmable I/O Power Modes Active/ Sleep DeepSleep 36x GPIOs, LCD I/O Subsystem PSoC 4000S デバイ スは、 ハー ド ウ ェ ア と フ ァ ームウ ェ アの両 方のプ ログ ラ ム、 テ ス ト 、 デバ ッ グ処理、 配線等の幅広い範囲 に対応 し ています。 ARM シ リ アル ワ イヤ デバ ッ グ (SWD) イ ン タ ー フ ェ ースは、デ バイ スのプ ログ ラ ミ ング と デバ ッ グ機能をすべてサポー ト し て います。 完全なデバ ッ グ オン チ ッ プ (DoC) の機能によ り 、 標準の量産 デバイ ス を使用 し た最終シ ス テムで完全なデバイ スのデバ ッ グ 処理が可能に な り ま す。 専用の イ ン タ ー フ ェ ー スやデバ ッ グ ポ ッ ド 、 シ ミ ュ レー タ 、 エ ミ ュ レー タ は不要です。 デバ ッ グを 完全にサポー ト する ために必要な ものは、 通常のプ ログ ラ ミ ン グに使 う 接続だけです。 PSoC Creator IDE は PSoC 4000S デバイ ス用の完全に統合 さ れた プ ロ グ ラ ミ ン グお よ びデバ ッ グのサポー ト を提供 し ます。 SWD イ ン タ ー フ ェ ースは、 業界標準のサー ド パーテ ィ 製ツー ル と 完全互換です。 PSoC 4000S フ ァ ミ リ は、 マルチチ ッ プ ア プ リ ケーシ ョ ン ソ リ ュ ーシ ョ ン ま たはマ イ ク ロ コ ン ト ロ ー ラ ーに適用不可能な セキ ュ リ テ ィ レ ベルを提供 し ます。 こ の フ ァ ミ リ は次の利点を持 っ ています。 ■ デバ ッ グ機能を無効にで き る ■ 堅牢な フ ラ ッ シ ュ保護 ■ お客様独自の機能がプ ログ ラ マ ブル オン チ ッ プ ブ ロ ッ ク で 実装可能 文書番号 : 002-10633 Rev. ** デバ ッ グ回路はデ フ ォル ト で有効に さ れてお り 、 フ ァ ームウ ェ ア でのみ無効にする こ と がで き ます。有効に さ れていない場合、 再度有効にす る 唯一の方法は、 デバ イ ス全体 を 消去 し フ ラ ッ シ ュ保護も ク リ ア し てデバ ッ グ処理を有効にする新 し い フ ァ ー ム ウ ェ ア で デバ イ ス を プ ロ グ ラ ム し 直す こ と で す。 従 っ て、 フ ァ ームウ ェ ア に よ り 制御 さ れ る デバ ッ グ処理は、 フ ァ ーム ウ ェ ア を消去 し なければオーバー ラ イ ド で き ないため、 セキ ュ リ テ ィ を向上 さ せます。 さ ら に、 悪意を持っ てデバイ ス を再プ ログ ラ ムする こ と に起因 する フ ィ ッ シ ング攻撃、またはフ ラ ッ シ ュ プ ロ グ ラ ミ ン グ シー ケ ン ス を開始 し て割 り 込む こ と で セキ ュ リ テ ィ シ ス テム を突 破 し よ う と い う 意図が懸念 さ れる ア プ リ ケーシ ョ ン に対 し て、 すべてのデバ イ ス イ ン タ ー フ ェ ース を恒久的に無効にす る こ と が可能です。 デバイ スの最高レ ベルのセキ ュ リ テ ィ が有効に な っ ている場合、 すべてのプ ログ ラ ミ ング、 デバ ッ グおよびテ ス ト イ ン タ ー フ ェ ースは無効に さ れます。 そのため、 デバイ ス セキ ュ リ テ ィ 機能が有効に さ れた PSoC 4000S は、誤解析に起 因 し て 返 さ れ な い こ と が あ り ま す。 こ れは ユ ー ザが PSoC 4000S でで き る ト レー ド オ フ です。 ページ 3/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY 機能の説明 CPU お よび メ モ リ サブ シ ス テム CPU PSoC 4000S の Cortex-M0+ CPU は、広範な ク ロ ッ ク ゲーテ ィ ングに対応 し 低消費電力動作用に最適化 さ れた 32 ビ ッ ト MCU サブ シ ス テムの一部です。 ほ と んどの命令の長 さ は 16 ビ ッ ト であ り 、 CPU が Thumb-2 命令セ ッ ト のサブ セ ッ ト を実行 し ま す。 これは、 8 つの割 り 込み入力を備えたネス ト 型ベ ク タ 割 り 込み コ ン ト ロー ラ ー (NVIC) ブ ロ ッ ク と ウ ェ イ ク ア ッ プ割 り 込 み コ ン ト ロー ラ ー (WIC) を含みます。WIC はデ ィ ープ ス リ ープ モー ド か ら プ ロ セ ッ サを復帰 さ せる こ と が可能です。 こ れによ り 、 チ ッ プがデ ィ ープ ス リ ープ モー ド にあ る時に メ イ ン プ ロ セ ッ サへの電源を切る こ と がで き ます。 その他、 JTAG の 2 線式のデバ ッ グ イ ン タ ー フ ェ ースである シ リ アル ワ イヤ デバ ッ グ (SWD) イ ン タ ー フ ェ ース も あ り ます。 PSoC 4000S に使用するデバ ッ グ コ ン フ ィ ギ ュ レーシ ョ ン に は、 4 個のブ レー ク ポ イ ン ト ( ア ド レ ス ) コ ンパレー タ と 2 個 のウ ォ ッ チポ イ ン ト ( デー タ ) コ ンパレー タ があ り ます。 フ ラ ッ シュ ク ロ ッ ク シ ス テム PSoC 4000S ク ロ ッ ク シ ス テムは、 ク ロ ッ ク を必要 と するすべ てのサブ シ ス テムに ク ロ ッ ク を供給 し 、 グ リ ッ チな し に異な る ク ロ ッ ク ソ ース間で切 り 替え る こ と を担当 し ま す。 ま た、 ク ロ ッ ク シ ス テムは メ タ ス テーブル状態が発生 し ない よ う に保 証 し ます。 PSoC 4000S のク ロ ッ ク シ ス テムは、 内蔵主発振器 (IMO)、 内 蔵低周波数発振器 (ILO)、32kHz の時計用水晶発振器 (WCO) お よび外部ク ロ ッ ク 用の予備ピ ンから 構成 さ れます。 ク ロ ッ ク 分 周器は微調整の単位でペ リ フ ェ ラル用のク ロ ッ ク を生成する た めに提供 さ れます。 また、 分数分周器は、 UART 向けのよ り 高 いデー タ 転送速度で ク ロ ッ ク の供給を可能にする ために も 提供 さ れます。 HFCLK 信号はア ナ ロ グ と デ ジ タ ル ペ リ フ ェ ラ ル用に同期 ク ロ ッ ク を 生 成 す る た め に 分 周 す る こ と が で き ま す。 PSoC 4000S は 8 個のク ロ ッ ク分周器を備えてお り 、 その う ち 2 個は 分数分周器です。16 ビ ッ ト 分周器は細かい周波数値を柔軟に生 成可能で、 PSoC Creator によ っ て完全にサポー ト さ れます。 図 2. PSoC 4000S MCU のク ロ ッ キング アーキテ ク チ ャ PSoC 4000S デバイ スは、 フ ラ ッ シ ュ ブ ロ ッ ク から の平均ア ク セス時間を改善する ために CPU に緊密に接続 さ れた、 フ ラ ッ シ ュ ア ク セ ラ レ ー タ 付きの フ ラ ッ シ ュ モ ジ ュ ールを持 っ てい ます。 低消費電力の フ ラ ッ シ ュ ブ ロ ッ ク は 48MHz で 2 ウ ェ イ ト ス テー ト (WS) ア ク セ ス時間を達成す る よ う に設計 さ れま す。 フ ラ ッ シ ュ ア ク セ ラ レー タ はシ ングル サイ ク ル SRAM の ア ク セス性能の平均 85% を達成 し ます。 IMO Divide By 2,4,8 HFCLK External Clock ILO LFCLK SRAM 48MHz で実行可能なゼロ ウ ェ イ ト ス テー ト ( 待ち状態な し ) の ア ク セス を備えた 4KB SRAM が提供 さ れます。 SROM ブ ー ト お よ び コ ン フ ィ ギ ュ レ ーシ ョ ン ルーチ ン を含んでい る 監視 ROM が提供 さ れます。 HFCLK SYSCLK Prescaler Integer Dividers Fractional Dividers 6X 16-bit 2X 16.5-bit シ ス テム リ ソ ース 電源シ ス テム 電源シ ス テムは 10 ページの電源の節で詳 し く 説明 さ れます。こ れは、 電圧レ ベルがそれぞれのモー ド の必要に応 じ る こ と を保 証 し 、 電圧レ ベルが適切な機能の必要に応 じ る ま でモー ド への 移行を遅延 さ せる ( 例えば、 パワーオ ン リ セ ッ ト (POR) 時 )、 または リ セ ッ ト を生成 し ます ( 例えば、電圧低下検出時 )。PSoC 4000S は、 1.8V ±5% ( 外部安定化 ) または 1.8V ～ 5.5V ( 内部 安定化 ) の外部電源電圧で動作 し 、 3 つの異な る電力モー ド が あ り 、 これ らのモー ド 間の遷移が電源シ ス テムによ り 管理 さ れ ま す。 PSoC 4000S は ア ク テ ィ ブ モ ー ド お よ び ス リ ー プ と デ ィ ープ ス リ ープの低消費電力モー ド に対応 し ています。 ア ク テ ィ ブ モー ド では、 すべてのサブ シ ス テムは動作で き ま す。 ス リ ープ モー ド では、 CPU サブ シ ス テム (CPU、 フ ラ ッ シ ュ、 SRAM) はク ロ ッ ク がゲー ト オ フ にな り ますが、 すべて のペ リ フ ェ ラ ル と 割 り 込みはウ ェ イ ク ア ッ プ イ ベ ン ト の時に 瞬時ウ ェ イ ク ア ッ プ機能によ り ア ク テ ィ ブにな り ます。 デ ィ ー プ ス リ ープ モー ド では、高速 ク ロ ッ ク および対応する回路がオ フ に さ れます。 このモー ド か らの復帰は 35µs かか り ます。 オ ペア ン プは こ のデ ィ ープ ス リ ープ モー ド では依然 と し て動作 し 続けます。 文書番号 : 002-10633 Rev. ** IMO ク ロ ッ ク ソ ース IMO は PSoC 4000S の内部ク ロ ッ ク供給の主な ソ ースです。こ れはテ ス ト 段階中に、 指定 さ れた精度を得る ために ト リ ム さ れ ます。 IMO のデ フ ォル ト 周波数は 24MHz で、 4MHz のス テ ッ プ で 24 から 48MHz に調整で き ます。サイ プ レ スが提供する校 正設定では、 IMO の許容誤差は ±2% です。 ILO ク ロ ッ ク ソ ース ILO は、 超低消費電力の 40kHz 発振器であ り 、 デ ィ ープ ス リ ー プ モー ド でウ ォ ッ チ ド ッ グ タ イ マー (WDT) と ペ リ フ ェ ラルの 動作用に ク ロ ッ ク を生成する ために主に使用 さ れます。 ILO 制 御のカ ウン タ ーは、精度を改善する ために IMO で校正する こ と がで き ます。 サイ プ レ スは、 校正を実行する ソ フ ト ウ ェ ア コ ン ポーネ ン ト を提供 し ています。 時計用水晶発振器 (WCO) PSoC 4000S ク ロ ッ ク サブ シ ス テムは、 高精度 タ イ ミ ング ア プ リ ケーシ ョ ンに採用で き る低周波数 (32kHzウ ォ ッ チ水晶) 発 振回路を内蔵 し ます。 ページ 4/36 PRELIMINARY ウ ォ ッ チ ド ッ グ タ イ マー ウ ォ ッ チ ド ッ グ タ イ マーは、ILO を ク ロ ッ ク ソ ース と し て動作 する ク ロ ッ ク ブ ロ ッ ク に実装 さ れます。 これによ り 、 ウ ォ ッ チ ド ッ グがデ ィ ープ ス リ ープ モー ド で も動作で き、設定 さ れた タ イムアウ ト が発生する前にウ ォ ッ チ ド ッ グが処理 さ れなかっ た 場合に リ セ ッ ト が生成 さ れます。 ウ ォ ッ チ ド ッ グ リ セ ッ ト は、 フ ァ ームウ ェ アが読み出 し 可能な リ セ ッ ト 原因 (Reset Cause) レ ジ ス タ に記録 さ れます。 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト 固定機能デジ タ ル タ イ マー／カ ウン タ ー／ PWM (TCPWM) ブ ロ ッ ク PSoC 4000S は、 ソ フ ト ウ ェ ア リ セ ッ ト を含む様々な ソ ースか ら リ セ ッ ト で き ます。 リ セ ッ ト イ ベ ン ト は非同期であ り 、 デバ イ ス を 既知の状態に復帰 さ せ る こ と が保証 さ れて い ま す。 リ セ ッ ト の原因は、 ソ フ ト ウ ェ アが リ セ ッ ト を原因を判断で き る よ う にする、 リ セ ッ ト 中にス テ ィ ッ キーである レ ジ ス タ に記録 さ れます。 XRES ピ ンは、 そのア ク テ ィ ブ レ ベルを LOW にア サー ト する こ と で外部 リ セ ッ ト 用に予約 さ れます。 XRES ピ ン には、 常に有効にな っ ている内部プルア ッ プ抵抗があ り ます。 TCPWM ブ ロ ッ ク は、ユーザーがプ ログ ラ ム可能な周期長の 16 ビ ッ ト カ ウン タ ーから な り ます。 キ ャ プ チ ャ レ ジス タ は、 I/O イ ベン ト な どのイ ベン ト の時に カ ウン ト 値を記録 し ます。 周期 レ ジ ス タ は、 カ ウン タ ーのカ ウン ト が周期レ ジ ス タ のカ ウン ト に等 し く な る時に カ ウン ト を停止 し 、 または自動的に リ ロー ド し ます。 比較レ ジ ス タ は、 PWM デ ュ ーテ ィ 比出力 と し て使用 さ れる比較値信号を生成 し ます。 ブ ロ ッ ク は、 真出力 と 相補出 力 ( それら 間のオ フ セ ッ ト がプ ログ ラ ミ ング可能 ) も 提供 し て お り 、こ れら をデ ッ ド バン ド がプ ログ ラ ミ ング可能な相補PWM 出力 と し て使用する こ と がで き ます。 また、 出力を事前に決定 さ れた状態に移行 さ せるキル̣ (Kill) 入力も あ り ます。 例えば、 モー タ ー駆動シ ス テムでは、 過電流状態が示 さ れ、 FET を駆動 し ている PWM を ソ フ ト ウ ェ ア介入な し に直ちに止める必要が あ る 時、 キル入力が使用 さ れ ま す。 PSoC 4000S は 5 個の TCPWM ブ ロ ッ ク があ り ます。 電圧 リ フ ァ レ ン ス シ リ アル通信ブ ロ ッ ク (SCB) PSoC 4000S リ フ ァ レ ン ス シ ス テムは、すべての必要 と な る リ フ ァ レ ン ス を生成 し ます。1.2V 電圧 リ フ ァ レ ン スは コ ンパレー タ 用に提供 さ れます。 IDAC は ±5% 電圧 リ フ ァ レ ン ス を参照 し ます。 PSoC 4000S は 2 個のシ リ アル通信ブ ロ ッ クが備え、 必要に応 じ て SPI、 I2C または UART 機能にプ ログ ラ ムで き ます。 リセッ ト アナ ロ グ ブ ロ ッ ク 低消費電力 コ ンパレー タ (LPC) PSoC 4000S は、デ ィ ープ ス リ ープ モー ド で動作で き る低消費 電力 コ ンパレー タ の一対を内蔵 し ています。 こ れによ り 、 低消 費電力モー ド 中に外部電圧レ ベルを監視する能力を維持 し なが ら アナログ シス テム ブ ロ ッ ク を無効にする こ と がで き ます。コ ンパレー タ 出力は、 シ ス テム ウ ェ イ ク ア ッ プ回路が コ ンパレー タ の切 り 替え イ ベン ト によ り ア ク テ ィ ブにな る非同期電力モー ド で動作する場合を除き、 普通は準安定状態を避ける ために同 期化 さ れています。 LPC の出力はピ ンに接続で き ます。 電流 DAC PSoC 4000S は、 チ ッ プ上のすべてのピ ン を駆動で き る 2 個の IDAC を備えています。 こ れら の IDAC はプ ログ ラ ミ ング可能 な電流範囲を持 っ ています。 アナログマルチ プ レ クサバス PSoC 4000S は中央か ら独立 し てチ ッ プの周辺を回る 2 個のバ ス を備えています。 こ られのバス (amux バス と 呼ばれる ) は、 チ ッ プの内部 リ ソ ース (IDAC、 コ ンパレー タ ) が I/O ポー ト の いずれかのピ ンに接続で き る よ う にする、 フ ァ ームウ ェ ア で プ ログ ラ ム可能なアナログ ス イ ッ チに接続 さ れています。 プ ロ グ ラ マ ブル デジ タ ル ブ ロ ッ ク プ ログ ラ マ ブルな I/O (PRGIO は法的認可待ち中のスマー ト I/O の商標にな る) ブ ロ ッ ク はス イ ッ チ と LUTの構造体であ り 、ブー ル関数が信号で実現 さ れGPIOポー ト の各ピ ンに配線 さ れます。 PRGIO は、 論理演算を チ ッ プの入力ピ ン、 および出力 と し て出 る信号で実行で き ます。 文書番号 : 002-10633 Rev. ** I2C モー ド : ハー ド ウ ェ ア I2C ブ ロ ッ ク は、 完全なマルチマス タ ー と ス レーブ イ ン タ ー フ ェ ース ( マルチマス タ ーのアービ ト レ ー シ ョ ン が可能 ) を 実装 し ま す。 こ の ブ ロ ッ ク は、 最大 400kbps ( 高速モー ド ) で動作可能で、 CPU 用の割 り 込みオー バヘ ッ ド と レ イ テ ン シ を 削減す る ための フ レ キ シ ブルなバ ッ フ ァ リ ング オプ シ ョ ンがあ り ます。 また、 PSoC 4000S の メ モ リ で メ ールボ ッ ク ス ア ド レ ス範囲を作っ て、 メ モ リ ア レ イ に 対する読み書きの I2C 通信を効果的に削減する EZI2C に も 対応 し ています。 また、 ブ ロ ッ ク は送受信用に深 さ 8 の FIFO に も 対応 し ています。 こ れは、 CPU がデー タ を読み出 さ なければな ら ない規定の時間を増加する こ と で、 時間通 り に CPU が読み 出すデー タ を取得 し ない こ と に起因 し た ク ロ ッ ク ス ト レ ッ チ の必要性を大幅に低減する こ と がで き ます。 I2C ペ リ フ ェ ラルは、 NXP I2C バス仕様 と ユーザー マニ ュ アル (UM10204) で定義 さ れた通 り に、 I2C 標準モ ー ド と フ ァ ス ト モー ド デバイ ス と 互換性があ り ます。 I2C バス I/O は、 オープ ン ド レ イ ン モー ド にある GPIO を使っ て実装 さ れます。 PSoC 4000S は、以下の点では I2C 仕様に完全に準拠 し ません。 ■ GPIO セルは過電圧耐性がないため、 ホ ッ ト スワ ッ プや、 I2C シ ス テムの残 り の部分か ら 独立 し て電源を投入する こ と がで き ません。 UART モー ド : こ れは 1Mbps で動作する フル機能の UART で す。 基本 UART プ ロ ト コ ルから 少 し 発展 し た車載向けシ ングル ワ イ ヤ イ ン タ ー フ ェ ー ス (LIN)、 赤外線 イ ン タ ー フ ェ ー ス (IrDA)、SmartCard (ISO7816) プ ロ ト コ ルに対応 し ています。ま た、 共通の受信 と 送信ラ イ ン を介 し て接続 し たペ リ フ ェ ラルの ア ド レ ス指定を可能にする 9 ビ ッ ト マルチ プ ロ セ ッ サ モー ド に対応 し ています。 パ リ テ ィ エ ラ ー、 ブ レー ク 検出、 フ レーム エ ラ ーな どの一般的な UART 機能がサポー ト さ れています。 深 さ 8 の FIFO は、 非常に大き い CPU サービ ス レ イ テ ン シ を許 容で き る よ う に し ます。 SPI モー ド : SPI モー ド は Motorola SPI、 TI SSP (SPI コ デ ッ ク の同期化用の開始パルス を追加 )、 National Microwire ( 半二重 の SPI) に完全に対応 し ています。 SPI ブ ロ ッ クは FIFO を使用 する こ と がで き ます。 ページ 5/36 PRELIMINARY GPIO PSoC 4000S は最大 36 本の GPIO を整備 し ています。GPIO ブ ロ ッ クは以下の ものを実装 し ます。 ■ ■ 8 種類の駆動モー ド ❐ アナログ入力モー ド ( 入力 と 出力バ ッ フ ァ が無効 ) ❐ 入力のみ ❐ 弱プルア ッ プ、 強プルダウン ❐ 強プルア ッ プ、 弱プルダウン ❐ オープ ン ド レ イ ン、 強プルダウン ❐ オープ ン ド レ イ ン、 強プルア ッ プ ❐ 強プルア ッ プ、 強プルダウン ❐ 弱プルア ッ プ、 弱プルダウン 入力閾値選択 (CMOS あるいは LVTTL) ■ 駆動強度モー ド 以外に、 入力 と 出力バ ッ フ ァ のイ ネーブル／ デ ィ ス エーブルの個別制御 ■ EMIを改善する ためにdV/dt関連の ノ イ ズ制御用の選択可能な スルー レー ト ピ ンは、 8 ビ ッ ト 幅のポー ト と 呼ばれる論理エ ン テ ィ テ ィ に構 成 さ れます ( ポー ト 2 と ポー ト 3 はよ り 少ないビ ッ ト 幅です )。 電源投入 と リ セ ッ ト の時、 入力への電流を止めない、 および／ または電源投入時に過電流を発生 さ せないために、 ブ ロ ッ ク は 無効状態に移行 さ せます。 高速 I/O マ ト リ ッ ク ス と し て知ら れ ている多重化ネ ッ ト ワー クは、 1 本の I/O ピ ンに接続可能な複 数の信号間を多重化するのに使用 さ れます。 デー タ 出力 と ピ ン ス テー ト レ ジス タ は、それぞれピ ン上で駆動 さ れる値 と それ らのピ ンのス テー ト を格納 し ます。 各 I/O ピ ンは有効にな っ た場合に割 り 込みを生成で き、 各 I/O ポー ト はそれに対応する割 り 込み要求 (IRQ) と 割 り 込みサービ ス ルーチ ン (ISR) ベ ク タ があ り ます (PSoC 4000S では、 ベ ク タ 数は 5 です )。 特殊機能ペ リ フ ェ ラル CapSense CapSense は、 ( アナログス イ ッ チに接続 さ れた ) アナログ マ ルチ プ レ クサ バス を介 し て どのピ ン に も接続で き る CapSense シグマ - デル タ (CSD) ブ ロ ッ ク によ り 、 PSoC 4000S でサポー ト さ れています。 従っ て、 CapSense 機能は ソ フ ト ウ ェ ア で制 御 さ れて、 シ ス テム内のいかな る使用可能な ピ ンかピ ン グルー プ に も 提供す る こ と が で き ま す。 ユーザーの便宜の た め に、 文書番号 : 002-10633 Rev. ** PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PSoC Creator コ ンポーネ ン ト は CapSense ブ ロ ッ ク を提供 し ています。 シール ド 電圧は、 耐水機能を実現する ために他のマルチ プ レ ク サバス上で駆動する こ と がで き ます。 耐水性は、 シール ド 電極 を検知電極 と 同位相で駆動 し て、 シール ド 静電容量が検知 さ れ た入力を減衰 さ せる こ と を防ぐ こ と で、 実現 さ れています。 近 接検知も 実装する こ と がで き ます。 CapSense ブ ロ ッ クは、 2 個の IDAC を備えています。 こ れら は、 CapSense を使用 し ない ( 両方の IDAC と も使用可能 ) 場 合、 または CapSense が耐水性を備えずに使用する ( ど ち ら か 一方の IDAC が使用可能 ) 場合、 一般用途に使用する こ と がで き ます。 また、 CapSense ブ ロ ッ ク は、 CapSense 機能 と 併用で き る 10 ビ ッ ト のス ロープ ADC 機能も 提供 し ています。 CapSense ブ ロ ッ ク は高性能で、 低 ノ イ ズのプ ログ ラ マ ブルな ブ ロ ッ ク ( つま り 、 感度 と 柔軟性を向上 さ せる ために リ フ ァ レ ン ス電圧 と 電流源の範囲を プ ログ ラ ム可能 ) です。 さ ら に、 外 部 リ フ ァ レ ン ス電圧も 利用で き ます。 VDDA およびグ ラ ン ド の セ ン シ ン グ を 代替 し 、 消費電力関連 ノ イ ズ を ゼ ロ にす る 全波 CSD モー ド があ り ます。 LCD セグ メ ン ト 駆動 PSoC 4000S は最大 4 コ モ ン信号 と 最大 32 セグ メ ン ト 信号を 駆動で き る LCD コ ン ト ロー ラ ーを内蔵 し ています。 内部 LCD 電圧を生成する必要な く フ ル デジ タ ル方法を使用 し て LCD セ グ メ ン ト を駆動 し ます。 2 つの方法は、 デジ タ ル相関 と PWM と 呼ばれています。 デジ タ ル相関は、 最高 RMS 電圧を生成 し てセグ メ ン ト を点灯 さ せる、 または RMS 信号を 0 に維持する ために コ モ ン と セグ メ ン ト 信号の周波数 と 駆動レ ベルを変調す る こ と です。 こ の方法は STN デ ィ ス プ レ イ に適 し ていますが、 ( よ り 安い ) TN デ ィ ス プ レ イ に対 し ては コ ン ト ラ ス ト を減ら す こ と があ り ます。 PWM は、 所望の LCD 電圧を生成する ために PWM 信号によ り パネルを駆動 し パネルの静電容量を効果的に 使用 し て変調 さ れたパルス幅を提供する こ と です。 こ の方法は 消費電力を増加 し ますが、 TN デ ィ ス プ レ イ を駆動する際には 良い結果を出 し ます。 LCD 動作はデ ィ ープ ス リ ープ モー ド 中 にデ ィ ス プ レ イ用の小 さ いバ ッ フ ァ (4 ビ ッ ト 、 ポー ト ご と に 1 つの 32 ビ ッ ト レ ジ ス タ ) を リ フ レ ッ シ ュ する こ と でサポー ト さ れます。 ページ 6/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY ピ ン配置 下表に、 PSoC 4000S の 48 ピ ン TQFP、 32 ピ ン QFN、 24 ピ ン QFN および 25 ボール CSP パ ッ ケージ用のピ ン一覧を示 し ます。 すべてのポー ト ピ ンは GPIO に対応 し ています。 48-TQFP 32-QFN 24-QFN 25-CSP ピン 28 名称 P0.0 ピン 17 名称 P0.0 ピン 13 名称 P0.0 ピン D1 名称 P0.0 29 P0.1 18 P0.1 14 P0.1 C3 P0.1 30 P0.2 19 P0.2 31 P0.3 20 P0.3 32 P0.4 21 P0.4 15 P0.4 C2 P0.4 33 P0.5 22 P0.5 16 P0.5 C1 P0.5 34 P0.6 23 P0.6 17 P0.6 B1 P0.6 35 P0.7 B2 P0.7 36 XRES 24 XRES 18 XRES B3 XRES 37 VCCD 25 VCCD 19 VCCD A1 VCCD 38 VSSD 26 VSSD 20 VSSD A2 VSS 39 VDDD 27 VDD 21 VDD A3 VDD 40 VDDA 27 VDD 21 VDD 41 VSSA 28 VSSA 22 VSSA 42 P1.0 29 P1.0 43 P1.1 30 P1.1 44 P1.2 31 P1.2 23 P1.2 A4 P1.2 45 P1.3 32 P1.3 24 P1.3 B4 P1.3 46 P1.4 47 P1.5 48 P1.6 1 P1.7 1 P1.7 1 P1.7 A5 P1.7 2 P2.0 2 P2.0 2 P2.0 B5 P2.0 3 P2.1 3 P2.1 3 P2.1 C5 P2.1 4 P2.2 4 P2.2 5 P2.3 5 P2.3 6 P2.4 7 P2.5 6 P2.5 8 P2.6 7 P2.6 4 P2.6 D5 P2.6 9 P2.7 8 P2.7 5 P2.7 C4 P2.7 10 VSSD 12 P3.0 9 P3.0 6 P3.0 E5 P3.0 13 P3.1 10 P3.1 7 P3.1 D4 P3.1 14 P3.2 11 P3.2 8 P3.2 E4 P3.2 16 P3.3 12 P3.3 9 P3.3 D3 P3.3 17 P3.4 18 P3.5 19 P3.6 20 P3.7 文書番号 : 002-10633 Rev. ** ページ 7/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY 48-TQFP 32-QFN 24-QFN ピン 21 名称 VDDD ピン 名称 ピン 名称 22 P4.0 13 P4.0 10 P4.0 23 P4.1 14 P4.1 24 P4.2 15 P4.2 11 25 P4.3 16 P4.3 12 25-CSP ピン 名称 E3 P4.0 D2 P4.1 P4.2 E2 P4.2 P4.3 E1 P4.3 ピ ン機能の説明は以下の通 り です。 VDDD: デジ タ ル セ ク シ ョ ン用の電源。 VDDA: アナログ セ ク シ ョ ン用の電源。 VSSD、 VSSA: それぞれデジ タ ル と アナログ セ ク シ ョ ン用のグ ラ ン ド ピ ン。 VCCD: 安定化デジ タ ル電源 (1.8V ±5%) ピ ンの代替機能 それぞれのポー ト ピ ンは多機能の 1 つに割 り 当て られます。 それはアナログ I/O、 デジ タ ル ペ リ フ ェ ラル機能、 LCD ピ ン、 或いは CapSense ピ ン な どにな り 得ます。 ピ ンの割 り 当て を下表に示 し ます。 PRGIO は法的認可待ち中のブ ラ ン ド のスマー ト I/O にな る つ も り です。 ピン 28 アナログ lpcomp.in_p[0] PRGIO 代替機能 1 代替機能 2 デ ィ ープ ス リ ープ 1 デ ィ ープ ス リ ープ 2 scb[0].spi_select1:0 29 lpcomp.in_n[0] scb[0].spi_select2:0 30 lpcomp.in_p[1] scb[0].spi_select3:0 31 lpcomp.in_n[1] 32 wco_in 33 wco_out 34 srss.ext_clk:0 35 scb[1].uart_rx:0 scb[1].i2c_scl:0 scb[1].spi_mosi:1 scb[1].uart_tx:0 scb[1].i2c_sda:0 scb[1].spi_miso:1 scb[1].uart_cts:0 scb[1].spi_clk:1 scb[1].uart_rts:0 scb[1].spi_select0:1 36 37 38 39 40 41 42 tcpwm.line[2]:0 scb[0].uart_rx:1 scb[0].i2c_scl:0 scb[0].spi_mosi:1 43 44 tcpwm.line_compl[2]:0 scb[0].uart_tx:1 scb[0].i2c_sda:0 scb[0].spi_miso:1 tcpwm.line[3]:0 scb[0].uart_cts:1 scb[0].spi_clk:1 45 tcpwm.line_compl[3]:0 scb[0].uart_rts:1 scb[0].spi_select0:1 46 scb[0].spi_select1:1 47 scb[0].spi_select2:1 48 scb[0].spi_select3:1 1 2 prgio[0].io[0] tcpwm.line[4]:0 scb[1].i2c_scl:1 scb[1].spi_mosi:2 3 prgio[0].io[1] tcpwm.line_compl[4]:0 scb[1].i2c_sda:1 scb[1].spi_miso:2 4 prgio[0].io[2] scb[1].spi_clk:2 5 prgio[0].io[3] scb[1].spi_select0:2 文書番号 : 002-10633 Rev. ** ページ 8/36 PRELIMINARY ピン 6 アナログ prgio[0].io[4] 代替機能 1 tcpwm.line[0]:0 7 prgio[0].io[5] tcpwm.line_compl[0]:0 scb[1].spi_select2:1 8 prgio[0].io[6] tcpwm.line[1]:0 scb[1].spi_select3:1 9 prgio[0].io[7] tcpwm.line_compl[1]:0 12 prgio[1].io[0] tcpwm.line[0]:1 13 prgio[1].io[1] 14 prgio[1].io[2] PRGIO 代替機能 2 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト デ ィ ープ ス リ ープ 1 デ ィ ープ ス リ ープ 2 scb[1].spi_select1:1 10 scb[1].uart_rx:1 scb[1].i2c_scl:2 scb[1].spi_mosi:0 tcpwm.line_compl[0]:1 scb[1].uart_tx:1 scb[1].i2c_sda:2 scb[1].spi_miso:0 tcpwm.line[1]:1 scb[1].uart_cts:1 cpuss.swd_data scb[1].spi_clk:0 scb[1].uart_rts:1 cpuss.swd_clk 16 prgio[1].io[3] tcpwm.line_compl[1]:1 17 prgio[1].io[4] tcpwm.line[2]:1 scb[1].spi_select0:0 18 prgio[1].io[5] tcpwm.line_compl[2]:1 scb[1].spi_select2:0 19 prgio[1].io[6] tcpwm.line[3]:1 scb[1].spi_select3:0 20 prgio[1].io[7] tcpwm.line_compl[3]:1 scb[1].spi_select1:0 21 22 csd.vrefext scb[0].uart_rx:0 scb[0].i2c_scl:1 scb[0].spi_mosi:0 23 csd.cshieldpads scb[0].uart_tx:0 scb[0].i2c_sda:1 scb[0].spi_miso:0 24 csd.cmodpadd csd.cmodpads scb[0].uart_cts:0 lpcomp.comp[0]:0 scb[0].spi_clk:0 25 csd.csh_tankpadd csd.csh_tankpads scb[0].uart_rts:0 lpcomp.comp[1]:0 scb[0].spi_select0:0 文書番号 : 002-10633 Rev. ** ページ 9/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY 電源 モー ド 1: 1.8V ～ 5.5V の外部電源 以下の電源シ ス テム図は、 PSoC 4000S 用に実装 さ れた電源ピ ン セ ッ ト を示 し ます。 シ ス テムは、 ア ク テ ィ ブ モー ド で動作 するデジ タ ル回路用レギ ュ レー タ があ り ます。 アナログ レギ ュ レー タ はあ り ません。アナログ回路は VDD 入力から 直接電源供 給 さ れます。 図 3. 電源接続 VDDA VDDD VDDA VSSA モー ド 2: 1.8V ±5% の外部電源 VDDD Analog Domain こ のモー ド では、PSoC 4000S は 1.71V ～ 1.89V の外部電源か ら 電源供給 さ れます。 電源 リ ッ プルも こ の範囲に含まれている 必要がある こ と にご注意 く だ さ い。こ のモー ド で、VDD と VCCD ピ ンは互いに短絡 さ れ、 バイパス さ れます。 内部レギ ュ レー タ はフ ァ ームウ ェ ア で無効に さ れます。 Digital Domain VSSD 1.8 Volt Regulator こ のモー ド では、 PSoC 4000S は 1.8V ～ 5.5V の任意の外部電 源から 電源供給 さ れます。 こ の範囲はバ ッ テ リ 駆動動作に も 設 計 さ れます。 例えば、 チ ッ プは、 3.5V から 始ま っ てから 1.8V に低減するバ ッ テ リ シ ス テムから電源供給 さ れます。 こ のモー ド では、 PSoC 4000S の内部レギ ュ レー タ は内部ロ ジ ッ ク に電 源を供給 し 、 その出力は VCCD ピ ンに接続 さ れます。 VCCD ピ ンは外部コ ンデンサ (0.1µF; X5R セ ラ ミ ッ クかそれよ り 良い ) に よ り グ ラ ン ド にバイパス さ れ、 他のどれに も 接続 し てはいけ ません。 バイパス コ ンデンサは、VDDD と グ ラ ン ド 間に接続する必要が あ り ます。 こ の周波数範囲でのシ ス テムの標準的な実践 と し て は、1µF レ ン ジのコ ンデンサ と よ り 小 さ い コ ンデンサ ( 例えば、 0.1µF) を平行に配置 し 使用 し ま す。 こ れ ら が単に経験則で あ り 、 重要なア プ リ ケーシ ョ ンに対 し ては、 最適なバイパス を得 る ために、 設計の際には PCB レ イ アウ ト 、 リ ー ド イ ン ダ ク タ ン ス、寄生バイパス コ ンデンサを シ ミ ュ レー ト する必要があ り ます。 VCCD バイパス スキームの例を下図に示 し ます。 次の 2 つの異な る動作モー ド があ り ます。 モー ド 1 では、 供給 電圧範囲は 1.8V ～ 5.5V ( 非安定化外部電源 ; 内部レギ ュ レー タ が動作可能 ) です。 モー ド 2 では、供給電圧範囲は 1.8V ±5% ( 安定化外部電源 ; 1.71 ～ 1.89、 内部レギ ュ レー タ がバイパス さ れる ) です。 図 4. 内部レギ ュ レー タ が有効であ り ながら 1.8V ～ 5.5V の外部電源 Power supply bypass connections example 1.8V to 5.5V V DD PSoC 4000S 1.8V to 5.5V VDDA F 0.1F 0.1F V CCD 0.1F V SS 文書番号 : 002-10633 Rev. ** ページ 10/36 PRELIMINARY PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト 開発サポー ト PSoC 4000S フ ァ ミ リ には、 ユーザーの開発プ ロ セス を支援す る豊富な ド キ ュ メ ン ト 、開発ツールおよびオン ラ イ ン リ ソ ース が 用 意 さ れ て い ま す。 詳 細 に つ い て は、 www.cypress.com/go/psoc4 を ご覧 く だ さ い。 ド キュ メ ン ト ド キ ュ メ ン ト 一式が PSoC 4000S フ ァ ミ リ をサポー ト し 、ユー ザーは、疑問点に対する答え を素早 く 見つける こ と がで き ます。 重要な資料の幾つかは、 本節に リ ス ト ア ッ プ さ れています。 ソ フ ト ウ ェ ア ユーザー ガ イ ド : PSoC Creator の操作方法の手 引書。 ソ フ ト ウ ェ ア ユーザー ガ イ ド には、 PSoC Creator によ る ビル ド プ ロ セスの詳細、 PSoC Creator を用いた ソ ース制御 の使い方、 その他が記載 さ れています。 コ ンポーネ ン ト デー タ シー ト : PSoC の柔軟性によ っ て、 デバ イ スが量産に入 っ てか ら長い期間の後で も 新 し いペ リ フ ェ ラル ( コ ンポーネ ン ト ) を作成する こ と がで き ます。コ ンポーネ ン ト デー タ シー ト には、ある特定の コ ンポーネ ン ト の選択および使 用に必要な情報が、機能説明、API ド キ ュ メ ン ト 、サン プル コ ー ド 、 AC/DC 仕様を含んですべて記載 さ れています。 テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル : テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル (TRM) には、 すべての PSoC レ ジ ス タ の詳細な 説明な ど、 PSoC デバイ ス を使用する際に必要な技術的詳細が すべて記載 さ れています。TRM は、www.cypress.com/psoc4 の 「 ド キ ュ メ ン ト 」 セ ク シ ョ ンにあ り ます。 オン ラ イ ン 印刷 さ れた資料のほかに、 サイ プ レ ス PSoC フ ォ ー ラ ムによ っ て 24 時間 365 日、 世界中の他の PSoC ユーザーや PSoC の専 門家 と 連絡を と れます。 ツール 業界標準の コ ア、 プ ロ グ ラ ミ ン グ お よ び デバ ッ グ イ ン タ ー フ ェ ース を備えた PSoC 4000S フ ァ ミ リ は開発ツール エ コ シ ス テムの一部です。 革新的で使いやすい PSoC Creator IDE、 サ ポー ト さ れるサー ド パーテ ィ ーの コ ンパイ ラ、 プ ログ ラ マ、 デ バ ッ ガおよび開発キ ッ ト の最新情報については、 サイ プ レ スの ウ ェ ブサ イ ト www.cypress.com/go/psoccreator を ご覧 く だ さ い。 ア プ リ ケーシ ョ ン ノ ー ト : PSoCア プ リ ケーシ ョ ン ノ ー ト には、 PSoC の特定のア プ リ ケーシ ョ ンについて詳細な説明が記載 さ れています。 例 と し て、 ブ ラ シ レ ス DC モー タ ーの制御やオ ン チ ッ プ フ ィ ル タ リ ン グがあ り ます。 ア プ リ ケーシ ョ ン ノ ー ト には、 多 く の場合、 ア プ リ ケーシ ョ ン ノ ー ト の ド キ ュ メ ン ト に 加えてサン プル プ ロ ジ ェ ク ト が含まれています。 文書番号 : 002-10633 Rev. ** ページ 11/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY 電気的仕様 絶対最大定格 表 1. 絶対最大定格 [1] 仕様 ID# パラ メ ー タ ー 説明 Min Typ Max 単位 SID1 VDDD_ABS VSS を基準 と し たデジ タ ル電源 –0.5 – 6 SID2 VCCD_ABS VSS を基準 と し た直接デジ タ ル コ ア電 圧入力 –0.5 – 1.95 SID3 VGPIO_ABS GPIO 電圧 –0.5 – VDD+ 0.5 SID4 IGPIO_ABS GPIO 当た り の最大電流 –25 – 25 SID5 IGPIO_injection GPIO 注入電流、 VIH > VDDD の場合は Max、 VIL < VSS の場合は Min –0.5 – 0.5 BID44 ESD_HBM 静電気放電 ( 人体モデル ) 2200 – – BID45 ESD_CDM 静電気放電 ( デバイ ス帯電モデル ) 500 – – BID46 LU ラ ッ チア ッ プ時のピ ン電流 –140 – 140 詳細／条件 – – V – – mA ピ ン 毎の注入 さ れた電流 – V – mA – デバイ ス レ ベルの仕様 すべての仕様は、 特に注記 し た場合を除いて、 –40°C TA 85°C および TJ 100°C の条件で有効です。 仕様は注記 し た場合を除 いて 1.71V ～ 5.5V において有効です。 表 2. DC 仕様 標準値は 25°C で、 VDD = 3.3V 時に測定 さ れます。 仕様 ID# パ ラ メ ー タ ー 説明 Min Typ Max 単位 詳細／条件 内部的に安定化 さ れた 電源 SID53 VDD 電源供給入力電圧 1.8 – 5.5 SID255 VDD 電源供給入力電圧 (VCCD = VDD= VDDA) 1.71 – 1.89 SID54 VCCD 出力電圧 ( コ ア ロ ジ ッ ク用 ) – 1.8 – – SID55 CEFC 外部レギ ュ レー タ 電圧バイパス – 0.1 – X5R セ ラ ミ ッ ク または こ れよ り 良質のも の SID56 CEXC 電源供給バイパス コ ンデンサ – 1 – X5R セ ラ ミ ッ ク または こ れよ り 良質のも の 2 – – V µF 内部的に安定化 さ れな い電源 ア ク テ ィ ブ モー ド 、 VDD = 1.8V ～ 5.5V。 標準値は 25°C、 VDD = 3.3V で測定 SID10 IDD5 フ ラ ッ シ ュから 実行 ； CPU 速度が 6MHz – SID16 IDD8 フ ラ ッ シ ュから 実行；CPU 速度が 24MHz – 5.6 – SID19 IDD11 フ ラ ッ シ ュから 実行；CPU 速度が 48MHz – 10.4 – – mA – ス リ ープ モー ド 、 VDDD = 1.8V ～ 5.5V ( レギ ュ レー タ が有効 ) SID22 IDD17 I2C ウ ェ イ ク ア ッ プ、 WDT、 および コ ン パレー タ が有効。 – 1.1 – SID25 IDD20 I2C ウ ェ イ ク ア ッ プ ； WDT および コ ンパ レー タ が有効。 – 3.1 – mA 6MHz 12MHz 注: 1. 表 1 に記載 さ れてい る絶対最大条件を超えて使用する と 、 デバイ スに恒久的なダ メ ージ を与え る可能性があ り ます。 長時間にわた っ て絶対最大条件下に置 く と 、 デバイ スの信頼性に影響を与え る可能性があ り ます。 最大保管温度は JEDEC 標準 「JESD22-A103、 High Temperature Storage Life」 に準拠 し た 150°C です。 絶 対最大条件以内で使用 し ている場合で も 、 標準的な動作条件を超え る と 、 デバイ スが仕様に従 っ て動作 し ない可能性があ り ます。 文書番号 : 002-10633 Rev. ** ページ 12/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY 表 2. DC 仕様 ( 続き ) 標準値は 25°C で、 VDD = 3.3V 時に測定 さ れます。 仕様 ID# パラ メ ー タ ー 説明 Min Typ Max 単位 詳細／条件 ス リ ープ モー ド 、 VDDD = 1.71V ～ 1.89V ( レギ ュ レー タ バイパス ) SID28 IDD23 I2C ウ ェ イ ク ア ッ プ、 WDT、 お よび コ ン パレー タ が有効。 – 1.1 – mA 6MHz SID28A IDD23A I2C ウ ェ イ ク ア ッ プ、 WDT、 お よび コ ン パレー タ が有効。 – 3.1 – mA 12MHz – 2.5 – µA – – 2.5 – µA – デ ィ ープ ス リ ープ モー ド 、 VDD = 1.8V ～ 3.6V ( レギ ュ レー タ が有効 ) SID31 IDD26 I2C ウ ェ イ ク ア ッ プ と WDT が有効 デ ィ ープ ス リ ープ モー ド 、 VDD = 3.6V ～ 5.5V ( レギ ュ レー タ が有効 ) SID34 IDD29 I2C ウ ェ イ ク ア ッ プ と WDT が有効 デ ィ ープ ス リ ープ モー ド 、 VDD = VCCD = 1.71V ～ 1.89V ( レギ ュ レー タ が有効 ) SID37 IDD32 I2C ウ ェ イ ク ア ッ プ と WDT が有効 – 2.5 – µA – XRES がアサー ト さ れている時の供給 電流 – 2 5 mA – XRES 電流 SID307 IDD_XR 表 3. AC 仕様 仕様 ID# パラ メ ー タ ー 説明 Min Typ Max 単位 DC – 48 MHz SID48 FCPU CPU 周波数 SID49[3] TSLEEP ス リ ープ モー ド から の復帰時間 – 0 – SID50[3] TDEEPSLEEP デ ィ ープ ス リ ープ モー ド から の復 帰時間 – 35 – 詳細／条件 1.71 VDD 5.5 µs 注: 2. 特性評価で保証 さ れています。 文書番号 : 002-10633 Rev. ** ページ 13/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY GPIO 表 4. GPIO の DC 仕様 仕様 ID# パラ メ ー タ ー 説明 Min Typ Max 単位 詳細／条件 SID57 VIH[3] 入力電圧の HIGH 閾値 0.7 VDDD – – CMOS 入力 SID58 VIL 入力電圧の LOW 閾値 – – 0.3 VDDD CMOS 入力 SID241 VIH[3] LVTTL 入力、 VDDD < 2.7V 0.7 VDDD – – – SID242 VIL LVTTL 入力、 VDDD < 2.7V – – 0.3 VDDD – SID243 VIH[3] LVTTL 入力、 VDDD 2.7V 2.0 – – SID244 VIL LVTTL 入力、 VDDD 2.7V – – 0.8 SID59 VOH 出力 HIGH 電圧 VDDD–0.6 – – VDDD = 3V の時、 IOH = 4mA SID60 VOH 出力 HIGH 電圧 VDDD–0.5 – – VDDD = 1.8V の時、IOH = 1mA – V – SID61 VOL 出力 LOW 電圧 – – 0.6 VDDD = 1.8V の時、IOL = 4mA SID62 VOL 出力 LOW 電圧 – – 0.6 VDDD = 3V の時、IOL = 10mA SID62A VOL 出力 LOW 電圧 – – 0.4 VDDD= 3V の時、 IOL = 3mA SID63 RPULLUP プルア ッ プ抵抗 3.5 5.6 8.5 SID64 RPULLDOWN プルダウン抵抗 3.5 5.6 8.5 SID65 IIL 入力 リ ー ク電流 ( 絶対値 ) – – 2 nA SID66 CIN 入力寄生容量 – – 7 pF [4] VHYSTTL 入力 ヒ ス テ リ シス LVTTL 25 40 – [4] SID68 VHYSCMOS 入力 ヒ ス テ リ シス CMOS 0.05 × VDDD – – mV VDD < 4.5V SID68A[4] VHYSCMOS5V5 入力 ヒ ス テ リ シス CMOS 200 – – VDD > 4.5V SID69[4] IDIODE 保護ダ イ オー ド を通 っ て VDD ／ VSS に流れる電流 – – 100 µA – SID69A[4] ITOT_GPIO チ ッ プ の ソ ー ス ま たは シ ン ク 電 流の合計最大値 – – 200 mA – 説明 Min Typ Max 単位 高速ス ト ロ ン グ モ ー ド での立 ち 上が り 時間 2 – 12 SID67 – kΩ – 25°C、 VDDD = 3.0V – VDDD 2.7V 表 5. GPIO AC 仕様 ( 特性評価で保証 ) 仕様 ID# SID70 パラ メ ー タ ー TRISEF 詳細／条件 3.3V VDDD、 Cload = 25pF ns SID71 TFALLF 高速ス ト ロ ン グ モ ー ド での立 ち 下が り 時間 2 – 12 SID72 TRISES 低速ス ト ロ ン グ モ ー ド での立 ち 上が り 時間 10 – 60 – 3.3V VDDD、 Cload = 25pF SID73 TFALLS 低速ス ト ロ ン グ モ ー ド での立 ち 下が り 時間 10 – 60 – 3.3V VDDD、 Cload = 25pF 3.3V VDDD、 Cload = 25pF 注: 3. VIH は VDDD + 0.2V を超え てはいけません。 4. 特性評価で保証 さ れています。 文書番号 : 002-10633 Rev. ** ページ 14/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY 表 5. GPIO AC 仕様 ( 特性評価で保証 ) ( 続き ) 仕様 ID# パラ メ ー タ ー 説明 Min Typ Max 単位 詳細／条件 SID74 FGPIOUT1 GPIO FOUT; 3.3V VDDD 5.5V 高速ス ト ロ ング モー ド – – 33 90/10%、 負荷 25pF、 デ ュ ーテ ィ 比 60/40 SID75 FGPIOUT2 GPIO FOUT; 1.71V VDDD 3.3V 高速ス ト ロ ング モー ド – – 16.7 90/10%、 負荷 25pF、 デ ュ ーテ ィ 比 60/40 SID76 FGPIOUT3 GPIO FOUT; 3.3V VDDD 5.5V 低速ス ト ロ ング モー ド – – 7 SID245 FGPIOUT4 GPIO FOUT; 1.71V VDDD 3.3V 低速ス ト ロ ング モー ド – – 3.5 90/10%, 負荷 25pF、 デ ュ ーテ ィ 比 60/40 SID246 FGPIOIN GPIO の入力動作の周波数 ； 1.71V VDDD 5.5V – – 48 90/10% VIO Typ Max MHz 90/10%、 負荷 25pF、 デ ュ ーテ ィ 比 60/40 XRES 表 6. XRES の DC 仕様 仕様 ID# パラ メ ー タ ー 説明 Min 単位 詳細／条件 SID77 VIH 入力電圧の HIGH 閾値 0.7VDDD – – SID78 VIL 入力電圧の LOW 閾値 – – 0.3 VDDD SID79 RPULLUP プルア ッ プ抵抗 3.5 5.6 8.5 k – SID80 CIN 入力寄生容量 – – 7 pF – SID81[5] VHYSXRES 入力 ヒ ス テ リ シ ス電圧 – 100 – mV VDD > 4.5V 時の標準 ヒ ス テ リ シス電圧が200mV SID82 IDIODE 保護ダ イ オー ド を通っ て VDD ／ VSS に流れる電流 – – 100 µA 説明 Min Typ Max V CMOS 入力 表 7. XRES の AC 仕様 仕様 ID# 単位 詳細／条件 SID83[5] パラ メ ー タ ー TRESETWIDTH リ セ ッ ト パルス幅 1 – – µs – BID194[5] TRESETWAKE リ セ ッ ト 解除時か ら のウ ェ イ ク ア ッ プ時間 – – 2.2 ms – 注: 5. 特性評価で保証 さ れています。 文書番号 : 002-10633 Rev. ** ページ 15/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY アナ ロ グ ペ リ フ ェ ラ ル 表 8. コ ンパレー タ の DC 仕様 仕様 ID# パラ メ ー タ ー 説明 単位 詳細／条件 Min Typ Max SID84 VOFFSET1 入力オ フ セ ッ ト 電圧 ( 工場出荷時調整 ) – – ±10 SID85 VOFFSET2 入力オ フ セ ッ ト 電圧 ( 合わせ込み調整 ) – – ±4 SID86 VHYST 有効時の ヒ ス テ リ シス – 10 35 – SID87 VICM1 通常モー ド 入力同相電圧 0 – VDDD-0.1 モー ド 1 および モー ド 2 SID247 VICM2 低消費電力モー ド 入力同相電圧 0 – VDDD SID247A VICM3 超低消費電力モー ド 入力同相電圧 0 – VDDD-1.15 SID88 CMRR 同相信号除去比 50 – – SID88A CMRR 同相信号除去比 42 – – SID89 ICMP1 ブ ロ ッ ク 電流、 通常モー ド – – 400 SID248 ICMP2 ブ ロ ッ ク 電流、 低消費電力モー ド – – 100 SID259 ICMP3 ブ ロ ッ ク 電流、 超低消費電力モー ド – 6 28 SID90 ZCMP コ ンパレー タ の DC 入力イ ン ピーダ ン ス 35 – – – – mV – V –40°C で VDDD ≥ 2.2V VDDD ≥ 2.7V dB VDDD ≤ 2.7V – – µA –40°C で VDDD ≥ 2.2V MΩ – 表 9. コ ンパレー タ の AC 仕様 仕様 ID# パラ メ ー タ ー 説明 Min Typ Max SID91 TRESP1 応答時間、 通常モー ド 、 50mV オーバー ド ラ イ ブ – 38 110 SID258 TRESP2 応答時間、 低消費電力モー ド 、 50mV オーバー ド ラ イ ブ – 70 200 SID92 TRESP3 応答時間、超低消費電力モー ド 、200mV オーバー ド ラ イ ブ – 2.3 15 文書番号 : 002-10633 Rev. ** 単位 ns µs 詳細／条件 – – –40°C で VDDD ≥ 2.2V ページ 16/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY CSD 表 10. CSD および IDAC 仕様 仕様 ID# SYS.PER#3 パラ メ ー タ ー VDD_RIPPLE 説明 Min Typ Max 詳細／条件 10MHz での DC 電源の最大許容 リ ッ プル – – ±50 VDD > 2V ( リ ッ プルあ り )、 TA = 25°C、 感度 = 0.1pF SYS.PER#16 VDD_RIPPLE_1.8 10MHz での DC 電源の最大許容 リ ッ プル – – ±25 VDD > 1.75V ( リ ッ プルあ り )、 TA = 25°C、 寄生容量 (CP) < 20pF、 感度 ≥ 0.4pF SID.CSD.BLK ICSD 最大ブ ロ ッ ク電流 – – 1700 コ ン パ レ ー タ と 基準電圧 付き IDAC 毎のブ ロ ッ ク 電 流 SID.CSD#15 VREF CSD および コ ンパレー タ 用の基準電圧 0.6 1.2 SID.CSD#15 A VREF_EXT CSD および コ ンパレー タ 用の外部基準 電圧 0.6 SID.CSD#16 IDAC1IDD IDAC1 (7 ビ ッ ト ) ブ ロ ッ ク電流 SID.CSD#17 IDAC2IDD IDAC2 (7 ビ ッ ト ) ブ ロ ッ ク電流 SID308 VCSD SID308A VCOMPIDAC SID309 IDAC1DNL DNL –1 – SID310 IDAC1INL INL –3 – – – VDDA - 0.6 VDDA - 0.06 または 4.4 ( い ずれか低い方 ) VDDA - 0.6 VDDA - 0.06 または 4.4 ( い ずれか低い方 ) 1500 – – 1500 動作電圧の範囲 1.71 – 5.5 IDAC の準拠の電圧範囲 0.6 – 1.8V ±5% または 1.8V ～ 5.5V VDDA –0.6 VDDA - 0.06 または 4.4 ( いずれか低い方 ) 1 3 SID311 IDAC2DNL DNL –1 – 1 SID312 IDAC2INL INL –3 – 3 SID313 SNR 信号対 ノ イ ズ比 ( 特性評価上保証 ) 5 – – SID314 IDAC1CRT1 低域での IDAC1 (7 ビ ッ ト ) の出力電圧 4.2 – 5.2 LSB = 37.5nA typ. SID314A IDAC1CRT2 中域での IDAC1 (7 ビ ッ ト ) の出力電圧 34 – 41 LSB = 300nA typ. SID314B IDAC1CRT3 高域での IDAC1 (7 ビ ッ ト ) の出力電圧 275 – 330 LSB = 2.4µA typ. SID314C IDAC1CRT12 低域での IDAC1 (7 ビ ッ ト ) の出力電圧、 2X モー ド 8 – 10.5 LSB = 37.5nA typ、 2X モー ド 時の出力 SID314D IDAC1CRT22 中域での IDAC1 (7 ビ ッ ト ) の出力電圧、 2X モー ド 69 – 82 LSB = 300nA typ、 2X モー ド 時の出力 SID314E IDAC1CRT32 高域での IDAC1 (7 ビ ッ ト ) の出力電圧、 2X モー ド 540 – 660 SID315 IDAC2CRT1 低域での IDAC2 (7 ビ ッ ト ) の出力電流 4.2 – 5.2 LSB = 2.4µA typ、 2X モー ド 時の出力 LSB = 37.5nA typ. SID315A IDAC2CRT2 中域での IDAC2 (7 ビ ッ ト ) の出力電圧 34 – 41 LSB = 300nA typ. 静電容量範囲が 5 ～ 200pF で、 感度 = 0.1pF。 すべてのユースケース。 VDDA > 2V SID315B IDAC2CRT3 高域での IDAC2 (7 ビ ッ ト ) の出力電流 275 – 330 LSB = 2.4µA typ. SID315C IDAC2CRT12 低域での IDAC2 (7 ビ ッ ト ) の出力電圧、 2X モー ド 8 – 10.5 LSB = 37.5nA typ、 2X モー ド 時の出力 SID315D IDAC2CRT22 中域での IDAC2 (7 ビ ッ ト ) の出力電圧、 2X モー ド 69 – 82 LSB = 300nA typ、 2X モー ド 時の出力 SID315E IDAC2CRT32 高域での IDAC2 (7 ビ ッ ト ) の出力電圧、 2X モー ド 540 – 660 SID315F IDAC3CRT13 低域での8 ビ ッ ト モー ド IDACの出力電流 8 – 10.5 LSB = 2.4µA typ、 2X モー ド 時の出力 LSB = 37.5nA typ. 文書番号 : 002-10633 Rev. ** ページ 17/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY 表 10. CSD および IDAC 仕様 ( 続き ) 仕様 ID# SID315G パラ メ ー タ ー IDAC3CRT23 説明 Min Typ Max 中域での8 ビ ッ ト モー ド IDACの出力電流 69 – 82 詳細／条件 LSB = 300nA typ. SID315H IDAC3CRT33 高域での8 ビ ッ ト モー ド IDACの出力電流 540 – 660 LSB = 2.4µA typ. SID320 IDACOFFSET すべてのゼロ入力 – – 1 SID321 IDACGAIN フ ルスケール エ ラ ーから オ フ セ ッ ト エ ラ ーを差 し 引いた後の値 – – ±10 – – 9.2 LSB = 37.5nA typ. – – 4.6 LSB = 300nA typ. – – 2.3 LSB = 2.4µA typ. SID322 SID322A SID322B IDACMISMATCH1 低モー ド での IDAC1 と IDAC2 の不一致 IDACMISMATCH2 中モー ド での IDAC1 と IDAC2 の不一致 IDACMISMATCH3 高モー ド での IDAC1 と IDAC2 の不一致 極性はソ ース または シ ン ク電流によ り 設定 SID323 IDACSET8 8 ビ ッ ト IDAC の 0.5 LSB に達する ま での 整定時間 – – 10 フルスケール遷移。 外部負荷な し SID324 IDACSET7 7 ビ ッ ト IDAC の 0.5 LSB に達する ま での 整定時間 – – 10 フルスケール遷移。 外部負荷な し SID325 CMOD モ ジ ュ レー タ の外部コ ンデンサ – 2.2 – 5V 定格、 X7R または NP0 コ ンデンサ 表 11. 10 ビ ッ ト CapSense ADC 仕様 仕様 ID# パラ メ ー タ ー 説明 Min Typ Max 単位 詳細／条件 SIDA94 A_RES 分解能 – – 10 ビ ッ ト ミ リ 秒毎に論理 レ ベル を 自動的に ゼ ロ 化 さ れ る必要がある SIDA95 A_CHNLS_S チ ャ ネル数－シ ングル エ ン ド – – 16 AMUX バス に よ り 定義 さ れる – SIDA97 A-MONO 単調増加性 – – SIDA98 A_GAINERR ゲ イ ン誤差 – – 未定 有 % SIDA99 A_OFFSET 入力オ フ セ ッ ト 電圧 – – 未定 mV SIDA100 A_ISAR 消費電流 – – mA SIDA101 A_VINS 入力電圧範囲 – シ ングル エ ン ド SIDA103 A_INRES k SIDA104 A_INCAP SIDA106 A_PSRR 電源電圧変動除去比 SIDA107 A_TACQ サン プル取得時間 SIDA108 A_CONV8 SIDA108A VSSA – 未定 VDDA 入力抵抗 – 2.2 – 入力寄生容量 – 20 – pF 未定 – – – dB 1 – µs 変換速度 = Fhclk/(2^(N+2)) での 8 ビ ッ ト 分解能の変換時間。 ク ロ ッ ク 周波数 = 48MHz。 – – 21.3 µs 取得時間を含ま ない。 取得時間含む と 44.8ksps に相当。 A_CONV10 変換速度 = Fhclk/(2^(N+2)) での10 ビ ッ ト 分解能の変換時間。 ク ロ ッ ク 周波数 = 48MHz。 – – 85.3 µs 取得時間を含ま ない。 取得時間含む と 11.6ksps に相当 SIDA109 A_SND 信号対 ノ イ ズおよび歪み比 (SINAD) – – dB エ イ リ ア シ ング無 し の入力帯域幅 未定 – – 22.4 kHz 8 ビ ッ ト 分解能 – 2 LSB VREF = 2.4V 以上 – 1 LSB SIDA110 A_BW SIDA111 A_INL 積分非直線性。 1ksps – SIDA112 A_DNL 微分非直線性。 1ksps – 文書番号 : 002-10633 Rev. ** V ページ 18/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY デジ タ ル ペ リ フ ェ ラ ル タ イ マー／カ ウン タ ー／パルス幅変調器 (TCPWM) 表 12. TCPWM 仕様 仕様 ID SID.TCPWM.1 パラ メ ー タ ー 説明 ITCPWM1 3MHz でのブ ロ ッ ク消費電流 SID.TCPWM.2 ITCPWM2 SID.TCPWM.2A ITCPWM3 Min – Typ – Max 45 単位 詳細／条件 すべてのモー ド (TCPWM) 12MHz でのブ ロ ッ ク 消費電流 – – 155 μA すべてのモー ド (TCPWM) 48MHz でのブ ロ ッ ク 消費電流 – – 650 – – Fc すべてのモー ド (TCPWM) Fc max = CLK_SYS 最大値 = 48MHz SID.TCPWM.3 TCPWMFREQ 動作周波数 SID.TCPWM.4 TPWMENEXT 入力 ト リ ガーのパルス幅 2/Fc – – すべての ト リ ガー イ ベン ト [6] SID.TCPWM.5 TPWMEXT 出力 ト リ ガーのパルス幅 2/Fc – – オーバー フ ロ ー、 ア ン ダー フ ローおよび CC ( カ ウン タ ー= 比較値 ) 出力の最小幅 SID.TCPWM.5A TCRES カ ウン タ ーの分解能 1/Fc – – SID.TCPWM.5B PWMRES PWM 分解能 1/Fc – – PWM 出力の最小パルス幅 SID.TCPWM.5C QRES 直交位相入力分解能 1/Fc – – 直交位相入力同士間の最小 パルス幅 MHz ns 逐次カ ウン ト 間の最小時間 I2C 表 13. 固定 I2C の DC 仕様 [7] 仕様 ID SID149 SID151 パラ メ ー タ ー 説明 II2C1 100kHz でのブ ロ ッ ク 消費電流 II2C2 400kHz でのブ ロ ッ ク 消費電流 II2C3 1Mbps でのブ ロ ッ ク消費電流 SID152 II2C4 SID150 I2C がデ ィ ープ ス リ ープ モー ド で 有効の場合 Min Typ Max – – 50 – – 135 – – 310 – – 1.4 単位 詳細／条件 – µA – – 表 14. 固定 I2C の AC 仕様 [7] 仕様 ID SID153 パラ メ ー タ ー FI2C1 ビ ッ ト レー ト 説明 Min Typ Max – – 1 単位 Msps 詳細／条件 – 注: 6. 選択 し た動作モー ド に よ っ て、 ト リ ガー イ ベ ン ト はス ト ッ プ、 ス タ ー ト 、 リ ロー ド 、 カ ウ ン ト 、 キ ャ プ チ ャ 、 ま たはキルのいずれかです。 7. 特性評価で保証 さ れています。 文書番号 : 002-10633 Rev. ** ページ 19/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY 表 15. SPI の DC 仕様 [8] 仕様 ID パラ メ ー タ ー 説明 Min Typ Max SID163 ISPI1 1M ビ ッ ト /秒時のブ ロ ッ ク消費電流 – – 360 SID164 ISPI2 4M ビ ッ ト /秒時のブ ロ ッ ク消費電流 – – 560 SID165 ISPI3 8M ビ ッ ト /秒時のブ ロ ッ ク消費電流 – – 600 説明 Min Typ Max SPI 動作周波数 ( マス タ ー ; 6X オー バーサン プ リ ング ) – – 8 単位 詳細／条件 µA – – – 表 16. SPI の AC 仕様 [8] 仕様 ID SID166 パラ メ ー タ ー FSPI 単位 詳細／条件 MHz SID166 固定 SPI マス タ ー モー ド の AC 仕様 SID167 TDMO SClock駆動エ ッ ジから のMOSI有効 期間 – – 15 SID168 TDSI SClock キ ャ プ チ ャ エ ッ ジ ま で の MISO 有効期間 20 – – SID169 THMO 前の MOSI デー タ ホール ド 時間 0 – – ス レーブ キ ャ プ チ ャ エ ッ ジ を参照 – – ns フ ル ク ロ ッ ク、 MISO の 遅いサン プ リ ング 固定 SPI ス レーブ モー ド の AC 仕様 SID170 TDMI Sclock キ ャ プ チ ャ エ ッ ジ ま で の MOSI 有効期間 40 – – SID171 TDSO Sclock 駆動エ ッ ジから の MISO 有効 期間 – – 42 + 3*Tcpu SID171A TDSO_EXT 外部 ク ロ ッ ク モー ド での Sclock 駆 動エ ッ ジから の MISO 有効期間 – – 48 – SID172 THSO 前の MISO デー タ ホール ド 時間 0 – – – SID172A TSSELSSCK SSEL 有効か ら最初の SCK 有効エ ッ ジ ま での時間 – – 100 ns ns TCPU = 1/FCPU – 表 17. UART の DC 仕様 [8] 仕様 ID パラ メ ー タ ー 説明 Min Typ Max 単位 詳細／条件 SID160 IUART1 100K ビ ッ ト / 秒でのブ ロ ッ ク 消費電流 – – 55 µA – SID161 IUART2 1000K ビ ッ ト / 秒でのブ ロ ッ ク消費電流 – – 312 µA – Min Typ Max 単位 詳細／条件 – – 1 Mbps – 表 18. UART の AC 仕様 [8] 仕様 ID SID162 パラ メ ー タ ー FUART 説明 ビ ッ ト レー ト 注: 8. 特性評価で保証 さ れています。 文書番号 : 002-10633 Rev. ** ページ 20/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY 表 19. LCD 直接駆動の DC 仕様 [9] 仕様 ID パラ メ ー タ ー 説明 Min SID154 ILCDLOW 低電力モー ド での動作電流 – SID155 CLCDCAP セグ メ ン ト ／ コ モ ン ド ラ イバー 当た り の LCD 静電容量 – SID156 LCDOFFSET 長時間セグ メ ン ト オ フ セ ッ ト – SID157 ILCDOP1 LCD シス テム動作電流 Vbias = 5V – LCD シス テム動作電流 Vbias = 3.3V – SID158 ILCDOP2 Typ Max 単位 詳細／条件 5 – µA Hz での 16 4 の小 さ いセグ メ ン ト デ ィ スプ レ イ 500 5000 pF – 20 – mV – 2 – 32 4 セグ メ ン ト 、 50Hz、 25°C mA 32 4 セグ メ ン ト 、 50Hz、 25 °C 4 セグ メ ン ト 、 50Hz、 25 °C 2 – Min Typ Max 単位 詳細／条件 10 50 150 Hz – 表 20. LCD 直接駆動の AC 仕様 [9] 仕様 ID SID159 パラ メ ー タ ー FLCD 説明 LCD フ レーム レー ト 注: 9. 特性評価で保証 さ れています。 文書番号 : 002-10633 Rev. ** ページ 21/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY メモリ 表 21. フ ラ ッ シ ュの DC 仕様 仕様 ID SID173 パラ メ ー タ ー VPE 説明 消去およびプ ログ ラ ム電圧 Min Typ Max 単位 詳細／条件 1.71 – 5.5 V – Min Typ 表 22. フ ラ ッ シ ュ AC 仕様 仕様 ID パラ メ ー タ ー 説明 SID174 TROWWRITE[10] Row ( ブ ロ ッ ク ) 書き込み時間 ( 消去＋書き込み ) SID175 TROWERASE[10] Row 消去時間 SID176 TROWPROGRAM[10] 消去後の Row プ ログ ラ ム時間 [10] Max 単位 詳細／条件 Row ( ブ ロ ッ ク ) = 128 バイ ト – – 20 – – 13 – – 7 – – – ms バル ク消去時間 (32KB) – – 35 [11] TDEVPROG[10] デバイ ス プ ログ ラ ム合計時間 – – 7 秒 – [11] SID181 FEND フ ラ ッ シ ュ書き替え耐性 100K – – サイ ク ル – SID182[11] FRET フ ラ ッ シ ュのデー タ 保持期間。 TA 55°C、 プ ログ ラ ム／消去 サイ クル = 10 万回 20 – – フ ラ ッ シ ュのデー タ 保持期間。 TA 85°C、 プ ログ ラ ム／消去 サイ クル = 1 万回 10 – – – SID178 SID180 TBULKERASE SID182A[11] – – 年 SID256 TWS48 48MHzでのウ ェ イ ト ス テー ト の数 2 – – フ ラ ッ シ ュからのCPU実行 SID257 TWS24 24MHz でのウ ェ イ ト ス テー ト の数 1 – – フ ラ ッ シ ュからのCPU実行 シ ス テム リ ソ ース パワーオ ン リ セ ッ ト （POR） 表 23. パワーオ ン リ セ ッ ト (PRES) 仕様 ID パラ メ ー タ ー 説明 SID.CLK#6 SR_POWER_UP 電源電圧スルー レー ト SID185[11] VRISEIPOR [11] VFALLIPOR SID186 Min Typ Max 単位 詳細／条件 1 – 67 V/ms 立ち上が り ト リ ッ プ電圧 0.80 – 1.5 V 立ち下が り ト リ ッ プ電圧 0.70 – 1.4 説明 Min Typ Max 単位 詳細／条件 V – 電源投入時 – – 表 24. VCCD の電圧低下検出 (BOD) 仕様 ID パラ メ ー タ ー SID190[11] VFALLPPOR ア ク テ ィ ブ モー ド と ス リ ープ モー ド での BOD ト リ ッ プ電圧 1.48 – 1.62 SID192[11] VFALLDPSLP デ ィ ープ ス リ ープ モー ド での BOD ト リ ッ プ電圧 1.11 – 1.5 – 注: 10. フ ラ ッ シ ュ メ モ リ に書き込むには最大 20 ミ リ 秒かか り ます。 こ の間、 デバイ ス を リ セ ッ ト し ないで く だ さ い。 デバイ ス を リ セ ッ ト する と 、 フ ラ ッ シ ュ メ モ リ の 動作は中断 さ れ、 正常に完了 し た こ と を保証 さ れません。 リ セ ッ ト ソ ースは XRES ピ ン、 ソ フ ト ウ ェ ア リ セ ッ ト 、 CPU のロ ッ ク ア ッ プ状態 と 特権違反、 不適切 な電源レ ベル、 ウ ォ ッ チ ド ッ グ を含みます。 こ れ ら が誤 っ て活性化 さ れない こ と を確認 し て く だ さ い。 11. 特性評価で保証 さ れています。 文書番号 : 002-10633 Rev. ** ページ 22/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY SWD イ ン タ ー フ ェ ース 表 25. SWD イ ン タ ー フ ェ ースの仕様 仕様 ID パラ メ ー タ ー SID213 F_SWDCLK1 説明 Min Typ Max – – 14 3.3V VDD 5.5V 単位 MHz – 7 SWDCLK は CPU ク ロ ッ ク 周波数の 1/3 以下 T_SWDI_SETUP T = 1/f SWDCLK 0.25*T – – – T_SWDI_HOLD 0.25*T – – T_SWDO_VALID T = 1/f SWDCLK – – 0.5*T T_SWDO_HOLD T = 1/f SWDCLK 1 – – Min Typ Max 単位 詳細／条件 48MHz での IMO 動作電流 – – 250 µA – 24MHz での IMO 動作電流 – – 180 µA – 説明 Min Typ Max 単位 詳細／条件 F_SWDCLK2 SID215[12] SID216 [12] SID217 SID217A [12] SWDCLK は CPU ク ロ ッ ク 周波数の 1/3 以下 – SID214 [12] 詳細／条件 1.71V VDD 3.3V T = 1/f SWDCLK ns – – – 内部主発振器 表 26. IMO の DC 仕様 ( 設計評価上保証 ) 仕様 ID パラ メ ー タ ー SID218 IIMO1 SID219 IIMO2 説明 表 27. IMO の AC 仕様 仕様 ID パラ メ ー タ ー SID223 FIMOTOL1 24MHz、 32MHz および 48MHz で の周波数誤差 ( ト リ ム済み ) – – ±2 % SID226 TSTARTIMO IMO 起動時間 – – 7 µs – SID228 TJITRMSIMO2 24MHz での RMS ジ ッ タ – 145 – ps – Min Typ Max 単位 詳細／条件 – 0.3 1.05 µA – Min Typ Max 単位 詳細／条件 – 2 ms – 内部低速発振器 表 28. ILO の DC 仕様 ( 設計評価上保証 ) 仕様 ID SID231[12] パラ メ ー タ ー IILO1 説明 ILO 動作電流 表 29. ILO の AC 仕様 仕様 ID パラ メ ー タ ー 説明 SID234[12] TSTARTILO1 SID236[12] TILODUTY ILO 起動時間 – ILO のデ ュ ーテ ィ 比 40 50 60 % – SID237 ILO 周波数範囲 20 40 80 kHz – FILOTRIM1 注: 12. 特性評価で保証 さ れています。 文書番号 : 002-10633 Rev. ** ページ 23/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY 表 30. 時計用水晶発振器 (WCO) 仕様 仕様 ID# SID398 SID399 パラ メ ー タ ー 説明 FWCO 水晶発振器周波数 FTOL 周波数許容誤差 Min Typ – 32.768 – 単位 kHz – 50 250 ppm Max 詳細／条件 20ppm の水晶発振器 SID400 ESR 等価直列抵抗 – 50 – kΩ SID401 PD 駆動レ ベル – – 1 µW SID402 TSTART 起動時間 – – 500 ms SID403 CL 水晶の負荷容量 6 – 12.5 pF SID404 C0 水晶の並列容量 – 1.35 – pF SID405 IWCO1 動作電流 ( 大消費電力モー ド ) – – 8 µA SID406 IWCO2 動作電流 ( 低消費電力モー ド ) – – 1 µA Min Typ Max 単位 詳細／条件 表 31. 外部 ク ロ ッ ク仕様 仕様 ID パラ メ ー タ ー 説明 SID305[13] ExtClkFreq 外部 ク ロ ッ ク入力周波数 0 – 48 MHz – [13] ExtClkDuty デ ュ ーテ ィ 比 ； VDD/2 で測定 45 – 55 % – 説明 Min Typ Max 単位 詳細／条件 シス テム ク ロ ッ ク ソ ースの切 り 替え 時間 3 – 4 周期 – Min Typ Max – – 1.6 単位 ns SID306 表 32. ブ ロ ッ ク仕様 仕様 ID パラ メ ー タ ー SID262[13] TCLKSWITCH 表 33. PRGIO パススルー時間 ( バイパス モー ド での遅延 ) 仕様 ID# パラ メ ー タ ー 説明 SID252 PRG_BYPASS バイパス モー ド での PRGIO によ る最 大遅延時間 詳細／条件 PRGIO は法的認可待 ち 中の ブ ラ ン ド の ス マ ー ト I/O にな る。 注: 13. 特性評価で保証 さ れています。 文書番号 : 002-10633 Rev. ** ページ 24/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY 注文情報 PSoC 4000S の製品番号 と 特長は下表の通 り です。 CPU の最大速度 (MHz) フ ラ ッ シ ュ (KB) SRAM (K バイ ト ) オペア ン プ (CTBm) CSD 12 ビ ッ ト SAR ADC LP コ ンパレー タ TCPWM ブ ロ ッ ク SCB ブ ロ ッ ク PRGIO ピ ン ( スマー ト I/O) GPIO 25WLCSP (0.35mm ピ ッ チ ) 24 ピ ン QFN 32 ピ ン QFN 48 ピ ン TQFP 4024 4025 4045 パ ッ ケージ CY8C4024FNI-S402 24 16 2 0 0 0 2 5 2 8 21 ✔ – – – CY8C4024LQI-S401 24 16 2 0 0 0 2 5 2 8 19 – ✔ – – CY8C4024LQI-S402 24 16 2 0 0 0 2 5 2 16 27 – – ✔ – CY8C4024AZI-S403 24 16 2 0 0 0 2 5 2 16 36 – – – ✔ CY8C4024FNI-S412 24 16 2 0 1 0 2 5 2 8 21 ✔ – – – CY8C4024LQI-S411 24 16 2 0 1 0 2 5 2 8 19 – ✔ – – CY8C4024LQI-S412 24 16 2 0 1 0 2 5 2 16 27 – – ✔ – CY8C4024AZI-S413 24 16 2 0 1 0 2 5 2 16 36 – – – ✔ CY8C4025FNI-S402 24 32 4 0 0 0 2 5 2 8 21 ✔ – – – CY8C4025LQI-S401 24 32 4 0 0 0 2 5 2 8 19 – ✔ – – CY8C4025LQI-S402 24 32 4 0 0 0 2 5 2 16 27 – – ✔ – MPN カテゴ リ 特長 CY8C4025AZI-S403 24 32 4 0 0 0 2 5 2 16 36 – – – ✔ CY8C4025FNI-S412 24 32 4 0 1 0 2 5 2 8 21 ✔ – – – CY8C4025LQI-S411 24 32 4 0 1 0 2 5 2 8 19 – ✔ – – CY8C4025LQI-S412 24 32 4 0 1 0 2 5 2 16 27 – – ✔ – CY8C4025AZI-S413 24 32 4 0 1 0 2 5 2 16 36 – – – ✔ CY8C4045FNI-S412 48 32 4 0 1 0 2 5 2 8 21 ✔ – – – CY8C4045LQI-S411 48 32 4 0 1 0 2 5 2 8 19 – ✔ – – CY8C4045LQI-S412 48 32 4 0 1 0 2 5 2 16 27 – – ✔ – CY8C4045AZI-S413 48 32 4 0 1 0 2 5 2 16 36 – – – ✔ 上記の表に使用 さ れる命名法は次の製品番号の命名規則に基づいています。 文字列 CY8C 説明 サイ プ レ スの接頭辞 4 値 意味 アーキテ ク チ ャ 4 PSoC 4 A ファミ リ 0 B CPU 速度 2 4000 フ ァ ミ リ 24MHz 4 48MHz 文書番号 : 002-10633 Rev. ** ページ 25/36 PRELIMINARY 文字列 C DE 説明 フ ラ ッ シ ュ容量 パ ッ ケージ コ ー ド 値 4 意味 16KB 5 32KB 6 64KB 7 128KB AX TQFP (0.8mm ピ ッ チ ) Arizona LQ TQFP (0.5mm ピ ッ チ ) QFN PV SSOP FN CSP F 温度範囲 I 産業機器向け S シリ コン ファ ミ リ 該当 し ない M PSoC 4A、 PSoC 4A-S2 PSoC 4A-M XYZ 属性 コ ー ド L PSoC 4A-L BL PSoC 4A-BLE 000 ～ 999 特定のフ ァ ミ リ 内の機能セ ッ ト のコ ー ド PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト 製品番号の例は次の通 り です。 Example CY8C 4 A B C DE F – S XYZ Cypress Prefix Architecture 4: PSoC 4 1: 2: 4200 Family 0: 4100 4000 Family フ ァミリ Family within Architecture 4: 48 MHz CPU Speed 5: 32 KB Flash Capacity AZ: TQFP AX: TQFP Package Code I: Industrial Temperature Range Silicon Family Attributes Code 文書番号 : 002-10633 Rev. ** ページ 26/36 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト PRELIMINARY パ ッ ケージ PSoC 4000S は 48 ピ ン TQFP、 32 ピ ン QFN、 24 ピ ン QFN、 および 25 ボール WLCSP パ ッ ケージ で提供 さ れます。 Package dimensions and Cypress drawing numbers are in the following table. 表 34. パ ッ ケージの一覧 仕様 ID# BID20 48 ピ ン TQFP 寸法は 7 × 7 × 1.4mm で、 ピ ッ チが 0.5mm 51-85135 BID34A 32 ピ ン QFN 寸法は 5 × 5 × 0.6mm で、 ピ ッ チが 0.45mm 001-42168 BID34 24 ピ ン QFN 寸法は 4 × 4 × 0.6mm で、 ピ ッ チが 0.5mm 001-13937 BID34F パ ッ ケージ 説明 パ ッ ケージ Dwg 25 ボール WLCSP 未定 未定 表 35. パ ッ ケージの熱特性 パラ メ ー タ ー 説明 TA 動作周囲温度 TJ 動作ジ ャ ン ク シ ョ ン温度 パ ッ ケージ Min Typ Max –40 25 85 単位 °C –40 – 100 °C TJA パ ッ ケージ θJA 48 ピ ン TQFP – 未定 – °C/W TJC パ ッ ケージ θJC 48 ピ ン TQFP – 未定 – °C/W TJA パ ッ ケージ θJA 32 ピ ン QFN – 未定 – °C/W TJC パ ッ ケージ θJC 32 ピ ン QFN – 未定 – °C/W TJA パ ッ ケージ θJA 24 ピ ン QFN – 未定 – °C/W TJC パ ッ ケージ θJC 24 ピ ン QFN – 未定 – °C/W TJA パ ッ ケージ θJA 25 ボール WLCSP – 未定 – °C/W TJC パ ッ ケージ θJC 25 ボール WLCSP – 未定 – °C/W 表 36. はんだ リ フ ロー ピー ク温度 パ ッ ケージ すべて 最高ピー ク温度 260°C ピー ク温度での最長時間 30 秒 表 37. パ ッ ケージの湿度感度レ ベル (MSL)、 IPC/JEDEC J-STD-020 パ ッ ケージ MSL すべて MSL 3 文書番号 : 002-10633 Rev. ** ページ 27/36 PRELIMINARY PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト 外形図 図 5. 48 ピ ン TQFP パ ッ ケージの外形 51-85135 *C 文書番号 : 002-10633 Rev. ** ページ 28/36 PRELIMINARY PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト 図 6. 32 ピ ン QFN パ ッ ケージの外形 001-42168 *E 図 7. 24 ピ ン QFN パ ッ ケージの外形 001-13937 *F 機械的、 熱的、 および電気的に最適な性能を得る ために、 QFN パ ッ ケージ中央のパ ッ ド を必ずグ ラ ン ド (VSS) に接続 し て く だ さ い。 グ ラ ン ド に接続 し ない と 、 パ ッ ド は電気的に開放 さ れ、 どの信号に も 接続 さ れていない状態にな り ます。 文書番号 : 002-10633 Rev. ** ページ 29/36 PRELIMINARY PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト 図 8. 25 ボール WLCSP 未定 文書番号 : 002-10633 Rev. ** ページ 30/36 PRELIMINARY PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト 略語 表 38. 本書で使用する略語 ( 続き ) 表 38. 本書で使用する略語 略語 説明 abus analog local bus ( アナログ ロー カル バス ) ADC analog-to-digital converter ( アナログ - デジ タ ル変換器 ) AG analog global ( アナロ グ グローバル ) AHB AMBA high-performance bus (AMBA ( ア ド バン ス ト マ イ ク ロ コ ン ト ロー ラ バス アーキテ ク チ ャ ) 高性能バス )、 ARM デー タ 転送バスの一種 ALU arithmetic logic unit ( 算術論理装置 ) AMUXBUS analog multiplexer bus ( アナログ マルチ プ レ クサ バス ) API application programming interface ( ア プ リ ケ ー シ ョ ン プ ログ ラ ミ ング イ ン タ ー フ ェ ース ) APSR application program status register ( ア プ リ ケー シ ョ ン プ ログ ラ ム ス テー タ ス レ ジ ス タ ) ARM® advanced RISC machine (高度な RISC マシ ン )、CPU アーキテ ク チ ャ の一種 ATM automatic thump mode ( 自動サン プ モー ド ) BW bandwidth ( 帯域幅 ) CAN Controller Area Network ( コ ン ト ロ ー ラ エ リ ア ネ ッ ト ワー ク )、 通信プ ロ ト コ ルの一種 CMRR common-mode rejection ratio ( 同相除去比 ) CPU central processing unit ( 中央演算処理装置 ) CRC cyclic redundancy check ( 巡回冗長検査 )、 エ ラ ー チ ェ ッ ク プ ロ ト コ ルの一種 DAC digital-to-analog converter ( デジ タ ル - アナログ変 換器 )。 IDAC、 VDAC を ご参照 く だ さ い。 DFB digital filter block ( デジ タ ル フ ィ ル タ ブ ロ ッ ク ) DIO digital input/output ( デジ タ ル入出力 )、アナログな し 、 デジ タ ル機能のみを持つ GPIO。 GPIO を ご参 照 く だ さ い。 略語 説明 ECC error correcting code ( エ ラ ー訂正コ ー ド ) ECO external crystal oscillator ( 外部水晶発振器 ) EEPROM electrically erasable programmable read-only memory ( 電気的消去書き込み可能な読み出 し 専 用メ モリ ) EMI electromagnetic interference ( 電磁干渉 ) EMIF external memory interface ( 外部 メ モ リ イ ン タ ー フ ェ ース ) EOC end of conversion ( 変換の終了 ) EOF end of framse ( フ レームの終了 ) EPSR execution program status register ( 実行プ ログ ラ ム ス テー タ ス レ ジス タ ) ESD electrostatic discharge ( 静電気放電 ) ETM embedded trace macrocell ( 埋め込み ト レース マ ク ロ セル ) FIR finite impulse response ( 有限イ ンパルス応答 )。 IIR を ご参照 く だ さ い。 FPB flash patch and breakpoint ( フ ラ ッ シ ュ パ ッ チおよびブ レー ク ポ イ ン ト ) FS full-speed ( フ ルス ピー ド ) GPIO general-purpose input/output ( 汎用入出力 )、 PSoC ピ ン に適用 HVI high-voltage interrupt ( 高電圧割 り 込み )。 LVI、 LVD を ご参照 く だ さ い。 IC integrated circuit ( 集積回路 ) IDAC current DAC ( 電流 DAC)。 DAC、 VDAC を ご参照 く だ さ い IDE integrated development environment ( 統合開発環境 ) I2C ( 別名 : Inter-Integrated Circuit ( イ ン タ イ ン テグ レーテ ッ IIC) ド サーキ ッ ト )、 通信プ ロ ト コルの一種 DMIPS Dhrystone million instructions per second ( ド ラ イ ス ト ーン 100 万命令毎秒 ) IIR DMA direct memory access ( ダ イ レ ク ト メ モ リ ア ク セ ス )。 TD を ご参照 く だ さ い。 infinite impulse response ( 無限イ ンパルス応答 )。 FIR を ご参照 く だ さ い。 ILO DNL differential nonlinearity ( 微分非直線性 )。 INL を ご参照 く だ さ い。 internal low-speed oscillator ( 内部低速発振器 )。 IMO を ご参照 く だ さ い。 IMO DNU do not use ( 使用 し ないで く だ さ い ) internal main oscillator ( 内部主発振器 )。 ILO を ご参照 く だ さ い DR port write data registers ( ポー ト 書き込みデー タ レ ジ ス タ ) INL integral nonlinearity ( 積分非直線性 )。 DNL を ご参照 く だ さ い。 DSI digital system interconnect ( デジ タ ル シ ス テム イ ン タ コ ネ ク ト ) I/O input/output ( 入出力 )。 GPIO、 DIO、 SIO、 USBIO を ご参照 く だ さ い。 DWT data watchpoint and trace ( デー タ ウ ォ ッ チポ イ ン ト と ト レース ) IPOR initial power-on reset ( 初期パワーオン リ セ ッ ト ) 文書番号 : 002-10633 Rev. ** ページ 31/36 PRELIMINARY 表 38. 本書で使用する略語 ( 続き ) 表 38. 本書で使用する略語 ( 続き ) 略語 PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト 説明 略語 説明 IPSR interrupt program status register ( 割 り 込みプ ログ ラ ム ス テー タ ス レ ジス タ ) PMDD package material declaration data sheet ( パ ッ ケージ材質宣言デー タ シー ト ) IRQ interrupt request ( 割 り 込み要求 ) POR power-on reset ( パワーオ ン リ セ ッ ト ) ITM instrumentation trace macrocell ( 計装 ト レース マ ク ロ セル ) PRES precise power-on reset ( 高精度パワーオン リ セ ッ ト ) LCD liquid crystal display ( 液晶デ ィ ス プ レ イ ) PRS pseudo random sequence ( 疑似乱数列 ) LIN local interconnect network ( ロー カル イ ン タ コ ネ ク ト ネ ッ ト ワー ク )、 通信プ ロ ト コ ルの一種 PS port read data register ( ポー ト 読み出 し デー タ レ ジ ス タ ) LR link register ( リ ン ク レ ジ ス タ ) PSoC® LUT lookup table ( ル ッ ク ア ッ プ テーブル ) Programmable System-on-Chip™ ( プ ログ ラ マ ブル シ ス テムオ ン チ ッ プ ) LVD low-voltage detect ( 低電圧検出 )。 LVI を ご参照 く だ さ い。 PSRR power supply rejection ratio ( 電源電圧変動除去比 ) LVI low-voltage interrupt ( 低電圧割 り 込み )。 HVI を ご参照 く だ さ い。 PWM pulse-width modulator ( パルス幅変調器 ) RAM low-voltage transistor-transistor logic ( 低電圧 ト ラ ン ジ ス タ - ト ラ ン ジ ス タ ロ ジ ッ ク ) random-access memory ( ラ ン ダム ア ク セス メ モ リ ) RISC reduced-instruction-set computing ( 縮小命令セ ッ ト コ ン ピ ュ ーテ ィ ング ) root-mean-square ( 二乗平均平方根 ) LVTTL MAC multiply-accumulate ( 積和演算 ) MCU microcontroller unit ( マ イ ク ロ コ ン ト ロー ラ ユニ ッ ト ) RMS RTC real-time clock ( リ アル タ イム ク ロ ッ ク ) MISO master-in slave-out ( マス タ 入力ス レーブ出力 ) RTL NC no connect ( 未接続 ) register transfer language ( レ ジ ス タ 転送レ ベル言語 ) NMI nonmaskable interrupt ( マス ク不可割 り 込み ) RTR remote transmission request ( リ モー ト 送信要求 ) NRZ non-return-to-zero ( 非ゼロ復帰 ) RX receive ( 受信 ) SAR successive approximation register ( 逐次比較レ ジ ス タ ) SC/CT switched capacitor/continuous time ( ス イ ッ チ ト キ ャパシ タ ／連続時間 ) SCL I2C serial clock (I2C シ リ アル ク ロ ッ ク ) NVIC nested vectored interrupt controller ( ネス ト 型ベ ク タ 割 り 込み コ ン ト ロー ラ ) NVL nonvolatile latch ( 不揮発性 ラ ッ チ )。 WOL を ご参 照 く だ さ い。 opamp operational amplifier ( オペア ン プ ) PAL programmable array logic ( プ ログ ラ マ ブル ア レ イ ロ ジ ッ ク )。 PLD を ご参照 く だ さ い。 SDA I2C serial data (I2C シ リ アル デー タ ) S/H sample and hold ( サン プル／ホール ド ) PC program counter ( プ ロ グ ラ ム カ ウン タ ) SINAD PCB printed circuit board ( プ リ ン ト 回路基板 ) signal to noise and distortion ratio ( 信号対 ノ イ ズ比および歪み比 ) PGA programmable gain amplifier ( プ ログ ラ マ ブル ゲ イ ン ア ン プ ) SIO special input/output (特殊入出力)、高度機能GPIO。 GPIO を ご参照 く だ さ い。 PHUB peripheral hub ( ペ リ フ ェ ラル ハブ ) SOC start of conversion ( 変換の開始 ) SOF start of frame ( フ レームの開始 ) SPI serial peripheral interface ( シ リ アル ペ リ フ ェ ラル イ ン タ ー フ ェ ース )、 通信プ ロ ト コ ルの一種 PHY physical layer ( 物理層 ) PICU port interrupt control unit ( ポー ト 割 り 込み制御ユニ ッ ト ) PLA programmable logic array ( プ ログ ラ マ ブル ロ ジ ッ ク ア レ イ ) SR slew rate ( スルー レー ト ) SRAM programmable logic device ( プ ログ ラ マ ブル ロ ジ ッ ク デバイ ス )。 PAL を ご参照 く だ さ い。 static random access memory ( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ ) SRES software reset ( ソ フ ト ウ ェ ア リ セ ッ ト ) phase-locked loop ( 位相同期回路 ) SWD serial wire debug ( シ リ アル ワ イ ヤ デバ ッ グ )、 テ ス ト プ ロ ト コ ルの一種 PLD PLL 文書番号 : 002-10633 Rev. ** ページ 32/36 PRELIMINARY PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト 表 38. 本書で使用する略語 ( 続き ) 略語 説明 SWV single-wire viewer ( シ ングル ワ イ ヤ ビ ュ ーアー ) TD transaction descriptor ( ト ラ ンザ ク シ ョ ン デ ィ ス ク リ プ タ )。 DMA を ご参照 く だ さ い。 THD total harmonic distortion ( 全高調波歪み ) TIA transimpedance amplifier ( ト ラ ン ス イ ン ピーダ ン ス ア ン プ ) TRM technical reference manual ( テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル ) TTL transistor-transistor logic ( ト ラ ンジス タ - ト ラ ンジス タ ロジ ッ ク ) TX transmit ( 送信 ) UART universal asynchronous transmitter receiver ( 汎用非同期 ト ラ ン ス ミ ッ タ レ シーバ )、 通信プ ロ ト コ ルの一種 UDB universal digital block ( ユニバーサル デジ タ ル ブ ロ ッ ク ) USB universal serial bus ( ユニバーサル シ リ アル バス ) USBIO USB input/output (USB 入出力 )、USB ポー ト への 接続に使用 さ れる PSoC ピ ン VDAC voltage DAC ( 電圧 DAC)。 DAC、 IDAC を ご参照 く だ さ い。 WDT watchdog timer ( ウ ォ ッ チ ド ッ グ タ イ マ ) WOL write once latch ( 一度 し か書き込めない ラ ッ チ )。 NVL を ご参照 く だ さ い。 WRES watchdog timer reset ( ウォ ッ チ ド ッグ タ イマ リ セ ッ ト ) XRES external reset I/O pin ( 外部 リ セ ッ ト I/O ピ ン ) XTAL crystal ( 水晶 ) 文書番号 : 002-10633 Rev. ** ページ 33/36 PRELIMINARY PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト 本書の表記法 測定単位 表 39. 測定単位 記号 測定単位 °C 摂氏温度 dB デシベル fF フ ェムト フ ァ ラ ッ ド Hz ヘルツ KB 1024 バイ ト kbps キロ ビ ッ ト 毎秒 Khr キロ時間 kHz キロヘルツ k キロ オーム ksps キロサン プル毎秒 LSB 最下位ビ ッ ト Mbps メ ガ ビ ッ ト 毎秒 MHz メ ガヘルツ M メ ガオーム Msps メ ガサン プル毎秒 µA マ イ ク ロ ア ンペア µF マイ クロフ ァ ラ ッ ド µH マ イ ク ロヘン リ ー µs マ イ ク ロ秒 µV マ イ ク ロボル ト µW マ イ ク ロワ ッ ト mA ミ リ ア ンペア ms ミ リ秒 mV ミ リ ボル ト nA ナ ノ ア ンペア ns ナノ秒 nV ナ ノ ボル ト オーム pF ピコファラ ッ ド ppm 100 万分の 1 ps ピ コ秒 s 秒 sps サン プル数毎秒 sqrtHz ヘルツの平方根 V ボル ト 文書番号 : 002-10633 Rev. ** ページ 34/36 PRELIMINARY PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト 改訂履歴 文書名 : PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト プ ログ ラ マ ブル シ ス テムオ ン チ ッ プ (PSoC) 文書番号 : 002-10633 ECN 版 変更者 発行日 変更内容 ** 5088632 YOHK 01/18/2016 こ れは英語版 002-00123 Rev. *B を翻訳 し た日本語版 002-10633 Rev. ** です。 文書番号 : 002-10633 Rev. ** ページ 35/36 PRELIMINARY PSoC® 4: PSoC 4000S フ ァ ミ リ デー タ シー ト セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ワール ド ワ イ ド 販売 と 設計サポー ト サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を保持 し ています。 お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ンのウ ェ ブページ を ご覧 く だ さ い。 PSoC® ソ リ ュ ーシ ョ ン 製品 車載用 クロ ッ ク & バッ フ ァ イ ン タ ー フ ェ ース 照明 & 電力制御 メモリ PSoC タ ッ チ セ ン シ ング USB コ ン ト ロー ラ ー ワ イヤレ ス／ RF psoc.cypress.com/solutions cypress.com/go/automotive PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP cypress.com/go/clocks cypress.com/go/interface サイ プ レ ス開発者 コ ミ ュ ニ テ ィ cypress.com/go/powerpsoc コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ cypress.com/go/memory cypress.com/go/psoc テ ク ニ カル サポー ト cypress.com/go/support cypress.com/go/touch cypress.com/go/USB cypress.com/go/wireless © Cypress Semiconductor Corporation, 2015-2016. 本文書に記載 さ れる情報は予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サイ プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する こ と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用する こ と を保証する も のではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持 シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆ る リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。 すべてのソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著 作権法な ら びに国際協定の条項に よ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面に よ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン ス であ り 、 適用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、 サイ プ レ スの ソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。 上記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本 ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と はすべて禁止 し ます。 免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに 限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤作動や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結 果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。 ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。 文書番号 : 002-10633 Rev. ** 改訂日 2016 年 1 月 18 日 本書で言及するすべての製品名および会社名は、 それぞれの所有者の商標である場合があ り ます。 ページ 36/36