電圧レベルシフタ NXP のレベル・トランスレータを用いた 混合電圧設計への対処方法 目次 1.0 電圧変換の重要性 3 2.0 単方向レベル・トランスレータ 7 2.1 LOW から HIGH へのレベル変換 7 2.2 HIGH から LOW へのレベル変換 10 3.0 DIR ピン搭載の双方向レベル・トランスレータ 12 4.0 自動方向制御双方向レベル・トランスレータ 14 4.1 自動方向制御双方向レベル変換向けアクティブ・デバイス 14 4.2 自動方向制御双方向レベル変換向けパッシブ・デバイス 19 5.0 アプリケーション固有のレベル・トランスレータ 5.1 5.2 2 SIM カード対応のトランスレータ 2 双方向変換にも対応した I C マルチプレクサ / スイッチ 28 28 30 会社概要 33 取扱代理店 34 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 セクション 1.0 電圧変換の重要性 電圧変換は近年、ポータブル・アプリケーションをはじめとする電子機器の設計において、重要な要素となっています。モバイル・アプ リケーション向けの最新データ / アプリケーション・プロセッサは通常、 1.8V 以下の電源電圧を使用する最先端の低消費電力 CMOS プロセス技術で製造されていますが、メモリ、イメージ・センサ、リレー、RFトランシーバなど、プロセッサと接続されるペリフェラルの 多くには、3V、5V、またはそれ以上で動作する低コストの古いプロセス技術が採用されているためです。電圧レベル・トランスレータ （図 1-1）を利用すると、 故障につながる電流や信号損失を発生させずにこうした各種のデバイスを連携させることができるので、 動 作の効率化と消費電力の削減を図れます。 AC/DC 充電器 バッテリ 充電器 SIM カード PMU メモリカード オーディオ RF、GPS、 WLAN、BT セルラー / コネクティビティ 無線 電圧レベル・トランスレータ 点滅 ブラックライト 電圧レベル・ トランスレータ 電圧レベル・ トランスレータ プロセッサ フラッシュ MCU、 特定用途向け μC NFC/RFID I2C、MIPI、 SPI UART カメラ 電圧レベル・トランスレータ ディスプレイ USB HDMI キーパッド センサ 図 1-1. 電圧レベル・トランスレータを使用した代表的なポータブル・アプリケーション 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 3 3.3 V 1.8 V 3.3 V 概要 レシーバ ほとんどの混合電圧設計では、レシーバ・デバイスが正しく動 T ドライバ 作できるようにドライバ・デバイスの出力電圧レベルを増減さ せたり、その逆の処理を行う必要があります（図 1-2） 。 3.3 V 1.8 V 一般的に使用されている 3V と 5V のロジック・デバイスの場合 1.8 V T ドライバ は、通常、ロジック・スイッチング入力（VIH および VIL）と出力レ ベル（VOH および VOL）にばらつきが存在します（図 1-3） 。 レシーバ 図 1-2. 出力電圧レベルの増加 / 減少 5.0 V 4.5 V 4.0 V VCC VOH 5V 5V 5V 4.5 V 3.5 V 3.0 V 3.6 V 4.7 V VIH 3.6 V 3.5 V 2.0 V VT 2.5 V 2.5 V 2.0 V 1.5 V 1.0 V VIL VOL 2.0 V 1.5 V 1.08 V 0.8 V 0.4 V 0.4 V 0.55 V 5V CMOS 5V TTL/CMOS 3V CMOS 2.0 V 2.0 V 1.5 V 1.5 V 1.5 V 0.5 V 0.0 V 3.4 V 3.4 V 2.5 V 1.8 V 1.35 V 1.17 V 1.5 V 0.8 V 1.2 V 0.9 V 0.78 V 0.63 V 0.35 V 0.5 V 0.4 V 0.31 V 0.275 V 5V BiCMOS 3V BiCMOS 1.8 V CMOS 1.2 V CMOS 0.825 V 0.5 V 0.47 V 図 1-3. 3V および 5V ロジック・デバイスにおける入出力レベルのスイッチング 5.0 V 4.5 V 4.0 V VCC VOH 5V 4.5 V 3.5 V 3.0 V 5V 5V VIH 3.6 V 3.5 V 2.5 V 2.0 V VT 2.5 V VIL 1.5 V 0.5 V 0.0 V 3.4 V Vol1 < VII1 1.5 V 1.0 V 3.6 V 4.7 V VOL 2.5 V 2.0 V 2.0 V 1.5 V 1.5 V 0.8 V 1.08 V 0.4 V 0.4 V 0.55 V 5V CMOS 5V TTL/CMOS 3V CMOS 図 1-4. 不安定なシステム動作の原因となる互換性のない電圧 Undefined region: behavior of system is unpredictable 4 3.4 V 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 2.0 V 1.5 Vol > VIIV 0.8 V 2.0 V 1.5 V 1.8 V 1.35 V 1.17 V 0.9 V VOH < VIH 1.2 V 0.78 V 0.63 V 0.35 V 0.5 V 0.4 V 0.31 V 0.275 V 5V BiCMOS 3V BiCMOS 1.8 V CMOS 1.2 V CMOS 0.825 V 0.5 V 0.47 V ドライバの VOH がレシーバの VIH を下回っていたり、ドライバの VOL がレシーバの VIL を上回っていると、システムの動 作が不安定になります（図 1-4） 。 各部品の入出力電圧レベルに関する推奨ガイドラインに従って、 HIGH から LOW または LOW から HIGH への電圧 変換が行われるように構成すれば、システムの動作の安定化、全体的なパフォーマンスの向上、消費電力の削減に つながります。 単方向デバイスと双方向デバイス LOW レベルから HIGH レベルまたは HIGH レベルから LOW レベルに電圧を変換するデバイスは、 データ転送も行 います。データは、 1 つの方向（単方向）または 2 つの方向（双方向）に対して転送できます。図 1-5 に、 NXP の双方 向レベル・トランスレータ 74AUP1T45 を使い、カラープロセッサ（1.8V 信号を使用）とメモリ・サブシステム（3.3V 信 号を使用）の間で変換を行うデジタルカメラを示します。 1.8 V カラー プロセッサ 3.3 V 74AUP1T45 1.8 V SDRAM 3.3 V 図 1-5. デジタルカメラにおける LOW から HIGH へのレベル変換 一部の双方向トランスレータは、 データの方向を制御する方向（DIR）ピンを備えています。また、 3 ステート出力用 に DIR ピンと出力イネーブル（OE）ピンを備えているものもあります。一方、 自動方向制御と呼ばれる機能では DIR ピンを使用しないので、システムのデータフローに必要な制御ピンの数を減らせます。 レベル変換と信号スイッチングに対応したデバイス 電圧変換と信号スイッチングが必要な場合は、ダイオードを備えたクロスバー・スイッチを使用できます。 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 5 設計に適したトランスレータの選択 NXP では、特定のプロトコル向けのレベル・トランスレータと、様々な用途に対応可能なトランスレータを用意しています。本書を 参考にすれば、設計に適したトランスレータを選択できます。 表 1-1 に、 NXP が提供している製品ファミリを示します。アクティブ・デバイスは、 特定のソース電流とシンク電流に対応した CMOS 出力段を備えています。パッシブ・デバイスは、 シンク電流とソース電流を電源電圧から得られる CMOS 出力を備えてい ません。 表 1-1. NXP のレベル・トランスレータ タイプ 駆動形式 NXP ファミリ 説明 LOW から HIGH または HIGH から LOW への変換を行うトランスレータとしての使用に適 しています。低しきい値入力、オープン・ドレイン出力、TTL 入力、入力クランピング・ダ イオード、電流制限抵抗、過電圧トレラント入力などの機能を備えた標準的なロジック・ デバイスです。 データフローの方向を設定する方向（DIR）ピンを備えており、 双方向レベル変換を実行 します。AUP/AVC/LVCファミリは、0.8 ∼ 5.5V の様々な用途の電圧変換に対応していま す。GTL レベル・トランスレータは、プロセッサで広く使われている GTL ロジック専用に 設計されています。GTL レベルを LVTTL レベルに変換します。 単方向 アクティブ AHC、ALVC、 ALVT、AUP、HC、 HEF、LV、LVC DIR ピン搭載の 双方向 アクティブ ALVC、AUP、 AVCnT GTL、LVCnT* アクティブ NTB、PCA パッシブ CBTD、CBTLVD、 GTL、NTS、NVT アクティブ SIM カード対応 NVT レベルシフタ NVT SIM カード・レベルシフタは、一般的な携帯電話のバッテリ電圧から 2 つの異なる電 圧を供給できる LDO を備えているほか、 SIM カードとホスト・マイクロコントローラの間 でデータ、RSTn、CLKn 信号の変換を行います。 パッシブ I2C 対応 PCA マルチ プレクサ / スイッチ マルチプレクサやスイッチを利用して I2C バスを複数の分岐に分割すれば、 I2C マスター はアドレス競合を起こさずに複数の同じデバイスを選択して、 やりとりすることができま す。また、 電源電圧が異なる複数のデバイスと単一のマスターとのインターフェースが可 能です。 自動方向制御 双方向 アプリケーション 固有 DIR ピンを使わずに双方向レベル変換を実行します。NTB/NTSトランスレータはワン ショット・エッジ・アクセラレータを内蔵しており、オープン・ドレイン出力での使用に適し ています。NTB/PCAファミリは、 バッファ付きの出力に対応しています。NTS/NTBファミ リはプルアップ抵抗を内蔵しており、I2C、SMBus、SPI、UART がベースのインターフェー スを使用するアプリケーションに適した選択肢です。CBTD/CBTLVD デバイスは、レベル 変換も行うバススイッチです。 *n = 1、2、4、8、または 16 チャネル 本書では、各タイプに関する詳細と推奨事項について説明します。 6 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 セクション 2.0 単方向レベル・トランスレータ NXP の標準的なロジック・デバイスの多くは、LOW から HIGH または HIGH から LOW へのレベル変換を行う単方向 トランスレータとしての機能を備えています。 該当する製品ファミリとしては AHC、ALVC、ALVT、AUP、HC、HEF、LV、LVC が挙げられます。これには、低しきい 値入力、オープン・ドレイン出力、TTL 入力、入力クランピング・ダイオード、電流制限抵抗、過電圧トレラント入力な どの機能を備えたデバイスが含まれます。いずれも、 特定のソース電流とシンク電流に対応した CMOS 出力段を持 つアクティブ・デバイスです。 2.1 LOW から HIGH へのレベル変換 低しきい値入力やオープン・ドレイン出力に対応したロジック・デバイスは、LOW から HIGH へのレベル変換に使用 できます。 低しきい値入力対応のデバイス 入力スイッチングしきい値が標準値より低い CMOS デバイスは、 LOW から HIGH への変換に使用できます。一部の NXPファミリは、低しきい値入力に対応しています（図 2-1） 。 VCC D1 P1 P2 ロジック回路へ N1 ESD 保護回路 GND 図 2-1. しきい値が標準より低い CMOS 入力の簡略図 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 7 VDD N1 のサイズとダイオード D1 における電圧降下の組み合わせに よって入力しきい値が決まります。また、 P2 PMOS によって、 インバータを流れるクロスバー電流が減少します。 オープン・ドレイン 出力対応 レベルシフタ AHC（T）シリーズと HCT シリーズは 5V で動作し、 3.3V 出力 とのインターフェースが可能です。AUP1T シリーズと NX3 シ リーズは 3.6V で動作し、 1.8V 出力とのインターフェースが可 プルアップ 抵抗（R） 入力 能です。 オープン・ドレイン出力対応のデバイス オープン・ドレイン出力に対応したデバイスでは、 駆動対象デ バイスの入力要件に適した電圧レベルまで出力をプルアップで きます。レベル変換を行うには、 プルアップ抵抗を出力に接続 します（図 2-2） 。 GND 例えば、オープン・ドレイン出力に対応した低消費電力バッファ 図 2-2. レベル変換におけるオープン・ドレイン出力とプルアップ抵抗 の 74AUP1G07 では、1.8V から3.6V への変換が可能です。1.8V の入力および電源レベルを使用して、 オープン・ドレイン出力 を 3.6V にプルアップし、3.5V の Vih で後段を駆動できます。同様に、オープン・ドレイン出力に対応した 3V バッファの 74LVC1G07 では、3V から5V への変換が可能です。3V の入力および電源電圧を使用して、オープン・ドレイン出力を5Vにプルアップできます。 ただし、注意点として、外付けプルアップ抵抗は消費電力が大きいので、プルアップ抵抗をオープン・ドレイン出力に接続すると、 デバイスの待機電流が増加します。また、出力の立ち上がり時間と立ち下がり時間は、使用するプルアップ抵抗の値に依存します。 表 2-1. 低しきい値入力やオープン・ドレイン出力に対応した NXP ロジック・デバイスの選択 製品型番 8 形式 説明 VCC（V） VIN（V） VOUT（V） fMAX （MHz） Ch. Tamb（℃） パッケージ 74AUP1T57 低しきい値 入力 電圧レベル・トランスレータ 搭載、低消費電力、機能設 定ゲートロジック 2.3 ∼ 3.6 0 ∼ 3.6 0 ∼ VCC（アクティブ） 0 ∼ 3.6（パワーダウン） 70 1 -40 ∼ +125 XSON6、 TSSOP6 74AUP1T58 低しきい値 入力 電圧レベル・トランスレータ 搭載、低消費電力、機能設 定ゲートロジック 2.3 ∼ 3.6 0 ∼ 3.6 0 ∼ VCC（アクティブ） 0 ∼ 3.6（パワーダウン） 70 1 -40 ∼ +125 XSON6、 TSSOP6 74AUP1T97 低しきい値 入力 電圧レベル・トランスレータ 搭載、低消費電力、機能設 定ゲートロジック 2.3 ∼ 3.6 0 ∼ 3.6 0 ∼ VCC（アクティブ） 0 ∼ 3.6（パワーダウン） 70 1 -40 ∼ +125 XSON6、 TSSOP6 74AUP1T98 低しきい値 入力 電圧レベル・トランスレータ 搭載、低消費電力、機能設 定ゲートロジック 2.3 ∼ 3.6 0 ∼ 3.6 0 ∼ VCC（アクティブ） 0 ∼ 3.6（パワーダウン） 70 1 -40 ∼ +125 XSON6、 TSSOP6 74AUP1G07 オープン・ ドレイン出力 シングル低消費電力 バッファ 0.8 ∼ 3.6 0 ∼ 3.6 0 ∼ 3.6（アクティブ） 0 ∼ 3.6（パワーダウン） 70 1 -40 ∼ +125 XSON6、 TSSOP5、 X2SON5 74AUP1G38 オープン・ ドレイン出力 シングル 2 入力 NAND ゲート 0.8 ∼ 3.6 0 ∼ 3.6 0 ∼ 3.6（アクティブ） 0 ∼ 3.6（パワーダウン） 70 1 -40 ∼ +125 XSON6、 TSSOP5、 X2SON5 74AUP2G38 オープン・ ドレイン出力 デュアル 2 入力 NAND ゲート 0.8 ∼ 3.6 0 ∼ 3.6 0 ∼ 3.6（アクティブ） 0 ∼ 3.6（パワーダウン） 70 1 -40 ∼ +125 XSON6、 TSSOP5、 X2SON5 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 表 2-1. 低しきい値入力やオープン・ドレイン出力に対応した NXP ロジック・デバイスの選択（続き） 製品型番 形式 説明 VCC（V） VIN（V） VOUT（V） fMAX （MHz） Ch. Tamb（℃） 0.8 ∼ 3.6 0 ∼ 3.6 0 ∼ 3.6（アクティブ） 0 ∼ 3.6（パワーダウン） 70 1 -40 ∼ +125 XSON6、 TSSOP5、 X2SON5 1 ∼ 5.5 0 ∼ VCC 0 ∼ VCC 30 4 -40 ∼ +125 SO14 1 -40 ∼ +125 TSSOP5、 XSON6、 X2SON5 パッケージ 74AUP1G06 オープン・ ドレイン出力 シングル低消費電力 インバータ 74LV03 オープン・ ドレイン出力 クワッド 2 入力 NAND ゲート 74AUP1T34 低しきい値 入力 低消費電力 2 電源変換 バッファ 1.1 ∼ 3.6 0 ∼ 3.6 0 ∼ VCC（Y） 74LVC38 オープン・ ドレイン出力 クワッド 2 入力 NAND ゲート 1.2 ∼ 5.5 0 ∼ 5.5 0 ∼ VCC（アクティブ） 0 ∼ 5.5（パワーダウン） 175 4 -40 ∼ +125 DHVQFN14、 SO14、SSOP14、 TSSOP14 74LVC2G06 オープン・ ドレイン出力 デュアル・インバータ 1.65 ∼ 5.5 0 ∼ 5.5 0 ∼ VCC（アクティブ） 0 ∼ 5.5（パワーダウン） 175 2 -40 ∼ +125 XSON6、 TSOP6、TSSOP6 74LVC1G07 オープン・ ドレイン出力 非反転バッファ 1.65 ∼ 5.5 0 ∼ 5.5 0 ∼ 5.5（アクティブ） 0 ∼ 5.5（パワーダウン） 175 1 -40 ∼ +125 XSON6、 TSOP5、 TSSOP5、 X2SON5 74LVC2G07 オープン・ ドレイン出力 デュアル非反転バッファ 1.65 ∼ 5.5 0 ∼ 5.5 0 ∼ 5.5（アクティブ） 0 ∼ 5.5（パワーダウン） 175 2 -40 ∼ +125 XSON6、 TSOP6、TSSOP6 74LVC3G07 オープン・ ドレイン出力 トリプル非反転バッファ 0 ∼ 5.5 0 ∼ 5.5（アクティブ） 0 ∼ 5.5（パワーダウン） -40 ∼ +125 VSSOP8、 TSSOP8、 XSON8、 XQFN8U 74LVC1G38 オープン・ ドレイン出力 シングル 2 入力 NAND ゲート 1.65 ∼ 5.5 0 ∼ 5.5 0 ∼ 5.5（アクティブ） 0 ∼ 5.5（パワーダウン） 175 1 -40 ∼ +125 XSON6、 TSSOP5、 X2SON5、 XSON6 74LVC2G38 オープン・ ドレイン出力 デュアル 2 入力 NAND ゲート 0.8 ∼ 3.6 0 ∼ 3.6 0 ∼ 3.6（アクティブ） 0 ∼ 3.6（パワーダウン） 70 1 -40 ∼ +125 VSSOP8、 TSSOP8、 XSON8、XQFN8 74AHC1G07 オープン・ ドレイン出力 シングルバッファ 2 ∼ 5.5 0 ∼ 5.5 0 ∼ VCC（アクティブ） 0 ∼ 6（パワーダウン） 60 1 -40 ∼ +125 TSSOP5 74AHCT1G07 オープン・ ドレイン出力、 TTL 入力 シングルバッファ 4.5 ∼ 5.5 0 ∼ 5.5 0 ∼ VCC（アクティブ） 0 ∼ 6（パワーダウン） 60 1 -40 ∼ +125 TSSOP5 74AHC1G09 オープン・ ドレイン出力 2 入力 AND ゲート 2 ∼ 5.5 0 ∼ 5.5 0 ∼ VCC（アクティブ） 0 ∼ 6（パワーダウン） 60 1 -40 ∼ +125 TSOP5、TSSOP5 74HC3G07 オープン・ ドレイン出力 トリプルバッファ 2∼6 0∼6 0 ∼ VCC 36 3 -40 ∼ +125 TSSOP8、 VSSOP8、 XSON8 74HCT3G07 オープン・ ドレイン出力 トリプルバッファ 4.5 ∼ 5.5 0 ∼ 5.5 0 ∼ VCC 36 3 -40 ∼ +125 TSSOP8、 VSSOP8、 XSON8 74HC3G06 オープン・ ドレイン出力 トリプルバッファ 2∼6 0∼6 0 ∼ VCC 36 3 -40 ∼ +125 TSSOP8、 VSSOP8、 XSON8 74HCT3G06 オープン・ ドレイン出力 トリプルバッファ 4.5 ∼ 5.5 0 ∼ 5.5 0 ∼ VCC 36 3 -40 ∼ +125 TSSOP8、 VSSOP8、 XSON8 74HC03 オープン・ ドレイン出力 クワッド 2 入力 NAND ゲート 2∼6 0∼6 0 ∼ VCC 36 3 -40 ∼ +125 SO14、SSOP14、 TSSOP14 1.65 ∼ 5.5 175 3 ポートフォリオの詳細は、www.jp.nxp.com/products/logic をご参照ください。 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 9 2.2 HIGH から LOW へのレベル変換 このカテゴリには、過電圧トレラント入力対応のデバイスと、入力クランピング・ダイオードや電流制限抵抗に対応したデバイスが 含まれます。 レシーバを上回る電源電圧でドライバを動作させる場合、レシーバの入力スイッチングしきい値に合わせてドライバの出力電圧レベ ルを下げる必要があります（図 2-3） 。このようにすることにより、過電圧状態、低電圧状態、過電流状態からレシーバの入力を保護 できます。また、レシーバ側からの反射が生じないように、ドライバの出力インピーダンスをケーブル /トレースのインピーダンスに マッチングする必要があります。内蔵された ESD 保護機能には、トレース上の過電圧による不必要な遷移を抑える役割もあります。 過電圧トレラント CMOS 入力 VCC = 3V 入力バッファ 出力バッファ GND コネクタ ケーブル GND ESD 保護回路 図 2-3. HIGH から LOW へのレベル変換 入力クランピング・ダイオードおよび電流制限抵抗対応のデバイス 一部のロジック・デバイスの入力では、入力クランピング・ダイオードが VCC および GND に接続されています（図 2-4） 。入力クラン ピング・ダイオードは、過電圧保護と ESD 保護の役割を果たします。また、入力に電流制限抵抗が接続された CMOS デバイスを 使用する場合、最大電流定格を満たせば、入力電圧が最大指定値を超えてもかまいません。 VCC クランピング・ダイオード VCC = 15 V 入力バッファ デバイス A RCL GND RCC (min) = 15 V - (5.0 V + 0.7 V) IIK ESD 保護回路 IIK はデータシートの制限値の表を参照 図 2-4. 電流制限抵抗を使用した HIGH から LOW へのレベル変換 10 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 特に産業用アプリケーションや車載用アプリケーションのロジック・デバイス 過電圧トレラント CMOS 入力 では、 一般的な制限である 5V よりもはるかに高い電圧とのインターフェース が必要になることがあります。そのようなケースでは、入力クランピング・ダ VCC = 3 V イオードを備えたロジック・デバイスを選択し、電流制限抵抗を使用してくだ 入力バッファ さい。NXP の LV/HC/HEFファミリは、入力クランピング・ダイオードが VCC に 接続され、電流制限抵抗の使用が可能なので、HIGH から LOW へのレベル 変換に適しています。 過電圧トレラント入力対応のデバイス GND 新しい ESD 構成では、VCC に接続されたダイオードを取り除き、グラウンドに 接続された NMOS を使用しています（図 2-5） 。ダイオードがないため、製造 ESD 保護回路 プロセスの制限内の電圧であれば、 VCC へ電流を流すことなく入力に印加で きます。その結果、アプリケーションに影響を与えずに、デバイスの電源を超 図 2-5. 過電圧トレラント入力対応のダイオードフリー ESD 保護 えるロジック・レベルを入力に印加することが可能です。 過電圧トレラント入力対応のデバイスは、 VCC より高い VIN に耐えられ、出力振幅は VCC までなので、 HIGH から LOW へのレベル 変換に適した選択肢となります。入出力電流定格を満たせば、 NXP の LVC/LVT/ALVT/AHC（T）ファミリの入力は 5.5V までの過 電圧に耐えられます。AUP デバイスと AVC デバイスは、 入力が 3.6V まで対応しているため、 1.8V および 3.3V の電圧レベル変換 に適しています。 表 2-2. 過電圧トレラント入力や電流制限抵抗に対応した NXP ロジック・デバイスの選択 製品番号 形式 説明 VCC（V） 出力駆動能力 （mA） tpd （ns） Rth（j-a） Ψth（j-top） Tamb（℃） （K/W） （K/W） パッケージ 74AHC157 過電圧 トレラント入力 クワッド 2 入力マルチプレクサ 2.0 ∼ 5.5 ±8 3.2 58 30 -40 ∼ +125 DHVQFN16、 SO16、TSSOP16 74AUP2G157 過電圧 トレラント入力 シングル 2 入力マルチプレクサ 1.1 ∼ 3.6 1.9/-1.9 3.4 206 51 -40 ∼ +125 VSSOP8、 XSON8、 XQFN8U 74LV00 電流制限抵抗 クワッド 2 入力 NAND ゲート 1.0 ∼ 5.5 ±12 7 61 32 -40 ∼ +125 DHVQFN14、 SO14、SSOP14、 TSSOP14 74LV03 電流制限抵抗 クワッド 2 入力 NAND ゲート、 オープン・ドレイン 1.0 ∼ 5.5 ±12 8 127 13 -40 ∼ +125 SO14 74HC02 電流制限抵抗 クワッド 2 入力 NOR ゲート 2.0 ∼ 6.0 ±5.2 7 61 32 -40 ∼ +125 DHVQFN14、 SO14、SSOP14、 TSSOP14 74ALVC74 過電圧 トレラント入力 セット /リセット対応デュアル D タイプ・フリップフロップ、 立ち上がりエッジ・トリガー 1.65 ∼ 3.6 ±24 2.3 61 32 -40 ∼ +85 DHVQFN14、 SO14、TSSOP14 74AHC1G86 過電圧 トレラント入力 2 入力エクスクルーシブ -OR ゲート 2.0 ∼ 5.5 ±8 3.4 250 69 -40 ∼ +125 TSOP5、TSSOP5 74ALVT162244 過電圧 トレラント入力 バスホールド回路および 30Ω 終 端抵抗搭載の 16 ビットバッファ / ラインドライバ（3 ステート） 2.3 ∼ 3.6 ±12 2.2 104 23 -40 ∼ +85 TSSOP48、 SSOP48 74HEF4104BP 過電圧 トレラント入力 クワッド LOW → HIGH 電圧 トランスレータ（3 ステート） 3.0 ∼ 15.0 CMOS ±2.4 -40 ∼ +85 SO16 ポートフォリオの詳細は、www.jp.nxp.com/products/logic をご参照ください。 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 11 セクション 3.0 DIR ピン搭載の 双方向レベル・トランスレータ 異なる電圧範囲に対応した 2 つの電源電圧を持つ電圧トランスレータは、 LOW から HIGH または HIGH から LOW への変換に使 用可能であり、通常は単方向または双方向のレベル変換をサポートしたバージョンとして提供されています。 ここで説明するデバイスは、 DIR ピンを使って変換方向（A ポートから B ポートまたは B ポートから A ポート）を制御します。IOFF 回 路が内蔵されており、 サスペンドモードやパワーダウンモードで出力がディスエーブルになった際に、 故障につながる逆流電流を 防止します。これらのデバイスはアクティブ・トランスレータなので、特定のソース電流とシンク電流に対応した CMOS 出力段を備 えています。 DIR ピン搭載の双方向トランスレータは、NXP の AUP/AVC/LVC/ALVCファミリから提供されています。これらのファミリは、0.8 ∼ 5.5V の混合電圧設計に対応しています。入力しきい値に合わせて、 1 つのデバイスの出力信号を HIGH から LOW または LOW か ら HIGH に変換できます。単方向レベル変換向けのバージョンと双方向レベル変換向けのバージョンが用意されています。1、 2、 4、8、16 ビット形式があり、対象となる変換範囲は 0.8 ∼ 3.6V と 1.2 ∼ 5.5V です。そのため、1.2、1.8、2.5、3.3、5.0V の電源電 圧を使用する設計をすべて網羅できます。 バスホールド回路 製品番号に「H」の表記がある製品はバスホールド回路（図 3-1）を備えており、入力が開放状態の際に、定められたロジック・レ ベルを保持します。この機能により、入力電圧がしきい値電圧付近で開放状態になってデバイスが破損することを防ぐことができ ます。 Q1 VCC Q3 D3 入力 内部回路 D1 Q2 図 3-1. 新しい CMOSファミリのバスホールド回路 12 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 D4 Q4 GND LVCファミリと AVCファミリのアクティブ・バスホールド回路は、未使用のデータ入力を有効なロジック・レベルで保持することによ り、入力の開放を防ぎます。バスホールド回路は入力ラッチとして機能し、入力が 3 ステートまたはハイ・インピーダンスの場合に、 最後のデータを駆動状態に保ちます。電源を最初に印加した時点では、バスホールド・ラッチのロジック・ステートは保証されてお らず、HIGH でパワーアップすることも、LOW でパワーアップすることもあります。デフォルトのロジック・ステートを定める場合は、 外付け抵抗が必要になります。コンテンションを回避するため、入力のバスホールド電流をオーバードライブできるように外付け抵 抗を調整してください。バスホールド回路の使用方法の詳細は、データシートとアプリケーションノート AN240 をご参照ください。 GTL → LVTTL レベル・トランスレータ /トランシーバ ガニング・トランシーバ・ロジック（GTL）は、 電子機器のバックプレーン・バスの駆動に使用されるロジック信号の一種です。 JEDEC 規格のJESD 8-3 で定められているように、GTL は電圧振幅が 0.4 ∼ 1.5V で、TTLや CMOSロジックよりも大幅に少なくなっ ています。また、対称並列抵抗終端の機能を実行します。 GTL は、インテルアーキテクチャ・ベースのフロントサイド・バスで広く使用されています。GTL 信号をシステム内のほかの部分に 対応させるには、GTL レベルを低電圧 TTL（LVTTL）に変換する必要があります。NXP では、GTL 形式専用のトランスレータとトラ ンシーバを幅広く用意しています。 表 3-1. GTL から LVTTL への変換に対応した NXP デバイスの選択 製品番号 説明 動作範囲（V） LVTTL 5V トレラント パッケージ名 GTL2005 4 ビット GTL/GTL+ → LVTTL/TTL 双方向非ラッチ・トランス レータ 3.0 ∼ 3.6 Yes TSSOP14 GTL2006 13 ビット GTL–/GTL/GTL+ → LVTTLトランスレータ 3.0 ∼ 3.6 No TSSOP28 GTL2007 12 ビット GTL → LVTTLトランスレータ 3.0 ∼ 3.6 No TSSOP28 GTL2008 ハイ・インピーダンス LVTTL/GTL 出力対応、12 ビット GTL → LVTTLトランスレータ 3.0 ∼ 3.6 No TSSOP28 GTL2012 2 ビット LVTTL → GTLトランシーバ 3.0 ∼ 3.6 Yes（入力のみ） TSSOP8、 VSSOP8 GTL2014 4 ビット LVTTL → GTLトランシーバ 3.0 ∼ 3.6 Yes（入力のみ） TSSOP14 GTL2018 8 ビット LVTTL → GTLトランシーバ 3.0 ∼ 3.6 Yes（入力のみ） TSSOP24 GTL2034 4 ビット GTL → GTL バッファ 3.0 ∼ 3.6 No TSSOP14 GTL2107 12 ビット GTL-/GTL/GTL+ → LVTTLトランスレータ 3.0 ∼ 3.6 No TSSOP28 ポートフォリオの詳細は、www.jp.nxp.com/products/logic をご参照ください。 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 13 セクション 4.0 自動方向制御 双方向レベル・トランスレータ 3 ステート出力用に DIR ピンとOE ピンを備えた 2 電源トランスレータです。データフローの方向を自動的に検出します。そのため、 外付け DIR ピンおよび関連する制御ロジックが必要ありません。自動方向制御機能があるデバイスの場合、外付けの GPIO エクス テンダやマルチプレクサを PCB に取り付けなくてもトランスレータを設計に追加できるので、 特にマイクロコントローラがデータフ ローの方向を変更するのに十分な GPIO を備えていないアプリケーションに適しています。 自動方向制御レベル・トランスレータには、アクティブ形式とパッシブ形式があります。アクティブ・デバイスは、特定のソース電流 とシンク電流に対応した CMOS 出力段を備えています。パッシブ・デバイスは CMOS 出力を備えておらず、 シンク電流とソース 電流は電源電圧から得られます。 4.1 自動方向制御双方向レベル変換向け アクティブ・デバイス PCA シリーズ：I2C アプリケーション向けレベル変換バッファ 異なる電圧レベルで動作する I2C デバイスや SMBus デバイスなどを備えた複数のシステムを、共通バスに接続しなければならな いことがあります。PCA シリーズのデバイスは 1V と 5V の間で変換を行うので、 異なる電圧用のデバイスを同じバスに接続できま す。例えば、バス上のあるセグメントの 5V I2C マスターが、別のセグメントの 1.8V（非 5Vトレラント）SMBus デバイスと通信を行え ます。 PCA デバイスは、チャネルパス・ゲートを使ってデバイス出力における高電圧を制限します。このため、各ペアが異なるバス電圧 を使用できます。I2C デバイスはレベルシフト中も機能と動作モードを維持し、 デュアル電源ピンはどのような順序でもパワーアッ プが可能です。電源ピンのいずれかがパワーダウン状態になると、5Vトレラント I/O がハイ・インピーダンスになります。 一部の PCA デバイスは、レベルシフティング・アプリケーション専用に設計されています。双方向変換に対応し、 方向制御が必 要ありません。レベルシフティング・バスバッファは、 最大で 400pF の I2C（または SMBus）の分岐を 2 つまでサポートできます （図 4-1） 。このバッファを利用すると、 バスを拡張し、 400pF の最大値よりも大きな負荷に対応することが可能です。バスの拡張 は、デバイスの増加とバスの延長のいずれかまたは両方によって行われます。外付けデバイス間には、TPROP と同等の遅延が生 じます。PCA デバイスはマルチマスター対応で、いずれのセグメントでのアービトレーションやバス競合にも対処できます。 14 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 3.3 V 10 kΩ 1.2 V 10 kΩ 10 kΩ VCC (B) 10 kΩ VCC (A) SDA SDAB SDAA SDA SCL SCLB SCLA SCL PCA9517A バスマスター 400 kHz スレーブ 400 kHz EN バス B バス A 図 4-1. PCA レベルシフティング・バスバッファの代表的なアプリケーション PCA デバイスはバスの拡張や隔離に使用可能で、プルアップ抵抗の代わりに内部電流源を使うように構成できます。NXP のアプ リケーションノート AN10418 をご参照ください。 表 4-1. I2C アプリケーション向け PCA デバイスの選択 製品型番 説明 VCC(A)（V） VCC(B)（V） チャネル A 側オフセット B 側オフセット パッケージ PCA9507 2.7V → 5.5V レベルシフタ 2.7 ∼ 5.5 2.7 ∼ 5.5 2 標準 スタティック オフセット SO8 TSSOP8 PCA9508 オフセットフリーホットスワップ 対応、0.9V → 5.5V レベルシフタ 0.9 ∼ 5.5 2.7 ∼ 5.5 2 標準 スタティック オフセット SO8 TSSOP8 PCA9509 1.0V → 5.5V レベルシフタ 1.1 ∼ （VCC(B)- 1） 3.0 ∼ 5.5 2 スタティック オフセット 標準 SO8 TSSOP8 XQFN8 PCA9517A 0.9V → 5.5V レベルシフタ 0.9 ∼ 5.5 2.7 ∼ 5.5 2 標準 スタティック オフセット SO8 TSSOP8 HWSON8 PCA9519 1.1V → 5.5V クワッド・レベル シフタ 1.1 ∼ （VCC(B)- 1） 3.0 ∼ 5.5 4 スタティック オフセット 標準 TSSOP20 HVQFN24 PCA9527 3.0V → 5.5V レベルシフタ 2.7 ∼ 5.5 2.7 ∼ 3.6 3 標準 スタティック オフセット TSSOP10 PCA9617A 0.8V → 5.5V レベルシフタ 0.8 ∼ 5.5 2.2 ∼ 5.5 2 標準 スタティック オフセット TSSOP8 HWSON8 PCA9521/22 1.8V → 10V レベルシフタ 1.8 ∼ 10 1.8 ∼ 10 2 インクリメンタル オフセット インクリメンタル オフセット SO8 TSSOP8 ポートフォリオの詳細は、www.jp.nxp.com/products/logic をご参照ください。 NTB レベルシフタ：自動方向制御双方向レベル変換 NTB レベルシフタ（図 4-2）は、SPI/Secure Digital/UART インターフェース採用のアプリケーションにおいて、 トレースの長い負荷、 容量性負荷、またはハイ・インピーダンスの負荷を駆動するプッシュ・プルまたはCMOSタイプのドライバとしての使用に最適です。 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 15 NTB0104 1.8 V 3.3 V 0.1 µF 0.1 µF MOSI MISO SPI バス CLK CS A1 2 A2 3 A3 4 A4 5 N.C 6 VCC (A) VCC (B) 1 14 GND(1) 7 8 GND OE MOSI 13 B1 12 B2 11 B3 10 B4 9 N.C. MISO CLK SPI ペリフェラル CS 終端 1 の インデックス・エリア GPIO/OE 図 4-2. SPI レベルシフティング・アプリケーションで使用される 4 チャネル NTB0104 図 4-3 に、NTB レベル・トランスレータの単一 I/O VCC (B) VCC (A) チャネルのアーキテクチャを示します。このトラン スレータは、 バッファとワンショット回路を組み合 わせることで、立ち上がりエッジや立ち下がりエッ ワンショット 回路 ジのスイッチング速度を高速化しています。Aポー トをシステムドライバに接続し HIGH で駆動する と、 4kΩ のバッファが B ポートを HIGH で駆動し、 T1 4kΩ それに伴いハイサイド・ワンショット回路が、 立ち 上がりエッジを検出した時点でアクティブになり ます。バッファと T1 PMOS が B ポートを HIGH で 駆動することにより、 ワンショット回路がアクティ ワンショット 回路 ブの際に B ポートで生じる出力インピーダンスが 削減されます。立ち下がりエッジでローサイド・ワ A B ンショット回路がトリガーされると、 バッファは T2 NMOS とともに、ワンショット回路が動作中で、か つ出力が LOW で駆動されている際に B ポートで T3 生じる出力インピーダンスを削減します。 4kΩ ワンショット 回路 図 4-4 に、 LOW か ら HIGH お よ び HIGH か ら LOW への変換時に NTB I/O チャネルでアクティ ブな回路を示します。弱いバッファは青、アクティ ブ なワンショット回 路 は 緑 で 示されています。 図 4-5 には、エッジの高速化時の入出力波形を示 します。 16 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 T2 T4 ワンショット 回路 図 4-3. NTB の単一 I/O セルのアーキテクチャ VCC (A) = 3.3 V ワンショット 回路 VCC (A) = 3.3 V ワンショット 回路 T1 出力 B ポート 4kΩ 出力 B ポート 4kΩ T2 ワンショット 回路 T1 ワンショット 回路 T2 図 4-4. NTB I/O チャネルにおけるアクティブなワンショット回路と弱いバッファの構成 3.3 V 出力信号 3.3 V 出力信号 1.8 V 入力信号 1.8 V 入力信号 時間 （ns） 時間 （ns） 図 4-5. エッジの高速化時の入出力波形 エッジの高速化によって伝播遅延を最小限に抑えられるように、 NTB デバイスのワンショット回路は、 LOW から HIGH および HIGH から LOW への遷移時に出力インピーダンスを削減します。遷移が完了すると、ワンショット回路がタイムアウトし、バッファと 内蔵の 4kΩプルアップ抵抗によって B ポートが HIGH または LOW に保持されます。バッファは静的な状態で出力ポートを HIGH または LOW に保持するには十分ですが、方向変更時に外付けドライバによって無効化されてしまうので、 NTB はバッファ機能が 弱いデバイスといえます。 入力ドライバ要件 NTB デバイスの I/O を駆動するには、入力ドライバが ±2mA 以上の駆動電流を供給できる必要があります。図 4-6 は、NTB デバ イスにおける入力電流と入力電圧の関係を示したグラフです。 II VT /4kΩ VI VT : 外付けドライバの電源電圧 -(VD - VT) /4kΩ VD : NTB0104 の入力しきい値電圧（通常は VCCI /2） 図 4-6. 標準的な入力電流と入力電圧の関係（NTB） 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 17 NTB バッファはハイ・インピーダンスの負荷を駆動するように設計されているため、アプリケーションで外付けのプルアップ抵抗や プルダウン抵抗を使用する場合は、 慎重に選択するする必要があります。外付けのプルアップ抵抗やプルダウン抵抗を NTB の抵 抗とともに使用する際は、4kΩ バッファを使って抵抗分圧回路を構成します。VOH レベルまたは VOL レベルで変化があまり生じない ように、外付け抵抗の値は十分に大きくしてください（通常は 50kΩより大きくする必要があります） 。 例えば、50kΩ の外付けプルアップ抵抗を使用する場合、VOL の値は次式で求められます。 VOL = 4k/(50k + 4k) x VCCO = 0.075 x VCCO 出力遷移時の標準的な出力インピーダンスは、VCCO = 1.2 ∼ 1.8Vで70Ω、VCCO = 1.8 ∼ 3.3Vで50Ω、VCCO = 3.3 ∼ 5.0Vで40Ωで す。回路がアクティブになると、T1 がオンになることで HIGH での AC 駆動が実現し、立ち上がりエッジが高速化します。出力ポー トは、内蔵 4kΩ 抵抗によって信号レベルが HIGH のまま保持されます。LOW から HIGH に遷移する際、ワンショット回路が PMOS トランジスタ T1 を短時間オンにして、出力エッジを高速化します。ただし、出力電圧が定常状態値の約 95% に達した時点で、ワ ンショット回路はオフになります。HIGH から LOW への出力遷移では、出力電圧が定常状態値の約 5% に達した時点で、ワンショッ ト回路がオフになります。 出力イネーブル（OE）制御 OE が HIGH の際、NTB レベル・トランスレータの最大消費電力は 5µA です。OE が LOW になると、NTBトランスレータのバッファ がディスエーブルになり、出力がハイ・インピーダンスになることで、消費電力が削減されます。/OE ピンは VCC(A) 電源電圧を基準 としており、出力がディスエーブルになった時点で、A ポートおよび B ポートのワンショット回路と 4kΩ バッファもディスエーブルに なります。この状態での出力リーク電流 IOZ は、±2µA 未満です。アプリケーションが出力イネーブル制御を必要としない場合、OE ピンは開放状態にせず、VCC(A) 電源に接続してください。OE を開放状態にしておくと、過剰な待機電流がデバイスで消費されるの で、合計消費電力が増加します。また、/OE ピンでのロジック・レベルが定まらず、不必要な出力発振につながることがあります。 2 つの電源のいずれかが 0V の場合、 NTB デバイスの出力は 3 ステート出力となります。VCC アイソレーションと呼ばれるこの機能 では、VCC(B) または VCC(A) が 0V であると、A ポートと B ポートの I/O がハイ・インピーダンスに移行します。NTB デバイスは、IOFF 回 路を用いたパーシャル・パワーダウン・アプリケーションに対応しています。IOFF 回路は、デバイスのパワーダウン時に出力をディス エーブルにして、故障につながる逆流電流の発生を防止します。 表 4-2. 双方向変換向け NTB レベルシフタの選択 製品型番 説明 VCC(A)（V） VCC(B)（V） 出力駆動能力 （mA） tpd （ns） ビット数 Tamb（℃） パッケージ NTB0101 1 ビット自動方向制御 2 電源レベル・ トランスレータ（3 ステート） 1.2 ∼ 3.6 1.65 ∼ 5.5 ±0.02 3.8 1 -40 ∼ +125 XSON6 TSSOP6 NTB0102 2 ビット自動方向制御 2 電源レベル・ トランスレータ（3 ステート） 1.2 ∼ 3.6 1.65 ∼ 5.5 ±0.02 3.8 2 -40 ∼ +125 TSSOP8 XSON8 XQFN10 NTB0104 4 ビット自動方向制御 2 電源レベル・ トランスレータ（3 ステート） 1.2 ∼ 3.6 1.65 ∼ 5.5 ±0.02 3.8 4 -40 ∼ +125 DHVQFN14 XQFN12 WLCSP NTBA104 4 ビット自動方向制御 2 電源レベル・ トランスレータ（3 ステート） 1.2 ∼ 3.6 1.65 ∼ 5.5 ±0.02 3.8 4 -40 ∼ +125 DHVQFN14 XQFN12 XQFN16 ポートフォリオの詳細は、www.jp.nxp.com/products/logic をご参照ください。 18 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 4.2 自動方向制御双方向レベル変換向け パッシブ・デバイス VCC (A) NTS レベルシフタ：自動方向制御双方向レベル変換、 VCC (B) オープン・ドレイン出力対応 NTS レベルシフタは、オープン・ドレイン・ドライバに適したスイッチタイプの T1 トランスレータです。2 つのポートを相互に接続する N チャネル・パスゲート・ トランジスタを使用した FET ベースのデバイスであり（図 4-7） 、 データ方向 を A ポートから B ポートまたは B ポートから A ポートに変更する際、追加の入 力信号が必要ありません。 T2 ワンショット 回路 10kΩ 10kΩ ゲートバイアス N チャネル・パス FET、 内蔵の 10kΩプルアップ抵抗、 エッジレート高速化 回路を組み合わせた NTSトランスレータは、 異なる電圧レベルで動作する T3 A 2 デバイスやシステムのインターフェースに最適であるほか、I C、1 線式、SD/ MMC カード・インターフェース採用アプリケーションに必要な、オープン・ド ワンショット 回路 B 図 4-7. NTS レベルシフタの単一 I/O チャネルのアーキテクチャ レイン・ドライバとのシンプルなインターフェースを実現します。図 4-8 に、 SD カード・リファレンスデザインに適用した 2 チャネル /4 チャネル NTS レベ ルシフタを示します。 VCC (A) VCC (B) 1.8 V A side 3.0 V Bside C2 0.1 µF C1 0.1 µF GPIO VCCA DAT0 DAT0A DAT1 DAT1A DAT2 DAT2A DAT3 DAT3A プロセッサの SD/SDIO および MMC インターフェース C4 0.1 µF OE NTS0104 GND VCCA DAT0 DAT1B DAT1 DAT2B DAT2 DAT3B DAT3 NTS0102 CMD CMDA CLK CLKA GND CLKin WP DAT0B VCCB OE OE VCCB SD/SDIO カードコネクタ C4 0.1 µF CDMB CMD CLKB CLK VSS1 VSS1 74AUP1G04 74AUP1G14 CD GND WP （物理） CD （物理） WP/CD （物理） GND GND 図 4-8. SD カード・リファレンスデザインにおける NTS レベルシフタ 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 19 N チャネル・パスゲート・トランジスタを使用して、A ポートと B ポートの間の接続を開閉します。A ポートまたは B ポートに接続さ れたドライバが LOW になると、N2 パスゲート・トランジスタによって反対側のポートも LOW になります。パスゲート・トランジスタ （T3）のゲートバイアス電圧は、低電圧側の VCC レベルよりも高い電圧を設定することができます。 LOW から HIGH に遷移する際、出力ワンショット回路は PMOSトランジスタ（T1、T2）をオンにし、10kΩプルアップ抵抗をバイパ スして、電流駆動能力を高めることにより、出力遷移を高速化します。ワンショット回路は、入力遷移が VCCI/2 近くに達するとアクティ ブ化され、出力が VCCO/2に達してから約 50ns 後に非アクティブ化されます。高速化の期間中、ドライバの出力抵抗は約 50 ∼ 70Ωと なります。信号のコンテンションを回避し、動的な ICC を最小限に抑えるため、ワンショット回路がオフになるのを待ってから、反対 方向への信号を印加してください。 VGS が VT を上回っている間、 パスゲート・トランジスタ T3 はオンです。T3 への入力が 0V の状態で外付けドライバが T3 の片側を LOW にすると、T3 がオンになり、T3 の出力は T3 のオンステート抵抗によって 0V 近くに保持されます。立ち上がりエッジで入力電 圧が上昇すると、入力電圧が VGATE から VT を引いた値に達し T3 がオフになるまで、 T3 の出力電圧は入力に追従します。T3 が導 通を停止した後も、 内蔵プルアップ抵抗の働きにより、 入力ポートと出力ポートがそれぞれの電源電圧まで上昇を続けます。第 2 のケースでは、 内蔵プルアップ抵抗が入力をそれぞれの電源電圧（VCC(A) および VCC(B)）に結び付けることにより、 両方のポートが HIGH レベルで開始されます。外付けドライバによって入力ポートが LOW にされると、 VGS が VT を上回った時点で T3 が導通を開 始し、 出力が入力への追従を開始します。この動作に要するソース電流は、 A ポートまたは B ポートに接続された外付けドライバ から供給される必要があります。 デバイスにおけるデータレートの高速化を目的に、 NTSトランスレータは立ち上がりエッジレート高速化回路を搭載しています。 LOW から HIGH への信号遷移時に、 低インピーダンス・パスを利用して内蔵の 10kΩプルアップ抵抗をバイパスすることにより、 AC 駆動能力を強化します。立ち上がりエッジ入力信号のスイッチング速度の高速化には、ワンショット回路と T1/T2 PMOSトラン ジスタが使用されます。ワンショット回路によって立ち上がりエッジが検出されると、 T1/T2 PMOSトランジスタが一瞬オンになっ て、ポートを迅速に HIGH で駆動します。その結果、ポートで生じる出力インピーダンスが減少し、立ち上がりエッジ入力が高速化 されます。 入力ドライバ要件 NTS レベルシフタはスイッチタイプのレベルシフタなので、 入力ドライバの特性が出力信号に直接影響します。I/O に適用する外 付けのオープン・ドレイン・ドライバまたはプッシュ・プル・ドライバによって、システムの静的電流シンク能力が決まります。最大デー タレート、HIGH から LOW への出力遷移時間（tTHL） 、伝播遅延（tPHL）は、外付けドライバの出力インピーダンスとエッジレート に依存します。データシートに記載されているこれらのパラメータの制限値は、 出力インピーダンスが 50Ω 未満のドライバの使用 を想定しています。 出力負荷に関する考慮事項 一度に駆動可能な最大の容量性負荷は、ワンショット・パルス時間に依存します。極めて大きな容量性負荷の場合、 出力がワン ショット・パルス時間内に正側レールに達しない可能性があります。NTS レベルシフタでは、150pF までの容量性負荷であれば問 題なく駆動できます。図 4-9 に、 70pF、 50Ω の負荷を駆動した場合の NTS0102 の入力波形（黄）と出力波形（紫）を示します。 VCC(A) レールには 1.8V の電源電圧、VCC(B) レールには 3.3V の電源電圧が使用されています。また、周波数 50kHz の 1.8V 入力信号 が使用されており、出力振幅は最大で約 3.24V です。 20 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 図 4-9. 70pF、50Ω の負荷を駆動した場合の NTS0102 過剰な容量性負荷を回避し、ワンショット回路のトリガーを正しく行うには、 NTS0102 の PCB レイアウト上で短いトレースと低キャ パシタンス・コネクタを使用することを推奨します。また、低インピーダンス終端を確保し、出力信号の発振とワンショット回路の再 トリガーを回避するには、反射の往復遅延がワンショット・パルス時間（約 50ns）内に収まるように PCBトレースの長さを調整して ください。 パワーアップに関する考慮事項 動作中、VCC(A) は VCC(B) を上回ってはなりません。ただしパワーアップ時は、VCC(A) が VCC(B) を超えてもデバイスは壊れないので、どち らの電源も最初に投入可能です。パワーアップ順序に特別な要件はありません。NTS0102 は、 VCC(A) と VCC(B) のいずれかがオフに なったときにすべての出力ポートをディスエーブルにする回路を備えています。 イネーブル / ディスエーブル動作 OE 入力は、デバイスをディスエーブルにするのに使用されます。OE を LOW に設定すると、すべての I/O がハイ・インピーダンス のオフ・ステートになります。ディスエーブル時間（tdis、外部負荷なし）は、OE が LOW になってから、実際に出力がディスエー ブルになるまでの遅延時間です。イネーブル時間（ten）は、 OE が HIGH になってからワンショット回路が動作状態になるまでに 必要な時間です。パワーアップ時やパワーダウン時にハイ・インピーダンスのオフ・ステートを確保するには、OE ピンをプルダウン 抵抗経由で GND に接続してください。抵抗の最小値は、ドライバの電流ソース能力によって決まります。 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 21 I/O ライン上のプルアップ / プルダウン抵抗 VCC (A) 各 A ポート I/O では内蔵の 10kΩプルアップ抵抗が VCC(A) に接 続されており、 各 B ポート I/O では内蔵の 10kΩプルアップ抵 T1 抗が VCC(B) に接続されています。これよりも小さな値のプルアッ VCC (B) ワンショット 回路 ワンショット 回路 ワンショット 回路 ワンショット 回路 VCC (A) VCC (B) T3 プ抵抗が必要な場合は、 内蔵の 10kΩ 抵抗と並列に外付け抵 抗を追加してください。これは VOL レベルに影響を与えます。 T2 OE が LOW になると、 NTS0102 の内蔵プルアップ抵抗はディ スエーブルになります。 T4 NTSX レベルシフタ：自動方向制御双方向レベル変換、 オープン・ドレイン出力およびデュアルエッジ・アクセラレータ対応 NTSX レベルシフタは NTS デバイスと似ていますが、 改良型 アーキテクチャの採用によって、 より大きな容量性負荷（通常 T5 A T6 B 図 4-10.NTSX2102 の I/O チャネルのアーキテクチャ は最大 600pF）での使用を実現しています。図 4-10 に、 NTSX の単一 I/O チャネルのアーキテクチャを示します。 2 つの N チャネル・パスゲート・トランジスタがポートを相互に 4 接続しています。また、出力エッジレート・アクセラレータが I/O ピンの立ち上がりエッジと立ち下がりエッジを検出して、高速化 します（図 4-11） 。 3 VI (An) (V) 1 0 LOW から HIGH への遷移では、 ワンショット回路が入力遷移 中に PMOSトランジスタ（T1、T3）をオンにすることにより、出 4 3 力遷移を高速化します。HIGH から LOW への遷移では、ワン ショット回路が NMOSトランジスタ（T2、 T4）をオンにします （図 4-12） 。アクティブ化されたワンショット回路は、 約 25ns 後 に非アクティブ化されます。高速化の期間中、ドライバの出力 2 VO (Bn) (V) 2 1 0 0 20 40 60 アプリケーションは最大データレートを超えてはなりません。ま たは、ワンショット回路がオフになるのを待ってから、反対方向 80 100 T (ns) 抵抗は約 10 ∼ 35Ωとなります。信号の競合を回避するため、 図 4-11. エッジレートの高速化を示す入出力波形 への信号を印加する必要があります。 入力ドライバ要件 NTSX2102 はスイッチタイプのトランスレータなので、入力ドラ イバの特性が出力信号に直接影響します。I/O に適用する外 付けオープン・ドレイン・ドライバによって、システムの静的電 流シンク能力が決まります。最大データレート、 出力遷移時間 （tTHL、 tTLH） 、伝播遅延（tPHL、 tPLH）は、外付けドライバ の出力インピーダンスとエッジレートに依存します。 80 60 ワンショット・ 40 パルス時間 （ns） 20 0 1 2 3 4 V （V） 図 4-12. ワンショット・パルス時間と VCCO の関係 22 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 5 6 出力負荷に関する考慮事項 一度に駆動可能な最大の容量性負荷は、ワンショット・パルス時間に依存し、600pF に最適化されています。これより大きな容量性 負荷の場合、出力がワンショット・パルス時間内に正側レールに達しない可能性があります。過剰な容量性負荷を回避し、ワンショッ ト回路のトリガーを正しく行うには、 NTSX2102 の PCB レイアウト上で短いトレースと低キャパシタンス・コネクタを使用してくださ い。また、 反射の往復遅延がワンショット・パルス時間内に収まるように PCBトレースの長さを調整する必要があります。このよう な長さにしておくと、低インピーダンス終端を確保し、出力信号の発振とワンショット回路の再トリガーを回避することができます。 出力イネーブル（OE） OE 入力は、デバイスをディスエーブルにするのに使用されます。OE を LOW に設定すると、すべての I/O がハイ・インピーダンス のオフ・ステートになります。NTSXトランスレータの利点の 1 つとして、 VCC(A) と VCC(B) のどちらを最初にパワーアップしてもかまい ません。OE ピンを定義しておくと、パワーアップ時の浪費を抑えられます。OE ピンは、プルダウン抵抗経由で GND に接続可能で すが、アプリケーションによってはVCC(A)に配線することもできます。OEピンをVCC(A)に配線した場合は、どちらの電源も最初にパワー アップ / ダウン可能です。プルダウン抵抗を使用する場合は、以下の順序を推奨します。 パワーアップ時 パワーダウン時 1. いずれかの電源ピンに電源を印加します。 2. 残りの電源ピンに電源を印加します。 3. OE を HIGH で駆動してデバイスをイネーブルにします。 1. OE を LOW で駆動してデバイスをディスエーブルに します。 2. いずれかの電源ピンから電源を切断します。 3. 残りの電源ピンから電源を切断します。 表 4-3. 双方向変換向け NTS/NTSX レベルシフタの選択 製品型番 説明 VCC(A)（V） VCC(B)（V） 出力駆動能力 （mA） tpd （ns） ビット 数 Tamb（℃） 1.65 ∼ 3.6 2.3 ∼ 5.5 -0.02 4.4 1 -40 ∼ +125 XSON6 TSSOP6 パッケージ NTS0101 1 ビット、自動方向制御 2 電源レベル・トランスレータ （3 ステート） NTS0102 2 ビット、自動方向制御 2 電源レベル・トランスレータ （3 ステート） 1.65 ∼ 3.6 2.3 ∼ 5.5 -0.02 4.4 2 -40 ∼ +125 TSSOP8 XSON8 XQFN8 XQFN10 NTS0103 3 ビット、自動方向制御 2 電源レベル・トランスレータ （3 ステート） 1.65 ∼ 3.6 2.3 ∼ 5.5 -0.02 4.4 2 -40 ∼ +125 XQFN10 NTS0104 4 ビット、自動方向制御 2 電源レベル・トランスレータ （3 ステート） 1.65 ∼ 3.6 2.3 ∼ 5.5 -0.02 4.4 4 -40 ∼ +125 DHVQFN14 XQFN12 TSSOP14 WLCSP NTSX2101 2 ビット、自動方向制御 2 電源レベル・トランスレータ （3 ステート） 1.65 ∼ 5.5 1.65 ∼ 5.5 6 2 2 -40 ∼ +125 XSON8 XQFN8 ポートフォリオの詳細は、www.jp.nxp.com/products/logic をご参照ください。 NVT レベルシフタ：自動方向制御双方向レベル変換、オープン・ドレイン出力対応、外付けプルアップ抵抗なし NVT レベルシフタは、イネーブル（EN）ピンでゲートが内部的に相互接続された、対応する N チャネル・パス・トランジスタのアレ イを使用して、双方向変換を行います（図 4-13） 。 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 23 オープン・ドレインの 高電圧ペリフェラル I/O バス VCC (B) = 3.3 V 200 kΩ 1 kΩ VREFB 0.1 μF 1 kΩ B1 1 kΩ B2 1 kΩ B3 BN （ドレイン） EN NVT20xx VCC (A) = 1.2 V （ゲート） リファレンス・ トランジスタ GND パス・トランジスタ （ソース） VREFA A1 A2 A3 AN オープン・ドレインの 低電圧 GPU I/O バス 図 4-13.NVT20xx デバイスの代表的な回路図 これと似ているものの、RON、CIO、ESD 保護の特性が異なる方式が、ほかの 2 つのレベル・トランスレータ（PCA9306 と GTL2005） で使用されています。PCA9306 は 2 ビット自動方向制御 2 電源レベル・トランスレータ（この点は NVT2002 と同じだが、SMBus お よびより広範なパッケージをサポート）で、GTL2005 は 4 ビット GTL → LVTTL 双方向非ラッチ・トランスレータ（セクション 3 を参照） です。 基本動作 電界効果トランジスタ（FET）のうち 1 つがリファレンス・トランジスタとして使用され、残りはパス・トランジスタとして使用されま す。ローサイド（A1 ∼ An）は FET ソースで、ハイサイド（B1 ∼ Bn）は FETドレインです。ローサイドでは、リファレンス・トランジス タの電圧が残りのパス・トランジスタの制限値となります。FET が飽和領域内で動作するように、リファレンス・トランジスタのゲー トはドレインに接続する必要があります。 リファレンス・トランジスタおよび 1 つの抵抗を使用して、VBIAS と、すべてのパス・トランジスタのゲート電圧（VG）を設定します。ゲー ト電圧は、VCC(A) にゲート - ソース電圧（VGS）を加えたものです。VGS は 0.6V から 1.0V の間で変動します。ローサイドのパス・トラン ジスタは、VCC(A) までに制限されています。 An ポートまたは Bn ポートのいずれかが LOW で駆動されると、 FET がオンになって、 An ポートと Bn ポートの間に低抵抗のパス が確立されます。パス・トランジスタの低オンステート抵抗（RON）により、最小限の伝播遅延のもとで接続が可能です。 24 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 Bn ポートが HIGH で駆動されるか HIGH にプルアップされると、An ポートの電圧が VCC(A) に制限されます。An ポートが HIGH で駆 動されるか HIGH にプルアップされると、プルアップ抵抗によって Bn ポートが VCC(B) になります。VCC(A) は CPU の I/O 電圧レベルと 同じに設定され、VCC(B) はペリフェラル・デバイスの I/O 電圧レベルと同じに設定されます。このため、方向制御がなくても、HIGH レベルと LOW レベルの間でシームレスな遷移が可能です。 EN を 200kΩプルアップ抵抗経由で高電圧の VCC(B) に接続し、 An と Bn の I/O を接続すると、トランスレータ・スイッチがオンにな り、ポート間の双方向データフローが可能になります。EN を LOW にすると、トランジスタ・スイッチがオフになり、ポート間がハイ・ インピーダンスまたは切断状態になります。トランスレータはこのようにして、旧式の高電圧デバイスによって生じる過電圧状態や ESD 状態から新型の低電圧デバイスを保護し、VIH と VOH のスイッチング・レベルの変換処理を容易にします。 双方向レベル変換、オープン・ドレイン I/O 対応 双方向レベル変換の場合、トランスレータの両側のドライバは、 オープン・ドレイン出力であるか、 片側の出力ドライバにおける HIGH レベルと反対側における LOW レベルとの競合を回避するように制御されている必要があります。 オープン・ドレイン・デバイスを使用する際は、B 側にプルアップ抵抗が必要であり、出力ドライバに過負荷がかからないように抵 抗のサイズを調整してください。 NVT20xx と PCA9306 では、VCC(B) から VCC(A) を引いた値が 1V を上回っている場合、A 側にプルアップ抵抗は必要ありません。ただ し、VCC(B) から VCC(A) を引いた値が 1V 未満の場合は、An 出力を VCC(A) に到達させるため、A 側にプルアップ抵抗が必要です。注意 すべき点として、A 側と B 側の両方にプルアップ抵抗が必要な場合、パス・トランジスタがオンになると、等価のプルアップ抵抗値 は、2 つの抵抗を並列に組み合わせた値になります。 GTL2000、GTL2002、GTL2003、GTL2010 でも、同様の状況が発生します。VCC(B) から VCC(A) を引いた値が 1.5V 以上の場合、A/S 側にプルアップ抵抗は必要ありません。ただし、差が 1.5V 未満の場合、A/S 側と B/D 側の両方にプルアップ抵抗が必要であり、パ ス・トランジスタがオンになると、等価のプルアップ抵抗値は、2 つの抵抗を並列に組み合わせた値になります。 単方向レベル変換、プッシュ・プル I/O 対応 トランスレータは、 プッシュ・プルまたはトーテムポール I/O を利用した単方向レベル変換（LOW から HIGH または HIGH から LOW）に対応していますが、I/O は変換中、バス上で唯一のドライバでなければなりません。この構成を双方向プッシュ・プル制 御に使用するには、方向制御ビットを使って、バス上で動作させる I/O を決め、バス競合を回避する必要があります。単方向変換 の詳細は、アプリケーションノート AN11127 をご参照ください。 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 25 表 4-4. NVT 双方向トランスレータの選択 製品番号 NVT2001 説明 VCC(A)（V） VCC(B)（V） ビット数 パッケージ 1 ビット、自動方向制御 2 電源レベル・トランスレータ 1.0 ∼ 3.6 1.0 ∼ 5.5 1 TSSOP8 XSON8U XSON6 NVT2002* 2 ビット、自動方向制御 2 電源レベル・トランスレータ 1.0 ∼ 3.6 1.8 ∼ 5.5 2 TSSOP8 XSON8 XQFN10 XQFN8 NVT2003 3 ビット、自動方向制御 2 電源レベル・トランスレータ 1.0 ∼ 3.6 1.8 ∼ 5.5 3 TSSOP10 NVT2004 4 ビット、自動方向制御 2 電源レベル・トランスレータ 1.0 ∼ 3.6 1.8 ∼ 5.5 4 HXSON12 NVT2006 6 ビット、自動方向制御 2 電源レベル・トランスレータ 1.0 ∼ 3.6 1.8 ∼ 5.5 6 DHVQFN16 HVQFN16 TSSOP16 NVT2008 8 ビット、自動方向制御 2 電源レベル・トランスレータ 1.0 ∼ 3.6 1.8 ∼ 5.5 8 DHVQFN20 TSSOP20 NVT2010 10 ビット、自動方向制御 2 電源レベル・トランスレータ 1.0 ∼ 3.6 1.8 ∼ 5.5 10 DHVQFN24 HVQFN24 TSSOP24 * PCA9306 は、より多くのパッケージ・オプション（SO8、VSSOP8）が用意されている以外は NVT2002 と同じです。 ポートフォリオの詳細は、www.jp.nxp.com/products/logic をご参照ください。 CBTD/CBTLVD バススイッチ：信号スイッチングおよびレベル変換を実行するデバイス 電圧変換と信号スイッチングが必要な設計では、 ダイオードを備えたクロスバー・スイッチを使用できます。バススイッチは自然 なトランスレータです。スイッチ機能が信号のオン / オフを切り替え、その結果として、パス電圧（VPASS）とも呼ばれる出力電圧が VCC よりも低下します。例えば、 5V メモリと 3V CPU の間に接続されたバススイッチは、信号スイッチングとレベル変換の 2 つの役 目を果たすことができます（図 4-14） 。スイッチがオフの場合、入力と出力の間に容量性絶縁はありません。バススイッチの駆動能 力は、接続される負荷と、ドライバの出力駆動能力に依存します。 NXP CBT 製品ファミリには、 様々なバススイッチ が用意されています。CBTD シリーズでは、 より VCC = 5 V 低いゲート電圧向けにダイオードが追加されてい CBTD3384 るので、 通常は VPASS が CBT シリーズよりも 1V 低 くなっています。このため、CBTD シリーズは、3V デバイス間のスイッチングや 5.0V から 3.3V への CBT3384 変換が必要なアプリケーションに適しています。 OE 図 4-15 に、レベルシフティング対応デュアル・バ ススイッチである CBTD3306 の出力結果を示しま す。スイッチ電流が 6mA で動作温度が 25℃と仮 定すると、VCC が 5V の場合、出力 / パス電圧は約 2.7V になります。注意すべき点として、スイッチ入 3 V CPU 5 V CPU 力の電圧（VIN）は VPASS より高く、 最大で 7V に達 することがあります。同じ条件のもとでスイッチ電 流が小さい場合（100µA など） 、 VPASS はより3V に 近い値になります。 3V 5V 3V 5V 3V メモリ 5 V I/O 図 4-14.CPU およびメモリを使用したサンプル・アプリケーション 26 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 1.90 2.0 1.85 (1) 20 µA 2.0 1.80 (2) Vpass (V) 100 µA (3) 1.75 Vpass (V) (4) 2.0 1.70 2 mA 1.65 2.0 4 mA 1.60 2.0 1.55 4.4 4.8 5.2 3.0 5.6 3.2 3.4 3.6 VCC (V) VCC (V) 図 4-16. CBTLVD のパス電圧と電源電圧の関係 図 4-15. CBTD のパス電圧と電源電圧の関係 VCC が 4.5 ∼ 5.5V の場合、CBTD3306 は 3V 信号スイッチングにも利用できます。例えば、標準的な RON が 17Ω でスイッチ電流が 15mA と仮定 すると、VCC が 4.5V で入力電圧が 2.4V の場合、スイッチ出力は 2.145V になります。詳細は、CBTD のデータシートをご参照ください。 CBTLVD デバイスは、CBTD シリーズの低電圧版です。信号を 3.3V から 1.8V へ変換するのに適しています。図 4-16 に、4 ビット出力イネーブル を備えた8ビット、レベルシフティング・バススイッチであるCBTLVD3244の出力結果を示します。これは、入力電圧がVPASSを上回り、最大で4.6V に達した場合の結果です。 表 4-5. 電圧変換に対応した CBTD/CBTLVD バススイッチの選択 製品番号 説明 VCC（V） ロジック・ VPASS（V） スイッチング・ レベル RON（Ω） f（-3dB） tpd （MHz） （ns） Tamb（℃） パッケージ CBTD16210 20 ビット、バススイッチ・レベル・トランス レータ 4.5 ∼ 5.5 3.3 TTL 7 300 0.25 -40 ∼ +85 TSSOP48 SSOP48 CBTD16211 24 ビット、バススイッチ・レベル・トランス レータ 4.5 ∼ 5.5 3.3 TTL 7 300 0.25 -40 ∼ +85 TSSOP56 SSOP56 CBTD3306 デュアル・バススイッチ・レベル・トランス レータ 4.5 ∼ 5.5 3.3 TTL 7 300 0.25 -40 ∼ +85 SO8、XQFN8U XSON8、TSSOP8 CBTD3384 10 ビット、バススイッチ・レベル・トランス レータ 4.5 ∼ 5.5 3.3 TTL 7 300 0.25 -40 ∼ +85 SO24、SSOP24 TSSOP24 CBTD3861 10 ビット、バススイッチ・レベル・トランス レータ 4.5 ∼ 5.5 3.3 TTL 7 300 0.25 -40 ∼ +85 DHVQFN24 SSOP24 TSSOP24 CBTLVD3244 オクタル・バススイッチ・レベル・トランス レータ 3.0 ∼ 3.6 1.8 CMOS/ LVTTL 7 400 0.2 -40 ∼ +125 DHVQFN20 SSOP20 TSSOP20 CBTLVD3245 オクタル・バススイッチ・レベル・トランス レータ 3.0 ∼ 3.6 1.8 CMOS/ LVTTL 7 400 0.2 -40 ∼ +125 DHVQFN20 SSOP20 TSSOP20 CBTLVD3384 10 ビット、バススイッチ・レベル・トランス レータ 3.0 ∼ 3.6 1.8 CMOS/ LVTTL 7 400 0.2 -40 ∼ +125 DHVQFN24 SSOP24 TSSOP24 CBTLVD3861 10 ビット、バススイッチ・レベル・トランス レータ 3.0 ∼ 3.6 1.8 CMOS/ LVTTL 7 400 0.2 -40 ∼ +125 DHVQFN24 SSOP24 TSSOP24 ポートフォリオの詳細は、www.jp.nxp.com/products/logic をご参照ください。 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 27 セクション 5.0 アプリケーション固有のレベル・トランスレータ ここでは、SIM カードの使用を容易にするレベル・トランスレータや、I2C バス向けの特殊なトランスレータについて説 明します。 5.1 SIM カード対応のトランスレータ NVT4555：電源電圧 LDO 内蔵、WLCSP 双方向 SIM カード・インターフェース・レベル・トランスレータ NVT4555 は、スマートフォンのホストプロセッサと SIM カードの間のインターフェースとして機能します（図 5-1） 。ウエ ハレベル・チップスケール・パッケージ（WLCSP）で提供されており、 高いパフォーマンスと最小限の基板面積を兼 ね備えています。また、SIM 電源への準拠、EMI/ESD 保護機能の搭載、ISO 7816-3 仕様で定められたシャットダウン・ シーケンスへの対応を実現しています。 VCC（1.1 V～3.6 V） VBAT （2.5 V～5.25 V） 1 μF 100 nF （1.8V または 2.95V、 最大 50mA） LDO レギュレータ ホスト プロセッサ VSIM 4.7 μF NVT4555 SIM カード NVT4555 RST_HOST CLK_HOST IO_HOST RST_SIM レベル トランスレータ CLK_SIM IO_SIM 図 5-1. NVT4555 と標準的な SIM カードとのインターフェース 内蔵の低ドロップアウト（LDO）レギュレータが、 高い電源電圧変動除去比（PSSR）のもと超低ドロップアウト電圧 （VBAT-VSIM）で SIM カードに電源を供給します。NVT4555 は、 固定された 2 つの電圧レギュレーション・レベル（1.8V と 2.95V）を備えており、CTRL ピンで選択できます。 SIM カード信号向けに ISO 7816-3 シャットダウン・シーケンスを採用しているので、カードを適切にディスエーブルに できます。また、このシャットダウン・シーケンスによって、ホットスワップ（活線挿抜）時にデータの破損や不適切な 書き込みを防げます。 28 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 NVT4555 は、 SIM ピン向けに ±8kV を超える IEC 61000-4-2 準拠の接触 ESD 保護機能を備えており、 その他のピンは標準的な ±2kV の接触に対応しています。 NVT4556：電源電圧 LDO 内蔵、I2C バス制御対応、WLCSP 双方向 SIM カード・レベル・トランスレータ NVT4556 は NVT4555 と同様に、 ホストプロセッサと SIM カードの間のインターフェースです（図 5-2） 。SIM カードの機能とプロト コルに関する I2C バス制御を行います。電源と、 ISO 7816-3 シャットダウン・シーケンスの処理については、 ETSA、 IMT-2000、 ISO 7816 の SIM 要件を満たしています。 VBAT （2.5V ～ 5.25V） 1 μF 100 nF SCL SDA ホスト プロセッサ （1.8V または 3V、 最大 50mA） I2C インターフェース LDO レギュレータ VSIM 4.7 μF NVT4555 NVT4556 CLK_HOST IO_HOST SIM カード RST_SIM RST_HOST/EN レベル トランスレータ CLK_SIM IO_SIM 図 5-2. NVT4556 と標準的な SIM カードとのインターフェース NVT4556 は、携帯電話のバッテリで一般的な 2 つの電圧（1.8V と 3V）に対応した LDO に加えて、データ、RSTn、CLKn 信号の変 換用に 3 つのレベル・トランスレータを備えています。単一の低電圧ホスト SIM ポートで第 2、第 3 の SIM カードもサポート可能な ので、システムに必要な GPIO の数を削減できます。 VCC ピンはホスト側 I/O に電源を供給するほか、イネーブル・ピンとしての役割も果たし、ホスト側電圧に合った GPIO に接続でき ます。VCC ピンから引き出される合計電流は、 最大でわずか 100μA です。NVT4556 では I2C バス・インターフェースを利用して、 通常動作のイネーブル化や、SIM カード電源に対する 1.8V または 3V の選択を行います。また、レベル・トランスレータ・バスを維 持しながら LDO 機能をディスエーブルにできるので、 システムによって制御されているレギュレータを SIM カード電源に適用する ことも可能です。 NVT4556 は、 SIM ピン向けに ±8kV を超える IEC 61000-4-2 準拠の接触 ESD 保護機能を備えており、 その他のピンは標準的な ±2kV の接触に対応しています。 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 29 5.2 双方向変換にも対応した I2C マルチプレクサ / スイッチ PCA954x：双方向変換マルチプレクサ / スイッチ 一部の専用デバイスには、I2C または SMBus のアドレスが 1 つしかありません。同じシステム内で同様のデバイスが複数必要な場 合でも、 デバイスへの個別のアクセスは不可能です。マルチプレクサやスイッチを利用して I2C バスを複数の分岐に分割すれば、 I2C マスターはアドレス競合を起こさずに複数の同じデバイスから 1 つを選択して、やりとりすることができます。 センサのアナログ特性が原因で、多くの I2C ペリフェラル・デバイスは異なる電圧レベルで動作します。このため通常は、電源ごと に個別のマスターが必要です。マルチプレクサやスイッチを利用すれば、 電源電圧が異なる複数のペリフェラル・デバイスと単一 のマスターとのインターフェースが可能になります。 PCA954x は、双方向変換にも対応した I2C マルチプレクサ / スイッチです（図 5-3） 。 5V 5V マスター 5V スレーブ 5V マルチプレクサ またはスイッチ 3.3 V 3.3 V PCA954x スレーブ 図 5-3. PCA954x マルチプレクサ / スイッチを使用したサンプル・アプリケーション 30 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 SD0 SD1 SC0 SC1 VSS VDD SCL SDA スイッチ制御ロジック パワーオン リセット 入力フィルタ I2C バス制御 図 5-4. PCA9540B のブロック図 図 5-4 に、ファミリ全体の例として PCA9540B を示します。 アップストリーム・ペアの SCL/SDA が、FET スイッチによって制御されたダウンストリーム・ペア/ チャネルに展開されます。ダウン ストリーム・ペアの数はデバイスによって異なります。アップストリーム・チャネルの I2C 信号は、増幅されずにすべてのダウンストリー ム・チャネルに渡されます。アップストリーム・チャネルとすべてのアクティブなダウンストリーム・チャネルでは、I2C バスの制限値 である 400pF を守らなければなりません。すべてのアップストリーム・チャネルとダウンストリーム・チャネルには、プルアップ抵抗 が必要です。 アップストリーム・チャネルまたはアクティブなダウンストリーム・チャネルにおけるバスマスターからの I2Cコマンドは、いずれのチャ ネルのオン / オフも切り替えることができます。ストップコマンドが送信されると、 チャネルステータスが変更されます。マルチプレ クサでは一度に 1 つのダウンストリーム・チャネルしか選択できませんが、スイッチでは一部またはすべてのダウンストリーム・チャ ネルを接続できます。アップストリーム・バスとダウンストリーム・バスは直接接続されるので、接続されたすべてのバス上のプル アップ抵抗は並列となり、また、接続されたすべてのバス上にはキャパシタンスが追加されます。 アップストリーム・バスとダウンストリーム・バスの間に MOSFET パス・トランジスタを接続すると、パス・トランジスタに印加され たゲート電圧によって、ダウンストリーム側のバス電圧の逸脱が制限されます。ダウンストリーム・バスの電圧は、ゲート電圧から トランジスタのしきい値電圧を引いた値までしか上昇できません。パス・トランジスタのゲート電圧を電源として使用することで、 PCA954x は電圧レベル変換を実行できます。 図 5-5 のグラフに示すように、PCA954x デバイスの各種チャネル間で I2C 電圧の変換が可能です。 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 31 5.0 4.0 VO (SW) 3.0 (V) 2.0 最大 標準 1.0 2.0 2.5 3.0 3.5 VDD 4.0 4.5 5.0 最小 5.5 (V) 図 5-5. PCA954x の電圧変換 例えば、アップストリーム・チャネルでは 5V、ダウンストリーム・チャネルでは 3.3V を使用していると仮定します。3.3V の電源が供 給されている場合、PCA954x は、5V が 3.3V 側に現れないように電圧を約 2.3V にクランプします。次に、3.3V 側のプルアップ抵抗 がその電圧を 3.3V レールまで引き上げます。このような状況は温度範囲全体にわたって見られるので、 設計エンジニアは通常、 最大電圧曲線を採用する必要があります。重要な点として、マルチプレクサ / スイッチには、適切なレベル変換を行う上で最低限 必要な I2C 電圧を供給してください。 表 5-1. PCA954x I2C マルチプレクサ / スイッチの選択 製品番号 機能 アドレス数 ハードウェア リセット PCA9540B 1：2 マルチプレクサ 1 No 2.3 ∼ 5.5 PCA9541 2：1 マルチプレクサ、マスターセレクタ 16 Yes 2.3 ∼ 5.5 PCA9542A 1：2 マルチプレクサ 8 No 2.3 ∼ 5.5 PCA9543A 1：2 スイッチ 4 Yes 2.3 ∼ 5.5 PCA9544A 1：4 マルチプレクサ 8 No 2.3 ∼ 5.5 PCA9545 1：4 スイッチ 4 Yes 2.3 ∼ 5.5 PCA9546A 1：4 スイッチ 8 Yes 2.3 ∼ 5.5 PCA9547 1：8 マルチプレクサ 8 Yes 2.3 ∼ 5.5 PCA9548A 1：8 スイッチ 8 Yes 2.3 ∼ 5.5 ポートフォリオの詳細は、www.jp.nxp.com/products/logic をご参照ください。 32 電圧範囲（V） 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 会社概要 NXP セミコンダクターズ N.V. について NXP セミコンダクターズ N.V. は、よりスマートな世界を実現するセキュア・コネクショ ンを可能にするソリューションを創造しています。 ハイパフォーマンス・ミックスドシグナル・エレクトロニクスにおける高度な専門知識 を活用し、車載、ID 認証、モバイルなどの業界において、無線インフラ、照明、ヘル スケア、産業機器、コンシューマ・テクノロジー、コンピューティングなどの幅広い分 野で技術革新を実現しています。 本社所在地 オランダ、アイントホーフェン 社長兼 CEO Rick Clemmer 設立 2006 年 （旧ロイヤル フィリップス エレクトロニクス社） 半導体業界において 55 年以上の実績 2010 年 8 月 米 NASDAQ 市場に上場 2013 年 8 月 1 日、ニューヨーク、タイムズスクエ アの NASDAQ タワーにて。第二四半期決算 発表に合わせて最新コーポレートスローガン、 “Secure Connections for a Smarter World” のプロモーション映像を放映。 （銘柄コード：NXPI） 2014 年度売上 56.4 億米ドル 研究開発 研究開発費：6.39 億米ドル（2013 年） 3,300 人の研究開発 特許：約 8,900 件 21 の研究開発拠点 拠点 世界 25 ヵ国以上 事業領域 • ハイパフォーマンス・ミックスドシグナル IC ・オートモーティブ（車載）用 IC ・アイデンティフィケーション（ID 認証）用 IC ・インフラおよび産業機器用 IC NXP の半導体情報をいつでも確認できる、 無 償のスマートフォン用アプリを提供しています。 iPhone、 Android 版を提供中。仕様の確認か ら注文までをスピーディーに完了できます。 ・ポータブルおよびコンピューティング用 IC • スタンダード製品 日本法人： NXP セミコンダクターズジャパン株式会社 東京本社所在地 ‥‥‥ 〒150-6024 東京都渋谷区恵比寿 4-20-3 恵比寿ガーデンプレイスタワー 24F 代表取締役社長 ‥‥‥ 原島 弘明 大阪支店 ‥‥‥‥‥‥ 〒530-0014 大阪府大阪市北区鶴野町 1-9 梅田ゲートタワー 9F 名古屋営業所 ‥‥‥‥ 〒460-0008 愛知県名古屋市中区栄 2-4-18 岡谷鋼機ビルディング 3F 最新情報は、www.jp.nxp.com をご確認ください。 恵比寿ガーデンプレイス 梅田ゲートタワー 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 33 取扱代理店 株式会社バイテック 本社 〒140-0002 東京都品川区東品川 3－6－5 TEL 03-3458-4611 FAX 03-3458-4757 大阪支店 〒550-0002 大阪府大阪市西区江戸堀 1－3－15 新石原ビル 8F TEL 06-6443-3501 FAX 06-6443-3502 株式会社トーメンエレクトロニクス マーケティング第 4 部 NXP グループ 〒108-8510 東京都港区港南 2－3－13 品川フロントビル 14F TEL 03-5462-9672 FAX 03-5462-9435 西日本マーケティング部 〒530-8622 大阪府大阪市北区中之島 3－2－18 住友中之島ビル 4F TEL 06-6447-9643 FAX 06-6447-9751 株式会社サクシス （リョーサングループ） 東日本営業部 〒101-0031 東京都千代田区東神田 2－4－6 第 1 東神田ビル 4F TEL 03-3862-4861 FAX 03-3862-5405 西日本営業部 〒532-0011 大阪府大阪市淀川区西中島 7－1－5 辰野新大阪ビル 4F TEL 06-6838-4662 FAX 06-6886-2555 岡谷エレクトロニクス株式会社 本社 〒222-0033 神奈川県横浜市港北区新横浜 2－3－19 新横浜ミネタビル 8F TEL 045-475-1502 FAX 045-475-1503 名古屋支店 〒450-0003 愛知県名古屋市中村区名駅南 1－16－30 東海ビル 3F TEL 052-571-6441 FAX 052-571-6443 大阪営業所 〒550-0013 大阪府大阪市西区新町 1－27－5 四ツ橋クリスタルビル 6F 岡谷鋼機株式会社内 TEL 06-6539-1512 FAX 06-6539-1513 本社 〒222-0033 神奈川県横浜市港北区新横浜 2－3－12 新横浜スクエアビル 6F TEL 045-477-2000 FAX 045-477-2010 西日本支社 〒564-0063 大阪府吹田市江坂町 1－14－33 TCS ビル 5F TEL 06-6384-2281 FAX 06-6338-1681 福岡営業所 〒812-0011 福岡県福岡市博多区博多駅前 3－6－12 オヌキ博多駅前ビル 6F TEL 092-432-5701 FAX 092-432-5703 本社 〒150-6023 東京都渋谷区恵比寿 4－20－3 恵比寿ガーデンプレイスタワー 23F TEL 03-5792-8210 FAX 03-5792-8212 西日本支店 〒541-0052 大阪府大阪市中央区安土町 2－3－13 大阪国際ビルディング 15F TEL 06-4705-1200 FAX 06-4705-1202 株式会社 PALTEK アヴネット株式会社 エム・アールエフ株式会社 本社 〒101-0024 東京都千代田区神田和泉町 1－8－11 サンセンタービル 5F TEL 03-5821-3623 FAX 03-5821-3625 大阪営業所 〒532-0011 大阪府大阪市淀川区西中島 5－12－8 新大阪ローズビル 6F TEL 06-6100-1717 FAX 06-6100-1718 神奈川県横浜市港北区新横浜 3－19－1 LIVMO ライジングビル 10F TEL 045-470-8770 FAX 045-470-8950 株式会社チップワンストップ 本社 〒222-8525 NXP の製品情報を、スマートフォンで確認できます。アプリケーションのダウンロードは、以下の QR コードをご利用ください。 iPhone アプリ“NXP”QR コード 34 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 Android アプリ“NXP”QR コード Memo 電圧レベルシフタ―NXP のレベル・トランスレータを用いた混合電圧設計への対処方法 35 www.jp.nxp.com © 2014 NXP Semiconductors N.V. 禁無断転載。事前に版権所有者の書面による承諾なしに全体あるいは一部を複製することを禁じます。このカタログに書かれている情 報は、いかなる見積書あるいは契約の一部を形成するものではなく、事前の予告なしに変更することがあります。このカタログの使用に よる結果に対して発行者はいかなる責任を負うものではありません。このカタログにより特許あるいはその他の産業および知的所有権 の認可を与えるものでも、含むものでもありません。 発行日：2015 年 2 月 文書番号：9397 750 17511-JP Published in Japan