PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) 1.61 特長 以下にしめす、HVGA 解像度までのフルプログラマブルスクリーンサイズをサポート: QVGA (320x240) @ 60 Hz 16 bpp WQVGA (480x272) @ 60 Hz 16 bpp HVGA (480x320) @ 60 Hz 16 bpp 仮想スクリーンの操作に対応 水平および垂直ブランキングの合間の入り口と出口で選択可能な割込みパルス を生成 SEGGER emWin グラフィックライブラリ搭載インターフェース ブランキングの合間に読み書き操作を実行 CPU の介入なしに、連続したタイミング信号をパネルに送信します 外部フレームバッファとして使用される最大 23 ビットアドレス、16 ビットデータの非 同期 SRM デバイスに対応 概要説明 グラフィック LCD コントローラ (GraphicLCDCtrl) コンポーネント は、LCD ドライバがあるが、LCD コントローラが ない LCD パネルへのインターフェースです。このタイプのパネルには、フレームバッファがありません。フレームバッファ を外部で提供する必要があります。 このコンポーネントは、16 ビット幅の非同期 SRM デバイスを用いた、外部フレームバッファへのインタフェースでもあ ります。 このコンポーネントは、SEGGER emWin グラフィック ライブラリと一緒に動作するように設計されています。このグ ラフィックライブラリは Cypress によって提供され、Cypress のWebサイ トwww.cypress.com/go/comp_emWinでご利用いただけます。このグラフィックライブラリには、テキストと画像 の描画およびレンダリングのフル機能セットが用意されています。 Cypress Semiconductor Corporation • 198 Champion Court • San Jose、CA 95134-1709 • 408-943-2600 Document Number: 001-80336 Rev. ** Revised June 6, 2012 グラフィック LCD コントローラ (GraphicLCDCtrl) PSoC® Creator™ コンポーネント・データシート GraphicLCDCtrl を使用する場合 GraphicLCDCtrl コンポーネントは、複数の LCD パネルに対応します。外部 SRAM 内で、制御信号を直接駆 動し、フレームバッファを管理します。コンポーネントは、dotclk、 hsync、 vsync、 および de 出力を生成し、 SRAM からデータにアクセスし、制御を通して LCD 上に表示します。 フレームバッファの SRAM は、LCD パネルをリフレッシュしていない場合にのみ、読み書きのアクセスができます。リ フレッシュ期間中に読み込みもしくは書き込みの要求があった場合、提供された API 関数は、リフレッシュがブラ ンキング期間になるまで待機します。ブリンキング期間の間に、読み込みもしくは書き込みが行われます。 ブランキング期間の開始および終了を示すために、割り込みを使用することができます。この機能は、RTOS と組 み合わせると特に有用です。RTOS は、ブランキング期間の開始および終了時に、フレームバッファにアクセスが 必要なタスクをスワップインもしくはスワップアウトすることができます。 入出力接続 ここでは、GraphicLCDCtrl コンポーネントの入出力接続について説明します。一部の I/O は、シンボルの下に 隠れている場合があります。そのシンボルで隠れる場合は、I/O の記述に記載されています。 Input 非表示の 場合 説明 di_lsb[7:0] N 入力データバスの下位8ビット。読み込み処理中に使用されます。これらの信号をデバイスの入力ピンに 接続し、これらのピンの「Input Synchronized (同期入力)」を無効にします。信号自身は同期出力信 号に基づいて駆動されるので、既に同期されています。 di_msb[7:0] N 入力データバスの上位8ビット。読み込み処理中に使用されます。これらの信号をデバイスの入力ピンに 接続し、これらのピンの「Input Synchronized (同期入力)」を無効にします。信号自身は同期出力信 号に基づいて駆動されるので、既に同期されています。 clock N このコンポーネントを駆動するクロック。周波数はdotclkの2倍です。 出力 do_lsb[7:0] 非表示の 場合 説明 N 出力データバスの下位8ビット。書き込みトランザクション中のデータで使用されます。 do_msb[7:0] N 出力データバスの上位8ビット。書き込みトランザクション中のデータで使用されます。 doe N PSoC内のデータバスコンポーネントの出力イネーブル。通常は、データバスの入力/出力ピン接続の出 力イネーブルに接続されます。 addr0[7:0] N フレームバッファに接続されている、アドレスバスの下位8ビット。 addr1[7:0] N フレームバッファに接続されている、アドレスバスの中位8ビット。 addr2[6:0] N フレームバッファに接続されている、アドレスバスの上位7ビット。フレームバッファが必要とするデータビット の数は、使用するSRAMデバイスにより異なります。 Page 2 of 27 Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート 出力 非表示の 場合 グラフィック LCD コントローラ (GraphicLCDCtrl) 説明 nwe N フレームバッファSRAMのアクティブLowの書き込みイネーブル。 noe N フレームバッファのアクティブLowの出力イネーブル。 de N パネルのデータイネーブル。 hsync N パネルの水平同期タイミング信号。 vsync N パネルの垂直同期タイミング信号。 dotclk N パネルを駆動するクロック。このクロックは、入力クロックの半分の周波数です。 割り込み Y エッジトリガの割り込み信号。割り込み生成が選択されていない場合、この出力は隠されています。 回路図マクロ情報 このマクロは、Optrex T-55343GD035JU-LW-AEN パネルへのインターフェースに対するデフォルトに合わせて 設定されています。マクロに含まれているクロックは 13 MHz に設定されており、Optrex QVGA パネルに提供さ れる dotclk は 6.5 MHz になります。 一般的には上位アドレスビットの一部だけが (addr2)、フレームバッファへの接続に使用されます。数は、使用さ れる SRAM によって異なります。必要なアドレスビットの数に基づいて、以下の手順を使用してバスの幅を調整 することができます。 addr2 出力ピンコンポーネントを設定し、「ピン数」を設定します。 Document Number: 001-80336 Rev. ** Page 3 of 27 グラフィック LCD コントローラ (GraphicLCDCtrl) PSoC® Creator™ コンポーネント・データシート 出力ピンを駆動する信号で右クリックし、「Edit Name And Width (名前と幅を編集する)」を選択します。 次に、「Left Index(左インデックス)」 を調整して出力ピンの幅を反映します。 「Input Synchronized (同期入力)」オプションは、すべてのデータ ピンで選択が解除され、すべてのピンの API 生成はオフになります。 コンポーネント・パラメータ デザインの上に GraphicLCDCtrl コンポーネット をドラッグし、ダブルクリックして Configure ダイアログを開きます。 デフォルトの GraphicLCDCtrl 設定は、Optrex パネルで動作の設定をします。 Configure GraphicLCDCtrl ダイアログには、以下のパラメータがあります。これらの設定全ては、コンパイル 時に反映され、実行時にそれら設定を変更する必要はありません。これらはパネルの特性であり、フレームバッ ファ SRAM が使用されています。 同期パルスの極性 この設定により、hsync および vsync 信号は Active High(アクティブハイ) (生成されるパルスはハイパルス) ま たは Active Low(アクティブロー) のいずれかです。この選択は hsync および vsync の両方の極性を制御しま す。デフォルト設定は Active Low(アクティブロー) です。 dotclkの遷移エッジ dotclk はパネルに送信されるクロックで、これに基づいてパネルが動作します。遷移が立ち上がりエッジに設定さ れた場合、関連するすべての信号(hsync、 vsync、 de など)は dotclk の立ち上がりエッジで遷移します。立ち 下がりエッジに設定された場合、信号は立ち下がりエッジで遷移します。 Page 4 of 27 Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) 一般的に、パネルが dotclk の片方のエッジにセットアップとホールドタイムを指定している場合、この設定を逆側 のエッジに指定します。これにより、セットアップおよびホールドのサイクルが約 2 分の 1 クロックになります。デフォル トの設定は、立ち下がりエッジです。 水平タイミング (dotclk) Sync Width(同期間隔) – 水平同期間隔を dotclk 単位で定義します。この値は、 1 から 256 クロックサ イクルの間で設定できます。デフォルトの設定は 2 です。 Back Porch(バックポーチ) – 水平バックポーチ間隔を dotclk 単位で定義します。. この値は、 6 から 256 クロックサイクルの間で設定できます。最低値の 6 は、スクリーンエリアがアクティブになる前に、読み込みもしく は書き込みアクセスが完了できないことを防ぐため、ステートマシンに十分な余裕を持って予告を発するため に必要です。いくつかのパネルの設定では、バックポーチの期間を、同期シグナルの終了から、アクティブ期間 の開始までの間と定義します。他のパネルでは、バックポーチの期間を、同期パルスの開始から、アクティブ期 間の開始までの間と定義します。このコンポーネントでは、バックポーチの期間を、同期パルスの終了から、ア クティブ期間の開始までの間と定義します。デフォルトの設定は 66 です。 Active Region(アクティブ領域) – 水平アクティブ期間を dotclk 単位で定義します。アクティブ領域は、4 の倍数の設定を使用して実装されます。これにより、8 ビットカウンタのみを使用している場合でも、1024 x 1024 の大きさの領域を扱うことができます。頻繁に用いられるスクリーンサイズの全ては、垂直および水平方 向の両方とも 4 の倍数です。この値には、 4 から 1024 クロックサイクルの間の、4 の倍数が設定可能です。 デフォルトの設定は 320 です。 Front Porch(フロントポーチ) – 水平フロントポーチ幅を dotclk 単位で定義します。この値は、 1 から 256 クロックサイクルの間で設定できます。デフォルトの設定は 20 です。 垂直タイミング(ライン) Sync Width(Sync 幅) – 垂直 Sync 幅をライン単位で定義します。この値は、 1 から 256 クロックサイク ルの間で設定できます。デフォルトの設定は 2 です。 Back Porch(バックポーチ) – 垂直バックポーチ幅をライン単位で定義します。この値は、 1 から 256 ライン の間で設定できます。いくつかのパネルの設定では、バックポーチの期間を、同期シグナルの終了から、アク ティブ期間の開始までの間と定義します。他のパネルでは、バックポーチの期間を、同期パルスの開始から、 アクティブ期間の開始までの間と定義します。このコンポーネントでは、バックポーチの期間を、同期パルスの 終了から、アクティブ期間の開始までの間と定義します。デフォルトの設定は 16 です。 Active Region(アクティブ領域) – 垂直アクティブ期間をライン単位で定義します。アクティブ領域は、4 の 倍数の設定を使用して実装されます。これにより、8 ビットカウンタのみを使用している場合でも、1024 x 1024 の大きさの領域を扱うことができます。頻繁に用いられるスクリーンサイズの全ては、垂直および水平方 向の両方とも 4 の倍数です。この値には、 4 から 1024 ラインの間の、4 の倍数が設定可能です。デフォルト の設定は 240 です。 Document Number: 001-80336 Rev. ** Page 5 of 27 PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) Front Porch(フロントポーチ) – 垂直フロントポーチ間隔をライン単位で定義します。この値は、 1 から 256 ラインの間で設定できます。デフォルトの設定は 4 です。 割り込みの生成 割り込みの生成の設定を定義します。デフォルトの設定は None(なし) です。 Vertical blanking(垂直ブランキング)が設定されている場合、垂直ブランキング期間の開始時と終了時に 割り込みパルスが生成されます。 Vertical & Horizontal blanking(垂直および水平ブランキング)が設定されている場合、全てのアクティブ 領域の開始時と終了時に割り込みパルスが生成されます。 垂直アクティブ領域の間は、各ラインの開始時と終了時に割り込みパルスが生成されます。垂直ブランキング 領域の間は、最後のアクティブラインの終わり、および最初のアクティブラインの始まりに、割り込みがそれぞれ 一つずつ生成されます。 Clock Select （クロック選択） このコンポーネントには、内部クロックはありません。クロックソースを必ず取りつけてください。提供するクロックの周 波数は、パネルに出力する dotclk クロックが必要とする周波数の 2 倍である必要があります。 配置 GraphicLCDCtrl は UDB アレイにわたり配置され、配置情報のすべては cyfitter.h ファイルを通して API に提 供されます。 リソース API メモリ（バイト） リソースのタイプ データパス セル PLD ステータス セル Control/ Count7 セル フラッシュ RAM ピン （外部入出力ごと） 7 11 1 1 421 6 45 アプリケーション プログラミング インタフェース アプリケーション・プログラミング・インターフェース (API) ルーチンにより、ソフトウェアを使用してコンポーネントを設 定できます。次の表は、各関数へのインターフェースとその説明を示しています。続くセクションでは、各関数につ いて詳しく説明します。 Page 6 of 27 Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) デフォルトにより、 PSoC Creator はインスタンス名 「GraphicLCDCtrl_1」 を、与えられたデザインにおける、最 初に与えられたコンポーネントに割り当てます。インスタンス名は、識別子の構文ルールに従った固有の値に変更 できます。インスタンス名は、すべてのグローバル関数名、変数名、定数名のプリフィックスになります。便宜上、 以下の表で「GraphicLCDCtrl」をインスタンス名を使用します。 関数 説明 GraphicLCDCtrl_Start() GraphicLCDCtrl インタフェースを開始します。 GraphicLCDCtrl_Stop() GraphicLCDCtrl インタフェースを無効化します。 GraphicLCDCtrl_Write() フレームバッファへの書き込み操作を開始します。 GraphicLCDCtrl_Read() フレームバッファからの読み込み操作を開始します。 GraphicLCDCtrl_WriteFrameAddr() スクリーンをリフレッシュするときに使う、フレームバッファアドレスの始点を設定しま す。 GraphicLCDCtrl_ReadFrameAddr() スクリーンをリフレッシュするときに使う、フレームバッファアドレスの始点を読み込みま す。 GraphicLCDCtrl_WriteLineIncr() 隣接するライン間のアドレス間隔を設定します。 GraphicLCDCtrl_ReadLineIncr() ライン間のアドレスのインクリメントを読み込みます。 GraphicLCDCtrl_Sleep() GraphicLCDCtr の設定を保存して、無効にします。 GraphicLCDCtrl_Wakeup() GraphicLCDCtrlの設定を復元し、有効にします。 GraphicLCDCtrl_Init() コンポーネント パラメータを初期化するか、コンポーネント カスタマイザで提供される 設定に復元します。 GraphicLCDCtrl_Enable() GraphicLCDCtrl を有効にします。 GraphicLCDCtrl_SaveConfig() GraphicLCDCtr の設定を保存します。 GraphicLCDCtrl_RestoreConfig() GraphicLCDCtrlの設定を復元します。 グローバル変数 変数 説明 GraphicLCDCtrl_initVar GraphicLCDCtrl_initVar は、グラフィック LCD コントローラが初期化されているかどうかを表します。 初期値は0で、GraphicLCDCtrl_Start() が最初に呼び出された時に1になります。これにより、 GraphicLCDCtrl_Start() ルーチーンを最初に呼び出した後、再度初期化する必要なしにコンポー ネントを再起動できます。 コンポーネントの再初期化が必要な場合、GraphicLCDCtrl_Start() もしくは GraphicsLCDCtrl_Enable()関数を呼び出す前に、GraphicLCDCtrl_Init()関数を呼び出すこと もできます。 Document Number: 001-80336 Rev. ** Page 7 of 27 グラフィック LCD コントローラ (GraphicLCDCtrl) PSoC® Creator™ コンポーネント・データシート void GraphicLCDCtrl_Start(void) 説明： アクティブモードのパワーのテンプレートビット、またはクロックのゲーティングを必要に応じて有効にします。こ れが推奨されているコンポーネント操作開始の方法です。GraphicLCDCtrl_Start()は、 initVar 変数を 設定し、GraphicLCDCtrl_Init()関数を呼び出し、さらに GraphicLCDCtrl_Enable() 関数を呼び出し ます。 パラメータ： なし 返り値： なし 副作用： initVar関数が既に設定されている場合、この関数は GraphicLCDCtrl_Enable()関数のみを呼び出し ます。 void GraphicLCDCtrl_Stop(void) 説明： アクティブモードのパワーのテンプレートビット、およびクロックのゲーティングを必要に応じて無効にします。 パラメータ： なし 返り値： なし 副作用： なし void GraphicLCDCtrl_Write(uint32 addr, uint16 data) 説明： 提供されたアドレスとデータに基づいて、フレームバッファへの書き込みトランザクションを開始します。この書 き込みはポスティッドライトであるため、この関数は、書き込みがインターフェースに対し実際に終了する前に 戻ります。コマンドキューが埋まっている場合、この関数は、書き込み要求をキューに入れるだけのスペース が空くまで戻りません。 パラメータ： addr: コンポーネントのアドレスラインに送られるアドレス (addr2[6:0], addr1[7:0], addr0[7:0]) data: do_msb[7:0] (上位バイト) および do_lsb[7:0] (下位バイト) ピンに送られるデータ 返り値： なし 副作用： なし Page 8 of 27 Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) uint16 GraphicLCDCtrl_Read(uint32 addr) 説明： フレームバッファからの読み込みトランザクションを開始します。現在ポスティッドされている書き込みが全て 完了した後に、読み込みが実行されます。この関数は、読み込みが完了し、その後に読み込み値を返す まで待機します。 パラメータ： addr: コンポーネントのアドレスラインに送られるアドレス (addr2[6:0], addr1[7:0], addr0[7:0]) 返り値： do_msb[7:0] (上位バイト) および do_lsb[7:0] (下位バイト) ピンから読み込まれたデータ 副作用： なし void GraphicLCDCtrl_WriteFrameAddr(uint32 addr) 説明： スクリーンをリフレッシュするときに使う、開始フレームバッファアドレスを設定します。このレジスタは、垂直ブラ ンキング期間ごとに読み込まれます。このレジスタの自動アップデートを行うためには、アクティブリフレッシュ 期間に実行してください。 パラメータ： addr: アドレス フレームバッファの始点のアドレス 返り値： なし 副作用： なし uint32 GraphicLCDCtrl_ReadFrameAddr(void) 説明： スクリーンをリフレッシュするときに使う、開始フレームバッファアドレスを読み取ります。 パラメータ： なし 返り値： フレームバッファの始点のアドレス 副作用： なし void GraphicLCDCtrl_WriteLineIncr(uint32 incr) 説明： 隣接するライン間のアドレス間隔を設定します。デフォルト値は、ラインのディスプレイ幅です。この設定によ り、ラインを異なるワード境界に調整する、もしくはディスプレイ領域より大きい仮想ライン長を用いることが 可能です。 パラメータ： incr: ライン間のアドレスインクリメント。最低でもラインのディスプレイサイズの値が必要です。 返り値： なし 副作用： なし Document Number: 001-80336 Rev. ** Page 9 of 27 グラフィック LCD コントローラ (GraphicLCDCtrl) PSoC® Creator™ コンポーネント・データシート uint32 GraphicLCDCtrl_ReadLineIncr(void) 説明： ライン間のアドレスのインクリメントを読み込みます。 パラメータ： なし 返り値： ライン間のアドレスのインクリメント 副作用： なし void GraphicLCDCtrl_Sleep(void) 説明： これは、コンポーネントのスリープを準備するのに推奨されるルーチンです。GraphicLCDCtrl_Sleep() ルー チーンは、現在のコンポーネントの状態を保存します。その後、GraphicLCDCtrl_Stop() および GraphicLCDCtrl_SaveConfig() 関数を呼び出し、ハードウェアの設定を保存します。 GraphicLCDCtrl_Sleep() 関数の呼び出しは、 fCyPmSleep()関数もしくは CyPmHibernate() 関数 を呼び出す前にしてください。電源管理関数については、『PSoC Creator システム・リファレンスガイド』 を 参照してください。 パラメータ： なし 返り値： なし 副作用： なし void GraphicLCDCtrl_Wakeup(void) 説明： GraphicLCDCtrl_Sleep()関数が呼ばれた状態にコンポーネントを復元させる場合の、最も推奨される ルーチーンです。GraphicLCDCtrl_Wakeup() 関数は、GraphicLCDCtrl_RestoreConfig() 関数を呼 び出し、設定を復元します。GraphicLCDCtrl_Sleep() が呼び出される前にコンポーネントが有効にされ た場合、GraphicLCDCtrl_Wakeup() 関数はコンポーネントを再度有効にします。 パラメータ： なし 返り値： なし 副作用： GraphicLCDCtrl_Sleep() もしくは GraphicLCDCtrl_SaveConfig() 関数を呼び出す前に GraphicLCDCtrl_Wakeup()関数を呼び出した場合、予期せぬ挙動を示す場合があります。 Page 10 of 27 Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) void GraphicLCDCtrl_Init(void) 説明： コンポーネント パラメータを初期化するか、コンポーネント カスタマイザの保持する初期値に復元します。タ イミング設定を定義するコンパイル時の設定が、カスタマイザの保持する値に保存されます。フレームバッファ アドレスのランタイム設定が0になり、ラインインクリメントがディスプレイのラインサイズに設定されます。 パラメータ： なし 返り値： なし 副作用： このコンポーネントは、この関数呼び出し前にGraphicLCDCtrl_Stop で無効にする必要があります。そう しない場合、予期しない動作が発生する場合があります。これは、コンポーネントを以下のように初期化し ます。FIFO のデータをクリアしない。残りのコンポーネントハードウェア状態マシンをリセットしない。 void GraphicLCDCtrl_Enable(void) 説明： この関数はハードウェアの使用を開始し、コンポーネントの動作を開始します。 GraphicLCDCtrl_Enable()を呼び出す必要はありません。コンポーネントの操作を開始するための推奨 された方法である、GraphicLCDCtrl_Start()ルーチーンはこの関数を呼び出します。 パラメータ： なし 返り値： なし 副作用： なし void GraphicLCDCtrl_SaveConfig(void) 説明： この関数は、コンポーネントの設定と保持されないレジスタを保存します。この関数は、[Configure] ダイア ログで定義されている、または該当する API で変更される、現在のコンポーネント・パラメータ値も保存しま す。この関数は、 GraphicLCDCtrl_Sleep() により呼び出されます。 パラメータ： なし 返り値： なし 副作用： なし Document Number: 001-80336 Rev. ** Page 11 of 27 グラフィック LCD コントローラ (GraphicLCDCtrl) PSoC® Creator™ コンポーネント・データシート void GraphicLCDCtrl_RestoreConfig(void) 説明： この関数は、コンポーネントの設定と非保持レジスタを復元します。この関数はまた、コンポーネントのパラ メータ値を GraphicLCDCtrl_Sleep() 関数を呼び出す前の状態に復旧します。 パラメータ： なし 返り値： なし 副作用： この API が GraphicLCDCtrl_SaveConfig の前に呼び出された場合、コンポーネントの設定はデフォル ト設定に復元されます。フレームバッファアドレスのランタイム設定が0になり、ラインインクリメントがディスプレ イのラインサイズに設定されます。 ファームウェア・ソースコードのサンプル PSoC Creator は、[Find Example Project （サンプルプロジェクトを検索）] ダイアログに多数のサンプルプロジェ クトを提供しており、そこには回路図およびサンプル コードが含まれています。コンポーネント固有の例を見るには、 [Component Catalog ] または回路図に置いたコンポーネント インスタンスからダイアログを開きます。一般例に ついては、[Start Page] または [File （ファイル）] メニューからダイアログを開きます。必要に応じてダイアログにある Filter Options を使用し、選択できるプロジェクトのリストを絞り込みます。 詳しくは、PSoC Creator ヘルプの「Find Example Project （サンプルプロジェクトを検索）」を参照してください。 機能の説明 このコンポーネントは、CPU の介入なしに、連続したタイミング信号をパネルに送信します。リフレッシュ期間中に、 このコンポーネントは、16 ビットのピクセルデータのフレームを通して、フレームバッファをスキャンする、読み込みリク エストを生成します。垂直および水平のブランキング期間中、コンポーネントはこのフレームバッファ インターフェース に対し、読み込みおよび書き込みを行うことができます。 スクリーンのリフレッシュとタイミング フレームタイムの間、コンポーネントはvsyncに対して垂直タイミングパターンを生成します。フレームの各ラインを 通して、コンポーネントはhsyncに対して、水平タイミングパターンを生成します。hsyncとvsyncに加えて、いくつ かのパネルは、スクリーンのリフレッシュ中のアクティブ期間にアクティブHighとなるde (data enable)信号を要求し ます。リフレッシュ期間の各セグメントのタイミングに違いがあるものの、全てのパネルは、同じ方法で動作します。 図 1 は、一般的パネルのタイミング図です。 Page 12 of 27 Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) 図 1. 標準パネルタイミング Vertical timing: SYNC BP ACT FP vsync y hsync 1 2 3 4 1LINE 2LINE 5 6 3LINE 239LINE 240LINE 243 244 7 245 246 247 248 249 1 dotclk Horizontal timing: SYNC ACT BP FP hsync de x 1 2 3 4 318 319 320 dotclk 垂直信号の各フレームのシーケンス、および水平信号の各ラインのシーケンスは、以下のパターンに従います。 Ｓｙｎｃパルス: sync パルスが有効な期間 バックポーチ: sync パルスが終了してから、アクティブディスプレイまでの期間 Active: スクリーンに表示する期間 フロントポーチ: アクティブディスプレイが終了してから、sync パルスが開始するまでの期間 アドレスの生成 スクリーンがリフレッシュされる間、コンポーネントは、画面のピクセルのアドレスを生成するフレームバッファをスキャ ンする必要があります。各ピクセルに対し、フレームバッファから 16 ビットを一度読み込む必要があります。各フ レームの開始に関しては、フレームバッファのインデックスは、フレームバッファの既定の開始地点にリセットされます。 この値の初期値は 0 であり、API 関数を使用して変更することができます。フレームバッファのアドレスは、リフレッ シュ操作にのみ影響するものの、読み書きに関する API に影響を与えません。 Document Number: 001-80336 Rev. ** Page 13 of 27 グラフィック LCD コントローラ (GraphicLCDCtrl) PSoC® Creator™ コンポーネント・データシート フレームバッファ操作 コントローラのコンポーネントは、読み込みおよび書き込み操作を行うことができます。これらの操作には、以下の パラメータがあります: 「読み込み」もしくは「書き込み」 Address(アドレス): 最大 23 ビットのアドレス Data: 16 ビットの値。書き込みは"do" (データ出力)で送信され、読み込みは "di" (データ入力)に合わせて 読み込まれます。 このコンポーネントの実装では、23 ビットのアドレスと 1 ビットの読み/書きインジケータを組み合わせます。これによ り、アドレスと操作種別を、コンポーネントに対し 3 バイトで送信できます。また、データパス FIFO において、操作 タイプとアドレスを合わせて置くことができます。 読み書き操作は、垂直および水平ブランキング期間に行われます。 アイドル状態 フレームバッファ インタフェースにおいて読み込みも書き込みも行われていない場合、インターフェースはアイドル状 態にあります。アイドル状態の制御信号は、読み込みのときの値と同じです。アイドル状態の間の出力ピンの値 は以下の通りです: do: 影響なし (通常は、最後の状態のまま) doe: 0 アドレス 影響なし (通常は、最後の状態のまま) nwe: 1 noe 0 読み込みおよび書き込み操作の説明で明記されていない信号の値は、アイドル状態と同じです。 書き込み操作 このコンポーネントでは、書き込み操作が以下の 図 2タイミング図のように実装されています。この図によると、書 き込み操作には 4 dotclk サイクルが必要です(全ての図は dotclk 単位)。このトランザクションは、直ちに、または 別の読み取りまたは書き込みトランザクションに続いて実行できます。または、書き込みトランザクションの前また は後で、アイドル状態になる場合があります。 CPU へのインターフェースにより、CPU がポスティッドライト要求することができます。(アドレスとデータを提供して 書き込みを要求し、操作がフレームバッファに対して実際に完了する前に進みます) この実装では、ストールする ことなく、4 つの書き込み要求を保持できます。 Page 14 of 27 Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) シグナルのスキューに関係なく、データバスがコンポーネントとフレームバッファの双方から同時に駆動されることがな いように、noe および doe 信号パターンが作られていることに留意してください。 図 2. 書き込みトランザクションタイミングダイアグラム addr nwe noe do doe 読み込み操作 このコンポーネントでは、読み込み操作が以下の 図 3タイミング図のように実装されています。このトランザクション は、直ちに、または別の読み取りまたは書き込みトランザクションに続いて実行できます。または、書き込みトラン ザクションの前または後で、アイドル状態になる場合があります。 図 3. 読み取りトランザクションタイミングダイアグラム Document Number: 001-80336 Rev. ** Page 15 of 27 PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) ブロックダイアグラムと設定 GraphicLCDCtrl コンポーネントは、設定されたUDBの組み合わせとして実装されます。図 4 は、この実装で す。 図 4. ブロック図 Timing generation Vertical cy_psoc3_dp8 cy_psoc3_dp8 Sync counter BP counter Sync counter BP counter FP counter Active counter FP counter Active counter hsync vsync de Output logic Horizontal dotclk doe nwe Control logic noe interrupt SRAM Access cy_psoc3_dp cy_psoc3_dp cy_psoc3_dp Addr2 counter Addr1 counter Addr0 counter Random memory access Addr2 Random memory access Addr1 Random memory access Addr0 Page 16 of 27 cy_psoc3_dp cy_psoc3_dp MSB Input data bus LSB Input data bus MSB Output data bus LSB Output data bus addr[22:0] data[15:0] Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) レジスタ GraphicLCDCtrl_STATUS_REG ビット 7 6 値 5 4 予約済み 3 2 1 0 v_blanking h_blanking avail full full: コマンドおよびデータ FIFO がフルの場合に設定されます avail: データ読み込みが、CPU で有効になる場合に設定されます h_blanking: 水平ブランキング期間の間、設定されます v_blanking: 垂直ブランキング期間の間、設定されます DC 電気的特性と AC 電気的特性 以下の値は、期待される性能を示しており、初期特性データを基にしています。 「公称ルーティングでの最大」タイミング特性 パラメータ 説明 Max 1 単位 Min Typ − − 20 MHz fDOTCLK Dotclk周波数 fCLOCK コンポーネント クロック周波数 2*fDOTCLK − − MHz tDOTCLK Dotclk 周期 1/fDOTCLK − − ns tCKL Dotclk Low時間 − 0.5 − 1/fDOTCLK tCKH Dotclk High時間 − 0.5 − 1/fDOTCLK スクリーン リフレッシュおよびデータ操作タイミング tHSYNC 水平syncパルス期間 1 − 256 tDOTCLK tHBP 水平バックポーチ期間 6 − 256 tDOTCLK tHACTIVE 水平アクティブ期間 4 − 1024 tDOTCLK tHFP 水平フロントポーチ期間 1 − 256 tDOTCLK 1 これらの「公称値」は、通常ルーティング状況における、コンポーネントの最大安全動作周波数です。コンポーネントをより高いクロック周波数で実行 することはできますが、タイミングの要求項目を STA の結果で検証する必要があります。 Document Number: 001-80336 Rev. ** Page 17 of 27 PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) パラメータ 説明 Min Typ Max 1 単位 tHBLANK 水平ブランキング期間 − tHSYNC + tHBP + tHFP − tDOTCLK HCYCLE 水平サイクル − tHBLANK + tHACTIVE − tDOTCLK tVSYNC 垂直syncパルス期間 1 − 256 HCYCLE tVBP 垂直バックポーチ期間 1 − 256 HCYCLE tVACTIVE 垂直アクティブ期間 4 − 1024 HCYCLE tVFP 垂直フロントポーチ期間 1 − 256 HCYCLE tVBLANK 水平サイクル − tVSYNC + tVBP + tVFP − HCYCLE VCYCLE 垂直サイクル − tVBLANK + tVACTIVE − HCYCLE ピクセル タイミング tHV sync信号の立ち下がりエッジの位相差 − tHFP − tDOTCLK tVSYS 垂直syncセットアップタイム − 0.5 − tDOTCLK tVSYH 垂直syncホールドタイム − 0.5 − tDOTCLK tHSYS 水平syncセットアップタイム − 0.5 − tDOTCLK tHSYH 水平syncホールドタイム − 0.5 − tDOTCLK tDS LCDパネルへのデータ セットアップタイム − 0.5 − tDOTCLK tDH LCDパネルへのデータ ホールドタイム − 0.5 − tDOTCLK フレームバッファの操作タイミング tAS アドレス セットアップタイム 1 − − tDOTCLK tAH アドレス ホールド時間 − 2 − tDOTCLK tPWE NWE パルス幅 − 1 − tDOTCLK tDSW フレームバッファへのデータ セットアップタイム − 1 − tDOTCLK tDHW フレームバッファへのデータホールドタイム − 1 − tDOTCLK tCYCLE クロックサイクル期間 書き込みサイクル 4 − − tDOTCLK 読み込みサイクル 2 − − tDOTCLK − 1 − tDOTCLK tACC Page 18 of 27 データアクセス期間 Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート パラメータ tOH グラフィック LCD コントローラ (GraphicLCDCtrl) 説明 出力ホールドタイム Max 1 単位 Min Typ − 0 Min Typ − − 10 MHz − tDOTCLK 「すべてのルーティングでの最大」タイミング特性 パラメータ 説明 Max 2 単位 fDOTCLK Dotclk周波数 fCLOCK コンポーネント クロック周波数 2*fDOTCLK − − MHz tDOTCLK Dotclk 周期 1/fDOTCLK − − ns tCKL Dotclk Low時間 − 0.5 − 1/fDOTCLK tCKH Dotclk High時間 − 0.5 − 1/fDOTCLK スクリーン リフレッシュおよびデータ操作タイミング tHSYNC 水平syncパルス期間 1 − 256 tDOTCLK tHBP 水平バックポーチ期間 6 − 256 tDOTCLK tHACTIVE 水平アクティブ期間 4 − 1024 tDOTCLK tHFP 水平フロントポーチ期間 1 − 256 tDOTCLK tHBLANK 水平ブランキング期間 − tHSYNC + tHBP + tHFP − tDOTCLK HCYCLE 水平サイクル − tHBLANK + tHACTIVE − tDOTCLK tVSYNC 垂直syncパルス期間 1 − 256 HCYCLE tVBP 垂直バックポーチ期間 1 − 256 HCYCLE tVACTIVE 垂直アクティブ期間 4 − 1024 HCYCLE tVFP 垂直フロントポーチ期間 1 − 256 HCYCLE tVBLANK 水平サイクル − tVSYNC + tVBP + tVFP − HCYCLE VCYCLE 垂直サイクル − tVBLANK + tVACTIVE − HCYCLE − tHFP − tDOTCLK ピクセル タイミング tHV sync信号の立ち下がりエッジの位相差 2 「すべてのルーティング」の最大値は、<公称値>/2 で最近似の整数に切り上げ/切り下げられます。コンポーネントインスタンスがこれら速度以下で動 作する場合、このコンポーネントではミートタイミングを気にする必要がなくなります。 Document Number: 001-80336 Rev. ** Page 19 of 27 PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) パラメータ 説明 Min Typ Max 2 単位 tVSYS 垂直syncセットアップタイム − 0.5 − tDOTCLK tVSYH 垂直syncホールドタイム − 0.5 − tDOTCLK tHSYS 水平syncセットアップタイム − 0.5 − tDOTCLK tHSYH 水平syncホールドタイム − 0.5 − tDOTCLK tDS LCDパネルへのデータ セットアップタイム − 0.5 − tDOTCLK tDH LCDパネルへのデータ ホールドタイム − 0.5 − tDOTCLK フレームバッファの操作タイミング tAS アドレス セットアップタイム 1 − − tDOTCLK tAH アドレス ホールド時間 − 2 − tDOTCLK tPWE NWE パルス幅 − 1 − tDOTCLK tDSW フレームバッファへのデータ セットアップタイム − 1 − tDOTCLK tDHW フレームバッファへのデータホールドタイム − 1 − tDOTCLK tCYCLE クロックサイクル期間 書き込みサイクル 4 − − tDOTCLK 読み込みサイクル 2 − − tDOTCLK tACC データアクセス期間 − 1 − tDOTCLK tOH 出力ホールドタイム − 0 − tDOTCLK Page 20 of 27 Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) 図 5. スクリーン リフレッシュおよびデータ操作タイミング図 Document Number: 001-80336 Rev. ** Page 21 of 27 PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) 図 6. ピクセルタイミング図 tVSYS tVSYH vsync (active low) tHSYS hsync (active low) tHSYH tHV vsync (active high) hsync (active high) dotclk (falling edge) tDOTCLK dotclk (rising edge) tDS pixel data Page 22 of 27 tDH tCKH tCKL Valid Data Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) 図 7. フレームバッファ データ操作タイミングダイアグラム Write Cycle tCYCLE dotclk tAH tAS addr tPWE nwe noe doe tDSW do tDHW Valid Data 特性データ用の STA 結果の使用方法 公称ルーティング最大値は、静的タイミング分析 (STA) を使って、複数のテスト パスから収集されます。STA 結 果を用いた場合、次の手法で設計の最大値を計算できます。 fclock Maximum Component Clock Frequency（最大コンポーネントクロック周波数）が、外付けクロックとい う名前のクロックサマリにタイミング結果として表示されます。下図は、クロック制限の例を示しています。 Document Number: 001-80336 Rev. ** Page 23 of 27 グラフィック LCD コントローラ (GraphicLCDCtrl) PSoC® Creator™ コンポーネント・データシート 残りのパラメータは、実装固有のものであり、クロックサイクル単位で表されます。これらは、2 つのカテゴリに分ける ことができます。 コンポーネントの設定に用いられるパラメータ: スクリーン リフレッシュおよびデータ操作タイミングパラメータ fDOTCLK パネルを駆動するクロック。このクロックは、入力クロックの半分の周波数です。このコンポーネントに より、パネルが遷移する信号の、dotclkのエッジを変更することができます。パラメータは、「立ち上が りエッジ」あるいは「立下りエッジ」のいずれかに設定できます。「立ち上がりエッジ」が設定された場合、 全ての出力信号は、dotclkの立ち上がりエッジに合わせて変化します。「立ち下がりエッジ」が設定 された場合、出力信号は、dotclkの立ち下がりエッジに合わせて変化します。これにより、パネルが これらの信号を、セットアップおよびホールドタイムを満たすように、dotcklの逆のエッジに合わせてサ ンプルすることができます。 tHSYNC 水平 hsync パルスがアクティブな期間です。(dotclk 単位) 信号は、アクティブ High(生成されるパ ルスが正パルス)もしくはアクティブ Low(生成されるパルスが負パルス)のいずれかです。信号の極性 は、コンポーネント カスタマイザで設定されます。 tHBP hsync パルスの終了から、アクティブ期間の開始までの期間です。(dotclk 単位) tHACTIVE 水平アクティブ期間（ディスプレイエリア）を定義します。(dotclk 単位) tHFP アクティブディスプレイの終了から、hsync パルスの開始までの期間です。(dotclk 単位) tVSYNC 垂直 sync パルスが有効な期間です。( HCYCLE 単位) 信号は、アクティブ High(生成されるパルス が正パルス)もしくはアクティブ Low(生成されるパルスが負パルス)のいずれかです。信号の極性は、 コンポーネント カスタマイザで設定されます。 tHBP vsync パルスの終了から、アクティブ期間の開始までの期間です。(HCYCLE 単位) tVACTIVE 垂直アクティブ期間（ディスプレイエリア）を定義します。(HCYCLE 単位) tHFP アクティブディスプレイの終了から、vsync パルスの開始までの期間です。(HCYCLE 単位) VCYCLE 1 つの完全なフレームがアップデートされる期間です。tVSYNC、tVBP、tVACTIVE、および tVFP 期間の和 として定義されます。 Page 24 of 27 Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) tVBLANK フレーム期間内のブランキングライン数です。この期間中は、フレームバッファをアップデートすることが できます。(コンポーネントが、フレームバッファに対し読み書き操作を開始します。) ブランキング期間 中は、LCD パネルへのデータの流れはありません。この期間は、 tVSYNC、tVBP、tVFP 期間の和で す。 HCYCLE 1 つの水平ラインがアップデートされる期間です。tHSYNC、tHBP、tHACTIVE、および tHFP 期間の和とし て定義されます。 tHBLANK 一つの水平ラインの中のブランキングピクセルの数です。この期間中は、フレームバッファをアップデー トすることができます。(コンポーネントが、フレームバッファに対し読み書き操作を開始します。) ブラ ンキング期間中は、LCD パネルへのデータの流れはありません。tHSYNC、tHBP、tHFP 期間の和として 定義されます。 コンポーネントの実装によって固定されるパラメータ: ピクセルタイミングのパラメータ tDOTCLK dotclk 信号の周期。 tCKL コンポーネントは 50 % デューティーサイクル dotclk を生成します。 tCKH コンポーネントは 50 % デューティーサイクル dotclk を生成します。 tVSYS dotclk 信号のアクティブエッジの前に、vsync 信号が有効な時間の最小値。 tVSYH dotclk 信号のアクティブエッジの後に、vsync 信号が有効な時間の最小値。 tHSYS dotclk 信号のアクティブエッジの前に、hsync 信号が有効な時間の最小値。 tHSYH dotclk 信号のアクティブエッジの後に、hsync 信号が有効な時間の最小値。 tVSYS、tVSYH、tHSYS、tHSYH パラメータは、垂直方向のタイミングについては dotclk と vsync の関係、 水平方向のタイミングについては dotclk と hsync の関係で定義されます。パネルへ遷移する信号 の、dotclk のエッジを変更することができます。これにより、パネルがこれらの信号を、セットアップおよ びホールドタイムを満たすように、dotckl の逆のエッジに合わせてサンプルすることができます。これに より、 tVSYS、tVSYH、tHSYS、tHSYH 信号が、dotclk サイクルのおよそ半分のセットアップおよびホール ドタイムを確保できます。 tHV sync 信号アクティブエッジの位相差。コンポーネントの実装では、垂直方向の計数は、水平フロン トポーチの最初のサイクルで行われます。このため、vsync の hsync 前の位相差は、水平フロント ポーチ期間(tHFP)に等しいです。 tDS dotclk 信号のアクティブエッジの前に、パネルへの入力においてデータが有効な時間の最小値。 tDH dotclk 信号のアクティブエッジの後に、パネルへの入力においてデータが有効な時間の最小値。 これらのパラメータを求めるには、フレームバッファとして用いられる SRAM のタイミングは、 GraphicLCDCtrl コンポーネントの実装と合わせて考慮する必要があります。スクリーンがリフレッ シュされる間、コンポーネントは、画面のピクセルのアドレスを生成するフレームバッファをスキャンしま す。フレームバッファへのアドレスは、dotclk のアクティブエッジに合わせて変化します。dotclk と Document Number: 001-80336 Rev. ** Page 25 of 27 グラフィック LCD コントローラ (GraphicLCDCtrl) PSoC® Creator™ コンポーネント・データシート address 信号間の遅延はゼロに近いです。これらの二つの信号は、内部コンポーネントのクロックに より生成され、出力ピンへ伝搬します。これにより、dotclk サイクルのおよそ半分の間のホールドタイ ムを確保できます。セットアップタイムは、dotclk サイクルの水域の半分から、SRAM フレームバッファ による tAA を引いた値です。 tAA は、対応する SRAM データシートに記載されています。 フレームバッファデータ操作パラメータ tAS nwe 信号の立ち下がりエッジの前に、アドレス信号が有効な時間の最小値。 tAH nwe 信号の立ち上がりエッジの後に、アドレス信号が有効な時間の最小値。 tPWE 書き込み信号のロー時間の最小パルス幅。 tCYCLE 一つの操作(読み込みまたは書き込み)がフレームバッファへのインターフェースに行われる間の時 間。 tDSW 書き込み信号の立ち下がりエッジの前に、データが有効な時間の最小値。 tDHW 書き込み信号の立ち上がりエッジの後に、データが有効な時間の最小値。 tACC アドレスが有効になった後、読み込み操作のためにデータがサンプリングされるまでの時間の最小 値。 tOH データがサンプリングされる dotclk のアクティブエッジの後にデータが有効であるべき時間の最小値。 Page 26 of 27 Document Number: 001-80336 Rev. ** PSoC® Creator™ コンポーネント・データシート グラフィック LCD コントローラ (GraphicLCDCtrl) コンポーネントの変更 ここでは、過去のバージョンからコンポーネントに加えられた主な変更を示します。 バージョン 1.61 変更の理由 / 影響 変更の説明 .cyre ファイルのすべてのコンポーネント API すべての API が真に再入可能とは限りません。コンポーネント API ソースァ に CYREENTRANT キーワードを追加し ファイルに含まれているコメントは、どの関数が候補であるかを示していま す。 ました。 この変更には、安全な（フラグまたはクリティカル セクションによる並行コール から保護された）方法で使用される再入可能ではない関数のコンパイラの 警告を制限する必要があります。 コンポーネントの不正なタイミングパスをマー クするためのタイミング制約を追加。 1.60.a 関連キットのリファレンスをデータシートから 削除。 1.60 DPクロックに対する再サンプルされたFIFO ブロックステータス信号 タイミング分析から使用されていないパスを削除。これにより、不正なタイミ ング妨害メッセージを防ぐことができます。 これですべての PSoC 3 および PSoC 5 シリコンの同じタイミング結果で、 コンポーネントが機能します。 データシートのマイナーな編集と更新 Copyright © 2005-2012 Cypress Semiconductor Corporation 本文書に記載される情報は、予告なく変更される場合があります。Cypress Semiconductor Corporation は、サイプレス製品に組み込まれた回路以 外のいかなる回路を使用することに対しても一切の責任を負いません。特許又はその他の権限下で、ライセンスを譲渡又は暗示することもありません。サイプレス製品は、サイプレスとの書面による合意に基づくものでない限り、 医療、生命維持、救命、重要な管理、又は安全の用途のために仕様することを保証するものではなく、また使用することを意図したものでもありません。さらにサイプレスは、誤動作や故障によって使用者に重大な傷害をもた らすことを合理的に予想される、生命維持システムの重要なコンポーネンツとしてサイプレス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけ るあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を免除されることを意味します。 PSoC Designer™及び Programmable System-on-Chip™は、Cypress Semiconductor Corp.の商標、PSoC®は同社の登録商標です。本文書で言及するその他全ての商標又は登録商標は各社の所有物です。 全てのソースコード(ソフトウェア及び/又はファームウェア)は Cypress Semiconductor Corporation (以下「サイプレス」)が所有し、全世界(米国及びその他の国)の特許権保護、米国の著作権法並びに国際協定の条項に より保護され、かつそれらに従います。サイプレスが本書面によるライセンシーに付与するライセンスは、個人的、非独占的かつ譲渡不能のライセンスであって、適用される契約で指定されたサイプレスの集積回路と併用される ライセンシーの製品のみをサポートするカスタムソフトウェア及び/又はカスタムファームウェアを作成する目的に限って、サイプレスのソースコードの派生著作物を複製、使用、変更、そして作成するためのライセンス、並びにサイプ レスのソースコード及び派生著作物をコンパイルするためのライセンスです。上記で指定された場合を除き、サイプレスの書面による明示的な許可なくして本ソースコードを複製、変更、変換、コンパイル、又は表示することは 全て禁止されます。 免責条項：サイプレスは、明示的又は黙示的を問わず、本資料に関するいかなる種類の保証も行いません。これには、商品性又は特定目的への適合性の黙示的な保証が含まれますが、これに限定されません。サイプレス は、本文書に記載される資料に対して今後予告なく変更を加える権利を留保します。サイプレスは、本文書に記載されるいかなる製品又は回路を適用又は使用したことによって生ずるいかなる責任も負いません。サイプレス は、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネンツとしてサイプレス製品を使用することを許可していません。生命維持システムの用途にサイプレス 製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を免除されることを意味します。 ソフトウェアの使用は、適用されるサイプレスソフトウェアライセンス契約によって制限され、かつ制約される場合があります。 Document Number: 001-80336 Rev. ** Page 27 of 27