PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 プログラマブル システムオンチップ (PSoC®) 概要 PSoC® 4 は、ARM® Cortex™-M0 CPU を内蔵したプログラマブル組み込みシステム コントローラー ファミリ用の拡張可能かつ 再設定可能なプラットフォーム アーキテクチャです。プログラム可能かつ再設定可能なアナログ ブロックとデジタル ブロックを 柔軟な自動配線で組み合わせて形成されます。このプラットフォーム アーキテクチャに基づいた PSoC4100M デバイス ファミリ は、マイクロコントローラーとデジタル プログラマブル ロジック、プログラマブル アナログ、プログラムマブル相互接続、高性 能アナログ - デジタル変換 (ADC)、コンパレータ モード付きのオペアンプ、標準通信とタイミング ペリフェラルを組み合わせて構 成されます。新しいアプリケーションや設計ニーズとして、PSoC 4100M 製品として PSoC4 プラットフォームのメンバーとの完 全な互換性があります。プログラマブル アナログとデジタル サブシステムにより、設計には柔軟性があり、インフィールド (in-field) チューニングも可能です。 特長 32 ビット MCU サブシステム セグメント LCD ドライブ ■ シングル サイクルの乗算に対応した 24MHz ARM Cortex-M0 CPU ■ 読み出し加速装置を備えた 128KB までのフラッシュ ■ 最大 16KB の SRAM ■ DMA エンジン ■ あらゆるピンでの LCD ドライブ ( コモンまたはセグメント ) ■ ディープスリープ モードでの動作に対応、ピン毎に 4 ビット メモリ シリアル通信 ■ プログラマブルなアナログ サブシステム 再設定可能な I2C、SPI、または UART 機能を備えた 4 個の独 立した、実行時に再設定可能なシリアル通信ブロック (SCB) ■ ディープスリープ モードで超低電流レベルにおいて動作す る 4 個のオペアンプ ■ すべてのオペアンプには、リコンフィギュレーション可能な 高電流ピン駆動、高帯域幅内部駆動、ADC 入力バッファリン グ、すべてのピンへの入力接続が可能となる柔軟な接続正を 持つコンパレータ モードがあります。 ■ 8 個の 16 ビット タイマー／カウンター パルス幅変調器 (TCPWM) ブロック ■ 中央揃え、エッジ、および疑似ランダム モード ■ 任意のピンでの汎用または静電容量センシング用途向けの 4 個の電流 DAC (IDAC) ■ ■ ディープスリープ モードで動作する 2 個の低消費電力コンパ レータ モーター ドライブや他の高信頼性デジタル ロジック アプリ ケーション用のキル (Kill) 信号のコンパレータ ベースのトリ ガー ■ 12 ビット SAR ADC ( 変換速度が 806Ksps) 低電圧 1.71V ～ 5.5V で動作 タイミングおよびパルス幅の変調 パッケージ オプション ■ 68 ピン QFN、ピッチ幅 : 広 / 狭 64 ピン TQFP、48 ピン TQFP パッケージ ■ ストップ モード時 : 20nA 電流で GPIO ウェイクアップが有効 ■ 最大 55 のプログラム可能な GPIO ■ ハイバネートとディープスリープ モードにより、復帰時間 と電力とをトレードオフ可能。 ■ GPIO ピンは CapSense、LCD、アナログ、またはデジタル に対応 ■ 駆動モード、駆動力、およびスルーレートは設定可能 静電容量センシング ■ サイプレスの静電容量シグマ - デルタ (CSD) 技術がクラス最 高の SNR (>5:1) および耐水性を提供 ■ サイプレスが提供したソフトウェア コンポーネントが静電 容量センシングの設計を簡易化 ■ 統合開発環境 (IDE) が回路図デザインの組み込み、内蔵を提 供 ( アナログとデジタル自動配線に対応 ) ■ ハードウェア自動チューニング (SmartSense™) ■ すべての機能固定かつプログラム可能なペリフェラル向けの アプリケーション プログラミング インターフェース (API) コ ンポーネント PSoC Creator の設計環境 業界標準のツールとの互換性 ■ Cypress Semiconductor Corporation 文書番号 : 001-96606 Rev. ** • 198 Champion Court 回路図のエントリ後、開発が ARM に基づいた業界標準の開 発ツールで行うことが可能 • San Jose, CA 95134-1709 • 408-943-2600 改訂日 2015 年 3 月 3 日 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 詳細情報 サイプレスは、www.cypress.com に大量のデータを掲載しているため、ユーザーはこれらの情報に基づいてデザインに適切な PSoC デバイスを選択することができ、デバイスをデザインに迅速で効果的に統合することもできます。リソースの総合リストについて は、知識ベース記事「KBA86521, How to Design with PSoC 3, PSoC 4, and PSoC 5LP」を参照してください。以下は、PSoC 4 の 要約です。 ■ ■ ■ 概要 : PSoC ポートフォリオ、PSoC ロードマップ 製品セレクタ : PSoC 1、PSoC 3、PSoC 4、PSoC 5LP また、PSoC Creator にはデバイス選択ツールが装備されて います。 アプリケーション ノート : サイプレスは、基本レベルから高 度なレベルまでの様々なトピックに触れる大量の PSoC アプ リケーション ノートを提供します。以下は、PSoC 4 入門用 の推奨アプリケーション ノートです。 ❐ AN79953: Getting Started With PSoC 4 ❐ AN88619: PSoC 4 Hardware Design Considerations ❐ AN86439: Using PSoC 4 GPIO Pins ❐ AN57821: Mixed Signal Circuit Board Layout ❐ AN81623: Digital Design Best Practices ❐ AN73854: Introduction To Bootloaders ❐ AN89610: ARM Cortex Code Optimization ■ 技術リファレンス マニュアル (TRM) : ❐ アーキテクチャTRM: PSoC 4 のすべての機能ブロックを説 明します。 ❐ レジスタ TRM: すべての PSoC 4 レジスタを説明します。 開発キット : ❐ CY8CKIT-042、PSoC 4 Pioneer Kit は、使いやすくて安い 開発プラットフォームです。このキットには、Arduino™ 準 拠シードおよび Digilent® Pmod™ ドーターカード用コネク タを搭載しています。 ❐ CY8CKIT-049 は、超低コストのプロトタイプ プラット フォームで、サンプリング PSoC 4 デバイスの低コストの 代替です。 ❐ CY8CKIT-001 は、PSoC 1、PSoC 3、PSoC 4、または PSoC 5LP ファミリのデバイスのいずれかの共通開発プラット フォームです。 MiniProg3 デバイスは、フラッシュのプログラミングと デ バッグ用のインターフェースを提供します。 ■ PSoC Creator PSoC Creator は無料の Windows ベースの統合設計環境 (IDE) です。これを使って、PSoC 3、PSoC 4、および PSoC 5LP ベース のシステムのハードウェアとファームウェアを同時設計することができます。100 以上の事前検証済みで量産使用が可能な PSoC Component をサポートしている従来の使い慣れた回路図キャプチャを使って設計しています。Component データシートのリスト を参照してください。PSoC Creator により、以下のことができます。 1. 主な設計ワークスペースにアイコンをドラッグ アンド ド 3. コンフィギュレーション ツールを使って、コンポーネント ロップして、ハードウェア システム デザインを内蔵 を設定 2. PSoC Creator IDE の C コンパイラを使用してアプリケー 4. 100 以上のコンポーネントライブラリを用意 ションのファームウェアと PSoC ハードウェアを相互 設計 5. Component データシートをレビュー 図 1. PSoC Creator のマルチセンサー プロジェクト例 文書番号 : 001-96606 Rev. ** ページ 2/39 暫定版 PSoC® 4: PSoC 4100M ファミリ データシート 目次 PSoC 4100M ブロック図 ................................................... 4 機能の説明 .......................................................................... 5 CPU およびメモリ サブシステム ................................ 5 システム リソース ....................................................... 5 アナログ ブロック数 ................................................... 6 固定機能デジタル ........................................................ 7 GPIO ........................................................................... 8 特殊機能ペリフェラル ................................................ 8 ピン配置 ............................................................................. 9 電源 .................................................................................. 13 非安定化外部電源 ...................................................... 13 安定化外部電源 ......................................................... 13 開発サポート .................................................................... 14 資料 ........................................................................... 14 オンライン ................................................................ 14 ツール ........................................................................ 14 電気的仕様 ........................................................................ 15 絶対最大定格 ............................................................. 15 デバイス レベルの仕様 ............................................. 15 文書番号 : 001-96606 Rev. ** アナログ ペリフェラル ............................................. 19 デジタル ペリフェラル ............................................. 24 メモリ ........................................................................ 26 システム リソース ..................................................... 27 注文情報 ........................................................................... 30 型番の命名規則 ......................................................... 31 パッケージ ........................................................................ 32 略語 .................................................................................. 35 本書の表記法 .................................................................... 37 測定単位 .................................................................... 37 変更履歴 ........................................................................... 38 セールス、ソリューションおよび法律情報 ..................... 39 ワールドワイドな販売と設計サポート ..................... 39 製品 ........................................................................... 39 PSoC® ソリューション ............................................. 39 サイプレス開発者コミュニティ ................................ 39 テクニカル サポート ................................................. 39 ページ 3/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 PSoC 4100M ブロック図 CPU Subsystem PSoC4100M 32-bit AHB-Lite SWD/TC SPCIF Cortex M0 48 MHz FLASH 128 KB SRAM 16 KB ROM 8 KB DataWire/ DMA FAST MUL NVIC, IRQMX Read Accelerator SRAM Controller ROM Controller Initiator/MMIO System Resources Test DFT Logic DFT Analog SMX CTBm x2 2x OpAmp WCO 2x LP Comparator x1 LCD SAR ADC (12-bit) 4x SCB-I2C/SPI/UART Programmable Analog 2x Capsense Reset Reset Control XRES Peripheral Interconnect (MMIO) PCLK 8x TCPWM Clock Clock Control WDT IMO ILO System Interconnect (Multi Layer AHB) Peripherals IOSS GPIO (8x ports) Power Sleep Control WIC POR LVD REF BOD PWRSYS NVLatches Port Interface & Digital System Interconnect (DSI) High Speed I/O Matrix Power Modes Active/Sleep Deep Sleep Hibernate 49x GPIO, 6x GPIO_OVT IO Subsystem PSoC 4100M デバイスは、ハードウェアとファームウェアの 両方のプログラミング、テスト、デバッグ処理、および配線の 幅広いサポートに対応しています。 ARM シリアル ワイヤ デバッグ (SWD) インターフェースは、 デバイスのすべてのプログラミングとデバッグ機能に対応して います。 完全なデバッグ オン チップ (DoC) 機能により、標準の量産デ バイスを使用した最終システムでデバイスの完全なデバッグ処 理が可能になります。専用のインターフェース、デバッグ ポッド、シミュレータ、あるいはエミュレータは不要です。デ バッグに完全に対応するために必要なものは、通常のプログラ ミングに使う接続だけです。 PSoC Creator 統合開発環境 (IDE) は、PSoC 4100M デバイス 用の完全にコンパイルされたプログラミングとデバッグのサ ポートを提供します。SWD インターフェースは、業界標準の サードパーティ製ツールと完全互換です。PSoC 4100M ファミ リーは、デバッグ機能を無効にすることができ、堅牢なフラッ シュ保護に対応し、カスタマ独自の機能がオンチップ プログラ マブル ブロックに実装できるようにするため、マルチチップ ア 文書番号 : 001-96606 Rev. ** プリケーション ソリューションやマイクロコントローラーで 実現できないセキュリティ レベルを提供します。 デバッグ回路はデフォルトで有効にされており、ファームウェ アでのみ無効にすることができます。 有効にされていない場合、 再度有効にする唯一の方法は、デバイス全体を消去しフラッ シュ保護をクリアしてデバッグ処理を有効にする新しいファー ムウェアでデバイスをプログラムし直すことです。 さらに、悪意を持ってデバイスを再プログラムすることに起因 するフィッシング攻撃、またはフラッシュ プログラミング シー ケンスを開始して割り込むことでセキュリティ システムを打 倒しようという意図が懸念されるアプリケーションに対して、 すべてのデバイス インターフェースを恒久的に無効にするこ とが可能です。最大限のデバイス セキュリティが有効の時には すべてのプログラミング、デバッグ、テスト インターフェース が無効にされるため、デバイス セキュリティが有効にされた PSoC 4100M では不具合解析の応答はできません。これは、 PSoC 4100M でユーザーが行えるトレードオフです。 ページ 4/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 SRAM 機能の説明 SRAM メモリはハイバネート モード中に保持されます。 CPU およびメモリ サブシステム SROM CPU PSoC 4100M 内の Cortex-M0 CPU は 32 ビット MCU サブシス テムの一部であり、広範なクロック ゲーティングに対応した低 消費電力動作に最適化されています。ほとんどの命令の長さは 16 ビットであり、Thumb-2 命令セットのサブセットを実行 し ます。サイプレスは本製品に、1 サイクル内で 32 ビットの結果 を出すハードウェア乗算器を含め実装しました。これは、32 の 割り込み入力を持つネスト型ベクタ割り込みコントローラー (NVIC) ブロックとウェイクアップ割り込みコントローラー (WIC) を含んでいます。WIC はディープスリープ モードからプ ロセッサを復帰させることができます。これにより、チップが ディープスリープ モードにある時にメイン プロセッサへの電 源を切ることができます。Cortex-M0 CPU はマスク不可能割り 込み (NMI) 入力を提供しています。これは、ユーザーが要求し たシステム機能用に使用されていない時、ユーザーによって使 用できます。 また CPU は、2 線式の JTAG であるシリアル ワイヤ デバッグ (SWD) インターフェースも備えています。PSoC 4100M 用の デバッグ コンフィギュレーションには、4 個のブレークポイン ト ( アドレス ) コンパレータと 2 個のウォッチポイント ( デー タ ) コンパレータがあります。 フラッシュ PSoC 4100M は、フラッシュ ブロックからの平均アクセス時間 を改善するために CPU に密結合された、フラッシュ アクセラ レータを備えたフラッシュ モジュールを持っています。フラッ シュ アクセラレータはシングル サイクル SRAM のアクセス性 能と比較して、アクセス時間平均 85% を達成します。必要に応 じて、EEPROM 動作をエミュレートするためにフラッシュ モ ジュールの一部を使用できます。 ブートおよびコンフィギュレーション ルーチンを含んでいる 監視 ROM (SROM) が提供されます。 DMA 提供される DMA エンジンは、32 ビット転送を実行することが 可能で、チェイン可能なピンポン ディスクリプタを持っていま す。 システム リソース 電源システム 電力システムは、ページの 13 電源 の節で詳しく説明されます。 電源システムは各モードに応じた電圧レベルを保証します。こ れを実現するために、機能の正常な動 作に必要な電圧レベルを 達成するまでモードへの移行を遅延させる ( 例えば、パワー オ ン リセット (POR) の時 )、またはリセット ( 電圧低下検出 (BOD)) か割り込み ( 低電圧検出 (LVD)) を 生成します。 PSoC 4100M は、1.71 ～ 5.5V において単一の外部電源で動作 し、5 つの異なる電力モードに対応し、モード間の遷移が電力 システ ムによって管理されます。PSoC 4100M は、スリープ、 ディープスリープ、ハイバネート、ストップの低消費電力モー ドに対応しています。 クロック システム PSoC 4100M クロック システムは、クロックを必要とするすべ てのサブシステムにクロックを供給し、グリッチなしに異なる クロック ソース間で切り替えることを担当します。また、ク ロック システムはメタステーブル状態が発生しないように保 証します。 図 2. PSoC 4100M MCU のクロッキング アーキテクチャ IMO clk_hf clk_ext dsi_in[0] dsi_in[1] dsi_in[2] dsi_in[3] dsi_out[3:0] ILO clk_lf WCO clk_hf 信号は、UDB およびアナログとデジタル ペリフェラル 用に同期クロックを生成するために分周することができます。 PSoC 4100M は、合計で 16 個のクロック分周器を備えており、 それぞれが 16 ビットに分周できます。この内、12 個が機能固 定ブロックに使用可能で、残り 4 個は UDB に使用可能です。ア ナログ クロックにより、デジタル クロックはデジタル クロッ クによるノイズが生成される前にアナログイベントが発生する 文書番号 : 001-96606 Rev. ** ことを可能にします。16 ビット分周器は微周波数値を柔軟に生 成可能で、PSoC Creator によって完全にサポートされます。 IMO クロック ソース IMO は、PSoC4100M の内部クロック供給の主なソースです。 指定された精度を達成するためにテスト段階中にトリミングさ れます。トリミング値は不揮発性メモリに格納されます。イン フィールド校正が可能になるために、トリム処理を動作中に実 ページ 5/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 デンサを内部リファレンス電圧に接続する、または SAR 用に 外部リファレンスを使用できます。 行することもできます。IMO の初期設定の周波数は 24MHz で、 1MHz ステップで 3MHz ～ 48MHz の間で調整できます。サイ プレスが提供する校正設定では、IMO の許容誤差は ±2% です。 アナログ ブロック数 ILO クロック ソース 12 ビット SAR ADC ILO は非常に低消費電力振動子 ( 公称 32kHz) であり、ディープ スリープ モードでペリフェラルの動作用にクロックを生成す るために主に使用されます。ILO 制御のカウンタは、精度を改 善するために IMO に校正することができます。サイプレスは、 校正を実行するソフトウェア コンポーネントを提供していま す。 12 ビットの SAR ADC は 806 K サンプル / 秒の最大サンプル レートで動作できま す。 ユーザー向けとしてブロック機能を拡張するため、リファレン ス バッファの追加 (±1% までトリム可能 )、また VDD、VDD/2、 VREF の 3 つの内部電圧リファレンス オプション ( 定格電圧が 1.024 V) および GPIO ピンを介した外部リファレンスを選択と しました。サンプル ホールド (S/H) のアパーチャがプログラム 可能であるため、SAR 入力を駆動するアンプの整定時間を規定 する利得帯域幅要件を必要に応じて緩和できます。適切なリ ファレンス電圧が使用され、システムノイズ レベルが許可する 限り、システム性能は真の 12 ビット精度で 65dB です。ノイズ の多い条件で性能を改善するために、内部リファレンス アンプ 用として外部バイパスを ( 固定したピン位置 ) を提供できます。 水晶振動子 PSoC 4100M クロック サブシステムは、低周波水晶振動子 (32kHz WCO) を備えています。この振動子は、ディープスリー プ モードで利用可能で、リアルタイム クロック (RTC) とウォッ チドッグ タイマー アプリケーションに使用できます。 ウォッチドッグ タイマー ウォッチドッグ タイマーは、低周波クロックをクロック ソー スとして動作するクロック ブロックに実装されます。これによ り、ウォッチドッグがディープスリープ モードでも動作でき、 タイムアウトが発生する前にウォッチドッグが処理されなかっ た場合にリセッ トや割り込みが生成されます。ウォッチドッグ リセットはリセット原因 (Reset Cause) レジスタに記録されま す。 SAR は 8 入力シーケンサ (16 入力まで拡張可能 ) を介して固定 したピン セットに接続されます。シーケンサは、スイッチング オーバヘッドの必要なく選択されたチャネルを自律的に巡回し ます ( シーケンサ スキャン ) ( つまり、合計サンプリング帯域 幅は、単一のチャネルか複数のチャネルであるかにかかわらず 1Msps です )。シーケンサの切り替えは、ステート マシンを介 して、またはファームウェア駆動の切り替えにより行われます。 シーケンサの 1 つの機能は、CPU 割り込みサービスの要求を軽 減するための各チャネルのバッファリングです。信号を様々な ソース インピーダンスと周波数に適合させるために、チャネル ごとに異なるサンプリング時間をプログラムすることができま す。また、デジタル化された値がプログラムされた範囲を超え た場合、レンジ レジスタの一対 ( 低と高レンジ値 ) による信号 範囲の指定は、対応する範囲外の割り込みで実施されます。こ れにより、シーケンサ スキャンが完了し、CPU が値を読み出 してソフトウェア内で範囲外の値の有無を確認するのを待た ず、範囲外の値を早く検出できます。 リセット PSoC 4100M は、複数ソースからリセットできます ( ソフト ウェア リセットも可能 ) 。リセット イベントは非同期であり、 デバイスを既知の状態に復帰させることが保証されています。 リセットの原因は、リセット中にも保持され、ソフトウェアが リセットの原因を判断できるようにレジスタに記録されます。 電源投入またはリコンフィギュレーション中にコンフィギュ レーションおよび複数のピン機能に伴う競合を避けるために、 XRES ピンが外部リセット用に確保されています。 SAR は、校正およびその他の温度依存機能用に基板搭載の温度 センサーの出力をデジタル化することができます。SAR は高速 クロックを必要とするため、ディープスリープとハイバネート モードに対応していません。SAR の動作範囲は 1.71V ～ 5.5V です。 電圧リファレンス PSoC 4100M は、ソフトウェア リセットを含む様々な要因から リセットできます。12 ビット ADC は 1% 電圧リファレンス仕 様に対応しています。より優れた信号対ノイズ比 (SNR) と絶対 精度を実現するために、GPIO ピンを使って外部バイパス コン 図 3. SAR ADC のシステム図 AHB System Bus and Programmable Logic Interconnect SARSEQ vminus vplus P7 Port 2 (8 inputs) SARMUX P0 Sequencing and Control Data and Status Flags POS SARADC NEG External Reference and Bypass (optional) Reference Selection VDD/2 VDDD VREF Inputs from other Ports 文書番号 : 001-96606 Rev. ** ページ 6/39 暫定版 アナログ マルチプレクサ バス PSoC 4100M は、チップの周辺を回る 2 個の同期アナログ バ ス ( アナログ マルチプレクサ バス A とアナログ マルチプレク サ バス B) 。これらバスは、アナログ信号を任意のピンから様々 なアナログ ブロック ( オペアンプなど ) や CapSense ブロック に転送できるため、ADC はチップに搭載されたピンをすべて監 視できます。これらのバスは、独立して機能し、3 つの独立し たセクションに分割することも可能です。これにより、3 つの 分割されたセクションの内、1 つを CapSense に、1 つは一般 のアナログ信号処理、残りの 1 つは汎用デジタル ペリフェラル と GPIO に使用できます。 4 個のオペアンプ PSoC 4100M には、コンパレータ モード付きの 4 個のオペア ンプが内蔵されているため、外部コンポーネントを使って最も 共通のアナログ機能をチップで実行できます。PGA、電圧バッ ファ、フィルター、トランスインピーダンス アンプ、および他 の機能は、外部受動コンポーネントで実行可能であるため、電 力、コストと実装面積を節約できます。内蔵オペアンプは、外 部バッファリングを必要とせずに ADC のサンプル ホールド回 路を駆動するように十分な帯域幅に対応するように設計されて います。オペアンプは、非常に低消費電力レベルでディープス リープ モードで実行可能です。下図では、オペアンプ システ ムの 2 つの同一のオペアンプ ペアの 1 ペアを示します。 To SAR ADC To SAR ADC Analog Mux Bus B Analog Mux Bus A 図 4. オペアンプ サブシステム内の同一オペアンプ ペア ディープスリープ モードでは、オペアンプは非常に低い電流で 動作することにより、アナログ回路はこのモード中に継続して 機能します。 温度センサー PSoC 4100M は 1 個の温度センサーを内蔵しています。これは、 電力ソースによってバイアスされたダイオードから成ります。 電流ソースは、電力を節約するために無効にできます。こ温度 センサーは、ADC に接続されます。温度センサーは、校正と線 形化を含むサイプレスが提供したソフトウェアを使用して読み 出しをデジタル化し温度値を生成する ADC に接続されます。 低消費電力コンパレータ PSoC 4100M は、ディープスリープとハイバネート モードで動 作できる低消費電力コンパレータの一対を内蔵しています。こ れにより、低消費電力モード中に外部電圧レベルを監視する能 力を維持しながらアナログ システム ブロックを無効にするこ とができます。コンパレータ出力は、システム ウェイクアップ 回路がコンパレータの切り替えイベントによりアクティブにな る非同期電力モード ( ハイバネート ) で動作する場合を除き、普 通は準安定状態を避けるために同期化されています。 タイマー／カウンター／ PWM (TCPWM) ブロック + - 10x 1x Internal Out0 P1 P2 P3 P4 オペアンプ入力は、高度に柔軟な接続を提供し、専用ピンに直 接接続するか、または アナログ マルチプレクサ バスを介して チップ上のすべてのピンに接続できます。アナログ スイッチ接 続は、ユーザー ファームウェアとユーザー定義のプログラマブ ル デジタル ステート マシン (UDB を介して実装 ) により制御 可能です。 固定機能デジタル OA0 P0 PSoC® 4: PSoC 4100M ファミリ データシート OA1 P5 - P6 + 1x 10x Internal Out1 P7 TCPWM ブロックは、ユーザがプログラム可能な周期長の 16 ビット カウンターを使用しています。キャプチャ レジスタは、 I/O イベントなどのイベントの時にカウント値を記録します。周 期レジスタは、カウ ンタのカウントが周期レジスタのカウント に等しくなる時にカウントを停止、または自動的にリロード し ます。比較レジスタは、PWM デューティ比出力として使用さ れる比較値信号を生成します。ブロックは真出力と相補出力 ( それら間のオフセットがプログラム可能 ) も提供しており、こ れらをプログラム可能なデッドバンド付きコンプリメンタリー PWM 出力として 使用することを可能にします。また、出力を 事前に決定された状態に移行させるキル (Kill) 入力もあります。 例えば、モータ駆動システムでは、過電流状態が示され、FET を駆動している PWM をソフトウェア介入なしに直ちに止める 必要がある時、キル入力が使用されます。PSoC 4100M は、8 個の TCPWM ブロックを持っています。 シリアル通信ブロック (SCB) 図 4 内の卵型図形のは、アナログ スイッチを示します。これら のスイッチは、ユーザー ファームウェア、SAR シーケンサ、ま たはユーザー定義のプログラマブル ロジックを介して制御さ れることがあります。これらのスイッチを介してオペアンプ (OA0 と OA1) をコンフィギュレーションし、適切なフィード バック コンポーネントですべての標準的なオペアンプ機能を 実行できます。 オペアンプ (OA0 と OA1) をプログラムし、リコンフィギュレー ションして、切り替え可能なフィードバック コンポーネントを 介して標準的オペアンプ機能と、ピンの直接駆動、内部使用や 真のコンパレータとしての機能のためにユニティ ゲイン機能 を提供できます。 文書番号 : 001-96606 Rev. ** PSoC 4100M は 4 個の SCB を内蔵しています。それぞれは I2C、UART、または SPI インターフェースを実装できます。 I2C モード : ハードウェア I2C ブロックは、完全なマルチマス ターとスレーブ インターフェースを実装します ( マルチマス ターのアービトレーションが可能 )。このブロックは、最大 1Mbps ( ファースト モード プラス ) で動作でき、CPU 用の割 り込みオーバヘッドとレイテンシを削減するためにバッファリ ング オプションを柔軟に選択できます。また、PSoC4100M の メモリでメールボックス範囲を作ってメモリ アレイへの読み 書きの I2C 通信を効果的に削減する EzI2C にも対応しています。 また、ブロックは送受信用に深さ 8 の FIFO にも対応していま す。これは、CPU がデータを読み出す一定の時間を増加するこ とで、時間通りに CPU が読み出すデータがないことに起因し ページ 7/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 たクロック ストレッチの必要性を大幅に低減することができ ます。FIFO モードはすべてのチャネルによって対応され、DMA がない場合に非常に有用です。 I2C ペリフェラルは、NXP I2C バス仕様とユーザー マニュアル (UM10204) で定義された通りに I2C 標準モード、ファースト モード、ファースト モード プラスのデバイスと互換性があり ます。I2C バス I/O は、オープンドレイン モードにある GPIO を使って実装されます。 UART モード : これは最大 1Mbps で動作するフル機能の UART です。基本 UART プロトコルから少し発展した車載向けシング ル ワイヤ インターフェース (LIN)、赤外線インターフェース (IrDA)、SmartCard (ISO7816) プロトコルに対応しています。ま た、共通の RX と TX ラインを介して接続したペリフェラルの アドレス指定を可能にする 9 ビット マルチプロセッサ モード に対応しています。パリティ エラー、ブレーク検出、フレーム エラーなどの一般的な UART 機能がサポートされています。深 さ 8 ビットの FIFO は、非常に大きい CPU サービス レイテン シを許容できるようにします。なお、ハードウェア ハンド シェークがサポートされないことに注意してください。これは 一般に使用されておりません。必要であれば、システム内の UDB ベースの UART で実装できます。 SPI モード : SPI モードは Motorola SPI、TI SSP (SPI コデック の同期化用の開始パルスを本質的に追加 )、National Microwire ( 半二重の SPI) に完全に対応しています。SPI ブロックは FIFO を使用することができ、データ交換がメモリ内のアレイへの読 み書きまで簡略化された EzSPI モードにも対応しています。 GPIO PSoC 4100M は、68 ピン QFN パッケージには 55 GPIO があり ます。GPIO ブロックは以下のものを実装します。 各 I/O ピンは有効になった場合に割り込みを生成でき、各 I/O ポートはそれに対応する割り込み 要求 (IRQ) と割り込みサービ ス ルーチン (ISR) ベクタがあります (PSoC 4100M では、ベク タ数は 8 です )。 ポート 6 のピン ( パッケージに応じて最大 6 個 ) は、過電圧耐 性があります (VIN は VDD を超えることが可能 )。I2C 仕様によ ると、過電圧セルは、入力が VDDIO を超えた場合、10µA 以上 の電流を吸い込みません。 特殊機能ペリフェラル LCD セグメント ドライブ PSoC 4100M は、最大 4 コモン ピンと最大 51 セグメント ピン を駆動できる LCD コントローラーを内蔵してい ます。すべて のピンはコモン ピン、またはセグメント ピンとして使用可能 です。内部 LCD 電圧を生成する必要なくフル デジタル方法を 使用して LCD セグメントを駆動します。2 つの方法は、デジタ ル相関と PWM と呼ばれています。 デジタル相関は、最高 RMS 電圧を生成してセグメントを点灯 させる、または RMS 信号を 0 に維持するためにコモンとセグ メント信号の周波数とレベルを変調することです。この方法は STN ディスプレイに適していますが、( より安い ) TN ディスプ レイに対してはコントラストを減らすことがあります。 PWM は、所望の LCD 電圧を生成するために PWM 信号により パネルを駆動しパネルの静電容量を効果的に使用して変調され たパルス幅を提供することです。この方法は消費電力を増加し ますが、TN ディスプレイを駆動する際には結果的です。LCD 動作はディープスリープ モード中にディスプレイ用の小さい バッファ (4 ビット；ポートごとに 1 つの 32 ビット レジスタ ) をリフレッシュすることでサポートされます。 8 つのドライブ能力モード : 強プッシュ プル、抵抗プルアップ ／プルダウン、弱 ( 抵抗 ) プルアップ／プルダウン、オープ ンドレインとオープンソース、入力専用、ディスエーブル CapSense ■ 入力閾値セレクト (CMOS または LVTTL) ■ 入力／出力ディスエーブルに対応する独立した制御 ■ 前のステートをラッチするためのホールド モード ( ディープ スリープ モードとハイバネート モードで I/O ステートを維 持するため ) ■ EMIを改善するためのdV/dt関連のノイズ制御用に選択可能な スルー レート いかなるアナログスイッチに接続された、いかなる GPIO ピン も接続できるアナログマルチプレクサ バスを介た、いかなるピ ンにも接続できる CapSense シグマ - デルタ (CSD) ブロックに より、PSoC4100M のあらゆるピン、CapSense はサポートさ れます。従って、CapSense 機能はソフトウェアで制御され、 システム内の使用可能ないかなるピン やピン グループに提供 できます。コンポーネントは CapSense ブロックに提供されま す。このコンポーネント (Cypress SmartSense™) により、自 動ハードウェア チューニングができ、ユーザーに取っては使い やすくなります。 ■ ピンは、8 ビット幅のポートと呼ばれる論理エンティティに構 成されています。電源投入とリセットの時、入力への過電圧を 防ぐため、および／または電源投入時に過電流を発生させない ために、ブロックは無効状態に移行させられます。高速 I/O マ トリックスとして知られている多重化ネットワークは、I/O ピ ンに接続できる複数の信号間を多重化するのに使用されます。 固定機能ペリフェラルのピン位置は、内部多重化の複雑さを減 少させるために固定されています ( これらの信号は DSI ネット ワークを通りません )。DSI 信号はこれに影響されず、DSI ネッ トワークを介してどのピンもどの UDB にも配線できます。 データ出力とピン ステート レジスタそれぞれはピン上で駆動 される値とそれらのピンのステートを格納します。 文書番号 : 001-96606 Rev. ** CapSense シールド電圧は、耐水機能を実現するために他の多重化バス上 で駆動できます。耐水性は、シールド電極を検知電極と同位相 で駆動して、シールド静電容量が検知された入力を減衰させる ことを防ぐことで、実現されています。 各 CSD ブロックは 2 個の IDAC を備えています。これらは、 CapSense を使用し ない ( 両方の IDAC とも使用可能 ) 場合、 または CapSense が耐水性に対応せずに使用する ( どちらか一 方の IDAC が使用可能 ) 場合、一般用途に使用することができ ます。PSoC 4100M は、独立して使用できる 2 個の CSD ブロッ クを内蔵しており、その内、1 個は CapSense に使用され、残 りの 1 つは、IDAC を備えています。 ページ 8/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 ピン配置 下表は PSoC 4100M のピンリストです。電源とポート ピンを表します ( 例えば、P0.0 はポート 0 のピン 0 です )。 68-QFN 64-TQFP 48-TQFP ピン 42 名称 P0.0 ピン 39 名称 P0.0 ピン 28 名称 P0.0 43 P0.1 40 P0.1 29 P0.1 44 P0.2 41 P0.2 30 P0.2 45 P0.3 42 P0.3 31 P0.3 46 P0.4 43 P0.4 32 P0.4 47 P0.5 44 P0.5 33 P0.5 48 P0.6 45 P0.6 34 P0.6 49 P0.7 46 P0.7 35 P0.7 50 XRES 47 XRES 36 XRES 51 VCCD 48 VCCD 37 VCCD 52 VSSD 49 VSSD 38 VSSD 53 VDDD 50 VDDD 39 VDDD 54 P5.0 51 P5.0 55 P5.1 52 P5.1 56 P5.2 53 P5.2 57 P5.3 54 P5.3 58 P5.4 59 P5.5 55 P5.5 60 VDDA 56 VDDA 40 VDDA 61 VSSA 57 VSSA 41 VSSA 62 P1.0 58 P1.0 42 P1.0 63 P1.1 59 P1.1 43 P1.1 64 P1.2 60 P1.2 44 P1.2 65 P1.3 61 P1.3 45 P1.3 66 P1.4 62 P1.4 46 P1.4 67 P1.5 63 P1.5 47 P1.5 68 P1.6 64 P1.6 48 P1.6 1 P1.7/VREF 1 P1.7/VREF 1 P1.7/VREF 2 P2.0 2 P2.0 2 P2.0 3 P2.1 3 P2.1 3 P2.1 4 P2.2 4 P2.2 4 P2.2 5 P2.3 5 P2.3 5 P2.3 6 P2.4 6 P2.4 6 P2.4 7 P2.5 7 P2.5 7 P2.5 8 P2.6 8 P2.6 8 P2.6 9 P2.7 9 P2.7 9 P2.7 10 VSSA 10 VSSA 10 VSSIO 11 VDDA 11 VDDA 12 P6.0 12 P6.0 13 P6.1 13 P6.1 文書番号 : 001-96606 Rev. ** ページ 9/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 68-QFN 64-TQFP ピン 14 名称 P6.2 ピン 14 名称 P6.2 15 P6.3 16 P6.4 15 P6.4 17 P6.5 16 P6.5 18 VSSIO 17 19 P3.0 20 P3.1 21 22 48-TQFP ピン 名称 VSSIO 10 VSSIO 18 P3.0 12 P3.0 19 P3.1 13 P3.1 P3.2 20 P3.2 14 P3.2 P3.3 21 P3.3 16 P3.3 23 P3.4 22 P3.4 17 P3.4 24 P3.5 23 P3.5 18 P3.5 25 P3.6 24 P3.6 19 P3.6 26 P3.7 25 P3.7 20 P3.7 27 VDDIO 26 VDDIO 21 VDDIO 28 P4.0 27 P4.0 22 P4.0 29 P4.1 28 P4.1 23 P4.1 30 P4.2 29 P4.2 24 P4.2 31 P4.3 30 P4.3 25 P4.3 32 P4.4 31 P4.4 33 P4.5 32 P4.5 34 P4.6 33 P4.6 35 P4.7 39 P7.0 37 P7.0 26 P7.0 40 P7.1 38 P7.1 27 P7.1 41 P7.2 ポート 6 のピンは過電圧耐性があります。ピン 11 とピン 15 は 48 ピン TQFP では未接続です。 文書番号 : 001-96606 Rev. ** ページ 10/39 暫定版 PSoC® 4: PSoC 4100M ファミリ データシート 上の表に示した各々のピンは、次の表に示すように複数のプログラマブル機能を持つことができます。列のヘッダ行はアナログと代替ピン機能を示します。 ポート／ ピン P0.0 使用可能なアナログ ペリフェラル lpcomp.in_p[0] P0.1 lpcomp.in_n[0] scb[0].spi_select2:0 P0.2 lpcomp.in_p[1] scb[0].spi_select3:0 P0.3 lpcomp.in_n[1] P0.4 wco_in P0.5 wco_out P0.6 PRGIO 代替機能 1 代替機能 2 代替機能 3 代替機能 4 代替の機能 5 scb[0].spi_select1:0 ext_clk:0 P0.7 scb[1].uart_rx:0 scb[1].i2c_scl:0 scb[1].spi_mosi:1 scb[1].uart_tx:0 scb[1].i2c_sda:0 scb[1].spi_miso:1 wakeup scb[1].spi_select0:1 scb[1].uart_cts:0 scb[1].spi_clk:1 scb[1].uart_rts:0 P5.0 ctb1.oa0.inp tcpwm.line[4]:2 scb[2].uart_rx:0 scb[2].i2c_scl:0 scb[2].spi_mosi:0 P5.1 ctb1.oa0.inm tcpwm.line_compl[4]:2 scb[2].uart_tx:0 scb[2].i2c_sda:0 scb[2].spi_miso:0 P5.2 ctb1.oa0.out tcpwm.line[5]:2 scb[2].uart_cts:0 lpcomp.comp[0]:1 scb[2].spi_clk:0 P5.3 ctb1.oa1.out tcpwm.line_compl[5]:2 scb[2].uart_rts:0 lpcomp.comp[1]:1 scb[2].spi_select0:0 P5.4 ctb1.oa1.inm tcpwm.line[6]:2 scb[2].spi_select1:0 P5.5 ctb1.oa1.inp tcpwm.line_compl[6]:2 scb[2].spi_select2:0 P5.6 ctb1.oa0.inp_alt tcpwm.line[7]:0 scb[2].spi_select3:0 P5.7 ctb1.oa1.inp_alt tcpwm.line_compl[7]:0 P1.0 ctb0.oa0.inp tcpwm.line[2]:1 P1.1 ctb0.oa0.inm P1.2 ctb0.oa0.out P1.3 ctb0.oa1.out P1.4 ctb0.oa1.inm tcpwm.line[6]:1 scb[0].spi_select1:1 P1.5 ctb0.oa1.inp tcpwm.line_compl[6]:1 scb[0].spi_select2:1 P1.6 ctb0.oa0.inp_alt tcpwm.line[7]:1 scb[0].spi_select3:1 P1.7 ctb0.oa1.inp_alt tcpwm.line_compl[7]:1 P2.0 sarmux.0 tcpwm.line[4]:1 scb[1].i2c_scl:1 scb[1].spi_mosi:2 P2.1 sarmux.1 tcpwm.line_compl[4]:1 scb[1].i2c_sda:1 scb[1].spi_miso:2 P2.2 sarmux.2 tcpwm.line[5]:1 scb[1].spi_clk:2 P2.3 sarmux.3 tcpwm.line_compl[5]:1 scb[1].spi_select0:2 P2.4 sarmux.4 tcpwm.line[0]:1 scb[1].spi_select1:1 P2.5 sarmux.5 tcpwm.line_compl[0]:1 scb[1].spi_select2:1 P2.6 sarmux.6 tcpwm.line[1]:1 scb[1].spi_select3:1 文書番号 : 001-96606 Rev. ** scb[0].uart_rx:1 scb[0].i2c_scl:0 scb[0].spi_mosi:1 tcpwm.line_compl[2]:1 scb[0].uart_tx:1 scb[0].i2c_sda:0 scb[0].spi_miso:1 tcpwm.line[3]:1 scb[0].uart_cts:1 scb[0].spi_clk:1 tcpwm.line_compl[3]:1 scb[0].uart_rts:1 scb[0].spi_select0:1 ページ 11/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 ポート／ ピン P2.7 使用可能なアナログ ペリフェラル sarmux.7 代替機能 3 代替機能 4 代替の機能 5 代替機能 1 tcpwm.line_compl[1]:1 代替機能 2 P6.0 tcpwm.line[4]:0 scb[3].uart_rx:0 scb[3].i2c_scl:0 scb[3].spi_mosi:0 P6.1 tcpwm.line_compl[4]:0 scb[3].uart_tx:0 scb[3].i2c_sda:0 scb[3].spi_miso:0 P6.2 tcpwm.line[5]:0 scb[3].uart_cts:0 scb[3].spi_clk:0 P6.3 tcpwm.line_compl[5]:0 scb[3].uart_rts:0 scb[3].spi_select0:0 P6.4 tcpwm.line[6]:0 P6.5 tcpwm.line_compl[6]:0 P3.0 tcpwm.line[0]:0 scb[1].uart_rx:1 scb[1].i2c_scl:2 scb[1].spi_mosi:0 P3.1 tcpwm.line_compl[0]:0 scb[1].uart_tx:1 scb[1].i2c_sda:2 scb[1].spi_miso:0 P3.2 tcpwm.line[1]:0 scb[1].uart_cts:1 swd_data scb[1].spi_clk:0 P3.3 tcpwm.line_compl[1]:0 scb[1].uart_rts:1 swd_clk scb[1].spi_select0:0 PRGIO scb[3].spi_select0:1 scb[3].spi_select1:0 scb[3].spi_select2:0 P3.4 tcpwm.line[2]:0 scb[1].spi_select1:0 P3.5 tcpwm.line_compl[2]:0 scb[1].spi_select2:0 P3.6 tcpwm.line[3]:0 scb[1].spi_select3:0 P3.7 tcpwm.line_compl[3]:0 P4.0 scb[0].uart_rx:0 P4.1 scb[0].i2c_scl:1 scb[0].spi_mosi:0 scb[0].spi_miso:0 scb[0].uart_tx:0 scb[0].i2c_sda:1 P4.2 csd[0].c_mod scb[0].uart_cts:0 lpcomp.comp[0]:0 scb[0].spi_clk:0 P4.3 csd[0].c_sh_tank scb[0].uart_rts:0 lpcomp.comp[1]:0 scb[0].spi_select0:0 P4.4 scb[0].spi_select1:2 P4.5 scb[0].spi_select2:2 P4.6 scb[0].spi_select3:2 P4.7 P7.0 tcpwm.line[0]:2 scb[3].uart_rx:1 scb[3].i2c_scl:1 scb[3].spi_mosi:1 P7.1 tcpwm.line_compl[0]:2 scb[3].uart_tx:1 scb[3].i2c_sda:1 scb[3].spi_miso:1 P7.2 tcpwm.line[1]:2 scb[3].uart_cts:1 電源ピン機能の説明は以下の通りです。 VDDD: (VDDA ピンがない ) アナログとデジタル部分向けの電源 scb[3].spi_clk:1 VSSA: パッケージ ピンが有効な場合はアナログ グランド ピン。パッケージ ピン が無効な場合は VSS に短絡 VDDA: パッケージ ピンが有効な場合はアナログ VDD ピン。パッケージ ピンが無 効な場合は VDDD に短絡 VSS：グランド ピン VDDIO: I/O ピン パワー ドメイン ポート ピンは全て LCD コモン、LCD セグメント ドライバー、または CSD 検知ピ ンとして使用できます。シールド ピンは AMUXBUS A か B に接続するか、または 全てファームウェアや DSI 信号で駆動できる GPIO ピンとして使用できます。 文書番号 : 001-96606 Rev. ** VCCD: 安定化デジタル電源 (1.8V ±5%) ページ 12/39 暫定版 PSoC® 4: PSoC 4100M ファミリ データシート 電源 全ての機能および回路が動作する電源電圧範囲は 1.71 ～ 5.5V です。 PSoC 4100M ファミリは、非安定化外部電源と安定化外部電源 という 2 種類の電源供給動作モードに対応しています。 非安定化外部電源 このモードでは、PSoC 4100M は 1.8 ～ 5.5V の任意の外部電 源から電源供給されます。この範囲はバッテリ パワー動作に も設計されています。例えば、チップは 3.5V で始まってから 1.8V まで下がるバッテリ システムから電源供給されます。こ のモードでは、PSoC 4100M の内部レギュレータは内部ロ ジックに電源を供給し、PSoC 4100M の VCCD 出力は外付け コンデンサ (1 ～ 1.6 µF; X5R セラミックまたはこれより良 質 のもの ) を介してグランドにバイパスする必要があります。 VDDA と VDDD は PC 基板上で互いに短絡させる必要があり、 グランド、VSSA および VSS は互いに短絡させる必要もありま す。バイパス コンデンサは VDDD、VDDA とグランド間を接続 する必要があります。この周波数範囲でのシステムの標準的な 実践としては、互いに平行に配置した 1µF レンジのコンデンサ とそれより小さいコンデンサ ( 例えば、0.1µF) を使用します。 これらが単に経験則であり、重要なアプリケーションに対して は、最適なバイパスを得るために設計 の際には PCB レイアウ ト、リード インダクタンス、寄生バイパス コンデンサをシミュ レーションする必要があることに注意してください。 文書番号 : 001-96606 Rev. ** 電源供給 バイパス コンデンサ VDDD–VSS および 各ピン上の 0.1µF セラミック コンデンサ VDDIO-VSS と 1µF ～ 10µF バルク コンデンサ VDDA–VSSA ピン上の 0.1µF セラミック コンデンサ。 追加の 1µF ～ 10µF バルク コンデンサ VCCD–VSS VCCD ピン上の 1µF セラミック コンデ ンサ VREF–VSSA 高い ADC 性能のために内部バンド ( オプション ) ギャップに接続される 1µF ～ 10µF バイ パス コンデンサ 安定化外部電源 このモードでは、PSoC 4100M は 1.71 ～ 1.89V (1.8±5%) の外 部電源から電源供給されます。この範囲は電源リップル を含む 必要があることに注意してください。このモードで、VCCD、 VDDA、VDDIO および VDDD ピンは互いに短絡されバイパス されます。内部レギュレータはファームウェアで無効にされま す。 ページ 13/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 開発サポート PSoC 4100M ファミリには、開発プロセスを支援する豊富な資 料、開発ツールおよびオ ンライン リソースが用意されていま す。詳細については、www.cypress.com/go/psoc4 をご覧くだ さい。 資料 資料一式は PSoC 4100M ファミリを網羅しており、疑問点に対 する答えを素早く見つけます。重要な資料の幾つかは、本節に リストアップされています。 ソフトウェア ユーザー ガイド : PSoC Creator の使用に関する 段階を追った手引き書です。ソフトウェア ユーザー ガイドに は、PSoC Creator によるビルド プロセスの詳細、PSoC Creator を用いたソース制御の使い方、その他が記載されています。 Component データ シート : PSoC の柔軟性によって、デバイ スが量産に入ってから長い期間の後でも新しいペリフェラル (Component) を作成することができます。Component データ シートには、ある特定のコンポーネントの選択および使用に必 要な情報が、機能説明、API ドキュ メント、サンプル コード、 AC/DC 仕様を含んで全て記載されています。 アプリケーション ノート : PSoC アプリケーション ノートに は、PSoC の特定のアプリケーションについて詳細な説明が記 文書番号 : 001-96606 Rev. ** 載されています。例として、ブラシレス DC モーターの制御 やオンチップ フィルタリングがあります。アプリケーション ノートには、多くの場合、アプリケーション ノートのドキュ メントに加えてサンプル プロジェクトが含まれています。 テクニカル リファレンス マニュアル : テクニカル リファレン ス マニュアル (TRM) には、全ての PSoC レジスタの詳細な説 明など、PSoC デバイスを使用する際に必要な技術的 詳細が全 て記載されています。 オンライン 印刷された資料のほかに、サイプレス PSoC フォーラムによっ て 24 時間 365 日、世界中の他のPSoC ユーザーや PSoC の専 門家と連絡をとれます。 ツール 業界標準のコア、プログラミングおよびデバッグ インター フェースを備えた PSoC 4100M ファミリは開発ツール エコシ ステムの一部です。革新的で使いやすい PSoC Creator IDE、サ ポートされるサード パーティーのコンパイラ、プログラマ、デ バッガおよび開発キットの最新情報については、サイプレス の ウェブサイト www.cypress.com/go/psoccreator をご覧くださ い。 ページ 14/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 電気的仕様 絶対最大定格 表 1. 絶対最大定格 [1] 仕様 ID# パラメーター 説明 Min Typ Max 単位 SID1 SID2 詳細／条件 VDD_ABS VSS を基準としたアナログまたはデジタル 電源 (VSSD = VSSA) –0.5 – 6 V 絶対最大値 VCCD_ABS VSSD を基準とした直接デジタル コア電圧 入力 –0.5 – 1.95 V 絶対最大値 SID3 VGPIO_ABS GPIO 電圧 ; VDDD または VDDA –0.5 – VDD+0.5 V 絶対最大値 SID4 IGPIO_ABS GPIO ごとの電流 –25 – 25 mA 絶対最大値 SID5 IG-PIO_injection ピンごとの GPIO 注入電流 ESD_HBM 静電気放電 ( 人体モデル ) 絶対最大値 BID44 –0.5 – 0.5 mA 2200 – – V BID45 ESD_CDM 静電気放電 ( デバイス帯電モデル ) 500 – – V BID46 LU ラッチアップ時のピン電流 –140 – 140 mA デバイス レベルの仕様 特記されない限り、全ての仕様は -40 ℃ TA 85 ℃および TJ 100 ℃の条件で有効です。仕様は、特に注記した場合を除いて、 1.71V ～ 5.5V において有効です。 表 2. DC 仕様 仕様 ID# パラメーター 説明 Min Typ Max 単位 詳細／条件 SID53 VDDD 電源入力電圧 1.8 – 5.5 V レギュレータが有効 SID255 VDDD 非安定化電源入力電圧 1.71 1.8 1.89 V 内部的に安定化され ない電源 SID54 VCCD 出力電圧 ( コア ロジック用 ) – 1.8 – V SID55 CEFC 外部レギュレータ電圧バイパス 1 1.3 1.6 µF X5R セラミックま たはこれより良質の もの SID56 CEXC 電源デカップリング コンデンサ – 1 – µF X5R セラミックま たはこれより良質の もの アクティブ モード、VDDD = 1.71 ～ 5.5V SID10 IDD5 フラッシュから実行 ; CPU 速度が 6MHz – 2.2 – mA T = 25 ℃ SID11 IDD6 フラッシュから実行 ; CPU 速度が 6MHz – – 2.8 mA Max SID13 IDD8 フラッシュから実行 ; CPU 速度が 12MHz – 3.7 – mA T = 25 ℃ SID14 IDD9 フラッシュから実行 ; CPU 速度が 12MHz – – 4.2 mA Max SID16 IDD11 フラッシュから実行 ; CPU 速度が 24MHz – 6.7 – mA T = 25 ℃ SID17 IDD12 フラッシュから実行 ; CPU 速度が 24MHz – – 7.2 mA T = 85 ℃ – 1.3 1.8 mA 6MHz – 1.7 2.2 mA 12MHz スリープ モード、VDDD = 1.71 ～ 5.5V SID25 SID25A IDD20 IDD20A I2C ウェイクアップと WDT が有効、T = 25 ℃ 2 I C ウェイクアップと WDR が有効、T = 25 ℃ ディープスリープ モード、VDDD = 1.8 ～ 3.6V ( レギュレータが有効 ) 注 1. 表 1 に記載されている絶対最大条件を超えて使用するとデバイスに恒久的なダメージを与える可能性があります。長時間にわたって絶対最大条件下に置くと、 デバイスの信頼性に影響する可能性があります。最大保管温度は JEDEC 標準「JESD22-A103、High Temperature Storage Life」に準拠した 150 ℃です。絶対最 大条件以下で使用している場合でも、標準的な動作条件を超えると、デバイスが仕様に従って動作しないことがあります。 文書番号 : 001-96606 Rev. ** ページ 15/39 暫定版 PSoC® 4: PSoC 4100M ファミリ データシート 表 2. DC 仕様 ( 続き ) 説明 Min Typ Max 単位 SID31 仕様 ID# IDD26 パラメーター I C ウェイクアップと WDT が有効、T = 25 ℃ – 1.3 – µA T = 25 ℃ SID32 IDD27 I2C ウェイクアップと WDT が有効、T = 85 ℃ – – 10 µA T = 85 ℃ – 15 – µA T=25 ℃、5.5 V – 1.7 – µA T=25 ℃ – – 10 µA T = 85 ℃ 2 詳細／条件 ディープスリープ モード、VDDD = 3.6 ～ 5.5V SID34 IDD29 I2C ウェイクアップと WDT が有効、 ディープスリープ モード、VDDD = 1.71 ～ 1.89V ( レギュレータが有効 ) SID37 IDD32 SID38 IDD33 I2C ウェイクアップと WDT が有効、T = 25 ℃ 2 I C ウェイクアップと WDT が有効、T = 85 ℃ ハイバネート モード、VDDD = 1.8 ～ 3.6 V ( レギュレータが有効、特性評価で保証 ) SID40 IDD35 GPIO とリセットがアクティブ – 150 – nA T=25°C、3.6 V SID41 IDD36 GPIO とリセットがアクティブ – – 1 µA T = 85°C – 150 – nA T=25°C、5.5 V ハイバネート モード、VDDD = 3.6 ～ 5.5 V ( 特性評価で保証 ) SID43 IDD38 GPIO とリセットがアクティブ ハイバネート モード、VDDD = 1.71 ～ 1.89 V ( レギュレータがバイパス、特性評価で保証 ) SID46 IDD41 GPIO とリセットがアクティブ – 150 – nA T = 25 ℃ SID47 IDD42 GPIO とリセットがアクティブ – – 1 µA T = 85°C ストップ モード ( 特性評価で保証 ) SID304 IDD43A ストップ モード電流、VDD = 3.6V – 20 80 nA IDD_XR XRES のアサート時の供給電流 – 2 5 mA Min Typ Max DC – 24 単位 MHz 詳細／条件 1.71 VDD 5.5 – 0 – µs 特性評価で保証 XRES 電流 SID307 表 3. AC 仕様 仕様 ID# パラメーター 説明 SID48 FCPU CPU の周波数 SID49 TSLEEP スリープ モードからの復帰時間 SID50 TDEEPSLEEP ディープスリープ モードからの復帰時間 – – 25 µs 24MHz IMO。特性 評価で保証 SID51 THIBERNATE ハイバネート モードからの復帰時間 – – 0.7 ms 特性評価で保証 SID51A TSTOP ストップ モードからの復帰時間 – – 1.9 ms 特性評価で保証 SID52 TRESETWIDTH 外部リセット パルス幅 1 – – µs 特性評価で保証 文書番号 : 001-96606 Rev. ** ページ 16/39 暫定版 PSoC® 4: PSoC 4100M ファミリ データシート GPIO 表 4. GPIO の DC 仕様 Min 仕様 ID# パラメーター 説明 [2] SID57 VIH 0.7×VDDD 入力 HIGH 電圧しきい値 SID57A IIHS – OVT 入力のパッド > VDDIO の時の入力電流 Typ Max 単位 詳細／条件 V CMOS 入力 µA I2C 仕様通り – – – 10 – – 0.3×VDDD V 0.7×VDDD – – V SID58 VIL 入力 LOW 電圧しきい値 SID241 VIH[2] LVTTL 入力、VDDD < 2.7V SID242 VIL – – 0.3×VDDD V VIH[2] LVTTL 入力、VDDD < 2.7V SID243 LVTTL 入力、VDDD 2.7V 2.0 – – V CMOS 入力 SID244 VIL LVTTL 入力、VDDD 2.7V – – 0.8 V SID59 VOH 出力 HIGH 電圧 VDDD–0.6 – – V 3V VDDD で IOH = 4mA SID60 VOH 出力 HIGH 電圧 VDDD–0.5 – – V 1.8V VDDD で IOH = 1mA SID61 VOL 出力 LOW 電圧 – – 0.6 V 1.8V VDDD で IOL = 4mA SID62 VOL 出力 LOW 電圧 – – 0.6 V 3V VDDD で IOL = 8mA SID62A VOL 出力 LOW 電圧 – – 0.4 V 3V VDDD で IOL = 3mA SID63 RPULLUP プルアップ抵抗 3.5 5.6 8.5 kΩ SID64 RPULLDOWN プルダウン抵抗 3.5 5.6 8.5 kΩ SID65 IIL 入力リーク電流 ( 絶対値 ) – – 2 nA SID65A IIL_CTBM CTBM ピンの入力リーク電流 ( 絶対値 ) – – 4 nA SID66 CIN 入力静電容量 – – 7 pF SID67 VHYSTTL 入力ヒステリシス LVTTL 25 40 – mV SID68 VHYSCMOS 入力ヒステリシス CMOS 0.05×VDDD – – mV SID69 IDIODE 保護ダイオードから VDD/Vss へ流れる電流 – – 100 µA 特性評価で保証 SID69A ITOT_GPIO チップの最大合計ソースまたはシンク電流 – – 200 mA 特性評価で保証 25 ℃、 VDDD = 3.0V VDDD 2.7V 注 2. VIH は VDDD + 0.2V を超えてはなりません。 文書番号 : 001-96606 Rev. ** ページ 17/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 表 5. GPIO の AC 仕様 ( 特性評価で保証 ) 仕様 ID# パラメーター 説明 SID70 TRISEF 高速ストロング モードでの立ち上がり時間 SID71 TFALLF 高速ストロング モードでの立ち下がり時間 Min Typ Max 2 – 12 2 – 12 SID72 TRISES 低速ストロング モードでの立ち上がり時間 10 – 60 SID73 TFALLS 低速ストロング モードでの立ち上がり時間 10 – 60 SID74 FGPIOUT1 GPIO Fout; 3.3V VDDD 5.5V。 高速ストロング モード – – 24 SID75 FGPIOUT2 GPIO Fout; 1.7V VDDD 3.3V。 高速ストロング モード – – 16.7 SID76 FGPIOUT3 GPIO Fout; 3.3V VDDD 5.5V。 低速ストロング モード – – 7 SID245 FGPIOUT4 GPIO Fout; 1.7V VDDD 3.3V。 低速ストロング モード – – 3.5 SID246 FGPIOIN GPIO の入力動作周波数 ; 1.71V VDDD 5.5V – – 48 単位 詳細／条件 ns 3.3V VDDD、Cload = 25pF ns 3.3V VDDD、Cload = 25pF ns 3.3V VDDD、Cload = 25pF ns 3.3V VDDD、Cload = 25pF MHz 90/10%、25pF 負荷、60/40 デューティ比 MHz 90/10%、25pF 負荷、60/40 デューティ比 MHz 90/10%、25pF 負荷、60/40 デューティ比 MHz 90/10%、25pF 負荷、60/40 デューティ比 MHz 90/10% VIO XRES 表 6. XRES の DC 仕様 仕様 ID# パラメーター 説明 SID77 VIH 入力 HIGH 電圧しきい値 SID78 VIL 入力 LOW 電圧しきい値 Min Typ 0.7×VDDD – – – 3.5 5.6 – 3 SID79 RPULLUP プルアップ抵抗 SID80 CIN 入力静電容量 SID81 VHYSXRES 入力電圧ヒステリシス – SID82 IDIODE 保護ダイオードから VDDD/VSS へ流れる電 流 – Min 1 Typ – 単位 詳細／条件 – V CMOS 入力 V CMOS 入力 0.3×VDDD 8.5 kΩ Max – pF 100 – mV 特性評価で保証 – 100 µA 特性評価で保証 単位 µs 詳細／条件 特性評価で保証 表 7. XRES の AC 仕様 仕様 ID# パラメーター 説明 SID83 TRESETWIDTH リセット パルス幅 文書番号 : 001-96606 Rev. ** Max – ページ 18/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 アナログ ペリフェラル オペアンプ 表 8. オペアンプの仕様 ( 特性評価で保証 ) 仕様 ID# SID269 パラメーター 説明 IDD オペアンプ ブロック電流。負荷なし IDD_HI 電力 = 高 Min Typ Max – – – 単位 – SID270 IDD_MED – 電力 = 中 – 1000 1300 µA 320 500 µA SID271 IDD_LOW 電力 = 低 – 250 350 µA GBW 負荷 = 20pF、0.1mA。VDDA = 2.7V – – – – SID272 GBW_HI 電力 = 高 6 – – MHz SID273 GBW_MED 電力 = 中 4 – – MHz SID274 GBW_LO 電力 = 低 – 1 – MHz IOUT_MAX VDDA 2.7V、500mV 電源 – – – – SID275 IOUT_MAX_HI 電力 = 高 10 – – mA SID276 IOUT_MAX_MID 電力 = 中 10 – – mA SID277 IOUT_MAX_LO 電力 = 低 – 5 – mA IOUT VDDA = 1.71V、500mV 電源 – – – – SID278 IOUT_MAX_HI 電力 = 高 4 – – mA SID279 IOUT_MAX_MID 電力 = 中 4 – – mA SID280 IOUT_MAX_LO 電力 = 低 SID281 VIN SID282 詳細／条件 – 2 – mA 入力電圧範囲 –0.05 – VDDA – 0.2 V チャージ ポンプが有 効、VDDA 2.7V VCM 入力同相電圧 –0.05 – VDDA – 0.2 V VOUT VDDA 2.7V チャージ ポンプが有 効、VDDA 2.7V – – – SID283 VOUT_1 電力 = 高、Iload = 10mA 0.5 – VDDA – 0.5 V SID284 VOUT_2 電力 = 高、Iload = 1mA 0.2 – VDDA – 0.2 V SID285 VOUT_3 電力 = 中、Iload = 1mA 0.2 – VDDA – 0.2 V SID286 VOUT_4 電力 = 低、Iload = 0.1mA 0.2 – VDDA – 0.2 V SID288 VOS_TR オフセット電圧 ( トリム済み ) 1 ±0.5 1 mV 高電力モード オフセット電圧 ( トリム済み ) – ±1 – mV 中電力モード オフセット電圧 ( トリム済み ) – ±2 – mV 低電力モード ±3 10 µV/C 高電力モード SID288A VOS_TR SID288B VOS_TR VOS_DR_TR オフセット電圧ドリフト ( トリム済み ) –10 SID290A VOS_DR_TR オフセット電圧ドリフト ( トリム済み ) – ±10 – µV/C 中電力モード SID290B VOS_DR_TR SID291 CMRR オフセット電圧ドリフト ( トリム済み ) DC – ±10 – µV/C 70 80 – dB 低電力モード VDDD = 3.6V SID292 PSRR 1kHz で、100mV リップル 70 85 – dB VDDD = 3.6V SID293 ノイズ VN1 基準入力、1Hz ～ 1GHz、電力 = 高 SID294 VN2 基準入力、1kHz、電力 = 高 – 72 – nV/rtHz SID295 VN3 基準入力、10kHz、電力 = 高 – 28 – nV/rtHz SID296 VN4 基準入力、100kHz、電力 = 高 – 15 – nV/rtHz SID297 Cload 最大負荷まで安定。50pF で性能仕様を満 たす – – 125 pF SID290 文書番号 : 001-96606 Rev. ** – – – – – 94 – µVrms ページ 19/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 表 8. オペアンプの仕様 ( 特性評価で保証 ) ( 続き ) 仕様 ID# パラメーター 説明 SID298 Slew_rate Cload = 50pF、電力 = 高、VDDA 2.7V SID299 T_op_wake 無効から有効まで、外付け RC 支配なし Min Typ Max 6 – – 単位 V/µsec – 25 – µsec – – 150 – 詳細／条件 Comp_mode コンパレータ モード ; 50mV 駆動、Trise = Tfall ( おおよそ ) – SID300 TPD1 応答時間 ; 電力 = 高 – SID301 TPD2 応答時間 ; 電力 = 中 – 400 – nsec SID302 TPD3 応答時間 ; 電力 = 低 – 2000 – nsec SID303 Vhyst_op ヒステリシス – 10 – mV – 1400 – uA 25 ℃ SID_DS_ IDD_MED_M1 モード 1、中電流 2 – 700 – uA 25 ℃ SID_DS_ IDD_LOW_M1 モード 1、低電流 3 – 200 – uA 25 ℃ SID_DS_ IDD_HI_M2 4 モード 2、高電流 – 120 – uA 25 ℃ SID_DS_ IDD_MED_M2 モード 2、中電流 5 – 60 – uA 25 ℃ SID_DS_ IDD_LOW_M2 モード 2、低電流 6 – 15 – uA 25 ℃ SID_DS_ GBW_HI_M1 7 モード 1、高電流 – 4 – MHz 25 ℃ SID_DS_ GBW_MED_M モード 1、中電流 8 1 – 2 – MHz 25 ℃ SID_DS_ GBW_LOW_M モード 1、低電流 9 1 – 0.5 – MHz 25 ℃ SID_DS_ GBW_HI_M2 10 モード 2、高電流 – 0.5 – MHz 20pF 負荷、 DC 負荷なし、 0.2V ～ VDDA-0.2V SID_DS_ GBW_MED_M モード 2、中電流 11 2 – 0.2 – MHz 20pF 負荷、 DC 負荷なし、 0.2V ～ VDDA-0.2V SID_DS_ GBW_LOW_M モード 2、低電流 12 2 – 0.1 – MHz 20pF 負荷、 DC 負荷なし、 0.2V ～ VDDA-0.2V SID_DS_ VOS_HI_M1 13 モード 1、高電流 – 5 – mV トリム済み、 25 ℃、 0.2V ～ VDDA-0.2V SID_DS_ VOS_MED_M モード 1、中電流 14 1 – 5 – mV トリム済み、 25 ℃、 0.2V ～ VDDA-0.2V SID_DS_ VOS_LOW_M モード 1、低電流 15 2 – 5 – mV トリム済み、 25 ℃、 0.2V ～ VDDA-0.2V SID_DS_ VOS_HI_M2 16 – 5 – mV トリム済み、 25 ℃、 0.2V ～ VDDA-0.2V ディープ スリープ モード モード 2 は最低電流範囲。モード 1 は GBW が高い SID_DS_ IDD_HI_M1 モード 1、高電流 1 モード 2、高電流 文書番号 : 001-96606 Rev. ** nsec ページ 20/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 表 8. オペアンプの仕様 ( 特性評価で保証 ) ( 続き ) 仕様 ID# パラメーター 説明 SID_DS_ VOS_MED_M モード 2、中電流 17 2 Min Typ Max – 5 – 単位 mV 詳細／条件 SID_DS_ VOS_LOW_M モード 2、低電流 18 2 – 5 – mV トリム済み、 25 ℃、 0.2V ～ VDDA-0.2V SID_DS_ IOUT_HI_M! 19 モード 1、高電流 – 10 – mA 出力が 0.5V ～ VDDA-0.5 V SID_DS_ IOUT_MED_M モード 1、中電流 20 1 – 10 – mA 出力が 0.5V ～ VDDA-0.5 V SID_DS_ IOUT_LOW_M モード 1、低電流 21 1 – 4 – mA 出力が 0.5V ～ VDDA-0.5 V SID_DS_ IOUT_HI_M2 22 モード 2、高電流 – 1 – mA 20pF 負荷、 DC 負荷なし、 0.2V ～ VDDA-0.2V SID_DS_ IOU_MED_M2 モード 2、中電流 23 – 1 – mA SID_DS_ IOU_LOW_M2 モード 2、低電流 24 – 0.5 – mA トリム済み、 25 ℃、 0.2V ～ VDDA-0.2V コンパレータ 表 9. コンパレータの DC 仕様 仕様 ID# パラメーター 説明 SID85 VOFFSET2 入力オフセット電圧 ( トリム済み ) SID85A VOFFSET3 入力オフセット電圧。超低消費電力モード 単位 mV Min Typ Max – – ±4 – ±12 – mV 10 35 mV 詳細／ 条件 SID86 VHYST 有効時のヒステリシス – SID87 VICM1 通常モードでの入力同相電圧 0 – VDDD – 0.1 V SID247 VICM2 SID247 VICM2 A 低消費電力モードでの入力同相電圧 0 – VDDD V 超低消費電力モードでの入力同相電圧 0 – VDDD – 1.15 V SID88 CMRR 同相信号除去比 50 – – dB VDDD 2.7V。特性評価で 保証 SID88A CMRR 同相信号除去比 42 – – dB VDDD < 2.7V。特性評価で 保証 SID89 特性評価で保証 モード 1 とモード 2 ブロック電流、通常モード – – 280 µA 特性評価で保証 SID248 ICMP2 ブロック電流、低消費電力モード – – 50 µA 特性評価で保証 SID259 ICMP3 ブロック電流、超低消費電力モード – – 6 µA 特性評価で保証 コンパレータの DC 入力インピーダンス 35 – – MΩ 特性評価で保証 SID90 ICMP1 ZCMP 文書番号 : 001-96606 Rev. ** ページ 21/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 表 10. コンパレータ AC 仕様 ( 特性評価で保証 ) 仕様 ID# パラメーター 説明 SID91 TRESP1 応答時間、通常モード SID258 TRESP2 応答時間、低電力モード SID92 TRESP3 応答時間、超低電力モード Min Typ Max – – 38 単位 ns 詳細／条件 50mV オーバードライブ – – 70 ns 50mV オーバードライブ – – 2.3 µs 200mV オーバードライブ Min Typ Max 単位 詳細／条件 –5 ±1 +5 ℃ –40 ℃ ～ +85 ℃ 温度センサー 表 11. 温度センサーの仕様 仕様 ID# パラメーター 説明 SID93 TSENSACC 温度センサーの精度 SAR ADC 表 12. SAR ADC の DC 仕様 仕様 ID# パラメーター SID94 A_RES SID95 A_CHNIS_S SID96 A-CHNKS_D SID97 説明 Min Typ Max 単位 詳細／条件 分解能 – – 12 ビット チャネル数 － シングルエンド – – 16 8 本のフルスピード チャネル チャネル数 － 差動 – – 8 差動入力は隣接する I/O 使用 A-MONO 単調性 – – – あり。特性評価に基づく SID98 A_GAINERR ゲイン誤差 – – ±0.1 % 外部リファレンスあり SID99 A_OFFSET 入力オフセット電圧 – – 2 mV 1V VREF で測定 SID100 A_ISAR 消費電流 – – 1 mA SID101 A_VINS 入力電圧範囲 - シングルエンド VSS – VDDA V デバイスの特性評価に基づく SID102 A_VIND 入力電圧範囲 - 差動 VSS – VDDA V デバイスの特性評価に基づく SID103 A_INRES 入力抵抗 – – 2.2 KΩ デバイスの特性評価に基づく SID104 A_INCAP 入力静電容量 – – 10 pF デバイスの特性評価に基づく 表 13. SAR ADC の AC 仕様 ( 特性評価で保証 ) 仕様 ID# パラメーター 説明 SID106 A_PSRR 電源電圧変動除去比 SID107 A_CMRR 同相信号除去比 SID108 A_SAMP_1 SID109 A_SNDR サンプル レート、外付けリファレンス バイパ ス コンデンサあり サンプル レート、バイパス コンデンサなし。 リファレンス = VDD サンプル レート、バイパス コンデンサなし。 内部リファレンス 信号対ノイズおよび歪み比 (SINAD) SID111 A_INL 積分非直線性 SID108A A_SAMP_2 SID108B A_SAMP_3 文書番号 : 001-96606 Rev. ** Max 単位 – dB Min 70 Typ – 66 – – dB – – 806 Ksps – – 500 Ksps – – 100 Ksps 65 – – –1.7 – +2 dB 詳細／条件 1V で測定 FIN = 10kHz LSB VDD = 1.71V ～ 5.5V、 806Ksps、Vref = 1V ～ 5.5V ページ 22/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 表 13. SAR ADC の AC 仕様 ( 特性評価で保証 ) ( 続き ) 仕様 ID# パラメーター SID111A A_INL 積分非直線性 説明 Min –1.5 Typ – SID111B A_INL 積分非直線性 –1.5 – SID112 A_DNL 微分非直線性 –1 – SID112A A_DNL 微分非直線性 –1 – SID112B A_DNL 微分非直線性 –1 – SID113 A_THD 全高調波歪み – – Max 単位 詳細／条件 +1.7 LSB VDDD = 1.71 ～ 3.6、 806Ksps、Vref = 1.71 ～ VDDD +1.7 LSB VDDD = 1.71 ～ 5.5、 500Ksps、Vref = 1 ～ 5.5 +2.2 LSB VDDD = 1.71 ～ 5.5、 806Ksps、Vref = 1 ～ 5.5 +2 LSB VDDD = 1.71 ～ 3.6、 806Ksps、Vref = 1.71 ～ VDDD +2.2 LSB VDDD = 1.71 ～ 5.5、 500Ksps、Vref = 1 ～ 5.5 –65 dB FIN = 10kHz CSD 表 14. CSD ブロック仕様 仕様 ID# パラメーター 説明 Min Typ Max 単位 1.71 – 5.5 V 詳細／条件 CSD 仕様 SID308 VCSD 動作電圧範囲 SID309 IDAC1 8 ビット分解能用の DNL –1 – 1 LSB SID310 IDAC1 8 ビット分解能用の INL –3 – 3 LSB SID311 IDAC2 7 ビット分解能用の DNL –1 – 1 LSB SID312 IDAC2 7 ビット分解能用の INL –3 – 3 LSB SID313 SNR 指数対ノイズ比。特性評価で保証 5 – – 比率 SID314 IDAC1_CRT 1 高レンジの Idac1 (8 ビット ) の出力 電流 – 612 – µA SID314 A IDAC1_CRT 2 低レンジの Idac1 (8 ビット ) の出力 電流 – 306 – µA SID315 IDAC2_CRT 1 高レンジの Idac2 (7 ビット ) の出力 電流 – 304.8 – µA SID315 A IDAC2_CRT 2 低レンジの Idac2 (7 ビット ) の出力 電流 – 152.4 – µA 文書番号 : 001-96606 Rev. ** 静電容量範囲が 9 ～ 35 pF、感度 = 0.1 pF ページ 23/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 デジタル ペリフェラル 次の仕様は、タイマ モードでのタイマ / カウンタ /PWM 周辺機器に適用されます。 タイマー／カウンター／ PWM 表 15. TCPWM 仕様 ( 特性評価で保証 ) 仕様 ID パラメーター 説明 Min Typ Max 単位 SID.TCPWM.1 ITCPWM1 3MHz でのブロック消費電流 45 µA SID.TCPWM.2 ITCPWM2 12MHz でのブロック消費電流 155 µA SID.TCPWM.2A ITCPWM3 48MHz でのブロック消費電流 450 µA SID.TCPWM.3 TCPWMFREQ 動作周波数 Fc MHz SID.TCPWM.4 TPWMENEXT 全てのトリガー イベント用の入力トリ ガー パルス幅 2/Fc ns SID.TCPWM.5 TPWMEXT 出力トリガー パルス幅 2/Fc ns SID.TCPWM.5A TCRES カウンター分解能 1/Fc ns SID.TCPWM.5B PWMRES PWM 分解能 1/Fc ns SID.TCPWM.5C QRES 直交位相分解能 1/Fc ns 詳細／条件 全てのモード ( タイマー／カウ ンター／ PWM) 全てのモード ( タイマー／カウ ンター／ PWM) 全てのモード ( タイマー／カウ ンター／ PWM) Fc max = Fcpu。Max = 48MHz 選択した動作モードによってト リガー イベントはストップ、ス タート、リロード、カウント、 キャプチャまたはキル オーバーフロー、アンダーフ ローおよび CC ( カウンター = 比較値 ) トリガー出力の最小幅 連続カウント同士間の最小時間 PWM 出力 PSoC 4100M の最小 パルス幅 直交位相入力同士間の最小パル ス幅 I2C 表 16. 固定 I2C の DC 仕様 ( 特性評価で保証 ) 仕様 ID SID149 SID150 パラメーター 説明 II2C1 100kHz でのブロック消費電流 II2C2 400kHz でのブロック消費電流 SID151 II2C3 SID152 II2C4 Min Typ Max – – 10.5 単位 µA – – 135 µA 1Mbps でのブロック消費電流 – – 310 µA ディープスリープ モードで有効にされた I2C – – 1.4 µA 詳細／条件 表 17. 固定 I2C の AC 仕様 ( 特性評価で保証 ) 仕様 ID SID153 パラメーター FI2C1 ビットレート 文書番号 : 001-96606 Rev. ** 説明 Min – Typ – Max 1 単位 Mbps 詳細／条件 ページ 24/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 LCD ダイレクト ドライブ 表 18. LCD 直接駆動の DC 仕様 ( 特性評価で保証 ) 仕様 ID パラメーター 説明 SID154 ILCDLOW 低消費電力モードでの動作電流 SID155 CLCDCAP SID156 LCDOFFSET SID157 ILCDOP1 SID158 ILCDOP2 Min – Typ Max 単位 詳細／条件 5 – µA 16 × 4 小型セグメント ディスプ レイが 50Hz で動作 500 5000 pF 設計で保証 セグメント／コモン ドライバー当たりの LCD 静電容量 長時間セグメント オフセット – – 20 – mV PWM モード電流。5V バイアス。24MHz IMO – 0.6 – PWM モード電流。3.3V バイアス。24MHz IMO – 0.5 – mA 32 × 4 セグメント、50Hz、25 ℃ mA 32 × 4 セグメント、50Hz、25 ℃ 表 19. LCD 直接駆動の AC 仕様 ( 特性評価で保証 ) 仕様 ID パラメーター SID159 FLCD 説明 LCD フレーム レート Min 10 Typ 50 Max 150 単位 Hz 詳細／条件 詳細／条件 表 20. 固定 UART の DC 仕様 ( 特性評価で保証 ) 仕様 ID パラメーター 説明 SID160 IUART1 100 K ビット / 秒でのブロック消費電流 SID161 IUART2 1000 K ビット / 秒でのブロック消費電流 Min Typ Max – – 9 単位 µA – – 312 µA 表 21. 固定 UART の AC 仕様 ( 特性評価で保証 ) 仕様 ID パラメーター SID162 FUART 説明 ビット レート Min Typ Max – – 1 Min Typ Max 単位 Mbps SPI の仕様 表 22. 固定 SPI の DC 仕様 ( 特性評価で保証 ) 仕様 ID SID163 ISPI1 パラメーター 説明 1M ビット / 秒でのブロック消費電流 – – 360 単位 µA SID164 ISPI2 4M ビット / 秒でのブロック消費電流 – – 560 µA SID165 ISPI3 8M ビット / 秒でのブロック消費電流 – – 600 µA 表 23. 固定 SPI の AC 仕様 ( 特性評価で保証 ) 仕様 ID SID166 パラメーター FSPI 文書番号 : 001-96606 Rev. ** 説明 Min Typ Max SPI 動作周波数 ( マスター ; 6 倍のオーバーサンプリング ) – – 8 単位 MHz ページ 25/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 表 24. 固定 SPI のマスター モードの AC 仕様 ( 特性評価で保証 ) 仕様 ID SID167 パラメーター TDMO SID168 SID169 説明 Min Typ Max Sclock 駆動エッジ後の MOSI 有効期間 – – 15 単位 ns TDSI Sclock キャプチャ エッジ前の MISO 有効時間。フル クロック サイクル、遅い MISO サンプルを使用 20 – – ns THMO スレーブ側でのキャプチャ エッジ前の MOSI データ ホールド時間 0 – – ns 表 25. 固定 SPI のスレーブ モードの AC 仕様 ( 特性評価で保証 ) 仕様 ID SID170 パラメーター TDMI SID171 TDSO SID171A 説明 Min Typ Sclock キャプチャ エッジ前の MOSI 有効時間 40 – – 単位 ns Sclock 駆動エッジ後の MISO 有効期間 – – 42 + 3 × FCPU ns TDSO_ext 外部クロック モードでの Sclock 駆動エッジ後の MISO 有効時間 – – 48 ns SID172 THSO 前の MISO データ ホールド時間 SID172A TSSELSCK SSEL 有効から最初の SCK 有効エッジまでの時間 Max 0 – – ns 100 – – ns メモリ 表 26. フラッシュの DC 仕様 仕様 ID SID173 パラメーター VPE 説明 単位 V Min Typ Max 1.71 – 5.5 Min Typ Max 行 ( ブロック ) 書き込み時間 ( 消 去およびプログラム ) – – 20 単位 ms – 13 ms 消去およびプログラム電圧 詳細／条件 表 27. フラッシュの AC 仕様 仕様 ID SID174 パラメーター TROWWRITE SID175 TROWERASE 行消去時間 – SID176 TROWPROGRAM 消去後の行プログラム時間 – – 7 ms SID178 TBULKERASE バルク消去時間 (128KB) – – 35 ms SID179 TSECTORERASE セクタ消去時間 (8KB) – – 15 ms SID180 TDEVPROG デバイス プログラム合計時間 – – 15 s SID181 FEND フラッシュへのアクセス可能回数 100K – – SID182 FRET フラッシュのデータ保存期間。 TA 55 ℃、プログラム／消去サイ クル = 100K 20 – – 年 特性評価で保証 フラッシュのデータ保存期間。 TA 85 ℃、プログラム ／消去サ イクル = 10K 10 – – 年 特性評価で保証 SID182A 文書番号 : 001-96606 Rev. ** 説明 詳細／条件 行 ( ブロック ) = 256 バ イト 特性評価で保証 サイクル 特性評価で保証 ページ 26/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 システム リソース 電圧低下対応パワー オン リセット (POR) 表 28. 不正確なパワー オン リセット (PRES) 仕様 ID SID185 パラメーター VRISEIPOR SID186 VFALLIPOR SID187 VIPORHYST 説明 Min Typ Max 立ち上がりトリップ電圧 0.80 – 1.45 単位 V 特性評価で保証 立ち下がりトリップ電圧 0.75 – 1.4 V 特性評価で保証 15 – 200 mV 特性評価で保証 Min Typ Max ヒステリシス 詳細／条件 表 29. 正確なパワー オン リセット (POR) 仕様 ID SID190 パラメーター 説明 VFALLPPOR アクティブ モードとスリープ モードでの BOD トリップ電圧 1.64 – – 単位 V 特性評価で保証 詳細／条件 SID192 VFALLDPSLP ディープスリープ モードでの BOD トリップ電圧 1.4 – – V 特性評価で保証 Min 1.71 Typ 1.75 Max 1.79 単位 V 電圧モニタ 表 30. 電圧モニタの DC 仕様 仕様 ID SID195 パラメーター VLVI1 説明 LVI_A/D_SEL[3:0] = 0000b SID196 VLVI2 LVI_A/D_SEL[3:0] = 0001b 1.76 1.80 1.85 V SID197 VLVI3 LVI_A/D_SEL[3:0] = 0010b 1.85 1.90 1.95 V SID198 VLVI4 LVI_A/D_SEL[3:0] = 0011b 1.95 2.00 2.05 V SID199 VLVI5 LVI_A/D_SEL[3:0] = 0100b 2.05 2.10 2.15 V SID200 VLVI6 LVI_A/D_SEL[3:0] = 0101b 2.15 2.20 2.26 V SID201 VLVI7 LVI_A/D_SEL[3:0] = 0110b 2.24 2.30 2.36 V SID202 VLVI8 LVI_A/D_SEL[3:0] = 0111b 2.34 2.40 2.46 V SID203 VLVI9 LVI_A/D_SEL[3:0] = 1000b 2.44 2.50 2.56 V SID204 VLVI10 LVI_A/D_SEL[3:0] = 1001b 2.54 2.60 2.67 V SID205 VLVI11 LVI_A/D_SEL[3:0] = 1010b 2.63 2.70 2.77 V SID206 VLVI12 LVI_A/D_SEL[3:0] = 1011b 2.73 2.80 2.87 V SID207 VLVI13 LVI_A/D_SEL[3:0] = 1100b 2.83 2.90 2.97 V SID208 VLVI14 LVI_A/D_SEL[3:0] = 1101b 2.93 3.00 3.08 V SID209 VLVI15 LVI_A/D_SEL[3:0] = 1110b 3.12 3.20 3.28 V SID210 VLVI16 LVI_A/D_SEL[3:0] = 1111b 4.39 4.50 4.61 V SID211 LVI_IDD ブロック電流 – – 100 µA Min Typ Max – – 1 詳細／条件 特性評価で保証 表 31. 電圧モニタの AC 仕様 仕様 ID SID212 パラメーター TMONTRIP 文書番号 : 001-96606 Rev. ** 説明 電圧モニタ トリップ時間 単位 µs 詳細／条件 特性評価で保証 ページ 27/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 SWD インターフェース 表 32. SWD インターフェース仕様 仕様 ID SID213 パラメーター F_SWDCLK1 説明 5.5V Min Typ Max – – 14 単位 MHz 3.3V ≤ VDD ≤ SID214 F_SWDCLK2 1.71V ≤VDD≤ 3.3V SID215 SID216 – – 7 MHz T_SWDI_SETUP T=1/f SWDCLK 0.25*T – – ns 特性評価で保証 T_SWDI_HOLD 0.25*T – – ns 特性評価で保証 SID217 T_SWDO_VALID T=1/f SWDCLK SID217A T_SWDO_HOLD T=1/f SWDCLK – – 0.5*T ns 特性評価で保証 1 – – ns 特性評価で保証 Min Typ Max T=1/f SWDCLK 詳細／条件 SWDCLK ≤ 1/3 CPU クロック周波数 SWDCLK ≤ 1/3 CPU クロック周波数 内部主振動子 表 33. IMO の DC 仕様 ( 設計で保証 ) 仕様 ID SID218 パラメーター 説明 IIMO1 48MHz での IMO 動作電流 – – 1000 単位 µA SID219 IIMO2 24MHz での IMO 動作電流 – – 325 µA SID220 IIMO3 12MHz での IMO 動作電流 – – 225 µA SID221 IIMO4 6MHz での IMO 動作電流 – – 180 µA SID222 IIMO5 3MHz での IMO 動作電流 – – 150 µA Min Typ Max – ±2 単位 % 詳細／条件 表 34. IMO の AC 仕様 仕様 ID SID223 パラメーター FIMOTOL1 説明 3MHz ～ 48MHz での周波数変化 – SID226 TSTARTIMO IMO 起動時間 – – 12 µs SID227 TJITRMSIMO1 3MHz での RMS ジッタ – 156 – ps SID228 TJITRMSIMO2 24MHz での RMS ジッタ – 145 – ps SID229 TJITRMSIMO3 48MHz での RMS ジッタ – 139 – ps 詳細／条件 内部低速振動子 表 35. ILO の DC 仕様 ( 設計で保証 ) 仕様 ID SID231 パラメーター IILO1 Min Typ Max 32kHz での ILO 動作電流 説明 – 0.3 1.05 単位 µA SID233 IILOLEAK ILO リーク電流 – 2 15 nA 詳細／条件 特性評価で保証 設計で保証 表 36. ILO の AC 仕様 仕様 ID SID234 パラメーター TSTARTILO1 SID236 TILODUTY SID237 FILOTRIM1 文書番号 : 001-96606 Rev. ** 説明 Min Typ Max ILO 起動時間 – – 2 単位 ms 詳細／条件 特性評価で保証 ILO デューティ比 40 50 60 % 特性評価で保証 32kHz でのトリム済み周波数 15 32 50 kHz トリミングにより ±60% ページ 28/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 表 37. 外部クロック仕様 仕様 ID SID305 パラメーター ExtClkFreq 説明 外部クロック入力周波数 0 – SID306 ExtClkDuty デューティ サイクル、VDD/2 で測定 45 – Min Typ 48 単位 MHz 特性評価で保証 55 % 特性評価で保証 Max 詳細／条件 表 38. 水晶振動子仕様 仕様 ID パラメータ kHz ECO DC 仕様 SID318 Idd_kHz 説明 Min Typ Max 単位 32kHz 水晶振動子でのブロック動 作電流 – 0.25 1 µA kHz ECO AC 仕様 SID319 F_kHz 32KHz でのトリム済み周波数 – 32.768 – kHz SID320 起動時間 – – 1 秒 Ton_kHz 詳細／条件 表 39. ブロック仕様 仕様 ID パラメーター 説明 SID257 TWS24* 48MHz でのウェイトステート数 Min 1 Typ – SID260 VREFSAR 24MHz でのウェイトステート数 –1 – SID261 FSARINTREF SAR へのトリム済み内部リファレンス – – SID262 TCLKSWITCH 外部リファレンス バイパスなしの SAR 動 作速度 3 – Max 単位 詳細／条件 – CPU がフラッシュから実行。特性 評価で保証 +1 % CPU がフラッシュから実行。特性 評価で保証 100 ksps Vbg (1.024V) のパーセント。特性 評価で保証 4 周期 12 ビット分解能。特性評価で保証 * Tws48 と Tws24 は設計で保証です。 文書番号 : 001-96606 Rev. ** ページ 29/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 注文情報 PSoC 4100M ファミリの型番および機能を下表にリストアップします。 4125 4126 4127 CY8C4125AZI-M433 24 32 4 2 – – – 806Ksps 2 8 4 38 4 – – – CY8C4125AZI-M443 24 32 4 2 4 – 4 806Ksps 2 8 4 38 4 – – – CY8C4125AZI-M445 24 32 4 2 4 – 4 806Ksps 2 8 4 51 – 4 – – CY8C4125LTI-M445 24 32 4 2 4 – 4 806Ksps 2 8 4 55 – – – 4 CY8C4125AXI-M445 24 32 4 2 4 – 4 806Ksps 2 8 4 51 – – 4 CY8C4126AZI-M443 24 64 8 2 4 – 4 806Ksps 2 8 4 38 4 – – – CY8C4126AZI-M445 24 64 8 2 4 – 4 806Ksps 2 8 4 51 – 4 – – CY8C4126AZI-M475 24 64 8 4 – 4 – 806Ksps 2 8 4 51 – 4 – – CY8C4126LTI-M445 24 64 8 2 4 – 4 806Ksps 2 8 4 55 – – – 4 CY8C4126LTI-M475 24 64 8 4 – 4 – 806Ksps 2 8 4 55 – – – 4 CY8C4126AXI-M445 24 64 8 2 4 – 4 806Ksps 2 8 4 51 – – – – CY8C4127LTI-M475 24 128 16 4 – 4 – 806Ksps 2 8 4 55 – – – 4 CY8C4127AZI-M475 24 128 16 4 – 4 – 806Ksps 2 8 4 51 – – – – CY8C4127AZI-M485 24 128 16 4 4 4 4 806Ksps 2 8 4 51 – 4 – – CY8C4127AXI-M485 24 128 16 4 4 4 4 806Ksps 2 8 4 51 – – 4 – 上の表で使用した命名法は以下の型番の規則に基づきます。 フィールド CY8C 4 A B C サイプレスの接頭辞 アーキテクチャ ファミリ CPU 速度 フラッシュ容量 DE パッケージ コード F 68-QFN 64-TQFP (0.8mm ピッチ ) 64-TQFP (0.5mm ピッチ ) 48-TQFP GPIO SCB ブロック TCPWM ブロック LP コンパレータ 12 ビット SAR ADC パッケージ LCD 直接駆動 IDAC (1X7-BIT、1-8-BIT) CSD オペアンプ（CTBm) SRAM (KB) フラッシュ（KB) CPU の大速度（MHz) MPN カテゴリ 特長 説明 温度範囲 文書番号 : 001-96606 Rev. ** 値 4 2 4 4 5 6 7 AX、AZ LQ BU FD I 意味 PSoC 4 4100 ファミリ 48MHz 16KB 32KB 64KB 128KB TQFP QFN BGA CSP 産業用 ページ 30/39 暫定版 フィールド S 説明 値 シリコン ファミリ XYZ 属性コード 該当なし L BL 000-999 PSoC® 4: PSoC 4100M ファミリ データシート 意味 PSoC 4A PSoC 4A-L PSoC 4A-BLE 特定のファミリの機能セットのコード 型番の命名規則 型番フィールドは以下のように定義されています。 CY8C 4 A B C D E F - S XYZ Cypress Prefix Architecture Family Group within Architecture Speed Grade Flash Capacity Package Code Temperature Range Silicon Family Attributes Code 文書番号 : 001-96606 Rev. ** ページ 31/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 パッケージ PSoC 4100M パッケージ寸法の説明は以下の通りです。 仕様 ID# PKG_1 パッケージ 演習内容 パッケージ外形図 # 001-09618 68 ピン QFN 68 QFN、8mm x 8mm x 1.0mm 高さ、0.4mm ピッチ PKG_2 64 ピン TQFP 64 TQFP、10mm x10mm x 1.4mm 高さ、0.5mm ピッチ 51-85051 PKG_4 64 ピン TQFP 64 TQFP、14mm x14mm x 1.4mm 高さ、0.8mm ピッチ 51-85046 PKG_5 48 ピン TQFP 48 TQFP、7mm x 7mm x 1.4mm 高さ、0.5mm ピッチ 51-85135 表 40. パッケージの特性 パラメーター 説明 条件 Min Typ Max 単位 TA 動作周囲温度 –40 25.00 85 °C TJ 動作接合部温度 –40 – 100 °C TJA パッケージ JA (68 ピン QFN) – – 16.5 °C/W TJA パッケージ JA (64 ピン TQFP、 0.5mm ピッチ ) – – 54 °C/W TJA パッケージ JA (64 ピン TQFP、 0.8mm ピッチ ) – – 64 °C/W TJA パッケージ JA (48 ピン TQFP) – – 67 °C/W 表 41. はんだリフロー ピーク温度 パッケージ 最高ピーク温度 ピーク温度での最長時間 すべてのパッケージ 260 ℃ 30 秒 表 42. パッケージの湿度感度レベル (MSL)、IPC/JEDEC J-STD-2 パッケージ MSL 全てのパッケージ MSL 3 文書番号 : 001-96606 Rev. ** ページ 32/39 暫定版 PSoC® 4: PSoC 4100M ファミリ データシート 図 5. 68 ピン QFN パッケージの外形図 001-09618 *E 図 6. 64 ピン TQFP パッケージの外形図 51-85051 *D 文書番号 : 001-96606 Rev. ** ページ 33/39 暫定版 PSoC® 4: PSoC 4100M ファミリ データシート 図 7. 64 ピン 14 × 14mm TQFP パッケージの外形図 51-85046 *F 図 8. 48 ピン TQFP パッケージの外形図 51-85135 *C 文書番号 : 001-96606 Rev. ** ページ 34/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 略語 表 43. 本書で使用する略語 ( 続き ) 表 43. 本書で使用する略語 EPSR 実行プログラム ステータス レジスタ ESD 静電気放電 ETM エンベデッド トレース マクロセル 有限インパルス応答 (IIR も参照 ) 略語 略語 abus 説明 アナログ ローカル バス 説明 ADC アナログ - デジタル コンバーター FIR AG アナログ グローバル FPB フラッシュ パッチおよびブレークポイント AHB AMBA ( アドバンスト マイクロコントローラー バ ス アーキテクチャ) 高性能バス (ARM データ転送 バスの一種 ) FS フルスピード GPIO 汎用入出力 (PSoC ピンにも適用 ) HVI 高電圧割り込み (LVI、LVD も参照 ) AMUXBUS アナログ マルチプレクサ バス IC 集積回路 API IDAC 電流 DAC (DAC、VDAC も参照 ) IDE 統合開発環境 ALU APSR 算術論理装置 アプリケーション プログラミング インター フェース アプリケーション プログラム ステータス レジス タ I2C ARM® 高度な RISC マシン (CPU アーキテクチャの一種 ) IIR 無限インパルス応答 (FIR も参照 ) ATM ILO 自動サンプ モード 内部低速発振器 (IMO も参照 ) BW IMO 帯域幅 内部メイン発振器 (ILO も参照 ) CAN INL コントローラー エリア ネットワーク ( 通信プロトコルの一種 ) 積分非直線性 (DNL も参照 ) I/O 入出力 (GPIO、DIO、SIO、USBIO も参照 ) CMRR 同相除去比 IPOR 初期パワーオン リセット 中央演算処理装置 IPSR 割り込みプログラム ステータス レジスタ IRQ 割り込み要求 ITM 計装トレース マクロセル LCD 液晶ディスプレイ LIN ローカル インターコネクト ネットワーク ( 通信 プロトコルの一種 ) LR リンク レジスタ CPU CRC DAC 巡回冗長検査 ( エラー チェック プロトコルの一種 ) デジタル - アナログ コンバーター (IDAC、VDAC も参照 ) DFB デジタル フィルター ブロック DIO デジタル入出力、デジタル機能のみを持つ GPIO、アナログなし。GPIO を参照 DMIPS ドライストーン 100 万命令毎秒 IIC または 統合回路間 ( 通信プロトコルの一種 ) LUT ルックアップ テーブル LVD 低電圧検出 (LVI も参照 ) LVI 低電圧割り込み (HVI も参照 ) DMA ダイレクト メモリ アクセス (TD も参照 ) DNL 微分非直線性 (INL も参照 ) DNU LVTTL 未使用 低電圧トランジスタ - トランジスタ ロジック DR MAC ポート書き込みデータ レジスタ 乗算蓄積 DSI MCU デジタル システム インターコネクト マイクロコントローラー ユニット DWT MISO データ ウォッチポイントとトレース マスター入力スレーブ出力 ECC NC エラー訂正コード 未接続 ECO NMI 外部水晶振動子 マスク不可能な割り込み EEPROM NRZ 電気的消去書き込み可能な読み出し専用メモリ 非ゼロ復帰 EMI NVIC 電磁干渉 ネスト型ベクタ割り込みコントローラー EMIF NVL 外部メモリ インターフェース 不揮発性ラッチ (WOL も参照 ) EOC 変換の終了 EOF フレームの終了 文書番号 : 001-96606 Rev. ** オペアンプ 演算増幅器 PAL プログラマブル アレイ ロジック (PLD も参照 ) ページ 35/39 PSoC® 4: PSoC 4100M ファミリ データシート 暫定版 表 43. 本書で使用する略語 ( 続き ) 略語 表 43. 本書で使用する略語 ( 続き ) 説明 略語 説明 プログラム カウンター SWV シングル ワイヤ ビューア プリント基板 TD トランザクション ディスクリプタ (DMA も参照 ) PGA プログラマブル ゲイン アンプ THD 全高調波歪み PHUB トランスインピーダンス アンプ PC PCB ペリフェラル ハブ TIA PHY 物理レイヤ TRM テクニカル リファレンス マニュアル PICU ポート割り込み制御ユニット TTL トランジスタ - トランジスタ ロジック PLA プログラマブル ロジック アレイ TX 送信 UART ユニバーサル非同期トランスミッタ レシーバ ( 通信プロトコルの一種 ) UDB ユニバーサル デジタル ブロック PLD プログラマブル ロジック デバイス (PAL も参照 ) PLL 位相同期回路 PMDD パッケージ材質宣言データシート POR パワーオン リセット PRES 高精度パワーオン リセット PRS PS PSoC® Programmable System-on-Chip™ PSRR PWM USB 汎用シリアル バス USBIO USB 入出力 (USB ポートへの接続に使用される PSoC ピン ) 疑似乱数列 VDAC 電圧 DAC (DAC、IDAC も参照 ) ポート読み出しデータ レジスタ WDT ウォッチドッグ タイマー WOL 書き込みワンス ラッチ (NVL も参照 ) 電源電圧変動除去比 WRES ウォッチドッグ タイマー リセット パルス幅変調器 RAM XRES 外部リセット I/O ピン ランダム アクセス メモリ RISC XTAL 水晶 縮小命令セット コンピューティング RMS 二乗平均平方根 RTC リアル タイム クロック RTL レジスタ転送言語 RTR リモート送信要求 RX 受信 SAR 逐次比較レジスタ SC/CT スイッチト キャパシタ／連続時間 SCL I2C シリアル クロック SDA I2C シリアル データ S/H サンプル／ホールド SINAD 信号対ノイズおよび歪み比 SIO 特殊入出力 ( 高度機能を備えた GPIO)。GPIO を 参照 SOC 変換の開始 SOF フレームの開始 SPI シリアル ペリフェラル インターフェース ( 通信 プロトコルの一種 ) SR スルー レート SRAM スタティック ランダム アクセス メモリ SRES ソフトウェア リセット SWD シリアル ワイヤ デバッグ ( テスト プロトコルの 一種 ) 文書番号 : 001-96606 Rev. ** ページ 36/39 暫定版 PSoC® 4: PSoC 4100M ファミリ データシート 本書の表記法 測定単位 表 44. 測定単位 記号 測定単位 ℃ 摂氏温度 dB デシベル fF フェムト ファラッド Hz ヘルツ KB 1024 バイト kbps キロビット毎秒 Khr キロ時間 kHz キロヘルツ kΩ キロオーム ksps キロサンプル毎秒 LSB 最下位ビット Mbps メガビット毎秒 MHz メガヘルツ MΩ メガオーム Msps メガサンプル毎秒 µA マイクロアンペア µF マイクロファラッド µH マイクロヘンリー µs マイクロ秒 µV マイクロボルト µW マイクロワット mA ミリアンペア ms ミリ秒 mV ミリボルト nA ナノアンペア ns ナノ秒 nV ナノボルト Ω オーム pF ピコファラッド ppm 100 万分の 1 ps ピコ秒 s 秒 sps サンプル数毎秒 sqrtHz ヘルツの平方根 V ボルト 文書番号 : 001-96606 Rev. ** ページ 37/39 暫定版 PSoC® 4: PSoC 4100M ファミリ データシート 変更履歴 文書名 : PSoC® 4: PSoC 4100M ファミリ データシート プログラマブル システムオンチップ (PSoC®) 文書番号 : 001-96606 版 ECN 番号 変更者 発行日 変更内容 ** 4674827 HZEN 3/3/2015 これは英語版 001-96519 Rev. ** を翻訳し た日本語版 001-96606 Rev. ** です。 文書番号 : 001-96606 Rev. ** ページ 38/39 暫定版 PSoC® 4: PSoC 4100M ファミリ データシート セールス、ソリューションおよび法律情報 ワールドワイドな販売と設計サポート サイプレスは、事業所、ソリューション センター、メーカー代理店および販売代理店の世界的なネットワークを保持しています。 お客様の最寄りのオフィスについては、サイプレスのロケーション ページをご覧ください。 PSoC® ソリューション 製品 車載用 クロック＆バッファ インターフェース 照明＆電力制御 メモリ PSoC タッチ センシング USB コントローラー ワイヤレス／ RF cypress.com/go/automotive cypress.com/go/clocks cypress.com/go/interface cypress.com/go/powerpsoc cypress.com/go/memory cypress.com/go/psoc cypress.com/go/touch cypress.com/go/USB cypress.com/go/wireless psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP サイプレス開発者コミュニティ コミュニティ | フォーラム | ブログ | ビデオ | トレーニング テクニカル サポート cypress.com/go/support © Cypress Semiconductor Corporation, 2015. 本文書に記載される情報は予告なく変更される場合があります。Cypress Semiconductor Corporation ( サイプレス セミコンダクタ社 ) は、サイプレ ス製品に組み込まれた回路以外のいかなる回路を使用することに対して一切の責任を負いません。サイプレス セミコンダクタ社は、特許またはその他の権利に基づくライセンスを譲渡することも、 または含意することもありません。サイプレス製品は、サイプレスとの書面による合意に基づくものでない限り、医療、生命維持、救命、重要な管理、または安全の用途のために使用することを 保証するものではなく、また使用することを意図したものでもありません。さらにサイプレスは、誤動作や誤りによって使用者に重大な傷害をもたらすことが合理的に予想される生命維持システ ムの重要なコンポーネントとしてサイプレス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリス クを負うことを意味し、その結果サイプレスはあらゆる責任を免除されることを意味します。 すべてのソース コード ( ソフトウェアおよび／またはファームウェア ) はサイプレス セミコンダクタ社 ( 以下「サイプレス」) が所有し、全世界の特許権保護 ( 米国およびその他の国 )、米国の著 作権法ならびに国際協定の条項により保護され、かつそれらに従います。サイプレスが本書面によりライセンシーに付与するライセンスは、個人的、非独占的かつ譲渡不能のライセンスであり、 適用される契約で指定されたサイプレスの集積回路と併用されるライセンシーの製品のみをサポートするカスタム ソフトウェアおよび／またはカスタム ファームウェアを作成する目的に限って、 サイプレスのソース コードの派生著作物をコピー、使用、変更そして作成するためのライセンス、ならびにサイプレスのソース コードおよび派生著作物をコンパイルするためのライセンスです。 上記で指定された場合を除き、サイプレスの書面による明示的な許可なくして本ソース コードを複製、変更、変換、コンパイル、または表示することはすべて禁止します。 免責条項 : サイプレスは、明示的または黙示的を問わず、本資料に関するいかなる種類の保証も行いません。これには、商品性または特定目的への適合性の黙示的な保証が含まれますが、これに 限定されません。サイプレスは、本文書に記載される資料に対して今後予告なく変更を加える権利を留保します。サイプレスは、本文書に記載されるいかなる製品または回路を適用または使用し たことによって生ずるいかなる責任も負いません。サイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネントとし てサイプレス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結 果サイプレスはあらゆる責任を免除されることを意味します。 ソフトウェアの使用は、適用されるサイプレス ソフトウェア ライセンス契約によって制限され、かつ制約される場合があります。 文書番号 : 001-96606 Rev. ** 改訂日 2015 年 3 月 3 日 本書で言及するすべての製品名および会社名は、それぞれの所有者の商標である場合があります。 ページ 39/39