注 文 コ ー ド No. N※6819 N※6819 N2000 LC86F3548A CMOS LSI フラッシュメモリ 64K 64K バイト（ROM48K ROM48K バイト＋CGROM16K CGROM16K バイト）， RAM640 RAM640 バイト，CRT CRT 表示用 RAM176× RAM176×9 ビット内蔵 8 ビット 1 チップマイクロコンピュータ 概要 ＬＣ８６Ｆ３５４８Ａは、ＣＭＯＳ８ビット１チップマイクロコンピュータＬＣ８６３５００シリーズのフ ラッシュメモリ内蔵型マイクロコンピュータです。最小バスサイクルタイム０．４２４ms で動作するＣＰＵ 部を核に、６４Ｋバイトフラッシュメモリ（４８ＫバイトプログラムＲＯＭ，１６ＫバイトＣＧＲＯＭ）， ６４０バイトＲＡＭ，１７６×９ビットＣＲＴ表示用ＲＡＭ，２チャネル×１６ビットタイマ／カウンタ， ３チャネル×７ビットＰＷＭ，４チャネル×６ビットＡＤコンバータ，ＩＩＣバス対応シリアルインタ フェース， ＯＳＤ機能等を１チップに集積したＴＶ制御用８ビットマイクロコンピュータです。 オンボード書き込み機能により、実装状態でのプログラム更新が可能です。 特長 ■ 内蔵するフラッシュメモリ ６４Ｋバイト ・プログラムＲＯＭ ４８Ｋバイト（オンボード書き込み機能を使用する場合、２Ｋバイトのローダー プログラムが常駐） ・キャラクタＲＯＭ １６Ｋバイト ・ページ単位の書き換え １２８バイト／ページ ・書き換え可能回数 １００回（Ｔａ＝２５℃±２℃） ■ 内蔵するＲＡＭ ・６４０×８ビット（ＲＯＭ訂正用１２８バイト含む） ・１７６×９ビット（ＣＲＴ表示用） ４８ＫバイトプログラムＲＯＭ，６４０バイトＲＡＭのうち、使用できるプログラムＲＯＭ容量，ＲＡＭ容 量は、オプションで選択した適用するマスクＲＯＭ版のＲＯＭ容量，ＲＡＭ容量と同じになります。 ＬＣ８６Ｆ３５４８Ａで 使用できるプログラムＲＯＭ容量 ＬＣ８６Ｆ３５４８Ａで使用 できるＲＡＭ容量（ＲＯＭ訂 正用１２８バイト含む） ＬＣ８６３５３２ ３２７６８バイト ５１２バイト ＬＣ８６３５２８ ２８６７２バイト ５１２バイト ＬＣ８６３５２４ ２４５７６バイト ５１２バイト ＬＣ８６３５２０ ２０４８０バイト ５１２バイト ＬＣ８６３５１６ １６３８４バイト ５１２バイト ＬＣ８６Ｆ３５４８Ａを 適用するマスクＲＯＭ版 ・オプションでフラッシュ版を選択した場合には、プログラムＲＯＭ４８Ｋバイトが使用可能で、ＲＡＭは６ ４０バイトと５１２バイトが選択可能です。また、オンボード書き込み使用をオプション選択した場合は４ ６Ｋバイト（Ｂ８００ｈ）以降の２Ｋバイトにローダープログラムがリンクされます。 Ver.1.00 32700 00000 HK IM No.6819‑1/22 No.0000‑1/16 N2000 HK IM ◎新藤 LC86F3548A ■ＯＳＤ機能 ・画面表示 ・表示用ＲＡＭ ：３６文字×１６行（ソフトウェアにより対応） ：１７６ワード（１ワード＝９ビット） 表示エリア ： ３６ワード×４行 制御エリア ： ８ワード×４行 ・文字の種類 ：１６×３２フォント ２５２種（このうちテスト用１文字を含む４文字は固定） ：任意の文字数を分割使用可 （例 １６×１６フォント×２） ・表示色 ：８色（デジタルモード）／１６色（アナログモード：１ＶＰ−Ｐ出力） 文字，文字背景，文字縁取り，全背景それぞれ表示可能 ・行単位で表示モード指定可能 キャプション・テキストモード／ＯＳＤモード１／ＯＳＤモード２（クォーターサイズ）／簡易グラ フィックモード ・行単位で垂直表示開始ライン，水平表示開始位置指定可能 ・行単位でのシャッタ機能（表示開始または表示停止ライン指定）とスクロール機能 ・行単位でキャラクタ水平ピッチ（９〜１６ドット） ＊１ ，垂直ピッチ（１〜３２ドット）指定可能 ＊１ ・行単位で１０種類のキャラクタサイズ指定可能 （水平方向×垂直方向）＝ （１×１）,（１×２）,（２×２）,（２×４） （１．５×１）,（１．５×２）,（３×２）,（３×４） （０．５×０．５）,（０．７５×０．５） ・簡易グラフィック機能（１キャラクタ：１６×１６フォントを４色でペイント可能） ・表示用発振回路内蔵 ＊１（注）表示モードにより可能範囲が異なります。詳しくはユーザーズ・マニュアルを参照してください。 ■バスサイクルタイム／命令サイクルタイム バスサイクルタイム 命令サイクルタイム システムクロック発振源 発振周波数 ０．４２４ms ７．５ms １８３．１ms ３６６．２ms ０．８４８ms 内蔵ＶＣＯ １４．１６ＭＨｚ ４．５〜５．５Ｖ １５．０ms 内蔵ＲＣ発振 ８００ｋＨｚ ４．５〜５．５Ｖ ３２．７６８ｋＨｚ ４．５〜５．５Ｖ 水晶(Ｘ ｔａｌ)発振 電源電圧 ■ポート ・入出力ポート プログラムでニブル単位の入出力指定可能なポート ：４ポート（２４本） ：１ポート（ ８本） （オプションでＮｃｈオープンドレイン出力を選択したビットは、出力指定されていても、入力ポートとし て使用することが出来ます） プログラムでビット単位の入出力指定可能なポート ：４ポート（１６本） ■ＡＤコンバータ ・ ４チャネル×６ビットＡＤコンバータ ■シリアルインタフェース ・ＩＩＣバスマルチマスタ対応シリアルインタフェース 内部回路１本，端子２系統 データ端子，クロック端子どうしを短絡可 ■ＰＷＭ出力 ・３チャネル×７ビットＰＷＭ No.6819‑2/22 LC86F3548A ■タイマ ・タイマ０ ：１６ビットタイマ／カウンタ ２ビットプリスケーラ＋８ビットプログラマブルプリスケーラ内蔵 モード０：プログラマブルプリスケーラ付き８ビットタイマ×２チャネル モード１：プログラマブルプリスケーラ付き８ビットタイマ＋８ビットカウンタ モード２：プログラマブルプリスケーラ付き１６ビットタイマ モード３：１６ビットカウンタ タイマの分解能は、ｔＣＹＣです（ｔＣＹＣ：サイクルタイム）。 ・タイマ 1 ：１６ビットタイマ／ＰＷＭ モード０：８ビットタイマ×２チャネル モード１：８ビットタイマ＋８ビットＰＷＭ モード２：１６ビットタイマ モード３：ビット幅可変ＰＷＭ（９〜１６ビット） モード０，１では、タイマ，ＰＷＭの分解能は、ｔＣＹＣです。 モード２，３では、タイマ，ＰＷＭの分解能をプログラムでｔＣＹＣと１／２ ｔＣＹＣに切り換えることができます。 ・ベースタイマ : 時計用５００ｍｓオーバフロー信号発生機能（３２．７６８ｋＨｚ水晶発振選択時） クロック選択機能 ３２．７６８ｋＨｚ水晶発振，システムクロック，タイマ０のプログラマブルプリス ケーラ出力のうちいずれかを選択 ■リモコン受信回路（Ｐ７３／ＩＮＴ３／Ｔ０ＩＮ端子と共用） ・ノイズ除去機能 ・極性切り換え機能 ■ウォッチドッグタイマ ・ＲＣ外付けによるウォッチドッグタイマ ・割り込み，システムリセットの選択可能 ■ＲＯＭ訂正機能 ・最大１２８ｂｙｔｅ／２アドレス ■割り込み ・１２要因，８ベクタ ①外部割り込みＩＮＴ０ ②外部割り込みＩＮＴ１ ③外部割り込みＩＮＴ２，タイマ／カウンタＴ０Ｌ（下位８ビット） ④外部割り込みＩＮＴ３，ベースタイマ ⑤タイマ／カウンタＴ０Ｈ（上位８ビット） ⑥タイマＴ１Ｈ（上位８ビット），タイマＴ１Ｌ（下位８ビット） ⑦垂直同期信号（ＶＳ），スキャンライン ⑧ＩＩＣ ・割り込み優先レジスタ内蔵 マイコンの割り込みは低レベル，高レベル，最高レベルの３レベルの多重割り込みが可能です。③から ⑧のベクタの１２の割り込み要因は、割り込み優先レジスタにより低レベル，高レベルの割り込み優先 が指定できます。 また、外部割り込みＩＮＴ０，ＩＮＴ１は、低レベル，最高レベルの割り込み優先が指定できます。 ■サブルーチンスタックレベル ・最大１２８レベル（スタックはＲＡＭの中に設定） No.6819‑3/22 LC86F3548A ■高速乗除算命令内蔵 ・１６ビット×８ビット（実行時間：７命令サイクルタイム） ・１６ビット÷８ビット（実行時間：７命令サイクルタイム） ■３種類の発振回路 ・ＲＣ発振回路（内蔵） ：システムクロック用 ・ＶＣＯ発振回路（内蔵） ：システムクロック用，ＣＲＴ表示用 ・水晶発振回路 ：ベースタイマ用，システムクロック用，ＰＬＬリファレンス用 ■スタンバイ機能 ・ＨＡＬＴモード 命令の実行を停止するモードであり、リセットまたは割り込みの発生により解除可能です。 ・ＨＯＬＤモード 水晶発振，ＶＣＯ発振，ＲＣ発振を停止するモードです。ＨＯＬＤモードを解除するには、次の２つの方 法があります。 (1) リセット端子に「Ｌ」レベルを入力する。 (2) Ｐ７０／ＩＮＴ０端子，またはＰ７１／ＩＮＴ１端子に指定されたレベルを入力する。 ■適用するマスクＲＯＭ版 ・ ＬＣ８６３５３２／ＬＣ８６３５２８／ＬＣ８６３５２４／ＬＣ８６３５２０／ＬＣ８６３５１６ ■出荷形態 ・ＭＦＰ３６Ｓ ・ＤＩＰ３６Ｓ ■開発ツール ・エバチップ ：ＬＣ８６３０９６ ・エミュレータ ：ＥＶＡ８６０００（本体）＋ＥＣＢ８６３４００（エバチップボード） ＋ＰＯＤ３６−ＣＡＢＵＥ（ケーブル）＋ＰＯＤ３６−ＤＩＰ（ＤＩＰ３６Ｓ用） ｏｒ ＰＯＤ３６−ＭＦＰ（ＭＦＰ３６Ｓ用） フラッシュメモリ書き込み 弊社では、フラッシュメモリの書き込みから捺印を有料で行うサービスを実施しています。 詳細は営業担当者にご相談ください。 No.6819‑4/22 LC86F3548A システムブロック図 割込制御 IR フラッシュメモリ （６４Ｋバイト） RC VCO クロック ジェネレータ スタンバイ制御 X’tal PLA フラッシュメモリ 制御 A0‑A15 D0‑D7 CE OE WE PLL PC IIC ROM コレクト コントロール ACC タイマ 0 XRAM B レジスタ タイマ 1 バスインタフェース C レジスタ ベースタイマ ポート 1 ALU ADC ポート 3 INT0‑3 ノイズ除去フィルタ ポート 7 PSW PWM RAR RAM OSD 制御 回路 CGROM 制御 スタックポインタ VRAM ポート 0 ウォッチドッグタイマ No.6819‑5/22 LC86F3548A 端子配列 P10/SDA0 1 36 P03 P11/SCLK0 2 35 P02 P12/SDA1 3 34 P01 P13/SCLK1 4 33 P00 VSS 5 32 P17 XT1 6 31 P16/PWM3 XT2 7 30 P15/PWM2 VDD 8 29 P14/PWM1 P04/AN4 9 28 P73/INT3/T0IN P05/AN5 10 27 P72/INT2/T0IN P06/AN6 11 26 P71/INT1 P07/AN7 12 25 P70/INT0 RES 13 24 P32 FILT 14 23 P31 P33 15 22 BL P30 16 21 B VS 17 20 G HS 18 19 R 外形図 3204（unit : mm） SANYO : MFP36S(375mil) 外形図 3170（unit : mm） SANYO : DIP36S(400mil) No.6819‑6/22 LC86F3548A 端子機能表 端子名 VSS XT1 XT2 VDD RES FILT VS HS R G B BL I/O 機能説明 オプション フラッシュメモリモード （パラレル入出力モード） ‑ I O ‑ I 電源の−端子 水晶発振子用入力端子 水晶発振子用出力端子 電源の＋端子 リセット端子 モード設定入力 O I 内蔵 PLL 用フィルタ端子 垂直同期信号入力端子 モード設定入力 I 水平同期信号入力端子 O O O O RGB 映像出力の赤（R）出力端子 RGB 映像出力の緑（G）出力端子 RGB 映像出力の青（B）出力端子 ファストブランキング制御信号 TV の映像信号とキャプション ／OSD の映像信号の切り換え ・8 ビットの入出力ポート 4 ビット単位の入出力指定可能 ・兼用機能 AD 変換入力（P04〜P07:4 チャネル） ・8 ビットの入出力ポート 1 ビット単位の入出力指定可能 （ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙﾌﾟﾙｱｯﾌﾟ抵抗有り） ・端子機能 P10 I2C0 データ入出力 P11 I2C0 クロック出力 P12 I2C1 データ入出力 P13 I2C1 クロック出力 P14 PWM1 出力 P15 PWM2 出力 P16 PWM3 出力 P17 タイマ１(PWM)出力 ポート 0 P00〜P07 I/O ポート 1 P10〜P17 I/O ポート 3 P30〜P33 I/O ・4 ビットの入出力ポート 1 ビット単位の入出力指定可能 （CMOS 出力／ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙﾌﾟﾙｱｯﾌﾟ付入力） アドレス入力 アドレス入力 アドレス入力 アドレス入力 プルアップ 抵抗 有／無 出力形式 CMOS/Nch‑OD 出力形式 CMOS/Nch‑OD A8 A9 A10 A11 アドレス入力 A0〜A7 データ入出力 D0〜D7 制御信号 WE 制御信号 OE 制御信号 CE (次ページへ続く) No.6819‑7/22 LC86F3548A 端子機能表の続き 端子名 I/O ポート 7 P70 P71〜P73 I/O 機能説明 オプション ○ ○ × × ○ ○ × × アドレス入力 A12〜A15 ベクタ × × ○ ○ Ｌレベル ○ ○ ○ ○ Ｈレベル ○ ○ ○ ○ 立ち下がり ＆ 立ち上がり INT0 INT1 INT2 INT3 立ち下がり 立ち上がり ・4 ビットの入出力ポート 1 ビット単位の入出力指定可能 P70 : ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙﾌﾟﾙｱｯﾌﾟ付入出力 P71〜73 : CMOS 出力／ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙﾌﾟﾙｱｯﾌﾟ付入力 ・端子機能 INT0 入力／HOLD 解除入力 P70 ／ウォッチドッグタイマ用 Nch‑Tr 出力 INT1 入力／HOLD 解除入力 P71 INT2 入力／タイマ 0 イベント入力 P72 INT3 入力（ノイズフィルタ付入力） P73 ／タイマ 0 イベント入力 インタラプト受付形式，ベクタアドレス 03H 0BH 13H 1BH ◎ポートのオプションは、全てビット単位で指定可能です。 ◎ポート１においてオプションで出力形式に「ＣＭＯＳ」，「Ｎｃｈ−ＯＤ（Ｎｃｈオープンﾄﾞレイン）」の どちらを選択した場合でも、「プログラマブルプルアップ抵抗有り」となります。 ユーザオプションの種類 ユーザオプションはフラッシュメモリのデータで切り替えることができます。 オプションの種類 入出力ポートの 入出力仕様 適用端子・回路 ポート形式の種類 ポート０ （指定はビット単位） １ 入力：プルアップＭＯＳトランジスタ 無し 出力：Ｎチャネルオープンドレイン ２ 入力：プルアップＭＯＳトランジスタ 有り 出力：ＣＭＯＳ ポート１ （指定はビット単位） １ 入力：プログラマブルプルアップＭＯＳトランジスタ 有り 出力：Ｎチャネルオープンドレイン ２ 入力：プログラマブルプルアップＭＯＳトランジスタ 有り 出力：ＣＭＯＳ No.6819‑8/22 LC86F3548A 使用上の注意点 ＬＣ８６Ｆ３５４８Ａを使用する際には、次の点に注意して下さい。 (1) 電源投入時の ＲＥＳ 端子の入力レベル ＲＥＳ 端子は、電源が投入されてから動作電源電圧の下限を上回った後、２００ms を経過するまで は必ず Ｌ レベルを印加し続けてください。 電源 動作 VDD 下限 0V 200ms 以上 RES (2) マスク版とＬＣ８６Ｆ３５４８Ａの相異点 ① リセット解除後の動作：マスク版はリセット端子のＨレベル検出後すぐに、プログラムカウンタの ０番地からプログラムを実行します。 フラッシュ版はオプション設定を実行後、プログラムカウンタの０番地か ら、プログラムを実行します。（(3)の項参照） ② 消費電流 ：動作モードにより異なりますが、マスク版よりもフラッシュ版の消費電流 が大きくなっています。（それぞれの最新の半導体ニューズで値を確認し て下さい。） (3) リセット期間中およびリセット解除後のポートの状態 ポートオプションはフラッシュメモリのオプションデータで設定します。 リセット端子に「Ｈ」レベルを印加してから３ｍｓ程度の期間はＬＳＩ内部でポートオプションを設 定します。この期間に徐々にポート出力形式が切り替わります。その後プログラムカウンタの０番地 からプログラムを実行します。 リセット期間中およびリセット解除後の数百ms の期間のポートは、設定したポートオプションの仕様 にならないポートがあります。下表にポートごとのリセット期間中およびリセット解除後のポートの 状態をまとめましたので、応用回路を検討する場合参照してください。 適用 端子 Ｐ０ Ｐ１ Ｐ３ Ｐ７ オプションの内容 リセット期間中およびリセット解除後のポートの状態 フラッシュ版 入力：プルアップＭＯＳトランジスタ 無し 出力：Ｎチャネルオープンドレイン 出力オフ，ハイインピーダンスの入力モード 入力：プルアップＭＯＳトランジスタ 有り 出力：ＣＭＯＳ 出力オフ，リセット期間中およびリセット解除 後の数百ms の間、プルアップＭＯＳトランジス タはオフ それ以降、プルアップＭＯＳトランジスタオン の入力モード 入力：プログラマブルプルアップＭＯＳ トランジスタ 有り 出力：Ｎチャネルオープンドレイン 出力オフ，ハイインピーダンスの入力モード 入力：プログラマブルプルアップＭＯＳ トランジスタ 有り 出力：ＣＭＯＳ 出力オフ，ハイインピーダンスの入力モード オプション 無し 入力：プログラマブルプルアップＭＯＳ トランジスタ 有り 出力：ＣＭＯＳ 出力オフ，ハイインピーダンスの入力モード オプション 無し 入力：プログラマブルプルアップＭＯＳ トランジスタ 有り 出力：プルアップＭＯＳ付（Ｐ７０） ＣＭＯＳ（Ｐ７１〜Ｐ７３） 出力オフ，ハイインピーダンスの入力モード マスク版 ← リセット解除後 すぐにプルアップ ＭＯＳトランジス タオンの入力モー ド ← ← ← ← No.6819‑9/22 LC86F3548A (4) オンボード書き込み機能 ＬＣ８６Ｆ３５４８Ａにはオンボード書き換え機能があります。SANYO Flash On‑Board System を使 用することで、システムに実装後でもプログラムの書き換えが可能です。 オンボード設定端子と通信端子の組み合わせにより以下の４タイプがあります。 各タイプとも、通信端子以外に電源端子（ＶＤＤ，ＶＳＳ），ＲＥＳ端子の計６本を SANYO Flash On‑Board System のインターフェースボードと接続する必要があります。 必要に応じ各端子をアプリケーション側と分離して、インターフェースボードと接続できるように セット基板上で処理して下さい。 タイプの選択は、オプション設定プログラム（Ｓｕ８６Ｋ．ＥＸＥ）により行います。 タイプ モード設定端子 通信端子 タイプ１ タイプ２ タイプ３ タイプ４ ＲＥＳ端子に高電圧印加（１２Ｖ） ＲＥＳ端子に高電圧印加（１２Ｖ） Ｐ３０端子にＨレベル印加（５Ｖ） Ｐ３０端子にＨレベル印加（５Ｖ） Ｐ３０（ＤＡＴＡ１），Ｐ３１（ＤＡＴＡ０），Ｐ３２（ＣＬＫ） Ｐ３０（ＤＡＴＡ１），Ｐ１１（ＤＡＴＡ０），Ｐ１０（ＣＬＫ） Ｐ３０（ＥＮＡ／ＤＡＴＡ１），Ｐ３１（ＤＡＴＡ０），Ｐ３２（ＣＬＫ） Ｐ３０（ＥＮＡ／ＤＡＴＡ１），Ｐ１１（ＤＡＴＡ０），Ｐ１０（ＣＬＫ） ・タイプ３，４を選択した場合には、Ｐ３０はオンボード専用端子となります。常にプルダウンが必 要となりますので、アプリケーションとの共用はできません。 ・オンボード書き込みプログラム（ローダープログラム）が組み込まれないと、オンボード書き換え はできません。マイコン実装前に、ローダープログラムを汎用ＲＯＭライタで書き込んでおく必要 があります。尚オプション設定でオンボード書き換え使用を選択した場合には、ユーザプログラム のリンク時に自動的にローダープログラムがリンクされます。 オンボード書き換えを使用する場合には、事前に弊社営業担当者にご相談下さい。 PROM プログラマ変換基板の使い方 ＬＣ８６Ｆ３５４８に対してデータの書き込み／読み出しを行う場合、専用の変換基板（Ｗ８６Ｆ３４４８Ｄ， Ｗ８６Ｆ３４４８Ｍ）を用いることにより、汎用ＰＲＯＭプログラマを使用することができます。 （１）変換基板の名称 ・Ｗ８６Ｆ３４４８Ｄ ･ ･ ･ ＤＩＰ３６Ｓ用 ・Ｗ８６Ｆ３４４８Ｍ ･ ･ ･ ＭＦＰ３６Ｓ用 （２）使用可能なＰＲＯＭプログラマ 注） ・ＬＣ８６Ｆ３５４８Ａは、シリコンシグネチャを使用したデバイスコードの自動設定には対応して いませんので使用しないで下さい。 ・データ保護のため、書き込み後のソフトウエアデータ保護の設定は、必ずプロテクト状態にしてご 使用下さい。 ［１個書き］ 対応デバイス名（コード） 書き込み後のソフトウェア データ保護の設定 V4.1 SST 社 29EE512 (D617) プロテクト状態 AF‑9708 01.00 SST 社 29EE512 (47100) プロテクト状態 ChipLab V5.3 SST 社 29EE512 書き込み時に選択可能 対応デバイス名（コード） 書き込み後のソフトウェア データ保護の設定 SST 社 29EE512 (D617) プロテクト状態 メーカ 装置名 バージョン MODEL1890A + OU‑910 安藤電気 データ・アイ・オー ミナト エレクトロニクス ［多数個書き］ メーカ ミナト エレクトロニクス 装置名 MODEL1892 + TYPE9102A バージョン V4.1 （３）使用上の注意 変換基板を使用する際は、必ずジャンパＳＷをＯＦＦ側にしてください。 ＯＮ側で使用した場合、正しい書き込み／読み出しができません。 No.6819‑10/22 LC86F3548A （４）１ピンの位置 変換基板の１ピンは以下に示すような位置になります。 １ピン １ピン ＬＳＩの１ピン ジャンパＳＷは必ずＯＦＦ側で 使用してください。 Ｗ８６Ｆ３４４８Ｄ ジャンパＳＷは必ずＯＦＦ側で 使用してください。 Ｗ８６Ｆ３４４８Ｍ No.6819‑11/22 LC86F3548A 1. 絶対最大定格／Ta=25℃，VSS=0V 項目 記号 適用端子・備考 条件 規格 VDD[V] typ. max. unit VDDMAX VDD ‑0.3 〜 +6.5 V 入力電圧 VI(1) RES , HS , VS ‑0.3 〜 VDD+0.3 出力電圧 VO(1) R,G,B,BL,FILT ‑0.3 〜 VDD+0.3 入出力電圧 VIO(1) ﾎﾟｰﾄ 0,1,3,7 ‑0.3 〜 VDD+0.3 IOPH(1) ﾎﾟｰﾄ 0,1,3,7 CMOS 出力 適用 1 端子当り ‑4 IOPH(2) R,G,B,BL CMOS 出力 適用 1 端子当り ‑5 ΣIOAH(1) ﾎﾟｰﾄ 0,1 適用全端子合計 ‑20 ΣIOAH(2) ﾎﾟｰﾄ 3,7 適用全端子合計 ‑10 ΣIOAH(3) R,G,B,BL 適用全端子合計 ‑12 IOPL(1) ﾎﾟｰﾄ 0,1,3,7 適用 1 端子当り 20 IOPL(2) ﾎﾟｰﾄ 7 適用 1 端子当り 15 IOPL(3) R,G,B,BL 適用 1 端子当り 5 ΣIOAL(1) ﾎﾟｰﾄ 0,1 適用全端子合計 40 ΣIOAL(2) ﾎﾟｰﾄ 3,7 適用全端子合計 30 ΣIOAL(3) R,G,B,BL 適用全端子合計 15 DIP36S Ta=‑10℃〜+70℃ T,B,D 高レベル出力電流 min. 最大電源電圧 ピーク出力 電流 合計出力 電流 低レベル出力電流 ピーク出力 電流 合計出力 電流 許容消費電力 Pdmax mA MFP36S mW T,B,D 動作周囲温度 Topg ‑10 〜 +70 保存周囲温度 Tstg ‑55 〜 +125 ℃ No.6819‑12/22 LC86F3548A 2. 許容動作範囲／Ta=‑10℃〜+70℃，VSS=0V 項目 動作電源電圧 記号 VDD(1) 適用端子・備考 VDD VDD(2) 条件 規格 VDD[V] max. unit 0.844ms≦tCYC≦0.852ms min. 4.5 typ. 5.5 V 4ms≦tCYC≦400ms 4.5 5.5 2.0 5.5 メモリ保持 電源電圧 VHD VDD HOLD モード時 RAM,レジスタ保持 高レベル 入力電圧 VIH(1) ﾎﾟｰﾄ 0 出力ディセーブル 4.5〜5.5 0.6VDD VDD VIH(2) ･ﾎﾟｰﾄ 1,3 (ｼｭﾐｯﾄ) ･ﾎﾟｰﾄ 7 (ｼｭﾐｯﾄ) ﾎﾟｰﾄ入力 ／割り込み側 ･ RES , HS , VS (ｼｭﾐｯﾄ) 出力ディセーブル 4.5〜5.5 0.75VDD VDD VIH(3) ﾎﾟｰﾄ 70 ｳｫｯﾁﾄﾞｯｸﾞﾀｲﾏ側 出力ディセーブル 4.5〜5.5 VDD‑0.5 VDD VIL(1) ﾎﾟｰﾄ 0 出力ディセーブル 4.5〜5.5 VSS 0.2VDD VIL(2) ･ﾎﾟｰﾄ 1,3 (ｼｭﾐｯﾄ) ･ﾎﾟｰﾄ 7 (ｼｭﾐｯﾄ) ﾎﾟｰﾄ入力 ／割り込み側 ･ RES , HS , VS (ｼｭﾐｯﾄ) 出力ディセーブル 4.5〜5.5 VSS 0.25VDD VIL(3) ﾎﾟｰﾄ 70 ｳｫｯﾁﾄﾞｯｸﾞﾀｲﾏ側 出力ディセーブル 4.5〜5.5 VSS 0.6VDD 低レベル 入力電圧 命令サイクル タイム tCYC(1) 全機能有り 4.5〜5.5 0.844 tCYC(2) OSD 機能無し,AD 有り 4.5〜5.5 0.844 tCYC(3) OSD 機能無し,AD 無し 4.5〜5.5 0.844 発振周波数範 囲 FmRC 内蔵 RC 発振 4.5〜5.5 0.4 0.848 0.852 ms 30 400 0.8 3.0 MHz No.6819‑13/22 LC86F3548A 3. 電気的特性／Ta=‑10℃〜+70℃，VSS=0V 項目 記号 適用端子・備考 条件 規格 max. unit IIH(1) ﾎﾟｰﾄ 0,1,3,7 ･出力ディセーブル ･プルアップ MOS Tr. オフ ･VIN=VDD (出力 Tr.のオフリー ク電流を含む) 4.5〜5.5 1 mA IIH(2) RES , HS , VS VIN=VDD 4.5〜5.5 1 低レベル 入力電流 IIL(1) ﾎﾟｰﾄ 0,1,3,7 ･出力ディセーブル ･プルアップ MOS Tr. オフ ･VIN=VSS (出力 Tr.のオフリー ク電流を含む) 4.5〜5.5 IIL(2) RES , HS , VS VIN=VSS 4.5〜5.5 ‑1 高レベル 出力電圧 VOH(1) ･CMOS 出力の ﾎﾟｰﾄ 0,1,3,71〜73 IOH=‑1.0mA 4.5〜5.5 VDD‑1 VOH(2) R,G,B,BL ･IOH=‑0.1Ma ･R,G,B はﾃﾞｼﾞﾀﾙﾓｰﾄﾞ 選択時 4.5〜5.5 VDD‑0.5 VOL(1) ﾎﾟｰﾄ 0,1,3,71〜73 IOL=10mA 4.5〜5.5 1.5 VOL(2) ﾎﾟｰﾄ 0,1,3,71〜73 IOL=1.6mA 4.5〜5.5 0.4 VOL(3) ･R,G,B,BL ･ﾎﾟｰﾄ 1 ･IOL=3.0Ma ･R,G,B はﾃﾞｼﾞﾀﾙﾓｰﾄﾞ 選択時 4.5〜5.5 0.4 高レベル 入力電流 低レベル 出力電圧 VDD[V] min. typ. ‑1 V VOL(4) ﾎﾟｰﾄ 70 IOL=1mA 4.5〜5.5 プルアップ MOS Tr.抵抗 Rpu ﾎﾟｰﾄ 0,1,3,7 VOH=0.9VDD 4.5〜5.5 IIC ﾊﾞｽ･ﾊﾞｽｽｲｯﾁ 接続抵抗 (SCL0〜SCL1 間, SDA0〜SDA1 間) RBS ･ﾎﾟｰﾄ 10,12 ･ﾎﾟｰﾄ 11,13 ヒステリシス 電圧 VHIS ･ﾎﾟｰﾄ 1,3,7 ･ RES , HS , VS 出力ディセーブル 4.5〜5.5 0.1VDD V 端子容量 CP 全端子 ･f=1MHz ･被測定端子以外は VIN=VSS ･Ta=25℃ 4.5〜5.5 10 pF 0.4 13 38 4.5〜5.5 80 kW 130 W No.6819‑14/22 LC86F3548A 4. IIC インタフェース入出力条件／Ta=‑10℃〜+70℃，VSS=0V 項目 記号 標準 高速 min. max. min. max. 単位 SCL 周波数 fSCL 0 100 0 400 kHz ストップ〜スタート間のバス開放時間 tBUF 4.7 ‑ 1.3 ‑ ms tHD;STA 4.0 ‑ 0.6 ‑ ms SCL の L 時間 tLOW 4.7 ‑ 1.3 ‑ ms SCL の H 時間 tHIGH 4.0 ‑ 0.6 ‑ ms リスタートコンディションのセットアップ時間 tSU;STA 4.7 ‑ 0.6 ‑ ms SDA のホールド時間 tHD;DAT 0 ‑ 0 0.9 ms SDA のセットアップ時間 tSU;DAT 250 ‑ 100 ‑ ns SDA, SCL の立ち上がり時間 tR ‑ 1000 20+0.1Cb 300 ns SDA, SCL の立ち下がり時間 tF ‑ 300 20+0.1Cb 300 ns tSU;STO 4.0 ‑ 0.6 ‑ ms スタート，リスタートコンディションのホールド時間 ストップコンディションのセットアップ時間 ・図７参照 (注) Ｃｂ：各バスに接続された負荷のトータル（単位：ｐＦ） 5. パルス入力条件／Ta=‑10℃〜+70℃，VSS=0V 項目 記号 高・低レベル パルス幅 tPIH(1) tPIL(1) ･INT0,INT1 ･INT2/T0IN tPIH(2) tPIL(2) 立ち上がり／ 立ち下がり 時間 適用端子・備考 条件 規格 VDD[V] min. ･割り込み要因フラグを セットできる。 ･タイマ／カウンタ 0 が パルスカウントできる。 4.5〜5.5 1 ノイズ除去フィルタ の時定数が 1/1 の 場合の INT3/T0IN ･割り込み要因フラグを セットできる。 ･タイマ／カウンタ 0 が パルスカウントできる。 4.5〜5.5 2 tPIH(3) tPIL(3) ノイズ除去フィルタ の時定数が 1/16 の 場合の INT3/T0IN ･割り込み要因フラグを セットできる。 ･タイマ／カウンタ 0 が パルスカウントできる。 4.5〜5.5 32 tPIH(4) tPIL(4) ノイズ除去フィルタ の時定数が 1/64 の 場合の INT3/T0IN ･割り込み要因フラグを セットできる。 ･タイマ／カウンタ 0 が パルスカウントできる。 4.5〜5.5 128 4.5〜5.5 200 tPIL(5) RES リセットできる。 tPIH(6) tPIL(6) HS , VS 表示位置の制御ができる。 4.5〜5.5 HS , VS の ア ク テ ィ ブ エ ッ ジは 1tCYC 以上離れている こと。 図 4 参照 tTHL tTLH HS 図 4 参照 4.5〜5.5 typ. max. unit tCYC ms 8 500 ns No.6819‑15/22 LC86F3548A 6. AD 変換特性／Ta=‑10〜+70℃，VSS=0V 項目 記号 適用端子・備考 条件 min. 4.5〜5.5 分解能 N 絶対精度 ET コンパレート変換 時間 tCAD Vref 選択後、変換 1 ビット変換時間 結果確定まで =2×Tcyc アナログ入力 電圧範囲 VAIN AN4〜AN7 アナログポート 入力電流 IAINH VAIN=VDD IAINL VAIN=VSS (注) 規格 VDD[V] typ. max. unit ±1 LSB 6 (注 2) bit ms 1.69 VSS VDD V 1 mA ‑1 絶対精度は量子化誤差（±１／２ＬＳＢ）を除く。 7. アナログモード RGB 特性／Ta=‑10〜+70℃，VSS=0V 項目 アナログ出力電圧 セトリング時間 記号 適用端子・備考 R,G,B アナログ出力選択時 R,G,B 条件 規格 VDD[V] min. typ. max. unit 5.0 0.45 0.5 0.55 V インテンシティ出力 0.90 1.0 1.10 ハイレベル出力 1.35 1.5 1.65 ロウレベル出力 70% 10pf 負荷 50 ns No.6819‑16/22 LC86F3548A 8. 消費電流特性例／Ta=‑10℃〜+70℃，VSS=0V 消費電流特性例は、弊社の特性評価用基板を使い、発振回路特性例に書かれている推奨回路定数を外付けした ときの測定結果です。消費電流特性例は、ＬＳＩの出力トランジスタとプルアップＭＯＳトランジスタに流れ る電流を含みません。 項目 通常動作時 消費電流 HALT モード 消費電流 HOLD モード 消費電流 記号 適用端子 ・備考 条件 規格 VDD[V] min. typ. max. unit mA IDDOP(1) VDD ･FmX’tal=32.768kHz X’tal 発振時 ･システムクロックは メインクロック用 VCO ･OSD 用 VCO は動作 ･OSD はデジタルモード ･内蔵 RC 発振は停止 4.5〜5.5 T,B,D T,B,D IDDOP(2) VDD ･FmX’tal=32.768kHz X’tal 発振時 ･システムクロックは メインクロック用 VCO ･OSD 用 VCO は動作 ･OSD はアナログモード ･内蔵 RC 発振は停止 4.5〜5.5 T,B,D T,B,D IDDOP(3) VDD ･FmX’tal=32.768kHz X’tal 発振時 ･システムクロックは、 X’tal ･メインクロック用 VCO,OSD 用 VCO、内蔵 RC 発振は停 止 ･AD 変換は停止 4.5〜5.5 T,B,D T,B,D mA IDDHALT(1) VDD ･HALT モード ･FmX’tal=32.768kHz X’tal 発振時 ･システムクロックは メインクロック用 VCO ･内蔵 RC 発振は停止 4.5〜5.5 T,B,D T,B,D mA IDDHALT(2) VDD ･HALT モード ･FmX’tal=32.768kHz X’tal 発振時 ･システムクロックは 内蔵 RC 4.5〜5.5 T,B,D T,B,D mA IDDHALT(3) VDD ･HALT モード ･FmX’tal=32.768kHz X’tal 発振時 ･システムクロックは X’tal 4.5〜5.5 T,B,D T,B,D IDDHOLD VDD ･HOLD モード ･全発振停止 4.5〜5.5 T,B,D T,B,D mA No.6819‑17/22 LC86F3548A 推奨発振回路と特性例 発振回路特性例は、弊社指定の発振特性評価用基板を用いて、発振子メーカによって安定に発振することを 確認された推奨発振定数と、この推奨回路定数を外付けしたときの特性例です。 推奨発振回路と特性例（Ta=‑10〜+70℃） 公称周波数 32.768kHz メーカ名 ｾｲｺｰｴﾌﾟｿﾝ 推奨回路定数 発振子名 C‑002RX 動作電圧範囲 C1 C2 Rf Rd 18PF 18PF ｵｰﾌﾟﾝ 390KW 4.5〜5.5V 発振安定時間 （注）tmsVCO typ max 1.00S 備考 1.50S （注）発振安定時間は、電源印加後ＶＤＤが動作電源下限を上回ってから、またはＨＯＬＤモード解除後、リ ファレンス発振が発振開始し、内蔵システム用ＶＣＯの発振が安定するのに必要な時間です。（図２参 照） 発振回路特性例は、セット基板によって変わる可能性がありますので、下記注意事項を参考に、ご使用になる 発振子メーカに直接お問い合わせください。 ・発振周波数精度はセット基板の配線容量等の影響を受けますので、量産基板で発振周波数を調整する必要 があります。 ・上記発振周波数と動作電源電圧範囲は、動作周囲温度が −１０℃〜＋７０℃ の範囲の場合です。 この動作周囲温度を超える条件でクロック発振回路を使用する場合、あるいは車載用など高信頼性を必要 とする用途に使用される場合は、ご使用になる発振子メーカへお問い合わせください。 ・発振回路特性例に記載していない発振子を使用する場合は、弊社営業所へお問い合わせください。 推奨発振回路は、ノイズや配線容量等の影響を受けやすいので下記の注意事項を参考に配置・配線 してください。発振回路は低消費電力化するために発振ゲインを下げているため、ノイズ等の影響 を受けやすくなっています。したがって、推奨発振回路を構成する場合は、特に注意してください。 ・クロック入出力端子（ＸＴ１端子とＸＴ２端子）と外付け部品との配線長はできるだけ短くする。 ・コンデンサ（Ｃ１とＣ２）につながるＶＳＳパターンとマイコンのＶＳＳ端子迄の配線長はできるだけ短 くし、そのＶＳＳパターンは発振子専用にする。 ・変化が急峻な信号線、大きな電流が流れる信号線は、できるだけ発振回路から遠ざける、交差させない。 XT1 XT2 Rf Rd C1 C2 X’tal 図１ 推奨発振回路 No.6819‑18/22 LC86F3548A VDD 動作 VDD 下限 0V 電源 リセット時間 RES 内蔵 RC 発振 XT1,XT2 tmsVCO システム用 VCO 動作モード 安定 不定 リセット 命令実行 ＜電源印加と発振安定時間＞ HOLD 解除信号 Valid 内蔵 RC 発振 XT1,XT2 tmsVCO システム用 VCO 動作モード 安定 HOLD 命令実行 ＜HOLD 解除信号と発振安定時間＞ 図２ 発振安定時間 No.6819‑19/22 LC86F3548A tPIL 図３ tPIH パルス入力タイミング条件 １ tPIL(6) HS 0.75VDD 0.25VDD tTLH VS tPIL(6) ±1tCYC 以上 図４ パルス入力タイミング条件 ２ LC86F3548A 10kW HS HS C536 図５ 推奨インタフェース回路 No.6819‑20/22 LC86F3548A 100W FILT + 1MW - 図６ (注意) 33000pF 2.2mF ＦＩＬＴ推奨回路 ＦＩＬＴ端子に接続する部品を基板上のパターン長を伸ばさないように配置してください。 S P Sr P SDA tBUF tHD;STA tR tF tHD;STA tsp SCL tLOW tHIGH tHD;DAT tSU;DAT Ｓ ：スタートコンディション Ｐ ：ストップコンディション Ｓｒ：リスタートコンディション ↓ tSU;STO ｔｓｐ：スパイク抑圧 図７ I » 1mA tSU;STA I↓ 標準モード：無し 高速モード：５０ｎｓ以下 ＩＩＣタイミング I↓ PAD R » 500W 図８ Ｒ，Ｇ，Ｂアナログモード出力等価回路 No.6819‑21/22 LC86F3548A memo : PS No.6819‑22/22