[AK4958] AK4958 24bit Stereo CODEC with MIC/SPK/VIDEO-AMP & LDO 概 要 AK4958はマイクアンプ、スピーカアンプ、ビデオアンプ, LDOを内蔵した24bit ステレオCODECです。 入力にはマイクアンプを内蔵し、出力にはスピーカアンプを内蔵しており、録再機能付きポータブル機 器用途に最適です。また、LPFを内蔵した1chのコンポジットビデオ入出力の ビデオアンプも内蔵して います。パッケージは32-pin 3.5mm角BGA, 0.5mm pitch(AK4958EG)と25-pin 2.2mm角CSP,0.4mm pitch(AK4958ECB)を採用します。 特 長 1. 録音側機能 アナログ入力 (AK4958EG) 2系統のセレクタ内蔵ステレオシングルエンド入力 (AK4958ECB) 1系統のステレオシングルエンド入力 マイク用ゲインアンプ内蔵 (+30dB, +25dB, +21dB, +18dB, +15dB, +12dB, +6dB, 0dB) Digital ALC (Automatic Level Control) 回路内蔵 -Setting Range: +36dB 52.5dB, 0.375dB Step & Mute) - Motor Noise 低減回路内蔵 ADC特性: S/(N+D): 83dB, DR, S/N: 88dB (MIC-Amp=+18dB) S/(N+D): 85dB, DR, S/N: 96dB (MIC-Amp=0dB) マイク感度補正機能(移動平均Data出力回路内蔵) 自動風切音フィルタ回路内蔵 5段のノッチフィルタ 動作中ゲイン切り替え回路内蔵 ステレオ感強調回路 Digital MIC Interface 内蔵 2. 再生側機能 ソフトミュート Digital ALC (Automatic Level Control) 回路内蔵 - Setting Range: +36dB 52.5dB, 0.375dB Step & Mute ディジタルボリューム内蔵 - +6dB ~ 89.5dB, 0.5dB Step & Mute ステレオ感強調回路 ステレオライン出力 - 出力電圧: 1Vrms (AVDD = 3.3V) - S/(N+D): 85dB - S/N: 92dB モノラルミキシング出力 モノラルスピーカアンプ内蔵 - SPK-AMP特性: S/(N+D): 65dB@150mW, 60dB@250mW S/N: 90dB - BTL接続 - 定格出力: 400mW@8 (AVDD = 3.3V) アナログミキシング: BEEP入力 低域強調回路 3-Band Dynamic Range Control回路 MS1558-J-01-PB 2013/10 -1- [AK4958] 3. マスタクロック 基準クロック入力周波数 (1) MCKI基準PLLモード 周波数: 11.2896MHz, 12MHz, 13.5MHz, 24MHz, 27MHz (MCKI pin) (2) BICK基準PLLモード 周波数: 32fs or 64fs (BICK pin) (3) EXTモード 周波数: 256fs, 512fs or 1024fs (MCKI pin) マスタクロック出力周波数: 64fs/128fs/256fs/512fs 4. サンプリング周波数 MCKI基準PLL モード (MCKI pin): 8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz BICK基準PLL Master Mode: 8kHz ~ 48kHz EXTモード 7.35kHz 48kHz (256fs), 7.35kHz 48kHz (512fs), 7.35kHz 13kHz (1024fs) 5. マスタ／スレーブモード 6. シリアルPインタフェース (AK4958EG) 3線シリアル, I2C Bus (Ver 1.0, 400kHz Fast-Mode) (AK4958ECB) I2C Bus (Ver 1.0, 400kHz Fast-Mode) 7. オーディオインタフェースフォーマット: MSB First, 2’s complement ADC: 24bit前詰め, 16bit/24bit I2S DAC: 24bit前詰め,16bit後詰め, 24bit後詰め, 24bit I2S 8. ビデオ機能 コンポジット信号入力：1系統 コンポジット信号出力用ビデオアンプ内蔵 ゲイン： +12 /+16.5dB LPF内蔵 9. Ta = －30 85C 10. 電源電圧 (AK4958EG) アナログ電源 (AVDD): 2.8 ~ 3.6V ディジタル電源 (DVDD): 1.6 ~ 2.0V ディジタル I/O 電源 (TVDD): 1.6 or DVDD-0.2 ~ 3.6V (AK4958ECB) アナログ電源 (AVDD): 2.8 ~ 3.6V ディジタル,ディジタル I/O電源 (DTVDD): 1.6 ~ 2.0V 11. パッケージ (AK4958EG) 32-pin BGA (3.5x3.5mm, 0.5mm pitch) (AK4958ECB) 25-pin CSP (2.2x2.2mm, 0.4mm pitch) MS1558-J-01-PB 2013/10 -2- [AK4958] ■ ブロック図 ・AK4958EG AVDD VSS1 VCOM REGFIL DVDD TVDD VSS2 PMMP MPWR MIC Power Supply LDO: 2.3V PDN Analog Block PMMICL Internal MIC MIC Power, SPK-Amp, LINE/Video-out-Amp LIN1/DMDAT PMADL or PMADR RIN1/DMCLK MIC-Amp ADC HPF PMPFIL PMMICR LIN2 External MIC MIC 感度補正機能 自動風切音フィルタ RIN2 HPF2 PMLO BICK LOUT LPF LRCK Line Out Audio I/F Stereo Emphasis ROUT EQ0 SDTO SDTI 4-Band EQ PMBP ALC BEEP 1-Band EQ VSS3 HPF3 移動平均回路 PMDAC PMSPK Mono/ Stereo SPP Speaker SPN DVOL SPK-Amp MCKO PMPLL DAC SMUTE 3-Band DRC Bass Boost PLL MCKI VSS4 PMV Composite Video Out VOUT +12/16.5dB CSN/SDA Control Register LPF CLAMP CCLK/SCL CDTIO/CAD0 I2C VIN Figure 1. ブロック図(AK4958EG) MS1558-J-01-PB 2013/10 -3- [AK4958] ・AK4958ECB AVDD VSS1 VCOM REGFIL DTVDD VSS2 PMMP MPWR MIC Power Supply LDO: 2.3V PDN Analog Block PMMICL MIC Power, SPK-Amp, LINE/Video-out-Amp Internal MIC LIN1/DMDAT RIN1/DMCLK PMADL or PMADR MIC-Amp ADC HPF PMPFIL PMMICR MIC 感度補正機能 自動風切音フィルタ HPF2 PMLO BICK LOUT Line Out LPF LRCK Audio I/F Stereo Emphasis ROUT EQ0 SDTO SDTI 4-Band EQ PMBP ALC BEEP 1-Band EQ HPF3 移動平均回路 PMDAC PMSPK Mono/ Stereo SPP Speaker SPN DVOL SPK-amp MCKO PMPLL DAC SMUTE 3-Band DRC Bass Boost PLL PMV Composite Video Out VOUT +12/16.5dB MCKI SDA Control Register LPF SCL CLAMP VIN Figure 2. ブロック図(AK4958ECB) MS1558-J-01-PB 2013/10 -4- [AK4958] ■ オーダリングガイド AK4958EG AK4958ECB AKD4958EG AKD4958ECB 30 +85C 30 +85C AK4958EG評価用ボード AK4958ECB評価用ボード 32-pin BGA (0.5mm pitch) 25-pin CSP (0.4mm pitch) ■ ピン配置 ・AK4958EG 6 5 4 Top View 3 2 1 A B C D E F 6 MPWR ROUT REGFIL VCOM VSS1 VIN 5 RIN2 BEEP LOUT AVDD VOUT VSS4 LIN2 SPP SPN I2C VSS2 VSS3 4 3 2 1 RIN1 /DMCLK LIN1 /DMDAT CDTIO /CAD0 CCLK /SCL A CSN /SDA SDTI MCKO MCKI DVDD LRCK BICK SDTO TVDD PDN B C D E F Top View MS1558-J-01-PB 2013/10 -5- [AK4958] ・AK4958ECB 5 4 Top View 3 2 1 A B C D E 5 PDN VSS2 SPP SPN VIN 4 MCKO MCKI DTVDD VOUT VSS1 3 SDTI SDTO BEEP AVDD VCOM 2 LRCK BICK LOUT REGFIL 1 SCL SDA MPWR ROUT A B D E RIN1 /DMCLK LIN1 /DMDAT C Top View MS1558-J-01-PB 2013/10 -6- [AK4958] ■ AK4958EGとAK4958ECBの比較 機能 Digital I/O 電圧 AK4958EG TVDD = 1.6 or DVDD-0.2 3.6V VSS ピン数 ADC 入力 ch Control I/F mode 4pin 2 Stereo (LIN1/RIN1, LIN2/RIN2) 3-wire / I2C Package 32BGA (3.5 x 3.5mm, 0.5mm pitch) MS1558-J-01-PB AK4958ECB DTVDD = 1.6V 2.0V *Digital Core 電源とピン共有 2pin 1 Stereo (LIN1/RIN1) I2C *スレーブアドレス “0010011” 固定 25CSP (2.2 x 2.2mm, 0.4mm pitch) 2013/10 -7- [AK4958] ピン／機能 (AK4958EG) No Pin Name Power Supply I/O D5 AVDD - D6 VCOM O E6 VSS1 - F2 DVDD - E1 TVDD - C6 REGFIL O Function Analog Power Supply Pin, 2.8 ~ 3.6V VSS1との間に0.1μF以上のセラミックコンデンサを接続してください。 Common Voltage Output Pin Bias voltage of ADC inputs and DAC outputs. VSS1との間に2.2μF±50%のコンデンサを接続してください。 Ground 1 Pin Digital Power Supply Pin, 1.6 ~ 2.0V VSS2との間に0.1μF以上のセラミックコンデンサを接続してください。 Digital Interface Supply Pin, 1.6 or DVDD-0.2V ~ 3.6V LDO Voltage Output pin for Analog Logic (typ 2.3V) VSS1との間に2.2μF±50%のコンデンサを接続してください。 Ground 2 Pin Ground 3 Pin Ground 4 Pin E3 VSS2 F3 VSS3 F5 VSS4 Audio Interface MCKI I Master Clock Input Pin (Note 1) E2 O Master Clock Output Pin D2 MCKO I/O Channel Clock Pin (Note 1) B1 LRCK I/O Audio Serial Data Clock Pin (Note 1) C1 BICK SDTI I Audio Serial Data Input Pin (Note 1) C2 O Audio Serial Data Output Pin D1 SDTO Control Register Interface CSN I Chip Select Pin (I2C pin = “L”) (Note 1) B2 SDA I/O Control Data Input/Output Pin (I2C pin = “H”) (Note 1) CCLK I Control Data Clock Pin (I2C pin = “L”) (Note 1) A1 SCL I Control Data Clock Pin (I2C pin = “H”) (Note 1) CDTIO I/O Control Data Input/Output Pin (I2C pin = “L”) (Note 1) A2 CAD0 I Chip Address Select Pin (I2C pin = “H”) (Note 1) I Control Mode Select Pin “H”: I2C Bus, “L”: 3-wire Serial (Note 1) B3 I2C Note 1. アナログ入力ピン (BEEP, LIN1, RIN1, LIN2, RIN2, VIN) 以外のすべての入力ピンはフローティングに してはいけません。 MS1558-J-01-PB 2013/10 -8- [AK4958] No Pin Name MIC Block LIN1 A3 DMDAT RIN1 A4 DMCLK B4 LIN2 A5 RIN2 A6 MPWR BEEP Block B5 BEEP Lineout Block C5 LOUT B6 ROUT Speaker Block E4 SPP F4 SPN Video Block F6 VIN E5 VOUT Other Functions I/O Function I I I O I I O Lch Analog Input 1 Pin Digital Microphone Data Input Pin Rch Analog Input 1 Pin Digital Microphone Clock Pin Lch Analog Input 2 Pin Rch Analog Input 2 Pin MIC Power Supply Pin for Microphone I BEEP Signal Input Pin O O Lch Analog Output Pin Rch Analog Output Pin O O Speaker Amp Positive Output Pin Speaker Amp Negative Output Pin I O Composite Video Input Pin Composite Video Output Pin (DMIC bit = “0”) (DMIC bit = “1”) (Note 1) (DMIC bit = “0”) (DMIC bit = “1”) Reset & Power-down Pin (Note 1) “L”: Reset & Power-down, “H”: Normal Operation Note 1. アナログ入力ピン (BEEP, LIN1, RIN1, LIN2, RIN2, VIN) 以外のすべての入力ピンはフローティングに してはいけません。 F1 PDN I MS1558-J-01-PB 2013/10 -9- [AK4958] ピン／機能 (AK4958ECB) No Pin Name Power Supply I/O D3 AVDD - E3 VCOM O E4 VSS1 - C4 DTVDD - E2 REGFIL O B5 VSS2 Audio Interface I B4 MCKI O A4 MCKO I/O A2 LRCK I/O B2 BICK I A3 SDTI O B3 SDTO Control Register Interface I/O B1 SDA I A1 SCL MIC Block LIN1 I C1 DMDAT I RIN1 I C2 DMCLK O D1 MPWR O BEEP Block C3 BEEP I Lineout Block D2 LOUT O E1 ROUT O Speaker Block C5 SPP O D5 SPN O Video Block E5 VIN I D4 VOUT O Other Functions Function Analog Power Supply Pin, 2.8 ~ 3.6V VSS1との間に0.1μF以上のセラミックコンデンサを接続してください。 Common Voltage Output Pin Bias voltage of ADC inputs and DAC outputs. VSS1との間に2.2μF±50%のコンデンサを接続してください。 Ground 1 Pin Digital Power & Digital Interface Supply Pin, 1.6 ~ 2.0V VSS2との間に0.1μF以上のセラミックコンデンサを接続してください。 LDO Voltage Output pin for Analog Logic (typ 2.3V) VSS1との間に2.2μF±50%のコンデンサを接続してください。 Ground 2 Pin Master Clock Input Pin (Note 2) Master Clock Output Pin Channel Clock Pin (Note 2) Audio Serial Data Clock Pin (Note 2) Audio Serial Data Input Pin (Note 2) Audio Serial Data Output Pin Control Data Input/Output Pin (Note 2) Control Data Clock Pin (Note 2) Lch Analog Input 1 Pin Digital Microphone Data Input Pin Rch Analog Input 1 Pin Digital Microphone Clock Pin MIC Power Supply Pin for Microphone (DMIC bit = “0”) (DMIC bit = “1”) (Note 2) (DMIC bit = “0”) (DMIC bit = “1”) BEEP Signal Input Pin Lch Analog Output Pin Rch Analog Output Pin Speaker Amp Positive Output Pin Speaker Amp Negative Output Pin Composite Video Input Pin Composite Video Output Pin Reset & Power-down Pin “L”: Reset & Power-down, “H”: Normal Operation Note 2. アナログ入力ピン (BEEP, LIN1, RIN1, VIN) 以外のすべての入力ピンはフローティングにしてはいけ ません。 A5 PDN I MS1558-J-01-PB 2013/10 - 10 - [AK4958] ■ 使用しないピンの処理について 使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。 区分 Analog Digital ピン名 MPWR, SPN, SPP, LOUT, ROUT, BEEP, RIN2, LIN2, VIN, VOUT LIN1, RIN1 MCKO, SDTO MCKI, SDTI LRCK, BICK MS1558-J-01-PB 設定 オープン オープンかつDMIC bit= “0” オープン VSS2に接続 M/S bit = “0” に設定し、VSS2に接続 2013/10 - 11 - [AK4958] 絶対最大定格 (AK4958EG: VSS1=VSS2=VSS3=VSS4=0V, AK4958ECB: VSS1=VSS2=0V; Note 3) Parameter Symbol min max Unit Power Supplies 0.3 Analog AVDD 6.0 V (AK4958EG) Digital DVDD 2.5 V 0.3 Digital I/O TVDD 6.0 V 0.3 Power Supplies Analog AVDD 0.3 6.0 V (AK4958ECB) Digital, Digital I/O DTVDD 2.5 V 0.3 Input Current, Any Pin Except Supplies IIN mA 10 Analog Input Voltage (Note 4) VINA AVDD+0.3 V 0.3 Digital Input Voltage (AK4958EG, Note 5) VIND TVDD+0.3 V 0.3 (AK4958ECB, Note 6) VIND DTVDD+0.3 V 0.3 (Note 7) VIND 6.0 V 0.3 Ambient Temperature (powered applied) Ta 85 30 C Storage Temperature Tstg 150 65 C Maximum Power Dissipation (Note 8) Pd 460 mW Note 3. 電圧はすべてグランドピンに対する値です。VSS1, VSS2, VSS3, VSS4 は同じアナロググランドに接続 して下さい。 Note 4. BEEP, LIN1, RIN1, LIN2, RIN2, VIN, I2C pins Note 5. PDN, CDTIO, SDTI, LRCK, BICK, MCKI pins Note 6. PDN, SDTI, LRCK, BICK, MCKI pins Note 7. CSN/SDA, CCLK/SCL pins Note 8. この電力値はAK4958内部損失分で、外部接続されるスピーカの消費分は含みません。AK4958のジャ ンクション温度の最大許容値は125°Cで、JESD51-9(2p2s)におけるθja (Junction to Ambient)はAK4958EG: 80°C/W, AK4958ECB: 56°C/Wです。Pd = 460mWの時、AK4958EGは θja = 80°C/W より、AK4958ECB は θja = 56°C/W よりジャンクション温度は125°Cを超えることはありませんので、AK4958の内部損失 によってデバイスが破壊されることはありません。AK4958EGは θja ≤ 80°C/W、AK4958ECBは θja ≤ 56°C/W となる条件でボードを使用することを推奨します。 注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、一度でもこの値を 超えた場合、その後の通常の動作は保証されません。 MS1558-J-01-PB 2013/10 - 12 - [AK4958] 推奨動作条件 (AK4958EG) (VSS1=VSS2=VSS3=VSS4=0V; Note 3) Parameter Symbol min typ max Unit Power Supplies Analog AVDD 2.8 3.3 3.6 V (Note 9) Digital DVDD 1.6 1.8 2.0 V Digital I/O (Note 10) TVDD 1.6 or DVDD-0.2 1.8 3.6 V Note 3. 電圧はすべてグランドピンに対する値です。 Note 9. AVDD, DVDD, TVDD の電源立ち上げシーケンスを考慮する必要はありません。電源立ち上げ時に内 部回路が不定になることを避けるためPDN pin = “L”の状態で各電源を立ち上げ、全ての電源が立ち上 がった後、PDN pin = “H”にしてください。 Note 10. min値は、1.6Vまたは DVDD-0.2V のどちらか高い方の値です。 * AK4958EGでは、TVDD=ON, PDN pin = “L”のとき、AVDD, DVDDをON/OFFすることが可能です。 OFF状態からON状態にする場合は、全ての電源(AVDD, DVDD, TVDD)が立ち上がってから、PDN pinを “H”にして下さい。 推奨動作条件 (AK4958ECB) (VSS1=VSS2=0V; Note 3) Parameter Symbol min typ max Unit Power Supplies Analog AVDD 2.8 3.3 3.6 V (Note 10) Digital, Digtal I/O DTVDD 1.6 1.8 2.0 V Note 3. 電圧はすべてグランドピンに対する値です。 Note 11. AVDD, DTVDDの電源立ち上げシーケンスを考慮する必要はありません。電源立ち上げ時に内部回 路が不定になることを避けるためPDN pin = “L”の状態で各電源を立ち上げ、全ての電源が立ち上がっ た後、PDN pin = “H”にしてください。 * AK4958ECBでは、DTVDD=ON, PDN pin = “L”のとき、AVDDをON/OFFすることが可能です。OFF 状態からON状態にする場合は、全ての電源(AVDD, DTVDD)が立ち上がってから、PDN pinを “H” にして下さい。 注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分 ご注意下さい。 MS1558-J-01-PB 2013/10 - 13 - [AK4958] アナログ特性 (Ta=25C; fs=48kHz, BICK=64fs; Signal Frequency=1kHz; 24bit Data; Measurement Bandwidth =20Hz 20kHz; unless otherwise specified; AK4958EG: AVDD = 3.3V, DVDD = TVDD= 1.8V; VSS1=VSS2=VSS3=VSS4=0V, AK4958ECB: AVDD = 3.3V, DTVDD = 1.8V; VSS1=VSS2=0V) min typ max Unit Parameter MIC Amplifier: LIN1, RIN1, LIN2, RIN2 pins Input Resistance 20 30 42 k MGAIN2-0 bits = “000” 0 +1 dB 1 Gain +5 MGAIN2-0 bits = “001” +6 +7 dB MGAIN2-0 bits = “010” +11 +12 +13 dB MGAIN2-0 bits = “011” +14 +15 +16 dB MGAIN2-0 bits = “100” +17 +18 +19 dB MGAIN2-0 bits = “101” +20 +21 +22 dB MGAIN2-0 bits = “110” +24 +25 +26 dB MGAIN2-0 bits = “111” +29 +30 +31 dB MIC Power Supply: MPWR pin MICL bit = “0” 2.2 2.4 2.6 V Output Voltage MICL bit = “1” 1.8 2.0 2.2 V Output Noise Level (A-weighted) dBV 108 Load Resistance 0.5 k Load Capacitance 30 pF PSRR (Sine Wave = 500mVpp, fin =1kHz) 100 dB ADC Analog Input Characteristics: AK4958EG: LIN1/RIN1/LIN2/RIN2 pins ADC (Programmable Filter = OFF) AK4958ECB: LIN1/RIN1 pins ADC (Programmable Filter = OFF) Resolution 24 Bits (Note 13) 0.261 Vpp Input Voltage (Note 12) (Note 14) 1.86 2.07 2.28 Vpp (Note 13) 73 83 dBFS S/(N+D) (1dBFS) (Note 14) 85 dBFS (Note 13) 78 88 dB D-Range (60dBFS, A-weighted) (Note 14) 96 dB (Note 13) 78 88 dB S/N (A-weighted) (Note 14) 96 dB (Note 13) 75 90 dB Interchannel Isolation (Note 14) 100 dB (Note 13) 0 0.5 dB Interchannel Gain Mismatch (Note 14) 0 0.5 dB PSRR (Sine Wave = 500mVpp, fin =1kHz) 80 dB Note 12. Vin = 0.9 x 2.3Vpp (typ) @MGAIN2-0 bits = “000” (0dB) Note 13. MGAIN2-0 bits = “100” (+18dB) Note 14. MGAIN2-0 bits = “000” (0dB) MS1558-J-01-PB 2013/10 - 14 - [AK4958] min typ max Parameter DAC Characteristics: Resolution 24 Stereo Line Output Characteristics: DAC LOUT, ROUT pins, ALC=OFF, DVOL=OVOL =0dB, RL=10k , PMBP bit = “0”, LVCM1-0 bits = “01” LVCM0 bit = “0” 2.26 (0dBFS) LVCM0 bit = “1” 1.00 Output Voltage (Note 15) LVCM0 bit = “0” 1.44 1.60 1.76 (3dBFS) LVCM0 bit = “1” 1.82 2.00 2.22 75 85 S/(N+D) (3dBFS) S/N (A-weighted) 82 92 Interchannel Isolation 85 100 Interchannel Gain Mismatch 0 0.8 Load Resistance 10 Load Capacitance 30 80 PSRR (Sine Wave = 500mVpp, fin =1kHz) Speaker-Amp Characteristics: DAC SPP/SPN pins, ALC=OFF, DVOL=OVOL =0dB, RL=8, BTL Output Voltage (AK4958EG) 3.18 SPKG1-0 bits = “00”, 0.5dBFS (Po=150mW) 3.20 4.00 4.80 SPKG1-0 bits = “01”, 0.5dBFS (Po=250mW) 1.79 SPKG1-0 bits = “10”,0.5dBFS (Po=400mW) S/(N+D) (AK4958EG) 65 SPKG1-0 bits = “00”, 0.5dBFS (Po=150mW) 20 60 SPKG1-0 bits = “01”, 0.5dBFS (Po=250mW) 20 SPKG1-0 bits = “10”, 0.5dBFS (Po=400mW) S/N (AK4958EG) 80 90 SPKG1-0 bits = “01”, 0. 5dBFS (Po=250mW) (A-weighted) Output Voltage (AK4958ECB) 3.18 SPKG1-0 bits = “00”, 0.7dBFS (Po=150mW) 3.20 4.00 4.80 SPKG1-0 bits = “01”, 0.7dBFS (Po=250mW) 1.79 SPKG1-0 bits = “10”, 0.85dBFS (Po=400mW) S/(N+D) (AK4958ECB) 65 SPKG1-0 bits = “00”, 0.7dBFS (Po=150mW) 20 60 SPKG1-0 bits = “01”, 0.7dBFS (Po=250mW) 20 SPKG1-0 bits = “10”, 0.85dBFS (Po=400mW) S/N (AK4958ECB) 80 90 SPKG1-0 bits = “01”, 0.7dBFS (Po=250mW) (A-weighted) Load Resistance 6.8 Load Capacitance 100 PSRR (Sine Wave = 500mVpp, fin = 1kHz) 60 Note 15. Output Voltageは AVDD にトラッキングしません。 MS1558-J-01-PB Unit Bits Vpp Vrms Vpp Vpp dBFS dB dB dB k pF dB Vpp Vpp Vrms dB dB dB dB Vpp Vpp Vrms dB dB dB dB pF dB 2013/10 - 15 - [AK4958] min typ max Unit Parameter BEEP Input: BEEP pin, Internal Resistance Mode (PMBP bit =“1”, BPM bit = “0”, BPVCM bit = “0”, BPLVL3-0 bits = “0000”) Input Resistance 46 66 86 k Maximum Input Voltage (Note 16) 1.54 Vpp Gain LVCM1-0 bits = “00” 0 +1 dB 1 BEEP LOUT LVCM1-0 bits = “01” +2.0 dB LVCM1-0 bits = “10” +2.0 dB LVCM1-0 bits = “11” +4.0 dB BEEP SPP/SPN (Note 17) ALC2 bit = “0”, SPKG1-0 bits = “00” +4.4 +6.4 +8.4 dB ALC2 bit = “0”, SPKG1-0 bits = “01” +8.4 dB ALC2 bit = “0”, SPKG1-0 bits = “10” +11.1 dB ALC2 bit = “0”, SPKG1-0 bits = “11” +13.1 dB ALC2 bit = “1”, SPKG1-0 bits = “00” +8.4 dB ALC2 bit = “1”, SPKG1-0 bits = “01” +10.4 dB ALC2 bit = “1”, SPKG1-0 bits = “10” +13.1 dB ALC2 bit = “1”, SPKG1-0 bits = “11” +15.1 dB BEEP Input: BEEP pin, External Resistance Mode (PMBP bit =“1”, BPM bit = “1”, BPVCM bit = “0”, BPLVL3-0 bits = “0000”), External Input Resistance= 66k Maximum Input Voltage 1.54 Vpp Gain (Note 18) LVCM1-0 bits = “00” 0 +4.5 dB 4.5 BEEP LOUT LVCM1-0 bits = “01” +2.0 dB LVCM1-0 bits = “10” +2.0 dB LVCM1-0 bits = “11” +4.0 dB BEEP SPP/SPN ALC2 bit = “0”, SPKG1-0 bits = “00” +1.9 +6.4 +10.9 dB ALC2 bit = “0”, SPKG1-0 bits = “01” +8.4 dB ALC2 bit = “0”, SPKG1-0 bits = “10” +11.1 dB ALC2 bit = “0”, SPKG1-0 bits = “11” +13.1 dB ALC2 bit = “1”, SPKG1-0 bits = “00” +8.4 dB ALC2 bit = “1”, SPKG1-0 bits = “01” +10.4 dB ALC2 bit = “1”, SPKG1-0 bits = “10” +13.1 dB ALC2 bit = “1”, SPKG1-0 bits = “11” +15.1 dB Note 16. BPVCM bit = “1”の時は、max AVDD Vpp です。但し、BEEP-Amp (BPLVL3-0 bitsで設定)通過後の振 幅が0.5Vpp以上の場合、クリップする可能性があります。 Note 17. 無負荷時の理想ゲインです。8Ωの負荷抵抗を付けると、AK4958EGで約-0.4dB、AK4958ECBで約 -0.2dBされます。 Note 18. ゲインは外部入力抵抗に反比例します。 MS1558-J-01-PB 2013/10 - 16 - [AK4958] Parameter Video Signal Input External Resistor (Note 20) R1 (Figure 3) External Capacitor C1 (Figure 3) Maximum Input Voltage VG1-0 bits = “10”(+12dB) Pull Down Current Video Analog Output (Figure 4) min typ max Unit 0.075 0.02 - 0.047 0.6 0.125 1.6 0.2 - k F Vpp A Output Gain VG0 bit = “0”, 0.5Vpp Input 11.5 12.0 12.5 fin =100kHz dB VG0 bit = “1”, 0.3Vpp Input 16.0 16.5 17.0 Sine wave Input (Note 19) Clamp Level (Note 19) 50 100 mV S/N (Note 21) BW = 100kH 6MHz, 60 67 dB VG1-0 bits = “10”(+12dB) S = 0.35Vpp Input Maximum Output Voltage fin =100kHz (Sine wave) 2.54 Vpp (Note 19) Secondary Harmonic Distortion 430mVpp: 20 ~ 100IRE, VG1-0 bits = “10”(+12dB) Sine Wave Input dB 45 35 fin = 3.58MHz (Flat Field = 100 IRE Burst = 20IRE) Load Resistance 140 150 Load Capacitance C2 (Figure 4) 15 pF C3 (Figure 4) 400 pF PSRR (Note 22) fin = 10kHz 45 dB VG1-0 bits = “10”(+12dB) fin = 100kHz 30 dB LPF for VIN signal : (Note 19) Frequency Response (fin = 100kHz,0.5Vpp, Sine wave Input) , C2 = 15pF, C3 = 400pF +2.0 Response at 6.75MHz 3.0 0.5 dB Response at 27MHz 47 20 Group Delay 15 100 ns |GD3MHzGD6MHz| Note 19. Figure 4. のMesurement point 1 の測定点でのスペックです。0.5Vpp入力はVG1-0 bits = “10”(+12dB)時 の 値 で す 。 入 力 振 幅 は ゲ イ ン に 反 比 例 し ま す 。 S/N, Secondary Harmonic Distortion の 測 定 点は Measurement point 2になります。 Note 20. VIN pin への入力回路がパワーダウンや、入力信号を停止した時などに、0.075 ~ 1.6kの範囲外にな る場合、PMV bit を“0”にして下さい。 Note 21. S/N = 20 log (Output Voltage [Vpp]/Noise Level [Vrms]). Output Voltage = 0.7 [Vpp]. Note 22.測定条件は、AVDD に 500mVpp のSin波を印加し、VOUT にて20IRE, 0IRE, 100IRE になるDC を VIN に印加した場合です。 VIN pin From Video DAC AK4958 C1 R1 Figure 3. External Resistor of Video Signal Input pin Measurement point1 Measurement point 2 75 Ω Video Signal Output R3 75 Ω R2 C2 C3 Figure 4. Load Capacitance C2 and C3 MS1558-J-01-PB 2013/10 - 17 - [AK4958] min typ max Unit Parameter Power Supplies: Power Up (PDN pin = “H”) All Circuit Power-up (Note 23) AVDD 10.5 15 mA DVDD +TVDD 2.8 4.2 mA MIC + ADC (Note 24) AVDD 2.5 mA DVDD +TVDD 0.9 mA DAC + Lineout (Note 25) AVDD 2.2 mA DVDD +TVDD 0.7 mA DAC + SPK-Amp (Note 26) AVDD 3.3 mA DVDD +TVDD 0.7 mA Video Block (Note 27) AVDD 5.3 mA Power Down (PDN pin = “L”) (Note 28) AVDD+DVDD+TVDD 1 5 A Note 23. PLL Master Mode (MCKI =13.5MHz, FS3-0 bits = “1011”)で、PMADL = PMADR = PMDAC = PMPFIL = PMLO = PMSPK = PMPLL = MCKO = PMBP = PMMP = PMMICL= PMMICR = M/S = PMV bits = “1”, SPK-amp No load、LIN/RIN, BEEP pinへの入力信号は無入力、VIN pin への入力信号が黒信号入力、 LOUT/ROUT pin 無出力、SDTI pin は“0”データ入力の場合です。このとき、MPWR pinの出力電流は 0mAです。パスの設定は、BRDAC= ADCPF = PFSDO bits = “1”, PFDAC = “0”, DACS = DACL bits = “1”, BEEPS = BEEPL bits = “0”です。MG2-0 bits = “000”, HPF = LPF = FIL3 = EQ0 = EQ1~5 = ALC1~2 bits = “0”, MONO1-0 bits = “00”, DVOL7-0 bits = “C0H”, SMUTE bit = “0”です。 Note 24. EXT Slave Mode (PMPLL=M/S=MCKO bits = “0”), PMADL = PMADR = PMMICL= PMMICR = bits = “1” LIN/RIN pinへの入力信号は無入力の場合です。パスの設定は、ADCPF = PFSDO bits = “0”です。 Note 25. EXT Slave Mode (PMPLL=M/S=MCKO bits = “0”)、PMDAC= PMLO bits =“1”, SDTI pin は“0”データ入 力、LOUT/ROUT pin 無出力の場合です。パスの設定は、BRDAC =PFDAC bits = “0”, DACL bit = “1”, DACS =BEEPS =BEEPL bits = “0”です。 MONO1-0 bits = “00”, DVOL7-0 bits = “C0H”, SMUTE bit = “0” です。 Note 26. EXT Slave Mode (PMPLL=M/S=MCKO bits = “0”)、PMDAC = PMSPK =SPPSN bits = “1”, SDTI pin は“0” データ入力、SPK-amp No loadの場合です。パスの設定は、PFDAC bit = “0” DACS bit = “1”, DACL =BEEPS =BEEPL bits = “0”です。 MONO1-0 bits = “00”, DVOL7-0 bits = “C0H”, SMUTE bit = “0”です。 Note 27. PMV bit = “1”, 無負荷時でVIN pin への入力信号が黒信号入力の場合です。 Note 28. ディジタル入力ピン(MCKI, LRCK, BICK, SDTI, CSN/SDA, CCLK/SCL, CDTIO/CAD0, I2C pins)を TVDD(AK4958EG), DTVDD(AK4958ECB)またはVSS2にI2C pinをAVDDまたはVSSに固定した時の値 です。 MS1558-J-01-PB 2013/10 - 18 - [AK4958] フィルタ特性 (Ta =25C; fs=48kHz ; AK4958EG: AVDD=2.8 3.6V, DVDD = 1.6 ~ 2.0V, TVDD = 1.6 or (DVDD-0.2) 3.6V, AK4958ECB: AVDD=2.8 3.6V, DTVDD = 1.6 ~ 2.0V) Parameter Symbol min typ max Unit ADC Digital Filter (Decimation LPF): Passband (Note 29) PB 0 18.8 kHz 0.16dB 21.1 kHz 0.66dB 21.7 kHz 1.1dB 24.1 kHz 6.9dB Stopband (Note 29) SB 28.4 kHz Passband Ripple PR dB 0.16 Stopband Attenuation SA 73 dB Group Delay (Note 30) GD 17 1/fs Group Delay Distortion 0 GD s ADC Digital Filter (HPF): HPFC1-0 bits = “00” Frequency Response (Note 29) 3.0dB FR 3.7 Hz 10.9 Hz 0.5dB 23.9 Hz 0.1dB DAC Digital Filter (LPF): Passband (Note 29) PB 0 21.8 kHz 0.05dB 24 kHz 6.0dB Stopband (Note 29) SB 26.2 kHz Passband Ripple PR dB 0.05 Stopband Attenuation SA 54 dB Group Delay (Note 30) GD 22 1/fs DAC Digital Filter (LPF) + SCF: FR dB Frequency Response: 0 20.0kHz 1.0 Note 29. 各振幅特性の周波数は fs (サンプリング周波数)に比例します。 例えば、PB=21.7kHz (@1.1dB)は0.454 x fsです(ADC)。各応答は1kHzを基準にします。 Note 30. ディジタルフィルタによる遅延演算で、ADC部はアナログ信号が入力されてから両チャネルの24ビ ットデータが出力レジスタにセットされるまでの時間です。DAC部は24ビットデータが入力レジス タにセットされてからアナログ信号が出力されるまでの時間です。プログラマブルフィルタ (1次 HPF + 1次LPF + 4-Band Equalizer + ALC + 1-Band Equalizer) を通過するパスを選択した場合の Group Delay はIIR フィルタによる位相変化が無い場合で上記記載の値に対して、録音モードのとき4fs, 再 生モードのとき4fs増加します。 MS1558-J-01-PB 2013/10 - 19 - [AK4958] DC特性 (Ta =25C; fs=48kHz ; AK4958EG: AVDD=2.8 3.6V, DVDD = 1.6 ~ 2.0V, TVDD = 1.6 or (DVDD-0.2) 3.6V, AK4958ECB: AVDD=2.8 3.6V, DTVDD = 1.6 ~ 2.0V) Parameter Symbol min typ max Unit Audio Interface & Serial µP Interface (CDTIO/CAD0, CSN/SDA, CCLK/SCL, I2C, PDN, BICK, LRCK, SDTI, MCKI pins ) High-Level Input Voltage (Except I2C pin, TVDD ≥ 2.2V) VIH 70%TVDD V (Except I2C pin, TVDD < 2.2V) VIH 80%TVDD V (I2C pin) VIH1 70%AVDD V Low-Level Input Voltage (Except I2C pin, TVDD ≥ 2.2V) VIL 30%TVDD V (Except I2C pin, TVDD < 2.2V) VIL 20%TVDD V (I2C pin) VIL1 30%AVDD V Input Leakage Current Iin1 10 A Audio Interface & Serial µP Interface (CDTIO, SDA MCKO, BICK, LRCK, SDTO pins Output) High-Level Output Voltage (Iout = 80A) VOH TVDD0.2 V Low-Level Output Voltage (Except SDA pin : Iout = 80A) VOL1 0.2 V (SDA pin, 2.0V TVDD 3.6V: Iout = 3mA) VOL2 0.4 V (SDA pin, 1.6V TVDD < 2.0V: Iout = 3mA) VOL2 20%TVDD V Digital MIC Interface (DMDAT pin Input ; DMIC bit = “1”) High-Level Input Voltage VIH2 65%AVDD V Low-Level Input Voltage VIL2 35%AVDD V Input Leakage Current Iin2 10 A Digital MIC Interface (DMCLK pin Output ; DMIC bit = “1”) High-Level Output Voltage (Iout=80A) VOH3 AVDD-0.4 V Low-Level Output Voltage (Iout= 80A) VOL3 0.4 V Note 31. AK4958ECBは、TVDDがDTVDDになります。 Note 32. SCL, SDA pinsのプルアップ抵抗の接続先は、TVDD(DTVDD)以上かつ6V以下にしてください。 MS1558-J-01-PB 2013/10 - 20 - [AK4958] スイッチング特性 (Ta =25C; fs=48kHz; CL=20pF; AK4958ECB: AVDD=2.8 3.6V, DVDD = 1.6 ~ 2.0V, TVDD = 1.6 or (DVDD-0.2) 3.6V, AK4958ECB: AVDD=2.8 3.6V, DTVDD = 1.6 ~ 2.0V) Parameter Symbol min typ max Unit PLL Master Mode (PLL Reference Clock = MCKI pin) MCKI Input Timing Frequency PLL3-0 bits = “0100” fCLK 11.2896 MHz PLL3-0 bits = “0110” fCLK 12 MHz PLL3-0 bits = “0111” fCLK 24 MHz PLL3-0 bits = “1100” fCLK 13.5 MHz PLL3-0 bits = “1101” fCLK 27 MHz Pulse Width Low tCLKL 0.4/fCLK s Pulse Width High tCLKH 0.4/fCLK s MCKO Output Timing Frequency PS1-0 bits = “00” fMCK 256fs Hz PS1-0 bits = “01” fMCK 128fs Hz PS1-0 bits = “10” fMCK 64fs Hz PS1-0 bits = “11” (Note 33) fMCK 512fs Hz Duty Cycle dMCK 40 50 60 % LRCK Output Timing Frequency fs Table 6 Hz Duty Cycle Duty 50 % BICK Output Timing Frequency BCKO bit = “0” fBCK 32fs Hz BCKO bit = “1” fBCK 64fs Hz Duty Cycle dBCK 50 % PLL Slave Mode (PLL Reference Clock = MCKI pin) MCKI Input Timing Frequency fCLK 11.2896 27 MHz Pulse Width Low tCLKL 0.4/fCLK s Pulse Width High tCLKH 0.4/fCLK s MCKO Output Timing Frequency PS1-0 bits = “00” fMCK 256fs Hz PS1-0 bits = “01” fMCK 128fs Hz PS1-0 bits = “10” fMCK 64fs Hz PS1-0 bits = “11” (Note 33) fMCK 512fs Hz Duty Cycle dMCK 40 50 60 % LRCK Input Timing Frequency fs Table 6 Hz Duty Duty 45 55 % BICK Input Timing Frequency fBCK 32fs 64fs Hz Pulse Width Low tBCKL 0.4 x tBCK s Pulse Width High tBCKH 0.4 x tBCK s Note 33. MCKO=512fs時はfs=8, 11.025, 12, 16, 32kHzは使用できません。 MS1558-J-01-PB 2013/10 - 21 - [AK4958] Parameter Symbol PLL Slave Mode (PLL Reference Clock = BICK pin) LRCK Input Timing PLL3-0 bits = “0010” fs Frequency PLL3-0 bits = “0011” fs Duty Duty BICK Input Timing Frequency PLL3-0 bits = “0010” fBCK PLL3-0 bits = “0011” fBCK Pulse Width Low tBCKL Pulse Width High tBCKH External Slave Mode MCKI Input Timing Frequency FS1-0 bits = “00” fCLK FS1-0 bits = “01” fCLK FS1-0 bits = “10” or “11” fCLK Pulse Width Low tCLKL Pulse Width High tCLKH LRCK Input Timing Frequency FS1-0 bits = “00” fs FS1-0 bits = “01” fs FS1-0 bits = “10” fs FS1-0 bits = “11” fs Duty Duty BICK Input Timing Frequency fBCK Pulse Width Low tBCKL Pulse Width High tBCKH External Master Mode MCKI Input Timing Frequency 256fs (FS1-0 bits = “00”) fCLK 512fs (FS1-0 bits = “10”) fCLK 512fs (FS1-0 bits = “11”) fCLK 1024fs (FS1-0 bits = “01”) fCLK Pulse Width Low tCLKL Pulse Width High tCLKH LRCK Output Timing Frequency FS1-0 bits = “00” fs FS1-0 bits = “01” fs FS1-0 bits = “10” or “11” fs Duty Cycle Duty BICK Output Timing Frequency BCKO bit = “0” fBCK BCKO bit = “1” fBCK Duty Cycle dBCK MS1558-J-01-PB min typ max Unit 45 fBCK/32 fBCK/64 - 55 Hz Hz % 0.2352 0.4704 0.4/fBCK 0.4/fBCK - 1.536 3.072 - MHz MHz s s 0.4/fCLK 0.4/fCLK 256fs 1024fs 512fs - - Hz Hz Hz s s 7.35 7.35 7.35 7.35 45 - 48 13 24 48 55 kHz kHz kHz kHz % 32fs 130 130 - 64fs - Hz ns ns 1.8816 3.7632 3.7632 7.5264 0.4/fCLK 0.4/fCLK - 12.288 13.312 24.576 13.312 - MHz MHz MHz MHz s s - fCLK/256 fCLK/1024 fCLK/512 50 - kHz kHz kHz % - 32fs 64fs 50 - Hz Hz % 2013/10 - 22 - [AK4958] Parameter Audio Interface Timing Master Mode BICK “” to LRCK Edge (Note 34) LRCK Edge to SDTO (MSB) (Except I2S mode) BICK “” to SDTO SDTI Hold Time SDTI Setup Time Slave Mode LRCK Edge to BICK “” (Note 34) BICK “” to LRCK Edge (Note 34) LRCK Edge to SDTO (MSB) (Except I2S mode) BICK “” to SDTO SDTI Hold Time SDTI Setup Time Control Interface Timing (3-wire Mode) (Note 35) CCLK Period CCLK Pulse Width Low Pulse Width High CDTIO Setup Time CDTIO Hold Time CSN “H” Time CSN Edge to CCLK “” (Note 36) CCLK “” to CSN Edge (Note 36) CCLK “” to CDTIO (at Read Command) CSN “” to CDTIO (Hi-Z) (at Read Command)(Note 38) Control Interface Timing (I2C Bus Mode): SCL Clock Frequency Bus Free Time Between Transmissions Start Condition Hold Time (prior to first clock pulse) Clock Low Time Clock High Time Setup Time for Repeated Start Condition SDA Hold Time from SCL Falling (Note 39) SDA Setup Time from SCL Rising Rise Time of Both SDA and SCL Lines Fall Time of Both SDA and SCL Lines Setup Time for Stop Condition Capacitive Load on Bus Pulse Width of Spike Noise Suppressed by Input Filter Symbol min typ max Unit tMBLR tLRD 40 70 - 40 70 ns ns tBSD tSDH tSDS 70 50 50 - 70 - ns ns ns tLRB tBLR tLRD 50 50 - - 80 ns ns ns tBSD tSDH tSDS 50 50 - 80 - ns ns ns tCCK tCCKL tCCKH tCDS tCDH tCSW tCSS tCSH tDCD tCCZ 200 80 80 40 40 150 50 50 - - 70 70 ns ns ns ns ns ns ns ns ns ns fSCL tBUF tHD:STA tLOW tHIGH tSU:STA tHD:DAT tSU:DAT tR tF tSU:STO Cb tSP 1.3 0.6 1.3 0.6 0.6 0 0.1 0.6 0 - 400 0.3 0.3 400 50 kHz s s s s s s s s s s pF ns Note 34. この規格値はLRCKのエッジとBICKの “”が重ならないように規定しています。 Note 35. 3-wire ModeはAK4958ECBでは対応しておりません。 Note 36. この規格はCSNのエッジとCCLKの “”が重ならないように規定しています。 Note 37. I2C-busはNXP B.V.の商標です。 Note 38. Hi-zとはRL =1k (プルアップは TVDDに対して)時、10% CDTIO pin の電位が変動するまでの時間で す。 Note 39. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。 MS1558-J-01-PB 2013/10 - 23 - [AK4958] Parameter Symbol min typ max Unit Digital Audio Interface Timing; CL=100pF DMCLK Output Timing Period tSCK 1/(64fs) s Rising Time tSRise 10 ns Falling Time tSFall 10 ns Duty Cycle dSCK 40 50 60 % Audio Interface Timing DMDAT Setup Time tDSDS 50 ns DMDAT Hold Time tDSDH 0 ns Power-down & Reset Timing PDN Accept Pulse Width (Note 40) tAPD 200 ns PDN Reject Pulse Width (Note 40) tRPD 50 ns PMADL or PMADR “” to SDTO valid (Note 41) ADRST1-0 bits =“00” tPDV 1059 1/fs ADRST1-0 bits =“01” tPDV 267 1/fs ADRST1-0 bits =“10” tPDV 531 1/fs ADRST1-0 bits =“11” tPDV 135 1/fs VCOM Voltage Rising Time (Note 42) tRVCM 0.6 2.0 ms Note 40. 動作中はPDN pin = “L”パルスでリセットがかかります。200ns以上のPDN pin =“L”パルスでリセット がかかります。50ns以下のPDN pin=“L”パルスではリセットはかかりません。 Note 41. PMADL bit またはPMADR bit を立ち上げてからのLRCKクロックの “”の回数です。 Note 42. アナログ全ブロック(PLLブロック含む)は、VCOM電圧(VCOM pin) が立ち上がってから動作を開始 します。VCOM pin 外付けコンデンサ = 2.2F、REGFIL pin 外付けコンデンサ = 2.2F で、容量バラ つき±50%の場合です。 MS1558-J-01-PB 2013/10 - 24 - [AK4958] ■ タイミング波形 1/fCLK VIH MCKI VIL tCLKH tCLKL 1/fs 50%TVDD LRCK tLRCKH tLRCKL 1/fMCK Duty = tLRCKH x fs x 100 tLRCKL x fs x 100 MCKO 50%TVDD tMCKL dMCK = tMCKL x fMCK x 100 Note 43. MCKO is not available at EXT Master mode. Figure 5. Clock Timing (PLL/EXT Master mode) 50%TVDD LRCK tBLR tBCKL BICK 50%TVDD tDLR tBSD SDTO 50%TVDD tSDS tSDH VIH SDTI VIL Figure 6. Audio Interface Timing (PLL/EXT Master mode) MS1558-J-01-PB 2013/10 - 25 - [AK4958] 1/fCLK VIH MCKI VIL tCLKH tCLKL 1/fs VIH LRCK VIL tLRCKH tLRCKL tBCK Duty = tLRCKH x fs x 100 = tLRCKL x fs x 100 VIH BICK VIL tBCKH tBCKL fMCK MCKO 50%TVDD tMCKL dMCK = tMCKL x fMCK x 100 Figure 7. Clock Timing (PLL Slave mode; PLL Reference Clock = MCKI pin) 1/fCLK VIH MCKI VIL tCLKH tCLKL 1/fs VIH LRCK VIL tLRCKH tLRCKL Duty = tLRCKH x fs x 100 tLRCKL x fs x 100 tBCK VIH BICK VIL tBCKH tBCKL Figure 8. Clock Timing (EXT Slave mode) MS1558-J-01-PB 2013/10 - 26 - [AK4958] VIH LRCK VIL tBLR tLRB VIH BICK VIL tLRD tBSD SDTO 50%TVDD MSB tSDS tSDH VIH SDTI VIL Figure 9. Audio Interface Timing (PLL/EXT Slave mode) VIH CSN VIL tCSH tCSS tCCKL tCCKH VIH CCLK VIL tCCK tCDH tCDS VIH CDTIO R/W A6 A5 VIL Figure 10. WRITE Command Input Timing MS1558-J-01-PB 2013/10 - 27 - [AK4958] tCSW VIH CSN VIL tCSH tCSS VIH CCLK VIL VIH CDTIO D2 D1 D0 VIL Figure 11. WRITE Data Input Timing VIH CSN VIL VIH CCLK Clock, H or L tCCZ tDCD CDTIO D3 VIL D2 D1 D0 Hi-Z 50% TVDD Figure 12. Read Data Output Timing MS1558-J-01-PB 2013/10 - 28 - [AK4958] VIH SDA VIL tBUF tLOW tHIGH tR tF tSP VIH SCL VIL tHD:STA Stop tHD:DAT tSU:DAT tSU:STA Start tSU:STO Start Stop Figure 13. I2C Bus Mode Timing tSCK 65%AVDD DMCLK 50%AVDD 35%AVDD tSCKL tSRise tSFall dSCK = 100 x tSCKL / tSCK Figure 14. DMCLK Clock Timing 65%AVDD DMCLK 35%AVDD tDSDS tDSDH VIH2 DMDAT VIL2 Figure 15. Audio Interface Timing (DCLKP bit = “1”) 65%AVDD DMCLK 35%AVDD tDSDS tDSDH VIH2 DMDAT VIL2 Figure 16. Audio Interface Timing (DCLKP bit = “0”) MS1558-J-01-PB 2013/10 - 29 - [AK4958] PMADL/R bit or PMDML/R bit tPDV SDTO 50%TVDD Figure 17. Power Down & Reset Timing 1 tAPD tRPD PDN VIL Figure 18. Power Down & Reset Timing 2 PMVCM bit tRVCM 1.15V VCOM pin Figure 19. VCOM Rising Timing MS1558-J-01-PB 2013/10 - 30 - [AK4958] パッケージ (AK4958EG) 32pin BGA (Unit: mm) Top View Bottom View A 3.50.1 0.5 B 6 0.5 5 3.50.1 4 3 2 1 1 F A E D C B C 0.08 0.15 M C A B 0. 870.13 0.210.05 32 x (0.27~0.37) A C ■ 材質・メッキ仕様 パッケージ材質: エポキシ系樹脂、ハロゲン(臭素、塩素)フリー 半田ボール材質: SnAgCuNi (LF35) MS1558-J-01-PB 2013/10 - 31 - [AK4958] パッケージ (AK4958ECB) 25pin CSP (Unit: mm) 25 -0.260 0.03 Top View 0.15 M C 0.05 M C A B A (0.040) 1 E A D C B A (0.279) 0.4 2.158 0.03 0.585±0.059 0.385±0.025 0.4 1 0.282 2 3 2.164 0.03 4 5 B 0.075 C 0.20 0.030 C ■ 材質・メッキ仕様 パッケージ材質: ポリイミド系樹脂、ハロゲン(臭素、塩素) フリー 半田ボール材質: SnAgCu MS1558-J-01-PB 2013/10 - 32 - [AK4958] マーキング(AK4958EG) 4958 XXXX A1 XXXX: Date code (4 digit) Pin #A1 indication マーキング(AK4958ECB) 4958 XXXX A1 XXXX: Date code (4 digit) Pin #A1 indication MS1558-J-01-PB 2013/10 - 33 - [AK4958] 改訂履歴 Date (Y/M/D) 13/09/13 13/10/25 Revision 00 01 Reason 初版 誤記訂正 Page Contents 31 パッケージ寸法訂正 (AK4958EG) Stand off: 0.16±0.5 → 0.21±0.05 Total thickness: Max 1 → 0.87±0.13 MS1558-J-01-PB 2013/10 - 34 - [AK4958] 重要な注意事項 0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様につきま しては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を検討の際 には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業担 当にご確認ください。 1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際して弊 社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありま せん。お客様の機器設計において当該情報を使用される場合は、お客様の責任において行って頂 くとともに、当該情報の使用に起因してお客様または第三者に生じた損害に対し、弊社はその責 任を負うものではありません。 2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用機器、 各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、生命、身体、 財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求される用途 に使用されることを意図しておらず、保証もされていません。そのため、別途弊社より書面で許 諾された場合を除き、これらの用途に本製品を使用しないでください。万が一、これらの用途に 本製品を使用された場合、弊社は、当該使用から生ずる損害等の責任を一切負うものではありま せん。 3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場合が あります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産等が侵害 されることのないよう、お客様の責任において、本製品を搭載されるお客様の製品に必要な安全設 計を行うことをお願いします。 4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいは その他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出または非居 住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関連法令を遵守し、 必要な手続を行ってください。本製品および本書記載の技術情報を国内外の法令および規則によ り製造、使用、販売を禁止されている機器・システムに使用しないでください。 5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せくださ い。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環 境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客様がかかる法 令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いかねます。 6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じた場 合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。 7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを禁じ ます。 旭化成エレクトロニクス製品のご検討ありがとうございます。 より詳しい資料を用意しておりますので、お手数ですが弊社営業担 当、あるいは弊社特約店営業担当までお申し付けください。 MS1558-J-01-PB 2013/10 - 35 -