[ASAHI KASEI]
[AK7730A]
AK7730A
24bit 2ch ADC 内蔵ｵｰﾃﾞｨｵDSP
１．概
要
AK7730Aは24ﾋﾞｯﾄのｽﾃﾚｵADCを内蔵したｵｰﾃﾞｨｵ用ﾃﾞｨｼﾞﾀﾙｼｸﾞﾅﾙﾌﾟﾛｾｯｻです。内蔵のADCは8kHz〜96kHzまでの
広いｻﾝﾌﾟﾘﾝｸﾞ周波数に対応しﾀﾞｲﾅﾐｯｸﾚﾝｼﾞも97dB(48kHz)と高性能です。また72kbの遅延ﾃﾞｰﾀ用のRAMを内蔵
していますのでﾎｰﾙｼﾐｭﾚｰｼｮﾝなどのｱﾌﾟﾘｹｰｼｮﾝにも対応できます。AK7730AのDSP部は8〜192kHzの各ｻﾝﾌﾟﾘﾝｸﾞ
周波数に対応し,1ｻﾝﾌﾟﾘﾝｸﾞ間にそれぞれ4608ｽﾃｯﾌﾟ（8kHz）,768ｽﾃｯﾌﾟ(48kHz),192ｽﾃｯﾌﾟ(192kHz)までのﾌﾟﾛｸﾞ
ﾗﾑ実行が可能です。 AK7730AはRAMﾍﾞｰｽのDSPなのでｻﾗｳﾝﾄﾞ,ﾎﾞﾘｭｰﾑｺﾝﾄﾛｰﾙ,ﾊﾟﾗﾒﾄﾘｯｸｲｺﾗｲｻﾞなどの音場制御を
要望に合わせてﾌﾟﾛｸﾞﾗﾐﾝｸﾞすることができます。AK7730とピンコンパチブルです。
また,AK7730A は48pin LQFPの小さなﾊﾟｯｹｰｼﾞを採用しているので省ｽﾍﾟｰｽが必要なｶｰｵｰﾃﾞｨｵ等の音場制御用に最適です。
２．特
徴
DSP:
-
ﾃﾞｰﾀ幅:
最速ﾏｼﾝｻｲｸﾙ:
乗算器:
除算器:
ＡＬＵ:
シフト:
-
ﾌﾟﾛｸﾞﾗﾑ RAM:
係数 RAM:
ﾃﾞｰﾀ RAM:
オフセットRAM:
遅延用内蔵RAM:
24-bit (Data RAM)
27ns (768fs, fs=48kHz)
24 x 16 →
40-bit
24 / 24 →
16-bit または 24-bit
34bit算術演算（ｵｰﾊﾞｰﾌﾛｰﾏｰｼﾞﾝ4bit）24bit 算術・論理演算
1.2.3.4.6.8.15bit 左シフト
1.2.3.4.8.15bit右シフト…他は間接シフト機能で対応
768 x 32-bit
1024 x 16-bit
256 x 24-bit
48 x 13bit
72kbit
( 6144 x 12 bit / 3072 x 24 bit / 1024 x 24 bit + 4096 x 12bit )
8kHz 〜 192kHz
ｻﾝﾌﾟﾘﾝｸﾞ周波数:
ﾏｲｺﾝ･ｲﾝﾀﾌｪｰｽ用ｼﾘｱﾙﾎﾟｰﾄ
ﾏｽﾀｸﾛｯｸ: 768fs@48kHz, 192fs@192kHz (PLLにより内部で256fs,384fsから生成)
ﾏｽﾀ/ｽﾚｰﾌﾞ 動作
ﾃﾞｼﾞﾀﾙ信号入力ﾎﾟｰﾄ( 6(8)ch ) : 16/20/24-bit, 出力ﾎﾟｰﾄ( 8ch ) : 24-bit
ADC: 2 ﾁｬﾝﾈﾙ
- 24-bit 64 x Over-sampling delta sigma
- ｻﾝﾌﾟﾘﾝｸﾞ周波数:
8kHz 〜 96kHz
- DR
:
97dBA（fs=48kHzで差動入力使用の場合）
- S/N
:
98dBA（fs=48kHzで差動入力使用の場合）
- S/(N+D) :
92dB （fs=48kHzで差動入力使用の場合）
- Digital HPF (fc = 1Hz)
その他
-
EEPROMﾌﾞｰﾄｱｯﾌﾟ機能（2種類のﾌﾟﾛｸﾞﾗﾑからの選択可）
外部条件ｼﾞｬﾝﾌﾟﾋﾟﾝ
最大3
CRCｴﾗｰﾁｪｯｸ機能付きﾃﾞｰﾀ転送
ｽﾚｰﾌﾞﾓｰﾄﾞ時LRCLK,BITCLK入出力別ﾋﾟﾝ設定
電源電圧:
+3.3V ±0.3V
動作温度範囲:
-40°C~85°C
ﾊﾟｯｹｰｼﾞ :
48pin LQFP(0.5mm pitch)
[MS0302-J-00]
-1-
2004/05
[ASAHI KASEI]
[AK7730A]
３．ブロック図
１）EESEL=”L”
AINL+
AINLAINR+
AINR-
AINL+
AINL-
VREFH
VREFH
VREFL
VREFL
VCOM
VCOM
SWIA,SWQ4〜SWQ1,SWQA,SWJX3〜SWJX1
ADC
・コントロールレジスタによって設定します
AINR+
・スイッチの位置は初期値を表しています
AINR-
SDATA
SWQA
SWQ4
SDOUT4
JX0/SDIN4A
SWQ3
SDIN3/JX1
SDOUT3
SWQ2
SDIN2/JX2
SDOUT2
SWQ1
SDIN1
SDOUT1
SWIA
DSP
SDIN4
SDOUT4
SDIN3
SDOUT3
SDIN2
SDOUT2
SDIN1
SDOUT1
SWJX0
JX0
SWJX1
RQ
RQ
SCLK
SCLK
SI
SI
SO
SO
JX1
SWJX2
JX2
*RDY
RDY
*DRDY
DRDY
EESI
EEST
EECS
EESEL
INIT_RESET
S_RESET
BITCLK_O
XTO
BITCLK_I
XTI
XTO
LRCLK_O
XTI
EEPIF
EECK
LRCLK_I
CKS0
SMODE
CKS1
CKS0
CONTROLLER
CS
CKS1
PLL&DRIVER
CLKO2
LFLT
CLKO1
LFLT
EESO
EEAD
S_RESET
*BITCLK_O
INIT_RESET
Ｃ=”Ｌ” : A? Q
*BITCLK_I
*LRCLK_O
*LRCLK_I
SMODE
Ｑ
* CS
C
A
B
CLKO1
注）
*CLKO2
EESEL
*pin : EESEL=”L”で決まる共用 pin
pin1/pin2 : 太文字は初期状態時に設定される共用pin
このブロック図は、AK7730Aを簡略的に示したもので、回路図を表しているわけではありません。
[MS0302-J-00]
-2-
2004/05
[ASAHI KASEI]
[AK7730A]
2）EESEL=”H”
AINL+
AINLAINR+
AINR-
AINL+
AINL-
VREFH
VREFH
VREFL
VREFL
VCOM
VCOM
SWIA,SWQ4〜SWQ1,SWQA,SWJX3〜SWJX0,SWEE
ADC
・コントロールレジスタによって設定します
AINR+
・スイッチの位置は初期値を表しています
AINR-
SDATA
SWQA
SWQ4
SDOUT4
JX0/SDIN4A
SWQ3
SDIN3/JX1
SDOUT3
SWQ2
SDIN2/JX2
SDOUT2
SWQ1
SDIN1
SDOUT1
SWIA
SDIN4
DSP
SDOUT4
SDIN3
SDOUT3
SDIN2
SDOUT2
SDIN1
SDOUT1
SWJX0
JX0
SWJX1
RQ
RQ
SCLK
SCLK
SI
SI
SO
SO
JX1
SWJX2
JX2
RDY
RDY/EESI
DRDY
BITCLK
LRCLK
SMODE
XTO
CLKO2
XTI
XTO
CLKO1
CKS0
XTI
EESI
EECK
EEST
CKS1
CKS0
EEPIF
EESEL
CKS1
PLL & DIVIDER CONTROLLER
INIT_RESET
LFLT
S_RESET
LFLT
DRDY/EECK
EECS
* EECS
EESO
*EESO
EEADR
*EEADR
EESEL
S_RESET
*BITCLK
*LRCLK
INIT_RESET
Ｃ=”Ｌ” : A? Q
Q
SMODE
C
A
B
CLKO2/EEST
注）
CLKO1
SWEE
*pin : EESEL=”H”で決まる共用pin
pin1/pin2 : 太文字は初期状態時に設定される共用pin
このブロック図は、AK7730Aを簡略的に示したもので、回路図を表しているわけではありません。
[MS0302-J-00]
-3-
2004/05
[ASAHI KASEI]
□
[AK7730A]
AK7730A DSP部ブロック図
CP0,CP1
DP0,DP1
DP0,DP1
DRAM
DLRAM
6kw×12bit or 3kw×24bit
4kw×12bit & 1kw×24bit
CRAM
256w×24bit
1024w×16bit
OFRAM
48w×13bit
CMP（圧縮・伸長）
CBUS(16bit)
DBUS(24bit)
MPX16
Micon I/F
MPX24
Control
Serial I/F
DEC
Y
X
PRAM
Multiply
768w × 32bit
16bit × 24bit → 40bit
PC
Stack : 1level
24bit
40bit
TMP 8 × 24bit
DBUS
MUL
PTMP(LIFO) 6×24bit
SHIFT
34bit
2×24/20/16bit
from ADC or
SDIN4A
2×24/20/16bit
SDIN3
2×24/20/16bit
SDIN2
2×24/20/16bit
SDIN1
2 × 24bit
SDOUT4
24bit
2 × 24bit
SDOUT3
Over Flow Data
Generator
2 × 24bit
SDOUT2
2 × 24bit
SDOUT1
34bit
B
A
ALU
34bit
Overflow Margin: 4bit
DR0 ∼ 3
Division
Peak Detector
24÷24→24or16
[MS0302-J-00]
-4-
2004/05
[ASAHI KASEI]
[AK7730A]
４．入出力端子説明
AINL-
AINR+
AINR-
AVSS
VREFL
VCOM
VREFH
AVDD
AVDD
AVSS
LFLT
４６
４５
４４
４３
４２
４１
４０
３９
３８
３７
JX0/SDIN4A
４７
１
AINL+
EESEL
４８
（１）ピン配置図
７
(TOP VIEW)
３０
SO
DVSS
８
２９
SMODE
DVDD
９
２８
DVDD
SDOUT4
１０
２７
DVSS
SDOUT3
１１
２６
XTI
SDOUT2
１２
２５
XTO
BITCLK̲O/BITCLK
２４
SI
CLKO2/EEST
３１
２３
48pin LQFP
CLKO1
６
２２
CKS1
BVSS
DVSS
SCLK
２１
３２
DVDD
５
２０
SDIN1
CS /EESO
RQ
１９
３３
DRDY/EECK
４
１８
SDIN2/JX2
１７
S̲RESET
LRCLK̲O/ EECS
RDY/EESI
３４
１６
３
１５
SDIN3/JX1
LRCLK̲I/LRCLK
INIT̲RESET
１４
３５
BITCLK̲I/EEADR
２
１３
CKS0
SDOUT1
３６
注） ***は、内部でプルダウンされているピンです。***：ピン名
[MS0302-J-00]
-5-
2004/05
[ASAHI KASEI]
[AK7730A]
(2)ピン機能
ﾋﾟﾝNo.
1
ピン名称
EESEL
2
JX0/SDIN4A
3
SDIN3/JX1
4
SDIN2/JX2
5
SDIN1
6
CKS1
7
BVSS
8
9
10
DVSS
DVDD
SDOUT4
11
SDOUT3
12
SDOUT2
13
SDOUT1
[MS0302-J-00]
I/O
機
能
分 類
I コントロールモード選択ピン（内部プルダウン付）
コントロール
EESEL=”L” : 一般に使用するモードです。
EESEL=”H” : 弊社EEPROM AK6510C,AK6512Cを用いて、
プログラムをダウンロードすることが可能になります。
・EESELピンは、”L”,”H”どちらかに固定して使用します。
I 外部条件ピン／DSPシリアルデータ入力ピン（内部プルダウン付） ディジタル部
・通常は、外部条件ジャンプピンJX0として使用します。
条件入力／シリアル
・コントロールレジスタ設定(SWA,SWJX0)でDSPのSDIN4
データ入力
ポート（通常はADCのシリアル出力と接続）に入力することが可能と
なります。前詰め24bit／後詰め24bit,20bit,16bitに対応しています。
I DSPシリアルデータ入力ピン／外部条件ピン（内部プルダウン付） ディジタル部
・前詰め24bit／後詰め24bit,20bit,16bitに対応しています。
シリアルデータ入力
・コントロールレジスタ設定(SWJX1)で外部条件ジャンプピンJX1とし／条件入力
て使用することが可能になります。
I DSPシリアルデータ入力ピン／外部条件ピン（内部プルダウン付）
・前詰め24bit／後詰め24bit,20bit,16bitに対応しています。
・コントロールレジスタ設定(SWJX2)で外部条件ジャンプピンJX2とし
て使用することが可能になります。
I DSPシリアルデータ入力ピン（内部プルダウン付）
ディジタル部
前詰め24bit／後詰め24bit,20bit,16bitに対応しています。
シリアルデータ入力
I マスタークロック(XTI)選択ピン（内部プルダウン付）
コントロール
通常は、オープンもしくはDVSSに接続します。
- グランドピン（シリコン基板電位）
アナログ電源
AVSSと接続します。
- ディジタル部グランドピン
ディジタル電源
ディジタル部電源ピン 3.3V(typ)
O DSPシリアルデータ出力ピン
ディジタル部
・前詰め24bitﾃﾞｰﾀが出力されます。
シリアルデータ出力
・コントロールレジスタ設定(SWQA,SWQ4)で、SDIN4Aもしくは
ADCのﾃﾞｰﾀを出力することが可能です。
O DSPシリアルデータ出力ピン
・前詰め24bitﾃﾞｰﾀが出力されます。
・コントロールレジスタ設定(SWQ3)で、SDIN3のデータを出力する
ことが可能です。
O DSPシリアルデータ出力ピン
・前詰め24bitﾃﾞｰﾀが出力されます。
・コントロールレジスタ設定(SWQ2)で、SDIN2のデータを出力する
ことが可能です。
O DSPシリアルデータ出力ピン
・前詰め24bitﾃﾞｰﾀが出力されます。
・コントロールレジスタ設定(SWQ1)で、SDIN1のデータを出力する
ことが可能です。
-6-
2004/05
[ASAHI KASEI]
ﾋﾟﾝNo.
14
15
[AK7730A]
I/O
ピン名称
機
能
分 類
I シリアルビットクロック入力ピン
BITCLK_I
システムクロック
(EESEL=”L”)
スレーブモード時(SMODE=”L”)は、64fsクロックを入力します。
（48fsクロックも入力可能です。）
マスターモード(SMODE=”H”)のみ使用する場合は、DVSSに接続してく
ださい。
EEADR
(EESEL=”H”)
I
EEPアドレス選択ピン
AK6510C: EEADR=”L”で使用します。
AK6512C: EEADR=”L” アドレス0000hから読み出します。
EEADR=”H” アドレス1000hから読み出します。
LRCLK_I
(EESEL=”L”)
I
LRチャネル選択入力ピン
システムクロック
スレーブモード時(SMODE=”L”)は、1fsクロックを入力します。
マスターモード(SMODE=”H”)のみ使用する場合は、DVSSに接続してく
ださい。
I/O LRチャネル選択入出力ピン
LRCLK
(EESEL=”H”)
スレーブモード時(SMODE=”L”)は、1fsクロックを入力します。
マスターモード時(SMODE=”H”)は、1fsクロックが出力されます。
16
17
BITCLK_O
(EESEL=”L”)
(EESEL=”H”)
19
システムクロック
O シリアルビットクロック出力ピン
システムクロック
マスターモード時(SMODE=”H”)は、64fsクロックを出力します。スレ
ーブモード時(SMODE=”L”)は、BITCLK_Iのクロックを出力します。
I/O シリアルビットクロック入出力ピン
BITCLK
システムクロック
(EESEL=”H”)
スレーブモード時(SMODE=”L”)は、64fsクロックを入力します。
（48fsクロックも入力可能です。）
マスターモード時(SMODE=”H”)は、64fsクロックが出力されます。
O LRチャネル選択出力ピン
LRCLK_O
システムクロック
(EESEL=”L”)
マスターモード時(SMODE=”H”)は、LRクロックが出力されます。スレ
ーブモード時(SMODE=”L”)は、LRCLK_Iのクロックを出力します。
EECS
18
EEP
O EEPROMチップセレクト出力ピン
EEP
AK6510C/12Cの CS に接続します。
RDY
(EESEL=”L”)
O マイコンインタフェース用データ書込みレディピン
RDY/EESI
(EESEL=”H”)
O マイコンインタフェース用データ書込みレディピン／
EEP/マイコン
EEPROMシリアルデータ出力ピン
AK6510C/12CのSIに接続します。EEPROMからのﾃﾞｰﾀ取り込みが終了
（EESTが”L”から”H”に変化）すると、RDYピンに自動的に切り替わり
ます。
DRDY
(EESEL=”L”)
O マイコンインタフェース用出力データレディピン
DRDY/EECK
(EESEL=”H”)
O マイコンインタフェース用データ書込みレディピン／
EEP/マイコン
EEPROMシリアルデータ出力ピン
AK6510C/12CのSCKに接続します。EEPROMからのﾃﾞｰﾀ取り込みが終
了（EESTが”L”から”H”に変化）すると、DRDYピンに自動的に切り替
わります。
[MS0302-J-00]
マイコン
CS =”H”でHi-Zになります。
マイコン
CS =”H”でHi-Zになります。
-7-
2004/05
[ASAHI KASEI]
ﾋﾟﾝNo.
20
[AK7730A]
ピン名称
CS
(EESEL=”L”)
I/O
機
能
分 類
I マイコンインタフェース用チップセレクトピン（内部プルダウン付） マイコン
通常は、オープンもしくはDVSSに接続してください。
CS =”H”にすると、SIピンのﾃﾞｰﾀは取り込まれず、SO,RDY.DRDYピ
ンはHi-Zになります。
EESEL=”H”の時は、この機能はありません。
EESO
(EESEL=”H”)
21
22
23
DVDD
DVSS
CLKO1
24
CLKO2
(EESEL=”L”)
EEST
(EESEL=”H”)
25
XTO
26
XTI
27
28
29
DVSS
DVDD
SMODE
30
31
SO
SI
32
SCLK
33
RQ
I EEPROMシリアルデータ入力ピン（内部プルダウン付）
AK6510C/12CのSOに接続します。
EEP
- ディジタル部電源ピン 3.3V (typ)
- ディジタル部グランドピン 0V
O クロック出力ピン
コントロールレジスタで設定します。
O クロック出力ピン
コントロールレジスタで設定します。
ディジタル電源
クロック出力
クロック出力
O EEPROM書込みステータスピン
EEP
EEPROMからのﾃﾞｰﾀの取り込みが終了すると、EESTは”L”から
”H”に変化します。これによって、マイコンインタフェースの入力が可
能となります。
O 水晶振動子出力ピン
システムクロック
水晶振動子を使用する場合、水晶振動子をXTIピンとこのXTOピンに接
続します。外部クロックを使用する場合はこのピンをオープンにしてく
ださい。
I マスタークロック入力ピン
水晶振動子を使用する場合は、水晶振動子をこのXTIピンとXTO
ピンに接続します。水晶振動子を使用しない場合は、外部クロックをこ
のXTIピンに入力します。
- ディジタル部グランドピン 0V
ディジタル電源
- ディジタル部電源ピン 3.3V (typ)
I スレーブ・マスターモード選択ピン
コントロール
SMODE=”L”：スレーブモード
SMODE=”H”：マスターモード
O マイコンインターフェース用シリアルデータ出力ピン
マイコン
I マイコンインターフェース用シリアルデータ入力・シリアルデータ
出力制御ピン
ﾃﾞｰﾀを入力もしくはシリアルデータの出力制御ピンとして使用しない
場合は、SI=”L”にしてください。
I マイコンインターフェース用シリアルデータクロックピン
クロックを入力しない時は、SCLK=”H”にしてください。
I マイコンインターフェース用リクエストピン
RQ =”L”の時マイコンとのインタフェースが可能です。
ただし、RUN中読み出しは、 RQ =”H”で行います。
マイコンとのインタフェースを行わないときには、 RQ =”H”にして
34
S_RESET
35
INIT_RESET
36
CKS0
[MS0302-J-00]
ください。
I システムリセットピン
リセット
I イニシャルリセットピン（初期化用）
AK7730Aを初期化するのに使用します。また、CKS1,CKS0ピンの設定
を変更する場合,XTIの入力周波数を変更する場合にも用います。
I マスタークロック(XTI)選択ピン（内部プルダウン付）
コントロール
-8-
2004/05
[ASAHI KASEI]
[AK7730A]
ﾋﾟﾝNo.
37
ピン名称
LFLT
38
39
40
41
AVSS
AVDD
AVDD
VREFH
42
VCOM
43
VREFL
44
45
46
47
48
AVSS
AINRAINR+
AINLAINL+
I/O
機
能
分 類
- PLL用RC接続端子
アナログ部
RCを直列に接続します。R=5.6kΩ,C=6.8nF
（PLLをまったく使用しない場合は、AVSSに接続してください。）
- アナログ部グランドピン 0V（シリコン基板電位）
- アナログ部電源ピン 3.3V (typ)
- アナログ部電源ピン 3.3V (typ)
I アナログ部基準電圧入力ピン
通常AVDDと接続し､0.1µFと10µFのコンデンサをAVSSとの間に接続し
ます｡
O アナログ部コモン電圧出力ピン
0.1µFのコンデンサをAVSSとの間に接続します。
外部回路には使用しないで下さい。
I アナログ部基準電圧入力ピン
通常AVSSに接続します｡
- アナログ部グランドピン 0V（シリコン基板電位）
I ADC Rchアナログ反転入力ピン
I ADC Rchアナログ非反転入力ピン
I ADC Lchアナログ反転入力ピン
I ADC Lch アナログ非反転入力ピン
注）ディジタル入力ピンは、オープンにしないで下さい。
ただし、プルダウンピンとマスターモード時のBITCLK_I,LRCLK_I(EESEL=”L”)を除きます。
（プルダウンピンは使用しない場合、オープンもしくはDVSSに接続してください。）
CLKO2
CD等
(Master機器)
XTI
LRCLK_I
BITCLK_I
Clk Gen.
SMODE
LRCLK_O
BITCLK_O
DAC等
(Slave機器)
CLKO1
AK7730A
図1 外部機器との接続
[MS0302-J-00]
-9-
2004/05
[ASAHI KASEI]
[AK7730A]
５．絶対最大定格
（AVSS,BVSS,DVSS=0V：すべての電圧はｸﾞﾗﾝﾄﾞに対する値です。）
min
項 目
記号
電源電圧
Analog(AVDD)
Digital(DVDD)
|AVSS(BVSS) – DVSS|
入力電流(除：電源ﾋﾟﾝ)
ｱﾅﾛｸﾞ入力電圧
AINL+,AINL-,AINR+,AINR-,
注1
ﾃﾞｼﾞﾀﾙ入力電圧
動作周囲温度
保存温度
max
単位
VA
VD
ΔGND
IIN
-0.3
-0.3
4.6
4.6
0.3
V
V
V
−
±10
mA
VINA
-0.3
VA+0.3
V
VIND
Ta
Tstg
-0.3
-40
-65
VA+0.3
85
150
V
℃
℃
注１：AVSS,BVSSとDVSSは、同電位にして下さい。
注意：これらの限界以上での動作は素子の永久破壊を引き起こす可能性があります。
この極限状態では通常動作は保証されません。
６．推奨動作条件
電源電圧
（AVSS,BVSS,DVSS=0V：全ての電圧はｸﾞﾗﾝﾄﾞに対する値です。）
min
typ
max
項 目
記号
電源電圧
AVDD
DVDD
VA
VD
基準電圧（ＶＲＥＦ）
VREFH 注１）
VREFL 注２）
注１）
注２）
注意
3.3
3.3
3.0
3.0
3.6
3.6
VA
0.0
VRH
VRL
単位
V
V
V
V
VREFHは通常AVDDに接続します。
VREFLは通常AVSSに接続します。
アナログ入力電圧は<VREFH-VREFL>間の電圧値に比例します。
[MS0302-J-00]
- 10 -
2004/05
[ASAHI KASEI]
[AK7730A]
７．電気的特性
（１）アナログ特性
特記なき場合はTa=25℃; AVDD,DVDD=3.3V; VREFH=AVDD,VREFL=AVSS;
BITCLK=64fs ;信号周波数1kHz; 測定周波数=20Hz〜20kHz @48kHz, 20Hz~40kHz @96kHz;
ADC全差動入力; CLKO出力=18.432MHz; XTI=18.432MHz, SMODE=”H”
min
typ
パラメータ
ＡＤＣ部
分解能
ダイナミック特性
82
92
S/(N+D)
fs = 48kHz (-1dBFS)
(注１)
88
fs = 96kHz (-1dBFS)
90
97
ﾀﾞｲﾅﾐｯｸﾚﾝｼﾞ fs = 48kHz (Aﾌｨﾙﾀ)
(注２)
93
fs = 96kHz
90
98
S/N
fs = 48kHz (Aﾌｨﾙﾀ)
93
fs = 98kHz
90
105
ﾁｬﾝﾈﾙ間ｱｲｿﾚｰｼｮﾝ
(f=1kHz)
ＤＣ精度
0.1
ﾁｬﾝﾈﾙ間ｹﾞｲﾝﾐｽﾏｯﾁ
50
ｹﾞｲﾝﾄﾞﾘﾌﾄ
アナログ入力
入力電圧
(注３)
±1.22
±1.32
95
入力ｲﾝﾋﾟｰﾀﾞﾝｽ
(fs=48kHz)（注４）
max
24
単位
Bits
dB
dB
dB
dB
dB
dB
dB
0.3
dB
ppm/℃
±1.42
Vp-p
kΩ
注１．ｼﾝｸﾞﾙｴﾝﾄﾞ入力の場合、特性は悪くなります。
注２．-60dBFSの信号を入力したときのS/(N+D)です。
注３．アナログ入力電圧(△AIN=(AIN+)-(AIN-))のフルスケールは、(±FS=±(VREFH-VREFL)×0.4)です。
注４．fsに反比例します。
（２）ＤＣ特性
(VDD=AVDD=DVDD=3.0〜3.6V,Ta=25℃)
パラメータ
ハイレベル入力電圧
ローレベル入力電圧
ハイレベル出力電圧 Iout=-100μA
ローレベル出力電圧 Iout=100μA
入力リーク電流
注1)
入力リーク電流 ﾌﾟﾙﾀﾞｳﾝﾋﾟﾝ
注2)
入力リーク電流 XTIﾋﾟﾝ
記号
VIH
VIL
VOH
VOL
min
80%VDD
typ
max
20%VDD
VDD-0.5
0.5
±10
Iin
Iid
Iix
30
50
単位
V
V
V
V
μA
μA
μA
注１．ﾌﾟﾙﾀﾞｳﾝﾋﾟﾝ,XTIﾋﾟﾝを除きます｡
注２．ﾌﾟﾙﾀﾞｳﾝﾋﾟﾝは次の通りです｡ 1,2,3,4,5,6,20,36pin
入出力レベルを本文中では、ローレベルでは Ｌ もしくは０、ハイレベルでは Ｈ もしくは１と表記します。
基本的には、レジスタなどのバス（シリアル，パラレル）的な記述には０、１表記を用いています。
[MS0302-J-00]
- 11 -
2004/05
[ASAHI KASEI]
[AK7730A]
（３）消費電流
AVDD=DVDD=3.0〜3.6V(typ=3.3V時,max=3.6V),Ta=25℃;ﾏｽﾀｸﾛｯｸ(XTI)=18.432MHz=384fs[fs=48kHz],
PLL動作時;
電源
min
typ
max
パラメータ
電源電流
注1)
1)標準速
a) AVDD
b) DVDD
c) total(a+b)
2)倍速
a) AVDD
b) DVDD
c) total(a+b)
3)4倍速
a) AVDD
b) DVDD
c) total(a+b)
4) 1)2)3) max
a) AVDD
b) DVDD
c) total(a+b)
5) INIT_RESET ="L"時（参考値）
消費電力
1)標準速
a) AVDD
b) DVDD
c) total(a+b)
2)倍速
a) AVDD
b) DVDD
c) total(a+b)
3)4倍速
a) AVDD
b) DVDD
c) total(a+b)
4) 1)2)3) max
a) AVDD
b) DVDD
c) total(a+b)
5) INIT_RESET ="L"時（参考値）
単位
15
50
65
mA
mA
mA
16
55
71
mA
mA
mA
4
55
59
mA
mA
mA
注2)
4
mA
mA
mA
mA
50
165
215
mW
mW
mW
53
182
235
mW
mW
mW
13
182
195
mW
mW
mW
23
77
100
注3)
注1)
注2)
83
277
360
13
注3)
mW
mW
mW
mW
注１．DVDDの値は使用周波数およびDSPプログラム内容によって変化します。
注２．max値は、倍速時の値とします。
注３．水晶振動子使用時の値を示しています。イニシャルリセット時は、水晶発振部に流れる電流が主になるため、
水晶振動子および外付け回路の違いにより多少異なります。（参考値）
[MS0302-J-00]
- 12 -
2004/05
[ASAHI KASEI]
[AK7730A]
（４）ディジタルフィルタ特性
記載値は設計値を参考ﾃﾞｰﾀとして転記したものであり、特性保証値ではありませんが、
テスターによるディジタルファンクションテストのパスにより設計的に保証されます。
１）ＡＤＣ部：
(Ta=25℃; AVDD,DVDD=3.0〜3.6V; fs=48kHz;HPF=off 注1) )
min
パラメータ
記号
PB
0
通過値
±0.005dB (注2)
(-0.02dB)
(-6.0dB)
SB
26.5
阻止域
PR
通過域ﾘｯﾌﾟﾙ
(注2)
SA
80
阻止域減衰量
(注3,4)
群遅延歪
△GD
GD
群遅延
(Ts=1/fs)
typ
21.768
24.00
max
21.5
±0.005
0
29.3
単位
kHz
kHz
kHz
kHz
dB
dB
us
Ts
注１．各振幅特性の周波数はfs（サンプリングレート）に比例します。ﾊｲﾊﾟｽﾌｨﾙﾀの特性は含まれていません。
注２．通過域はfs=48kHzのとき、DCから21.5kHzです。
注３．阻止域はfs=48kHzのとき、26.5kHzから3.0455MHzです。
注４．fs=48kHzのときアナログ変調器は3.072MHzでアナログ入力をｻﾝﾌﾟﾘﾝｸﾞします。
サンプリング周波数の整数倍の帯域( n x 3.072MHz ±21.99kHz ;n=0,1,2,3･･･)では
入力信号はディジタルフィルタによって減衰されません。
[MS0302-J-00]
- 13 -
2004/05
[ASAHI KASEI]
[AK7730A]
（５）スイッチング特性
１）システムクロック
(AVDD=DVDD=3.0〜3.6V,Ta=-40℃〜85℃)
パラメータ
ﾏｽﾀｸﾛｯｸ(XTI)
a)水晶振動子使用時
注1)
CKS[1:0]=0h
記号
単位
min
typ
max
fMCLK
-
-
MHz
CKS[1:0]=1h
fMCLK
-
-
MHz
CKS[1:0]=2h
fMCLK
-
16.9344
18.432
11.2896
12.288
22.5792
24.576
-
MHz
50
50
fMCLK
40
45
16.0
60
55
18.6
％
％
MHz
fMCLK
fMCLK
fMCLK
11.0
22.0
24.0
12.4
24.8
37.0
MHz
MHz
MHz
6
6
ns
ns
192
kHz
6
6
ns
ns
b)外部ｸﾛｯｸ使用時 注1)
ﾃﾞｭｰﾃｨ比 (≦18.5MHz）
(＞18.5MHz)
CKS[1:0]=0h
CKS[1:0]=1h
CKS[1:0]=2h
CKS[1:0]=3h
ｸﾛｯｸ立ち上がり時間
ｸﾛｯｸ立ち下がり時間
LRCLK
tCR
tCF
周波数
fs
ｽﾚｰﾌﾞﾓｰﾄﾞ:ｸﾛｯｸ立ち上がり時間
ｽﾚｰﾌﾞﾓｰﾄﾞ:ｸﾛｯｸ立ち下がり時間
8
48
tLR
tLF
fBCLK
48
64
BITCLK
周波数
注2)
tBCLKH
36
ｽﾚｰﾌﾞﾓｰﾄﾞ:ﾊｲﾚﾍﾞﾙ幅
tBCLKL
36
ｽﾚｰﾌﾞﾓｰﾄﾞ:ﾛｰﾚﾍﾞﾙ幅
tBR
6
ｽﾚｰﾌﾞﾓｰﾄﾞ:ｸﾛｯｸ立ち上がり時間
tBF
6
ｽﾚｰﾌﾞﾓｰﾄﾞ:ｸﾛｯｸ立ち下がり時間
注１．CKS[1:0]=3hのみPLL未使用です。CKS[1:0] = 1h は CKS1 = 0, CKS0 = 1 を意味しています。
注２．48fsはｽﾚｰﾌﾞﾓｰﾄﾞ時
fs
ns
ns
ns
ns
２）リセット
(AVDD=DVDD=3.0〜3.6V,Ta=-40℃〜85℃)
パラメータ
INIT_RESET
S_RESET
注1)
注1)
記号
tRST
min
400
tRST
400
typ
max
単位
ns
ns
電源投入時は"L"でかまいませんが、”H”に立ち上げるのは電源が立ち上がり、
マスタクロックが動作している必要があります。
[MS0302-J-00]
- 14 -
2004/05
[ASAHI KASEI]
[AK7730A]
３）オーディオインターフェース
(AVDD=DVDD=3.0〜3.6V,Ta=-40℃〜85℃,CL=20pF)
パラメータ
記号
スレーブモード
fBCLK
BITCLK周波数
tBCLKL
BITCLK ﾛｰﾚﾍﾞﾙ幅
tBCLKH
BITCLK ﾊｲﾚﾍﾞﾙ幅
tBLRD
BITCLK"↑"からLRCLKへの遅延時間
tLRBD
LRCLKからBITCLK"↑"への遅延時間
tLRD
LRCLKからｼﾘｱﾙﾃﾞｰﾀ出力遅延時間
tBSOD
BITCLKからｼﾘｱﾙﾃﾞｰﾀ出力遅延時間
tBSIDS
ｼﾘｱﾙﾃﾞｰﾀ入力 ﾗｯﾁｾｯﾄｱｯﾌﾟ時間
tBSIDH
ｼﾘｱﾙﾃﾞｰﾀ入力 ﾗｯﾁﾎｰﾙﾄﾞ時間
マスターモード
BITCLK周波数
BITCLKﾃﾞｭｰﾃｨ比
BITCLK"↑"からLRCLKへの遅延時間 注1)
LRCLKからBITCLK"↑"への遅延時間 注1)
LRCLKからｼﾘｱﾙﾃﾞｰﾀ出力遅延時間
BITCLKからｼﾘｱﾙﾃﾞｰﾀ出力遅延時間
ｼﾘｱﾙﾃﾞｰﾀ入力 ﾗｯﾁｾｯﾄｱｯﾌﾟ時間
ｼﾘｱﾙﾃﾞｰﾀ入力 ﾗｯﾁﾎｰﾙﾄﾞ時間
min
typ
max
48
36
36
20
20
64
64
25
25
25
25
fBCLK
64
50
tBLRD
tLRBD
tLRD
tBSOD
tBSIDS
tBSIDH
20
20
25
25
25
25
単位
fs
ns
ns
ns
ns
ns
ns
ns
ns
fs
％
ns
ns
ns
ns
ns
ns
注１．この規格値は、LRCLKのエッジとBITCLKの”↑”が重ならないように規定しています
[MS0302-J-00]
- 15 -
2004/05
[ASAHI KASEI]
[AK7730A]
４）マイコンインターフェース
(AVDD=DVDD=3.0〜3.6V,Ta=-40℃〜85℃,CL=20pF)
パラメータ
ﾏｲｺﾝｲﾝﾀｰﾌｪｰｽ用信号
記号
min
typ
max
単位
RQ 立ち下がり時間
tWRF
8
ns
RQ 立ち上がり時間
tWRR
8
ns
tSF
tSR
tSCLKL
tSCLKH
8
8
50
50
ns
ns
ns
ns
S_RESET "↓"から RQ "↓"
tREW
200
ns
RQ "↑"から S_RESET "↑"
tWRE
200
ns
RQ ﾊｲﾚﾍﾞﾙ幅
tWRQH
200
ns
RQ "↓"からSCLK"↓"
tWSC
200
ns
SCLK"↑"から RQ "↑"
tSCW
6×tMCLK
ns
SI ﾗｯﾁｾｯﾄｱｯﾌﾟ時間
SI ﾗｯﾁﾎｰﾙﾄﾞ時間
AK7730A→マイコン(DBUS出力)
SCLK"↑"からDRDY"↓"
SI"↑"からDRDY"↓"
SIﾊｲﾚﾍﾞﾙ幅
SCLKの"↓"からSO出力遅延時間
SCLKの"↑"からSO出力HOLD時間
AK7730A→ﾏｲｺﾝ(RAM DATA読み出し)
SI ﾗｯﾁｾｯﾄｱｯﾌﾟ時間(SI="H")
SI ﾗｯﾁｾｯﾄｱｯﾌﾟ時間(SI="L")
SI ﾗｯﾁﾎｰﾙﾄﾞ時間
SCLKの"↓"からSO
AK7730A→ﾏｲｺﾝ(CRC結果出力)
tSIS
tSIH
100
100
ns
ns
SCLK立ち下がり時間
SCLK立ち上がり時間
SCLK ﾛｰﾚﾍﾞﾙ幅
SCLK ﾊｲﾚﾍﾞﾙ幅
マイコン→AK7730A
tSDR
tSIDR
tSIH
tSOS
tSOH
tRSISH
tRSISL
tRSIH
tSOD
3×tMCLK
3×tMCLK
3×tMCLK
100
150
30
30
30
ns
ns
ns
ns
ns
100
ns
ns
ns
ns
150
ns
注2)
RQ "↑"からSO出力遅延時間
tRSOC
RQ "↓"からSO出力遅延時間
tFSOC
注3)
50
ns
CS (EESEL=”L” or open)
CS 立ち下がり時間
tCSF
CS 立ち上がり時間
tCSR
S_RESET "↓"から CS "↓"
tWRCS
400
ns
CS "↑"から S_RESET "↑"
tWCSR
400
ns
CS ﾊｲﾚﾍﾞﾙ幅
tWCSH
800
ns
CS "↓"から RQ "↓"
tWCSRQ
400
ns
RQ "↑"から CS "↑"
tWRQCS
400
ns
8
ns
8
ns
CS "↓"からSO,RDY,DRDYのHi-Z解除(RL=10kΩ)
tCSHR
600
ns
CS "↑"からSO,RDY,DRDY Hi-Zへ(RL=10kΩ)
tCSHS
600
ns
EEPROM→AK7730A(EESEL= H”)
tEESOS
100
ns
EESO ﾗｯﾁｾｯﾄｱｯﾌﾟ時間
tEESOH
100
ns
EESO ﾗｯﾁﾎｰﾙﾄﾞ時間
注１． リセット時の外部条件ジャンプコード設定は除く。
注２．シリアルデータD(x)を生成多項式G(x)で割った余りがR(x)に等しい場合です。このとき、SOが”H”になります。
注３． RQ
[MS0302-J-00]
を立ち下げる50ns前以上で、マイコンにﾃﾞｰﾀを取り込んで下さいという意味です。(除RUN中読出し)
- 16 -
2004/05
[ASAHI KASEI]
[AK7730A]
（６）タイミング波形
１）システムクロック
1/fMCLK
1/fMCLK
tMCLK=1/fMCLK
XTI
VIH
VIL
tCR
tCF
1/fs
1/fs
LRCLK
VIH
VIL
tLR
1/fBCLK
tLF
tBCLK=1/fBCLK
1/fBCLK
VIH
BITCLK
VIL
tBCLKH
tBR
tBF
tBCLKL
２）リセット
INIT_RESET
tRST
S_RESET
VIL
[MS0302-J-00]
- 17 -
2004/05
[ASAHI KASEI]
[AK7730A]
３）オーディオインターフェース
LRCLK
50%DVDD
tBLRD
tLRBD
BITCLK
50%DVDD
tLRD
tBSOD
SDOUT1,SDOUT2,
SDOUT3,SDOUT4
50%DVDD
tBSIDS
SDIN1,SDIN2
SDIN3,SDIN4A
[MS0302-J-00]
tBSIDH
50%DVDD
- 18 -
2004/05
[ASAHI KASEI]
[AK7730A]
４）マイコンインターフェース
■
マイコンインタフェース用信号
VIH
VIL
RQ
tWRF
tWRR
tSF
tSR
VIH
VIL
SCLK
tSCLKH
tSCLKL
■
マイコン
→
ＡＫ７７３０A
tWRE
tREW
50%DVDD
S_RESET
50%DVDD
RQ
tWRQH
50%DVDD
tSIS
SCLK
tWSC
tSIH
tSCW
tSCW
tWSC
50%DVDD
SI
注意：ＲＵＮ状態のタイミングは S_RESET が"H"になる以外は同じタイミングです。
[MS0302-J-00]
- 19 -
2004/05
[ASAHI KASEI]
■
ＡＫ７７３０A →
1) ＤＢＵＳ
[AK7730A]
マイコン(DBUS出力)
２４ｂｉｔ出力時
S_RESET
DVDD
50%DVDD
DVSS
RQ
DVDD
50%DVDD
DVSS
SI
50%DVDD
DVSS
DRDY
50%DVDD
tSDR
SCLK
50%DVDD
tSOS
tSOH
SO
２) ＤＢＵＳ
50%DVDD
２４ｂｉｔ未満出力時（ＳＩ使用時）
DVDD
50%DVDD
DVSS
S_RESET
DVDD
50%DVDD
DVSS
RQ
SI
tSIH
50%DVDD
DRDY
tSIDR
SCLK
SO
[MS0302-J-00]
50%DVDD
50%DVDD
tSOS
50%DVDD
- 20 -
2004/05
[ASAHI KASEI]
■
[AK7730A]
ＡＫ７７３０A →
マイコン
(RAM DATA読み出し)
50%DVDD
DVSS
S_RESET
RQ
50%DVDD
DVSS
tRSISL
tRSIH
SI
50%DVDD
tRSISH
tRSIH
■
tRSISL
SCLK
50%DVDD
SO
50%DVDD
AK7730A →
マイコン
tSOD
(CRCチェック:{D(x)/G(x)の余り}=R（x）)
50%DVDD
RQ
tRSOC
tFSOC
SO
[MS0302-J-00]
50%DVDD
- 21 -
2004/05
[ASAHI KASEI]
■
[AK7730A]
CS (EESEL=”L” or OPEN)
tWRCS
tWCSR
S_RESET
50%DVDD
CS
50%DVDD
tWCSH
RQ
50%DVDD
tWRQCS
tWCSRQ
tCSF
tCSR
VIH
50%DVDD
VIL
CS
tCSHR
tCSHS
90%DVDD
50%DVDD
10%DVDD
SO,RDY
DRDY
DVDD
測定回路
RL
SO,RDY,DRDY
CL
■
EEPROM →
RL
AK7730A
EECK
50%DVDD
EESO
50%DVDD
tEESOS
[MS0302-J-00]
tEESOH
- 22 -
2004/05
[ASAHI KASEI]
[AK7730A]
８．機能説明
（１）各種ピン設定
１）ＳＭＯＤＥ：スレーブ、マスタモード選択ピン
ＬＲＣＬＫ、ＢＩＴＣＬＫの入出力を設定します。
ａ）スレーブモード：ＳＭＯＤＥ＝”Ｌ”
ＬＲＣＬＫ(１fs)、ＢＩＴＣＬＫ(６４fs)は入力となります。
注）ＢＩＴＣＬＫは、４８fsでも入力可能です。
ｂ）マスタモード：ＳＭＯＤＥ＝”Ｈ”
ＬＲＣＬＫ(１fs)、ＢＩＴＣＬＫ(６４fs)を出力します。
注）SMODEピンは、通常”L”もしくは”H”に固定して使用することを想定しています。したがってイニシャルリセット
解除後（ INIT_RESET ＝”L”→”H”）に切り替える時は,システムリセット中（ S_RESET ＝"L"）で行って下さい。特にスレ
ーブモードは、システムリセットの解除によって内部のクロックとの位相合わせを行うため（8.(4)リセットについての項
参照）、動作中にスレーブモードに変更すると、誤動作を引き起こしますので注意して下さい。
２）CKS1,CKS0：マスタクロック(XTI)選択ピン
モード
CKS[1:0]
0
1
2
3
0h
1h
2h
3h
ｸﾛｯｸ
系列
384fs系
256fs系
512fs系
768fs系
XTI 主な入力周波数
(MHz)
18.432, 16.9344
12.288, 11.2896
24.576, 22.5792
36.864, 33.8688
XTI入力可能
周波数範囲 (MHz)
16.0〜18.6
11.0〜12.4
22.0〜24.8
24.0〜37.0
内部
PLL
使用
使用
使用
未使用
DSP最大STEP数
(fs=48kHz)
768
768
768
768
(XTI=36.864MHz)
注) CKS1=CKS[1],CKS0=CKS[0] です。
モード3では、水晶振動子を使用することは出来ません。
AK7730Aでは、下図のように内部のマスタークロックMCLKは、最大36.864MHzで動作します。
モード0
モード1
モード2
XTI
PLL X2
18.432MHz/16.9344MHz
XTI
PLL X3
12.288MHz/11.2896MHz
XTI
1/2
PLL X３
MCLK
36.864MHz/33.8688MHz
XTI
MCLK
36.864MHz/33.8688MHz
図
MCLK
36.864MHz/33.8688MHz
24.576MHz/22.5792MHz
モード3
MCLK
36.864MHz/33.8688MHz
36.864MHz/33.8688MHz
XTIとMCLK(内部マスタークロック)の関係
通常はモード0,1を使用します。(CKS1,CKS0をオープンで使用した場合は、モード0が選択されます。)
モード2は外部に512fs系のクロックしかない場合、モード３はPLLを使用しない場合に用います。
電源立ち上げ後に、CKS1,CKS0の設定を切り替える場合は、イニシャルリセット( INIT_RESET =”L”, S_RESET =”L”)中
に行って下さい。CKS1,CKS０ピンによってPLL回路および内部クロックを制御しているため、AK7730A動作中にこれら
のピンを切り替えると誤動作をする可能性があります。
又、XTIの入力周波数を変更する場合もイニシャルリセット中に行ってください。
サンプリングレートの設定は、コントロールレジスタで行います。
[MS0302-J-00]
- 23 -
2004/05
[ASAHI KASEI]
[AK7730A]
（２）コントロールレジスタ設定
AK7730Aでは、マイコンとのインターフェースによるコントロールレジスタの設定を行います。
コントロールレジスタは、全部で6つ（内部テスト用を含めると全部で9つ）用意されており、各レジスタは
7bitで構成されています。ただし、SCLKは常に16bit分(Command Code 8bit,DATA 8bit)必要です。
レジスタ構成を下表に示します。D0の0書込み時に、各コントロールレジスタの値が確定します。
コントロールレジスタは、 INIT_RESET =”L”によって初期化されます。
システムリセット（ S_RESET =”L”）では、初期化されません。
TEST:TEST用（０を入力して下さい。）、X:入力値は無視されますが０を入力して下さい。
Command Code
Name
D7
D6
D5
D4
D3
D2
D1
D0
DFS1
RM
SWA
SWJX1
CLK1S1
DFS0
BANK1
SWQA
SWJX0
CLK1S0
DIFS
BANK0
SSDIN3
SWQ4
DIF1
CMP_N
TEST
SWQ3
CLK2S1
DIF0
SS1
TEST
SWQ2
CLK2S0
SETCK
SS0
TEST
SWQ1
TEST
X
X
X
X
X
00h
00h
00h
00h
00h
SETC1
SETC2
TEST
TEST
TEST
TEST
X
00h
W
R
60h
62h
64h
66h
68h
70h
72h
74h
76h
78h
CONT0
CONT1
CONT2
CONT3
CONT4
DFS2
DARARAM
PSAD
SWJX2
6Ah
7Ah
CONT5
SWEE
CLK1E
CLK2E
１． CONT0とCONT5は、誤動作防止のためシステムリセット時（ S_RESET =”L”）以外は書き込めません。
２． CONT1〜CONT4においてもシステムリセット時（ S_RESET =”L”）の書き込みを推奨します。
３． TESTは、TEST用なので0書込みを行ってください。
４． Defaultは、 INIT_RESET =”L”によってレジスタが初期化される初期値を表します。
[MS0302-J-00]
- 24 -
2004/05
[ASAHI KASEI]
[AK7730A]
1) CONT0:サンプリングレートおよびインタフェースの選択
システムリセット時（ S_RESET =”L”）のみ書込みが可能です。
Name
Command Code
Write
Read
60h
70h
①
CONT0
D7
D6
D5
D4
D3
D2
D1
D0
DFS2
DFS1
DFS0
DIFS
DIF1
DIF0
SETCK
X
Default
00h
D7,D6,D5:DFS2,DFS1,DFS0 サンプリングレート設定
DFS
ﾓｰﾄﾞ
0
1
2
3
4
5
6
7
DFS2
DFS1
DFS0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
CKS[1:0] (XTIの入力周波数)
0h
1h
2h
384fs
256fs
512fs
192fs
128fs
256fs
96fs
64fs
128fs
576fs
384fs
768fs
1536fs
1024fs
2048fs
768fs
512fs
1024fs
1152fs
768fs
1536fs
2304fs
1536fs
3072fs
fs:サンプリング周波数
fs(kHz)
3h
768fs
48,44.1
384fs
96(,88.2)
192fs
192(,176.4)
1152fs
32(,29.4)
3072fs
12(,11.025)
1536fs
24(,22.05)
2304fs
16(,14.7)
4608fs
8
DSP
STEP数
768
384
192
1152
3072
1536
2304
4608
注1) DFSモードは対応する表中のfs:サンプリング周波数で使用して下さい。
注2）DFSモード2を選択する場合にはCONT2 PSAD(D7)を必ず1に設定してADCは停止させて使用して下さい。
②
③
④
D4:DIFS ｵｰﾃﾞｨｵｲﾝﾀｰﾌｪｰｽ選択
0: AKM仕様
1: I2S互換（この場合、ｵｰﾃﾞｨｵｲﾝﾀｰﾌｪｰｽすべての入出力ﾋﾟﾝがI2S対応となります）
D3,D2:DIF1,DIF0 SDIN1,SDIN2,SDIN3,SDIN4A 入力モード選択
DIF1
DIF0
ﾓｰﾄﾞ
0
0
0
前詰め(24bit)
1
0
1
後詰め24bit
2
1
0
後詰め20bit
3
1
1
後詰め16bit
注)D4=1の時はﾓｰﾄﾞ設定に関係なくI2S互換となりますが、ﾓｰﾄﾞ0を設定して下さい。
D1: SETCK
CONT5 SETC1=1 or SETC2=1を選択した時に出力するクロックを選択します。
CONT0
DFS2
DFS1
DFS0
0
1
2
3
4
5
DFSモード
SETCK=0
256fs
N/A
N/A
256fs
1024fs
1024fs
SETCK=1
64fs
64fs
64fs
64fs
256fs
256fs
6
512fs
128fs
7
1024fs
256fs
⑤
D0:0を入力して下さい。
0書込み時に、CONT0の設定が確定します。
注）①〜④の設定値の下線部は初期値を表します。
[MS0302-J-00]
- 25 -
2004/05
[ASAHI KASEI]
[AK7730A]
2) CONT1 : RAMコントロール
システムリセット時（ S_RESET =”L”）の書込みを推奨します。
Command Code
Write
Read
62h
72h
Name
CONT1
D7
D6
D5
D4
D3
D2
D1
D0
Default
DATARAM
RM
BANK1
BANK0
CMP_N
SS1
SS0
X
00h
注) DLRAM（遅延RAM）を使用しない場合は、D5=1,D4=0(モード2)又は、D5=1､D4=1(モード3)に設定してください。
①
D7:DATARAM DATARAMｱﾄﾞﾚｯｼﾝｸﾞ方式選択
0:ﾘﾝｸﾞｱﾄﾞﾚｯｼﾝｸﾞ
1:ﾘﾆｱｱﾄﾞﾚｯｼﾝｸﾞ
DATARAMは、メモリ容量は256word×24bitで、２個のメモリポインタ（ＤＰ０，ＤＰ１）が用意されています。ポ
インタDP0,DP1は毎サンプリング周期ごとに、各ポインタのアドレスはDP0=0h，DP1=80hから始まるリニアアドレッシ
ング方式と、１サンプリング周期毎に開始アドレスがインクリメントするリングアドレッシング方式のどちらかを設定
します。
②
D6:RM 伸長時の下位bitﾃﾞｰﾀ設定
0:SIGN bit
1:乱数
圧縮、伸長ﾓｰﾄﾞを選択(CMP_N(D3)=0)した場合、伸長時にﾃﾞｰﾀのない下位bitに入れるﾃﾞｰﾀを選択します。0の時は SIGN
bit（符号bit）を、1の時はＭ系列の乱数を返します。
③
D5,D4:BANK[1:0] DLRAM設定
BANK1
BANK0
ﾓｰﾄﾞ
メモリ
0
0
0
24bit 3kword(RAM A)
1
0
1
12bit 6kword(RAM A)
2
1
0
12bit 4kword(RAM A),24bit 1kword(RAM B)
3
1
1
24bit 1kword(RAM A),12bit 4kword(RAM B)
注）モード0,1では、Pointer0,1どちらも使用する事が可能です。
モード2,3では、Pointer0がRAM Aに、Pointer1がRAM Bに割り当てられます。
DLRAM（遅延RAM）を使用しない場合は、モード２又はモード３に設定してください。
④
D3:CMP_N 12bitDLRAMﾃﾞｰﾀ圧縮,伸長設定
モード1,2,3時の12bitデータの圧縮、伸長のON,OFFを設定します。
0:圧縮、伸長ON
1:圧縮、伸長OFF
0:圧縮、伸長ON時は、DBUSの上位19bitﾃﾞｰﾀを12bitに圧縮してDLRAMにWRITEし、READ時は12bit
のデータを伸長しDBUSに出力します。伸長時の下位bit設定は、D6:RMの設定にしたがいます。
この圧縮により19bit相当のダイナミックレンジと11bit相当の S/N+Dが得られます。
1:圧縮、伸長OFF時は、DBUSの上位12bitをそのままDLRAMにWRITE,READします。READ時下位12bit
は、000hをDBUSに返します。
⑤
D2,D1:SS[1:0] DLRAMサンプリング設定(RAM Aのみに対応)
SS1
SS0
ﾓｰﾄﾞ
BANK[1:0]で設定したRAM A
0
0
0
毎サンプリングｱﾄﾞﾚｽ更新
1
0
1
2サンプリング毎にｱﾄﾞﾚｽ更新
2
1
0
4サンプリング毎にｱﾄﾞﾚｽ更新
3
1
1
8サンプリング毎にｱﾄﾞﾚｽ更新
注）モード1,2,3を使用した場合は、折り返しが発生します。
⑥
D0:0を入力して下さい。
0書込み時に、CONT1の設定が確定します。
注）①〜⑤の設定値の下線部は初期値を表します。
[MS0302-J-00]
- 26 -
2004/05
[ASAHI KASEI]
[AK7730A]
3) CONT2 : ADC設定他（3.ブロック図 参照）
システムリセット時（ S_RESET =”L”）の書込みを推奨します。
Command Code
Write
Read
64h
74h
Name
CONT2
D7
D6
D5
PSAD
SWA
SWQA
D4
SSDIN3
D3
D2
D1
D0
Default
TEST
TEST
TEST
X
00h
①
D7:PSAD
0: 通常動作
1: ADC部パワーセーブ
ADCを使用しない場合、D7=1にすることによりADCのパワーセーブが可能となります。
（ADCのデジタル出力SDATAは、000000hになります。）
通常動作に戻す場合は、0書込みを行ってください。
②
D6:SWA （3.ブロック図 (1)全体ブロック図参照）
0:通常設定（ADC部デジタル出力SDATAをDSP SDIN4に接続）
1: JX0/SDIN4AピンをDSP SDIN4に接続
③
D5:SWQA （3.ブロック図 (1)全体ブロック図参照）
0:SWQ4=1のときJX0/SDIN4Aピンの入力ﾃﾞｰﾀをSDOUT4に出力します。
1:SWQ4=1のときADC SDATAをSDOUT4に出力します。
④
D4: SSDIN3 DBUSへロードするソースの切り替え
0:DR2,DR3スルー出力
1:SDIN3のDigital入力(Lch,Rch)
⑤
D3:TEST
0:通常動作
1:テストモード（使用しないで下さい。）
⑥
D2:TEST
0:通常動作
1:テストモード（使用しないで下さい。）
⑦ D1:TEST
0:通常動作
1:テストモード（使用しないで下さい。）
⑧
D0:0を入力して下さい。
0書込み時に、CONT2の設定が確定します。
注）①〜⑦の設定値の下線部は初期値を表します。
[MS0302-J-00]
- 27 -
2004/05
[ASAHI KASEI]
[AK7730A]
4) CONT3 : 内部パス設定（3.ブロック図 参照）
システムリセット時（ S_RESET =”L”）の書込みを推奨します。
Command Code
Write
Read
66h
76h
Name
CONT3
D7
D6
D5
D4
D3
D2
D1
D0
Default
SWJX2
SWJX1
SWJX0
SWQ4
SWQ3
SWQ2
SWQ1
X
00h
①
D7:SWJX2
0:SDIN2/JX2ピンをSDIN2ピンとして使用します。(JX2=0)
1:SDIN2/JX2ピンをJX2ピンとして使用します。
②
D6:SWJX1
0:SDIN3/JX1ピンをSDIN3ピンとして使用します。(JX1=0)
1:SDIN3/JX1ピンをJX1ピンとして使用します。
③
D5:SWJX0
0:JX0/SDIN4AピンをJX0ピンとして使用します。
1:JX0/SDIN4AピンをSDIN4Aピンとして使用します。(JX0=0)
④
D4:SWQ4
0:DSP SDOUT4を出力します。
1:SWQA=0;JX0/SDIN4Aを出力します。
SWQA=1;ADC SDATAを出力します。
⑤
D3:SWQ3
0:DSP SDOUT3を出力します。
1:SDIN3/JX1を出力します。
⑥
D2:SWQ2
0:DSP SDOUT2を出力します。
1:SDIN2/JX2を出力します。
⑦
D1:SWQ1
0:DSP SDOUT1を出力します。
1:SDIN1を出力します。
⑧
D0:0を入力して下さい。
0書込み時に、CONT3の設定が確定します。
注）①〜⑦の設定値の下線部は初期値を表します。
[MS0302-J-00]
- 28 -
2004/05
[ASAHI KASEI]
[AK7730A]
5) CONT4:CLKO1,CLKO2設定1
システムリセット時（ S_RESET =”L”）の書込みを推奨します。
Command Code
Write
Read
68h
78h
Name
CONT4
D7
CLK1E
D6
D5
D4
CLK1S1
CLK1S0
CLK2E
D3
D2
D1
D0
Default
CLK2S1
CLK2S0
TEST
X
00h
このﾚｼﾞｽﾀ設定切り替え時にCLKO1,CLKO2にノイズが発生することがあります。
また、CLKO1,CLKO2が出力されると、 CLK1E =1, CLK2E =1もしくはイニシャルリセットをかけない限り停止しま
せん。
①
D7: CLK1E CLKO1出力制御ピン
0: CLK1S1,CLK1S0で選択されたクロックをCLKO1より出力します
1: CLKO1の出力を”L”にします。
②
D6,D5:CLK1S1,CLKS0 CLKO1出力クロック選択
CLK1S1
CLK1S0
ﾓｰﾄﾞ
CLKO1
0
0
0
MCLK/2
1
0
1
MCLK/3
2
1
0
MCLKx2/9
3
1
1
TEST
注1)
MCLKは、内部マスタークロックです。MCLKは、入力周波数XTIによって変化し、
通常MCLK=36.864MHzもしくは、33.8688MHzです。
(5)システムクロック 1)クロック対応表を参照してください。
注2)
注3)
③
INIT_RESET 解除後、クロックを出力するまでの時間
CKS[1:0]=0h(XTI=18.432MHz)：15ms(max)
CKS[1:0]=1h(XTI=12.288MHz)：22ms(max)
CKS[1:0]=2h(XTI=24.576MHz)：22ms(max)
上表のfsは48KHzまたは44.1KHzです。CONT0サンプリングレート設定で決定されるサンプリングレー
トとは関係ありません。
D4: CLK2E CLKO2出力制御ピン
0: CLK2S1,CLK2S0で選択されたクロックをCLKO2より出力します。
1: CLKO2の出力を”L”にします。
④
⑤
D3,D2:CLK2S1,CL2S0 CLKO2出力クロック選択
CLK2S1
CLK2S0
ﾓｰﾄﾞ
CLKO2
0
0
0
MCLK/2
1
0
1
MCLK/3
2
1
0
MCLKx2/9
3
1
1
TEST
注）注1,2と同じ
D1:TEST
0:通常動作
1:テストモード（使用しないで下さい。）
⑥
D0:0を入力して下さい。
0書込み時に、CONT4の設定が確定します。
注）①〜⑤の設定値の下線部は初期値を表します。
[MS0302-J-00]
- 29 -
2004/05
[ASAHI KASEI]
[AK7730A]
6) CONT5: CLKO1,CLKO2設定2
システムリセット時（ S_RESET =”L”）のみ書込みが可能です。
Command
Code
Write
Read
Name
6Ah
CONT5
7Ah
D7
D6
D5
D4
D3
D2
D1
D0
SWEE
SETC1
SETC2
TEST
TEST
TEST
TEST
X
Default
00h
注）CONT0の設定後にCONT5の設定を行ってください
①
D7:SWEE CLKO2出力選択
0:CLKO2(@EESEL=”L”),EEST(@EESEL=”H”)
1:CLKO2(@EESEL=”L”or”H”)
②
D6: SETC1
0: CONT4 CLK1S1,CLK1S0で設定したクロックをCLKO1に出力します。
1: CONT0 SETCKで設定した値を出力します。
注) SETC1=1の場合、システムリセット解除後までにSETCKに応じたクロックを出力します。
このﾚｼﾞｽﾀ設定切り替え時にCLKO1にノイズが発生することがあります。
また、CLKO1が出力されると、 CLK1E =1もしくはイニシャルリセットをかけない限り停止しません。
(クロックが供給されている場合)
③
D5: SETC2
0: CONT4 CLK2S1,CLK2S0で設定したクロックをCLKO2に出力します。
1: CONT0 SETCKで設定した値を出力します。
注) SETC2=1の場合、システムリセット解除後までにSETCKに応じたクロックを出力します。
このﾚｼﾞｽﾀ設定切り替え時にCLKO2にノイズが発生することがあります。
また、CLKO2が出力されると、 CLK2E =1もしくはイニシャルリセットをかけない限り停止しません。
(クロックが供給されている場合)
EESEL=”H”時でもSETC2=1の場合、SETC2の設定が有効となります。
④
D4:TEST
0:通常動作
1:テストモード（使用しないで下さい。）
⑤
D3: TEST
0:通常動作
1:テストモード（使用しないで下さい。）
⑥
D2:TEST
0:通常動作
1:テストモード（使用しないで下さい。）
⑦
D1:TEST
0:通常動作
1:テストモード（使用しないで下さい。）
⑧
D0:0を入力してください。
0書込み時に、CONT5の設定が確定します。
注）①〜⑤の設定値の下線部は初期値を表します。
[MS0302-J-00]
- 30 -
2004/05
[ASAHI KASEI]
[AK7730A]
（３）電源立ち上げシーケンス
電源投入は、 INIT_RESET ＝"L"， S_RESET ＝"L"で行って下さい。
INIT_RESET =”L”中にコントロールレジスタ等が初期化されます。(注1) (注2)
次に、 INIT_RESET ＝"H"にすることによりVREF発生回路（アナログ基準電圧源）及びPLLが立ち上がり、PLLにより
内部マスタークロックを生成します。このためAK7730とのインターフェースはPLLが安定発振した（22ms）のちに行っ
てください。(注3)
INIT_RESET による初期化は通常、電源立ち上げ時のみでかまいません。
注1)
初期化が確実に行われるためには、電源が立ち上がり、マスタクロック（XTI）が供給されるている必要があり
ます。
注2)
水晶振動子を使用する場合は発振が安定した後に INIT_RESET ＝"H"にして下さい。なお、発振が安定する時間
注3)
は、水晶振動子、外付け回路によって異なります。
CKS[1:0]=0hの時15msです。CKS[1:0]=1h,2hの時は22msとなります。
注意システムクロック（スレーブモード：XTI,LRCLK,BITCLK、マスターモード：XTI）は、イニシャルリセット時
（ INIT_RESET =”L”かつ S_RESET ＝"L"）または、システムリセット時（ S_RESET ＝"L"）以外は止めないで下さい。
これらのクロックが供給されない場合、内部にダイナミックなロジックを使用しているため、過電流が流れ、動作が異常
になる可能性があります。
また、 INIT_RESET ＝"L"期間中は、 S_RESET ="H"にしないで下さい。この場合、水晶振動子の発振が停止または
不安定になります。
AVDD
DVDD
INIT_RESET
S_RESET
XTI
(内部 PLLCLK)
CLKO1,CLKO2
電源ＯＦＦ
水晶振動子
安定発振後
INIT_RESET
PLL 安定発振までの期間
コマンドコード等
送信禁止(22ms*)
コマンドコード
DSP プログラム転送期間
立ち上げ
CLKO 出力開始
22ms(MAX)
*22ms は、CKS[1:0]=1h,2h の時です。
CKS[1:0]=0h の時は、15ms です。
図 電源立ち上げシーケンス
[MS0302-J-00]
- 31 -
2004/05
[ASAHI KASEI]
[AK7730A]
（４）リセットについて
AK7730Aでは、リセットピンとして INIT_RESET ， S_RESET の２つがあります。
INIT_RESET は、電源立ち上げシーケンスの項で述べたように、AK7730Aの初期化に使用します。
INIT_RESET =”H”かつ S_RESET ＝"L"でシステムリセット状態になります。（単にリセットと書いてあれば、シ
ステムリセットを指します。）
このシステムリセット状態で通常はプログラム書き込み等を行います。（RUN中書き込みを除く。）
システムリセット中は、ADC部もリセット状態になります。ただし、VREF発生回路は動作状態です。マスターモード時
のLRCLK,BITCLKは停止します。
システムリセットは、 S_RESET を"H"に立ち上げることにより解除され、内部のカウンタが動き出します。
マスターモード時のLRCLK,BITCLKは、このカウンタにより生成されますが、クロック発生時にハザードが出ること
があります。
スレーブモード時は、システムリセットを解除するとLRCLKの"↑"（標準入力フォーマット時）に同期して、内部の
タイミングが動作します。外部クロックと内部とのタイミング合わせはこの時のみ行われます。したがって、LRCLKと
内部タイミングの位相差がでないようにしてください。動作中、LRCLKと内部タイミングの位相差が入力サンプリング
周期(1/fs)の約-1/16〜1/16以内であれば内部タイミングはそのままで動作します。位相差が上記範囲より大きくなった時、
LRCLKの"↑"（標準入力フォーマット時）に同期して位相合わせが行われます。これは、ノイズなどにより外部回路と
の同期がとれなくなることを防ぐための回路であり、同期外れが正常に戻ってもしばらくの間正常なﾃﾞｰﾀは出力されませ
ん。
ADC部は内部カウンタが動作後、516LRCLK後よりﾃﾞｰﾀ出力が可能になります。（内部カウンタは、マスタモード時
にはシステムリセット解除後、スレーブモード時にはシステムリセット解除後約2LRCLK後に動作します。）
S_RESET が"H"に立ち上がることによりAK7730Aは通常の動作状態になります。
[MS0302-J-00]
- 32 -
2004/05
[ASAHI KASEI]
[AK7730A]
（５）システムクロック
1）クロック対応表
（A） サンプリング周波数48kHz系列（標準速:48kHz、倍速:96kHz、４倍速:192kHz）
INPUT
INPUT
DSP
PLL
PIN
PIN
CONT0 CONT0 CONT0 FS
STEP
MCLK
動作
XTI
CKS1
CKS0
DFS2
DFS1
DFS0
[KHz] 数
[MHz]
18.432
0
0
0
0
0
48
768
36.864
○
↑
↑
↑
0
0
1
96
384
↑
○
↑
↑
↑
0
1
0
192
192
↑
○
↑
↑
↑
0
1
1
32
1152
↑
○
○
↑
↑
↑
1
0
0
12
3072
↑
↑
↑
↑
1
1
1
8
4608
↑
○
12.288
0
1
0
0
0
48
768
36.864
○
↑
↑
↑
0
0
1
96
384
↑
○
↑
↑
↑
0
1
0
192
192
↑
○
↑
↑
↑
0
1
1
32
1152
↑
○
○
↑
↑
↑
1
0
0
12
3072
↑
↑
↑
↑
1
1
1
8
4608
↑
○
24.576
1
0
0
0
0
48
768
36.864
○
↑
↑
↑
0
0
1
96
384
↑
○
↑
↑
↑
0
1
0
192
192
↑
○
↑
↑
↑
0
1
1
32
1152
↑
○
↑
↑
↑
1
0
0
12
3072
↑
○
↑
↑
↑
1
1
1
8
4608
↑
○
36.864
1
1
0
0
0
48
768
36.864
×
↑
↑
↑
0
0
1
96
384
↑
×
↑
↑
↑
0
1
0
192
192
↑
×
↑
↑
↑
0
1
1
32
1152
↑
×
↑
↑
↑
1
0
0
12
3072
↑
×
↑
↑
↑
1
1
1
8
4608
↑
×
[MS0302-J-00]
- 33 -
AD
動作
水晶
動作
○
○
×
○
○
○
○
○
×
○
○
○
○
○
×
○
○
○
○
○
×
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
×
×
×
×
×
×
2004/05
[ASAHI KASEI]
[AK7730A]
（B）ｻﾝﾌﾟﾘﾝｸﾞ周波数44.1kHz系列（標準速:44.1kHz、倍速:88.2kHz、４倍速:176.4kHz）
INPUT INPUT
DSP
PLL
PIN
PIN
CONT0 CONT0 CONT0 FS
STEP
MCLK
動作
XTI
CKS1
CKS0
DFS2
DFS1
DFS0
[KHz]
数
[MHz]
16.9344
0
0
0
0
0
44.1
768
33.8688 ○
↑
↑
↑
0
0
1
88.2
384
↑
○
↑
↑
↑
0
1
0
176.4
192
↑
○
↑
↑
↑
0
1
1
29.4
1152
↑
○
○
↑
↑
↑
1
0
0
11.025 3072
↑
↑
↑
↑
1
1
1
7.35
4608
↑
○
11.2896
0
1
0
0
0
44.1
768
33.8688 ○
↑
↑
↑
0
0
1
88.2
384
↑
○
↑
↑
↑
0
1
0
176.4
192
↑
○
↑
↑
↑
0
1
1
29.4
1152
↑
○
○
↑
↑
↑
1
0
0
11.025 3072
↑
↑
↑
↑
1
1
1
7.35
4608
↑
○
22.5792
1
0
0
0
0
44.1
768
33.8688 ○
↑
↑
↑
0
0
1
88.2
384
↑
○
↑
↑
↑
0
1
0
176.4
192
↑
○
↑
↑
↑
0
1
1
29.4
1152
↑
○
○
↑
↑
↑
1
0
0
11.025 3072
↑
↑
↑
↑
1
1
1
7.35
4608
↑
○
33.8688
1
1
0
0
0
44.1
768
33.8688 ×
↑
↑
↑
0
0
1
88.2
384
↑
×
↑
↑
↑
0
1
0
176.4
192
↑
×
↑
↑
↑
0
1
1
29.4
1152
↑
×
×
↑
↑
↑
1
0
0
11.025 3072
↑
↑
↑
↑
1
1
1
7.35
4608
↑
×
（C）CLKO1,2 出力選択情報
INPUT
INPUT CONT5
PIN
PIN
SETC1/
XTI
CKS1
CKS0
SETC2
18.432
0
0
0
0
0
1
12.288
0
1
0
0
0
1
24.576
1
0
0
0
0
1
36.864
1
1
0
0
0
1
[MS0302-J-00]
CONT4
CLK1S1/
CLK2S1
0
0
1
X
0
0
1
X
0
0
1
X
0
0
1
X
CONT4
CLK1S0/
CLK2S0
0
1
0
X
0
1
0
X
0
1
0
X
0
1
0
X
- 34 -
AD
動作
水晶
動作
○
○
×
○
○
○
○
○
×
○
○
○
○
○
×
○
○
○
○
○
×
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
○
×
×
×
×
×
×
OUTPUT
CLKO1
CLKO2{MHz}
18.432
12.288
8.192
(256fs)
18.432
12.288
8.192
(256fs)
18.432
12.288
8.192
(256fs)
18.432
12.288
8.192
(256fs)
2004/05
[ASAHI KASEI]
（D）
[AK7730A]
CLKO1,2出力情報
INIT_RESET
L
H
H
S_RESET
CLK1E /
CLK1E /
CLK2E
CLK2E
=0
停止
動作
動作
L
L
H
（E）
CLKO1/CLKO2
=1
停止
停止
出力タイミングのイメージ
下図は、どのタイミングでCLKO1,CLKO2の出力が切り替わるかをイメージしたものです。
（切り替え時のクロックの位相は、図のとおりとは限りません。）
S_RESET
RQ
SCLK
SI
68h
00100100
68h
10010000
CLKO1
CLKO2
384fs
256fs
CONT4 レジスタの設定を 00h(Default 値)から切り替えた場合の例
停止
fs=48kHz,44.1kHz
k
２）ﾏｽﾀｸﾛｯｸ(XTIﾋﾟﾝ)
ﾏｽﾀｸﾛｯｸは、XTIﾋﾟﾝとXTOﾋﾟﾝの間に水晶振動子を接続するか、または、XTOﾋﾟﾝをｵｰﾌﾟﾝにしてXTIﾋﾟﾝに外部からｸﾛｯｸ
を入力して得られます。
３）ｽﾚｰﾌﾞﾓｰﾄﾞ
必要とされるシステムクロックは、XTI,LRCLK(1fs),BITCLK(64fs,48fs:64fsを推奨)です。
ﾏｽﾀｸﾛｯｸ(XTI)とLRCLKは、同期をとる必要がありますが位相を合わせる必要はありません。
４）ﾏｽﾀﾓｰﾄﾞ
必要とされるシステムクロックは、XTIです。ﾏｽﾀｸﾛｯｸ(XTI)を入力するとXTIに同期した内部カウンタよりLRCLK(1fs)
とBITCLK(64fs)が出力されます。
LRCLK,BITCLKは、初期リセット( INIT_RESET ="L")、システムリセット( INIT_RESET =”L” かつ S_RESET ="L")中は、
出力されません。
[MS0302-J-00]
- 35 -
2004/05
[ASAHI KASEI]
[AK7730A]
（６）オーディオデータインターフェース
シリアルオーディオデータピンSDIN1,SDIN2,SDIN3,SDIN4A,SDOUT1,SDOUT2,SDOUT3,SDOUT4はLRCLK,BITCLKを
使用して外部システムとのインターフェースを行います。使用する際は、コントロールレジスタの設定が必要です。（全
体ブロック図、コントロールレジスタの設定を参照して下さい。）
データフォーマットは２'sコンプリメントのＭＳＢファーストです。入出力フォーマットは、ＡＫＭ標準フォーマット
の他に、CONT0 DIFS(D4)を１に設定する事によりＩ2Ｓ互換モードにすることができます。（この場合すべての入出力オ
ーディオデータﾋﾟﾝのインターフェースは、Ｉ2Ｓ対応となります。）
入力SDIN1,SDIN2,SDIN3,SDIN4Aのフォーマットは、初期設定では前詰め(24bit)ですが、ｺﾝﾄﾛｰﾙﾚｼﾞｽﾀCONT0
DIF1(D3),DIF0(D2)を設定する事により,後詰め24bit,後詰め20bit,後詰め16bitにも対応します。
（注：CONT0 DIF(D5)=0）
ただし、SDIN1,SDIN2,SDIN3,SDIN4Aを個別に設定することは出来ません。
出力SDOUT1,SDOUT2,SDOUT3,SDOUT4は、前詰め24bit固定です。
スレーブモード時は、BITCLKは48fsでも入力可能です。入力フォーマットは、BITCLKが64fsの場合を明記します。
１）標準入力フォーマット（DIF=0：初期設定値）
ａ）モード１
(DIF1,DIF0=0,0：初期設定値)
LRCLK
Right ch
Left ch
BITCLK
31 30 29
SDIN1,SDIN2,
SDIN3,SDIN4A
M 22 21
10 9 8 7 6
5 4 3 2
1 0 31 30 29
M 22 21
2 1 L
10 9 8 7 6
5 4 3 2
1 0
2 1 L
M : MSB, L : LSB
・SDIN,SDINAに前詰め20bitのデータを入力する場合は、LSBに続けて４個の"0"を入力して下さい。
ｂ）モード２，モード３，モード４
SDIN1,SDIN2,SDIN3,SDIN4A
SDIN1,SDIN2,SDIN3,SDIN4A
SDIN1,SDIN2,SDIN3,SDIN4A
LRCLK
BITCLK
SDIN1,SDIN2,
SDIN3,SDIN4A
ﾓｰﾄﾞ2：(DIF1,DIF0)=(0,1)
ﾓｰﾄﾞ3：(DIF1,DIF0)=(1,0)
ﾓｰﾄﾞ4：(DIF1,DIF0)=(1,1)
後詰め24bit
後詰め20bit
後詰め16bit
Right ch
Left ch
31 30
Don't Care
23 22 21 20 19 18 17 16 15
1
0
Don't Care
M 22 21 20 19 18 17 16 15
1
L
23 22 21 20 19 18 17 16 15
1
0 31 30
M 22 21 20 19 18 17 16 15
1
L
SDIN1,SDIN2
SDIN3,SDIN4A
Don't Care
M 18 17 16 15
1
L
Don't Care
M 18 17 16 15
1
L
SDIN1,SDIN2
SDIN3,SDIN4A
Don't Care
M
1
L
Don't Care
M
1
L
M : MSB, L : LSB
[MS0302-J-00]
- 36 -
2004/05
[ASAHI KASEI]
[AK7730A]
２）I2S互換入力フォーマット（DIF=1）
LRCLK
Left ch
BITCLK
9 8 7
31 30 29 28
SDIN1,SDIN2
SDIN3,SDIN4A
2
M 22 21
Right ch
6
5 4
3 2 1 0 31 30 29 28
1 L
9 8 7 6 5 4 3 2
2
M 22 21
1 0
1 L
M : MSB, L : LSB
ﾓｰﾄﾞ1：(DIF1(D4),DIF0(D3))=(0,0)を設定して下さい。
３）標準出力フォーマット（DIF=0：初期設定値）
LRCLK
BITCLK
SDOUT1
SDOUT2
SDOUT3
SDOUT4
Right ch
Left ch
31 30 29
10 9 8 7
M 22 21
2
6 5 4
3 2 1 0 31 30 29
1 L
M 22 21
10 9 8 7 6 5 4 3 2 1 0
2
1 L
M : MSB, L : LSB
４）I2S互換出力フォーマット（DIF=1）
LRCLK
BITCLK
SDOUT1
SDOUT2
SDOUT3
SDOUT4
[MS0302-J-00]
Left ch
31 30 29 28
M 22 21
9 8 7
2
Right ch
6
5 4
3 2 1 0 31 30 29 28
1 L
M 22 21
9 8 7
2
6
5 4
3 2 1 0
1 L
M : MSB, L : LSB
- 37 -
2004/05
[ASAHI KASEI]
[AK7730A]
（７）マイコンとのインターフェース
マイコンとのインターフェースは、 RQ (ReQuest Bar), SCLK(Serial data input CLocK), SI(Serial data Input), SO(Serial data
Output),RDY(ReaDY),DRDY(Data ReaDY)の６つの制御信号で実施します｡
ＡＫ７７３０Aでは、システムリセット中の書き込み(WRITE)、読み出し(READ)と動作中の書き込み、読み出しの２
種類が用意されています。
リセット中においては、ｺﾝﾄﾛｰﾙﾚｼﾞｽﾀ，ﾌﾟﾛｸﾞﾗﾑRAM，係数RAM，ｵﾌｾｯﾄRAM，外部条件ｼﾞｬﾝﾌﾟ用ｺｰﾄﾞの書き込みとｺﾝ
ﾄﾛｰﾙﾚｼﾞｽﾀ，ﾌﾟﾛｸﾞﾗﾑRAM，係数RAM，ｵﾌｾｯﾄRAMの読み出しが可能です。
動作中においては、係数RAM，ｵﾌｾｯﾄRAM，外部条件ｼﾞｬﾝﾌﾟ用ｺｰﾄﾞの書き込みとSOからDBUS(ﾃﾞｰﾀﾊﾞｽ)上のﾃﾞｰﾀ読み
出し、コントロールレジスタ読み出しが可能です。データはMSBファーストでシリアル入出力します。
マイコンとＡＫ７７３０Aとのインターフェースを行う場合は、DBUSのデータ読み出しを除いて、 RQ を”L”にして
行います。SCLKの立ち上がりでデータを取り込み、SCLKの立ち下がりでデータを出力します。
ﾃﾞｰﾀは、最初にコマンドコードを入力し、次にアドレスや係数などﾃﾞｰﾀの入出力を行います。
RQ を”H”にする事により１つのコマンドが終了しますので、新たにコマンドを書き込むためには、 RQ を”H”にしたの
ち再び”L”にして書き込みを行って下さい。
DBUSのデータ読み出しの場合は、 RQ を”H”にして行います。（コマンドコードの入力はありません。）
SIは、用途によって制御信号として使用する場合があります。（その場合は、通常のクロックと同様
に、ノイズに対する注意を行って下さい。）
コマンドコードの一覧を下表に示します。
使用条件
リセット
動作時
コマンドコードの一覧
コード名
ｺﾏﾝﾄﾞｺｰﾄﾞ
WRITE
READ
CONT0
60h
70h
CONT1
62h
72h
64h
74h
CONT2
CONT3
66h
76h
CONT4
68h
78h
CONT5
6Ah
7Ah
C0h
C1h
PRAM
CRAM
A0h
A1h
OFRAM
90h
91h
C4h
外部条件ｼﾞｬﾝﾌﾟ
−
B6h
D6h
CRCﾁｪｯｸ (R(x))
70h
CONT0〜CONT5
×
A8h
CRAM書込準備
−
A4h
CRAM書込
−
98h
OFRAM書込準備
−
94h
OFRAM書込
−
C4h
外部条件ｼﾞｬﾝﾌﾟ
−
B6h
D6h
CRCﾁｪｯｸ (R(x))
備考
ｺﾝﾄﾛｰﾙﾚｼﾞｽﾀの設定内容は、
(2) ｺﾝﾄﾛｰﾙﾚｼﾞｽﾀ設定を参照して
下さい。
READ可能,リセット時と同一コード
動作時書込する前に必要。
動作時書込する前に必要。
リセット時と同一コード
リセット時と同一コード
注意：一部重複使用しているコードがあるため、上記のコマンドコード以外は送らないで下さい。
誤動作の原因となります。
マイコンとの通信が無い場合は、SCLKは"H"、SIは"L"にして使用して下さい。
[MS0302-J-00]
- 38 -
2004/05
[ASAHI KASEI]
[AK7730A]
１）リセット中の書き込み
ａ）コントロール・レジスタ書き込み（リセット時）
コントロールレジスタ書き込み(リセット時)は２バイト１組(16bit)のﾃﾞｰﾀで実行します。１６個目のSCLKの立ち上が
りで、設定値は各レジスタに取り込まれます。
データ転送手順
①コマンドコード
②ｺﾝﾄﾛｰﾙ・ﾃﾞｰﾀ
60h,62h,64h,66h,68h,6Ah
(D7 ・・・・・・D0)
各ビットの機能は、8.機能説明、(2)ｺﾝﾄﾛｰﾙﾚｼﾞｽﾀ設定を参照して下さい。
S_RESET
RQ
SCLK
SI
60h
64h
D7 ***D1 D0
D7 ***D1 D0
注）D0には、常に０を入力して下さい。
SO
コントロールレジスタ書き込み例
[MS0302-J-00]
- 39 -
2004/05
[ASAHI KASEI]
[AK7730A]
ｂ）プログラムRAM書き込み（リセット時）
プログラムRAM書き込みは、リセット時に3+4*nバイト１組のデータで実行します｡全てのデータが転送
されるとRDY端子が”Ｌ”になり、プログラムRAMへの書き込みが終了すると”Ｈ”になって次のデータが入力可能となり
ます。連続したアドレスで、データを書き込む場合はそのままデータを入力して下さい｡(ｺﾏﾝﾄﾞｺｰﾄﾞとｱﾄﾞﾚｽは不要)。
不連続のデータを書き込む場合は RQ 端子を再度”Ｈ”→”Ｌ”としてからコマンドコード、アドレス、データの順に入力し
て下さい。
注）RDYが”L”になる期間はtyp条件でマスタークロック1個分以下(20ns程度)になります。
データ転送手順
①コマンドコード C0h (１１００００００)
②アドレス上位
(００００００A9 A8)
③アドレス下位
(A7・・・・・・A0)
④データ
(D31 ・・・・・D24)
⑤データ
(D23 ・・・・・D16)
⑥データ
(D15 ・・・・・D8)
⑦データ
(D7・・・・・・D0)
S_RESET
RQ
SCLK
SI
11000000
000000A9A8
A7 ****A1A0
D31***** D0
D31***** D0
RDY
SO
連続したアドレスのﾃﾞｰﾀをプログラムRAMに入力する場合
S_RESET
RQ
SCLK
SI
11000000
000000A9A8 A7**A1A0
D31***D0
11000000
000000A9A8 A7**A1A0
RDY
SO
不連続なアドレスのﾃﾞｰﾀをプログラムRAMに入力する場合
[MS0302-J-00]
- 40 -
2004/05
[ASAHI KASEI]
[AK7730A]
ｃ）係数RAM書き込み（リセット時）
係数RAM書き込み(リセット時)は3+2*nバイト１組のﾃﾞｰﾀで実行します｡全てのデータが転送されるとRDY端子が”Ｌ”
になり、係数RAMへの書き込みが終了すると”Ｈ”になって次のデータが入力可能となります。
連続したアドレスで､データを書き込む場合はそのままデータを入力して下さい。不連続のデータを
書き込む場合は､ RQ 端子を”Ｈ”→”Ｌ”としてからコマンドコード、アドレス、ﾃﾞｰﾀの順に入力して
下さい。
注）RDYが”L”になる期間はtyp条件でマスタークロック1個分以下(20ns程度)になります。
データ転送手順
①コマンドコード A0h (１０１０００００)
②アドレス上位
(００００００ A9 A8)
③アドレス下位
(A7・・・・・・A0)
④データ
(D15 ・・・・・D8)
⑤データ
(D7・・・・・・D0)
S_RESET
RQ
SCLK
SI
10100000
000000A9A8
A7****A1A0
D15****D0
D15****D0
RDY
SO
連続したアドレスのﾃﾞｰﾀを係数RAMに入力する場合
S_RESET
RQ
SCLK
SI
10100000
000000A9A8 A7***A1A0
D15****D0
10100000
000000A9A8 A7***A1A0 D15**
RDY
SO
不連続なアドレスのﾃﾞｰﾀを係数RAMに入力する場合
[MS0302-J-00]
- 41 -
2004/05
[ASAHI KASEI]
[AK7730A]
ｄ）オフセットRAM書き込み（リセット時）
オフセットRAM書き込み(リセット時)は、最初にコマンドコードを書き込んだ後、アドレスを書き込み、続いて3*nバ
イト１組のデータを書き込みます。ﾃﾞｰﾀが転送されるとRDY端子が"Ｌ"になり、オフセットRAMへの書き込みが終了す
ると、"Ｈ"になって次のデータが入力可能となります。
注）RDYが”L”になる期間はtyp条件でマスタークロック1個分以下(20ns程度)になります。
データ転送手順
①コマンドコード 90h (１００１００００
)
②アドレス
(0 0 A5 A4 ・・・ A0 )
③データ
(０ ０ ０ ０ ０ ０ ０ ０ )
④データ
(0 0 0 D12 ・・ D9 D8 )
⑤データ
(D7 ・・・・・・ D0 )
S_RESET
RQ
SCLK
10010000
SI
0 0 A5 ･･･ A0 0 0 0 D12･･D0
0 0 0 D12･･D0
0 0 0 D12･･D0
RDY
SO
連続したアドレスのデータを OFRAM に入力する場合
S_RESET
RQ
SCLK
SI
1 0 0 1 0 0 0 0 0 0 A5･･･A0 0 0 0 0 0 0 0 0 0 0 0 D12･･･D0
1 0 0 1 0 0 0 0 0 0 A5･･･A0 0 0 0 0 0 0 0
RDY
SO
不連続なアドレスのデータを OFRAM に入力する場合
[MS0302-J-00]
- 42 -
2004/05
[ASAHI KASEI]
[AK7730A]
ｅ）外部条件ジャンプ用コード書き込み（リセット時）
外部条件ジャンプ用コード書き込みは、プログラムのダウンロードなど必要な操作を実施した、一番最後に行って下さ
い。コード書き込みは２バイト１組のデータで実行します。リセット時と動作時共に
入力でき、入力ﾃﾞｰﾀはLRCLK立ち上がりで所定のレジスタにセットされます。すべてのデータが転送されるとRDY端子
が"L"になり、書き込みが終了すると"H"になります。外部条件コードは８ビットと、外部入力端子JX0,JX1,JX2の１１ビ
ットコードの各ビットとIFCONフィールドの各ビットの"１"が１つでも一致したらジャンプ命令が実行されます。リセッ
ト時にデータを書き込む時は、すべてのデータを転送後、リセット解除前にしか実行できません。リセット時の書き込み
時の、 RQ の"Ｌ"→"Ｈ"は、リセット解除後に、2MCLK分以上後に実施して下さい。その後、次のLRCLKの立ち上がり
を捉えた後、RDYは"H"になります。RDYが"H"になるまでは、マイコンからの書き込みは禁止します。IFCONフィール
ドは、ﾌﾟﾛｸﾞﾗﾑに書かれた外部条件です。
このｼﾞｬﾝﾌﾟ用コードは INIT_RESET を"Ｌ"にすると00hにリセットされますが、 S_RESET ではリセットされません。
注）I2S互換時は、LRCLKの位相は反転していますので注意して下さい。
７
０JX0 JX1 JX2
■■■■■■■■ □ □ □
↑
IFCONで指定したビットと外部条件コードの"１"が
１つでも一致しているかチェック
16
↓
9８7 6
IFCONフィールド ◆◆◆◆◆◆◆◆◆◆◆
外部条件コード
データ転送手順
①コマンドコード
②コード・データ
C4h (１１０００１００)
(D7・・・・・・D0)
S_RESET
SCLK
SI
11000100
D7 **** D0
SO
RQ
L ch
R ch
LRCLK
RDY
2LRCLK(max)
外部条件ｼﾞｬﾝﾌﾟ書き込みタイミング（リセット時）
[MS0302-J-00]
- 43 -
2004/05
[ASAHI KASEI]
[AK7730A]
２）リセット中の読み出し
ａ）コントロールレジスタ読み出し(リセット時)
コントロールレジスタ読み出し(リセット時)は16bitのSCLKで実行されます。コマンドコード入力後、
SCLKの立ち下がりで、コントロールレジスタの設定値D7〜D1が出力されます。D0に相当する部分は、レジスタがあり
ませんので、１６個目のSCLKの立ち上がりまで常に０が出力されます。
注）１６個目のSCLKの立ち上がりでD0の値を取り込んだ場合、０であるとは限らないのでD0の値は無視するようにして
下さい。（１６個目のSCLKの立ち上がり以降は不定のため。）
データ転送手順
①コマンドコード
。
70h,72h,74h,76h,78h,7Ah
各ビットの機能は、8.機能説明、(2)ｺﾝﾄﾛｰﾙﾚｼﾞｽﾀ設定を参照して下さい。
S_RESET
RQ
SCLK
SI
SO
70h (example)
74h (example)
D7 **** D1
D7 **** D1
コントロールレジスタ読み出し例
[MS0302-J-00]
- 44 -
2004/05
[ASAHI KASEI]
[AK7730A]
ｂ）プログラムRAM読み出し(リセット時)
書き込まれたプログラムRAMのデータは、コマンドコード入力、読み出したいアドレスを入力し、SIを"H"にして、SCLK
を立ち下げると出力する準備が完了します。次にSIを”L”にするとSCLKの立ち下がりに同期してSOよりデータが出力さ
れます。（この際、RDYが動作しますが無視して下さい。）
読み出したいアドレスが連続している場合は、再びSIを"H"にするところから繰り返して下さい。
データ転送手順
①ｺﾏﾝﾄﾞｺｰﾄﾞ
②ｱﾄﾞﾚｽ上位
③ｱﾄﾞﾚｽ下位
C1h (１１０００００１)
(００００００A9A8)
(A7・・・・・・A0)
S_RESET
RQ
SCLK
SI
11000001
000000 A9 A8
A7 **** A1 A0
D31 **** D0
SO
D31 **** D0
RDY
プログラムRAMﾃﾞｰﾀ読み出し
[MS0302-J-00]
- 45 -
2004/05
[ASAHI KASEI]
[AK7730A]
ｃ）係数RAMﾃﾞｰﾀ読み出し(リセット中)
書き込まれた係数RAMﾃﾞｰﾀを読み出す手順は、コマンドコードを入力し、読み出したいアドレスを入力して、SIを"H"
にしてSCLKを立ち下げると出力する準備が完了します。次にSIを”L”にするとSCLKの立ち下がりに同期してSOよりデー
タが出力されます。（この際、RDYが動作しますが無視して下さい。）
読み出したいアドレスが連続している場合は、再びSIを"H"にするところから繰り返して下さい。
ﾃﾞｰﾀ転送手順
①ｺﾏﾝﾄﾞｺｰﾄﾞ
②ｱﾄﾞﾚｽ上位
③ｱﾄﾞﾚｽ下位
A1h
(１０１００００１)
(００００００A9 A8)
(A7・・・・・・A0)
S_RESET
RQ
SCLK
SI
10100001
000000A9A8
A7 **** A1A0
D15 **** D0
SO
D15 **** D0
RDY
係数RAMデータ読み出し
[MS0302-J-00]
- 46 -
2004/05
[ASAHI KASEI]
[AK7730A]
ｄ）オフセットRAMﾃﾞｰﾀ読み出し(リセット中)
書き込まれたオフセットRAMﾃﾞｰﾀをリセット中に読み出す事が可能です。手順はコマンドコードを入力し、読み出し
たいアドレスを入力し、SIを"H"にしてSCLKを立ち下げると出力する準備が完了します。次にSIを”L”にするとSCLKの立
ち下がりに同期してSOよりデータが出力されます。（この際、RDYが動作しますが無視して下さい。）SCLKを14個以上
入れた場合は、14個目以降は０が出力されます。
データ転送手順
①ｺﾏﾝﾄﾞｺｰﾄﾞ
②ｱﾄﾞﾚｽ
91h (１００１０００１)
(００A5・・・・A0)
S_RESET
RQ
SCLK
SI
10010001
00 A5 **** A0
D12 *** D1 D0
SO
D12 *** D1 D0
D12 *** D1 D0
RDY
ＯＦＲＡＭデータ読み出し
[MS0302-J-00]
- 47 -
2004/05
[ASAHI KASEI]
[AK7730A]
３）ＲＵＮ中書き込み
ａ）係数RAM書込準備と書込（ＲＵＮ状態）
プログラム実行中に係数RAM(CRAM)を書き換えたい時に使用します。コマンドコード入力後、書き換えたい連続し
たアドレスのデータを最大１６個まで入力可能です。
次に、書込コマンドコードと書込の先頭アドレスを入力すると、書き換えられるRAMアドレスが
指定される毎に、RAM内容の書換が実行されます。例えば、５つのデータを係数RAMのアドレス"１０"
より書き換える場合、次のように実行されます。
係数 RAM実行アドレス
７ ８ ９ 10 11 13 16 11 12 13 14 15
↓ ↓
↓ ↓ ↓
書込実行位置
○ ○ ↑
○ ○ ○
アドレス"１３"はアドレス"１２"が書き換えられるまで実行されませんのでご注意下さい。
データ転送手順
＊書込準備 ①コマンドコード A8h (１０１０１０００)
②データ
(D15 ・・・・・D8)
③データ
(D7・・・・・・D0)
＊書込
①コマンドコード A4h (１０１００１００)
②アドレス上位
(００００００A9 A8)
③アドレス下位
(A7 ・・・・・・A0)
注意
必ず書込準備、書込の順で入力して下さい。書込準備をせずに書込を行なうと誤動作します。
書込準備時のRDYが”L”になる期間はtyp条件でマスタークロック1個分以下(20ns程度)になります。
S_RESET
RQ
SCLK
SI
10101000
D15 **** D0
10100100
000000A9*A0
max 200ns
RDY
RDYLG 注
SO
注：RDYLG幅は、１ｻﾝﾌﾟﾘﾝｸﾞ以内に必ず新たなｱﾄﾞﾚｽを書き換える様にﾌﾟﾛｸﾞﾗﾑを組ん
であれば、最大２LRCLK以内にRDY信号は立ち上がります。
係数RAM書込準備と書込
[MS0302-J-00]
- 48 -
2004/05
[ASAHI KASEI]
[AK7730A]
ｂ）オフセットRAM書込準備と書込（ＲＵＮ状態）
プログラム実行中にOFRAM(ｵﾌｾｯﾄRAM)を書き換えたい時に使用します。コマンドモード入力後、書き換えたい連続
したアドレスのデータを最大１６個（1個あたり3byteで上位11bitは0で下位13bitがﾃﾞｰﾀ）まで入力可能です。
次に、書込コマンドコードと書込の先頭アドレスを入力すると、書き換えられるRAMアドレスが
指定される毎に、RAM内容の書換が実行されます。例えば、５つのデータをオフセットRAMのアドレス"１０"
より書き換える場合、次のように実行されます。
オフセット RAM実行アドレス
８ ９ 10 11 13 16 11 12 13 14 15
↓ ↓
↓ ↓ ↓
書込実行位置
○ ○ ↑
○ ○ ○
アドレス"１３"はアドレス"１２"が書き換えられるまで実行されません。注意して下さい。
データ転送手順
＊書込準備 ①コマンドコード 98h (１００１１０００ )
②データ
(００００００００)
③データ
(０００D12・・・D8 )
④データ
(D7・・・・・・D0 )
＊書込
①コマンドコード 94h (１００１０１００ )
②アドレス
(００A5A4・・・A0 )
注意
必ず書込準備、書込の順で入力して下さい。書込準備をせずに書込を行なうと誤動作します。
書込準備時のRDYが”L”になる期間はtyp条件でマスタークロック1個分以下(20ns程度)になります。
S_RESET
RQ
SCLK
SI
10011000
0**0D12** D0
10010100
00 A5***A0
max 200ns
RDY
RDYLG 注
SO
注：RDYLG幅は、１ｻﾝﾌﾟﾘﾝｸﾞ以内に必ず新たなｱﾄﾞﾚｽを書き換える様にﾌﾟﾛｸﾞﾗﾑを組ん
であれば、最大２LRCLK以内にRDY信号は立ち上がります。
オフセットRAM書込準備と書込
[MS0302-J-00]
- 49 -
2004/05
[ASAHI KASEI]
[AK7730A]
ｃ）外部条件ジャンプ用コード書き込み（ＲＵＮ状態）
外部条件ジャンプ用コード書き込みは２バイト１組のﾃﾞｰﾀで実行します。リセット時と動作時共に
入力でき、入力ﾃﾞｰﾀはLRCLK立ち上がりで所定のレジスタにセットされます。すべてのデータが転送されるとRDY端子
が"L"になり、書き込みが終了すると"H"になります。外部条件コードは８ビットで、
このコードの各ビットとIFCONフィールドの各ビットの"１"が１つでも一致したらジャンプ命令が実行
されます。RDYが"H"になるまでは、マイコンからの書き込みは禁止します。
注）I2S互換時は、LRCLKの位相は反転していますので注意して下さい。
データ転送手順
①コマンドコード
②コード・データ
C4h(１１０００１００)
(D7・・・・・・D0)
S_RESET
SCLK
SI
11000100
D7 *** D0
SO
RQ
L ch
R ch
LRCLK
max 2LRCLK
RDY
max0.25LRCLK
外部条件ｼﾞｬﾝﾌﾟ書き込みタイミング（ＲＵＮ時）
[MS0302-J-00]
- 50 -
2004/05
[ASAHI KASEI]
[AK7730A]
４）ＲＵＮ中読み出し
ａ）コントロールレジスタ読み出し(RUN中)
コントロールレジスタは、RUN中でも読み出し可能です。コマンドコード入力後、SCLKの立ち下がりで、コントロー
ルレジスタの設定値D7〜D1が出力されます。D0に相当する部分は、レジスタがありませんので、１６個目のSCLKの立
ち上がりまで常に0が出力されます。
注）１６個目のSCLKの立ち上がりでD0の値を取り込んだ場合、0であるとは限らないのでD0の値は無視するようにして
下さい。（１６個目のSCLKの立ち上がり以降は不定のため。）
データ転送手順
①コマンドコード
70h,72h,74h,76h,78h,7Ah
各ビットの機能は、8.機能説明、(2)コントロールレジスタ設定を参照して下さい。
S_RESET ＝ H”
RQ
SCLK
SI
SO
70h（例）
74h（例）
D7･･･D1
D7･･･D1
コントロールレジスタ読み出し例
[MS0302-J-00]
- 51 -
2004/05
[ASAHI KASEI]
[AK7730A]
b）SO読み出し
SOは、DSP部のDBUS（データバス）上のデータを出力できます。DSTフィールドで＠MICRを指定することで、ﾃﾞｰﾀ
がセットされます。ﾃﾞｰﾀがセットされるとDRDYが"H"になり、SCLKの立ち下がりエッジに同期して出力されます。SI
を"H"にするとDRDYが"L"になり、次の命令を待ちます。なお、DRDYが一度"H"になると、SIを"H"にするか、SCLKで
24個のデータ出力するまで（24個のデータを出力するとDRDYは"L"になります。）、DRDYを"H"にした＠MICR命令の
データが保持され、以後の＠MICR命令は受け付けません。SOからの出力は最大24bitです。
注)AK7730では、SIを使用するしないにかかわらず、SCLKの24bit目の立ち上がり後150nsでDRDYが立下り、SO出力は不
定と成ります。
S_RESET ="H"
RQ ="H"
SI
@MICR
Data2
Data１
DRDY
SCLK
SCLK24 個
SO
SCLK24 個未満
D23 D22 ・・・D3 D2 D1 D0
D23 D22・・・D16 D15 D14
ＳＯ読み出し（ＲＵＮ中）
ＳＯ読み出し（ＲＵＮ中）
[MS0302-J-00]
- 52 -
2004/05
[ASAHI KASEI]
[AK7730A]
５）簡易書き込みエラーチェック
AK7730Aでは、巡回符号を用いて簡易的に書き込みﾃﾞｰﾀに誤りがないかチェックをすることが出来ます。
（注意：マイコンとAK7730A間でのノイズ等による誤書き込みをチェックするのが主な目的です。あくまでも、CRC(cyclic
redundancy check)によるものであり、また、入力DATAがRAM,レジスタに書き込まれる手前でチェックを行っていますの
で、本チェックで100%の書き込みエラー検出を保証しているわけではありません。）
ここで、
・シリアルデータD(X): RQ が立ち下がってから立ち上がるまでに入力されるSIデータ
・ 生成多項式 G(x)=x16+x12+x5+1（CCITTのX.25という規格に基づく16進数のデータ並びでは11021h）
・ D(x)をG(x)で割った余りをR(x) とします。
この場合の割算は計算途中で引き算の代わりにビットごとに排他的論理和を使ったものです。
また、転送するシリアルデータD(X)の後に16bitのゼロを補って割算を行ない余りは16bitで
現れます
簡易書き込みエラーチェックを行うためには、以下のようにします。
１） チェックを行いたいシリアルデータD(x)の剰余R(x)を事前にコマンドコードB6hでレジスタに書き込みます。
２） コマンドコードD6hを用いてR(x)を読み出して、R(x)の値が正しく書き込まれたかを確認します。（読み出しを行わ
なくても、CRCチェック機能自体は動作します。）
３） シリアルデータD(x)をG(x)で割った余りがR(x)に等しければ、 RQ の立ち上がりでSOは、”H”を次の RQ の立下りま
で出力します。（ただし、RUN中読み出し等でSOの出力を使用する場合は、そちらが優先されます。したがってCRC
チェックを使う場合は、チェックを終了するまではRUN中読み出しをしないで下さい。）R(x)と等しくない場合は”L”
を出力します。
４）他のシリアルデータをチェックしたい場合は、1)〜3)を繰り返します。
注）RUN中のCRAM書き込み(A4h),OFRAM書き込み(94h)でノイズ等の影響によりCRCエラーが検出された
場合、アドレス側が正しくないときは、間違ったアドレスにデータが書き込まれてしまう可能性があります。
■
データ転送手順詳細
1)レジスタ書き込み
剰余R(x)データの書き込みは3バイト１組(24bit)のデータで実行します。
ﾃﾞｰﾀ転送手順
①コマンドコード B6h
②剰余R(x)ﾃﾞｰﾀ上位
(D15 ・・・・・・D8)
③剰余R(x)ﾃﾞｰﾀ下位
(D7 ・・・・・・D0)
2）レジスタ読み出し
剰余R(x)データの読み出しは3バイト１組(24bit)のデータで実行します。
ﾃﾞｰﾀ転送手順
①コマンドコード D6h
②剰余R(x)ﾃﾞｰﾀ上位 (D15 ・・・・・・D8)
③剰余R(x)ﾃﾞｰﾀ下位 (D7 ・・・・・・D0)
R(x)
RQ
SCLK
SI
SI
B6h
D15 ･･･D0
D6h
SO
D15 ･･･D0
コントロールレジスタ書き込み、読み出し例
[MS0302-J-00]
- 53 -
2004/05
[ASAHI KASEI]
[AK7730A]
3) CRCチェック
D(x)
(D(x)/G(x)の余り)=R(x)
RQ
SCLK
SI
10100000
000000A9A8 A7･･･A1 A0
D15･･･ D0
B6h
R(x)
SO
{D(x)/G(x)の余り}=R(x)のCRCチェック例(RUN中読み出ししない場合)
4) D(x)に対するR(x)の例
例
1
2
3
D(X)
D6ABCDh
D2A5A5h
A855557777AAAA0000FFFFh
R(X)
1E51h
0C30h
2297h
（８）ＡＤＣ部ハイパスフィルタ
ＡＫ７７３０Aでは、ＡＤＣ部のＤＣオフセットキャンセル用にデジタル・ハイパスフィルタ（ＨＰＦ）を内蔵してい
ます。ＨＰＦのカットオフ周波数は約１Ｈｚ(fs=48kHz)です。このカットオフ周波数はサンプリング周波数(fs)に比例しま
す。
ｶｯﾄｵﾌ周波数
[MS0302-J-00]
96kHz
1.86Hz
48kHz
0.93Hz
- 54 -
44.1kHz
0.86Hz
32kHz
0.62Hz
8kHz
0.16Hz
2004/05
[ASAHI KASEI]
[AK7730A]
（９）EEPROMインターフェース
１）使用法
AK7730AではEEPROMインターフェイスを持っており、イニシャルリセット解除時にEEPROMから
PRAM,CRAM,OFRAM,コントロールレジスタのﾃﾞｰﾀを一括してロードすることが出来、マイコンの負担を軽減すること
が可能です。
EEPROMは、弊社の32kbitシリアルEEPROM AK6510CもしくはAK6512Cを使用して下さい。
また、２）のプログラムマップに記載されている通りにデータをEEPROMに書き込んで下さい。
EEPROMを使用する場合は、以下の操作を行って下さい。
EESELピンを”H”に設定し、（水晶振動子を使用する場合は発振後、） INIT_RESET ピンを”H”に立ち上げて下さい。そ
れにより内部カウンタが動作し、EEPROM用の制御信号 EECS ,EESK,EESIを生成し、EEPROMデータをEESOピンより
取り込みます。すべてのデータを取り込み終えるとEESK,EESIは”L”になり、 EECS は”H”になります。EESTピンは”L”
から”H”に立ち上がって、ロード終了を知らせます。EESTが”H”になると、EESELピンが”H”のままでマイコンとのイン
ターフェイスが可能となります。
再度、読み込みが必要な場合は、EESELが”H”のままでイニシャルリセット( INIT_RESET =”L”)を行った後、
INIT_RESET ピンを”H”に立ち上げて下さい。
ロードに要する時間は、XTI=18.432MHz時36ms(max)です。EESKの周波数は、MCLK/16 (XTI=18.432MHz時2.304MHz)
で生成されます。
AK6512Cの場合、EEPROMアドレス1000hより別プログラムをWRITEしておくことで、EEADRによってプログラムを選
択することが可能です。
プログラムマップのCRCDATAに、EEPROMアドレス0000hから0FFBhまでのシリアルデータD(x)を生成多項式
G(x)=x16+x12+x5+1（初期値=0）で割った余りR(x)(16bit)をWRITEしておくことで、EEPROMからのﾃﾞｰﾀ転送をCHECKす
ることが可能です。ロード終了後（EESTが”H”）SOピンにCRC期待値と内部の演算結果の比較結果が出力され、”H”の場
合正しく転送されたことを示し、”L”の場合、誤った転送がなされた事を示します。
電源立ち上げ時に、EESEL=”H”かつ S_RESET =”H”の状態で、イニシャルリセット解除時した場合、EEPROMダウンロ
ード中は内部システムリセットをアクティブにし、ロード終了後自動的にシステムリセットを解除します。この機能を用
いることでマイコンを接続することなく、AK7730Aの制御が可能です。
[MS0302-J-00]
- 55 -
2004/05
[ASAHI KASEI]
[AK7730A]
２）プログラムマップ
EEPROMADDRESS
0000h
0001h
0002h
0003h
0004h
0005h
0006h
0007h
・・・
0BFEh
0BFFh
0C00h
0C01h
0C02h
0C03h
0C04h
0C05h
0C06h
0C07h
0C08h
・・・
0F59h
0F5Ah
0F5Bh
0F5Ch
0F5Dh
0F5Eh
0F5Fh
0F60h
0F61h
・・・
0FEAh
0FEBh
0FECh
0FEDh
0FEEh
0FEFh
0FF0h
0FF1h
0FF2h
0FF3h
0FF4h
0FF5h
0FF6h
0FF7h
0FF8h
0FF9h
0FFAh
0FFBh
0FFCh
0FFDh
0FFEh
0FFFh
[MS0302-J-00]
備考
PRAM WRITEｺﾏﾝﾄﾞｺｰﾄﾞ
PRAMｱﾄﾞﾚｽMSB側
PRAMｱﾄﾞﾚｽLSB側
PRAMｱﾄﾞﾚｽ0 MSB 8bitﾃﾞｰﾀ
PRAMｱﾄﾞﾚｽ0 MSB-1 8bitﾃﾞｰﾀ
PRAMｱﾄﾞﾚｽ0 MSB-2 8bitﾃﾞｰﾀ
PRAMｱﾄﾞﾚｽ0 LSB 8bitﾃﾞｰﾀ
PRAMｱﾄﾞﾚｽ1 MSB 8bitﾃﾞｰﾀ
DATA
C0h
00h
00h
PRAM0 DATA31-24
PRAM0 DATA23-16
PRAM0 DATA15-8
PRAM0 DATA7-0
PRAM1 DATA31-24
・・・
PRAM766 DATA7-0
PRAM767 DATA31-24
PRAM767 DATA23-16
PRAM767 DATA15-8
PRAM767 DATA7-0
A0h
00h
00h
CRAM0 DATA15-8
CRAM0 DATA7-0
CRAM1 DATA15-8
・・・
CRAM425 DATA7-0
CRAM426 DATA15-8
CRAM426 DATA7-0
90h
00h
OFRAM0 DATA23-16
OFRAM0 DATA15-8
OFRAM0 DATA7-0
OFRAM1 DATA23-16
・・・
OFRAM46 DATA7-0
OFRAM47 DATA23-16
OFRAM47 DATA15-8
OFRAM47 DATA7-0
60h
DATA
62h
DATA
64h
DATA
66h
DATA
68h
DATA
6Ah
DATA
00h
00h
B6h
CRC DATA15-8
CRC DATA7-0
00h
PRAMｱﾄﾞﾚｽ766 LSB 8bitﾃﾞｰﾀ
PRAMｱﾄﾞﾚｽ767 MSB 8bitﾃﾞｰﾀ
PRAMｱﾄﾞﾚｽ767 MSB-1 8bitﾃﾞｰﾀ
PRAMｱﾄﾞﾚｽ767 MSB-2 8bitﾃﾞｰﾀ
PRAMｱﾄﾞﾚｽ767 LSB 8bitﾃﾞｰﾀ
CRAM WRITEｺﾏﾝﾄﾞｺｰﾄﾞ
CRAMｱﾄﾞﾚｽMSB側
CRAMｱﾄﾞﾚｽLSB側
CRAMｱﾄﾞﾚｽ0 MSB 8bitﾃﾞｰﾀ
CRAMｱﾄﾞﾚｽ0 LSB 8bitﾃﾞｰﾀ
CRAMｱﾄﾞﾚｽ1 MSB 8bitﾃﾞｰﾀ
CRAMｱﾄﾞﾚｽ425 LSB 8bitﾃﾞｰﾀ
CRAMｱﾄﾞﾚｽ426 MSB 8bitﾃﾞｰﾀ
CRAMｱﾄﾞﾚｽ426 LSB 8bitﾃﾞｰﾀ
OFRAM WRITEｺﾏﾝﾄﾞｺｰﾄﾞ
OFRAMｱﾄﾞﾚｽ
OFRAMｱﾄﾞﾚｽ0 MSB 8bitﾃﾞｰﾀ
OFRAMｱﾄﾞﾚｽ0 MSB-1 8bitﾃﾞｰﾀ
OFRAMｱﾄﾞﾚｽ0 LSB 8bitﾃﾞｰﾀ
OFRAMｱﾄﾞﾚｽ1 MSB 8bitﾃﾞｰﾀ
OFRAMｱﾄﾞﾚｽ46 LSB 8bitﾃﾞｰﾀ
OFRAMｱﾄﾞﾚｽ47 MSB 8bitﾃﾞｰﾀ
OFRAMｱﾄﾞﾚｽ47 MSB-1 8bitﾃﾞｰﾀ
OFRAMｱﾄﾞﾚｽ47 LSB 8bitﾃﾞｰﾀ
CONT0 WRITEｺﾏﾝﾄﾞｺｰﾄﾞ
CONT0ﾃﾞｰﾀ
CONT1 WRITEｺﾏﾝﾄﾞｺｰﾄﾞ
CONT1ﾃﾞｰﾀ
CONT2 WRITEｺﾏﾝﾄﾞｺｰﾄﾞ
CONT2ﾃﾞｰﾀ
CONT3 WRITEｺﾏﾝﾄﾞｺｰﾄﾞ
CONT3ﾃﾞｰﾀ
CONT4 WRITEｺﾏﾝﾄﾞｺｰﾄﾞ
CONT4ﾃﾞｰﾀ
CONT5 WRITEｺﾏﾝﾄﾞｺｰﾄﾞ
CONT5ﾃﾞｰﾀ
Reserve
Reserve
CRC WRITEｺﾏﾝﾄﾞｺｰﾄﾞ
CRC MSB 8bitﾃﾞｰﾀ
CRC LSB 8bitﾃﾞｰﾀ
Reserve
- 56 -
2004/05
[ASAHI KASEI]
[AK7730A]
９．システム設計
（１）
接続図
0.1µ
0.1µ
Digital +3.3V
0.1µ
10µ
5
4
3
9
21
DVDD
DVDD
28
DVDD
SMODE
SDIN1
SDIN2
SDIN3
25
26
Cd
DRDY
19
SO
30
RDY
18
33
RQ
SI
Rd
Cd
SCLK
XTO
XTI
AK7730A
CS
JX0
15
14
23
24
16
17
48
Analog Lch+
Analog Lch-
47
Analog Rch+
46
Analog Rch-
45
I/F
31
32
20
2
BITCLK_I
CLKO1
INIT_RESET
S_RESET
CLKO2
35
RESET
34
CONTROL
BITCLK_O
LRCLK_O
AVSS
AINL+
AINL-
VREFL
38,44
43
AINR+
AINRVCOM
37
Micom
LRCLK_I
5.6k
6.8n
29
42
0.1µ
LFLT
SDOUT1 13
38
Analog +3.3V
10µ
0.1µ
10µ
0.1µ
39,40
41
8,22,27
[MS0302-J-00]
SDOUT2 12
AVSS
AVDD
SDOUT3 11
VREFH
SDOUT4 10
BVSS
7
DVSS
- 57 -
2004/05
[ASAHI KASEI]
[AK7730A]
（２）周辺回路
１）EEPROMとの接続
AK7730A
INIT_RESET
S_RESET
Reset Control
Micro cmp
S_RST
RQ
SCLK
RQ
SCLK
SI
SI
SO
SO
EESEL
L
CLKO2/EEST
RDY
DRDY
RDY/EESI
DRDY/EECK
CS /EESO
CS
LRCLK_O/ EECS
四線式ｺﾝﾄﾛｰﾙ
AK7730A
Reset Control
INIT_RESET
S_RESET
RQ
SCLK
S_RST
RQ
SCLK
SI
SI
SO
EESEL
CLKO2/EEST
Micro cmp
SO
H
EEST
RDY
DRDY
EEPROM
RDY/EESI
DRDY/EECK
SI
CK
CS /EESO
SO
LRCLK_O/ EECS
CS
四線式ｺﾝﾄﾛｰﾙ＋EEPROM
AK7730A
INIT_RESET
S_RESET
RQ
SCLK
Reset Control
H
H
H
SI
L
SO
EESEL
H
CLKO2/EEST
EEPROM
RDY/EESI
DRDY/EECK
SI
CK
CS /EESO
SO
CS
LRCLK_O/ EECS
EEPROM only
[MS0302-J-00]
- 58 -
2004/05
[ASAHI KASEI]
[AK7730A]
2）グランドと電源
AK7730Aではディジタルノイズのカップリングを最小限に抑えるため、AVDDとDVDDを分けてデカップリングします。
AVDDにはシステムのアナログ電源を供給します。
一般的に電源とグランドはアナログとディジタルに分けて配線し、PCボード上の電源に近いところで接続して下さい。
デカップリングコンデンサ、特に小容量のセラミックコンデンサはAK7730Aにできるだけ近づけて接続します。
3）基準電圧
VREFHピンとVREFLピンに入力される電圧の差がアナログ入力のフルスケールを決定します。通常はVREFHにAVDD
を接続し、VREFLにAVSSを接続します。VREFHピンには高周波ノイズを除去するために10µFの電解コンデンサを並列
に0.1µFのセラミックコンデンサをAVSSとの間に接続して下さい。特にセラミックコンデンサはピンにできるだけ近づけ
て接続して下さい。ディジタル信号、特にクロックはAK7730AへのカップリングをさけるためVREFHピン及びVREFLピ
ンからできるだけ離して下さい。
VCOMピンにはAK7730Aのコモン電圧が出力されます。VCOMピンから出力されるコモン電圧を外部回路には使用し
ないで下さい。VCOMピンには高周波ノイズを除去するために、0.1µFのセラミックコンデンサをAVSSとの間に接続して
下さい。なお、このコンデンサはVCOMピンにできるだけ近づけて下さい。
4）アナログ入力
アナログ入力信号は、各チャネルの差動入力ピンから変調器に入力されます。入力電圧は、AIN+とAIN-の差電圧(Δ
VAIN=(AIN+)-(AIN-))で、±FS=±(VREFH-VREFL)×0.4になります。VREFH=3.3V,VREFL=0Vのとき、入力レンジは±
1.32Vです。出力コードのフォーマットは、2’sコンプリメントです。
AK7730Aはfs=48kHzのとき、3.072MHzでアナログ入力をｻﾝﾌﾟﾘﾝｸﾞします。ディジタルフィルタは、30kHzから3.042MHz
の間のノイズを除去します。しかし、3.072MHz付近の帯域では、ノイズは除去されません。ほとんどのオーディオ信号
では、3.072MHz付近に大きなノイズをもつことはありませんので、簡単なRCフィルタで十分ノイズを減衰させることが
できます。
AK7730Aのアナログ電源電圧は+3.3V(TYP)になっており、アナログ入力ピン(AINL+,AINL-,AINR+,AINR-)には、
AVDD+0.3V以上、AVSS-0.3V以下の電圧と、10mA以上の電流を入力してはいけません。過大電流の流入は、内部の保護
回路の破壊、さらにはラッチアップを引き起こし、ICの破壊に至ります。従って、周辺のアナログ回路の電圧が、±15V
等の場合はアナログ入力ピンを絶対最大定格以上の信号から保護する必要があります。
[MS0302-J-00]
- 59 -
2004/05
[ASAHI KASEI]
[AK7730A]
10k
10k
Vop
10k
Signal
AVSS
10k
+
Vop
1.32Vpp
BIAS
+
NJM2100
0.1µ
BIAS
10µ
+
AIN+
330
1.5nF
4.7k
AIN-
330
4.7k
Vop = VA+ = 3.3V
1.32Vpp
BIAS
AVSS
AVSS
図１．入力バッファ回路例（差動入力）
10k
Vop
Vop
10µ
+
0.1µ
AVSS
+
Signal
BIAS
BIAS
NJM2100
10k
330
AIN+
10µ
+
4.7k
3.3nF
AIN-
330
4.7k
Vop = VA+ = 3.3V
BIAS
2.64Vpp
AVSS
AVSS
図２．入力バッファ回路例（シングルエンド入力）
AK7730Aには、アナログ信号をシングルエンドで入力することも可能です。その際には、AIN-入力にアナログ信号
（VREFH=3.3V,VREFL=0.0Vのとき、FS=(VREFH-VREFL) ×0.8=2.64Vpp）を、AIN+入力にはバイアスを入力して下さい。
但し、3.3V電源でオペアンプを使用した場合、低飽和型のオペアンプが推奨されます。AIN+に接続される電解コンデン
サは、２次高調波低減に効果があります。（図２参照）。
5）ディジタル回路との接続
ディジタル回路によるノイズを最小限に抑えるためにディジタル出力には低電圧ロジックを接続します。適合するロ
ジックファミリィは74LV,74LV-A,74ALVC,74AVCシリーズです。
[MS0302-J-00]
- 60 -
2004/05
[ASAHI KASEI]
[AK7730A]
１０．パッケージ
48pin LQFP(Unit:mm)
1.7Max
9.0 ± 0.2
0.13 ± 0.13
7.0
36
1.4TYP
25
37
24
48
9.0 ± 0.2
7.0
12
13
1
12
0.16 ± 0.07
0.5
0.22 ± 0.08
0.10 M
0° ∼ 10°
0.10
0.5 ± 0.2
材質・メッキ仕様
パッケージ材質:
リードフレーム材質:
リードフレーム処理:
[MS0302-J-00]
- 61 -
エポキシ系樹脂
銅
半田（無鉛）メッキ
2004/05
[ASAHI KASEI]
[AK7730A]
１１．マーキング
AKM
AK7730AVT
XXXXXXX
1
1) Pin #1 indication
2) Date Code: XXXXXXX(7 digits)
3) Marking Code: AK7730AVT
4) Asahi Kasei Logo
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更することが
あります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業
担当、あるいは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権利
に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、輸
出する際に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良
が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような
極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の
書面による同意をお取り下さい。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の
責任を一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から
損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
[MS0302-J-00]
- 62 -
2004/05