[AK4184A] AK4184A TSC with Keypad Scanner and GPIO Expander 概要 AK4184Aは、4線式抵抗膜方式タッチスクリーンコントローラ、キーパッドスキャナ、GPIO機能、PWM輝 度調整制御回路及び12ビット逐次比較型A/Dコンバータを内蔵したアナログインターフェースICです。X軸/Y 軸の位置検出に加え筆圧検出も可能です。キーパッドスキャナは最大6 x 5のマトリックスキーパッドに対応 しています。かつGPIOピンは、最大8本のI/Oピンとして使用する事が可能です。AK4184Aは、2.5Vから動作 し、且つADコンバータのサンプリング周波数として最大125kHzまで動作可能です。低電圧で動作するホス トプロセッサとのインターフェースを容易にするため、ディジタルI/Fは1.6Vから動作可能です。携帯機器 DSC, DVC, Smart Phone, MP3 playerなどのアプリケーションに最適です。 特長 ■ SPI Serial インターフェース ■ 12bit逐次比較型ADC内蔵 (S/H回路内蔵) ■４線式抵抗膜方式インターフェース ■ サンプリング周波数 125KHz (max) ■ 筆圧測定 ■ 6 x 5 keypad スキャナ ■ 8 GPIOポート ■ LED調光用出力(PWM) ■ 電源電圧: AVDD = 2.5V ~ 3.6V IOVDD = 1.6V ~ AVDD ■ 低消費電流: 400μA ■ Package: 41pin BGA (4mm x 4mm, pitch: 0.5mm) MS0947-J-00 -1- 2008/04 [AK4184A] C1 C2 C3 C4 C5 C6 R1 R2 R3 R4 GP0 GP1 GP2 GP3 R5 GP4 Keypad Scanner GPIO I/F GP5 GP6 XP GP7 YP IOVDD Control Logic XN SCLK CSN YN DOUT VREF+ Serial Data I/F and Level Shifter VREF- DIN BUSY KEYIRQN AIN+ AIN- 12bit ADC (SAR type) PENIRQN PW M G e n e r a to r BRCONT PEN and Keypad INTERRUPT OSCILLATOR AVDD VSS1 RESETN VSS2 Figure 1. ブロック図 MS0947-J-00 -2- 2008/04 [AK4184A] ■ オーダリングガイド AK4184AEG AKD4184A −40 ∼ +85°C AK4184A 用評価ボード 41pin BGA (4mm x 4mm, 0.5mm pitch) ■ ピン配置 7 6 AK4184AEG 5 Top View 4 3 2 1 A 7 6 5 4 3 2 1 NC C1 R4 R3 VSS2 IOVDD NC A C3 C4 C2 R5 R2 R1 KEYIRQN B B C D E F G C5 C6 BRCONT GP0 GP1 GP2 VSS2 BUSY DOUT C DIN SCLK D CSN RESETN E GP3 GP5 GP7 XP XN PENIRQN VSS1 F NC GP4 GP6 AVDD YP YN NC G TOP View MS0947-J-00 -3- 2008/04 [AK4184A] ピン／機能 No. A1 Pin Name NC I/O - B1 KEYIRQN O C2 BUSY O C1 DOUT O D2 DIN I D1 E2 SCLK CSN I I E1 F2 RESETN PENIRQN I O G1 NC - F1 G2 VSS1 YN I/O F3 XN I/O G3 YP I/O F4 XP I/O G4 AVDD MS0947-J-00 - Function No Connection No internal bonding. This pin should be open or connected to the ground. Keypad Interrupt (Active Low) CSN pin = “H” でキー割り込み Enable 状態では、キーパッド押し下げで“L”にな ります。デバンススキャン終了で“H”になります。キー割り込み Disable 状態で は、キーパッドの状態に関係なく、常に “H” です。 BUSY output キーパッドキー検出時：キーパッドスキャン時は “H”を出力します。 タッチスクリーン検出時：サンプリング終了から MSB のデータを出力するま での間は “H”を出力します。 Serial Data Output SCLK pin ↓でデータを出力します。CSN pin = “L” ではデータを出力していない 時は “L” を出力します。CSN pin = “H” では Hi-Z 状態です。 Serial Data Input SCLK pin ↑でデータをラッチします。 データ入力時以外は “L” を入力して下さい。 External Clock Input Chip Select Input (Active Low) CSN pin = “L” で、レジスタへの書き込みが可能です。 Device Reset (Active Low) Pen Interrupt Output (Active Low) CSN pin = “H” でペン割り込み Enable 状態では、タッチパネルが押されている 期間 “L” で、それ以外は “H” です。CSN pin = “H” でペン割り込み Disable 状態 では、タッチパネルの接触／非接触に関係なく常に “H” です。CSN pin = “L” で は、パワーダウンのモードにより状態が変化します。詳細は、 パワーダウン 制御 および ペン割り込みの項を参照下さい。 No Connection No internal bonding. This pin should be open or connected to the ground. Analog Ground Touch Screen Y- plate Voltage supply Y 軸方向の位置測定時: タッチパネルの Y-軸側に電圧供給します X 軸方向の位置測定時: OPEN です。 筆圧検出時: Z2 測定では、ADC への被測定電位入力ピンとして使用します。 ペン割り込み検出時: GND です。 Touch Screen X- plate Voltage supply X 軸方向の位置測定時: タッチパネルの X-軸側に電圧供給します Y 軸方向の位置測定時: OPEN です。 筆圧検出時: タッチパネルの X-軸側に電圧供給します ペン割り込み検出時: OPEN です。 Touch Screen Y+ plate Voltage supply Y 軸方向の位置測定時: タッチパネルの Y+軸側に電圧供給します X 軸方向の位置測定時: ADC への被測定電位入力ピンとして使用します。 筆圧検出時: タッチパネルの Y+軸側に電圧供給します ペン割り込み検出時: OPEN です。 Touch Screen X+ plate Voltage supply X 軸方向の位置測定時: タッチパネルの X+軸側に電圧供給します Y 軸方向の位置測定時: ADC への被測定電位入力ピンとして使用します。 筆圧検出時: Z1 測定では、ADC への被測定電位入力ピンとして使用します。 ペン割り込み検出時: 内部抵抗 50kΩでプルアップしています。 Analog Power Supply: 2.5V ~ 3.6V -4- 2008/04 [AK4184A] F5 G5 F6 G6 G7 GP7 GP6 GP5 GP4 NC I/O I/O I/O I/O - F7 E6 E7 D6 D7 C6 C7 B6 A7 GP3 GP2 GP1 GP0 BRCONT C6 C5 C4 NC I/O I/O I/O I/O O O O O - B7 B5 A6 B4 A5 C3 A4 B3 A3 B2 A2 C3 C2 C1 R5 R4 VSS2 R3 R2 VSS2 R1 IOVDD MS0947-J-00 O O O I I I I I - GPIO7 pin GPIO6 pin GPIO5 pin GPIO4 pin No Connection No internal bonding. This pin should be open or connected to the ground. GPIO3 pin GPIO2 pin GPIO1 pin GPIO0 pin Pulse width modulated output signal Keypad Column 6 Keypad Column 5 Keypad Column 4 No Connection No internal bonding. This pin should be open or connected to the ground. Keypad Column 3 Keypad Column 2 Keypad Column 1 Keypad Row 5 Keypad Row 4 Digital I/O Ground Keypad Row 3 Keypad Row 2 Digital I/O Ground Keypad Row 1 Digital I/O Power Supply: 1.6V ~ AVDD -5- 2008/04 [AK4184A] ■ 使用しないピンの処理について 使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。 区分 Digital ピン名 GP0 ~ GP8, R1 ~ R5 C1 ~ C6, BRCONT 設定 オープン オープン 絶対最大定格 (VSS1, VSS2 = 0V: Note 1) Parameter Power Supply Analog (Note 2) Digital I/F Input Current (any pins except for supplies) Analog Input Voltage (Note 3) Digital Input Voltage (Note 4) Touch Panel Drive Current Ambient Temperature (power supplied) Storage Temperature Symbol AVDD IOVDD IIN VINA VIND IOUTDRV Ta Tstg min -0.3 -0.3 -0.3 -0.3 -40 -65 max 6.0 6.0 ±10 AVDD+0.3 or 6.0 IOVDD+0.3 or 6.0 50 85 150 Units V V mA V V mA °C °C Note 1. 電圧は全てグランドピンに対する値です。 Note 2. VSS1 と VSS2 は同じグランドに接続して下さい。 Note 3. XP, YP, XN, YN pin max 値は(AVDD+0.3)V または 6.0V のどちらか低い方です。 Note 4. DIN, CSN, SCLK, RESETN, R1 ~ R5, GP0 ~ GP7 pins. max 値は(IOVDD+0.3)V または 6.0V のどちらか低 い方です。Open Drain タイプを選択した場合、GP0 ~ GP7 pins, BRCONT pin のプルアップ抵抗の接続 先は(IOVDD+0.3)V 以下にして下さい。 注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、通常の動作は保証さ れません。 推奨動作条件 (VSS1, VSS2 = 0V: Note 1) Parameter Symbol Power Supply AVDD Digital I/O Power Supply IOVDD Note 1. 電圧は全てグランドピンに対する値です。 min 2.5 1.6 typ 3.3 3.3 max 3.6 AVDD Units V V 注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分ご 注意下さい。 MS0947-J-00 -6- 2008/04 [AK4184A] アナログ特性 (Ta = -40°C to 85°C, AVDD = IOVDD = 3.3V, fs = 125 KHz, fSCLK = 5MHz) Parameter min ADC for Touch Screen Resolution No Missing Codes 11 Integral Nonlinearity (INL) Error Differential Nonlinearity (DNL) Error Offset Error Gain Error Touch Panel Drivers Switch On-Resistance XP, YP, RL = 300Ω XN, YN, RL = 300Ω XP Pull Up Resistance (when pen interrupt enable) Power Supply Current Touch Screen only fs = 125KHz (PD bit = “0”) Touch Screen only fs = 125KHz (PD bit = “1”) Oscillator on, Touch Screen Driver off, A/D power down Full Power Down (all blocks power down when CSN = “H”, RESETN = “H”) typ max Units 12 12 ±1 - ±2 ±6 ±4 Bits Bits LSB LSB LSB LSB 10 10 50 - Ω Ω KΩ 400 500 72 0 680 850 120 5 μA μA μA μA DC 特性(Logic I/O) (Ta = -40°C to 85°C, IOVDD = 1.6V to 3.6V) Parameter Symbol min Digital Input (CSN, SCLK, DIN, R1 ~ R5, GP0 ~ GP7 pins) “H” level input voltage VIH 0.8xIOVDD “L” level input voltage VIL Input Leakage Current IILK -10 Digital Output (DOUT, BUSY, BRCONT, PENIRQN, KEYIRQN pins) VOH IOVDD-0.4 “H” level output voltage (@ Iout = -250μA) VOL “L” level output voltage (@ Iout = 250μA) Digital Output (GP0 ~ GP7 pins) “H” level output voltage (@ Iout = -1.5mA) VOH IOVDD-0.4 “L” level output voltage (@ Iout = 1.5mA) VOL Digital Output (C1 ~ C6 pins) “H” level output voltage (@ Iout = -1.5mA) VOH IOVDD-0.4 Resistance Rkey Pulldown Resistance (R1 ~ R5 pins) Rgp Pulldown Resistance (GP0 ~ GP7 pins @ input) Tri-state Leakage Current IOLK All pins except for XP, YP, XN, YN pins -10 XP, YP, XN, YN pins -50 MS0947-J-00 -7- typ max Units - 0.2xIOVDD 10 V V μA - 0.4 V V - 0.4 V V - - V 16 1000 - KΩ KΩ - 10 50 µA µA 2008/04 [AK4184A] スイッチング特性 (Ta = -40°C to 85°C, AVDD = 2.5V to 3.6V, IOVDD = 1.6V to AVDD, CL = 20pF) Parameter Symbol min typ Internal oscillator frequency fosc 0.9 1.3 Touch Panel (A/D Converter) SCLK period tCP 200 tSam 1.5 Sampling Time (Rin = 600Ω) Throughput Rate fs Conversion Time tCONV 24 Timing Characteristics SCLK Pulse Width Low tCKL 80 Pulse Width High tCKH 80 CSN “↓” to First SCLK “↓” tCSS 300 CSN “↓” to DOUT Tri-State Disabled tDV Data Setup Time tDS 40 Data Hold Time tDH 40 Data Output Delay after SCLK “↓” tDD CSN “↑” to DOUT Hi-Z state tCDZ tCSW 150 CSN “H” Time SCLK “↑” to CSN “↑” tCSH 50 Reset Timing RESETN Pulse Width (Note 5) tRST 20 Note 5. RESETN pin = “L” にすることでリセットがかかります。 max 1.7 Units MHz 1000 125 - ns µs KHz tCP 50 50 70 - ns ns ns ns ns ns ns ns ns ns - µs tCSW VIH VIL CSN tCP tCSH tDD tCKH tCSS VIH VIL SCLK tCKL tDS tDH VIH VIL DIN tCDZ tDV DOUT D11 Hi-Z D10 D0 Hi-Z 50%IOVDD Figure 2. Timing Diagram tRST RESETN VIL Figure 3. Power-down & Reset Timing MS0947-J-00 -8- 2008/04 [AK4184A] 動作説明 ■ 機能概要 AK4184A は、次の機能ブロックで構成されています。 ● 4 線式抵抗膜方式タッチスクリーンインターフェース ● 6 列 x 5 行 キーパッドインターフェース ● 8 GPIO pin ● LED 調光用 PWM 制御回路 ● 逐次比較型 AD コンバータ ● ペン割り込み、キーパッド割り込み回路 ● 発振回路 ホストプロセッサとの通信は、4 線式 SPI™バス経由で行います。 SPI™は、Motorola Inc.の登録商標です。 ■ タッチスクリーン A/D コンバータ タッチパネルの軸に生じた電位差や筆圧の電圧測定用に 12 bit 逐次比較型A/Dコンバータを内蔵しています。 このA/Dコンバータは、電荷再分配方式を採用しており、内部のキャパシタアレイは、サンプル・ホールド 回路としても機能します。12 ビットA/Dコンバータの出力フォーマットは Table 1 の様にストレートバイナリ です。 入力電圧 出力コード (ΔVREF - 1.5LSB) ~ ΔVREF FFFH (ΔVREF - 2.5LSB) ~ (ΔVREF - 1.5LSB) FFEH ----------------0.5LSB ~ 1.5LSB 001H 0 ~ 0.5LSB 000H ΔVREF: (VREF+) – (VREF-) Table 1. 出力コード MS0947-J-00 -9- 2008/04 [AK4184A] ■ タッチスクリーンの位置検出 タッチスクリーンの位置検出(X 軸測定、Y 軸測定)は、制御コマンドにより切り替えます。位置検出は、ディ ファレンシャル方式になります。A/D コンバータのフルスケール(ΔVREF)は、測定対象軸に印加される電位 差(X 軸測定の場合、ΔVREF = VXP - VXN)になります。測定対象軸のネガティブピン(VXN)と、もう一方の軸の ポジティブピン(VXP)との電位差(X 軸測定の場合、ΔAIN = VYP – VXN)が、A/D コンバータのアナログ入力(ΔAIN = (AIN+) - (AIN-))になります。アナログ入力は、サンプリング期間に内部キャパシタにチャージされます。 内部キャパシタのチャージが完了するとそれ以上電流は流れません。 内部キャパシタに電荷をチャージするためのセトリング時間(サンプリング時間)は、少なくとも 1.5μs 必要で す。また、ADC の最大スループットは、125kHz です。 位置検出は、X 軸・Y 軸の座標を計算する必要があるため、最低 2 回の A/D 変換が必要です。ディファレン シャル方式による位置検出時において、出力コードは、アナログ入力とフルスケール電圧との比で表現され ますので､バッテリ等によるシステム電源電圧変動の影響を受けません。 AVDD AVDD X-Plate XP-Driver SW ON XP VREF+ AIN+ YP ADC VREF- X-Plate YP-Driver SW ON XP Y-Plate VREF+ AIN+ VREF- AIN- ADC AINXN Y-Plate YP XN XN-Driver SW ON YN a) YN-Driver SW ON X-Position Measurement Differential Mode b) YN Touch Screen Y-Position Measurement Differential Mode タッチパネルが押されると破線部分で X-plate、Y-plate が接続されます。 XP X-Plate (Top side) XN Y-Plate (Bottom side) YN YP c) 4-wire Touch Screen Construction Figure 4. 位置測定回路 MS0947-J-00 -10- 2008/04 [AK4184A] ■ タッチスクリーンの筆圧検出 タッチスクリーンの筆圧検出は、YP pin に VREF+、XN pin に VREF-の電圧を印加した状態で、XP pin、YN pin の電圧を測定し、２枚のシートの接触抵抗を算出することで得られます。 これには 2 つの方法があります。 一つ目の方法は、X 軸のシート抵抗(Rxplate)のみが既知の場合です。この場合、下式のように、接触抵抗が 既知のシートの座標と、Z1 位置、Z2 位置を求めることで、接触抵抗を算出できます。 Rtouch = (Rxplate) * (Xposition/4096) * [(Z2/Z1) – 1] 二つ目の方法は、X 軸、Y 軸の両方のシート抵抗(Rxplate, Ryplate)が、既知の場合です。この場合、下式のよ うに、接触した X 位置、Y 位置、Z1 位置から接触抵抗を計算できます。 Rtouch = (Rxplate * Xposition/4096) * [(4096/Z1) – 1] – Ryplate * [1 – (Yposition/4096)] AVDD AVDD YP-Driver SW ON YP-Driver SW ON YP XP VREF+ AIN+ VREF- AIN- ADC YP Rtouch XP VREF+ AIN+ VREF- AIN- Rtouch ADC XN XN-Driver SW ON XN XN-Driver SW ON YN a) YN b) Z1-Position Measurement Z2-Position Measurement Figure 5. 筆圧測定回路 MS0947-J-00 -11- 2008/04 [AK4184A] ■ キーパッドスキャナ AK4184A のキーパッドスキャナは、最大 6 列 x 5 行のキーパッドに対応します。6 列 x 5 行より少ないキー検 出をモニターする場合は、キースキャン前に列ごとにマスクする事やキースキャン後にキー毎にマスクする 事が可能です。キーパッド動作をキー割り込みとキースキャンに分けて考えます。 ■ キー割り込み検出 キー待ち状態では、C1 ~ C6 pinsが“H”を出力しています。R1 ~ R5 pinsはプルダウン(Rkey = 16KΩ, Figure 6)さ れています。任意のキーを押し下げることで対応したR1 ~ R5 pinsが “H”になります。このキー検出により KEYIRQN pinはLowにドライブされます。キースキャンが終了するとHighにドライブされますが、キーパッ ドデータを読み出すまでは、再びキー押し下げを行ってもKEYIRQN pinは、Lowに変化しません。(キー割り 込み禁止状態) ■ キースキャンデータ読み出し キー割り込み検出後、AK4184A は各キーの状態を順次スキャンしレジスタに書き込みます。具体的には、C1 pin のバッファを ON にして “H”を出力します(Scan Output 1)。他の C2 ∼ C6 pins は、Hi-Z 状態です。キー押し 下げされた R1 ~ R5 pins は C1 pin と接続し、“H”になります。キーリリースで R1 ~ R5 pins は、“L”になりま す。R1 ∼ R5 pins (Sense Input 1)の入力レベルをスキャンして内部レジスタに取り込みます。2 つのキーを同時 に押した場合は、対応した R1 ~ R5 pin が “H”になります。次に同様に C2 pin を “H”にして(Scan Output 2)、 R1 ∼ R5 pins の入力レベルをスキャンしレジスタに取り込みます(Sense Input 2)。この Scan Output と Sense Input を有効な列(Column)で繰り返しを行い、内部レジスタに取り込みます。 キースキャンは Debounce Time 最後に一連の Scan Output/ Sense Input のサイクルを 1 回行い、その後内部レジ スタに値を取り込みます。ホストプロセッサは、キーパッドスキャンが終了した事を確認してデータレジス タの読み出しを開始します。データレジスタを読み出すまでは、新たにキーパッドスキャンを繰り返す事は できません。 MS0947-J-00 -12- 2008/04 [AK4184A] Scan Output 6 Scan Output 5 Scan Output 4 Scan Output 3 Sense Input 1 through 5 Scan Output 2 Scan Output 1 Drive High or Hi-Z STATE C1 R1 C2 C3 C4 C5 C6 1 6 11 16 21 26 2 7 12 17 22 27 3 8 13 18 23 28 4 9 14 19 24 29 5 10 15 20 25 30 Rkey R2 Rkey R3 Rkey R4 Rkey R5 Rkey Rkey=16KΩ(typ.) Figure 6. Key Press Detection Circuitry and KEY No. Key pressed Rx Signal from keypad Debounce Scan Store the Key value in the KPDATA1, the KPDATA2 Register Key debounce time interval Time Oscillator startup Figure 7. Debounce Time Interval MS0947-J-00 -13- 2008/04 [AK4184A] ■ ディジタル I/F AK4184A は、SPI バス経由でホストプロセッサと通信します。ホストプロセッサは、シリアルクロックにコ マンドを同期して通信を開始します。低電圧で動作するホストプロセッサとのインターフェースを容易にす るために、ディジタル I/F 用電源 IOVDD を持ち、1.6V から動作することが可能です。 Touch Panel AVDD=2.5V ~ 3.6V X-Plate (Top side) AK4184A XP TP Interface XN YN YP IOVDD=1.6V~AVDD IOVDD CSN SCLK KP Interface DIN GPIO port DOUT BRCONT PENIRQN KEYIRQN μP Y-Plate (Bottom side) 8 GPIO 6x5 KEYPAD LED Driver Figure 8. SPI 接続と入力デバイス接続 レジスタ設定は４線式シリアル I/F pin (CSN, SCLK, DIN, DOUT pins)で書き込み、読み出しを行います。I/F 上のデータは、制御コマンド、制御データ、読み出しデータで構成されます。データの送信側は、SCLK pin ↓ で各ビットを出力し、受信側は SCLK pin ↑で取り込みます。CSN pin ↓の後、最初の 16bit が制御コマンドで す。書き込みの場合は、続けて 16bit 制御データを書き込みます。読み出し場合は、16bit データを読み出し ます。その後の CSN pin ↑で一回の書き込みまたは読み出し動作を終了します。SCLK pin のクロックスピー ドは、5MHz(max)です。RESETN pin = “L”でレジスタ値はリセットされます。 制御コマンドのデータフォーマットは、Table 2 に示します。制御コマンドは、MSB側の 8bitが、タッチスク リーン制御コマンド、LSB側 8bitがKeypad, GPIO, LED輝度調整ブロックを制御するコマンドで構成されます。 タッチスクリーン制御を行う場合は、下位 8 ビットは、 “0”を書き込んでください。その他のブロックを制御 する場合は、上位 8 ビットは “0”を書き込んで下さい。 タッチスクリーン制御する場合 S bit は必ず “1”を設定します。次の 3 ビットで、タッチスクリーン測定軸及 びパワーダウンの制御を行います。 その他のブロックを制御する場合は、バス上のデータの方向を示すW/R bitで始まります。次の 1bitは、アク セスするレジスタのページを選択するPAGE bitです。選択するページビットは Table 3 に示します。次の 6bit でアクセスするレジスタのアドレスを選択します。アクセスするページとアドレスは、Table 4 を参照くださ い。 MS0947-J-00 -14- 2008/04 [AK4184A] D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 Touch Screen Control Command Byte Other(Keypad, GPIO, LCD bias) Control Command Byte S A1 A0 PD x x x x W/R PAGE ADDR[5:0] MSB LSB Table 2. AK4184A 制御コマンド (x: don’t care) PAGE Description 0 Data Register 1 Control Register Table 3. Page Address PAGE Addr Register Name D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 0 00H KPDATA1 DERR KD3[4] KD3[3] KD3[2] KD3[1] KD3[0] KD2[4] KD2[3] KD2[2] KD2[1] KD2[0] KD1[4] KD1[3] KD1[2] KD1[1] KD1[0] 0 01H KPDATA2 SERR KS2[4] KS2[3] KS3[2] KS3[1] KS3[0] KS2[4] KS2[3] KS2[2] KS2[1] KS2[0] KS1[4] KS1[3] KS1[2] KS1[1] KS1[0] 0 02H -FH Reserved 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10H GPLR 0 0 0 0 0 0 0 0 GPD7 GPD6 GPD5 GPD4 GPD3 GPD2 GPD1 GPD0 0 11H -3FH Resverved 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 00H KEY KST1 KST0 DBN2 DBN1 DBN0 HLD2 HLD1 HLD0 0 0 0 0 0 0 0 0 1 01H KPMASK1 0 KM15 KM14 KM13 KM12 KM11 KM10 KM9 KM8 KM7 KM6 KM5 KM4 KM3 KM2 KM1 1 02H KPMASK2 0 KM30 KM29 KM28 KM27 KM26 KM25 KM24 KM23 KM22 KM21 KM20 KM19 KM18 KM17 KM16 1 03H KPColumnMask 0 0 0 0 0 0 0 0 0 0 CM6 CM5 CM4 CM3 CM2 CM1 １ 04H KPScanInitiate 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 05H -07H Reserved 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 08H PDCTRL 0 0 0 0 0 0 0 0 0 0 0 0 0 0 KPPD TPPD 1 09H -0FH reserved 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 10H GPSCR 0 0 0 0 0 0 0 0 SC7 SC6 SC5 SC4 SC3 SC2 SC1 SC0 1 11H GPDR IO7 IO6 IO5 IO4 IO3 IO2 IO1 IO0 0 0 0 0 0 0 0 0 1 12H GPPU PU7 PU6 PU5 PU4 PU3 PU2 PU1 PU0 0 0 0 0 0 0 0 0 1 13H GPSR PS7 PS6 PS5 PS4 PS3 PS2 PS1 PS0 0 0 0 0 0 0 0 0 1 14H -17H Reserved 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 18H PWMCTL LPU 0 0 BRV[4] BRV[3] BRV[2] BRV[1] BRV[0] 0 PACT 0 0 0 DIV2 DIV1 DIV0 1 19H -3FH Reserved 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Table 4. AK4184A Register Map MS0947-J-00 -15- 2008/04 [AK4184A] ■ システムリセット 電源投入時には、RESETN pin を一度 “L”を入力しリセットを行って下さい。システムリセットが行われると、 AK4184A の内部レジスタは全て初期値(0000H)、タッチスクリーンコントローラは X 軸、オートドライバ OFF(A1 bit = A0 bit = PD bit= “0”)に設定され、内部状態が確定します。 AVDD、IOVDD が別電源で供給される場合には、電源立ち上げのシーケンスを考える必要はありません。 ■ タッチスクリーンコントローラ制御 タッチスクリーンに電圧を印加する軸の選択、ADCの入力チャンネルの切替え、ADCのパワーダウンモード の選択は、Table 5 に示す通り４ビットの制御コマンドで行います。残りの下位 12bitは “0”を入力してくださ い。制御コマンドの各ビットの定義とドライバスイッチの状態は、Table 6, Table 7 を参照して下さい。 D15 S D14 A1 D13 A0 D12 PD D11 0 D10 0 D9 0 D8 0 D7 0 D6 0 D5 0 D4 0 D3 0 D2 0 D1 0 D0 0 Table 5. Touch Screen Command Word Format Bits 15 14:13 12 Name S A1-A0 PD 機能 タッチパネルスタートビット。コマンドの先頭ビットで必ず “1” ADC入力チャンネル選択ビット、ドライバスイッチ選択(Table 7) パワーダウンモード選択ビット(Table 8) Reserved Table 6. タッチスクリーン制御データの定義 11:0 Input S 1 1 1 1 A1 0 0 1 1 MS0947-J-00 A0 0 1 0 1 Status of Driver Switch XP XN ON ON OFF OFF OFF ON OFF ON ADC input Reference (ΔAIN) Voltage (ΔVREF) YP YN AIN+ AINVREF+ VREFOFF OFF YP XN XP XN ON ON XP YN YP YN ON OFF XP(Z1) XN YP XN ON OFF YN(Z2) XN YP XN Table 7. ドライバスイッチ ステータス -16- Note X-axis Y-axis Z1 (Pen Pressure) Z2 (Pen Pressure) 2008/04 [AK4184A] ■ パワーダウン制御 PD bit でタッチスクリーンドライバスイッチのパワーダウン制御を行います。 PD 0 ペン割り込み Enabled 1 Disabled 機能 オートドライバ OFF モード CSN pin = “H”の状態では、タッチスクリーンドライバスイッチは OFF にな ります。(ただし、YN ドライバスイッチは ON で YN pin は GND に接続)。こ のモードでは、サンプリング開始から CSN pin = “L”の期間は、割り込みは無 効です。CSN pin = “H”の状態ではペン割り込み機能が有効です。 連続ドライバ ON モード CSN pin に関係なくこのモードではタッチスクリーンドライバは常に ON 状 態です。ペン割り込み機能は無効で、ペンタッチに関係なく PENIRQN pin は 常に“H” です。ドライバは常に ON 状態ですので、サンプリング開始前に タッチスクリーンの電圧を安定させる事が出来ます。また CSN pin↓からサ ンプリングを開始しますのでセトリング時間を長く必要な場合に有効です。 Table 8. パワーダウン制御 内蔵 A/D コンバータは、CSN pin = “H”の期間はパワーダウン状態、CSN pin = “L”の期間はタッチスクリーン コマンド発行時は、パワーアップ状態、通常のレジスタ書き込み/読み出しコマンド発行時は、パワーダウン 状態です。 MS0947-J-00 -17- 2008/04 [AK4184A] ■ タッチスクリーンコントローラ制御シーケンス A/D入力のサンプリング、A/D変換のタイミングを Figure 8 に示します。CSN pin ↓でDOUTはHi-Z状態から“L” になります。AK4184Aは、4 ビットのタッチスクリーン制御コマンドを読み込みます。制御コマンド終了後、 クロック入力が終了(32SCLK)するまで、DIN pin = “L”としなければなりません。スタート(S bit)ビットは、タ ッチスクリーンコマンドの開始を認識するため必ず“1”でなければなりません｡ Sampling1 またはSampling2 の サンプリング期間でA/Dコンバータの入力のサンプリングを行います。逐次比較型ADコンバータは、SCLK に同期して変換を行います。SCLK6 ↓からAD変換を開始し、SCLK20 ↓からMSBファーストで 12bitのデータ を出力していきます。 サンプリングのタイミングは、PD bit により決まります。 前回と今回の A1 bit, A0 bit が変化しない場合(連続で同じ軸を測定)、前回設定が PD bit = “0”の時のサンプリ ング期間は、Sampling2 です。前回設定が PD bit = “1”の時のサンプリング期間は、Sampling1 + Sampling2(CSN ↓〜SCLK6 ↓)です。この場合、CSN pin ↓から最初の SCLK pin ↓までの時間を延ばす事でサンプリング時間 (Sampling1)を長くすることが可能です。 A1 bit と A0 bit が今回の設定で切り替える(軸の変更)場合は、PD bit に関係なく今回設定軸(A1 bit, A0 bit)に対 して測定を行います。サンプリング期間は、Sampling2 です。前回設定 PD bit = “1”の場合 Sampling1 の期間で は今回設定とは違う軸を測定していますので有効なサンプリング期間は Sampling2 のみです。 内部キャパシタに電荷をチャージするための時間(サンプリング時間)は、タッチスクリーンのソースインピー ダンス及び SCLK スピードに依存します。PD bit = “0”設定で Sampling2 区間のみのチャージでは最終電位に 到達しない場合は、PD bit = “1”設定で連続して軸測定を行うか、クロックを遅くしてセトリング時間を十分 確保してください。 CSN 1 2 3 4 5 6 7 8 9 14 16 17 18 19 20 21 22 23 24 25 29 30 31 32 SCLK A/D conversion DIN A1 A0 PD S 0 Control Command Hi-Z Hi-Z D11 D10 D9 D8 D4 D3 D2 D1 D0 DOUT A/D Data Touch Screen Driver SW Current PD bit Previous PD bit Sampling2 PD = “1” PD = “0” PD = “0” Sampling1 + Sampling2 PD = “1” PD = “1” PD = “0” Figure 9. Touch Screen Operation MS0947-J-00 -18- 2008/04 [AK4184A] ■ ペン割り込み ペン割り込みは、ペンがタッチスクリーンに接触したことを知らせる機能で、A/D コンバータがパワーダウ ン状態の時に動作します。割り込みイネーブルの状態では、YN pin は GND に接続します。また、XP pin は、 内部抵抗(Ri: typ.50KΩ)でプルアップ状態になります。また、PENIRQN pin は、内部で XP pin と接続されます。 ペン等によりタッチスクリーンが押されると、タッチスクリーンの 2 枚のシートが接続するため、(AVDD)--(Ri)--- (XP) -- (タッチスクリーン) -- (YN)経由で電流が流れます。タッチスクリーンの抵抗は、一般に数百 Ω なので、PENIRQN pin は “L” になります。ペンを離すと 2 枚のシートが接続が切れるため電流が流れなくな り、PENIRQN pin は “H” になります。PENIRQN pin は、バッファ出力です。フルスケールは、IOVDD で規定 されます。 タッチスクリーンコマンドを書き込んだ場合、 PD = “1” 設定時は、ペン割り込みは無効となりペンタッチに関係なく常に “H” になります。 PD = “0” 設定時は、3SCLK ↓からCSN ↑の区間(Figure 7)は、ペンタッチに関係なく常に “H” になります。それ 以外の期間は、ペン割り込みが有効となり、ペンタッチしている場合は “L”、していない場合は “H” になり ます。 また、タッチスクリーンコマンド以外のレジスタ書き込み/読み出しコマンドが発行された場合は、一番最新 の PD bit の設定値により PENIRQN pin の動作が決まります。 タッチパネルブロックをパワーダウン(TPPD bit = “1”,Table 38)する事が可能で、この状態では全てのドライバ がオフになり、ペン割り込みが無効になります。ペンダウン時においてもタッチパネル経由で電流が流れる ことはありません。 IOVDD AVDD PENIRQN AVDD Ri = 50kΩ EN Driver OFF XP YN Driver ON Figure 10. ペン割り込み回路 MS0947-J-00 -19- 2008/04 [AK4184A] ■ キーパッド、GPIO、LED 輝度調整制御 キーパッドスキャナ、GPIO、LED輝度調整ブロックにアクセスする場合の制御コマンドのフォーマットを Table 10 に示します。書き込み、読み出しシーケンスを Figure 11、 Figure 12 に示します。これらのブロック にアクセスする場合は、制御コマンドのMSBバイト(タッチスクリーン制御コマンド)は、“0”を入力してくだ さい。制御データ、読み出しデータのフォーマットは、Table 4 を参照下さい。 D15 0 D14 0 D13 0 D12 0 D11 0 D10 0 D9 0 D8 0 D7 W/R D6 PAGE D5 D4 D3 D2 D1 ADDR[5:0] D0 Table 9. キーパッド、GPIO、LED輝度調整制御コマンド フォーマット 1. Bits 7 Name W/R 6 PAGE 5:0 ADDR 機能 Write/Read bit 0: Write 1: Read Page bit (Table 3 を参照してください) Address bit (Table 4 を参照してください) Table 10. Control Command Write Operation CSN 1 2 3 8 9 10 11 12 13 14 15 16 17 18 19 25 26 27 28 29 30 31 32 7 6 5 4 3 2 1 0 SCLK DIN ADDR[5:0] W/R Page 15 14 13 8 Control Data Control Command DOUT Hi-Z Hi-Z “0” Figure 11. Write Operation 2. Read Operation CSN 1 2 3 8 9 10 11 12 13 14 15 16 17 18 19 25 26 27 28 29 30 7 6 5 4 3 2 31 32 1 0 SCLK DIN W/R Page ADDR[5:0] Control Command DOUT Hi-Z 15 14 13 “0” 8 Hi-Z Read Data Figure 12. Read Operation MS0947-J-00 -20- 2008/04 [AK4184A] ■ キーパッドスキャナ AK4184A は、最大 6 列 x 5 行のキーパッドの接続可能なインターフェースを持っています。 ■ キーパッド測定シーケンス KST1 bit = “0” (default)とすることで、キー待ち状態となり、キーパッドの押し下げ検出によりキーパッド測 定に移行します。その際、KST0 bit によって、ホストスキャンとキープレススキャンの 2 つの動作を行いま す。 ■ ホストスキャン KST0 bit =“1”の場合、ホストスキャンとなります。キーパッド押し下げ検出により、キーパッド割り込 みを出力(KEYIRQN pin ↓)し、ホストコマンド待ち状態となります。ホストコマンドを受け取るまでは内 部 OSC はパワーダウンしたままで、キースキャンを実行しません。キースキャンを開始するためには、 KPScanInitiate コマンド(Page1、Address 04H)を書き込んでください。コマンドを発行すると、内部 OSC をパワーオンし、デバウンススキャンに移行します。 ■ キープレススキャン KST0 bit = “0”の場合、キープレススキャンとなります。キーパッド押し下げ検出により、キーパッド割 り込みを出力し、自動的に内部 OSC をパワーオンしてデバウンススキャンに移行します。 デバウンスキースキャンが終了すると、データレジスタ(KPDATA1, KPDATA2)を更新し、KEYIRQN pin を”H” にし、ホールドに移行します。ホールド期間中、キー検出は無効となります。Hold 期間中にキーデータを読 み出した場合、新たに Hold 時間だけ待ってキーパッドシーケンスを終了します。Hold 期間中にデータが読み 出されなかった場合、デバウンス終了から Hold 時間経過した時点でキーパッドシーケンスを終了します。た だし、データが読み出されていない場合は、Hold 時間経過後もデータを読み出すまでの間は、キー検出は無 効となります。 Hold 時間が経過し、データを読み出すことでキー割り込みが有効になります。 データが読み出されたかどうかは、Page0 の Address00h か 01h のどちらかを読み出すことで認識します。 デバウンス時間及びホールド時間は Keypad Control Register(KEY)で調整することが可能です。 Keypad Debounce Scan initiated by Host (Initial : KST1 bit="0", KST0 bit="1") Ry KEYIRQN BUSY CSN KPScanInitiate KPScanInitiate DIN KPDATA1,2 KPDATA1,2 DOUT State Key Detect Enable wait Debounce Scan HOLD Key Detect Disable Debounce Scan HOLD Key Detect Hold期間中にReadが実行されると、 Enable then wait Read終了後、再びHold時間を開始する。 Figure 13. Timing Diagram for keypad debounce scan initiated by Host (Initial : key interrupt enable, wait for Host instruction) MS0947-J-00 -21- 2008/04 [AK4184A] Keypad Debounce Scan initiated by keypad activity (Initial : KST1 bit="0", KST0 bit="0") Ry KEYIRQN BUSY CSN KPDATA1,2 DOUT Key Detect Enable State Debounce Scan Key Detect Disable HOLD Debounce Scan HOLD Key Detect Enable then wait Figure 14. Keypad Debounce Scan initiated by key activity (key interrupt enable, keyscan initiated by key touch) ■ Keypad Control Register (PAGE 1) キーパッドの制御は、キーパッド制御レジスタ(Table 12)、２つのキーパッドマスクレジスタKeypad Mask Register (Table 17), KPColumnMASK (Table 19)で行います。 キーパッド制御レジスタは、キーパッド割り込み(キ ー押下げまたはHost指示)によるスキャン移行、キーパッドデバウンス時間、ホールド時間を設定します。 Keypad Maskレジスタはキースキャン後にキー毎にデータをマスクをすることが可能です。Keypad Column Maskレジスタは、選択されたキー列のスキャンを停止しキーパッド押下げ検出を無効にします。 Addr NAME 00H KEY D15 MSB KST1 D14 D13 KST0 D12 DBN[2:0] D11 D10 D9 HLD[2:0] D8 D7 D6 D5 D4 D3 D2 D1 0 0 0 0 0 0 0 D0 LSB 0 Table 11. Keypad Control Register Format Bits 15 Name KST1 14 KST0 13:11 10:8 7:0 DBN HLD Description Key Interrupt enable (キー待ち enable)信号 0: enable 1: disable Key scan initiated by Host/Key 0: keyTouch による Scan 移行 1: Host 指示による Scan 移行 Keypad debounce time interval Keypad hold time control Reserved Table 12. Keypad Control Register (Write) KST1 及びKST0 を読み出すことでキーパッドシーケンスの状態を知ることが可能です。各状態を Table 13 に 示します。 KST1 0 0 1 1 MS0947-J-00 KST0 0 1 0 1 Description Keypad Debounce scan is busy. Wait for the command initiated by Host No detect Data available Table 13. KST bit (Read) -22- 2008/04 [AK4184A] キーパッドデバウンス時間の設定を[DBN2:DBN0]で行います。初期値は、1ms です。 DBN2 0 0 0 0 1 1 1 1 DBN1 DBN0 Function 0 0 Debounce time: 1ms (default) 0 1 Debounce time: 2ms 1 0 Debounce time: 5ms 1 1 Debounce time: 10ms 0 0 Debounce time: 20ms 0 1 Debounce time: 50ms 1 0 Debounce time: 80ms 1 1 Debounce time: 100ms Table 14. Keypad Debounce Time Interval キーパッドホールド時間の設定を[HLD2:HLD0]で行います。初期値は、100μs です。 HLD2 0 0 0 0 1 1 1 1 HLD1 0 0 1 1 0 0 1 1 HLD0 0 1 0 1 0 1 0 1 Function Wait 100μs for next Debounce scan (default) Wait 1 debounce time interval to the next debounce scan Wait 2 debounce time interval to the next debounce scan Wait 3 debounce time interval to the next debounce scan Wait 4 debounce time interval to the next debounce scan Wait 5 debounce time interval to the next debounce scan Wait 6 debounce time interval to the next debounce scan Wait 7 debounce time interval to the next debounce scan Table 15. Keypad Hold Time Control ■ Keypad Mask Register (PAGE 1) キーパッドマスクレジスタのフォーマットは Table 17 以下に示します。マスクされたデータは、KPDATA2 Registerに対して有効です。 Addr NAME D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 01H KPMASK1 0 KM15 KM14 KM13 KM12 KM11 KM10 KM9 KM8 KM7 KM6 KM5 KM4 KM3 KM2 KM1 02H KPMASK2 0 KM30 KM29 KM28 KM27 KM26 KM25 KM24 KM23 KM22 KM21 KM20 KM19 KM18 KM17 KM16 Table 16. Keypad Mask Register Format KMx 0 1 Description キーパッドスキャンデータをマスクしません。(default) キーパッドスキャンデータをマスクします。 Table 17. Keypad Mask bit このレジスタの各ビットは、キーパッド上の各キーに対応します。各ビットとキーパッド上のキーの関係は Table 24 の通りです。KPMASK1, 2 の初期値は 0000Hで、キーパッドスキャンデータのマスクを行いません。 MS0947-J-00 -23- 2008/04 [AK4184A] ■ Keypad Column Mask Register (PAGE 1) キーパッド列マスクレジスタのフォーマットは以下の通りです。列ごとでキー押下げの検出を停止します。 Addr NAME D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 03H KPColumnMASK 0 0 0 0 0 0 0 0 0 0 CM6 CM5 CM4 CM3 CM2 CM1 Table 18. Keypad Column Mask Resister Format CMx 0 1 Description キーパッドスキャンで対応する列(Column)キーの押下げ検出をします(default) キーパッドスキャンで対応する列(Column)キーの押下げ検出をしません。 Table 19. Keypad Column Mask bit ■ Keypad Scan Initiate Command (PAGE 1) KST0 bit = “1”のとき、キータッチを検出した後、キースキャン及びデバウンスを開始せず、Host からの指示 待ちとなります。このレジスタに Write を行うことでデバウンススキャンの開始を指示できます。書き込む データは何でも構いません。このレジスタに書き込みを行うと Keypad Data Register (KPDATA1, KPDATA2) はクリアーされます。 Addr D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 NAME 04H KPScanInitiate X X X X X X X X X X X X X X X X Table 20. Keypad Scan Initiate Command Format MS0947-J-00 -24- 2008/04 [AK4184A] ■ Keypad Data Register (PAGE 0) キーパッドデータレジスタのフォーマットは以下の通りです。各データは、押されたキー番号(#1 ~ 30:Table 24)を示します。KD1 ~ KD3, KS1 ~ KS3 が 00Hは、キーが押されていないことを示します。最大 3 キーが同時 に押された場合まで測定可能です。例えば 2 キー検出時は、KD1, KD2, KS1, KS2 に押されたキー番号が格納 され、KD3, KS3 は 0 となります。また、4 キー以上同時に押された場合、エラービット(DERR bit, SERR bit) が “1”となり、同時にKD1 ~ KD3, KS1 ~ KS3 の各データは 31(1FH)を返します。KD1 ~ KD3 は、column マス クされたデータを出力します。KS1 ~ KS3 は、キーマスクとcolumn マスクされたデータを出力します。これ らのレジスタは読み出し後クリアーされます。 Addr 00H 01H NAME KPDATA1 KPDATA2 D15 DERR SERR D14 D13 D12 D11 KD3[4:0] KS3[4:0] D10 D9 D8 D7 D6 KD2[4:0] KS2[4:0] D5 D4 D3 D2 D1 KD1[4:0] KS1[4:0] D0 Table 21. Keypad Data Register Format Bits 15 14:10 9:5 4:0 Name DERR KD3 KD2 KD1 Description Keypad scan data error Keypad scan result 3. can be masked by column mask Keypad scan result 2. can be masked by column mask Keypad scan result 1. can be masked by column mask Table 22. Keypad Data 1 Register (addr: 00H) Bits 15 14:10 9:5 4:0 Name SERR KS3 KS2 KS1 Description Keypad status data error Keypad status result 3. can be masked by both keymask and column mask Keypad status result 2. can be masked by both keymask and column mask Keypad status result 1. can be masked by both keymask and column mask Table 23. Keypad Data 2 Register (addr: 01H) キーパッドの行列と対応するキー番号は以下の通りです。 C1 C2 C3 C4 C5 C6 #11 #16 #21 #26 R1 #1 #6 #12 #17 #22 #27 R2 #2 #7 #13 #18 #23 #28 R3 #3 #8 #14 #19 #24 #29 R4 #4 #9 R5 #5 #10 #15 #20 #25 #30 Table 24. Keypad to Key number Mapping MS0947-J-00 -25- 2008/04 [AK4184A] ■ GPIO controller AK4184A は、 8 ポートの入力または出力として使用可能な pin を持っています。 データの方向を選択する GPDR レジスタ、出力タイプ(CMOS,オープンドレイン)を選択する GPPU レジスタ、pin 状態 (pull-down, Hi-Z) を設 定する GPSR レジスタ、pin レベルを設定する GPSCR レジスタ、pin レベルを読み込む GPLR レジスタで GP0 ~ GP7 pins の設定を行います。I/O ポートは、ロジック入力、CMOS 出力、オープンドレインのロジック出力 の組み合わせが可能です。初期値は、ロジック入力でプルダウンされています。 Pin Direction (GPDR) Pin Pull-up (GPPU) Pin State (GPSR) Pin Set (GPSCR) GPIO Pin Pin Level (GPLR) Figure 15. GPIOレジスタの設定 ■ GPIO Pin Set/ Clear Register (PAGE 1) GPSCRは、出力pinのレベルを設定するレジスタです。ピン設定が出力設定(Table 28: IO bit = “1”)の場合のみ 有効です。実際のピンレベルを確認する時は、GPLRレジスタで読み出し可能です。 Addr 10H Name GPSCR D15 0 D14 0 D13 0 D12 0 D11 0 D10 0 D9 0 D8 0 D7 SC7 D6 SC6 D5 SC5 D4 SC4 D3 SC3 D2 SC2 D1 SC1 D0 SC0 D4 0 D3 0 D2 0 D1 0 D0 0 Table 25. GPIO Pin Set/Clear Register Format Bits 15:8 7:0 Name Description Reserved Set GPIO Pin level for GPIO pins 0: Set pin level low (default) 1: Set pin level high Table 26. GPIO Pin Set/ Clear Register SC ■ GPIO Pin Direction Register (PAGE 1) GPDR は、ピンの入出力の方向を設定するレジスタです。 Addr 11H Name GPDR D15 IO7 D14 IO6 D13 IO5 D12 IO4 D11 IO3 D10 IO2 D9 IO1 D8 IO0 D7 0 D6 0 D5 0 Table 27. GPIO Pin Direction Register Format Bits 15:8 7:0 MS0947-J-00 Name IO Description GPIO Direction select 0: GPIO pin configured as input. (default) 1: GPIO pin configured as output. Reserved Table 28. GPIO Direction Register -26- 2008/04 [AK4184A] ■ GPIO Pin Pull-up Register (PAGE 1) GPPUは、出力タイプ(CMOS、Open-drain)を選択するレジスタです。ピン設定が出力設定(Table 28: IO bit = “1”) の場合のみ有効です。オープンドレインタイプを選択した場合、プルアップ抵抗の接続先は、(IOVDD+0.3)V 以下にして下さい。 Addr 12H Name GPPU D15 PU7 D14 PU6 D13 PU5 D12 PU4 D11 PU3 D10 PU2 D9 PU1 D8 PU0 D7 0 D6 0 D5 0 D4 0 D3 0 D2 0 D1 0 D0 0 D2 0 D1 0 D0 0 Table 29. GPIO Pin Pull-up Register Format Bits 15:8 Name PU Description GPIO Pullup register select 0: GPIO CMOS outputs (default) 1: GPIO Open drain outputs Reserved Table 30. GPIO Pin Pull-up Register 7:0 ■ GPIO Pin State Register (PAGE 1) GPSR は、ピン状態を設定します。ピン設定が入力設定(IO bit = “0”)の場合のみ有効です。 Addr 13H Name GPSR D15 PS7 D14 PS6 D13 PS5 D12 PS4 D11 PS3 D10 PS2 D9 PS1 D8 PS0 D7 0 D6 0 D5 0 D4 0 D3 0 Table 31. GPIO Pin Sate Register Format Bits 15:8 Name PS 7:0 Description GPIO Pin state select 0: GPIO Pull-down (Rgp=1MΩ typ.) state (default) 1: GPIO pin Hi-Z state Reserved Table 32. GPIO Pin State Register ■ GPIO Pin Level Register (PAGE 0) ピン入力レベルを読み出すレジスタです。ピン設定(IO bit)が、入力、出力どちらの場合でも有効です。この レジスタは読み出し専用です。上位 8 ビットの Reserved ビットは、 “0”を返します。 Addr 10H Name GPLR D15 0 D14 0 D13 0 D12 0 D11 0 D10 0 D9 0 D8 0 D7 GPD7 D6 GPD6 D5 GPD5 D4 GPD4 D3 GPD3 D2 GPD2 D1 GPD1 D0 GPD0 Table 33. GPIO Pin Level Register Format Bits 15:8 7:0 MS0947-J-00 Name 0 GPD Description Reserved GPIO Pin Level bits for GPIO pins 0: Pin state is low 1: Pin state is high Table 34. GPIO Pin Level Register -27- 2008/04 [AK4184A] ■ LED 輝度調整回路 AK4184A は、白色 LED 輝度調整を行う PWM 方式の調光回路及び発振回路(OSC)を内蔵しています。LED の 調光は、LED ドライバ IC への PWM 入力周波数(fPWM)と duty を変更する事で行います。PWM 制御回路は内 蔵の発振器の出力を分周して、スイッチング動作を行います。PWM 発振周波数(fpwm)レンジは、最小 80Hz (typ.)から可能です。基本波 fpwm をロジック制御回路で 32 ステップのデューティタイミングで出力します。 出力は、PACT bit で切り替えます。BRV bit、DIV bit で PWM 周波数の duty 幅を設定します。ノーマルモー ドでデューティデータが変更されるまで連続で出力されます。 出力のフルスケールは、IOVDD トラッキングの CMOS 出力とオープンドレイン出力を選択することが可能 です。リセット解除後の初期値は、発振回路はパワーダウン状態で BRCONT pin は “L”を出力します。 fosc Oscillator fpwm Divider 2 fbrcont PWM Logic (DIV[2:0]+7) BRCONT pin Controller Figure 16. PWM output block Example BRV [4:0] =11H 設定時 内部 PWM カウンタ 0 1 2 3 8 9 10 11 12 13 14 15 16 17 18 8 24 25 26 27 28 29 30 31 0 (DIV[2:0]+7) PWM 周波数(fpwm) = fosc / 2 BRCONT Duty Cycle BRV[4:0] =11H Figure 17. PWM output waveform ■ PWM Control Register (PAGE 1) Addr Name 18H PWMCTRL D15 MSB LPU D14 D13 0 0 D12 D11 D10 BRV[4:0] D9 D8 D7 D6 D5 D4 D3 0 PACT 0 0 0 D2 D1 D0 LSB DIV[2:0] Table 35. PWM Control Register Format Bits 15 Name LPU 14:13 12:8 BRV 7 6 PACT 5:3 2:0 DIV MS0947-J-00 Description Output type Open drain/ CMOS 0: CMOS type (default) 1: Open Drain type Reserved Bright Control Value The period of “H” output level is (control value + 1) cycle in unit of (fpwm/32) Reserved Oscillator and PWM Logic Controller Power Up 0: Power Down State (default) 1: Normal mode (Oscillator power up and enable output) Reserved PWM clock divider index fpwm(typ.) = fosc/2 [DIV + 7] Table 36. PWM Control Register -28- 2008/04 [AK4184A] ■ Power Down Register (PAGE 1) タッチパネル、キーパッドブロックをパワーアップ／ダウンさせるレジスタです。 タッチパネルブロックのパワーダウン状態(TPPD bit = “1”)ではタッチパネルドライバは全て OFF になります ので、ペンダウン時においてもタッチスクリーン経由で電流が流れません。またペン割り込みは無効で、 PENIRQN pin は常に“H”です。ペン割り込みを無効にし、タッチパネルドライバをオフに出来ます。タッチパ ネルブロックをパワーダウンして消費電力を削減する場合に有効です。 キーパッドブロックのパワーダウン(KPPD bit = “1”)を行うと C1 ~ C6 pins の出力が “L”になり、現在進行中の キースキャンを停止し、データ読み出しフラグをクリアーします。パワーアップ設定後、キーパッドシーケ ンスを開始することが可能です。パワーダウン状態ではキー割り込みは無効です。 タッチパネル、キーパッドブロックのパワー制御レジスタのフォーマットは以下の通りです。 Addr NAME D15 D14 D13 08H PDCTRL 0 0 0 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 0 KPPD TPPD Table 37. Power Down Register Format Bits 15:2 1 KPPD 0 TPPD MS0947-J-00 Name Description Reserved キーパッドブロックのパワーダウンを行います 0: パワーアップ(default) 1: パワーダウン タッチパネルブロックのパワーダウンを行います 0: パワーアップ(default) 1: パワーダウン Table 38. Power Down Register -29- 2008/04 [AK4184A] システム設計 Figure 18 はシステム接続例です。具体的な回路と測定例については評価ボード(AKD4184A)を参照ください。 LED Driver GPIO Keypad NC C3 C5 BRCONT GP1 GP3 NC C1 C4 C6 GP0 GP2 GP5 GP4 R4 C2 GP7 GP6 6x5 R3 0.1µ Digital I/O Supply 1.6∼AVDD + 10µ VSS2 R5 Top View R2 VSS2 IOVDD R1 BUSY NC KEYIRQN DOUT DIN Analog Supply 0.1µ XP AVDD XN YP CSN SCLK RESETN PEN IRQN YN VSS1 NC 0.01µ* 0.01µ* 0.01µ* 0.01µ* + 10µ 2.5∼3.6V 4-wire Touch Screen µP 注: - AK4184A の VSS1, VSS2 と周辺コントローラ等のグランドは分けて配線して下さい。 - ディジタル入力ピン(CSN, SCLK, DIN pins)はオープンにしないで下さい。 - ホストプロセッサと通信中以外は、AK4184A の DOUT pin は Hi-Z 状態です。そのため、AK4184A の DOUT pin に 100kΩ程度のプルアップあるいはプルダウン抵抗を入れる必要があります。 Figure 18. システム接続図 ■ PCB 設計の注意点 電源とグランドの取り方には十分注意してください。VSS1 と VSS2 は同じアナロググランドに接続してくだ さい。システムのグランドは、アナログとディジタルで分けて配線し PC ボード上の電源に近いところで接続 してください。小容量のデカップリングコンデンサはなるべく電源ピンの近くで接続してください。 タッチパネル信号ラインにRF等の発振源が近接する場合は、ノイズが動作に影響します。RF信号源を遠ざけ るか、XP, XN, YP, YNの信号ピン近くにコンデンサ(*:Figure 18 の 0.01μF)を実装してノイズを除去してくださ い。また、タッチパネル、GPIO、キーパッド信号ラインからの静電気ノイズによる誤動作や破壊を防止する 為、各信号ピン(XP, XN, YP, YN, GP1-8, C1-6, R1-5 pins)近くに静電気保護素子を実装して下さい。 MS0947-J-00 -30- 2008/04 [AK4184A] コントロール シーケンス ■ X-, Y- Coordinate measurements Cycle repeat CSN pin X, 0 X, 1 repeat X, 0 Y, 0 Y, 1 Y, 0 X: X-measurement, Y:Y-measurement. 0: PD bit = “0” setting, 1: PD bit = “1” setting. Figure 19. Timing Sequence for detecting X, Y position MS0947-J-00 -31- 2008/04 [AK4184A] ■ Keypad Scanner flowchart 1. ホストスキャン Keypad Touch No Read KPDATA1,2 Register? Yes KEYIRQN pin Low Write KPScanInitiate Register Start Clock BUSY pin High Start Scanning & Debouncing keys Store scan results in KPDATA1, 2 Register BUSY pin Low Stop Clock KEYIRQN pin High Done Figure 20. Keypad scanner sequence initiated by Host command MS0947-J-00 -32- 2008/04 [AK4184A] 2. キープレススキャン Keypad Touch No Read KPDATA1,2 Register? Yes KEYIRQN pin Low Start Clock BUSY pin High Start Scanning & Debouncing keys Store scan results in KPDATA1, 2 Register BUSY pin Low Stop Clock KEYIRQN pin High Done Figure 21. Keypad scanner sequence initiated by key press MS0947-J-00 -33- 2008/04 [AK4184A] パッケージ 外形寸法図 41 ピン FBGA (Unit: mm) 4.0 ± 0.1 φ 0.15 A 41 - φ 0.3 ± 0.05 M S AB 7 6 5 4 3 2 1 A B B D 3.0 4.0 ± 0.1 C E F G 0.5 0.5 3.0 0.89 ± 0.11 0.24 ± 0.06 S 0.08 S ■ 材質・メッキ仕様 パッケージ材質: エポキシ系樹脂 インターポーザー材質: BT レジン 半田ボール材質: SnAgCu MS0947-J-00 -34- 2008/04 [AK4184A] マーキング 4184A XXXX ● Date Code: XXXX(4 digits) Pin #A1 indication 改訂履歴 Date (YY/MM/DD) Revision 08/04/16 00 MS0947-J-00 Reason 初版 Page -35- Contents 2008/04 [AK4184A] 重要な注意事項 •本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更すること があります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊 社営業担当、あるいは弊社特約店営業担当にご確認下さい。 •本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権利 に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。 •本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、輸 出する際に同法に基づく輸出許可が必要です。 •医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、 直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極 めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面 による同意をお取り下さい。 •この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等 の責任を一切負うものではありませんのでご了承下さい。 •お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から 損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。 MS0947-J-00 -36- 2008/04