ASAHI KASEI [AK4368] AK4368 PLL & HP-AMP内蔵 DAC 概 要 AK4368はPLL & ヘッドフォンアンプを内蔵した24bit D/Aコンバータです。PLLは携帯電話の様々なベ ースバンドクロックに対応します。また、アナログミキシング回路も内蔵しておりますので、携帯電話 のオーディオI/Fとの接続も可能です。AK4368は3D Stereo Enhancement 回路を内蔵します。ヘッドフ ォンアンプは16Ωで50mWを出力することが可能で、電源ON/OFF時、ミュート時のポップノイズはあ りません。パッケージは小型の41pin BGAを採用しており、ポータブル用途には最適です。 特 長 マルチビット∆Σ方式DAC サンプリングレート - 8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz 8倍FIRディジタルフィルタ内蔵 - 通過域: 20kHz - 通過域リップル: ±0.02dB - 阻止域減衰量: 54dB ディジタルディエンファシス内蔵: 32kHz, 44.1kHz, 48kHz PLL: - 周波数: 27MHz, 26MHz, 19.8MHz, 19.68MHz, 19.2MHz, 15.36MHz, 14.4MHz, 13MHz, 12MHz, 11.2896MHz - 入力レベル: ACカップル入力可能 オーディオI/Fフォーマット: MSB First, 2’s Compliment - I2S, 24bit 前詰め, 24bit/20bit/16bit 後詰め - マスタモード/スレーブモード対応 ミキシング機能: LR, LL, RR, (L+R)/2 ディジタルALC ディジタルボリューム アナログミキシング回路 3D Stereo Enhancement ステレオライン出力 マイコンインタフェース: 3線式/I2C バスブースト内蔵 ヘッドフォンアンプ内蔵 - 定格出力: 50mW x 2ch @16Ω, 3.3V - S/N: [email protected] - 電源ON/OFF時およびミュート時ポップノイズフリー 電源電圧: 1.6V ∼ 3.6V 消費電流: 4.0mA @2.4V (HP-AMP無出力時) Ta: −30 ∼ 85°C 小型パッケージ: 41pin BGA (4mm x 4mm, 0.5mm pitch) MS0409-J-01 2005/08 -1- ASAHI KASEI PVDD BICK LRCK SDATA [AK4368] PVSS MCKO MCLK VCOC MIN LIN AVDD Audio Interface AVSS PLL VCOM VCOM DVDD DAC DVSS HDP Amp (Lch) MUTE HPL ALC LOUT 3DCAP1 3DCAP2 3DCAP3 ROUT DEM ATT Bass Boost 3D Stereo Enhancement Digital Filter HDP Amp DAC PDN MUTE HPR (Rch) I2C HVDD CAD0/CSN SCL/CCLK HVSS Serial I/F MUTET SDA/CDTI RIN Figure 1. ブロック図 MS0409-J-01 2005/08 -2- ASAHI KASEI [AK4368] オーダリングガイド −30 ∼ +85°C AK4368用評価ボード AK4368VG AKD4368 41pin BGA (0.5mm pitch) ピン配置 7 6 5 AK4368VG 4 Top View 3 2 1 A B C D E F G 7 NC HPR HVDD AVDD VCOM 6 HPL HVSS AVSS MUTET ROUT 5 MIN NC 4 RIN NC 3 VCOC LIN NC 2 PVDD PVSS DVSS I2C LRCK SDATA 1 NC MCKO DVDD MCKI BICK SDA/ CDTI NC A B C D E F G Top View LOUT 3DCAP2 3DCAP3 NC 3DCAP1 PDN NC NC MS0409-J-01 NC CAD0/ CSN SCL/ CCLK 2005/08 -3- ASAHI KASEI [AK4368] AK4365, AK4367との比較表 項目 AK4365 AK4367 PLL入力周波数 19.8/19.68/19.2/15.36/ 14.4/13/12/11.2896MHz N/A PLL対応サンプリング周波数 オーディオI/Fフォーマット マスタモード ALC 3D Stereo Enhancement ライン出力 マイコンインタフェース バスブースト ミキシング ヘッドフォン出力 電源電圧 パッケージ 8/11.025/16/22.05/24/32/ 44.1/48kHz 20bit後詰め 16/20bit前詰め I2S Available N/A N/A Mono 3-wire +6dB (L+R)/2 10mW 2.7 ∼ 3.3V 28QFN(5.2mm x 5.2mm) MS0409-J-01 N/A 24bit後詰め 16/20/24bit前詰め I2S N/A N/A N/A Mono 3-wire/I2C +16dB (L+R)/2 50mW 2.2 ∼ 3.6V 20QFN(4.2mm x 4.2mm) AK4368 27/26/19.8/19.68/19.2/ 15.36/14.4/13/12/11.2896 MHz 8/11.025/12/16/22.05/24/ 32/44.1/48kHz Å Available Available Available Stereo Å Å LL, RR, (L+R)/2 50mW 1.6 ∼ 3.6V 41BGA(4mm x 4mm) 2005/08 -4- ASAHI KASEI [AK4368] ピン／機能 B1 C2 C1 ピン名称 MCKO DVSS DVDD D2 I2C I D1 MCKI I E2 LRCK I/O E1 BICK I/O F2 SDATA SDA CDTI SCL CCLK CAD0 CSN I I/O I I I I I No. F1 G2 G3 機 I/O O - F4 PDN I G5 3DCAP1 O F6 3DCAP2 O G6 3DCAP3 O F7 E6 LOUT ROUT O O E7 VCOM O D7 C6 AVDD AVSS - D6 MUTET O C7 B6 B7 A6 A5 A4 B3 HVDD HVSS HPR HPL MIN RIN LIN O O I I I A3 VCOC O B2 A2 PVSS PVDD - 能 マスタクロック出力ピン ディジタルグランドピン ディジタル電源ピン コントロールモード選択ピン “H”: I2Cバス, “L”: 3線式シリアル マスタクロック入力ピン L/Rクロックピン オーディオデータのチャネルを決定します。 シリアルビットクロックピン オーディオデータをシフトするためのクロックです。 オーディオデータ入力ピン コントロールデータ入出力ピン (I2C pin = “H”) コントロールデータ入力ピン (I2C pin = “L”) コントロールクロック入力ピン (I2C pin = “H”) コントロールクロック入力ピン (I2C pin = “L”) チップアドレス0ピン (I2C pin = “H”) コントロールデータチップセレクトピン (I2C pin = “L”) パワーダウン&リセットピン このピンを “L”にすると内部はパワーダウンされ、リセット状態になります。 電源立ち上げ時に一度 “L”を入力して下さい。 3D Stereo Enhancement用コンデンサ接続1ピン 3DCAP2 pinとの間に4.7nFのコンデンサを直列に接続してください。 3D Stereo Enhancement用コンデンサ接続2ピン 3DCAP1 pinとの間に4.7nFのコンデンサを直列に接続、3DCAP3 pinとの間に 470nFのコンデンサを直列に接続して下さい。 3D Stereo Enhancement用コンデンサ接続3ピン 3DCAP3 pinとの間に470nFのコンデンサを直列に接続して下さい。 Lchアナログ出力ピン Rchアナログ出力ピン コモン電圧ピン AVSS pinとの間に2.2µFの電解コンデンサを接続します。 アナログ電源ピン アナロググランドピン ミュート時定数コントロールピン HVSS pinとの間に時定数設定用コンデンサを接続します。 ヘッドフォンアンプ用電源ピン ヘッドフォンアンプ用グランドピン Rch HP-Amp出力ピン Lch HP-Amp 出力ピン モノラルアナログ入力ピン Rch アナログ入力ピン Lch アナログ入力ピン PLL回路のループフィルタ出力ピン PVSSとの間に抵抗とコンデンサを直列に接続して下さい。 PLL用グランドピン。AVSSと接続して下さい。 PLL用電源ピン。AVDDと接続して下さい。 MS0409-J-01 2005/08 -5- ASAHI KASEI No. A1 A7 B4 B5 C3 F3 F5 G1 G4 G7 ピン名称 NC [AK4368] I/O - 機 能 No Connect Pin No internal bonding. These pins should be connected to ground Note: ディジタル入力ピン(I2C, SDA/CDTI, SCL/CCLK, CAD0/CSN, SDATA, LRCK, BICK, MCKI, PDN)はオー プンにしないで下さい。 Note: MCKI pinは、PDN pin = “L”時のみオープンも可能です。 使用しないピンの処理について 使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。 区分 Analog Digital ピン名 LOUT, ROUT, MUTET, HPR, HPL, MIN, RIN, LIN CAD0 MCKO MS0409-J-01 設定 オープン DVSSに接続 オープン 2005/08 -6- ASAHI KASEI [AK4368] 絶対最大定格 (AVSS, DVSS, HVSS, PVSS=0V; Note 1) Parameter Symbol min max Power Supplies Analog AVDD 4.6 −0.3 Digital DVDD 4.6 −0.3 PLL PVDD 4.6 −0.3 HP-Amp HVDD 4.6 −0.3 |AVSS – DVSS| (Note 2) 0.3 ∆GND1 |AVSS – HVSS| (Note 2) 0.3 ∆GND2 |AVSS – PVSS| (Note 2) 0.3 ∆GND3 Input Current (any pins except for supplies) IIN ±10 Analog Input Voltage (Note 3) VINA AVDD+0.3 or 4.6 −0.3 Digital Input Voltage (Note 4) VIND DVDD+0.3 or 4.6 −0.3 Ambient Temperature Ta 85 −30 Storage Temperature Tstg 150 −65 Note 1. 電圧はすべてグランドピンに対する値です。 Note 2. AVSS, DVSS, HVSSとPVSSはアナロググランドに接続して下さい。 Note 3. MIN, LIN, RIN pins. Note 4. SDA/CDTI, SCL/CCLK, CAD0/CSN, SDATA, LRCK, BICK, MCLK, PDN, I2C pins. Units V V V V V V V mA V V °C °C 注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は保証され ません。 推奨動作条件 (AVSS, DVSS, HVSS, PVSS=0V; Note 1) Parameter Symbol Power Supplies Analog AVDD Digital DVDD PLL PVDD HP-Amp HVDD Difference1 AVDD−PVDD Difference2 AVDD−HVDD Note 1. 電圧はすべてグランドピンに対する値です。 min 1.6 1.6 1.6 1.6 −0.3 −0.3 typ 2.4 2.4 2.4 2.4 0 0 Max 3.6 AVDD 3.6 3.6 +0.3 +0.3 Units V V V V V V 注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分ご 注意下さい。 MS0409-J-01 2005/08 -7- ASAHI KASEI [AK4368] アナログ特性 (特記なき場合は Ta=25°C; AVDD=PVDD=DVDD=HVDD=2.4V, AVSS=PVSS=DVSS=HVSS=0V; fs=44.1kHz; EXT mode; BOOST OFF; Slave Mode; Signal Frequency =1kHz; Measurement band width=20Hz ∼ 20kHz; Headphone-Amp: RL =16Ω, CL=220µFを直列接続した場合(Figure 45参照)) Parameter min typ Max Units 24 bit DAC Resolution Headphone-Amp: (HPL/HPR pins) (Note 5) Analog Output Characteristics THD+N dB −3dBFS Output, 2.4V, Po=10mW@16Ω −50 −40 −4.8dBFS Output, 3.3V, dB −20 Po=50mW@16Ω HPG bit= “1” 82 90 dB D-Range −60dBFS Output, A-weighted, 2.4V 92 dB −60dBFS Output, A-weighted, 3.3V S/N A-weighted, 2.4V 82 90 dB A-weighted, 3.3V 92 dB Interchannel Isolation 60 80 dB DC Accuracy Interchannel Gain Mismatch Gain Drift Load Resistance (Note 6) Load Capacitance Output Voltage −3dBFS Output (Note 7) −4.8dBFS Output, 3.3V, Po=50mW@16Ω HPG bit= “1” Stereo Line Output: (LOUT/ROUT pins, RL=10kΩ) (Note 8) Analog Output Characteristics: THD+N 0dBFS Output S/N A-weighted DC Accuracy Gain Drift Load Resistance (Note 6) Load Capacitance Output Voltage 0dBFS Output (Note 9) Output Volume: (LOUT/ROUT pins) Step Size Gain Control Range 16 1.01 0.3 200 1.13 0.5 300 1.25 dB ppm/°C Ω pF Vpp - 0.89 - Vrms 80 −60 87 −50 - dB dB 10 1.32 200 1.47 25 1.61 ppm/°C kΩ pF Vpp 1 −30 2 - 3 0 dB dB Note 5. DACHL=DACHR bits = “1”, MINHL=MINHR=LINHL=RINHR bits = “0”時の値です。 Note 6. AC負荷。 Note 7. 出力電圧はAVDDに比例します。Vout = 0.47 x AVDD(typ)@−3dBFS. Note 8. DACL=DACR bits = “1”, MINL=MINR=LINL=RINR bits = “0”の時の値です。 Note 9. 出力電圧はAVDDに比例します。Vout = 0.61 x AVDD(typ)@0dBFS. MS0409-J-01 2005/08 -8- ASAHI KASEI [AK4368] Parameter LINEIN: (LIN/RIN/MIN pins) Analog Input Characteristics Input Resistance (Figure 23, Figure 24参照) LIN pin LINHL bit = “1”, LINL bit = “1” LINHL bit = “1”, LINL bit = “0” LINHL bit = “0”, LINL bit = “1” RIN pin RINHR bit = “1”, RINR bit = “1” RINHR bit = “1”, RINR bit = “0” RINHR bit = “0”, RINR bit = “1” MIN pin MINHL=MINHR=MINL=MINR bits = “1” MINHL bit = “1”, MINHR=MINL=MINR bits = “0” MINHR bit = “1”, MINHL=MINL=MINR bits = “0” MINL bit = “1”, MINHL=MINHR=MINR bits = “0” MINR bit = “1”, MINHL=MINHR=MINL bits = “0” Gain LIN/MIN→LOUT, RIN/MINÆROUT LIN/MIN→HPL, RIN/MINÆHPR Power Supplies Power Supply Current Normal Operation (PDN pin = “H”) (Note 10) AVDD+PVDD+DVDD HVDD Power-Down Mode (PDN pin = “L”) (Note 11) min typ max Units 35 - 50 100 100 - kΩ kΩ kΩ 35 - 50 100 100 - kΩ kΩ kΩ 17 - 25 100 100 100 100 - kΩ kΩ kΩ kΩ kΩ −1 −0.24 0 +0.76 +1 +1.76 dB dB - 3.8 1.2 1 5.5 2.5 100 mA mA µA Note 10. PMDAC=PMHPL=PMHPR=PMLO bits = “1”, MUTEN bit = “1”, MCKO bit = “0”, HP-Amp無出力時。 PMDAC=PMHPL=PMHPR= “1”,PMLO bit= “0”時, AVDD+PVDD+DVDD+HVDD= 4.0mA. Note 11. 静止時、クロック(MCKI, BICK, LRCK)を含むすべてのディジタル入力ピンはDVSSに固定した場合 の値です。 MS0409-J-01 2005/08 -9- ASAHI KASEI [AK4368] フィルタ特性 (Ta=25°C; AVDD, DVDD, PVDD, HVDD=1.6 ∼ 3.6V; fs=44.1kHz; De-emphasis = “OFF”) Parameter Symbol min typ max Units DAC Digital Filter: (Note 12) Passband (Note 13) PB 0 20.0 kHz −0.05dB 22.05 kHz −6.0dB Stopband (Note 13) SB 24.1 kHz Passband Ripple PR dB ±0.02 Stopband Attenuation SA 54 dB Group Delay (Note 14) GD 22 1/fs Group Delay Distortion 0 µs ∆GD DAC Digital Filter + Analog Filter: (Note 12) (Note 15) Frequency Response FR dB 0 ∼ 20.0kHz ±0.5 Analog Filter: (Note 16) Frequency Response FR dB 0 ∼ 20.0kHz ±1.0 BOOST Filter: (Note 15) (Note 17) Frequency Response 20Hz FR dB 5.76 MIN 100Hz dB 2.92 1kHz dB 0.02 20Hz FR dB 10.80 MID 100Hz dB 6.84 1kHz dB 0.13 20Hz FR dB 16.06 MAX 100Hz dB 10.54 1kHz dB 0.37 Note 12. BOOST OFF (BST1-0 bit = “00”) Note 13.通過域、阻止域の周波数は fs (システムサンプリングレート)に比例します。 例えば、PB=0.4535fs(@−0.05dB)、SB=0.546fs(@−54dB)です。 Note 14. ディジタルフィルタによる演算遅延で、データが入力レジスタにセットされてからアナログ信号が 出力されるまでの時間です。 Note 15. DAC Æ HPL, HPR, LOUT, ROUTでの特性 Note 16. MIN Æ HPL/HPR/LOUT/ROUT, LIN Æ HPL/LOUT, RIN Æ HPR/ROUTでの特性。 Note 17. 周波数特性はfsに比例します。フルスケール入力時には、低域でクリップします。 Boost Filter (fs=44.1kHz) 20 MAX Level [dB] 15 MID 10 MIN 5 0 -5 10 100 1000 10000 Frequency [Hz] Figure 2. Boost Frequency (fs=44.1kHz) MS0409-J-01 2005/08 - 10 - ASAHI KASEI [AK4368] DC特性 (Ta=25°C; AVDD, DVDD, PVDD, HVDD=1.6 ∼ 3.6V) Parameter Symbol min High-Level Input Voltage 2.2V≤DVDD≤3.6V VIH 70%DVDD 1.6V≤DVDD<2.2V VIH 80%DVDD Low-Level Input Voltage 2.2V≤DVDD≤3.6V VIL 1.6V≤DVDD<2.2V VIL Input Voltage at AC Coupling (Note 18) VAC 0.4 High-Level Output Voltage VOH (Iout=−200µA) DVDD−0.2 Low-Level Output Voltage VOL (Except SDA pin: Iout=200µA) (SDA pin: Iout=3mA) VOL Input Leakage Current Iin - typ - max 30%DVDD 20%DVDD - Units V V V V Vpp V - 0.2 0.4 ±10 V V µA Note 18. MCKI pinをコンデンサ接続した場合。(Figure 45参照) MS0409-J-01 2005/08 - 11 - ASAHI KASEI [AK4368] スイッチング特性 (Ta=25°C; AVDD, DVDD, PVDD, HVDD=1.6 ∼ 3.6V; CL = 20pF) Parameter Symbol min Master Clock Input Timing Frequency (PLL mode) fCLK 11.2896 (EXT mode) fCLK 2.048 Pulse Width Low (Note 19) tCLKL 0.4/fCLK Pulse Width High (Note 19) tCLKH 0.4/fCLK AC Pulse Width (Note 20) tACW 18.5 LRCK Timing Frequency fs 8 Duty Cycle: Slave Mode Duty 45 Master Mode Duty MCKO Output Timing (PLL mode) Frequency fCLKO 0.256 Duty Cycle (Except fs=32kHz, PS1-0= “00”) dMCK 40 (fs=32kHz, PS1-0= “00”) dMCK Serial Interface Timing (Note 21) Slave Mode (M/S bit = “0”): BICK Period tBCK 312.5 BICK Pulse Width Low tBCKL 100 Pulse Width High tBCKH 100 tLRB 50 LRCK Edge to BICK “↑” (Note 22) tBLR 50 BICK “↑” to LRCK Edge (Note 22) SDATA Hold Time tSDH 50 SDATA Setup Time tSDS 50 Master Mode (M/S bit = “1”): BICK Frequency (BF bit = “1”) fBCK (BF bit = “0”) fBCK BICK Duty dBCK tMBLR BICK “↓” to LRCK −50 SDATA Hold Time tSDH 50 SDATA Setup Time tSDS 50 Control Interface Timing (3-wire Serial mode) CCLK Period tCCK 200 CCLK Pulse Width Low tCCKL 80 Pulse Width High tCCKH 80 CDTI Setup Time tCDS 40 CDTI Hold Time tCDH 40 CSN “H” Time tCSW 150 tCSS 50 CSN “↑” to CCLK “↑” tCSH 50 CCLK “↑” to CSN “↑” typ max Units - 27 12.288 - MHz MHz ns ns ns 44.1 50 48 55 - kHz % % 33 12.288 60 - MHz % % - - ns ns ns ns ns ns ns 64fs 32fs 50 - 50 - Hz Hz % ns ns ns - - ns ns ns ns ns ns ns ns Note 19. ACカップリング時を除く。 Note 20. MCKIに対して直列にコンデンサを接続し、抵抗をグランドに対して接続した場合のグランドに対す るパルス幅。(Figure 3参照) Note 21. シリアルデータインタフェースの項を参照して下さい。 Note 22. この規格値は LRCKのエッジとBICKの “↑”が重ならないように規定しています。 MS0409-J-01 2005/08 - 12 - ASAHI KASEI Parameter Control Interface Timing (I2C Bus mode): (Note 23) SCL Clock Frequency Bus Free Time Between Transmissions Start Condition Hold Time (prior to first clock pulse) Clock Low Time Clock High Time Setup Time for Repeated Start Condition SDA Hold Time from SCL Falling (Note 24) SDA Setup Time from SCL Rising Rise Time of Both SDA and SCL Lines Fall Time of Both SDA and SCL Lines Setup Time for Stop Condition Pulse Width of Spike Noise Suppressed by Input Filter Power-down & Reset Timing PDN Pulse Width (Note 25) [AK4368] Symbol min typ max Units fSCL tBUF tHD:STA tLOW tHIGH tSU:STA tHD:DAT tSU:DAT tR tF tSU:STO tSP 1.3 0.6 1.3 0.6 0.6 0 0.1 0.6 0 - 400 0.3 0.3 50 kHz µs µs µs µs µs µs µs µs µs µs ns tPD 150 - - ns Note 23. I2CはPhilips Semiconductorsの登録商標です。 Note 24. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。 Note 25. 電源投入時はPDN pinを “L” から “H” にすることでリセットがかかります。 MS0409-J-01 2005/08 - 13 - ASAHI KASEI [AK4368] タイミング波形 1/fCLK tACW 1000pF tACW Measurement Point MCLK Input VAC 100kΩ DVSS DVSS Figure 3. MCKI AC Coupling Timing 1/fCLK VIH MCKI VIL tCLKH tCLKL 1/fs VIH LRCK VIL tBCK VIH BICK VIL tBCKH tBCKL MCKO 50% DVDD tH tL dMCK=tH/(tH+tL) or tL/(tH+tL) Figure 4. Clock Timing MS0409-J-01 2005/08 - 14 - ASAHI KASEI [AK4368] VIH LRCK VIL tBLR tLRB VIH BICK VIL tSDS tSDH VIH SDATA VIL Figure 5. Serial Interface Timing (Slave Mode) LRCK 50%DVDD tMBLR BICK 50%DVDD tSDH tSDS VIH SDATA VIL Figure 6. Serial Interface Timing (Master mode) MS0409-J-01 2005/08 - 15 - ASAHI KASEI [AK4368] VIH CSN VIL tCSS tCCKL tCCKH VIH CCLK VIL tCDS CDTI C1 tCDH C0 R/W VIH A4 VIL Figure 7. WRITE Command Input Timing tCSW VIH CSN VIL tCSH VIH CCLK VIL CDTI D3 D2 D1 VIH D0 VIL Figure 8. WRITE Data Input Timing VIH SDA VIL tLOW tBUF tR tHIGH tF tSP VIH SCL VIL tHD:STA Stop Start tHD:DAT tSU:DAT tSU:STA tSU:STO Start Stop Figure 9. I2C Bus Mode Timing tPD PDN VIL Figure 10. Power-down & Reset Timing MS0409-J-01 2005/08 - 16 - ASAHI KASEI [AK4368] 動作説明 システムクロック 1) PLLモード(PMPLL bit = “1”) 内蔵の高精度アナログPLLはPLL3-0 bits, FS3-0 bits (Table 1, Table 2) で選択したクロックに応じて動作します。 MCKOの出力クロックはPS1-0 bits (Table 3)で設定された周波数を出力し、MCKO bit にてON/OFF可能です。 PLLのロック時間はTable 1を参照してください。動作中(PMDAC bit = “1”)にサンプリング周波数を変更する 場合は、ソフトミュートをかけるか、あるいは“0”データを入力してからサンプリング周波数の変更を行っ てください。 マスタモードとスレーブモードの切り替えはM/S bitで行います。“1”でマスタモード、“0”でスレーブモード です。AK4368はパワーダウン時 (PDN pin = “L”)、及びパワーダウン解除後はスレーブモードです。パワーダ ウン解除後、M/S bitを “1”に変更することでマスタモードになります。 マスタモード時、外部から11.2896MHz, 12MHz, 13MHz, 14.4MHz, 15.36MHz, 19.2MHz, 19.68MHz, 19.8MHz, 26MHz, 27MHzのクロックを入力し、内部のPLLにより、MCKO, BICK, LRCKクロックを生成し出力します。 (Figure 11) 27MHz,26MHz,19.8MHz,19.68MHz, 19.2MHz,15.36MHz,14.4MHz,13MHz, 12MHz,11.2896MHz AK4368 DSP or µP MCKI MCKO BICK LRCK 256fs/128fs/64fs/32fs 32fs, 64fs 1fs MCLK BCLK LRCK SDTO SDATA Figure 11. PLL Master Mode マスタモードで使用する場合、M/S bitに “1”が書き込まれるまで、AK4368のLRCK, BICK pinはフローティン グの状態です。そのため、AK4368のLRCK, BICK pinに100kΩ程度のプルアップあるいはプルダウン抵抗を入 れる必要があります。 マスタモード時(M/S bit = “1”)、PMPLL bit = “0” Æ “1” およびPMDAC bit = “0” Æ “1”設定にした後PLLがロッ クするまでの間、LRCKとBICKは “L”を出力、MCKO bit = “1”のときMCKO pin からは正常でない周波数のク ロックが出力されます。MCKO bit = “0”の場合は、MCKO pin は “L”を出力します。PLLロック後、LRCKと BICKがAK4368から出力されます(Table 4)。 MS0409-J-01 2005/08 - 17 - ASAHI KASEI [AK4368] スレーブモード時、BICK, LRCK pinへ入力されるクロックを基準に内部のPLLにて、AK4368に必要なクロックを生成 します。このモードではMCKOに同期したBICK, LRCKを入力します。 27MHz,26MHz,19.8MHz,19.68MHz, 19.2MHz,15.36MHz,14.4MHz,13MHz, 12MHz,11.2896MHz AK4368 DSP or µP MCKI MCKO BICK 256fs/128fs/64fs/32fs 32fs ~ 64fs BCLK 1fs LRCK MCLK LRCK SDTO SDATA Figure 12. PLL Slave Mode スレーブモード時(M/S bit = “0”) 、PMPLL bit = “0” Æ “1” およびPMDAC bit = “0” Æ “1”設定にした後PLLがロ ックするまでの間、MCKO bit = “1”のときMCKO pin からは正常でない周波数のクロックが出力されます。そ の後、PLLがロックするとMCKO pin からTable 3で選択されたクロックが出力されます。動作時(PMDAC bit = “1”) はLRCKとBICKを止めてはいけません。これらのクロックが供給されない場合、内部にダイナミックな ロジックを使用しているため、過電流が流れ、動作が異常になる可能性があります。クロックを止める場合 はパワーダウン状態(PMDAC bit = “0”)にして下さい。 Mode PLL3 PLL2 PLL1 PLL0 MCKI 0 1 2 3 4 5 6 7 8 9 10 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 11.2896MHz 14.4MHz 12MHz 19.2MHz 15.36MHz 13MHz 19.68MHz 19.8MHz 26MHz 27MHz 1 0 1 1 0 1 1 1 0 1 1 0 11 12 13 14-15 Others fs[kHz] VCOCのR,C C[F] R[Ω] 10k 22n 10k 22n 10k 47n 10k 22n 10k 22n 15k 330n 10k 47n 10k 47n 15k 330n 10k 47n 44.1, 48 44.1, 48 44.1, 48 44.1, 48 44.1, 48 44.1, 48 44.1, 48 44.1, 48 44.1, 48 44.1, 48 44.0995 0 13MHz 10k 48.0007 44.0995 1 26MHz 10k 48.0007 44.0995 0 19.8MHz 10k 47.9992 44.0995 1 27MHz 10k 47.9997 N/A N/A N/A Table 1. MCKI入力周波数 (PLL mode) MS0409-J-01 PLLロック 時間 (typ） 20ms 20ms 20ms 20ms 20ms 100ms 20ms 20ms 100ms 20ms 22n 20ms 22n 20ms 22n 20ms 22n 20ms N/A - Default 2005/08 - 18 - ASAHI KASEI [AK4368] Mode 0 1 2 4 5 6 8 9 10 3, 7, 11-15 FS3 0 0 0 0 0 0 1 1 1 FS2 0 0 0 1 1 1 0 0 0 FS1 0 0 1 0 0 1 0 0 1 FS0 0 1 0 0 1 0 0 1 0 Others fs 48kHz 24kHz 12kHz 32kHz 16kHz 8kHz 44.1kHz 22.05kHz 11.025kHz Default N/A Table 2. サンプリング周波数 (PLL mode) PS1 PS0 MCKO 0 0 256fs Default 0 1 128fs 1 0 64fs 1 1 32fs Table 3. MCKO周波数 (PLL mode, MCKO bit = “1”) Master Mode (M/S bit = “1”) Power Up Power Down PLL Unlock (PMDAC bit= PMPLL bit= “1”) (PMDAC bit= PMPLL bit= “0”) MCKI pin Refer to Table 1. Input or Refer to Table 1. fixed to “L” or “H” MCKO pin MCKO bit = “0”: “L” “L” MCKO bit = “0”: “L” MCKO bit = “1”: Output MCKO bit = “1”: Unsettling BICK pin BF bit = “1”: 64fs output “L” “L” BF bit = “0”: 32fs output LRCK pin Output “L” “L” Table 4. Clock Operation in Master mode (PLL mode) Slave Mode (M/S bit = “0”) Power Up Power Down (PMDAC bit= PMPLL bit= “1”) (PMDAC bit= PMPLL bit= “0”) MCKI pin Refer to Table 1. Input or fixed to “L” or “H” MCKO pin MCKO bit = “0”: “L” “L” MCKO bit = “1”: Output BICK pin Input Fixed to “L” or “H” externally LRCK pin Input PLL Unlock Refer to Table 1. MCKO bit = “0”: “L” MCKO bit = “1”: Unsettling Input or Fixed to “L” or “H” externally Fixed to “L” or “H” externally Input or Fixed to “L” or “H” externally Table 5. Clock Operation in Slave mode (PLL mode) MS0409-J-01 2005/08 - 19 - ASAHI KASEI [AK4368] 2) 外部クロックモード(PMPLL bit = “0”: Default) PMPLL bit を “0”にすることで、外部クロックモード(EXT mode) で動作し、MCKI pinからPLLを介さずに直 接DACにマスタクロックを入力できます。この場合、FS3-0 bitsで選択できるクロックはTable 6の通りです。 また、PLL3-0 bits の設定は無視されます。MCKOの出力はMCKO bitにてON/OFF可能で、出力周波数はPS1-0 bit により設定されます。DAC動作中 (PMDAC bit = “1”) にサンプリング周波数を変更する場合は、ソフトミ ュートをかけるか、あるいは “0”データを入力してからサンプリング周波数の変更を行って下さい。 マスタモード時(M/S bit = “1”)は、LRCKとBICKがAK4368から出力されます(Figure 13)。 動作時(PMDAC bit = “1”) はMCKI pinへの入力クロックを止めてはいけません。これらのクロックが供給されない場合、内部にダ イナミックなロジックを使用しているため、過電流が流れ、動作が異常になる可能性があります。クロック を止める場合はDACをパワーダウン状態(PMDAC bit = “0”)にして下さい。 AK4368 DSP or µP MCKO 256fs, 512fs or 1024fs MCKI MCLK 32fs, 64fs BICK 1fs LRCK BCLK LRCK SDTO SDATA Figure 13. EXT Master Mode スレーブモード時(M/S bit = “0”)に必要なクロックは、MCKI, BICK, LRCKです(Figure 14)。MCKIとLRCKは 同期する必要がありますが位相を合わせる必要はありません。DAC動作時(PMDAC bit = “1”) は各外部クロッ ク (MCKI, BICK, LRCK)を止めてはいけません。これらのクロックが供給されない場合、内部にダイナミック なロジックを使用しているため、過電流が流れ、動作が異常になる可能性があります。クロックを止める場 合はDACをパワーダウン状態 (PMDAC bit = “0”)にして下さい。 AK4368 DSP or µP MCKO 256fs, 512fs or 1024fs MCKI BICK LRCK MCLK 32fs〜64fs 1fs BCLK LRCK SDTO SDATA Figure 14. EXT Slave Mode MS0409-J-01 2005/08 - 20 - ASAHI KASEI Mode 0 1 2 4 5 6 8 9 10 3, 7, 11-15 [AK4368] FS3 0 0 0 0 0 0 1 1 1 FS2 0 0 0 1 1 1 0 0 0 FS1 0 0 1 0 0 1 0 0 1 FS0 0 1 0 0 1 0 0 1 0 Others fs 8kHz ∼ 48kHz 8kHz ∼ 24kHz 8kHz ∼ 12kHz 8kHz ∼ 48kHz 8kHz ∼ 24kHz 8kHz ∼ 12kHz 8kHz ∼ 48kHz 8kHz ∼ 24kHz 8kHz ∼ 12kHz MCKI 256fs 512fs 1024fs 256fs 512fs 1024fs 256fs 512fs 1024fs N/A N/A Default Table 6. サンプリング周波数とMCKI周波数の関係 (EXT mode) PS1 PS0 MCKO 0 0 256fs Default 0 1 128fs 1 0 64fs 1 1 32fs Table 7. MCKO周波数 (EXT mode, MCKO bit = “1”) Master Mode (M/S bit = “1”) Power Up (PMDAC bit = “1”) Power Down (PMDAC bit = “0”) MCKI pin Refer to Table 6. Input or fixed to “L” or “H” MCKO pin MCKO bit = “0”: “L” “L” MCKO bit = “1”: Output BICK pin BF bit = “1”: 64fs output “L” BF bit = “0”: 32fs output LRCK pin Output “L” Table 8. Clock Operation in Master mode (EXT mode) Slave Mode (M/S bit = “0”) Power Up (PMDAC bit = “1”) Power Down (PMDAC bit = “0”) MCKI pin Refer to Table 6. Input or fixed to “L” or “H” MCKO pin MCKO bit = “0”: “L” “L” MCKO bit = “1”: Output BICK pin Input Fixed to “L” or “H” externally LRCK pin Input Fixed to “L” or “H” externally Table 9. Clock Operation in Slave mode (EXT mode) 低速サンプリング時は帯域外ノイズのため、DR, S/Nが劣化します。MCKIに入力されるマスタクロックの周 波数を上げることで、DR, S/Nを改善できます。Table 10はDAC出力をヘッドフォンアンプに通した場合のDR, S/Nです。 DR, S/N (BW=20kHz, A-weight) fs=8kHz fs=16kHz 256fs 56dB 75dB 512fs 75dB 90dB 1024fs 90dB N/A Table 10. MCKI とヘッドフォンアンプのDR, S/Nの関係 (2.4V) MCKI MS0409-J-01 2005/08 - 21 - ASAHI KASEI [AK4368] シリアルデータインタフェース SDATA, BICK, LRCKの3pinを使用して外部のシステムとインタフェースします。5種類のデータフォーマッ ト(Table 11)が DIF2-0 bitsで選択できます。Mode 0 は既存の16bitDAC及びディジタルフィルタと互換性があ ります。Mode 1 はMode 0 の20bit版です。Mode 4 はMode 0 の24bit版です。Mode 2 は当社ADCや種々の汎用 DSP のシリアルポートと互換性があります。Mode 3 はI2Sインタフェースと互換性があります。BICK≥48fs 時Mode 2 と 3 で16bitデータを入力する場合は、LSB に続けて17∼24bit目に8個の “0”を入力し、20bitデータの 場合は LSB に続けて21∼24bit目に4個の “0”を入力します。 マスタモードでBICK=32fs(BF bit = “0”)の場合、オーディオフォーマットのMode 1, 2には対応していません。 Mode 0 1 2 3 4 DIF2 0 0 0 0 1 DIF1 0 0 1 1 0 BICK フォーマット 32fs ≤ BICK ≤ 64fs 0: 16bit, 後詰め 40fs ≤ BICK ≤ 64fs 1: 20bit, 後詰め 48fs ≤ BICK ≤ 64fs 2: 24bit, 前詰め BICK=32fs or 48fs ≤ BICK ≤ 64fs 3: I2S互換 48fs ≤ BICK ≤ 64fs 4: 24bit, 後詰め Table 11. オーディオフォーマット DIF0 0 1 0 1 0 図 Figure 15 Figure 16 Figure 17 Figure 18 Figure 16 Default LRCK BICK (32fs) SDATA Mode 0 15 14 6 5 4 3 2 15 14 1 0 15 14 0 Don’t care 6 5 4 3 2 1 0 15 14 0 19 0 19 0 15 14 BICK SDATA Mode 0 Don’t care 15:MSB, 0:LSB Lch Data Rch Data Figure 15. Mode 0 タイミング(LRP = BCKP bits = “0”) LRCK BICK SDATA Mode 1 Don’t care 19 0 Don’t care 19 0 Don’t care 19:MSB, 0:LSB SDATA Mode 4 Don’t care 23 22 21 20 23 22 21 20 23:MSB, 0:LSB Lch Data Rch Data Figure 16. Mode 1, 4 タイミング(LRP = BCKP bits = “0”) MS0409-J-01 2005/08 - 22 - ASAHI KASEI [AK4368] Rch Lch LRCK BICK SDATA 15 14 0 19 18 4 1 0 23 22 8 3 4 Don’t care 15 14 0 Don’t care 19 18 4 1 0 Don’t care 23 22 8 3 4 Don’t care 15 14 Don’t care 19 18 Don’t care 23 22 16bit SDATA 20bit SDATA 1 0 1 0 24bit Figure 17. Mode 2 タイミング(LRP = BCKP bits = “0”) Lch LRCK Rch BICK SDATA 16bit SDATA 20bit SDATA 15 14 0 19 18 4 1 0 23 22 8 3 4 1 0 15 14 6 5 4 3 2 Don’t care 15 14 0 Don’t care 19 18 4 1 0 Don’t care 23 22 8 3 4 1 15 14 6 5 4 3 Don’t care 15 Don’t care 19 0 Don’t care 23 2 1 24bit BICK (32fs) SDATA 16bit 0 1 0 0 15 Figure 18. Mode 3 タイミング(LRP = BCKP bits = “0”) MS0409-J-01 2005/08 - 23 - ASAHI KASEI [AK4368] ALC動作 ALC bit = “1”に設定すると、ALC動作が開始します。ALC bit = “0”のとき、ALC部のゲインは0dB固定です。 [1] ALCリミッタ動作 ALCリミッタ動作では、DACのL/Rチャンネルの入力レベルがどれか一つでもALCリミッタ検出レベル (−6.0dBFS)を越えた場合、ALCリミッタATTステップ(LMAT1-0 bits, Table 13) 分だけ自動的にボリューム値を 減衰させます。ALCリミッタ動作によりボリューム値が変更されるのは、L/Rそれぞれゼロクロスするかゼロ クロスタイムアウトしたときです。ゼロクロスタイムアウト時間はROTM1-0 bits (Table 12)で設定されます。 ROTM1 ROTM0 0 0 1 1 0 1 0 1 ALCリカバリ待機時間, ゼロクロスタイムアウト時間 fs=16kHz fs=22.05kHz fs=24kHz fs=32kHz fs=44.1kHz 1024/fs 64ms 46ms 43ms 32ms 23ms 2048/fs 128ms 93ms 85ms 64ms 46ms 4096/fs 256ms 186ms 171ms 128ms 93ms Reserved Table 12. ALCリカバリ待機時間, ゼロクロスタイムアウト時間 LMAT1 LMAT0 0 0 1 1 0 1 0 1 fs=48kHz 21ms 43ms 85ms - Default ALC リミッタATTステップ ALC Output ≥ ALC Output ≥ ALC Output ≥ ALC Output ≥ 0dBFS +6dBFS +12dBFS −6.0dBFS 1 1 1 1 Default 2 2 2 2 2 2 4 4 2 4 4 8 Table 13. ALCリミッタATTステップ MS0409-J-01 2005/08 - 24 - ASAHI KASEI [AK4368] [2] ALCリカバリ動作 ALCリカバリ動作は、ALCリミッタ動作終了後、ROTM1-0 bitsで設定された時間だけ待機を行い、この間、 DACの入力レベルがリカバリ待機カウンタリセットレベル(−8.5dBFS)を越えることがなければ、ALCリカバ リ動作を一回行います。このALCリカバリ動作は、ROTM1-0 bits (Table 12)で設定した時間でゼロクロス検出 動作を行いながら、ボリューム値(L/R共通)を設定された基準レベル(REF7-0 bits, Table 15)までRATT bit (Table 14)で設定されたステップで自動的に増加させます。また前回の時間待機終了と同時に次回の時間待機を開始 するので、ALCリカバリ動作はROTM1-0 bitsで設定した周期で行われます。ROTM1-0 bitsで設定した期間中 にゼロクロス動作が終了した場合、ROTM1-0 bitsで設定した期間まで待機して、次のリカバリ動作に入りま す。 ALCリカバリ動作中またはリカバリ待機中、DACのL/Rチャネルの入力レベルがどちらか一方でもALCリミ ッタ検出レベル(−6.0dBFS)を越えた場合、直ちにALCリミッタ動作に入ります。 また、ALCリカバリ待機中に (ALCリカバリ待機カウンタリセットレベル) ≤ (DAC入力レベル) < (ALCリミッタ検出レベル) となっている場合、待機タイマはリセットされます。そのため、 (ALCリカバリ待機カウンタリセットレベル) > (DAC入力レベル) となった時から、待機時間のカウントが開始されます。 また、インパルス性のノイズが入力された場合、ROTM1-0 bitsで設定された値よりも早いサイクルでリカバリ 動作を行います。 RATT GAIN STEP 0 1 Default 1 2 Table 14. ALCリカバリゲインステップ REF7-0 GAIN(dB) FFH : Reserved C2H C1H +18.0 C0H +17.625 BFH +17.25 : : 92H +0.375 91H 0 Default 90H −0.375 : : 73H −11.25 72H −11.625 71H −12.0 70H : Reserved 00H Table 15. ALCリカバリ動作時の基準値の設定 MS0409-J-01 2005/08 - 25 - ASAHI KASEI [AK4368] [3] ALC動作設定手順例 Register Name ROTM1-0 REF7-0 LMAT1-0 RATT ALC fs=16kHz Data Operation Zero crossing timeout period 00 64ms Maximum gain at recovery operation C1H +18dB Limiter ATT step 00 1 step Recovery GAIN step 0 1 step ALC enable 1 Enable Table 16. ALC設定例 Comment Data 01 C1H 00 0 1 fs=44.1kHz Operation 46ms +18dB 1 step 1 step Enable ALC動作中は、以下のビットへの変更を禁止します。これらのビットを変更する場合は、ALC動作を終了(ALC bit = “0”またはPMDAC bit = “0”)してから行って下さい。 ・LMAT1-0, ROTM1-0, RATT, REF7-0の各ビット Example: ALC = OFF Recovery Cycle = [email protected] Limiter and Recovery Step = 1 WR (REF7-0) Maximum Gain = +18dB ALC bit = “1” WR (LMAT1-0, RATT, ROTM1-0; ALC= “1”) (1) Addr=0AH, Data=C1H ALC Operation Note: WR: Write (2) Addr=0BH, Data=30H Figure 19. ALC動作設定手順例 MS0409-J-01 2005/08 - 26 - ASAHI KASEI [AK4368] ディジタル出力ボリューム AK4368はMUTEを含む0.5dBステップ、256レベルのチャネル独立ディジタル出力ボリューム(DATT)を内蔵し ます。このボリュームはDACの前段にあり、入力データを0dBから−127dBまで減衰、またはミュートします (Table 17)。DATTC bitを “1”にすると、ATTL7-0 bitでLch, Rchのボリュームを同時にコントロールできます。 DATTC bitが “0”の場合、Lch, Rchのボリュームは独立にコントロールできます。 ATTL7-0 Attenuation ATTR7-0 FFH 0dB FEH −0.5dB FDH −1.0dB FCH −1.5dB : : : : 02H −126.5dB 01H −127.0dB 00H Default MUTE (−∞) Table 17. Digital Volume ATT値 ATT7-0設定値間の遷移時間はATS bitで1061/fsと7424/fsのどちらかを選択できます(Table 18)。ATS bit = “0” のときATT設定間の遷移は1062レベルでソフト遷移します。FFH(0dB)から00H(MUTE)までには1061/fs (24ms @fs=44.1kHz)かかります。PDN pinを “L” にすると、ATT7-0は00Hに初期化されます。ATT7-0はPMDAC bit を “0” にすると一旦00Hになり、PMDAC bitを “1” に戻すと設定値に戻っていきます。ディジタルボリューム 機能はソフトミュート機能とは独立に動作します。 ATT speed 0dB to MUTE 1 step 0 1061/fs 4/fs Default 1 7424/fs 29/fs Table 18. ディジタルボリュームのATT7-0設定値間の遷移時間 ATS MS0409-J-01 2005/08 - 27 - ASAHI KASEI [AK4368] ソフトミュート ソフトミュートはディジタル的に実行されます。SMUTE bitを “1”にするとその時点のATT設定値からATT設 定値×ATT遷移時間 (Table 18)で入力データが−∞ (“0”)までアテネーションされます。SMUTE bitを “0”にする と−∞からATT設定値×ATT遷移時間でATT設定値まで復帰します。ソフトミュート開始後、−∞までアテネー ションされる前に解除されるとアテネーションが中断され、同じサイクルでATT設定値まで復帰します。ソ フトミュート機能は信号を止めずに信号源を切り替える場合などに有効です。 SMUTE bit ATT Level ATS bit ATS bit (1) (1) (3) Attenuation -∞ GD (2) GD Analog Output Figure 20. ソフトミュート機能 Notes: (1) ATT設定値×ATT遷移時間 (Table 18)。例えば、ATS bit = “1”時、ATT設定値が “128”(−63.5dB)の場合は 3712/fsサイクルです。 (2) ディジタル入力に対するアナログ出力は群遅延 (GD)を持ちます。 (3) ソフトミュート開始後、−∞までアテネーションされる前に解除されるとアテネーションが中断され、 同じサイクルでATT設定値まで復帰します。 MS0409-J-01 2005/08 - 28 - ASAHI KASEI [AK4368] ディエンファシスフィルタ IIRフィルタによる3周波数 (32kHz, 44.1kHz, 48kHz)対応のディエンファシスフィルタ (50/15µs特性)を内蔵し ています。DEM1-0 bitで選択されたディエンファシスフィルタが有効になります (Table 19)。 DEM1 bit DEM0 bit De-emphasis 0 0 44.1kHz 0 1 OFF Default 1 0 48kHz 1 1 32kHz Table 19. ディエンファシスコントロール バスブースト機能 BST1-0 bitを制御することで、DACからバスブーストされた信号を出力することができます (Table 20)。設定 値は両チャネル共通です。 BST1 bit 0 0 1 1 BST0 bit BOOST 0 OFF 1 MIN 0 MID 1 MAX Table 20. バスブースト設定 Default ミキシング機能 MONO1-0 bitにより、DACに入力されるディジタルデータに対してLch/Rchデータの切り替えを行います (Table 21)。 MONO1 bit 0 0 1 1 MONO0 bit Lch 0 L 1 L 0 R 1 (L+R)/2 Table 21. ミキシング設定 Rch R L R (L+R)/2 Default システムリセット 電源立ち上げ時には、PDN pinに一度 “L”を入力してリセットして下さい。リセット解除後、VCOM, DAC, HPL, HPR, LOUT, ROUTはパワーダウン状態で立ち上がります。PDN pinでリセットされない限り、コントロール レジスタの内容は保持されています。 DACのリセット及びパワーダウンはPMDAC bitに “1”が書き込まれた後、MCKIで解除され、内部のタイミン グが動作します。MCKIが入力されるまでパワーダウン状態です。 MS0409-J-01 2005/08 - 29 - ASAHI KASEI [AK4368] ヘッドフォンアンプ (HPL, HPR pins) ヘッドフォンアンプの電源はHVDDから供給されます。コモン電圧はMUTET pinの電圧で、推奨負荷抵抗は 16Ω以上です。PMHPL=PMHPR bits = “1”でMUTEN bitを “1”にするとコモン電圧をVCOM(=0.475 x AVDD)に 立ち上げます。MUTEN bitを “0”にすると、ヘッドフォンアンプのコモン電圧をHVSSに立ち下げます。 70k x C (typ) tr: 立ち上がり時間(VCOM/2まで) 60k x C (typ) tf: 立ち下がり時間(VCOM/2まで) Table 22. ヘッドフォンアンプ立ち上がり／立ち下がり時間 例 : MUTET pinのコンデンサC=1µFの場合 ・ ヘッドフォンアンプ立ち上がり時間(VCOM/2まで): tr = 70k x 1µ = 70ms(typ) ・ ヘッドフォンアンプ立ち下がり時間(VCOM/2まで): tf = 60k x 1µ = 60ms(typ) PMHPL, PMHPR bitsを “0”にすることで、ヘッドフォンアンプを完全にパワーダウンすることができます。こ の時、HPL, HPR pinsはHVSSです。 PMHPL/R bit MUTEN bit HPL/R pin VCOM VCOM/2 tf tr (1) (2) (3) (4) Figure 21. ヘッドフォンアンプのパワーアップ／ダウンシーケンス (1) ヘッドフォンアンプのパワーアップ(PMHPL, PMHPR bits = “1”)。出力はHVSSのままです。 (2) ヘッドフォンアンプのコモン電圧立ち上げ(MUTEN bit = “1”)。MUTETのコンデンサと内部抵抗の時定数 によりコモン電圧が上昇して行きます。MUTET pin のコンデンサの容量を “C”としたとき、VCOM/2まで の立ち上がり時間(tr)は70k x C(typ)となります。 (3) ヘッドフォンアンプのコモン電圧立ち下げ(MUTEN bit = “0”)。MUTETのコンデンサと内部抵抗の時定数 によりコモン電圧がHVSSへ下降して行きます。MUTET pin のコンデンサの容量を “C”としたとき、 VCOM/2までの立ち下がり時間(tf)は60k x C(typ)となります。 (4) ヘッドフォンアンプのパワーダウン(PMHPL, PMHPR bits = “1”)。出力はHVSSです。ポップノイズ防止の ため、ヘッドフォンアンプのコモン電圧が完全に下がってからパワーダウンして下さい。 MS0409-J-01 2005/08 - 30 - ASAHI KASEI [AK4368] ヘッドフォンアンプの外部抵抗とコンデンサでカットオフ周波数(fc)が決まります。Table 23に外部抵抗とコ ンデンサ及びカットオフ周波数(fc)の関係とその時の出力パワーを示します。但し、ヘッドフォンのRLは16Ω とします。出力パワーはAVDD=2.4, 3.0, 3.3V時の値です。ヘッドフォンアンプの出力は0.47 x AVDD (Vpp) @−3dBFSです。 HP-AMP R C Headphone 16Ω AK4368 Figure 22. ヘッドフォンアンプの外付け回路例 Output Power [mW] R [Ω] C [µF] fc [Hz] BOOST=OFF 220 100 100 47 100 47 45 100 70 149 50 106 0 6.8 16 fc [Hz] BOOST=MIN 3.3V HPG=1, -4.8dB 3.3V 38 50 18 25 9 13 HPG=0, 0dB 2.4V 3.0V 17 20 31 43 28 10 15 78 19 5 8 47 Table 23. 外部回路, 出力パワーとf 特の関係 各パスのON/OFFはそれぞれDACHL, LINHL, MINHL, DACHR, RINHR, MINHR bitsで設定します。HPG bit = “0” (R1=100k)のとき加算ゲインはいずれのパスも+0.76dB(typ)です。HPG bit = “1” (R1= 50k)のときDAC出力 信号の加算ゲインを+6.76dB(typ)に切り替えます。 100k(typ) 100k(typ) LIN/RIN pin 1.09R2 LINHL/RINHR bit 100k(typ) MIN pin MINHL/MINHR bit R1 − R2 + − HPL/HPR pin + DACL/DACR HP-Amp DACHL/DACHR bit Figure 23. ヘッドフォン出力の加算回路(HPG bit = “0”のとき) MS0409-J-01 2005/08 - 31 - ASAHI KASEI [AK4368] ステレオライン出力 (LOUT, ROUT pins) コモン電圧は0.475 x AVDD電圧で、負荷抵抗は10kΩ以上です。PMLO bit = “1”でパワーアップします。各パ スのON/OFFはそれぞれDACL, LINL, MINL, DACR, RINR, MINR bitsで設定します。LOG bit = “0”(R1=100k), ATTS3-0 bits = “0FH”(0dB)のとき加算ゲインはいずれのパスも0dB(typ)です。LOG bit = “1” (R1= 50k)のとき DAC出力信号の加算ゲインを+6dBに切り替えます。 100k(typ) 100k(typ) LIN/RIN pin R2 LINL/RINR bit 100k(typ) MIN pin MINL/MINR bit R1 − R2 + − LOUT/ROUT pin + DACL/DACR DACL/DACR bit Figure 24. LOUT/ROUTの加算回路(LOG bit = “0”のとき) アナログ出力ボリューム LOUT/ROUT出力は、LMUTE bit = “0”の時、ATTS3-0 bitでボリュームコントロール可能です (0dB ∼ −30dB, 2dB step, Table 24)。LOUT/ROUT出力のボリュームを切り替える時、ポップノイズが発生します。 LMUTE ATTS3-0 Attenuation 0FH 0dB 0EH −2dB 0DH −4dB 0CH −6dB 0 : : : : 01H −28dB 00H −30dB 1 x MUTE Default Table 24. LOUT/ROUT Volume ATT値(x: Don’t care) MS0409-J-01 2005/08 - 32 - ASAHI KASEI [AK4368] 3D Stereo Enhancement AK4368はステレオライン出力に3D効果を持たせる機能(3D Stereo Enhancement)を内蔵します。3D1-0 bitsによ り3D機能のパワーマネジメントを行い(Table 25)、3D効果のレベルはDP1-0 bitsで設定します(Table 26)。3D1-0 bitsを書き込んでから50msの間は、ポップ音防止のため、3D1-0 bitsおよびMUTEN bitを変更しないで下さい。 また、3DCAP1, 3DCAP2, 3DCAP3 pinsにはFigure 25のように、4.7nFと470nFの外部コンデンサを接続してく ださい。外部コンデンサの精度は±20%以内のものを使用してください。3DCAP1, 3DCAP2, 3DCAP3 pinsの各 容量負荷は20pF以内にしてください。 3D1 bit 0 0 1 1 3D0 bit 0 1 0 1 3D機能 OFF ON ON ON 入力ソース 3D効果出力 Default LOUT, ROUT HPL, HPR LOUT, ROUT, HPL, HPR ラインアウト加算回路 ヘッドフォン加算回路 ヘッドフォン加算回路 Table 25. 3D機能のパワーマネジメント DP1 bit 0 0 1 1 DP0 bit 3D Depth 0 0% 1 50% 0 70% 1 100% Table 26. 3D効果レベル設定 Default 3DCAP1 pin 4.7nF 3DCAP2 pin 470nF 3DCAP3 pin Figure 25. 3D機能外付け回路 MS0409-J-01 2005/08 - 33 - ASAHI KASEI [AK4368] パワーアップ／ダウンシーケンス(EXT mode) 1) DAC → HP-Amp Power Supply (11) (1) >150ns PDN pin Don’t care (2) >0 PMVCM bit Don’t care (3) Don’t care Don’t care Clock Input PMDAC bit DAC Internal State Normal Operation PD PD Normal Operation PD SDTI pin DACHL, DACHR bits 3D1-0 bits (when 3D is used) (4) >0 (4) >0 (5) >0 “00”(3D OFF) PMHPL, PMHPR bits “10”(3D ON ) (5) >0 “00” (6) >2ms(at 3D OFF), >50ms(at 3D ON) “10” “00” (6) >2ms, or >50ms MUTEN bit ATTL7-0 ATTR7-0 bits 00H(MUTE) FFH(0dB) FFH(0dB) 00H(MUTE) (9) (9) GD (10) 1061/fs (9) (10) (7) (8) (7) (10) 00H(MUTE) (9) (10) (8) HPL/R pin Figure 26. DACおよびHP-ampのパワーアップ／ダウンシーケンス(Don’t care: Hi-Zを除く) (1) 電源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。 (2) PDN pinを “H”にしてからPMVCM, PMDAC bitに “1”を書き込んで下さい。 (3) DACの動作には各クロック(MCKI, BICK, LRCK)が必要です。PMDAC bit = “0”の時は各クロックを止める ことができます。ヘッドフォンアンプはクロックが供給されていなくても動作します。 (4) PMVCM, PMDAC bitsに “1”を書き込んでからDACHL, DACHR bitsに “1”を書き込んで下さい。 (5) 3D機能を使用するときは、DACHL, DACHR bitsに“1”を書き込んでから3D1-0 bitsに“10”を書き込んでく ださい。 (6) 3D機能を使用しない場合は、DACHL, DACHR bitsに “1”を書き込んで2ms以上(VCOM pinのコンデンサ 2.2µFの場合)経ってからPMHPL, PMHPR, MUTEN bitsに “1”を書き込んで下さい。3D機能を使用する場合 は、3D1-0bitsに“10”を書き込んで50ms以上経ってからPMHPL, PMHPR, MUTEN bitsに “1”を書き込んで下 さい。 (7) ヘッドフォンアンプの立ち上がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち上が り時間(tr)は70k x C(typ)です。C=1µFの場合、trは70ms(typ)です。 (8) ヘッドフォンアンプの立ち下がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち下が り時間(tf)は60k x C(typ)です。C=1µFの場合、tfは60ms(typ)です。 ヘッドフォンアンプが完全に立ち下がってからPMHPL, PMHPRに “0”を書き込み、その後DACL, DACR bitsに “0”、 3D1-0bitsに“00”を書き込んで下さい。 (9) ディジタル入力に対するアナログ出力は22/fs(=499µs@fs=44.1kHz)の群遅延(GD)を持ちます。 (10) ディジタルボリュームの遷移時間はATS bitで設定できます。初期値は1061/fs(=24ms@fs=44.1kHz)です。 (11) ヘッドフォンアンプが完全に立ち下がってから電源をOFFして下さい。 MS0409-J-01 2005/08 - 34 - ASAHI KASEI [AK4368] 2) DAC → Lineout Power Supply (1) >150ns PDN pin PMVCM bit (2) >0 Don’t care (6) Clock Input Don’t care Don’t care (5) >0 (at 3D OFF) PMDAC bit DAC Internal State (5) >0 (at 3D ON) Normal Operation PD(Power-down) PD Normal Operation “00” “01” SDTI pin DACL, DACR bits (3) >0 3D1-0 bits “00”(3D OFF) (when 3D is used) PMLO bit ATTL/R7-0 bits LMUTE, ATTS3-0 bits “01”(3D ON) (4) >0 FFH(0dB) 00H(MUTE) (Hi-Z) FFH(0dB) 0FH(0dB) 10H(MUTE) (8) GD LOUT/ROUT pins 00H(MUTE) (9) 1061/fs (8) (7) (9) (8) (9) (7) (7) (Hi-Z) Figure 27. DACおよびLineoutのパワーアップ／ダウンシーケンス(Don’t care: Hi-Zを除く) (1) (2) (3) (4) (5) (6) (7) (8) (9) 電源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。 PDN pinを “H”にしてからPMVCM bitに “1”を書き込んで下さい。 PMVCM bitに “1”を書き込んでからDACL, DACR bitsに “1”を書き込んで下さい。 3D機能を使用するときは、DACL, DACR bitsに“1”を書き込んでから3D1-0 bitsに“01”を書き込んでくださ い。 3D機能を使用しない場合は、DACL, DACR bitsに “1”を書き込んでからPMDAC, PMLO bitsに “1”を書き込 んで下さい。3D機能を使用する場合は、3D1-0bitsに“01”を書き込んでからPMDAC, PMLO bitsに “1”を書 き込んで下さい。 DACの動作には各クロック(MCKI, BICK, LRCK)が必要です。PMDAC bit = “0”の時は各クロックを止める ことができます。LOUT/ROUT出力部はクロックが供給されていなくても動作します。 PMLO bitを切り替えるとLOUT, ROUT pinsにポップノイズが出力されます。 ディジタル入力に対するアナログ出力は22/fs(=499µs@fs=44.1kHz)の群遅延(GD)を持ちます。 ディジタルボリュームの遷移時間はATS bitで設定できます。初期値は1061/fs(=24ms@fs=44.1kHz)です。 MS0409-J-01 2005/08 - 35 - ASAHI KASEI [AK4368] 3) LIN/RIN/MIN → HP-Amp, Lineout Power Supply (1) >150ns PDN pin (2) >0 PMVCM bit Don’t care LINHL, MINHL, RINHR, MINHR LINL, RINR, MINL, MINR bits 3D1-0 bits (when 3D is used) (3) >0 (5) >0 “00” (3D OFF) PMHPL/R bits “01”, “10” or “11” (3D ON) “00” “01”, “10” or “11” (6) >2ms(at 3D OFF), >50ms(at 3D ON) (6) >2ms or >50ms MUTEN bit PMLO bit (4) LIN/RIN/MIN pins (Hi-Z) (Hi-Z) (8) (7) (7) HPL/R pins LMUTE, ATTM3-0 bits MOUT pin 0FH(0dB) 10H(MUTE) (Hi-Z) (9) (9) (9) (Hi-Z) Figure 28. LIN/RIN/MIN, HP-ampおよびLOUT/ROUTのパワーアップ／ダウンシーケンス (Don’t care: Hi-Zを除く) (1) 電源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。DACを使用しない場合、各クロッ ク(MCLK, BICK, LRCK)は不要です。 (2) PDN pinを “H”にしてからPMVCM bitに “1”を書き込んで下さい。 (3) PMVCM bitに “1”を書き込んでからLINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “1” を書き込んで下さい。 (4) LINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “1”を書き込むとLIN, RIN, MINの各pin は0.475 x AVDDにバイアスされます。 (5) 3D機能を使用するときは、LINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “1”を書き込 んでから3D1-0bitsに“01”, “10”または“11”を書き込んでください。(Refer to Table 25) (6) 3D機能を使用しない場合は、LINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “1”を書き 込んで2ms以上(VCOM pinのコンデンサ2.2µFの場合)経ってからPMHPL, PMHPR, MUTEN, PMLO bitsに “1”を書き込んで下さい。3D機能を使用する場合、3D1-0bitsに“01”, “10”または“11”を書き込んで50ms以 上経ってからPMHPL, PMHPR, MUTEN, PMLO bitsに “1”を書き込んで下さい。 (7) ヘッドフォンアンプの立ち上がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち上が り時間(tr)は70k x C(typ)です。C=1µFの場合、trは70ms(typ)です。 (8) ヘッドフォンアンプの立ち下がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち下が り時間(tf)は60k x C(typ)です。C=1µFの場合、tfは60ms(typ)です。 ヘッドフォンアンプが完全に立ち下がってからPMHPL, PMHPR bitsに “0”を書き込み、その後LINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “0”を書き込んで下さい。 (9) PMLO bitを切り替えるとLOUT, ROUT pinsにポップノイズが出力されます。 MS0409-J-01 2005/08 - 36 - ASAHI KASEI [AK4368] パワーアップ／ダウンシーケンス(PLL Slave mode) 1) DAC → HP-Amp Power Supply (13) (1) >150ns PDN pin PMVCM, PMPLL, PMDAC, MCKO bits Don’t care (2) >0 Don’t care (3) Don’t care Don’t care MCKI pin Unstable (4) ~20ms Don’t care (5) Unstable (4) ~20ms MCKO pin Don’t care Unstable BICK, LRCK pins Unstable DAC Internal State Unstable Normal Operation PD Don’t care PD Unstable Normal Operation PD Don’t care SDTI pin DACHL, DACHR bits 3D1-0 bits (when 3D is used) Unstable (6) >0 (7) >0 “00”(3D OFF) PMHPL, PMHPR bits (6) >0 “10”(3D ON ) “00” (7) >0 (8) >2ms(at 3D OFF), >50ms(at 3D ON) “10” “00” (8) >2ms, or >50ms MUTEN bit ATTL7-0 ATTR7-0 bits 00H(MUTE) FFH(0dB) 00H(MUTE) (11) GD (12) 1061/fs (11) (12) (9) (10) (9) FFH(0dB) 00H(MUTE) (11)(12) (11) (12) (10) HPL/R pin Figure 29. DACおよびHP-ampのパワーアップ／ダウンシーケンス (Don’t care: Hi-Zを除く) 電源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。 PDN pinを “H”にしてからPMVCM, PMPLL, PMDAC, MCKO bitsに “1”を書き込んで下さい。 MCKI pinにシステムクロックを入力するとPLLが動作を開始します。 PLLのロック時間はTable 1を参照。PLLがロックするとMCKO pinからマスタクロックが出力されます。 DACの動作にはMCKOを外部で分周した各クロック(BICK, LRCK)が必要です。PMDAC bit = “0”の時は各 クロックを止めることができます。ヘッドフォンアンプはクロックが供給されていなくても動作します。 (6) PLLがロックしてからDACHL, DACHR bitsに “1”を書き込んで下さい。 (7) 3D機能を使用するときは、DACHL, DACHR bitsに“1”を書き込んでから3D1-0 bitsに“10”を書き込んでく ださい。 (8) 3D機能を使用しない場合は、DACHL, DACHR bitsに “1”を書き込んで2ms以上(VCOM pinのコンデンサ 2.2µFの場合)経ってからPMHPL, PMHPR, MUTEN bitsに “1”を書き込んで下さい。3D機能を使用する場合 は、3D1-0bitsに“10”を書き込んで50ms以上経ってからPMHPL, PMHPR, MUTEN bitsに “1”を書き込んで下 さい。 (9) ヘッドフォンアンプの立ち上がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち上が り時間(tr)は70k x C(typ)です。C=1µFの場合、trは70ms(typ)です。 (10) ヘッドフォンアンプの立ち下がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち下が り時間(tf)は60k x C(typ)です。C=1µFの場合、tfは60ms(typ)です。 ヘッドフォンアンプが完全に立ち下がってからPMHPL, PMHPRに “0”を書き込み、その後DACL, DACR bitsに “0”、 3D1-0bitsに“00”を書き込んで下さい。 (11) ディジタル入力に対するアナログ出力は22/fs(=499µs@fs=44.1kHz)の群遅延(GD)を持ちます。 (12) ディジタルボリュームの遷移時間はATS bitで設定できます。初期値は1061/fs(=24ms@fs=44.1kHz)です。 (13) ヘッドフォンアンプが完全に立ち下がってから電源をOFFして下さい。 (1) (2) (3) (4) (5) MS0409-J-01 2005/08 - 37 - ASAHI KASEI [AK4368] 2) DAC → Lineout Power Supply (1) >150ns PDN pin Don’t care (2) >0 PMVCM, PMPLL, PMDAC, MCKO bits Don’t care (3) Don’t care MCKI pin Unstable (4) ~20ms Unstable (4) ~20ms MCKO pin Don’t care Unstable (5) Unstable BICK, LRCK pins Unstable DAC Internal State Unstable Normal Operation PD Don’t care PD Normal Operation Unstable Unstable SDTI pin DACL, DACR bits (6) >0 (6) >0 (7) >0 (7) >0 3D1-0 bits “00”(3D OFF) (when 3D is used) “01”(3D ON) “00” (8) >0 (at 3D OFF) PMLO bit ATTL/R7-0 bits LMUTE, ATTS3-0 bits (8) >0 (at 3D ON) (8) >0 (at 3D ON) FFH(0dB) 00H(MUTE) 00H(MUTE) (10) GD (11) 1061/fs (10) (11) LOUT/ROUT pins FFH(0dB) 0FH(0dB) 10H(MUTE) (Hi-Z) “01” (8) >0 (at 3D OFF) (9) (10) (11) (9) (9) (Hi-Z) Figure 30. DACおよびLineoutのパワーアップ／ダウンシーケンス(Don’t care: Hi-Zを除く) 電源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。 PDN pinを “H”にしてからPMVCM, PMPLL, PMDAC, MCKO bitsに “1”を書き込んで下さい。 MCKI pinにシステムクロックを入力するとPLLが動作を開始します。 PLLのロック時間はTable 1を参照。PLLがロックするとMCKO pinからマスタクロックが出力されます。 DACの動作にはMCKOを外部で分周した各クロック(BICK, LRCK)が必要です。PMDAC bit = “0”の時は各 クロックを止めることができます。LOUT/ROUT出力部はクロックが供給されていなくても動作します。 (6) PLLがロックしてからDACL, DACR bitsに “1”を書き込んで下さい。 (7) 3D機能を使用するときは、DACL, DACR bitsに“1”を書き込んでから3D1-0 bitsに“01”を書き込んでくださ い。 (8) PMLO bitに “1”を書き込んで下さい。 (9) PMLO bitを切り替えるとLOUT, ROUT pinsにポップノイズが出力されます。 (10) ディジタル入力に対するアナログ出力は22/fs(=499µs@fs=44.1kHz)の群遅延(GD)を持ちます。 (11) ディジタルボリュームの遷移時間はATS bitで設定できます。初期値は1061/fs(=24ms@fs=44.1kHz)です。 (1) (2) (3) (4) (5) MS0409-J-01 2005/08 - 38 - ASAHI KASEI [AK4368] 3) LIN/RIN/MIN → HP-Amp, Lineout Power Supply (1) >150ns PDN pin (2) >0 PMVCM bit Don’t care LINHL, MINHL, RINHR, MINHR LINL, RINR, MINL, MINR bits 3D1-0 bits (when 3D is used) (3) >0 (5) >0 “00” (3D OFF) PMHPL/R bits “01”, “10” or “11” (3D ON) “00” “01”, “10” or “11” (6) >2ms(at 3D OFF), >50ms(at 3D ON) (6) >2ms or >50ms MUTEN bit PMLO bit (4) LIN/RIN/MIN pins (Hi-Z) (Hi-Z) (8) (7) (7) HPL/R pins LMUTE, ATTM3-0 bits MOUT pin 0FH(0dB) 10H(MUTE) (Hi-Z) (9) (9) (9) (Hi-Z) Figure 31. LIN/RIN/MIN, HP-ampおよびLOUT/ROUTのパワーアップ／ダウンシーケンス (Don’t care: Hi-Zを除く) (1) 電源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。DACを使用しない場合、各クロッ ク(MCLK, BICK, LRCK)は不要です。 (2) PDN pinを “H”にしてからPMVCM bitに “1”を書き込んで下さい。 (3) PMVCM bitに “1”を書き込んでからLINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “1” を書き込んで下さい。 (4) LINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “1”を書き込むとLIN, RIN, MINの各pin は0.475 x AVDDにバイアスされます。 (5) 3D機能を使用するときは、LINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “1”を書き込 んでから3D1-0bitsに“01”, “10”または“11”を書き込んでください。(Refer to Table 25) (6) 3D機能を使用しない場合は、LINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “1”を書き 込んで2ms以上(VCOM pinのコンデンサ2.2µFの場合)経ってからPMHPL, PMHPR, MUTEN, PMLO bitsに “1”を書き込んで下さい。3D機能を使用する場合、3D1-0bitsに“01”, “10”または“11”を書き込んで50ms以 上経ってからPMHPL, PMHPR, MUTEN, PMLO bitsに “1”を書き込んで下さい。 (7) ヘッドフォンアンプの立ち上がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち上が り時間(tr)は70k x C(typ)です。C=1µFの場合、trは70ms(typ)です。 (8) ヘッドフォンアンプの立ち下がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち下が り時間(tf)は60k x C(typ)です。C=1µFの場合、tfは60ms(typ)です。 ヘッドフォンアンプが完全に立ち下がってからPMHPL, PMHPR bitsに “0”を書き込み、その後LINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “0”を書き込んで下さい。 (9) PMLO bitを切り替えるとLOUT, ROUT pinsにポップノイズが出力されます。 MS0409-J-01 2005/08 - 39 - ASAHI KASEI [AK4368] AK4368パワーアップ／ダウンシーケンス(PLL Master Mode) 1) DAC → HP-Amp Power Supply (13) (1) >150ns PDN pin Don’t care (2) >0 M/S, PMVCM, PMPLL, PMDAC, MCKO bits Don’t care (3) Don’t care Don’t care MCKI pin Unstable (4) ~20ms Unstable (4) ~20ms MCKO pin Don’t care “L” (5) Don’t care Unstable BICK, LRCK pins Unstable DAC Internal State Unstable PD Don’t care Normal Operation PD Unstable Normal Operation PD Don’t care SDTI pin DACHL, DACHR bits 3D1-0 bits (when 3D is used) Unstable (6) >0 (7) >0 “00”(3D OFF) PMHPL, PMHPR bits (6) >0 “10”(3D ON ) “00” (7) >0 (8) >2ms(at 3D OFF), >50ms(at 3D ON) “10” “00” (8) >2ms, or >50ms MUTEN bit ATTL7-0 ATTR7-0 bits 00H(MUTE) FFH(0dB) 00H(MUTE) (11) GD (12) 1061/fs (11) (12) (9) (10) (9) FFH(0dB) 00H(MUTE) (11)(12) (11) (12) (10) HPL/R pin Figure 32 DACおよびHP-ampのパワーアップ／ダウンシーケンス (Don’t care: Hi-Zを除く) 電源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。 PDN pinを “H”にしてからPMVCM, PMPLL, PMDAC, MCKO, M/S bitsに “1”を書き込んで下さい。 MCKI pinにシステムクロックを入力するとPLLが動作を開始します。 PLLのロック時間はTable 1を参照。PLLがロックするとBICK, LRCK, MCKO pinから各クロックを出力さ れます。 (5) PLLがロックしてからDACHL, DACHR bitsに “1”を書き込んで下さい。 (6) 3D機能を使用するときは、DACHL, DACHR bitsに“1”を書き込んでから3D1-0 bitsに“10”を書き込んでく ださい。 (7) 3D機能を使用しない場合は、DACHL, DACHR bitsに “1”を書き込んで2ms以上(VCOM pinのコンデンサ 2.2µFの場合)経ってからPMHPL, PMHPR, MUTEN bitsに “1”を書き込んで下さい。3D機能を使用する場合 は、3D1-0bitsに“10”を書き込んで50ms以上経ってからPMHPL, PMHPR, MUTEN bitsに “1”を書き込んで下 さい。 (8) ヘッドフォンアンプの立ち上がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち上が り時間(tr)は70k x C(typ)です。C=1µFの場合、trは70ms(typ)です。 (9) ヘッドフォンアンプの立ち下がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち下が り時間(tf)は60k x C(typ)です。C=1µFの場合、tfは60ms(typ)です。 ヘッドフォンアンプが完全に立ち下がってからPMHPL, PMHPRに “0”を書き込み、その後DACL, DACR bitsに “0”、 3D1-0bitsに“00”を書き込んで下さい。 (10) ディジタル入力に対するアナログ出力は22/fs(=499µs@fs=44.1kHz)の群遅延(GD)を持ちます。 (11) ディジタルボリュームの遷移時間はATS bitで設定できます。初期値は1061/fs(=24ms@fs=44.1kHz)です。 (12) ヘッドフォンアンプが完全に立ち下がってから電源をOFFして下さい。 (1) (2) (3) (4) MS0409-J-01 2005/08 - 40 - ASAHI KASEI [AK4368] 2) DAC → Lineout Power Supply (1) >150ns PDN pin (2) >0 M/S, PMVCM, PMPLL, PMDAC, MCKO bits Don’t care (3) Don’t care Don’t care MCKI pin (4) ~20ms Unstable Unstable (4) ~20ms MCKO pin Don’t care “L” (5) Unstable BICK, LRCK pins Unstable DAC Internal State Unstable Normal Operation PD Don’t care PD Normal Operation Unstable Unstable SDTI pin DACL, DACR bits (6) >0 (6) >0 (7) >0 (7) >0 3D1-0 bits “00”(3D OFF) (when 3D is used) “01”(3D ON) “00” (8) >0 (at 3D OFF) PMLO bit ATTL/R7-0 bits LMUTE, ATTS3-0 bits (8) >0 (at 3D ON) (8) >0 (at 3D ON) FFH(0dB) 00H(MUTE) 00H(MUTE) (10) GD (11) 1061/fs (10) (11) LOUT/ROUT pins FFH(0dB) 0FH(0dB) 10H(MUTE) (Hi-Z) “01” (8) >0 (at 3D OFF) (9) (10) (9) (11) (9) (Hi-Z) Figure 33. DACおよびLineoutのパワーアップ／ダウンシーケンス(Don’t care: Hi-Zを除く) 電源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。 PDN pinを “H”にしてからPMVCM, PMPLL, PMDAC, MCKO, M/S bitsに “1”を書き込んで下さい。 MCKI pinにシステムクロックを入力するとPLLが動作を開始します。 PLLのロック時間はTable 1を参照。PLLがロックするとBICK, LRCK, MCKO pinから各クロックを出力さ れます。 (5) PLLがロックしてからDACL, DACR bitsに “1”を書き込んで下さい。 (6) 3D機能を使用するときは、DACL, DACR bitsに“1”を書き込んでから3D1-0 bitsに“01”を書き込んでくださ い。 (7) PMLO bitに “1”を書き込んで下さい。 (8) PMLO bitを切り替えるとLOUT, ROUT pinsにポップノイズが出力されます。 (9) ディジタル入力に対するアナログ出力は22/fs(=499µs@fs=44.1kHz)の群遅延(GD)を持ちます。 (10) ディジタルボリュームの遷移時間はATS bitで設定できます。初期値は1061/fs(=24ms@fs=44.1kHz)です。 (1) (2) (3) (4) MS0409-J-01 2005/08 - 41 - ASAHI KASEI [AK4368] 3) LIN/RIN/MIN → HP-Amp, Lineout Power Supply (1) >150ns PDN pin (2) >0 PMVCM bit Don’t care LINHL, MINHL, RINHR, MINHR LINL, RINR, MINL, MINR bits 3D1-0 bits (when 3D is used) (3) >0 (5) >0 “00” (3D OFF) PMHPL/R bits “01”, “10” or “11” (3D ON) “00” “01”, “10” or “11” (6) >2ms(at 3D OFF), >50ms(at 3D ON) (6) >2ms or >50ms MUTEN bit PMLO bit (4) LIN/RIN/MIN pins (Hi-Z) (Hi-Z) (8) (7) (7) HPL/R pins LMUTE, ATTM3-0 bits MOUT pin 0FH(0dB) 10H(MUTE) (Hi-Z) (9) (9) (9) (Hi-Z) Figure 34. LIN/RIN/MIN, HP-ampおよびLOUT/ROUTのパワーアップ／ダウンシーケンス (Don’t care: Hi-Zを除く) (1) 電源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。DACを使用しない場合、各クロッ ク(MCLK, BICK, LRCK)は不要です。 (2) PDN pinを “H”にしてからPMVCM bitに “1”を書き込んで下さい。 (3) PMVCM bitに “1”を書き込んでからLINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “1” を書き込んで下さい。 (4) LINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “1”を書き込むとLIN, RIN, MINの各pin は0.475 x AVDDにバイアスされます。 (5) 3D機能を使用するときは、LINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “1”を書き込 んでから3D1-0bitsに“01”, “10”または“11”を書き込んでください。(Refer to Table 25) (6) 3D機能を使用しない場合は、LINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “1”を書き 込んで2ms以上(VCOM pinのコンデンサ2.2µFの場合)経ってからPMHPL, PMHPR, MUTEN, PMLO bitsに “1”を書き込んで下さい。3D機能を使用する場合、3D1-0bitsに“01”, “10”または“11”を書き込んで50ms以 上経ってからPMHPL, PMHPR, MUTEN, PMLO bitsに “1”を書き込んで下さい。 (7) ヘッドフォンアンプの立ち上がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち上が り時間(tr)は70k x C(typ)です。C=1µFの場合、trは70ms(typ)です。 (8) ヘッドフォンアンプの立ち下がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち下が り時間(tf)は60k x C(typ)です。C=1µFの場合、tfは60ms(typ)です。 ヘッドフォンアンプが完全に立ち下がってからPMHPL, PMHPR bitsに “0”を書き込み、その後LINHL, MINHL, RINHR, MINHR, LINL, MINL, RINR, MINR bitsに “0”を書き込んで下さい。 (9) PMLO bitを切り替えるとLOUT, ROUT pinsにポップノイズが出力されます。 MS0409-J-01 2005/08 - 42 - ASAHI KASEI [AK4368] シリアルコントロールインタフェース (1) 3線シリアルコントロールモード (I2C pin = “L”) レジスタ設定は3線式シリアルI/F ピン: CSN, CCLK, CDTIで書き込みを行います。I/F上のデータはChip address(2bits, “01”固定), Read/Write(1bit, Fixed to “1”, Write only), Register address(MSB first, 5bits), Control data(MSB first, 8bits)で構成されます。データはCCLKの立ち上がりエッジで取り込みます。データの書き込み はCCLKの16クロック目の立ち上がりエッジで有効になります。CCLKのクロックスピードは5MHz(max)で す。PDN pin = “L”でレジスタの値はリセットされます。 CSN 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 CCLK CDTI C1 C0 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 C1-C0: R/W: A4-A0: D7-D0: Chip Address (Fixed to “01”) READ/WRITE (Fixed to “1”, Write only) Register Address Control Data Figure 35. 3線シリアルコントロールI/Fタイミング MS0409-J-01 2005/08 - 43 - ASAHI KASEI [AK4368] (2) I2Cバスコントロールモード (I2C pin = “H”) AK4368のI2Cバスモードのフォーマットは、高速モード(max:400kHz, Ver1.0)に対応しています。 (2)-1. WRITE命令 I2Cバスモードにおけるデータ書き込みシーケンスはFigure 36に示されます。バス上のICへのアクセスには、 最初に開始条件(Start Condition)を入力します。SCLラインが “H”の時にSDAラインを “H”から “L”にすると、 開始条件が作られます(Figure 42)。開始条件の後、スレーブアドレスが送信されます。このアドレスは7bitか ら構成され、8bit目にはデータ方向ビット(R/W)が続きます。上位6bitは “001000”固定、次の1bitはアクセスす るICを選ぶためのアドレスビットで、CAD0 pinにより設定されます(Figure 37)。アドレスが一致した場合、 AK4368は確認応答(Acknowledge)を生成し、命令が実行されます。マスタは確認応答用のクロックパルスを 生成し、SDAラインを解放しなければなりません(Figure 43)。R/Wビットが “0”の場合はデータ書き込み、R/W ビットが “1”の場合はデータ読み出しを行います。 第2バイトはサブアドレス(レジスタアドレス)です。サブアドレスは8bit、MSB firstで構成され、上位3bitは “0” 固定です(Figure 38)。第3バイト以降はコントロールデータです。コントロールデータは8bit、MSB firstで構成 されます(Figure 39)。AK4368は、各バイトの受信を完了するたびに確認応答を生成します。データ転送は、 必ずマスタが生成する停止条件(Stop Condition)によって終了します。SCLラインが “H”の時にSDAラインを “L”から “H”にすると、停止条件が作られます(Figure 42)。 AK4368は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条件を 送らず更にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブアドレス に格納されます。アドレス “0CH”を越えるデータを送ると、内部レジスタに対応するアドレスカウンタはロ ールオーバし、アドレス “00H”から順に格納されます。 クロックが “H”の間は、SDAラインの状態は一定でなければなりません。データラインが “H”と “L”の間で状 態を変更できるのは、SCLラインのクロック信号が “L”の時に限られます(Figure 44)。SCLラインが “H”の時 にSDAラインを変更するのは、開始条件、停止条件を入力するときのみです。 S T A R T SDA S S T O P R/W= “0” Slave Address Sub Address(n) A C K Data(n+1) Data(n) A C K A C K Data(n+x) A C K A C K P A C K Figure 36. I2Cバスモードのデータ書き込みシーケンス 0 0 1 0 0 0 CAD0 R/W A2 A1 A0 D1 D0 (CAD0はpinにより設定) Figure 37. 第1バイトの構成 0 0 0 A4 A3 Figure 38. 第2バイトの構成 D7 D6 D5 D4 D3 D2 Figure 39. 第3バイト以降の構成 MS0409-J-01 2005/08 - 44 - ASAHI KASEI [AK4368] (2)-2. READ命令 R/Wビットが “1”の場合、AK4368はREAD動作を行います。指定されたアドレスのデータが出力された後、 マスタが停止条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、次のアド レスのデータを読み出すことができます。アドレス “0CH”のデータを読み出した後、さらに次のアドレスを 読み出す場合にはアドレス “00H”のデータが読み出されます。 AK4368はカレントアドレスリードとランダムリードの2つのREAD命令を持っています。 (2)-2-1. カレントアドレスリード AK4368は内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定されたア ドレスのデータを読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次のアドレス値 を保持しています。例えば、最後にアクセス(READでもWRITEでも)したアドレスが “n”であり、その後カレ ントアドレスリードを行った場合、アドレス “n+1”のデータが読み出されます。カレントアドレスリードで は、AK4368はREAD命令のスレーブアドレス(R/W = “1”)の入力に対して確認応答を生成し、次のクロックか ら内部のアドレスカウンタで指定されたデータを出力したのち内部カウンタを1つインクリメントします｡デ ータが出力された後､マスタが確認応答を生成せず停止条件を送ると、READ動作は終了します。 S T A R T SDA S S T O P R/W= “1” Slave Address Data(n+1) Data(n) A C K A C K Data(n+2) A C K Data(n+x) A C K A C K P A C K Figure 40. CURRENT ADDRESS READ 命令 (2)-3-2. ランダムアドレスリード ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレスリー ドはREAD命令のスレーブアドレス(R/W bit= “1”)を入力する前に、ダミーのWRITE命令を入力する必要があ ります。ランダムアドレスリードでは最初に開始条件を入力し、次にWRITE命令のスレーブアドレス(R/W = “0”)、読み出すアドレスを順次入力します。AK4368がこのアドレス入力に対して確認応答を生成した後、再 送条件、READ命令のスレーブアドレス(R/W bit= “1”)を入力します。AK4368はこのスレーブアドレスの入力 に対して確認応答を生成し、指定されたアドレスのデータを出力し、内部アドレスカウンタを1つインクリメ ントします。データが出力された後、マスタがアクノリッジを生成せず停止条件を送ると、READ動作は終 了します。 S T A R T SDA S S T A R T R/W= “0” Sub Address(n) Slave Address A C K S A C K S T O P R/W= “1” Slave Address Data(n) A C K Data(n+1) A C K Data(n+x) A C K A C K P A C K Figure 41. RANDOM ADDRESS READ 命令 MS0409-J-01 2005/08 - 45 - ASAHI KASEI [AK4368] SDA SCL S P start condition stop condition Figure 42. 開始条件と停止条件 DATA OUTPUT BY TRANSMITTER not acknowledge DATA OUTPUT BY RECEIVER acknowledge SCL FROM MASTER 2 1 8 9 S clock pulse for acknowledgement START CONDITION Figure 43. I2Cバスでの確認応答 SDA SCL data line stable; data valid change of data allowed Figure 44. I2Cバスでのビット転送 MS0409-J-01 2005/08 - 46 - ASAHI KASEI [AK4368] レジスタマップ Addr 00H 01H 02H 03H 04H 05H 06H 07H 08H 09H 0AH 0BH 0CH Register Name Power Management PLL Control Clock Control Mode Control 0 Mode Control 1 DAC Lch ATT DAC Rch ATT Headphone Out Select Lineout Select Lineout ATT ALC Mode Control 1 ALC Mode Control 2 3D Control D7 0 FS3 0 0 ATS ATTL7 ATTR7 0 0 0 REF7 0 0 D6 PMPLL FS2 0 D5 PMLO FS1 M/S D4 D3 D2 D1 D0 MUTEN PMHPR PMDAC PMVCM FS0 PLL3 BF LRP BST1 ATTL3 ATTR3 PMHPL PLL2 PS0 DIF2 BST0 ATTL2 ATTR2 PLL1 PS1 DIF1 DEM1 ATTL1 ATTR1 PLL0 MCKO DIF0 DEM0 ATTL0 ATTR0 MONO1 DATTC MONO0 BCKP LMUTE SMUTE ATTL6 ATTR6 HPG LOG 0 REF6 0 0 ATTL5 ATTR5 ATTL4 ATTR4 MINHR MINR MINHL MINL RINHR RINR ATTS3 LINHL LINL ATTS2 DACHR DACR ATTS1 DACHL DACL ATTS0 0 REF5 ALC 0 0 REF4 MCKAC ROTM1 0 REF3 REF2 REF1 REF0 ROTM0 DP1 LMAT1 DP0 LMAT0 3D1 RATT 3D0 PDN pin = “L”時、全レジスタは書き込み不可です。 PDN pinを “L”にすると、レジスタ値は初期化されます。 0DHから1FHまでは書き込み不可です。 “0”で指定されたビットへの “1”の書き込みは禁止です。 MS0409-J-01 2005/08 - 47 - ASAHI KASEI [AK4368] 詳細説明 Addr 00H Register Name Power Management R/W Default D7 0 RD 0 D6 PMPLL R/W 0 D5 PMLO R/W 0 D4 D3 D2 D1 D0 MUTEN PMHPR PMHPL PMDAC PMVCM R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 PMVCM: VCOMのパワーマネジメント 0: Power OFF (Default) 1: Power ON PMDAC: DACのパワーマネジメント 0: Power OFF (Default) 1: Power ON OFFからONに変更した場合は設定されたATT値等のレジスタの内容でパワーアップされます。 PMHPL: Lch ヘッドフォンアンプのパワーマネジメント 0: Power OFF (Default) 1: Power ON PMHPR: Rch ヘッドフォンアンプのパワーマネジメント 0: Power OFF (Default) 1: Power ON MUTEN: ヘッドフォンアンプのミュートコントロール 0: ミュート (Default)。出力はHVSS(0V)になります。 1: 通常動作。出力のDC電圧は0.475 x AVDDになります。 PMLO: ステレオラインアウトのパワーマネジメント 0: Power OFF (Default)。出力はHi-Zになります。 1: Power ON PMPLL: PLLのパワーマネジメント 0: Power OFF: EXT mode (Default) 1: Power ON: PLL mode このアドレスのビットをON/OFF（“1” /“0”）することで部分的にパワーダウンすることができます。ま た、PDN pinを “L”にすることで、レジスタ値の設定に関わらず全回路を一度にパワーダウンできます。こ の場合、レジスタ値は初期化されます。 また、PMVCM, PMDAC, PMHPL, PMHPR, PMLO, PMPLL, MCKO bitsをすべて“0”にすることで、全回路 を一度にパワーダウンすることができます。このときレジスタの内容は保持されています。消費電流は 20µA(typ)なので、完全にシャットダウン(typ. 1µA)するにはPDN pin = “L”として下さい。 Addr 01H Register Name D7 PLL Control FS3 R/W R/W Default 1 FS3-0: サンプリング周波数の選択 PLL mode: Table 2 EXT mode: Table 6 D6 FS2 R/W 0 D5 FS1 R/W 0 D4 FS0 R/W 0 D3 PLL3 R/W 0 D2 PLL2 R/W 0 D1 PLL1 R/W 0 D0 PLL0 R/W 0 PLL3-0: MCKI周波数の選択 PLL mode: Table 1 EXT mode: 無効 MS0409-J-01 2005/08 - 48 - ASAHI KASEI Addr 02H Register Name Clock Control R/W Default [AK4368] D7 0 RD 0 D6 0 RD 0 D5 M/S R/W 0 D4 MCKAC R/W 0 D3 BF R/W 0 D2 PS0 R/W 0 D1 PS1 R/W 0 D0 MCKO R/W 0 MCKO: MCKO信号を制御します。 0: Disable (Default) 1: Enable PS1-0: MCKO周波数設定 PLL mode: Table 3 EXT mode: Table 7 BF: マスタモード時のBICK周波数の設定。スレーブモード時、このビットは無効になります。 0: 32fs (Default) 1: 64fs MCKAC: MCLK入力モード設定 0: CMOS入力 (Default) 1: ACカップリング入力 M/S: マスタ/スレーブモード設定 0: スレーブモード (Default) 1: マスタモード Addr 03H Register Name Mode Control 0 R/W Default D7 0 RD 0 D6 D5 MONO1 MONO0 R/W 0 R/W 0 D4 BCKP R/W 0 D3 LRP R/W 0 D2 DIF2 R/W 0 D1 DIF1 R/W 1 D0 DIF0 R/W 0 DIF2-0: オーディオデータインタフェースフォーマットの設定 (Table 11) Default: “010” (Mode 2) LRP: LRCK極性設定(スレーブモード時) 0: 通常(Default) 1: 反転 BCKP: BICK極性設定(スレーブモード時) 0: 通常(Default) 1: 反転 MONO1-0: ミキシング設定 (Table 21) Default: “00” (LR) MS0409-J-01 2005/08 - 49 - ASAHI KASEI Addr 04H Register Name Mode Control 1 R/W Default [AK4368] D7 ATS R/W 0 D6 D5 D4 DATTC LMUTE SMUTE R/W 0 R/W 1 R/W 0 D3 BST1 R/W 0 D2 BST0 R/W 0 D1 DEM1 R/W 0 D0 DEM0 R/W 1 DEM1-0: ディエンファシスフィルタの選択 (Table 19) Default: “01” (OFF) BST1-0: バスブースト設定 (Table 20) Default: “00” (OFF) SMUTE: DACから出力されるデータをソフトミュートします。 0: 通常動作(Default) 1: DAC出力がソフトミュートされます。 LMUTE: LOUT/ROUTから出力される信号のミュート (Table 24) 0: 通常動作。ATTS3-0 bitsで設定された減衰量で出力されます。 1: Mute。ATTS3-0 bitsの設定にかかわらずミュートされます。(Default) DATTC: ディジタルボリュームのコントロール 0: Independent (Default) 1: Dependent “0”でLch, Rchのディジタルボリュームを独立に動作させ、“1”でLchのATTに連動してRchのATT も変化します。但しDATTC bit = “1”の場合、ATTR7-0 bitにはATTL7-0 bitの値は書き込まれませ ん。 ATS: ディジタルボリューム遷移時間設定(Table 18) 0: 1061/fs (Default) 1: 7424/fs Addr 05H 06H Register Name DAC Lch ATT DAC Rch ATT R/W Default D7 ATTL7 ATTR7 R/W 0 D6 ATTL6 ATTR6 R/W 0 D5 ATTL5 ATTR5 R/W 0 D4 ATTL4 ATTR4 R/W 0 D3 ATTL3 ATTR3 R/W 0 D2 ATTL2 ATTR2 R/W 0 D1 ATTL1 ATTR1 R/W 0 D0 ATTL0 ATTR0 R/W 0 ATTL7-0: DACLから出力される信号の減衰量の設定 (Table 17) ATTR7-0: DACRから出力される信号の減衰量の設定 (Table 17) Default: “00H” (MUTE) MS0409-J-01 2005/08 - 50 - ASAHI KASEI Addr 07H Register Name Headphone Out Select R/W Default [AK4368] D7 0 RD 0 D6 HPG R/W 0 D5 D4 D3 D2 D1 D0 MINHR MINHL RINHR LINHL DACHR DACHL R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 DACHL: DACのLchの出力信号をヘッドフォンのLch側に加算します。 0: OFF (Default) 1: ON DACHR: DACのRchの出力信号をヘッドフォンのRch側に加算します。 0: OFF (Default) 1: ON LINHL: LIN pinから入力された信号をヘッドフォンのLch側に加算します。 0: OFF (Default) 1: ON RINHR: RIN pinから入力された信号をヘッドフォンのRch側に加算します。 0: OFF (Default) 1: ON MINHL: MIN pinから入力された信号をヘッドフォンのLch側に加算します。 0: OFF (Default) 1: ON MINHR: MIN pinから入力された信号をヘッドフォンのRch側に加算します。 0: OFF (Default) 1: ON HPG: DAC Æ HPL/R Gain 0: +0.76dB (Default) 1: +6.76dB MS0409-J-01 2005/08 - 51 - ASAHI KASEI Addr 08H [AK4368] Register Name Lineout Select R/W Default D7 0 RD 0 D6 LOG R/W 0 D5 D4 D3 D2 D1 D0 MINR MINL RINR LINL DACR DACL R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 DACL: DACのLchの出力信号をLOUT出力に加算します。 0: OFF (Default) 1: ON DACR: DACのRchの出力信号をROUT出力に加算します。 0: OFF (Default) 1: ON LINL: LIN pinから入力された信号をLOUT出力に加算します。 0: OFF (Default) 1: ON RINR: RIN pinから入力された信号をROUT出力に加算します。 0: OFF (Default) 1: ON MINL: MIN pinから入力された信号をLOUT出力に加算します。 0: OFF (Default) 1: ON MINR: MIN pinから入力された信号をROUT出力に加算します。 0: OFF (Default) 1: ON LOG: DAC Æ LOUT/ROUT Gain 0: 0dB (Default) 1: +6dB Addr 09H Register Name Lineout ATT R/W Default D7 0 RD 0 D6 0 RD 0 D5 0 RD 0 D4 0 RD 0 D3 D2 D1 D0 ATTS3 ATTS2 ATTS1 ATTS0 R/W 0 R/W 0 R/W 0 R/W 0 ATTS3-0: LOUT/ROUTから出力される信号の減衰量の設定 (Table 24) Default: LMUTE bit = “1”, ATTS3-0 bits = “0000” (MUTE) ATTS3-0 bitの設定はLMUTE bitが “0”のときに有効になります。 MS0409-J-01 2005/08 - 52 - ASAHI KASEI Addr 0AH Register Name ALC Mode Control 1 R/W Default [AK4368] D7 REF7 R/W 1 D6 REF6 R/W 0 D5 REF5 R/W 0 D4 REF4 R/W 1 D3 REF3 R/W 0 D2 REF2 R/W 0 D1 REF1 R/W 0 D0 REF0 R/W 1 REF7-0: ALCリカバリ動作時の基準値の設定, 0.375dB step, 81 level, Default: “91H” (Table 15) Addr 0BH Register Name ALC Mode Control 2 R/W Default D7 0 RD 0 D6 0 RD 0 D5 ALC R/W 0 D4 D3 D2 D1 D0 ROTM1 ROTM0 LMAT1 LMAT0 RATT R/W 0 R/W 1 R/W 0 R/W 0 R/W 0 RATT: ALCリカバリゲインステップ(Table 14) LMAT1-0: ALCリミッタATTステップ(Table 13) ROTM1-0: ALCリカバリ待機時間, ゼロクロスタイムアウト時間(Table 12) ALC: ALCイネーブル 0: ALC Disable (Default) 1: ALC Enable Addr 0CH Register Name 3D Control R/W Default D7 0 RD 0 D6 0 RD 0 D5 0 RD 0 D4 D3 D2 D1 D0 0 DP1 DP0 3D1 3D0 RD 0 R/W 0 R/W 0 R/W 0 R/W 0 3D1-0: 3D Stereo Enhancement Enable (Table 25) Default: “00” (Disable) DP1-0: 3D Depth (Table 26) Default: “00” (0%) MS0409-J-01 2005/08 - 53 - ASAHI KASEI [AK4368] システム設計 システム接続例をFigure 45に示します。具体的な回路ついては評価用ボードを参照して下さい。 Analog Supply + 1.6∼3.6V 10µ 0.1µ Speaker 2.2µ 220µ + 0.1µ 1µ + 220µ 16Ω SPK-Amp 16Ω NC HPR HVDD AVDD AVSS MUTET VCOM LOUT NC HVSS Headphone HPL Rp Cp 0.1µ MIN NC RIN NC VCOC ROUT 3DCAP2 3DCAP3 NC Top View PDN NC LIN NC PVDD PVSS DVSS I2C LRCK NC MCKO DVDD MCKI BICK 10 470n 4.7n 3DCAP1 NC CAD0/ CSN SDATA SCL/ CCLK SDA/ CDTI NC 0.1µ 1000p Audio Controller µP 注: - AK4368のAVSS, PVSS, DVSS, HVSSと周辺コントローラ等のグランドは分けて配線して下さい。 - ディジタル入力ピンはオープンにしないで下さい。 - EXTモード(PMPLL bit = “0”) の場合、VCOC pinはオープンで構いません。 - PLLモード(PMPLL bit = “1”) の場合、CpとRpはTable 1のようにして下さい。 - マスタモードで使用する場合、M/S bitに “1”が書き込まれるまで、AK4368のLRCK, BICK pinsは フローティングの状態です。そのため、AK4368のLRCK, BICK pinsに100kΩ程度のプルアップあ るいはプルダウン抵抗を入れる必要があります。 Figure 45. システム接続図 (MCLKにACカップリングで入力した場合) MS0409-J-01 2005/08 - 54 - ASAHI KASEI [AK4368] 1. グランドと電源のデカップリング 電源とグランドの取り方には十分注意して下さい。通常、AVDD, PVDD, HVDDはシステムのアナログ電源、 DVDDにはAVDDから10Ωのシリーズ抵抗を通したシステムのアナログ電源を供給します。AVDDとDVDDが 別電源で供給される場合でも、電源立ち上げシーケンスを考慮する必要はありません。AVDDとHVDDを別 電源で供給する場合、AVDDはHVDDと同時または先に立ち上げて下さい。また、電源OFF時は、HVDDと同 時または後に立ち下げて下さい。PVDDは電源立ち上げシーケンスを考慮する必要はありません。AVSS, DVSS, PVSS, HVSSはシステムのアナロググランドに接続して下さい。システムのグランドはアナログとディ ジタルで分けて配線し、PCボード上の電源に近いところで接続して下さい。小容量のデカップリングコンデ ンサはなるべく電源ピンの近くに接続して下さい。 2. 基準電圧 AVDDに入力される電圧がアナログ出力レンジを設定します。通常AVDDはAVSSとの間に0.1µFのセラミッ クコンデンサを接続します。VCOMは0.475 x AVDD電圧(typ)を出力しており、アナログ信号のコモン電圧と して使われます。このピンにも高周波ノイズを除去するために2.2µF程度の電解コンデンサをAVSSとの間に 接続して下さい。また、VCOM pinから電流をとってはいけません。ディジタル信号、特にクロックは変調器 へのカップリングを避けるため、AVDD pinおよびVCOM pinからできるだけ離して下さい。 3. アナログ出力 DAC出力はシングルエンドになっており、出力レンジはVCOM電圧を中心に、ヘッドフォンの出力レンジは VCOM電圧を中心に0.47xAVDD(typ)@−3dBFS、LOUT/ROUTの出力レンジはVCOM電圧を中心に 0.61xAVDD(typ)@0dBFSです。入力コードのフォーマットは 2’sコンプリメント(2の補数)で、7FFFFFH(@24bit) に対しては正のフルスケール、800000H(@24bit)に対しては負のフルスケール、000000H(@24bit)での理想値 はVCOM電圧が出力されます。∆Σ変調器が発生する帯域外ノイズ (シェーピングノイズ)が気になる場合は、 外付けのフィルタで減衰させて下さい。 アナログ出力はVCOM+数mV程度のDCオフセットを持つため、通常の使用ではコンデンサで DC成分をカッ トします。 MS0409-J-01 2005/08 - 55 - ASAHI KASEI [AK4368] パッケージ 4.0 ± 0.1 φ 0.05 A 41 - φ 0.3 ± 0.05 M S AB 7 6 5 4 3 2 1 A B B D 3.0 4.0 ± 0.1 C E F G 0.5 0.5 3.0 1.0MAX 0.25 ± 0.05 S 0.08 S 材質・メッキ仕様 パッケージ材質: エポキシ系樹脂 インターポーザー材質: BTレジン 半田ボール材質: SnAgCu MS0409-J-01 2005/08 - 56 - ASAHI KASEI [AK4368] マーキング 4368 XXXX XXXX: Date code (4 digit) Pin #1 indication 改訂履歴 Date (YY/MM/DD) 05/08/29 05/08/31 Revision 00 01 Reason Page 初版 記述変更 5 55 Contents コモン電圧ピン 「AVSS pinとの間に2.2µFの電解コンデンサと 0.1µF のセラミックコンデンサを接続します。」Æ 「AVSS pinとの間に2.2µFの電解コンデンサを接続し ます。」 2.基準電圧 「このピンにも高周波ノイズを除去するために2.2µF 程度の電解コンデンサと並列に0.1µFのセラミックコ ンデンサをAVSSとの間に接続して下さい。」Æ 「このピンにも高周波ノイズを除去するために2.2µF 程度の電解コンデンサをAVSSとの間に接続して下さ い。」 MS0409-J-01 2005/08 - 57 - ASAHI KASEI [AK4368] 重要な注意事項 • 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更するこ とがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであること を弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。 • 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権 利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。 • 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、 輸出する際に同法に基づく輸出許可が必要です。 • 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良 が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるよ うな極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締 役の書面による同意をお取り下さい。 • この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害 等の責任を一切負うものではありませんのでご了承下さい。 • お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用か ら損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。 MS0409-J-01 2005/08 - 58 -