AKM AK4413 High performance 120db 24-bit 4ch dac Datasheet

[AK4413]
AK4413
High Performance 120dB 24-Bit 4ch DAC
概
要
AK4413は、Blu-ray Disc system に対応した24-bit DACです。内部回路は新開発の音質を考慮した24-bit
Digital Filterを採用、従来のアドバンストマルチビット方式の優れた低歪特性に加えて、さらに広いダイ
ナミックレンジを実現しています。内蔵のポストフィルタにはスイッチトキャパシタフィルタ(SCF)を
採用し、外付けのDCカットキャパシタを不要とし、クロックジッタによる精度の劣化を改善します。
ディジタル入力は216kHzのPCM入力に対応しており、DVD-Audio 等のシステムに最適です。
特
長
• 128倍オーバサンプリング
• サンプリングレート: 30kHz ∼ 216kHz
• 24ビット8倍ディジタルフィルタ
- Ripple: ±0.005dB, Attenuation: 80dB
- 高音質ショートディレイ オプション, GD=7/fsとGD=5.5/fsの2種 内蔵
- シャープロールオフフィルタ
- スローロールオフフィルタ
• 強ジッタ耐力
• 低歪差動出力
• DSD入力対応
• 32, 44.1, 48kHz対応ディジタルディエンファシス内蔵
• ソフトミュート
• ディジタルATT(255 levels and 0.5dB step)
• Stereo Mode
• THD+N: -104dB
• DR, S/N: 120dB (Stereo mode時 123dB)
• オーディオI/Fフォーマット: 24 ビット前詰め, 16/20/24 ビット後詰め, I2S, TDM
• マスタクロック
30kHz ~ 32kHz: 1152fs
30kHz ~ 54kHz: 512fs or 768fs
30kHz ~ 108kHz: 256fs or 384fs
108kHz ~ 216kHz: 128fs or 192fs
• 電源電圧: DVDD=AVDD=2.7 ∼ 3.6V, VDD1/2=4.75 ∼ 5.25V
• ディジタル入力レベル: CMOS
• パッケージ: 44ピンLQFP
MS1495-J-00
2013/01
-1-
[AK4413]
■ ブロック図
DVDD
DVSS
PDN
AVDD AVSS
Bias
BICK
SDTI1
8X
Interpolator
PCM
Data
Interface
SCF
AOUTLP1
AOUTLN1
SDTI2
ΔΣ
Modulator
DATT
Soft Mute
VCOM1
Vref
VREFH1
VREFL1
SCF
AOUTRP1
AOUTRN1
VDD1
VSS
8X
Interpolator
SCF
AOUTLP2
AOUTLN2
ΔΣ
Modulator
DATT
Soft Mute
VCOM2
Vref
VREFH2
VREFL2
SCF
AOUTRP2
AOUTRN
SLOW
VDD2
TDM1
VSS2
TDM0
Control
Register
CSN/SMUTE
Clock
Divider
CCLK/DEM0
CDTI/DEM1
CAD0/SD
CAD1/DIF0
PSN
DZF1/DIF1 DIF
ACKS/DZF2
MCLK
Block Diagram
MS1495-J-00
2013/01
-2-
[AK4413]
■ オーダリングガイド
−10 ∼ +70°C
AK4413評価用ボード
AK4413EQ
AKD4413
44pin LQFP (0.8 mm pitch)
VSS1
VREFL1
VREFH1
AOUTR1N
AOUTR1P
NC
AOUTL2P
AOUTL2N
VREFH2
VREFL2
VSS2
33
32
31
30
29
28
27
26
25
24
23
■ ピン配置
VDD1
34
22
VDD2
AOUTL1N
35
21
AOUTR2N
AOUTL1P
36
20
AOUTR2P
VCM1
37
19
VCM2
TSTO1
38
18
TEST
TSTO2
39
17
SLOW
AVDD
40
16
TDM0
15
ACKS/DZF2
AK4413
Top View
7
8
9
10
11
SD/CAD0
DEM0/CCLK
DEM1/CDTI
DIF0/CAD1
DIF1/DZF1
SMUTE/CSN
12
6
44
LRCK
DVDD
5
DIF2
TDM1
13
4
43
SDATA2
DVSS
3
PSN
SDATA1
14
2
42
BICK
MCLK
1
41
PDN
AVSS
MS1495-J-00
2013/01
-3-
[AK4413]
ピン／機能
No.
Pin Name
I/O
1
PDN
I
2
3
4
5
6
BICK
SDATA1
SDATA2
TDM1
LRCK
I
I
I
I
I
SMUTE
I
I
13
CSN
SD
CAD0
DEM0
CCLK
DEM1
CDTI
DIF0
CAD1
DIF1
DZF1
DIF2
I
I
I
I
I
I
I
I
O
I
14
PSN
I
ACKS
I
16
17
DZF2
TDM0
SLOW
O
I
I
18
TEST
-
19
VCM2
-
20
21
22
23
24
25
26
27
AOUTR2P
AOUTR2N
VDD2
VSS2
VREFL2
VREFH2
AOUTL2N
AOUTL2P
O
O
I
I
O
O
28
NC
-
7
8
9
10
11
12
15
Function
パワーダウンモード
PDN pin =“L”で AK4413 はパワーダウンされ、リセット状態になります。
電源立ち上げ時は必ずPDN pinでリセットしてください。
オーディオシリアルデータクロック入力 (PCM Mode)
オーディオシリアルデータ入力 (PCM Mode)
オーディオシリアルデータ入力 (PCM Mode)
TDM I/Fフォーマットモード (PCM Mode)
L/R クロック入力 (PCM Mode)
ソフトミュート (Parallel Control Mode)
SMUTE pin= “H” でソフトミュートサイクルが初期化されます。
“L”に戻ると出力のミュートが解除されます。
チックセレクトピン (Serial Control Mode)
ディジタルフィルタ設定ピン (Parallel Control Mode)
チップアドレス 0 ピン (Serial Control Mode)
(Internal pull-down pin)
ディエンファシス イネーブル0 (Parallel Control Mode)
コントロールデータクロック入力 (Serial Control Mode)
ディエンファシス イネーブル1 (Parallel Control Mode)
コントロールデータ入力 (Serial Control Mode)
ディジタル入力フォーマット0 (PCM Mode)
チップアドレス1 ピン (Serial Control Mode)
ディジタル入力フォーマット1 (PCM Mode)
ゼロ入力検出 (Serial Control Mode)
ディジタル入力フォーマット2 (PCM Mode)
Parallel/Serial 選択
(Internal pull-up pin)
“L”: Serial Control Mode, “H”: Parallel Control Mode
オートクロック設定 (Parallel Control Mode)
“L”: Manual Setting Mode, “H”: Auto Setting Mode
ゼロ入力検出 (Serial Control Mode)
TDM I/F フォーマットモード (Parallel Control Mode)
ディジタルフィルタ設定
TEST
内部ボンディングなし。DVSSに接続してください。
コモン電圧2
通常10uFの電解コンデンサを解してVSSに接続します。
Right Channelポジティブ アナログ出力2
Right Channel ネガティブ アナログ出力 2
アナログ電源 (4.75 to 5.25V)
グランド (DVSS, AVSS, VSS1 にグランドされています)
低レベル電圧基準 入力 2
高レベル電圧基準 入力 2
Left Channel ネガティブ アナログ出力 2
Left Channel ポジティブ アナログ出力 2
NC
内部ボンディングなし。GNDに接続してください。
MS1495-J-00
2013/01
-4-
[AK4413]
No.
29
30
31
32
33
34
35
36
Pin Name
AOUTR1P
AOUTR1N
VREFH1
VREFL1
VSS1
VDD1
AOUTL1N
AOUTL1P
I/O
O
O
I
I
O
O
Function
Right Channel ポジティブ アナログ出力1
Right Channel ネガティブ アナログ出力1
高レベル電圧基準 入力1
低レベル電圧基準 入力1
グランド (DVSS, AVSS, VSS2 にグランドされています)
アナログ電源 (4.75 ∼ 5.25V)
Left Channel ネガティブ アナログ出力1
Left Channel ポジティブ アナログ出力1
コモン電圧1
37 VCM1
通常10uFの電解コンデンサを解してVSSに接続します。
TEST出力ピン 通常動作では“Hi-Z” を出力します。
38 TSTO1
I
AVSSに接続してください。
TEST出力ピン 通常動作では“Hi-Z” を出力します。
39 TSTO2
I
AVSSに接続してください。
40 AVDD
アナログ電源 (2.7 to 3.6V)
41 AVSS
アナロググランド
42 MCLK
I
マスタクロック入力
43 DVSS
ディジタルグランド
44 DVDD
ディジタル電源 (3.0 ∼ 3.6V)
Note: 内部プルダウン、プルアップピンを除いた全ての入力ピンはフローティングにしないでください。
MS1495-J-00
2013/01
-5-
[AK4413]
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理してください。
(1) パラレルモード
区分
ピン名
Analog
AOUTL1P, AOUTL1N
AOUTR1P, AOUTR1N
AOUTL2P, AOUTL2N
AOUTR2P, AOUTR2N
設定
オープン
オープン
オープン
オープン
Analog
TSTO1,TSTO2
AVSSに接続
Digital
TEST
DVSSに接続
(2) シリアルモード
区分
ピン名
Analog
AOUTL1P, AOUTL1N
AOUTR1P, AOUTR1N
AOUTL2P, AOUTL2N
AOUTR2P, AOUTR2N
設定
オープン
オープン
オープン
オープン
Analog
TSTO1,TSTO2
AVSSに接続
Digital
DIF2,PSN,TDM0,SLOW,TEST DVSSに接続
DZF1, DZF2
オープン
MS1495-J-00
2013/01
-6-
[AK4413]
絶対最大定格
(VSS1-2=AVSS=DVSS=0V; Note 1)
Parameter
Power Supplies:
Analog
Analog
Digital
|AVSS − DVSS|
Symbol
AVDD
VDD1/2
DVDD
ΔGND
min
−0.3
−0.3
−0.3
−0.3
−10
−65
Input Current, Any Pin Except Supplies
IIN
Digital Input Voltage
VIND
Ambient Temperature (Power applied)
Ta
Storage Temperature
Tstg
Note 1. 電圧は全てグランドピンに対する値です。
Note 2. AVSS, VSS1/2, DVSS は同じアナロググランドに接続してください。
max
4.6
6.0
4.6
0.3
±10
DVDD+0.3
70
150
Unit
V
V
V
V
mA
V
°C
°C
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません。
推奨動作条件
(VSS1-2=AVSS=DVSS=0V; Note 1)
Parameter
Symbol
min
typ
max
Unit
V
3.6
3.0
2.7
AVDD
Analog
Power Supplies
V
5.25
5.0
4.75
VDD1/2
Analog
(Note 3)
V
3.6
3.0
2.7
DVDD
Digital
V
VDD1
VDD1−0.5
VREFH1
“H” voltage reference
Voltage
V
VDD2
VDD2-0.5
VREFH2
“H” voltage reference
Reference
V
AVSS
VREFL1
“L” voltage reference
(Note 4)
V
AVSS
VREFL2
“L” voltage reference
Note 1. 電圧は全てグランドピンに対する値です。
Note 3. AVDD, VDD1/2, DVDDの電源立ち上げシーケンスを考慮する必要はありません。
Note 4. アナログ出力電圧は(VREFH1/2 − VREFL1/2)の電圧に比例します。
VREFH1/2 pin には20Ω 以下の抵抗と100uF 以上のコンデンサを接続してください。(Figure 19)
AOUT (typ.@0dB) = (AOUT+) − (AOUT−) = ±2.8Vpp × (VREFH1/2 − VREFL1/2)/5.
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
十分ご注意ください。
MS1495-J-00
2013/01
-7-
[AK4413]
アナログ特性
(Ta=25°C; AVDD=DVDD=3.0V, VDD1/2=5.0V; AVSS=VSS1/2=DVSS=0V; VREFH1/2=VDD1/2, VREFL1/2=
AVSS; Input data = 24bit; RL ≥ 1kΩ; BICK=64fs; Signal Frequency = 1kHz; Sampling Frequency = 44.1kHz;
Measurement bandwidth = 20Hz ~ 20kHz; External Circuit: Figure 22; unless otherwise specified.)
Parameter
min
typ
max
Unit
Resolution
24
Bits
Dynamic Characteristics
(Note 5)
0dBFS
-104
-95
dB
fs=44.1kHz (Note 6)
THD+N
BW=20kHz
−60dBFS
-57
dB
0dBFS
-99
dB
fs=96kHz
BW=40kHz
−60dBFS
-54
dB
0dBFS
-99
dB
fs=192kHz
BW=40kHz
−60dBFS
-54
dB
BW=80kHz
-51
dB
−60dBFS
Dynamic Range (−60dBFS with A-weighted)
(Note 6)
113
120
dB
S/N (A-weighted)
(Note 7)
113
120
dB
Interchannel Isolation (1kHz)
100
110
dB
DC Accuracy
Interchannel Gain Mismatch
0
0.3
dB
Gain Drift
(Note 8)
20
ppm/°C
Output Voltage
(Note 9)
±2.65
±2.8
±2.95
Vpp
Load Capacitance
10
pF
Load Resistance
(Note 10)
1
kΩ
Power Supplies
Power Supply Current
Normal operation (PDN pin = “H”)
VDD1+VDD2
41
60
mA
AVDD
1
1.5
mA
7
11
mA
DVDD (fs ≤ 44.1kHz)
12
18
mA
DVDD (fs=96kHz)
18
27
mA
DVDD (fs = 192kHz)
Power down (PDN pin = “L”)
(Note 11)
AVDD+VDD1/2+DVDD
10
100
μA
Note 5. Audio Precision System Two使用。平均値測定。測定結果は評価ボードマニュアルを参照下さい。
Note 6. Figure 22 (回路例2)使用時。 100dB at 16bit data.
Note 7. Figure 22 (回路例2)使用時。 S/N比は入力ビット長に依存しません。
Note 8. (VREF1/2 − VREF1/2)の電圧は+5V一定。
Note 9. フルスケール電圧(0dB)。出力電圧は(VREFH1/2 − VREFL1/2)の電圧に比例します。
AOUT (typ.@0dB) = (AOUT+) − (AOUT−) = ±2.8Vpp × (VREFH1/2 − VREFL1/2)/5.
Note 10. Load Resistanceについては、AC負荷(DCカット用コンデンサあり)に対して1kΩ (min)です。Figure 22を参照し
てください。DC負荷(DCカット用コンデンサなし)に対して1.5kΩ (min)です。Figure 21を参照してください。
Load Resistanceはグランドに対する値です。アナログ特性は出力ピンに接続される容量性負荷に敏感なため、
容量性負荷が極力小さくなるようにしてください。
Note 11. パワーダウン時、PSN pin = DVDD、それ以外の外部クロック(MCLK, BICK, LRCK)を含む
全てのディジタル入力をDVSSに固定した場合の値です。
MS1495-J-00
2013/01
-8-
[AK4413]
シャープロールオフ・フィルタ特性(fs = 44.1kHz)
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V; Normal Speed Mode; DEM=OFF; SLOW bit = “0”, SD
bit=“0”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) ±0.01dB
PB
0
20.0
kHz
−6.0dB
22.05
kHz
Stopband
(Note 12)
SB
24.1
kHz
Passband Ripple
PR
-0.0032
0.0032
dB
Stopband Attenuation
SA
80
dB
Group Delay
(Note 13)
GD
29
1/fs
Digital Filter + SCF
Frequency Response: 0 ∼ 20.0kHz
-0.2
0.2
dB
シャープロールオフ・フィルタ特性(fs = 96kHz)
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V; Double Speed Mode; DEM=OFF; SLOW bit = “0”, SD
bit=“0”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) ±0.01dB
PB
0
43.5
kHz
−6.0dB
48.0
kHz
Stopband
(Note 12)
SB
52.5
kHz
Passband Ripple
PR
-0.0032
0.0032
dB
Stopband Attenuation
SA
80
dB
Group Delay
(Note 13)
GD
29
1/fs
Digital Filter + SCF
Frequency Response: 0 ∼ 40.0kHz
-0.3
0.3
dB
シャープロールオフ・フィルタ特性(fs = 192kHz)
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V; Quad Speed Mode; DEM=OFF; SLOW bit = “0”. SD
bit=“0”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) ±0.01dB
PB
0
87.0
kHz
−6.0dB
96.0
kHz
Stopband
(Note 12)
SB
105
kHz
Passband Ripple
PR
-0.0032
0.0032
dB
Stopband Attenuation
SA
80
dB
Group Delay
(Note 13)
GD
29
1/fs
Digital Filter + SCF
Frequency Response: 0 ∼ 80.0kHz
-1
0.1
dB
Note 12.通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、PB = 0.4535 × fs、SB = 0.546 × fsです。
Note 13. ディジタルフィルタによる演算遅延で、16/20/24ビットデータが入力レジスタにセットされてからアナログ信号が
出力されるまでの時間です。
MS1495-J-00
2013/01
-9-
[AK4413]
スローロールオフ・フィルタ特性(fs = 44.1kHz)
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V; Normal Speed Mode; DEM=OFF; SLOW bit=“1”, SD
bit = “0”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 14) ±0.04dB
PB
0
8.1
kHz
−3.0dB
18.2
kHz
Stopband
(Note 14)
SB
39.2
kHz
Passband Ripple
PR
-0.043
0.043
dB
Stopband Attenuation
SA
73
dB
Group Delay
(Note 13)
GD
6
1/fs
Digital Filter + SCF
Frequency Response: 0 ∼ 20.0kHz
-5
0.1
dB
スローロールオフ・フィルタ特性(fs = 96kHz)
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V; Double Speed Mode DEM=OFF; SLOW bit=“1”, SD bit
= “0”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 14) ±0.04dB
PB
0
17.7
kHz
−3.0dB
39.6
kHz
Stopband
(Note 14)
SB
85.3
kHz
Passband Ripple
PR
-0.043
0.043
dB
Stopband Attenuation
SA
73
dB
Group Delay
(Note 13)
GD
6
1/fs
Digital Filter + SCF
Frequency Response: 0 ∼ 40.0kHz
-4
0.1
dB
スローロールオフ・フィルタ特性(fs = 192kHz)
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V; Quad Speed Mode; DEM=OFF; SLOW bit=“1”, SD bit
= “0”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 14) ±0.04dB
PB
0
35.5
kHz
−3.0dB
79.1
kHz
Stopband
(Note 14)
SB
171
kHz
Passband Ripple
PR
-0.043
0.043
dB
Stopband Attenuation
SA
73
dB
Group Delay
(Note 13)
GD
6
1/fs
Digital Filter + SCF
Frequency Response: 0 ∼ 80.0kHz
-5
0.1
dB
Note 14.通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、PB = 0.185 × fs、SB = 0.888 × fsです。
MS1495-J-00
2013/01
- 10 -
[AK4413]
ショートディレイ シャープロールオフ・フィルタ特性 (fs = 44.1kHz)
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V; Normal Speed Mode; DEM=OFF; SLOW bit = “0”, SD
bit=“1”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) ±0.01dB
PB
0
20.0
kHz
−6.0dB
22.05
kHz
Stopband
(Note 12)
SB
24.1
kHz
Passband Ripple
PR
-0.0031
0.0031
dB
Stopband Attenuation
SA
80
dB
Group Delay
(Note 13)
GD
7
1/fs
Digital Filter + SCF
Frequency Response : 0 ∼ 20.0kHz
-0.2
0.2
dB
ショートディレイ シャープロールオフ・フィルタ特性 (fs = 96kHz)
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V; Double Speed Mode; DEM=OFF; SLOW bit = “0”, SD
bit=“1”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) ±0.01dB
PB
0
43.5
kHz
−6.0dB
48.0
kHz
Stopband
(Note 12)
SB
52.5
kHz
Passband Ripple
PR
-0.0031
0.0031
dB
Stopband Attenuation
SA
80
dB
Group Delay
(Note 13)
GD
7
1/fs
Digital Filter + SCF
Frequency Response : 0 ∼ 40.0kHz
-0.3
0.3
dB
ショートディレイ シャープロールオフ・フィルタ特性 (fs = 192kHz)
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V; Quad Speed Mode; DEM=OFF; SLOW bit = “0”, SD
bit=“1”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) ±0.01dB
PB
0
87.0
kHz
−6.0dB
96.0
kHz
Stopband
(Note 12)
SB
105
kHz
Passband Ripple
PR
-0.0031
0.0031
dB
Stopband Attenuation
SA
80
dB
Group Delay
(Note 13)
GD
7
1/fs
Digital Filter + SCF
Frequency Response : 0 ∼ 80.0kHz
-1
0.1
dB
MS1495-J-00
2013/01
- 11 -
[AK4413]
ショートディレイ スローロールオフ・フィルタ特性 (fs = 44.1kHz)
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V; Normal Speed Mode; DEM=OFF; SLOW bit = “1”, SD
bit=“1”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) ±0.01dB
PB
0
11.1
kHz
−6.0dB
22.3
kHz
Stopband
(Note 12)
SB
38.1
kHz
Passband Ripple
PR
-0.05
0.05
dB
Stopband Attenuation
SA
82
dB
Group Delay
(Note 13)
GD
5.5
1/fs
Digital Filter + SCF
Frequency Response : 0 ∼ 20.0kHz
-5
0.1
dB
ショートディレイ スローロールオフ・フィルタ特性 (fs = 96kHz)
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V; Double Speed Mode; DEM=OFF; SLOW bit = “1”, SD
bit=“1”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) ±0.01dB
PB
0
24.2
kHz
−6.0dB
44.6
kHz
Stopband
(Note 12)
SB
83.0
kHz
Passband Ripple
PR
-0.05
0.05
dB
Stopband Attenuation
SA
82
dB
Group Delay
(Note 13)
GD
5.5
1/fs
Digital Filter + SCF
Frequency Response : 0 ∼ 40.0kHz
-5
0.1
dB
ショートディレイ スローロールオフ・フィルタ特性 (fs = 192kHz)
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V; Quad Speed Mode; DEM=OFF; SLOW bit = “1”, SD
bit=“1”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) ±0.01dB
PB
0
48.4
kHz
−6.0dB
89.2
kHz
Stopband
(Note 12)
SB
165.9
kHz
Passband Ripple
PR
-0.05
0.05
dB
Stopband Attenuation
SA
82
dB
Group Delay
(Note 13)
GD
5.5
1/fs
Digital Filter + SCF
Frequency Response : 0 ∼ 80.0kHz
-5
0.1
dB
MS1495-J-00
2013/01
- 12 -
[AK4413]
DC特性
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V)
Parameter
Symbol
min
typ
max
Unit
High-Level Input Voltage
VIH
70%DVDD
V
Low-Level Input Voltage
VIL
30%DVDD
V
High-Level Output Voltage
(Iout=−100μA)
VOH
DVDD−0.5
V
Low-Level Output Voltage
(Iout=100μA)
VOL
0.5
V
Input Leakage Current
(Note 15)
Iin
±10
μA
Note 15. TST1/CAD0 pinは内部でプルダウン, P/S pinは内部でプルアップされています (typ. 100kΩ)。このため、
TST1/CAD0 pin, P/S pinはこの仕様から除きます。
MS1495-J-00
2013/01
- 13 -
[AK4413]
スイッチング特性
(Ta=25°C; VDD1/2=4.75 ∼ 5.25V, AVDD=DVDD=2.7 ∼ 3.6V)
Parameter
Symbol
min
Master Clock Timing
Frequency
fCLK
2.048
Duty Cycle
dCLK
40
typ
max
Unit
41.472
60
MHz
%
LRCK Frequency (Note 16)
Normal Mode (TDM0= “L”, TDM1= “L”)
1152fs, 512fs or 768fs
256fs or 384fs
128fs or 192fs
Duty Cycle
TDM256 mode (TDM0= “H”, TDM1= “L”)
Normal Speed Mode High time
Low time
TDM128 mode (TDM0= “H”, TDM1= “H”)
Normal Speed Mode
Double Speed Mode
Quad Speed Mode
High time
Low time
PCM Audio Interface Timing
Normal Mode (TDM0= “L”, TDM1= “L”)
BICK Period
1152fs, 512fs or 768fs
256fs or 384fs
128fs or 192fs
BICK Pulse Width Low
BICK Pulse Width High
BICK “↑” to LRCK Edge
(Note 17)
LRCK Edge to BICK “↑”
(Note 17)
SDATA Hold Time
SDATA Setup Time
TDM256 mode (TDM0= “H”, TDM1= “L”)
BICK Period
Normal Speed Mode
BICK Pulse Width Low
BICK Pulse Width High
BICK “↑” to LRCK Edge
(Note 17)
LRCK Edge to BICK “↑”
(Note 17)
SDATA1/2 Hold Time
SDATA1/2 Setup Time
fsn
fsd
fsq
Duty
8
54
108
45
54
108
216
55
kHz
kHz
kHz
%
fsn
tLRH
tLRL
8
1/256fs
1/256fs
54
kHz
ns
ns
fsn
fsd
fsq
tLRH
tLRL
8
54
108
1/128fs
1/128fs
54
108
216
kHz
kHz
kHz
ns
ns
tBCK
tBCK
tBCK
tBCKL
tBCKH
tBLR
tLRB
tSDH
tSDS
1/128fsn
1/64fsd
1/64fsq
14
14
14
14
5
5
ns
ns
ns
ns
ns
ns
ns
ns
ns
tBCK
tBCKL
tBCKH
tBLR
tLRB
tSDH
tSDS
1/256fsn
14
14
14
14
5
5
ns
ns
ns
ns
ns
ns
ns
MS1495-J-00
2013/01
- 14 -
[AK4413]
TDM128 mode (TDM0= “H”, TDM1= “H”)
BICK Period
Normal Speed Mode
Double Speed Mode
Quad Speed Mode
BICK Pulse Width Low
BICK Pulse Width High
BICK “↑” to LRCK Edge
(Note 17)
LRCK Edge to BICK “↑”
(Note 17)
SDATA1/2 Hold Time
SDATA1/2 Setup Time
Control Interface Timing
CCLK Period
CCLK Pulse Width Low
Pulse Width High
CDTI Setup Time
CDTI Hold Time
CSN High Time
CSN “↓” to CCLK “↑”
CCLK “↑” to CSN “↑”
tBCK
tBCK
tBCK
tBCKL
tBCKH
tBLR
tLRB
tSDH
tSDS
1/128fsn
1/128fsd
1/128fsq
14
14
14
14
5
5
ns
ns
ns
ns
ns
ns
ns
ns
ns
tCCK
tCCKL
tCCKH
tCDS
tCDH
tCSW
tCSS
tCSH
200
80
80
50
50
150
50
50
ns
ns
ns
ns
ns
ns
ns
ns
Reset Timing
PDN Pulse Width
(Note 18)
tPD
150
ns
Note 16. 1152fs, 512fs or 768fs /256fs or 384fs /128fs or 192fs を切り替えた場合はPDN pinまたはRSTN bitで
リセットして下さい。
Note 17. この規格値はLRCKのエッジとBICKの“↑”が重ならないように規定しています。
Note 18. 電源投入時はPDN pinを“L”から“H”にすることでリセットがかかります。
MS1495-J-00
2013/01
- 15 -
[AK4413]
■ タイミング波形
1/fCLK
VIH
MCLK
VIL
tCLKH
tCLKL
dCLK=tCLKH x fCLK, tCLKL x fCLK
1/fs
VIH
LRCK
VIL
tLRH
tLRL
Duty=tLRH x fs, tLRL x fs
tBCK
VIH
BICK
VIL
tBCKH
tBCKL
Clock Timing
VIH
LRCK
VIL
tBLR
tLRB
VIH
BICK
VIL
tSDH
tSDS
VIH
SDATA1/2
VIL
Audio Interface Timing (PCM Mode)
MS1495-J-00
2013/01
- 16 -
[AK4413]
VIH
CSN
VIL
tCSS
tCCKL tCCKH
VIH
CCLK
VIL
tCDS
C1
CDTI
tCDH
C0
R/W
VIH
A4
VIL
WRITE Command Input Timing
tCSW
VIH
CSN
VIL
tCSH
VIH
CCLK
CDTI
VIL
D3
D2
D1
D0
VIH
VIL
WRITE Data Input Timing
tPD
PDN
VIL
Power Down & Reset Timing
MS1495-J-00
2013/01
- 17 -
[AK4413]
動作説明
■ システムクロック
[1] PCM mode
AK4413に必要なクロックは、MCLK, BICK, LRCKです。MCLKとLRCKは同期する必要はありますが位相を
合わせる必要はありません。MCLKはインターポレーションフィルタとΔΣ変調器に使用されます。
動作中にMCLKまたはLRCKが止まった場合は、AK4413は自動的にリセット状態になり、アナログ出力は
AVDD/2電圧(typ)を出力します。MCLKとLRCKを再入力後、リセット状態が解除され動作を再開します。電
源 ON 時などのシステムリセット解除(PDN pin = “L” → “H”)後は MCLKとLRCKが入力されるまでパワーダ
ウン状態です。
(1) パラレルモード (PSN pin = “H”)
1. Manual Setting Mode (ACKS pin = “L”)
Manual Setting Modeでは、サンプリングスピードはNormal Speed Modeのみに対応します (Table 1)。MCLK周
波数はTable 2で示される周波数を外部から供給して下さい。AK4413は自動的に対応周波数に合わせて動作し
ます。
Sampling Rate (fs)
Normal Speed Mode
8kHz ∼ 54kHz
Table 1. Sampling Speed (Manual Setting Mode @Parallel Mode)
LRCK
fs
32.0kHz
44.1kHz
48.0kHz
MCLK (MHz)
BICK
128fs
192fs
256fs
384fs
512fs
768fs
1152fs
64fs
N/A
N/A
8.1920
12.2880
16.3840
24.5760
36.8640
2.0480MHz
N/A
N/A
11.2896
16.9344
22.5792
33.8688
N/A
2.8224MHz
N/A
N/A
12.2880
18.4320
24.5760
36.8640
N/A
3.0720MHz
Table 2. System Clock Example (Manual Setting Mode @Parallel Mode), (N/A: Not available)
MS1495-J-00
2013/01
- 18 -
[AK4413]
2. Auto Setting Mode (ACKS pin = “H”)
MCLK周波数とサンプリングスピードは自動検出されます(Table 3)。各スピードでのMCLK周波数はTable 4
で示される周波数を外部から供給して下さい。
MCLK
1152fs
Sampling Speed
Normal (fs≤32kHz)
512fs
768fs
Normal
256fs
384fs
Double
128fs
192fs
Quad
Table 3. Sampling Speed (Auto Setting Mode @Parallel Mode)
LRCK
fs
32.0kHz
44.1kHz
48.0kHz
88.2kHz
96.0kHz
176.4kHz
192.0kHz
MCLK (MHz)
128fs
192fs
256fs
384fs
512fs
768fs
1152fs
N/A
N/A
(8.1920*) (12.2880*)
16.3840
24.5760
36.8640
N/A
N/A
(11.2896*) (16.9344*)
22.5792
33.8688
N/A
N/A
N/A
(12.2880*) (18.4320*)
24.5760
36.8640
N/A
N/A
N/A
22.5792
33.8688
N/A
N/A
N/A
N/A
N/A
24.5760
36.8640
N/A
N/A
N/A
22.5792
33.8688
N/A
N/A
N/A
N/A
N/A
24.5760
36.8640
N/A
N/A
N/A
N/A
N/A
Table 4. System Clock Example (Auto Setting Mode @Parallel Mode) (N/A: Not available)
Sampling
Speed
Normal/
(Double*)
Double
Quad
MCLK= 256fs/384fsのとき、Auto Setting Modeは32kHz~96kHzのサンプリングレートまで対応します(Table 5)。
但し、32kHz~48kHzのサンプリングレートでは、MCLK= 256fs/384fsでのDR, S/Nは、MCLK= 512fs/768fsの時
に比べて3dB程度劣化します。
ACKS pin
MCLK
DR,S/N
L
256fs/384fs/512fs/768fs
120dB
H
256fs/384fs
117dB
H
512fs/768fs
120dB
Table 5. MCLK周波数とDR, S/Nの関係(fs = 44.1kHz)
3. Digital Filter Setting
SD pin
0
0
1
1
SLOW pin
Mode
0
Sharp roll-off filter
1
Slow roll-off filter
0
Short delay sharp roll-off
1
Short delay slow roll-off
Table 6. ディジタルフィルタ設定 (Parallel Mode)
MS1495-J-00
2013/01
- 19 -
[AK4413]
(2) シリアルモード (PSN pin = “L”)
1. Manual Setting Mode (ACKS bit = “0”)
MCLK周波数は自動設定されますが、DFS1-0 bitでサンプリングスピードを設定します(Table 7)。各スピード
でのMCLK周波数はTable 8で示される周波数を外部から供給して下さい。パワーダウン解除時(PDN pin = “L”
→ “H”)はManual Setting Modeに設定されます。DFS1-0 bitを切り替えた場合はRSTN bitでリセットして下さい。
DFS1 bit DFS0 bit
Sampling Rate (fs)
(default)
0
0
Normal Speed Mode
30kHz ∼ 54kHz
0
1
Double Speed Mode
54kHz ∼ 108kHz
1
0
Quad Speed Mode
120kHz ∼ 216kHz
Table 7. Sampling Speed (Manual Setting Mode @Serial Mode)
LRCK
fs
32.0kHz
44.1kHz
48.0kHz
88.2kHz
96.0kHz
176.4kHz
192.0kHz
128fs
N/A
N/A
N/A
11.2896
12.2880
22.5792
24.5760
MCLK (MHz)
192fs
256fs
384fs
512fs
768fs
1152fs
N/A
8.1920
12.2880
16.3840
24.5760
36.8640
N/A
11.2896
16.9344
22.5792
33.8688
N/A
N/A
12.2880
18.4320
24.5760
36.8640
N/A
16.9344
22.5792
33.8688
N/A
N/A
N/A
18.4320
24.5760
36.8640
N/A
N/A
N/A
33.8688
N/A
N/A
N/A
N/A
N/A
36.8640
N/A
N/A
N/A
N/A
N/A
Table 8. System Clock Example (Manual Setting Mode @Serial Mode)
BICK
64fs
2.0480MHz
2.8224MHz
3.0720MHz
5.6448MHz
6.1440MHz
11.2896MHz
12.2880MHz
2. Auto Setting Mode (ACKS bit = “1”)
MCLK周波数とサンプリングスピードは自動検出(Table 9)されるため、DFS1-0 bitの設定は不要です。各スピ
ードでのMCLK周波数はTable 10で示される周波数を外部から供給して下さい。
MCLK
1152fs
Sampling Speed
Normal (fs≤32kHz)
512fs
768fs
Normal
256fs
384fs
Double
128fs
192fs
Quad
Table 9. Sampling Speed (Auto Setting Mode @Serial Mode)
LRCK
fs
32.0kHz
44.1kHz
48.0kHz
88.2kHz
96.0kHz
176.4kHz
192.0kHz
128fs
N/A
N/A
N/A
N/A
N/A
22.5792
24.5760
MCLK (MHz)
192fs
256fs
384fs
512fs
768fs
1152fs
N/A
(8.1920*) (12.2880*)
16.3840
24.5760
36.8640
N/A
(11.2896*) (16.9344*)
22.5792
33.8688
N/A
N/A
(12.2880*) (18.4320*)
24.5760
36.8640
N/A
N/A
22.5792
33.8688
N/A
N/A
N/A
N/A
24.5760
36.8640
N/A
N/A
N/A
33.8688
N/A
N/A
N/A
N/A
N/A
36.8640
N/A
N/A
N/A
N/A
N/A
Table 10. System Clock Example (Auto Setting Mode @Serial Mode)
MS1495-J-00
Sampling
Speed
Normal/
(Double*)
Double
Quad
2013/01
- 20 -
[AK4413]
MCLK= 256fs/384fsのとき、Auto Setting Modeは32kHz~96kHzのサンプリングレートまで対応します(Table 11)。
但し、32kHz~48kHzのサンプリングレートでは、MCLK= 256fs/384fsでのDR, S/Nは、MCLK= 512fs/768fsの時
に比べて3dB程度劣化します。
ACKS pin
MCLK
DR,S/N
L
256fs/384fs/512fs/768fs
120dB
H
256fs/384fs
117dB
H
512fs/768fs
120dB
Table 11. MCLK周波数とDR, S/Nの関係(fs = 44.1kHz)
3. Digital Filter Setting
SD bit
0
0
1
1
SLOW bit
Mode
0
Sharp roll-off filter
1
Slow roll-off filter
0
Short delay sharp roll-off (default)
1
Short delay slow roll-off
Table 12. ディジタルフィルタ設定 (Serial Mode)
MS1495-J-00
2013/01
- 21 -
[AK4413]
■ オーディオインタフェースフォーマット
[1] PCM mode
(1) Parallel Control Mode (PSN pin = “H”)
パラレルコントロールモードでは20類のフォーマット (Table 13) が DIF2-0pin と TDM1-0 pinで選択できます。
パラレルコントロールモード時のレジスタ設定は無効です。全モードとも MSB ファースト、2’s Complement
のデータフォーマットで BICK の立ち上がりでラッチされます。Mode 2 を 16/20ビットで使った場合はデー
タのないLSB には “0” を入力して下さい。
パラレルコントロールモード時、TDM1 pinを “L”, TDM0 pin を“H”に設定すると、オーディオI/FはTDM256
モード (Table 13)になり、SDTI1 pinに全8chのDACデータを入力します。SDTI2への入力データは無視されま
す。BICKは256fs固定、LRCKの “H”幅、 “L”幅は1/256fs(min)です。データフォーマットはMSBファースト、
2’s complementで、SDTI1はBICKの立ち上がりでラッチされます。DACデータは最初の4チャンネルのみ選択
され、アナログ出力に変換されます。
TDM1-0 pins = “HH” に設定すると、オーディオI/FはTDM128モードになり(Table 13)、SDTI1 pinに4chのDAC
データ(L1, R1, L2, R2) を入力します。
Mode
Normal
TDM256
TDM128
TDM1
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
-
0
1
TDM0
DIF2 DIF1 DIF0 SDTI Format
0
0
0
16-bit LSB justified
0
0
1
20-bit LSB justified
0
1
0
24-bit MSB justified
0
1
1
24-bit I2S compatible
0
1
0
0
24-bit LSB justified
1
0
1
32-bit LSB justified
1
1
0
32-bit MSB justified
1
1
1
32-bit I2S compatible
0
0
0
N/A
0
0
1
N/A
0
1
0
24-bit MSB justified
0
1
1
24-bit I2S compatible
1
1
0
0
24-bit LSB justified
1
0
1
32-bit LSB justified
1
1
0
32-bit MSB justified
1
1
1
32-bit I2S compatible
0
0
0
N/A
0
0
1
N/A
0
1
0
24-bit MSB justified
0
1
1
24-bit I2S compatible
1
1
0
0
24-bit LSB justified
1
0
1
32-bit LSB justified
1
1
0
32-bit MSB justified
1
1
1
32-bit I2S compatible
Table 13. オーディオI/Fフォーマット (Parallel mode)
MS1495-J-00
LRCK
H/L
H/L
H/L
L/H
H/L
H/L
H/L
L/H
BICK
≥32fs
≥40fs
≥48fs
≥48fs
≥48fs
≥64fs
≥64fs
≥64fs
↑
↓
↑
↑
↑
↓
256fs
256fs
256fs
256fs
256fs
256fs
↑
↓
↑
↑
↑
↓
128fs
128fs
128fs
128fs
128fs
128fs
2013/01
- 22 -
[AK4413]
(2) Serial Control Mode (PSN pin = “L”)
シリアルコントロールモードでは10 種類のフォーマット (Table 14) が DIF2-0 bit とTDM1-0 bit で選択できま
す。DIF0-2 bitの初期値は “010”です。シリアルコントロールモード時はDIF1 pinの設定は無効です。
シリアルコントロールモード時、TDM0 bitを “1”に、TDM1 bit を “0” 設定すると、オーディオI/FはTDM256
モード(Table 14)になり、SDTI1 pinに全8chのDACデータを入力します。SDTI2への入力データは無視されま
す。BICKは256fs固定、LRCKの “H”幅、 “L”幅は1/256fs(min)です。データフォーマットはMSBファースト、
2’s complementで、SDTI1 pin への入力データはBICKの立ち上がりでラッチされます。8chのDACデータは2つ
のAK4413にマッピング可能です (Table 15)。
TDM128モード(TDM0 bit = “1”, TDM1 bit = “1”)では、SDTI1 pinにDAC (L1, R1, L2, R2)、SDTI2 pinにDAC (L3,
R3, L4, R4)の 各4chのデータを入力します。BICKは128fs固定です。データフォーマットはMSBファースト、
2’s complementで、SDTI1-2 pin への入力データはBICKの立ち上がりでラッチされます。8chのDACデータは2
つのAK4413にマッピング可能です (Table 15)。
Mode
Normal
TDM256
TDM128
TDM1
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
-
0
1
TDM0
DIF2 DIF1 DIF0 SDTI Format
0
0
0
16-bit LSB justified
0
0
1
20-bit LSB justified
0
1
0
24-bit MSB justified
0
1
1
24-bit I2S compatible
0
1
0
0
24-bit LSB justified
1
0
1
32-bit LSB justified
1
1
0
32-bit MSB justified
1
1
1
32-bit I2S compatible
0
0
0
N/A
0
0
1
N/A
0
1
0
24-bit MSB justified
0
1
1
24-bit I2S compatible
1
1
0
0
24-bit LSB justified
1
0
1
32-bit LSB justified
1
1
0
32-bit MSB justified
1
1
1
32-bit I2S compatible
0
0
0
N/A
0
0
1
N/A
0
1
0
24-bit MSB justified
0
1
1
24-bit I2S compatible
1
1
0
0
24-bit LSB justified
1
0
1
32-bit LSB justified
1
1
0
32-bit MSB justified
1
1
1
32-bit I2S compatible
Table 14. オーディオI/Fフォーマット (Serial Mode)
MS1495-J-00
LRCK
H/L
H/L
H/L
L/H
H/L
H/L
H/L
L/H
BICK
≥32fs
≥40fs
≥48fs
≥48fs
≥48fs
≥64fs
≥64fs
≥64fs
↑
↓
↑
↑
↑
↓
256fs
256fs
256fs
256fs
256fs
256fs
↑
↓
↑
↑
↑
↓
128fs
128fs
128fs
128fs
128fs
128fs
2013/01
- 23 -
[AK4413]
LRCK
0
1
10
11
12
13
14
15
0
1
10
11
12
13
14
15
0
1
BICK
(32fs)
SDATA1/2
Mode 0
15
0
14
6
1
5
14
4
15
3
2
16
1
17
0
15
31
0
14
6
1
5
14
4
15
3
16
2
1
17
0
31
15
0
14
1
BICK
(64fs)
SDATA1/2
Mode 0
Don’t care
15
14
0
Don’t care
15
14
0
15:MSB, 0:LSB
Lch Data
Rch Data
Figure 1. Mode 0 Timing
LRCK
0
1
8
9
10
11
12
31
0
1
8
9
10
11
12
31
0
1
0
1
BICK
(64fs)
SDATA1/2
Mode 1
Don’t care
19
0
Don’t care
19
0
Don’t care
19
0
19
0
19:MSB, 0:LSB
SDATA1/2
Mode 4
Don’t care
23
22 21
20
23
22
20
21
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 2. Mode 1/4 Timing
LRCK
0
1
2
22
23
24
30
31
0
1
2
22
23
24
30
31
BICK
(64fs)
SDATA1/2
23
22
1
0
Don’t care
23
22
1
0
Don’t care
23
22
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 3. Mode 2 Timing
MS1495-J-00
2013/01
- 24 -
[AK4413]
LRCK
0
1
2
3
23
24
25
31
0
1
2
3
23
24
25
31
0
1
BICK
(64fs)
SDATA1/2
23
1
22
0
Don’t care
23 22
1
0
Don’t care
23
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 4. Mode 3 Timing
256 BICK
LRCK
BICK (256fs)
SDATA1
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
23 22
0
L1
R1
L2
R2
L3
R3
L4
R4
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
23
23
23
Figure 5. Mode 8 Timing
256 BICK
LRCK
BICK (256fs)
SDATA1
23
0
23
0
23
0
23
0
23
0
0
0
0
23
L1
R1
L2
R2
L3
R3
L4
R4
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
Figure 6. Mode 9 Timing
MS1495-J-00
2013/01
- 25 -
[AK4413]
256 BICK
LRCK
BICK(256fs)
SDATA1
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
L1
R1
L2
R2
L3
R3
L4
R4
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
23
Figure 7. Mode 10 Timing
128 BICK
LRCK
BICK(128fs)
SDATA1
Mode14
0
23 22
23 22
0
23 22
0
23 22
L1
R1
L2
R2
32 BICK
32 BICK
32 BICK
32 BICK
0
23 22
0
23
Figure 8. Mode 14 Timing
128 BICK
LRCK
BICK(128fs)
SDATA1
Mode15
0
23 22
0
23 22
23 22
0
23 22
L1
R1
L2
R2
32 BICK
32 BICK
32 BICK
32 BICK
Figure 9. Mode 15/19 Timing
128 BICK
LRCK
BICK(128fs)
SDATA1
23 22
0
23 22
0
23 22
0
0
23 22
L1
R1
L2
R2
32 BICK
32 BICK
32 BICK
32 BICK
23
Figure 10. Mode 16 Timing
MS1495-J-00
2013/01
- 26 -
[AK4413]
各オーディオデータフォーマットのオーディオデータ(SDATA1, SDATA2)の1周期分を下記のように定義し
ます。AK4414はSDS2-1 bitで各DACの再生するデータを選択できます。
LRCK
SDATA1
L1
R1
SDATA2
L2
R2
Figure 11. Normal Mode時のデータスロット
128 BICK
LRCK
SDATA1
L1
R1
L2
R2
SDATA2
L3
R3
L4
R4
Figure 12. TDM128 Mode時のデータスロット
256 BICK
LRCK
SDATA1
L1
R1
L2
R2
L3
R3
L4
R4
Figure 13. TDM256 Mode時のデータスロット
AK4413 Data Select
Normal
TDM128
TDM256
SDS1
SDS2
0
DAC1
DAC2
Lch
Rch
Lch
Rch
0
L1
R1
L2
R2
0
1
L1
R1
L1
R1
1
0
L2
R2
L2
R2
1
1
L2
R2
L1
R1
0
0
L1
R1
L2
R2
0
1
L1
R1
L4
R4
1
0
L3
R3
L2
R2
1
1
L3
R3
L4
R4
0
0
L1
R1
L2
R2
0
1
L1
R1
L4
R4
1
0
L3
R3
L2
R2
1
1
L3
R3
L4
R4
Table 15. データ選択例
MS1495-J-00
2013/01
- 27 -
[AK4413]
■ ディエンファシスフィルタ
IIRフィルタによる3周波数(32kHz, 44.1kHz, 48kHz)対応のディエンファシスフィルタ(50/15μs特性)を内蔵して
おり、DEM1-0 pins またはDEM1-0 bits でコントロールされます。256fs/384fs と128fs/192fs の時にはディエン
ファシスフィルタはOFFです。
[1] Parallel Mode
Parallel ModeではDAC1とDAC2のディエンファシスフィルタのモードをDEM1 pin とDEM2 pinで制御します。
ディエンファシスフィルタの設定はDAC1とDAC2で共通で別々には設定できません。
DEM1
DEM0
Mode
L
L
44.1kHz
L
H
OFF
(default)
H
L
48kHz
H
H
32kHz
Table 16. De-emphasis Control (Parallel Mode)
[2] Serial Mode
DEM1-0 bits と DEM3-2 bits でDAC1とDAC2のディエンファシスフィルタのモードをそれぞれ制御します。
DEM1
DEM0
Mode
0
0
44.1kHz
0
1
OFF
(default)
1
0
48kHz
1
1
32kHz
Table 17. DAC1 ディエンファシスフィルタ制御 (Serial Mode)
DEM3
DEM2
Mode
0
0
44.1kHz
0
1
OFF
(default)
1
0
48kHz
1
1
32kHz
Table 18. DAC2 ディエンファシスフィルタ制御 (Serial Mode)
■ 出力ボリューム
AK4413はMUTEを含む0.5dBステップ、255レベルのチャネル独立ディジタル出力ボリューム(ATT)を内蔵し
ています。このボリュームはDACの前段にあり、入力データを0dBから−127dBまでアテネーション、または
ミュートします。設定値間の遷移はソフト遷移です。従って、遷移中にスイッチングノイズは発生しません
FFH (0dB)から00H (Mute)までの遷移時間は7424/fsになります。PDN pinを “L” にすると、アテネーションレ
ベルはFFH (0dB)に初期化されます。RSTN bitを “0” にするとアテネーションレベルは一旦FFHになり、RSTN
bitを “1” に戻すと設定値に戻っていきます。
Transition Time
0dB to MUTE
fs=44.1kHz
168.3ms
fs=96kHz
77.3ms
fs=192kHz
38.6ms
Table 19. ATT遷移時間
Sampling Speed
MS1495-J-00
2013/01
- 28 -
[AK4413]
■ ゼロ検出機能
AK4413はチャネル独立のゼロ検出機能を持ちます。各チャネルの入力データが8192回連続して“0”の場合、
各チャネルのDZF pinが独立に“H”になります。その後、各チャネルの入力データが“0”でなくなると対応する
チャネルのDZF pinが“L”になります。RSTN bitが“0”の場合、両チャネルのDZF pinが“H”になります。RSTN bit
が“1”になった後、各チャネルの入力データが“0”でなくなると対応するチャネルのDZF pinが4 ∼ 5LRCK後に
“L”になります。この時、両チャネルのDZF pinは常に“L”です。DZF pinの極性はDZFB bitで反転することが
可能です。パラレルモード時にゼロ検出機能は使用できません。
Pin
DZF1
DZF2
Comment
Zero Detection flag output of the channels set by register 08H.
Zero Detection flag output of the channels set by register 09H.
Table 20. DZF pin 機能
■ モノラル出力機能
AK4413はMONO bitとSELLR bitで入力と出力の組み合わせをそれぞれで変更できます。DAC出力の位相は
INVL bit とINVLR bit によって制御します。この機能はすべてのオーディオフォーマットで使用できます。
(L1/L2 はAOUTL1N/2N pins, AOUTL1P/2P pins の出力信号、R1/R2はAOUTR1N/2N pins, AOUTR1P/2P pins の
出力信号です。)
MONO bit
SELLR1 bit
0
0
0
1
1
0
1
1
INVL1 bit
INVR1 bit
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
L1
R1
(AOUTL1N, AOUTL1P pins)
(AOUTR1N, AOUTR1P pins)
L1
L1 Invert
L1
L1 Invert
R1
R1 Invert
R1
R1 Invert
L1
L1 Invert
L1
L1 Invert
R1
R1 Invert
R1
R1 Invert
R1
R1
R1 Invert
R1 Invert
L1
L1
L1 Invert
L1 Invert
L1
L1
L1ch In Invert
L1 Invert
R1
R1
R1 Invert
R1 Invert
Table 21. DAC1 出力選択
MS1495-J-00
2013/01
- 29 -
[AK4413]
MONO bit
SELLR2 bit
0
0
0
1
1
0
1
1
INVL2 bit
INVR2 bit
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
L2
R2
(AOUTL2N, AOUTL2P pins)
(AOUTR2N, AOUTR2P pins)
L2
L2 Invert
L2
L2 Invert
R2
R2 Invert
R2
R2 Invert
L2
L2 Invert
L2
L2 Invert
R2
R2 Invert
R2
R2 Invert
R2
R2
R2 Invert
R2 Invert
L2
L2
L2 Invert
L2 Invert
L2
L2
L2 Invert
L2 Invert
R2
R2
R2 Invert
R2 Invert
Table 22. DAC2 出力選択
MS1495-J-00
2013/01
- 30 -
[AK4413]
■ ソフトミュート機能
ソフトミュートはディジタル的に実行されます。SMUTE pinを“H”またはSMUTE bitを“1”にするとその時点の
ATT設定値からATT設定値 × ATT遷移時間で入力データが−∞ (“0”)までアテネーションされます。SMUTE pin
を“L”またはSMUTE bitを“0”にすると−∞状態が解除され、−∞からATT設定値 × ATT遷移時間でATT設定値ま
で復帰します。ソフトミュート開始後、−∞までアテネーションされる前に解除されるとアテネーションが中
断され、同じサイクルでATT設定値まで復帰します。ソフトミュート機能は信号を止めずに信号源を切り替
える場合などに有効です。
S M U T E pin or
S M U T E bit
(1)
(1)
AT T _Level
(3)
A ttenuation
-∞
GD
(2)
GD
(2)
AOUT
D ZF pin
(4)
8192/fs
注：
(1) ATT設定値 × ATT遷移時間。例えば、Normal Speed Mode時、ATT設定値が“255”の場合は1020LRCKサ
イクルです。
(2) ディジタル入力に対するアナログ出力は群遅延(GD)をもちます。
(3) ソフトミュート開始後、−∞までアテネーションされる前に解除されるとアテネーションが中断され、
同じサイクルでATT設定値まで復帰します。
(4) 各チャネルの入力データが8192回連続して“0”の場合、各チャネルのDZF pinは“H”になります。その後、
各チャネルの入力データが“0”でなくなると、対応するチャネルのDZF pinが“L”になります。
Figure 14. ソフトミュート機能
■ システムリセット
電源ON時には、PDN pinに一度“L”を入力してリセットして下さい。このリセットによりレジスタ設定が初期
化されます。AK4413のアナログ部はPDN pin = “H” 後のMCLK入力によりパワーダウン状態が解除され、デ
ィジタル部は内部カウンタがMCLKを4/fsカウントした後、パワーダウン状態が解除されます。
MS1495-J-00
2013/01
- 31 -
[AK4413]
■ パワーON/OFF タイミング
AK4413はPDN pinを“L”にすることでレジスタがリセットされパワーダウンモードに入ります。アナログ出力
はフローティング(Hi-Z)です。 PDNのエッジでクリックノイズが起こります。クリックノイズがシステムに
影響する場合は、アナログ出力を外部でミュートしてください。
RSTN bit “0”でDAC部分をリセットすることが出来ます。この場合レジスタは初期化されず、アナログ出力は
VCM1/2になります。RSTNのエッジで起こるクリックノイズが、システムに影響する場合は、アナログ出力
を外部でミュートしてください。
Power
PDN pin
(1)
Internal
State
Normal Operation
DAC In
(Digital)
“0”data
“0”data
GD
DAC Out
(Analog)
(3)
Reset
(2)
(4)
GD
(3)
(4)
(5)
Clock In
MCLK,LRCK,BICK
Don’t care
Don’t care
(7)
DZF1/DZF2
External
Mute
(6)
Mute ON
Mute ON
Notes:
(1) 電源投入後PDN pinを “L”からスタートし150ns以上の間、PDN pinを“L”にして下さい。
(2) ディジタル入力に対するアナログ出力は群遅延(GD)を持ちます。
(3) パワーダウン時、アナログ出力はHi-Zです。
(4) PDN信号のエッジ(“↓ ↑”)でクリックノイズが出力されます。このノイズはデータが“0”の場合でも出力
されます。
(5) パワーダウン状態(PDN pin = “L”)では各クロック入力(MCLK, BICK, LRCK)を止めることができます。
(6) クリックノイズ(3)が問題になる場合はアナログ出力を外部でミュートして下さい。タイミング例を示
します。
(7) パワーダウン状態(PDN pin = “L”)では、DZF1/2 pinは“L”になります。
Figure 15. Power-down/up Sequence Example
MS1495-J-00
2013/01
- 32 -
[AK4413]
■ リセット機能
(1) RSRN bitによるリセット
RSTN bitを“0”にするとDACはリセットされますが、内部レジスタは初期化されません。この時、アナログ出
力はVCM1/2電圧になり、DZF1/DZF2 pinは“H”になります。Figure 16にRSTN bitによるリセットシーケンスを
示します。
RSTN bit
3~4/fs (5)
2~3/fs (5)
Internal
RSTN bit
Internal
State
Normal Operation
P
D/A In
(Digital)
d
“0 ” data
(1)
D/A Out
(Analog)
Normal O peration
D igital Block
GD
GD
(3)
(2)
(3)
(1)
2/ fs(4)
DZF
(6)
注:
(1) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。
(2) RSTN bit = “0”時アナログ出力はVCOM電圧です。
(3) 内部RSTN信号のエッジ(“↓ ↑”)でクリックノイズが出力されます。このノイズはデータが “0”の場合で
も出力されます。
(4) DZF pinはRSTN bitの立ち下がりエッジで “H”になり、LSI内部のRSTN bitの立ち上がりエッジの2/fs後
“L”になります。
(5) RSTN bitを書き込んでからLSI内部のRSTN bitが変化するまでの立ち下がり時に3 ~4/fs かかります。ま
た、立ち上がり時に2 ~ 3/fsかります。
(6) クリックノイズ(3)又はHi-Z出力(2)が問題になる場合はアナログ出力を外部でミュートしてください。
Figure 16. リセットタイミング例 1
MS1495-J-00
2013/01
- 33 -
[AK4413]
(2) MCLK停止またはLRCK/WCK停止によるリセット
PCM modeで動作中 (RSTN pin = “H”) にMCLK またはLRCKが止まった場合は、AK4413は自動的にリセット
状態になり、アナログ出力はフローティング状態(Hi-Z)になります。MCLKとLRCKを再入力後、リセット状
態が解除され動作を再開します。MCLK またはLRCKを止めているときは、ゼロ検出機能は動作しません。
AVDD pin
DVDD pin
RSTB pin
(1)
Internal
State
Power-down
D/A In
(Digital)
Power-down
Normal O peration
Normal Operation
(3)
GD
D/A Out
(Analog)
Digital Circuit P ower-down
(2)
GD
(4)
Hi-Z
(5)
(2)
(4)
(4)
(5)
Clock In
MCLK, BICK, LRCK Stop
MCLK, BICK, LRCK
External
MUTE
(6)
(6)
(6)
Notes:
(1) 電源投入後PDN pinを “L”からスタートし150ns以上の間、PDN pinを“L”にして下さい。
(2) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。
(3) ディジタルデータの入力を止めることができます。この区間に“0”データを入力しておくことで、
MCLK, LRCK再入力後のクリックノイズを軽減できます。
(4) PDN pinの立ち上がり(“↑”)及びMCLKの入力から、3~4LRCK以内にクリックノイズが出力されます。
このノイズはデータが“0”の場合でも出力されます。
(5) リセット状態(MCLKまたはLRCK停止)では、各クロック入力(MCLK, BICK, LRCK)をとめることがで
きます。
(6) クリックノイズ(4)が問題になる場合はアナログ出力を外部でミュートしてください。タイミング例を
Figure 17に記します
Figure 17. リセットタイミング例
MS1495-J-00
2013/01
- 34 -
[AK4413]
■ レジスタコントロールインタフェース
AK4413のいくつかの機能はピン(パラレルモード)とレジスタ(シリアルモード)のどちらでも設定できます
が、パラレルモード時にはレジスタ設定は無効、シリアルモード時ではピンを再定義しない場合、ピン設定
とのORをとります。PSN pinの設定を変更した場合は、PDN pinでAK4413をリセットして下さい。シリアル
モードではPSN pinを“L”にすることによってイネーブルされます。このモードではピンは全て “L”に設定して
ください。3線式シリアルI/F CSN, CCLK, CDTI pin を通して内部レジスタの書き込みを行います。I/F上のデ
ータはChip address (2bit, C1/0), Read/Write (1bit, “1”固定), Register address (MSB first, 5-bits)とControl data (MSB
first, 8-bits)で構成されます。データ送信側はCCLKの“↓”で各ビットを出力し、受信側は“↑”で取り込みます。
データの書き込みはCSNの“↑”で有効になります。CCLKのクロックスピードは5MHz (max)です。
Parallel mode
Serial mode
機能
Auto Setting Mode
Y
Y
Manual Setting Mode
Y
Y
Audio Format
Y
Y
De-emphasis
Y
Y
SMUTE
Y
Y
TDM Mode
Y (4-ch only)
Y
Digital Filter Option
Y
Y
Zero Detection
Y
Digital Attenuator
Y
Table 23. ファンクションリスト1 (Y: Available, -: Not available)
PDN pinを“L”にすると内部レジスタ値が初期化されます。また、シリアルモードではRSTN bitに“0”を書き込
むと内部タイミング回路がリセットされます。但し、このときレジスタの内容は初期化されません。
CSN
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
CCLK
CDTI
C1 C0 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
C1-C0: Chip Address (C1 bit =CAD1 pin, C0 bit =CAD0 pin)
R/W:
READ/WRITE (Fixed to “1”, Write only)
A4-A0: Register Address
D7-D0: Control Data
Figure 18. Control I/F Timing
*AK4413はデータ読み出しをサポートしません。
*PDN pin = “L” 時、及びマスタクロックが供給されていない時は、コントロールレジスタへの書き込みはで
きません。
*CSNが“L”期間中にCCLKの“↑”が15回以下または17回以上の場合にはデータは書き込まれません。
MS1495-J-00
2013/01
- 35 -
[AK4413]
ファンクションリスト
機能
Attenuation Level
Audio Data Interface Modes
Data Zero Detect Enable
Minimum delay Filter Enable
Slow Rolloff Filter Enable
Short delay Filter Enable
De-emphasis Response
Default
0dB
24bit MSB Justified
Disable
Sharp roll-off filter
OFF
Address
03H
04H
06H
07H
00H
08H
09H
01H
02H
01H
0AH
01H
02H
02H
02H
05H
Soft Mute Enable
Normal Operation
MONO mode Stereo mode select
Stereo
Inverting Enable of DZF
“H” active
The data selection of L channel and
R channel
R channel
The data selection of DAC1 and
Normal
0AH
DAC2
Data Invert Mode
OFF
05H
Table 24. ファンクションリスト2
MS1495-J-00
Bit
ATT7-0
DIF2-0
L1/R1/L2/R2
SD
SLOW
DEM3-0
SMUTE
MONO
DZFB
SELLR1/2
SDS1/2
INVL1/L2/R1/R2
2013/01
- 36 -
[AK4413]
■ レジスタマップ
Addr
00H
01H
02H
03H
04H
05H
06H
07H
08H
09H
0AH
Register Name
Control 1
Control 2
Control 3
L1ch ATT
R1ch ATT
Control 4
L2ch ATT
R2ch ATT
DZF1 Control
DZF2 Control
Control 5
D7
ACKS
0
0
ATT7
ATT7
INVL1
ATT7
ATT7
L1
L1
TDM1
D6
0
0
0
ATT6
ATT6
INVR1
ATT6
ATT6
R1
R1
TDM0
D5
0
SD
0
ATT5
ATT5
INVL2
ATT5
ATT5
L2
L2
SDS1
D4
0
DFS1
0
ATT4
ATT4
INVR2
ATT4
ATT4
R2
R2
SDS2
D3
DIF2
DFS0
MONO
ATT3
ATT3
SELLR2
ATT3
ATT3
0
0
PW2
D2
DIF1
DEM1
DZFB
ATT2
ATT2
0
ATT2
ATT2
0
0
PW1
D1
DIF0
DEM0
SELLR1
ATT1
ATT1
0
ATT1
ATT1
0
0
DEM3
D0
RSTN
SMUTE
SLOW
ATT0
ATT0
0
ATT0
ATT0
0
0
DEM2
Note:
アドレス0BH ∼ 1FHへの書き込みは禁止です。
PDN pinを“L”にするとレジスタの内容が初期化されます。
RSTN bitに“0”を書き込むと内部タイミング回路がリセットされますが、レジスタの内容は初期化されませ
ん。
PSN pinの設定を変更した場合は、PDN pinでAK4413をリセットして下さい。
■ 詳細説明
Addr Register Name
00H Control 1
Default
D7
ACKS
0
D6
0
0
D5
0
0
D4
0
0
D3
DIF2
0
D2
DIF1
1
D1
DIF0
0
D0
RSTN
1
RSTN: 内部タイミングリセット
0: Reset. All registers are not initialized.
1: Normal Operation (default)
“0”で内部タイミング回路がリセットされますが、レジスタの内容は初期化されません。
DIF2-0: オーディオデータインタフェースモード (Table 14)
初期値は“010” (Mode2: 24bit前詰め)です。
ACKS: マスタクロック周波数のオートセッティングモードイネーブル (PCM only)
0: Disable : Manual Setting Mode (default)
1: Enable : Auto Setting Mode
ACKS bitが“1”の時、サンプリング周波数とMCLK周波数は自動検出されます。
MS1495-J-00
2013/01
- 37 -
[AK4413]
Addr Register Name
01H Control 2
Default
D7
0
0
D6
0
0
D5
SD
1
D4
DFS1
0
D3
DFS0
0
D2
DEM1
0
D1
DEM0
1
D0
SMUTE
0
SMUTE: ソフトミュート イネーブル
0: Normal Operation (default)
1: DAC outputs soft-muted.
DEM1-0: DAC1 ディエンファシスレスポンス (Table 17)
初期値は“01” (OFF)です。
SD:
ショートディレイフィルタ イネーブル
0: Sharp roll-off filter
1: Short delay filter (default)
SD
0
0
1
1
DFS1-0:
SLOW
Mode
0
Sharp roll-off filter
1
Slow roll-off filter
0
Short delay sharp roll-off
1
Short delay slow roll-off
Table 25. ディジタルフィルタ設定
(default)
サンプリングスピード選択 (Table 7)
初期値は“00” (Normal Speed)です。DFS1-0 bitを切り替えた場合、クリックノイズが発生します。
MS1495-J-00
2013/01
- 38 -
[AK4413]
Addr Register Name
02H Control 3
Default
SLOW:
D7
0
0
D6
0
0
D5
0
0
D4
0
0
D3
MONO
0
D2
DZFB
0
D1
SELLR1
0
D0
SLOW
0
スローロールオフフィルタ イネーブル (ピンとORが取られます。)
0: (default)
1: Slow roll-off filter
SD
0
0
1
1
SLOW
Mode
0
Sharp roll-off filter
1
Slow roll-off filter
0
Short delay sharp roll-off
1
Short delay slow roll-off
Table 26. ディジタルフィルタ設定
(default)
SELLR1: AOUTL1-R1出力データセレクト (MONO mode)
0: AOUTL1-R1 output L channel data, when MONO mode. (default)
1: AOUTL1-R1 output R channel data, when MONO mode.
MONO bitが“1”の時有効になり、SELLR1 bit = “0”のときL chの、“1”のときR chのデータを選択
し両方のチャネルに出力します。
DZFB: DZF pin 反転
0: DZF pin goes “H” at Zero Detection (default)
1: DZF pin goes “L” at Zero Detection
MONO: MONO mode Stereo mode 選択
0: Stereo mode (default)
1: MONO mode
MONO bitが“1”の時Mono modeになります。
MS1495-J-00
2013/01
- 39 -
[AK4413]
Addr Register Name
03H L1ch ATT
04H R1ch ATT
Default
D7
ATT7
ATT7
1
D6
ATT6
ATT6
1
D5
ATT5
ATT5
1
D4
ATT4
ATT4
1
D3
ATT3
ATT3
1
D2
ATT2
ATT2
1
D1
ATT1
ATT1
1
D0
ATT0
ATT0
1
ATT7-0: アテネーションレベル
256 levels, 0.5dB step
Data
FFH
FEH
FDH
:
:
02H
01H
00H
Attenuation
0dB
-0.5dB
-1.0dB
:
:
-126.5dB
-127.0dB
MUTE (-∞)
設定値間の遷移はソフト遷移です。したがって、遷移中にスイッチングノイズは発生しません。ATT
設 定 間 の 遷 移 は 7425 レ ベ ル で ソ フ ト 遷 移 し ま す 。 FFH (0dB) か ら 00H (MUTE) ま で に は 7424/fs
(168ms@fs=44.1kHz)かかります。イニシャルリセットするとアテネーションレベルはFFHに初期化され
ます。RSTN bit = “0” の時、ATT値はFFHで、RSTN bit が “1”に戻ると、ATT値はそれぞれの設定値へ
復帰します。 このデジタルアテネーションはソフトミュート機能とは独立しています。
Addr Register Name
05H Control 4
Default
D7
INVL1
0
D6
INVR1
0
D5
INVL2
0
D4
INVR2
0
D3
SELLR2
0
D2
0
0
D1
0
0
D0
0
0
SELLR2: AOUTL2-R2出力データ選択 (MONO mode)
0: AOUTL2-R2 output L channel data, when MONO mode. (default)
1: AOUTL2-R2 output R channel data, when MONO mode.
MONO bitが“1”の時有効になり、SELLR2 bit = “0”のときL chの、“1”のときR chのデータを選択し
両方のチャネルに出力します。
INVR2:
AOUTR2出力位相反転ビット
0: Disable (default)
1: Enable
INVL2:
AOUTL2出力位相反転ビット
0: Disable (default)
1: Enable
INVR1:
AOUTR1出力位相反転ビット
0: Disable (default)
1: Enable
INVL1:
AOUTL1出力位相反転ビット
0: Disable (default)
1: Enable
MS1495-J-00
2013/01
- 40 -
[AK4413]
Addr Register Name
06H L2ch ATT
07H R2ch ATT
Default
D7
ATT7
ATT7
1
D6
ATT6
ATT6
1
D5
ATT5
ATT5
1
D4
ATT4
ATT4
1
D3
ATT3
ATT3
1
D2
ATT2
ATT2
1
D1
ATT1
ATT1
1
D0
ATT0
ATT0
1
ATT7-0: アテネーションレベル
256 levels, 0.5dB step
Data
FFH
FEH
FDH
:
02H
01H
00H
Attenuation
0dB
-0.5dB
-1.0dB
:
-126.5dB
-127.0dB
MUTE (-∞)
設定値間の遷移はソフト遷移です。したがって、遷移中にスイッチングノイズは発生しません。ATT
設 定 間 の 遷 移 は 7425 レ ベ ル で ソ フ ト 遷 移 し ま す 。 FFH (0dB) か ら 00H (MUTE) ま で に は 7424/fs
(168ms@fs=44.1kHz)かかります。イニシャルリセットするとアテネーションレベルはFFHに初期化され
ます。RSTN bit = “0” の時、ATT値はFFHで、RSTN bit が “1”に戻ると、ATT値はそれぞれの設定値へ
復帰します。 このデジタルアテネーションはソフトミュート機能とは独立しています。
Addr Register Name
08H DZF1 Control
09H DZF2 Control
Default
D7
L1
L1
0
D6
R1
R1
0
D5
L2
L2
0
D4
R2
R2
0
D3
0
0
0
D2
0
0
0
D1
0
0
0
D0
0
0
0
D5
SDS1
0
D4
SDS2
0
D3
PW2
1
D2
PW1
1
D1
DEM3
0
D0
DEM2
1
L1-2, R1-2: DZF1-2 pins ゼロ検出フラグ有効ビット
0: Disable
1: Enable
Addr Register Name
0AH Control 5
Default
D7
TDM1
0
D6
TDM0
0
DEM3-2: DAC2のディエンファシスレスポンス (Table 18)
初期値は“01” (OFF)です。
PW2-1: パワーダウンビット
PW2: DAC2のパワーダウンコントロール
0: DAC2 power OFF
1: DAC2 power ON (default)
PW1: DAC1のパワーダウンコントロール
0: DAC1 power OFF
1: DAC1 power ON (default)
SDS1-2:
DAC1, DAC2のデータ選択
0: 通常動作
1: 別スロットのデータを出力
詳細はTable 15をご参照ください。
TDM0-1: TDM Mode選択
Mode
Normal
TDM256
TDM128
TDM1
0
0
1
TDM0
0
1
1
BICK
32fs∼
256fs fixed
128fs fixed
MS1495-J-00
SDTI
1-2
1
1-2
Sampling Speed
Normal, Double, Quad Speed
Normal Speed
Normal, Double, Quad Speed
2013/01
- 41 -
[AK4413]
システム設計
システム接続例をFigure 19、アナログ出力回路例をFigure 21とFigure 22に示します。具体的な回路と測定例に
ついては評価ボード(AKD4413)を参照して下さい。
Analog 3.0V
Digital 3.0V
10u
35
VDD1 34
36
AOUTL1N
VCM1 37
AOUTL1P
0.1u
BICK
VREFL1
3
SDATA1
VREFH1 31
4
SDATA2
5
TDM1
AK4413EQ
PDN
2
32
LRCK
SMUTE
Micro-
8
SD
AOUTL2P 26
Controller
9
DEM0
VREFH2 25
NC
R1ch
Mute
R1ch Out
L2ch
LPF
L2ch
Mute
L2ch Out
R2ch
LPF
R2ch
Mute
R2ch Out
24
R=10
0.1u
+
100u
VSS2 23
0.1u
22 VDD2
21 AOUTR2N
20 AOUTR2P
19 VCM2
18 TEST
11 DIF0
17 SLOW
R=10
28
VREFL2
16 TDM0
R1ch
LPF
100u
+
AOUTL2N 27
10 DEM1
15 ACKS
L1ch Out
+
10u
AOUTR1N 29
6
14 P/S
0.1u
AOUTR1P 30
7
13 DFI2
L1ch
Mute
VSS1 33
1
12 DIF1
L1ch
LPF
0.1u
TSTO2 39
AVSS 41
DVSS 43
DSP
MCLK 42
DVDD 44
0.1u
AVDD 40
0.1u
TSTO1 38
+
10u
Analog 5.0V
10u
+
0.1u
Digital
Ground
Analog
Ground
+
Electrolytic Capacitor
Ceramic Capacitor
Notes:
- AVDDとDVDDの配線はレギュレータ等からの低インピーダンス状態のまま分けて配線して下さい。
- VSS1-2, DVSS, AVSSは同じアナログのグランドに接続してください。
- AOUTが負荷容量を駆動する場合は直列に抵抗を入れて下さい。
-プルダウン/プルアップピン以外のディジタル入力ピンはオープンにしないでください。
Figure 19. システム設計図 (AVDD=5V, VDD1/2=5V DVDD=5V, Serial Control Mode)
MS1495-J-00
2013/01
- 42 -
[AK4413]
VDD1 34
36
AOUTL1N 35
VCM1 37
AOUTL1P
TSTO1 38
TSTO2 39
AVSS 41
AVDD 40
MCLK 42
PDN
2
BICK
VREFL1
3
SDATA1
VREFH1 31
AK4413EQ
Controller
1
VSS1 33
32
AOUTR1N 30
4
SDATA2
5
TDM1
6
LRCK
7
SMUTE
8
SD
AOUTL2N 26
9
DEM0
VREFH2 25
AOUTR1P 29
NC
28
AOUTL2P 27
19 VCM2
18 TEST
17 SLOW
16 TDM0
15 ACKS
14 PSN
13 DFI2
12 DIF1
21 AOUTR2N
VREFL2
11 DIF0
20 AOUTR2P
10 DEM1
24
VSS2 23
22 VDD2
System
DVSS 43
Analog Ground
DVDD 44
Digital Ground
Figure 20. Ground Layout
1. グランドと電源のデカップリング
AK4413ではディジタルノイズのカップリングを最小限に抑えるため、AVDD, VDD1/2 とDVDDをデカップリ
ングします。AVDD, VDD1/2 にはシステムのアナログ電源を供給し、DVDDにはシステムのディジタル電源を
供給して下さい。AVDD, VDD1/2 とDVDDの配線はレギュレータ等からの低インピーダンス状態のまま分けて
配線して下さい。その際、AVDD, VDD1/2 とDVDDの立ち上げシーケンスを考慮する必要はありません。
VSS1-2, DVSS, AVSS は同じアナロググランドに接続して下さい。デカップリングコンデンサはAK4413にでき
るだけ近づけて接続します。
2. 基準電圧
VREFH1/2 pinとVREFL1/2 pinに入力される電圧の差がアナログ出力のフルスケールを決定します。通常は
VREFH1/2 pinをAVDDに接続し、VREFL1/2 pinをVSS1/VSS2/AVSS に接続します。VREFH1/2 pinとVREFL1/2
pinとの間に高周波ノイズを除去するために0.1µFのセラミックコンデンサを接続します。セラミックコンデン
サはピンにできるだけ近づけて接続して下さい。VCM1/2 pinから電流を取ってはいけません。ディジタル信号、
特にクロックはAK4413へのカップリングを避けるためVREFH1/2, VREFL1/2 pinからできるだけ離して下さ
い。
3. アナログ出力
アナログ出力は完全差動出力になっており、出力レンジはAVDD/2を中心に2.8Vpp (typ, VREFH1/2 − VREFL1/2
= 5V)です。差動出力は外部で加算されます。AOUT +, AOUT −の加算電圧はVAOUT = (AOUT+)−(AOUT−)です。
加算ゲインが１の場合、出力レンジは5.6Vpp (typ, VREFH1/2 − VREFL1/2 = 5V)です。外部加算回路のバイア
ス電圧は外部で供給します。入力コードのフォーマットは2’s compliment (2の補数)で7FFFFFH(@24bit)に対し
ては正のフルスケール、800000H(@24bit) に対しては負のフルスケール、000000H(@24bit)でのVAOUTの理想値
は0V電圧が出力されます。
内蔵のΔΣ変調器の帯域外ノイズ(シェーピングノイズ)は内蔵のスイッチトキャパシタフィルタ(SCF)で減衰さ
れます。
Figure 21は差動出力を1個のオペアンプで加算する外部LPF回路例です。
Figure 22は差動出力の回路例及び3個のオペアンプを使った外部LPF回路例です。
MS1495-J-00
2013/01
- 43 -
[AK4413]
AK4413
2.4k
AOUT-
2.4k
150
680p
+Vop
3.3n
2.4k
AOUT+
2.4k
Analog
Out
150
680p
-Vop
Figure 21. External LPF Circuit Example 1 for PCM (fc = 125kHz, Q=0.692)
Frequency Response
Gain
20kHz
−0.036dB
40kHz
−0.225dB
80kHz
−1.855dB
Table 27. Frequency Response of External LPF Circuit Example 1 for PCM
+15
3.3n
+
AOUTL- +
10k
330
180
0.1u
7
3
2 +
4
3.9n
-15
10u
6
NJM5534D
+
10u
0.1u
620
620
3.3n
+
100u
3.9n
100
6
Lch
1.0n NJM5534D
10u
6
NJM5534D
1.2k
330
2 - 4
+
3
7
0.1u
7
3
+
2 4
+
10k
AOUTL+
180
+10u
1.0n
1.2k
680
0.1u
560
560
100u
680
+
0.1u
10u
+
10u
0.1u
Figure 22. External LPF Circuit Example 2 for PCM
1st Stage
2nd Stage
Total
Cut-off Frequency
182kHz
284kHz
Q
0.637
Gain
+3.9dB
-0.88dB
+3.02dB
20kHz
-0.025
-0.021
-0.046dB
Frequency
40kHz
-0.106
-0.085
-0.191dB
Response
80kHz
-0.517
-0.331
-0.848dB
Table 28. Frequency Response of External LPF Circuit Example 2 for PCM
MS1495-J-00
2013/01
- 44 -
[AK4413]
4. 測定例
測定条件
Ta=25°C; AVDD=DVDD=3.3V, VDD1/2=5.0V; AVSS=VSS1/2=DVSS=0V; VREFH1/2=VDD1/2, VREFL1/2= AVSS;
Mono bit = “1”; Signal Frequency = 1kHz; Sampling Frequency = 44.1kHz; Measurement bandwidth = 20Hz ~ 20kHz
Measured by Audio Precision System Two.
AKM
THD+N vs. Input Frequency
-90
-92
C=470uF
-94
C=220uF
C=10uF
-96
-98
d
B
r
A
-100
-102
-104
-106
-108
-110
C=2200uF
C=1000uF
-112
-114
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
MS1495-J-00
2013/01
- 45 -
[AK4413]
パッケージ
44pin LQFP (Unit: mm)
1.60max
12.0
1.40 ±0.05
0.10±0.05
10.0
23
33
1.00
0.80
12.0
22
10.0
34
12
44
1
11
0.37 +0.08
–0.07
0.20
M
0.145±0.055
0°∼7°
S
0.6±0.15
0.10
S
■ 材質・メッキ仕様
Package molding compound:
Lead frame material:
Lead frame surface treatment:
Epoxy, Halogen (bromine and chlorine) free
Cu
Solder (Pb free) plate
MS1495-J-00
2013/01
- 46 -
[AK4413]
マーキング
AK4413EQ
XXXXXXX
AKM
1
1) Pin #1 indication
2) AKM Logo
3) Date Code: XXXXXXX(7 digits)
4) Marking Code: AK4413
5) Audio 4 pro Logo
改訂履歴
Date (Y/M/D)
13/01/15
Revision
00
Reason
初版
Page
Contents
MS1495-J-00
2013/01
- 47 -
[AK4413]
重要な注意事項
z
z
z
z
z
z
本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更することが
あります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業
担当、あるいは弊社特約店営業担当にご確認ください。
本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作
例、応用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、ソフ
トウェアおよびこれらに関連する情報を使用される場合は、お客様の責任において行ってください。本書
に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお客様ま
たは第三者に生じた損害に対し、弊社はその責任を負うものではありません。また、当該使用に起因する、
工業所有権その他の第三者の所有する権利に対する侵害につきましても同様です。
本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資（役務を含む）に該当する場合、輸
出する際に同法に基づく輸出許可が必要です。
医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、直
接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高
い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同意
をお取りください。
この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責
任を一切負うものではありませんのでご了承ください。
お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害
等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
MS1495-J-00
2013/01
- 48 -