[AK4591] AK4591 入力セレクタ付24bit 4ch ADC + 24bit 6ch DAC １．概 要 AK4591は9系統のｽﾃﾚｵ入力から2系統を選択して内蔵する2個の24ビットADC入力へ振り分ける入力ｾﾚｸﾀを組 み込んだADC4ch,DAC6chのCODECです。9種類の音楽ソースから2種類を選択することが可能なのでｶｰｵｰﾃﾞ ｨｵにおけるﾘｱｼｰﾄｴﾝﾀｰﾃｲﾝﾒﾝﾄ用途に適しています。 内蔵の2個のｽﾃﾚｵADCはﾀﾞｲﾅﾐｯｸﾚﾝｼﾞが97dB,内蔵するDACは6chでﾀﾞｲﾅﾐｯｸﾚﾝｼﾞは8kHz~96kHzまでのｻﾝﾌﾟﾘﾝ ｸﾞ周波数に対応しDR:107dB(48kHz使用時)と高性能です。また,AK4591 は64pin LQFPの小さなパッケージを 採用しているので省ｽﾍﾟｰｽが必要なｶｰｵｰﾃﾞｨｵ等に最適です。 ２．特 入力ｾﾚｸﾀ - 徴 差動入力2系統+シングルエンド入力7系統 から任意の2系統を選択 ADC: 4 ﾁｬﾝﾈﾙ （ステレオADC2系統） - 24-bit 64 x Over-sampling delta sigma - DR ,S/N: 97dBA（Fs: 48kHz 差動入力使用の場合） - S/(N+D) : 92 dB （Fs: 48kHz 差動入力使用の場合） - 8kHzから96kHzまでのサンプリングに対応可 - DCオフセットキャンセル用HPF(ﾊｲﾊﾟｽﾌｨﾙﾀ)内蔵 DAC: 6 ﾁｬﾝﾈﾙ （ステレオDAC3系統） - 24-bit 128 x Over-sampling advanced multi-bit - DR : 107dBA (6ch) (Fs:48kHz ) - S/N : 108dBA (6ch) (Fs:48kHz ) - S/(N+D) : 90 dB (6ch) (Fs:48kHz ) - 8kHzから96kHzまでのサンプリングに対応可 デジタルインタフェース - オーディオインタフェース シリアルデータ入力 - オーディオインタフェース シリアルデータ出力 - マイコンインタフェース 入出力 1系統 8ch 4ch その他 - 電源電圧: +3.3V ±0.3V 動作温度範囲: -40°C~85°C ﾊﾟｯｹｰｼﾞ : 64pin LQFP(0.5mm pitch) [MS0295-J-01] -1- 2012/12 [AK4591] ３．ブロック図 AINL1-, AINR1AINL1+, AINR1+ 2 2 AINL3, AINR3 2 AINL4, AINR4 2 AINL5, AINR5 2 AINL6, AINR6 2 2 ADC AVDD VREF VRE VCOM VREF 2 SWA1 SDAT AVS BVS SWI1 OUT1E_N SDATO1 ASEL1[2:0] AINL2-, AINR2AINL2+, AINR2+ PSAD1 PSAD2 ASEL2[2:0] 2 2 SDIN IF SDATO2 SDAT SWA2 SWI2 OUT2E_N pull down Hi- AINL7, AINR7 2 AINL8, AINR8 2 AINL9, AINR9 2 @ CS ="H" ADC ctrl reg sw SWAA1 SWD1 AOUTL1+ AOUTL1AOUTR1+ AOUTR1- DAC SDATI1 PSDA1 AOUTL2+ AOUTL2AOUTR2+ AOUTR2AOUTL3+ AOUTL3AOUTR3+ AOUTR3- 2 2pins SWAA2 SWD2 DAC SDATI2 PSDA2 SWAA3 SWD3 DAC SDATI3 PSDA3 SMUTE SMUTE INIT_RESET S_RESET 2 DVDD 2 DVSS SCL CONTROLLE S SO CS TEST MCLK LRCL BITCL RQ このブロック図は、AK4591を簡略的に示したもので、回路図を表しているわけではありません。 [MS0295-J-01] -2- 2012/12 [AK4591] ４．入出力端子説明 AOUTR2- VREFL AVSS AVDD VREFH AOUTL3+ AOUTL3- AOUTR3+ AOUTR3- 57 56 55 52 50 49 51 AOUTR2+ 58 53 AOUTL2+ AOUTL260 54 AOUTR161 59 AOUTR1+ 62 63 AOUTL1+ AOUTL164 （１）ピン配置図 S_RESET AINL2- 8 64pin LQFP 41 CS AINL2+ 9 (TOP VIEW) 40 AVSS 10 39 AVDD 11 38 AINR3 12 37 LRCLK DVDD AINL3 13 36 DVSS AINR4 14 35 AINL4 15 34 SDIN SDATO2 AINR5 16 33 SDATO1 BVSS AINL9 AINR9 AINL8 AINR8 AINL7 AINR7 32 42 SO 7 31 AINR2+ SI INIT_RESET 30 43 SCLK 6 29 AINR2- 28 44 DVDD RQ 5 SDATI1 SMUTE 27 AINL1+ DVSS 45 26 4 25 SDATI2 AINL1- 24 46 23 3 22 AINR1+ 21 SDATI3 20 47 19 2 AINL6 AINR1- 18 TESTI AINR6 48 17 1 AINL5 VCOM MCLK BITCLK 注） *** は、プルダウンピンです。 [MS0295-J-01] -3- 2012/12 [AK4591] （２）ピン機能 ﾋﾟﾝNO. ピン名称 I/O 1 VCOM O 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 AINR1AINR1+ AINL1AINL1+ AINR2AINR2+ AINL2AINL2+ AVSS AVDD AINR3 AINL3 AINR4 AINL4 AINR5 AINL5 AINR6 AINL6 AINR7 AINL7 AINR8 AINL8 AINR9 AINL9 BVSS DVSS DVDD I I I I I I I I I I I I I I I I I I I I I I - 29 RQ I 30 SCLK I 31 SI I 32 SO O 33 SDATO1 O 34 SDATO2 35 SDIN 機 能 コモン電圧出力ピン 0.1μFと10μFのコンデンサをAVSSとの間に接続します。 外部回路には使用しないで下さい。 ADC1 Rｃｈ 反転ｱﾅﾛｸﾞ入力ピン ADC1 Rｃｈ 非反転ｱﾅﾛｸﾞ入力ピン ADC1 Lｃｈ 反転ｱﾅﾛｸﾞ入力ピン ADC1 Lｃｈ 非反転ｱﾅﾛｸﾞ入力ピン ADC2 Rｃｈ 反転ｱﾅﾛｸﾞ入力ピン ADC2 Rｃｈ 非反転ｱﾅﾛｸﾞ入力ピン ADC2 Lｃｈ 反転ｱﾅﾛｸﾞ入力ピン ADC2 Lｃｈ 非反転ｱﾅﾛｸﾞ入力ピン アナログ部グランドピン 0V （シリコン基板電位） アナログ部電源ピン 3.3V(typ) ADC1またはADC2の Rch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン3 ADC1またはADC2の Lch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン3 ADC1またはADC2の Rch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン4 ADC1またはADC2の Lch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン4 ADC1またはADC2の Rch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン5 ADC1またはADC2の Lch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン5 ADC1またはADC2の Rch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン6 ADC1またはADC2の Lch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン6 ADC1またはADC2の Rch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン7 ADC1またはADC2の Lch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン7 ADC1またはADC2の Rch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン8 ADC1またはADC2の Lch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン8 ADC1またはADC2の Rch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン9 ADC1またはADC2の Lch ｼﾝｸﾞﾙｴﾝﾄﾞｱﾅﾛｸﾞ入力ピン9 グランドピン 0V （シリコン基板電位） ディジタル部グランドピン 0V ディジタル部電源ピン 3.3Ｖ（ｔｙｐ） マイコンインターフェース用リクエストピン 分 類 ｱﾅﾛｸﾞ出力 ｱﾅﾛｸﾞ入力 ｱﾅﾛｸﾞ電源 ｱﾅﾛｸﾞ入力 ｱﾅﾛｸﾞ電源 ﾃﾞｨｼﾞﾀﾙ電源 ﾏｲｺﾝｲﾝﾀｰﾌｪｰｽ RQ =”L” (かつ CS =”L”)の時ﾏｲｺﾝとのｲﾝﾀﾌｪｰｽが可能です。 マイコンインターフェース用シリアルデータクロックピン クロックを入力しない時は、SCLK=”H”にして下さい。 マイコンインターフェース用シリアルデータ入力ピン アクセスしない場合は、SI=”L”,SCLK=”H”, RQ =”H”にして下さい。 マイコンインターフェース用シリアルデータ出力ピン [MS0295-J-01] CS =”H”にすると、SOはHi-Zになります。 ADC1 シリアルデータ出力ピン ｵｰﾃﾞｨｵｲﾝﾀｰﾌｪｰｽ 前詰め、I2Sフォーマット又は後詰め24bit,16bitで出力可能。 ADC2 シリアルデータ出力ピン O 前詰め、I2Sフォーマット又は後詰め24bit,16bitで出力可能。 ディジタルシリアルデータ入力ピン （プルダウン付） I スルー又は、I2Sフォーマット、前詰め、後詰め24bit,16bit入力可能。 -4- 2012/12 [AK4591] ﾋﾟﾝNO. 36 37 ピン名称 DVSS DVDD 38 LRCLK 39 BITCLK 40 MCLK 41 CS I/O 機 能 - ディジタル部グランドピン 0V - ディジタル部電源ピン 3.3Ｖ（ｔｙｐ） LRチャンネル選択ピン I 1fsクロックを入力します。 シリアルビットクロックピン I 64fsのｸﾛｯｸを入力します。（48fs,32fsｸﾛｯｸも条件付で可能です。） I マスタークロック入力ピン マイコンインタフェース用チップセレクトピン（プルダウン付） I 分 類 ﾃﾞｨｼﾞﾀﾙ電源 ｼｽﾃﾑｸﾛｯｸ ﾏｲｺﾝｲﾝﾀﾌｪｰｽ CS =”H”にすると、SIピンのデータは取り込まれず、SOはHi-Zになり ます。 CS 機能を使用しない場合はDVSSに接続してください。 42 S_RESET I システムリセットピン ﾘｾｯﾄ イニシャルリセットピン（初期化用） AK4591を初期化するのに使用します。 ソフトミュートピン （プルダウン付） ｺﾝﾄﾛｰﾙ DAC部のデジタルソフトミュートを行います。“H”のときソフトミュート 44 SMUTE I 開始、“L”で解除です。（ｺﾝﾄﾛｰﾙﾚｼﾞｽﾀでの設定も可能です。） ｵｰﾃﾞｨｵｲﾝﾀｰﾌｪｰｽ DAC1 シリアルデータ入力ピン （プルダウン付） 45 I SDATI1 2 前詰め、I Sフォーマット又は後詰め24bit,16bitで入力可能。 DAC2 シリアルデータ入力ピン （プルダウン付） 46 I SDATI2 前詰め、I2Sフォーマット又は後詰め24bit,16bitで入力可能。 DAC3 シリアルデータ入力ピン （プルダウン付） 47 I SDATI3 前詰め、I2Sフォーマット又は後詰め24bit,16bitで入力可能。 テストピン （プルダウン付） ｺﾝﾄﾛｰﾙ 48 I TESTI DVSSに接続してください。 49 O DAC3 Rch アナログ反転出力ピン ｱﾅﾛｸﾞ出力 AOUTR350 O DAC3 Rch アナログ非反転出力ピン AOUTR3+ 51 O DAC3 Lch アナログ反転出力ピン AOUTL352 O DAC3 Lch アナログ非反転出力ピン AOUTL3+ アナログ部基準電圧入力ピン ｱﾅﾛｸﾞ入力 53 I 通常AVDD(54pin)と接続し、0.1μFと10μFのコンデンサを、AVSSと VREFH の間に接続します。 ｱﾅﾛｸﾞ電源 54 - アナログ部電源ピン 3.3V（typ） AVDD 55 - アナログ部グランドピン 0V(シリコン基板電位) AVSS アナログ部基準電圧入力ピン ｱﾅﾛｸﾞ入力 56 I VREFL 通常AVSS(55pin)と接続します。 57 O DAC2 Rch アナログ反転出力ピン ｱﾅﾛｸﾞ出力 AOUTR258 O DAC2 Rch アナログ非反転出力ピン AOUTR2+ 59 O DAC2 Lch アナログ反転出力ピン AOUTL260 O DAC2 Lch アナログ非反転出力ピン AOUTL2+ 61 O DAC1 Rch アナログ反転出力ピン AOUTR162 O DAC1 Rch アナログ非反転出力ピン AOUTR1+ 63 O DAC1 Lch アナログ反転出力ピン AOUTL164 O DAC1 Lch アナログ非反転出力ピン AOUTL1+ 注）ﾃﾞｼﾞﾀﾙ入力ﾋﾟﾝ(29,30,31,35,38~48pin)は、ｵｰﾌﾟﾝにしないで下さい。ただし、ﾌﾟﾙﾀﾞｳﾝﾋﾟﾝ(ﾌﾟﾙﾀﾞｳﾝ付と表示)を 除きます。(ﾌﾟﾙﾀﾞｳﾝﾋﾟﾝは使用しない場合、ｵｰﾌﾟﾝもしくはDVSSに接続してください。TESTIﾋﾟﾝはDVSSに接 続することを推奨します。) 43 INIT_RESET [MS0295-J-01] I -5- 2012/12 [AK4591] ５．絶対最大定格 （AVSS,BVSS,DVSS=0V：すべての電圧はｸﾞﾗﾝﾄﾞに対する値です） min 項 目 記号 電源電圧 VA -0.3 Analog(AVDD) VD -0.3 Digital(DVDD) ΔGND |AVSS(BVSS)-DVSS| 注１ IIN 入力電流(除：電源ﾋﾟﾝ) － ｱﾅﾛｸﾞ入力電圧 -0.3 AINL1+,AINL1-,AINR1+,AINR1-, AINL2+,AINL2-,AINR2+,AINR2-, AINL3～9,AINR3～9,VREFH,VREFL VIND -0.3 ﾃﾞｼﾞﾀﾙ入力電圧 Ta -40 動作周囲温度 Tstg -65 保存温度 max 単位 4.6 4.6 0.3 V V V ±10 mA VA+0.3 V VD+0.3 85 150 V ℃ ℃ 注１ AVSS(BVSS)とDVSSは、同電位にして下さい。 注意：これらの限界以上での動作は素子の永久破壊を引き起こす可能性があります。 この極限状態では通常動作は保証されません。 ６．推奨動作条件 電源電圧 （AVSS,DVSS,BVSS=0.0V：全ての電圧はｸﾞﾗﾝﾄﾞに対する値です） min typ max 項 目 記号 単位 電源電圧 VA 3.0 3.3 3.6 V AVDD VD 3.0 3.3 3.6 V DVDD 基準電圧 VRH VA VREFH 注1) VRL 0.0 VREFL 注2) 注１） VREFHは通常AVDDに接続します。 注２） VREFLは通常AVSSに接続します。 注意 V V アナログ入力電圧、出力電圧はVREFH-VREFLの電圧に比例します。 [MS0295-J-01] -6- 2012/12 [AK4591] ７．電気的特性 (1) アナログ特性 （特記なき場合はTa=25℃; AVDD=DVDD=3.3V; VREFH=AVDD; VREFL=AVSS; BITCLK=64fs; 信号周波数1kHz; 測定周波数=20Hz~20kHz(@48kHz)、20Hz~40kHz(@96kHz); MCLK=12.288MHz(256fs@48kHz)、24.576MHz(256fs@96kHz); ADC全差動入力; ｵｰﾃﾞｨｵｲﾝﾀｰﾌｪｰｽﾌｫｰﾏｯﾄ後詰め16Bits時、およびBITCLK32fs時は除く) min typ max パラメータ 24 ADC部 分解能 DAC部 ダイナミック特性 S/(N+D) fs = 48kHz (-1dBFS) (注1) fs = 96kHz (-1dBFS) (注1) ﾀﾞｲﾅﾐｯｸﾚﾝｼﾞ fs = 48kHz (Aﾌｨﾙﾀ) (注1,2) fs = 96kHz (注1,2) S/N fs = 48kHz (Aﾌｨﾙﾀ) (注1) fs = 96kHz (注1) ﾁｬﾝﾈﾙ間ｱｲｿﾚｰｼｮﾝ (f=1kHz) (注3) ＤＣ精度 ﾁｬﾝﾈﾙ間ｹﾞｲﾝﾐｽﾏｯﾁ アナログ入力 入力電圧（差動入力） (注4) 入力電圧（ｼﾝｸﾞﾙｴﾝﾄﾞ入力） (注5) 入力ｲﾝﾋﾟｰﾀﾞﾝｽ （注6） 分解能 ダイナミック特性 S/(N+D) fs = 48kHz (0dBFS) fs = 96kHz (0dBFS) ﾀﾞｲﾅﾐｯｸﾚﾝｼﾞ fs = 48kHz (Aﾌｨﾙﾀ) (注2) fs = 96kHz (注2) S/N fs = 48kHz (Aﾌｨﾙﾀ) fs = 96kHz ﾁｬﾝﾈﾙ間ｱｲｿﾚｰｼｮﾝ (f=1kHz) (注7) ＤＣ精度 ﾁｬﾝﾈﾙ間ｹﾞｲﾝﾐｽﾏｯﾁ アナログ出力 出力電圧 (AOUT+)-(AOUT-) （注8） 負荷抵抗 負荷容量 単位 Bits 82 92 88 dB dB 87 97 93 dB dB 87 97 93 dB dB 90 115 dB ±1.85 1.85 22 0.1 0.3 dB ±2.00 2.00 33 ±2.15 2.15 Vp-p Vp-p kΩ Bits 24 80 97 97 90 3.36 5 90 88 107 102 dB dB dB dB 108 103 105 dB dB dB 0.2 0.5 dB 3.66 3.96 Vp-p kΩ pF 20 注意 1．ｼﾝｸﾞﾙｴﾝﾄﾞ入力の場合、特性は悪くなります。 2．-60dBFSの信号を入力したときのS/(N+D)です。 3．各入力セレクタごとのL､Rに対して,-1dBFSの信号を入力した場合のL－R間のｱｲｿﾚｰｼｮﾝです。 4．対象となる入力ﾋﾟﾝは、AINL1+,AINL1-,AINR1+,AINR1-, AINL2+,AINL2-,AINR2+,AINR2-です。 尚,差動入力電圧(△VAIN=(AIN+)-(AIN-))のﾌﾙｽｹｰﾙは(±FS=±(VREFH-VREFL)×(2.0/3.3))です。 5．対象となる入力ﾋﾟﾝは、AINL3~L9,AINR3~R9です。 尚、ｼﾝｸﾞﾙｴﾝﾄﾞ入力電圧のﾌﾙｽｹｰﾙは(FS=(VREFH-VREFL)×(2.0/3.3))です。 6．対象となる入力ﾋﾟﾝは、AINL1+,AINL1-,AINR1+,AINR1-,AINL2+,AINL2-,AINR2+,AINR2-, AINL3~L9,AINR3~R9です。 7．各DACごとのL､Rに対して、0dBFSの信号を入力した場合の、L－R間のｱｲｿﾚｰｼｮﾝです。 8．VREFH=AVDD,VREFL=AVSS時のﾌﾙｽｹｰﾙ出力電圧。 [MS0295-J-01] -7- 2012/12 [AK4591] (2) ＤＣ特性 VDD=AVDD=DVDD=3.0~3.6V(typ=3.3V),Ta=-40℃~85℃ パラメータ ハイレベル入力電圧 ローレベル入力電圧 ハイレベル出力電圧 Iout=-100μA ローレベル出力電圧 Iout=100μA 入力リーク電流 注1) 入力リーク電流 ﾌﾟﾙﾀﾞｳﾝﾋﾟﾝ 注2) 記号 VIH VIL VOH VOL min 80%VDD typ max 20%VDD VDD-0.5 0.5 ±10 Iin Iid 22 単位 V V V V μA μA 注： １．ﾌﾟﾙﾀﾞｳﾝﾋﾟﾝを除きます｡ ２．ﾌﾟﾙﾀﾞｳﾝﾋﾟﾝ(Typ150kΩ)は次の通りです｡ SDIN, CS ,SMUTE,SDATI1,SDATI2,SDATI3,TESTI 入出力レベルを本文中では、ローレベルでは”Ｌ”もしくは０、ハイレベルでは”Ｈ”もしくは１と表記します。 基本的には、レジスタなどのバス（シリアル，パラレル）的な記述には０、１表記を用いています。 (3) 消費電流 AVDD=DVDD=3.0~3.6V(typ=3.3V,max=3.6V),Ta=25℃;ﾏｽﾀｰｸﾛｯｸ(MCLK)=24.576MHz=256fs[fs=96kHz]; min typ max パラメータ 単位 電源電流 1)動作時 a) AVDD 78 mA b) DVDD c) Total(a+b) [MS0295-J-01] 27 105 -8- 150 mA mA 2012/12 [AK4591] (4) ディジタルフィルタ特性 記載値は設計値を参考データとして転記したものであり、特性保証値ではありませんが、 テスターによるディジタルファンクションテストのパスにより設計的に保証されます。 4-1) ADC部： (Ta=25℃; AVDD,DVDD=3.0~3.6V; fs=48kHz;HPF=off) min パラメータ 記号 PB 0 通過域 ±0.005dB (-6.0dB) SB 26.5 阻止域 (注1) PR 通過域ﾘｯﾌﾟﾙ (注2) SA 80 阻止域減衰量 (注3) 群遅延歪 △GD GD 群遅延 (Ts=1/fs) typ 24.00 max 21.5 ±0.005 0 29.3 単位 kHz kHz kHz dB dB μs Ts 注：ハイパスフィルタの特性は含まれていません。 １．阻止域はfs=48kHzのとき、26.5kHzから3.0455MHzです。 ２．通過域はfs=48kHzのとき、DCから21.5kHzです。 ３．fs=48kHzのときアナログ変調器は3.072MHzでアナログ入力をサンプリングします。 サンプリング周波数の整数倍の帯域( n x 3.072MHz ±21.99kHz ;n=0,1,2,3･･･)では 入力信号はディジタルフィルタによって減衰されません。 [MS0295-J-01] -9- 2012/12 [AK4591] 4-2) DAC部 4-2-1) DAF=0(CONT5 D4) : fs = 48kHz (Ta=25℃; AVDD,DVDD=3.0~3.6V; fs=48kHz) パラメータ 記号 ディジタルフィルタ PB 通過域 ±0.08dB (-0.28dB) (注1) (-6.0dB) SB 阻止域 (注1) PR 通過域ﾘｯﾌﾟﾙ SA 阻止域減衰量 GD 群遅延 (Ts=1/fs) (注2) ディジタルフィルタ＋アナログフィルタ 振幅特性 0~20.0kHz min Typ max 単位 0 － － 26.5 21.7 24.0 21.2 － － kHz kHz kHz 15.0 kHz dB dB Ts ±0.5 dB ±0.04 47 － 注：１．通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し､ PB=0.4535fs(@-0.28dB),SB=0.5519fsです。 ２．ディジタルフィルタによる演算遅延で、24ビットデータが入力レジスタにセットされて からアナログ信号が出力されるまでの時間です。 4-2-2) DAF=1(CONT5 D4) : fs = 48kHz (Ta=25℃; AVDD,DVDD=3.0~3.6V; fs=48kHz) パラメータ 記号 ディジタルフィルタ PB 通過域 ±0.02dB (-0.48dB) (注1) (-6.0dB) SB 阻止域 (注1) PR 通過域ﾘｯﾌﾟﾙ SA 阻止域減衰量 GD 群遅延 (Ts=1/fs) (注2) ディジタルフィルタ＋アナログフィルタ 振幅特性 0~20.0kHz min Typ max 単位 0 － － 27.4 21.7 24.0 20.6 － － kHz kHz kHz 15.0 kHz dB dB Ts ±0.5 dB ±0.01 59 － 注：１．通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し､ PB=0.4535fs(@-0.48dB),SB=0.5704fsです。 ２．ディジタルフィルタによる演算遅延で、24ビットデータが入力レジスタにセットされて からアナログ信号が出力されるまでの時間です。 [MS0295-J-01] - 10 - 2012/12 [AK4591] (5) スイッチング特性 5-1) システムクロック (AVDD=DVDD=3.0~3.6V,Ta=-40℃~85℃) パラメータ 記号 MCLK ﾃﾞｭｰﾃｨ比 CKS=0 注1 fMCLK DFS[1:0]=0h DFS[1:0]=1h DFS[1:0]=2h CKS=1 注1 fMCLK DFS[1:0]=0h DFS[1:0]=1h tCR ｸﾛｯｸ立ち上がり時間 tCF ｸﾛｯｸ立ち下がり時間 LRCLK 周波数 DFS[1:0]=0h DFS[1:0]=1h DFS[1:0]=2h ｸﾛｯｸ立ち上がり時間 ｸﾛｯｸ立ち下がり時間 注1 BITCLK 周波数 ﾊｲﾚﾍﾞﾙ幅 ﾛｰﾚﾍﾞﾙ幅 ｸﾛｯｸ立ち上がり時間 ｸﾛｯｸ立ち下がり時間 注2 注1) 注2) min typ max 単位 40 50 60 ％ 2.0 8.0 20.48 12.288 8.192 24.576 12.8 12.8 25.0 MHz MHz MHz 3.5 12.0 18.432 12.288 19.2 19.2 6 6 MHz MHz ns ns 1 48 12 96 6 6 fs kHz kHz kHz ns ns 64 fs ns ns ns ns fs 8 8 80 tLR tLF fBCLK tBCLKH tBCLKL tBR tBF (32) 72 72 6 6 CKS,DFS[1:0]は、コントロールレジスタの設定値です。 BITCLKは、通常64fsですが、48fs,32fsも使用することが出来ます。ただし、48fs,32fs は使用条件が限定されます。 5-2) リセット (AVDD=DVDD=3.0~3.6V,Ta=-40℃~85℃) パラメータ 記号 tRST INIT_RESET 注1 min 400 tRST 400 S_RESET 注1 typ max 単位 ns ns 注1 電源投入時は、”L”でかまいませんが、電源が確実に立ち上がった後、min値を満足する必要があ ります。 [MS0295-J-01] - 11 - 2012/12 [AK4591] 5-3) オーディオインターフェース (AVDD=DVDD=3.0~3.6V,Ta=-40℃~85℃,CL=20pF) パラメータ 記号 BITCLK"↑"からLRCLKへの遅延時間 注1 tBLRD LRCLKからBITCLK"↑"への遅延時間 注1 tLRBD LRCLKからｼﾘｱﾙﾃﾞｰﾀ出力遅延時間 tLRD BITCLKからｼﾘｱﾙﾃﾞｰﾀ出力遅延時間 tBSOD ｼﾘｱﾙﾃﾞｰﾀ入力 ﾗｯﾁｾｯﾄｱｯﾌﾟ時間 tBSIDS ｼﾘｱﾙﾃﾞｰﾀ入力 ﾗｯﾁﾎｰﾙﾄﾞ時間 tBSIDH SDINからSDATO1,SDATO2への遅延時間 tSISO min 40 40 typ max 40 40 40 40 45 単位 ns ns ns ns ns ns ns （スルーを選択した場合） 注1 この規格値は、LRCLKのエッジとBITCLKの”↑”が重ならないように規定しています 5-4) マイコンインターフェース (AVDD=DVDD=3.0~3.6V,Ta=-40°C ~85°C,CL=20pF) パラメータ 記号 min typ max 単位 ﾏｲｺﾝｲﾝﾀｰﾌｪｰｽ用信号 RQ 立ち下がり時間 tWRF 8 ns RQ 立ち上がり時間 tWRR 8 ns tSF tSR tSCLKL tSCLKH 8 8 100 100 ns ns ns ns S_RESET "↓"から RQ "↓" tREW 200 ns RQ "↑"から S_RESET "↑" tWRE 200 ns RQ ハイレベル幅 tWRQH 200 ns RQ "↓"からSCLK"↓" tWSC 200 ns SCLK"↑"から RQ "↑" tSCW 200 ns SI ﾗｯﾁｾｯﾄｱｯﾌﾟ時間 SI ﾗｯﾁﾎｰﾙﾄﾞ時間 SCLKの"↓"からSO出力遅延時間 tSIS tSIH tSOD 100 100 100 ns ns ns SCLK立ち下がり時間 SCLK立ち上がり時間 SCLK ﾛｰﾚﾍﾞﾙ幅 SCLK ﾊｲﾚﾍﾞﾙ幅 AK4591 ⇔ ﾏｲｺﾝ CS CS 立ち下がり時間 tCSF 8 ns CS 立ち上がり時間 tCSR 8 ns S_RESET "↓"から CS "↓" tWRCS 400 ns CS "↑"から S_RESET "↑" tWCSR 400 ns CS ﾊｲﾚﾍﾞﾙ幅 tWCSH 800 ns CS ↓"から RQ "↓" tWCSRQ 400 ns RQ "↑"から CS "↑" tWRQCS 400 ns CS "↓"からSOのHi-Z解除 (RL=10kΩ) tCSHR 600 ns CS "↑"からSOのHi-Z設定 (RL=10kΩ) tCSHS 600 ns [MS0295-J-01] - 12 - 2012/12 [AK4591] (6) タイミング波形 6-1) システムクロック tMCLK=1/fMCLK 1/fMCLK 1/fMCLK VIH MCLK VIL tCR tCF 1/fs 1/fs VIH LRCLK VIL tLR 1/fBCLK tLF tBCLK=1/fBCLK 1/fBCLK VIH BITCLK VIL tBCLKH tBCLKL tBR tBF 6-2) リセット INIT RESET INIT_RESET tRST DSP RESET S_RESET VIL エラー! [MS0295-J-01] - 13 - 2012/12 [AK4591] 6-3) オーディオインターフェース LRCLK 50%DVDD tBLRD tLRBD 50%DVDD BITCLK tLRD tBSOD SDATO1, SDATO2 50%DVDD tBSIDS tBSIDH SDIN,SDATI1 SDATI2,SDATI3 50%DVDD 注）SDIN スルー選択時（CONT2参照） VIH SDIN VIL tSISO VIH SDATO1,SDATO2 VIL tSISO [MS0295-J-01] - 14 - 2012/12 [AK4591] 6-4) マイコンインターフェース ■ マイコンインタフェース用信号 VIH VIL RQ tWRF tWRR tSF tSR VIH VIL SCLK tSCLKL ■ マイコン ⇔ tSCLKH AK4591 tREW tWRE 50%DVDD S_RESET RQ 50%DVDD tWRQH SCLK 50%DVDD tWSC tSCW SI tWSC tSCW 50%DVDD tSIS tSIH SO 50%DVDD tSOD [MS0295-J-01] - 15 - 2012/12 [AK4591] ■ CS tWRCS tWCSR 50%DVDD S_RESET CS 50%DVDD tWCSH 50%DVDD RQ tWCSRQ tWRQCS tCSF tCSR VIH 50%DVDD VIL CS tCSHR tCSHS 90%DVDD 50%DVDD 10%DVDD SO DVDD 測定回路 RL SO CL [MS0295-J-01] - 16 - RL 2012/12 [AK4591] 8. 機能説明 （1）コントロールレジスタ設定 AK4591では、マイコンとのインターフェースによるコントロールレジスタの設定を行います。 コントロールレジスタは、全部で7つ（テスト専用を含めると全部で8つ）用意されており、各レジス タは7bitで構成されています。ただし、SCLKは常に16bit分(Command Code 8bit,DATA 8bit)必要です。 コントロールレジスタの初期設定はシステムリセット中（ INIT_RESET ＝"H" & S_RESET ＝"L"）に行 います。CONT0,CONT1,CONT7においては、誤動作防止のためシステムリセット時（ S_RESET =”L”） 以外は書き込めません。また、CONT0,CONT1,CONT7以外でもシステムリセット時以外の書込みは禁止 しているレジスタがあります。それ以外のレジスタにおいてもシステムリセット時（ S_RESET =”L”） の書き込みをお勧めしますが、動作中に使用する場合は、切り替えによって発生するクリックノイズ（ボ ツ音）等に対する対策が必要です。 [MS0295-J-01] - 17 - 2012/12 [AK4591] レジスタ構成を下表に示します。 T,TEST:TEST用（0を入力して下さい。）、D0:入力値は無視されますが0を入力して下さい。 Command Code Write Read Name D7 20h 22h 24h 26h CONT0 DFS[1] DFS[0] DIFS A2IF[1] A2IF[0] CONT1 D3IF[1] D3IF[0] D2IF[1] D2IF[0] D1IF[1] CONT2 ISIF[1] ISIF[0] OSIF[1] OSIF[0] OUT2E_N CONT3 ASEL1 ASEL1 ASEL1 SWA1 [2] [1] [0] ASEL2 ASEL2 ASEL2 SWA2 [2] [1] [0] 28h 2Ah 2Ch 2Eh 30h 32h 34h 36h 38h 3Ah 3Ch 3Eh CONT4 D6 D5 D4 D3 D2 D1 D0 A1IF[1] A1IF[0] 0 CKS 0 0000 0000 OUT1E_N CKSH 0 0000 0000 SWI1 PSAD1 TEST 0 0000 0000 SWI2 PSAD2 TEST 0 0000 0000 D1IF[0] Default 0000 0000 CONT5 SMUTE SF1 SF0 DAF PSDA3 PSDA2 PSDA1 0 0000 0000 CONT6 SWAA3 SWD3 SWAA2 SWD2 SWAA1 SWD1 TEST 0 0000 0000 CONT7 TEST TEST TEST TEST TEST TEST TEST 0 0000 0000 太字は、システムリセット時のみ設定変更が可能です。もしくはシステムリセット時以外での設定変 更を禁止するレジスタです。 READ,WRITE Codeの最下位1bitは無視されますが、指定Command Codeを書き込んでください。 1. CONT0,CONT1においては、誤動作防止のためシステムリセット時（ S_RESET =”L”）以外は書き 3. 4. 込めません。CONT7は、TEST専用につき書き込みを禁止します。CONT7は通常読み出す必要があ りませんが、読み出した場合は00hです。 CONT2~CONT6 のシステムリセット以外書込み禁止レジスタ以下のとおりです。 CONT2:D7,D6,D5,D4,D1 CONT3:D1 CONT4:D1 CONT5:D6,D5,D4 CONT6:D1 動 作中（システムリセット解除後）にCONT2~CONT6への書き込みを行う場合はシステムリセット時 以外書き込み禁止レジスタの設定変更をしないようにして下さい。 書込みを行うコントロールレジスタにTESTがある場合は、必ず0を書き込んでください。 読み出しは、動作中でも可能です。 5. Defaultは、 INIT_RESET =”L”によってレジスタが初期化される初期値を表します。 6. ディジタルパス切り替えOUT2E_N,OUT1E_N,SWA1,SWI1,SWA2, SWI2, SWAA3, SWD3, SWAA2, 2. SWD2,SWAA1,SWD1は、システムリセット中の書込みの場合は S_RESET の立ち上り後 8LRCLK(max) 後のLch開始エッジで切り替わります。動作中の設定変更の場合は、レジスタに書き 込まれてから3LRCLK(max)です。 [MS0295-J-01] - 18 - 2012/12 [AK4591] 1) CONT0:サンプリング周波数およびADCｲﾝﾀｰﾌｪｰｽ選択 システムリセット時（ S_RESET ＝"L"）のみ書込みが可能です。 Command Code Write Read Name D7 D6 D5 D4 D3 D2 D1 D0 20h CONT0 DFS[1] DFS[0] DIFS A2IF[1] A2IF[0] A1IF[1] A1IF[0] 0 ① 30h Default 0000 0000 D7,D6:DFS[1:0] ｻﾝﾌﾟﾘﾝｸﾞ周波数選択 DFS DFS[1] DFS[0] CKS(CONT1:D1) MCLK 対応fs CKS=0 CKS=1 ﾓｰﾄﾞ 0 0 0 256fs(fs=48kHz~8kHz) 256fs 384fs 1 0 1 1024fs(fs=12kHz~8kHz) 1024fs 1536fs 2 1 0 256fs(fs=96kHz) 256fs N/A 3 1 1 N/A TEST 注）fs:12kHz~8kHzは、DFSモード1を推奨します。(256fs,384fsでしかクロックが供給できない ような特殊な場合を除いてDFSモード1に設定してください。) ② D5:DIFS ｵｰﾃﾞｨｵｲﾝﾀｰﾌｪｰｽ選択 0: AKM仕様 BITCLK48fs,BITCLK32fsの場合0に設定して下さい。 1: I2S互換(24bit) (この場合、ｵｰﾃﾞｨｵｲﾝﾀｰﾌｪｰｽすべての入出力ﾋﾟﾝがI2S対応となります。ただし、SDINを除く) ③ D4,D3:A2IF[1:0] ADC2 出力モード選択 A2IF[1] A2IF[0] A2IFﾓｰﾄﾞ 0 0 0 前詰め(24bit) 1 0 1 後詰め24bit 2 1 0 N/A 3 1 1 後詰め16bit 注)DIFS=1の時はﾓｰﾄﾞ設定に関係なくI2S互換となりますが、A2IFﾓｰﾄﾞ0に設定して下さい。 BITCLK48fs,BITCLK32fsの場合A2IFモード0に設定して下さい。 ④ D2,D1:A1IF[1:0] ADC1 出力モード選択 A1IF[1] A1IF[0] A1IFﾓｰﾄﾞ 0 0 0 前詰め(24bit) 1 0 1 後詰め24bit 2 1 0 N/A 3 1 1 後詰め16bit 注)DIFS=1の時はﾓｰﾄﾞ設定に関係なくI2S互換となりますが、A1IFﾓｰﾄﾞ0に設定して下さい。 BITCLK48fs,BITCLK32fsの場合A1IFモード0に設定して下さい。 ⑤ D0:0を入力して下さい。 注）①～④の設定値の下線部は初期値を表します。 [MS0295-J-01] - 19 - 2012/12 [AK4591] 2) CONT1:DACｲﾝﾀｰﾌｪｰｽ選択 システムリセット時（ S_RESET ＝"L"）のみ書込みが可能です。 Command Code Write Read Name D7 D6 D5 D4 D3 D2 D1 D0 22h CONT1 D3IF[1] D3IF[0] D2IF[1] D2IF[0] D1IF[1] D1IF[0] CKS 0 32h Default 0000 0000 ① D7,D6:D3IF[1:0] DAC3 入力モード選択 D3IF[1] D3IF[0] D3IFﾓｰﾄﾞ 0 0 0 前詰め(24bit) 1 0 1 後詰め24bit 2 1 0 N/A 3 1 1 後詰め16bit 注)DIFS=1の時はﾓｰﾄﾞ設定に関係なくI2S互換となりますが、D3IFﾓｰﾄﾞ0に設定して下さい。 BITCLK48fsの場合D3IFモード0を、BITCLK32fsの場合D3IFモード3に設定して下さい。 ② D5,D4:D2IF[1:0] DAC2 入力モード選択 D2IF[1] D2IF[0] D2IFﾓｰﾄﾞ 0 0 0 前詰め(24bit) 1 0 1 後詰め24bit 2 1 0 N/A 3 1 1 後詰め16bit 注)DIFS=1の時はﾓｰﾄﾞ設定に関係なくI2S互換となりますが、D2IFﾓｰﾄﾞ0に設定して下さい。 BITCLK48fsの場合D2IFモード0を、BITCLK32fsの場合D2IFモード3に設定して下さい。 ③ D3,D2:D1IF[1:0] DAC1 入力モード選択 D1IF[1] D1IF[0] D1IFﾓｰﾄﾞ 0 0 0 前詰め(24bit) 1 0 1 後詰め24bit 2 1 0 N/A 3 1 1 後詰め16bit 注)DIFS=1の時はﾓｰﾄﾞ設定に関係なくI2S互換となりますが、D1IFﾓｰﾄﾞ0を設定して下さい。 BITCLK48fsの場合D1IFモード0を、BITCLK32fsの場合D1IFモード3に設定して下さい。 ④ D1:CKS 入力クロック選択ピン MCLK 対応fs CKS=0 CKS=1 256fs 384fs 8kHz~48kHz 1024fs 1536fs 8kHz~12kHz 256fs N/A 80kHz~96kHz fs:12kHz~8kHzは、1024fs,1536fsを推奨します。 詳しくは、(4)システムクロックを参照してください。 ⑤ DFS DFS[1] DFS[0] ﾓｰﾄﾞ 0 1 2 0 0 1 0 1 0 D0:0を入力して下さい。 注）①～④の設定値の下線部は初期値を表します。 [MS0295-J-01] - 20 - 2012/12 [AK4591] 3) CONT2: SDINｲﾝﾀｰﾌｪｰｽ選択他 Command Code Write Read Name D7 D6 D5 D4 D3 D2 D1 D0 24h CONT2 ISIF[1] ISIF[0] OSIF[1] OSIF[0] OUT2E_N OUT1E_N CKSH 0 34h Default 0000 0000 ① D7,D6:ISIF[1:0] SDIN 入力モード選択 ISIF[1] ISIF[0] DIFS=0(CONT0 D5) DIFS=1(CONT0 D5) ISIFﾓｰﾄﾞ 0 0 0 スルー スルー 1 0 1 前詰め(24bit) I2S互換(24bit) 2 1 0 後詰め24bit 使用出来ません 3 1 1 後詰め16bit 使用出来ません 注)OSIFでスルーを選んだ場合はISIFはスルーなります。 設定変更は、システムリセット時のみで行ってください。 BITCLK48fs時は、ISIFモード2,3が、またBITCLK32fs時はISIFモード1,2が使用できません ② D5,D4:OSIF[1:0] SDIN変換 OSIF[1] OSIF[0] DIFS=0(CONT0 D5) DIFS=1(CONT0 D5) OSIFﾓｰﾄﾞ 0 0 0 スルー スルー 1 0 1 前詰め(24bit) I2S互換(24bit) 2 1 0 後詰め24bit 使用できません 3 1 1 後詰め16bit 使用できません 注)ISIFでスルーを選んだ場合はOSIFはスルーなります。 モード1,2,3を選んだ場合、SDINの変換時間は、1×LRCLKです。 スルーを使用して、SDATO1,SDATO2を出力する場合、遅延時間(tSISO)に注意して下さい。 設定変更は、システムリセット時のみで行ってください。 BITCLK48fs時は、OSIFモード2,3が、またBITCLK32fs時はOSIFモード1,2は使用できません。 ③ D3:OUT2E_N SDATO2出力選択 0:SDATO2出力 1: ”L”出力 本レジスタ設定後、LRCLKの立ち上がり(I2Sは立ち下がり)で切り替わります。 ④ D2:OUT1E_N SDATO1出力選択 0:SDATO1出力 1: ”L”出力 本レジスタ設定後、LRCLKの立ち上がり(I2Sは立ち下がり)で切り替わります。 ⑤ D1:CKSH 入力クロック選択ピン 0: 通常動作 1: MCLKを1/2分周します CKSH=1の時下表のようになります。設定変更は、システムリセット時に行ってください。 DFS DFS[1] DFS[0] 対応fs MCLK ﾓｰﾄﾞ 0 0 0 fs=48kHz~8kHz 1 0 1 fs=12kHz~8kHz 詳しくは、(4)システムクロックを参照してください。 ⑥ D0:0を入力して下さい。 注）①～⑤の設定値の下線部は初期値を表します。 [MS0295-J-01] - 21 - CKS=0 512fs 2048fs CKS=1 768fs 3072fs 2012/12 [AK4591] 4) CONT3:ADC1コントロール Command Code Write Read Name D7 D6 D5 D4 D3 D2 D1 D0 26h CONT3 ASEL1[2] ASEL1[1] ASEL1[0] SWA1 SWI1 PSAD1 TEST 0 ① 36h D7,D6,D5: ASEL1[2:0] ADC1 ｲﾝﾌﾟｯﾄｾﾚｸﾀ ﾚｼﾞｽﾀ設定 ASEL1[2] ASEL1[1] ASEL1[0] 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Default 0000 0000 ｱﾅﾛｸﾞ入力ピン AINL1-,AINL1+,AINR1-,AINR1+ AINL3,AINR3 AINL4,AINR4 AINL5,AINR5 AINL6,AINR6 AINL7,AINR7 AINL8,AINR8 AINL9,AINR9 ② D4: SWA1 ADC SDATA出力選択（[3.ブロック図]参照） 0:ADC1のSDATA出力選択 1:ADC2のSDATA出力選択 本レジスタ設定後、LRCLKの立ち上がり(I2Sは立ち下がり)で切り替わります。 ③ D3: SWI1 ADC SDATA出力選択（[3.ブロック図]参照） 0:通常動作(SWA1で選択されたADCのSDATAを選択) 1:SDINを選択 本レジスタ設定後、LRCLKの立ち上がり(I2Sは立ち下がり)で切り替わります。 ④ D2:PSAD1 ADC1パワーセーブ 0: 通常動作 1: ADC1部パワーセーブ ADC1を使用しない場合、1にすることによりADC1のパワーセーブが可能となります。 （ADC1のデジタル出力SDATAは、000000hになります。） 通常動作に戻す場合は、0書込みを行ってください。 ⑤ D1:TEST 0: 通常動作 1: TESTモード（使用しないで下さい。） ⑥ D0:0を入力して下さい。 注）①～⑤の設定値の下線部は初期値を表します。 [MS0295-J-01] - 22 - 2012/12 [AK4591] 5）CONT4:ADC2コントロール Command Code Write Read Name D7 D6 D5 D4 D3 D2 D1 D0 28h CONT4 ASEL2[2] ASEL2[1] ASEL2[0] SWA2 SWI2 PSAD2 TEST 0 ① 38h D7,D6,D5: ASEL2[2:0] ADC2 ｲﾝﾌﾟｯﾄｾﾚｸﾀ ﾚｼﾞｽﾀ設定 ASEL2[2] ASEL2[1] ASEL2[0] 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Default 0000 0000 ｱﾅﾛｸﾞ入力ピン AINL2-,AINL2+,AINR2-,AINR2+ AINL3,AINR3 AINL4,AINR4 AINL5,AINR5 AINL6,AINR6 AINL7,AINR7 AINL8,AINR8 AINL9,AINR9 ② D4: SWA2 ADC SDATA出力選択（[3.ブロック図] 参照） 0:ADC2のSDATA出力選択 1:ADC1のSDATA出力選択 本レジスタ設定後、LRCLKの立ち上がり(I2Sは立ち下がり)で切り替わります。 ③ D3: SWI2 ADC SDATA出力選択（[3.ブロック図] 参照） 0:通常動作(SWA2で選択されたADCのSDATAを選択) 1:SDINを選択 本レジスタ設定後、LRCLKの立ち上がり(I2Sは立ち下がり)で切り替わります。 ④ D2:PSAD2 ADC2パワーセーブ 0: 通常動作 1: ADC2部パワーセーブ ADC2を使用しない場合、1にすることによりADC2のパワーセーブが可能となります。 （ADC2のデジタル出力SDATAは、000000hになります。） 通常動作に戻す場合は、0書込みを行ってください。 ⑤ D1:TEST 0: 通常動作 1: TESTモード（使用しないで下さい。） ⑥ D0:0を入力して下さい。 注）①～⑤の設定値の下線部は初期値を表します。 [MS0295-J-01] - 23 - 2012/12 [AK4591] 6) CONT5:DACコントロール Command Code Write Read Name D7 D6 D5 D4 D3 D2 D1 D0 2Ah CONT5 SMUTE SF1 SF0 DAF PSDA3 PSDA2 PSDA1 0 3Ah ① D7:SMUTE SMUTE選択 0:通常状態 1:SMUTE SMUTEピンと同等のはたらきをします。本レジスタを使用する場合は、 SMUTEピンは”L”にして下さい。また、SMUTEピンを使用する場合は SMUTE(D7)=0にして下さい。 ② D6,D5:SF1,SF0 ｿﾌﾄﾐｭｰﾄｻｲｸﾙﾀｲﾑ選択 Default 0000 0000 SF1 SF0 SFﾓｰﾄﾞ 0 0 0 1008 LRCLKｻｲｸﾙ 1 0 1 4032 LRCLKｻｲｸﾙ 2 1 0 504 LRCLKｻｲｸﾙ 3 1 1 2016 LRCLKｻｲｸﾙ 設定変更は、システムリセット時のみで行ってください。 ③ D4: DAF DAC部ディジタルフィルタ設定 ( [ 7. 4-2)ディジタルフィルタ特性] 参照 ) 0: 通常動作 1: DA Digital Filter 変更 CONT0:D7,D6におけるDFSモード1の時、本レジスタ値を1に設定することを推奨します。 設定変更は、システムリセット時に行ってください。 ④ D3:PSDA3 DAC3パワーセーブ 0: 通常動作 1: DAC3部パワーセーブ DAC3を使用しない場合、1にすることによりDAC3のパワーセーブが可能となります。 通常動作に戻す場合は、0書込みを行ってください。 ⑤ D2:PSDA2 DAC2パワーセーブ 0: 通常動作 1: DAC2部パワーセーブ DAC2を使用しない場合、1にすることによりDAC2のパワーセーブが可能となります。 通常動作に戻す場合は、0書込みを行ってください。 ⑥ D1:PSDA1 DAC1パワーセーブ 0: 通常動作 1: DAC1部パワーセーブ DAC1を使用しない場合、1にすることによりDAC1のパワーセーブが可能となります。 通常動作に戻す場合は、0書込みを行ってください。 ⑦ D0:0を入力して下さい。 注）①～⑥の設定値の下線部は初期値を表します。 [MS0295-J-01] - 24 - 2012/12 [AK4591] 7) CONT6 : 内部パス設定（[3.ブロック図]参照） Command Code Write Read 2Ch 3Ch Name CONT6 D7 D6 D5 D4 D3 D2 D1 D0 SWAA3 SWD3 SWAA2 SWD2 SWAA1 SWD1 TEST 0 ① D7:SWAA3 0:ADC1 SDATAを選択します 1:ADC2 SDATAを選択します 本レジスタ設定後、LRCLKの立ち上がり(I2Sは立ち下がり)で切り替わります。 ② D6:SWD3 0:通常設定（SDATAI3を選択します。） 1:SWAA3で選択されたADC SDATAを選択します。 （ADC,DACの入出力フォーマットは合わせる必要があります。） 本レジスタ設定後、LRCLKの立ち上がり(I2Sは立ち下がり)で切り替わります。 ③ D5:SWAA2 0:ADC1 SDATAを選択します 1:ADC2 SDATAを選択します 本レジスタ設定後、LRCLKの立ち上がり(I2Sは立ち下がり)で切り替わります。 ④ D4:SWD2 0:通常設定（SDATAI2を選択します。） 1:SWAA2で選択されたADC SDATAを選択します。 （ADC,DACの入出力フォーマットは合わせる必要があります。） 本レジスタ設定後、LRCLKの立ち上がり(I2Sは立ち下がり)で切り替わります。 ⑤ D3:SWAA1 0:ADC1 SDATAを選択します 1:ADC2 SDATAを選択します 本レジスタ設定後、LRCLKの立ち上がり(I2Sは立ち下がり)で切り替わります。 ⑥ D2:SWD1 0:通常設定（SDATAI1を選択します。） 1:SWAA1で選択されたADC SDATAを選択します。 （ADC,DACの入出力フォーマットは合わせる必要があります。） 本レジスタ設定後、LRCLKの立ち上がり(I2Sは立ち下がり)で切り替わります。 ⑦ D1:0 TEST 0:通常動作 1: テストモード（使用しないで下さい。） ⑧ D0:0を入力して下さい。 Default 0000 0000 注）①～⑦の設定値の下線部は初期値を表します。 [MS0295-J-01] - 25 - 2012/12 [AK4591] (2) 電源立ち上げシーケンス 電源投入は、 INIT_RESET ＝"L"， S_RESET ＝"L"で行って下さい。（イニシャルリセット） INIT_RESET ＝"L"でコントロールレジスタ等が初期化されます。次に、 INIT_RESET ＝"H"にするこ とによりREF発生回路（アナログ基準電圧源）が立ち上がります。 INIT_RESET による初期化は通常、 電源立ち上げ時のみでかまいません。 S_RESET を”H”にするまで（システムリセットを解除するまで）に、システムクロック（MCLK, LRCLK,BITCLK）は、安定供給を開始している必要があります。 ただし、AK7750,AK7730のCLKO(,CLKO1,CLKO2),BITCLK(_O),LRCLK(_O)をAK4591に接続し、 S_RESET を共通に使用することは可能です。（ S_RESET 解除後いずれのクロックも出力イネーブル になっていることが必要。）AK7730のスレーブモードを除いて、 S_RESET の解除時にCLKO(,CLKO1, CLKO2),BITCLK(_O),LRCLK(_O)の3つすべてが立ち上がってはいませんが、これらクロックが安定供給 開始後にAK4591の内部リセット解除が行われるようになっているため問題にはなりません。動作開始後 は、通常の使用と同じく、リセット以外ではクロックを止めてはいけません。 また、S_RESET を”H”にするまでにREFも立ち上がっている必要があります。REFの立ち上り時間は、 VCOMの外付けコンデンサ(CAP)に依存し、0.1μF+10μFのコンデンサを接続した場合は10msです。 AK4591では、コントロールレジスタへの読み書きに関しては、システムクロック(MCLK,LRCLK, BITCLK)を必要としません。ただし、ノイズの影響を避けるためにもシステムクロックの切り替え中に読 み書きを行う事はお勧めしません。システムクロックが”L”もしくは安定に動作している時に行って下さ い。また、コントロールレジスタの初期設定はシステムリセット中（ INIT_RESET ＝"H" & S_RESET ＝"L"）に行います。一部のレジスタでは動作中に設定出来るものがありますが(SMUTE等)、切り替え時 にはクリックノイズ（ボツ音）対策等が必要な場合があります。 注意 システムクロック（MCLK,LRCLK,BITCLK）は、イニシャルリセット時または、システムリセッ ト時（ INIT_RESET ＝"H" & S_RESET ＝"L"）以外（正確には内部リセットが解除後）は止めないで下 さい。これらのクロックが供給されない場合、内部にダイナミックなロジックを使用しているため、過 電流が流れ、動作が異常になる可能性があります。システムクロックの切り替えもこの時に行ってくだ さい。 AK4591では、DAC部にソフトミュートを持っていますが、電源立ち上げ、立ち下げ時、イニシャルリ セット時、イニシャルリセット解除時、システムリセット時、システムリセット解除時は機能しません ので、外付けの回路によるクリックノイズ（ボツ音）対策が必要です。 AVDD DVDD S_RESET を”H”までに安定したクロックをMCLK,LRCLK, BITCLKﾋﾟﾝに供給開始して下さい INIT_RESET S_RESET ・VCOMのCAP値が0.1μF+10μFの場合は10msです 電源ＯＦＦ ・コントロールレジスタの設定を行います。 AVDD,DVDDとも確実に 動作電圧状態 図 [MS0295-J-01] 電源立ち上げシーケンス - 26 - 2012/12 [AK4591] (3) リセットについて AK4591では、リセットピンとして INIT_RESET ， S_RESET の２つがあります。 INIT_RESET は,[(2) 電源立ち上げシーケンス]の項で述べたように,REFの立ち上げと初期化に使用し ます。 S_RESET ＝"L"(& INIT_RESET ＝"H")でシステムリセット状態になります。 このシステムリセット状態で、通常はコントロールレジスタ設定等を行います。 システムリセット中は、ADC,DAC部もリセット状態になります。ただし、REFは動作状態です。 システムリセットは、"H"に立ち上げることにより解除され、内部のカウンタが動き出します。 システムリセットを解除するとLRCLKの立ち上り（AKM標準フォーマット時）に同期して、内部のタ イミングが動作します。外部クロックと内部とのタイミング合わせはこの時のみ行われます。 したがって、LRCLK,BITCLKは、システムリセットを解除するまでには安定動作させて下さい。 動作中、LRCLKと内部タイミングの位相差（LRCLKの立ち上り、立ち下がりのどちらもチェック）が BITCLK(64fsの場合)約2個分以内であれば内部タイミングはそのままで動作します。位相差が上記範囲よ り大きくなった時、LRCLKの立ち上りに同期して位相合わせが行われます。これはあくまでも、ノイズ などにより外部回路との同期がとれなくなることを防ぐための回路であり、同期外れが正常に戻っても しばらくの間正常なデータは出力されません。また本機能は、あくまでも補助的なものであり、クロッ クの位相合わせやクロック周波数変更等に使用することは出来ません。マスタクロックMCLKの変更、サ ンプリング周波数fsの変更、MCLK,BITCLK,LRCLKの位相の変更など、クロックの変更を伴う場合は、必 ず シ ス テ ム リ セ ッ ト S_RESET ＝ "L"(& INIT_RESET ＝ "H") も し く は 、 イ ニ シ ャ ル リ セ ッ ト INIT_RESET =”L”(& S_RESET =”L”)を行ってください。 ADC部は内部カウンタが動作後、530LRCLK(max)後よりデータ出力が可能になります。 S_RESET が"H"に立ち上がることによりAK4591は動作状態になります。 イニシャルリセット（ INIT_RESET ）、システムリセット（ S_RESET ）の立ち上げ、立ち下げ時は、 DAC部は、パワーダウン状態もしくは解除に移行するためクリックノイズが発生する可能性があります。 クリックノイズが問題になるような場合は、アナログ出力を外部でミュートして下さい。 （コントロールレジスタのパワーセーブモードを使用した場合も同様です。） ADCのデジタル出力に対しても、場合によっては同様な対策をとる必要があります。 [MS0295-J-01] - 27 - 2012/12 [AK4591] (4) システムクロック 必要とされるシステムクロックは、MCLK(256fs,384fs@48kHz),LRCLK(1fs),BITCLK(64fs推奨, 48fs,32fsも条件付きで可)です。MCLKとLRCLKは、同期をとる必要がありますが位相を合わせる必要 はありません。LRCLKは標準のﾃﾞｨｼﾞﾀﾙｵｰﾃﾞｨｵﾚｰﾄ(8kHz~96kHz)に対応しています。 ■ CKSH＝0 (CKSH:CONT2 D1) Fs MCLK (ﾏｽﾀｰｸﾛｯｸ) 256fs 384fs 1024fs CKS=0 CKS=1 CKS=0 8kHz (2.048MHz) (3.072MHz) 8.192MHz 12kHz (3.072MHz) (4.608MHz) 12.288MHz － 16kHz 4.096MHz 6.144MHz － 24kHz 6.144MHz 9.216MHz － 32kHz 8.192MHz 12.288MHz 44.1kHz 11.2896MHz 16.9344MHz － 48kHz 12.288MHz 18.432MHz － 96kHz 24.576MHz － － 注）－：未対応 Fsが8kHz,12kHzは、1024fs,1536fsを推奨します。 1536fs CKS=1 12.288MHz 18.432MHz － － － － － － BITCLK 64fs 512kHz 768kHz 1.024MHz 1.536MHz 2.048MHz 2.8224MHz 3.072MHz 6.144MHz ■ CKSH=1 (CKSH:CONT2 D1) Fs MCLK 512fs 768fs CKS=0 CKS=1 8kHz (4.096MHz) (6.144MHz) 12kHz (6.144MHz) (9.216MHz) 16kHz 8.192MHz 12.288MHz 24kHz 12.288MHz 18.432MHz 32kHz 16.384MHz 24.576MHz 44.1kHz 22.5792MHz － 48kHz 24.576MHz － 96kHz － － 注）－：未対応 (ﾏｽﾀｰｸﾛｯｸ) 2048fs CKS=0 16.384MHz 24.576MHz － － － － － － 3072fs CKS=1 24.576MHz － － － － － － － BITCLK 64fs 512kHz 768kHz 1.024MHz 1.536MHz 2.048MHz 2.8224MHz 3.072MHz － Fsが8kHzは2048fs,3072fsを、Fsが12kHzは2048fsを推奨します。 [MS0295-J-01] - 28 - 2012/12 [AK4591] (5) オーディオインターフェース 5-1) SDATI1,SDATI2,SDATI3,SDATO1,SDATO2 (BITCLK64fs) シリアルオーディオデータピン(SDATI1,SDATI2,SDATI3,SDATO1,SDATO2)は、LRCLK,BITCLKを使 用して外部システムとのインターフェースを行います。 データフォーマットは2'sコンプリメントのMSBファーストです。 5-1-a) AKM標準フォーマット( CONT0 : DIFS=0 ) まず、BITCLKが64fsの場合について説明します。AK4591では、コントロールレジスタを設定するこ とにより、独立に入出力フォーマットを設定することが出来ます。初期設定では前詰め(24bit)ですが、コ ントロールレジスタ設定により後詰め24bit，後詰め16bitにも対応します（詳しくは,8.(1)コントロールレ ジスタ設定を参照してください。） BITCLKは48fsでも入力することは可能ですが、この場合はすべて前詰め24bitに設定してください。 ① モード0 前詰め24bit LRCLK Left Right ch ch BITCLK 31 30 29 10 9 8 7 SDATI* 23 22 21 2 1 0 Ｍ 2322 2221 21 2 1 0 SDATO* 23 22 21 2 1 0 Ｍ 2322 2221 21 2 1 0 (*:1, 2, 3, 4) ② 6 5 4 3 2 1 0 31 30 29 10 9 8 7 6 5 4 3 2 1 0 23：MSB，0：LSB モード1 後詰め24bit LRCLK Left Right ch ch BITCLK SDATI* 31 30 23 22 21 20 19 18 17 16 15 1 0 31 30 23 22 21 20 19 18 17 16 15 Don't Care 23 22 21 20 19 18 17 16 15 1 0 Don't Care 23 22 21 20 19 18 17 16 15 1 0 23 22 21 20 19 18 17 16 15 1 0 23 22 21 20 19 18 17 16 15 1 0 SDATO* (*:1, 2, 3, 4) ③ モード3 後詰め16bit LRCLK 1 0 23：MSB，0：LSB Left Right ch ch BITCLK SDATI* SDATO* (*:1, 2, 3, 4) 31 30 15 14 13 12 11 10 9 8 7 1 0 31 30 Don't Care 15 14 13 12 11 10 9 8 7 1 0 Don't Care 15 14 13 12 11 10 9 8 1 0 7 15 14 13 12 11 10 9 8 7 1 0 15 14 13 12 11 10 9 8 7 1 0 15 14 13 12 11 10 9 8 7 1 0 15：MSB，0：LSB 5-1-b) I2S互換フォーマット( CONT0 : DIFS=1 ) [MS0295-J-01] - 29 - 2012/12 [AK4591] 入出力フォーマットは、ＡＫＭ標準フォーマットの他に、CONT0 DIFS(D5)=1に設定する事によりI2S 互換モード(24bit)にすることが出来ます。（この場合すべての入出力オーディオデータピンのインターフ ェースは、I2S対応となります。） Left LRCLK ch Right ch BITCLK 31 30 29 28 SDATI* SDATO* 23 22 21 23 22 21 (*:1,2・・・) 9 8 7 6 5 4 3 2 1 0 31 30 29 28 9 8 7 6 0 Ｍ 23 22 22 21 21 2 1 0 2 1 0 Ｍ 22 23 2221 21 2 1 0 2 1 5 4 3 2 1 0 23：MSB，0：LSB 5-2) SDIN (BITCLK64fs) シリアルオーディオデータピンSDINは、ADCのシリアルデータをSDATO1あるいはSDATO2に出力 させる必要がない時に用いることが可能です。([3.ブロック図]、[8.機能説明(1)コントロールレジスタ設 定]参照) コントロールレジスタ設定により、スルーあるいは、シリアルデータ変換を行って、 SDATO1,SDATO2に出力させます。シリアルデータ変換時のデータフォーマットは2'sコンプリメントの MSBファーストで、変換に1/fs(μs)かかります。 5-3) BITCLK48fs,BITCLK32fs AK4591は、BITCLK48fs,BITCLK32fsでも入力することが可能ですが、すべてのオーディオインター フェースをBITCLK48fs時は48fs、BITCLK32fs時は32fsに合わせる必要があります。したがって、コント ロールレジスタは下記のとおりに設定して下さい。 5-3-a) BITCLK48fs CONT0 D5:DIFS=0, D4,D3:A2IF[1:0]=00 D2,D1:A1IF[1:0]=00 CONT1 D7,D6:D3IF[1:0]=00, D5,D4:D2IF[1:0]=00, D3,D2:D1IF[1:0]=00, CONT2 (D7,D6:ISIF[1:0]=00,D5,D4:OSIF[1:0]=00) or (D7,D6:ISIF[1:0]=01,D5,D4:OSIF[1:0]=01) 5-3-b) BITCLK32fs CONT0 D5:DIFS=0, D4,D3:A2IF[1:0]=00 D2,D1:A1IF[1:0]=00 CONT1 D7,D6:D3IF[1:0]=11, D5,D4:D2IF[1:0]=11, D3,D2:D1IF[1:0]=11, CONT2 (D7,D6:ISIF[1:0]=00,D5,D4:OSIF[1:0]=00) or (D7,D6:ISIF[1:0]=11,D5,D4:OSIF[1:0]=01) [MS0295-J-01] - 30 - 2012/12 [AK4591] (6) マイコンインターフェース マイコンとのインターフェースは、 RQ (ReQuest Bar).SCLK(Serial data input CLocK), SI(Serial data Input),SO(Serial data Output), の 4 つ の 制 御 信 号 で 実 施 し ま す ｡ 必 要 に 応 じ て CS (ChipSelect Bar)を使います。 マイコンインタフェースを用いて、コントロールレジスタ設定を行います。 マイコンとAK4591とのインターフェースを行う場合は、 RQ を”L”にして行います。SCLKの立ち上が りでデータを取り込み、SCLKの立ち下がりでデータを出力します。 書き込み(WRITE)は、最初にコマンドコードを入力し、次にレジスタ設定を行います。読み出し(READ) は、コマンドコードを入力し、続けて8bit分”L”を入力します。 RQ を”H”にする事により１つのコマンドが終了しますので、新たにコマンドを書き込むためには、 RQ を”H”にしたのち再び”L”にして書き込みを行って下さい。 AK4591ではコマンドコードとして20hから3Fhまで割り当てられています。 CS =”H”にすると、SIデータは取り込まれず、SOはHi-zとなります。( CS =”L”の時、 RQ =”H”でもSI は取り込まれませんが、SOはHi-Zではありません。) コ ン ト ロ ー ル レ ジ ス タ へ の 初 期 設 定 （ WRITE ） は 、 シ ス テ ム リ セ ッ ト 中 （ S_RESET =”L” & INIT_RESET =”H”）に行ってください。AK4591では、コントロールレジスタへの読み書きに関しては、 システムクロック(MCLK,LRCLK,BITCLK)を必要としません。ただし、ノイズの影響を避けるためにもシ ステムクロックの切り替え中に読み書きを行う事はお勧めしません、システムクロックが”L”もしくは安 定に動作している時に行って下さい。一部のレジスタでは動作中に設定出来るものがありますが(SMUTE 等)、切り替え時にはクリックノイズ（ボツ音）対策等が必要な場合があります。 マイコンとの通信が無い場合は、外部ノイズ等による誤動作を避けるために RQ =”H”,SCLK="H", SI="L"にして下さい。（ CS に関しては、用途に応じて使い分けしてください。） [MS0295-J-01] - 31 - 2012/12 [AK4591] 6-1) WRITE(書き込み) コントロールレジスタへの書き込みは2バイト1組(16bit)のデータで実行します。16個目のSCLKの立ち 上がりで、設定値は各レジスタに取り込まれます。 データ転送手順 ①コマンドコード 20h,22h,24h,26h,28h,2Ah,2Ch(,2Eh) ②ｺﾝﾄﾛｰﾙ・ﾃﾞｰﾀ (D7 ・・・・・・D0) 注）2Ehは、テスト専用のため使用出来ません。 各ビットの機能は、8.機能説明、(1)コントロールレジスタ設定を参照して下さい。 S_RESET RQ 1 8 9 16 SCLK SI 20h(CONT0) D7･･･D1 D0 24h(CONT2) D7･･･D1 D0 CONT0 Reg CONT0(D7・・・D1) CONT2 Reg CONT2(D7・・・D1) 注）D0には０を入力して下さい。 コントロールレジスタWRITE（例） 動作中で書込み可能な場合は、 S_RESET =”H”以外は上図と同じです。 [MS0295-J-01] - 32 - 2012/12 [AK4591] 6-2) READ(読み出し) コントロールレジスタ読み出しは16bitのSCLKで実行されます。コマンドコード入力後、SCLKの立ち 下がりで、コントロールレジスタの設定値D7~D1が出力されます。D0に相当する部分は、レジスタがあ りませんので、16個目のSCLKの立ち上がりまで常に0が出力されます。 READは、動作中( S_RESET =”H”)でも可能です。 データ転送手順 ① コマンドコード 30h,32h,34h,36h,38h,3Ah,3Ch(,3Eh) ② (00000000) 注）3Ehは、テスト専用のため使用出来ません。 各ビットの機能は、8.機能説明、(1)ｺﾝﾄﾛｰﾙﾚｼﾞｽﾀ設定を参照して下さい。 S_RESET RQ 1 8 9 16 SCLK 30h（例） SI 32h（例） D7 ･･･D1 SO D7 ･･･D1 1番最初の読み出しが終わるまでは不定 コントロールレジスタREAD（例）動作中は S_RESET =”H” (7) ＡＤＣ部ハイパスフィルタ AK4591では、ＡＤＣ部のＤＣオフセットキャンセル用にデジタル・ハイパスフィルタ（ＨＰＦ）を内 蔵しています。ＨＰＦのカットオフ周波数は約1Hz(fs=48kHz)です。このカットオフ周波数はサンプリン グ周波数(fs)に比例します。 ｶｯﾄｵﾌ周波数 [MS0295-J-01] 96kHz 1.86Hz 48kHz 0.93Hz 44.1kHz 0.86Hz - 33 - 32kHz 0.62Hz 8kHz 0.16Hz 2012/12 [AK4591] (8) ＤＡＣ部ソフトミュート機能 DAC部にはソフトミュート回路が内蔵されています。これは、DAC1,DAC2,DAC3に共通に動作します。 ソフトミュートは、デジタル的に実行されます。SMUTEピンを”H”またはコントロールレジスタCONT5 のSMUTE=1に設定するとコントロールレジスタ(CONT5)SF1,SF0で設定したLRCLKサイクル+2LRCLK (max)サイクルで入力データが－∞dBまでアッテネーションされます。（SF1=0,SF0=0のときは1008～1 010LRCLKでアッテネーションされます。） SMUTEピンを”L” コントロールレジスタのSMUTE=0にすると－∞dB状態が解除され,設定したLRCLK サイクル+２LRCLK(max)サイクルで0dBまで復帰します。 （SMUTEピンとコントロールレジスタSMUTEのORをとって内部SMUTEとしています。（3.ブロック 図参照）） ソフトミュート開始後、設定したサイクル以内に解除されるとアッテネーションが中断され、同じサ イクルで0dBまで復帰します。（ソフトミュートをかける位置によって最大２LRCLKの誤差は出ます。） ソフトミュート機能は、 S_RESET が”H” （DAC部が動作状態）のとき有効に動作します。 －∞dB(0)までアッテネーションされた後、システムリセット: S_RESET =”L”を行った場合、DAC部 がリセット状態になるため、リセット時とリセット解除時にクリックノイズ（ボツ音）が発生する可能 性がありますので外部ミュート回路等で対策を行ってください。 アッテネーション値は、 INIT_RESET =”L”で初期化され、 S_RESET =”L”では初期化されません。 設定値+2LRCLK(max) SMUTE 設定値+2LRCLK(max) 0dB Attenuation -∞dB 群遅延GD 群遅延GD 出力ｲﾒｰｼﾞ ソフトミュート動作(SMUTEピンの場合) 設定値+2LRCLK(max) SMUTE 設定値+2LRCLK(max) 0dB Attenuation -∞dB 群遅延GD S_RESET 出力ｲﾒｰｼﾞ ｸﾘｯｸﾉｲｽﾞ 外部ﾐｭｰﾄ回路 Mute ON S_RESET 時のソフトミュートコントロール例(SMUTEピンの場合) [MS0295-J-01] - 34 - 2012/12 [AK4591] 9. システム設計 (1) 接続図 Digital +3.3V 0.1μ 0.1μ 10μ 28 DVDD 40 39 38 44 37 DVDD INIT_RESET 43 S_RESET 42 TESTI 48 MCLK BITCLK LRCLK SO 32 SMUTE RQ 29 SI 31 30 SCLK 35 45 46 47 5 Analog Lch1+ Analog Lch1- 4 Analog Rch1+ 3 Analog Rch1- 2 Analog Lch2+ 9 Analog Lch2- 8 Analog Rch2+ 7 Analog Rch2- 6 CS Analog L3～L9 Analog R3～R9 12,14,16,18 20,22,24 56 55 Analog +3.3V 10μ 0.1μ 10μ 0.1μ 54 53 27,36 [MS0295-J-01] Micom I/F 41 SDIN SDATI1 SDATO1 33 SDATO2 34 SDATI2 SDATI3 AK4591 AINL1+ AVSS AINL1AVDD AINR1+ 10 11 AINR1VCOM AINL2+ Analog +3.3V 0.1μ 10μ 0.1μ 10μ 1 AINL2AINR2+ AOUTL1+ 64 AINR2- AOUTL113,15,17,19 21,23,25 RESET CONTROL 63 AOUTR1+ 62 AINL3～L9 AOUTR1- 61 AOUTL2+ 60 AINR3～R9 AOUTL2- 59 AOUTR2+ 58 VREFL AOUTR2- 57 AOUTL3+ 52 AVSS AOUTL3- 51 AOUTR3+ 50 AVDD VREFH AOUTR3- 49 BVSS 26 LPF 1L LPF 1R LPF 2L LPF 2R LPF 3L LPF 3R DVSS - 35 - 2012/12 [AK4591] (2) 周辺回路 2-1）グランドと電源 AK4591では、ディジタルノイズのカップリングを最小限に抑えるため、AVDDとDVDDを分けてデカ ップリングします。AVDDには、システムのアナログ電源を供給します。 一般的に電源とグランドは、アナログとディジタルに分けて配線し、PCボード上の電源に近いところ で接続して下さい。デカップリングコンデンサ、特に小容量のセラミックコンデンサは、AK4591にでき るだけ近づけて接続します。 2-2）基準電圧 VREFHピンとVREFLピンに入力される電圧の差が、アナログ入力のフルスケール電圧、アナログ出力 のフルスケール電圧を決定します。通常VREFHにAVDDを、VREFLにAVSSを接続し、VREFHピンには、 高周波ノイズを除去するために、10μFの電解コンデンサと並列に、0.1μFのセラミックコンデンサを AVSSとの間に接続して下さい。特にセラミックコンデンサは、ピンにできるだけ近づけて接続して下さ い。ディジタル信号、特にクロックラインはAK4591へのカップリングをさけるために、VREFHピン及 びVREFLピンからできるだけ離して下さい。 VCOMピンには、AK4591のコモン電圧が出力されます。VCOMピンから出力されるコモン電圧を、外 部回路には使用しないで下さい。VCOMピンには高周波ノイズを除去するために、10μFの電解コンデン サと並列に、0.1μFのセラミックコンデンサをAVSSとの間に接続して下さい。特にセラミックコンデン サは、ピンにできるだけ近づけて接続して下さい。VCOMピンから電流を引かないようにしてください。 [MS0295-J-01] - 36 - 2012/12 [AK4591] 2-3）アナログ入力 アナログ入力信号は各chの差動入力ピン、シングルエンド入力ピンから変調器に入力されます。差動 入力ピンは、入力レンジが±FS=±(VREFH-VREFL)×(2.0/3.3) （VREFH=3.3V,VREFL=0.0Vの時、± 2.0Vpp）であり、変調器への入力電圧がAIN+とAIN-の差電圧(ΔVAIN=(AIN+)-(AIN-))となります。シング ルエンド入力ピンは、入力レンジがFS=(VREFH-VREFL)×(2.0/3.3) （VREFH=3.3V,VREFL=0.0Vの時、 2.0Vpp）であり、変調器への入力電圧がAIN×2.0となります。出力コードのフォーマットは2’sコンプリ メントです。 AK4591のアナログ電源電圧は+3.3V(TYP)になっており、アナログ入力ピン(AINL1+, AINL1-, AINR1+, AINR1-, AINL2+, AINL2-, AINR2+, AINR2-, AINL3~L9, AINR3~R9, VREFH, VREFL)には、AVDD+0.3V以 上、AVSS-0.3V以下の電圧と±10mA以上の電流を入力してはいけません。過大電流の流入は内部の保護 回路の破壊、さらにはラッチアップを引き起こし、ICの破壊に至ります。従って、周辺のアナログ回路 の電圧が、±15V等の場合はアナログ入力ピンを絶対最大定格以上の信号から保護する必要があります。 10k Signal 22μ + 10k +10V 2.00Vpp 10k 10k + + + 4.7μ NJM5532D -10V AIN+ + Vop = VA+ = 3.3V AIN- 4.7μ 2.00Vpp 図１．入力バッファ回路例（差動入力ピン） 10k Signal 22μ + 10k +10V 2.00Vpp 10k 10k + + + NJM5532D AIN 4.7μ -10V Vop = VA+ = 3.3V 図２．入力バッファ回路例（シングルエンド入力ピン） AK4591のアナログセレクタへの入力ピン（AINL1+,AINL1-,AINR1+,AINR1-,AINL2+,AINL2-,AINR2+,AI NR2-,AINL3~L9,AINR3~R9）は、イニシャルリセット解除後に,AVDD/2の内部動作点をつくります。 従って、上記回路例のように、DC成分を除去して入力する場合、イニシャルリセット中にAC成分を入力 しないようにして下さい。 [MS0295-J-01] - 37 - 2012/12 [AK4591] 2-4)アナログ出力 10k 1.83Vpp AOUT- 33μ + 10k 3.66Vpp 240 1.5 n AOUT+ 33μ + 1.83Vpp 1.5n 10k +10V + 240 10k 330p 330p 22μ + 220 VAOUT NJM5532D 10k -10V 図3. 外部LPF回路例 アナログ出力は完全差動出力になっており、出力レンジはAVDD/2電圧を中心に±1.83Vpp(typ@ VREFH=3. 3V,VREFL=0.0V)。差動出力は外部で加算されます。AOUT+とAOUT-の加算電圧は VAOUT = (AOUT+) – (A OUT-) です。加算ゲインが１の場合、出力レンジはVAOUT=3.66Vpp(typ@ VREFH=3.3V,VREFL=0.0V) で す。 外部加算回路のバイアス電圧は外部で供給されます。入力コードのフォーマットは2’sコンプリメント （２の補数）で7FFFFFH(@24bit)に対しては正のフルスケール、800000H(@24bit) に対しては負のフル スケール、000000H(@24bit)でのVAOUTの理想値は0Vが出力されます。 差動出力はAVDD/2 + 数mV程度のDCオフセットを持つためコンデンサでDC成分をカットします。 図3.は差動出力を加算する外部オペアンプ回路例です。 2-5）ディジタル回路との接続 ディジタル回路によるノイズを最小限に抑えるためにディジタルインタフェースにはCMOS低電圧ロ ジックを接続します。適合するロジックファミリィは74LV,74LV-A,74ALVC,74AVCシリーズ等です。 [MS0295-J-01] - 38 - 2012/12 [AK4591] 10.パッケージ 64-pin LQFP (Unit: mm) 12.0±0.3 Max 1.70 10.0 1.40±0.05 0.10±0.10 33 48 49 12.0±0.3 32 64 17 16 1 0.5 0.22±0.06 0.10 0.15±0.06 M 1.0 0°~10° 0.50±0.25 0.10 材質・メッキ仕様 パッケージ材質: リードフレーム材質: リードフレーム処理: [MS0295-J-01] - 39 - エポキシ系樹脂 銅 半田（無鉛）メッキ 2012/12 [AK4591] 11. マーキング AKM AK4591VQ XXXXXXX 1) Pin #1 indication 2) Date Code: XXXXXXX(7 digits) 3) Marking Code: AK4591VQ 4) Asahi Kasei Logo 改訂履歴 Date (YY/MM/DD) 04/03/17 12/12/19 [MS0295-J-01] Revision 00 01 Reason 初版 仕様変更 Page Contents 25 パッケージ パッケージ図の寸法を変更 - 40 - 2012/12 [AK4591] 重要な注意事項 z z z z z z 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更することが あります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業 担当、あるいは弊社特約店営業担当にご確認ください。 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作 例、応用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、ソフ トウェアおよびこれらに関連する情報を使用される場合は、お客様の責任において行ってください。本書 に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお客様ま たは第三者に生じた損害に対し、弊社はその責任を負うものではありません。また、当該使用に起因する、 工業所有権その他の第三者の所有する権利に対する侵害につきましても同様です。 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資（役務を含む）に該当する場合、輸 出する際に同法に基づく輸出許可が必要です。 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、直 接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高 い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同意 をお取りください。 この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責 任を一切負うものではありませんのでご了承ください。 お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害 等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。 [MS0295-J-01] - 41 - 2012/12