Real time clock 8bitリアルタイムクロックモジュール RTC-65271 ●水晶振動子内蔵で無調整、高精度 ●ATコンパチブル・コンピュータ対応 ●電池交換可能な電池ホルダ搭載 ●電源切替回路内蔵によりRTC・拡張RAM共に自動バック アップ可能 ●うるう年自動判別・サマータイム選択機能 ●拡張４kbyteのS RAM内蔵 ・ページレジスタ １byte ・32byte×128page ●ノンマルチプレクス・バスの採用によりCPUバスに直結可能 ●電池（BR1225）はオプション対応も可能（別梱包） 原 寸 大 ■仕 様（特性） ■端子接続図 絶対最大定格 項 目 記号 条 件 電 源 電 圧 VDD VDD-GND 入 力 電 圧 VIN 入力端子 保 存 温 度 TSTG 単品での保存 ハンダ付け条件 TSOL リード部 Min. Max. 単位 28 27 26 25 24 23 22 21 20 19 18 17 16 15 No. ピン端子 No. ピン端子 ＋7.0 −0.3 V ＋85 ℃ 260℃以下×10秒以内×2回以下 （パッケージ温度は150℃） 1 2 3 4 5 6 7 8 9 10 11 12 13 14 動作条件 記号 電 源 電 圧 動 作 温 度 条 件 27 A3 3 TMODE 26 VDD Min. Typ. Max. 単位 VDD 4.75 5.0 5.5 V TOPR −10 ＋70 ℃ 5 STBY 6 D0 24 A4 7 D1 22 NC 8 D2 21 IRQ 20 RESET 9 D3 NC：内部接続されていません 項 目 28 A2 2 A1 4 TCLOCK 25 SQW VDD＋0.3 −40 1 A0 23 A5 10 D4 19 RD 11 D5 18 NC 12 D6 17 WR 13 D7 14 GND 16 XRAM 15 RTC 周波数特性 項 目 記号 周 波 数 精 度 f/fO 条 件 Max. 単位 Ta＝25℃,VDD＝5V 5±20 ＋10 −120 ppm 周波数温度特性 Ta＝−10∼70℃,VDD＝5V 25℃基準 周波数電圧特性 fV Ta＝一定,VDD＝3V 5V基準 ±5 ppm/V エ ー ジ ン グ fa Ta＝25℃,VDD＝5V,初年度 ±5 ppm/年 ■外形寸法図 （単位：mm） 。 （VDD=5V±10％、Ta=−10∼＋70 C） 電気的特性 記号 条 件 V IH Min. Typ. 2.2 Max. 15.24 9.0max. 0.75 −0.3 0.8 II RESET,RD,WR,RTC, XRAM,D0∼D 7,A0 ∼A5 VOH VDD＝5V,ILOAD＝−4mA VOL VDD＝5V,ILOAD＝4mA 0.4 電源消費電流 IDD 無負荷時 15 バッテリーバックアップ 時 電 流 IBAT Ta＝25℃ スタンバイ時電流 ISTBY STBY＝GND 75 5201C 36.8max. V VIL 出 力 電 圧 RTC65271 VDD＋0.3 入 力 電 圧 入力漏れ電流 単位 ±1 2.4 μA 3.3 項 目 14.6 E 15.24∼18.0 V 0.5 1.0 2 mA μA 2.54 Real time clock ■アドレスマップ RTC部アドレスマップ 拡張RAMアドレスマップ INDIRECT ADDRESS REG. RTC DATA REGISTER INDIRECT ADDRESS 00 00 14 bytes RTC 00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0D 0E 50 bytes USER RAM 3F 3F ■バスタイミング XRAM 14 bytes REAL TIME CLOCK 1F 21 3F 記 号 Min. Max. tCYC 395 DC パルス幅RD/WRの“L”区間 tRWL 325 − 信号立ち上がり/立ち下がり時間CS,RD,WR tR,tF − 30 アドレス保持時間 tAH 20 RTC XRAM RD前のアドレスセットアップ時間 tARS 50 WR tAWS 0 RD前のチップセレクトセットアップ時間 tCRS 50 WR前のチップセレクトセットアップ時間 tCWS 0 RD,WR後のチップセレクトホールド時間 tCH 20 リードデータ保持時間 tDHR 10 100 ライトデータ保持時間 tDHW 0 − RDからの出力データ遅延時間 tDDR 20 240 ライトデータセットアップ時間 tDSW 200 − PAGE 00 01 02 ALIASES OF PAGE REGISTER ■タイミングチャート サイクル時間 WR前のアドレスセットアップ時間 PAGE 7F 20 XRAM PAGE REGISTER （VDD＝5V±10％、GND＝0V、Ta＝−10∼＋70℃） 項 目 00 128 PAGES OF 32 bytes EXTENDED RAM SECOND SECOND ALARM MINUTE MINUTE ALARM HOUR HOUR ALARM DAY OF WEEK DAY OF MONTH MONTH YEAR REGISTER A REGISTER B REGISTER C REGISTER D 単位 tCYC A0∼A5 tCWS tAWS tF tR tCH tAH tDHW tDSW VALID DATA BUS READ （D0∼D7） DATA RD tR tRWL DATA BUS WRITE （D0∼D7） DATA ns − VALID tF VALID tARS tCRS tCH tDDR tDHR tRWL tAH ■回路構成図 SELECTOR TCLOCK OSC POWER SWITCHING REFERENSCE IRQ REGISTERS A,B,C,D VPP STBY DATA/CONTROL BUS INTERFACE R I E G N DI ES XT E R D E C O D E R 4 10 1 3 CLOCK CAL‐ CLOCK,CALENDAR AND ALARM REGISTERS ENDAR UPDATE COLUMN DECODER,1 of 8 50 BYTES USER RAM RD 3 WR ROW DECODER,1 of 8 EXTENDED RAM PAGE REGISTER A0―A5 COLUMN DECODER,1 of 128 RTC XRAM RESET RS0‐RS3 POK CE D0―D7 SQW PERIODIC INTR / SQ WAVE SELECTOR ON/OFF TMODE VDD DV0‐DV2 DIVIDER CHAIN 13 TAPS TO SELECTOR A0―A4 EXTENDED RAM 4096 BYTES ROW DECODER,1 of 32 76