4通道、电流输出、 串行输入、16/14位DAC AD5544/AD5554 产品特性 功能框图 AD5544：16位分辨率 VREFA B C D 积分非线性(INL)：±1 LSB(B级) SDI 积分非线性(INL)：±0.5 LSB(B级) 满量程电流：2 mA ± 20%，VREF = ±10 V ±0.1%建立时间为0.9 µs 乘法带宽：12 MHz 中量程突波：−1 nV/s 中量程或零电平复位 4个单独的四象限乘法基准电压输入 SPI兼容型三线式接口 SDO VDD RFBA INPUT REGISTER R DAC A REGISTER R IOUTA DAC A AGNDA RFBB 16 INPUT REGISTER R DAC B REGISTER R IOUTB DAC B AGNDB RFBC INPUT REGISTER R DAC C REGISTER R IOUTC DAC C AGNDC CS RFBD EN CLK INPUT REGISTER R DAC A B C D 2:4 DECODE 双缓冲寄存器使能 多通道同步变化 内部上电复位 温度范围：−40°C至+125°C DAC D REGISTER R IOUTD DAC D AGNDD AD5544 POWER-ON RESET DGND RS MSB 紧凑型28引脚SSOP和32引脚LFCSP LDAC AGNDF 00943-001 AD5554：14位分辨率 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 A0 A1 VSS 图1. 应用 自动测试设备 数字控制校准 AD5544采用紧凑型28引脚SSOP和 32引脚 LFCSP封 装 。 AD5554采用紧凑型28引脚SSOP封装。 概述 0.7 AD5544/AD5554分别是四通道16/14位、电流输出数模转换 器(DAC)，工作电压范围为2.7 V至5.5 V。 双缓冲串行数据接口利用串行数据输入(SDI)、芯片选择 (CS)和时钟(CLK)信号，提供高速、三线式、SPI和微控制 器兼容型输入。采用多个封装时，还可以通过串行数据输 出引脚(SDO)，将这些DAC以菊花链形式相连。利用共用 的电平敏感型、加载DAC选通(LDAC)输入，可以通过先 前加载的输入寄存器同时更新所有DAC。此外，在系统通 电时，内部上电复位功能可迫使输出电压处于零电平。 MSB引脚允许进行系统复位置位(RS)，从而在MSB = 0时将 所有寄存器强制为零电平代码，或在MSB = 1时强制为半 量程代码。 0.5 INL ERROR (LSB) 满量程输出电流由所施加的外部基准输入电压(VREFx)决 定。与外部电流至电压精密放大器配合使用时，集成的反 馈电阻(RFB)可提供温度跟踪和满量程电压输出。 0.6 0.4 0.3 0.2 0.1 0 00943-002 仪器仪表 –0.1 –0.2 0 10,000 20,000 30,000 40,000 CODE 50,000 60,000 70,000 图2. AD5544积分非线性与代码关系图(TA = 25°C) Rev. F Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. www.analog.com Tel: 781.329.4700 Fax: 781.461.3113 ©2000–2012 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5544/AD5554 目录 特性.................................................................................................. 1 应用.................................................................................................. 1 功能框图 ......................................................................................... 1 概述.................................................................................................. 1 修订历史 ......................................................................................... 2 技术规格 ......................................................................................... 3 AD5544的电气特性................................................................. 3 AD5554的电气特性................................................................. 4 时序图 ........................................................................................ 6 绝对最大额定值............................................................................ 7 ESD警告..................................................................................... 7 引脚配置和功能描述 ................................................................... 8 典型性能参数 .............................................................................. 10 工作原理 ....................................................................................... 13 数模转换器(DAC) ................................................................. 13 串行数据接口 .............................................................................. 15 真值表 ...................................................................................... 16 上电复位.................................................................................. 17 ESD保护电路.......................................................................... 17 电源序列.................................................................................. 17 布局布线和电源旁路............................................................ 18 接地 .......................................................................................... 18 应用信息 ....................................................................................... 19 基准电压源选择..................................................................... 19 放大器选择 ............................................................................. 19 AD5544评估板............................................................................. 21 系统演示平台 ......................................................................... 21 评估板操作 ............................................................................. 21 评估板原理图 ......................................................................... 22 评估板布局布线..................................................................... 25 外形尺寸 ....................................................................................... 27 订购指南.................................................................................. 28 修订历史 2012年1月—修订版E至修订版F 更改图1 ........................................................................................... 1 增加图18；重新排序 ................................................................. 11 更改“评估板原理图”部分 ......................................................... 22 2011年6月—修订版D至修订版E 增加32引脚LFCSP...................................................................通篇 更改表1电源特性参数................................................................. 3 更改表2电源特性参数................................................................. 5 增加图6；图号重新排序；更改表4......................................... 7 更改“应用部分为“应用信息”部分；增加“基准电压源选择 和放大器选择”部分.................................................................... 19 增加“AD5544评估板”部分........................................................ 21 更新“外形尺寸”........................................................................... 17 更改“订购指南”........................................................................... 18 2009年9月—修订版C至修订版D 更改“特性”部分............................................................................. 1 更改表1 ........................................................................................... 3 更改表2 ........................................................................................... 4 更改图12 ......................................................................................... 9 更改图19 ....................................................................................... 10 更改表8和表9 .............................................................................. 13 更改“订购指南”........................................................................... 16 2009年8月—修订版B至修订版C 更改表1 ........................................................................................... 3 更改表2 ........................................................................................... 4 2009年8月—修订版A至修订版B 更改“特性”部分............................................................................. 1 更改图2 ........................................................................................... 1 更改表1 ........................................................................................... 3 更改表2 ........................................................................................... 4 移动时序图..................................................................................... 5 增加图4；重新排序 ..................................................................... 5 更改表3 ........................................................................................... 6 更改表4 ........................................................................................... 7 更改“典型性能参数”部分 ........................................................... 8 更改图19 ....................................................................................... 10 移动表5、表6和表7 ................................................................... 12 移动“真值表”部分 ...................................................................... 13 删除图27；重新排序 ................................................................. 14 更新“外形尺寸”........................................................................... 16 更改“订购指南”........................................................................... 16 2004年12月—修订版0至修订版A 格式更新 ...................................................................................通篇 更改电气特性表............................................................................ 4 更改引脚描述表.......................................................................... 10 增加“电源序列”部分.................................................................. 19 增加“布局布线和电源旁路”部分 ............................................ 19 增加“接地”部分........................................................................... 19 增加图32 ....................................................................................... 19 2000年4月—修订版0：初始版 Rev. F | Page 2 of 28 AD5544/AD5554 技术规格 AD5544的电气特性 除非另有说明，VDD = 2.7 V至5.5 V，VSS = 0 V，IOUTx = 虚拟GND，AGNDx = 0 V，VREFA = VREFB = VREFC = VREFD = 10 V， TA = −40°C至+125°C整个工作温度范围。 表1. 参数 静态性能1 分辨率 相对精度 差分非线性 输出漏电流 满量程增益误差 满量程温度系数2 反馈电阻 基准输入 VREFx范围 输入电阻 输入电阻匹配 输入电容2 模拟输出 输出电流 输出电容2 逻辑输入和输出 逻辑输入低电压 逻辑输入高电压 输入漏电流 输入电容2 逻辑输出低电压 逻辑输出高电压 接口时序2, 3 时钟高电平脉宽 时钟低电平脉宽 CS 至时钟建立 时钟至CS保持 SDO传播延迟时钟 加载DAC脉宽 数据建立 数据保持 加载设置 加载保持 电源特性 电源电压范围 正电源电流 负电源电流 符号 测试条件/注释 N VREF = 10 V时，1 LSB = VREFx/216 = 153 µV 积分非线性 AD5544BRSZ (INL) AD5544ARSZ AD5544BCPZ AD5544ACPZ-1 差分非线性 AD5544BRSZ (DNL)误差： AD5544ARSZ AD5544BCPZ AD5544ACPZ-1 IOUTx 数据 = 0x0000，TA = 25°C 数据 = 0x0000，TA = 85°C GFSE 数据 = 0xFFFF TCVFS RFBx VDD = 5 V VREFx RREFx RREFx CREFx IOUTx COUTx VIL VIH IIL CIL VOL VOH 4 −15 4 数据 = 0xFFFF 代码相关 ±0.75 1 6 最大值 单位 16 ±1 ±2 ±1 ±4 ±1 位 LSB LSB LSB LSB LSB ±1.5 ±1 ±1 10 20 ±3 LSB LSB LSB nA nA mV ppm/°C kΩ 8 +15 8 V kΩ % pF 2.5 mA pF 0.8 4 V V µA pF V V 25 25 0 25 2 25 20 20 5 25 20 ns ns ns ns ns ns ns ns ns ns 5.5 5 9 V µA µA 通道至通道 6 0.35 5 1.25 35 2.4 1 10 0.4 IOL = 1.6 mA IOH = 100 µA tCH tCL tCSS tCSH tPD tLDAC tDS tDH tLDS tLDH VDD 范围 IDD ISS 最小值 典型值 2.7 逻辑输入 = 0 V 逻辑输入 = 0 V，VSS = −5 V Rev. F | Page 3 of 28 0.001 AD5544/AD5554 参数 功耗 电源灵敏度 交流特性4 输出电压建立时间 基准乘法带宽 DAC毛刺脉冲 馈通误差 串扰错误 符号 PDISS PSS 测试条件/注释 逻辑输入 = 0 V ∆VDD = ±5% tS BW − 3 dB Q VOUTx/VREFx VOUTA/VREFB 数字馈通 总谐波失真 输出散粒噪声电压 Q THD eN 到满量程的±0.1%，数据 = 0x0000至0xFFFF至0x0000 VREFx = 5 V p-p，数据 = 0xFFFF，CFB = 2.0 pF VREFx = 8 V，数据 = 0x0000至0x8000至0x0000 数据 = 0x0000，VREFx = 100 mV rms，f = 100 kHz 数据 = 0x0000，VREFB = 100 mV rms，邻道， f = 100 kHz CS = 1，fCLK = 1 MHz VREFx = 5 V p-p，数据 = 0xFFFF，f = 1 kHz f = 1 kHz，带宽 = 1 Hz 1 2 3 4 最小值 典型值 最大值 单位 1.25 mW 0.006 %/% 0.9 12 −1 −65 −90 µs MHz nV-sec dB dB 0.6 −98 7 nV-sec dB nV/√Hz 使用外部精密OP177电流转电压转换器放大器，在闭环系统中实施所有静态性能测试(IOUTx除外)。AD5544 RFB端子连接到放大器输出。典型值代表25°C时 测量的平均读数。 通过设计保证这些参数，而这些参数未经生产测试。 所有输入控制信号均指定tR = tF = 2.5 ns(10％到90％，3 V)并从1.5 V电平起开始计时。 使用AD8038电流电压转换放大器，在闭环系统中实施所有交流特性测试。 AD5554的电气特性 除非另有说明，VDD = 2.7 V至5.5 V，VSS = 0 V，IOUTx = 虚拟GND，AGNDx = 0 V，VREFA = VREFB = VREFC = VREFD = 10 V， TA = −40°C至+125°C整个工作温度范围。 表2. 参数 静态性能1 分辨率 相对精度 差分非线性 输出漏电流 满量程增益误差 满量程温度系数2 反馈电阻 基准输入 VREFx范围 输入电阻 输入电阻匹配 输入电容2 模拟输出 输出电流 输出电容2 逻辑输入和输出 逻辑输入低电压 逻辑输入高电压 输入漏电流 输入电容2 逻辑输出低电压 逻辑输出高电压 接口时序2, 3 时钟高电平脉宽 时钟低电平脉宽 CS 至时钟建立 时钟至CS保持 符号 测试条件/注释 N INL DNL IOUTx VREFx = 10 V时，1 LSB = VREFx/214 = 610 µV GFSE TCVFS RFBx VREFx RREFx RREFx CREFx IOUTx COUTx VIL VIH IIL CIL VOL VOH 最小值 典型值 最大值 单位 数据 = 0x0000，TA = 25°C 数据 = 0x0000，TA = 85°C 数据 = 0x3FFF VDD = 5 V 4 −15 4 8 V kΩ % pF 2.5 mA pF 0.8 4 V V µA pF V V 25 25 0 25 ns ns ns ns 6 1 5 1.25 80 2.4 1 10 0.4 IOL = 1.6 mA IOH = 100 µA tCH tCL tCSS tCSH Rev. F | Page 4 of 28 位 LSB LSB nA nA mV ppm/°C kΩ +15 8 通道至通道 数据 = 0x3FFF 代码相关 ±2 1 6 14 ±0.5 ±1 10 20 ±10 AD5544/AD5554 参数 SDO传播延迟时钟 加载DAC脉宽 数据建立 数据保持 加载设置 加载保持 电源特性 电源电压范围 正电源电流 负电源电流 功耗 电源灵敏度 交流特性4 输出电压建立时间 基准乘法带宽 DAC毛刺脉冲 馈通误差 串扰错误 符号 tPD tLDAC tDS tDH tLDS tLDH 数字馈通 总谐波失真 输出散粒噪声电压 Q THD eN 1 2 3 4 VDD RANGE IDD ISS PDISS PSS tS BW − 3 dB Q VOUTx/VREFx VOUTA/VREFB 测试条件/注释 逻辑输入 = 0 V 逻辑输入 = 0 V，VSS = −5 V 逻辑输入 = 0 V ∆VDD = ±5% 到满量程的±0.1%，数据 = 0x0000至0x3FFF至0x0000 VREFx = 5 V p-p，数据 = 0xFFFF，CFB = 2.0 pF VREFx = 8 V，数据 = 0x0000至0x2000至0x0000 数据 = 0x0000，VREFx = 100 mV rms，f = 100 kHz 数据 = 0x0000，VREFB = 100 mV rms，邻道， f = 100 kHz CS = 1, fCLK = 1 MHz VREFx = 5 V p-p，数据 = 0x3FFF，f = 1 kHz f = 1 kHz，带宽 = 1 Hz 最小值 典型值 最大值 2 20 25 20 20 5 25 单位 ns ns ns ns ns ns 2.7 V µA µA mW %/% 0.001 5.5 5 9 1.25 0.006 0.9 12 −1 −65 −90 µs MHz nV-sec dB dB 0.6 −9 8 7 nV-sec dB nV/√Hz 使用外部精密OP177电流电压转换放大器，在闭环系统中进行所有静态性能测试(IOUT除外)。AD5554 RFB端子连接到放大器输出。典型值代表25°C时测量 的平均读数。 通过设计保证这些参数，而这些参数未经生产测试。 所有输入控制信号均指定tR = tF = 2.5 ns(10％到90％，3 V)并从1.5 V电平起开始计时。 使用AD8038电流转电压转换器放大器，在闭环系统中实施所有交流特性测试。 Rev. F | Page 5 of 28 AD5544/AD5554 时序图 SDI A1 A0 D15 D14 D13 D12 D11 D10 D1 D0 INPUT REG LD CLK tDS tCSS CS tDH tCH tCL tCSH tLDS LDAC tLDH tLDAC 00943-004 tPD SDO 图3. AD5544时序图 A1 A0 D13 D12 D11 D10 D09 D08 D1 D0 INPUT REG LD CLK CS tCSS tDS tDH tCH tCL tCSH tLDS LDAC tPD SDO 图4. AD5554时序图 Rev. F | Page 6 of 28 tLDH tLDAC 00943-005 SDI AD5544/AD5554 绝对最大额定值 表3. 参数 VDD至GND VSS至GND VREFx至GND 逻辑输入和输出至GND V(IOUTx)至GND AGND至DGND 输入电流至除电源引脚外的任何引脚 封装功耗 热阻 28引脚SSOP封装 32引脚LFCSP 最大结温(TJ最大值) 工作温度范围 存储温度范围 引脚温度 气相(60秒) 红外(15秒) 额定值 −0.3 V, +8 V +0.3 V, −7 V −18 V, +18 V −0.3 V, +8 V −0.3 V, VDD + 0.3 V −0.3 V, +0.3 V ±50 mA (T J最大值 − T A)/θ JA θJA 100°C/W 32.5°C/W 150°C −40°C至+125°C −65°C至+150°C 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，不表示在这些条件下或者在任何 其它超出本技术规范操作章节中所示规格的条件下，器件 能够正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 ESD警告 215°C 220°C Rev. F | Page 7 of 28 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 AD5544/AD5554 AGNDD 27 IOUTD VREF A 3 26 VREF D RFBA 4 25 RFBD MSB 5 24 DGND RS 6 AD5544/ AD5554 VDD 7 VSS 22 AGNDF 19 NC 18 RFBC VREF B 12 17 VREF C IOUTB 13 16 IOUTC AGNDB 14 15 AGNDC NC = NO CONNECT DGND VSS AGNDF LDAC SDO NC RFBC VREF C CLK SDI RFBB VREF B IOUTB AGNDB AGNDC IOUTC SDI 10 RFBB 11 AD5544 TOP VIEW (Not to Scale) 24 23 22 21 20 19 18 17 9 10 11 12 13 14 15 16 TOP VIEW 21 LDAC (Not to Scale) 20 SDO NOTES 1. NC = NO CONNECT. 2. CONNECT EXPOSED PAD TO AGND. 00943-003 CS 8 CLK 9 23 1 2 3 4 5 6 7 CS 8 AGNDA IOUTA VREF A RFBA MSB RS VDD 00943-035 28 IOUTA 2 32 31 30 29 28 27 26 25 AGNDA 1 NC NC NC NC AGNDD IOUTD VREF D RFBD 引脚配置和功能描述 图6. LFCSP引脚配置 图5. TSSOP引脚配置 表4. 引脚功能描述 TSSOP 引脚编号 1 2 3 4 5 6 LFCSP 引脚编号 1 2 3 4 5 6 引脚名称 AGNDA IOUTA VREFA RFBA MSB RS 7 8 7 8 VDD CS 9 10 11 12 13 14 15 16 17 18 19 20 9 10 11 12 13 14 15 16 17 18 19 20 CLK SDI RFBB VREFB IOUTB AGNDB AGNDC IOUTC VREFC RFBC NC SDO 21 21 LDAC 22 23 24 25 22 23 24 25 AGNDF VSS DGND RFBD 描述 DAC A模拟地。 DAC A电流输出。 DAC A基准电压输入端子。建立DAC A满量程输出电压。该引脚可以连接到VDD引脚。 通过连接到外部放大器输出，建立DAC A的电压输出。 MSB位。如果接地或连接到VDD，在复位脉冲(RS)期间或系统上电时设置引脚。 复位引脚，低电平输入有效。输入寄存器和DAC寄存器设置为全0或半量程代码(AD5544为 0x8000，AD5554为0x2000)，具体取决于MSB引脚的电压。MSB = 0时，寄存器数据 = 0x0000。 正电源输入。额定工作范围：5 V ± 10%. 片选，低电平输入有效。高电平时禁用移位寄存器加载。CS/LDAC恢复高电平时把串行寄存数据 传输到输入寄存器。不影响LDAC操作。 时钟输入。正边沿时钟数据输入到移位寄存器中。 串行数据输入。输入数据先直接加载到移位寄存器。 通过连接到外部放大器输出，建立DAC B的电压输出。 DAC B基准电压输入端子。建立DAC B满量程输出电压。该引脚可以连接到VDD引脚。 DAC B电流输出。 DAC B模拟地。 DAC C模拟地。 DAC C电流输出。 DAC C基准电压输入端子。建立DAC C满量程输出电压。该引脚可以连接到VDD引脚。 通过连接到外部放大器输出，建立DAC C的电压输出。 不连接。此引脚保持不连接。 串行数据输出。输入数据先直接加载到移位寄存器。在SDI引脚处输入后，数据出现在SDO处， AD5544为19个时钟脉冲，AD5554有17个时钟脉冲。 加载DAC寄存器选通，电平敏感，低电平有效。把所有输入寄存器数据传输到DAC寄存器。异步 低电平输入有效。具体操作参见表8和表9。 高电流模拟强制接地。 负偏置电源输入。额定工作范围：−5.5 V至+0.3 V。 数字地引脚。 通过连接到外部放大器输出，建立DAC D的电压输出。 Rev. F | Page 8 of 28 AD5544/AD5554 TSSOP 引脚编号 26 27 28 不适用 不适用 不适用 不适用 不适用 LFCSP 引脚编号 26 27 28 29 30 31 32 33 引脚名称 VREFD IOUTD AGNDD NC NC NC NC EPAD 描述 DAC D基准电压输入端子。建立DAC D满量程输出电压。该引脚可以连接到VDD引脚。 DAC D电流输出。 DAC D模拟地。 不连接。 不连接。 不连接。 不连接。 裸露焊盘应连接至AGNDx。 Rev. F | Page 9 of 28 AD5544/AD5554 典型性能参数 1.5 0.10 1.0 0xF000 –0.05 0.5 –0.10 INL (LSB) –0.15 –0.20 0 10,000 20,000 30,000 40,000 CODE 50,000 60,000 –1.5 –2000 70,000 0.15 0.75 0.10 0.50 0.05 0.25 DNL (LSB) 1.00 0 –0.05 500 1000 1500 2000 –0.15 –0.75 00943-007 0x0FFF 0xF000 –0.25 –0.50 6000 0 VDD = 5V VREF = 10V 0 –0.10 4000 –500 图10. AD5544积分非线性误差与运算放大器失调的关系 0.20 2000 –1000 OFFSET VOLTAGE (µV) 图7. AD5544差分非线性与代码关系图(TA = 25°C) 0 –1500 00943-009 00943-006 –1.0 –0.35 –0.20 0x8000 –0.5 –0.25 –0.30 INL ERROR (LSB) 0x7FFF 0 0x8000 –1.00 –1000 8000 10,000 12,000 14,000 16,000 18,000 CODE –750 –500 –250 0 250 500 750 1000 OP AMP OFFSET (µV) 00943-0 11 DNL ERROR (LSB) 0 –0.40 VDD = 5V VREF = 10V 0x0FFF 0.05 图11. AD5544差分非线性误差与运算放大器失调的关系 图8. AD5554积分非线性与代码关系图(TA = 25°C) 0.10 10 VDD = 5V VREF = 10V 5 GAIN ERROR (LSB) 0 –0.05 –0.10 –5 –10 0 2000 4000 6000 8000 10,000 12,000 14,000 16,000 18,000 CODE –20 –1500 –1000 –500 0 500 1000 OP AMP OFFSET (µV) 图12. AD5544增益误差与运算放大器失调的关系 图9. AD5554差分非线性与代码关系图(TA = 25°C) Rev. F | Page 10 of 28 1500 00943-013 –0.15 0 –15 00943-008 DNL ERROR (LSB) 0.05 AD5544/AD5554 10,000 –3.88 –3.90 –3.92 1000 –3.96 IDD (µA) VOUT (V) –3.94 –3.98 –4.00 –4.02 ZERO SCALE MIDSCALE FULL SCALE 0x5555 100 10 –4.04 0.4 0.5 0.6 0.7 0.8 0.9 TIME (µs) 1.0 1.1 1.2 1 1k 00943–012 –4.08 图13. AD5544半量程转换 10k 100k 1M CLOCK FREQUENCY (Hz) 10M 100M 00943-015 –4.06 图16. AD5544电源电流与时钟频率的关系 100 VDD = 5V VREF = 10V VDD = 5V VREF = 10V 90 80 VOUT PSRR (dB) 5V/DIV 70 LDAC 60 50 40 30 00943- 018 20 0 100 1k 10k 100k 1M FREQUENCY (Hz) 图14. AD5544大信号建立时间 00943-020 10 图17. AD5544/AD5554电源抑制比与频率的关系 0.1 4 20 0 0 0 POWER SPECTRUM (dB) –20 –8 –0.1 LDAC (V) VOUT (V) –4 –12 –40 –60 –80 –100 –120 –16 0 2 4 6 TIME (µs) 8 –20 10 –160 0 5k 10k 15k FREQUENCY (Hz) 20k 图18. AD5544/AD5554模拟THD 图15. AD5544小信号建立时间 Rev. F | Page 11 of 28 25k 00943- 118 –0.2 –2 00943-019 –140 AD5544/AD5554 300 200 150 100 50 0 0 0.5 1.0 1.5 2.0 2.5 3.0 LOGIC INPUT (V) 3.5 4.0 4.5 5.0 00943-017 SUPPLY CURRENT (µA) 250 图19. AD5544/AD5554电源电流与逻辑输入电压的关系 Rev. F | Page 12 of 28 AD5544/AD5554 工作原理 AD5544和AD5554分别内置四个16位和14位、电流输出 DAC。每个ADC具有自己独立的乘法基准输入。AD5544 和AD5554均使用3线式兼容SPI的串行数据接口，采用可配 置的异步RS引脚用于半量程(MSB = 1)或零电平(MSB = 0) 预设。此外，LDAC选通可以针对硬件同步的输出电压变 化实现4通道、同步更新。 数模转换器(DAC) 每个器件均集成了四个电流导引的R-R梯形DAC。图20所 示为典型的等效DAC。每个DAC都内置匹配的反馈电阻， 与外部电流电压转换放大器一起使用。RFBx引脚连接至外 部放大器的输出。I OUTx端子连接至外部放大器的反相输 入。AGNDx引脚应以开尔文方式连接至负载点，保证完整 的16位精度。这些DAC设计采用正基准和负基准电压工作。 VDD电源引脚仅由逻辑用于驱动DAC开关的通断状态。请 注意，匹配的开关与内部5 kΩ反馈电阻串联。如果用户尝试 测量RFB的值，必须为VDD供电，确保连续性。另一个VSS偏 置引脚可在高温应用中防护基板，将零电平漏电流降至最 低，漏电流会每10°C翻倍。DAC输出电压由VREF和数字数 据来确定，公式如下： 这些DAC还设计用于接受交流基准输入信号。AD5544和 AD5554均接受−15 V至+15 V范围内的输入基准电压。基准 电压输入会具有5 kΩ ± 30%的恒定标称输入电阻值。另一方 面，IOUTA、IOUTB、IOUTC和IOUTD DAC输出与代码相关，会 产生不同的输出电阻和电容。选择外部放大器时必须考虑 放大器反相输入节点上AD5544/AD5554生成的阻抗变化。反 馈电阻与DAC梯形电阻并联是输出电压噪声的主要来源。对 于乘法模式应用，可能需要外部反馈补偿电容CFB，为基准 输入电压的阶跃变化提供关键的阻尼输出响应。图21显示 各个衰减设置的增益与频率性能关系，在AD5544的IOUTx 端子以及AD5554的RFBx端子之间跨接23 pF外部反馈电容。 为了保持良好的模拟性能，推荐将0.01 µF的电源旁路电容与 1 µF电容并联。在这些情形下，应使用具有低电平纹波电压 的干净电源。由于这种应用场合有更高的纹波电压以及 PSS频率相关特性，所以通常不适合切换电源。最好是从 系统模拟电源电压得到AD5544/AD5554的电源。不要使用 数字电源(见图22)。 2 VOUT = − VREF (1) D (for the AD 5554) 16,384 (2) VOUT = − VREF × GAIN (dB) 0 D (for the AD 5544) × 65,536 –2 –4 请注意，输出极性与直流基准电压的VREF极性相反。 –6 2R 2R VDD R 2R –8 100k RFBX R 5k S2 10M FREQUENCY (Hz) 图21. AD5554基准乘法带宽与代码的关系 S1 IOUTX AGNDF AGNDX FROM OTHER DACS AGND DGND DIGITAL INTERFACE CONNECTIONS OMITTED FOR CLARITY. SWITCHES S1 AND S2 ARE CLOSED, AND VDD MUST BE POWERED. 00943-025 VSS 1M 图20. 典型等效DAC通道 Rev. F | Page 13 of 28 100M 00943-026 R R VREF X AD5544/AD5554 15V 2R 5V + ANALOG POWER SUPPLY R VDD RR VREF X 2R AD5544 R 2R 2R R RFBX 5kΩ 15V S2 S1 VCC IOUTX AGNDF AGNDX VOUT A1 + VEE FROM OTHER DACS AGND LOAD DIGITAL INTERFACE CONNECTIONS OMITTED. FOR CLARITY SWITCHES S1 AND S2 ARE CLOSED, AND VDD MUST BE POWERED. 图22. 推荐的开尔文检测接线 Rev. F | Page 14 of 28 00943-028 DGND VSS AD5544/AD5554 串行数据接口 AD5544/AD5554使用3线式(CS、SDI、CLK)兼容SPI串行数 据接口。AD5544/AD5554的串行数据以18位和16位数据字 格式分别逐个输入到串行输入寄存器。MSB位优先加载。 表5定义了AD5544的18个数据字位，而表6定义了AD5554 的16个数据字位。依照接口时序规格中规定的数据建立和 数据保持时间要求，数据置于SDI引脚且逐个输入到CLK 正时钟沿的寄存器(见表1和表2)。 同样，两个右对齐数据字节可以写入到AD5554。在第一和 第二字节传输之间保持CS线路低电平，使得串行寄存器成 功更新。 移位寄存器中的数据正常对齐时，CS的正边沿开始向目标 DAC寄存器传输新数据，这由地址位A1和地址位A0的解 码决定。对于AD5544，表5、表7、表8和图3定义了软件串 行接口的特性。 只有CS片选引脚低电平有效时才会逐个输入数据。对于 AD5544，当CS引脚返回逻辑高电平状态时，仅查询逐个 输入到串行寄存器中最后18位，其他数据位被忽略。对于 AD5554，当CS引脚返回逻辑高电平状态时，仅查询逐个 输入到串行寄存器中最后16位。因为大多数微控制器输出 8位字节的串行数据，所以三个右对齐数据字节可以写入 到AD5544。在第一、二和三字节传输之间保持CS线路低 电平，使得串行寄存器成功更新。 对于AD5554，表6、表7、表9和图4定义了软件串行接口的 特性。图23和图24所示为AD5544的关键数字控制引脚的等 效逻辑接口。AD5554具有类似的配置，区别是其具有14个 数据位。另外两个引脚RS和MSB提供对预设功能和DAC寄 存器加载的硬件控制。如果不需要这些功能，RS引脚可以 连接到逻辑高电平。异步输入RS引脚强制所有输入和DAC 寄存器成为零代码状态(MSB = 0)或半量程状态(MSB = 1)。 表5. AD5544串行输入寄存器数据格式(数据以MSB优先格式加载)1 MSB B17 A1 1 B16 A0 B15 D15 B14 D14 B13 D13 B12 D12 B11 D11 B10 D10 B9 D9 B8 D8 B7 D7 B6 D6 B5 D5 B4 D4 B3 D3 B2 D2 B1 D1 LSB B0 D0 CS线的正边沿返回逻辑高电平时，仅检查逐个输入到串行寄存器中的最后18位(地址+数据)。此时，内部生成的负载选通把串行寄存器数据内容(D15位 至D0位)传输到解码的DAC输入寄存器地址(由A1位至A0位决定)。忽略逐个输入到AD5544移位寄存器的任何其他位，仅使用逐个输入的最后18位。如果 不需要双缓冲数据，LDAC引脚可以连接至逻辑低电平，以禁用DAC寄存器。 表6. AD5554串行输入寄存器数据格式(数据以MSB优先格式加载)1 MSB B15 A1 1 B14 A0 B13 D13 B12 D12 B11 D11 B10 D10 B9 D9 B8 D8 B7 D7 B6 D6 B5 D5 B4 D4 B3 D3 B2 D2 B1 D1 LSB B0 D0 CS线的正边沿返回逻辑高电平时，仅检查逐个输入到串行寄存器中的最后16位(地址+数据)。此时，内部生成的负载选通把串行寄存器数据内容(D13位 至D0位)传输到解码的DAC输入寄存器地址(由A1位至A0位决定)。忽略逐个输入到AD5554移位寄存器的任何其他位，仅使用逐个输入的最后16位。如果 不需要双缓冲数据，LDAC引脚可以连接至逻辑低电平，以禁用DAC寄存器。 表7. 地址解码 A1 0 0 1 1 A0 0 1 0 1 解码的DAC DAC A DAC B DAC C DAC D Rev. F | Page 15 of 28 AD5544/AD5554 真值表 表8. AD55441 控制逻辑真值表 CS 高电平 低电平 低电平 LDAC CLK X 高电平 低电平 高电平 高电平 ￪ +3 RS 高电平 高电平 高电平 MSB 2 X X X 串行移位寄存器功能3 不起作用 不起作用 移位寄存器数据前移一位 输入寄存器功能 锁存 锁存 锁存 DAC寄存器 锁存 锁存 锁存 低电平 高电平 高电平 高电平 X 低电平 高电平 高电平 X ￪ +3 不起作用 不起作用 锁存 锁存 高电平 X 高电平 X 高电平 X 低电平 高电平 X 高电平 高电平 X 高电平 X ￪ +3 不起作用 不起作用 不起作用 锁存 选择的DAC随当前的移位 寄存器内容更新4 锁存 锁存 锁存 高电平 X 高电平 X 高电平 低电平 0 不起作用 高电平 低电平 高电平 不起作用 锁存数据 = 0x0000 锁存数据 = 0x8000 锁存数据 = 0x0000 锁存数据 = 0x8000 1 2 3 4 透明 锁存 锁存 对于AD5544，在SDI引脚处输入后，数据出现在SDO引脚处，共有19个时钟脉冲。 X = 无关位。 ￪ + 是正逻辑转换。 通电时，输入寄存器和DAC寄存器加载为全0。 表9. AD55541控制逻辑真值表 MSB 2 串行移位寄存器功能3 输入寄存器功能3 DAC寄存器 X X X 不起作用 不起作用 移位寄存器数据前移一位 锁存 锁存 锁存 锁存 锁存 锁存 低电平 高电平 高电平 高电平 X 低电平 高电平 高电平 X ￪ +3 不起作用 不起作用 锁存 锁存 高电平 X 高电平 X 高电平 X 低电平 高电平 X 高电平 高电平 X 高电平 X ￪ +3 不起作用 不起作用 不起作用 锁存 选择的DAC随当前的移位 寄存器内容更新4 锁存 锁存 锁存 高电平 X 高电平 X 高电平 低电平 0 不起作用 高电平 低电平 高电平 不起作用 锁存数据 = 0x0000 锁存数据 = 0x2000 锁存数据 = 0x0000 锁存数据 = 0x2000 CS 高电平 低电平 低电平 1 2 3 4 CLK X L ￪ +3 LDAC 高电平 高电平 高电平 RS 高电平 高电平 高电平 对于AD5554，在SDI引脚处输入后，数据出现在SDO引脚处，共有17个时钟脉冲。 X = 无关位。 ￪ + 是正逻辑转换。 通电时，输入寄存器和DAC寄存器加载为全0。 Rev. F | Page 16 of 28 透明 锁存 锁存 AD5544/AD5554 VREF A B C D CS AD5544 EN CLK SDI SDO D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 A0 A1 VDD RFBA 16 INPUT REGISTER R DAC A REGISTER R DAC A IOUTA AGNDA RFBB INPUT REGISTER R DAC B REGISTER R DAC B IOUTB AGNDB DAC A B C D 2:4 DECODE RFBC INPUT REGISTER R DAC C REGISTER R DAC C IOUTC AGNDC RFBD INPUT REGISTER R DAC D REGISTER R DAC D IOUTD AGNDD SET MSB SET MSB DGND MSB LDAC 00943-029 AGNDF POWERON RESET VSS RS 图23. 系统级数字接口 ESD保护电路 TO INPUT REGISTER 所有逻辑输入引脚包含了反向偏置的ESD保护齐纳二极 管，与地(DGND)和VDD相连，如图25所示。 EN SDI VDD SHIFT REGISTER 19TH/17TH CLOCK SDO DIGITAL INPUTS 5kΩ 00943-030 CLK DGND 图24. AD5544/AD5554等效逻辑接口 00943-031 ADDRESS DECODER CS A B C D 图25. 等效ESD生产电路 上电复位 接通VDD电源时，内部复位选通根据MSB引脚电压，强制 将所有输入和DAC寄存器置于零代码状态或半量程状态。 VDD电源应具有平滑的正斜坡，没有任何下降，具有一致 的结果，特别是VDD = 1.5 V至2.3 V区域尤为如此。VSS电源 不会影响通电复位性能。只有出现有效的串行寄存器数据 负载，DAC寄存器数据才会脱离零电平或半量程设置。 电源序列 推荐的标准做法是在任何基准之前，先接通V DD 、V SS 和 地。理想的通电序列如下：A GND x、D GND 、V DD 、V SS 、 VREFx和数字输入。不符合要求的通电序列可能会抬高基准 电流，但只要VDD和VSS通电，器件就会恢复正常工作。 Rev. F | Page 17 of 28 AD5544/AD5554 AD5544/AD5554 布局布线和电源旁路 VDD 使用紧凑且引线长度最短的布局设计是一种较好的做法。 连接到输入端的引线应尽可能保持直线，使导体长度最 短。接地路径应具有低电阻、低电感。 VSS C4 10µF + C1 0.1µF C2 0.1µF VDD AGNDX VSS DGND 00943-032 同样，采用优质电容将电源旁路以达到最佳稳定性也是较 好的做法。要实现器件的电源引脚旁路，应采用0.01µF至 0.1 µF的盘式或片式陶瓷电容。VDD处也应当运用低ESR 1 µF 至10 µF钽或电解电容，以便尽可能减少瞬态干扰，并滤除 低频纹波(见图26)。由于电源抑制比(PSRR)随着频率下 降，所以用户不应该对VDD施加开关稳压器。 C3 10µF 图26. 电源旁路和接地连接 接地 AD5544/AD5554的DGND和AGNDx引脚用作数字和模拟地 基准。若要尽可能降低数字接地反弹，DGND端子应在单 点处远程连接到模拟接地层(见图26)。 Rev. F | Page 18 of 28 AD5544/AD5554 基准电压源选择 应用信息 AD5544/AD5554本身是采用2象限乘法的DAC。换言之， 可以设置用于单极性输出运算。满量程输出极性与基准输 入电压相反。 在某些应用中，可能需要产生全四象限乘法功能或双极性 输出摆幅。将另一个外部放大器(A2)配置为求和放大器(见 图27)，可以轻松实现这一点。 10kΩ 10V 5kΩ VREF AD588 VOUT –10V < VOUT < +10V VREFX ONE CHANNEL RFBX IOUTX AD5544 VSS AGNDF A1 运算放大器的输入偏置电流也会在电压输出上产生失调， 其原因是偏置电流会流经反馈电阻RFB。 AGNDX DIGITAL INTERFACE CONNECTIONS OMITTED FOR CLARITY. 00943-0-033 VDD 放大器选择 电流导引模式的基本要求是放大器具有低输入偏置电流和 低输入失调电压。因为存在DAC的代码相关输出电阻，所 以运算放大器的输入失调电压会与电路的可变增益相乘。 由于放大器的输入电压出现失调，因而两个相邻数字小数 之间的噪声增益变化会使输出电压产生步进变化。此输出 电压变化与两个代码间所需的输出变化相叠加，引起差分 线性误差；如果该误差足够大，可能会导致DAC非单调。 10kΩ A2 选择与AD55xx系列电流输出DAC一起使用的基准电压源 时，要注意基准电压源的输出电压和温度系数规格。选择 具有低电平输出温度系数的精密基准电压源，可以将误差 源降到最低。表10列出了ADI公司可用的某些基准值，适 合与此范围的电流输出DAC一起使用。 运算放大器的共模抑制对电压切换电路很重要，因为其会 在电路的电压输出端产生代码相关误差。 图27. 四象限乘法应用电路 在此电路中，第一个和第二个放大器(A1和A2)提供了2的 增益，将输出电压范围提高到20 V。利用基准电压提供的 10 V偏置电压使外部放大器偏置，便可实现全四象限乘法 电路。此电路的传递公式显示，当输入数据(D)从零码 (VOUT = −10 V)递增至半量程(VOUT = 0 V)，再递增至满量程 (VOUT = 10 V)时，就会产生正负输出电压。 D VOUT − 1 × − VREF (for the AD 5544 ) 32,768 (3) D VOUT − 1 × − VREF (for the AD 5554 ) 8192 (4) 假设DAC开关由真实的宽带低阻抗信号源(VIN和AGND)驱 动，那么会迅速建立。因此，电压开关DAC电路的压摆率 和建立时间主要由输出运算放大器决定。若要获得此配置 中的最小建立时间，可将DAC的VREF节点(此应用中的电压 输出节点)处的电容降到最低。这可通过使用低输入电容缓 冲放大器和精心的电路板设计来实现。 ADI公司为精密直流和交流应用场合均提供了广泛的放大 器，如表11和表12所示。 Rev. F | Page 19 of 28 AD5544/AD5554 表10. 合适的ADI精密基准 产品型号 输出电压(V) ADR01 10 ADR01 10 ADR02 5.0 ADR02 5.0 ADR03 2.5 ADR03 2.5 ADR06 3.0 ADR06 3.0 ADR420 2.048 ADR421 2.50 ADR423 3.00 ADR425 5.00 ADR431 2.500 ADR435 5.000 ADR391 2.5 ADR395 5.0 初始容差(%) 0.05 0.05 0.06 0.06 0.1 0.1 0.1 0.1 0.05 0.04 0.04 0.04 0.04 0.04 0.16 0.10 最大温度漂移(ppm/°C) 3 9 3 9 3 9 3 9 3 3 3 3 3 3 9 9 ISS (mA) 1 1 1 1 1 1 1 1 0.5 0.5 0.5 0.5 0.8 0.8 0.12 0.12 输出噪声(μV p-p) 20 20 10 10 6 6 10 10 1.75 1.75 2 3.4 3.5 8 5 8 封装 SOIC-8 TSOT-5, SC70-5 SOIC-8 TSOT-5, SC70-5 SOIC-8 TSOT-5, SC70-5 SOIC-8 TSOT-5, SC70-5 SOIC-8, MSOP-8 SOIC-8, MSOP-8 SOIC-8, MSOP-8 SOIC-8, MSOP-8 SOIC-8, MSOP-8 SOIC-8, MSOP-8 TSOT-5 TSOT-5 表11. 合适的ADI精密运算放大器 0.1 2 2 12 90 0.001 0.001 0.001 0.001 0.001 0.1 Hz至10 Hz 噪声(µV p-p) 0.5 0.4 0.1 0.077 0.1 2.3 2.3 2.3 2.4 2.4 电源电流(μA) 600 500 2300 3000 2000 40 40 1000 2000 2000 封装 SOIC-8, PDIP-8 MSOP-8, SOIC-8 MSOP-8, SOIC-8 MSOP-8, SOIC-8 SOIC-8, SOT-23-5 TSOT-5 MSOP-8, SOIC-8 WLCSP-5, SOT-23-5 TSOT-5 MSOP-8, SOIC-8 产品型号 电源电压(V) VOS最大值(µV) IB最大值(nA) OP97 ±2至±20 ±2.5至±15 ±5至±18 ±5至±15 ±5至±15 1.8至5 1.8至5 2.7至5 2.7至5 2.7至5 25 60 75 75 125 50 50 65 65 65 OP1177 AD8675 AD8671 ADA4004-1 AD8603 AD8607 AD8605 AD8615 AD8616 表12. 合适的ADI高速运算放大器 产品型号 电源电压(V) ACL时带宽(MHz) 压摆率(V/µs) VOS(最大值)(µV) IB最大值(nA) 封装 AD8065 5至24 5至24 5至24 10至24 3至12 5至12 3至12 3至12 2.7至8 2.7至8 ±3至±6 145 145 490 65 350 600 325 325 320 320 320 180 180 120 900 425 310 1000 850 650 650 1300 1500 1500 1000 5000 3000 35 5000 5000, 6000 6000 10,000 0.006 0.006 10,500 15,000 750 100 500 500 350 350 7000 SOIC-8, SOT-23-5 SOIC-8, MSOP-8 SOIC-8, MSOP-8 TSSOP-28, LFCSP-32 SOIC-8, SC70-5 LFCSP-8, SOIC-8 SOT-23-5, SOIC-8 SOIC-8, MSOP-8 SOT-23-5, SOIC-8 SOIC-8, MSOP-8 SOIC-8, PDIP-8 AD8066 AD8021 AD8392 AD8038 ADA4899 AD8057 AD8058 AD8061 AD8062 AD9631 Rev. F | Page 20 of 28 AD5544/AD5554 AD5544评估板 EVAL-AD5544SDZ与ADI公司的SDP1Z系统演示平台板一起使 用。SDP1Z系统演示平台板可与评估板分开购买。使用这 种基于Blackfin®的演示板完成USB至SPI与AD5544的通信。 系统演示平台 系统演示平台(SDP)是用于与产品评估板搭配使用的硬件 和软件评估工具。SDP板基于Blackfin ADSP-BF527处理器， 通过一个USB 2.0高速端口与PC建立USB连接。有关此器件 的更多信息，请访问系统演示平台网页。 评估板操作 00943-101 评估板采用±12 V和+5 V电源电压。+12 V VDD和−12 V VSS用 于为输出放大器供电，而+5 V用于为DAC (DVDD)供电。 00943-100 图29. 评估板软件——AD5544四通道DAC 图28. 评估板软件——器件选择窗口 Rev. F | Page 21 of 28 图30. EVAL-AD5544SDZ原理图A部分 Rev. F | Page 22 of 28 MSB 10 /RS RS LDAC CS SDIN SCLK U2 VDD AGNDA IOUTA RFBA AGNDB IOUTB RFBB C29 4 3 1 5 6 8 0.1uF 10uF DGND 2 VREFA 14 MSB DGND VREFB 7 AD5545CRUZ 15 11 /CS /LDAC 9 MSB1 16 SCLK /RS1 SDIN1 /CS1 SDIN /LDAC1 SCLK1 C27 DVDD + 13 12 VREFA VREFB DGND C9 5.6pF C38 VDD U4 C12 C13 C26 C10 0.1uF 10uF 0.1uF + 6 C11 10uF C39 4 2 VAD806 5 3 + V+ 7 VSS VDD U1 C31 10uF 4 2 VAD806 3 + V+5 7 VSS + + 6 0.1uF 10uF 0.1uF + C14 5.6pF VOUTA1 J3 VOUT A1 J5 VOUT B1 VOUTB1 AD5544/AD5554 评估板原理图 00943-102 AD5544/AD5554 BMODE1: Pull up with a 10Kresistor to set SDP to boot from a SPI FLASH on the daughter board J11 /LDAC USB_VBUS RESET_IN BMODE1 UART_RX UART_TX GND GND NC NC SDP NC NC STANDARD NC NC CONNECTOR NC NC NC NC GND GND NC NC NC NC * TMR_C TMR_D TIMERS TMR_A TMR_B GPIO6 GPIO7 GND GND GENERAL GPIO4 GPIO5 INPUT/OUTPUT GPIO2 GPIO3 GPIO0 GPIO1 SCL_1 SCL_0 I2C SDA_1 SDA_0 GND GND SPI_SEL1/SPI_SS SPI_CLK SPI_SEL_C SPI_MISO SPI SPI_SEL_B SPI_MOSI GND SPI_SEL_A SPORT_INT GND SPORT_DT3 * SPORT_TSCLK SPORT_DT2 * SPORT_DT0 SPORT SPORT_DT1 SPORT_TFS SPORT_DR1 SPORT_RFS * SPORT_DR2 SPORT_DR0 SPORT_DR3 * SPORT_RSCLK GND GND PAR_FS1 PAR_CLK PAR_FS3 PAR_FS2 PAR_A1 PAR_A0 PAR_A3 PAR_A2 GND GND PAR_INT PAR_CS PAR_WR PAR_RD PAR_D1 PAR_D0 PARALLEL PAR_D3 PAR_D2 PORT PAR_D5 PAR_D4 GND GND PAR_D7 PAR_D6 PAR_D9 PAR_D8 PAR_D11 PAR_D10 PAR_D13 PAR_D12 PAR_D14 GND GND PAR_D15 * PAR_D16 PAR_D17 * * PAR_D18 PAR_D19 * * PAR_D20 PAR_D21 * * * PAR_D22 PAR_D23 GND GND USB_VBUS VIO(+3.3V) GND GND GND GND NC NC *NC on BLACKFIN SDP VIN NC 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 Board ID EEPROM (24LC64) must be on I2C bus 0, address is at user discretion 3.3V_BF 1 2 3 4 U10 A0 A1 A2 VSS 8 VCC WP 7 6 SCL SDA 5 24LC64 /RS Main I2C bus (Connected to blackfin TWI - Pull up resistors not required) I2C bus 1 is common across both connectors on SDP - Pull up resistors required (connected to blackfin GPIO - use I2C_0 first) SCLK SDIN /CS SDO 3.3V_BF VIO: USE to set IO voltage max draw 20mA 00943-103 MSB 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 VIN: Use this pin to power the SDP requires 4-7V 200mA 图31. EVAL-AD5544SDZ原理图B部分 Rev. F | Page 23 of 28 J4-2 J4-1 J1-3 J1-2 10uF C18 + VDD C3 0.1uF C19 5 3 0.1uF 0.1uF C2 DVDD VSS VOUT 2 TRIM GND +VIN 4 ADR01BKSZ C6 10uF C5 10uF U3 + + C4 10uF LK2 10 9 0.1uF C20 D C B A 5 MSB VREFA VREFB VREFC VREFD 6 /RS U5 MSB RS LDAC SDO CS SDIN SCLK 22 DGND 4 6 C50 C51 10uF 0.1uF 10uF AD8065 C22 VOUTA J16 J13 VOUT A VOUT D VOUTD VSS C35 1.8pF 1 2 4 14 13 11 15 16 18 28 3 + 2 - VDD U7 C21 1.8pF C23 0.1uF C25 0.1uF 4 V6 V+ AD8065 7 C24 10uF VDD U8 3 2 C28 1.8pF VSS VDD U9 + - 3 + VSS C48 0.1uF 27 7 VV+ C49 10uF 2 - VREFA VREFB + - VDD U6 3 2 VSS + 25 0.1uF 10uF 3 VREFA VREFB 12 VREFC 17 VREFD 26 AGNDA IOUTA RFBA AGNDB IOUTB RFBB AGNDC IOUTC RFBC AGNDD IOUTD VDD RFBD C17 AD5544 AGNDF 23 NC 19 NC1 21 /LDAC 20 MSB SDO SDO /RS /CS 8 /LDAC SDIN /CS SDIN SCLK SCLK C16 DVDD + C1 C47 1.8pF + 0.1uF VDD C45 C44 7 C36 6 0.1uF 6 0.1uF C33 C34 0.1uF 10uF AD8065 C32 C30 0.1uF 10uF AD8065 10uF C46 4 VV+ 4 VV+ 7 10uF + + + + 7 24 + Rev. F | Page 24 of 28 + 图32. EVAL-AD5544SDZ原理图C部分 + J1-1 J15 J14 VOUT B VOUTB VOUT C VOUTC AD5544/AD5554 00943-104 AD5544/AD5554 00943-105 评估板布局 00943-106 图33. 丝网图 图34. 器件侧 Rev. F | Page 25 of 28 00943-107 AD5544/AD5554 图35. 焊接侧 Rev. F | Page 26 of 28 AD5544/AD5554 外形尺寸 10.50 10.20 9.90 15 28 5.60 5.30 5.00 1 14 0.25 0.09 1.85 1.75 1.65 0.38 0.22 0.05 MIN 0.65 BSC 8° 4° 0° SEATING PLANE 0.95 0.75 0.55 060106-A 2.00 MAX COPLANARITY 0.10 8.20 7.80 7.40 COMPLIANT TO JEDEC STANDARDS MO-150-AH 图36. 28引脚紧缩小型封装[SSOP] (RS-28) 图示尺寸单位：mm 0.30 0.25 0.18 32 25 0.50 BSC 0.80 0.75 0.70 SEATING PLANE 0.50 0.40 0.30 8 16 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF 9 BOTTOM VIEW 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-WHHD. 图37. 32引脚引脚架构芯片级封装[LFCSP_WQ] 5 mm x 5 mm，超薄体 (CP-32-11) 尺寸单位：mm Rev. F | Page 27 of 28 3.65 3.50 SQ 3.45 EXPOSED PAD 17 TOP VIEW PIN 1 INDICATOR 1 24 112408-A PIN 1 INDICATOR 5.10 5.00 SQ 4.90 AD5544/AD5554 订购指南 型号1 AD5544ARS AD5544ARSZ AD5544ARSZ-REEL7 AD5544BRSZ AD5544BRSZ-REEL7 AD5544ACPZ-1-R2 AD5544ACPZ-1-RL7 AD5544BCPZ-R2 AD5544BCPZ-RL7 AD5554BRSZ EVAL-AD5544SDZ 1 RES位 16 16 16 16 16 16 16 16 16 14 INL LSB ±2 ±2 ±2 ±1 ±1 ±4 ±4 ±1 ±1 ±0.5 DNL LSB ±1.5 ±1.5 ±1.5 ±1 ±1 ±1 ±1 ±1 ±1 ±1 温度范围 −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C 封装描述 28引脚紧缩小型封装[SSOP] 28引脚紧缩小型封装[SSOP] 28引脚紧缩小型封装[SSOP] 28引脚紧缩小型封装[SSOP] 28引脚紧缩小型封装[SSOP] 32引脚 LFCSP_WQ 32引脚 LFCSP_WQ 32引脚 LFCSP_WQ 32引脚 LFCSP_WQ 28引脚紧缩小型封装[SSOP] 评估板 Z = 符合RoHS标准的器件。 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2000–2011 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D00943sc-0-1/12(F) Rev. F | Page 28 of 28 封装选项 RS-28 RS-28 RS-28 RS-28 RS-28 CP-32-11 CP-32-11 CP-32-11 CP-32-11 RS-28