14 位 A/D 转换器电路（JM9243） 说 明 书 北京蓝通精电科技有限公司 TEL:01059019198 59019070 WWW.BEIDOUGPS.NET 1 JM9243 一、 14 位 3MHz 模数转换器 概述 JM9243 是一种 3MSPS，单电源，14 位的模数转换器。它采用低成本的高速 CMOS 工艺和新的系统结构，以较低的功耗和成本实现了较高的分辨率和速度。本器件是一种完全 的单片模数转换器，它有片上高性能，低噪声的采样保持放大器和可编程电压基准源。JM9243 也可选择外部基准以满足应用中对直流精确度及温漂的要求。JM9243 采用多级全差分流水线 结构和数字校正逻辑，确保在全温范围内无失码。 JM9243 的输入接口非常灵活，易于与图像，通信，医疗和数据采集系统相连。一个 真正双差分输入结构提供了单端和差分两种输入接口以满足不同输入范围的要求。采样保持 放大器（SHA）既适用于多通道系统，也可在单通道系统中对奈奎斯特频率之上的输入信号 进行采样。由于双差分输入模式的采样保持放大器在 1.5MHZ 的奈奎斯特频率之上的采样 频率下，也有着优良的动态性能，JM9243 在通信系统中可用于直接中频变换。 单时钟输入用于控制所有的内部转换周期。数据输出采用直接二进制码。溢出（OTR） 信号用来指示高溢出和低溢出。 JM9243 采用 44 管脚的 MQFP（军品采用 CLCC44）封装，与美国 ADI 公司的 AD9243 型 模数转换器的出腿排列相兼容。 二、 主要特性 z 单片 14-Bit，3MSPS A/D 转换器 z 低功耗：110mW z 单 5V 电源 z 积分非线性误差：2.5LSB z 差分非线性：0.6LSB z 输入参考噪声：0.36LSB z 片上采样保持器和电压参考 z 信噪失真比：79.0dB z 无杂散动态范围：91.0dB z 溢出指示 z 44 脚 MQFP（军品采用 CLCC44） 2 三、 原理图 四、 信号说明与封装管腿 JM9243 3 管脚号 符号 类型 7 DVSS VSS 8，35 AVSS VSS 功能描述 管脚号 符号 数字地 32,33,36 NC 模拟地 37 SENSE 类型 功能描述 没有连接 I 参考源选 择端 9 DVDD VDD +5V 数字电源 38 VREF I/O 参考源 I/O 10，34 AVDD VDD +5V 模拟电源 39 REFCOM O 共模参考 源 11 DRVSS VSS 数字输出驱动地 40,41,44 NC 没有连接 12 DRVDD VSS 数字输出驱动电 2,5,6 NC 没有连接 时钟输入 42 CAPB I/O 降低噪声 没有连接 43 CAPT I/O 降低噪声 源 13 CLK I 14—16 NC 17 BIT14 O 最低数字位 1 CML O 共模电压 18—29 BIT13— O 数字输出 3 VINA I 模拟互补 BIT2 30 BIT1 输入（+） O 4 最高数字位 VINB I 模拟量输 入（-） 31 五、 OTR O 溢出 主要参数 直流参数 AVDD=+5V，DVDD=+5V，fSAMPLE=3MSPS，VREF=2.5V，VINB=2.5V，全温范围，除另有 说明。 参数 符号 测试条件 除另有规定外 单位 极限值 最小 最大 -55℃≤TA≤125℃ VDD=5（1±5%）V 分辨率 14 位 转换速率 3 MHz 精度 积分非线性 INL ±2.5 LSB 差分非线性 DNL ±1.0 LSB 零点误差 @25℃ ±0.3 %FSR 增益误差 内参考@25℃ ±1.5 %FSR 增益误差 外参考@25℃ ±0.75 %FSR 14 位 位 3.0 ppm/ 无失码 温漂 零点误差 ℃ 增益误差 内参考 20.0 ppm/ ℃ 4 增益误差 外参考 5.0 ppm/ ℃ 模拟输入范围 电源电流 2 VP-P VREF=2.5V 5 VP-P 1V 模式 0.986 1.014 V 2.5V 模式 2.465 2.535 V AVDD 4.75 5.25 V DVDD 4.75 5.25 V DRVDD 4.75 5.25 V IAVDD 23 mA IDRVDD 1 mA IDVDD 5 mA 145 mW 片上电压基准源 电源电压 VREF=1.0V 功耗 输出高电平电压 VOH IOH=-0.5mA 2.4 ― V 输出低电平电压 VOL IOL=+1.6mA ― 0.4 V 输入高电平电压 VIH CMOS 接口 3.5 ― V 输入低电平电压 VIL CMOS 接口 ― 1.0 V IIH VI=VDD ― ±10 μA │IIL│ VI=VSS ― ±10 μA 输入高电平电流 输入低电平电流 交流参数 测试条件 参数 符号 -55℃≤TA≤125℃ VDD=5（1±5%）V SNR SINAD ENOB SFDR THD 信噪比 信噪失真比 有效位 无杂散动态范围 总谐波失真 动态性能 极限值 除另有规定外 fi=500kHz fi=500kHz fi=500kHz fi=500kHz fi=500kHz 最小 最大 76 75 12.3 tC tCH 333 150 dB dB 位 dB dB MHz MHz ns ps ns ns ns tCL 150 ns tOD 8 91 -78 40 40 1 40 167 全功率带宽 小信号带宽 孔径延时 孔径抖动 过载恢复时间 时钟周期 时钟周期高电 平 时钟周期低电 平 输出延迟 单位 19 ns 极限条件 参数 符号 最小值 最大值 单位 5 电源电压 VS -0.3 6.0 V 模拟输入电压 VIA -0.3 VS +0.3 V 数字输入电压 VID -0.3 VS +0.3 V 贮存温度 Tstg -65 150 ℃ 耐焊接温度 Th ― 300 ℃ 结温 Tj ― 175 ℃ 推荐工作条件 参数 符号 最小值 最大值 单位 电源电压 VS 4.75 5.25 V 模拟输入电压 VIA 1.25 3.75 V 工作环境温度 TA -55 125 ℃ f ― 3 MHz 工作频率 六、 质量等级 GJB 597A-96 B 级。 七、 使用说明 JM9243 采用 4 级流水线结构和宽带宽输入采样保持器，是在 CMOS 工艺上实现的。 流水线的每一级除了最后一级外，都包含一个连接到开关电容 DAC 上的低精度全并行 ADC 和一个级间余量放大器（MDAC）。余量放大器将 DAC 重建的输出和全并行 ADC 的输入之 间的电压差值放大，送入流水线的下一级。每一级采用一位冗余度以对闪烁误差进行数字校 正。最后一级仅为一个全并行 ADC。 流水线结构可得到较大的转换速率，付出的代价是流水线延迟或等待时间。这意味 着转换器可以在每个时钟周期捕获新的输入采样，但需要 3 个时钟周期才能完成转换，输出 数据。在大部分应用中并不在意这种延迟。数字输出和溢出指示（ORT），被锁存到输出缓 冲器中以驱动输出管脚。输出驱动器可被设置成+5V 或+3.3V 逻辑接口。 JM9243 在内部时序电路中采用了时钟的上升沿和下降沿。转换器在输入时钟的上升 沿对模拟输入采样。当时钟低电平时（即时钟的下降沿和上升沿之间），输入采样保持器处 于采样模式；时钟高电平时处于保持模式。时钟上升沿之前的系统干扰以及过大的时钟抖动 都会导致输入采样保持器得到错误的值，应尽量减小这种误差。 JM9243 的单端和差分工作模式都有着优秀的 AC 性能。最佳的接口设置取决于应用的 具体要求。以下推荐了几种输入接口设置以供参考。 6 JM9243 变压器耦合输入 JM9243 交叉耦合差分驱动电路 JM9243 带电平移动的差分驱动电路 注意 1 时钟周期可扩展到 1ms 而性能不会降低@25℃。 7 八、 封装形式 CLCC44 CLCC44 外型尺寸图 8