LTC2000 - 16/14/11ビット、2.5Gsps D/Aコンバータ

LTC2000
16/14/11ビット、
2.5Gsps D/Aコンバータ
特長
概要
SFDR：80dBc（fOUT：70MHz 時）
n SFDR：>68dBc
（fOUT：DC ～ 1000MHz）
n フルスケール電流：40mA
（公称）、±1V 出力に対応
n 可変フルスケール電流範囲：10mA ～ 60mA
n シングル /デュアル・ポートのDDR LVDSインタフェース
および DHSTLインタフェース
n 短い待ち時間
（シングル・ポート：7.5サイクル、
デュアル・ポート：11サイクル）
n 2トーンIMD：>78dBc
（fOUT：DC ～ 1000MHz）
n 付加位相ノイズ：–165dBc/Hz
（fOUT：65MHzでオフセットが 1MHzの場合）
n 170ピン
（9mm×15mm）BGA パッケージ
LTC®2000は、スペクトル純度が格段に高い16/14/11ビットの
2.5Gsps 電流ステアリング D/Aコンバータ・ファミリです。
n
シングル
（1.25Gspsモード）ポートまたはデュアル
（2.5Gsps
モード）ポートの信号源同期 LVDSインタフェースにより、
625MHzのDDRデータ・クロック
（データと直角位相または
同位相が可能）を使用して最大 1.25Gbpsのデータ・レート
をサポートします。内蔵の同期回路により、データとDACサ
ンプル・クロックを自動的に整合します。
パターン発生、LVDSループ出力、接合部温度検出などの
追加機能により、システムの開発およびテストが簡素化さ
れます。
シリアル・ペリフェラル・インタフェース
（SPI）ポートにより、
内部レジスタの構成および読み取りが可能です。LTC2000
は1.8V 電源および 3.3V 電源で動作し、消費電力は2.5Gsps
時に2.2W、1.25Gsps 時に1.3Wです。
アプリケーション
n
n
n
n
n
n
広帯域通信システム
DOCSIS CMTS
直接 RF 合成
レーダー
計測機器
自動テスト装置
L、LT、LTC、LTM、Linear Technologyおよび Linearのロゴは、リニアテクノロジー社の登
録商標です。その他全ての商標の所有権は、それぞれの所有者に帰属します。8330633を
含む米国特許によって保護されています。
ブロック図
TSTP/N
PD
JUNCTION
TEMPERATURE
PATTERN
GENERATOR
CS
SCK SDI
SVDD
SDO
SPI
SFDRとfOUT、fDAC = 2.5Gsps
100
DAP/N[15:0]
DDR DATA FLIP-FLOPS
16-BIT DAC
4:1
50Ω
IOUTN
GAIN
ADJUST
DCKIP/N
CLK DIVIDER
÷2 OR ÷4
AVDD18
DVDD18
FSADJ
CLK
RECEIVER
AVDD33
90
DVDD33
GND
CKP/N
80
70
60
CLOCK
SYNC
DELAY
ADJUST
DCKOP/N
DIGITAL AMPLITUDE = 0dBFS
IOUTFS = 40mA
50Ω
SFDR (dBc)
LVDS RECEIVERS
DBP/N[15:0]
IOUTP
REFIO
10k
50
0
200
400
600
800
fOUT (MHz)
1000
1200
2000 TA01b
REF
2000 BD
2000f
詳細：www.linear-tech.co.jp/LTC2000
1
LTC2000
目次
特長....................................................................1
アプリケーション ...................................................1
ブロック図 ............................................................1
概要....................................................................1
絶対最大定格........................................................3
ピン配置 ..............................................................3
発注情報..............................................................4
電気的特性...........................................................5
タイミング特性 ......................................................8
標準的性能特性.....................................................9
ピン機能 ............................................................ 16
ブロック図 .......................................................... 17
タイミング図 ....................................................... 18
動作.................................................................. 18
はじめに ............................................................................ 18
デュアルポート・モード..................................................... 19
シングルポート・モード .................................................... 19
SPI（シリアル・ペリフェラル・インタフェース）................. 22
パワーオン・リセット......................................................... 22
パワーダウン .................................................................... 22
リファレンスの動作 ........................................................... 22
フルスケール電流の設定 ................................................. 23
D/Aコンバータの伝達関数 ............................................... 24
アナログ出力
（IOUTP/N）..................................................... 24
DACサンプル・クロック
（CKP/N）....................................... 25
分割されたクロック出力
（DCKOP/N）............................... 25
LVDSデータ・クロック入力
（DCKIP/N）
............................. 25
LVDSデータ入力ポート
（DAP/N、DBP/N）........................ 26
クロック同期回路 ............................................................. 27
高調波歪みの最小化 ....................................................... 29
LVDS 入力タイミング・スキューの測定 ........................... 29
内部接合部温度（TJ）
の測定............................................ 32
パターン・ジェネレータ..................................................... 32
SPIレジスタ一覧 .................................................. 33
アプリケーション情報 ........................................... 34
サンプル起動シーケンス .................................................. 34
出力構成 .......................................................................... 35
DACサンプル・クロックの生成 ......................................... 35
デュアルポート・モードでの複数のLTC2000の同期化 .. 36
シングルポート・モードでの複数のLTC2000の同期化 .. 38
PCBレイアウトに関する検討事項 ................................... 40
ピンの位置（LTC2000-16）....................................... 45
ピンの位置（LTC2000-14）....................................... 47
ピンの位置（LTC2000-11）....................................... 49
パッケージ ......................................................... 51
標準的応用例...................................................... 52
関連製品............................................................ 52
2000f
2
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
絶対最大定格
（Note 1、2）
AVDD33、DVDD33、SVDD .............................................–0.3V ～ 4V
AVDD18、DVDD18 ........................................................–0.3V ～ 2V
IOUTP、IOUTN .........................–1.2V ～最小（AVDD33 ＋0.3V、4V）
FSADJ、REFIO ......................–0.3V ～最小（AVDD33 ＋0.3V、4V）
DCKIP、DCKIN .................... –0.3V ～最小（DVDD33 ＋0.3V、4V）
DCKOP、DCKON .................. –0.3V ～最小（DVDD33 ＋0.3V、4V）
DAP/N, DBP/N..................... –0.3V ～最小（DVDD33 ＋0.3V、4V）
TSTP、TSTN .........................–0.3V ～最小（AVDD33 ＋0.3V、4V）
CKP、CKN ............................–0.3V ～最小（AVDD18 ＋0.3V、2V）
CS、PD、SCK、SDI、SDO .........–0.3V ～最小（SVDD ＋0.3V、4V）
動作温度範囲
LTC2000C ............................................................ 0°C ～ 70°C
LTC2000I ......................................................... –40°C ～ 85°C
最大接合部温度...............................................................125°C
保存温度範囲.................................................... –55°C ～ 125°C
リード温度（半田付け、10 秒）..........................................260°C
ピン配置
LTC2000-16
1
LTC2000-14
2
A
3
TOP VIEW
4 5 6 7
8
9
1
10
2
A
GND
B
LTC2000-11
C
AVDD18
D
DVDD18
E
8
9
10
1
C
AVDD18
D
DVDD18
E
F
G
H
H
H
J
J
L
L
M
M
N
N
N
P
P
R
S
AVDD33
R
GND
BGA PACKAGE
170-LEAD (9mm × 15mm × 1.54mm)
TJMAX = 125°C, θJA = 20°C/W, θJB = 8°C/W,
θJCtop = 9°C/W, θJCbottom = 3°C/W
DVDD33
Q
GND
S
10
GND
K
L
DVDD33
9
DVDD18
J
GND
M
Q
8
E
F
AVDD33
TOP VIEW
5 6 7
C
G
K
4
D
F
GND
3
GND
B
G
K
2
A
GND
B
AVDD18
3
TOP VIEW
4 5 6 7
AVDD33
P
DVDD33
Q
R
S
GND
BGA PACKAGE
170-LEAD (9mm × 15mm × 1.54mm)
BGA PACKAGE
170-LEAD (9mm × 15mm × 1.54mm)
TJMAX = 125°C, θJA = 20°C/W, θJB = 8°C/W,
θJCtop = 9°C/W, θJCbottom = 3°C/W
TJMAX = 125°C, θJA = 20°C/W, θJB = 8°C/W,
θJCtop = 9°C/W, θJCbottom = 3°C/W
2000f
詳細：www.linear-tech.co.jp/LTC2000
3
LTC2000
発注情報
LTC2000
C
Y
–16
#PBF
無鉛指定
PBF = 無鉛
分解能
16 = 16ビット分解能
14 = 14ビット分解能
11 = 11ビット分解能
パッケージ・タイプ
170ピン（15mm×9mm×1.54mm）BGA
温度グレード
C = コマーシャル温度範囲（0°C ～ 70°C）
I = インダストリアル温度範囲（–40°C ～ 85°C）
製品番号
製品番号
LTC2000CY-16#PBF
LTC2000CY-14#PBF
LTC2000CY-11#PBF
LTC2000IY-16#PBF
LTC2000IY-14#PBF
LTC2000IY-11#PBF
ボール仕上げ
SAC305（RoHS）
SAC305（RoHS）
SAC305（RoHS）
SAC305（RoHS）
SAC305（RoHS）
SAC305（RoHS）
製品マーキング *
パッケージ・タイプ
MSLレーティング
温度範囲
LTC2000Y-16
BGA
3
0°C to 70°C
LTC2000Y-14
BGA
3
0°C to 70°C
LTC2000Y-11
BGA
3
0°C to 70°C
LTC2000Y-16
BGA
3
–40°C to 85°C
LTC2000Y-14
BGA
3
–40°C to 85°C
LTC2000Y-11
BGA
3
–40°C to 85°C
さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。* 温度グレードは出荷時のコンテナのラベルで識別されます。
無鉛仕上げの製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/をご覧ください。
この製品はトレイでのみ供給されます。詳細についての参照先：http://www.linear-tech.co.jp/packaging/
2000f
4
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
電気的特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、AVDD18、DVDD18 = 1.71V ∼ 1.89V、AVDD33、
DVDD33 = 3.135V ∼ 3.465V、SVDD = 1.71V ∼ 3.465V、RFSADJ = 500Ω、内部の 50Ω の終端を含むIOUTP/N からGNDまでの 12.5Ω の負荷。
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
Resolution
LTC2000-16
l
16
Bits
LTC2000-14
l
14
Bits
11
DC 性能
DNL
INL
Differential Nonlinearity
Integral Nonlinearity
Offset Error
LTC2000-11
l
LTC2000-16
l
LTC2000-14
l
LTC2000-11
l
LTC2000-16
l
LTC2000-14
l
LTC2000-11
l
LTC2000-16
l
LTC2000-14
l
LTC2000-11
l
±0.2
±0.1
±1
±0.5
±0.2
SFDR
IMD
±2
±1
±0.05
LSB
LSB
LSB
LSB
LSB
% FSR
% FSR
% FSR
ppm/°C
% FSR
5
ppm/°C
Full-Scale; AVDD33 = 3.135V to 3.465V
69
dB
RFSADJ = 500Ω
40
mA
IOUTP/N to GND
l
–1
l
42
Output Capacitance
50
6
Output Bandwidth
RIOUTP/N = 12.5Ω, –3dB Excluding sin(x)/x
Maximum Update Rate
Dual-Port Mode
Single-Port Mode
Spurious Free Dynamic Range
fDAC = 1.25Gsps, 0dBFS
fOUT = 50MHz, LIN_DIS = 0, LIN_GN = 75%
fOUT = 100MHz, LIN_DIS = 0, LIN_GN = 75%
fOUT = 250MHz, LIN_DIS = 0, LIN_GN = 75%
fOUT = 500MHz, LIN_DIS = 0, LIN_GN = 75%
Spurious Free Dynamic Range
fDAC = 2.5Gsps, 0dBFS
fOUT = 100MHz, LIN_DIS = 0, LIN_GN = 75%
fOUT = 200MHz, LIN_DIS = 0, LIN_GN = 75%
fOUT = 500MHz, LIN_DIS = 0, LIN_GN = 75%
fOUT = 1000MHz, LIN_DIS = 0, LIN_GN = 75%
AC 性能
±4
LSB
±0.5
Output Compliance Range
Output Resistance
±0.5
±0.09
Gain Error
Full-Scale Output Current
±1
1
Gain Error Drift
アナログ出力
±2.7
±0.06
Offset Error Drift
Power Supply Rejection Ratio
Bits
±0.5
2.1
l
l
2.5
1.25
1
V
58
Ω
pF
GHz
Gsps
Gsps
82
82
74
74
dBc
dBc
dBc
dBc
76
74
72
68
dBc
dBc
dBc
dBc
fOUT = 500MHz, LIN_DIS = 1
fOUT = 1000MHz, LIN_DIS = 1
66
62
dBc
dBc
2-Tone Intermodulation Distortion
fOUT2 = fOUT1 + 1.25MHz
fDAC = 1.25Gsps, –6dBFS
fOUT = 50MHz, LIN_DIS = 0, LIN_GN = 75%
fOUT = 100MHz, LIN_DIS = 0, LIN_GN = 75%
fOUT = 250MHz, LIN_DIS = 0, LIN_GN = 75%
fOUT = 500MHz, LIN_DIS = 0, LIN_GN = 75%
100
90
90
82
dBc
dBc
dBc
dBc
2-Tone Intermodulation Distortion
fOUT2 = fOUT1 + 1.25MHz
fDAC = 2.5Gsps, –6dBFS
fOUT = 100MHz, LIN_DIS = 1
fOUT = 200MHz, LIN_DIS = 1
fOUT = 500MHz, LIN_DIS = 1
fOUT = 1000MHz, LIN_DIS = 1
87
86
84
78
dBc
dBc
dBc
dBc
fOUT = 500MHz, LIN_DIS = 0, LIN_GN = 75%
fOUT = 1000MHz, LIN_DIS = 0, LIN_GN = 75%
80
67
dBc
dBc
l
67
2000f
詳細：www.linear-tech.co.jp/LTC2000
5
LTC2000
電気的特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、AVDD18、DVDD18 = 1.71V ∼ 1.89V、AVDD33、
DVDD33 = 3.135V ∼ 3.465V、SVDD = 1.71V ∼ 3.465V、RFSADJ = 500Ω、内部の 50Ω の終端を含むIOUTP/N からGNDまでの 12.5Ω の負荷。
SYMBOL
PARAMETER
CONDITIONS
NSD
Noise Spectral Density
0dBFS Single Tone, fDAC = 2.5Gsps,
IOUTFS = 40mA
LTC2000-16, fOUT = 100MHz
LTC2000-16, fOUT = 350MHz
LTC2000-16, fOUT = 550MHz
LTC2000-16, fOUT = 950MHz
–166
–161
–158
–156
dBm/Hz
dBm/Hz
dBm/Hz
dBm/Hz
LTC2000-14, fOUT = 100MHz
LTC2000-14, fOUT = 350MHz
LTC2000-14, fOUT = 550MHz
LTC2000-14, fOUT = 950MHz
–164
–160
–158
–155
dBm/Hz
dBm/Hz
dBm/Hz
dBm/Hz
LTC2000-11, fOUT = 100MHz
LTC2000-11, fOUT = 350MHz
LTC2000-11, fOUT = 550MHz
LTC2000-11, fOUT = 950MHz
–156
–155
–154
–153
dBm/Hz
dBm/Hz
dBm/Hz
dBm/Hz
Phase Noise
fDAC = 2.5Gsps, fOUT = 65MHz
0dBFS Single Tone, IOUTFS = 40mA
10kHz Offset
1MHz Offset
–147
–165
dBc/Hz
dBc/Hz
WCDMA ACLR (Single Carrier)
Adjacent/Alternate Adjacent Channel
fDAC = 2.5Gsps, fOUT = 350MHz
fDAC = 2.5Gsps, fOUT = 950MHz
77/79
72/75
dBc
dBc
Latency (Note 5)
Single-Port Mode
Dual-Port Mode, DAP/N Data
Dual-Port Mode, DBP/N Data
Aperature Delay
CKP/N Rising to IOUTP/N Transition
WCDMA
ACLR
待ち時間
MIN
TYP
MAX
7.5
10
11
Settling Time
UNITS
Cycles
Cycles
Cycles
3
ns
2.2
ns
リファレンス
Output Voltage
l
1.225
Input Voltage
l
1.1
1.25
1.275
1.4
V
V
Reference Temperature Coefficient
±25
ppm/°C
Output Impedance
10
kΩ
DACクロック入力（CKP、CKN）
Differential Input Voltage Range
Common-Mode Input Voltage
l
±0.3
Set Internally
Sampling Clock Frequency
±1.8
1
l
50
Input Impedance
2500
5
LVDS 入力（DCKIP、DCKIN、DAP/N、DBP/N）
V
V
MHz
kΩ
Differential Input Voltage Range
l
±0.2
±0.6
V
Common-Mode Voltage Range
l
0.4
1.8
V
Differential Input Impedance
l
95
Maximum Data Rate
l
LVDS Clock Frequency
l
25
120
145
Ω
1250
Mbps
625
MHz
2000f
6
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
電気的特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、AVDD18、DVDD18 = 1.71V ∼ 1.89V、AVDD33、
DVDD33 = 3.135V ∼ 3.465V、SVDD = 1.71V ∼ 3.465V、RFSADJ = 500Ω、内部の 50Ω の終端を含むIOUTP/N からGNDまでの 12.5Ω の負荷。
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
l
l
0.24
0.24
0.36
0.36
0.48
0.48
V
V
l
1.075
1.2
1.325
LVDS 出力（DCKOP、DCKON）
Differential Output Voltage
100Ω Differential Load, DCKO_ISEL = 0
50Ω Differential Load, DCKO_ISEL = 1
Common-Mode Output Voltage
Internal Termination Resistance
DCKO_TRM = 1
100
V
Ω
CMOSデジタル入力（CS、PD、SCK、SDI）
VIH
Digital Input High Voltage
VIL
Digital Input Low Voltage
ILK
Digital Input Leakage
CIN
Digital Input Capacitance
VOH
Digital Output High Voltage
ISOURCE = 0.2mA
l
VOL
Digital Output Low Voltage
ISINK = 1.6mA
l
l
VIN = GND or SVDD
70
%VSVDD
l
30
l
±10
8
%VSVDD
µA
pF
CMOSデジタル出力（SDO）
Hi-Z Output Leakage
85
%VSVDD
15
±10
l
Hi-Z Output Capacitance
8
%VSVDD
µA
pF
電源
VVDD33
AVDD33, DVDD33 Supply Voltage
l
3.135
3.3
3.465
V
VVDD18
AVDD18, DVDD18 Supply Voltage
l
1.71
1.8
1.89
V
VSVDD
SVDD SPI Supply Voltage
l
1.71
IAVDD33
AVDD33 Supply Current, AVDD33 = 3.3V
PD = SVDD
PD = GND
l
l
68
0.1
72
10
mA
µA
IDVDD33
DVDD33 Supply Current, DVDD33 = 3.3V
PD = SVDD
PD = GND
l
l
8
0.1
12
5
mA
µA
IAVDD18
AVDD18 Supply Current, AVDD18 = 1.8V
fDAC = 2500MHz
fDAC = 1250MHz
fDAC = 0Hz, PD = SVDD
fDAC = 0Hz, PD = GND
l
l
l
l
720
375
23
3
790
420
27
180
mA
mA
mA
µA
IDVDD18
DVDD18 Supply Current, DVDD18 = 1.8V
fDAC = 2500MHz
fDAC = 1250MHz
fDAC = 0Hz, PD = SVDD
fDAC = 0Hz, PD = GND
l
l
l
l
350
190
10
0.1
395
215
14
240
mA
mA
mA
µA
ISVDD
SVDD Supply Current (Note 4),
SVDD = 3.3V
fSCK = 0Hz
l
0.1
5
µA
Total Power Dissipation
fDAC = 2500MHz
fDAC = 1250MHz
fDAC = 0Hz, PD = SVDD
fDAC = 0Hz, PD = GND
3.465
2180
1270
310
6
V
mW
mW
mW
µW
2000f
詳細：www.linear-tech.co.jp/LTC2000
7
LTC2000
タイミング特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、AVDD18、DVDD18 = 1.71V ∼ 1.89V、AVDD33、
DVDD33 = 3.135V ∼ 3.465V、SVDD = 1.71V ∼ 3.465V、RFSADJ = 500Ω、2 重終端された50Ω の出力負荷。
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
t1
SDI Valid to SCK Setup
(Note 3)
l
4
ns
t2
SDI Valid to SCK Hold
(Note 3)
l
4
ns
t3
SCK High Time
(Note 3)
l
9
ns
t4
SCK Low Time
(Note 3)
l
9
ns
t5
CS Pulse Width
(Note 3)
l
10
ns
t6
SCK High to CS High
(Note 3)
l
7
ns
t7
CS Low to SCK High
(Note 3)
l
7
ns
t10
CS High to SCK High
(Note 3)
l
7
ns
t13
SCK Low to SDO Valid
Unloaded (Note 3)
l
10
ns
SCK Frequency
50% Duty Cycle (Note 3)
l
t11
LVDS DAP/N, DBP/N to DCKI Setup Time
(Note 3)
DCKI_Q = 1
DCKI_Q = 0, DCKI_TADJ = 000
l
l
200
600
ps
ps
t12
LVDS DAP/N, DBP/N to DCKI Hold Time
(Note 3)
DCKI_Q = 1
DCKI_Q = 0, DCKI_TADJ = 000
l
l
200
–200
ps
ps
Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに回復不可能な損傷を与
える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に
悪影響を与える恐れがある。
Note 2：全ての電圧値はGNDを基準にしている。
50
MHz
Note 3：設計によって保証されているが、製造時にはテストされない。
Note 4：0VまたはSVDD でのデジタル入力。
Note 5：待ち時間は、
DCKIP/Nの遷移からCKP/Nの遷移までの遅延である。CKP/Nの遷移によっ
て、DACサンプル・クロック
（CKP/N）
サイクルで測定されたDAP/NまたはDBP/Nでのサンプルが、
D/Aコンバータの出力IOUTP/N に現れる。
2000f
8
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
標準的性能特性
注記がない限り、IOUTFS = 40mA、TA = 25 C、AVDD18 = DVDD18 = 1.8V、AVDD33 = DVDD33 = 3.3V、RLOAD = 12.5Ω。
LTC2000-16 の微分非直線性
（DNL）
LTC2000-16 の積分非直線性（INL）
4
2
2
1
INLとIOUTFS および温度
6
4
INL (POS)
0
INL (LSB)
DNL (LSB)
INL (LSB)
2
0
0
–2
–1
–2
–4
–4
–32768
–16384
0
16384
–2
–32768
32768
0
–16384
16384
DNLとIOUTFS および温度
0
0.02
0
–0.02
–2
16 BIT
14 BIT
11 BIT
–0.04
–4
DNL (NEG)
–25
0
25
50
TEMPERATURE (°C)
75
100
–0.06
–50
–25
0
25
50
TEMPERATURE (°C)
75
リファレンス出力電圧と温度
1.255
I (mA)
VREF (V)
–1.0
–50
100
1.250
700
30
25
AVDD18
400
DVDD18
0
100
DVDD18
AVDD18
SVDD
AVDD33
DVDD33
15
10
5
AVDD33
DVDD33
100
2000 G07
75
20
200
100
0
25
50
TEMPERATURE (°C)
シャットダウン電流と温度
300
1.245
–25
2000 G06
35
500
75
–0.5
800
600
0
25
50
TEMPERATURE (°C)
0
電源電流とfDAC
1.260
–25
0.5
2000 G05
2000 G04
1.240
–50
40mA
60mA
利得誤差と温度
GAIN ERROR (% FSR)
DNL (POS)
–6
–50
100
2000 G03
1.0
I (µA)
DNL (LSB)
2
75
0.04
OFFSET ERROR (%FSR)
4
オフセット誤差と温度
0.06
40mA
60mA
0
25
50
TEMPERATURE (°C)
10mA
20mA
2000 G02
2000 G01
10mA
20mA
INL (NEG)
–25
CODE
CODE
6
–6
–50
32768
0
500
1000
1500
fDAC (MHz)
2000
2500
0
–5
–50
–25
0
25
50
75
100
TEMPERATURE (°C)
2000 G08
2000 G09
2000f
詳細：www.linear-tech.co.jp/LTC2000
9
LTC2000
標準的性能特性
注記がない限り、IOUTFS = 40mA、TA = 25 C、AVDD18 = DVDD18 = 1.8V、AVDD33 = DVDD33 = 3.3V、RLOAD = 12.5Ω、LIN_DIS = 0、LIN_ GN = 75%。
0
fOUT = 990MHz、fDAC = 2.5Gspsでの
シングルトーン・スペクトル
0
RBW = 2kHz, VBW = 5kHz
REF = 5dBm, ATTEN = 25dB
SWEEP = 620s (1001 PTS)
–10
–20
–20
–30
–40
10dB/DIV
10dB/DIV
–30
fDAC-fOUT
IMAGE
–50
–40
–60
–70
–70
–80
–80
20
516
20
516
60
200
400
600
800
fOUT (MHz)
1000
70
0
200
400
600
800
fOUT (MHz)
90
80
80
0
200
400
600
800
fOUT (MHz)
1000
1200
2000 G16
80
70
50
1200
0
200
400
600
800
fOUT (MHz)
100
DIGITAL AMPLITUDE = 0dBFS
2.5Gsps
2.0Gsps
1.6Gsps
1.25Gsps
60
90
80
70
0dBFS
–3dBFS
–6dBFS
–12dBFS
–16dBFS
60
0
200
400
600
800
fOUT (MHz)
1200
HD2とfOUT およびデジタル振幅
（dBFS）、fDAC = 2.5Gsps
70
50
1000
2000 G15
HD2 (dBc)
90
HD3 (dBc)
HD2 (dBc)
100
50
1000
HD3とfOUT および fDAC
100
1200
60mA
40mA
20mA
10mA
2000 G14
HD2とfOUT および fDAC
60
1000
60
2000 G13
DIGITAL AMPLITUDE = 0dBFS
2.5Gsps
2.0Gsps
1.6Gsps
1.25Gsps
600
800
fOUT (MHz)
90
SFDR (dBc)
80
50
1200
70
400
100
60
0
200
SFDRとfOUT および IOUTFS、
fDAC = 2.5Gsps
0dBFS
–3dBFS
–6dBFS
–12dBFS
–16dBFS
90
SFDR (dBc)
SFDR (dBc)
100
DIGITAL AMPLITUDE = 0dBFS
90°C
25°C
–40°C
70
0
2000 G12
SFDRとfOUT およびデジタル振幅
（dBFS）、fDAC = 2.5Gsps
80
50
50
2500
2004
1508
1012
FREQUENCY (MHz)
2000 G11
SFDRとfOUT および温度、
fDAC = 2.5Gsps
90
70
60
2000 G10
100
80
HD3
–90
2500
2004
1508
1012
FREQUENCY (MHz)
DIGITAL AMPLITUDE = 0dBFS
2.5Gsps
2.0Gsps
1.6Gsps
1.25Gsps
90
fDAC-fOUT
IMAGE
HD2 AND HD3
IN 2ND
NYQUIST BAND
–50
–60
–90
RBW = 2kHz
VBW = 5kHz
REF = 5dBm
ATTEN = 25dB
SWEEP = 620s
(1001 PTS)
–10
SFDRとfOUT および fDAC
100
SFDR (dBc)
fOUT = 70MHz、fDAC = 2.5Gspsでの
シングルトーン・スペクトル
1000
1200
2000 G17
50
0
200
400
600
800
fOUT (MHz)
1000
1200
2000 G18
2000f
10
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
標準的性能特性
注記がない限り、IOUTFS = 40mA、TA = 25 C、AVDD18 = DVDD18 = 1.8V、AVDD33 = DVDD33 = 3.3V、RLOAD = 12.5Ω、LIN_DIS = 0、LIN_ GN = 75%。
110
90
100
80
90
70
0dBFS
–3dBFS
–6dBFS
–12dBFS
–16dBFS
0
200
400
600
800
fOUT (MHz)
1000
80
60
1200
0
200
400
600
800
fOUT (MHz)
1000
2000 G19
200
400
600
800
fOUT (MHz)
1000
90
80
60
1200
80
70
60
200
400
600
800
fOUT (MHz)
1000
1200
2000 G25
1000
0
200
400
600
800
fOUT (MHz)
1000
80
70
50
1200
0
200
400
600
800
fOUT (MHz)
1000
1200
2000 G24
LTC2000-16 のシングルトーン
NSDとfOUT および IOUTFS
–145
DIGITAL AMPLITUDE = 0dBFS
40mA FULL-SCALE CURRENT
0dBm SINGLE-TONE
2.5Gsps
1.25Gsps
–150
DIGITAL AMPLITUDE = 0dBFS
fDAC = 2.5Gsps
12.5Ω TOTAL OUTPUT LOAD
–150
60mA
–155
–155
40mA
–160
–160
–170
1200
60
20mA
–165
–165
0
600
800
fOUT (MHz)
DIGITAL AMPLITUDE = 0dBFS
LIN_GN = 100%
LIN_GN = 75%
LIN_GN = 50%
LIN_DIS = 1
90
DIGITAL AMPLITUDE = –6dBFS
F2 = F1 + 1.25MHz
–145
NSD (dBm/Hz)
HD3 (dBc)
100
LTC2000-16 のシングルトーン
NSDとfOUT および fDAC
DIGITAL AMPLITUDE = 0dBFS
LIN_GN = 100%
LIN_GN = 75%
LIN_GN = 50%
LIN_DIS = 1
90
400
2000 G23
HD3とfOUT および直線化設定、
fDAC = 2.5Gsps
100
200
2000 G21
70
LIN_DIS = 0
LIN_GN = 75%
0
0
SFDRとfOUT および直線化設定、
fDAC = 2.5Gsps
2000 G22
50
60
1200
LIN_GN = 100%
LIN_GN = 75%
LIN_GN = 50%
LIN_GN = 1%
100
70
60
0dBFS
–6dBFS
–12dBFS
–16dBFS
70
SFDR (dBc)
80
110
IMD (dBC)
IMD (dBc)
90
80
2トーンIMDとfOUT および
直線化設定 fDAC = 2.5Gsps
DIGITAL AMPLITUDE = –6dBFS
F2 = F1 + 1.25MHz
2.5Gsps
2.0Gsps
1.6Gsps
1.25Gsps
100
90
2000 G20
デフォルトの直線化での
2トーンIMDとfOUT および fDAC
110
100
2.5Gsps
2.0Gsps
1.6Gsps
1.25Gsps
70
F2 = F1 + 1.25MHz
LIN_DIS = 1
NSD (dBm/Hz)
50
110
DIGITAL AMPLITUDE = –6dBFS
F2 = F1 + 1.25MHz
LIN_DIS = 1
IMD (dBC)
100
60
2トーンIMDとfOUT および
デジタル振幅、fDAC = 2.5Gsps
2トーンIMDとfOUT および fDAC
IMD (dBC)
HD3 (dBc)
HD3とfOUT およびデジタル振幅
（dBFS）、fDAC = 2.5Gsps
–170
0
200
400
600
800
fOUT (MHz)
1000
1200
2000 G26
0
200
400
600
800
fOUT (MHz)
1000
1200
2000 G27
2000f
詳細：www.linear-tech.co.jp/LTC2000
11
LTC2000
標準的性能特性
注記がない限り、IOUTFS = 40mA、TA = 25 C、AVDD18 = DVDD18 = 1.8V、AVDD33 = DVDD33 = 3.3V、RLOAD = 12.5Ω、LIN_DIS = 0、LIN_ GN = 75%。
LTC2000-16
単一搬送波のDOCSISのローバンド
広帯域 ACLR、fDAC = 2.5Gsps
–40
–60
–70
–89.2dBm/6MHz
–90
–30
–50
–89.9dBm/6MHz
–70
–80
–110
–120
–120
50 150 250 350 450 550 650 750 850 950
FREQUENCY (MHz)
–70
–80
–80
–120
50 150 250 350 450 550 650 750 850 950
FREQUENCY (MHz)
2000 G30
単一搬送波の DOCSIS のハイバンド
狭帯域 ACLR、fDAC = 2.5Gsps
–20
RBW = 30kHz
VBW = 3kHz
REF = –20dBm
ATTEN = 5dB
SWEEP = 24s
–30
–40
–50
–60
–70
–80
–40
–50
–60
–70
–80
–90
–90
–90
–100
–100
–100
–110
–110
–110
–120
173
–120
523
183
193
203
213
FREQUENCY (MHz)
223
2000 G31
CARRIER POWER = –11.16dBm, CENTER FREQ = 200MHz
OFFSET FREQ
3.375MHz
6.375MHz
12.00MHz
18.00MHz
24.00MHz
BW
750kHz
5.25MHz
6MHz
6MHz
6MHz
LOWER
–100.31dBm
–96.02dBm
–96.47dBm
–96.40dBm
–96.40dBm
533
UPPER
–94.84dBm
–94.67dBm
–95.48dBm
–96.29dBm
–96.57dBm
543
553
563
FREQUENCY (MHz)
RBW = 30kHz
VBW = 3kHz
REF = –20dBm
ATTEN = 5dB
SWEEP = 24s
–30
10dB/DIV
–60
–70
–90
–89.4dBm/6MHz
–100 –89.2dBm/6MHz
–89.2dBm/6MHz
50 150 250 350 450 550 650 750 850 950
FREQUENCY (MHz)
–20
10dB/DIV
10dB/DIV
–50
–60
単一搬送波のDOCSISのミッドバンド
狭帯域 ACLR、fDAC = 2.5Gsps
RBW = 30kHz
VBW = 3kHz
REF = –20dBm
ATTEN = 5dB
SWEEP = 24s
–40
–50
–14dBm/6MHz
2000 G29
単一搬送波の DOCSIS のローバンド
狭帯域 ACLR、fDAC = 2.5Gsps
–30
–40
–110
2000 G28
–20
RBW = 20kHz
VBW = 2kHz
REF = –20dBm
ATTEN = 5dB
SWEEP = 60s
–30
–84.1dBm/6MHz
–100
–110
–20
RBW = 20kHz
VBW = 2kHz
REF = –20dBm
ATTEN = 5dB
SWEEP = 60s
–60
–90
–87.3dBm/6MHz
–100
–11.7dBm/6MHz
–40
10dB/DIV
10dB/DIV
–50
–80
–20
RBW = 20kHz
VBW = 2kHz
REF = –20dBm
ATTEN = 5dB
SWEEP = 60s
–30 –11.2dBm/6MHz
単一搬送波のDOCSISのハイバンド
広帯域 ACLR、fDAC = 2.5Gsps
10dB/DIV
–20
単一搬送波のDOCSISのミッドバンド
広帯域 ACLR、fDAC = 2.5Gsps
573
–120
953
963
2000 G32
973
983
993
FREQUENCY (MHz)
1003
2000 G33
CARRIER POWER = –11.66dBm, CENTER FREQ = 550MHz CARRIER POWER = –14.04dBm, CENTER FREQ = 980MHz
OFFSET FREQ
3.375MHz
6.375MHz
12.00MHz
18.00MHz
24.00MHz
BW
750kHz
5.25MHz
6MHz
6MHz
6MHz
LOWER
–95.63dBm
–93.01dBm
–94.66dBm
–95.19dBm
–94.97dBm
UPPER
–93.62dBm
–92.97dBm
–94.51dBm
–94.87dBm
–95.15dBm
OFFSET FREQ
3.375MHz
6.375MHz
12.00MHz
18.00MHz
24.00MHz
BW
750kHz
5.25MHz
6MHz
6MHz
6MHz
LOWER
–89.47dBm
–87.24dBm
–93.04dBm
–93.52dBm
–93.33dBm
UPPER
–89.52dBm
–87.00dBm
–92.94dBm
–92.51dBm
–92.03dBm
2000f
12
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
標準的性能特性
注記がない限り、IOUTFS = 40mA、TA = 25 C、AVDD18 = DVDD18 = 1.8V、AVDD33 = DVDD33 = 3.3V、RLOAD = 12.5Ω、LIN_DIS = 0、LIN_ GN = 75%。
LTC2000-16
32 搬送波の DOCSIS のローバンド
広帯域 ACLR、fDAC = 2.5Gsps
–50
–60
–70
–40
–50
–60
–80
–90
–30
RBW = 20kHz
VBW = 2kHz
REF = –30dBm
ATTEN = 5dB
SWEEP = 60s
–40
–50
–60
–70
10dB/DIV
10dB/DIV
–30
RBW = 20kHz
VBW = 2kHz
REF = –30dBm
ATTEN = 5dB
SWEEP = 60s
–40
10dB/DIV
–30
32 搬送波の DOCSIS のハイバンド
広帯域 ACLR、fDAC = 2.5Gsps
32 搬送波のDOCSISのミッドバンド
広帯域 ACLR、fDAC = 2.5Gsps
–80
–90
–70
–80
–90
–100
–100
–100
–110
–110
–110
–120
–120
–120
–130
–130
50 150 250 350 450 550 650 750 850 950
FREQUENCY (MHz)
2000 G34
–30
–70
–40
–50
–60
10dB/DIV
10dB/DIV
–60
–80
–90
32 搬送波の DOCSIS のハイバンド
狭帯域 ACLR、fDAC = 2.5Gsps
–30
RBW = 30kHz
VBW = 3kHz
REF = –30dBm
ATTEN = 5dB
SWEEP = 24s
–40
–50
–60
–70
10dB/DIV
–50
2000 G36
32 搬送波の DOCSIS のミッドバンド
狭帯域 ACLR、fDAC = 2.5Gsps
RBW = 30kHz
VBW = 3kHz
REF = –30dBm
ATTEN = 5dB
SWEEP = 24s
–40
–80
–90
–80
–90
–100
–100
–110
–110
–110
–120
–120
–120
–130
359
–130
473
379
389
399
FREQUENCY (MHz)
409
2000 G37
CARRIER POWER = –28.64dBm, CENTER FREQ = 386MHz
OFFSET FREQ
3.375MHz
6.375MHz
12.00MHz
18.00MHz
24.00MHz
BW
750kHz
5.25MHz
6MHz
6MHz
6MHz
LOWER
–39.32dBm
–29.01dBm
–28.68dBm
–28.54dBm
–28.49dBm
483
UPPER
–103.86dBm
–95.18dBm
–94.68dBm
–94.97dBm
–95.08dBm
493
503
513
FREQUENCY (MHz)
523
RBW = 30kHz
VBW = 3kHz
REF = –30dBm
ATTEN = 5dB
SWEEP = 24s
–70
–100
369
50 150 250 350 450 550 650 750 850 950
FREQUENCY (MHz)
2000 G35
32 搬送波の DOCSIS のローバンド
狭帯域 ACLR、fDAC = 2.5Gsps
–30
–130
50 150 250 350 450 550 650 750 850 950
FREQUENCY (MHz)
RBW = 20kHz
VBW = 2kHz
REF = –30dBm
ATTEN = 5dB
SWEEP = 60s
–130
773
783
2000 G38
793
803
813
FREQUENCY (MHz)
823
2000 G39
CARRIER POWER = –28.42dBm, CENTER FREQ = 500MHz CARRIER POWER = –29.31dBm, CENTER FREQ = 800MHz
OFFSET FREQ
3.375MHz
6.375MHz
12.00MHz
18.00MHz
24.00MHz
BW
750kHz
5.25MHz
6MHz
6MHz
6MHz
LOWER
–102.49dBm
–94.71dBm
–94.02dBm
–94.36dBm
–93.72dBm
UPPER
–39.23dBm
–28.92dBm
–28.69dBm
–28.71dBm
–28.74dBm
OFFSET FREQ
3.375MHz
6.375MHz
12.00MHz
18.00MHz
24.00MHz
BW
750kHz
5.25MHz
6MHz
6MHz
6MHz
LOWER
–98.23dBm
–90.00dBm
–89.76dBm
–89.72dBm
–89.76dBm
UPPER
–40.42dBm
–29.56dBm
–29.20dBm
–29.25dBm
–29.55dBm
2000f
詳細：www.linear-tech.co.jp/LTC2000
13
LTC2000
標準的性能特性
注記がない限り、IOUTFS = 40mA、TA = 25 C、AVDD18 = DVDD18 = 1.8V、AVDD33 = DVDD33 = 3.3V、RLOAD = 12.5Ω、LIN_DIS = 0、LIN_ GN = 75%。
LTC2000-16
157 搬送波のDOCSISのギャップ・
チャネル広帯域 ACLR、fDAC = 2.5Gsps
128搬送波のDOCSISのローバンド
広帯域 ACLR、fDAC = 2.5Gsps
–30
–50
–40
–50
–50
–70
–70
–90
10dB/DIV
–60
–70
–80
–80
–90
–80
–90
–100
–100
–100
–110
–110
–110
–120
–120
–120
–130
–130
50 150 250 350 450 550 650 750 850 950
FREQUENCY (MHz)
–60
–30
–40
–50
10dB/DIV
–70
–80
–90
2000 G42
ギャップ・チャネル付き157 搬送波
トーンの狭帯域 ACLR、fDAC = 2.5Gsps
–30
RBW = 30kHz, VBW = 3kHz
REF = –30dBm, ATTEN = 5dB
SWEEP = 24s
–40
–50
–60
–60
–70
–70
10dB/DIV
–50
30 130 230 330 430 530 630 730 830 930
FREQUENCY (MHz)
157 搬送波のDOCSISのギャップ・
チャネル狭帯域 ACLR、fDAC = 2.5Gsps
RBW = 30kHz
VBW = 3kHz
REF = –30dBm
ATTEN = 5dB
SWEEP = 24s
–40
–130
30 130 230 330 430 530 630 730 830 930
FREQUENCY (MHz)
2000 G41
128 搬送波の DOCSIS のローバンド
狭帯域 ACLR、fDAC = 2.5Gsps
–30
RBW = 20kHz, VBW = 2kHz, REF = –30dBm,
ATTEN = 5dB, SWEEP = 60s, LIN_DIS = 1
–40
–60
2000 G40
10dB/DIV
–30
RBW = 20kHz, VBW = 2kHz
REF = –30dBm, ATTEN = 5dB
SWEEP = 60s
–60
10dB/DIV
10dB/DIV
–30
RBW = 20kHz, VBW = 2kHz
REF = –30dBm, ATTEN = 5dB
SWEEP = 60s
–40
ギャップ・チャネル付き157 搬送波
トーンの広帯域 ACLR、fDAC = 2.5Gsps
–80
–90
–80
–90
–100
–100
–100
–110
–110
–110
–120
–120
–120
–130
805
–130
481
–130
510
815
825
835
845
FREQUENCY (MHz)
855
CARRIER POWER = –37.59dBm, CENTER FREQ = 832MHz
OFFSET FREQ
3.375MHz
6.375MHz
12.00MHz
18.00MHz
24.00MHz
BW
750kHz
5.25MHz
6MHz
6MHz
6MHz
LOWER
–48.37dBm
–37.97dBm
–37.33dBm
–37.13dBm
–37.15dBm
491
2000 G43
UPPER
–103.39dBm
–95.72dBm
–95.55dBm
–96.33dBm
–95.91dBm
501
511
521
FREQUENCY (MHz)
531
2000 G44
GAP CHANNEL POWER = –96.45dBm, CENTER FREQ = 508MHz
OFFSET FREQ
3.375MHz
6.375MHz
12.00MHz
18.00MHz
24.00MHz
BW
750kHz
5.25MHz
6MHz
6MHz
6MHz
LOWER
–48.05dBm
–36.61dBm
–36.32dBm
–36.48dBm
–36.54dBm
RBW = 30kHz, VBW = 3kHz
REF = –30dBm, ATTEN = 10dB
SWEEP = 24s, LIN_DIS = 1
520
515
FREQUENCY (MHz)
525
2000 G45
UPPER
–47.93dBm
–36.50dBm
–36.27dBm
–36.45dBm
–36.57dBm
2000f
14
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
標準的性能特性
注記がない限り、IOUTFS = 40mA、TA = 25 C、AVDD18 = DVDD18 = 1.8V、AVDD33 = DVDD33 = 3.3V、RLOAD = 12.5Ω、LIN_DIS = 0、LIN_ GN = 75%。
LTC2000-16の単一搬送波のWCDMA
ACLRとfOUT、fDAC = 2.5Gsps
RBW = 30kHz
VBW = 3kHz
REF = –20dBm
ATTEN = 5dB
SWEEP = 24s
–40
–50
–60
10dB/Hz
ACLR (dBc)
–60
–80
–90
–100
–80
–90
–70
200
400
600
800
fOUT (MHz)
1000
–130
323
333
OFFSET FREQ
5.00MHz
10.00MHz
15.00MHz
20.00MHz
25.00MHz
343
353
363
FREQUENCY (MHz)
1
0.5
4096
8192
CODE
BW
3.84MHz
3.84MHz
3.84MHz
3.84MHz
3.84MHz
LOWER
–94.15dBm
–95.61dBm
–95.72dBm
–96.97dBm
–96.07dBm
100
0.1
1
10
OFFSET FREQUENCY (kHz)
2000 G48
LTC2000-14のシングルトーンNSDと
fOUT および fDAC
–145
DIGITAL AMPLITUDE = 0dBFS
40mA FULL-SCALE CURRENT
0dBm SINGLE TONE
–150
0
–1.0
–8192
1000
UPPER
–94.40dBm
–94.99dBm
–95.55dBm
–96.37dBm
–96.50dBm
2.5Gsps
1.25Gsps
–155
–160
–165
–4096
0
4096
8192
CODE
2000 G49
–160
2000 G47
–0.5
0
–150
–180
0.01
373
NSD (dBm/Hz)
1.0
DNL (LSB)
INL (LSB)
2
–4096
–140
LTC2000-14 の微分非直線性
（DNL）
LTC2000-14 の積分非直線性（INL）
–2
–8192
–130
CARRIER POWER = –17.06dBm, CENTER FREQ = 350MHz
2000 G46
–1
–120
–170
–120
1200
0
–110
–110
ADJ CHANNEL
2ND ADJ CHANNEL
5TH ADJ CHANNEL
0
–100
PHASE NOISE (dBc/Hz)
–30
–50
–70
追加位相ノイズ、
fOUT = 65MHz、fDAC = 2.5Gsps
LTC2000-16の単一搬送波のWCDMA
ACLR（350MHz、fDAC = 2.5Gsps）
2000 G50
–170
0
200
400
600
800
fOUT (MHz)
1000
1200
2000 G51
2000f
詳細：www.linear-tech.co.jp/LTC2000
15
LTC2000
標準的性能特性
注記がない限り、IOUTFS = 40mA、TA = 25 C、AVDD18 = DVDD18 = 1.8V、VDD33 = DVDD33 = 3.3V、RLOAD = 12.5Ω、LIN_DIS = 0、LIN_ GN = 75%。
LTC2000-11 の微分非直線性
（DNL）
0.50
0.5
0.25
0
–145
–150
0
–155
–160
DIGITAL AMPLITUDE = 0dBFS
40mA FULL-SCALE CURRENT
0dBm SINGLE TONE
–0.25
–0.5
–1.0
–1024
LTC2000-11 のシングルトーンNSDと
fOUT および fDAC
NSD (dBm/Hz)
1.0
DNL (LSB)
INL (LSB)
LTC2000-11 の積分非直線性（INL）
–165
–512
0
512
1024
–1.50
–1024
–512
0
512
1024
CODE
CODE
2000 G53
2000 G52
–170
2.5Gsps
1.25Gsps
0
200
400
600
800
fOUT (MHz)
1000
1200
2000 G54
ピン機能
AVDD18：1.8アナログ電源電圧入力。1.71V ∼ 1.89V。
AVDD33：3.3Vアナログ電源電圧入力。3.135V ∼ 3.465V。
CKP、CKN：DACサンプル・クロック入力。最大クロック周波数
（fDAC）は2500MHzです。クロック信号はAC 結合する必要
があります。
CS：シリアル・インタフェースのチップ選択入力。CS が L のと
き、SCK がイネーブルされ、SDIのデータをレジスタにシフトし
ます。CS が H になると、SCK がディスエーブルされ、SDO が
高インピーダンスになります。
DAP[15:0]、
DAN[15:0]：ポートAのLVDSデータ入力。
最大デー
タ・レートは1.25Gbpsです。ポートAは、デュアルポート・モー
ドでのみ使用します。使用しない場合は、GNDに接続します。
データ入力フォーマットは、2の補数です。
DBP[15:0]、
DBN[15:0]：ポートBのLVDSデータ入力。最大デー
タ・レートは1.25Gbpsです。シングルポート・モードでは、ポー
トBのみを使用します。デュアルポート・モードでは、ポートB
からのサンプルは、ポートA からのサンプルの1サイクル後に
IOUTP/N に現れます。データ入力フォーマットは、
2の補数です。
DCKIP、DCKIN：LVDSデ ータ・クロック入 力。最 大 周 波 数
（fDCKI）
は625MHzです。デュアルポート・モードでは、fDCKI =
fDAC/4です。シングルポート・モードでは、fDCKI = fDAC/2です。
DCKOP、DCKON：LVDSデータ・クロック出力。最大周波数は
625MHzです。レジスタ0x02を使用して、周波数（fDAC/4また
はfDAC/2）、
出力電流（3.5mAまたは7mA）、
および終端（なし、
または100Ω）
を選択します。
DVDD18：1.8Vデジタル電源電圧入力。1.71V ∼ 1.89V。
DVDD33：3.3Vデジタル電源電圧入力。3.135V ∼ 3.465V。
FSADJ：フルスケール調整ピン。D/Aコンバータのフルスケー
ル電流は、16 （
• VREFIO/RFSADJ）です。フルスケール電流を
40mAに設定するには、500Ωの抵抗をFSADJ からGNDに接
続します。
GND：グランド。
IOUTP、IOUTN：D/Aコンバータのアナログ電流出力。差動出力
は公称 40mAです。最大更新レートは2.5Gspsです。出力電
流は、2の補数のDACコードがミッドスケール
（全てゼロ）
に
設定された場合、IOUTPとIOUTN の間で均等に分割されます。
PD（ピンS1）
：アクティブ L パワーダウン入力。PD が L の
場合、LTC2000の電源電流は440μA 未満になります。パワー
ダウン・モードを終了するには、PDの H をSVDD に切り替え
ます。
2000f
16
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
ピン機能
REFIO：リファレンス電圧の入力または出力。このピンでは、
10kの内部抵抗を介して1.25Vの内部リファレンスを使用でき
ます。1.1V∼1.4Vの外部リファレンス電圧を使用してオーバー
ドライブすることができます。
SCK：シリアル・インタフェースのクロック入力。最大周波数は
50MHzです。
SDI：シリアル・インタフェースのデータ入力。SDIのデータは、
SCKの立ち上がりエッジで同期して入力されます。
SDO：シリアル・インタフェースのデータ出力。データは、SCK
の立ち下がりエッジで同期してSDO から出力されます。CS が
H の場合、SDOは高インピーダンスになります。
SVDD：SPIの電源電圧入力。1.71V ∼ 3.465V。
TSTP、TSTN：テスト出力ピン。このピンを必要に応じて使用し、
内部温度またはLVDS 入力のタイミングを測定できます。
「ア
プリケーション情報」の
「内部接合部温度の測定」
と
「LVDS
入力タイミング・スキューの測定」
のセクションを参照してくだ
さい。TSTP/Nを制御するには、SPI 内部レジスタ0x18および
0x19を使用します。使用しない場合は、GNDに接続します。
注記：ピンの位置については、このデータシートの
「ピンの位
置」
セクションを参照してください。
ブロック図
TSTP/N
PD
JUNCTION
TEMPERATURE
PATTERN
GENERATOR
CS
SCK SDI
SVDD
SDO
SPI
DAP/N[15:0]
DDR DATA FLIP-FLOPS
LVDS RECEIVERS
DBP/N[15:0]
IOUTP
50Ω
16-BIT DAC
4:1
50Ω
IOUTN
GAIN
ADJUST
DCKIP/N
CLOCK
SYNC
DELAY
ADJUST
CLK DIVIDER
÷2 OR ÷4
DCKOP/N
AVDD18
DVDD18
FSADJ
CLK
RECEIVER
AVDD33
DVDD33
GND
CKP/N
REFIO
10k
REF
2000 BD
2000f
詳細：www.linear-tech.co.jp/LTC2000
17
LTC2000
タイミング図
t1
t2
SCK
t3
1
t6
t4
2
3
15
16
t10
SDI
t5
t7
CS
t13
SDO
Hi-Z
Hi-Z
2000 F01
図 1．シリアル・インタフェースのタイミング
t12
t12
t11
t11
DAP/N, DBP/N
DCKI
2000 F02
図 2．LVDSインタフェースのタイミング
（DCKI_Q = 0、DCK_TADJ = 000）
t11
t11
DAP/N, DBP/N
DCKI
2000 F03
t12
t12
図 3．LVDSインタフェースのタイミング
（DCKI_Q = 1）
動作
はじめに
LTC2000は、2.5Gsps 電流ステアリング D/Aコンバータ・ファ
ミリのデバイスです。170ピンBGA パッケージでは、3 種類
の分解能
（16ビット、14ビット、11ビット）を使用できます。
LTC2000は、高い出力帯域幅と出力電流を備えながら、スプ
リアスを抑えたクリーンな出力スペクトルを維持するため、高
周波数信号または広帯域信号の生成に最適です。LTC2000
の出力電流は、公称 40mAであり、FSADJピンから流れる電
流
（公称2.5mA）
を16倍にした複製です。高い出力電流によっ
て柔軟な出力インピーダンスが可能になり、高いFSADJ 電
流と低いスケール係数によって優れた近接位相ノイズ性能
が得られます。
LTC2000は、16ビット、14ビット、11ビットの広いLVDSまた
はDHSTL 互換パラレル・データ入力ポートを2つ
（DAP/N、
DBP/N）備えています。各データ入力ポートは、ダブルデー
タレ ート
（DDR）デ ータ入 力クロック
（DCKIP/N）を 最 大
625MHzで使用して、2の補数データを最大 1.25Gbpsで受信
できます。DDRデータ入力クロックは、データ入力ポートに到
着するデータに対して、直交または同相のいずれかにするこ
とができます。
2000f
18
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
動作
入力データが DCKIP/Nでサンプリングされた後に、DACサン
プル・クロック
（CKP/N）
で再サンプリングするために、内部マ
ルチプレクサがデータをインターリーブします。図 4aと図 4bを
参照してください。最大 11のDACサンプル・クロック・サイクル
のパイプライン遅延（待ち時間）
の後に、CKP/Nの立ち上がり
エッジによってDACコードが更新され、比例する差動出力電
に流れます。DACコードを更新する
流が 2つの出力
（IOUTP/N）
CKP/Nの立ち上がりエッジから、そのDACコードに対応する
実際のIOUTP/N の遷移まで、約 3ns（ 隙間遅延）かかることに
注意してください。
内部クロック同期回路は、DCKIP/Nの入力位相をモニタし、
CKP/Nによってデータが正しくサンプリングされることを保証
するために、マルチプレクサ制御信号に適した位相を選択し
ます。LTC2000は、ホストFPGAまたはASIC へのクロック供
給を簡単にするために、サンプル・クロック周波数を分割する
ことによって、LVDSクロック出力
（DCKOP/N）
も生成します。
パターン発生、LVDSループ出力、接合部温度検出などの追
加機能によって、システム開発とテストが簡単になります。
シリアル・ペリフェラル・インタフェース
（SPI）ポートを使用
して内部レジスタを構成したり、内部レジスタから読み出す
ことで、これらの機能を制御できます。
デュアルポート・モード
デュアルポート・モードでは、データはポートAとポートBに同
時に書き込まれ、その後、LTC2000 内でインターリーブされま
す。このモードでは、最大 2.5Gspsのサンプリング・レートでの
D/Aコンバータ出力が可能です。図4aと図4bに、
デュアルポー
ト動作の簡略ブロック図とサンプル波形を示します。
LVDSデータ入力のポートAとポートBは、4グループのフリッ
プフロップによって、DDRデータ入力クロック
（DCKIP/N）の
立ち下がりエッジと立ち上がりエッジの両方でサンプリング
されます。その後、これらのフリップフロップの内容は、4：1マ
ルチプレクサでインターリーブされ、最大 2.5GHzの周波数で
DACサンプル・クロック
（CKP/N）
によってサンプリングされま
す。D/Aコンバータの出力では、ポートA（DAP/N）
からのデー
タは、ポートB（DBP/N）
からのデータに先行します。
デュアルポート・モードでは、サンプル・クロック
（CKP/N）
周波
数を、必ず DDRデータ入力クロック
（DCKIP/N）周波数の4
倍にすることに注意してください。例えば、D/Aコンバータを
2.5Gspsで使用するには、2.5GHzのクロックをCKP/Nに供給
し、625MHzのクロックをDCKIP/Nに供給し、データをポー
トAおよびポートB（DAP/N、DBP/N）
の両方に、ポートあたり
1.25Gspsで送信します。
待ち時間は、DACコードをサンプリングするDCKIP/Nの遷
移からCKP/Nの立ち上がり遷移までの遅延として定義され
ます。CKP/Nの立ち上がり遷移によって、サンプルが D/Aコン
バータの出力IOUTP/N に現れます。デュアルポート・モードで
は、DAP/N からIOUTP/N までの待ち時間は10サンプル・クロッ
ク・サイクルであり、DBP/N からIOUTP/N までの待ち時間は11
サンプル・クロック・サイクルです。これらは、DACコードをサン
プリングしたDCKIP/Nの遷移の直後に、CKP/Nの立ち上が
りエッジから始まります
（図 4b）。
シングルポート・モード
シングルポート・モードでは、データはポートB（DBP/N）
にの
み書き込まれ、最大 1.25Gspsのサンプリング・レートでD/Aコ
ンバータ出力が可能です。図 4cおよび図 4dに、シングルポー
ト動作を表すブロック図およびサンプル波形を示します。サン
プルは、ポートB（DBP/N）
に書き込まれ、2グループのフリップ
フロップによって、DDRデータ入力クロック
（DCKIP/N）の立
ち下がりエッジと立ち上がりエッジの両方でサンプリングされ
ます。その後、これらのフリップフロップの内容は、2：1マルチ
プレクサによって1つのデータ・ストリームにインターリーブさ
れ、最大 1.25GHzのDACサンプル・クロック
（CKP/N）
周波数
でサンプリングされます。
シングルポート・モードでは、サンプル・クロック
（CKP/N）周
波数を、必ず DDRデータ入力クロック
（DCKIP/N）周波数の
2 倍にすることに注意してください。例えば、D/Aコンバータ
を1.25Gspsで使用するには、1.25GHzのクロックをCKP/Nに
供給し、625MHzのクロックをDCKIP/Nに供給し、データを
1.25GspsでポートB（DBP/N）
に送信します。シングルポート・
モードでは、ポートA（DAP/N）
を接地する必要があります。シ
ングルポート・モードでは、内部クロック同期回路の設計によ
り、シングルポートの待ち時間に1/2サイクルのシフトが存在
します。シングルポート・モードでは、DBP/N からIOUTP/N まで
の待ち時間は7.5サンプル・クロック・サイクルです。この待ち
時間は、DACコードをサンプリングしたDCKIP/Nの遷移の直
後に、CKP/Nの立ち下がりエッジから始まります
（図 4d）。
2000f
詳細：www.linear-tech.co.jp/LTC2000
19
LTC2000
動作
DAP/N[15:0]
N
IOUTP
N+1
N+2
4:1 MUX
DBP/N[15:0]
50Ω
16-BIT DAC
50Ω
IOUTN
N+3
CLOCK
SYNC
DCKIP/N
CKP/N
2000 F04a
図 4a. 簡略ブロック図 - デュアルポート動作
DAP/N[15:0]
N
N+2
N+4
N+6
N+8
N+10
DBP/N[15:0]
N+1
N+3
N+5
N+7
N+9
N+11
DCKIP/N
CKP/N
1
2
3
4
5
6
7
IOUTP/N
8
9
10
11
N
10 CYCLE LATENCY
11 CYCLE LATENCY
N+1
2000 F04b
図 4b．サンプル波形 - デュアルポート動作
2000f
20
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
動作
DBP/N[15:0]
IOUTP
N
2:1 MUX
N+1
50Ω
16-BIT DAC
50Ω
IOUTN
CLOCK
SYNC
DCKIP/N
CKP/N
2000 F04c
図 4c. 簡略ブロック図 - シングルポート動作
DBP/N[15:0]
N
N+1
N+2
N+3
N+4
N+5
N+6
N+6
N+7
DCKIP/N
CKP/N
0.5
1.5
2.5
3.5
4.5
5.5
IOUTP/N
6.5
7.5
N
7.5 CYCLE LATENCY
2000 F04b
図 4d.サンプル波形 - シングルポート動作
2000f
詳細：www.linear-tech.co.jp/LTC2000
21
LTC2000
動作
SPI（シリアル・ペリフェラル・インタフェース）
パワーオン・リセット
LTC2000は、
SPI/MICROWIRE互換3線シリアル・インタフェー
スを使用して、内部レジスタを構成および読み出します。SVDD
ピンは、SPIインタフェースの電源（公称 1.8V ∼ 3.3V）です。
CS 入力は、レベル・トリガされます。この入力は、 L になると
チップ選択信号として機能し、SDI バッファとSCK バッファ、
および SPI 入力レジスタをイネーブルします。CSの立ち下が
りエッジの後に、SCKの立ち上がりエッジで同期して最初に
SDIに書き込まれるデータ・バイトは、コマンド・バイトです。こ
のコマンド・バイトの最初のビットは、読み出し
（R/W = 1）
また
は書き込み
（R/W = 0）動作を示します。次の7ビットには、レ
ジスタ・アドレスが格納されており、これでコマンド・バイトが
完了します。
内部パワーオン・リセット回路は、起動時にLTC2000をリセッ
トし、電力が最初に供給されたときに出力をミッドスケールに
クリアします。これによって、システムの初期化の一貫性と再
現性が保たれます。レジスタ・アドレス0x08を除く全ての内部
レジスタは、0x00にリセットされます。レジスタ・アドレス0x08
は、0x08にリセットされます。SPIインタフェースを使用して
0x01をレジスタ・アドレス0x01に読み込み、SW_RSTを1に
設定することによって、ソフトウェア・リセットを適用することも
できます
（表 1を参照）。なお、SW_RSTビットは、CS が H に
戻ったときに自動的にクリアされます。全ての電源が安定した
後に、ソフトウェア・リセットを実行することを推奨します。
コマンド・バイトの次に送信されるバイトは、データ・バイトで
す。書き込み動作の場合、データ・バイトは、コマンド・バイト
に設定されたレジスタ・アドレスが示すSPIレジスタに書き
込まれます。読み出し動作時に、データ・バイトは無視され、
選択されたSPIレジスタの内容が、SCKの立ち下がりエッジ
で同期してSDOピンから出力されます。書き込み動作時に、
SDOは L になります。CS が H になると、SDOは高インピー
ダンスになります。SPIコマンドとデータ入力を図5に示します。
ユーザーは、必要に応じて一度に複数のデータ・バイトを送
信することができます。その場合、後続の各バイトのアドレス
は、内部で自動的にインクリメントされます。アドレスは、CS が
H になるか、アドレス・ビットA[4:0] が 0x1Fに達するまで引
き続きインクリメントされます。その後、後続の各バイトは、同
じアドレスに引き続き書き込まれます。
パワーダウン
D/Aコンバータを使用していないときに電力を節約したい場
合、PDピンをGNDに引き下げ、レジスタ0x01にFULL_PD =
1を書き込むことによって、電源電流を440μA 未満に抑えるこ
とができます。あるいは、デバイスの未使用の部分を個別にパ
ワーダウンする場合、レジスタ0x01、0x02、0x03、および 0x04
のDAC_PD、CK_PD、DCKO_DIS、DCKI_EN、DA_EN、お
よび DB_ENを使用します
（表 1を参照）。
リファレンスの動作
予備のアドレスおよびビット位置には、ゼロ以外のいかな
る値も書き込まないでください。
「SPIレジスタ一 覧 」セク
ションにある表 11に、全ての内部 SPIレジスタの詳細な説
明を示します。
LTC2000は、10kの内部抵抗を介してREFIOピンを駆動する、
1.25Vの内部バンドギャップ電圧リファレンスを備えています。
追加外部負荷を駆動する場合は、この内部バンドギャップ電
圧リファレンスをバッファする必要があります。ノイズ性能を向
上するために、0.1μFのコンデンサをREFIOピンからGNDに
接続することを推奨します。ただし、このコンデンサは、安定性
のためには不要です。
外部リファレンスが望ましい場合は、外部リファレンスを単
純にREFIOピンに適用し、内部リファレンスをオーバードラ
イブします。許容される外部リファレンスの範囲は1.1V ∼
1.4Vです。
COMMAND BYTE
READ/WRITE
R/W
A6
REGISTER ADDRESS
A5
A4
A3
A2
DATA BYTE
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
2000 F05
図 5．SPIコマンドとデータ入力
2000f
22
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
動作
表 1．パワーオン・リセットおよびパワーダウンSPIレジスタ
アドレス ビット
名称
説明
0
SW_RST
Software Reset. Set SW_RST = 1 to restore all registers to their power-on reset state. SW_RST is automatically cleared when
CS returns high. All registers reset to 0x00, except address 0x08 which resets to 0x08.
1
DAC_PD
DAC Power Down. Set DAC_PD = 1 to power down the DAC and FSADJ bias circuits.
2
FULL_PD
Full Power Down. Set FULL_PD = 1 to power down all active circuits on the chip and reduce the supply current to less than
100µA.
0
CK_PD
4
DCKO_DIS
DCKOP/N Output Disable. Set DCKO_DIS = 1 to power down the DCKO LVDS transmitter. For DCKO_DIS = 1, DCKOP/N are
high impedance.
0x03
0
DCKI_EN
DCKIP/N Clock Receiver Enable. Set DCKI_EN = 1 to enable the DCKI clock receiver.
0x04
0
DA_EN
DAC Data Port A LVDS Receiver Enable. Set DA_EN = 1 to enable port A (DAP/N) LVDS receivers. For DA_EN = 0,
port A LVDS receivers are powered down and port A data will be zeroes.
1
DB_EN
DAC Data Port B LVDS Receiver Enable. Set DB_EN = 1 to enable port B (DBP/N) LVDS receivers. For DB_EN = 0,
port B LVDS receivers are powered down and port B data will be zeroes.
0x01
0x02
CKP/N Clock Receiver Power Down. CKP/N clock receiver is powered down when CK_PD = 1.
注記：レジスタ0x01 ～ 0x04は0x00（デフォルト）
にリセットされる。
フルスケール電流の設定
D/Aコンバータのフルスケール出力電 流（IOUTFS）は公 称
40mAですが、最低 10mAまで、または最高 60mAまで調整で
きます。フルスケール電流は、外付け抵抗（RFSADJ）
をFSADJ
ピンとGNDの間に配置することによって設定されます。内部
リファレンス制御ループ・アンプは、FSADJの電圧が REFIO
の電圧（標準で1.25V）に等しくなるように、RFSADJ を流れ
る電流を設定します。IOUTFS は、FSADJピンから流れる電流
（IFSADJ）のスケール調整された複製として、次のように設定
されます。
IFSADJ =
VREFIO
RFSADJ
IOUTFS = 16 •IFSADJ •
256
256 +GAIN_ ADJ
GAIN_ADJを0x1F（+31）
に変更すると、電流が 10.8% 減少し
て35.7mAになります。GAIN_ADJを0x20（–32）
に変更すると、
電流が 14.3% 増加して45.7mAになります。
GAIN_ADJ が IOUTFS の式の分母に現れるため、ステップあた
りの調整分解能が 0.5% から0.3%まで変化することに注意し
てください。図 6に示す回路を使用して、GAIN_ADJレジスタ
の範囲を超えてフルスケール出力電流を変化させることがで
きます。
40mA以外のフルスケール電流を使用した場合、
D/Aコンバー
タの直線性と高調波歪みが劣化する可能性があります。フル
スケール電流は、60mAを超えてはならず、10mA 以上にする
ことを推奨します。
LTC2000
ここで、GAIN_ADJは、6ビットの2の補数で、–32 ∼ 31の範
囲の値（公称では0）
です。この値は、SPIレジスタ0x09を表 2
に示すように使用して設定できます。例えば、RFSADJ = 500Ω、
VREFIO = 1.25V、
およびGAIN_ADJ = 0x00の場合、制御ルー
プによってFSADJピンの電圧が 1.25Vに強制され、RFSADJ
に2.5mAの電流が流れます。その後、IOUTFS は16 • 2.5mA =
40mAに設定されます。
REF
LTC2630-LM12
10k
0V TO 2.5V
1.25V
1k
REFIO
–
FSADJ
+
500Ω
2000 F06
図 6．LTC2000 の 20mA ∼ 60mA のフルスケール調整
2000f
詳細：www.linear-tech.co.jp/LTC2000
23
LTC2000
動作
表 2．フルスケール利得調整
アドレス
ビット
名称
0x09
[5:0]
GAIN_ADJ
説明
GAIN_ADJ（16 進数）
GAIN_ADJ（10 進数）
利得調整
フルスケール電流
（RFSADJ = 500Ω、VREFIO = 1.25V）
0x1F
+31
89.2%
35.68mA
0x1E
+30
89.5%
35.80mA
—
—
—
—
0x01
+1
99.6%
39.84mA
0x00
0
100.0%
40.00mA
0x3F
–1
100.4%
40.16mA
—
—
—
—
0x21
–31
113.8%
45.51mA
0x20
–32
114.3%
45.71mA
注記：レジスタ0x09は0x00（デフォルト）
にリセットされる。
D/Aコンバータの伝達関数
LTC2000は、電流源のアレーを内蔵しています。この電流源
の電流は、LVDS パラレル・インタフェースを介して設定され
たDACコードに応じて、差動スイッチによってIOUTP または
IOUTN に導 かれます。LTC2000は、16/14/11ビットの2の補
数のDACコードを使用します。相補型電流出力
（IOUTP およ
び IOUTN）は、0mA ∼ IOUTFS の電流をソースします。IOUTFS
= 40mA（公称）
の場合、IOUTP は0mA（ゼロスケールのDAC
コードの場合）∼ 40mA（フルスケールのDACコードの場合）
の間で振幅します。IOUTNとIOUTP は、相補的な関係にありま
す。DACコードがミッドスケール
（全てゼロ）
に設定された場
合、IOUTFS は、IOUTPとIOUTN に均等に分割されます。IOUTP
とIOUTN は、次の式で与えられます。
LTC2000-16：
IOUTP = IOUTFS • (CODE＋32768)/65536＋IOUTCM
IOUTN = IOUTFS • (32768 – CODE – 1)/65536＋IOUTCM
LTC2000-14：
IOUTP = IOUTFS • (CODE＋8192)/16384＋IOUTCM
IOUTN = IOUTFS • (8192 – CODE – 1/4)/16384＋IOUTCM
LTC2000-11：
LTC2000の差動出力電流は、通常、抵抗性負荷を直接駆動
するか、
トランスを介して等価抵抗性負荷を駆動します
（
「出力
構成」のセクションを参照）
。IOUTP 出力電流およびIOUTN 出
力電流によって生成される電圧出力は、次のようになります。
VOUTP = IOUTP • RLOAD
VOUTN = IOUTN • RLOAD
VDIFF = VOUTP – VOUTN = (IOUTP-IOUTN) • RLOAD
上の式に値を代入すると、以下の式が得られます。
LTC2000-16：
VDIFF = VREFIO • (RLOAD/RFSADJ) • (2 • CODE＋1)/4096
LTC2000-14：
VDIFF = VREFIO • (RLOAD/RFSADJ) • (2 • CODE＋1/4)/1024
LTC2000-11：
VDIFF = VREFIO • (RLOAD/RFSADJ) • (2 • CODE＋1/32)/128
なお、D/Aコンバータの利得は、RFSADJ に対するRLOAD の比
率によって変わり、利得誤差の温度係数はRFSADJ を使用し
たRLOAD の温度トラッキングの影響を受けます。
アナログ出力
（IOUTP/N）
IOUTP = IOUTFS • (CODE＋1024)/2048＋IOUTCM
IOUTN = IOUTFS • (1024 – CODE – 1/32)/2048＋IOUTCM
DACコードの範囲は、–2N-1 ∼ 2N-1 – 1です。ここで、NはD/A
コンバータの分解能
（16/14/11）
です。IOUTCM は、小さい一定
の同相出力電流であり、フルスケールの約 0.2%に等しくなり
ます。つまり、IOUTFS = 40mAの場合は、80μAになります。
2の補数アナログ出力
（IOUTP/N）
は、適切なRLOAD の値を設
定して2.1GHzの高い出力帯域幅を実現できる低い出力容
量を備えています。このアナログ出力は、50Ω ∼ GNDの内部
インピーダンスも備えています。この内部インピーダンスは、
RLOAD の計算と、D/Aコンバータの出力電圧振幅に影響を与
えます。例えば、50Ωの外付け抵抗をGNDに接続してIOUTP
とIOUTN の両方に負荷を与えると、RLOAD は25Ωになります。
2000f
24
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
動作
40mAのIOUTFS を仮定すると、VDIFF は1V ∼ –1Vの範囲で
振幅します。
分割されたクロック出力
（DCKOP/N）
LTC2000は、設定可能なクロック分割器とLVDSトランスミッ
ホストFPGAまたはASICが使用するために、
規定された適合出力電圧範囲は 1Vです。1Vを超えると、 タを内蔵しており、
差動電流ステアリング・スイッチが、飽和領域から直線領域へ （fDAC/4またはfDAC/2に）分割されたDACサンプル・クロック
の遷移に近づき始め、D/Aコンバータの直線性が劣化します。 を供給します。DCKOP/Nを制御するには、SPIレジスタ0x02
を使用します
（表 3）。パワーオン・リセットでは、LVDSトランス
–1Vを下回ると、保護ダイオードが D/Aコンバータの振幅を
ミッタは3.5mAの差動出力電流を使用してfDAC/4でクロック
制限します。小さい電圧振幅と低い同相電圧によって、通常
信号を供給します。
は、最高の歪み性能が得られます。
DACサンプル・クロック
（CKP/N）
DACサンプル・クロック
（CKP/N）は、最大 2.5Gspsのレート
でLTC2000の出力を更 新するために使 用されます。CKP/
Nピンには、クリーンな低ジッタの 差 動クロックを最 大
2.5GHzで供給してください
（「DACサンプル・クロックの生
成」のセクションを参照）。CKP/NのDC バイアス・ポイント
は、5kΩのインピーダンスを介して内部で設 定されます。
「標準的性能特性」のセクションに示す性能を得るには、
0dBmのDACサンプル・クロックで十 分です。最 適なジッ
タ性能と位相ノイズを得るには、バランスのとれたデュー
ティ・サイクルおよび最大の振幅とスルーレートを使用し
て、差動クロックをCKP/NにAC 結合します。
DACサンプル・クロック・レシーバを制御するには、SPIレジス
タ0x02を使用します
（表3）。LTC2000は、
DACサンプル・クロッ
クが存在し、fDAC > 50MHzである場合にDCKI_OKを1に設
定する、クロック検出器を内蔵しています。サンプル・クロック
が存在しない場合（CK_OK = 0）、D/Aコンバータの出力は強
制的にミッドスケールになり、内部データ・パスはリセット状態
に維持されます。D/Aコンバータを使用していないときにクロッ
ク・レシーバをパワーダウンして電力を節約するには、CK_PD
を1に設定します。なお、パワーオン・リセットでは、DACサン
プル・クロック・レシーバはデフォルトでオンになります。
必要に応じてDCKO_DIVを1に設定し、分割されたクロック
出力周波数をfDAC/2に変更します。DCKO_ISELを1に設定
して、出力電流を7mAに増やすことができます。DCKO_TRM
を1に設定して、内部の100Ωの差動終端をイネーブルできま
す。LVDSトランスミッタを使用しない場合にディスエーブルし
て電力を節約するには、DCKO_DISを1に設定します。
LVDSデータ・クロック入力
（DCKIP/N）
LTC2000に書き込まれたDACコード・データは、DCKIP/Nの
立ち上がりエッジと立ち下がりエッジの両方で取り込まれま
す。シングルポート動作の場合は、DACサンプル・クロック周
波数の1/2（fDCKI = fDAC/2）
でDDRクロックを供給します。シ
ングルポート・モードで1.25GHzのサンプル・クロックを使用
するには、DCKIP/Nに625MHzのクロックを供給します。デュ
アルポート動作の場合は、DACサンプル・クロック周波数の
1/4（fDCKI = fDAC/4）でDDRクロックを供給します。デュアル
ポート・モードで2.5GHzのサンプル・クロックを使用するには、
DCKIP/Nに625MHzのクロックを供給します。
表 3．DACサンプル・クロック、および分割クロック出力 SPIレジスタ
アドレス
ビット
名称
説明
0x02
0
CK_PD
CKP/N Clock Receiver Power Down When CK_PD = 1
1
CK_OK
CKP/N Clock Present Indicator. When CK_OK = 1, clock is present at CKP/N pins and fDAC > 50MHz.
When CK_OK = 0, DAC output is forced to mid-scale. CK_OK is read only.
4
DCKO_DIS
DCKOP/N Output Disable. Set DCKO_DIS = 1 to power down the DCKO LVDS transmitter. For DCKO_DIS = 1, DCKOP/N are
high impedance.
5
DCKO_DIV
DCKOP/N Divide Select. When DCKO_DIV = 0, fDCKOP/N = fDAC/4. When DCKO_DIV = 1, FDCKOP/N = fDAC/2.
6
DCKO_ISEL DCKOP/N Output Current Select. When DCKO_ISEL = 0, output current is 3.5mA. When DCKO_ISEL = 1,
output current is 7mA.
7
DCKO_TRM DCKOP/N Internal Termination On. When DCKO_TRM = 0, there is no internal termination at DCKOP/N.
When DCKO_TRM = 1, there is 100Ω between DCKOP and DCKON.
注記：レジスタ0x02は0x00（デフォルト）
にリセットされる。
2000f
詳細：www.linear-tech.co.jp/LTC2000
25
LTC2000
動作
表 4．LVDSクロックSPIレジスタ
アドレス
ビット
名称
0x03
0
DCKI_EN
DCKIP/N Clock Receiver Enable. DCKI_EN = 1 enables LVDS clock receiver.
1
DCKI_OK
DCKIP/N Clock Present Indicator. When DCKI_OK = 1, clock is present at DCKIP/N pins and fDCKIP/N > 25MHz.
When DCKI_OK = 0, DAC output is forced to mid-scale unless pattern generator is enabled (PGEN_EN = 1).
DCKI_OK is read only.
2
DCKI_Q
DCKIP/N Quadrature Phase Select. For DCKI_Q = 0, DCKIP/N should be in phase with DAP/N and DBP/N.
Set DCKI_Q = 1 to use DCKI in quadrature with DAP/N and DBP/N.
[6:4]
説明
DCKI_TADJ DCKIP/N Delay Adjust. Use with DCKI_Q = 0 to adjust delay of DCKIP/N relative to DAP/N and DBP/N.
For DCKI_Q = 1, DCKIP/N delay matches DAP/N and DBP/N and is unaffected by DCKI_TADJ.
公称 DCKIP/N 遅延
DCKI_TADJ
DCKI_Q = 1
DCKI_Q = 0
110
0ps
230ps
111
0ps
315ps
000
0ps
400ps（Default）
001
0ps
485ps
010
0ps
570ps
注記：レジスタ0x03は0x00（デフォルト）
にリセットされる。
LVDSデータ・クロック入力を制御するには、SPIレジスタ0x03
を使 用します
（ 表 4を参 照 ）。DCKI_ENを1に設 定すると、
DCKIP/NでLVDSレシーバがイネーブルされます。LTC2000
は、データ入力クロックが存在し、その周波数が 25MHzを超
えている
（fDCKI > 25MHz）場合にDCKI_OKを1に設定する、
クロック検出器を内蔵しています。データ・クロックが存在しな
い場合（DCKI_OK = 0）、D/Aコンバータの出力は強制的に
ミッドスケールになり、内部データ・パスはリセット状態に維持
されます。
最大のセットアップ /ホールド・マージンを得るために、DCKI_
Qを1に設 定し、DCKIP/Nに、DAP/Nおよび DBP/Nのデー
タと直交する
（位相が 90 ずれた）
クロックを供給します
（「タ
イミング図」
セクションの図 3を参照）。DCKI_Q が 1の場合、
DCKIP/N、DAP/N、およびDBP/Nでの内部遅延は、公称で
一致しています。
あるいは、DCKI_Qを0のままにして、DAP/Nおよび DBP/N
のデータと同相のクロックをDCKIP/Nに供給することもで
きます
（「タイミング図」セクションの図 2を参照）。この場合、
DCKIP/Nでの400psの内 部 遅 延 が、セットアップ /ホール
ド・マージンを提供するために使用されます。なお、DCKI_
Q が 0の場合、電源と温度の変動によって、バス上のセット
アップ /ホールド・マージンが最大 150ps 減少することがあ
ります。必要に応じて、レジスタ0x03のDCKI_TADJビット
を使用して、DCKIP/Nの400psの内部遅延を、85psの標準
的な分解能で調整することができます。
基板のDCKIP/N、DAP/N、および DBP/Nでのトレース長は、
全ての入力の位相が確実に揃うように、慎重に一致させる必
要があります。開発時に必要に応じて、隣接するLVDS 入力
の相対的なタイミングをTSTP/Nピンで観察できます
（「LVDS
入力タイミング・スキューの測定」
のセクションを参照）。
LVDSデータ入力ポート
（DAP/N、DBP/N）
LTC2000-16/LTC2000-14/LTC2000-11には、1つまたは2つ
のパラレル16/14/11ビットLVDSポート
（DAP/N、DBP/N）を
介してDACコード・データを入力できます。各ポートは、ダブ
ルデータレート
（DDR）LVDSデータ・クロック
（DCKIP/N）
を
最大 625MHzの周波数で使用して、最大 1.25Gbpsで動作で
きます。データ入力フォーマットは、2の補数です。
DACコードをLTC2000に適用する場合、
シングルポート・モー
ドとデュアルポート・モードという2つの動作モードがあります。
シングルポート動作では、LVDSポートB
（DBP/N）
のみを使用
し、最大 1.25Gspsのサンプル・レートを使用できます。デュア
ルポート動作では、両方のLVDSポート
（DAP/Nおよび DBP/
N）
を使用し、最大 2.5Gspsのサンプル・レートを使用できます。
LVDSデータ入力ポートを制御するには、SPIレジスタ0x04を
使用します
（表 5を参照）。クロックが安定化し、同期回路が
初期化された後に、DATA_ENを1に設定すると、ポートAお
よび B からのデータを使用してDACコードを更新できます。
必要に応じてDATA_ENをクリア
（0）
すると、D/Aコンバータ
がミュートされ、DACコードが強制的にミッドスケールになり
ます。
2000f
26
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
動作
表 5．LVDSデータ入力 SPIレジスタ
アドレス
ビット
名称
説明
0x04
0
DA_EN
DAC Data Port A LVDS Receiver Enable. DA_EN = 1 enables port A receivers. For DA_EN = 0, receivers are powered down
and port A data is 0x0000.
1
DB_EN
DAC Data Port B LVDS Receiver Enable. DB_EN = 1 enables port B receivers. For DB_EN = 0, receivers are powered down
and port B data is 0x0000.
2
DATA_SP
DAC Data Single Port Mode Select. DATA_SP = 1 sets single port mode and only port B data is used to update the DAC
code. DATA_SP = 0 sets dual-port mode and data from both ports A and B are used.
3
DATA_EN
DAC Data Enable. DATA_EN = 0 mutes the DAC output by forcing the DAC code to mid-scale. DATA_EN = 1 allows data
from data ports A and B to be used to update the DAC code.
注記：レジスタ0x04は0x00（デフォルト）
にリセットされる。
シングルポート動作の場合は、DATA_SP = 1、DA_EN = 0、
DB_EN = 1と設定し、データをLVDSポートB（DBP/N）
にの
み供給します。デュアルポート動作の場合は、DATA_SPを0
のままにし、DA_EN = 1および DB_EN = 1と設定し、インター
リーブされたデータをLVDSポートAおよび B（DAP/N、DBP/
N）
に供給します。ポートAのデータは、D/Aコンバータの出力
ではポートBのデータに先行します。
クロック同期回路
内部クロック同期回路の簡略ブロック図を図 7に示します。
この同期回路は、一対の内部位相コンパレータを使用し
て、DCKIP/Nの入力位相をモニタします。その後、同期回
路は、マルチプレクサ制御信号の位相を必要に応じて自動
的に調整し、電源と温度の変動に起因するDCKIP/Nおよび
CKP/N 間の緩やかな位相ドリフトをトラッキングします。こ
DAP/N[15:0]
IOUTP
4:1 MUX
50Ω
DBP/N[15:0]
50Ω
IOUTN
SYNC_PS
SYNC_PH[7:4]
SYNC_PH[3:0]
LOGIC
16-BIT DAC
DCKIP/N
PHASE
CMP
0°
90°
180°
270°
PHASE
CMP
÷4
CKP/N
2000 F07
図 7．簡略ブロック図 - デュアルポート・モードのクロック同期回路
詳細：www.linear-tech.co.jp/LTC2000
2000f
27
LTC2000
動作
れによって、CKP/N が確実にデータを正しくサンプリングす
るようにします。
同期回路の動作を観察して制御するには、SPIレジスタ0x05
および 0x06（表 6）
を使用します。起動時に、クロックをCKP/N
とDCKIP/Nに供給し、DCKI_ENを1（レジスタ0x03）
に設定
して、LVDSデータ・クロック・レシーバをイネーブルします。ク
ロックが安定化してから1ms 以上経過した後に、同期回路の
初期化を許可します。その後、LTC2000はLVDS 入力データ
を受信できるようになります。
同期回路は、位相コンパレータを使用して、マルチプレク
サを制御するサンプル・クロック分割器に対して、データ入
力クロックの位相をモニタします。これらの位相コンパレー
タの出力
（SYNC_PH）
は、レジスタ0x06で観察できます。
表 6．クロック同期回路 SPIレジスタ
自動同期回路を無効にするには、SYNC_MSYNを1に設定
し、手動でSYNC_PSに値を書き込んで内部マルチプレクサ
の位相を設定します。SYNC_MSYN = 1を使用する場合、
ユーザーは、SYNC_PHをモニタし、必要に応じて表 6に従っ
てSYNC_PSを調整する必要があります。詳細については、
「複
数のLTC2000の同期化」
のセクションを参照してください。
アドレス
ビット
0x05
[1:0]
SYNC_PS
Synchronizer Phase Select. Selects phase of internal data multiplexer. SYNC_PS is read-only when SYNC_MSYN = 0.
2
SYNC_MSYN
Synchronizer Manual Mode Select. When SYNC_MSYN = 0, SYNC_PS is set automatically by the clock synchronizer
based upon SYNC_PH. When SYNC_MSYN = 1, SYNC_PS must be set by the user.
[7:0]
SYNC_PH
0x06
名称
SYNC_PSビットは、データ・マルチプレクサの位相を制御しま
す。SYNC_MSYN が 0の場合、SYNC_PSビットは読み取り
専用になり、SYNC_PHで示されたDCKIP/Nの位相に基づい
て、必要に応じて同期回路によって自動的に調整されます。
説明
Synchronizer Phase Comparator Outputs. SYNC_PH indicates the phase of the LVDS data clock (DCKIP/N) relative to the
DAC sample clock (CKP/N) divider used to control the data multiplexer. SYNC_PH is read only.
最適なSYNC_PS 設定
SYNC_PH
デュアルポート・モード
シングルポート・モード
0x03
10
00
0x04
10
00
0x05
10
00
0x15
10
00
0x25
10
00
0x35
00
10
0x45
00
10
0x55
00
10
0x54
00
10
0x53
00
10
0x52
01
10
0x51
01
10
0x50
01
10
0x40
01
10
0x30
01
10
0x20
11
00
0x10
11
00
0x00
11
00
0x01
11
00
0x02
11
00
注記：レジスタ0x05および 0x06は0x00（デフォルト）
にリセットされる。
2000f
28
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
動作
高調波歪みの最小化
LTC2000は、D/Aコンバータの出力の第 3 次高調波歪みを
大幅に低減する独自の動的直線化回路を内蔵しています。こ
れらの回路を制御するには、SPIレジスタ0x07および0x08を
使用します
（表 7を参照）。最適な性能は、通常、LIN_VMX
とLIN_VMN（レジスタ0x08）
を、IOUTP/N で予想される最大
電圧と最小電圧に一致するように設定することによって達成
されます。パワーオン・リセット時のデフォルト値は、0b1000お
よび 0b0000です。これらの値は、500mV ∼ GNDの範囲で振
幅するIOUTP/N に適しています。別の電圧振幅がアプリケー
ションで必要な場合は、レジスタ0x08に書き込む事によっ
てLIN_VMXとLIN_VMNを設 定 できます
（ 表 7を参 照 ）。
IOUTP/N が GNDよりも下に振幅するアプリケーションの場合、
LIN_VMN = 0b0000を使用します。
2トーン混変調歪み
（IMD）が重要な仕様になっているアプリ
ケーションの場合は、第 3 次高調波の修正量の変更が必要
になることがあります。サンプリング周波数が高い場合（fDAC
> 2Gsps）、レジスタ0x07のLIN_GN（表 7を参照）
を調整する
と、第 3 次高調波歪みを犠牲にして2トーン混変調歪みを改
善できます。また、高いサンプリング周波数で最高のIMD 性
能を得るために、LIN_DISを1に設定して動的直線化をディ
スエーブルできます。
「標準的性能特性」
セクションのSFDRと
IMDの曲線は、この効果に関する詳細を示しています。なお、
fDAC が 2Gsps 未満の場合は、動的直線化をイネーブルしたま
まにすることを推奨します。
LVDS 入力タイミング・スキューの測定
各 LVDS 入力
（DCKIP/N、DAP/N、DBP/N）を十分に整合さ
せることは重要です。クロック・ラインとデータ・ライン間のス
キューは、入力データのセットアップ /ホールド・マージンを低
下させます。このスキューは、例えば、基板のトレース長の不
一致や、ホストFPGAまたはASIC 内部の出力タイミングの不
一致に起因して発生します。LTC2000はテスト・マルチプレク
サを内蔵しており、これを開発時に使用して、TSTP/Nピンを
介して一度に1 組のLVDS 入力のタイミングを比較することに
よって、タイミングの一致を確認できます。
このテスト・マルチプレクサを制御するには、SPIレジスタ0x18を
使用します
（表 8を参照）
。必ずレジスタ0x19のTDIO_ENを0
に設定してから、LMX_ENを1に設定して、テスト・マルチプレク
サの出力をイネーブルします。LVDSデータ入力からの信号は、
6.6mAのシンク電流を外部負荷に流すNMOS 差動対によって
TSTP/Nに向けて駆動されます。1対の50Ωの抵抗をTSTP/Nか
ら3.3Vに接続し、高速オシロスコープでTSTP/Nを観察します。
クロックをCKP/NとDCKIP/Nに供給し、図 8に示すパター
ンを、シングルポート・モードの場合はポートBに、デュア
ルポート・モードの場合はポートAおよび Bに適用します。
このパターンは、各入力対の立ち上がりエッジ- 立ち上が
りエッジ間のタイミングおよび立ち下がりエッジ- 立ち下が
りエッジ間のタイミングの比較を簡単にすることを目的に
しています。タイミング比較の対象となる1 対のLVDS 入力
を選択するには、LMX_ADRを設定します。TSTP/Nで1 番
目の信号を観察するには、LMX_MSELを0に設定します。
出力極性が反転した2 番目の信号を観察するには、LMX_
MSELを1に設定します。
例えば、DB15P/NとDCKIP/Nを比較するには、まず、0x60
をレジスタ0x18に書き込んで、LMX_EN = 1、LMX_ADR =
10000、LMX_SEL = 0と設 定します。DB15P/N からの信 号
は、TSTP/Nに向けて駆 動されます。0x61をレジスタ0x18
に書き込んでLMX_SELを1に設定すると、極性が反転した
DCKIP/N が TSTP/Nに現れます。
2つの信号間のスキューを記録し、入力対ごとにこの測定
を繰り返します。全ての入力対の測定が完了した後に、ス
キューを加 算して、DCKIP/N から各データ入力
（DAP/N、
DBP/N）までの合 計スキューを計 算します。この方 法で、
DCKIP/Nに対する全てのLVDSデータ入力
（DAP/N、DBP/
N）
のスキューを100ps 以下の精度で測定できます。
なお、テスト・マルチプレクサ内の内部 遅 延のため、同じ
LMX_ADR 設定を使用した隣接するLVDSの組間のタイミ
ングの比較のみが有効です。同様に、マルチプレクサ自体
に、立ち上がりエッジと立ち下がりエッジの間の最大 400ps
のスキューが含まれています。そのため、TSTP/Nでの立ち
上がりから別の立ち上がりエッジまでのタイミングと、立ち
下がりエッジから別の立ち下がりエッジまでのタイミング
の比較のみが有効です。
LTC2000-16で推奨される入力パターンを図 8に示します。
LTC2000-14のユーザーは、コード0x1555および 0x2AAA
を適用する必要があり、LTC2000-11のユーザーは、コード
0x555および 0x2AAを適用する必要があります。また、デュ
アルポート・モードのLTC2000-14および LTC2000-11の場
合、LVDSポートA（DAP/N）
のタイミング・スキューを、LVDS
クロック
（DCKIP/N）および LVDSポートB（DBP/N）のタイ
ミング・スキューと比較することはできません。これは、信
号 DA0N/Pと信号 DCKIP/Nの間のタイミング比較をイネー
ブルする単 一のテスト・マルチプレクサ・アドレス
（LMX_
ADR）が存在しないためです
（表 8を参照）。通常動作時は、
LMX_EN = 0を維持することを推奨します。
2000f
詳細：www.linear-tech.co.jp/LTC2000
29
LTC2000
動作
表 7．動的直線化 SPIレジスタ
アドレス
ビット
名称
説明
0x07
0
LIN_DIS
Dynamic Linearization Disable. Disabled when LIN_DIS = 1.
[3:1]
LIN_GN
Dynamic Linearization Gain Select. Changing LIN_GN varies the amount of 3rd order harmonic correction applied to the
DAC output. LIN_GN = 000 is normally optimal.
LIN_GN
0x08
直線化の割合
110
50%
111
63%
000
75%（default）
001
88%
010
100%
011
113%
100
125%
101
138%
[3:0]
LIN_VMX
Dynamic Linearization Max IOUTP/N Voltage Select. For optimal 3rd order harmonic performance, set LIN_VMX to
correspond to the maximum voltage expected at IOUTP/N. Reset state is LIN_VMX = 1000, which corresponds to 0.51V.
LIN_VMX must be greater than LN_VMN.
[7:4]
LIN_VMN
Dynamic Linearization Min IOUTP/N Voltage Select. For optimal 3rd order harmonic performance, set LIN_VMN to
correspond to the minimum voltage expected at IOUTP/N. Reset state is LIN_VMN = 0000, which corresponds to 0.0V.
LIN_VMN must be less than LN_VMX.
LIN_VMX/N
IOUTP/Nで予想される最大 / 最小電圧
0000
0.00V（Default for LIN_VMN）
0001
0.16V
0010
0.19V
0011
0.22V
0100
0.25V
0101
0.31V
0110
0.38V
0111
0.44V
1000
0.51V（Default for LIN_VMX）
1001
0.63V
1010
0.75V
1011
0.87V
1100
1.00V
注記：レジスタ0x07は0x00（デフォルト）
にリセットされる。レジスタ0x08は0x08（デフォルト）
にリセットされる。
2000f
30
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
動作
表 8．LVDS 入力タイミング・スキュー測定用の SPIレジスタ
アドレス
ビット
名称
0x18
0
LMX_MSEL
LVDS Test Mux Select. Set LMX_MSEL high or low to select between a pair of neighboring LVDS signals for
comparison at TSTP/N.
[5:1]
LMX_ADR
LVDS Test Mux Address. Use LMX_ADR to select which pair of LVDS signals will be compared at TSTP/N
(See Below).
6
LMX_EN
LMX_ADR
説明
LVDS Test Mux Enable. Set LMX_EN=1 to compare timing of neighboring signals at TSTP/N.
Ensure TDIO_EN = 0 when LMX_EN = 1.
LTC2000-16
LTC2000-14
LTC2000-11
LMX_MSEL = 0
LMX_MSEL = 1
（反転）
LMX_MSEL = 0
LMX_MSEL = 1
（反転）
LMX_MSEL = 0
LMX_MSEL = 1
（反転）
00000
DA14P/N
DA15N/P
DA12P/N
DA13N/P
DA9P/N
DA10N/P
00001…01001
DA[13:5]P/N
DA[14:6]N/P
DA[11:3]P/N
DA[12:4]N/P
DA[8:0]P/N
DA[9:1]N/P
01010
DA4P/N
DA5N/P
DA2P/N
DA3N/P
—
DA0N/P
01011
DA3P/N
DA4N/P
DA1P/N
DA2N/P
01100
DA2P/N
DA3N/P
DA0P/N
DA1N/P
—
DA1P/N
DA2N/P
—
—
01101
DA0N/P
01110
DA0P/N
DA1N/P
—
—
—
—
—
—
—
—
01111
DCKIP/N
DA0N/P
DCKIP/N
—
DCKIP/N
—
10000
DB15P/N
DCKIN/P
DB13P/N
DCKIN/P
DB10P/N
DCKIN/P
10001
DB14P/N
DB15N/P
DB12P/N
DB13N/P
DB9P/N
DB10N/P
10010…11010
DB[13:5]P/N
DB[14:6]N/P
DB[11:3]P/N
DB[12:4]N/P
DB[8:0]P/N
DB[9:1]N/P
11011
DB4P/N
DB5N/P
DB2P/N
DB3N/P
—
DB0N/P
11100
DB3P/N
DB4N/P
DB1P/N
DB2N/P
11101
DB2P/N
DB3N/P
DB0P/N
DB1N/P
—
DB1P/N
DB2N/P
—
—
11110
DB0N/P
11111
DB0P/N
DB1N/P
—
—
—
—
—
—
—
—
注記：レジスタ0x18は0x00（デフォルト）
にリセットされる。
DAP/N[15:0]
0xAAAA
0x5555
0xAAAA
0x5555
DBP/N[15:0]
0x5555
0xAAAA
0x5555
0xAAAA
DCKI
2000 F08
図 8．LVDS 入力タイミング・スキューを測定するためのサンプル・パターン
（LTC2000-16）
2000f
詳細：www.linear-tech.co.jp/LTC2000
31
LTC2000
動作
内部接合部温度（TJ）
の測定
この機能を使用するには、以下を行います。
LTC2000のテスト・マルチプレクサは、TSTP/Nピンへの内部
接合部温度測定ダイオードの接続にも使用できます。この機
能をイネーブルするには、必ず LMX_ENを0（レジスタ・アドレ
ス0x18）
に設定し、SPIレジスタ0x19を使用してTDIO_ENを
1に設定します
（表 9）。内部接合部温度（TJ）
を測定するため
に選択できる方法は2つあります。TDIO_SEL が 0の場合、バ
イアスされないNPNトランジスタをTSTP/Nピン間でダイオー
ド接続します。このダイオードは、LTC2991やLTC2997などの
外部温度センサと共に使用するのに適しています。
1. レ ジ ス タ0x02のDCKO_DIVを0に、レ ジ ス タ0x04の
DATA_SPとDATA_ENを0に、レ ジ ス タ0x1EのPGEN_
ENを0にそれぞれ設定します。
このような温度センサを使用できない場合は、TDIO_SELを
1に設定して、TSTPおよび TSTN 間の温度依存電圧を直接
観察します。TSTPで予想される標準電圧は、VTSTP = 2.02V
– 5.5mV/ C （
• TJ – 25 C）
です。接合部温度は、TJ = 25 C＋
（2.02V – VTSTP）（
/ 5.5mV/ C）
として計 算できます。TDIO_
SELを1に設定して最高の精度を得るには、TSTNを使用して
ダイオードの下側のGNDを検出し、既知の温度で電圧を較
正します。較正されない標準の精度は、 5 Cです。
パターン・ジェネレータ
LTC2000は、システム開発とデバッグを簡単にするために、
64サンプル深度のパターン・ジェネレータを内蔵しています。
ユーザーは、有効な信号が DCKIP/N、DAP/N、および DBP/
Nに存在するかどうかに関わらず、パターン・ジェネレータを
使用して反復する64サンプルのパターンをD/Aコンバータに
送信できます。
表 9．内部接合部温度 SPIレジスタ
アドレス
0x19
ビット
0
1
2. 128バイトのパターン・データをアドレス0x1F
（PGEN_D）
に書
き込み、パターン・ジェネレータを64サンプルで満たします。
データは、MSBを先頭にして書き込まれ、書き込まれた順序
でD/Aコンバータに適用されます。データは、一度に1バイト
ずつ書き込むことができ、さらに大きなマルチバイト・ワード
で書き込むこともできます。LTC2000-14およびLTC2000-11
の場合、データを左に揃え、残りの2ビット
（LTC2000-14）
ま
たは5ビット
（LTC2000-11）
をゼロで埋める必要があります。
3. PGEN_ENを1に設定して、パターン・ジェネレータ起動します。
4. 同期回路が確実に初期化を完了するために、1ms 以上待ちます。
5. レジスタ0x04のDATA_ENを1に設定します。D/Aコンバー
タは、64サンプル・パターンの出力を開始します。
パターン・ジェネレータは、ユーザーが PGEN_EN = 0または
DATA_EN = 0を書き込むまで、反復する64サンプル・パター
ンをD/Aコンバータに送信します。
パターンを読み出すには、DATA_EN = 0およびPGEN_EN
= 0を設定して、アドレス0x1Fから128バイトを読み出します。
なお、パターンの始点は、パターンの生成中に変化する場合
があります。パターンを変更するには、DATA_EN = 0および
PGEN_EN = 0を設定し、新しい64サンプル・パターンをアドレ
ス0x1Fに書き込みます。アドレス0x1Fに対して読み出しまた
は書き込みを行う場合は、必ず PGEN_ENを0に設定してか
ら、64サンプル・パターン全体を読み出しまたは書き込み、そ
の後、PGEN_ENを1に設定します。表 10を参照してください。
名称
TDIO_EN
説明
TSTP/N Junction Temperature Diode Enable. Set TDIO_EN = 1 to measure internal junction temperature (TJ) at TSTP/N.
Ensure LMX_EN = 0 when TDIO_EN = 1.
TDIO_SEL Selects which internal temperature diode is observable at TSTP/N.
For TDIO_SEL = 1, the typical voltage at TSTP with respect to TSTN is VTSTP = 2.02V – 5.5mV/°C • (TJ – 25ºC).
Junction temperature can be calculated as TJ = 25°C + (2.02V – VTSTP)/(5.5mV/°C). Typical accuracy is ±5°C.
For TDIO_SEL = 0, an unbiased diode is connected b/w TSTP/N for use with external temperature sensors.
注記：レジスタ0x19は0x00（デフォルト）
にリセットされる。
表 10 - パターン・ジェネレータSPIレジスタ
アドレス
0x1E
ビット
0
名称
PGEN_EN
0x1F
[7:0]
PGEN_D
説明
Pattern Generator Enable. Set PGEN_EN = 1 to use the internal 64 sample pattern generator to provide data to the DAC.
Set DATA_SP = 0, DCKO_DIV = 0, and DATA_EN = 1 when PGEN_EN = 1.
Pattern Generator Data. Write 128 bytes of data to this address to fill the pattern generator with 64 samples.
Data is written MSB first. Reading this location causes the pattern generator data to be shifted out through SDO.
Ensure PGEN_EN = 0 when reading or writing to address 0x1F. Read or write an even number of bytes to address
0x1F prior to setting PGEN_EN = 1 to avoid corrupting the data inside the pattern generator.
注記：レジスタ0x1Eおよび 0x1Fは0x00（デフォルト）
にリセットされる。
2000f
32
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
SPIレジスタ一覧
表 11．SPIレジスタの一覧
リセット
値
R/W
Software Reset. SW_RST = 1 resets all registers.
0
R/W
DAC_PD
DAC Power Down. DAC_PD = 1 to power down DAC core.
0
R/W
2
FULL_PD
Full Power Down. FULL_PD = 1 to power down LTC2000.
0
R/W
3
Reserved
Reserved
[5:4]
DAC_RES
DAC Resolution Indicator. DAC_RES = 00 for LTC2000-16. DAC_RES = 01 for LTC2000-14.
DAC_RES = 11 for LTC2000-11. Note that for PD = GND or FULL_PD = 1, DAC_RES = 00.
DAC_RES is read only.
00-16b
01-14b
11-11b
R
[7:6]
Reserved
Reserved
0
CK_PD
CKP/N Clock Receiver Power Down. CK_PD = 1 disables
0
R/W
1
CK_OK
CKP/N Clock Present Indicator. CK_OK = 1 clock present
0
R
アドレス
ビット
名称
0x00
[7:0]
Reserved
Reserved
0x01
0
SW_RST
1
0x02
0x03
0x04
0x05
[3:2]
Reserved
Reserved
4
DCKO_DIS
DCKOP/N Output Disable. DCKO_DIS = 1 disables
0
R/W
5
DCKO_DIV
DCKOP/N Divide Select. (0 = fDAC/4, 1 = fDAC/2).
0
R/W
6
DCKO_ISEL
DCKOP/N Output Current Select. (0=3.5mA, 1 = 7mA)
0
R/W
7
DCKO_TRM
DCKOP/N Internal Termination On. DCKO_TRM = 1 enables internal 100Ω termination
0
R/W
0
DCKI_EN
DCKIP/N Clock Receiver Enable. DCKI_EN = 1 enables.
0
R/W
1
DCKI_OK
DCKIP/N Clock Present Indicator. DCKI_OK = 1 indicates clock present
0
R
2
DCKI_Q
DCKIP/N Quadrature Phase Select. (0 = In Phase, 1 = Quadrature)
0
R/W
3
Reserved
Reserved
[6:4]
DCKI_TADJ
000
R/W
7
Reserved
0
DA_EN
Port A LVDS Receiver Enable. DA_EN = 1 to enable
0
R/W
1
DB_EN
Port B LVDS Receiver Enable. DB_EN = 1 to enable
0
R/W
2
DATA_SP
Port Mode Select. (0 = Dual port, 1 = Single port)
0
R/W
3
DATA_EN
DAC Data Enable. DATA_EN = 0 forces DAC output to mid-scale.
0
R/W
[7:4]
Reserved
Reserved
[1:0]
SYNC_PS
Clock Synchronizer Phase Select.
00
R/W
SYNC_MSYN Clock Synchronizer Manual Mode Select.
SYNC_MSYN = 0:SYNC_PS is set automatically.
SYNC_MSYN = 1:SYNC_PS is set by the user.
0
R/W
0x00
R
2
0x06
0x07
0x08
説明
DCKIP/N Delay Adjust.（See Table 4）
Reserved
[7:3]
Reserved
Reserved
[7:0]
SYNC_PH
Clock Phase Comparator Outputs.（See Table 6）
0
LIN_DIS
Dynamic Linearization Disable. LIN_DIS = 1 disables.
[3:1]
LIN_GN
Dynamic Linearization Gain Select.（See Table 7）
[7:4]
Reserved
Reserved
[3:0]
LIN_VMX
[7:4]
LIN_VMN
Dynamic Linearization Max IOUTP/N Voltage Select.（See Table 7）
Dynamic Linearization Min IOUTP/N Voltage Select.（See Table 7）
0
R/W
000
R/W
1000
R/W
0000
R/W
2000f
詳細：www.linear-tech.co.jp/LTC2000
33
LTC2000
SPIレジスタ一覧
表 11．SPIレジスタの一覧（続き）
リセット
値
R/W
0x00
R/W
0
R/W
0x00
R/W
TSTP/N Junction Temperature Diode Enable.
TDIO_EN = 1 enables temperature (TJ) measurement.
Ensure LMX_EN = 0 when TDIO_EN = 1.
0
R/W
TDIO_SEL
Junction Temperature Select. TDIO_SEL = 0 uses a diode-connected unbiased NPN transistor.
TDIO_SEL = 1 outputs a voltage to calculate internal die temperature using:
TJ = 25°C + (2.02V – VTSTP)/(5.5mV/°C).（See Table 9）
0
R/W
[7:2]
Reserved
Reserved
[7:0]
Reserved
Reserved
0
R/W
0x00
R/W
アドレス
ビット
名称
0x09
[5:0]
GAIN_ADJ
[7:6]
Reserved
Reserved
0x0A Thru
0x17
[7:0]
Reserved
Reserved
0x18
0
LMX_MSEL
[5:1]
LMX_ADR
6
LMX_EN
LVDS Test Mux Enable. LMX_EN = 1 enables LVDS text mux. Ensure TDIO_EN = 0 when
LMX_EN = 1.
7
Reserved
Reserved
0
TDIO_EN
1
0x19
0x1A Thru
0x1D
0x1E
DAC Gain Adjustment.（See Table 2）
説明
LVDS Test Mux Select.（See Table 8）
LVDS Test Mux Address Select.（See Table 8）
0
PGEN_EN
Pattern Generator Enable. PGEN_EN = 1 enables.
[7:1]
Reserved
Reserved
0x1F
[7:0]
PGEN_D
Pattern Generator Data.
0x20 Thru
0x7F
[7:0]
Reserved
Reserved
アプリケーション情報
サンプル起動シーケンス
一般的な起動シーケンスの例を以下に示します。
1. 有効な電源電圧をAVDD33、DVDD33、AVDD18、DVDD18、
および SVDD に加えます。
2. 0x01をアドレス0x01に書き込んで、ソフトウェア・リセット
を実行します。
3. 目的の周波 数 fDAC のクロックをCKP/Nに供 給します。
LTC2000は、fDAC/4の周波数のクロックをDCKOP/Nで生
成します。
4. クロックを、デュアルポート・モードの場合はfDAC/4で、シング
ルポート・モードの場合はfDAC/2でDCKIP/Nに供給します。
5. ゼロを、デュアルポート・モードの場合はポートAおよび B
（DAP/N、DBP/N）に、シングルポート・モードの場合は
ポートBのみに入力します。
6. DCKIP/N LVDSレシーバをイネーブルするために、アド
レス0x03に書き込みます。LVDSクロック
（DCKI）
とデータ
（DA、DB）が互いに同相の場合は、アドレス0x03を0x01
に設定します。LVDSクロックとデータが直交している場合
は、アドレス0x03を0x05に設定します。
7. デュアルポート・モードの場合は0x06をアドレス0x04に書
き込み、シングルポート・モードの場合は0x04をアドレス
0x04に書き込んで、DAP/Nおよび DBP/N LVDSレシーバ
をイネーブルします。
8. 同期回路が初期化を完了するために、1ms 以上待ちます。
9. デュアルポート・モードの場合は0x0Bをアドレス0x04に書
き込み、シングルポート・モードの場合は0x0Eをアドレス
0x04に書き込んで、DATA_ENを1に設定します。
2000f
34
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
アプリケーション情報
10. 目的のデータ・パターンを、デュアルポート・モードの場合
はポートAおよび B（DAP/N、DBP/N）
に入力し、シングル
ポート・モードの場合はポートBにのみ入力します。デュア
ルポート・モードを使用している場合、ポートAのサンプル
は、D/Aコンバータの出力でポートBのサンプルに先行し
ます。
出力構成
LTC2000の相補型電流出力
（IOUTP/N）
は、GNDを基準にして
いる外部負荷に電流をソースします。LTC2000 が性能を発揮
するには、出力負荷の構成、部品選択、およびレイアウトが重
要になります。最高のAC 性能を実現するには、出力段を差動
（つまり、バランスのとれた）動作に構成する必要があります。
差動抵抗負荷出力は、極めてシンプルな出力段です。十分に
値の一致する2つの抵抗を、
GNDとIOUTP/Nの間に接続します
（図 9）。これらの抵抗値は、出力振幅と非ゼロ出力同相電圧
の両方を設定します。この構成は経済的ですが、このタイプの
出力段が駆動できるのは、D/Aコンバータの出力に適したイン
ピーダンス・レベルと振幅を持つ差動負荷のみです。
差動トランスが結合された出力構成では、通常、最高のAC
性能が得られ、広い周波数範囲で優れた同相歪みおよびノ
イズ除去性能を実現できます。差動からシングルエンドへ
の変 換のためにMini-Circuits 社のTC1-1-13Mおよび JTX2-10T RFトランスを使用するトランス出力構成を図 10に示
します。
どの出力構成の場合でも、IOUTP ピンとIOUTN ピンの間の出力
インピーダンスの不均衡は、歪みにつながる非対称な信号振
幅を発生させます。慎重に検討して、特定のアプリケーション
に最適な出力構成を選択する必要があります。
DACサンプル・クロックの生成
最高のAC 性能を得るには、DACサンプル・クロック波形が
クリーンであり、低い位相ノイズと良好なジッタ性能を持つ
ことが重要になります。これは、クロック・ソースの位相ノイ
ズとスプリアス成分が D/Aコンバータの出力スペクトルに
直接現れるためです。
CKP/NのDC バイアス・ポイントが内部で5kΩのインピー
ダンスを介して1Vに設定されるため、差動クロックをCKP/
NピンにAC 結合する必要があります。DACサンプル・クロッ
ク・レシーバ入力と同相電圧制御を図 11に示します。クロッ
ク・レシーバの差 動 入力電 圧 範 囲は 300mV ∼ 1.8Vで
すが、最高のスルーレートと振幅およびバランスのとれた
デューティ・サイクルを持つ信号を推奨します。差動クロッ
ク・信号を搬送するトレースは、正確に制御されたインピー
ダンスと正確な終端を、LTC2000のCKP/Nのできるだけ近
くで持つ必要があります。
DACサンプル・クロックを生成する方法は、複数あります。
実験での評価用やテスト用として、高品質なRF 信号ジェネ
レータは、1：1 RFトランスまたはバランでDACサンプル・
クロックに変換されるクリーンな高周波数正弦波を提供で
きます
（図 12を参照）。
LTC2000
IOUTP
LTC2000
AVDD18
IOUTN
R
R
CKP
2000 F09
1V
図 9．差動抵抗出力負荷
IOUTP
LTC2000
•
5k
CKN
MINI-CIRCUITS
TC1-1-13M
MINI-CIRCUITS
JTX-2-10T
5k
•
•
•
GND
2000 F11
IOUTN
2000 F10
図 10．差動からシングルエンドへの変換のための
トランス・ベース出力構成
図 11．DACサンプル・クロック・レシーバ
2000f
詳細：www.linear-tech.co.jp/LTC2000
35
LTC2000
アプリケーション情報
50Ω
1nF
+
RF SIGNAL
GENERATOR
れるのが、デフォルトの動作になります。この不整合を修正
してD/Aコンバ ータXおよび Yを同 期させるには、D/Aコ
ンバータXの待ち時間を1サイクル減らすようにクロック同
期回路の設定を調整します。調整後の波形を、図 15aの下
部に示します。クロック回路の動作の詳細については、
「ク
ロック同期回路」
のセクションと図 7を参照してください。
MINI-CIRCUITS
TC1-1-13M
•
•
CKP
50Ω
+
1nF
50Ω
LTC2000
+
100pF
CKN
LTC2000 F12
図 12．RF 信号ジェネレータと1：1 バランによる
DACサンプル・クロック生成
さらに統合されたクロック・ソースは、低位相ノイズ、低ジッ
タのPLLに基づいています。図 13に、LTC6946（0.37GHz ∼
5.7GHzの出力周波数を提供できるVCOを内蔵した高性能
PLL）
からのDACサンプル・クロックの生成方法を示します。詳
細については、LTC6946のデータシートを参照してください。
デュアルポート・モードでの複数の LTC2000 の同期化
アプリケーションによっては、関連するサンプルが全ての
D/Aコンバータの出力に同時に到 着するように、複 数の
LTC2000を互いに同期させることが必要になります。図 14
と図 15aに、2つのD/Aコンバータ
（Xおよび Y）をデュアル
ポート・モードで同期させるシステムのブロック図とサンプ
ル波形を示します。
図 14と図 15aに示すように複数のD/Aコンバータを同期させ
るには、DACサンプル・クロックが全てのD/Aコンバータの
CKP/Nピンに同時に到着するように、遅延を慎重に一致させ
てDACサンプル・クロックを供給する必要があります。サンプ
ル・クロック間に残るどのようなタイミングの不一致も、D/Aコ
ンバータの出力タイミングに不一致として直接現れます。全て
のD/AコンバータのDCKIP/NピンでのLVDSデータ・クロッ
ク信号間のタイミング不一致が、DACサンプル・クロックの0.4
サイクルからDACサンプル・クロック間の全てのタイミング不
一致を引いた値よりも小さくなることを確認してください。
「タ
イミング特性」
セクションのセットアップ /ホールド時間の仕様
（t11、t12）
を満たすために、各 D/AコンバータのLVDSデータ
入力
（DAP/N、DBP/N）
とDCKIP/Nのタイミング間の一致が
必ず十分に維持されるようにします。
例として、複数のD/Aコンバータを2.5Gspsで使用するシステ
ムを検討します。このシステムでは、サンプル・クロックが全ての
D/AコンバータのCKP/Nピンに互いに30ps 以内の時間差で
到着するように設計されます。サンプル・クロック周期は400ps
です。そのため、全てのD/AコンバータのDCKIP/Nピンのデー
この例では、D/AコンバータXおよび YのDCKIP/Nピンで
タ
・クロック信号間で許容されるタイミングの最大不一致は、
の2つのデータ信号間の小さいタイミング・スキューによっ
て、各コンバータのDCKIP/Nの立ち上がりエッジが DACサ （0.4 • 400ps）– 30ps = 130psになります。複数のD/Aコンバー
タを1.25Gspsで使用するシステムの場合、DCKIP/Nピン間で
ンプル・クロック
（CKP/N）の立ち上がりエッジの反対側、つ
許容される不一致は、
（0.4 • 800ps）– 30ps = 290psになります。
まり異なるCKP/Nクロック・サイクル内で到着していること
どちらのシステムでも、
各 D/Aコンバータが同期されると、D/A
に注意してください。その結果、D/AコンバータYの出力が、
コンバータの出力タイミングの不一致は、30psに制限されます。
D/AコンバータXよりも1サイクル速くサンプルNで更新さ
LOOP FILTER
CP
2700pF
RZ
453Ω
CI
0.022µF
LF(s)
25
CP
ICP =
11.2mA
VRF+ f
PFD
KPFD
LTC6946
REF±
R_DIV
(fREF)
÷R = 10
L1
68nH
fREF*
L2
68nH
100pF
50Ω
÷N = 250
15
TUNE
O_DIV
f
KVCO VCO ÷O = 1
CKP
+
N_DIV
RF±
(fRF)
RF+
RF–
*CRYSTEK CVHD-950-100.000 100MHz OSCILLATOR
100pF 50Ω
+
100pF
+
LTC2000
CKN
2000 F13
図 13．LTC6946 によるDACサンプル・クロック生成
2000f
36
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
アプリケーション情報
MATCHED
DELAYS
CLOCK
SOURCE
MATCHED
DELAYS
CKP/N
DCKIP/N
DAC X
LTC2000
DAP/N
LVDS CLK
LVDS DATA
2000 F14
DBP/N
FPGA
CKP/N
DCKIP/N
DAC Y
LTC2000
DAP/N
LVDS CLK
LVDS DATA
DBP/N
図 14．同期された複数の LTC2000 D/Aコンバータを含むシステム
CKP/N
DAP/N[15:0]
N
N+2
N+4
N+6
N+8
N+10
DBP/N[15:0]
N+1
N+3
N+5
N+7
N+9
N+11
DAC X
DCKIP/N
0.9
CYCLES
DAC Y
DCKIP/N
0.1 CYCLES
10 CYCLES
DAC X
N
IOUTP/N
9 CYCLES
DAC X
IOUTP/N
(ADJUSTED)
N
N+1
10 CYCLES
DAC Y
N
IOUTP/N
N+1
2000 F15a
図 15a.サンプル波形 - デュアルポート・モードでの複数の LTC2000 の同期化
全てのDACサンプル・クロックとLVDSデータ・クロックが揃っ
た後に、DCKIP/N が同じCKP/Nクロック・サイクル内で各
D/Aコンバータに到着しているかどうかを確認することによっ
て、
（図 15aのD/AコンバータXのように）いずれかのD/Aコ
ンバータが 1サイクル遅く更新されているかどうかを判断しま
す。デュアルポート・モードでこれを行うには、まず、位相コン
パレータの出力SYNC_PHと表12を使用して、各D/Aコンバー
タのDCKIP/Nの立ち上がりエッジからCKP/Nの次の立ち上
がりエッジまでの遅延（サンプル・クロック・サイクルで測定さ
れる）
を決定します。
DCKIP/Nのタイミング不一致をサンプル・クロックの0.4サイ
クル未満に維持する必要があるということを思い出してくださ
い。DCKIP/N が同じサンプル・クロック・サイクル内で両方の
D/Aコンバータに到着した場合、SYNC_PH が示すDCKIP/
N からCKP/Nまでの遅延間の差は、実際のDCKIP/Nのタイ
ミング不一致と同じであるため、0.4サイクル未満になります。
図 15aのように、DCKIP/N が異なるサイクル内で各 D/Aコン
バータに到着した場合、SYNC_PH が示す遅延間の差は、1
サイクルから実際のDCKIP/Nのタイミング不一致を引いた
値になるため、0.4サイクルよりも大きくなります。したがって、
SYNC_PH が示す遅延間の差が 0.4サイクルよりも大きい場
2000f
詳細：www.linear-tech.co.jp/LTC2000
37
LTC2000
アプリケーション情報
合、DCKIP/Nの立ち上がりエッジは、それぞれ異なるサンプ
ル・クロック・サイクル内で到着しています。
図 15aの 例 で、D/Aコンバ ータXのSYNC_PHでは0x25を
読み出し、D/AコンバータYのSYNC_PHでは0x52を読み
出したとします。表 12より、DCKIP/N からCKP/Nまでの遅
延は、D/AコンバータXでは0.8サイクルよりも大きく、D/A
コンバータYでは0.2サイクル未満であることがわかります。
そのため、これらの間の差は0.6サイクル以上になります。
結論として、D/AコンバータXのDCKIP/Nの立ち上がりエッ
ジは、D/AコンバータYのDCKIP/Nの立ち上がりエッジよ
りも1サイクル遅れたサンプル・クロック・サイクルに収まっ
ているはずです。そのため、D/AコンバータXは、D/Aコン
バータYよりも1サイクル遅れて更新されています。
このような不一致を修正し、各 D/Aコンバータを同期させるに
は、表 12を参照して、1サイクル遅れて更新されているD/Aコ
ンバータ
（上の例ではD/AコンバータX）
のSYNC_PSの設定
を、同期回路を手動モード
（SYNC_MSYN = 1）
に設定してか
らSYNC_PSの値を上書きすることによって調整します。
この 例 では、D/Aコンバ ータXのレジスタ0x06の 読み出
しは、SYNC_PH = 0x25を示し、SYNC_PSの設定をデフォ
ルト
（10）から目的の調 整された値（00）に変 更し、D/Aコ
ンバータXの待ち時間を1サイクル減らす必要があること
を示しています
（ 表 12を参 照 ）。0x04をD/Aコンバ ータX
のレジスタ0x05に書き込 んで、SYNC_MSYN = 1および
SYNC_PS = 00に設定します。これで、図 15aに示すように、
D/AコンバータXの出力が D/AコンバータYの出力と揃う
はずです。同期回路レジスタ0x05および 0x06の詳細につ
いては、表 6を参 照してください。表 12と表 13を使 用して
複数のLTC2000の同期を実装するサンプルVerilogコード
は、次の場所にあります。
http://www.linear.com/docs/44845
シングルポート・モードでの複数の LTC2000 の同期化
シングルポート・モードで2つのLTC2000を同期させるた
めのサンプル波 形を図 15bに示します。シングルポート・
モードで複 数のLTC2000を同期させる手 順は、デュアル
表 12．デュアルポート・モードでの待ち時間の調整
SYNC_PS 設定
位相コンパレータの出力SYNC_PH
（レジスタ0x06）
DCKIP/Nの立ち上がりエッジから
次のCKP/Nの立ち上がりエッジ
までの遅延（CKP/Nサイクル）
（デフォルト）
（待ち時間が 1サイクル
減少するように調整される）*
0x03
0 to 0.2
10
N/A
0x04
0.2 to 0.4
10
N/A
0x05
0.4 to 0.6
10
N/A
0x15
0.6 to 0.8
10
00
0x25
0.8 to 1.0
10
00
0x35
0 to 0.2
00
N/A
0x45
0.2 to 0.4
00
N/A
0x55
0.4 to 0.6
00
N/A
0x54
0.6 to 0.8
00
01
0x53
0.8 to 1.0
00
01
0x52
0 to 0.2
01
N/A
0x51
0.2 to 0.4
01
N/A
0x50
0.4 to 0.6
01
N/A
0x40
0.6 to 0.8
01
11
0x30
0.8 to 1.0
01
11
0x20
0 to 0.2
11
N/A
0x10
0.2 to 0.4
11
N/A
0x00
0.4 to 0.6
11
N/A
0x01
0.6 to 0.8
11
10
0x02
0.8 to 1.0
11
10
*N/Aは、前述のタイミング不一致要件が満たされない場合、発生するべきではないSYNC_PHの値を示す。そのような場合、SYNC_PSをデフォルト値に保つ。
2000f
38
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
アプリケーション情報
CKP/N
DBP/N[15:0]
N
N+1
N+2
N+3
N+4
N+5
N+6
N+7
N+8
N+9
DAC X
DCKIP/N
0.8 CYCLES
DAC Y
DCKIP/N
0.1 CYCLES
7.5 CYCLES
DAC X
N
N+1
N
N+1
N+2
N
N+1
IOUTP/N
6.5 CYCLES
DAC X
IOUTP/N
(ADJUSTED)
7.5 CYCLES
DAC Y
IOUTP/N
N+2
2000 F15b
図 15bサンプル波形 - シングルポート・モードでの複数の LTC2000 の同期化
ポート・モードで動作する場合と基本的に同じです。全ての
DACサンプル・クロックは、全てのD/AコンバータのCKP/
Nピンに同時に到着するように揃える必要があります。全て
のD/AコンバータのDCKIP/NピンでのLVDSデータ・クロッ
ク信号間のタイミング不一致は、DACサンプル・クロックの
0.4サイクルからDACサンプル・クロック間の全てのタイミ
ング不一致を引いた値よりも小さくなる必要があります。
シングルポート・モードでD/Aコンバータが 1サイクル遅れ
て更新されているかどうかを判断するには、まず、位相コン
パレータの出力SYNC_PHと表 13を使用して、D/Aコンバー
タごとに、DCKIP/Nの立ち上がりエッジからCKP/Nの次の
立ち下がりエッジ
（デュアルポート・モードでの立ち上がり
エッジとは逆）
までの遅延を確認します。SYNC_PH が示す
遅延間の差が 0.4サイクルよりも大きい場合、DCKIP/Nの
立ち上がりエッジは、それぞれ異なるサンプル・クロック・サ
イクル内で到着しています。
図 15bの例で、D/AコンバータXのSYNC_PHでは0x15を読
み出し、D/AコンバータYのSYNC_PHでは0x20を読み出し
たとします。表 13より、DCKIP/N からCKP/Nまでの遅延が、
D/AコンバータXでは0.8サイクルよりも大きく、D/Aコンバー
タYでは0.1サイクル未満であることがわかります。そのため、
これらの間の差は0.7サイクル以上になります。これは、D/Aコ
ンバータX が D/AコンバータYよりも1サイクル遅れて更新さ
れていることを示しています。表 13を参照し、前述したデュア
ルポート・モードと同じ手順を使用して、1サイクル遅れて更新
されているD/AコンバータのSYNC_PSの設定を修正します。
このシングルポートの例では、0x06をD/AコンバータXのレ
ジスタ0x05に書き込むことによって、SYNC_MSYN = 1およ
び SYNC_PS = 10に設定され、D/AコンバータXの待ち時間
が 1サイクル減少して、その出力が D/AコンバータYの出力と
揃います
（図 15bを参照）。
システムの温度と電源電圧の変動によって、データ・クロッ
ク
（DCKIP/N）
とサンプル・クロック
（CKP/N）の位相が時間
とともに変 化する可 能 性があることに注 意してください。
SYNC_MSYNを1に 設 定してLTC2000を 使 用する場 合、
SYNC_PHをモニタし、必要に応じて表 12と表 13を使用し
てSYNC_PSを調整し、適切な整合を維持することを推奨し
ます。
前述した同期手順は、2つ以上のD/Aコンバータを含むシス
テムにも有効です。単純に、SYNC_PHを読み出して全ての
D/Aコンバータのうちで最小のDCKIP/N からCKP/Nまでの
遅延を決定し、次に、DCKIP/N からCKP/Nまでの遅延が最
小遅延よりも0.4サイクル以上大きいD/Aコンバータの待ち時
間を1サイクル減らすように、SYNC_PSの設定を調整します。
表 12と表 13を使用して複数のLTC2000の同期を実装するサ
ンプルVerilogコードは、次の場所にあります。
http://www.linear.com/docs/44845
2000f
詳細：www.linear-tech.co.jp/LTC2000
39
LTC2000
アプリケーション情報
表 13．シングルポート・モードでの待ち時間の調整
SYNC_PS 設定
位相コンパレータの出力SYNC_PH
（レジスタ0x06）
DCKIP/Nの立ち上がりエッジから
次のCKP/Nの立ち下がりエッジ
までの遅延（CKP/Nサイクル）
（デフォルト）
（待ち時間が 1サイクル
減少するように調整される）*
0x03
0.5 to 0.6
00
N/A
0x04
0.6 to 0.7
00
10
0x05
0.7 to 0.8
00
10
0x15
0.8 to 0.9
00
10
0x25
0.9 to 1.0
00
10
0x35
0 to 0.1
10
N/A
0x45
0.1 to 0.2
10
N/A
0x55
0.2 to 0.3
10
N/A
0x54
0.3 to 0.4
10
N/A
0x53
0.4 to 0.5
10
N/A
0x52
0.5 to 0.6
10
N/A
0x51
0.6 to 0.7
10
00
0x50
0.7 to 0.8
10
00
0x40
0.8 to 0.9
10
00
0x30
0.9 to 1.0
10
00
0x20
0 to 0.1
00
N/A
0x10
0.1 to 0.2
00
N/A
0x00
0.2 to 0.3
00
N/A
0x01
0.3 to 0.4
00
N/A
0x02
0.4 to 0.5
00
N/A
*N/Aは、前述のタイミング不一致要件が満たされない場合、発生するべきではないSYNC_PHの値を示す。そのような場合、SYNC_PSをデフォルト値に保つ。
PCBレイアウトに関する検討事項
近接した高周波数デジタル・データ・ラインと高いダイナミック
レンジ、広帯域のアナログ信号にとって、プリント回路基板の
クリーンな設計とレイアウトは絶対に必要です。図 16と図 17
に、LTC2000 用の評価回路の回路図とプリント回路基板の
各層を示します。切れ目のない単一のグランド・プレーンを
使用する必要があります。一方、AVDD18、DVDD18、AVDD33、
および DVDD33 用の個別の電源プレーンを、個々の電源ま
たはLDOまで維持する必要があります。全てのLVDS 入力
（DCKIP/N、DAP/N、DBP/N）の基板のトレース長は、位相
を適切に揃えるために、慎重に一致させる必要があります。こ
れらのLVDS入力は、
アナログ出力およびDACサンプル・クロッ
クへのデータ依存性結合を防ぐために、IOUTP/N および CKP/
Nの両方のトレースから遠く離します。
CKP/Nのトレースは、アナログ・グランド・プレーンの上または
グランド・プレーン上の専用セクションの上のいずれかで配線
します。また、これらのトレースは、正確に制御されたインピー
ダンスを持ち、LTC2000の近くで適切に終端される必要があ
ります。IOUTP/N のトレースも、慎重にそれぞれの長さを一致さ
せ、LVDS 入力および CKP/N 信号から離してグランド・プレー
ン上で配線する必要があります。
バイパス・コンデンサが AVDD18、DVDD18、AVDD33、および
DVDD33 で必要であり、全てアナログ・グランド・プレーンに接
続する必要があります。低 ESRの2.2μFセラミック・コンデンサ
を、トレース長を最小限に抑えてLTC2000の近くに配置する
ことを推奨します。PCBレイアウトと回路図の例を以下に示し
ます。
2000f
40
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
アプリケーション情報
3.3V
MATCHED LVDS
DATA AND CLOCK
LINES FROM FPGA
CLOCK
SOURCE
L6
1nH
C66
1pF
C47
10pF
T1
ANAREN
B0430J50100AHF
6
1
GND
2
3
IN
GND
5
4
C41
100pF
SPI
PORTS
DAP[15:0]
DAN[15:0]
J10
DCKIP
J8
DCKIN
DBP[15:0]
DBN[15:0]
K8
DCKOP
K7
DCKON
S1
PD
S2
LTC2000
CS
S3
SDO
S4
SDI
S5
SCK
R29
50Ω
C42
100pF
C43
0.01µF
R26
50Ω
CKP
47µF
SVDD
AVDD33
DVDD33
AVDD18
DVDD18
1.8V
47µF
R4
TSTP
R3
TSTN
H1
IOUTP
IOUTN
J1
M1
REFIO
M2
FSADJ
CKN
GND
R40
50Ω
R47
50Ω
R46
50Ω
R48
50Ω
2000 F16
R45
500Ω
C40
10µF
図 16
第1層
第2層
詳細：www.linear-tech.co.jp/LTC2000
2000f
41
LTC2000
アプリケーション情報
第3層
第4層
2000f
42
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
アプリケーション情報
第5層
第6層
2000f
詳細：www.linear-tech.co.jp/LTC2000
43
LTC2000
アプリケーション情報
第7層
第8層
2000f
44
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
ピンの位置（LTC2000-16）
LTC2000-16のBGAパッケージのピン配置
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
A1
GND
B1
GND
C1
AVDD18
D1
AVDD18
E1
AVDD18
F1
GND
A2
CKN
B2
GND
C2
AVDD18
D2
AVDD18
E2
AVDD18
F2
GND
A3
CKP
B3
GND
C3
AVDD18
D3
AVDD18
E3
DVDD18
F3
GND
A4
GND
B4
GND
C4
AVDD18
D4
DVDD18
E4
DVDD18
F4
GND
A5
DVDD18
B5
DVDD18
C5
DVDD18
D5
DVDD18
E5
DVDD18
F5
GND
A6
GND
B6
GND
C6
GND
D6
GND
E6
GND
F6
GND
A7
DAN15
B7
DAN14
C7
DAN13
D7
DAN12
E7
DAN11
F7
DAN10
A8
DAP15
B8
DAP14
C8
DAP13
D8
DAP12
E8
DAP11
F8
DAP10
A9
DBN15
B9
DBN14
C9
DBN13
D9
DBN12
E9
DBN11
F9
DBN10
A10
DBP15
B10
DBP14
C10
DBP13
D10
DBP12
E10
DBP11
F10
DBP10
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
G1
GND
H1
IOUTP
J1
IOUTN
K1
GND
L1
GND
M1
REFIO
G2
GND
H2
GND
J2
GND
K2
GND
L2
GND
M2
FSADJ
G3
GND
H3
GND
J3
GND
K3
GND
L3
GND
M3
GND
G4
GND
H4
GND
J4
GND
K4
GND
L4
GND
M4
AVDD33
G5
GND
H5
GND
J5
GND
K5
GND
L5
GND
M5
DVDD33
G6
GND
H6
GND
J6
GND
K6
GND
L6
GND
M6
GND
G7
DAN9
H7
DAN8
J7
DCKON
K7
DAN7
L7
DAN6
M7
DAN5
G8
DAP9
H8
DAP8
J8
DCKOP
K8
DAP7
L8
DAP6
M8
DAP5
G9
DBN9
H9
DBN8
J9
DCKIN
K9
DBN7
L9
DBN6
M9
DBN5
G10
DBP9
H10
DBP8
J10
DCKIP
K10
DBP7
L10
DBP6
M10
DBP5
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
N1
GND
P1
AVDD33
Q1
AVDD33
R1
GND
S1
PD
AVDD33
R2
GND
S2
CS
N2
GND
P2
AVDD33
Q2
N3
GND
P3
AVDD33
Q3
AVDD33
R3
TSTN
S3
SDO
N4
AVDD33
P4
AVDD33
Q4
AVDD33
R4
TSTP
S4
SDI
N5
DVDD33
P5
DVDD33
Q5
DVDD33
R5
GND
S5
SCK
N6
GND
P6
GND
Q6
GND
R6
GND
S6
SVDD
N7
DAN4
P7
DAN3
Q7
DAN2
R7
DAN1
S7
DAN0
N8
DAP4
P8
DAP3
Q8
DAP2
R8
DAP1
S8
DAP0
N9
DBN4
P9
DBN3
Q9
DBN2
R9
DBN1
S9
DBN0
N10
DBP4
P10
DBP3
Q10
DBP2
R10
DBP1
S10
DBPO
2000f
詳細：www.linear-tech.co.jp/LTC2000
45
LTC2000
ピンの位置（LTC2000-16）
1
2
3
CKN
CKP
TOP VIEW
4 5 6 7
8
9
10
A
B
GND
C
AVDD18
D
GND
DVDD18
E
F
GND
G
H
J
K
IOUTP
IOUTN
M
REFIO
FSADJ
GND
DVDD33
P
AVDD33
Q
GND
R
GND
S
PD
CS
TSTN
TSTP
SDO
SDI
DBN15 DBP15
DAN14 DAP14
DBN14 DBP14
DAN13 DAP13
DBN13 DBP13
DAN12 DAP12
DBN12 DBP12
DAN11 DAP11
DBN11 DBP11
DAN10 DAP10
DBN10 DBP10
DAN9
DAP9
DBN9
DBP9
DAN8
DAP8
DBN8
DBP8
DCKIN
DCKIP
DCKON DCKOP
GND
L
N
DAN15 DAP15
SCK
SVDD
DAN7
DAP7
DBN7
DBP7
DAN6
DAP6
DBN6
DBP6
DAN5
DAP5
DBN5
DBP5
DAN4
DAP4
DBN4
DBP4
DAN3
DAP3
DBN3
DBP3
DAN2
DAP2
DBN2
DBP2
DAN1
DAP1
DBN1
DBP1
DAN0
DAP0
DBN0
DBP0
2000f
46
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
ピンの位置（LTC2000-14）
LTC2000-14のBGAパッケージのピン配置
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
A1
GND
B1
GND
C1
AVDD18
D1
AVDD18
E1
AVDD18
F1
GND
A2
CKN
B2
GND
C2
AVDD18
D2
AVDD18
E2
AVDD18
F2
GND
A3
CKP
B3
GND
C3
AVDD18
D3
AVDD18
E3
DVDD18
F3
GND
A4
GND
B4
GND
C4
AVDD18
D4
DVDD18
E4
DVDD18
F4
GND
A5
DVDD18
B5
DVDD18
C5
DVDD18
D5
DVDD18
E5
DVDD18
F5
GND
A6
GND
B6
GND
C6
GND
D6
GND
E6
GND
F6
GND
A7
DAN13
B7
DAN12
C7
DAN11
D7
DAN10
E7
DAN9
F7
DAN8
A8
DAP13
B8
DAP12
C8
DAP11
D8
DAP10
E8
DAP9
F8
DAP8
A9
DBN13
B9
DBN12
C9
DBN11
D9
DBN10
E9
DBN9
F9
DBN8
A10
DBP13
B10
DBP12
C10
DBP11
D10
DBP10
E10
DBP9
F10
DBP8
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
G1
GND
H1
IOUTP
J1
IOUTN
K1
GND
L1
GND
M1
REFIO
G2
GND
H2
GND
J2
GND
K2
GND
L2
GND
M2
FSADJ
G3
GND
H3
GND
J3
GND
K3
GND
L3
GND
M3
GND
G4
GND
H4
GND
J4
GND
K4
GND
L4
GND
M4
AVDD33
G5
GND
H5
GND
J5
GND
K5
GND
L5
GND
M5
DVDD33
G6
GND
H6
GND
J6
GND
K6
GND
L6
GND
M6
GND
G7
DAN7
H7
DAN6
J7
DCKON
K7
DAN5
L7
DAN4
M7
DAN3
G8
DAP7
H8
DAP6
J8
DCKOP
K8
DAP5
L8
DAP4
M8
DAP3
G9
DBN7
H9
DBN6
J9
DCKIN
K9
DBN5
L9
DBN4
M9
DBN3
G10
DBP7
H10
DBP6
J10
DCKIP
K10
DBP5
L10
DBP4
M10
DBP3
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
N1
GND
P1
AVDD33
Q1
AVDD33
R1
GND
S1
PD
AVDD33
R2
GND
S2
CS
N2
GND
P2
AVDD33
Q2
N3
GND
P3
AVDD33
Q3
AVDD33
R3
TSTN
S3
SDO
N4
AVDD33
P4
AVDD33
Q4
AVDD33
R4
TSTP
S4
SDI
N5
DVDD33
P5
DVDD33
Q5
DVDD33
R5
GND
S5
SCK
N6
GND
P6
GND
Q6
GND
R6
GND
S6
SVDD
N7
DAN2
P7
DAN1
Q7
DAN0
R7
GND
S7
GND
N8
DAP2
P8
DAP1
Q8
DAP0
R8
GND
S8
GND
N9
DBN2
P9
DBN1
Q9
DBN0
R9
GND
S9
GND
N10
DBP2
P10
DBP1
Q10
DBP0
R10
GND
S10
GND
2000f
詳細：www.linear-tech.co.jp/LTC2000
47
LTC2000
ピンの位置（LTC2000-14）
2
3
CKN
CKP
1
A
TOP VIEW
4 5 6 7
B
E
GND
DAN12 DAP12 DBN12 DBP12
AVDD18
DVDD18
DAN7 DAP7 DBN7 DBP7
IOUTP
DAN6 DAP6 DBN6 DBP6
IOUTN
DCKON DCKOP DCKIN DCKIP
DAN4 DAP4 DBN4 DBP4
DVDD33
DAN2 DAP2 DBN2 DBP2
AVDD33
Q
S
DAN3 DAP3 DBN3 DBP3
REFIO FSADJ
P
R
DAN5 DAP5 DBN5 DBP5
GND
L
N
DAN8 DAP8 DBN8 DBP8
GND
K
M
DAN10 DAP10 DBN10 DBP10
DAN9 DAP9 DBN9 DBP9
G
J
10
DAN11 DAP11 DBN11 DBP11
F
H
9
DAN13 DAP13 DBN13 DBP13
C
D
8
DAN1 DAP1 DBN1 DBP1
DAN0 DAP0 DBN0 DBP0
GND
PD
CS
TSTN
TSTP
SDO
SDI
GND
SCK
SVDD
2000f
48
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
ピンの位置（LTC2000-11）
LTC2000-11のBGAパッケージのピン配置
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
A1
GND
B1
GND
C1
AVDD18
D1
AVDD18
E1
AVDD18
F1
GND
A2
CKN
B2
GND
C2
AVDD18
D2
AVDD18
E2
AVDD18
F2
GND
A3
CKP
B3
GND
C3
AVDD18
D3
AVDD18
E3
DVDD18
F3
GND
A4
GND
B4
GND
C4
AVDD18
D4
DVDD18
E4
DVDD18
F4
GND
A5
DVDD18
B5
DVDD18
C5
DVDD18
D5
DVDD18
E5
DVDD18
F5
GND
A6
GND
B6
GND
C6
GND
D6
GND
E6
GND
F6
GND
A7
DAN10
B7
DAN9
C7
DAN8
D7
DAN7
E7
DAN6
F7
DAN5
A8
DAP10
B8
DAP9
C8
DAP8
D8
DAP7
E8
DAP6
F8
DAP5
A9
DBN10
B9
DBN9
C9
DBN8
D9
DBN7
E9
DBN6
F9
DBN5
A10
DBP10
B10
DBP9
C10
DBP8
D10
DBP7
E10
DBP6
F10
DBP5
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
G1
GND
H1
IOUTP
J1
IOUTN
K1
GND
L1
GND
M1
REFIO
G2
GND
H2
GND
J2
GND
K2
GND
L2
GND
M2
FSADJ
G3
GND
H3
GND
J3
GND
K3
GND
L3
GND
M3
GND
G4
GND
H4
GND
J4
GND
K4
GND
L4
GND
M4
AVDD33
G5
GND
H5
GND
J5
GND
K5
GND
L5
GND
M5
DVDD33
G6
GND
H6
GND
J6
GND
K6
GND
L6
GND
M6
GND
G7
DAN4
H7
DAN3
J7
DCKON
K7
DAN2
L7
DAN1
M7
DAN0
G8
DAP4
H8
DAP3
J8
DCKOP
K8
DAP2
L8
DAP1
M8
DAP0
G9
DBN4
H9
DBN3
J9
DCKIN
K9
DBN2
L9
DBN1
M9
DBN0
G10
DBP4
H10
DBP3
J10
DCKIP
K10
DBP2
L10
DBP1
M10
DBP0
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
ピンID
機能
N1
GND
P1
AVDD33
Q1
AVDD33
R1
GND
S1
PD
AVDD33
R2
GND
S2
CS
N2
GND
P2
AVDD33
Q2
N3
GND
P3
AVDD33
Q3
AVDD33
R3
TSTN
S3
SDO
N4
AVDD33
P4
AVDD33
Q4
AVDD33
R4
TSTP
S4
SDI
N5
DVDD33
P5
DVDD33
Q5
DVDD33
R5
GND
S5
SCK
N6
GND
P6
GND
Q6
GND
R6
GND
S6
SVDD
N7
GND
P7
GND
Q7
GND
R7
GND
S7
GND
N8
GND
P8
GND
Q8
GND
R8
GND
S8
GND
N9
GND
P9
GND
Q9
GND
R9
GND
S9
GND
N10
GND
P10
GND
Q10
GND
R10
GND
S10
GND
2000f
詳細：www.linear-tech.co.jp/LTC2000
49
LTC2000
ピンの位置（LTC2000-11）
2
3
CKN
CKP
1
A
TOP VIEW
4 5 6 7
B
C
D
DAN9 DAP9 DBN9 DBP9
AVDD18
DAN8 DAP8 DBN8 DBP8
DVDD18
DAN7 DAP7 DBN7 DBP7
DAN6 DAP6 DBN6 DBP6
DAN5 DAP5 DBN5 DBP5
GND
G
DAN4 DAP4 DBN4 DBP4
IOUTP
DAN3 DAP3 DBN3 DBP3
IOUTN
DCKON DCKOP DCKIN DCKIP
K
N
DAN2 DAP2 DBN2 DBP2
GND
L
M
10
GND
F
J
9
DAN10 DAP10 DBN10 DBP10
E
H
8
DAN1 DAP1 DBN1 DBP1
REFIO FSADJ
DANO DAPO DBNO DBPO
DVDD33
P
AVDD33
Q
GND
R
GND
S
PD
CS
TSTN
TSTP
SDO
SDI
SCK
SVDD
2000f
50
詳細：www.linear-tech.co.jp/LTC2000
LTC2000
パッケージ
BGA Package
170-Lead (15.00mm × 9.00mm × 1.54mm)
(Reference LTC DWG# 05-08-1890 Rev B)
A
aaa Z
E
Y
A2
X
Z
SEE NOTES
DETAIL A
SEE NOTES
10
9
8
7
6
5
4
3
2
7
1
PIN 1
3
A
A1
PIN “A1”
CORNER
B
ccc Z
C
4
b
D
E
b1
MOLD
CAP
F
SUBSTRATE
H
F
Z
// bbb Z
D
G
H1
H2
J
DETAIL B
K
L
M
e
Øb (170 PLACES)
N
ddd M Z X Y
eee M Z
P
Q
R
S
aaa Z
DETAIL A
3.60
2.80
2.00
1.20
0.40
0.00
0.40
1.20
2.55
4.80
4.00
3.20
2.40
1.60
0.80
0.00
0.80
1.60
2.40
3.20
4.00
4.80
5.60
6.40
2. すべての寸法はミリメートル
DIMENSIONS
5.60
SUGGESTED PCB LAYOUT
TOP VIEW
PACKAGE BOTTOM VIEW
注記：
1. 寸法と許容誤差は ASME Y14.5M-1994 による
6.40
0.40 ±0.025 Ø 170x
b
G
DETAIL B
PACKAGE SIDE VIEW
2.00
2.80
3.05
PACKAGE TOP VIEW
3.60
e
5.35
5.85
SYMBOL
A
A1
A2
b
b1
D
E
e
F
G
H1
H2
aaa
bbb
ccc
ddd
eee
MIN
1.39
0.35
1.04
0.45
0.35
0.39
0.65
NOM
1.54
0.40
1.14
0.50
0.40
15.00
9.00
0.80
12.80
7.20
0.44
0.70
MAX
1.69
0.45
1.24
0.55
0.45
0.49
0.75
0.15
0.10
0.12
0.15
0.08
TOTAL NUMBER OF BALLS: 170
NOTES
3
ボールの指定は JESD MS-028 および JEP95 による
4
ピン #1 の識別マークの詳細はオプションだが、
示された領域内になければならない
ピン #1 の識別マークはモールドまたは
マーキングにすることができる
5. 主データム -Z- はシーティングプレーン
6. 半田ボールは、
元素構成比がスズ
（Sn）
96.5%、
銀
（Ag）
3.0%、
銅
（Cu）
0.5% の合金、
またはスズ鉛共晶合金とできる
7
!
パッケージの行と列のラベルは、μModule 製品間で異なります
各パッケージのレイアウトを十分にご確認ください
LTXXXXXX
COMPONENT
PIN “A1”
TRAY PIN 1
BEVEL
PACKAGE IN TRAY LOADING ORIENTATION
BGA 170 1112 REV B
2000f
リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は
一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料は
あくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。
51
LTC2000
標準的応用例
低ノイズ電源ソリューションを備えるアップコンバーティング・トランスミッタとしてLT5579ミキサを駆動するLTC2000 高速 D/Aコンバータ
5V
1µF
5V
1µF
5
8
3
6
7
5
8
3
6
7
LT1763CS8-3.3
SHDN
IN
GND
GND
GND
1
OUT
2
SEN
0.01µF
BYP
47µF
C65
10pF
L6
1nH
47µF
10µF
4.7µF
3.24k
1k
SHDN
IN
GND
GND
GND
1
OUT
2
SEN
47µF
0.01µF
BYP
47µF
4
T1
ANAREN
B0430J50100AHF
6
1
GND
3
5
IN
GND
4
C41
100pF
C42
100pF
SPI
PORTS
C43
0.01µF
AVDD33 DVDD33
DAP[15:0]
SVDD
AVDD18
DAN[15:0]
J10
DVDD18
DCKIP
J8
DCKIN
DBP[15:0]
DBN[15:0]
K8
DCKOP
TSTP
K7
DCKON
TSTN
S1
PD
IOUTN
S2
LTC2000Y-16
CS
S3
SDO
S4
SDI
S5
SCK
IOUTP
A3
CKP
R29
50Ω
REFIO
R26
50Ω
A2
FSADJ
CKN
LT3080EDD
3
7
V
VIN
2 OUT
8
VOUT
VIN
1
VOUT
5
9
PAD
VCTRL
SET
3.3V
1µF
5V
7.15k
LT3080EDD
3
7
V
VIN
2 OUT
8
V
VIN
1 OUT
V
5
9 OUT
PAD
VCTRL
SET
LT1763CS8-3.3
2
C66
1pF
1µF
4
MATCHED LVDS
DATA AND CLOCK
LINES FROM FPGA
CLOCK
SOURCE
7
1
SHDN OUTF
6
2
V
OUTS
8
3 IN
GND
GND
5
4
GND
GND
LTC6655CH
MS8-2.048
3.3V
4.7µF
3.24k
3.3V
3.3V
1µF
5V
S6
3.3V
C74
10µF
R4
R3
H1
R52
20Ω
J1
R49
0Ω
R53
11.5Ω
C66
47pF
C68
82pF
R54
11.5Ω
C65
47pF
C67
82pF
1
L8
2.7nH
M1
M2
GND
C26
0.1µF
R51
20Ω
R45
500Ω
C72
100pF
0.1dB CHEBYCHEV, BW = 535MHz
L11
L9
1.5nH
2.7nH
1
2 1
2
C25
0.1µF
R50
0Ω
C73
1µF
2
1
C71
10pF
4
IF –
C68
22pF
2
3
L10
1.5nH
VCC
LO
LT5579
IF
+
GND
RF
LO
INPUT
22
15
RF
OUTPUT
L12
1.8nH
C69
1.2pF
2000 TA01
C40
10µF
関連製品
製品番号
説明
注釈
LTC1666/LTC1667/ 10mAのフルスケール電流を提供する
LTC1668
12/14/16ビット50Msps D/Aコンバータ
VCC = 5V、–1V ∼ 1Vの出力に対応、
28ピンSSOP パッケージ
LTC2153/LTC2158 シングル/デュアル14/12ビット
310Msps A/Dコンバータ
88dBのSFDR、1.25GHzの帯域幅のサンプル・ホールド
LTC2630
リファレンス内蔵のシングル12/10/8ビット、
レール・トゥ・レールD/Aコンバータ
VCC = 2.7V ∼ 5.5V、SC70 パッケージ
LTC2991
I2Cインタフェース搭載のオクタル電圧、電流、
温度モニタ
VCC = 3V ∼ 5.5V、16ピンMSOP パッケージ
LTC2997
リモート/ 内部温度センサ
VCC = 2.5V ∼ 5.5V、170μA、6ピン2mm 3mm DFN パッケージ
LT5521
超高直線性アクティブ・ミキサ
10MHz ∼ 3.7GHz、OIP3：1.95GHzで24.2dBm
LT5579
高直線性アップコンバーティング・ミキサ
1.5GHz ∼ 3.8GHz、OIP3：2.14GHzで27.3dBm
LT5578
高直線性アップコンバーティング・ミキサ
400MHz ∼ 2.7GHz、IIP3：1.95GHzで24.3dBm
LTC6406
3GHz、低ノイズ、レール・トゥ・レール入力の
差動アンプ /ドライバ
低ノイズ：RTI：1.6nV/ Hz、3Vで18mA、低歪み
LTC6430-15
高直線性差動 RF/IFアンプ
帯域幅：20MHz ∼ 2GHz、OIP3：240MHzで50dBm、
利得：15.2dB
LTC6946
ノイズとスプリアスを極めて低く抑えたVCO 内蔵の
整数分周方式シンセサイザ
0.37GHz ∼ 5.7GHz、正規化された帯域内位相ノイズ：
–226dBc/Hz、正規化された帯域内 1/fノイズ：–274dBc/Hz
2000f
52
リニアテクノロジー株式会社
〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F
TEL 03-5226-7291 ● FAX 03-5226-0268 ● www.linear-tech.co.jp/LTC2000
LT0714 • PRINTED IN JAPAN
 LINEAR TECHNOLOGY CORPORATION 2014