LTC1666/LTC1667/LTC1668
12ビット、
14ビット、
16ビット、
50Msps DAC
特長
概要
■
LTC®1666/LTC1667/LTC1668は12/14/16 ビットの50Msps
差動電流出力DAC で、レーザートリムされた薄膜抵抗
の高性能BiCMOS プロセスで実現されています。斬新な
電流ステアリング・アーキテクチャと高性能プロセスの
組合せにより、卓越したAC性能とDC 性能を達成しまし
た。LTC1668は1MHz の出力信号周波数に対し87dB の
SFDR（スプリアス・フリー・ダイナミック・レンジ）を
有する市場初の16 ビットDAC です。
■
■
■
■
■
■
■
■
50Msps の更新速度
ピン・コンパチブルな12ビット、14ビット、16ビッ
トのデバイス
高スペクトル純度：1MHzのfOUTで87dB SFDR
5pV-s グリッチ・インパルス
差動電流出力
20nsのセトリング時間
低消費電力：±5V電源で180mW
TTL/CMOS（3.3V または5V ）入力
小型パッケージ：28ピンSSOP
アプリケーション
■
■
■
■
■
■
■
■
セルラー基地局
マルチキャリア基地局
無線通信
直接デジタル合成（DDS ）
xDSL モデム
任意波形生成
自動試験装置
計測
LTC1666/LTC1667/ LTC1668は±5V 電源で動作し、最大
10mA のフルスケール出力電流を供給するように構成で
きます。DAC の差動電流出力により、シングルエンド
または真の差動動作が可能です。LTC1666/ LTC1667/
LTC1668 は−1V ∼1V の出力に対応しているので、コン
バータの直線性を損なうことなく、出力を外部抵抗に直
接接続して差動出力電圧を生成することができます。あ
るいは、出力を高速オペアンプの加算点またはトランス
に接続することもできます。
LTC1666/LTC1667/LTC1668 はピン互換性があり、28 ピ
ンSSOP で供給され、インダストリアル温度範囲で完全
に規定されています。
、LTC、LTはリニアテクノロジー社の登録商標です。
標準的応用例
LTC1668、16 ビット、50Msps DAC
5V
LTC1668のSFDRとfOUTおよびfCLOCK
0.1µF
REFOUT
0.1µF
RSET
2k
2.5V
REFERENCE
VDD
100
LTC1668
5MSPS
90
IREFIN
25MSPS
IOUT A
+
16-BIT
HIGH SPEED
DAC
–
+
52.3Ω
IOUT B
VOUT 1VP-P
DIFFERENTIAL
–
SFDR (dB)
52.3Ω
80
50MSPS
70
COMP1
C1
0.1µF
LADCOM
COMP2
C2
0.1µF
VSS
AGND DGND
CLK
DB15
DB0
0.1µF
DIGITAL AMPLITUDE = 0dBFS
50
1666/7/8 TA01
CLOCK 16-BIT DATA
INPUT
INPUT
60
0.1
1.0
10
100
fOUT (MHz)
1666/7/8 G05
– 5V
1
LTC1666/LTC1667/LTC1668
絶対最大定格 (Note1)
電源電圧（VDD）............................................................ 6V
負電源電圧（VSS）..................................................... −6V
全電源電圧（VDDからVSS）......................................... 12V
デジタル入力電圧 ......................... −0.3V∼(VDD＋0.3V)
アナログ出力電圧
（IOUT AとIOUT B）.................. (VSS−0.3V)∼(VDD＋0.3V)
消費電力 .............................................................. 500mW
動作温度範囲
LTC1666C/LTC1667C/LTC1668C .............. 0℃∼70℃
LTC1666I/LTC1667I/LTC1668I ............. −40℃∼85℃
保存温度範囲 .......................................... −65℃∼150℃
リード温度 (半田付け、10秒) ................................ 300℃
パッケージ/発注情報
TOP VIEW
ORDER PART
NUMBER
DB9
1
28 DB10
DB8
2
27 DB11 (MSB)
DB7
3
26 CLK
DB6
4
25 VDD
DB5
5
24 DGND
DB4
6
23 VSS
DB3
7
22 COMP2
DB2
8
21 COMP1
DB1
9
20 IOUT A
DB0 (LSB) 10
19 IOUT B
LTC1666CG
LTC1666IG
NC 11
18 LADCOM
NC 12
17 AGND
NC 13
16 IREFIN
NC 14
15 REFOUT
G PACKAGE
28-LEAD PLASTIC SSOP
TJMAX = 110°C, θJA = 100°C/W
TOP VIEW
DB11
1
28 DB12
DB10
2
27 DB13 (MSB)
ORDER PART
NUMBER
TOP VIEW
LTC1667CG
LTC1667IG
DB13
1
28 DB14
DB12
2
27 DB15 (MSB)
DB11
3
26 CLK
DB9
3
26 CLK
DB8
4
25 VDD
DB10
4
25 VDD
DB7
5
24 DGND
DB9
5
24 DGND
DB6
6
23 VSS
DB8
6
23 VSS
22 COMP2
DB5
7
22 COMP2
DB7
7
DB4
8
21 COMP1
DB6
8
21 COMP1
DB3
9
20 IOUT A
DB5
9
20 IOUT A
DB2 10
19 IOUT B
DB4 10
19 IOUT B
18 LADCOM
DB3 11
18 LADCOM
DB0 (LSB) 12
17 AGND
DB2 12
17 AGND
NC 13
16 IREFIN
DB1 13
16 IREFIN
NC 14
15 REFOUT
DB1 11
DB0 (LSB) 14
G PACKAGE
28-LEAD PLASTIC SSOP
TJMAX = 110°C, θJA = 100°C/W
より広い動作温度範囲で規定されるデバイスについては、弊社へお問い合わせください。
2
15 REFOUT
G PACKAGE
28-LEAD PLASTIC SSOP
TJMAX = 110°C, θJA = 100°C/W
ORDER PART
NUMBER
LTC1668CG
LTC1668IG
LTC1666/LTC1667/LTC1668
電気的特性
●は全動作温度範囲の規格値を意味する。それ以外はTA＝25℃での値。VDD = 5V、VSS = −5V、LADCOM = AGND = DGND =
0V、IOUTFS = 10mA。
SYMBOL PARAMETER
CONDITIONS
MIN
LTC1666
TYP MAX
MIN
LTC1667
TYP MAX
MIN
LTC1668
TYP MAX
UNITS
DC Accuracy (Measured at IOUT A, Driving a Virtual Ground)
Resolution
●
Monotonicity
12
14
16
Bits
12
14
14
Bits
INL
Integral Nonlinearity
(Note 2)
±1
±2
±8
LSB
DNL
Differential Nonlinearity
(Note 2)
±1
±1
±1
±4
LSB
±0.2
0.1
±0.2
Offset Error
0.1
Offset Error Drift
GE
PSRR
0.1
±0.2
5
Gain Error
Internal Reference, RIREFIN = 2k
External Reference,
VREF = 2.5V, RIREFIN = 2k
Gain Error Drift
Internal Reference
External Reference
Power Supply
Rejection Ratio
VDD = 5V ±5%
VSS = – 5V ±5%
5
2
1
5
2
1
50
30
±0.1
±0.2
ppm/°C
2
1
50
30
% FSR
50
30
% FSR
% FSR
ppm/°C
ppm/°C
±0.1 % FSR/V
±0.2 % FSR/V
±0.1
±0.2
AC Linearity
SFDR
Spurious Free Dynamic
Range to Nyquist
fCLK = 25Msps, fOUT = 1MHz
0dB FS Output
– 6dB FS Output
–12dB FS Output
76
78
78
87
87
83
dB
dB
dB
fCLK = 50Msps, fOUT = 1MHz
85
dB
fCLK = 50Msps, fOUT = 2.5MHz
81
dB
fCLK = 50Msps, fOUT = 5MHz
79
dB
70
dB
96
dB
88
dB
fCLK = 50Msps, fOUT = 20MHz
Spurious Free Dynamic
Range Within a Window
fCLK = 25Msps,
fOUT = 1MHz, 2MHz Span
85
86
86
fCLK = 50Msps,
fOUT = 5MHz, 4MHz Span
THD
Total Harmonic Distortion fCLK = 25Msps, fOUT = 1MHz
fCLK = 50Msps, fOUT = 5MHz
–75
–77
– 84
– 78
– 77
dB
dB
3
LTC1666/LTC1667/LTC1668
電気的特性
●は全動作温度範囲の規格値を意味する。それ以外はTA＝25℃での値。VDD = 5V、VSS = −5V、LADCOM = AGND = DGND =
0V、IOUTFS = 10mA。
SYMBOL
PARAMETER
LTC1666/LTC1667/LTC1668
MIN
TYP
MAX
CONDITIONS
UNITS
Analog Output
IOUTFS
Full-Scale Output Current
●
1
10
mA
Output Compliance Range
IFS = 10mA
●
–1
1
V
Output Resistance; RIOUT A, RIOUT B
IOUT A, B to LADCOM
●
0.7
Output Capacitance
1.1
1.5
5
kΩ
pF
Reference Output
Reference Voltage
REFOUT Tied to IREFIN Through 2kΩ
2.475
Reference Output Drift
Reference Output Load Regulation
2.5
2.525
V
25
ppm/°C
ILOAD = 0mA to 5mA
6
mV/mA
IFS = 10mA, CCOMP1 = 0.1µF
20
kHz
Reference Input
Reference Small-Signal Bandwidth
Power Supply
VDD
Positive Supply Voltage
●
4.75
5
5.25
V
VSS
Negative Supply Voltage
●
–4.75
–5
–5.25
V
IDD
Positive Supply Current
IFS = 10mA, fCLK = 25Msps, fOUT = 1MHz
●
3
5
ISS
Negative Supply Current
IFS = 10mA, fCLK = 25Msps, fOUT = 1MHz
●
33
40
PDIS
Power Dissipation
IFS = 10mA, fCLK = 25Msps, fOUT = 1MHz
IFS = 1mA, fCLK = 25Msps, fOUT = 1MHz
mA
mA
180
85
mW
mW
75
Msps
To 0.1% FSR
20
ns
8
ns
Single Ended
Differential
15
5
pV-s
pV-s
Dynamic Performance (Differential Transformer Coupled Output, 50Ω Double Terminated, Unless Otherwise Noted)
fCLOCK
Maximum Update Rate
tS
Output Settling Time
tPD
Output Propagation Delay
Glitch Impulse
●
50
tr
Output Rise Time
4
ns
tf
Output Fall Time
4
ns
iNO
Output Noise
50
pA/√Hz
Digital Inputs
VIH
Digital High Input Voltage
●
VIL
Digital Low Input Voltage
●
IIN
Digital Input Current
●
CIN
Digital Input Capacitance
tDS
Input Setup Time
●
8
ns
tDH
Input Hold Time
●
4
ns
tCLKH
Clock High Time
●
5
ns
tCLKL
Clock Low Time
●
8
ns
Note 1：絶対最大定格はそれを超えるとデバイスの寿命に影響を及ぼす値。
4
2.4
V
5
0.8
V
±10
µA
pF
Note 2：LTC1666の場合、±1LSB = フルスケールの±0.024%；LTC1667の場
合、±1LSB = フルスケールの±0.006% = フルスケールの±61ppm；LTC1668
の場合、±1LSB = フルスケールの±0.0015% = フルスケールの±15.3ppm。
LTC1666/LTC1667/LTC1668
標準的性能特性 (LTC1668)
50MSPSでのシングル・トーンSFDR
2トーンSFDR
–30
–40
–50
–60
–70
–80
–20
–30
–40
–50
–60
–70
–80
0
5
10
15
FREQUENCY (MHz)
20
25
5.0
FREQUENCY (MHz)
–80
1
4.6
8.2
11.8
15.4
FREQUENCY (MHz)
100
95
25MSPS
–70
19
SFDRとfOUTおよびfCLOCK =
5MSPSでのデジタル振幅 (dBFS)
90
80
50MSPS
SFDR (dB)
SFDR (dB)
–60
–70
1666/7/8 G03
5MSPS
–50
–60
–110
5.5
100
0
–40
–50
SFDRとfOUTおよびfCLOCK
–10
–30
–40
1666/7/8 G02
4トーンSFDR、fCLOCK = 5MSPS
SFDR > 82dB
fCLOCK = 5MSPS
fOUT1 = 0.5MHz
fOUT2 = 0.65MHz
fOUT3 = 1.10MHz
fOUT4 = 1.25MHz
AMPL = 0dBFS
SFDR > 74dB
fCLOCK = 50MSPS
fOUT1 = 5.02MHz
fOUT2 = 6.51MHz
fOUT3 = 11.02MHz
fOUT4 = 12.51MHz
AMPL = 0dBFS
–30
–90
1666/7/8 G01
–20
–20
–100
–100
4.5
–100
SIGNAL AMPLITUDE (dBFS)
–10
–90
–90
70
0dBFS
90
–6dBFS
85
–12dBFS
80
75
70
65
–80
60
60
–90
55
–100
–110
0.1
DIGITAL AMPLITUDE = 0dBFS
50
0.46
0.82
1.18
1.54
FREQUENCY (MHz)
1.0
0.1
1.9
10
50
100
0
–6dBFS
90
95
85
90
SFDR (dB)
70
65
80
75
70
–12dBFS
–6dBFS
65
75
60
55
55
55
50
50
2
6
fOUT (MHz)
4
8
10
1666/7/8 G07
IOUTFS = 2.5mA
65
60
0
IOUTFS = 5mA
70
60
50
IOUTFS = 10mA
85
SFDR (dB)
80
2.0
DIGITAL AMPLITUDE = 0dBFS
0dBFS
80
–12dBFS
1.6
SFDRとfOUTおよびfCLOCK =
25MSPSでのIOUTFS
0dBFS
75
1.2
fOUT (MHz)
1666/7/8 G06
SFDRとfOUTおよびfCLOCK =
50MSPSでのデジタル振幅 (dBFS)
95
85
0.8
1666/7/8 G05
SFDRとfOUTおよびfCLOCK =
25MSPSでのデジタル振幅 (dBFS)
90
0.4
fOUT (MHz)
1666/7/8 G04
SFDR (dB)
0
SIGNAL AMPLITUDE (dBFS)
–20
SFDR > 86dB
fCLOCK = 50MSPS
fOUT1 = 4.9MHz
fOUT2 = 5.09MHz
AMPL = 0dBFS
–10
SIGNAL AMPLITUDE (dBFS)
SFDR = 87dB
fCLOCK = 50MSPS
fOUT = 1.002MHz
AMPL = 0dBFS
= –8.25dBm
–10
SIGNAL AMPLITUDE (dBFS)
4トーンSFDR、fCLOCK = 50MSPS
0
0
0
5
10
fOUT (MHz)
15
20
1666/7/8 G08
0
2.5
5
fOUT (MHz)
7.5
10
1666/7/8 G09
5
LTC1666/LTC1667/LTC1668
標準的性能特性 (LTC1668)
SFDRとデジタル振幅 (dBFS) お
よびfOUT = fCLOCK/11でのfCLOCK
SFDRとデジタル振幅 (dBFS) お
よびfOUT = fCLOCK/5でのfCLOCK
100
100
95
95
455kHz AT 5MSPS
90
90
85
85
80
80
SFDR (dB)
SFDR (dB)
シングルエンド出力の
フルスケール遷移
4.55MHz AT 50MSPS
75
2.277MHz AT 25MSPS
70
60
60
55
55
0
V(IOUTB)
100mV
/DIV
70
65
–15
–10
–5
DIGITAL AMPLITUDE (dBFS)
5MHz AT 25MSPS
75
65
50
–20
1MHz AT 5MSPS
0000
FFFF
10MHz AT 50MSPS
V(IOUTA)
50
–20
CLOCK INPUT
CLK IN
5V/DIV
–15
–10
–5
DIGITAL AMPLITUDE (dBFS)
1666/7/8 G10
0
5ns/DIV
1666/7/8 G12
1666/7/8 G11
シングルエンド出力の
フルスケール遷移
差動出力のフルスケール遷移
差動出力のフルスケール遷移
V(IOUTA) – V(IOUTB)
V(IOUTA) – V(IOUTB)
V(IOUTA)
100mV
/DIV
0000
100mV
/DIV
FFFF
FFFF
100mV
/DIV
0000
FFFF
0000
V(IOUTB)
CLOCK INPUT
CLK IN
5V/DIV
CLK IN
5V/DIV
5ns/DIV
5ns/DIV
シングルエンドの中間スケール・
グリッチ・インパルス
8000
1mV/DIV
CLK IN
5V/DIV
3
2
1
0
–1
–2
–3
–4
–5
5ns/DIV
1666/7/8 G16
4
INTEGRAL NONLINEARITY (LSB)
7FFF
5ns/DIV
積分非直線性
5
V(IOUTA) – V(IOUTB)
8000
CLK IN
5V/DIV
1666/7/8 G15
差動の中間スケール・グリッチ・
インパルス
V(IOUTA), V(IOUTB)
1mV/DIV
5ns/DIV
1666/7/8 G14
1666/7/8 G13
7FFF
CLK IN
5V/DIV
1666/7/8 G17
49152
32768
16384
DIGITAL INPUT CODE
65535
1666/7/8 G18
6
LTC1666/LTC1667/LTC1668
標準的性能特性 (LTC1668)
微分非直線性
DIFFERENTIAL NONLINEARITY (LSB)
2.0
1.5
1.0
0.5
0
–0.5
–1.0
–1.5
–2.0
0
32768
16384
49152
DIGITAL INPUT CODE
65535
1666/7/8 G19
ピン機能
LTC1666
REFOUT (ピン15)：内部リファレンス電圧出力。公称
値は2.5Vです。AGND への0.1µFバイパス・コンデンサ
が必要です。
IREFIN (ピン16)：リファレンス入力電流。公称値は、IFS
＝10mA の場合に1.25mA です。IFS ＝IREFIN • 8 です。
COMP1（ ピン21）：電流源制御アンプの補償。0.1µF の
コンデンサでVSS にバイパスします。
COMP2 (ピン22)：内部バイパス点。0.1µF のコンデンサ
でVSS にバイパスします。
VSS (ピン23)：負電源電圧。公称値は−5V です。
AGND (ピン17)：アナログ・グランド。
DGND (ピン24)：デジタル・グランド。
LADCOM (ピン18)：アッテネータ・ラダーの共通点。
通常GND に接続します。
VDD (ピン25)：正電源電圧。公称値は5V です。
IOUT B (ピン19)：相補DAC出力電流。すべてのデータ・
ビットが0 のとき、フルスケール出力電流が発生します。
CLK (ピン26)：クロック入力。 データがラッチされ、ク
ロックの正エッジで出力が更新されます。
IOUT A (ピン20)：DAC出力電流。すべてのデータ・ビッ
トが1 のとき、フルスケール出力電流が発生します。
DB11∼DB0 (ピン27、28、1∼10 )：デジタル入力デー
タ・ビット。
7
LTC1666/LTC1667/LTC1668
ピン機能
LTC1667
REFOUT (ピン15)：内部リファレンス電圧出力。公称
値は2.5Vです。AGND への0.1µFバイパス・コンデンサ
が必要です。
LTC1668
REFOUT (ピン15)：内部リファレンス電圧出力。公称
値は2.5Vです。AGND への0.1µFバイパス・コンデンサ
が必要です。
IREFIN (ピン16)：リファレンス入力電流。公称値は、IFS
＝10mA の場合に1.25mA です。IFS ＝IREFIN • 8 です。
IREFIN (ピン16)：リファレンス入力電流。公称値は、IFS
＝10mA の場合に1.25mA です。IFS ＝IREFIN • 8 です。
AGND (ピン17)：アナログ・グランド。
AGND (ピン17)：アナログ・グランド。
LADCOM (ピン18)：アッテネータ・ラダーの共通点。
通常GND に接続します。
LADCOM (ピン18)：アッテネータ・ラダーの共通点。
通常GND に接続します。
IOUT B (ピン19)：相補DAC出力電流。すべてのデータ・
ビットが0 のとき、フルスケール出力電流が発生します。
IOUT B (ピン19)：相補DAC出力電流。すべてのデータ・
ビットが0 のとき、フルスケール出力電流が発生しま
す。
IOUT A (ピン20)：DAC出力電流。すべてのデータ・ビッ
トが1 のとき、フルスケール出力電流が発生します。
COMP1（ ピン21）：電流源制御アンプの補償。0.1µF の
コンデンサでVSS にバイパスします。
COMP2 (ピン22)：内部バイパス点。0.1µF のコンデンサ
でVSS にバイパスします。
IOUT A (ピン20)：DAC出力電流。すべてのデータ・ビッ
トが1 のとき、フルスケール出力電流が発生します。
COMP1（ ピン21）：電流源制御アンプの補償。0.1µF の
コンデンサでVSS にバイパスします。
COMP2 (ピン22)：内部バイパス点。0.1µF のコンデンサ
でVSS にバイパスします。
VSS (ピン23)：負電源電圧。公称値は−5V です。
VSS (ピン23)：負電源電圧。公称値は−5V です。
DGND (ピン24)：デジタル・グランド。
DGND (ピン24)：デジタル・グランド。
VDD (ピン25)：正電源電圧。公称値は5V です。
VDD (ピン25)：正電源電圧。公称値は5V です。
CLK (ピン26)：クロック入力。 データがラッチされ、ク
ロックの正エッジで出力が更新されます。
DB13∼DB0 (ピン27、28、1∼12 )：デジタル入力デー
タ・ビット。
8
CLK (ピン26)：クロック入力。 データがラッチされ、ク
ロックの正エッジで出力が更新されます。
DB15∼DB0 (ピン27、28、1∼14 )：デジタル入力デー
タ・ビット。
LTC1666/LTC1667/LTC1668
ブロック図
LTC1666
5V
0.1µF
25
VDD
VREF
15
REFOUT
2.5V
REFERENCE
0.1µF
ATTENUATOR
LADDER
RSET
2k
16
IFS/8
+
IINT
22
0.1µF
IOUT A
20
+
IOUT B
19
–
52.3Ω
52.3Ω
VOUT
1VP-P
DIFFERENTIAL
CURRENT SOURCE ARRAY
–
21
18
SEGMENTED SWITCHES
FOR DB15–DB12
LSB SWITCHES
IREFIN
LADCOM
•••
•••
COMP1
INPUT LATCHES
COMP2
0.1µF
VSS
23
AGND
DGND
17
24
DB11
•••
DB0
27
10
1666 BD
•••
0.1µF
–5V
CLK
26
CLOCK
INPUT
12-BIT
DATA INPUT
LTC1667
5V
0.1µF
25
VDD
VREF
15
REFOUT
2.5V
REFERENCE
0.1µF
ATTENUATOR
LADDER
RSET
2k
16
IFS/8
+
IINT
22
0.1µF
IOUT A
20
+
IOUT B
19
–
52.3Ω
52.3Ω
VOUT
1VP-P
DIFFERENTIAL
CURRENT SOURCE ARRAY
–
21
18
SEGMENTED SWITCHES
FOR DB15–DB12
LSB SWITCHES
IREFIN
LADCOM
•••
•••
COMP1
INPUT LATCHES
COMP2
0.1µF
VSS
23
–5V
0.1µF
AGND
DGND
17
24
CLK
26
DB13
•••
27
DB0
12
1667 BD
•••
CLOCK
INPUT
14-BIT
DATA INPUT
9
LTC1666/LTC1667/LTC1668
ブロック図
LTC1668
5V
0.1µF
25
VDD
VREF
15
REFOUT
2.5V
REFERENCE
0.1µF
IFS/8
+
IINT
22
0.1µF
20
+
IOUT B
19
–
52.3Ω
CURRENT SOURCE ARRAY
–
21
IOUT A
SEGMENTED SWITCHES
FOR DB15–DB12
LSB SWITCHES
IREFIN
18
ATTENUATOR
LADDER
RSET
2k
16
LADCOM
•••
•••
COMP1
INPUT LATCHES
COMP2
0.1µF
VSS
23
–5V
AGND
DGND
17
24
CLK
DB15
26
•••
DB0
27
14
1668 BD
•••
0.1µF
CLOCK
INPUT
16-BIT
DATA INPUT
タイミング図
DATA
INPUT
N–1
N
tDS
N+1
tDH
CLK
tCLKL
tCLKH
tST
tPD
IOUT A/IOUT B
N–1
N
0.1%
1666/7/8 TD
10
52.3Ω
VOUT
1VP-P
DIFFERENTIAL
LTC1666/LTC1667/LTC1668
アプリケーション情報
動作原理
LTC1666/LTC1667/LTC1668は高速電流ステアリング方
式の12/14/16 ビットDAC で、先進的BiCMOS プロセスで
製造されています。高精度薄膜抵抗および十分に整合し
たバイポーラ・トランジスタにより、卓越したDC 直線
性と安定性を達成しています。低グリッチ電流スイッチ
ング設計により、最大50Msps のサンプル・レートで優
れたAC 性能を与えます。このデバイスは、2.5V のバン
ドギャップ電圧リファレンスとエッジ・トリガ型ラッチ
を内蔵しており、数MHz までの出力周波数で非常に広
いダイナミック・レンジを必要とするDAC アプリケー
ションの新しい標準を定めます。
ブロック図を参照すると、このDAC には電流源アレイ
が備わっており、NMOS 差動電流スイッチによりIOUT A
またはIOUT B へと切り換えられます。最上位4 ビット
は、重み付けが等しい15 の電流セグメントで構成され
ています。残りの下位ビットは、電流スケーリングと差
動抵抗アッテネータ・ラダーの組合せを用いて2 進の重
みが付けられます。すべてのビットとセグメントは、
DC 直線性を得るために電流ウェイトが正確に整合され
ており、また低グリッチ・インパルスおよび低スプリア
ス・トーンAC 性能を達成するために、スイッチング・
タイミングが正確に整合されています。
リファレンス制御ループにはCOMP1 ピンに補償用のコ
ン デ ン サ が 必 要 で す 。 最 適 な AC性 能 を 得 る に は 、
CCOMP1をVSSに接続し、パッケージのすぐ近くに（0.1"以
内に）配置します。
固定リファレンス電圧アプリケーションの場合、CCOMP1
は0.1µF 以上にします。リファレンス制御ループの小信
号帯域幅は約1/(2π) • CCOMP1 • 80なので、CCOMP1 = 0.1µFで
は20kHzです。
リファレンスの動作
内 蔵 の 2.5V バ ン ド ギ ャ ッ プ 電 圧 リ フ ァ レ ン ス は 、
REFOUT ピンをドライブします。この電圧リファレンス
は 、 REFOUTか ら IREFINに 接 続 さ れ た 1.25mAの 負 荷
（IOUTFS ＝ 10mA）に相当する2kΩの抵抗をドライブする
よう調整され、仕様が規定されています。REFOUTの公
称出力インピーダンスは6Ω（つまり1mAにつき0.24%）
なので、追加の外部負荷をドライブするにはバッファが
必要です。REFOUTピンには補償用に0.1µFのコンデン
サが必要です。このコンデンサは内部リファレンスを使
用しない場合でも、安定性のために必要です。
外部リファレンスの動作
外部リファレンスを使ってLTC1666/LTC1667/LTC1668
のフルスケール電流を制御する方法を図1に示します。
フルスケール電流IOUTFSの設定
フルスケールDAC出力電流IOUTFSは標準10mAで、最小
1mAにまで調整可能です。REFOUTピンとIREFINピンの
間に抵抗RSETを接続すると、以下のようにIOUTFSが設定
されます。
REFOUT
5V
内部リファレンス制御ループ・アンプが内部電流源IINT
をサーボ制御してIREFINを仮想グランドに保持するの
で、正確な値の電流がIREFINに流入し、シンクされま
す。IINT はDAC 電流源のスケーリングされた複製であり
IOUTFS＝8 •（IINT）なので、次のようになります。
IOUTFS = 8 • (IREFIN) = 8 • (VREF /RSET)
(1)
たとえば、RSET＝2k でVREF＝REFOUT＝2.5Vに接続されて
いる場合、IREFIN＝2.5/2k＝1.25mAで、IOUTFS＝8 （1.25mA)＝
•
10mAとなります。
2.5V
REFERENCE
0.1µF
EXTERNAL
REFERENCE
IREFIN
LTC1666/
LTC1667/
LTC1668
RSET
+
–
1666/7/8 F02
図1．LTC1666/LTC1667/LTC1668への外部
リファレンスの利用
11
LTC1666/LTC1667/LTC1668
アプリケーション情報
フルスケール出力の調節
図2では、直列インタフェースのDACを使ってIOUTFSを
設定しています。LTC1661はデュアルの10ビットVOUT
DACで、バッファ付き電圧出力が０VからVREFまでスイ
ングします。
5V
0.1µF
IREFIN
1/2 LTC1661
RSET
1.9k
LTC1666/
LTC1667/
LTC1668
差動電圧は次のとおりです。
VDIFF = VOUT A−VOUT B
= (IOUT A−IOUT B ) • (RLOAD)
VDIFF = {(2 • DAC Code − 65535)/65536} • 8 •
(RLOAD /RSET ) • (VREF )
+
–
1666/7/8 F03
図2．DACを使ったLTC1666/LTC1667/
LTC1668のフルスケール電流の調節
DACの伝達特性
LTC1666/LTC1667/LTC1668では、ストレート・バイナリ・
デジタル・コーディングを使用します。コンプリメンタリ
電流出力
（IOUT AとIOUT B）
は、0∼IOUTFSの電流をシンクしま
（公称値）
の場合、IOUT Aは、全ビットが
す。IOUTFS ＝ 10mA
“L”
（つまり、コード ＝ 0）
のときの0mAから、全ビットが
“H”
（たとえば、LTC1668の場合、コード ＝ 65535）
のときの
10mAまでスイングします。IOUT BはIOUT Aの相補出力です。
IOUT AとIOUT Bは、次式で与えられます。
LTC1666:
IOUT A = IOUTFS • (DAC Code/4096)
IOUT B = IOUTFS • (4095−DAC Code)/4096
(2)
(3)
LTC1667:
IOUT A = IOUTFS • (DAC Code/16384)
IOUT B = IOUTFS • (16383−DAC Code)/16384
(4)
(5)
LTC1668:
IOUT A = IOUTFS • (DAC Code/65536)
IOUT B = IOUTFS • (65535−DAC Code)/65536
(6)
(7)
標準的なアプリケーションでは、LTC1666/LTC1667/
LTC1668の差動出力電流は、抵抗性負荷を直接ドライブ
するか、またはトランスを通して同等の抵抗性負荷をド
ライブするか、あるいは電流−電圧コンバータの帰還抵
抗をドライブします。IOUT AとIOUT Bの出力電流により発
生する電圧出力は次のとおりです。
12
(8)
(9)
(10)
IOUT A、IOUT B、IOUTFS (LTC1668) に、上で得られた値を
代入すると、次のようになります。
2.5V
REFERENCE
REF
VOUT A = IOUT A • RLOAD
VOUT B = IOUT B • RLOAD
(11)
これらの式から差動モード動作の利点が分かります。第
1 に、IOUT AとIOUT Bの同相ノイズまたは誤差がすべて
キャンセルされます。第2に、信号電力はシングルエン
ドの場合に比べて2倍となります。第3に、IOUT A倍およ
びIOUT B倍に増加する誤差およびノイズ（たとえばリファ
レンスやIOUTFSノイズ）は、AC信号波形が大部分の時間
そこにとどまる中間スケール付近ですべてキャンセルさ
れます。第4に、この伝達特性はバイポーラ（両極性）で
す。つまり、中間スケール入力では出力はゼロ出力付近
で正・負に振れますが、これはACアプリケーションに
は好都合です。
項（RLOAD/RSET）は、差動伝達特性およびシングルエンド
伝達特性のどちらにも現れることに注意してください。
これは、DACの利得誤差がRSETに対するRLOADの比に依
存し、利得誤差の温度係数がRSET に対するRLOADの温度
トラッキングの影響を受けることを意味します。RLOAD
の絶対温度係数がDC非直線性に対して決定的に影響を
与えることにも注意してください。DAC出力が0mAか
ら10mAに変化すると、RLOAD抵抗はわずかに加熱し、
温度係数がかなり低いときでもINLの反りが発生して、
16 ビット・レベルではかなり大きくなる可能性があり
ます。負荷抵抗の熱時定数は低速であるため、この影響
は中周波数から高周波数のAC信号では現れません。
アナログ出力
LTC1666/LTC1667/LTC1668には、２つのコンプリメン
タリ電流出力（IOUT AとIOUT B）があります（DAC伝達特性
を参照）。IOUT AとIOUT Bの出力インピーダンス（RIOUT Aと
RIOUT B）は、標準で1.1kΩからLADCOM です。（図3参
照）
LTC1666/LTC1667/LTC1668
アプリケーション情報
LADCOM
LTC1666/LTC1667/LTC1668
RIOUT B
1.1k
RIOUT A
1.1k
IOUT A
IOUT B
出力対応
規定された出力対応電圧範囲は±1Vです。DC直線性仕
様（INLおよびDNL）は、電流−電圧コンバータの仮想グ
ランドに流入するIOUT Aで調整され保証されています
が、一般に全出力対応範囲にわたって非常に良好です。
1Vを超えると、DAC電流ステアリング・スイッチのイ
ンピーダンスが低下するので、出力電流が増加し始め、
DCとACの両方の直線性が劣化します。−1V以下では、
DACスイッチは、飽和領域からリニア領域への遷移点
に近づきはじめます。このため、グリッチ・インパルス
の増加および非直線性容量が原因で、最初にAC 性能が
低下します。AC歪み性能は、非直線性容量および他の
大信号効果により、IOUT AとIOUT Bの振幅が±0.5VP-P以下
のとき最適になります。一見、SFDRを最適化しようと
して信号振幅を小さくするのは直感に反するように思え
るかもしれませんが、一般にAC 性能に影響を及ぼす誤
差ソースは付加的な電流として振舞うので、負荷イン
ピーダンスを減らして信号電圧振幅を低下させると、大
部分のスプリアス信号が同じ量だけ減少します。
18
20
52.3Ω
19
52.3Ω
5pF
5pF
VSS
– 5V
23
1666/7/8 F04
図3．等価アナログ出力回路
LADCOM
LADCOMピンは、内部DACアッテネータ・ラダーの共
通接続です。通常はこのピンをアナログ・グランドに接
続しますが、より一般的にはIOUT AおよびIOUT Bの負荷抵
抗と同じ電位に接続します。LADCOMピンには、VSSへ
の約0.32 •（IOUTFS）の定電流に、IOUT AとIOUT Bから抵抗
RIOUT Aと抵抗RIOUT Bに流れる電流を加えた電流が流れま
す。
5V
0.1µF
REFOUT
0.1µF
RSET
2k
VDD
2.5V
REFERENCE
LTC1668
MINI-CIRCUITS
T1–1T
IREFIN
IOUT A
+
16-BIT
HIGH SPEED
DAC
–
110Ω
IOUT B
COMP1
C1
0.1µF
50Ω
50Ω
LADCOM
COMP2
C2
0.1µF
TO HP3589A
SPECTRUM
ANALYZER
50Ω INPUT
AGND DGND
VSS
CLK
DB15
DB0
16
0.1µF
DIGITAL
DATA
– 5V
CLK
IN
OUT 1 OUT 2
HP8110A DUAL
PULSE GENERATOR
HP1663EA
CLK
LOGIC ANALYZER WITH
IN
PATTERN GENERATOR
1666/7/8 F05
LOW JITTER
CLOCK SOURCE
図4．AC特性評価用の設定（LTC1668）
13
LTC1666/LTC1667/LTC1668
アプリケーション情報
出力電流減少時の動作
LTC1666/LTC1667/LTC1668は、標準10mAから1mAまで
のフルスケール出力電流（IOUTFS）で動作するように仕様
が規定されています。これは、消費電力の低減やフルス
ケール値の調整に便利です。ただし、DC精度とAC精度
はIOUTFS ＝ 10mAでだけ規定されており、IOUTFS の値が小
さ く な る と DC精 度 と AC精 度 は 大 幅 に 低 下 し ま す 。
IOUTFS ＝ 10mAのときのLTC1668の標準精度が16ビット
から15ビット・レベルであるのに比べ、IOUTFS ＝ 1mAで
はINLおよびDNLは一般に14 ビットから13 ビット・レベ
ルまで低下します。IOUTFSを1mAから増加させると、精
度は1/IOUTFSにほぼ比例して急激に改善します。AC性能
（SFDR）は、デジタル振幅の減少によるよりも、IOUTFS
の減少によってはるかに大きな影響を受けることに注意
してください（「標準性能特性」を参照）。したがって、通
常、デジタル的な利得調節を大きくとって、IOUTFSは
10mAに保つのが良策です。
出力構成
LTC1666/LTC1667/LTC1668で は 、 特 定 の ア プ リ ケ ー
ションの要求条件に基づいて最適な出力構成を選択する
ことができます。電圧出力は、外部負荷抵抗、トランス
結合、またはオペアンプ電流−電圧コンバータを使って
生成することができます。シングルエンドのDAC出力
構成では、出力を1つだけ（できればIOUT A）使用してシン
グルエンド電圧出力を生成します。差動モードの構成で
は、式11に示すように、IOUT AとIOUT Bの間の電圧差を用
いて出力電圧VDIFFを生成します。大部分のACアプリ
ケーションでは、差動モードを使った方がはるかに良好
な精度が得られます。DACチップはデジタル入力信号
とアナログ出力間のインタフェース点なので、IOUT Aと
IOUT Bに若干のノイズが結合するのは避けられません。
このデジタル・ノイズの大部分は同相であり、差動モー
ド回路によってキャンセルされます。他の無視できない
デジタル・ノイズ成分は、VREFノイズまたはIOUTFSノイ
ズとしてモデル化できます。シングルエンド・モードで
は、IOUTFSノイズはゼロ・スケールでは消失し、フルス
ケールで最大になります。差動モードでは、IOUTFSノイ
ズは、ゼロのアナログ出力に対応する中間スケール入力
でキャンセルされます。AC 信号の多くは、平均に対す
るピークの比率が高い広帯域およびマルチトーン通信信
号を含め、ほとんど中間スケール付近にとどまります。
14
差動トランス結合出力
通常、差動トランス結合出力構成により、最高のAC性
能が得られます。一例を図5に示します。トランス結合
の長所には、広い周波数範囲にわたる優れた同相歪みと
ノイズの除去能力、および絶縁やレベルシフトを伴う便
利な差動−シングルエンド変換があります。また、2倍
もの電力を負荷に供給でき、適切なトランス巻数比の選
択により、インピーダンスを整合させることができま
す。IOUT AとIOUT BのDC電流経路を提供するために、ト
ランスの1次側のセンタタップは接地されています。歪
みを低くするには、IOUT A電流とIOUT B電流のDC平均値
を正確に一致させて、コアをバイアスしないようにしま
す。これは、コアが小さい小型RFトランスでは特に重
要です。図5の回路では、巻数比が1：1のMini-Circuits
T1-1T RFトランスを使用しています。IOUT AとIOUT Bの負
荷抵抗は50Ωの差動抵抗1本に相当し、巻数比が1：1な
ので、トランスからの出力インピーダンスは50Ωとなり
ます。負荷抵抗はオプションであり、出力電力の半分を
消費することに注意してください。ただし、実験室環境
や長い伝送ラインをドライブする場合は、出力インピー
ダンスを50Ωにすることはきわめて望ましいことです。
これはトランスの2次側に50Ω抵抗を置いて実現するこ
ともできますが、IOUT AとIOUT Bに負荷抵抗を接続するほ
うが（トランスを流れる電流が減少するため）望ましいと
いえます。約1MHz以下の信号周波数では、低歪みを維
持するために必要なトランス・コアのサイズが大きくな
り、さらに低い周波数では非実用的になります。
MINI-CIRCUITS
T1-1T
IOUT A
LTC1666/
LTC1667/
LTC1668
50Ω
110Ω
RLOAD
IOUT B
50Ω
1666/7/8 F06
図5．差動トランス結合出力
LTC1666/LTC1667/LTC1668
アプリケーション情報
抵抗負荷出力
差動抵抗負荷の出力構成を図6に示します。この構成は
単純かつ経済的ですが、ドライブできるのはDAC出力
に適したインピーダンス・レベルと振幅を持つ差動負荷
だけです。
電流−電圧コンバータを使ってユニポーラのバッファ付
き電圧出力を生成する、シングルエンド出力の簡略回路
を図8に示します。この構成を使うと一般に最良のDC直
線性性能が実現されますが、高周波数でのAC歪みはU1
のスルーイング性能によって制限されます。
推奨するシングルエンド抵抗負荷構成は、本質的に差動
抵抗負荷回路と同じであり、単にグランドを基準とした
IOUT A出力を使用します。未使用のIOUT B出力は接地しな
いで、IOUT AのRLOADに等価な負荷を与えるほうが適切で
す。こうすれば、IOUT BはIOUT Aと相補的な波形でスイン
グします。
デジタル・インタフェース
LTC1666/LTC1667/LTC1668は、クロック入力の立上り
エッジでラッチされる16個のパラレル入力を備えていま
す。これらのパラレル入力は、5Vまたは3.3Vロジック
のCMOSレベルを受け入れ、最大50MHz のクロック・
レートを受け入れることができます。
52.3Ω
52.3Ω
IOUT A
LTC1666/
LTC1667/
LTC1668
IOUT B
1666/7/8 F07
図6．差動抵抗負荷出力
オペアンプ電流−電圧コンバータ出力
オペアンプを使った差動−シングルエンド・コンバータ
回路を差動抵抗負荷出力に追加すると図7の回路になり
ます。
利用可能なオペアンプは数MHzから直流に至る信号周
波数で良好なAC歪み性能を与えることができるので、
この回路は低周波数でトランス結合のアプリケーション
の性能を補完することができます。オプションのコンデ
ンサを使うと、フィルタリングに単一実ポールが追加さ
れ、オペアンプ入力の高周波信号振幅が制限されるの
で、歪みが減少します。回路はグランドを中心として±
1Vスイングします。
タイミング図とブロック図を見ると、データ入力はク
ロックの立上りエッジで更新されるマスタ−スレーブ・
ラッチに接続されています。入力ロジック・スレッショ
ルド（VIH ＝ 最小2.4V、VIL ＝ 最大0.8V）は、全温度範囲
にわたり3.3Vまたは5V CMOSレベルで有効です。保証
セットアップ時間（tDS）は最小8ns、ホールド時間（tDH）は
最小4nsです。クロックの“H”および“L”の最小時間は、
それぞれ6nsおよび8nsで保証されています。この仕様に
より、LTC1666/LTC1667/LTC1668は50Msps（最小）まで
クロック駆動可能です。
最良のAC性能を得るには、データおよびクロック波形
がクリーンで、アンダシュートやオーバシュートがない
ことが求められます。クロックおよびデータの相互接続
線は、ツイスト・ペア、同軸、またはマイクロストリッ
プでなければならず、適切なライン終端が重要です。
DACへのデジタル入力信号をアナログAC電圧信号とみ
なすと、これらの入力信号には広い周波数範囲にわたっ
てスペクトル成分が多く、一般に対象となる出力信号帯
域を含んでいます。
C
OUT
500Ω
IOUTFS
10mA
200Ω
IOUT A
LTC1666/
LTC1667/
LTC1668
RFB
200Ω
–
60pF
LT1809
200Ω
IOUT B
IOUT A
+
VOUT
±1V
10dBm
52.3Ω
LADCOM
500Ω
U1
LT®1812
LTC1666/
LTC1667/
LTC1668
IOUT B
52.3Ω
–
+
VOUT
0V TO 2V
200Ω
1666/7/8 F09
1666/7/8 F08
図7．差動−シングルエンドのオペアンプ電流−電圧コンバータ
図8．シングルエンドのオペアンプ電流−電圧コンバータ
15
LTC1666/LTC1667/LTC1668
アプリケーション情報
したがって、デジタル信号がアナログ出力に直接結合さ
れると、正確にデジタル入力パターンにしたがって変化
するスプリアス・トーンが発生します。
要です。図11∼図15は、LTC1668のためのAC評価回路
用PCボード層です。グランド・プレーンは、図に示す
ようにデジタル・セクションとアナログ・セクションに
分割します。バイパス・コンデンサはすべてトレース長
が最短で、0.1µF以上の容量を持つ低ESRセラミック・
コンデンサにします。
ACアプリケーションで、特に高い出力周波数を生成す
るアプリケーションで、デバイスのノイズ・フロアの低
下を避けるにはクロック・ジッタを最小限に抑えなけれ
ばなりません。デジタル入力からクロック入力へのノイ
ズ結合が発生すると、クロック信号とDAC 波形の位相
変調が生じ、スプリアス・トーンが発生するおそれがあ
ります。一般にデジタル・データの遷移点は、クロック
のアクティブな立上りエッジから十分離れたクロックの
立下りエッジ付近に置くのが最善です。クロック信号に
はサンプリング周波数とその高調波だけのスペクトル成
分が含まれるので、一般にバンド内スプリアス・トーン
の発生源ではありません。総合的に考えると、クロック
をアナログ信号と同じように扱い、デジタル・データ入
力信号とは別に配線するのが良いでしょう。クロックの
トレースは、アナログ・グランド・プレーンまたは専用
のグランド・プレーン・セクションの上に配線してくだ
さい。クロック・ラインは、インピーダンスを正確に制
御する必要があり、LTC1666/LTC1667/LTC1668の近く
で適切に終端しなければなりません。
VSS、 VDD、 REFOUTに バ イ パ ス ・ コ ン デ ン サ が 必 要
で 、 こ れ ら は す べ て AGNDプ レ ー ン に 接 続 し ま す 。
COMP2ピンは出力電流スイッチング回路のノードに接
続 し 、 0.1µFの バ イ パ ス ・ コ ン デ ン サ が 必 要 で す 。
COMP2ピンはCOMP1とともにVSSにバイパスします。
AGNDピンとDGNDピンはどちらもAGNDプレーンに直
接接続し、通常AGNDプレーンとDGNDプレーンの間の
接 続 点 は DGNDピ ン の 近 く に し ま す 。 LADCOMは 、
AGNDプレーンに直接接続するか、またはAGNDにバイ
パスします。良好なAC CMRRを得るために、IOUT Aと
IOUT Bのトレースは互いに接近させ、短くし、十分整合
させます。トランス出力のグランドは、絶縁するか
AGNDプレーンに接続するか、どちらがシステムの性能
を高めるかにしたがって、選択できるようにします。
推奨評価回路
図10は推奨評価回路DC245Aの回路図、図11∼図15は回
路ボード・レイアウトです。この回路は、さまざまな差
動結合トランス出力と差動およびシングルエンドの抵抗
負荷の出力構成に応じて、部品の選択とジャンパにより
プログラムすることができます。
プリント回路ボードのレイアウトの検討 − 接地、バ
イパス、および出力信号の配線
高周波数デジタル・データ・ラインとダイナミック・レ
ンジが広い広帯域アナログ信号が接近しているので、ク
リーンなプリント・ボード設計とレイアウトが絶対に必
52.3Ω
REFOUT
0.1µF
IREFIN
REF
SERIAL
INPUT
1/2 LTC1661
U3
LTC1668
U1
I-CHANNEL
2k
VOUT
LADCOM
IOUT A
LOCAL
OSCILLATOR
2.1k
90°
52.3Ω
21k
QUADRATURE
MODULATOR
LOW-PASS
FILTER
IOUT B
CLK
REFOUT
±5%
RELATIVE GAIN
ADJUSTMENT RANGE
52.3Ω
LTC1668
U2
Q-CHANNEL
0.1µF
IREFIN
LADCOM
IOUT A
IOUT B
∑
52.3Ω
LOW-PASS
FILTER
CLK
1666/7/8 F10
CLOCK
INPUT
図9．デジタル制御の電流対Qチャネル利得調節
付きLTC1668を使ったQAM変調
16
QAM
OUTPUT
J10
J7
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
4
GND
+
C14
10µF
25V
OPTIONAL
SIP
PULL-UP/
PULL-DOWN
RESISTORS
(NOT
INSTALLED)
J11
J8
10
9
7
8
C21
0.1µF
11
6
+5VA
12
5
22Ω
13
4
9
8
14
10
7
15
11
6
3
12
5
2
13
4
16
14
3
1
15
2
22Ω
RN6
16
+
C15
10µF
25V
TP9
TESTPOINT BLK
C23
0.1µF
R3
1.91k
0.1%
OPTIONAL
SIP
PULL-UP/
PULL-DOWN
RESISTORS
(NOT
INSTALLED)
+5VD
R2
200Ω
TP7
TESTPOINT RED
TP2
TESTPOINT WHT
2.5VREF
TP10
TESTPOINT BLK
1
RN5
6
5
VIN VOUT
4
2
3
JP1
1
6
2
+5VD
C1
0.1µF
TP1
LT1460DCS8-2.5
TP6
TESTPOINT RED
C19
0.1µF
3
4
+5VD
1
2
AMP
102159-9
C2
0.1µF
5V
R1
10Ω
1
JP9
2
26
14
13
12
11
10
9
8
7
6
5
4
3
2
1
28
27
16
–5V
J6
EXTCLK
24
17
25
23
22
21
C22
0.1µF
DGND
AGND
VDD
VSS
COMP2
COMP1
18
–5V
C11
0.1µF
C8
0.1µF
AGND DGND
C16
10µF
25V
TP8
TESTPOINT RED
C20
0.1µF
C3
0.1µF
GROUND PLANE
TIE POINT
5V
C10
0.1µF
C7
0.1µF
TP5
TESTPOINT WHT
19
20
15
C17
0.1µF
図10．推奨評価回路
J9
R12
49.9Ω
3 1%
CLK
IOUT B
LADCOM
DB0 (LSB)
DB1
DB2
DB3
DB4
DB5
DB6
DB7
DB8
DB9
DB10
DB11
DB12
DB13
DB14
IOUT A
REFOUT
DB15 (MSB)
REFIN
LTC1668
+
J1
EXTREF
C12
22pF
JP6
C8
0.1µF
JP5
R9
50Ω
0.1%
JP7
JP4
R10
50Ω
0.1%
C12
22pF
C9
0.1µF
J5
IOUT B
JP8
TP4
TESTPOINT
WHT
J2
IOUT A
C4
1666/7/8 F11
C18
0.1µF
R7
110Ω
R6
R5
JP3
R4
5V
TP3
TESTPOINT
WHT
JP2
6
T1 4
R16
0Ω
R15
0Ω
R14
0Ω
R13
0Ω
MINICIRCUITS
T1–1T
1
2
3
R8
C5
J4
VOUT
LTC1666/LTC1667/LTC1668
アプリケーション情報
17
LTC1666/LTC1667/LTC1668
アプリケーション情報
図11．推奨評価回路ボードのシルクスクリーン
18
LTC1666/LTC1667/LTC1668
アプリケーション情報
図12．推奨評価回路ボードの部品面
19
LTC1666/LTC1667/LTC1668
アプリケーション情報
図13．推奨評価回路ボードのGNDプレーン
20
LTC1666/LTC1667/LTC1668
アプリケーション情報
図14．推奨評価回路ボードの電源プレーン
21
LTC1666/LTC1667/LTC1668
アプリケーション情報
図15．推奨評価回路ボードの半田面
22
LTC1666/LTC1667/LTC1668
パッケージ寸法
Gパッケージ
28ピン・プラスチックSSOP（5.3mm）
(Reference LTC DWG # 05-08-1640)
10.07 – 10.33*
(.397 – .407)
28 27 26 25 24 23 22 21 20 19 18 17 16 15
7.65 – 7.90
(.301 – .311)
1 2 3 4 5 6 7 8 9 10 11 12 13 14
5.20 – 5.38**
(.205 – .212)
1.73 – 1.99
(.068 – .078)
0° – 8°
.13 – .22
(.005 – .009)
.55 – .95
(.022 – .037)
NOTE:
NOTE：
1. 標準寸法：ミリメートル
CONTROLLING DIMENSION: MILLIMETERS
1.
MILLIMETERS
ミリメートル
2.
DIMENSIONS
ARE IN
2. 寸法は
(インチ) (INCHES)
.65
(.0256)
BSC
.25 – .38
(.010 – .015)
.05 – .21
(.002 – .008)
G28 SSOP 0501
3. 図は実寸とは異なる
DRAWING NOT TO SCALE
3.
*DIMENSIONS
DO NOT INCLUDE MOLD FLASH. MOLD FLASH
寸法にはモールドのバリを含まない。モール
SHALL
NOT EXCEED .152mm (.006")（0.006"）
PER SIDEを超
ドのバリは各サイドで0.152mm
えないこと DO NOT INCLUDE INTERLEAD FLASH. INTERLEAD
**DIMENSIONS
* * FLASH
寸法にはリード間のバリを含まない。リード
SHALL NOT EXCEED .254mm (.010") PER SIDE
間のバリは各サイドで0.254mm（0.010"）を超
えてはならない
リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、
その使用に関する責務は一切
負いません。
また、
ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。
なお、
日本語の資料はあくまで
も参考資料です。
訂正、
変更、
改版に追従していない場合があります。
最終的な確認は必ず最新の英語版データシートでお願いいたします。
23
LTC1666/LTC1667/LTC1668
標準的応用例
5V
1k
REFOUT
VDD
0.1µF
0.1µF
52.3Ω
–
IOUT A
IREFIN
0.1µF
52.3Ω
LADCOM
RSET
2k
100pF
LTC1668
VOUT
±10V
LT1227
+
IOUT B
COMP1
COMP2
VSS AGND DGND CLK DB15-DB0
1k
1666/7/8 F17
– 5V
CLOCK 18-BIT
INPUT DATA
INPUT
図16．±10Vの出力スイングと50MspsのDAC更新速度をもつ任意波形ジェネレータ
関連製品
製品番号
説明
注釈
LTC1406
8ビット、20Msps ADC
最大70MHzの入力に対するアンダーサンプリング機能
LTC1411
14ビット、2.5Msps ADC
LTC1420
12ビット、10Msps ADC
ADCs
LTC1604/LTC1608 16ビット、333ksps/500ksps ADC
5MHz fINで72dB SINAD
16ビット、
ミッシング・コードなし、
90dB SINAD、
−100dB THD
DACs
LTC1591/LTC1597 パラレル14/16ビット電流出力DAC
内蔵4象限抵抗
LTC1595/LTC1596 シリアル16ビット電流出力DAC
低グリッチ、最大±1LSBのINL、DNL
LTC1650
低消費電力、グリッチ低減、4象限乗算VOUT DAC、±4.5V
出力スイング、4µsのセトリング時間
シリアル16ビット電圧出力DAC
LTC1655(L)
シリアル・インタフェース付きシングル16ビットVOUT DAC（SO-8） 5V（3V）単電源、レール・トゥー・レール出力振幅
LTC1657(L)
16ビット・パラレル電圧出力DAC
5V（3V）低消費電力、全温度で16ビット単調、乗算機能
AMPLIFIERs
LT1809/LT1810
シングル/デュアルの180MHz、350V/µsオペアンプ レール・トゥー・レールの入力と出力、低歪み
LT1812/LT1813
シングル/デュアルの100MHz、750V/µsオペアンプ 3.6mA電源電流、8nV/√Hz入力ノイズ電圧
24
リニアテクノロジー株式会社
〒102-0094 東京都千代田区紀尾井町3-6秀和紀尾井町パークビル8F
TEL 03-5226-7291• FAX 03-5226-0268 • www.linear-tech.co.jp
166678f 0701 0.5K • PRINTED IN JAPAN
LINEAR TECHNOLOGY CORPORATION 2000