TC1782 Data Sheet 中文

32 位
微控制器
TC1782 / TC1182
32 位单片微控制器
Data Sheet
V 1.0 2011-03
Microcontrollers
Edition 2011-03
Published by
Infineon Technologies AG
81726 Munich, Germany
© 2011 Infineon Technologies AG
All Rights Reserved.
Legal Disclaimer
The information given in this document shall in no event be regarded as a guarantee of conditions or
characteristics. With respect to any examples or hints given herein, any typical values stated herein and/or any
information regarding the application of the device, Infineon Technologies hereby disclaims any and all warranties
and liabilities of any kind, including without limitation, warranties of non-infringement of intellectual property rights
of any third party.
Information
For further information on technology, delivery terms and conditions and prices, please contact the nearest
Infineon Technologies Office (www.infineon.com).
Warnings
Due to technical requirements, components may contain dangerous substances. For information on the types in
question, please contact the nearest Infineon Technologies Office.
Infineon Technologies components may be used in life-support devices or systems only with the express written
approval of Infineon Technologies, if a failure of such components can reasonably be expected to cause the failure
of that life-support device or system or to affect the safety or effectiveness of that device or system. Life support
devices or systems are intended to be implanted in the human body or to support and/or maintain and sustain
and/or protect human life. If they fail, it is reasonable to assume that the health of the user or other persons may
be endangered.
32 位
微控制器
TC1782 / TC1182
32 位单片微控制器
Data Sheet
V 1.0 2011-03
Microcontrollers
TC1782 / TC1182
目录
目录 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1
1
性能概述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1
2
2.1
TC1782 / TC1182 系统概述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-1
框图 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-2
3
3.1
引脚 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1
TC1782 / TC1182 引脚配置 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2
4
ID 寄存器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
5
5.1
5.1.1
5.1.2
5.1.3
5.1.4
5.2
5.2.1
5.2.2
5.2.3
5.2.4
5.2.5
5.2.6
5.2.6.1
5.3
5.3.1
5.3.2
5.3.3
5.3.4
5.3.5
5.3.6
5.3.7
5.3.8
5.3.8.1
5.3.8.2
5.3.8.3
5.3.8.4
5.4
5.4.1
5.4.2
5.4.3
电气参数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
常规参数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
参数解读 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
引出端驱动和类别总结 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2
绝对最大额定值 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3
工作条件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4
直流参数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
输入 / 输出引脚 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
模数转换器 (ADCx) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
快速模数转换器 (FADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-29
振荡器引脚 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-32
温度传感器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-33
供电电流 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-34
计算 1.3V 电流 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-38
交流参数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-39
测试波形 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-39
电源时序 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-40
电源，引出端和复位时序 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-42
锁相环 (PLL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-45
ERAY 锁相环 (ERAY_PLL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-47
JTAG 接口时序 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-48
DAP 接口时序 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-50
外设时序 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-52
Micro Link 接口 (MLI) 时序 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-52
Micro Second Channel (MSC) 接口时序 . . . . . . . . . . . . . . . . . . . . 5-54
同步串行控制器（SSC）主机 / 从机模式时序. . . . . . . . . . . . . . . . 5-56
ERAY 接口时序. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-58
封装和可靠性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-60
封装参数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-60
封装图 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-61
Flash 存储器参数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-61
Data Sheet
I-1
V 1.0, 2011-03
TC1782 / TC1182
5.4.4
6
Data Sheet
质量声明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-63
版本信息 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1
I-2
V 1.0, 2011-03
TC1782 / TC1182
性能概述
1
性能概述
SAK-TC1782F-320F180HR / SAK-TC1782F-320F180HL 具有以下特性：
•
•
•
•
•
•
•
•
•
具有 4 级流水线的高性能 32 位 TriCore V1.3.1 CPU
– 超强的实时处理性能
– 强大的位处理
– 完全集成的 DSP 功能
– 单精度浮点单元 (FPU)
– 180 MHz 全温度范围工作
32 位单周期指令外设控制处理器 (PCP2)
– 16 KB 数据存储器 (PRAM)
– 32 KB 代码存储器 (CMEM)
– 180 MHz 全温度范围工作
片上储存器
– 2.5 MB 带纠错码（ECC）的片上程序 Flash(PFLASH)
– 128 KB 片上数据 Flash(DFLASH)，可用于 EEPROM
– 128 KB 本地数据 RAM (LDRAM)
– 指令缓存 : 高达 16 KB (ICACHE, 可配置 )
– 40 KB 高速暂存 RAM(SPRAM)
– 数据缓存 : 高达 4 KB (DCACHE, 可配置 )
– 8 KB 重映射功能 RAM (OVRAM)
– 16 KB BootROM (BROM)
16 通道 DMA 控制器
2 × 255 级灵活的中断优先级，由 CPU 或 PCP2 响应服务
高性能片上总线结构
– 64 位本地存储器总线：用于 CPU, Flash 和数据存储器之间
– 32 位系统外设总线 (SPB)：用于片上外设和功能单元
– 一个总线桥 (LFI 桥 )
片上外设单元
– 两个异步 / 同步串行通道 (ASC)：具有波特率发生器，可进行奇偶校验错误、帧错
误和溢出错误检测
– 3 个高速同步串行通道 (SSC)：数据宽度和位移方向可编程设定
– 一个 Micro Second 总线接口 (MSC) ，用于串口扩展外部功率器件
– 一个高速 Micro Link 接口 (MLI) 用于多处理器通信
– 带有3个CAN节点的CAN模块(MultiCAN),128个可自由分配的报文对象，通过FIFO缓
存和网关数据传送进行高效的数据传送 ( 其中一个 CAN 节点支持 TTCAN 功能 )
– 带有 2 个通道 (E-Ray) 的 FlexRayTM 模块
– 一个通用定时器阵列(GPTA)，附加的本地定时器单元(LTCA2)，提供强大的数字信
号滤波和定时功能，可实现自主、复杂的输入 / 输管理
ADC 具有 32 路模拟输入信号
– 2 个独立的 ADC 模块 (ADC0 和 ADC1)
– 模拟供电电压范围：3.3V 到 5V( 单电源供电 )
4 个不同的 FADC 输入通道
Data Sheet
1
V 1.0, 2011-03
TC1782 / TC1182
性能概述
•
•
•
•
•
•
– 通道具有阻抗控制，与 ADC1 有道通复用
– 最快转换时间：21 个 fFADC 时钟周期
– 10 位 A/D 转换精度 ( 通过对连续转换的数字数据取平均值获得更高的转换精度 )
86 个数字通用 I/O 端口线 (GPIO), 4 个输入端口线
数字 I/O 口 3.3 V
片上调试 OCDS 1 (CPU, PCP, DMA, 片上总线 )
提供专用的仿真芯片 (TC1782 / TC1182ED)
– 多核调试 , 实时追踪 , 校准
– 4/5 线 JTAG (IEEE 1149.1) or 2 线 DAP ( 器件访问端口 ) 接口
电源管理系统
带 PLL 的时钟产生单元
Data Sheet
2
V 1.0, 2011-03
TC1782 / TC1182
性能概述
SAK-TC1782F-256F133HR / SAK-TC1782F-256F133HL 具有以下特性 :
•
•
•
•
•
•
•
•
•
具有 4 级流水线的高性能 32 位 TriCore V1.3.1 CPU
– 超强的实时处理性能
– 强大的位处理
– 完全集成的 DSP 功能
– 单精度浮点单元 (FPU)
– 133 MHz 全温度范围工作
32 位单周期指令外设控制处理器 (PCP2)
– 16 KB 数据存储器 (PRAM)
– 32 KB 代码存储器 (CMEM)
– 133 MHz 全温度范围工作
片上储存器
– 2 MB 带纠错码（ECC）的片上程序 Flash(PFLASH)
– 128 KB 片上数据 Flash(DFLASH)，可用于 EEPROM
– 128 KB 本地数据 RAM (LDRAM)
– 指令缓存 : 高达 16 KB (ICACHE, 可配置 )
– 40 KB 高速暂存 RAM(SPRAM)
– 数据缓存 : 高达 4 KB (DCACHE, 可配置 )
– 8 KB 重映射功能 RAM (OVRAM)
– 16 KB BootROM (BROM)
16 通道 DMA 控制器
2 × 255 级灵活的中断优先级，由 CPU 或 PCP2 响应服务
高性能片上总线结构
– 64 位本地存储器总线：用于 CPU, Flash 和数据存储器之间
– 32 位系统外设总线 (SPB)：用于片上外设和功能单元
– 一个总线桥 (LFI 桥 )
片上外设单元
– 两个异步 / 同步串行通道 (ASC)：具有波特率发生器，可进行奇偶校验错误、帧错
误和溢出错误检测
– 3 个高速同步串行通道 (SSC)：数据宽度和位移方向可编程设定
– 一个 Micro Second 总线接口 (MSC) ，用于串口扩展外部功率器件
– 一个高速 Micro Link 接口 (MLI) 用于多处理器通信
– 带有3个CAN节点的CAN模块(MultiCAN),128个可自由分配的报文对象，通过FIFO缓
存和网关数据传送进行高效的数据传送 ( 其中一个 CAN 节点支持 TTCAN 功能 )
– 带有 2 个通道 (E-Ray) 的 FlexRayTM 模块
– 一个通用定时器阵列(GPTA)，附加的本地定时器单元(LTCA2)，提供强大的数字信
号滤波和定时功能，可实现自主、复杂的输入 / 输管理
ADC 具有 32 路模拟输入信号
– 2 个独立的 ADC 模块 (ADC0 和 ADC1)
– 模拟供电电压范围：3.3V 到 5V( 单电源供电 )
4 个不同的 FADC 输入通道
– 通道具有阻抗控制，与 ADC1 输入通道复用
Data Sheet
3
V 1.0, 2011-03
TC1782 / TC1182
性能概述
– 最快转换时间：21 个 fFADC 时钟周期
– 10 位 A/D 转换精度 ( 通过对连续转换的数字数据取平均值获得更高的转换精度 )
• 86 个数字通用 I/O 端口线 (GPIO), 4 个输入端口线
• 数字 I/O 口 3.3 V
• 片上调试 OCDS 1 (CPU, PCP, DMA, 片上总线 )
• 提供专用的仿真芯片 (TC1782 / TC1182ED)
– 多核调试 , 实时追踪 , 校准
– 4/5 线 JTAG (IEEE 1149.1) or 2 线 DAP ( 器件访问端口 ) 接口
• 电源管理系统
• 带 PLL 的时钟产生单元
SAK-TC1782N-320F180HR / SAK-TC1782N-320F180HL / SAK-TC1182N320F180HR / SAK-TC1182N-320F180HL 具有以下特性 :
•
•
•
•
•
•
•
具有 4 级流水线的高性能 32 位 TriCore V1.3.1 CPU
– 超强的实时处理性能
– 强大的位处理
– 完全集成的 DSP 功能
– 单精度浮点单元 (FPU)
– 180 MHz 全温度范围工作
32 位单周期指令外设控制处理器 (PCP2)
– 16 KB 数据存储器 (PRAM)
– 32 KB 代码存储器 (CMEM)
– 180 MHz 全温度范围工作
片上储存器
– 2.5 MB 带纠错码（ECC）的片上程序 Flash(PFLASH)
– 128 KB 片上数据 Flash(DFLASH)，可用于 EEPROM
– 128 KB 本地数据 RAM (LDRAM)
– 指令缓存 : 高达 16 KB (ICACHE, 可配置 )
– 40 KB 高速暂存 RAM(SPRAM)
– 数据缓存 : 高达 4 KB (DCACHE, 可配置 )
– 8 KB 重映射功能 RAM (OVRAM)
– 16 KB BootROM (BROM)
16 通道 DMA 控制器
2 × 255 级灵活的中断优先级，由 CPU 或 PCP2 响应服务
高性能片上总线结构
– 64 位本地存储器总线：用于 CPU, Flash 和数据存储器之间
– 32 位系统外设总线 (SPB)：用于片上外设和功能单元
– 一个总线桥 (LFI 桥 )
片上外设单元
– 两个异步 / 同步串行通道 (ASC)：具有波特率发生器，可进行奇偶校验错误、帧错
误和溢出错误检测
– 3 个高速同步串行通道 (SSC)：数据宽度和位移方向可编程设定
– 一个 Micro Second 总线接口 (MSC) ，用于串口扩展外部功率器件
Data Sheet
4
V 1.0, 2011-03
TC1782 / TC1182
性能概述
•
•
•
•
•
•
•
•
– 一个高速 Micro Link 接口 (MLI) 用于多处理器通信
– 带有3个CAN节点的CAN模块(MultiCAN),128个可自由分配的报文对象，通过FIFO缓
存和网关数据传送进行高效的数据传送 ( 其中一个 CAN 节点支持 TTCAN 功能 )
– 一个通用定时器阵列(GPTA)，附加的本地定时器单元(LTCA2)，提供强大的数字信
号滤波和定时功能，可实现自主、复杂的输入 / 输管理
ADC 具有 32 路模拟输入信号
– 2 个独立的 ADC 模块 (ADC0 和 ADC1)
– 模拟供电电压范围：3.3V 到 5V( 单电源供电 )
4 个不同的 FADC 输入通道
– 通道具有阻抗控制，与 ADC1 输入通道复用
– 最快转换时间：21 个 fFADC 时钟周期
– 10 位 A/D 转换精度 ( 通过对连续转换的数字数据取平均值获得更高的转换精度 )
86 个数字通用 I/O 端口线 (GPIO), 4 个输入端口线
数字 I/O 口 3.3 V
片上调试 OCDS 1 (CPU, PCP, DMA, 片上总线 )
专用器件仿真芯片 (TC1782 / TC1182ED)
– 多核调试 , 实时追踪 , 校准
– 4/5 线 JTAG (IEEE 1149.1) or 2 线 DAP ( 器件访问端口 ) 接口
电源管理系统
带 PLL 的时钟产生单元
Data Sheet
5
V 1.0, 2011-03
TC1782 / TC1182
性能概述
SAK-TC1782N-256F133HR / SAK-TC1782N-256F133HL / SAK-TC1182N256F133HR / SAK-TC1182N-256F133HL 具有以下特性 :
•
•
•
•
•
•
•
•
•
具有 4 级流水线的高性能 32 位 TriCore V1.3.1 CPU
– 超强的实时处理性能
– 强大的位处理
– 完全集成的 DSP 功能
– 单精度浮点单元 (FPU)
– 133MHz 全温度范围工作
32 位单周期指令外设控制处理器 (PCP2)
– 16 KB 数据存储器 (PRAM)
– 32 KB 代码存储器 (CMEM)
– 133 MHz 全温度范围工作
片上储存器
– 2 MB 带纠错码（ECC）的片上程序 Flash(PFLASH)
– 128 KB 片上数据 Flash(DFLASH)，可用于 EEPROM
– 128 KB 本地数据 RAM (LDRAM)
– 指令缓存 : 高达 16 KB (ICACHE, 可配置 )
– 40 KB 高速暂存 RAM(SPRAM)
– 数据缓存 : 高达 4 KB (DCACHE, 可配置 )
– 8 KB 重映射功能 RAM (OVRAM)
– 16 KB BootROM (BROM)
16 通道 DMA 控制器
2 × 255 级灵活的中断优先级，由 CPU 或 PCP2 响应服务
高性能片上总线结构
– 64 位本地存储器总线：用于 CPU, Flash 和数据存储器之间
– 32 位系统外设总线 (SPB)：用于片上外设和功能单元
– 一个总线桥 (LFI 桥 )
片上外设单元
– 两个异步 / 同步串行通道 (ASC)：具有波特率发生器，可进行奇偶校验错误、帧错
误和溢出错误检测
– 3 个高速同步串行通道 (SSC)：数据宽度和位移方向可编程设定
– 一个 Micro Second 总线接口 (MSC) ，用于串口扩展外部功率器件
– 一个高速 Micro Link 接口 (MLI) 用于多处理器通信
– 带有3个CAN节点的CAN模块(MultiCAN),128个可自由分配的报文对象，通过FIFO缓
存和网关数据传送进行高效的数据传送 ( 其中一个 CAN 节点支持 TTCAN 功能 )
– 一个通用定时器阵列(GPTA)，附加的本地定时器单元(LTCA2)，提供强大的数字信
号滤波和定时功能，可实现自主、复杂的输入 / 输管理
ADC 具有 32 路模拟输入信号
– 2 个独立的 ADC 模块 (ADC0 和 ADC1)
– 模拟供电电压范围：3.3V 到 5V( 单电源供电 )
4 个不同的 FADC 输入通道
– 通道具有阻抗控制，与 ADC1 输入通道复用
Data Sheet
6
V 1.0, 2011-03
TC1782 / TC1182
性能概述
•
•
•
•
•
– 最快转换时间：21 个 fFADC 时钟周期
– 10 位 A/D 转换精度 ( 通过对连续转换的数字数据取平均值获得更高的转换精度 )
86 个数字通用 I/O 端口线 (GPIO), 4 个输入端口线
数字 I/O 口 3.3 V
片上调试 OCDS 1 (CPU, PCP, DMA, 片上总线 )
提供专用的仿真芯片 (TC1782 / TC1182ED)
– 多核调试 , 实时追踪 , 校准
– 4/5 线 JTAG (IEEE 1149.1) or 2 线 DAP ( 器件访问端口 ) 接口
电源管理系统
– 带 PLL 的时钟产生单元
Data Sheet
7
V 1.0, 2011-03
TC1782 / TC1182
性能概述
订购信息
英飞凌微控制器的订购码为用户提供了特定产品的准确参考信息。订购码包括以下信息：
•
•
衍生产品，如 . 主要功能 , 温度范围，工作电压
封装和交付类型
欲了解 TC1782 / TC1182 的订购码，请参考 “ 微控制器产品目录 ”，它涵盖了所有可
得到的微控制器。
本文档描述 TC1782 / TC1182 的衍生产品。
表 1 归纳了这些衍生产品以及各产品之间的差别。
Table 1
TC1782 / TC1182 衍生产品简介
衍生产品
环境温度范围
SAK-TC1782F-320F180HR
TA = -40oC to +125oC
SAK-TC1782F-320F180HL
TA = -40oC to +125oC
SAK-TC1782N-320F180HR
TA = -40oC to +125oC
SAK-TC1782N-320F180HL
TA = -40oC to +125oC
SAK-TC1182N-320F180HR
TA = -40oC to +125oC
SAK-TC1182N-320F180HL
TA = -40oC to +125oC
SAK-TC1782F-256F133HR
TA = -40oC to +125oC
SAK-TC1782F-256F133HL
TA = -40oC to +125oC
SAK-TC1782N-256F133HR
TA = -40oC to +125oC
SAK-TC1782N-256F133HL
TA = -40oC to +125oC
SAK-TC1182N-256F133HR
TA = -40oC to +125oC
SAK-TC1182N-256F133HL
TA = -40oC to +125oC
Data Sheet
8
V 1.0, 2011-03
TC1782 / TC1182
TC1782 / TC1182 特性总结
2
TC1782 / TC1182 特性总结
TC1782 / TC1182 将三种不同类型器件的特点集成在一颗芯片上，实现功耗低、速度快、
性价比高的嵌入式应用解决方案：
•
•
•
精简指令集计算 (RISC) 处理器架构
数字信号处理 (DSP) 操作和寻址模式
片上存储器和外设
DSP 操作和寻址模式提供了强大的计算能力，能有效分析真实世界中的各种复杂信号；
RISC 加载 / 存储（load/store）架构以较低的系统成本实现了高计算带宽；片上存储器
和外设的优化设计可支持要求极其苛刻的高带宽实时嵌入式控制系统的各种任务。
TC1782 / TC1182 的其它高级特性还包括 :
•
•
•
•
•
•
•
•
•
程序存储器单元 – 指令数据暂存，缓存
串行通信接口 – 灵活的同步和异步模式
外设控制处理器 – 独立的数据操作和中断服务
DMA 控制器 – DMA 操作和中断服务
通用定时器
高性能片上总线
片上调试和仿真功能
与外部器件的灵活互连
灵活的功率管理
TC1782 / TC1182 是一款表现出色的高性能微控制器，它们集成 TriCore CPU、程序和
数据存储器、多种总线、总线仲裁、中断控制器、外设控制处理器、DMA 控制器和多种
片上外设。 TC1782 / TC1182 的设计专门用于满足要求极其苛刻的嵌入式控制系统应用
的需求，具有高性价比、实时响应速度、强大的计算能力、高数据带宽、低系统功能等
特性。
TC1782 / TC1182 片上集成多种通用外设单元，如串行控制器、定时器单元、模式转换
器。在 TC1782 / TC1182 内部 , 这些外设单元通过互连 (FPI) 总线和本地存储器总线
(LMB) 与 TriCore CPU 系统相连 . 一些端口 I/O 用于这些外设单元和外部的通信。
Data Sheet
1
V 1.0, 2011-03
TC1782 / TC1182
TC1782 / TC1182 特性总结框图
2.1
框图
SAK-TC1782-320F180HR / SAK-TC1782-320F180HL 框图如图 1 （Figure 1）所示 .
FPU
PMI
TriCore
CPU
24 KB SPRAM
16 KB ICACHE
(可配置)
缩写:
ICACHE:
DCACHE
SPRAM:
LDRAM:
OVRAM:
BROM:
PFlash:
DFlash:
PRAM:
PCODE:
DMI
124 KB LDRAM
LDRAM
4 KB
DCACHE
(可配置)
DCACHE
CPS
BCU
(LMB)
本地存储器总线
指令 Cache
数据 Cache
高速暂存 RAM
本地数据 RAM
重叠 RAM
Boot ROM
程序Flash
数据 Flash
PCP参数存储器
PCP代码存储器
PMU
2,5 MB PFlash
128 KB DFlash
8 KB OVRAM
16 KB BROM
桥
16 通道
SMIF
M
DMA
OCDS L1 调试接
口/JTAG
M/S
MLI0
系统外设总线 (SPB)
存储器校验
16 KB PRAM
中断系统
FPI-总线接口
ASC1
PCP2
中断
ASC0
内核
STM
5V (也可3.3V 供电)
外部 ADC 提供
(2 通道)
GPTA0
系统外设总线
32 KB CMEM
E-Ray
SCU
ADC0
SBCU
PLL
E-RAY
PLL
端口
fE -Ray
4
fCPU
SSC0
LTCA2
FADC
( 3.3V 最大)
4
SSC1
外部请求
单元
Figure 1
28
( 5V 最大)
ADC1
Multi
CAN
(3 节点 ,
128 MO)
MSC0
SSC2
(LVDS)
3.3V
外部 FADC提供
框图
SAK-TC1782-320F180HR
SAK-TC1782-320F180HR / SAK-TC1782-320F180HL 框图
SAK-TC1782N-320F180HR / SAK-TC1782N-320F180HL / SAK-TC1182N320F180HR / SAK-TC1182N-320F180HL 框图如图 2 （Figure 2）所示 .
Data Sheet
2
V 1.0, 2011-03
TC1782 / TC1182
TC1782 / TC1182 特性总结框图
FPU
PMI
TriCore
CPU
24 KB SPRAM
16 KB ICACHE
(可配置)
缩写:
ICACHE:
DCACHE
SPRAM:
LDRAM:
OVRAM:
BROM:
PFlash:
DFlash:
PRAM:
PCODE:
DMI
124 KB LDRAM
LDRAM
4 KB
DCACHE
(可配置)
DCACHE
CPS
BCU
(LMB)
本地存储器总线
指令 Cache
数据 Cache
高速暂存 RAM
本地数据 RAM
重叠 RAM
Boot ROM
程序Flash
数据 Flash
PCP参数存储器
PCP代码存储器
PMU
DMA
桥
16 通道
SMIF
M
2,5 MB PFlash
128 KB DFlash
8 KB OVRAM
16 KB BROM
OCDS L1 调试接
口/JTAG
M/S
MLI0
系统外设总线 (SPB)
存储器校验
16 KB PRAM
ASC1
中断
中断系统
FPI-总线接口
ASC0
PCP2
内核
STM
5V (也可3.3V 供电)
外部 ADC 提供
系统外设总线
32 KB CMEM
GPTA0
SCU
ADC0
SBCU
PLL
E-RAY
PLL
端口
fE -Ray
ADC1
4
fC PU
SSC0
LTCA2
FADC
( 3.3V 最大)
4
SSC1
外部请求
单元
Figure 2
28
( 5V 最大)
Multi
CAN
(3 节点 ,
128 MO)
MSC0
SSC2
(LVDS)
3.3V
外部 FADC提供
框图
SAK-TC1782N-320F180HR
SAK-TC1782N-320F180HR / SAK-TC1782N-320F180HL /
SAK-TC1182N-320F180HR / SAK-TC1182N-320F180HL /
框图
SAK-TC1782F-256F133HR / SAK-TC1782F-256F133HL / SAK-TC1782N256F133HR / SAK-TC1782N-256F133HL / SAK-TC1182N-256F133HR / SAKTC1182N-256F133HL 框图如图 3 （Figure 3 ）所示 .
Data Sheet
3
V 1.0, 2011-03
TC1782 / TC1182
TC1782 / TC1182 特性总结框图
FPU
PMI
TriCore
CPU
24 KB SPRAM
16 KB ICACHE
(可配置)
缩写:
ICACHE:
DCACHE
SPRAM:
LDRAM:
OVRAM:
BROM:
PFlash:
DFlash:
PRAM:
PCODE:
DMI
124 KB LDRAM
LDRAM
4 KB
DCACHE
(可配置)
DCACHE
CPS
BCU
(LMB)
本地存储器总线
指令 Cache
数据 Cache
高速暂存 RAM
本地数据 RAM
重叠 RAM
Boot ROM
程序Flash
数据 Flash
PCP参数存储器
PCP代码存储器
PMU
2 MB PFlash
64 KB DFlash
8 KB OVRAM
16 KB BROM
DMA
桥
16 通道
SMIF
M
OCDS L1 调试接
口/JTAG
M/S
MLI0
系统外设总线 (SPB)
存储器校验
16 KB PRAM
中断系统
FPI-总线接口
ASC1
PCP2
中断
ASC0
内核
STM
5V (也可3.3V 供电)
外部 ADC 提供
系统外设总线
32 KB CMEM
GPTA0
SCU
ADC0
SBCU
PLL
E-RAY
PLL
端口
fE -Ray
4
SSC0
FADC
( 3.3V 最大)
4
SSC1
外部请求
单元
Data Sheet
ADC1
fCPU
LTCA2
Figure 3
28
( 5V 最大)
Multi
CAN
(3 节点 ,
128 MO)
MSC0
SSC2
(LVDS)
3.3V
外部 FADC提供
框图
SAK-TC1782-256F133HR
SAK-TC1782F-256F133HR / SAK-TC1782F-256F133HL /
SAK-TC1782N-256F133HR / SAK-TC1782N-256F133HL /
SAK-TC1182N-256F133HR / SAK-TC1182N-256F133HL
框图
4
V 1.0, 2011-03
TC1782 / TC1182
引脚
3
引脚
TC1782 / TC1182 逻辑符号如图 4 （Figure 4）所示。
一般控制
复用功能
PORST
TESTMODE
ESR0
ESR1
16
16
TRST
OCDS /
JTAG 控制
模拟输入
模拟电源
TCK / DAP0
16
TDI / BRKIN
TDO / DAP2 /
BRKOUT
TMS / DAP1
4
16
AN[35:0]
VD D M
VSSM
VD D MF
VSSMF
V D D AF
VAR EF0
VAGN D0
V FAR EF
VFAGN D
VD D FL3
数字电路电源
14
VD D
VD D P
VSS
TC1782
/
TC1182
4
9
10
P0 口
P1 口
P2 口
P3 口
GPTA, SCU, E-RAY,1)
MSC0
GPTA, SSC1,
ADC0, OCDS
GPTA, SSC0/1,
MLI0, MSC0
GPTA, ASC0/1, SSC0/1,
SCU, CAN, MSC0
P4 口
GPTA, SCU, CAN
P5 口
GPTA, MLI 0, E-RAY,
SSC2
P6 口
GPTA, MSC0
XTAL1
XTAL2
VD D OSC
VD D OSC3
VSSOSC
振荡器
1)
11
1) 仅适用于 SAK-TC1782F-320F180 HR 和
SAK-TC1782F-320F180HL
TC 1782_LQFP-176-10
Figure 4
Data Sheet
TC1782 / TC1182 逻辑符号
1
V 1.0, 2011-03
A N19
A N18
A N17
A N16
A N15
A N14
V AGND0
V AREF0
VSSM
V DDM
A N13
A N12
A N11
A N10
A N9
A N8
A N6
A N5
A N4
A N3
A N2
A N1
A N0
VDD
V DDP
V SS
A D0E M UX 2/O UT1 8/IN1 8/P 1 .14
A D0E M UX 1/O UT1 7/IN1 7/P 1 .13
A D0E M UX 0/OU T1 6/IN1 6/P 1 .12
T CLK 0/ OUT 28/ OUT 32/I N32 /P 2.0
S LS O 13/ SL S O03 /OUT 33 /TRE A DY 0A /I N33/ P 2.1
T V A LID0 A/ OUT 29/ OUT 34/I N34/ P2 .2
T DA TA 0/ OUT 30/ OUT 35/I N35/ P2 .3
OUT 31 /OUT 36/ RCLK 0A /I N36/ P2 .4
RRE A DY 0A /O UT3 7/OU T1 10/I N37/ P2 .5
O UT3 8/O UT1 11/ RV AL ID0A /I N38/ P 2.6
OUT 39/ RDA TA 0A /I N39/ P 2.7
V SS
V DDP
VDD
V SS
OUT 52 /OUT 28 /IN52 /IN2 8/RX DCA N2/ P 4.0
O UT5 3/O UT2 9/IN5 3/I N29/ TX DCA N2/ P 4.1
E X T CLK 1/O UT5 4/O UT3 0/IN 54/I N30/ P 4.2
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
P 0.1 5/IN 15/R EQ 5/O UT1 5/S OP 0 C
P 0.1 4/IN 14/R EQ 4/O UT1 4/F CLP 0C
P 0.7 /IN7 /HW CF G7/RE Q 3/O UT7 /OUT 63
P 0.6 /IN6 /HW CF G6/RE Q 2/O UT6 /OUT 62
V SS
V DDP
V DD(SB)
P 0.1 3/IN 13/O UT1 3/T X E NB
P 0.1 2/IN 12/O UT1 2/T X E NA
P 0.5 /IN5 /HW CF G5/O UT5 /OUT 61
P 0.4 /IN4 /HW CF G4/O UT4 /OUT 60
P 2.1 3/IN 13/O UT3 /S LS I1 1/S DI0
P 2.8 /S LS O0 4/S LS O 14/ EN0 0
P 2.1 2/IN 12/O UT2 /M TS R1A / SO P 0B
P 2.1 1/IN 11/O UT1 /S CLK 1 A/ FCL P0 B
P 2.1 0/IN 10/O UT0 /M RST 1A
P 2.9 /S LS O0 5/S LS O 15/ EN0 1
P 6.3 /IN2 5/OUT 7/ OUT 83/ SO P 0A
P 6.2 /IN2 4/OUT 6/ OUT 82/ SO N0
P 6.1 /IN1 5/OUT 5/ OUT 81/ FCL P0 A
P 6.0 /IN1 4/OUT 4/ OUT 80/ FCL N0
V SS
V DDP
V DD
P 0.1 1/IN 11/O UT1 1/T X DB 0
P 0.1 0/IN 10/O UT1 0/T X DA 0
P 0.9 /IN9 /RX DB 0/OU T9/ OUT 65
P 0.8 /IN8 /RX DA 0/OU T8/ OUT 64
P 0.3 /IN3 /HW CF G3/O UT3 /OUT 59
P 0.2 /IN2 /HW CF G2/O UT2 /OUT 58
P 0.1 /IN1 /HW CF G1/O UT1 /OUT 57 /S DI1
P 0.0 /IN0 /HW CF G0/O UT0 /OUT 56
P 3.1 1/O UT9 3/RE Q1
P 3.1 2/O UT9 4/RX DCA N0 /RX D0B
P 3.1 3/O UT9 5/T X DCA N0/T X D0
V DDFL 3
V SS
V DDP
P 3.9 /OUT 91 /RX D1A
P 3.1 0/O UT9 2/RE Q0
P 3.0 /OUT 84 /RX D0A
P 3.1 /OUT 85 //T XD 0
P 3.1 4/O UT9 6/RX DCA N1 /RX D1B /S DI2
P 3.1 5/O UT9 7/T X DCA N1/T X D1
3.1
SLSCO 20 /OUT 40/ OUT 8/IN40 /IN 26/ P5 .0
SLSCO 21 /OUT 41 /OUT 9/IN 41/IN 27/ P5.1
SLSCO22 /OUT 42 /OUT 10 /IN 42/IN 28/ P5 .2
SLSCO 23/ OUT 43/OUT 11 /IN 43/ P5 .3
SLSCO24 /OUT 44 /OUT 12 /SLSI2AIN 44/IN 29/ P5 .4
M RST2A/OUT 45 /OUT 13 /IN 45/IN 30 /P5.5
M T SR2A/OUT 46 /OUT 14 /IN 46/IN 31/ P5 .6
SCLK2/ OUT 47/ OUT 15/IN 47/ P5.7
RXDB1/T CLK0/ OUT 95/P5 .15
VDD
V DDP
V SS
T XDA1/RDAT A0B/OUT 89 /P5. 8
T XDB1 /RVALID0 B/OUT 90/ P5.9
T XENA/RREADY0B/OUT 91 /P5 .10
T XENB/ RCLK0B/OUT 92 /P5 .11
T DAT A0 /SLSO07 /OUT 93 /P5 .12
T VALID0B/SLSO16 /P5 .13
RXDA1/ T READY0B/OUT 94 /P5 .14
V DDP
V DD(SB)
V SS
V DDAF
VDDMF
V SSMF
VFAREF
V FAGND
AN35
AN34
AN33
AN32
AN31
AN30
AN29
AN28
AN7
AN27
AN26
AN25
AN24
AN23
AN22
AN21
AN20
Figure 5
Data Sheet
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
17 6
17 5
17 4
17 3
17 2
17 1
17 0
16 9
16 8
1 67
16 6
16 5
16 4
16 3
162
161
160
159
158
1 57
156
155
154
153
15 2
15 1
15 0
14 9
14 8
147
14 6
14 5
14 4
14 3
14 2
14 1
14 0
13 9
13 8
137
13 6
13 5
13 4
13 3
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
TC1782 / TC1182 引脚配置
本章节所示为 PG-LQFP-176-10 封装的 TC1782 / TC1182 引脚配置。
TC1782
2
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
P3.4/ OUT 88/ M T SR0
P3.7/ SLSI01 /OUT 89 /SLSO02 /SLSO12
P3.3/ OUT 87/ M RST0
P3.2/ OUT 86/ SCLK0
P3.8/ SLSO06 /OUT 90 /T XD1
P3.6/ SLSO01 /SLSO11 /SLSO 01&SLSO 11
P3.5/ SLSO00 /SLSO10 /SLSO 00&SLSO 10
V SS
V DDP
V DD
ESR0
PORST
ESR1
P1 .1/IN 17/ OUT 17/ OUT 73
T EST M ODE
P1 .15 /BRKIN/BRKOUT
P1 .0/IN 16/ OUT 16/ OUT 72/BRKIN/ BRKOUT
T CK/DAP0
T RST
T DO/DAP2/BRKIN/BRKOUT
T M S/DAP1
T DI/BRKIN/BRKOUT
P1.7/ IN23 /OUT 23 /OUT 79
P1.6/ IN22 /OUT 22 /OUT 78
P1.5/ IN21 /OUT 21 /OUT 77
P1.4/ IN20 /EM GST OP/OUT 20 /OUT 76
V DDOSC3
V DDOSC
V SSOSC
XT AL2
XT AL1
V SS
V DDP
V DD
P1.3 /IN19 /OUT 19 /OUT 75
P1.11 /IN27 /IN 51/SCLK 1B/OUT 27 /OUT 51
P1.10 /IN26 /IN 50/OUT 26 /OUT 50 /SLSO 17
P1.9/ IN25 /IN49 /M RST1 B/ OUT 25/OUT 49
P1.8/ IN24 /IN48 /M T SR1 B/ OUT 24/OUT 48
P1.2/ IN18 /OUT 18 /OUT 74
V SS
V DD
P4.3/ IN31 /IN55 /OUT 31 /OUT 55 /EXT CLK0
V DDP
SAK_TC1782-320F180HR
SAK-TC1782-320F180HR / SAK-TC1782-320F180HL 引脚
V 1.0, 2011-03
A N19
A N18
A N17
A N16
A N15
A N14
V AGND0
V AREF 0
VSSM
V DDM
A N13
A N12
A N11
A N10
A N9
A N8
A N6
A N5
A N4
A N3
A N2
A N1
A N0
VDD
V DDP
V SS
A D0E M UX 2/O UT1 8/IN1 8/P 1 .14
A D0E M UX 1/O UT1 7/IN1 7/P 1 .13
A D0E M UX 0/OU T1 6/IN1 6/P 1 .12
T CLK 0/ OUT 28/ OUT 32/I N32 /P 2.0
S LS O 13/ SL S O03 /OUT 33 /TRE A DY 0A /I N33/ P 2.1
T V A LID0 A/ OUT 29/ OUT 34/I N34/ P2 .2
T DA TA 0/ OUT 30/ OUT 35/I N35/ P2 .3
OUT 31 /OUT 36/ RCLK 0A /I N36/ P2 .4
RRE A DY 0A /O UT3 7/OU T1 10/I N37/ P2 .5
O UT3 8/O UT1 11/ RV AL ID0A /I N38/ P 2.6
OUT 39/ RDA TA 0A /I N39/ P 2.7
V SS
V DDP
VDD
V SS
OUT 52 /OUT 28 /IN52 /IN2 8/RX DCA N2/ P 4.0
O UT5 3/O UT2 9/IN5 3/I N29/ TX DCA N2/ P 4.1
E X T CLK 1/O UT5 4/O UT3 0/IN 54/I N30/ P 4.2
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
SLSCO 20 /OUT 40 /OUT 8/IN 40/ IN26 /P5.0
SLSCO21 /OUT 41 /OUT 9/IN 41/ IN27 /P5.1
SLSCO 22/ OUT 42/OUT 10 /IN 42/ IN28 /P5.2
SLSCO 23 /OUT 43/ OUT 11/ IN43 /P5.3
SLSCO24 /OUT 44 /OUT 12 /SLSI2A/IN 44/ IN29 /P5.4
M RST2 A/ OUT 45/ OUT 13/IN 45/ IN30 /P5.5
M T SR2 A/ OUT 46/OUT 14 /IN 46/ IN31 /P5.6
SCLK2 /OUT 47 /OUT 15/ IN47 /P5.7
T CLK0 /OUT 95/ P5 .15
V DD
V DDP
V SS
RDAT A0B/OUT 89 /P5 .8
RVALID0 B/OUT 90 /P5.9
RREADY0B/ OUT 91/P5 .10
RCLK0B/ OUT 92/P5 .11
T DAT A0/SLSO 07/ OUT 93/P5 .12
T VALID0B/SLSO 16/P5 .13
T READY0B/ OUT 94/P5 .14
V DDP
V DD(SB)
V SS
V DDAF
V DDMF
V SSMF
V FAREF
V FAGND
AN35
AN34
AN33
AN32
AN31
AN30
AN29
AN28
AN7
AN27
AN26
AN25
AN24
AN23
AN22
AN21
AN20
Figure 6
Data Sheet
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
17 6
17 5
17 4
17 3
17 2
17 1
17 0
16 9
16 8
1 67
16 6
16 5
16 4
16 3
162
161
160
159
158
1 57
156
155
154
153
15 2
15 1
15 0
14 9
14 8
147
14 6
14 5
14 4
14 3
14 2
14 1
14 0
13 9
13 8
137
13 6
13 5
13 4
13 3
P 0.1 5/IN 15/R EQ 5/O UT1 5/S OP 0 C
P 0.1 4/IN 14/R EQ 4/O UT1 4/F CLP 0C
P 0.7 /IN7 /HW CF G7/RE Q 3/O UT7 /OUT 63
P 0.6 /IN6 /HW CF G6/RE Q 2/O UT6 /OUT 62
V SS
V DDP
V DD(SB)
P 0.1 3/IN 13/O UT1 3
P 0.1 2/IN 12/O UT1 2
P 0.5 /IN5 /HW CF G5/O UT5 /OUT 61
P 0.4 /IN4 /HW CF G4/O UT4 /OUT 60
P 2.1 3/IN 13/O UT3 /S LS I1 1/S DI0
P 2.8 /S LS O0 4/S LS O 14/ EN0 0
P 2.1 2/IN 12/O UT2 /M TS R1A / SO P 0B
P 2.1 1/IN 11/O UT1 /S CLK 1 A/ FCL P0 B
P 2.1 0/IN 10/O UT0 /M RST 1A
P 2.9 /S LS O0 5/S LS O 15/ EN0 1
P 6.3 /IN2 5/OUT 7/ OUT 83/ SO P 0A
P 6.2 /IN2 4/OUT 6/ OUT 82/ SO N0
P 6.1 /IN1 5/OUT 5/ OUT 81/ FCL P0 A
P 6.0 /IN1 4/OUT 4/ OUT 80/ FCL N0
V SS
V DDP
V DD
P 0.1 1/IN 11/O UT1 1
P 0.1 0/IN 10/O UT1 0
P 0.9 /IN9 /OUT 9/O UT6 5
P 0.8 /IN8 /OUT 8/O UT6 4
P 0.3 /IN3 /HW CF G3/O UT3 /OUT 59
P 0.2 /IN2 /HW CF G2/O UT2 /OUT 58
P 0.1 /IN1 /HW CF G1/O UT1 /OUT 57 /S DI1
P 0.0 /IN0 /HW CF G0/O UT0 /OUT 56
P 3.1 1/O UT9 3/RE Q1
P 3.1 2/O UT9 4/RX DCA N0 /RX D0B
P 3.1 3/O UT9 5/T X DCA N0/T X D0
V DDFL 3
V SS
V DDP
P 3.9 /OUT 91 /RX D1A
P 3.1 0/O UT9 2/RE Q0
P 3.0 /OUT 84 /RX D0A
P 3.1 /OUT 85 /TX D0
P 3.1 4/O UT9 6/RX DCA N1 /RX D1B /S DI2
P 3.1 5/O UT9 7/T X DCA N1/T X D1
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
TC1782
/
TC1182
3
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
P3.4 /OUT 88 /M T SR0
P3.7 /SLSI01 /OUT 89 /SLSO02 /SLSO 12
P3.3 /OUT 87 /M RST0
P3.2 /OUT 86 /SCLK0
P3.8 /SLSO06 /OUT 90 /T XD1
P3.6 /SLSO01 /SLSO 11/SLSO 01 &SLSO 11
P3.5 /SLSO00 /SLSO 10/SLSO 00 &SLSO 10
V SS
V DDP
V DD
ESR0
PORST
ESR1
P1.1/ IN17 /OUT 17 /OUT 73
T EST M ODE
P1 .15 /BRKIN/BRKOUT
P1 .0/ IN16 /OUT 16/ OUT 72/ BRKIN/BRKOUT
T CK/ DAP0
T RST
T DO/DAP2/BRKIN/ BRKOUT
T M S/DAP1
T DI/BRKIN/BRKOUT
P1.7 /IN23 /OUT 23 /OUT 79
P1.6 /IN22 /OUT 22 /OUT 78
P1.5 /IN21 /OUT 21 /OUT 77
P1.4 /IN20 /EM GST OP/ OUT 20/OUT 76
V DDOSC3
V DDOSC
V SSOSC
XT AL2
XT AL1
V SS
V DDP
V DD
P1.3 /IN19 /OUT 19 /OUT 75
P1.11 /IN27 /IN 51/ SCLK1B/OUT 27 /OUT 51
P1.10 /IN26 /IN 50/ OUT 26/ OUT 50/SLSO 17
P1.9 /IN25 /IN49 /M RST1 B/OUT 25/ OUT 49
P1.8 /IN24 /IN48 /M T SR1 B/OUT 24/ OUT 48
P1.2 /IN18 /OUT 18 /OUT 74
V SS
V DD
P4.3 /IN31 /IN55 /OUT 31 /OUT 55 /EXT CLK0
V DDP
SAK_TC 1782-256F133HR
SAK-TC1782N-320F180HR / SAK-TC1782N-320F180HL /
SAK-TC1182N-320F180HR / SAK-TC1182N-320F180HL /
SAK-TC1782N-256F133HR / SAK-TC1782N-256F133HL /
SAK-TC1182N-256F133HR / SAK-TC1182N-256F133HL /
SAK-TC1782F-256F133HR / SAK-TC1782F-256F133HL 引脚
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚
引脚定义及其功能 (PG-LQFP-176-10 封装 )
符号
控制
类型
功能
A1/
PU
GPTA0 输入 0
P0 口
145
146
147
148
P0.0
I/O0
IN0
I
IN0
I
LTCA2 输入 0
HWCFG0
I
硬件配置输入 0
OUT0
O1
GPTA0 输出 0
OUT56
O2
GPTA0 输出 56
OUT0
O3
P0.1
I/O0
P0 口通用 I/O 口 0
LTCA2 输出 0
A1/
PU
P0 口通用 I/O 口 1
IN1
I
IN1
I
GPTA0 输入 1
LTCA2 输入 1
SDI1
I
MSC0 串行数据输入 1
HWCFG1
I
硬件配置输入 1
OUT1
O1
GPTA0 输出 1
OUT57
O2
GPTA0 输出 57
OUT1
O3
P0.2
I/O0
IN2
I
IN2
I
LTCA2 输入 2
HWCFG2
I
硬件配置输入 2
OUT2
O1
GPTA0 输出 2
OUT58
O2
GPTA0 输出 58
OUT2
O3
LTCA2 输出 2
P0.3
I/O0
IN3
I
LTCA2 输出 1
A1/
PU
A+1/
PU
Port 0 通用 I/O 口 2
GPTA0 输入 2
Port 0 通用 I/O 口 3
GPTA0 输入 3
IN3
I
LTCA2 输入 3
HWCFG3
I
硬件配置输入 3
OUT3
O1
GPTA0 输出 3
OUT59
O2
GPTA0 输出 59
OUT3
O3
LTCA2 输出 3
Data Sheet
4
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
166
P0.4
I/O0
Port 0 通用 I/O 口 4
IN4
I
A1/
PU
IN4
I
LTCA2 输入 4
HWCFG4
I
硬件配置输入 4
OUT4
O1
GPTA0 输出 4
OUT60
O2
GPTA0 输出 60
OUT4
O3
LTCA2 输出 4
167
173
174
P0.5
I/O0
IN5
I
A1/
PU
GPTA0 输入 4
Port 0 通用 I/O 口 5
GPTA0 输入 5
IN5
I
LTCA2 输入 5
HWCFG5
I
硬件配置输入 5
OUT5
O1
GPTA0 输出 5
OUT61
O2
GPTA0 输出 61
OUT5
O3
LTCA2 输出 5
P0.6
I/O0
A1/
PU
Port 0 通用 I/O 口 6
IN6
I
IN6
I
LTCA2 输入 6
HWCFG6
I
硬件配置输入 6
REQ2
I
外部触发输入 2
OUT6
O1
GPTA0 输出 6
OUT62
O2
GPTA0 输出 62
OUT6
O3
LTCA2 输出 6
P0.7
I/O0
IN7
I
IN7
I
LTCA2 输入 7
A1/
PU
GPTA0 输入 6
Port 0 通用 I/O 口 7
GPTA0 输入 7
HWCFG7
I
硬件配置输入 7
REQ3
I
外部触发输入 3
OUT7
O1
GPTA0 输出 7
OUT63
O2
GPTA0 输出 63
OUT7
O3
LTCA2 输出 7
Data Sheet
5
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
149
P0.8
I/O0
Port 0 通用 I/O 口 8
IN8
I
A1/
PU
IN8
I
LTCA2 输入 8
RXDA0
I
E-Ray 通道 A 接收输入 0 1)
OUT8
O1
GPTA0 输出 8
OUT64
O2
GPTA0 输出 64
OUT8
O3
LTCA2 输出 8
P0.9
I/O0
IN9
I
150
151
152
168
A1/
PU
GPTA0 输入 8
Port 0 通用 I/O 口 9
GPTA0 输入 9
IN9
I
LTCA2 输入 9
RXDB0
I
E-Ray 通道 B 接收输入 0 1)
OUT9
O1
GPTA0 输出 9
OUT65
O2
GPTA0 输出 65
OUT9
O3
LTCA2 输出 9
P0.10
I/O0
A2/
PU
Port 0 通用 I/O 口 10
IN10
I
OUT10
O1
GPTA0 输出 10
TXDA0
O2
E-Ray 通道 A 发送输出 1)
OUT10
O3
LTCA2 输出 10
P0.11
I/O0
A2/
PU
GPTA0 输入 10
Port 0 通用 I/O 口 11
IN11
I
OUT11
O1
GPTA0 输出 11
TXDB0
O2
E-Ray 通道 B 发送输出 1)
OUT11
O3
P0.12
I/O0
IN12
I
OUT12
O1
GPTA0 输出 12
TXENA
O2
E-Ray 通道 A 发送输出时能 1)
OUT12
O3
LTCA2 输出 12
Data Sheet
GPTA0 输入 11
LTCA2 输出 11
A2/
PU
Port 0 通用 I/O 口 12
GPTA0 输入 12
6
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
169
P0.13
I/O0
Port 0 通用 I/O 口 13
IN13
I
A2/
PU
OUT13
O1
GPTA0 输出 13
TXENB
O2
E-Ray 通道 B 发送输出使能 1)
OUT13
O3
P0.14
I/O0
IN14
I
175
176
GPTA0 输入 13
LTCA2 输出 13
A1+/
PU
Port 0 通用 I/O 口 14
GPTA0 输入 14
REQ4
I
外部触发输入 4
OUT14
O1
GPTA0 输出 14
FCLP0C
O2
MSC0 时钟输出 C
OUT14
O3
LTCA2 输出 14
P0.15
I/O0
A1+/
PU
Port 0 通用 I/O 口 15
IN15
I
REQ5
I
外部触发输入 5
GPTA0 输入 15
OUT15
O1
GPTA0 输出 15
SOP0C
O2
MSC0 串行数据输出 C
OUT15
O3
LTCA2 输出 15
P1.0
I/O0
IN16
I
Port 1
116
119
A2/
PU
Port 1 通用 I/O 口 0
GPTA0 输入 16
BRKIN
I
OCDS 断点输入
OUT16
O1
GPTA0 输出 16
OUT72
O2
GPTA0 输出 72
OUT16
O3
LTCA2 输出 16
BRKOUT
O
OCDS 断点输出
P1.1
I/O0
IN17
I
OUT17
O1
GPTA0 输出 17
OUT73
O2
GPTA0 输出 73
OUT17
O3
LTCA2 输出 17
Data Sheet
A1/
PU
Port 1 通用 I/O 口 1
GPTA0 输入 17
7
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
93
P1.2
I/O0
Port 1 通用 I/O 口 2
IN18
I
A1/
PU
OUT18
O1
GPTA0 输出 18
OUT74
O2
GPTA0 输出 74
98
107
108
109
OUT18
O3
P1.3
I/O0
IN19
I
GPTA0 输入 18
LTCA2 输出 18
A1/
PU
Port 1 通用 I/O 口 3
GPTA0 输入 19
IN19
I
LTCA2 输入 19
OUT19
O1
GPTA0 输出 19
OUT75
O2
GPTA0 输出 75
OUT19
O3
LTCA2 输出 19
P1.4
I/O0
IN20
I
IN20
I
LTCA2 输入 20
EMGSTOP
I
紧急停止输入
OUT20
O1
GPTA0 输出 20
OUT76
O2
GPTA0 输出 76
OUT20
O3
P1.5
I/O0
IN21
I
A1/
PU
Port 1 通用 I/O 口 4
GPTA0 输入 20
LTCA2 输出 20
A1/
PU
Port 1 通用 I/O 口 35
GPTA0 输入 21
IN21
I
LTCA2 输入 21
OUT21
O1
GPTA0 输出 21
OUT77
O2
GPTA0 输出 77
OUT21
O3
P1.6
I/O0
IN22
I
IN22
I
LTCA2 输入 22
OUT22
O1
GPTA0 输出 22
OUT78
O2
GPTA0 输出 78
OUT22
O3
LTCA2 输出 22
Data Sheet
LTCA2 输出 21
A1/
PU
Port 1 通用 I/O 口 6
GPTA0 输入 22
8
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
110
P1.7
I/O0
Port 1 通用 I/O 口 7
IN23
I
A1/
PU
IN23
I
LTCA2 输入 23
OUT23
O1
GPTA0 输出 23
OUT79
O2
GPTA0 输出 79
OUT23
O3
LTCA2 输出 23
P1.8
I/O0
94
95
96
A1+/
PU
GPTA0 输入 23
Port 1 通用 I/O 口 8
IN24
I
IN48
I
GPTA0 输入 24
GPTA0 输入 48
MTSR1B
I
SSC1 从机接收输入 B ( 从机模式 )
OUT24
O1
GPTA0 输出 24
OUT48
O2
GPTA0 输出 48
MTSR1B
O3
P1.9
I/O0
IN25
I
SSC1 主机发送输出 B ( 主机模式 )
A1+/
PU
Port 1 通用 I/O 口 9
GPTA0 输入 25
IN49
I
GPTA0 输入 49
MRST1B
I
SSC1 主机接收输入 B ( 主机模式 )
OUT25
O1
GPTA0 输出 25
OUT49
O2
GPTA0 输出 49
MRST1B
O3
SSC1 从机发送输出 B ( 从机模式 )
P1.10
I/O0
IN26
I
IN50
I
GPTA0 输入 50
OUT26
O1
GPTA0 输出 26
OUT50
O2
GPTA0 输出 50
SLSO17
O3
SSC1 从机选择输出 7
Data Sheet
A1+/
PU
Port 1 通用 I/O 口 10
GPTA0 输入 26
9
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
97
P1.11
I/O0
Port 1 通用 I/O 口 11
IN27
I
A1+/
PU
IN51
I
GPTA0 输入 51
SCLK1B
I
SSC1 时钟输入 B
OUT27
O1
GPTA0 输出 27
OUT51
O2
GPTA0 输出 51
SCLK1B
O3
SSC1 时钟输出 B
73
72
71
117
P1.12
I/O0
IN16
I
A1/
PU
GPTA0 输入 27
Port 1 通用 I/O 口 12
LTCA2 输入 16
AD0EMUX0
O1
ADC0 外部复用器控制输出 0
AD0EMUX0
O2
ADC0 外部复用器控制输出 0
OUT16
O3
LTCA2 输出 16
P1.13
I/O0
IN17
I
AD0EMUX1
O1
AD0EMUX1
O2
ADC0 外部复用器控制输出 1
OUT17
O3
LTCA2 输出 17
P1.14
I/O0
IN18
I
AD0EMUX2
O1
A1/
PU
Port 1 通用 I/O 口 13
LTCA2 输入 17
ADC0 外部复用器控制输出 1
A1/
PU
Port 1 通用 I/O 口 14
LTCA2 输入 18
ADC0 外部复用器控制输出 2
AD0EMUX2
O2
ADC0 外部复用器控制输出 2
OUT18
O3
LTCA2 输出 18
P1.15
I/O0
BRKIN
I
Reserved
O1
-
Reserved
O2
-
Reserved
O3
-
BRKOUT
O
OCDS 断点输出
A2/
PU
Port 1 通用 I/O 口 15
断点输入
Port 2
Data Sheet
10
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
74
P2.0
I/O0
Port 2 通用 I/O 口 0
IN32
I
A2/
PU
OUT32
O1
GPTA0 输出 32
TCLK0
O2
MLI0 发送时钟输出 0
75
76
77
78
OUT28
O3
P2.1
I/O0
IN33
I
GPTA0 输入 32
LTCA2 输出 28
A2/
PU
Port 2 通用 I/O 口 1
GPTA0 输入 33
TREADY0A
I
MLI0 发送通道准备就绪输入 A
OUT33
O1
GPTA0 Output 33
SLSO03
O2
SSC0 从机选择输出 3
SLSO13
O3
SSC1 从机选择输出 3
P2.2
I/O0
IN34
I
OUT34
O1
GPTA0 输出 34
TVALID0
O2
MLI0 发送通道有效输出
OUT29
O3
P2.3
I/O0
A2/
PU
Port 2 通用 I/O 口 2
GPTA0 输入 34
LTCA2 输出 29
A2/
PU
Port 2 通用 I/O 口 3
IN35
I
OUT35
O1
GPTA0 输出 35
TDATA0
O2
MLI0 发送通道数据输出 A
OUT30
O3
P2.4
I/O0
IN36
I
GPTA0 输入 35
LTCA2 输出 30
A2/
PU
Port 2 通用 I/O 口 4
GPTA0 输入 36
RCLK0A
I
MLI 接收通道时钟输入 A
OUT36
O1
GPTA0 输出 36
OUT36
O2
GPTA0 输出 36
OUT31
O3
LTCA2 输出 31
Data Sheet
11
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
79
P2.5
I/O0
Port 2 通用 I/O 口 5
IN37
I
A2/
PU
OUT37
O1
GPTA0 输出 37
RREADY0A
O2
MLI0 接收通道准备就绪输出 A
OUT110
O3
P2.6
I/O0
IN38
I
80
81
164
160
GPTA0 输入 37
LTCA2 输出 110
A2/
PU
Port 2 通用 I/O 口 6
GPTA0 输入 38
RVALID0A
I
MLI 接收通道有效输入 A
OUT38
O1
GPTA0 输出 38
OUT38
O2
GPTA0 输出 38
OUT111
O3
LTCA2 输出 111
P2.7
I/O0
A2/
PU
Port 2 通用 I/O 口 7
IN39
I
RDATA0A
I
MLI 接收通道数据输入 A
OUT39
O1
GPTA0 输出 39
OUT39
O2
GPTA0 输出 39
Reserved
O3
-
P2.8
I/O0
SLSO04
O1
SLSO14
O2
EN00
O3
P2.9
I/O0
SLSO05
O1
SLSO15
O2
SSC1 从机选择输出 5
EN01
O3
MSC0 使能输出 1
Data Sheet
A2/
PU
GPTA0 输入 39
Port 2 通用 I/O 口 8
SSC0 从机选择输出 4
SSC1 从机选择输出 4
MSC0 使能输出 0
A2/
PU
Port 2 通用 I/O 口 9
SSC0 从机选择输出 5
12
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
161
P2.10
I/O0
Port 2 通用 I/O 口 10
MRST1A
I
A1+/
PU
IN10
I
LTCA2 输入 10
MRST1A
O1
SSC1 从机发送输出 A
162
163
165
SSC1 主机接收输入 A
OUT0
O2
LTCA2 输出 0
Reserved
O3
-
P2.11
I/O0
A1+/
PU
Port 2 通用 I/O 口 11
SCLK1A
I
IN11
I
LTCA2 输入 11
SCLK1A
O1
SSC1 时钟输出 A
OUT1
O2
LTCA2 输出 1
FCLP0B
O3
MSC0 时钟输出 B
A1+/
PU
SSC1 时钟输入 A
P2.12
I/O0
MTSR1A
I
Port 2 通用 I/O 口 12
IN12
I
LTCA2 输入 12
MTSR1A
O1
SSC1 主机发送输出 A
OUT2
O2
LTCA2 输出 2
SOP0B
O3
P2.13
I/O0
SLSI11
I
SSC1 从机接收输入 A
MSC0 串行数据输出 B
A1/
PU
Port 2 通用 I/O 口 13
SSC1 从机选择输入 1
SDI0
I
MSC0 从机选择输入 0
IN13
I
LTCA2 输入 13
OUT3
O1
LTCA2 输出 3
Reserved
O2
-
Reserved
O3
-
Port 3
Data Sheet
13
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
136
P3.0
I/O0
Port 3 通用 I/O 口 0
RXD0A
I
A1+/
PU
RXD0A
O1
ASC0 输出 ( 同步模式 )
RXD0A
O2
ASC0 输出 ( 同步模式 )
135
129
130
132
126
ASC0 接收输入 A ( 异步和同步模式 )
OUT84
O3
P3.1
I/O0
GPTA0 输出 84
TXD0
O1
TXD0
O2
ASC0 输出
OUT85
O3
GPTA0 输出 85
A1+/
PU
ASC0 输出
P3.2
I/O0
SCLK0
I
SCLK0
O1
SSC0 时钟输出 ( 主机模式 )
SCLK0
O2
SSC0 时钟输出 ( 主机模式 )
OUT86
O3
GPTA0 输出 86
P3.3
I/O0
MRST0
I
MRST0
O1
SSC0 从机发送输出 ( 从机模式 )
MRST0
O2
SSC0 从机发送输出 ( 从机模式 )
OUT87
O3
GPTA0 输出 87
P3.4
I/O0
MTSR0
I
MTSR0
O1
SSC0 主机发送输出 ( 主机模式 )
MTSR0
O2
SSC0 主机发送模式 ( 主机模式 )
OUT88
O3
P3.5
I/O0
SLSO00
O1
SLSO10
O2
SLSOANDO0 O3
Data Sheet
A1+/
PU
Port 3 通用 I/O 口 1
A1+/
PU
A2/
PU
Port 3 通用 I/O 口 2
SSC0 时钟输入 ( 从机模式 )
Port 3 通用 I/O 口 3
SSC0 主机接收输入 ( 主机模式 )
Port 3 通用 I/O 口 4
SSC0 从机接收输入 ( 从机模式 )
GPTA0 输出 88
A1+/
PU
Port 3 通用 I/O 口 5
SSC0 从机选择输出 0
SSC1 从机选择输出 0
SSC0 和 SSC1 从机选择输出 0
14
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
127
P3.6
I/O0
Port 3 通用 I/O 口 6
SLSO01
O1
A1+/
PU
SLSO11
O2
SSC1 从机选择输出 1
SLSOANDO1 O3
131
128
138
137
144
SSC0 从机选择输出 1
SSC0 和 SSC1 从机选择输出 1
P3.7
I/O0
SLSI01
I
SLSO02
O1
SSC0 从机选择输出 2
SLSO12
O2
SSC1 从机选择输出 2
OUT89
O3
GPTA0 输出 89
P3.8
I/O0
SLSO06
O1
TXD1
O2
A2/
PU
A2/
PU
Port 3 通用 I/O 口 7
SSC0 从机选择输入 1
Port 3 通用 I/O 口 8
SSC0 从机选择输出 6
ASC1 发送输出
OUT90
O3
P3.9
I/O0
GPTA0 输出 90
RXD1A
I
RXD1A
O1
ASC1 接收输出 A ( 同步模式 )
RXD1A
O2
ASC1 接收输出 A ( 同步模式 )
OUT91
O3
P3.10
I/O0
REQ0
I
Reserved
O1
-
Reserved
O2
-
OUT92
O3
GPTA0 输出 92
A1/
PU
Port 3 通用 I/O 口 9
ASC1 接收输入 A
GPTA0 输出 91
A1/
PU
外部触发输入 0
P3.11
I/O0
REQ1
I
Reserved
O1
-
Reserved
O2
-
OUT93
O3
GPTA0 输出 93
Data Sheet
A1/
PU
Port 3 通用 I/O 口 10
Port 3 通用 I/O 口 11
外部触发输入 1
15
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
143
P3.12
I/O0
Port 3 通用 I/O 口 12
RXDCAN0
I
A1/
PU
RXD0B
I
ASC0 接收输入 B
RXD0B
O1
ASC0 接收输出 B ( 同步模式 )
RXD0B
O2
ASC0 接收输出 B ( 同步模式 )
OUT94
O3
GPTA0 输出 94
P3.13
I/O0
TXDCAN0
O1
TXD0
O2
OUT95
O3
P3.14
I/O0
RXDCAN1
I
142
134
133
A2/
PU
CAN 节点 0 接收输入
Port 3 通用 I/O 口 13
CAN 节点 0 发送输出
ASC0 发送输出
GPTA0 输出 95
A1/
PU
Port 3 通用 I/O 口 14
CAN 节点 1 接收输入
RXD1B
I
ASC1 接收输入 B
SDI2
I
MSC0 串行数据输入 2
RXD1B
O1
ASC1 接收输出 B ( 同步模式 )
RXD1B
O2
ASC1 接收输出 B ( 同步模式 )
OUT96
O3
GPTA0 输出 96
P3.15
I/O0
TXDCAN1
O1
A2/
PU
Port 3 通用 I/O 口 15
TXD1
O2
ASC1 发送输出
OUT97
O3
GPTA0 输出 97
P4.0
I/O0
CAN 节点 1 发送输出
Port 4
86
A1+/
PU
Port 4 通用 I/O 口 0
IN28
I
IN52
I
GPTA0 输入 52
RXDCAN2
I
CAN 节点 2 接收输入
OUT28
O1
GPTA0 输出 28
OUT52
O2
GPTA0 输出 52
Reserved
O3
-
Data Sheet
GPTA0 输入 28
16
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
87
P4.1
I/O0
Port 4 通用 I/O 口 1
IN29
I
A1+/
PU
IN53
I
GPTA0 输入 53
OUT29
O1
GPTA0 输出 29
OUT53
O2
GPTA0 输出 53
TXDCAN2
O3
CAN 节点 2 发送输出
P4.2
I/O0
88
90
A2/
PU
GPTA0 输入 29
Port 4 通用 I/O 口 2
IN30
I
IN54
I
GPTA0 输入 54
OUT30
O1
GPTA0 输出 30
OUT54
O2
GPTA0 输出 54
EXTCLK1
O3
外部时钟 1 输出
A2/
PU
GPTA0 输入 30
P4.3
I/O0
IN31
I
Port 4 通用 I/O 口 3
IN55
I
GPTA0 输入 55
OUT31
O1
GPTA0 输出 31
OUT55
O2
GPTA0 输出 55
EXTCLK0
O3
外部时钟 0 输出
P5.0
I/O0
IN40
I
IN26
I
LTCA2 输入 26
OUT40
O1
GPTA0 输出 40
GPTA0 输入 31
Port 5
1
A1+/
PU
Port 5 通用 I/O 口 0
GPTA0 输入 40
OUT8
O2
LTCA2 输出 8
SLSO20
O3
SSC2 从机选择输出 0
Data Sheet
17
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
2
P5.1
I/O0
Port 5 通用 I/O 口 1
IN41
I
A1+/
PU
IN27
I
LTCA2 输入 27
OUT41
O1
GPTA0 输出 41
3
4
5
GPTA0 输入 41
OUT9
O2
LTCA2 输出 9
SLSO21
O3
SSC2 从机选择输出 1
P5.2
I/O0
A1+/
PU
Port 5 通用 I/O 口 2
IN42
I
IN28
I
LTCA2 输入 28
OUT42
O1
GPTA0 输出 42
OUT10
O2
LTCA2 输出 10
SLSO22
O3
SSC2 从机选择输出 2
P5.3
I/O0
IN43
I
OUT43
O1
A1+/
PU
GPTA0 输入 42
Port 5 通用 I/O 口 3
GPTA0 输入 43
GPTA0 输出 43
OUT11
O2
LTCA2 输出 11
SLSO23
O3
SSC2 从机选择输出 3
P5.4
I/O0
IN44
I
IN29
I
LTCA2 输入 29
SLSI2A
I
SSC2 从机选择输入 A
OUT44
O1
GPTA0 输出 44
OUT12
O2
LTCA2 输出 12
SLSO24
O3
SSC2 从机选择输出 4
Data Sheet
A1+/
PU
Port 5 通用 I/O 口 4
GPTA0 输入 44
18
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
6
P5.5
I/O0
Port 5 通用 I/O 口 5
IN45
I
A1+/
PU
IN30
I
LTCA2 输入 30
MRST2A
I
SSC2 主机接收输入 ( 主机模式 )
7
8
13
14
GPTA0 输入 45
OUT45
O1
GPTA0 输出 45
OUT13
O2
LTCA2 输出 13
MRST2
O3
SSC2 主机发送输入 ( 从机模式 )
P5.6
I/O0
IN46
I
A1+/
PU
Port 5 通用 I/O 口 6
GPTA0 输入 46
IN31
I
LTCA2 输入 31
MTSR2A
I
SSC2 从机接收输入 ( 从机模式 )
OUT46
O1
GPTA0 输出 46
OUT14
O2
LTCA2 输出 14
MTSR2
O3
SSC2 主机发送输出 ( 主机模式 )
P5.7
I/O0
A1+/
PU
Port 5 通用 I/O 口 7
IN47
I
SCLK2A
I
GPTA0 输入 47
SSC2 时钟输入 ( 从机模式 )
OUT47
O1
GPTA0 输出 47
OUT15
O2
LTCA2 输出 15
SCLK2
O3
SSC2 时钟输出 ( 主机模式 )
P5.8
I/O0
RDATA0B
I
A2/
PU
Reserved
O1
-
TXDA1
O2
E-Ray 通道 A 发送输出 1)
OUT89
O3
LTCA2 输出 89
MLI0 接收输入 B
P5.9
I/O0
RVALID0B
I
Reserved
O1
-
TXDB1
O2
E-Ray 通道 B 发送输出 1)
OUT90
O3
LTCA2 输出 90
Data Sheet
A2/
PU
Port 5 通用 I/O 口 8
Port 5 通用 I/O 口 9
MLI0 接收通道有效输入 B
19
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
15
P5.10
I/O0
A2/
PU
Port 5 通用 I/O 口 10
16
17
18
19
9
RREADY0B
O1
TXENA
O2
E-Ray 通道 A 发送输出使能 1)
OUT91
O3
LTCA2 输出 91
A2/
PU
MLI0 接收通道准备就绪 B
P5.11
I/O0
RCLK0B
I
Reserved
O1
-
TXENB
O2
E-Ray 通道 B 发送输出使能 1)
OUT92
O3
LTCA2 输出 92
A1+/
PU
Port 5 通用 I/O 口 11
MLI0 接收时钟输入 B
P5.12
I/O0
TDATA0
O1
Port 5 通用 I/O 口 12
SLSO07
O2
OUT93
O3
P5.13
I/O0
TVALID0B
O1
SLSO16
O2
SSC1 从机选择输出 6
Reserved
O3
-
MLI0 发送输出
SSC0 从机选择输出 7
LTCA2 输出 93
A1+/
PU
MLI0 发送通道有效输入 B
P5.14
I/O0
TREADY0B
I
RXDA1
I
E-Ray 通道 A 接收输入 1 1)
Reserved
O1
-
Reserved
O2
-
OUT94
O3
LTCA2 输出 94
P5.15
I/O0
RXDB1
I
A1+/
PU
Port 5 通用 I/O 口 13
A1+/
PU
Port 5 通用 I/O 口 14
MLI0 发送通道准备就绪 B
Port 5 通用 I/O 口 15
E-Ray 通道 B 接收输入 1 1)
TCLK0
O1
MLI0 发送时钟输出
Reserved
O2
-
OUT95
O3
LTCA2 输出 95
Port 6
Data Sheet
20
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
156
P6.0
I/O0
A1/
F/
PU
Port 6 通用 I/O 口 0
157
158
159
IN14
I
FCLN0
O1
OUT80
O2
OUT4
O3
P6.1
I/O0
IN15
I
FCLP0A
O1
OUT81
O2
OUT5
O3
P6.2
I/O0
IN24
I
LTCA2 输入 14
MSC0 时钟输出
GPTA0 输出 80
LTCA2 输出 4
A1/
F/
PU
Port 6 通用 I/O 口 1
LTCA2 输入 15
MSC0 时钟输出 A
GPTA0 输出 81
LTCA2 输出 5
A1/
F/
PU
Port 6 通用 I/O 口 2
LTCA2 输入 24
SON0
O1
OUT82
O2
GPTA0 输出 82
OUT6
O3
LTCA2 输出 6
P6.3
I/O0
IN25
I
A1/
F/
PU
MSC0 串行时钟输出
Port 6 通用 I/O 口 3
LTCA2 输入 25
SOP0A
O1
OUT83
O2
GPTA0 输出 83
MSC0 串行数据输出 A
OUT7
O3
LTCA2 输出 7
Analog Input Port
67
AN0
I
D
ADC0 模拟输入通道 0
66
AN1
I
D
ADC0 模拟输入通道 1
65
AN2
I
D
ADC0 模拟输入通道 2
64
AN3
I
D
ADC0 模拟输入通道 3
63
AN4
I
D
ADC0 模拟输入通道 4
62
AN5
I
D
ADC0 模拟输入通道 5
61
AN6
I
D
ADC0 模拟输入通道 6
36
AN7
I
D
ADC0 模拟输入通道 7
60
AN8
I
D
ADC0 模拟输入通道 8
Data Sheet
21
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
59
AN9
I
D
ADC0 模拟输入通道 9
58
AN10
I
D
ADC0 模拟输入通道 10
57
AN11
I
D
ADC0 模拟输入通道 11
56
AN12
I
D
ADC0 模拟输入通道 12
55
AN13
I
D
ADC0 模拟输入通道 13
50
AN14
I
D
ADC0 模拟输入通道 14
49
AN15
I
D
ADC0 模拟输入通道 15
48
AN16
I
D
ADC1 模拟输入通道 16
47
AN17
I
D
ADC1 模拟输入通道 17
46
AN18
I
D
ADC1 模拟输入通道 18
45
AN19
I
D
ADC1 模拟输入通道 19
44
AN20
I
D
ADC1 模拟输入通道 20
43
AN21
I
D
ADC1 模拟输入通道 21
42
AN22
I
D
ADC1 模拟输入通道 22
41
AN23
I
D
ADC1 模拟输入通道 23
40
AN24
I
D
ADC1 模拟输入通道 24
39
AN25
I
D
ADC1 模拟输入通道 25
38
AN26
I
D
ADC1 模拟输入通道 26
37
AN27
I
D
ADC1 模拟输入通道 27
35
AN28
I
D
ADC1 / FADC 模拟输入通道 28
34
AN29
I
D
ADC1 / FADC 模拟输入通道 29
33
AN30
I
D
ADC1 / FADC 模拟输入通道 30
32
AN31
I
D
ADC1 / FADC 模拟输入通道 31
31
AN32
I
D
FADC 模拟输入 P 通道 0
30
AN33
I
D
FADC 模拟输入 N 通道 0
29
AN34
I
D
FADC 模拟输入 P 通道 1
28
AN35
I
D
FADC 模拟输入 N 通道 1
54
VDDM
VSSM
VAREF0
-
-
ADC 模拟部分电源 (3.3V - 5V)
-
-
ADC 模拟部分接地
-
-
ADC0 和 ADC1 参考电压
53
52
Data Sheet
22
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
51
VAGND0
VDDMF
VDDAF
VSSMF
VSSAF
VFAREF
VFAGND
VDD
-
-
ADC 参考接地
-
-
FADC 模拟部分电源 (3.3V)
-
-
FADC 模拟部分逻辑电源 (1.3V)
-
-
FADC 模拟部分接地
-
-
FADC 模拟部分逻辑接地
-
-
FADC 参考电压
-
-
FADC 参考接地
-
-
内核电源 (1.3V)
VDDP
-
-
端口电源 (3.3V)
24
23
25
26
27
10,
212),
68,
84,
91,
99,
123,
153,
170
2)
11,
20,
69,
83,
89,
100,
124,
139,
154,
171
Data Sheet
23
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
12,
22,
70,
82,
85,
92,
101,
125,
140,
155,
172
VSS
-
-
接地
105
-
-
主振荡器和 PLL 电源 (1.3V)
-
-
主振荡器电源 (3.3V)
-
-
主振荡器和 PLL 接地
141
VDDOSC
VDDOSC3
VSSOSC
VDDFL3
-
-
Flash 电源 (3.3V)
102
XTAL1
I
主振荡器输入
103
XTAL2
O
主振荡器输出
111
TDI
I
106
104
112
113
BRKIN
I
BRKOUT
O
TMS
I
DAP1
I/O
TDO
I/O
A2/
PU
JTAG 串行数据输入
OCDS 断点输入
OCDS 断点输出
A2/
PD
A2/
PU
JTAG 状态机控制输入
器件访问端口 1
JTAG 串行数据输出
DAP2
I/O
BRKIN
I
OCDS 断点输入
BRKOUT
O
OCDS 断点输出
114
TRST
I
I/
PD
JTAG 复位输入
115
TCK
I
JTAG 时钟输入
DAP0
I
A1/
PD
118
TESTMODE
I
I/
PU
测试模式选择输入
120
ESR1
I/O
A2/
PD
外部系统触发复位输入 1
Data Sheet
Device 器件访问端口 2
器件访问端口 0
24
V 1.0, 2011-03
TC1782 / TC1182
引脚 TC1782 / TC1182 引脚配置
Table 2
引脚定义及其功能 (PG-LQFP-176-10 封装 ) (cont’d)
引脚
符号
控制
类型
功能
121
PORST
I
I/
PD
上电复位输入
122
ESR0
I/O
A2
外部系统触发复位输入 0
复位期间和结束后，默认配置为开漏驱动。上电
复位时驱动为低。
1) 仅适用于 SAK-TC1782F-320F180HR 和 SAK-TC1782F-320F180HL.
2) 对于模拟器件 (ED), 该引脚连接到 VDDSB (ED 由 RAM 提供 ). 量产器件中，该引脚连接到 VDD 。 .
Table 2 图示
列 “ 控制 ”:
I = 输入 (IOCR 位域选择 GPIO 端口线 PCx = 0XXXB)
O = 输出
O0 = 输出 IOCR 位域选择 PCx = 1X00B
O1 = 输出 IOCR 位域选择 PCx = 1X01B (ALT1)
O2 = 输出 IOCR 位域选择 PCx = 1X10B(ALT2)
O3 = 输出 IOCR 位域选择 PCx = 1X11(ALT3)
列 “ 类型 ”:
A1 = 引出端类别 A1 (LVTTL)
A1+ = 引出端类别 A1+ (LVTTL)
A2 = 引出端类别 A2 (LVTTL)
F = 引出端类别 F (LVDS/CMOS)
D = 引出端类别 D (ADC)
I = 引出端类别 I (LVTTL)
PU = 复位时连接上拉器件 (PORST = 0)
PD = 复位时连接下拉器件 (PORST = 0)
TR = 复位时三态 (PORST = 0)
Data Sheet
25
V 1.0, 2011-03
TC1782 / TC1182
ID 寄存器
4
ID 寄存器
ID 寄存器是整个器件的唯一识别 .
Table 3
SAK-TC1782F-320F180HR ID 寄存器
缩写
数值
地址
级别
CBS_JDPID
0000 6350H
F000 0408H
BA
CBS_JTAGID
1018 E083H
F000 0464H
BA
SCU_CHIPID
8500 9310H
F000 0640H
BA
SCU_MANID
0000 1820H
F000 0644H
BA
SCU_RTID
0000 0000H
F000 0648H
BA
Table 4
SAK-TC1782F-320F180HL ID 寄存器
缩写
数值
地址
级别
CBS_JDPID
0000 6350H
F000 0408H
BA
CBS_JTAGID
1018 E083H
F000 0464H
BA
SCU_CHIPID
0500 9310H
F000 0640H
BA
SCU_MANID
0000 1820H
F000 0644H
BA
SCU_RTID
0000 0000H
F000 0648H
BA
Table 5
SAK-TC1782F-256F133HR ID 寄存器
缩写
数值
地址
级别
CBS_JDPID
0000 6350H
F000 0408H
BA
CBS_JTAGID
1018 E083H
F000 0464H
BA
SCU_CHIPID
9400 9310H
F000 0640H
BA
SCU_MANID
0000 1820H
F000 0644H
BA
SCU_RTID
0000 0000H
F000 0648H
BA
Table 6
SAK-TC1782F-256F133HL ID 寄存器
缩写
数值
地址
级别
CBS_JDPID
0000 6350H
F000 0408H
BA
CBS_JTAGID
1018 E083H
F000 0464H
BA
SCU_CHIPID
1400 9310H
F000 0640H
BA
Data Sheet
1
V 1.0, 2011-03
TC1782 / TC1182
ID 寄存器
Table 6
SAK-TC1782F-256F133HL ID 寄存器 (cont’d)
缩写
数值
地址
级别
SCU_MANID
0000 1820H
F000 0644H
BA
SCU_RTID
0000 0000H
F000 0648H
BA
Table 7
SAK-TC1782N-320F180HR ID 寄存器
缩写
数值
地址
级别
CBS_JDPID
0000 6350H
F000 0408H
BA
CBS_JTAGID
1018 E083H
F000 0464H
BA
SCU_CHIPID
8500 9410H
F000 0640H
BA
SCU_MANID
0000 1820H
F000 0644H
BA
SCU_RTID
0000 0000H
F000 0648H
BA
Table 8
SAK-TC1782N-320F180HL ID 寄存器
缩写
数值
地址
级别
CBS_JDPID
0000 6350H
F000 0408H
BA
CBS_JTAGID
1018 E083H
F000 0464H
BA
SCU_CHIPID
0500 9410H
F000 0640H
BA
SCU_MANID
0000 1820H
F000 0644H
BA
SCU_RTID
0000 0000H
F000 0648H
BA
Table 9
SAK-TC1782N-256F133HR ID 寄存器
缩写
数值
地址
级别
CBS_JDPID
0000 6350H
F000 0408H
BA
CBS_JTAGID
1018 E083H
F000 0464H
BA
SCU_CHIPID
9400 9410H
F000 0640H
BA
SCU_MANID
0000 1820H
F000 0644H
BA
SCU_RTID
0000 0000H
F000 0648H
BA
Data Sheet
2
V 1.0, 2011-03
TC1782 / TC1182
ID 寄存器
Table 10
SAK-TC1782N-256F133HL ID 寄存器
缩写
数值
地址
级别
CBS_JDPID
0000 6350H
F000 0408H
BA
CBS_JTAGID
1018 E083H
F000 0464H
BA
SCU_CHIPID
1400 9410H
F000 0640H
BA
SCU_MANID
0000 1820H
F000 0644H
BA
SCU_RTID
0000 0000H
F000 0648H
BA
Table 11
SAK-TC1182N-320F180HR ID 寄存器
缩写
数值
地址
级别
CBS_JDPID
0000 6350H
F000 0408H
BA
CBS_JTAGID
1018 E083H
F000 0464H
BA
SCU_CHIPID
8500 B210H
F000 0640H
BA
SCU_MANID
0000 1820H
F000 0644H
BA
SCU_RTID
0000 0000H
F000 0648H
BA
Table 12
SAK-TC1182N-320F180HL ID 寄存器
缩写
数值
地址
级别
CBS_JDPID
0000 6350H
F000 0408H
BA
CBS_JTAGID
1018 E083H
F000 0464H
BA
SCU_CHIPID
0500 B210H
F000 0640H
BA
SCU_MANID
0000 1820H
F000 0644H
BA
SCU_RTID
0000 0000H
F000 0648H
BA
Table 13
SAK-TC1182N-256F133HR ID 寄存器
缩写
数值
地址
级别
CBS_JDPID
0000 6350H
F000 0408H
BA
CBS_JTAGID
1018 E083H
F000 0464H
BA
SCU_CHIPID
9400 B210H
F000 0640H
BA
SCU_MANID
0000 1820H
F000 0644H
BA
SCU_RTID
0000 0000H
F000 0648H
BA
Data Sheet
3
V 1.0, 2011-03
TC1782 / TC1182
ID 寄存器
Table 14
SAK-TC1182N-256F133HL ID 寄存器
缩写
数值
地址
级别
CBS_JDPID
0000 6350H
F000 0408H
BA
CBS_JTAGID
1018 E083H
F000 0464H
BA
SCU_CHIPID
1400 B210H
F000 0640H
BA
SCU_MANID
0000 1820H
F000 0644H
BA
SCU_RTID
0000 0000H
F000 0648H
BA
Data Sheet
4
V 1.0, 2011-03
TC1782 / TC1182
电气参数常规参数
5
电气参数
本规范提供了 TC1782 / TC1182 所有的电气参数 .
5.1
常规参数
5.1.1
参数解读
下面列出的参数包括 TC1782 / TC1182 的特性以及对系统的要求 . 为了帮助用户在设计
时容易理解和评估这些参数，在 “ 符号 ” 栏中用两个字母的缩写标注 :
•
•
CC
这些参数表明控制器特性，是 TC1782 / TC1182 的独有特性，在系统设计中必须注
意。
SR
这些参数表明系统要求，必须由基于 TC1782 / TC1182 设计的控制系统提供。
Data Sheet
1
V 1.0, 2011-03
TC1782 / TC1182
电气参数常规参数
5.1.2
引出端驱动和类别总结
本节提供不同引出端驱动类别及其基本特征的概述。更多细节（主要是直流参数）见第
5.2.1 （ Section 5.2.1）节。
Table 15
引出端驱动和类别概述
电源电
压
类型
子类
速度等负载
级
A
3.3 V
LVTTL
I/O,
LVTTL
输出
A1
( 如 . GPIO)
6 MHz
100 pF 500 nA
A1+
( 如 . 串行
I/Os)
25
MHz
50 pF
1 μA
推荐串联终端电
阻
A2
( 如 . 串行
I/Os)
40
MHz
50 pF
3 μA
推荐串联终端电
阻
LVDS
–
50
MHz
–
–
并联终端电阻 ,
100 Ω ± 10% 1)
CMOS
–
6 MHz
50 pF
–
F
3.3 V
漏电流
150oC
终端电阻
类别
DE
5V
ADC
–
–
–
–
I
3.3 V
LVTTL –
( 仅输入
)
–
–
–
No
1) 在不使用 ( 禁止 )LVDS 引脚的应用中，这些引脚必须悬空，或者用 100 Ω ± 10% 差分并联终端电阻。
Data Sheet
2
V 1.0, 2011-03
TC1782 / TC1182
电气参数常规参数
5.1.3
绝对最大额定值
如果器件的工作条件超过下表 “ 绝对最大额定值 ”，可能会引起器件永久性损坏。这仅
是极限参数，并不表示器件可以工作在此极限条件或者高于正常工作范围的条件下。在
绝对最大额定值条件下可能会影响其可靠性。
在最大额定值条件下不会影响器件的可靠性。
Table 16
绝对最大额定参数
参数
符号
数值
最
小
值
典型最大值
值
单位注 / 测试条
件
SR -65
–
150
°C
–
SR –
–
2.0
V
–
–
–
4.3
V
–
VDDM SR –
–
7.0
V
–
VDDP + 0.5
or max. 4.3
V
Whatever
is lower
-0.5 –
7.0
V
–
任意 D 类共用模拟输入引脚 VAINF
-0.5 –
对地 VSSAF 电压 , 如果 FADC
SR
切换到这类引脚 .
7.0
V
–
过载情况下任意引脚上的输入 IIN
电流
-10
–
+10
mA
过载情况下一个端口组所有输 IIN
入电流的绝对最大值之和1)
-20
–
+20
mA
过载情况下所有输入电流的绝 ΣIIN
对最大值之和
–
–
|100|
mA
存储温度
1.3 V 电源电压下，引脚对地
VSS 电压
3.3V 电源电压下，引脚对地
VSS 电压
5 V 电源电压下，引脚对地
VSS 电压
TST
VDD
VDDP
SR
任意 A 类输入引脚和专用输
入引脚对地 VSS 电压
VIN
任意 D 类模拟输入引脚对地
VAGND0 电压
VAIN
VAREF0
SR -0.5 –
SR
1) 端口组定义见 Table 18.
Data Sheet
3
V 1.0, 2011-03
TC1782 / TC1182
电气参数常规参数
5.1.4
工作条件
为了确保 TC1782 / TC1182 正常可靠工作，器件工作时绝不能超过以下工作条件。
TC1782 / TC1182 的数字电源必须采用静态稳压电源，其典型电压波动幅度为 ± 5 %.
下表(Table 17)中列出了正常工作条件参数，除非在“备注/测试条件”项中另有说明。
扩展范围工作条件（ Extended Range Operating Conditions）没有增加表 8 和高版本
中定义的参数的有效性区域。
Table 17
工作条件参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
模拟输入的过载负电流耦
合因子
KOVAN
−
−
0.0001
CC
IOV≤ 0 mA;
IOV≥ -1 mA; 模
拟引出端 = 5.0
V
模拟输入的过载正电流耦
合因子
KOVAP
−
−
CC
0.0000
1
IOV≤ 3 mA;
IOV≥ 0 mA; 模拟
引出端 = 5.0 V
Data Sheet
4
V 1.0, 2011-03
TC1782 / TC1182
电气参数常规参数
Table 17
参数
工作条件参数 (cont’d)
符号
单位注 / 测试条件
数值
最小值典型值最大值
CPU 频率
FPI 总线频率
Data Sheet
fCPU SR −
−
133
MHz SAK-TC1782F256F133HR / S
AK-TC1782F256F133HL / S
AK-TC1782N256F133HR / S
AK-TC1782N256F133HL / S
AK-TC1182N256F133HR / S
AK-TC1182N256F133HL
−
−
180
MHz SAK-TC1782F320F180HR / S
AK-TC1782F320F180HL / S
AK-TC1782N320F180HR / S
AK-TC1782N320F180HL / S
AK-TC1182N320F180HR / S
AK-TC1182N320F180HL
−
−
90
MHz
fFPI SR
5
V 1.0, 2011-03
TC1782 / TC1182
电气参数常规参数
Table 17
参数
工作条件参数 (cont’d)
符号
单位注 / 测试条件
数值
最小值典型值最大值
LMB 频率
Data Sheet
fLMB CC −
−
133
MHz SAK-TC1782F256F133HR / S
AK-TC1782F256F133HL / S
AK-TC1782N256F133HR / S
AK-TC1782N256F133HL / S
AK-TC1182N256F133HR / S
AK-TC1182N256F133HL
−
−
180
MHz SAK-TC1782F320F180HR / S
AK-TC1782F320F180HL / S
AK-TC1782N320F180HR / S
AK-TC1782N320F180HL / S
AK-TC1182N320F180HR / S
AK-TC1182N320F180HL
6
V 1.0, 2011-03
TC1782 / TC1182
电气参数常规参数
Table 17
工作条件参数 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
fPCP SR −
−
133
MHz SAK-TC1782F256F133HR / S
AK-TC1782F256F133HL / S
AK-TC1782N256F133HR / S
AK-TC1782N256F133HL / S
AK-TC1182N256F133HR / S
AK-TC1182N256F133HL
−
−
180
MHz SAK-TC1782F320F180HR / S
AK-TC1782F320F180HL / S
AK-TC1782N320F180HR / S
AK-TC1782N320F180HL / S
AK-TC1182N320F180HR / S
AK-TC1182N320F180HL
IID SR
-1
−
1
mA
ISC SR
ΣISC_D
-5
−
5
mA
−
−
100
mA
每个引脚组短路电流绝对
值之和
ΣISC_PG
CC
−
−
20
mA
环境温度
TA SR
TJ SR
VDD SR
VDDFL3
-40
−
125
°C
-40
−
150
PCP 频率
不工作器件引脚电流
数字输出短路电流1)
短路电流绝对值之和
所有电源电压
VDDx = 0
CC
结温
内核电源电源
Flash 电源电压 3.3V
°C
2)
1.235
1.3
1.365
V
3.13
3.3
3.474)
V
SR
Data Sheet
7
V 1.0, 2011-03
TC1782 / TC1182
电气参数常规参数
Table 17
工作条件参数 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
VDDM
3.13
3.3
5.53)
VDDOSC
1.235
1.3
1.3652) V
VDDOSC3 3.05
3.3
3.474)
IO 引出端的数字电源电压 VDDP SR 3.13
3.3
3.47 4) V
−
−
V
ADC 模拟电源电压
V
SR
振荡器内核电源电压
SR
振荡器 3.3V 电源电压
V
SR
确保引出端定义状态的
VDDP 电压5)
VDDPPA
数字地电压
VSS SR 0
VSSM SR -0.1
VDDAF
1.235
−
−
V
0
0.1
V
1.3
1.3652) V
VDDMF
3.13
3.3
3.474)
V
VSSAF
-0.1
0
0.1
V
VDDM 模拟地电压
模拟内核电压
0.65
CC
SR
FADC / ADC 模拟电源电
压
VDDMF 模拟地电压
SR
SR
1) 适应于数字输出 .
2) 允许在上电和 PORST 低时，电压过冲到 1.7V，前提是脉冲持续时间小于 100 μs ，且脉冲累积时间不超过 1 小
时。
3) 允许在上电和 PORST 低时，电压过冲到 6.5V，前提是脉冲持续时间小于 100 μs ，且脉冲累积时间不超过 1 小
时。
4) 允许在上电和PORST低时，电压过冲到4.0V，前提是脉冲持续时间小于100 μs ，且脉冲累积时间不超过1小时.
5) 假设在 VDDP 上电 / 掉电期间 PORST 一直在低电压，此参数才有效。
扩展范围工作条件
扩展工作条件的定义如下 :
•
•
•
1.3V + 5% < VDD / VDDOSC / VDDAF < 1.3V + 7.5% ( 过压条件 ):
– 时间限制为 10000 小时的寿命累积，由于过压应力所造成的芯片可靠性降低
1.3V + 7.5% < VDD / VDDOSC / VDDAF < 1.3V + 10% ( 过压条件 ):
– 时间限制为 1 小时的寿命累积，由于过压应力所造成的芯片可靠性降低
VDDP / VDDOSC3 / VDDFL3 / VDDMF< 3.3 V ± 10%
– 3.3V + 5% < VDDP / VDDOSC3 / VDDFL3 / VDDMF< 3.3V + 10%
( 过压条件 ):
时间限制为 1 小时的寿命累积，由于过压应力所造成的芯片可靠性降低 .
Data Sheet
8
V 1.0, 2011-03
TC1782 / TC1182
电气参数常规参数
– 3.3V - 10% < VDDP / VDDOSC3 / VDDFL3 / VDDMF< 3.3 V − 5%
( 欠压条件 ):
- 降低 GPIO 引出端性能
Table 18
过载 / 短路电流之和参数中的引脚组定义
组
引脚
1
P5.[7:2], P5.15
2
P5.[9:8]
3
P5.[11:10]
4
P5.[14:12]
5
P1.[14:12], P2.0
6
P2.[4:1]
7
P2.[7:5]
8
P4.[2:0]
9
P4.3
10
P1.2, P1.8
11
P1.[10:9]
12
P1.3, P1.11
13
P1.[7:4]
14
P1.[1:0], P1.15
15
P3.[8:5], P3.[3:2]
16
P3.[1:0], P3.4, P3.[10:9], P3.[15:14]
17
P0.[1:0], P3.[13:11]
18
P0.[3:2], P0.[9:8]
19
P0.[11:10]
20
P6.[3:0]
21
P2.[13:8]
22
P0.[5:4], P0.[13:12]
23
P0.[7:6], P0.[15:14], P5.[1:0]
Data Sheet
9
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
5.2
直流参数
5.2.1
输入 / 输出引脚
Table 19
标准引出端参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
−
−
10
pF
|IPDL|
CC
−
−
150
μA
10
−
−
μA
|IPUH|
CC
10
−
−
μA
−
−
100
μA
毛刺滤波器不允许通过的
输入脉冲宽度
tSF1 CC
−
−
10
ns
只适用于
PORST 引脚
毛刺滤波器允许通过的输
入脉冲宽度
tSF2 CC
100
−
−
ns
只适用于
PORST 引脚
引脚电容 ( 数字输入 / 输出 CIO CC
引脚 )
下拉电流
上拉电流
Table 20
TA= 25 °C;
f= 1 MHz
Vi≥ 0.6 x VDDP V
Vi≥ 0.36 x
VDDP V
Vi≤ 0.6 x VDDP V
Vi≤ 0.36 x
VDDP V
A1 类标准引出端
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
A1 类引出端输入滞后 1)
A1 类输入漏电流
−
−
V
-500
−
500
nA
VILA1 /
VIHA1
0.6
−
−
RDSONW
−
450
600
Ohm IOH< -0.5 mA;
P_MOS
−
210
340
Ohm IOL< 0.5 mA;
N_MOS
HYSA1
0.1 x
CC
VDDP
IOZA1
CC
Vil/Vih, A1 类引出端
Vi≥ 0 V;
Vi≤ VDDP V
CC
A1 类引出端导通电阻 , 弱
驱动
Data Sheet
CC
10
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 20
A1 类标准引出端 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
A1 类引出端导通电阻 , 中
等驱动
A1 类引出端下降时间
RDSONM
−
−
155
Ohm IOH< -2 mA;
P_MOS
−
−
110
Ohm IOL< 2 mA;
N_MOS
−
−
150
ns
CC
tFA1 CC
CL= 20 pF; 输出
引脚，弱驱动
−
−
50
ns
CL= 50 pF; 输出
−
−
140
ns
CL= 150 pF; 输
引脚，中等驱动
出引脚，中等驱
动
−
−
550
ns
CL= 150 pF; 输
出引脚，弱驱
动
−
−
18000
ns
CL= 20000 pF;
输出引脚，中等
驱动
−
−
65000
ns
CL= 20000 pF;
输出引脚，弱驱
动
Data Sheet
11
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 20
A1 类标准引出端 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
A1 类引出端上升时间
tRA1 CC −
−
150
ns
CL= 20 pF; 输出
−
−
50
ns
CL= 50 pF; 输出
引脚，弱驱动
引脚，中等驱动
−
−
140
ns
CL= 150 pF; 输
出引脚，中等驱
动
−
−
550
ns
CL= 150 pF; 输
出引脚，弱驱
动
−
−
18000
ns
CL= 20000 pF;
输出引脚，中等
驱动
−
−
65000
ns
CL= 20000 pF;
输出引脚，弱驱
动
A1 类引出端输入高电压
VIHA1
SR
0.6 x
−
VDDP
取小
V
(VDD
P+0.3,
3.6)
A1 类引出端输入低电压
A1 类引出端输出高电压
−
VILA1 SR -0.3
VOHA1
CC
0.36 x
V
VDDP
VDDP - −
−
−
−
V
0.4
2.4
IOH≥ -1.4 mA;
输出引脚，中等
驱动
V
IOH≥ -2 mA; 输
出引脚，中等驱
动
VDDP - −
−
−
−
V
0.4
2.4
IOH≥ -400 μA;
输出引脚，弱驱
动
V
IOH≥ -500 μA;
输出引脚，弱驱
动
Data Sheet
12
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 20
A1 类标准引出端 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
A1 类引出端输出低电压
VOLA1
−
−
0.4
V
IOL≤ 2 mA; 输出
−
−
0.4
V
IOL≤ 500 μA; 输
CC
引脚，中等驱动
出引脚，弱驱
动
1) 实现滞后特性以避免由于内部地电压波动而引起的亚稳态和切换。但是不能保证抑制外部系统噪声引起的切
换。
Table 21
A1+ 类标准引出端
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
A1+ 类引出端输入滞后 1)
−
−
V
-1000
−
1000
nA
−
450
600
Ohm IOH< -0.5 mA;
P_MOS
−
210
340
Ohm IOL< 0.5 mA;
N_MOS
−
−
155
Ohm IOH< -2 mA;
P_MOS
−
−
110
Ohm IOL< 2 mA;
N_MOS
A1+ 类引出端导通电阻 , 强 RDSON1+ −
驱动
CC
−
100
Ohm IOH< -2 mA;
P_MOS
−
−
80
Ohm IOL< 2 mA;
N_MOS
A1+ 类输入漏电流
HYSA1
+ CC
IOZA1+
0.1 x
VDDP
CC
A1+ 类引出端导通电阻 , 弱 RDSONW
驱动
CC
A1+ 类引出端导通电阻 , 中 RDSONM
等驱动
CC
Data Sheet
13
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 21
A1+ 类标准引出端
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
A1+ 类引出端下降时间
tFA1+ CC −
−
150
ns
CL= 20 pF; 输出
−
−
28
ns
CL= 50 pF; 渐变
引脚，弱驱动
边沿 ; 输出引
脚，强驱动
−
−
16
ns
CL= 50 pF; 缓变
边沿 ; 输出引
脚，强驱动
−
−
50
ns
CL= 50 pF; 输出
引脚，中等驱动
−
−
140
ns
CL= 150 pF; 输
出引脚，中等驱
动
−
−
550
ns
CL= 150 pF; 输
出引脚，弱驱
动
−
−
18000
ns
CL= 20000 pF;
输出引脚，中等
驱动
−
−
65000
ns
CL= 20000 pF;
输出引脚，弱驱
动
Data Sheet
14
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 21
A1+ 类标准引出端
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
A1+ 类引出端上升时间
tRA1+ CC −
−
150
ns
CL= 20 pF; 输出
−
−
28
ns
CL= 50 pF; 渐变
引脚，弱驱动
边沿 ; 输出引
脚，强驱动
−
−
16
ns
CL= 50 pF; 缓变
边沿 ; 输出引
脚，强驱动
−
−
50
ns
CL= 50 pF; 输出
引脚，中等驱动
−
−
140
ns
CL= 150 pF; 输
出引脚，中等驱
动
−
−
550
ns
CL= 150 pF; 输
出引脚，弱驱
动
−
−
18000
ns
CL= 20000 pF;
输出引脚，中等
驱动
−
−
65000
ns
CL= 20000 pF;
输出引脚，弱驱
动
A1+ 类引出端输入高电平
VIHA1+
SR
A1+ 类引出端输入低电平
0.6 x
−
VDDP
VILA1+
-0.3
VILA1+ /
VIHA1+
0.6
0.3,3.6
)
−
0.36 x
V
VDDP
SR
Vil/Vih, A1+ 类引出端
min(V V
DDP+
−
−
CC
Data Sheet
15
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 21
A1+ 类标准引出端
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
A1+ 类引出端输出高电平
VOHA1+
CC
VDDP - −
−
VDDP - −
−
−
−
V
0.4
输出引脚，中等
驱动
V
0.4
2.4
IOH≥ -1.4 mA;
IOH≥ -1.4 mA;
输出引脚，强驱
动
V
IOH≥ -2 mA; 输
出引脚，中等驱
动
−
2.4
−
V
IOH≥ -2 mA; 输
出引脚，强驱
动
VDDP - −
−
−
−
V
0.4
2.4
IOH≥ -400 μA;
输出引脚，弱驱
动
V
IOH≥ -500 μA;
输出引脚，弱驱
动
A1+ 类引出端输出低电平
VOLA1+
−
−
0.4
V
CC
IOL≤ 2 mA; 输出
引脚，中等驱动
−
−
0.4
V
IOL≤ 2 mA; 输出
−
−
0.4
V
IOL≤ 500 μA; 输
引脚，强驱动
出引脚，弱驱
动
1) 实现滞后特性以避免由于内部地电压波动而引起的亚稳态和切换。但是不能保证抑制外部系统噪声引起的切
换。
Data Sheet
16
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 22
A2 类标准引出端
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
A2 类引出端输入滞后 1)
A2 类输入漏电流
−
−
V
-6000
−
6000
nA
-3000
−
3000
nA
VILA2 /
VIHA2
0.6
−
−
RDSONW
−
450
600
Ohm IOH< -0.5 mA;
P_MOS
−
210
340
Ohm IOL< 0.5 mA;
N_MOS
−
−
155
Ohm IOH< -2 mA;
P_MOS
−
−
110
Ohm IOL< 2 mA;
N_MOS
−
−
28
Ohm IOH< -2 mA;
P_MOS
−
−
22
Ohm IOL< 2 mA;
N_MOS
HYSA2
0.1 x
CC
VDDP
IOZA2
CC
Vi< VDDP / 2 1 V; Vi> VDDP / 2
+ 1 V; Vi≥ 0 V;
Vi≤ VDDP V
Vi> VDDP / 2 1 V; Vi< VDDP / 2
+1V
Vil/Vih, A2 类引出端
CC
A2 类引出端导通电阻 , 弱
驱动
CC
A2 类引出端导通电阻 , 中 RDSONM
等驱动
CC
A2 类引出端导通电阻 , 强 RDSON2
驱动
CC
Data Sheet
17
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 22
A2 类标准引出端 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
A2 类引出端下降时间
tFA2 CC
−
−
150
ns
CL= 20 pF; 输出
−
−
7
ns
CL= 50 pF; 渐变
引脚，弱驱动
边沿 ; 输出引
脚，强驱动
−
−
10
ns
CL= 50 pF; 弱渐
变边沿 ; 输出引
脚，强驱动
−
−
3.7
ns
CL= 50 pF; 陡变
边沿 ; 输出引
脚，强驱动
−
−
5
ns
CL= 50 pF; 弱陡
变边沿 ; 输出引
脚，强驱动
−
−
16
ns
CL= 50 pF; 缓变
边沿 ; 输出引
脚，强驱动
−
−
50
ns
CL= 50 pF; 输出
−
−
7.5
ns
CL= 100 pF; 陡
引脚，中等驱动
变边沿 ; 输出引
脚，强驱动
−
−
140
ns
CL= 150 pF; 输
出引脚，中等驱
动
−
−
550
ns
CL= 150 pF; 输
出引脚，弱驱
动
−
−
18000
ns
CL= 20000 pF;
输出引脚，中等
驱动
−
−
65000
ns
CL= 20000 pF;
输出引脚，弱驱
动
Data Sheet
18
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 22
A2 类标准引出端 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
A2 类引出端上升时间
tRA2 CC −
−
150
ns
CL= 20 pF; 输出
−
−
7.0
ns
CL= 50 pF; 渐变
引脚，弱驱动
边沿 ; 输出引
脚，强驱动
−
−
10
ns
CL= 50 pF; 弱渐
变边沿 ; 输出引
脚，强驱动
−
−
3.7
ns
CL= 50 pF; 陡变
边沿 ; 输出引
脚，强驱动
−
−
5
ns
CL= 50 pF; 弱陡
变边沿 ; 输出引
脚，强驱动
−
−
16
ns
CL= 50 pF; 缓变
边沿 ; 输出引
脚，强驱动
−
−
50
ns
CL= 50 pF; 输出
−
−
7.5
ns
CL= 100 pF; 陡
引脚，中等驱动
变边沿 ; 输出引
脚，强驱动
−
−
140
ns
CL= 150 pF; 输
出引脚，中等驱
动
−
−
550
ns
CL= 150 pF; 输
出引脚，弱驱
动
−
−
18000
ns
CL= 20000 pF;
输出引脚，中等
驱动
−
−
65000
ns
CL= 20000 pF;
输出引脚，弱驱
动
Data Sheet
19
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 22
A2 类标准引出端 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
A2 类引出端输入高电平
VIHA2
SR
A2 类引出端输入低电平
A2 类引出端输出高电平
0.6 x
VOHA2
min(V V
DDP +
0.3,
3.6)
−
VILA2 SR -0.3
CC
−
VDDP
0.36 x
V
VDDP
VDDP - −
−
VDDP - −
−
−
−
V
0.4
输出引脚，中等
驱动
V
0.4
2.4
IOH≥ -1.4 mA;
IOH≥ -1.4 mA;
输出引脚，强驱
动
V
IOH≥ -2 mA; 输
出引脚，中等驱
动
−
2.4
−
V
IOH≥ -2 mA; 输
出引脚，强驱
动
VDDP - −
−
−
−
V
0.4
2.4
IOH≥ -400 μA;
输出引脚，弱驱
动
V
IOH≥ -500 μA;
输出引脚，弱驱
动
A2 类引出端输出低电平
VOLA2
−
−
0.4
V
IOL≤ 2 mA; 输出
−
−
0.4
V
IOL≤ 2 mA; 输出
CC
引脚，中等驱动
引脚，强驱动
−
−
0.4
V
IOL≤ 500 μA; 输
出引脚，弱驱
动
1) 实现滞后特性以避免由于内部地电压波动而引起的亚稳态和切换。但是不能保证抑制外部系统噪声引起的切
换。
Data Sheet
20
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 23
F 类标准引出端
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
F 类引出端输入滞后1)
F 类输入漏电流
−
−
V
IOZF CC -6000
−
6000
nA
-3000
−
3000
nA
−
−
450
600
Ohm IOH< -0.5 mA;
P_MOS
−
210
340
Ohm IOL< 0.5 mA;
N_MOS
−
−
155
Ohm IOH< -2 mA;
P_MOS
−
−
110
Ohm IOL< 2 mA;
N_MOS
HYSF
0.05 x
CC
VDDP
Vi< VDDP / 2 1 V; Vi> VDDP / 2
+ 1 V; Vi≥ 0 V;
Vi≤ VDDP V
Vi> VDDP / 2 1 V; Vi< VDDP / 2
+1V
0.6
VILF /
VIHF CC
F 类引出端导通电阻 , 弱驱 RDSONW −
Vil/ Vih, F 类引出端
动
CC
F 类引出端导通电阻 , 中等 RDSONM
CC
驱动
F 类引出端下降时间 ,
CMOS 模式
tFF CC
−
−
60
ns
CL= 50 pF
F 类引出端上升时间 ,
CMOS 模式
tRF CC
−
−
60
ns
CL= 50 pF
F 类引出端输入高电平 ,
CMOS 模式
VIHF SR 0.6 x
VDDP
−
min(V V
DDP+
VILF SR -0.3
−
F 类引出端输入低电平
pads, CMOS 模式
Data Sheet
0.3,
3.6)
0.36 x
V
VDDP
21
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 23
F 类标准引出端 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
F 类引出端输出高电平
pads, CMOS 模式
VOHF
CC
VDDP2.4
F 类引出端输出低电平
pads, CMOS 模式
−
−
V
IOH≥ -1.4 mA
−
−
V
−
0.4
V
IOH≥ -2 mA
IOL≤ 2 mA
0.4
VOLF CC −
1) 实现滞后特性以避免由于内部地电压波动而引起的亚稳态和切换。但是不能保证抑制外部系统噪声引起的切
换。
Table 24
I 类标准引出端
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
I 类引出端输入滞后1)
I 类输入漏电流
低电平输入临界值和高电
平输入临界值之比
I 类引出端输入高电平
I 类引出端输入低电平
−
−
V
IOZI CC -1000
VILI / VIHI 0.6
−
1000
nA
−
−
VIHI SR
−
min(V V
DDP+
HYSI
0.1 x
CC
VDDP
CC
VILI SR
0.6 x
VDDP
0.3,
3.6)
−
-0.3
0.36 x
V
VDDP
1) 实现滞后特性以避免由于内部地电压波动而引起的亚稳态和切换。但是不能保证抑制外部系统噪声引起的切
换。
Data Sheet
22
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 25
LVDS 引出端参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
F 类引出端的输出阻抗 ,
LVDS 模式
RO CC
40
−
140
Ohm
下降时间 , LVDS 引出端
tFL CC
−
−
2
ns
终端电阻
100 Ω ± 1 %; 差
分电容 = 10 pF;
输入电容 = 20 pF
上升时间 , LVDS 引出端
tRL CC
−
−
2
ns
终端电阻
100 Ω ± 1 %; 差
分电容 = 10 pF;
输入电容 = 20 pF
tSET_LVD −
−
13
μs
终端电阻
100 Ω ± 1 %
引出端建立时间
S
CC
输出差分电压
VOD CC 150
−
400
mV
终端电阻
100 Ω ± 1 %
输出高电压 ,F 类引出端 ,
LVDS 模式
VOH CC −
−
1525
mV
终端电阻
100 Ω ± 1 %
输出低电压 ,F 类引出端 ,
LVDS 模式
VOL CC
−
−
mV
终端电阻
100 Ω ± 1 %
输出补偿电压
VOS CC 1075
−
1325
mV
终端电阻
100 Ω ± 1 %
Data Sheet
875
23
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
5.2.2
模数转换器 (ADCx)
模数转换器参数在如下条件下有效： VDD / DDAF = 1.235 V 到 1.365 V; VDDM = 4.75 V 到
5.25 V.
Table 26
模数转换器参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
模拟电压输入的开关电容1) CAINSW
CC
−
9
20
pF
CAINTOT
−
20
30
pF
正参考电压输入的开关电
容2)3)
CAREFSW −
15
30
pF
参考电压输入的总电容 2)
CAREFTO −
20
40
pF
EADNL
-3
−
3
LSB
ADC 精度 = 12bit 8) 9)
EAGAIN
-3.5
−
3.5
LSB
ADC 精度 = 12bit 8) 9)
EAINL
-3
−
3
LSB
ADC 精度 = 12bit 8) 9)
EAOFF
-4
−
4
LSB
ADC 精度 = 12bit 8) 9)
fADC SC 4
fADCI CC 1
QCONV 70
−
90
MHz fADC= fFPI
18
MHz
100
pC
模拟输入的总电容（单个
模拟输入通道）
CC
CC
T CC
差分非线性误差4)5)6)7)
CC
增益误差 4)6)5)7)
CC
积分非线性误差 4)6)5)7)
CC
偏置误差 4)6)5)7)
CC
转换器时钟频率
内部 ADC 时钟频率
每次转换的充电电量
−
10)
85
Data Sheet
充电电流由
VAREF0 提供
CC
24
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 26
模数转换器参数 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
模拟输入端的输入漏电流
11)
IOZ1 CC -100
−
500
nA
-100
−
600
nA
Vi≤ VDDM V;
Vi≥ 0.97 x
VDDM V; 不复用
Vi≥ 0.97 x
VDDM V;
Vi≤ VDDM V; 复
用
-500
−
100
nA
-600
−
100
nA
-100
−
200
nA
-100
−
300
nA
−
2
μA
−
2
μA
900
1500
Ohm
180
550
900
Ohm
−
500
1000
Ohm
−
257
TADCI
复位后的校准时间
tS CC
2
tCAL CC −
−
4352
cycle
s
总不可调整误差 6)5)12)
TUE CC -4
−
413)
LSB
Varef0 上的输入漏电流
Vagnd0 上的输入漏电流
模拟电压通路中模拟开关
的导通电阻
IOZ2 CC -2
IOZ3 CC -2
RAIN CC −
ADC 测试的导通电阻 ( 将 RAIN7T
AIN7 拉低 )
CC
参考电压输入通路的电阻
RAREF
Vi≤ 0.03 x
VDDM V;
Vi≥ 0 V; 不复用
Vi≤ 0.03 x
VDDM V;
Vi≥ 0 V; 复用
Vi> 0.03 x
VDDM V;
Vi< 0.97 x
VDDM V; 不复用
Vi< 0.97 x
VDDM V;
Vi> 0.03 x
VDDM V; 复用
VAREF0≤ VDDM V
VAGND0≤ VDDM V
CC
采样时间
Data Sheet
25
ADC 转换精度
为 12-bit
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 26
模数转换器参数 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
模拟参考地 2)
VAGND0
SR
模拟输入电压
模拟参考电压
2)
VAIN SR VAGND0 −
VAREF0 VAGND0 −
SR
模拟参考电压范围 6)5)2)
VSSM - −
0.05
+1
VAREF0 V
-1
VAREF0 V
VDDM + V
0.0514)
15)
VAREF0 - VDDM/2 −
VAGND0
VDDM + V
0.05
SR
1) 采样前，转换器的采样电容被预充电到 VAREF/2。考虑寄生参数的因素， AINx 引脚上测量的电压会与 VAREF/2
有偏差。
2) 对于 AINx 引脚使用辅助参考输入源。
3) 这里指等效开关电容。该电容不会立即连通到参考电压源，相反，更小的电容能实现连续切换到参考电压源的
目的。
4) DNL/INL/GAIN/OFF，四个误差之和不超过相应的总不可调整误差 TUE。
5) 当模拟参考电压减小到 1V 与 VDDM / 2 之间时， ADC 转换速度和精度也会相应有所降低。
6) 当模拟参考电压低于电压 VDDM，但仍处于 VDDM / 2 与 VDDM 之间时，ADC 转换误差增加。当参考电压减少因数 k
(k<1)， TUE， DNL， INL，增益误差，偏移误差也相应增加因数 1/k。
7) 当模拟参考电压大于 VDDM, AD 转换器的转换错误会增加。
8) 对于 10 位精度的 AD 转换，非线性差分错误值需要乘以 0.25 系数。
9) 对于 8 位精度的 AD 转换，非线性差分错误值需要乘以 0.0625 系数。
10) 当转换时间为 1 µs 时， IAREF0 值为 85µA。 .
11) 漏电流定义是个连续函数，如图 ADCx 模拟输入漏电流所示。图中数值可以看出它符合连续线性近似函数特性
- 而非阶跃函数。
12) 在无噪声情况下的测量结果。
13) 对 10 位精度的 AD 转换， TUE 为 ±2LSB; 对 8 位精度的 AD 转换， TUE 为 ±1LSB。
14) 当超过正常工作条件（电压过压）时，正在进行的 AD 转换结果有可能不准确。
15) 当参考电压 VAREF 升高或电压 VDDM 降低， VAREF = (VDDM + 0.05V to VDDM + 0.07V)， ADC 转换精度降低
4LSB12。
Data Sheet
26
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 27
转换时间 ( 适用工作条件 )
参数
符号
带后校准的转
换时间
tC
数值
单
位
CC 2 × TADC + (4 + STC + n) × TADCI μs
2 × TADC + (2 + STC + n) × TADCI
不带后校准的
转换时间
注
n = 8, 10, 12 中
n 为转换位数
TADC = 1 / fFPI
TADCI = 1 / fADCI
ADC 上电校准最多需要 4352 个 fADCI 周期 .
REXT
VAIN =
Analog Input Circuitry
RAIN, On
ANx
CEXT
CAINTOT - CAINSW
VAGNDx
CAINSW
RAIN7T
Reference Voltage Input Circuitry
RAREF, On
VAREFx
VAREF
CAREFTOT - CAREFSW
CAREFSW
VAGNDx
Analog_InpRefDiag
Figure 7
Data Sheet
ADCx 输入电路
27
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Io z 1
单功能 ADC 输入
500nA
200nA
100nA
-1 0 0 n A
V IN [V D D M % ]
3%
97% 100%
-5 0 0 n A
Io z 1
A D C /F A D C 复用输入
600nA
300nA
100nA
-1 0 0 n A
V IN [V D D M % ]
3%
97% 100%
-6 0 0 n A
Figure 8
Data Sheet
ADCx 模拟输入漏电流
28
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
5.2.3
Table 28
快速模数转换器 (FADC)
FADC 参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
−
−
120
μA
VFAREF上的输入漏电流1) IFOZ2
CC
-500
−
500
nA
VFAGND 上的输入漏电流 IFOZ3
CC
-500
−
500
nA
-1
−
1
LSB
VFAREF 上的输入电流
IFAREF
CC
DNL 误差
EFDNL
CC
VFAREF≤ VDDMF
V; VFAREF≥ 0 V
VIN 为差分测量
模式
-1
−
1
LSB
VIN 为单端测量
EFGRAD -5
−
5
%
VIN 为差分测量
-5
−
5
%
VIN 为单端测量
-6
−
6
%
VIN 为差分测量
模式
增益误差
模式 ; 增益 ≤ 4
CC
模式 ; 增益 ≤ 4
模式 ; 增益 = 8
−
-6
6
%
VIN 为单端测量
模式 ; 增益 = 8
INL 误差
EFINL
-4
−
4
LSB
VIN 为差分测量
-4
−
4
LSB
VIN 为单端测量
CC
模式
模式
Data Sheet
29
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 28
FADC 参数 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
偏置误差
EFOFF
−
-90
90
mV
CC
VIN 为差分测量
模式 ; 无偏移校
准
−
-90
90
mV
VIN 为单端测量
模式 ; 无偏移校
准
−
-20
20
mV
VIN 为差分测量
模式 ; 有偏移校
准 2)3)
−
-20
20
mV
VIN 为单端测量
模式 ; 有偏移校
准 2)3)
EFREF
-60
−
60
mV
fCOFF
2
−
−
MHz
fFADC
1
−
90
MHz fFADC= fFPI
tC CC
−
−
21
1/
模拟电压通道的输入阻抗
(Rn, Rp)
RFAIN
100
改变 ENN 或 ENP 后通道
放大器的稳定时间
tSET CC −
模拟输入电压范围
VAINF
VFAGND −
VFAGND
VSSAF - −
VFAREF
3.0
共模电压 VFAREF/2 的误差
通道放大器截止频率
CC
CC
转换器时钟
SC
转换时间
模拟参考地
SR
模拟参考电压
−
200
kOh
m
−
5
μs
VDDMF
V
VSSAF
V
3.634)
V
CC
SR
针对 10-bit 转换
fFADC
0.05
−
SR
+ 0.05
5)
1) 该数值用于掉电模式。
2) 需要在每次上电时进行校准。如果器件处于连续运行状态，应该至少每周进行一次校准。
3) 偏置误差电压在全温度范围内的漂移最大为 +-3LSB。
4) 允许模拟参考电压大于 4v，其脉冲宽度应该小于 100 μs，累加脉冲宽度不能超过 1 小时。
Data Sheet
30
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
5) 如果超出正常的转换条件（电压过高），正在进行的 AD 转换结果有可能不准确。
每次上电时都需要进行校准，一般在所有的电源电压和参考电压稳定之后进行。
FADC 模拟输入图示
RN
FAINxN
=
VFAGND
-
VFAREF/2
+
+
RP
FAINxP
-
FADC 参考电压输入电路
VFAREF
IFAREF
VFAREF
VFAGND
FADC_InpRefDiag
Figure 9
Data Sheet
FADC 输入电路
31
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
5.2.4
Table 29
振荡器引脚
OSC_XTAL 参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
−
25
μA
fOSC SR 4
−
40
MHz 选择外部直接输
入时钟模式
8
−
25
MHz 选择外部晶振模
式
−
−
10
ms
VDDOS
V
XTAL1 输入电流
IIX1 CC
外部输入时钟频率
振荡器稳定时间1)
tOSCS
-25
VIN<VDDOSC3 ;
VIN>0 V
CC
XTAL1 的输入高电压2)
VIHX SR 0.7 x
VDDOS
−
+
0.5
C3
C3
XTAL1 的输入低电压
−
VILX SR -0.5
0.3 x
V
VDDOS
C3
XTAL1 引出端的输入滞后 HYSAX
3)
CC
−
−
200
mV
1) tOSCS 是指从 VDDOSC3 达到 3.13V 开始，直到 XTAL1 引脚上的振荡幅度达到 0.3 * VDDOSC3。必须对外部振荡器
电路进行优化，负电阻的选择请结合晶振厂商提供的参考和推荐值。
2) 当 XTAL1 引脚外接外部晶振时，电压峰 - 峰值必须达到 0.4 * VDDOSC3。
3) 实现滞后特性以避免由于内部地电压波动而引起的亚稳态和切换。但是不能保证抑制外部系统噪声引起的切
换。
Note: 强烈建议对目标系统的振荡裕度 ( 负阻 ) 进行测量，用以确定振荡器工作的最优参
数。请参考晶体或陶瓷谐振器厂商提供的限值。
Data Sheet
32
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
5.2.5
Table 30
温度传感器
裸片温度传感器（DTS ）参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
测量时间
温度传感器测量范围
传感器精度（校准后）
重新启动后的稳定时间
tM CC
TSR SR
TTSA CC
tTSST SR
−
−
100
μs
-40
−
150
°C
-6
−
6
°C
−
−
20
μs
下面的公式用以由 DTSSTAT 寄存器的 RESULT 位域值计算由 DTS 测量的温度值（单
位：oC）
(1)
DTSSTAT RESULT – 596
Tj = ------------------------------------------------------------------2, 03
Data Sheet
33
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
5.2.6
供电电流
下面定义的总电源供电电流由漏电流和切换电流组成。
实际应用中的相关值取决于用户的系统工作条件 ( 比如热连接器或者用户实际系统中的
配置 ), 一般都低于下面两个表中给出的值。
下表中参数的适用工作条件为：
VDD=1.365 V, VDDP=3.47 V, VDDM=5.1 V, fLMB=180 / 133 MHz, TJ=150 oC
实际的电源模式定义为如下工作条件：
•
•
•
•
•
•
TJ=150 oC
fLMB = fPCP = fCPU = 180 / 133 MHz
fFPI = 90 / 66.5 MHz
VDD = VDDOSC = VDDAF = 1.326 V
VDDP = VDDOSC3 = VDDFL3 = VDDMF = 3.366 V
VDDM = 5.1 V
最大电源模式定义为如下工作条件：
• TJ=150 oC
• fLMB = fPCP = fCPU = 180 / 133 MHz
• fFPI = 90 / 66.5 MHz
• VDD = VDDOSC = VDDAF = 1.365 V
• VDDP = VDDOSC3 = VDDFL3 = VDDMF = 3.47 V
• VDDM = 5.5 V
Data Sheet
34
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 31
参数
电源参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
−
−
4863)
mA
电源模式 = max ;
SAK-TC1782F-256F133HR
SAK-TC1782F-256F133HL
SAK-TC1782N-256F133HR
SAK-TC1782N-256F133HL
SAK-TC1182N-256F133HR
SAK-TC1182N-256F 133HL
−
−
5503)
mA
电源模式 = max ;
SAK-TC1782F320F180HR
SAK-TC1782F320F180HL
SAK-TC1782N-320F180HR
SAK-TC1782N-320F180HL
SAK-TC1182N-320F180HR
SAK-TC1182N-320F180HL
−
−
3704)
mA
电源模式 = realistic ;
SAK-TC1782F-256F133HR
SAK-TC1782F-256F133HL
SAK-TC1782N-256F133HR
SAK-TC1782N-256F133HL
SAK-TC1182N-256F133HR
SAK-TC1182N-256F
133HL; VDD=1.326 V
−
−
3984)
mA
电源模式 = realistic ;
SAK-TC1782F320F180HR
SAK-TC1782F320F180HL
SAK-TC1782N-320F180HR
SAK-TC1782N-320F180HL
SAK-TC1182N-320F180HR
SAK-TC1182N320F180HL; VDD=1.326 V
当 PORST 为低 IDD_PORS −
时的电流 IDD
T CC
−
−
300
mA
−
291
mA
IDDAF
−
−
23
mA
IDDOSC
−
−
4
mA
内核正常工作
模式下的供给
电流1)2)
模拟量内核电
流
振荡器内核电
流
Data Sheet
IDD CC
VDD=1.326 V
CC
CC
35
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 31
电源参数 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
当 PORST 为低 IDDP_POR −
时的电流 IDDP
ST CC
−
2.5
mA
IDDOSC3
−
−
15
mA
在连续擦除 IDDFL3E
验证 Flash 时的 CC
Flash 电流5)
−
−
616)
mA
在连续读 Flash IDDFL3R
时的 Flash 电流 CC
−
−
56
mA
FADC 模拟电源 IDDMF
电流 , 3.3V
CC
−
−
15
mA
与温度计算有
IDDP CC −
关的引出端电
流，引出端不
工作，且 LVDS
关断
−
15
mA
−
−
55
mA
−
−
24
mA
ADC 5V 电源电 IDDM CC −
流
−
2
mA
3.3V 振荡器电
源电流
CC
5)
编程及擦除
flash 时的电流
IDDP 5)7)
IDDP_FP
CC
LVDS 引出端对 ILVDS
的电流功耗
CC
Data Sheet
36
所有 LVDS 引出端电流总和
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
Table 31
参数
电源参数 (cont’d)
符号
单位注 / 测试条件
数值
最小值典型值最大值
最大电源功耗
PD CC
−
−
1143
mW
最大电源模式 ;
SAK-TC1782F-256F133HR
SAK-TC1782F-256F133HL
SAK-TC1782N-256F133HR
SAK-TC1782N-256F133HL
SAK-TC1182N-256F133HR
SAK-TC1182N-256F 133HL
−
−
1231
mW
最大电源模式 ;
SAK-TC1782F320F180HR
SAK-TC1782F320F180HL
SAK-TC1782N-320F180HR
SAK-TC1782N-320F180HL
SAK-TC1182N-320F180HR
SAK-TC1182N-320F180HL
−
−
957
mW
实际电源模式 ;
SAK-TC1782F-256F133HR
SAK-TC1782F-256F133HL
SAK-TC1782N-256F133HR
SAK-TC1782N-256F133HL
SAK-TC1182N-256F133HR
SAK-TC1182N-256F
133HL; VDD=1.326 V
−
−
994
mW
实际电源模式 ;
SAK-TC1782F320F180HR
SAK-TC1782F320F180HL
SAK-TC1782N-320F180HR
SAK-TC1782N-320F180HL
SAK-TC1182N-320F180HR
SAK-TC1182N320F180HL; VDD=1.326 V
1) 英飞凌 MCU 电源回路：CPU 和 PCP 运行，所有外设处于工作状态。大部分实际应用系统的电源功耗都低于这个
值，但也需要独立评估。
2) 该电流包含 E-Ray 模块电源功耗，包含 PCP 电源功耗。
3) 维持 TJ 不变，当 fCPU 减少 50MHz 时， IDD 一般会减少 68mA。
4) 维持 TJ 不变，当 fCPU 减少 50MHz 时， IDD 一般会减少 30mA。
5) 这里主要考虑电源功耗，没有进行散热方面的考虑。
6) 当擦除程序存储器 PF0 时，内部 flash 阵列加载效应可能会产生最大 15 mA，最长 5 ms 的瞬间电流毛刺。
7) 由 GPIO 工作引起的电流依赖于用户的具体应用，需要单独考虑进来。
Data Sheet
37
V 1.0, 2011-03
TC1782 / TC1182
电气参数直流参数
5.2.6.1
计算 1.3 V 电流
1.3 V 电源通路的电流包含如下两部分 :
•
•
静态电流
动态电流
静态电流和设备的温度 TJ 有关，动态电流取决于设置的时钟频率和运行的应用软件。把
这两部分加起来就可以等到整个回路的电流。
(2)
I
mA
= 2, 20897 ------ × e 0, 02696 × T J [ C ]
C
0
(3)
I
0
mA
= 10, 68 ------ × e 0, 02203 × T J [ C ]
C
公式 2 定义的是典型静态电流，公式 3 定义的是最大静态电流。这两个公式的适用条件
都是 VDD = 1.326 V 时。
在应用程序模式下，将 fLMB = 2 * fFPI 代入下式，动态电流由公式 4 计算得出 :
(4)
mA
I D y m = 0, 6 --------- × f CPU [ MHz ]
MHz
由此得出总电源电流
(5)
I DD = I 0 + I DYM
Data Sheet
38
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
5.3
交流参数
所有交流参数的定义都是基于温度补偿不使能的前提下。这就是说，将引出端保持在最
大能力下。
5.3.1
测试波形
VD D P
90%
90%
10%
10%
VSS
tR
tF
rise_fall
Figure 10
上升 / 下降时间参数
VD D P
VD D E / 2
测试点
VD D E / 2
VSS
mct04881_a.vsd
Figure 11
测试波形，输出延时
VLo a d + 0.1 V
VOH - 0.1 V
时序参考点
VLo a d - 0.1 V
VOL - 0.1 V
MCT04880_new
Figure 12
Data Sheet
测试波形，输出高阻
39
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
5.3.2
电源时序
V
5.25V
5V
4.75V
VAREF
3.47V
3.3V
3.0V
-12%
1.365V
1.3V
1.235V
0.5V
-12%
0.5V
0.5V
t
VDDP
PORST
power
down
Figure 13
power
fail
t
Power-Up 10.vsd
5 V / 3.3 V / 1.3 V 电源 - 上升 / 下降时序
下列规则适用于电源 - 上升 / 下降时序：
系统中所有的地（VSS）必须在外部连接到一个单独的星形点。对于 DC 电路元器件，
所有的地在内部直接连接在一起。
• 为了避免增加 latch-up risk 风险，在任何时候，电压高的电源都要高于电压低的电源 0.5 V，即满足下式：VDD5 > VDD3.3 - 0.5 V; VDD5 > VDD1.3 - 0.5 V;VDD3.3 > VDD1.3 - 0.5 V,
见 Figure 13.
– 如果 I/O 口电流满足如下条件， latch-up 风险可以达到最小 :
– 单独一个引脚组不超过 20 mA
– 所有的 I/O 引脚加起来不超过 100 mA
– 另外，在无效模式下，在上电之前或者掉电之后：每个引脚会有 1 mA 的电流 ( 所有
电源电压为 0 V )
• 在上电和掉电过程中，相同电压值 (3.3 V, 1.3 V, 和 5 V) 不同名的电源引脚 ( 如 VDDP,
VDDFL3 ...)，它们在芯片内部是通过二极管连接的，这些引脚间的电压差值必须小于
100 mV。另一方面，同名的电源引脚 ( 比如所有的 VDDP 引脚 )，内部是直接连接在一
起的。推荐同一电压值的电源引脚由同一个电源驱动。
1. 在正常工作情况下， PORST 信号在所有电源和振荡器进入稳定工作状态后，会变为
无效。
•
Data Sheet
40
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
2. 在正常工作范围内，当电源正常断电时，PORST 引脚会被激活，芯片电源会被切断。
要注意保证所有的 Flash 擦写操作完成。
3. 当电源掉电时，PORST信号最迟会在3.3 V 或 1.3 V 电源下降了正常电压值的12% 时
被激活。如果电源掉电 ,PORST 引脚被激活时，正处于 Flash 写操作，在这种情况
下，只有电源掉电时正在被写的目标地址存储行的内容具有不确定性。为了确保完整
的掉电行为， PORST 信号应该尽量在电压一超出正常工作范围时就被激活。
4. 如果电源供给中有任何一个电压失压，所有电源引脚应该断电，同时遵从上述第 2 条
和第 4 条。
5. 虽然不是必须的，但是还是建议所有电源的上电和掉电尽量同步控制。
6. 另外，关于模数转换器参考电压 VAREF:
– VAREF 必须和 VDDM 在同一时刻上电，或者晚于 VDDM 上电 , 而且
– VAREF 必须早于 VDDM 断电，或者最终满足这个条件：VAREF < VDDM + 0.5 V。这是
为了防止 VAREF 滤波电容通过 ESD 二极管和 VDDM 电源电路放电。如果通过 ESD
二极管给参考电容放电，放电电流必须小于 5 mA。
Data Sheet
41
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
5.3.3
Table 32
电源，引出端和复位时序
复位时序参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
应用程序复位加载时间1)2)
电源上电复位加载时间3)4)
HWCFG 引脚保持时间，
从 ESR0 上升沿
HWCFG 引脚建立时间，
从 ESR0 上升沿
在 ESR0 复位有效之后的
端口无效时间
Data Sheet
150
−
810
μs
SAK-TC1782F256F133HR
SAK-TC1782F256F133HL
SAK-TC1782N256F133HR
SAK-TC1782N256F133HL
SAK-TC1182N256F133HR
SAK-TC1182N256F 133HL
150
−
665
μs
SAKTC1782F320F1
80HR
SAKTC1782F320F1
80HL
SAK-TC1782N320F180HR
SAK-TC1782N320F180HL
SAK-TC1182N320F180HR
SAK-TC1182N320F180HL
tBP CC −
tHDH SR 16 /
fFPI
tHDS CC 0
−
2.5
ms
−
−
ns
−
−
ns
−
8 / fFPI
ns
tB CC
tPI CC
−
42
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
Table 32
复位时序参数 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
−
150
ns
tPOA CC 10
−
−
ms
tPOH SR 100
−
−
ns
−
50
ms
−
−
ns
在 PORST 复位有效之后
的端口无效时间5)
tPIP CC
在电源电压稳定到工作电
压后最小的 PORST 有效
时间
TESTMODE / TRST 保持
时间，从 PORST 上升沿
开始
−
tPOR SR −
TESTMODE / TRST 建立 tPOS SR 0
PORST 上升时间
时间到 PORST 上升沿
1) 这里的加载持续时间是指从内部应用程序复位的上升沿到第一条用户指令进入 CPU 流水线开始进行处理的时
钟周期之间的间隔时间。
2) 这里给出的时间包含配置寄存器 SCU_RSTCNTCON.RELSA = 0x05BE 的内部复位扩展时间。
3) 这里的加载持续时间是指从PORST信号的上升沿到第一条用户指令进入CPU流水线开始进行处理的时钟周期
之间的间隔时间。
4) 这里给出的时间包含用于系统和应用程序复位的内部复位扩展时间，系统和应用程序的复位通过 ESR0 引脚可
见。
5) 该参数包含 PORST 引出端的模拟信号毛刺滤波器延迟时间。
Data Sheet
43
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
VD DP -12%
VD D PPA
V D D PPA
VDDP
VDD
VDD -12%
tPOA
tPOA
PORST
tPOH
TRST
TESTMODE
ESR0
tPOH
t hd
t hd
tHDH
tHDH
tHDH
HWCFG
t PIP
tPI
Pads
tPI
t PIP
tPI
tPI
t PIP
tPI
引出端状态未定义
三态或上拉下拉有效
reset_beh2
由程序定义
Figure 14
Data Sheet
电源，引出端和复位时序
44
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
5.3.4
Table 33
锁相环 (PLL)
锁相环 _ 系统时钟参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
−
7
ns
200
320
MHz
fREF CC 8
fVCO CC 400
tL CC
50
−
16
MHz
−
720
MHz
−
200
μs
N > 32
100
−
400
μs
N ≤ 32
DP CC -7
fPLLBASE 50
累积抖动
锁相环基准频率
CC
压控振荡器输入频率
压控振荡器频率范围
锁相环相位检测时间
锁相环操作
当使能并配置好锁相环，锁相环 VCO 时钟频率 fVCO( 以及本地存储器总线 LMB 时钟频率
fLMB) 会持续调整直到与选定的频率匹配。PLL 会不断调整输出频率以匹配输入频率 ( 从晶
振或者外部时钟源 )，这样可以限制累积抖动。这就意味着多个时钟周期的相对误差会小
于单个时钟周期的误差。
对于采用等待状态的总线周期，定时器操作，串行接口等，限制累积抖动都是尤其重要
的。对于所有频率比较低，周期比较长的操作 ( 比如脉冲队列产生或测量，低的波特率，
等等 )，由于 PLL 产生的误差是可以忽略不计的。
下面两个公式定义了最大累积抖动 Dm 近似值的绝对值，单位 [ns] ，它和三个参数相关：
比例因子 K2,LMB 的时钟频率 fLMB，单位为 [MHz]，连续的 fLMB 时钟周期个数 m。
for
( K2 ≤ 100 )
740
and
( m ≤ ( f LMB [ MHz ] ) ⁄ 2 )
( 1 – 0, 01 × K2 ) × ( m – 1 )
D m [ ns ] = ⎛⎝ ------------------------------------- + 5⎞⎠ × ⎛⎝ ------------------------------------------------------------- + 0, 01 × K2⎞⎠
K2 × f LMB [ MHz ]
0, 5 × f LMB [ MHz ] – 1
else
740
D m [ ns ] = ------------------------------------- + 5
K2 × f LMB [ MHz ]
(6)
(7)
提高时钟周期数 m 会使最大抖动线性增长到一个和 m 相关的数值，这个数值也跟 PLL 的
比例因子 K2 相关。除了 m 以外，最大累积抖动维持在一个定值。另外， LMB 总线时钟
频率 fLMB 越低，最大累积抖动的绝对值会越大。
Note: 当引脚处于最大驱动能力和陡峭边沿时 , 如果每个引脚上的负载电容 CL 不超过
20pF，则给定的 PLL 抖动有效。
Data Sheet
45
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
Note: 在 VDDOSC3 引脚和 VSSOSC 引脚之间测量引出端电源电压的峰 - 峰值噪声，当噪声频
率低于 300KHz 时，其最大峰 - 峰值限制在 VPP = 100 mV 以内；当噪声频率高于
300KHz 时，其最大峰 - 峰值限制在 VPP = 40 mV 以内。
在 VDDOSC 引脚和 VSSOSC 引脚之间测量引出端电源电压的峰 - 峰值噪声，当噪声
频率低于 300KHz 时，其最大峰 - 峰值限制在 VPP = 100 mV 以内；当噪声频率高
于 300KHz 时，其最大峰 - 峰值限制在 VPP = 40 mV 以内。
通过将电源引脚尽可能靠近电源电压以及使用 PCB 电源层和接地层来实现。
振荡器看门狗 (OSC_WDT)
通过 SCU_OSCCON.OSCVAL 位域来选择期望输入频率。 OSC_WDT 用于检测频率过
低和过高。
监控频率 fOSCREF 由 fOSC 计算得出 .
(8)
fO S C R E F
fO S C
= ---------------------------OSCVAL + 1
通过适当选择分频值 SCU_OSCCON.OSCVAL 使 fOSCREF 等于 2.5 MHz。
Note: 确保 fOSCREF 介于 2 MHz 到 3 MHz 之间，并且尽量接近 2.5 MHz。
当监控频率小于 1.25 MHz 时，监控频率过低；大于 7.5 MHz 时，监控频率过高。由此
可以推导出如下两个条件公式：
•
•
过低 : fOSC < 1.25 MHz × (SCU_OSCCON.OSCVAL+1)
过高 : fOSC > 7.5 MHz × (SCU_OSCCON.OSCVAL+1)
Note: 上述边界的精度为 30%。
Data Sheet
46
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
5.3.5
Table 34
ERAY 锁相环 (ERAY_PLL)
PLL_ERAY 参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
SYSCLK 引脚上的累积抖
动
DPP CC -0.8
−
0.8
ns
累积抖动
DP CC -0.5
fPLLBASE_ 50
−
0.5
ns
250
360
MHz
ERAY PLL 基准频率
ERAY
CC
ERAY PLL 压控振荡器输
入频率
fREF CC 20
−
40
MHz
ERAY PLL 压控振荡器频
率范围
fVCO_ERA 450
−
500
MHz
Y CC
PLL 相位检测时间
tL CC
−
200
μs
50
Note: 当引脚处于最大驱动能力和陡峭边沿时 , 如果每个引脚上的负载电容 CL 不超过
20pF，则给定的 PLL 抖动值有效。
Note: 在 VDDOSC3 引脚和 VSSOSC 引脚之间测量引出端电源电压的峰 - 峰值噪声，当噪声频
率低于 300KHz 时，其最大峰 - 峰值限制在 VPP = 100 mV 以内；当噪声频率高于
300KHz 时，其最大峰 - 峰值限制在 VPP = 40 mV 以内。
通过将电源引脚尽可能靠近电源电压以及使用 PCB 电源层和接地层来实现。
Data Sheet
47
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
5.3.6
JTAG 接口时序
下列参数用于通过 JTAG 接口进行的调试操作。 JTAG 模块完全符合 IEEE1149.1-2000
标准。
Note: 这些参数未经产品出厂测试，但已经过设计和 / 或特性验证。
Table 35
JTAG 接口时序参数
( 适用的工作条件 )
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
t1 SR
t2 SR
t3 SR
t4 SR
t5 SR
t6 SR
25
–
–
ns
–
10
–
–
ns
–
10
–
–
ns
–
–
–
4
ns
–
–
–
4
ns
–
6
–
–
ns
–
TCK 上升沿之后 TDI/TMS t7 SR
的保持时间
6
–
–
ns
–
TCK 下降沿 1)之后 TDO 的 t8 CC
有效时间 ( 传输延迟 )
t8 CC
–
–
13
ns
CL = 50 pF
3
–
–
ns
CL = 20 pF
TCK 下降沿之后 TDO 的 t18 CC
保持时间
2
–
–
ns
TCK下降沿 1)2)之后TDO从 t9 CC
高阻到有效的时间
–
–
14
ns
CL = 50 pF
TCK 下降沿 1) 之后 TDO 从 t10 CC
有效到高阻的时间
–
–
13.5
ns
CL = 50 pF
TCK 时钟周期
TCK 高电平时间
TCK 低电平时间
TCK 时钟上升时间
TCK 时钟下降时间
从 TDI/TMS 建立到 TCK
上升沿的时间
1)
1) TCK 下降沿用于产生 TDO 时序。
2) TDO 的建立时间由 TCK 周期时间隐含给定。
Data Sheet
48
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
t1
0.9 VD D P
0.5 VD D P
t2
t5
t3
t4
0.1 VD D P
MC_ JTAG_ TCK
Figure 15
测试时钟时序 (TCK)
TCK
t6
t7
t6
t7
TMS
TDI
t9
t8
t10
TDO
MC_JTAG
Figure 16
Data Sheet
JTAG 时序
49
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
5.3.7
DAP 接口时序
下列参数用于通过 DAP 接口进行的调试操作。
Note: 这些参数未经产品出厂测试，但已经过设计和 / 或特性验证。
Table 36
DAP 参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
DAP0 时钟周期1)
tTCK SR
DAP0 高电平时间
t12 SR
1)
t13 SR
DAP0 低电平时间
DAP0 时钟上升时间
t14 SR
DAP0 时钟下降时间
t15 SR
从 DAP1 建立到 DAP0 上 t16 SR
12.5
−
−
ns
4
−
−
ns
4
−
−
ns
−
−
2
ns
−
−
2
ns
6.0
−
−
ns
升沿时间
在 DAP0 上升沿之后
DAP1 的保持时间
t17 SR
6.0
−
−
ns
每个 DAP0 时钟周期2) 内
DAP1 的有效时间
t19 CC
8
−
−
ns
10
−
−
ns
CL= 20 pF;
f= 80 MHz
CL= 50 pF;
f= 40 MHz
1) 主动空闲状态下的时钟速率限制参见 DAP 章节。
2) 通过分析同步通信应答，主机必须找到一个合适的采样点。
t11
0.9 VD D P
0.5 VD D P
t1 2
t1 5
t1 3
t14
0.1 VD D P
MC_DAP0
Figure 17
Data Sheet
测试时钟时序 (DAP0)
50
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
DAP0
t1 6
t1 7
DAP1
MC_ DAP1_RX
Figure 18
主机到器件的 DAP 时序
t1 1
DAP1
t1 9
MC_ DAP1_TX
Figure 19
Data Sheet
器件到主机的 DAP 时序
51
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
5.3.8
外设时序
Note: 外设时序参数未经产品出厂测试，但已经过设计 / 特性验证。
5.3.8.1
Micro Link 接口 (MLI) 时序
MLI 发送单元发送时序
t13
t14
t10
TCLKx
t12
t11
t15
t15
TDATAx
TVALIDx
t16
t17
TREADYx
MLI 接收单元接收时序
t23
t24
t20
RCLKx
t21
t25
t22
t26
RDATAx
RVALIDx
t27
t27
RREADYx
MLI_Tmg_2.vsd
Figure 20
MLI 接口时序
Note: RREADYx 在接收单元的输入时钟域内产生。 TREADYx 信号的接收与 TCLKx 异
步。
当 CL 为 50pF 典型值时下列 MLI 参数有效
Data Sheet
52
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
Table 37
MLI 接收单元
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
RCLK 时钟周期
RCLK 高电平时间1)2)
RCLK 低电平时间 1)2)
RCLK 上升时间3)
RCLK 下降时间
3)
在 RCLK 下降沿之前
RDATA/RVALID 的建立时
间
t20 SR
t21 SR
1 / fFPI
−
−
ns
−
0.5 x
−
ns
t22 SR
−
−
ns
t23 SR
t24 SR
t25 SR
−
−
4
ns
−
−
4
ns
4.2
−
−
ns
2.2
−
−
ns
0
−
16
ns
t26 CC
在 RCLK 下降沿之后
RDATA/RVALID 的保持时
间
RREADY 输出延迟时间
t27 CC
t20
0.5 x
t20
1) 该参数满足公式 : t21 + t22 = t20。
2) 该参数的最小值和最大值可以在它的典型值的基础上考虑另一个接收器的时序参数得出。
3) RCLK 的最大输入上升 / 下降时间是 fSYS=90 MHz 时的最佳参数。慢的输入的上升 / 下降时间，可以用在较长时
钟周期的 RCLK 上，用以减小电磁干扰。
Table 38
MLI 发送单元
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
TCLK 时钟周期
TCLK 高电平时间1)2)
t10 CC
2x1/
−
−
ns
ns
fFPI
t11 CC
0.45 x
0.5 x
0.55 x
t10
t10
t10
t12 CC
0.45 x
0.5 x
0.55 x
t10
t10
t10
TCLK 上升时间
t13 CC
−
−
0.3 x
ns
TCLK 下降时间
t14 CC
−
−
0.3 x
ns
TCLK 低电平时间 1)2)
Data Sheet
53
t103)
t103)
ns
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
Table 38
MLI 发送单元 (cont’d)
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
TDATA/TVALID 输出延迟 t15 CC
时间
-3
−
4.4
ns
t16 SR
18
−
−
ns
TCLK上升沿之后TREADY t17 SR
的保持时间
-4
−
−
ns
在 TCLK 上升沿之前
TREADY 的建立时间
1) 该参数满足公式 : t11 + t12 = t10.
2) TCLK 的低电平/高电平的最小/最大时间 t11/t12包含 fSYS的PLL抖动. t11 / t12还需要考虑小数分频器的设置。
3) 对于高速 MLI 接口 ,TCLK 信号推荐选用强驱动，陡变边沿（A2 类引出端）。
5.3.8.2
Micro Second Channel (MSC) 接口时序
MSC 参数在 CL 为 50pF ( 典型值 ) 时有效。
Table 39
MSC 参数
参数
符号
FCLP 时钟周期1)2)
t40 CC
从 FCLP4) 上升沿之后
SOP4) /ENx 的输出延迟
t45 CC
单位注 / 测试条件
数值
最小值典型值最大值
SDI 位时间
SDI 上升时间
SDI 下降时间
t46 CC
t48 SR
t49 SR
2x
−
−
ns
-2
−
5
ns
ENx 为强驱动、
（负）陡变边沿
-2
−
10
ns
ENx 为强驱动、
（负）渐变边沿
0
−
21
ns
ENx 为强驱动、
（负）缓变边沿
8x
−
−
ns
−
−
100
ns
−
−
100
ns
TMSC3)
TMSC
1) FCLP 信号的上升 / 下降时间只跟引出端的上升 / 下降时间相关。
2) FCLP 信号的高电平时间、低电平时间的最小值为 1xTMSC
3) TMSC = TSYS = 1 / fSYS.
4) SOP / FCLP 选用 LVDS 或者 CMOS 强驱动、非缓变边沿方式。
Data Sheet
54
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
t40
0.9 VDDP
0.1 VDDP
FCLP
t45
t45
SOP
EN
t48
t49
0.9 VDDP
0.1 VDDP
SDI
t46
Figure 21
t46
MSC_Tmg_1.vsd
MSC 接口时序
Note: SOP 引脚上的数据需要在目标器件的 FCLP 的下降沿时采样。
Data Sheet
55
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
5.3.8.3
同步串行控制器 (SSC）主机 / 从机模式时序
当 CL 为 50pF ( 典型值 ) 时 SSC 参数有效。
Table 40
SSC 参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
SCLK 时钟周期1)2)3)
t50 CC
2x1/
−
−
ns
fFPI
从 SCLK 上升沿开始
t51 CC
MTSR/SLSOx 的延迟时间
0
−
8
ns
从 MRST 建立到 SCLK 下 t52 SR
降沿的时间 3)
16.5
−
−
ns
SCLK 下降沿之后 MRST
的保持时间
t53 SR
0
−
−
ns
SCLK 输入时钟周期 1)3)
t54 SR
4x1/
−
−
ns
t55_t54
45
−
55
%
MTSR建立到SCLK锁存沿 t56 CC
的时间 3)4)
1 / fFPI
−
−
ns
SCLK 锁存沿之后 MTSR
的保持时间
t57 CC
1 / fFPI
+5
−
−
ns
SLSI 建立到第一个 SCLK
锁存沿的时间
t58 CC
1 / fFPI
+5
−
−
ns
最后一个 SCLK 锁存沿之
后 SLSI 的保持时间
t59 CC
7
−
−
ns
SCLK 移位沿之后 MRST
的延迟时间
t60 CC
0
−
16.5
ns
从 SLSI 到 MRST 上数据
有效的时间
t61 CC
−
−
16.5
ns
SCLK 输入时钟占空比
fFPI
SR
1) SCLK 信号的上升 / 下降时间和引出端的上升 / 下降时间相等。
2) SCLK 信号的高电平和低电平时间最小值为 1xTSSC。
3) TSSCmin = TSYS = 1/fSYS.
4) 关闭小数分频器，使用 SSC 内部波特率生成器。
Data Sheet
56
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
t50
SCLK1)2)
t51
t51
MTSR1)
t52
t53
Data
valid
1)
MRST
t51
2)
SLSOn
1) 该时序图的假设前提为: CON.PH = CON.PO = 0.
2) SLSOn 线上发送数据的前提是: SSOTC.TRAIL = 0
SCLK 第一个高电平位于第一个发送序列内.
SSC_TmgMM
Figure 22
SSC 主机模式时序
t54
第一个锁存
SCLK 时钟
边沿
第一个移位
SCLK时钟边
沿
SCLK1)
t55
t56
最末锁存SCLK
时钟边沿
t55
t56
t57
有效
数据
MTSR1)
t57
有效
数据
t60
t60
1)
MRST
t61
SLSI
t59
t58
1) 该时序图的假设前提为: CON.PH = CON.PO = 0.
Figure 23
Data Sheet
SSC_TmgSM
SSC 从机模式时序
57
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
5.3.8.4
ERAY 接口时序
CL = 25 pF
只有 SAK-TC1782F-320F180HR / SAK-TC1782F-320F180HL 提供 EARY 接口 .
Table 41
ERAY 参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
997.75 −
1002.2 ns
5
−
−
1.5
966
−
1046.1 ns
采样信号到 RxD 的下降沿 t64-t65
与采样信号到 RxD 的上升 CC
沿捕获时间之差
(dRxAsym)5)
−
−
3.0
ns
上升沿，下降
沿的非对称延迟
(RxDA, RxDB)
TxD 数据延迟（从触发采 dTxdly
CC
样开始）
−
−
10.0
ns
Px_PDR.PDy =
000B
−
−
15.0
ns
Px_PDR.PDy =
001B
−
−
10.0
ns
从最末 BSS 到 FES 的时
间片，不考虑石英晶振公
差 (d10Bit_TX)1)
t60 CC
采样信号到 TxD 的下降沿 t61-t62
与采样信号到 TxD 的上升 CC
沿时间之差 (dTxAsym)2)3)
从最末 BSS 到 FES 的时
间间隔，不考虑石英晶振
公差 (d10Bit_RX)1)4)5)
t63 SR
采样触发器捕获 RxD 的捕 dRxdly
获延迟
CC
ns
上升沿，下降
沿的非对称延迟
(TxDA, TxDB)
1) 这里包含 PLL_ERAY 累积抖动。
2) 这里是指由数字逻辑输出电路和 GPIO 引出端电路的不对称性产生的延迟，不考虑晶振偏差和 PLL_ERAY 累积
抖动。
3) E-Ray TxD 输出驱动器的上升沿和下降沿具有不对称性，数值为 : |tFA2 - tRA2| ≤ 1 ns。
4) 最小限制能达到 30% * VDDPFlexRay 标准输入门限值。最大限制能达到 70% * VDDPFlexRay 标准输入门限值。
由于器件具有不同的输入门限值，提供 - 0.5 ns 到 +0.1 ns 的校正。
5) 参照 FlexRay 电气物理层标准 V2.1B，总线驱动器的输出斜率 dRxSlope ≤ 5ns, 20% * VDDP 到 80% * VDDP 时有
效。对于 A2 类引出端，输入信号的上升下降时间需要满足如下不等式：-1.6ns ≤ tFA2 - tRA2 ≤ 1.3ns.
Data Sheet
58
V 1.0, 2011-03
TC1782 / TC1182
电气参数交流参数
最末 CRC 字节
BSS
(字节开始序列)
FES
(帧结尾序列)
0.7 VDD
0.3 VDD
TXD
t60
tsample
TXD
0.9 VDD
0.1 VDD
t61
t62
最末 CRC 字节
BSS
(字节开始序列)
FES
(帧结尾序列)
0.7 VDD
0.3 VDD
RXD
t63
tsample
RXD
0.7 VDD
0.3 VDD
t64
t65
ERAY_TIMING
Figure 24
Data Sheet
ERAY 时序
59
V 1.0, 2011-03
TC1782 / TC1182
电气参数封装和可靠性
5.4
封装和可靠性
5.4.1
封装参数
Table 42
封装的散热特性
器件
封装
RΘJCT1)
RΘJCB1) RΘJLead 单位注
TC1782 /
TC1182
PG-LQFP-17610
8,1
0,3
30,9
K/W 裸露的引出端已焊
接 2)
TC1782 /
TC1182
PG-LQFP-17610
8,1
12,6
30,9
K/W 裸露的引出端未焊
接
1) 计算结 - 环境之间的总热阻（RTJA ）时，需要将顶层和底层外壳 - 环境之间的热阻（RTCAT, RTCAB ），与上面
给出的结 - 外壳（顶层和底层）之间的热阻（RTJCT, RTJCB ），结 - 引线之间的热阻（R ）结合起来。外壳
- 环境之间的热阻（RTCAT, RTCAB ）取决于外部系统（PCB，外壳）的特性，因此由用户负责这两个参数。
可使用公式： TJ = TA + RTJA × PD 来计算结温，其中 RTJA 为结 - 环境之间的总热阻。可由上面的四部分热阻
得到总热阻 RTJA ：
热阻测量采用 “ 空芯冷板方法 ” (MIL SPEC-883 Method 1012.1).
2) 英飞凌科技建议将裸露的引出端连接到电路板上。
Data Sheet
60
V 1.0, 2011-03
TC1782 / TC1182
电气参数封装和可靠性
5.4.2
封装图
Exposed
DIPAD
Figure 25
PG-LQFP-176-10 封装图
Table 43
裸引出端尺寸
Ex
7.8 mm
Ey
7.8 mm
用户可以从英飞凌的 “ 产品 ” 网页 http:///www.infineon.com/products 获取产品的封
装，包装以及其它信息。
5.4.3
Flash 存储器参数
TC1782 / TC1182’s Flash 存储器的数据保持时间和 Flash 存储器被擦除和编程的次数有
关。
Data Sheet
61
V 1.0, 2011-03
TC1782 / TC1182
电气参数封装和可靠性
Table 44
FLASH32 参数
参数
符号
单位注 / 测试条件
数值
最小值典型值最大值
每个数据存储器扇区的擦
除时间
tERD CC −
−
3
s
每个 256 K 字节程序存储
器扇区的擦除时间
tERP CC −
−
5
s
每个数据存储器页面的编
程时间1)
tPRD CC −
−
5
ms
无重编程
−
−
15
ms
含两次重编程
每个程序存储器页面的编
程时间2)
tPRP CC −
−
5
ms
无重编程
−
−
10
ms
含一次重编程
数据存储器耐受性
NE CC
−
次数最大数据保持时
间为 5 年
擦除挂起延时
60000 −
3)
tFL_ErSusp −
−
15
ms
tFL_Margin 10
−
−
μs
CC
改变裕量电平后的等待时
间
Del
CC
程序存储器保持时间 ( 物
理扇区 )4)5)
tRET CC 20
−
−
year
s
最多 1000 次擦
除 / 编程次数
程序存储器保持时间 ( 逻
辑扇区 )4)5)
tRETL CC 20
−
−
year
s
最多 100 次擦
除 / 编程次数
UCB 保持时间 4)5)
tRTU CC 20
−
−
year
s
每个 UCB 最多
4 次擦除/编程次
数
唤醒时间
tWU CC
WSDF
−
270
μs
DFlash 等待周期配置
CC
PFlash 等待周期配置
WSPF
CC
−
50 ns x −
fFSI
26 ns x −
fFSI
−
−
1) 如果程序校验功能包含检测弱位，这些位将被另外编程两次。每次重编程会另外需要 5 ms 的时间。
2) 如果程序校验功能包含检测弱位，这些位将被另外编程一次。重编程会另外需要 5 ms 的时间
3) 只有当使用可靠的 EEPROM 模拟算法时有效。需要更详细的资料请参见用户手册。
4) 包含贮存和闲置时间。
5) 当加权平均结温 Tj = 100°C, 或 Tj = 110°C 时，数据保持时间最少 10 年；当加权平均温度 Tj = 150°C 时数据保持
时间最少为 0.7 年。
Data Sheet
62
V 1.0, 2011-03
TC1782 / TC1182
电气参数封装和可靠性
5.4.4
质量声明
Table 45
质量参数
参数
符号
数值
单位
注 / 测试条件
最小典型最大值
值
值
生命周期1)
tOP
VHBM
–
–
24000 hours –2)
–
–
2000
V
符合 JESD22-A114-B 标准
VHBM1
–
–
500
V
–
根据带电器件模型 VCDM
(CDM) 得到的抗
ESD 特性
–
–
500
V
符合 JESD22-C101-C 标准
MSL
–
–
3
–
符合 J-STD-020C 标准
（240°C）
根据人体模型
(HBM) 得到的抗
ESD 特性
LVDS 引脚的抗
ESD 特性
湿度敏感等级
1) 生命周期仅指器件上电的时间。
2) 对于更恶劣的温度环境下有如下数据：
1200 小时当 Tj = 125...150oC
3600 小时当 Tj = 110...125oC
7200 小时当 Tj = 100...110oC
11000 小时当 Tj = 25...100oC
1000 小时当 Tj = -40...25oC
Data Sheet
63
V 1.0, 2011-03
w w w . i n f i n e o n . c o m
Published by Infineon Technologies AG
TC1782 / TC1182
版本信息
6
版本信息
本中文数据手册译自英文 V 1.0 版本，在英飞凌公司专家指导下，由同济大学 - 英飞凌汽
车电子联合实验室完成。本译文仅供参考，若与英文数据手册存在歧义，请以英文版本
为准！
本文档 V 0.8 版本在 V 0.7 基础上做了如下修正：
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
将器件名称由 SAK-TC1782-320F180HL 更改为 SAK-TC1782-320F180HR
将器件名称由 SAK-TC1782-256F133HL 更改为 SAK-TC1782-256F133HR
将 DFLASH 存储容量由 64K 字节改为 128K 字节（第 1 章）
在表 1 模拟输入端口功能描述里增加 ADC 模块缩写
更改 SCU_RTID 和 SCU_CHIPID 寄存器值以匹配其版本
扩展 VDDOSC3 到 -7.5 %
增加参数 HYSA1+
增加参数 HYSA2
增加参数 VILF / VIHF
增加参数 RDSONF
将 CAINSW 的典型值由 7 改为 9 pF
将 CAINTOT 的典型值由 25 改为 20 pF
去掉 ADC 里的 3.3 V
增加参数 fADC
将 fADCI 最大值由 20 改为 18 MHz
去掉参数 IAIN7T ( 可以参考 RAIN7T )
将参数 IAREF 替换为 QCONV
将 RAIN 的典型值由 700 改为 900 Ohm
增加参数 tS
为 TUE 的最大值增加脚注
增加参数 fFADC
增加参数 tC
增加 DTS 的温度计算公式
改进电流值以减小限制（BA 版本）
增加参数 ILVDS 的说明
去掉参数 RTHJA ( 不需要 )
增加参数 tPOH 的说明
增加参数 tPOS 的说明
增加参数 tL 的最小值
将 fPLLBASE_ERAY 的典型值由 200 改为 250 MHz
增加当使用 CMOS / LVDS 时 MSC t45 的变化
为不焊裸引出端情况增加 RTHs 参数
增加表 33
更改 DTS 的精度为 6°C （在全部温度范围）
去掉 DFLASH 和 PFLASH 不能工作在扩展工作环境下的限制
将封装版本由 PG-LQFP-176-6 改为 PG-LQFP-176-12
Data Sheet
1
V 1.0, 2011-03
TC1782 / TC1182
版本信息
本文档 V 1.0 版本在 V0.8 基础上做了如下修正：
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
将封装版本由 PG-LQFP-176-12 改为 PG-LQFP-176-10
改进了表 2 里关于模拟通道的描述
在类型列表 2 里增加了 A1+ 类
增加了表 7 定义了所有其它参数的条件的说明
增加了毛刺滤波器只适用于 PORST 引脚的说明
为 A1+ 类引出端增加了 Vil/Vih
去掉不合适的注 / 测试条件
调整最大功率损耗值
为 MLI, MSC, SSC 的参数增加适用条件
修改 MLI 时序的参数 t13 和 t14 的定义
修改 MSC 时序的参数 t45 的定义
在 ERAY 参数里增加 dTxdly 和 dRxdly 参数
更正 ERAY 参数 t60 和 t63 的值
更正 ERAY 参数的脚注
将 flash 参数中的 tPRD 和 tPRP 分为两种情况
为 LVDS 引出端参数增加工作条件
将 VAREFx 改为 VAREF0，将 VAGNDx 改为 VAGND0
去掉过载章节里的引脚可靠性
为绝对速率增加参数 IIN 和 Sum IIN
调整表 28 (ERAY) 里的临界值
为 PSC_XTAL 增加参数 HYSX
为所有驱动设置 ( 弱驱动 , 中等驱动 , 和强驱动 ) 增加 RDSON 值
去掉表 6 中的脚注 2
改变 RDSON 弱参数的工作条件
将 SSC, MSC, 和 MLI 的时序适用的负载典型值从 CL = 25 pF 改为 CL = 50 pF
在表 2 的说明里添加引出端类 I
添加器件 SAK-TC1782-320F180HL 和 SAK-TC1782-256F133HL
修改图 23 的时序检测点
增加第 5.2.6.1 节
为参数 tRF 和 tFF 添加适用工作条件：CL = 50 pF
在 ADC 参数表中添加新脚注 7)
为 QCONV 增加最小值、最大值以及适用典型值
为 tFF1 和 tRF1 参数增加适用负载条件
为 PLL 参数 tL 增加适用工作条件
将 DAP 参数 t19 由 SR 改为 CC 类
去掉 FADC 的脚注 2
将电流参数 IDDP_POR 由 2 增加到 2.5mA
为表 9 增加脚注 3
将 SAK-TC1782-320F180HR / SAK-TC1782-320F180HL 改为 SAK-TC1782F320F180HR / SAK-TC1782F-320F180HL
Data Sheet
2
V 1.0, 2011-03
TC1782 / TC1182
版本信息
•
•
将 SAK-TC1782-256F133HR / SAK-TC1782-256F133HL 改为 SAK-TC1782F256F133HR / SAK-TC1782F-256F133HL
为以下器件添加信息：
– SAK-TC1782N-320F180HR
– SAK-TC1782N-320F180HL
– SAK-TC1182N-320F180HR
– SAK-TC1182N-320F180HL
– SAK-TC1782N-256F133HR
– SAK-TC1782N-256F133HL
– SAK-TC1182N-256F133HR
– SAK-TC1182N-156F133HL
Data Sheet
3
V 1.0, 2011-03

Open as PDF

Similar pages: XC83x Chinese Data Sheet; TC1782 Data Sheet; TC1782 Product Brief; TriCore Electromagnetic Emission Summary; TC1767 to TC1782 migration; Migration guide for TriCore™ based Microcontrollers; TC1782 Scalable Pads Guidelines Description