AK4345ET

[AKD4345-A]
AKD4345-A
AK4345 評価用ボード Rev.2
概
要
AKD4345-Aは、ポータブル機器及びホームオーディオ機器に最適なDIT内蔵24ビット 96kHz DAC、
AK4345の評価用ボードです。当社A/Dコンバータの評価用ボードとのインタフェース及び光コネクタ
を介したディジタルオーディオ機器とのインタフェースを装備しており、手軽に評価可能です。
„ オーダリングガイド
AKD4345-A
---
AK4345評価用ボード
機
能
• 2種類の入力データインタフェースを装備
- 当社A/Dコンバータ評価用ボードと10ピンヘッダーを介してダイレクトに
インタフェース可能
- DIRにAK4112Bを実装、光入力/BNC入力が可能
• 内部DIT用光出力コネクタ
• 外部クロック用BNCコネクタ
• DAC出力用BNCコネクタ
DGND
Digital In
OPT
VCC
VDD AGND
74LVC541
AK4345
AK4112B
(DIR)
BNC
Digital Out
OPT
Analog Out
LOUT
MCLK
Clock
Divider
Generator
ROUT
10pin Header
DSP Data
Figure 1. AKD4345-Aブロック図
* 回路図、パターン図は文末に添付。
<KM087802>
2007/07
-1-
[AKD4345-A]
„ 操作手順
1) 電源の配線
[VDD]
[VCC]
[AGND]
[DGND]
= 2.7 ∼ 3.6V (typ. 3.3V, AK4345用)
= 2.7 ∼ 3.6V (typ. 3.3V AK4112B用, 74LVC541用,ロジック用)
= 0V
= 0V
(赤)
(赤)
(黒)
(黒)
配線は電源の根本から分けて下さい。
2) 評価モード、ジャンパピン、DIPスイッチの設定(以下参照)
3) 電源投入
電源投入後、必ず一度リセットを行って下さい。
リセットの方法は、AK4112Bを使用する場合は、トグルスイッチのSW2, SW1を一度“L”側に倒して、
AK4112B , AK4345のパワーダウンを行ってから“H”側に戻してパワーダウンを解除して下さい。
AK4112Bを使用しない場合は、トグルスイッチのSW2はL側にしたままで、トグルスイッチのSW1
を一度“L”側に倒して、AK4345のパワーダウンを行ってから“H”側に戻してパワーダウンを解除し
て下さい。
„ 評価モード
(1) 光またはS/PDIF入力を使用したD/A部の評価 <出荷時>
PORT1(RX1:OPT)またはJ2(RX1:BNC)を使用します。光コネクタ(TORX141)またはBNCコネクタで受
信したデータからAK4112B(DIR)により、MCLK, BICK, LRCK, SDTI1を再生します。CDテストディス
クを使用した評価等で使用します。PORT3(DSP)には何も接続しないで下さい。OPTとBNCの切り替
えはJP14(RX1)で行います。
JP4
MCLK
DIR
EXT
JP5
BICK
DIR
JP6
SDTI1
JP7
JP12
LRCK
EXT
DIR
EXT
EXT
(2) 当社A/Dボード上の10ピンコネクタを使用したD/A部の評価
PORT3(DSP)を使用します。当社A/Dコンバータ評価用ボード上の10ピンコネクタとPORT3(DSP)を10
ピンフラットケーブルで接続して評価できます。MCLK, BICK, LRCK, SDTI1はすべてA/Dコンバータ
評価用ボードからAKD4345に送られます。
JP4
MCLK
DIR
EXT
JP5
BICK
DIR
JP6
SDTI1
JP7
JP12
LRCK
EXT
DIR
EXT
EXT
(3) PORT3(DSP)を使用して外部機器から全インタフェース信号を供給する場合
AK4345に必要な信号(MCLK, BICK, LRCK, SDTI1)をPORT3(DSP) を使用して外部機器から供給する場
合には以下の設定にして下さい。
JP4
MCLK
DIR
EXT
JP5
BICK
DIR
JP6
SDTI1
JP7
JP12
LRCK
EXT
DIR
EXT
EXT
SDTI2をPORT3(DSP) を使用して外部機器から供給する場合には、JP8(SDTI2)で行います。
<KM087802>
2007/07
-2-
[AKD4345-A]
„ その他のジャンパの設定
① JP15 (VDD) : VDDコネクタとVCCコネクタのショート
OPEN:
VDDコネクタとVCCコネクタを別々にします。
SHORT: VDDコネクタとVCCコネクタをショートします。<Default>
VCCコネクタをオープンにし、JP15(VDD)をショートし、VDDコネクタに3.3Vを供給することで、
VDDコネクタから全回路に3.3Vを供給することができます。
② JP16 (GND) : AGNDとDGNDのショート
OPEN:
AGNDとDGNDを別々にします。
SHORT: AGNDとDGNDをショートします。<Default>
③ JP10 (BCFS) : BICKの周波数選択
x1: MCLK=256fs/384fs/512fs/768fsの場合、BICK=128fs。
MCLK=192fsの場合、BICK=64fs。
x2: MCLK=128fs/256fs/384fs/512fs/768fsの場合、BICK=64fs。<Default>
MCLK=192fsの場合、BICK=32fs。
MCLK=1024fs/1536fsの場合、BICK=128fs。
x4: MCLK=128fs/256fs/384fs/512fs/768fsの場合、BICK=32fs。
MCLK=1024fs/1536fsの場合、BICK=64fs。
x8: MCLK=1024fs/1536fsの場合、BICK=32fs。
④ JP11 (DIV), JP9 (CLK), JP13 (LRFS)
J1 (EXT)を使用する場合はTable 1を参考にして設定して下さい。
⑤ JP2 (CDTO / SDTI2) : CDTO / SDTI2ピンの信号選択
CDTO: CDTOを選択します。<Default>
SDTI2: SDTI2を選択します。
⑥ JP8 (SDTI2) : SDTI2ピンの入力選択
PORT3: PORT3からの信号を入力します。
GND: “0” Dataを入力します。<Default>
(JP2 (CDTO / SDTI2)の設定がCDTOのときはGNDにします。)
<KM087802>
2007/07
-3-
[AKD4345-A]
„ 外部クロックの設定例
J1(EXT)を使用してAK4345へMCLK, BICK, LRCKを供給する場合には、下記の設定を参考にしてクロックを
供給して下さい。
Mode
fs
8kHz
Half
24kHz
8kHz
32kHz
Normal
44.1kHz
48kHz
48kHz
Double
96kHz
MCLK
JP11 (DIV)
JP9 (CLK)
512fs = 4.096MHz
x2
x2
768fs = 6.144MHz
x3
x2
1024fs = 8.192MHz
x2
x2
1536fs = 12.288MHz
x3
x2
512fs = 12.288MHz
x2
x2
768fs = 18.432MHz
x3
x2
1024fs = 24.576MHz
x2
x2
1536fs = 36.864MHz
x3
x2
256fs = 2.048MHz
x1
x2
384fs = 3.072MHz
OPEN
x3
512fs = 4.096MHz
x2
x2
768fs = 6.144MHz
x3
x2
256fs = 8.192MHz
x1
x2
384fs = 12.288MHz
OPEN
x3
512fs = 16.384MHz
x2
x2
768fs = 24.576MHz
x3
x2
256fs = 11.2896MHz
x1
x2
384fs = 16.9344MHz
OPEN
x3
512fs = 22.5792MHz
x2
x2
768fs = 33.8688MHz
x3
x2
256fs = 12.288MHz
x1
x2
384fs = 18.432MHz
OPEN
x3
512fs = 24.576MHz
x2
x2
768fs = 36.864MHz
x3
x2
128fs = 6.144MHz
OPEN
x1
192fs = 9.216MHz
OPEN
x3
256fs = 12.288MHz
x1
x2
384fs = 18.432MHz
OPEN
x3
128fs = 12.288MHz
OPEN
x1
192fs = 18.432MHz
OPEN
x3
256fs = 24.576MHz
x1
x2
384fs = 36.864MHz
OPEN
x3
Table 1. Clock Setting
<KM087802>
JP13 (LRFS)
x1
x1
x2
x2
x1
x1
x2
x2
x1
x1
x1
x1
x1
x1
x1
x1
x1
x1
x1
x1
x1
x1
x1
x1
x1
x3
x1
x1
x1
x3
x1
x1
Default
2007/07
-4-
[AKD4345-A]
„ DIPスイッチの設定
[SW3] : AK4112Bのオーディオデータフォーマットの設定 (ON=”H”, OFF=”L”)
Mode
0
3
4
5
SW3-3 SW3-2 SW3-1
SDTO
DIF2
DIF1
DIF0
L
L
L
16bit, LSB justified
L
H
H
24bit, LSB justified
H
L
L
24bit, MSB justified
H
L
H
24bit, I2S Compatible
Table 2. SW3: Audio Data Format of AK4112B
Default
* AK4112Bは16bit, I2S Compatibleには対応していません。
<KM087802>
2007/07
-5-
[AKD4345-A]
„ トグルスイッチの動作
上方が“H”、下方が“L”です。
[SW1] (AK4345-PDN): AK4345のパワーダウン。動作中は“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
[SW2] (AK4112B-PDN): AK4112Bのパワーダウン。動作中は“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
„ アナログ出力回路
AK4345のアナログ出力はJ3, J4から出力されます。
C13
22u
+
R7
220
AK4345-LOUT
R9
10k
J3
BNC-R-PC
1
C100
1n
C17
22u
+
R12
220
AK4345-ROUT
R13
10k
2LOUT
3
4
5
J4
BNC-R-PC
1
C101
1n
2ROUT
3
4
5
Figure 2. LOUT/ROUT出力回路
∗ 当社では回路例の使用によるトラブルについて一切の責任は負いません。
„ レジスタコントロール
GND
GND
GND
GND
CCLK
CSN
1
CDTI
Red
CDTO
2
NC
PORT4
uP I/F
GND
AKD4345-AはIBM-AT互換機のプリンタポート(パラレルポート)を通してコントロール可能です。同梱の
10線フラットケーブルでPORT4 (uP-I/F)とPCを接続して下さい。コネクタの向きに注意して下さい。コ
ネクタの1ピンには印が付いています。PORT4のピン配置はFigure 3のようになっています。
10
9
Figure 3. PORT4ピン配置
コントロールソフトウェアは本評価ボードに同梱されています。ソフトウェア操作手順は評価ボードマ
ニュアルに含まれます。
<KM087802>
2007/07
-6-
[AKD4345-A]
コントロールソフトマニュアル
„ 評価ボードとコントロールソフトの設定
1. AKD4345-Aを前項参照の上、適宜、設定して下さい。
2. IBM-AT互換機とAKD4345-Aを同梱の10線フラットケーブルで接続して下さい。10ピンヘッダーの向きに
注意して下さい。(Windows 2000/XP上でコントロールソフトを動作させる場合、同梱のドライバをイン
ストールして下さい。インストール方法については AKMデバイスコントロールソフトウェア ドライバ
ーインストールマニュアル を見て下さい。Windows95/98/ME上で動作させる場合はドライバのインス
トールは不要です。尚、Windows NT上ではコントロールソフトは動作しません。)
3. “AKD4345-A Evaluation Kit”のラベルが貼ってあるCD-ROMをCD-ROMドライブに挿入して下さい。
4. CD-ROMドライブにアクセスして、“akd4345-a.exe”をダブルクリックし、コントロールプログラムを立ち
上げて下さい。
5. 後は下記を参照して評価して下さい。
„ 操作手順
下記の手順を守って下さい。
1. 上記に従って、コントロールプログラムを立ち上げて下さい。
2. Write デフォルトボタンをクリックして下さい。
3. 後は適宜、ダイアログを立ち上げ、データを入力してAK4345を評価して下さい。
„ 各ボタンの説明
1. [Port Reset] : USB I/Fボード(AKDUSBIF-A)接続時に使用します。
2. [Write Default] : AK4345のレジスタを初期設定にします。
3. [All Write] :
現在表示されているレジスタ値を全て書き込みます。
4. [Function1] :
キーボード操作による書き込みダイアログを立ち上げます。
5. [Function2] :
キーボード操作による書き込みダイアログを立ち上げます。
6. [Function3] :
レジスタのシーケンスを設定し、実行します。
7. [Function4] :
[Function3] で作成したシーケンスファイルを割り当て、実行します。
メイン画面の[Save]で作成したレジスタ設定を複数割り当て実行ができます。
8. [Function5] :
9. [Save] :
現在のレジスタ設定値をファイルに保存します。
10. [Open]
ファイルに保存してあるデータの書き込みを実行します。
11. [Write]:
各レジスタに対応したマウス操作によるデータ書き込みダイアログを立ち上げます。
„ データの表示
入力されたデータはレジスタマップに表示されます。赤字は “H”または “1”を表し、青字は “L”または “0”を
表します。ブランク部分はデータシートで定義されていない部分です。
<KM087802>
2007/07
-7-
[AKD4345-A]
„ 各ダイアログの説明
1. [Writeダイアログ]: マウス操作によるデータ書き込みダイアログ
・各レジスタに対応したダイアログがあります。
・各レジスタに対応した[Write]ボタンをクリックし、ダイアログを立ち上げます。チェックボックスを
チェック(9点がチェックした印です)すると、データは“H”または“1”になり、チェックしなければデー
タは“L”または“0”になります。
・入力した値をAK4345に書き込む場合は[OK]ボタンを、書き込まない場合は[Cancel]ボタンを
押して下さい。
2. [Function1ダイアログ]: キーボード操作によるデータ書き込みダイアログ
・Addressボックス:
・Dataボックス:
データを書き込むアドレスを16進数2桁で入力します。
データを16進数2桁で入力します。
・ 入力した値をAK4345に書き込む場合は [OK]ボタンを、書き込まない場合は [Cancel]ボタンを押して下
さい。
3. [Function2ダイアログ]: IVOL, OPGA評価用のダイアログ
・アドレス1DH, 1FHにのみ対応するダイアログです。
・Addressボックス:
データを書き込むアドレスを16進数2桁で入力します。
・Start Dataボックス: Start Dataを16進数2桁で入力します。
・End Dataボックス:
End Dataを16進数2桁で入力します。
・Intervalボックス:
Interval間隔でAK4345にデータを書き込みます。
・Stepボックス:
Step間隔でデータを書き換えます。
・Mode Selectボックス: 9点でチェックした場合、空白でチェックしない場合です。
チェックした場合:
Start DataからEnd Dataまで達し、さらにStart Dataに戻ります。
[実行例]
Start Data = 00, End Data = 09
データの流れ: 00 01 02 03 04 05 06 07 08 09 09 08 07 06 05 04 03 02 01 00
チェックしない場合: Start DataからEnd Dataまで達し、Start Dataには戻りません。
[実行例]
Start Data = 00, End Data = 09
データの流れ: 00 01 02 03 04 05 06 07 08 09
・入力した値をAK4345に書き込む場合は [OK]ボタンを、書き込まない場合は [Cancel]ボタンを押して下
さい。
<KM087802>
2007/07
-8-
[AKD4345-A]
4. [Save] ボタンと [Open] ボタンについて
4-1. [Save]
現在のレジスタの設定値を保存します。ファイル名の拡張子は “akr”です。
<操作方法>
[Save] ボタンをクリックして下さい。
ファイル名を指定して [Save] ボタンをクリックして下さい。拡張子は “akr”にして下さい。
4-2. [Open]
[Save]で保存したレジスタ値を AK4345 へ書き込みます。ファイル形式は[Save] と同じ形式です。
<操作方法>
(1) [Open] ボタンをクリックして下さい。
(2) ファイル名(拡張子は “akr ”)を選択して [Open] ボタンをクリックして下さい。
<KM087802>
2007/07
-9-
[AKD4345-A]
5. [Function3ダイアログ]
レジスタのシーケンスの設定、実行ができます。
(1) [F3] を押して下さい。
(2) 動作させるシーケンスをセットして下さい。
アドレス、データ、インターバル時間を入力して下さい。シーケンスを終わらせるステップのアドレス
には “-1”を入力して下さい。
(3) [Start] ボタンを押して下さい。設定したシーケンスが実行されます。
インターバル時間が “-1” のとき、そのステップを実行後、シーケンスが停止します。再度 [START] ボタン
を押すと停止した状態から再び動作を開始します。
シーケンスは[Function3] のWindow中の[Save] や[Open] ボタンで保存または開くことができます。ファイル
名の拡張子は “aks” です。
Figure 4. Window of [F3]
<KM087802>
2007/07
- 10 -
[AKD4345-A]
6. [Function4ダイアログ]
[Function3] で作成したシーケンスファイルの設定を割り当て、実行することができます。[F4] ボタンを押
すとFigure 2に示すようなwindowが開きます。
Figure 5. [F4] window
<KM087802>
2007/07
- 11 -
[AKD4345-A]
6-1. 左側の [OPEN] ボタンと [START] ボタンについて
(1) [OPEN] ボタンを押し、シーケンスファイル (*.aks)を選択して下さい。
シーケンスファイルがFigure.3 に示す様に表示されます。
Figure 6. [F4] window(2)
(2) [START] ボタンを押すとシーケンスを実行します。
6-2. 右側下の [SAVE] ボタンと [OPEN] ボタンについて
[SAVE] : シーケンスファイルの割り当てを保存します。ファイル名は “*.ak4”です。
[OPEN] : “*.ak4”でセーブしたシーケンスファイルの割り当てを読み出します。
6-3. 操作上の注意
(1) [Function4] はシーケンスを一時停止する機能はサポートしていません。
(2) 右側にある [SAVE] と [OPEN] で指定するファイルは全て同じフォルダ内に入っている必要があります。
(3) [Function3] においてシーケンスを変更した場合、その内容を反映させるためにそのファイルを再度読み
出しして下さい。
<KM087802>
2007/07
- 12 -
[AKD4345-A]
7. [Function5ダイアログ]
メイン画面の[SAVE] で作成したレジスタ設定ファイルを複数割り当て、実行することができます。
[F5] ボタンを押すとFigure 4に示す様なWindowが開きます。
Figure 7. [F5] window
7-1. 左側の [OPEN] ボタンと [WRITE] ボタンについて
(1) [OPEN] ボタンを押し、 レジスタ設定ファイル (*.akr) を選択して下さい。
レジスタ設定ファイル名がFigure.5に示す様に表示されます。
(2) [WRITE] ボタンを押すとレジスタへの書き込みが実行されます。
7-2. 右側の [SAVE] ボタン と [OPEN] ボタンについて
[SAVE] : レジスタ設定ファイルの割り当てを保存します。ファイル名は “*.ak5” です。
[OPEN] : “*.ak5”で保存されたレジスタ設定ファイルの割り当てを読み出します。
7-3. 操作上の注意
(1) 右側にある[SAVE] と[OPEN] で指定するファイルは全て同じフォルダ内に入っている必要があります。
(2) レジスタの内容をメイン画面 の [Save] ボタンで変更した場合、その内容を反映させるためにそのファイ
ルを再度読み出して下さい。
<KM087802>
2007/07
- 13 -
[AKD4345-A]
測定結果
[Measurement condition]
• Measurement unit
• MCLK
• BICK
• fs
• BW
• Bit
• Power Supply
• Interface
• Temperature
: Audio Precision, System Two Cascade
: 512fs (fs=44.1KHz) / 256fs (fs=96KHz)
: 64fs
: 44.1kHz / 96kHz
: 20Hz 20KHz (fs=44.1kHz) / 20Hz 40KHz (fs=96kHz)
: 24bit
: VDD = 3.3V
: PSIA
: Room
[Measurement Results]
パラメータ
DACアナログ出力特性
S/(N+D)
(fs=44.1kHz, fin=1KHz, 0dBFS)
(fs=96kHz, fin=1KHz, 0dBFS)
D-Range
(fs=44.1kHz, fin=1KHz, -60dBFS, A-weighted)
(fs=96kHz, fin=1KHz, -60dBFS, A-weighted)
S/N
(fs=44.1kHz, no-input, A-weighted)
(fs=96kHz, no-input, A-weighted)
チャネル間アイソレーション (fin=1KHz, 0dBFS/no-input)
<KM087802>
実測値
Lch / Rch
単位
-90.6/-90.6
-87.7/-87.7
dB
dB
99.4/99.4
98.9/98.9
dB
dB
99.7/99.7
99.0/99.1
115.7/115.7
dB
dB
dB
2007/07
- 14 -
[AKD4345-A]
[DAC Plot: fs=44.1kHz]
AKM
THD+N vs. Input Level
fs=44.1kHz, fin=1kHz
06/18/07 09:30:43
-70
-72
-74
-76
-78
-80
-82
d
B
r
-84
-86
A
-88
-90
-92
-94
-96
-98
-100
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Figure 1. THD+N vs. Input Level (fin=1KHz)
AKM
THD+N vs. Input Freqency
fs=44.1kHz, fin=0dBFs
06/18/07 09:28:48
-70
-72
-74
-76
-78
-80
-82
d
B
r
-84
-86
A
-88
-90
-92
-94
-96
-98
-100
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 2. THD+N vs. Input Frequency (Input Level=0dBFS)
<KM087802>
2007/07
- 15 -
[AKD4345-A]
[DAC Plot: fs=44.1kHz]
AKM
Linearity
fs=44.1kHz, fin=1kHz
06/18/07 09:35:13
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Figure 3. Linearity (fin=1KHz)
AKM
Freqency Response
fs=44.1kHz, fin=0dBFs
06/18/07 09:49:36
+1
+0.9
+0.8
+0.7
+0.6
+0.5
+0.4
+0.3
+0.2
d
B
r
A
+0.1
+0
-0.1
-0.2
-0.3
-0.4
-0.5
-0.6
-0.7
-0.8
-0.9
-1
2k
4k
6k
8k
10k
12k
14k
16k
18k
20k
Hz
Figure 4. Frequency Response (Input Level=0dBFS)
<KM087802>
2007/07
- 16 -
[AKD4345-A]
[DAC Plot: fs=44.1kHz]
AKM
Crosstalk
fs=44.1kHz
06/18/07 09:56:53
-70
-76
-82
-88
-94
d
B
-100
-106
-112
-118
-124
-130
10
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 5. Crosstalk (fin=1KHz, Input Level=0dBFS/no-input)
AKM
FFT
fs=44.1kHz, fin=0dBFs,1kHz
06/18/07 10:07:31
+0
-10
-20
-30
-40
-50
-60
d
B
r
-70
A
-90
-80
-100
-110
-120
-130
-140
-150
-160
10
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 6. FFT Plot (fin=1KHz, Input Level=0dBFS)
<KM087802>
2007/07
- 17 -
[AKD4345-A]
[DAC Plot: fs=44.1kHz]
AKM
FFT
fs=44.1kHz, fin=-60dBFs,1kHz
06/18/07 10:08:53
+0
-10
-20
-30
-40
-50
-60
d
B
r
-70
A
-90
-80
-100
-110
-120
-130
-140
-150
-160
10
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 7. FFT Plot (fin=1KHz, Input Level=−60dBFS)
AKM
FFT Noise floor
fs=44.1kHz
06/18/07 10:09:30
+0
-10
-20
-30
-40
-50
-60
d
B
r
-70
A
-90
-80
-100
-110
-120
-130
-140
-150
-160
10
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 8. FFT Plot (no-input)
<KM087802>
2007/07
- 18 -
[AKD4345-A]
[DAC Plot: fs=96kHz]
AKM
FFT Out-of-band Noise
fs=44.1kHz
06/18/07 10:32:35
+0
-10
-20
-30
-40
-50
-60
d
B
r
-70
A
-90
-80
-100
-110
-120
-130
-140
-150
-160
10
20
50
100
200
500
1k
2k
5k
10k
20k
-40
-30
50k
100k
Hz
Figure 9. FFT Plot (out-of-band-noise)
THD+N vs Input Level
fs=96KHz, fin=1KHz
-70
-72.5
-75
-77.5
-80
-82.5
-85
-87.5
-90
d
B
r
-92.5
A
-97.5
-95
-100
-102.5
-105
-107.5
-110
-112.5
-115
-117.5
-120
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-20
-10
+0
dBFS
Figure 10. THD+N vs. Input Level (fin=1KHz)
<KM087802>
2007/07
- 19 -
[AKD4345-A]
[DAC Plot: fs=96kHz]
THD+N vs Input Frequency
fs=96KHz, Input Level=0dBFS
-70
-72.5
-75
-77.5
-80
-82.5
-85
-87.5
-90
d
B
r
-92.5
A
-97.5
-95
-100
-102.5
-105
-107.5
-110
-112.5
-115
-117.5
-120
10
20
50
100
200
500
1k
2k
5k
10k
20k
40k
Hz
Figure 11. THD+N vs. Input Frequency (Input Level=0dBFS)
AKM
Linearity
fs=96kHz
06/18/07 10:46:53
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Figure 12. Linearity (fin=1KHz)
<KM087802>
2007/07
- 20 -
[AKD4345-A]
[DAC Plot: fs=96kHz]
AKM
Frequency response
fs=96kHz
06/18/07 10:49:42
+1
+0.9
+0.8
+0.7
+0.6
+0.5
+0.4
+0.3
+0.2
d
B
r
A
+0.1
+0
-0.1
-0.2
-0.3
-0.4
-0.5
-0.6
-0.7
-0.8
-0.9
-1
2.5k
5k
7.5k
10k
12.5k
15k
17.5k
20k
22.5k
25k
27.5k
30k
32.5k
35k
37.5k
40k
Hz
Figure 13. Frequency Response (Input Level=0dBFS)
AKM
Crosstalk
fs=96kHz
06/18/07 10:52:01
-70
-75
-80
-85
-90
-95
d
B
-100
-105
-110
-115
-120
-125
-130
10
20
50
100
200
500
1k
2k
5k
10k
20k
40k
Hz
Figure 14. Crosstalk (fin=1KHz, Input Level=0dBFS/no-input)
<KM087802>
2007/07
- 21 -
[AKD4345-A]
[DAC Plot: fs=96kHz]
AKM
FFT
fs=96kHz, fin=0dBFs,1kHz
06/18/07 10:24:00
+0
-10
-20
-30
-40
-50
-60
d
B
r
-70
A
-90
-80
-100
-110
-120
-130
-140
-150
-160
10
20
50
100
200
500
1k
2k
5k
10k
20k
40k
Hz
Figure 15. FFT Plot (fin=1KHz, Input Level= 0dBFS)
AKM
FFT
fs=96kHz, fin=-60dBFs,1kHz
06/18/07 10:28:58
+0
-10
-20
-30
-40
-50
-60
d
B
r
-70
A
-90
-80
-100
-110
-120
-130
-140
-150
-160
10
20
50
100
200
500
1k
2k
5k
10k
20k
40k
Hz
Figure 16. FFT Plot (fin=1KHz, Input Level= −60dBFS)
<KM087802>
2007/07
- 22 -
[AKD4345-A]
[DAC Plot: fs=96kHz]
AKM
FFT Noise floor
fs=96kHz
06/18/07 10:29:37
+0
-10
-20
-30
-40
-50
-60
d
B
r
-70
A
-90
-80
-100
-110
-120
-130
-140
-150
-160
10
20
50
100
200
500
1k
2k
5k
10k
20k
40k
Hz
Figure 17. FFT Plot (no-input)
AKM
FFT Out-of-band Noise
fs=96kHz
06/18/07 10:30:24
+0
-10
-20
-30
-40
-50
-60
d
B
r
-70
A
-90
-80
-100
-110
-120
-130
-140
-150
-160
10
20
50
100
200
500
1k
2k
5k
10k
20k
50k
100k
Hz
Figure 18. FFT Plot (out-of-band-noise)
<KM087802>
2007/07
- 23 -
[AKD4345-A]
改訂履歴
Date
(yy/mm/dd)
07/03/15
07/04/17
Manual
Revision
KM087800
KM087801
Board
Revision
0
1
Reason
初版
回路変更
07/07/02
KM087802
2
変更
回路変更
追加
Contents
U1(AK4345) 変更: 28pin SOPÆ16pin TSSOP
JP1 (TX), JP3 (TEST1) のジャンパピンを削除
TXにR100 (300) を追加。TEST1はOpen。
P3. ⑦ JP1 (TX), ⑧ JP3 (TEST1) の記述を削除
VCOM-VSS間のコンデンサ:C3:容量変更:10uFÆ4.7uF
J3(LOUT)-GND間にコンデンサ:C100:1nFを追加
J4(ROUT)-GND間にコンデンサ:C101:1nFを追加
測定結果追加
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更するこ
とがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであること
を弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権
利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、
輸出する際に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良
が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるよ
うな極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締
役の書面による同意をお取り下さい。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害
等の責任を一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用か
ら損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
<KM087802>
2007/07
- 24 -
A
B
C
D
E
E
E
CN1
U1
CN2
R100
AK4345-MCLK
1
1
MCLK
TX
16
16
AK4345-TX
15
AK4345-CDTO
300
D
AK4345-BICK
2
2
BICK
AK4345-SDTI1
3
3
SDTI1
CDTO/SDTI2
15
VDD
14
CDTO
JP2(3x1)
CDTO/SDTI2 SDTI2
+
C1
0.1u
4
4
LRCK
VSS
13
C3
4.7u
C
AK4345-SDTI2
13
VDD
C2
10u
+
AK4345-LRCK
14
D
AK4345-PDN
5
5
PDN
VCOM
12
12
AK4345-CSN
6
6
CSN
LOUT
11
11
AK4345-LOUT
AK4345-CCLK
7
7
CCLK
ROUT
10
10
AK4345-ROUT
AK4345-CDTI
8
8
CDTI
TEST1
9
9
C
AK4345
B
B
A
A
Title
AKD4345-A
A4
AK4345
Tuesday, June 12, 2007
Size
Date:
A
B
C
D
Document Number
Sheet
E
1
Rev
2
of
6
A
B
C
D
E
U2
1
DVDD
CM0/CDTO
28
2
DVSS
CM1/CDTI
27
VCC
3
TVDD
OCKS1/CCLK
26
VCC
4
V/TX
OCKS0/CSN
25
5
XTI
MCKO1
24
6
XTO
MCKO2
23
7
PDN
DAUX
22
8
R
BICK
21
AK4112B-BICK
9
AVDD
SDTO
20
AK4112B-SDTO
10
AVSS
LRCK
19
AK4112B-LRCK
AK4112B-RX1
11
RX1
ERF
18
AK4112B-ERF
AK4112B-DIF0
12
RX2/DIF0
FS96
17
AK4112B-DIF1
13
RX3/DIF1
P/S
16
AK4112B-DIF2
14
RX4/DIF2
AUTO
15
VCC
C4
10u
C6
10u
+
C7
0.1u
VCC
C8
E
C5
0.1u
+
E
5p
D
AK4112B-MCKO1
D
X1 HC-49/U
11.2896MHz
C9
5p
AK4112B-PDN
R1
18k
VCC
C
C10
10u
B
+
C
C11
0.1u
VCC
B
AK4112B
A
A
Title
Size
A4
Date:
A
B
C
D
AKD4345-A
AK4112B
Document Number
Thursday, May 31, 2007
Rev
2
Sheet
E
2
of
6
A
B
C
D
E
E
E
VCC
U3
1
G1
VCC
20
C12
0.1u
EXT-MCLK
D
AK4112B-MCKO1
PORT3-MCLK
JP4(3x1)
MCLK
PORT3-BICK
JP5(3x1)
BICK
PORT3-SDTI1
JP6(2x1)
SDTI1
PORT3-LRCK
JP7 (3x1)
LRCK
EXT
DIR
EXT-BICK
EXT
AK4112B-BICK
DIR
AK4112B-SDTO
EXT-LRCK
AK4112B-LRCK
C
EXT
DIR
74LVC541A-PDN
PORT3-SDTI2
PORT3
GND
JP8 (3x1)
SDTI2
19
G2
GND
10
2
A1
Y1
18
3
A2
Y2
17
4
A3
Y3
16
5
A4
Y4
15
AK4345-LRCK
6
A5
Y5
14
AK4345-PDN
7
A6
Y6
13
AK4345-SDTI2
8
A7
Y7
12
9
A8
Y8
11
R2
51
D
AK4345-MCLK
R3
51
AK4345-BICK
R4
51
AK4345-SDTI1
R5
51
C
B
B
74LVC541A
A
A
Title
Size
A4
Date:
A
B
C
D
Document Number
AKD4345-A
74LVC541A
Thursday, May 31, 2007
Sheet
E
3
Rev
2
of
6
A
B
C
D
E
EXT-MCLK
VCC
CLK
R6
51
DIV
6
2
4
6
16
Q
x1 1
x2 3
x3 5
10
CLK
11
RST
CLK
VCC
CLK
VCC
PR
3
5
8
Q
7
10
2
9
1
14
13
12
11
15
U5
74HC4040
14
1
3
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
Q10
Q11
Q12
9
7
6
5
3
2
4
13
12
14
15
1
x1
x2
x4
x8
1
2
3
4
5
6
7
8
EXT-BICK
BCFS
JP13
(3x2)
x3 1
x1 3
x2 5
D
2
4
6
EXT-LRCK
LRFS
2
U7A
74HC14
4
U7B
74HC14
C
5
8
ENP
ENT
CLK
LOAD
CLR
QA
QB
QC
QD
RCO
7
16
VCC
A
B
C
D
GND
3
4
5
6
VCC
GND
JP12
(2x1)
VCC
U6
74AC163
C
2
4
6
Q
JP10
(4x2)
8
D
EXT
x1 1
x2 3
x3 5
D
GND
CL
11
1
9
Q
2
VCC
JP9
(3x2)
7
1
D
GND
CL
2
3
4
5
12
JP11
(3x2)
U4A
74AC74
7
13
EXT
J1
BNC-R-PC
U4B
74AC74
14
10
VCC
14
4
E
VCC
PR
E
6
U7C
74HC14
9
8
U7D
74HC14
11
10
U7E
74HC14
B
B
13
12
U7F
74HC14
A
A
Title
Size
A4
Date:
A
B
C
D
AKD4345-A
Document Number
Rev
External Master Clock Divider
Thursday, May 31, 2007
Sheet
E
4
of
2
6
A
B
C
D
E
2
VCC
L1
47u
C13
22u
K
E
R8
10k
D1
HSU119
A
PORT1
TORX141
RX1(OPT)
U8A
1
2
3
74HC14
4
SW1
ATE1D-2M3
1
AK4345-LOUT
VCC
3
GND
OUT
2
1
C14
0.1u
R10
R9
10k
470
74LVC541A-PDN
OPT
74HC14
C100
1n
RX1(BNC)
2
2
3
4
5
AK4345-PDN
J2
BNC-R-PC
BNC
C16
RX1
1
0.1u
R11
75
C17
22u
J4
BNC-R-PC
+
R12
220
1
AK4345-ROUT
VCC
PORT2
TOTX141
K
D
A
TX(OPT)
R14
10k
U8C
5
9
74HC14
3
2
GND
1
8
R13
10k
AK4345-TX
VCC
C101
1n
2ROUT
3
4
5
D
C18
0.1u
AK4112B-PDN
74HC14
1
H
3
L
IN
VCC
U8D
6
E
AK4112B-RX1
C15
0.1u
D2
HSU119
2LOUT
3
4
5
JP14 (3x1)
1
H
3
L
U8B
J3
BNC-R-PC
R7
220
+
1
VCC
C19
0.1u
2
SW2
ATE1D-2M3
AK4112B-PDN
C
C
SW3
DSS103
DIF0
DIF1
DIF2
1
2
3
VCC
4
5
6
PORT3-MCLK
AK4112B-MODE
R15
R16
R17
47K
47K
47K
U9A
74HCT04
AK4112B-ERF
PORT3-BICK
PORT3-LRCK
AK4112B-DIF0
AK4112B-DIF1
AK4112B-DIF2
1
R18
2
PORT3-SDTI2
PORT3
A1-10PA-2.54DSA
1
10
MCLK
2
9
BICK
3
8
LRCK
4
7
SDTI1
5
6
SDTI2
LED1
SML-210VT
K
1k
B
PORT3-SDTI1
A
VCC
AK4112B-ERF
B
DSP
U9B
74HCT04
VCC
U8E
11
10
4
14
5
6
16
74HC14
10k
R20
470
R22
10k
R23
470
R25
10k
R26
470
8
U9E
74HCT04
11
PORT4
A1-10PA-2.54DSA
10
9 CSN
8
7 CCLK
6
5 CDTI
4
3 CDTO
10
VCC
U9F
74HCT04
14
A
R19
13
2
2
3
5
6
11
10
14
13
1A
1B
2A
2B
3A
3B
4A
4B
1
15
A/B
G
U10
74HCT157
1Y
4
R21
100
2Y
7
R24
100
3Y
9
R27
100
4Y
12
R28
100
AK4345-CSN
AK4345-CCLK
AK4345-CDTI
AK4345-CDTO
R29
100K
A
8
9
U8F
12
7
13
U9D
74HCT04
VCC
VCC
VCC
74HC14
U9C
74HCT04
GND
3
1
12
R30
Title
(short)
7
uP-I/F
Size
A3
Date:
A
B
C
D
AKD4345-A
Document Number
Rev
Input Output for Digital Analog
Tuesday, June 12, 2007
Sheet
E
5
of
6
2
C
D
E
VDDi
VCCi
AGND
DGND
1
D
L3
(short)
2
L2
(short)
JP15
(2x1)
For 74HC14 x 1, 74HCT04 x 1, 74AC74 x 1, 74HC4040 x 1,
74AC163 x 1, 74HC14 x 1
2
D
E
AGND
DGND
T_45(BLACK)T_45(BLACK)
VCCi
1
VDDi
VCC
T_45(RED)
1
1
VDD
T_45(RED)
E
1
B
1
A
R31
VCC
C20
47u +
VDD C21
47u +
(short)
C22
0.1u
C23
0.1u
C24
0.1u
C25
0.1u
C26
0.1u
C27
0.1u
C28
0.1u
R32
C
C
VDD
(short)
JP16
AGND (2x1) DGND
GND
B
B
A
A
Title
Size
A4
Date:
A
B
C
D
Document Number
AKD4345-A
Power Supply
Thursday, May 31, 2007
Sheet
E
6
Rev
2
of
6
Similar pages