日本語

ISL85001
特長
ISL85001 は高性能のシンプルな出力コントローラであり、さ
まざまなポイント・オブ・ロード・アプリケーションで単一
高周波電源ソリューションとして機能します。ISL85001 に
は、1A 非同期降圧 PWM コントローラとスイッチング
MOSFET が内蔵されています。
• スイッチング・パワー MOSFET 内蔵の非同期降圧コント
ローラ
ISL85001 内の PWM コントローラは、内蔵のスイッチング N
チャネル・パワー MOSFET を駆動し、外付けショットキー・
ダイオードを利用して 0.6V ～ 19V の出力電圧を生成します。
内蔵のパワースイッチは、最大 1A までの出力電流で優れた
熱特性を発揮できるように最適化されています。非同期降圧
入力電圧の範囲は、5V 固定または 5.5V ～ 25V の可変です。
この PWM レギュレータは 500kHz の固定周波数でスイッチ
ングを行い、入力電圧フィードフォワードに対応したシンプ
ルな電圧モード制御を採用しているので、柔軟な部品選択と
ソリューション・サイズの小型化が可能です。IC には過電
流、アンダーボルテージ、熱過負荷などに対する保護機能が
組み込まれています。PWM 出力のレギュレーションが失わ
れると、パワーグッド信号出力で通知します。
• ブート・ダイオード内蔵
• 入力電圧範囲
- 固定 5V ± 10％
- 可変 5.5V ～ 25V
• 最大 1A の連続出力電流で 0.6V ～ 19V に調整可能な
PWM 出力電圧
• ± 1％のリファレンス電圧精度
• 電圧フィードフォワードに対応した電圧モード制御
• 500kHz 固定のスイッチング周波数
• 外部で調整可能なソフトスタート時間
• 出力アンダーボルテージ保護
• イネーブル入力
• PGOOD 出力
• 過電流保護
ISL85001 は小型の 4mm × 3mm デュアル・フラット・ノー
リード (DFN) パッケージで供給されます。
• 熱過負荷保護
関連文書
• 鉛フリー (RoHS 準拠 )
• アプリケーション・ノート AN1443「ISL85001EVAL1Z
1A Regulator Standard Buck PWM」を参照
アプリケーション
• テクニカル・ブリーフ TB417「Designing Stable
Compensation Networks for Single Phase Voltage Mode Buck
Regulators」を参照
• 5V LDO レギュレータ内蔵
• 汎用品
• WLAN カード：PCMCIA/Cardbus32/MiniPCI カード、
コンパクトフラッシュカード
• 携帯機器
• LCD パネル
• セットトップボックス
2012 年 5 月 29 日
FN6769.2
1
注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。
Intersil、Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。
Copyright Intersil Americas Inc. 2012. All Rights Reserved
そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。
ISL28127, ISL28227
1A 非同期降圧 PWM レギュレータ
ISL85001
アプリケーション回路例
R3
301
C3
100pF
VOUT
C2
2.2nF
R4
3.16k
FB
SS
C1
10pF
COMP
R2
31k
C5
0.1µF
R1
10k
VIN
5.5V TO 25V
C9
10µF
EN
ISL85001
PG
L
22µH
PHASE
BOOT
C10
0.1µF
VOUT = 2.5V
C11
47µF
D
B340LB
GND
VDD
C13
1 µF
図 1. 5.5V ～ 25V の VIN 範囲
2
FN6769.2
2012 年 5 月 29 日
ISL85001
BOOT
FB
COMP
機能ブロック図
VDD
SOFT-START
CONTROL
30µA
VIN (x2)
VOLTAGE
MONITOR
OC
MONITOR
PWM
EA
+
-
+
-
VDD
SS
0.6V
REFERENCE
FAULT
MONITOR
EN
THERMAL
MONITOR
+150°C
RAMP
GENERATOR
VIN
GATE
DRIVE
PHASE (x2)
OSCILLATOR
OC
MONITOR
POR
VIN
LDO
POWER-ON
RESET
MONITOR
VDD
VDD
GND
PG
EPAD GND
3
FN6769.2
2012 年 5 月 29 日
ISL85001
ピン配置
ISL85001
(12 LD 4X3 DFN)
TOP VIEW
FB
1
12
VIN
COMP
2
11
VIN
SS
3
10
PHASE
EN
4
9
PHASE
PG
5
8
BOOT
GND
6
7
VDD
GND
ピンの説明
名称
ピン番号
説明
FB、
COMP
1、2
この非同期降圧レギュレータでは、単一の電圧制御ループを採用しています。FB は電圧ループ・エラーアンプへ
の負の入力です。COMP はエラーアンプの出力です。出力電圧は、FB に接続された外付け抵抗分圧回路によって
設定されます。抵抗分圧回路を適切に選択すれば、電源レール ( コンバータ損失によって減少 ) と 0.6V 基準電圧
の間の任意の電圧に出力電圧を設定できます。また、COMP と FB に AC ネットワークを接続すると、アンプに対
してループ位相補償を提供できます。PWM レギュレータのパワーグッド / アンダーボルテージ保護回路では、FB
を利用してレギュレータの出力電圧をモニタリングします。
SS
3
ソフトスタート時間のプログラムピン。30μA プルアップ定電流源が、このピンと GND の間に接続されたコンデ
ンサを充電します。コンバータの出力電圧は、SS ピンの上昇電圧に追従します。
EN
4
PWM コントローラのイネーブル入力。このピンをグラウンドにプルダウンすると、PWM コンバータの出力がオ
フになります。このピンの電圧が 1.7V を上回ると、チップがイネーブルになります。
PG
5
PWM コンバータのパワーグッド出力。出力電圧がレギュレーション範囲外になると 'L' となるオープン・ドレイン・
ロジック出力です。このピンと VDD の間に 100kΩ 抵抗を接続してください。降圧レギュレータの出力電圧がそれ
ぞれの公称電圧の 10％以内にない場合や、ソフトスタート期間中は、このピンが Low になります。出力がレギュ
レーション範囲内になると、ハイ・インピーダンスになります。
GND
6
IC のグラウンド接続やパッケージの放熱に使用します。エキスポーズド・パッドは GND に接続し、PCB にハン
ダ付けする必要があります。すべての電圧レベルは、このピンを基準に測定します。
VDD
7
内蔵の 5V リニアレギュレータの出力がすべての内部制御ロジックに対してバイアスを提供します。ISL85001 で
は、5V ( ± 10％) 電源から直接このピンに電力を供給できます。5V 電源入力として使用する場合は、このピンを
外部で VIN に接続する必要があります。VDD ピンは必ず、セラミック・バイパス・コンデンサ (1μF 以上 ) を近
くに配置して、GND に対しデカップリングしてください。
表 1. 入力電源の構成
入力
ピン配置
5.5V ～ 25V 入力電源を VIN ピンにのみ接続してください。VDD ピン
は、内蔵リニアレギュレータから 5V 出力を供給します。
5V ± 10％
入力電源を VIN ピンと VDD ピンに接続してください。
BOOT
8
PHASE
9、10
内蔵パワー MOSFET のソース、外付け出力インダクタ、外付けダイオードのカソードへのスイッチ・ノード接続。
VIN
11、12
PWM レギュレータのパワー段用の入力電源と、IC に対してバイアスを提供する内蔵リニアレギュレータ用のソー
ス。デカップリング用のセラミック・コンデンサ ( 代表値 10μF) を IC の近くに配置し、VIN と GND の間に接続
してください。
パワー MOSFET ゲートドライバ用のフローティング・ブートストラップ電源ピン。ブートストラップ・コンデン
サは、内蔵 N チャネル MOSFET をターンオンしてその状態を維持するのに必要な充電を行います。このピンと
PHASE の間に外付けコンデンサを接続してください。
4
FN6769.2
2012 年 5 月 29 日
ISL85001
注文情報
製品型番
(Note 1、2、3)
ISL85001IRZ
マーキング
501Z
温度範囲
(℃)
-40 ～ +85
パッケージ
( 鉛フリー )
12 Ld DFN
パッケージの
外形図
L12.4x3
Note：
1. テープ＆リールは製品型番の末尾に「-T*」を付加してください。リールの詳細仕様についてはテクニカル・ブリーフ TB347 を参照し
てください。
2. これら鉛フリーのプラスチック・パッケージ製品には、専用の鉛フリー素材、モールド素材、ダイ・アタッチ素材を採用するとともに、
端子には錫 100％の梨地メッキとアニーリングを実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付け作業と鉛フリー・ハ
ンダ付け作業とも互換性のある e3 端子仕上げ )。インターシルの鉛フリー製品は鉛フリー・ピークリフロー温度では MSL 分類に対応
し、この仕様は IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。
3. 吸湿性レベル (MSL) については ISL85001 のデバイス情報ページを参照してください。MSL の詳細についてはテクニカル・ブリーフ
TB363 を参照してください。
5
FN6769.2
2012 年 5 月 29 日
ISL85001
絶対最大定格
温度情報
VIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ 26V
BOOT ～ GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ 33V
BOOT ～ PHASE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.03V ～ 6V
VDD、FB、EN、COMP、PG、SS . . . . . . . . . . . . . . . . . . . -0.3V ～ 6V
熱抵抗
推奨動作条件
VIN 電源電圧範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4.5V ～ 25V
負荷電流範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0A ～ 1A
周囲温度範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40 ℃～ +85 ℃
θJA ( ℃ /W) θJC ( ℃ /W)
QFN パッケージ (Note 4、5) . . . . . . . . . . .
39
3
周囲温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40 ℃～ +85 ℃
ジャンクション温度範囲 . . . . . . . . . . . . . . . . . . . . . . . -40 ℃～ +125 ℃
保存温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -65 ℃～ +150 ℃
鉛フリー・リフロープロファイル . . . . . . . . . . . . 以下の URL を参照
http://www.intersil.com/pbfree/Pb-FreeReflow.asp
注意：過度に長い時間にわたって最大定格点または最大定格付近で動作させないでください。そのような動作条件を課すと製品の信頼性に影
響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。
Note：
4. θJA は、部品を放熱効率の高い「ダイレクト・アタッチ」機能対応の試験基板に実装した状態で、自由大気中で測定した値です。
詳細はテクニカル・ブリーフ TB379 を参照してください。
5. θJC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。
電気的特性 代表的な特性は、TA = -40 ℃～ +85 ℃の条件で測定されたものです。
PARAMETER
SYMBOL
TEST CONDITIONS
MIN
MAX
(Note 8) TYP (Note 8) UNITS
SUPPLY VOLTAGE
VIN Voltage Range
VIN
VIN connected to VDD
5.5
-
25
V
4.5
5.0
5.5
V
VIN Operating Supply Current
IOP
(Note 6)
-
2
2.5
mA
VIN Shutdown Supply Current
ISD
VIN = 15V, EN = GND
-
80
100
µA
4.00
4.15
4.30
V
-
275
-
mV
4.5
5.00
5.5
V
VIN = 5.5V to 25V, IREF = 0
0.594
0.6
0.606
V
FB Line Regulation
IOUT = 0mA, VIN = 5.5V to 25V
-0.05
-
0.05
%
FB Leakage Current
VFB = 0.6V
-50
0
50
nA
450
500
550
kHz
0.65
0.75
0.95
V/V
-
1.3
-
V
0.75
0.8
0.85
V
80
-
-
%
-
88
-
dB
-
15
-
MHz
-
5
-
V/µs
POWER-ON RESET
VDD POR Threshold
Rising Edge
Hysteresis
INTERNAL VDD LDO
VDD Output Voltage Range
VIN = 5.5V to 25V, IVDD = 0mA to 30mA
REFERENCE
Reference Voltage
VFB
STANDARD BUCK PWM REGULATOR
OSCILLATOR AND PWM MODULATOR
Nominal Switching Frequency
fSW
Modulator Gain
AMOD
VIN = 12V (AMOD = 8/VIN)
Peak-to-Peak Sawtooth Amplitude
VRAMP
VIN = 12V (VP-P = VIN/8)
PWM Ramp Offset Voltage
VOFFSET
Maximum Duty Cycle
DCmax
COMP > 4V
ERROR AMPLIFIER
Open-Loop Gain
Gain Bandwidth Product
GBWP
Slew Rate
SR
6
COMP = 10pF
FN6769.2
2012 年 5 月 29 日
ISL85001
電気的特性 代表的な特性は、TA = -40 ℃～ +85 ℃の条件で測定されたものです。( 続き )
PARAMETER
SYMBOL
TEST CONDITIONS
MIN
MAX
(Note 8) TYP (Note 8) UNITS
ENABLE SECTION
EN Threshold
Rising Edge
Hysteresis
EN Logic Input Current
1.2
1.7
2.2
V
-
400
-
mV
-1
-
1
µA
FAULT PROTECTION
Thermal Shutdown Temperature
PWM UV Trip Level
TSD
Rising Threshold
-
150
-
°C
THYS
Hysteresis
-
15
-
°C
VUV
Referred to Nominal VOUT
70
75
80
%
-
270
-
ns
1.37
1.7
2.17
A
-
100
-
ns
Lower Level, Falling Edge, with typically 15mV
hysteresis
85
88
91
%
Upper Level, Rising Edge, with typically 15mV
hysteresis
108
112
116
%
-
9
-
µs
PWM UVP Propagation Delay
VIN = VDD = 5V, (Note 7)
PWM OCP Threshold
OCP Blanking Time
POWER-GOOD
PG Trip Level Referred to Nominal VOUT
PG Propagation Delay
PG Low Voltage
ISINK = 4mA
-
0.05
0.3
V
PG Leakage Current
VPG = 5.5V, VFB = 0.6V, VDD = 5.5V
-1
-
1
µA
Soft-Start Threshold to Enable Buck
0.9
1
1.1
V
Soft-Start Threshold to Enable PG
2.5
3.0
3.5
V
-
3.45
-
V
20
30
40
µA
VSS = 3.0V
-
25
-
mA
IOUT = 100mA, Die Resistance
-
120
200
mΩ
SOFT-START SECTION
Soft-Start Voltage High
Soft-Start Charging Current
Soft-Start Pull-down
POWER MOSFET
rDS(ON)
Note：
6. テスト条件：VIN = 15V、FB は強制的にレギュレーション・ポイント (0.6V) を超過、スイッチングなし、パワー MOSFET ゲート充電電
流は除外。
7. ブランキング時間は除外。
8. 特記のない限り、MIN や MAX のリミット値が記載されたパラメータは、+25 ℃で 100％テストされています。温度のリミット値は特性
評価によって定められたものであり、製造時テストは行われていません。
7
FN6769.2
2012 年 5 月 29 日
ISL85001
性能特性 特記のない限り動作条件は次のとおりです。TA = +25 ℃、VIN = 12V、EN = VDD、L = 22μH、C9 = 10μF、C11 = 47μF、
IOUT = 0A ～ 1A。4 ページの「VIN」を参照してください。
1.0
1.0
0.9
0.9
0.7
0.6
0.5
0.8
3.3VOUT
1.8VOUT
EFFICIENCY (%)
EFFICIENCY (%)
0.8
1.5VOUT
2.5VOUT
0.4
0.3
0.7
0.4
0.3
0.2
0.1
0.4
0.6
OUTPUT LOAD (A)
0.8
1.2VOUT
1.5VOUT
1.8VOUT
2.5VOUT
0.5
0.1
0.2
0.0
0.0
1.0
0.2
1.0
POWER DISSIPATION (W)
EFFICIENCY (%)
0.8
0.7
0.6
5VOUT
0.5
1.2VOUT
1.5VOUT
1.8VOUT
2.5VOUT
0.4
0.3
0.2
0.1
1.0
0.2
0.4
0.6
OUTPUT LOAD (A)
0.8
0.7
0.5
25VIN
0.4
0.3
0.2
5VIN
0.1
0.0
0.0
1.0
12VIN
0.6
0.1
0.2
0.3
0.4
0.5
0.6
OUTPUT LOAD (A)
0.7
0.8
0.9
1.0
図 5. 消費電力 vs 負荷、500kHz、2.5VOUT
図 4. 効率 vs 負荷、500kHz、25VIN
1.206
1.510
1.205
1.204
1.509
12VIN
25VIN
OUTPUT VOLTAGE (V)
OUTPUT VOLTAGE (V)
0.8
0.8
0.9
1.203
1.202
1.201
5VIN
1.200
1.199
1.198
0.0
0.4
0.6
OUTPUT LOAD (A)
図 3. 効率 vs 負荷、500kHz、12VIN
図 2. 効率 vs 負荷、500kHz、5VIN
0.0
0.0
5VOUT
0.6
0.2
0.0
0.0
3.3VOUT
1.508
25VIN
12VIN
1.507
1.506
1.505
5VIN
1.504
1.503
0.2
0.4
0.6
OUTPUT LOAD (A)
0.8
図 6. VOUT レギュレーション vs 負荷、500kHz、1.2VOUT
8
1.0
1.502
0.0
0.2
0.4
0.6
OUTPUT LOAD (A)
0.8
1.0
図 7. VOUT レギュレーション vs 負荷、500kHz、1.5VOUT
FN6769.2
2012 年 5 月 29 日
ISL85001
性能特性 特記のない限り動作条件は次のとおりです。TA = +25 ℃、VIN = 12V、EN = VDD、L = 22μH、C9 = 10μF、C11 = 47μF、
IOUT = 0A ～ 1A。4 ページの「VIN」を参照してください。( 続き )
2.506
1.814
1.812
25VIN
2.505
12VIN
OUTPUT VOLTAGE (V)
OUTPUT VOLTAGE (V)
1.813
1.811
1.810
1.809
1.808
5VIN
0.2
0.4
0.6
OUTPUT LOAD (A)
0.8
2.500
5VIN
0.2
0.4
0.6
OUTPUT LOAD (A)
0.8
1.0
4.99
25VIN
4.98
12VIN
OUTPUT VOLTAGE (V)
3.328
OUTPUT VOLTAGE (V)
2.501
図 9. VOUT レギュレーション vs 負荷、500kHz、2.5VOUT
3.330
3.324
3.322
3.320
7VIN
3.318
3.316
3.314
0.0
2.502
2.498
0.0
1.0
図 8. VOUT レギュレーション vs 負荷、500kHz、1.8VOUT
3.326
12VIN
2.503
2.499
1.807
1.806
0.0
25VIN
2.504
4.97
25VIN
4.96
4.95
7VIN
4.94
4.93
4.92
0.2
0.4
0.6
OUTPUT LOAD (A)
0.8
図 10. VOUT レギュレーション vs 負荷、500kHz、3.3VOUT
1.0
4.91
12VIN
0.1
0.3
0.5
0.7
OUTPUT LOAD (A)
0.9
図 11. VOUT レギュレーション vs 負荷、500kHz、5VOUT
PHASE 5V/DIV
PHASE 5V/DIV
VOUT RIPPLE
20mV/DIV
VOUT RIPPLE
20mV/DIV
IL 0.1A/DIV
IL 0.5A/DIV
図 12. 無負荷時の定常状態動作 (5μs/DIV)
9
図 13. フル負荷時の定常状態動作 (1μs/DIV)
FN6769.2
2012 年 5 月 29 日
ISL85001
性能特性 特記のない限り動作条件は次のとおりです。TA = +25 ℃、VIN = 12V、EN = VDD、L = 22μH、C9 = 10μF、C11 = 47μF、
IOUT = 0A ～ 1A。4 ページの「VIN」を参照してください。( 続き )
PHASE 10V/DIV
EN 5V/DIV
VOUT
2V/DIV
VOUT RIPPLE
100mV/DIV
IL 0.5A/DIV
PG 5V/DIV
IL 0.5A/DIV
SS 5V/DIV
図 15. 無負荷時のソフトスタート (2ms/DIV)
図 14. 負荷過渡特性 (200μs/DIV)
EN 5V/DIV
EN 5V/DIV
VOUT
2V/DIV
VOUT
2V/DIV
IL 0.5A/DIV
IL 1A/DIV
PG 5V/DIV
SS 5V/DIV
PG 5V/DIV
図 17. シャットダウン回路 (100μs/DIV)
図 16. フル負荷時のソフトスタート (2ms/DIV)
PHASE 10V/DIV
PHASE 10V/DIV
VOUT
1V/DIV
IL 1A/DIV
VOUT
1V/DIV
IL 1A/DIV
PG 5V/DIV
PG 5V/DIV
図 18. 出力短絡 (5μs/DIV)
10
図 19. 出力短絡からの回復 (1ms/DIV)
FN6769.2
2012 年 5 月 29 日
ISL85001
詳細説明
ISL85001 は、非同期降圧 PWM コントローラと内蔵スイッチ
ング MOSFET を組み合わせたものです。降圧コントローラは
内蔵 N チャネル MOSFET を駆動し、外付けダイオードを利
用して最大 1A の負荷電流を供給します。効率と性能の向上
のため、標準的なダイオードよりもショットキー・ダイオー
ドを推奨します。この非同期降圧レギュレータは、レギュ
レートされていない +5.5V ～ +25V の DC ソース ( バッテリ
など )、またはレギュレートされた +5V のシステム・レール
で動作します。+5.5V 以上の電源で動作させる場合、コント
ローラは +5V の内蔵 LDO 電圧レギュレータからバイアスさ
れます。コンバータの出力は、いずれの入力源からでも最小
で 0.6V にレギュレートされます。このような特長を備えた
ISL85001 は、FPGA やワイヤレス・チップセット電源アプリ
ケーションに最適です。
PWM 制御ループでは、入力電圧フィードフォワードに対応
した単一の出力電圧ループを利用して、帰還ループ補償の簡
素化と入力電圧変動の除去を行います。外部帰還ループ補償
を採用しているので、出力フィルタ部品を柔軟に選択できま
す。このレギュレータは、500kHz の固定周波数でスイッチ
ングを行います。
この降圧レギュレータは、無損失の電流リミット機能を備え
ています。降圧レギュレータの電流リミットは、内蔵スイッ
チング・パワー MOSFET におけるドレイン～ソース間の電
圧低下をモニタリングして行われます。電流リミットのス
レッショルドは、内部で 1.7A に設定されています。アンダー
ボルテージ保護機能も備えており、出力電圧がレギュレート
出力の 70％を下回る過電流時には、スイッチング MOSFET
ドライバをオフ状態にラッチします。この機能によって、短
絡時の消費電力を最小限に抑えられます。スイッチング・パ
ワー MOSFET のみ内蔵なので、過電圧保護機能は搭載され
ていません。
+5V バイアス電源 (VDD) 内蔵
GND 基準で VIN ピンに印加される電圧は、内蔵の LDO レ
ギュレータによって +5V DC にレギュレートされます。LDO
の出力である VDD は、すべての内蔵制御 / 保護回路によっ
て使用されるバイアス電圧です。VDD ピンと GND の間には
セラミック・コンデンサを接続する必要があります。このコ
ンデンサは、LDO の安定化と、負荷過渡のデカップリング
という役割を果たします。
ISL85001 の入力電圧範囲は、+5.5V ～ +25V、または +5V ±
10％です。レギュレートされていない電源の場合は、電源を
VIN にのみ接続してください。イネーブルにすると、リニア
レギュレータがオンになり、VDD の電圧が +5V まで上昇し
ます。+5V 電源の場合は、VDD ピンと VIN ピンを互いに接
続して、LDO をバイパスしてください。このモードでも、外
付けデカップリング・コンデンサが必要です。
動作の初期化
パワーオン・リセット回路とイネーブル入力によって、PWM
レギュレータ出力の誤ったスタートアップを防止できます。
すべての入力条件が満たされてから、コントローラがソフト
スタートを実行し、出力電圧を設定レベルまで高めます。
11
パワーオン・リセットとアンダーボルテージ・ロック
アウト
ISL85001 の PWM 部分は、入力電力を受け取ると自動的に初
期化を行います。このパワーオン・リセット (POR) 機能で
は、VDD 電圧が継続的にモニタリングされます。POR スレッ
ショルドを下回ると、コントローラは内蔵パワー MOSFET
のスイッチングを抑制します。スレッショルドを上回ると、
内蔵ソフトスタート回路を初期化します。ソフトスタート中
や動作中にいずれかの入力電源が立ち下がり POR スレッ
ショルドより低下した場合は、降圧レギュレータがラッチオ
フします。
イネーブルとディスエーブル
内蔵パワーデバイスはすべてハイ・インピーダンス状態で維
持されるので、シャットダウン・モード中はオフのままにな
ります。通常は、レギュレータへの入力電源がアクティブに
なり、内蔵 LDO がその POR スレッショルドを超えると、該
当する出力へのイネーブル入力が High に切り替わります。
EN ピンは、ISL85001 の降圧コントローラ部分をイネーブル
にします。EN ピンの電圧が POR の立ち上がりスレッショル
ドを超えると、コントローラは PWM レギュレータのソフト
スタート機能を初期化します。EN ピンの電圧が POR の立ち
下がりスレッショルドより低下した場合は、降圧レギュレー
タがシャットダウンされます。
EN ピンを Low にすると、同時に出力がシャットダウン・
モードになり、消費電流が 100μA ( 代表値 ) に低下します。
ソフトスタート
入力電源ラッチとイネーブル・スレッショルドの条件が満た
されると、ソフトスタート機能が初期化されます。ソフトス
タート回路は、内蔵電流源から 30μA の電流を受け入れて、
外付けソフトスタート・コンデンサの充電を開始します。SS
の電圧はグラウンドから、ソフトスタート・コンデンサの両
端電圧が 3.0V に達するまでリニアに上昇します。このリニ
アな上昇電圧は、内蔵エラーアンプの非反転入力に印加さ
れ、0.6V の公称基準電圧の代わりに使用されます。ソフト
スタート・コンデンサ電圧が 1.6V に達した時点で、出力電
圧がレギュレーション値に到達します。SS ピンとグラウン
ドの間にコンデンサを接続してください。このコンデンサと
内蔵の 30μA 電流源によって、コンバータのソフトスター
ト期間 tSS が設定されます。
C SS [ μF ] = 50 ⋅ t SS [ s ]
（式 1）
ディスエーブルにすると、SS ピンの電圧が 0V まで放電され
ます。
パワーグッド
パワーグッド (PG) は、降圧レギュレータの出力電圧を継続的
にモニタリングするウィンドウ・コンパレータのオープン・
ドレイン出力です。EN が Low のときや、降圧レギュレータ
のソフトスタート期間中は、PG が Low に維持されます。ソ
フトスタート期間が終了すると PG はハイ・インピーダンス
になり、出力電圧が FB で設定された公称レギュレーション電
圧の± 12％以内にある間はその状態が維持されます。VOUT
が公称レギュレーション電圧の± 12％の範囲を下回るか上
回った時点で、PG が Low になります。フォルト状態発生時
には、ソフトスタートの試行によってフォルト状態がクリア
FN6769.2
2012 年 5 月 29 日
ISL85001
されるまで、PG が強制的に Low に維持されます。ロジック・
レベル出力電圧に対しては、
PGとVDDの間に外付けプルアッ
プ抵抗を接続してください。ほとんどのアプリケーションに
は 100kΩ 抵抗が適しています。
出力電圧の選択
レギュレータの出力電圧は、内部基準電圧に基づいて電圧帰
還を調整する外付け抵抗分圧回路によってプログラム可能
です。調整された電圧は、エラーアンプの反転入力に印加さ
れます ( 図 20 を参照 )。
出力電圧プログラム抵抗 R4 は、帰還抵抗 R1 に対して選択し
た値と、レギュレータに必要な出力電圧 VOUT に依存します
( 式 2 を参照 )。帰還抵抗の値は通常、1kΩ ～ 10kΩ です。
R 1 × 0.6V
R 4 = ---------------------------------V OUT – 0.6V
（式 2）
なります。カウンタが連続 4 サイクルに達する前に過電流状
態がクリアされれば、内蔵のフラグとカウンタはリセットさ
れます。
保護回路は、4 ソフトスタート・サイクル待機した後で、過
電流状態からの回復を試みます。内蔵の過電流フラグとカウ
ンタはリセットされます。通常のソフトスタート・サイクル
が試行され、フォルト状態がクリアされていれば、通常動作
が続行されます。ソフトスタート中に過電流フォルト・カウ
ンタがオーバーフローした場合は、コンバータがシャットダ
ウンされ、このヒカップモード動作が繰り返されます。
ノイズ対策として 100ns のブランキング時間が確保されてい
ます。適切な過電流保護を実現するため、ブランキング時間
を上回るデューティサイクルで動作させることを推奨しま
す。
アンダーボルテージ保護
必要な出力電圧が 0.6V の場合、RP には値を代入しません。
VOUT
R1
+
-
EA
R4
0.6V
REFERENCE
図 20. 外付け抵抗分圧回路
降圧出力は、最大 19V までプログラム可能です。ジャンクショ
ン温度が +125 ℃を超えないようにするため、適切なヒートシ
ンクが必要です。
出力を 2.7V より高く設定する場合は、10mA 以上の電流をプ
リロードして、
入力立ち上がり時間を VOUT1 の立ち上がり時
間より大幅に短くすることを推奨します。これで、適切な動
作に十分な充電時間を BOOT コンデンサに与えられます。
降圧レギュレータのFBピンで検出された電圧が内部基準電圧
を 25％下回っていると、アンダーボルテージ・フォルト状態
フラグがセットされます。その場合、レギュレータはシャッ
トダウンされます。コントローラは、過電流ヒカップモード
と同様の回復モードに移行します。4 ソフトスタート・サイ
クルの間は何も実行されず、内蔵のアンダーボルテージ・カ
ウンタとフォルト状態フラグはリセットされます。通常のソ
フトスタート・サイクルが試行され、フォルト状態がクリア
されていれば、通常動作が続行されます。ソフトスタート中
にアンダーボルテージ・カウンタがオーバーフローした場合
は、コンバータがシャットダウンされ、このヒカップモード
動作が繰り返されます。
熱過負荷保護
熱過負荷保護機能は、ISL85001 の総消費電力を制限します。
内蔵 LDO と PWM スイッチング・パワーN チャネル MOSFET
のジャンクション温度がチップ上のセンサによってモニタリ
ングされます。センサのジャンクション温度 (TJ) が +150 ℃を
超えると、熱センサが信号をフォルト・モニタに送信します。
ISL85001 では、パワーデバイスの電流を制限することにより
チップ上の消費電力を制限します。また、過電流リミットに
よって、過熱が原因の破損から内蔵パワーデバイスを保護し
ます。アンダーボルテージ保護回路は、大電流状態で内蔵パ
ワーデバイスを保護するための二次層として機能します。
信号を受け取ったフォルト・モニタは、降圧レギュレータに
シャットダウンを命令します。IC のジャンクション温度が
+20 ℃まで低下すると、降圧レギュレータはソフトスタート
でターンオンします。熱過負荷状態が継続している間は、
ヒカップモードで動作します。連続動作をさせる場合、
+125 ℃のジャンクション温度定格を超えないようにしてく
ださい。
降圧レギュレータの過電流保護
アプリケーション・ガイドライン
PWM のオン時間中は、内蔵スイッチング MOSFET を流れる
電流が内蔵パイロット・デバイスを通じてサンプリングし調
整されます。サンプリングされた電流は、1.7A の公称過電
流リミットと比較されます。サンプリングされた電流が過電
流リミットの基準レベルを超えている場合は、内蔵過電流
フォルト・カウンタが 1 に設定され、内蔵フラグがセットさ
れます。内蔵パワー MOSFET は即座にオフになり、次回の
スイッチング・サイクルまでオンになりません。
動作周波数
保護機能
保護回路は電流のモニタリングを続行し、上記のように内蔵
MOSFET をオフにします。過電流状態が 8 クロックサイクル
連続すると、過電流フォルト・カウンタがオーバーフローし
て、過電流フォルト状態の発生を通知します。その場合、レ
ギュレータはシャットダウンされ、パワーグッドが Low に
12
ISL85001は、
500kHz の固定スイッチング周波数で動作します。
降圧レギュレータの出力コンデンサの選択
インダクタ電流のフィルタリングと負荷過渡電流の供給に
は出力コンデンサが必要です。フィルタリング要件は、ス
イッチング周波数とリップル電流との関係によって決まり
ます。負荷過渡要件は、スルーレート (di/dt) と負荷過渡電流
の規模との関係によって決まります。これらの要件には通
常、複数のコンデンサを組み合わせ、慎重にレイアウトを行
い対応します。
FN6769.2
2012 年 5 月 29 日
ISL85001
組み込みプロセッサ・システムは、1A/ns を超える過渡負荷
レートを生成できます。高周波コンデンサは最初、過渡電流
を供給し、バルク・コンデンサで見られる電流負荷レートを
低下させます。バルクフィルタ・コンデンサの容量は通常、
実際のコンデンサ容量要件ではなく、ESR ( 等価直列抵抗 )
と電圧定格の要件によって決まります。
高周波デカップリング・コンデンサを負荷のパワーピンので
きる限り近い場所に配置する必要があります。低インダクタ
ンス部品の効果を損なうようなインダクタンスを回路基板
の配線に追加しないでください。具体的なデカップリング要
件については、各負荷メーカーにお問い合わせください。
バルク・コンデンサには、スイッチング・レギュレータ・ア
プリケーション専用の低 ESR コンデンサのみ使用してくだ
さい。バルク・コンデンサの ESR によって、出力リップル
電圧と、高スルーレートの過渡後の初期電圧低下が決まりま
す。アルミ電解コンデンサの ESR 値はケースサイズに関連
しており、ケースサイズが大きくなるほど ESR が小さくな
ります。ただし、コンデンサの ESL ( 等価直列インダクタン
ス ) はケースサイズとともに増加し、高スルーレートの過渡
負荷に対するコンデンサの効果を減じる可能性があります。
ESL はパラメータとして指定されていません。コンデンサ・
サプライヤに問い合わせた上で、コンデンサのインピーダン
スと周波数を測定し、適切な部品を選択してください。ほと
んどの場合、複数の小型ケースサイズの電解コンデンサを使
用する方が、単一の大型ケースサイズのコンデンサを使用す
るよりも高い性能を得られます。
出力インダクタの選択
出力電圧リップル要件を満たし、コンバータの負荷過渡応答
時間を最小限に抑えられる出力インダクタを選択します。イ
ンダクタの値によってコンバータのリップル電流が決まり、
リップル電流との関係によってリップル電圧が決まります。
リップル電圧と電流は式 3 によって概算できます。
ΔI =
VIN - VOUT
Fs x L
x
VOUT
VIN
ΔVOUT = ΔI x ESR
（式 3）
インダクタンス値を増すと、リップル電流と電圧が減少しま
す。ただし、インダクタンス値が大きくなると、コンバータ
の負荷過渡応答時間が短縮されます。
コンバータの負荷過渡応答を制限するパラメータの 1 つが、
インダクタ電流の変更に要する時間です。十分に高速な制御
ループを設計すれば、ISL85001 は負荷過渡応答で 0％または
80％のデューティサイクルを提供します。この応答時間は、
インダクタ電流を初期電流値から過渡電流レベルに変更す
るのに必要な時間です。この期間中、インダクタ電流と過渡
電流レベルの差を出力コンデンサによって確保しなければ
なりません。応答時間を最小限に抑えれば、必要な出力コン
デンサ容量も最小限に抑えられます。
過渡応答時間は、負荷の適用や削除に応じて変わります。過
渡負荷の適用や削除に対する概算応答時間は、式 4 で求めら
れます。
tRISE =
L x ITRAN
VIN - VOUT
tFALL =
L x ITRAN
VOUT
（式 4）
ITRAN は負荷過渡電流ステップ、tRISE は負荷の適用に対す
る応答時間、tFALL は負荷の削除に対する応答時間を示しま
13
す。ワーストケースの応答時間は、負荷の適用時または削除
時のいずれかになる可能性があります。ワーストケースの応
答時間については、式 4 で最小出力レベルと最大出力レベル
を確認してください。
整流器の選択
ハイサイド・スイッチがオフになると、グラウンドから
MOSFET とインダクタとのジャンクションに電流が流れま
す。その結果、スイッチング・ノード極性がグラウンドに対
して負になります。オフ時間におけるこの電圧はおよそ
-0.5V です ( ショットキー・ダイオードの低下 )。整流器の定
格逆ブレークダウン電圧は、少なくとも最大入力電圧と同じ
でなければなりません (20％のディレーティング係数を設定
することを推奨 )。消費電力は式 5 で求められます。
V OUT

P D [ W ] = I OUT ⋅ V D ⋅  1 – ---------------
V IN 

（式 5）
VD はショットキー・ダイオードの電圧を示し、0.5V ～ 0.7V
です。
入力コンデンサの選択
複数の入力バイパス・コンデンサを組み合わせて、MOSFET
の電圧オーバーシュートを制御します。高周波デカップリン
グ用に少容量セラミック・コンデンサを使用し、スイッチン
グ MOSFET のターンオンごとに必要な電流を供給するのに
バルク・コンデンサを使用します。少容量セラミック・コン
デンサは、MOSFET の VIN ピン ( スイッチング MOSFET の
ドレイン ) とショットキー・ダイオードのアノードに近い場
所に配置してください。
バルク入力コンデンサで重要なパラメータは、電圧定格と
RMS 電流定格です。動作の信頼性を確保するため、電圧定
格と電流定格がそれぞれ回路に必要な最大入力電圧と最大
RMS 電流を上回っているバルク・コンデンサを選択してく
ださい。電圧定格は最大入力電圧の少なくとも 1.25 倍必要
であり、一般的な目安は 1.5 倍です。ほとんどの場合、降圧
レギュレータの入力コンデンサに必要な RMS 電流定格は、
DC 負荷電流の約 1/2 です。
レギュレータに必要な最大 RMS 電流は、式 6 によって概算
できます。
I RMS
MAX
=
V OUT 
V IN – V OUT V OUT 2
2
1
-------------- × I OUT
+ ------ ×  ----------------------------- × -------------- 


V IN
V IN  
L × fs
12
MAX
（式 6）
スルーホール設計では、複数の電解コンデンサが必要な場合
もあります。表面実装設計では固形タンタル・コンデンサを
使用できますが、コンデンサのサージ電流定格に関して注意
を払わなければなりません。これらのコンデンサは、パワー
アップ時のサージ電流を処理できる必要があります。信頼性
の高いメーカーからは、サージ電流についてテスト済みのコ
ンデンサ・シリーズも提供されています。
帰還補償
図 21 に、同期整流降圧コンバータの電圧モード制御ループ
を示します。出力電圧 (VOUT) は基準電圧レベルまでレギュ
レートされます。エラーアンプ出力 (VE/A) は発振器 (OSC)
の三角波と比較され、PHASE ノードでは VIN の振幅をパル
ス幅変調 (PWM) 波に適用します。PWM 波は出力フィルタ
(LO と CO) によって平滑化されます。
FN6769.2
2012 年 5 月 29 日
ISL85001
モジュレータの伝達関数は、VOUT/VE/A の小信号伝達関数
です。FLC をダブル・ポール極点 / 零点周波数、FESR をゼロ
とするこの関数は、DC ゲインと出力フィルタ (LO と CO) に
よって左右されます。モジュレータの DC ゲインは、入力電
圧 (VIN) をピークツーピーク発振器電圧 ΔVOSC で割ったも
のです。
VIN
DRIVER
OSC
PWM
COMPARATOR
LO
+
DVOSC
VDDQ
PHASE
CO
D
ESR
(PARASITIC)
ZFB
VE/A
ZIN
+
ERROR
AMP
REFERENCE
DETAILED COMPENSATION COMPONENTS
ZFB
C1
C2
VOUT
ZIN
C3
R2
補償の極点 / 零点周波数を求める式
1
F Z1 = -----------------------------------2π x R 2 x C 2
1
F P1 = -------------------------------------------------------- C 1 x C 2
2π x R 2 x  ----------------------
 C 1 + C 2 （式 8）
1
F Z2 = ------------------------------------------------------2π x ( R 1 + R 3 ) x C 3
1
F P2 = -----------------------------------2π x R 3 x C 3
図 22 は、DC/DC コンバータのゲインと周波数の関係を示し
た漸近線グラフです。実際のモジュレータ・ゲインは、出力
フィルタの高い Q ファクタが原因でゲイン・ピークが高く、
図 22 に示されていません。前述のガイドラインに従うと、
グラフと同様の補償ゲインを得られます。開ループ・エラー
アンプ・ゲインが補償ゲインの境界になります。FP2 の補償
ゲインをエラーアンプの能力と比較確認してください。閉
ループ・ゲインは、図 4 のグラフに示されているように、モ
ジュレータ・ゲイン (dB 単位 ) を補償ゲイン (dB 単位 ) に追
加したものです。これは、モジュレータの伝達関数を補償の
伝達関数に掛け合わせて、ゲインをプロットしたものに相当
します。
R3
100
R1
COMP
FB
+
FP1
FP2
OPEN LOOP
ERROR AMP GAIN
60
図 21. 電圧モード降圧コンバータの補償設計と
出力電圧の選択
モジュレータの極点 / 零点周波数を求める式
1
F ESR = -------------------------------------------2π x ESR x C O （式 7）
GAIN (dB)
R4
ISL85001
REFERENCE
1
F LC = ------------------------------------------2π x L O x C O
FZ1 FZ2
80
40
20
20LOG
(R2/R1)
20LOG
(VIN/ΔVOSC)
0
COMPENSATION
GAIN
MODULATOR
GAIN
-20
-40
-60
CLOSED LOOP
GAIN
FLC
10
100
1k
FESR
10k
100k
1M
10M
FREQUENCY (Hz)
図 22. コンバータ・ゲインの漸近線ボード線図
補償ネットワークは、エラーアンプ (ISL85001 に内蔵 ) とイ
ンピーダンス・ネットワーク (ZIN と ZFB) で構成されていま
す。補償ネットワークの目的は、最高 0dB の交差周波数 (f0dB)
と十分な位相マージンを閉ループ伝達関数に提供すること
です。位相マージンとは、f0dB と 180°における閉ループ位
相の差です。式 8 は、補償ネットワークのポール、ゼロ、ゲ
インと図 22 の部品 (R1、R2、R3、C1、C2、C3) の関係を示
しています。以下のガイドラインに従って、補償ネットワー
クのポールとゼロを設定してください。
1. 必要なコンバータ帯域幅のゲイン (R2/R1) を選択
2. 最初のゼロをフィルタのダブル・ポールより下に配置
(FLC のおよそ 75％)
3. 2 番目のゼロをフィルタのダブル・ポールに配置
4. 最初のポールを ESR ゼロに配置
5. 2 番目のポールをスイッチング周波数の半分に配置
6. ゲインをエラーアンプの開ループ・ゲインと比較確認
7. 位相マージンを推定。必要に応じて繰り返し実行
14
補償ゲインは外付けインピーダンス・ネットワーク (ZFB と
ZIN) を利用して、安定した広帯域 (BW) 全体ループを提供し
ます。安定した制御ループでは、ゲインが -20dB/ ディケー
ドのスロープと交差し、位相マージンが 45°を上回ります。
位相マージンを決定する際は、ワーストケースの部品変動を
考慮に入れてください。
降圧レギュレータの電圧モード制御の詳細については、テク
ニカル・ブリーフ TB417「Designing Stable Compensation
Networks for Single Phase Voltage Mode Buck Regulators」を参
照してください。
レイアウトに関する考慮事項
高周波スイッチング・コンバータの設計ではレイアウトがき
わめて重要です。パワーデバイスが 100kHz と 600kHz の間
で効率的にスイッチングを行う場合、パワーデバイス間の電
流遷移により、インターコネクト・インピーダンスと寄生回
路素子で電圧スパイクが発生します。こうした電圧スパイク
は、効率の低下、回路へのノイズ放出、パワーデバイスの過
電圧ストレスにつながる場合があります。部品のレイアウト
とプリント基板の設計を慎重に行えば、電圧スパイクを最小
限に抑えられます。
FN6769.2
2012 年 5 月 29 日
ISL85001
VIN
CIN
ISL85001
L
VDD
5V
CBP1
内蔵の LDO や MOSFET から生じた熱を放散させる目的で、
ピン 13 のグラウンド・パッドは、少なくとも 4 つのビアを
介して内部グラウンド層に接続する必要があります。このよ
うにすると、IC から熱を逃せるほか、パッドを低インピー
ダンス・パス経由でグラウンド層に接続できます。
15
VOUT1
PHASE
GND
ISL85001 スイッチング・コンバータには、2 組の重要な部品
があります。最も重要なのは、大量のエネルギーのスイッチ
ングを行うことで大量のノイズを生じる傾向があるスイッ
チング部品です。次に重要なのは、高感度のノードに接続し
たり、必要なバイパス電流や信号カップリングを供給する小
信号部品です。
多層式のプリント基板を推奨します。図 23 は、コンバータに
おける重要な部品の接続を示しています。コンデンサ CIN と
COUT は、それぞれ複数の物理コンデンサで構成される場合
もあります。1 つの固体層 ( 通常はプリント基板の中間層 ) を
グラウンド層として割り当て、すべての重要部品をビア経由
でこの層にグラウンド接続してください。また、別の固体層
を電源層として割り当て、この層をそれぞれ共通の電圧レベ
ルを持つ小さなアイランドに分割してください。PHASE 端
子から出力インダクタまでの金属配線は短絡させておきま
す。電源層は、入力電力ノードと出力電力ノードをサポート
する必要があります。フェーズ・ノードには、最上部と最下
部の回路層にある銅充填ポリゴンを使用してください。小信
号配線には、残りのプリント回路層を使用してください。
VIN
COMP
D
LOAD
例として、ハイサイド MOSFET のターンオフ遷移について
検討してみます。ターンオフ前の MOSFET には、負荷電流
が フ ル に 流 れ て い ま す。タ ー ン オ フ に な る と、電 流 は
MOSFET を流れるのを止め、ショットキー・ダイオードに
ピックアップされます。切り替えられた電流パスに寄生イン
ダクタンスがある場合は、スイッチング期間中に大規模な電
圧スパイクが発生します。慎重な部品選択、重要な部品の正
確なレイアウト、短くて広いトレースの採用によって、電圧
スパイクの規模を最小限に抑えられます。
COUT1
C2
C1
R2
R1
FB
R4
C3
R3
GND PAD
KEY
ISLAND ON POWER PLANE LAYER
ISLAND ON CIRCUIT AND/OR POWER PLANE LAYER
VIA CONNECTION TO GROUND PLANE
図 23. プリント基板の電源層とアイランド
まず、スイッチング部品を ISL85001 の近くに配置する必要
があります。入力コンデンサ CIN とパワースイッチを互いに
近付けて、両者間の接続の長さを最小限に抑えてください。
セラミック入力コンデンサとバルク入力コンデンサは、ハイ
サイド MOSFET ドレインのできる限り近くに配置します。出
力インダクタと出力コンデンサは、ハイサイド・ショット
キー・ダイオードと負荷の間に配置します。
重要な小信号部品には、バイパス・コンデンサ、帰還部品、
補償部品がすべて含まれます。PWM コンバータの補償部品
は、FB ピンと COMP ピンの近くに配置してください。帰還
抵抗は、FB ピンのできる限り近くに配置し、必要であれば
ビアでグラウンド層に直接接続します。
FN6769.2
2012 年 5 月 29 日
ISL85001
改訂履歴
この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありませ
ん。最新のデータシートについてはインターシルのウェブサイトをご覧ください。
日付
レビジョン
変更点
2012/5/16
FN6769.2
新しいデータシート・テンプレートに変更
1 ページに「関連文書」を追加
5 ページの「注文情報」に MSL に関する備考を追加
5 ページの「注文情報」で、テープ＆リールに関する備考を新基準の「テープ＆リールは製品型番の
末尾に「-T*」を付加してください。」に更新。「*」はすべてのテープ＆リール・オプションに適用さ
れます。
6 ページの「絶対最大定格」から Note 4 の不正確な参照を削除
16 ページに「改訂履歴」と「製品」を追加
17 ページの「パッケージ寸法図」を更新。ランドパターンを追加。表を削除し、寸法を図に追加
2009/3/17
FN6769.1
6 ページの「VIN Operating Supply Current」で、「Note 5」を「Note 6」に変更
2008/11/17
FN6769.0
初版
製品
インターシルは、高性能アナログ、ミクストシグナルおよびパワーマネジメント半導体の設計、製造で世界をリードする企
業です。インターシルの製品は、通信、コンピューティング、コンシューマ、産業用機器の分野で特に急速な成長を遂げて
いる市場向けに開発されています。製品ファミリの詳細は、www.intersil.com/product_tree/ をご覧ください。
ISL85001 に関するアプリケーション情報、関連ドキュメント、関連部品は、www.intersil.com 内の ISL85001 のページを参照
してください。
本データシートに関するご意見は www.intersil.com/askourstaff へお寄せください。
信頼性に関するデータは rel.intersil.com/reports/search.php を参照してください。
そのほかの製品については www.intersil.com/product_tree/ を参照してください。
インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、
ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。
インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ
トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいた
します。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いま
せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会
社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。
インターシルの会社概要については www.intersil.com をご覧ください。
16
FN6769.2
2012 年 5 月 29 日
ISL85001
パッケージ寸法図
L12.4x3
12 LEAD DUAL FLAT NO-LEAD PLASTIC PACKAGE
Rev 2, 7/10
3.30 +0.10/-0.15
4.00
6
PIN 1
INDEX AREA
2X 2.50
A
B
PIN #1 INDEX AREA
6
10X 0.50
1
12 X 0.40 ±0.10
6
1.70 +0.10/-0.15
3.00
(4X)
0.15
7
12
上面図
0.10M C A B
4 12 x 0.23 +0.07/-0.05
底面図
SEE DETAIL "X"
( 3.30)
6
0.10 C
1
C
1.00 MAX
SEATING PLANE
0.08 C
側面図
2.80
( 1.70 )
C
0.2 REF
5
12 X 0.60
7
12
0 . 00 MIN.
0 . 05 MAX.
( 12X 0.23 )
( 10X 0 . 5 )
"X" の詳細
推奨ランドパターンの例
NOTES:
1. 寸法の単位は mm です。
( ) 内の寸法は参考値です。
2. 寸法と公差は ASME Y14.5m-1994 に従っています。
3. 特記のない限り、公差は DECIMAL ± 0.05 です。
4. 寸法 b は金属端子に適用され、端子先端から 0.15mm ～
0.30mm のポイントで計測した値です。
5. タイバー ( 示されている場合 ) は非機能性です。
6. 1 ピンの識別子はオプションですが、表示されているゾーン
内に配置されます。1 ピンの識別子はモールドまたはマーキ
ングで示されます。
7. JEDEC MO-229 V4030D-4 issue E に準拠しています。
17
FN6769.2
2012 年 5 月 29 日