5章 推奨配線及びレイアウト PDF [194KB]

Preliminary
第5章
推奨配線及びレイアウト
内容
ページ
1. 応用回路例 ………………………………………………………………………. 5-2
2. プリント基板設計における推奨パターン及び注意点 ………………………….. 5-5
Fuji Electric Co., Ltd.
MT6M10224 Rev.1.1
July.-2013
5-1
Preliminary
第5章 推奨配線及びレイアウト
1. 応用回路例
この章では、推奨配線とレイアウトについて説明しています。プリント基板設計時におけるヒントと注意事項につ
いては、以下の応用回路例をご参照下さい。
図.5-1と図.5-2には、それぞれ2種類の電流検出方法での応用回路例を示しており、注意事項は共通となります。
ハイサイド駆動電源の基
準側は、U,V,W端子に直
接接続しますが、端子部
直近でモーター主配線か
らすぐに分岐させ配線して
下さい。
電源電圧(正)
バルク容量
<C>
電源電圧(負)
<A>
<B>
GND配線の引き回
しは、入力信号にノ
イズを発生させ、
IGBT誤動作の原因
となります。
この配線が長いと
アーム短絡を起こ
す可能性がありま
すので、配線インダ
クタンスは10nH以
下にして下さい。
この配線が長いと 過電
流検出レベルが変動し
過電流保護 誤動作の
原因になります。
図. 5-1 応用回路例1
(3相一括で電流検出する場合)
Fuji Electric Co., Ltd.
MT6M10224 Rev.1.1
July.-2013
5-2
Preliminary
第5章 推奨配線及びレイアウト
ハイサイド駆動電源の基
準側は、U,V,W端子に直
接接続しますが、端子部
直近でモーター主配線か
らすぐに分岐させ配線して
下さい。
ZD1
C4
C3
ZD1
C4
C3
ZD1
C4
VB(U)
C3
VB(V)
VB(W)
IN(HU)
電源電圧(正)
NC 36
3
5
P
7
32
3×HVIC
IN
VB
9
3×BSD
Vcc
OUT
GND
IN(HV)
10
IN
+5V
Vcc
VB
Vcc
U
Vs
30
6×IGBT 6×FWD
OUT
GND
Vs
11
IN
VB
12
Vcc
V
M
28
C6
IN(HW)
VCCH
C1
13
MPU
COM
GND
10kΩ
14
15
16
17
C1
15V
C5
ZD2
GND
18
19
20
21
IN(LU)
IN(LV)
IN(LW)
VCCL
VFO
IS
COM
TEMP
バルク容量
OUT
W
Vs
26
LVIC
UIN
UOUT
VIN
N(U)
24
<C>
23
<C>
22
<C>
R1
Ns
WIN
VOUT
Vcc
N(V)
Fo
電源電圧(負)
R1
IS
WOUT
R1
GND
N(W)
TEMP
<A>
R2
COMP
OR
<B>
D1
C2
D1
C2
D1
C2
R2
COMP
GND配線の引き回
しは、入力信号にノ
イズを発生させ、
IGBT誤動作の原因
となります。
<B>
R2
COMP
<B>
この配線が長いと
アーム短絡を起こ
す可能性がありま
すので、配線インダ
クタンスは10nH以
下にして下さい。
Vref=VIS(ref)
この配線が長いと 過電
流検出レベルが変動し
過電流保護 誤動作の原
因になります。
図. 5-2 応用回路例2
(3相個別で電流検出する場合)
Fuji Electric Co., Ltd.
MT6M10224 Rev.1.1
July.-2013
5-3
<ご注意>
第5章 推奨配線及びレイアウト
Preliminary
<注意事項>
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
本製品の入力信号はハイアクティブです。制御ICの入力回路には、プルダウン抵抗を内蔵しています。誤
動作防止の為、各入力配線は可能な限り短くしてください。RCフィルタをご使用される場合、入力信号が
ターンオン及びターンオフ閾値電圧を満たすように設定して下さい。
本製品は、内蔵HVICにより、フォトカプラ若しくはパルストランス無しで直接マイクロプロセッサー(MPU)に
接続することができます。
アラーム出力は、オープンドレインタイプです。5V電源に10kΩ程度の抵抗でプルアップして使用下さい。
誤動作防止の為、(A)、(B)、(C)の配線は可能な限り短くして下さい。
過電流保護回路のR2-C2による時定数は、約1.5usになるように設定して下さい。また、過電流遮断時間は、
配線パターンにより変わる可能性があります。R2、C2は、温度補償用などばらつきの小さいものをご使用
するよう推奨いたします。
過電流保護回路の外部コンパレータ基準電圧は、IPMの過電流検出 閾値電圧と同じレベルに設定するこ
とを推奨いたします。
過電流状態を瞬時に検出する為に、高速型コンパレータとロジックICを使用下さい。
スイッチング動作時にR1に負電圧が発生する場合、ショットキーバリヤーダイオードD1を接続することを推
奨いたします。
全てのコンデンサは可能な限り端子直近に実装して下さい(C1、C4は、温度特性・周波数特性・DCバイア
ス特性に優れたセラミックコンデンサ、C3、C5は温度特性・周波数特性に優れた電解コンデンサをご使用
下さい)。
サージ電圧による破壊を防止する為にスナバコンデンサC6とP端子、Ns間の配線は可能な限り短くして下
さい。一般的にP端子とNs間に接続するスナバコンデンサの容量は0.1uFから0.22uFを推奨いたします。
2つのCOM端子( 9 & 16 pin)は”Compact-IPM”内部で接続されており、どちらかの端子を15V電源のGND
側に接続し、他の端子はオープンで使用して下さい。
サージ電圧による制御電源及びハイサイド駆動電源の破壊を防止するため、各相の電源端子に(ツェナー
電圧22V)ツェナーダイオードを接続することを推奨いたします。
基板パターン上で制御GNDがパワーGNDに接続された場合、パワーGNDの変動による誤動作が起きる可
能性があります。そこで、制御GNDとパワーGNDは1点グランドとすることを推奨いたします。
Fuji Electric Co., Ltd.
MT6M10224 Rev.1.1
July.-2013
5-4
Preliminary
第5章 推奨配線及びレイアウト
2. プリント基板設計における推奨パターン及び注意点
ここでは、 プリント基板設計における推奨パターン配線と注意点について説明いたします。
図5-3から図5-7は、応用回路例(図.5-1、図.5-2)での推奨プリント基板パターン配線のイメージを
示しています。
これら図中で、システムからの入力信号は”IN(HU)”で表現します。
推奨パターンと注意点は以下の通りです。
(2)IPM周辺の全体設計
(A) 電位差が高い境界部分では、適切な沿面距離を確保して下さい。(必要に応じて境界のところにスリット
を入れて下さい)
(B) 伝導ノイズの増加を防止する為に、パワー入力(DCバス電圧)部とハイサイド駆動部の電源パターンは
分離して下さい。多層プリント基板を使用し、これらの配線をパターン上で交差させた場合は、配線間
の浮遊容量とプリント基板の絶縁性能にご注意下さい。
(C) システムの誤動作を防止する為に、ハイサイド駆動部の電源と各相の入力回路部のパターンは分離し
て下さい。多層プリント基板をご使用される場合、これらの配線を交差させないようにして下さい。
各部の詳細は、次のページで説明します。
Explanatory notes
Boundary between
high potential difference
slit in PWB
PWB pattern
snubber capacitor
C
SR
+
Power
GND
NC
+
Power supply for high side drive
C
electrolytic capacitor
VB(U)
-
-
ZD
R
C SBD
P
ceramic capacitor
C
C
Power
Supply
IPM
shunt resistor
A
VB(V)
zener diode
resister
C
VB(W)
ZD
C
U
C
V
A Schottky barrier diode
Interface
from system control,
and power supply for driver IC in IPM
R
C
C
IN(HW)
VCCH
Jumper
lead
C
C
COM
ZD
W
C
IN(LU)
SGND
ZD
ZD
IN(HU)
SGND
C
C
IN(HU)
TO
Motor
IN(LV)
IN(LW)
C
VCCL
SGND
Over current protection
VFO
R
IS
COM
SBD
N(U)
N(V)
SR
C
N(W)
TEMP
Power input
注意) 入力信号は“IN(HU)”で表します。
図.5-3 推奨プリント基板配線のイメージ
(IPM周囲の全体設計)
Fuji Electric Co., Ltd.
MT6M10224 Rev.1.1
July.-2013
5-5
Preliminary
第5章 推奨配線及びレイアウト
(2)パワー入力部
Power
Supply
(A) スナバコンデンサをP端子とシャント抵抗のGND間
に可能な限り近接して配置して下さい。配線インダ
クタンスによる影響を避ける為に、スナバコンデン
サとP端子及びシャント抵抗間の配線は可能な限
り短くして下さい。
IPM
Power
GND
NC
bulk
capacitor
P
(B)
(B) バルクコンデンサからの配線とスナバコンデンサ
からの配線は、P端子とシャント抵抗の直近で互い
に分割して下さい。
U
(C) パワーGNDとCOM端子からの配線は、1点グラン
ドでシャント抵抗に接続し、可能な限り短くして下さ
い。
(A)
V
C
(D) シャント抵抗は低インダクタンス型をご選定下さい。
W
(E) N(U),N(V),N(W)端子とシャント抵抗間の配線は可
能な限り短くして下さい。
(E) (D)
(B)
N(U)
N(V)
SR
To IS terminal
N(W)
(3) ハイサイド駆動電源部
図.5-4 推奨プリント基板配線のイメージ
(パワー入力部)
(A) 配線インダクタンスによる影響を避ける為に、
VB(U,V,W)端子と電子部品(セラミックコン
デンサ、電解コンデンサ、ツェナーダイオー
ド)間の配線は可能な限り短くして下さい。
(B) アプリケーションにより適切なコンデンサを
ご使用ください。特にVB(U,V,W)端子直近
にはセラミックコンデンサ又は低ESRのコン
デンサを配置して下さい。
(C) 共通インピーダンスによる誤動作を避ける
為に、モータ出力への配線とVB(U,V,W)に
接続するコンデンサのマイナス電極側の配
線は、U,V,W端子直近で分割して下さい。
(A)
IPM
(B)
(C)
VB(U)
VB(V)
VB(W)
(D) VB(U)とパワーGND(若しくは同電位)端子
間の浮遊容量が大きい場合、IGBTのター
ンオンとターンオフ時の高いdV/dtの影響に
より、VB(U) - U端子間電圧は過電圧また
は負電圧になる可能性があります。そのた
め、VB(U)とU端子間にツェナーダイオード
を配置することを推奨いたします。またツェ
ナーダイオードはVB(U)端子直近に接続し
て下さい。(VB(V)、VB(W)もVB(U)と同じで
す。)
(C)
To COM terminal
of interface part
C
ZD
C
U
C
ZD
C
V
C
ZD
C
W
TO
Motor
(D)
図.5-5 推奨プリント基板配線のイメージ
(ハイサイド駆動部電源)
Fuji Electric Co., Ltd.
MT6M10224 Rev.1.1
July.-2013
5-6
Preliminary
第5章 推奨配線及びレイアウト
(4) インターフェイス部
(A) ハイサイド駆動電源部からのノイズの影響が
無視できない場合、入力信号とCOM端子間に
コンデンサを配置してください。コンデンサのマ
イナス電極は可能な限りCOM端子の近くの制
御GNDに接続して下さい。
(B) 本IPMは2つのCOM端子があり、IPM内部で
接続されていますが、どちらか片方を必ずご
使用下さい。
(C) VCCLとCOM配線間、VCCHとCOM配線間に電
解コンデンサとセラミックコンデンサを接続して
ください。これらコンデンサは可能な限り各端
子の直近に接続して下さい。
(D) ノイズの影響を抑える為に、TEMP端子からの
出力信号は制御GNDと並走させて下さい。
C
IN(HW)
VCCH
Jumper
lead
C
COM
IN(LU)
SGND
C
IN(HU)
IN(HU)
SGND
ZD
(B)
IN(LV)
IN(LW)
C
VCCL
SGND
VFO
IS
COM
Signal
GND
(SGND)
To Shunt resister
To Power GND
TEMP
(D)
(E) システムからの制御GND配線とCOM端子か
らの配線は1点グランドとして下さい。また、
1点グランドは可能な限りCOM端子の直近に
接続して下さい。
(C)
R
from system control and
power supply for control IC
フィルタ抵抗若しくはコンデンサを接続する場
合、IPM内部のプルダウン抵抗を考慮し、実機
で信号レベルをご確認下さい。
IPM
(A)
(E)
図.5-6 推奨プリント基板配線のイメージ
(インターフェイス部)
注意) 入力信号は“IN(HU)”で表します。
Fuji Electric Co., Ltd.
MT6M10224 Rev.1.1
July.-2013
5-7
Preliminary
第5章 推奨配線及びレイアウト
(5) 過電流保護回路部
図5-1と図5-2に示すように、過電流状態を検出し、保護するための電流検出には二つの方法があります。一方は、
“3相一括で電流検出する方法” (図.5-7 (a)) ともう一方は、 “3相個別で電流検出する方法” (図.5-7 (b))です。
図.5-7 (a)
(B)
(C)
(D)
(B)
To Snubber
from system control
シャント抵抗のGND側とCOM端
子間の配線は非常に重要です。
それは、制御ICの基準電位だけ
ではなく、ハイサイドのブートスト
ラップコンデンサの充電電流経路
とローサイドのIGBTのゲート駆動
電流経路の役割も果たします。そ
こで、共通インピーダンスの影響
を最小限にする為に、可能な限り
配線を短くして下さい。
N(U)
IS
COM
スイッチング時 IS端子に負電圧
が印加される場合、IS端子と
COM端子間又はシャント抵抗と
並列にショットキーバリヤーダイ
オードを接続して下さい。
SBD
SR
(C)
C
To Power GND
N(W)
TEMP
IPM
過電流保護レベルの変動と誤動
作を避ける為に、IS信号の配線は
可能な限り短くして下さい。
スイッチング時の誤検出を防止す
る為に、IS端子にRCフィルタを入
れて下さい。RCフィルタのコンデ
ンサはCOM端子の直近の制御
GNDに接続して下さい。
N(V)
R
(D)
(A)
(a) 3相一括で電流検出する方法
(A)
from system control
(A)
IPM
N(U)
C
IS
V+
COM
V+IN
+
- -IN
TEMP
Jumper
lead
Voltage supply for
comparator and logic IC
C
N(V)
R
SBD
C
N(W)
SR
To Snubber
SR
To Power GND
SR
(D)
Comparator and "OR" logic IC
Signal GND of comparator
(B)
(C)
Reference voltage for OC
(b) 3相個別で電流検出する方法
図.5-7 推奨プリント基板配線のイメージ(過電流保護部)
図.5-7 (b)
(A)
過電流状態を瞬時に検出する為に、高速コンパレータとロジックICをご使用下さい。
(B)
コンパレータに入力する基準電圧と制御GND間にコンデンサを接続して下さい。また可能な限りコンパ
レータ直近に配置して下さい。
(C)
COM端子の制御GND配線とコンパレータの制御GND配線は分割して下さい。
(D)
COM端子の制御GND配線とコンパレータの制御GND配線は1点グランドとして下さい。1点グランドは
可能な限りシャント抵抗の直近に接続して下さい。
(E)
その他の注意点と推奨パターンは図.5-7(a)と同じです。
回路定数決定の詳細については第4章2節をご参照下さい。
Fuji Electric Co., Ltd.
MT6M10224 Rev.1.1
July.-2013
5-8
Similar pages