日本語参考資料 最新版英語回路ノートはこちら 回路ノート CN0224 Circuits from the Lab™ 実用回路は今日のアナロ グ・ミックスド・シグナル、RF 回路の設計上の 課題の解決に役立つ迅速で容易なシステム統合を 行うために作製、テストされました。詳しい情報 と支援は www.analog.com/jp/CN0224 をご覧くだ さい。 使用したリファレンス・デバイス ADV7612 デュアル・ポート、Xpressview、 225MHz HDMI レシーバ ADV7511 ARC 付き 225 MHz 高性能 HDMI トラ ンスミッタ ADV7612 レシーバを使用した拡張温度範囲のクワッドHDMI 入力、 高速スイッチング・マルチプレクサ 評価および設計サポート環境 回路の機能とその利点 評価および設計サポート 回路図、レイアウト・ファイル、部品表 ADV7612はXpressview™を搭載したデュアル・ポートの225 MHz HDMI®レシーバで、両入力間の高速スイッチングが可 能です。図 1 に示す回路は、クワッド入力の高速スイッチン グ HDMI レシーバで、2 個の ADV7612 を使用しています。 3.3V 10kΩ VS/ALSB/FIELD 73 RXA_C–/C+ HDMI PORT A RXA_0–/0+ HS 72 RXA_1–/1+ DE 71 RXA_2–/2+ P0 69 RXA_5V/HPA_A P1 68 DDCA_SDA/SCL P2 67 ADV7612" RXB_C–/C+ P35 27 RXB_0–/0+ LLC 42 RXB_1–/1+ HDMI PORT B COMMON VIDEO BUS RXB_2–/2+ RXB_5V/HPA_B CS 87 DDCB_SDA/SCL 0 SDA 84 GND SCL 83 RXA_C–/C+ VS/ALSB/FIELD 73 RXA_0–/0+ HS 72 RXA_1–/1+ HDMI PORT C DE 71 RXA_2–/2+ P0 69 RXA_5V/HPA_A P1 68 DDCA_SDA/SCL P2 67 ADV7612' RXB_C–/C+ P35 27 RXB_0–/0+ LLC 42 3.3V RXB_1–/1+ HDMI PORT D 47kΩ RXB_2–/2+ 47kΩ RXB_5V/HPA_B DDCB_SDA/SCL 0 GND CS SDA 84 SDA SCL 83 SCL 10009-001 CS 87 図 1.デュアル ADV7612 回路（簡略回路図：デカップリング、終端、リセット、および回路接続の一部は省略されています） Rev. 0 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報 の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負 いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾する ものでもありません。仕様は、予告なく変更される場合があります。本誌記載の商標および登録商標は、そ れぞれの所有者の財産です。※日本語資料は REVISION が古い場合があります。最新の内容については、英語 版をご参照ください。 ©2016 Analog Devices, Inc. All rights reserved. 本 社／〒105-6891 大阪営業所／〒532-0003 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 CN-0224 でテブナン終端（+3.3 V へ 150 Ω および GND へ 150 Ω で合成 75Ω）を使って終端します。 理論上は 50 Ω～60 Ω の終端値がベストですが、テストでは、 75 Ω（2 ×150 Ω）のテブナン終端は振幅を増加させ、信号を 電源の中点（1.65 V）付近にセンタリングすることが観察さ れました。これは望ましいことです。ボードには ADV7511 HDMI トランスミッタが含まれており、2 個の ADV7612 の多 重化された出力を伝送するのに使用されます。 回路説明 ADV7612 は 2 つの HDMI 入力に対する受信部分のソリューシ ョンを提供します。ビデオとオーディオの共通バスに 2 個の ADV7612 を並列接続して、4 つの HDMI 入力を多重化する方 法を図 1 に示します。信号バスに衝突／競合が起きないよう に I2C 通信を制御し、信号ソースを切り替える方法を解説し ます。HDMI リピータ・アプリケーションの通信と認証の処 理方法を示すソフトウェア・パッケージが提供されています （http://ez.analog.com/community/video を参照）。 複数の ADV7612 デバイスが同じバスを共有するためには、デ バイスの出力の状態、トライステートのバスの能力、および バス上の負荷の電気的パラメータを考慮する必要があります。 さらに、バス上で衝突／競合が起こらないように I2C により 制御する必要があります。この回路のボードのレイアウトは 重要で、反射やクロスカップリングの危険を減らすため、制 御されたインピーダンスを使い、直線的レイアウトします。 完全な PCB レイアウトが、www.analog.com/CN0224DesignSupport からダウンロードできる設計支援パッケージ に含まれています。バックエンド・デバイスとして ADV7511 HDMI トランスミッタを使用しました。 バスの出力状態 リセット後、ADV7612 はピン P0～P35、HS、 VS/FIELD/ALSB、DE、LLC、AP0…AP5、SCLK/INT2、およ び MCLK/INT2 をトライステートにします。これらのピンは、 http://ez.analog.com/docs/DOC-1751 に提供されている UG-216 Hardware User Guide で述べているように、内部の TRI_PIX、 TRI_SYNCS、TRI_LLC、TRI_AUDIO レジスタを使用してア クティブ状態に設定することができます。 ビデオおよびオーディオ・バスの負荷設定 3.3V 150Ω ADV7511 LLC 150Ω 51Ω 51Ω P0 … P35 LLC ADV7612 51Ω P0 … P35 LLC ADV7612 図 2. P0…P35 データ・ラインと LLC トレースの終端 図 3～図 6 はいろいろな終端の波形を示しています。それぞ れの場合、図 2 に示されているように、LLC のテブナン終端 は遠端（ADV7511 の近く）に配置され、直列終端抵抗（51 Ω）は ADV7612 デバイスにできるだけ近づけて配置されてい ます。 測定は、Tektronix P6243 FET プローブ（1 MΩ 抵抗、1 GHz 帯 域幅、1 pF 未満の容量）と Tektronix TDS5104B オシロスコー プを使って ADV7511 のピンに対して行いました。 波形から、LLC ラインに 2 × 150 Ω 終端を使うと、3.3 V の最 大振幅が保証されることが分かります。 データ・ラインに 75 Ω 直列抵抗 を使うと、エッジが遅くな りすぎます。替わりにデータ・ラインに 33 Ω と 15 Ω を使う と、立ち下りエッジにアンダーシュートが生じ（図 5 と図 6）、立ち上がりエッジにオーバーシュートが生じました（図 示されていません）。したがって、LLC には 2 × 150 Ω を選 択し、データ・ラインの直列抵抗には 51 Ω を使いました。こ れ様子は図 9 と図 10 のアイ・ダイアグラムに示されています。 一度に AV バスにアクセスすることができるのは、どちらか 一方の ADV7612 だけです。他方はトライステートに留まる必 要があります。出力ドライバ（P0…P35）の抵抗値を 10 Ω～ 20 Ω（最高の駆動強度）と仮定し、トレースの特性インピー ダンスを 75 Ω と仮定すると、トレースの特性インピーダンス に整合させるには、55 Ω～ 65 Ω の直列抵抗が必要です。 ADV7612 のトライステート出力のバス・ドライバの最大容量 は 20 pF です（ADV7612 データシートの電気的仕様を参照）。 レイアウトおよび終端の検討事項 この設計では、伝送ラインが適切に終端され、制御されたイ ンピーダンスであることが重要です。 そうでないと、（長いラインで生じることがある）反射が伝 送されたデータに悪影響を与える危険性があります。 ピクセル・ライン（P0…P35）、ビデオの同期信号 （VS/FIELD/ALSB、HS、DE）、および（LLC 以外の）オー ディオ･ライン（AP0、AP1/I2S_TDM、AP2...AP5、 MCLK/INT2、SCLK/INT2）の場合、ADV7612 ドライバ側に 51 Ω の直列終端抵抗と特性インピーダンスが 75 Ω のトラッ クを使用することを推奨します。 LLC（line locked clock）ラインの特性インピーダンスは同じ 75 Ω ですが、直列抵抗は不要です。図 2 に示すように、遠端 Rev. 0 51Ω 10009-002 この回路は、225 MHz TMDS (1080p60、チャンネルあたり 12 ビット；148.5 MHz LLC ピクセル・クロック)または UXGA (1600 × 1200、チャンネルあたり 10 ビット； 162 MHz LLC ピ クセル・クロック)までの多重化された 4 つの HDMI 入力を必 要とするアプリケーションでの ADV7612 の拡張性を実現して います。回路はこのアプリケーションに対する費用対効果の 高い解決策を提供し、−40°C～+85°C の拡張工業用温度範囲で 動作します。 回路ノート － 2/6 － 回路ノート 図3.終端：LLC ラインにテブナン終端2 × 150 Ω、データ・ラ イン（HS）に75 Ω。垂直目盛り：1 V/div、水平目盛り：2 ns/div 10009-006 10009-003 CN-0224 図6. 終端：LLC ラインにテブナン終端2 × 33 Ω、データ・ラ イン（HS）に 15 Ω 直列終端。1 V のアンダーシュートに注 意。 垂直目盛り：1 V/div、水平目盛り：2 ns/div I2C ポートへのアクセス 起動後、両方の ADV7612 デバイスはメイン・マップ上で I2C アドレスが同じになるので、バスの衝突／競合が生じること があります。 両方のデバイスに CSピンがあるので、これで 2 個のデバイス のうち片方を選択することができます。CSラインを”L”にする と、I2C 通信がイネーブルされます。 CS ラインを”H”にすると、I2C 通信がディスエーブルされます。 図 7 に示すように、簡単なインバータにより、マイクロコン 10009-004 トローラ側の必要なリソースを減らすことができます。 図4.終端：LLC ラインにテブナン終端2 × 100 Ω、データ・ラ イン（HS）に75 Ω。垂直目盛り：1 V/div、水平目盛り：2 ns/div ADV7612" CS 87 SDA 84 SCL 83 GND 0 3.3V ADV7612' CS 87 SDA SCL 83 SCL 10009-005 図 7. I2C へのアクセス Rev. 0 － 3/6 － CS SDA 84 GND 0 図5. 終端：LLC ラインにテブナン終端2 × 68、データ・ライン （HS）に33 Ω 直列終端。0.5 V のアンダーシュートに注意。 垂直目盛り：1 V/div、水平目盛り：2 ns/div 47kΩ 10009-007 47kΩ CN-0224 回路ノート CEC ボード上に CEC を実装することは必須ではなく、実装するか どうかはユーザー・オプションです。CEC が不要であれば、 （UG-216 の Appedix B: Recommended Unused Pin Configuration に説明されているように）CEC ピンをフロートさせたままに します。このユーザーガイドは http://ez.analog.com/docs/DOC1751 に含まれています。 他の場合、CEC コマンドを処理するのに別のエンジンを使用 します。 XTAL_N、XTAL_P ADV7612 クロックを駆動するのに 2 つの方法があります。両 方のデバイスのクロック入力、XTAL_N ピンと XTAL_P ピン には、別個の発振器を接続するか、あるいは同じクロック信 号を共有することができます。この回路では、発振器からの 1.8 V クロック信号が両方のデバイスの XTAL_P ピンに供給さ れています。この構成では、XTAL_N ピンをフローティング （オープン）のままにする必要があります。適切なレイアウ ト配線とグランド配置をして影響を受けやすいライン間のカ ップリングを除去することが不可欠です。バスの各トレース の長さを同じ長さに保ちます。 割り込み 両方のデバイスからの割り込みについて考慮する必要があり ます。ADV7612 には 2 つの割り込み INT1 (INT1 ピン)と INT2 (SCLK/INT2、MCLK/INT2 または HPA_A/INT2 を介して利用 可能)が発生する可能性があります。 INT2 を使用する際、MCLK/INT2 ピンまたは SCLK/INT2 ピン を介さないことを推奨します。それは、TRI_AUDIO レジスタ を使ってオーディオ・バスをトライステートにするとこれら のピンもトライステートになるためです。 ADV7511 ADV7612 10009-008 ADV7612 図8. ADV7511 を使ったデュアルADV7612 ボード・ソリューション Rev. 0 － 4/6 － 回路ノート CN-0224 評価とテスト 10009-009 回路の評価には、UXGA 1600 × 1200 ピクセル、30 ビットと、 1080p60、36 ビット（Samsung2 と MoirèX のパターン）を発 生させるため、2 台のビデオ・ジェネレータ（Quantum Data 882）を使用しました。HDMI シンクとして（ADV7511 から の出力）、Astro VA-1831 ビデオ・アナライザを使用しました。 さらに、ADV7612 からのビデオ信号（LLC と P35）を、 Tektronix TDS5104B オシロスコープへ取り付けた P6243 プロ ーブ（1 pF、1 MΩ、1 GHz）を使って ADV7511 のピンで観察 しました。その結果得られた波形を ADV7511 のアイマスクを 使ってアイダイアグラムとして表し、Samsung2 パターンを使 った UXGA（162 MHz、30 ビット）の場合を図 9 と図 10 に示 します。テストの間使われた MoirèX パターンも同様の安全マ ージンを示しました。 PC WITH DVP EVALUATION SOFTWARE USB 図9. オシロスコープの画面。ADV7612-U43 から駆動される 信号。ADV7511 の入力で測定したLLC ライン（162 MHz） およびピクセル・ラインP35。赤の四角はADV7511 のアイ・ マスクを示す。LLC に2 × 150 Ω テブナン終端およびデ ー タ・ラインに51 Ω 直列抵抗。垂直目盛り：1 V/div、水平目 盛り：2 ns/div DUAL ADV7612 BOARD PORT A QUANTUM DATA 882 ADV7612 PORT B ADV7511 ASTRO VA-1831 HDMI PROTOCOL ANALYZER PORT C QUANTUM DATA 882 PORT D ADV7612 P35 SCOPE 10009-011 LLC 図 11. テスト・セットアップ 10009-010 Astro VA-1831 によって測定したビデオ・タイミングに異常は 見られませんでした。MoirèX の偶数と奇数の垂直ラインを分 析した結果（1080p60 36 ビットと UXGA 30 ビット）、ライン 間のリークはなく、全てのビットが同時にトグルしました （MoirèX パターン）。Astro VA-183 は安定した HDMI 同期信 号、および正しい CRC チェックサムを含むパケットも示して います。これはバックエンド ADV7511 によってクロックと同 期情報が適切に受信されたことを示しています。 図10. オシロスコープの画面。ADV7612-U1 から駆動される 信号。ADV7511 の入力で測定したLLC ライン（162 MHz） およびピクセル・ラインP35。赤の四角はADV7511 のア イ・マスクを示す。LLC に2 × 150Ω テブナン終端および データ・ラインに51 Ω 直列抵抗。垂直目盛り：1 V/div、水 平目盛り：2 ns/div レイアウト設計時の考慮事項 レイアウトはできるだけ短いトレースで構成します。理想的 には、2 個の ADV7612 の間の同じ機能の 2 つのピンを接続す るトレースはできるだけ短くし、両方のデバイスへできるだ け近づけて配置した共通の直列終端抵抗を共有させてからバ スに接続します。実際には、これはレイアウトの制約により 不可能なため、各デバイスにはそれぞれの直列終端抵抗が必 要です（図 2 を参照）。ビデオ信号のトレースは遅延を一致 させるため、できるだけ同じ長さに保ちます。 Rev. 0 テスト手順 1. 図 11 に示すテスト構成を用意します。 2. ボードと測定装置の電源を入れ、DVP 評価用ソフト ウェアをスタートします。 3. DVP 評価用ソフトウェアで、ADV7612 ボード用を ロードします。 4. DVP 評価用ソフトウェアの INIT_PARTS_AND_SET_PORT_A_ver4.py スクリプ トを実行します（design resources を参照）。 5. Init ボタンを押下します。ボードが初期化されたら、 Port A、Port B、Port C、または Port D の各ボタンの 1 つをクリックして必要な入力を選択します（図 12 を参照）。 － 5/6 － CN-0224 回路ノート さらに詳しい資料 CN-0224 Design Support Package： www.analog.com/CN0224-DesignSupport ADV7612 Design Support Files on Engineer Zone： http://ez.analog.com/docs/DOC-1751 10009-012 Analog Dialogue 39-09：高速プリント回路基板 レイアウトの 実務ガイド 図 12. HDMI 入力の選択に使われるソフトウェア MT-031 Tutorial：Grounding Data Converters and Solving the Mystery of “AGND” and “DGND”, Analog Devices. MT-101 Tutorial：Decoupling Techniques, Analog Devices. Howard Johnson, Martin Graham, High-Speed Digital Design, Prentice Hall, ISBN-10: 0133957241, ISBN-13: 9780133957242. Howard Johnson, Martin Graham, High Speed Signal Propagation, Prentice Hall, ISBN-10: 013084408X, ISBN-13: 9780130844088. データシートと評価ボード ADV7612 データシート ADV7511 データシート UG-216, ADV7612 Hardware User Guide: http://ez.analog.com/docs/DOC-1751 改訂履歴 12/11—Revision 0: 初版 「Circuits from the Lab／実用回路集」はアナログ・デバイセズ社製品専用に作られており、アナログ・デバイセズ社またはそのライセンスの供与者の知的所有物です。お客様は製品設計で 「Circuits from the Lab／実用回路集」を使用することはできますが、その回路例を利用もしくは適用したことにより、特許権またはその他の知的所有権のもとでの暗示的許可、またはその他 の方法でのライセンスを許諾するものではありません。アナログ・デバイセズ社の提供する情報は正確でかつ信頼できるものであることを期しています。しかし、「Circuits from the Lab／実 用回路集」は現状のまま、かつ商品性、非侵害性、特定目的との適合性の暗示的保証を含むがこれに限定されないいかなる種類の明示的、暗示的、法的な保証なしで供給されるものであ り、アナログ・デバイセズ社はその利用に関して、あるいは利用によって生じる第三者の特許権もしくはその他の権利の侵害に関して一切の責任を負いません。アナログ・デバイセズ社は いつでも予告なく「Circuits from the Lab／実用回路集」を変更する権利を留保しますが、それを行う義務はありません。商標および登録商標は各社の所有に属します。 ©2016Analog Devices, Inc. All rights reserved. 商標および登録商標は、それぞれの所有者の財産です。 Rev. 0 － 6/6 －